KR20230152919A - 네트워크 분석 방법 및 그 장치 - Google Patents

네트워크 분석 방법 및 그 장치 Download PDF

Info

Publication number
KR20230152919A
KR20230152919A KR1020220052458A KR20220052458A KR20230152919A KR 20230152919 A KR20230152919 A KR 20230152919A KR 1020220052458 A KR1020220052458 A KR 1020220052458A KR 20220052458 A KR20220052458 A KR 20220052458A KR 20230152919 A KR20230152919 A KR 20230152919A
Authority
KR
South Korea
Prior art keywords
error
residual
model
network analysis
equation
Prior art date
Application number
KR1020220052458A
Other languages
English (en)
Inventor
조치현
강태원
구현지
권재용
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020220052458A priority Critical patent/KR20230152919A/ko
Publication of KR20230152919A publication Critical patent/KR20230152919A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

실시예는, 측정값과 기준물을 동일하게 에러 모델을 변경하는 단계; 상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하는 단계; 및 상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출하는 단계;를 포함하는 네트워크 분석 방을 개시한다.

Description

네트워크 분석 방법 및 그 장치{METHOD AND DEVICE FOR ANALYZING NETWORK}
실시예는 네트워크 분석 방법 및 그 장치에 관한 것이다. 보다 상세하게는, 잔차 모델을 이용한 네트워크 분석을 수행하는 분석 방법 및 장치에 대한 것이다.
회로망분석기(Vector network analyzer, VNA)는 전자파 측정에 있어서 가장 많이 사용되는 장비 중 하나이다. 회로망 분석기는 입사파와 반사파의 위상과 진폭을 동시에 정밀하게 측정할 수 있어서 산란계수 측정에 널리 사용되고 있다.
회로망 분석기는 주파수 응답특성이 1에 가깝고 내부 회로들에서 반사가 가능한 작도록 만들어지만, 광대역에서 동작해야 하므로 측정 시 에러 발생이 필연적이다.
또한, 시료(Device Under Test; DUT)와의 연결이 용이하도록 케이블이 동반되어 사용되므로 추가적인 에러를 피할 수 없다.
따라서 이러한 에러들을 교정하기 위한 다양한 교정법들이 개발되어 사용되어 왔다. 이러한 각각의 교정법에 따라 측정된 시료(DUT)의 불확도를 평가하기 위한 다양한 방법들이 역시 제안되었다.
예시적으로, 잔차 모델의 파라미터들은 동축선로의 내/외부 선로를 구별하는 절연체가 공기인 에어라인을 이용한 리플법(ripple method)이 이용되었다. 그러나 에어라인 손실 등으로 인한 부정확성으로 사용주파수에 제약이 있다. 또한 복소수의 교차비 불변성(invariance property of the cross ratio of complex number)을 이용한 방법은 최대오차 범위 (maximum error boundary)를 계산하므로 과대추정이 되는 단점이 있다. 무엇보다 두 방법 모두 진폭값만을 추정하므로 위상에 대한 불확도 추정이 어려우며, 진폭과 위상 사이의 상관관계를 추정할 수 없다는 단점이 있다.
실시예는 불확도 추정이 정확한 네트워크 분석 방법 및 그 장치를 제공한다.
또한, 용이한 산란 계수 측정이 가능한 네트워크 분석 방법 및 그 장치를 제공한다.
또한, 시료(DUT) 교정값을 실수와 허수 또는 진폭과 위상으로 분리하여 용이하게 복소수 사이의 상관관계를 구할 수 있는 네트워크 분석 방법 및 그 장치를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 네트워크 분석 방법은
측정값과 기준물을 동일하게 에러 모델을 변경하는 단계; 상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하는 단계; 및 상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출하는 단계;를 포함한다.
상기 복수 개의 에러항은 복수 개의 교정 기준물의 적용으로 생성될 수 있다.
상기 에러 모델을 변경하는 단계는 하기 식 1을 만족할 수 있다.
[식 1]
or
여기서, , , 은 각각 short, open, load 기준물의 정의값이며, e00, e11, e10e01는 VNA 측정의 에러항으로 각각 directivity, source match, reflection tracking이고, De = e00e11-e10e01이다.
상기 산출하는 단계에서, 상기 복수 개의 에러항의 분산을 상기 잔차 모델의 잔차 에러인 δ, μ, τ로 할당할 수 있다.
상기 산출하는 단계는 몬테-카를로(monte-carlo) 시뮬레이션 또는 감도 계수법(sensitivity analysis)이 적용될 수 있다.
실시예에 따른 분석 장치는 네트워크 분석을 수행하는 분석 장치에 있어서, 데이터를 저장하기 위한 메모리; 및 상기 메모리와 기능적으로 연결되는 프로세서;를 포함하고, 상기 프로세서는 측정값과 기준물을 동일하게 에러 모델을 변경하고, 상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하고, 상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출한다.
상기 복수 개의 에러항은 복수 개의 교정 기준물의 적용으로 생성될 수 있다.
실시예에 따르면, 실시예는 불확도 추정이 정확한 네트워크 분석 방법 및 그 장치를 구현한다.
또한, 용이한 산란 계수 측정이 가능한 네트워크 분석 방법 및 그 장치를 구현한다.
또한, 시료(DUT) 교정값을 실수와 허수 또는 진폭과 위상으로 분리하여 용이하게 복소수 사이의 상관관계를 구할 수 있는 네트워크 분석 방법 및 그 장치를 구현한다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 실시예에 따른 네트워크 분석 장치의 블록도이고,
도 2는 실시예에 따른 네트워크 분석 방법의 순서도이고,
도 3a는 네트워크 분석의 에러 모델을 도시한 도면이고,
도 3b는 네트워크 분석의 잔차 모델을 도시한 도면이고,
도 4는 실시예에 따른 네트워크 분석 장치와 시료(DUT)의 연결을 도시한 도면이고,
도 5는 실시예에 따른 네트워크 분석 장치와 교정 기준물(Calibration kit, Calkit)의 연결을 도시한 도면이고,
도 6은 실시예에 따른 네트워크 분석 장치 및 방법에서 SOL(short, open, load) 기준물이 적용을 도시한 도면이고,
도 7은 실시예에 따른 네트워크 분석 방법과 다른 방법에 의해 측정된 잔차 에러를 도시한 그래프이고,
도 8은 고반사 및 저반사의 시료(DUT)에 대한 진폭/위상 측정값과 불확도를 도시한 그래프이고,
도 9는 실시예에 따른 네트워크 분석 방법을 이용한 CMC(Calibration and Measurement Capability)의 이점을 설명하는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 실시예에 따른 네트워크 분석 장치의 블록도이고, 도 2는 실시예에 따른 네트워크 분석 방법의 순서도이다.
도 1을 참조하면, 실시예에 따른 분석 장치(1200)는 프로세서(1210) 및 메모리(1220)를 포함할 수 있다. 메모리(1220)는 프로세서(1210)에 연결되고, 프로세서(1210)에 의해 실행가능한 명령어들, 프로세서(1210)가 연산할 데이터 또는 프로세서(1210)에 의해 처리된 데이터를 저장할 수 있다. 메모리(1220)는 비일시적인 컴퓨터 판독가능 매체, 예컨대 고속 랜덤 액세스 메모리 및/또는 비휘발성 컴퓨터 판독가능 저장 매체(예컨대, 하나 이상의 디스크 저장 장치, 플래쉬 메모리 장치, 또는 기타 비휘발성 솔리드 스테이트 메모리 장치)를 포함할 수 있다.
프로세서(1210)는 도 2 내지 도 9를 통해 제공되는 네트워크 분석 방법의 동작을 실행하기 위한 명령어들을 실행할 수 있다. 이에, 프로세서(1210)는 후술하는 실시예에 따른 네트워크 분석 방법의 각 단계 및 그에 대한 동작을 수행할 수 있다.
도 2를 참조하면, 실시예에 따른 네트워크 분석 방법은 측정값과 기준물을 동일하게 에러 모델을 변경하는 단계(S310), 상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하는 단계(S320) 및 상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출하는 단계(S330)을 포함할 수 있다.
이 때, 복수 개의 에러항은 복수 개의 교정 기준물의 적용으로 생성될 수 있다. 이에 대한 자세한 설명은 후술한다.
또한, 실시예에 따른 네트워크 분석 방법 및 장치의 단계 또는 기능에 대해서는 도 3 내지 도 9를 참조하여 후술한다.
도 3a는 네트워크 분석의 에러 모델을 도시한 도면이고, 도 3b는 네트워크 분석의 잔차 모델을 도시한 도면이고, 도 4는 실시예에 따른 네트워크 분석 장치와 시료(DUT)의 연결을 도시한 도면이고, 도 5는 실시예에 따른 네트워크 분석 장치와 교정 기준물(Calibration kit, Calkit)의 연결을 도시한 도면이고, 도 6은 실시예에 따른 네트워크 분석 장치 및 방법에서 SOL(short, open, load) 기준물이 적용을 도시한 도면이고, 도 7은 실시예에 따른 네트워크 분석 방법과 다른 방법에 의해 측정된 잔차 에러를 도시한 그래프이고, 도 8은 고반사 및 저반사의 시료(DUT)에 대한 진폭/위상 측정값과 불확도를 도시한 그래프이고, 도 9는 실시예에 따른 네트워크 분석 방법을 이용한 CMC(Calibration and Measurement Capability)의 이점을 설명하는 그래프이다.
도 4를 참조하면, 벡터 네트워크 분석 장치의 양 단자(port1, port2)에 시료(DUT)를 연결하여 산란계수와 측정불확도를 측정할 수 있다. 이를 위해, 도 5에서와 같이 벡터 네트워크 분석 장치에 교정 기준을 연결하거나, 도 6과 같이 다수의 기준물(SOL, short, open, Load)을 연결할 수도 있다. 이하 이를 기준으로 설명한다.
도 3a를 참조하면, 벡터 네트워크 분석(VNA) 측정불확도 모델은 크게 VNA 에러 모델과 잔차 모델을 포함한다.
도 3(a)은 1-port 교정의 VNA 에러 모델을 도시한다. 여기서, e00, e11, e10e01는 VNA 측정의 에러항(error coefficient)으로 각각 directivity, source match, reflection tracking을 의미한다.
따라서 VNA 입력단에서 측정된 산란계수 GM 은 하기 식 1에 대응한다.
[식 1]
여기서, De = e00e11-e10e01 이다.
이에, VNA 에러 모델의 경우, 시료(DUT)의 산란계수 G를 결정하기 위해서는 VNA의 에러항의 산출이 필수적이다.
이 때, 에러항인 e00, e11, e10e01을 알기 위해서는 임피던스를 미리 알고 있는 최소한 3개 이상의 기준물이 요구된다. 이러한 기준물로는 SOL (short, open, load) 기준물이 존재한다.
이러한 SOL 기준물에 대한 식 1을 3차연립 1차 방정식으로 나타내면 하기 식 2에 대응한다.
[식 2]
여기서, ,,은 각각 short, open, load 기준물의 정의값이며, ,,은 VNA에 연결한 후 측정된 값이다.
이에, 식 2를 이용하여 VNA 오차항들을 산출 또는 결정할 수 있다. 이후에, 하기 식 3을 이용하여 DUT의 산란계수 G를 결정 또는 산출할 수 있다.
[식 3]
다음에, 시료(DUT)의 불확도를 계산하기 위해서는 전술한 식 1 내지 식 3을 반복할 수 있다.
이 경우, 예컨대 몬테-카를로(Monte-Carlo) 시뮬레이션을 수행할 경우, 교정기준물의 불확도 분포대로 N개의 Short, Open, Load 기준물이 생성될 수 있다. 그리고 생성된 기준물을 순서대로 식 2에 입력한 후 VNA 에러항(error term)을 계산할 수 있다. 그리고 N개의 VNA 에러항을 이용하여 DUT의 산란계수 G를 산출 또는 결정할 수 있다. 그 이후 N개의 G로부터 분포와 95% 신뢰구간 등을 계산하여 불확도를 산출할 수 있다.
이처럼, VNA 에러 모델의 경우, 전술한 바와 같이 교정기준물을 이용하여 VNA 에러항들을 결정한 후, DUT의 값을 계산해야 한다. 이에 따라, 불확도 계산 시에도 동일하게 교정 기준물의 불확도를 VNA 에러항의 불확도로 전파시킨 후 이를 다시 DUT로 전파시켜야 한다. 따라서 항상 VNA 측정을 위한 로우 또는 원시 데이터(raw data)가 필요하다. 뿐만 아니라, VNA 에러항을 결정하고 DUT를 결정하는 2단계 교정이 요구되는 문제가 존재한다.
도 3b를 참조하면, 실시예에 따른 네트워크 분석 방법은 먼저 측정값과 기준물을 동일하게 에러 모델을 변경한다(S310).
즉, 실시예에 따른 네트워크 분석 방법에서는 VNA가 교정되었다고 가정하므로 전술한 VNA의 에러항 e00, e11는 0이되며, e10e01는 1이 된다. 이에 따라, 본 실시예에서는 입력단(a0,b0)에서 바라본 DUT의 산란계수 GM은 DUT의 실제 산란계수 G과 동일하다.
교정된 VNA는 상술한 식 2를 변경한 것으로 하기 식 4에 대응한다.
[식 4]
이와 같이 실시예에서는 측정값과 기준물의 정의값이 같도록 ,,를 ,,로 대체할 수 있다.
이에 따라, VNA 에러항은 e00와 e11은 0이 되며 De는 -1이 된다. 즉, 교정된 VNA에서 GM과 G가 동일하다.
다음으로, 변경된 에러 모델에 대한 복수 개의 에러항을 산출할 수 있다(S320). 본 명세서에서 변경된 에러 모델은 교정된 VNA에 대응한다. 즉, 변경된 에러 모델은 식 4에 대응한다.
상술한 바와 같이, 변경된 에러 모델을 산출한 이후, 변경된 에러 모델에 대한 복수 개의 에러항이 복수 개(예, N개)의 교정기준물에 의해 산출될 수 있다.
예컨대, 교정기준물의 불확도에 따라 N개의 교정기준물을 생성할 수 있다.
이 때, 하기 식 5 및 전술한 계산을 통해 N개의 e00, e11, e10e01를 구할 수 있다.
[식 5]
여기서, ,,는 복수 개(N개)의 교정기준물 중 i번째 기준물을 의미한다.
하지만, 전술한 바와 같이 교정된 VNA라 하더라도 사용된 교정기준물의 불확도나 회로망 분석기의 오차들에 의해 잔차 에러 δ, μ, τ가 필연적으로 발생할 수 있다. 그리고 이러한 잔차 에러에 의해 DUT의 불확도가 결정된다.
이를 이용하여 잔차 에러를 산출할 수 있다. 이에 앞서, VNA의 측정값은 기준물의 정의값으로 할당할 수 있다. 이에, 기준물의 정의값은 불확도에 따라 값이 변할 수 있다. 즉, 이상적인 VNA 에러항으로 교정기준물의 불확도를 전파시킬 수 있다.
그 이후에, 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출할 수 있다(S330). 즉, 이상적인 VNA에서 에러항( )의 평균은 각각 0, 0, 1이 된다. 따라서, 상기 불확도 전파를 위해, 에러항( )각각의 분산을 δ, μ, τ로 할당 또는 결장할 수 있다. 이러한 분산인 δ, μ, τ은 잔차 에러에 대응할 수 있다(도 3b 참조).
그리고 이러한 분산을 잔차 에러(δ, μ, τ)로 할당하는 방법은 몬테-카를로(Monte-Carlo) 시뮬레이션 또는 감도계수법(sensitivity analysis)를 통해 수행될 수 있다. 즉, 교정기준물의 불확도가 잔차 모델의 불확도로 전환될 수 있다. 나아가, 이러한 전환에 있어서 분산을 구할 때 각 에러항들을 실수/허수 또는 진폭/위상으로 구별하면 각 사이의 공분산 뿐만이 아니라 주파수 사이의 상관관계도 용이하게 계산될 수 있다.
이에, 본 실시예에 따른 네트워크 분석 방법은 교정된 에러 모델을 이용한 잔차 모델을 사용할 수 있다. 이러한 잔차 모델은 DUT의 측정 불확도를 산출하기 위해 개발된 모델로, 잔차 에러(δ, μ, τ)의 값을 구할 수 있으면 DUT의 불확도를 쉽게 산출할 수 있다.
즉, 전술한 교정 전의 VNA 모델(VNA 에러 모델)과 달리 잔차 모델은 교정된 VNA에서 측정된 DUT 값을 이용할 수 있다. 다시 말해, 실시예에 따른 네트워크 분석 방법은 VNA 에러항들을 계산하기 위한 로우(raw) 데이터가 필요하지 않은 이점이 있다.
나아가, 잔차 에러를 산출하기 위해, 리플(Ripple) 방법을 이용하거나, 복소수의 교차비(Cross-ratio) 불변성을 이용한 방법을 이용할 수 있다. 다만, 이러한 방법으로는 3개 이상의 기준물에 적용하기 어려우며, 잔차 에러들의 크기만 계산할 수 있는 단점이 있다. 즉, 진폭과 위상 사이의 공분산 계산이 불가능하다.
도 7을 참조하면, 상술한 리플 방법(Ripple), 복소수의 교차비를 이용한 방법(Cross-ratio) 및 실시예에 따른 네트워크 분석 방법에서 잔차 에러 산출(Proposal)에 따른 잔차 에러(δ, μ, τ)가 도시된다.
이처럼, 리플 방법은 다른 두 방법에 비해 상대적으로 과대 또는 과소 평가되는 결과를 보여준다. 또한, 리플을 계산할 수 있는 주파수에서만 그 값을 추정할 수 있으므로 다른 방법들에 비해 주파수에 따른 데이터의 수가 현저히 부족할 수 있다.
또한, 복소수 교차 불변성을 이용한 방법은 리플 방법보다 세밀한 주파수 간격을 가질 수 있지만 최대 오차값을 계산하므로 실시예에 따른 방법과 비교 시 다소 과대평가되는 경향을 보여준다.
이와 달리, 실시예에 따른 방법은 모든 주파수 범위에서 잔차 에러가 계산되는 이점을 보여준다.
나아가, 도 8을 참조하면, 높은 반사계수와 낮은 반사계수를 가지는 DUT의 진폭/위상 측정값과 불확도를 도시한다. 이 때, VNA 에러 모델을 이용한 방법과 실시예에 따른 분석 방법을 잔차 모델 파라미터(잔차 에러에 대응)의 비교를 수행하였다.
VNA 에러 모델에서는 몬테-카를로(Monte-Carlo) 시뮬레이션을 이용하여 VNA 에러 모델의 불확도를 구하기 위해서는 교정기준물의 불확도를 에러항(e00, e11, e10e01)의 불확도로 전파시킨 후, 다시 DUT 의 불확도로 전파시켜야 한다. 이때 GUM에서는 N이 최소한 200,000번 이상이 되도록 권고하고 있다. 그리고 또 다른 불확도 계산방법으로는 감도계산법이 있다. 감도계산법은 1차 테일러 근사를 통해 불확도를 계산하는 방법이다.
이에, VNA 에러 모델을 이용한 DUT의 공분산 은 하기 식 6으로 계산된다.
[식 6]
여기서 '는 전치행렬을, 은 교정기준물의 공분산 행렬로 하기 식 7의 6x6 배열로 구성한다.
[식 7]
여기서 는 표준편차를 의미하며, 과 는 각각 파라미터의 실수부와 허수부를 의미한다.
따라서 대각 형렬은 순서대로 각각 short 기준물의 실수부, short 기준물의 허수부, open 기준물의 실수부, open 기준물의 허수부, load 기준물의 실수부, 그리고 load 기준물의 허수부 표준편차들의 제곱이다.
그리고 야코비안 행렬 과 은 하기 식 8 및 식 9의 6´6 및 2´6 크기를 가진다.
[식 8]
[식 9]
따라서 최종적으로 는 각각 2´2 공분산 행렬이 된다. 이중 대각행렬에 제곱근을 취한 후확장인자 k = 2를 곱하면 95%의 신뢰구간을 얻을 수 있다. 주파수 사이의 상관관계까지 고려하기 위해서는 식 6 내지 식 9를 다른 주파수 성분도 포함하도록 확장하면 된다.
이와 달리, 실시예에 따른 네트워크 분석 방법에서는 잔차 모델의 공분산는 하기 식 10으로 계산한다.
[식 10]
여기에서 은 식 9에서 e00, e11, e10e01을 δ, μ, τ로 대체하여 구성한다.
실시예에 따른 분석 방법에서 잔차 모델 파라미터(잔차 에러)의 공분산 은 전술한 바와 같이 Monte-Carlo 시뮬레이션 또는 감도계수법의 계산에 의해 얻을 수 있다.
보다 구체적으로, 잔차 모델의 파라미터 δ, μ, τ는 특정값을 나타내는 것이 아니라 이상적인 VNA의 분산을 의미한다.
이에, δ, μ, τ를 각각 실수부와 허수부로 구분한 후 각각에 표준편차를 할당할 수 있다.
따라서 는 하기 식 11과 같은 구조를 가지며, 교정기준물 공분산 에 야코비언 행렬을 곱해 식 11로 계산한다.
[식 11]
여기서, 은 교정기준물이 변화할 경우 이상적인 VNA의 오차항 즉, δ, μ, τ의 변화량을 행렬로 구성한 것이다.
그리고 이를 구하기 위해 식 2를 이용한다. 식 2는 선형 최소 제곱 (linear least square) 문제로 해는 하기 식 12와 같다.
[식 12]
여기서, H 는 켤레전치 (conjugate transpose) 행렬을 의미한다. 또한 =,=,=을 대입하면 이상적인 VNA가 되어 하기 식 13과 같이 나타낼 수 있다.
[식 13]
따라서 은 하기 식 14와 같이 계산한다.
[식 14 ]
도 8은 각각 식 6과 식 10를 이용해 계산한 VNA 에러 모델과 잔차 모델의 DUT 불확도 (k = 2, 95% 신뢰구간)를 도시한다.
위상값은 용이한 비교를 위해 0으로 정규화한 값이다. DUT의 반사계수가 큰 경우와 낮은 경우에도 동일하게 제안된 잔차 모델 파라미터 계산법으로 계산된 DUT의 불확도가 VNA 에러 모델과 정확히 일치하는 것을 보여준다. 따라서 실시예에 따른 네트워크 분석 방법에서 상술한 잔차 모델 파라미터(잔차 에러)에 대한 계산을 이용하면 잔차 모델의 유용함과 정확도를 동시에 유지할 수 있다.
나아가, 도 9와 같이, 실시예에 따른 네트워크 분석 방법으로 잔차 모델을 이용하면, CMC(Calibration and Measurement Capability) 관리가 용이 해진다. 이러한 CMC는 각 실험실의 교정능력을 나타내는 지표로 S-parameter CMC의 경우 주파수와 DUT의 산란계수에 따라 달성할 수 있는 가장 작은 불확도를 의미한다.
예컨대, VNA 에러 모델의 경우, 측정 셋업에 따라 VNA 에러항이 변하기 때문에 CMC를 계산하기 어렵다. 하지만 잔차 모델의 경우 이상적인 VNA를 가정하므로 VNA 에러항과 무관하게 측정하고자 하는 DUT를 잔차 모델에 입력한 후, DUT의 불확도를 계산하면 용이하게 불확도를 계산할 수 있다.
즉, DUT의 산란계수가 소정의 값일 때 계산된 DUT 불확도를 나타낸 도 9는 DUT의 위상에 따라 불확도가 변하기 때문에 DUT의 위상을 0도에서 360도까지 소정의 각도 간격으로 불확도를 계산한 후 함께 도시하였다. 따라서 DUT가 소정의 값을 가질 때 실시예에 따른 CMC는 가장 작은 값들인 빨간선에 대응한다.
따라서 실시예에 따른 네트워크 분석 방법을 이용하면, VNA 에러 모델보다 용이하게 CMC 관리를 수행할 수 있다.
나아가, 본 명세서에서는 교정 기준물(calkit)의 불확도만 잔차 모델에 포함하여 계산하였지만, VNA의 랜덤 에러들(VNA noise floor, trace noise, linearity, drift 등)과 케이블 움직임, 커넥터 반복도 등을 포함하여 불확도를 계산한 ‘data based model’이라는 calibration kit의 데이터를 VNA에 적용하여 정확한 불확도 계산을 수행할 수도 있음을 이해해야 한다.
개시된 실시예에 따른 네트워크 분석 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 또한, 본 개시의 실시예는, 네트워크 분석 방법을 실행하는 명령어들을 포함하는 하나 이상의 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체가 될 수 있다.
그리고 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
여기서, 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체'가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 네트워크 분석 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 디바이스들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품(예: 다운로더블 앱(downloadable app))의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
구체적으로, 개시된 실시예에 따른 네트워크 분석 방법을 수행하도록 하는 프로그램이 저장된 기록매체를 포함하는 컴퓨터 프로그램 제품으로 구현될 수 있다.
이상에서 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 측정값과 기준물을 동일하게 에러 모델을 변경하는 단계;
    상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하는 단계; 및
    상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출하는 단계;를 포함하는 네트워크 분석 방법.
  2. 제1항에 있어서,
    상기 복수 개의 에러항은 복수 개의 교정 기준물의 적용으로 생성되는 네트워크 분석 방법.
  3. 제1항에 있어서,
    상기 에러 모델을 변경하는 단계는 하기 식 1을 만족하는 네트워크 분석 방법.
    [식 1]

    여기서, ,,은 각각 short, open, load 기준물의 정의값이며, e00, e11, e10e01는 VNA 측정의 에러항으로 각각 directivity, source match, reflection tracking이고, De = e00e11-e10e01이다.
  4. 제1항에 있어서,
    상기 산출하는 단계에서,
    상기 복수 개의 에러항의 분산을 상기 잔차 모델의 잔차 에러인 d, m, t로 할당하는 네트워크 분석 방법.
  5. 제1항에 있어서,
    상기 산출하는 단계는 몬테카를로(monte-carlo) 시뮬레이션 또는 감도 계수법(sensitivity analysis)이 적용되는 네트워크 분석 방법.
  6. 네트워크 분석을 수행하는 분석 장치에 있어서,
    데이터를 저장하기 위한 메모리; 및
    상기 메모리와 기능적으로 연결되는 프로세서;를 포함하고,
    상기 프로세서는
    측정값과 기준물을 동일하게 에러 모델을 변경하고,
    상기 변경된 에러 모델에 대한 복수 개의 에러항을 산출하고,
    상기 복수 개의 에러항을 이용하여 잔차 모델의 잔차 에러를 산출하는 분석 장치.
  7. 제6항에 있어서,
    상기 복수 개의 에러항은 복수 개의 교정 기준물의 적용으로 생성되는 분석 장치.
  8. 제6항에 있어서,
    상기 에러 모델의 변경은 하기 식 1을 만족하는 분석 장치.
    [식 1]

    여기서, ,,은 각각 short, open, load 기준물의 정의값이며, e00, e11, e10e01는 VNA 측정의 에러항으로 각각 directivity, source match, reflection tracking이고, De = e00e11-e10e01이다.
  9. 제6항에 있어서,
    상기 복수 개의 에러항의 분산을 상기 잔차 모델의 잔차 에러인 d, m, t로 할당하여 상기 잔차 모델의 잔차 에러를 산출하는 분석 장치.
  10. 제6항에 있어서,
    상기 잔차 모델의 잔차 에러는 몬테카를로(monte-carlo) 시뮬레이션 또는 감도 계수법(sensitivity analysis)이 적용되어 산출되는 분석 장치.
KR1020220052458A 2022-04-28 2022-04-28 네트워크 분석 방법 및 그 장치 KR20230152919A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220052458A KR20230152919A (ko) 2022-04-28 2022-04-28 네트워크 분석 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220052458A KR20230152919A (ko) 2022-04-28 2022-04-28 네트워크 분석 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR20230152919A true KR20230152919A (ko) 2023-11-06

Family

ID=88748494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220052458A KR20230152919A (ko) 2022-04-28 2022-04-28 네트워크 분석 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR20230152919A (ko)

Similar Documents

Publication Publication Date Title
JP6499177B2 (ja) 検査装置構成を校正する方法
US7256585B1 (en) Match-corrected power measurements with a vector network analyzer
US20220120798A1 (en) Correction of transmission line induced phase and amplitude errors in reflectivity measurements
RU2615208C1 (ru) Способ и устройство для оценки величин дефектов посредством saft (способа фокусировки синтезированной апертуры)
GB2421802A (en) Two-tier vector network analyser calibration process
CN110954809B (zh) 一种用于大信号测试的矢量校准快速修正方法
US20150084656A1 (en) Two port vector network analyzer using de-embed probes
CN106405462A (zh) 在片散射参数的溯源及不确定度评估方法
CN104297711B (zh) 矢量网络分析仪的不确定度分析方法
Moret-Fernández et al. Testing of a commercial vector network analyzer as low-cost TDR device to measure soil moisture and electrical conductivity
Mubarak et al. Evaluation and modeling of measurement resolution of a vector network analyzer for extreme impedance measurements
KR20230152919A (ko) 네트워크 분석 방법 및 그 장치
US20150369849A1 (en) Determining operating characteristics of signal generator using measuring device
Safwat et al. Sensitivity analysis of calibration standards for fixed probe spacing on-wafer calibration techniques [vector network analyzers]
Buber et al. Characterizing uncertainty in s-parameter measurements
CN113325243A (zh) 射频测试系统线损测量设备及方法
Ridler et al. Investigating connection repeatability of waveguide devices at frequencies from 750 GHz to 1.1 THz
Mubarak et al. Characterizing cable flexure effects in S-parameter measurements
JP2005526965A (ja) システム校正されたベクトル・ネットワークアナライザの実効指向性および／または実効ソースポート整合性の測定方法
Heuermann et al. Results of network analyzer measurements with leakage errors-corrected with direct calibration techniques
JP2019211314A5 (ko)
CN111257812A (zh) 基于矢量网络分析仪测量不确定度二阶段评估方法
CN114487976A (zh) 一种mcm电子式互感器校验仪溯源不确定度评定方法及系统
CN114019276A (zh) 近场探头空间分辨率的表征方法、计算机设备及校准件
Devi et al. Effective source mismatch uncertainty evaluation using resistive power splitter up to 18 GHz