KR20230152037A - 패터닝 공정의 구성 - Google Patents
패터닝 공정의 구성 Download PDFInfo
- Publication number
- KR20230152037A KR20230152037A KR1020237030093A KR20237030093A KR20230152037A KR 20230152037 A KR20230152037 A KR 20230152037A KR 1020237030093 A KR1020237030093 A KR 1020237030093A KR 20237030093 A KR20237030093 A KR 20237030093A KR 20230152037 A KR20230152037 A KR 20230152037A
- Authority
- KR
- South Korea
- Prior art keywords
- patterning process
- design
- patterning
- contours
- orientation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 697
- 230000008569 process Effects 0.000 title claims abstract description 564
- 238000000059 patterning Methods 0.000 title claims abstract description 467
- 238000013461 design Methods 0.000 claims abstract description 427
- 239000000758 substrate Substances 0.000 claims description 106
- 238000005286 illumination Methods 0.000 claims description 97
- 238000004088 simulation Methods 0.000 claims description 90
- 238000005457 optimization Methods 0.000 claims description 87
- 210000001747 pupil Anatomy 0.000 claims description 69
- 238000001459 lithography Methods 0.000 claims description 40
- 230000004075 alteration Effects 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 135
- 230000005855 radiation Effects 0.000 description 74
- 238000004422 calculation algorithm Methods 0.000 description 51
- 230000007547 defect Effects 0.000 description 31
- 230000003287 optical effect Effects 0.000 description 30
- 238000009826 distribution Methods 0.000 description 22
- 238000004891 communication Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 15
- 238000011156 evaluation Methods 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 12
- 230000004044 response Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 6
- 230000002068 genetic effect Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000012897 Levenberg–Marquardt algorithm Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 239000000446 fuel Substances 0.000 description 4
- 238000012804 iterative process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000002922 simulated annealing Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 3
- 238000009304 pastoral farming Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000002939 conjugate gradient method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
또 다른 패터닝 공정의 결과들에 기초하여 패터닝 공정을 구성하는 방법들이 설명된다. 상기 방법은 제 1 방위에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 제 1 윤곽 세트를 얻는 단계를 포함한다. 윤곽들은 디자인 레이아웃과 연계된 디자인 사양을 만족하고, 제 1 공정 윈도우 조건 세트에 대응한다. 제 2 패터닝 공정이 디자인 레이아웃의 제 2 방위, 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여 구성된다. 제 2 패터닝 공정은 제 2 윤곽 세트에 영향을 미치는 1 이상의 디자인 변수(예를 들어, 소스, 마스크)와 연계된다. 구성은 제 2 윤곽 세트가 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 포함한다.
Description
본 출원은 2021년 3월 3일에 출원된 미국 출원 63/156,213의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 명세서의 기재내용은 리소그래피 장치들 및 공정들에 관한 것으로, 반도체 제조 시 사용되는 종래의 패터닝 공정 또는 장치와 관련된 특성들에 기초하여 패터닝 공정을 구성하는 방법 또는 장치를 포함한다.
리소그래피 투영 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 이러한 경우, 패터닝 디바이스(예를 들어, 마스크)는 IC의 개별층에 대응하는 회로 패턴("디자인 레이아웃")을 포함하거나 제공할 수 있으며, 패터닝 디바이스 상의 회로 패턴을 통해 타겟부를 조사(irradiate)하는 것과 같은 방법들에 의해, 이 회로 패턴이 방사선-감응재("레지스트")층으로 코팅된 기판(예를 들어, 실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 일반적으로, 단일 기판은 리소그래피 투영 장치에 의해 회로 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함한다. 일 형태의 리소그래피 투영 장치에서는 전체 패터닝 디바이스 상의 회로 패턴이 한 타겟부 상으로 한 번에 전사되며; 이러한 장치는 통상적으로 스테퍼(stepper)라 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게 또는 역-평행하게(anti-parallel) 기판이 이동된다. 패터닝 디바이스 상의 회로 패턴의 상이한 부분들이 점진적으로 한 타겟부에 전사된다. 일반적으로, 리소그래피 투영 장치가 배율 인자(M)(일반적으로 < 1)를 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 인자(M) 배가 될 것이다. 리소그래피 디바이스들에 관련된 더 많은 정보는, 예를 들어 본 명세서에서 인용참조되는 US 6,046,792로부터 얻을 수 있다.
패터닝 디바이스로부터 기판으로 회로 패턴을 전사하기에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 절차들을 거칠 수 있다. 노광 이후, 기판은 노광-후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 회로 패턴의 측정/검사와 같은 다른 절차들을 거칠 수 있다. 이러한 일련의 절차들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 연마 등과 같은 다양한 공정들을 거칠 수 있으며, 이는 모두 디바이스의 개별층을 마무리하도록 의도된다. 디바이스에서 여러 층이 요구되는 경우, 각각의 층에 대해 전체 과정 또는 그 변형이 반복된다. 최후에는, 디바이스가 기판 상의 각 타겟부에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 핀에 연결되는 캐리어 등에 장착될 수 있다.
유의되는 바와 같이, 리소그래피는 IC의 제조에 있어서 중심 단계이며, 이때 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 IC의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이(flat panel display), MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 현 기술 수준에서, 디바이스들의 층들은 심자외선 조명 소스로부터의 조명을 이용하여 기판 상에 디자인 레이아웃을 투영하는 리소그래피 투영 장치들을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 조명 소스(예를 들어, 193 nm 조명 소스)로부터의 방사선의 파장의 절반보다 작은 치수들을 갖는 개별적인 기능 요소들을 생성한다.
리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 공정은 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택되는 방사선의 파장(현재, 대부분의 경우 248 nm 또는 193 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수(numerical aperture)이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 경험적인 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현하기가 더 어려워진다. 이 어려움을 극복하기 위해, 정교한 미세-조정 단계들이 리소그래피 투영 장치 및/또는 디자인 레이아웃에 적용된다. 이들은, 예를 들어 NA 및 광 코히런스(optical coherence) 세팅들의 최적화, 커스터마이징 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에서의 광 근접 보정(optical proximity correction: OPC, 때로는 "광학 및 공정 보정"이라고도 함), 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함하며, 이에 제한되지는 않는다. 본 명세서에서 사용되는 바와 같은 "투영 광학기"라는 용어는, 예를 들어 굴절 광학기, 반사 광학기, 어퍼처(aperture) 및 카타디옵트릭(catadioptric) 광학기를 포함하는 다양한 타입의 광학 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, "투영 광학기"라는 용어는 집합적으로 또는 개별적으로 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 디자인 타입들 중 어느 하나에 따라 작동하는 구성요소들을 포함할 수 있다. "투영 광학기"라는 용어는, 광학 구성요소가 리소그래피 투영 장치의 광학 경로 상의 어디에 위치되든지, 리소그래피 투영 장치 내의 여하한의 광학 구성요소를 포함할 수 있다. 투영 광학기는 방사선이 패터닝 디바이스를 지나가기 전에 소스로부터의 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들, 및/또는 방사선이 패터닝 디바이스를 지나간 후에 방사선을 성형, 조정 및/또는 투영하는 광학 구성요소들을 포함할 수 있다. 투영 광학기는 일반적으로 소스 및 패터닝 디바이스를 배제한다.
본 명세서에서, 패터닝 공정, 예를 들어 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃의 부분을 이미징하는 상이한 패터닝 공정 간의 패터닝 일관성(patterning consistency)을 개선하는 방법이 개시된다. 일 실시예에서, 패터닝 일관성은 사용되는 디자인 레이아웃의 상이한 방위(orientation)들에 대한 제 1 패터닝 공정과 제 2 패터닝 공정 사이에서 유지된다. 예를 들어, 리소그래피 장치를 사용하는 패터닝 공정 동안, (기판 상에 프린트될 패턴을 갖는) 레티클이 기준 방위에 대해 90° 회전될 때, 소스도 패터닝 공정의 성능에 영향을 주지 않고 90° 회전된다. 하지만, (예를 들어, 반사 마스크를 채택하는) 일부 리소그래피 장치를 사용하면, 레티클 및 소스를 모두 90° 회전시키는 것이 리소그래피 공정의 성능에 영향을 미쳐 디자인 사양을 만족시키지 않는 기판 상의 패턴들을 유도할 수 있다. 이러한 것으로서, 본 발명에 따르면, 일관된 패터닝 공정 성능을 달성하기 위해, 패터닝 공정과 관련된 1 이상의 디자인 변수(예를 들어, 소스 관련 변수들, 마스크 관련 변수들 등)가 수정될 수 있다. 이러한 것으로서, 일관된 성능이 상이한 리소그래피 장치 사이에서, 상이한 패터닝 공정들 사이에서, 또는 패터닝 공정에 사용되는 상이하게 방위지정(orient)된 마스크 패턴들 사이에서 유지될 수 있다.
본 발명의 일 실시예에 따르면, 패터닝 공정을 구성하는 방법이 제공된다. 상기 방법은 제 1 방위에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 기판 상의 구조체들의 제 1 윤곽 세트(set of contours)를 얻는 단계를 포함한다. 제 1 윤곽 세트 내의 각각의 윤곽은 디자인 레이아웃과 연계된 디자인 사양을 만족시킨다. 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트에 대응한다. 또한, 제 2 패터닝 공정이 디자인 레이아웃의 제 2 방위, 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여 구성된다. 제 2 방위는 제 1 방위와 상이하다. 제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 1 이상의 디자인 변수의 값을 특징으로 한다. 구성은 제 2 윤곽 세트가 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 포함하며, 1 이상의 디자인 변수는 제 2 패터닝 공정의 조명 소스와 연계된 변수들을 포함한다.
일 실시예에서, 상기 방법은 제 2 패터닝 공정의 성능 메트릭이 제 1 패터닝 공정의 제 1 성능 메트릭의 허용가능한 한계 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 단계를 더 포함한다. 일 실시예에서, 제 1 성능 메트릭은 제 1 패터닝 공정과 연계된 초점 심도; 제 1 패터닝 공정과 연계된 이미지 콘트라스트; 제 1 패터닝 공정의 공정 변수와 연계된 공정 변동 대역, 또는 이들의 조합을 포함하며, 이에 제한되지는 않는다.
일 실시예에서, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트와 연계된 구조체들의 시뮬레이션 윤곽 세트를 포함한다. 일 실시예에서, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트 내의 제 1 공정 윈도우 조건을 사용하여 얻어진 제 1 윤곽; 및 제 1 공정 윈도우 조건 세트 내의 제 2 공정 윈도우 조건을 사용하여 얻어진 제 2 윤곽을 포함한다.
일 실시예에서, 제 1 공정 윈도우 조건 세트는 제 1 패터닝 공정과 관련된 공정 변수들의 값들을 포함하며, 공정 변수들은: 도즈, 포커스, 편향(bias), 플레어(flare), 수차 또는 이들의 조합 중 하나를 포함한다.
일 실시예에서, 제 2 패터닝 공정을 위해 구성되는 디자인 변수들은: 리소그래피 장치의 조명 소스; 디자인 레이아웃의 기하학적 속성들; 리소그래피 장치의 투영 광학기; 레지스트 공정 관련 파라미터; 에칭 공정 관련 파라미터, 또는 이들의 조합과 연계된 1 이상의 변수를 포함한다.
일 실시예에서, 제 2 방위는 디자인 레이아웃의 제 1 방위에 대한 사전설정된 회전량이고, 사전설정된 회전량은 패터닝되고 있는 기판의 부분의 방위에 관련된다. 일 실시예에서, 사전설정된 회전량은 제 1 방위에 대해 0° 내지 360° 범위 내에 있다. 일 실시예에서, 디자인 레이아웃의 제 2 방위는 디자인 레이아웃의 제 1 방위에 대해 90° 회전된다. 일 실시예에서, 제 2 패터닝 공정과 연계된 1 이상의 디자인 변수는 조명 퓨필 형상을 포함하며, 조명 퓨필 형상은 동일한 디자인 레이아웃에 대해 제 1 패터닝 공정과 연계된 조명 퓨필 형상과 상이한 양만큼 회전된다. 일 실시예에서, 제 1 패터닝 공정은 제 1 방위에서의 제 1 퓨필 형상을 갖는 제 1 조명 퓨필을 포함하고, 제 2 패터닝 공정은 제 1 조명 퓨필 형상과 상이한 제 2 형상 및/또는 제 1 방위 및 제 2 방위와 상이한 방위를 갖는 제 2 조명 퓨필을 포함한다.
일 실시예에서, 제 2 패터닝 공정은 입력들로서 제 1 공정 윈도우 조건 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 최적화 또는 소스 마스크 공동-최적화를 수행하는 것을 포함한다.
일 실시예에서, 제 2 패터닝 공정의 구성은 반복적인 프로세스이며, 각각의 반복은 (ⅰ) 제 1 공정 윈도우 조건 세트, 디자인 레이아웃의 제 2 방위, 및 제 2 윤곽 세트를 생성하기 위한 1 이상의 디자인 변수를 사용하여 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 시뮬레이션하는 단계; (ⅱ) 디자인 변수들의 값들 및 시뮬레이션 결과들을 사용하여 다변량 비용 함수를 연산하는 단계; (ⅲ) 다변량 비용 함수가 종료 조건을 만족하는지 여부를 결정하는 단계; (ⅳ) 제 2 윤곽 세트의 각각의 윤곽이 제 1 윤곽 세트의 각각의 대응하는 윤곽의 원하는 매칭 임계치 내에 있는지 여부를 결정하는 단계; 및 (ⅴ) 종료 조건이 만족되지 않거나 제 2 윤곽 세트가 원하는 매칭 임계치 내에 있지 않음에 응답하여, 1 이상의 디자인 변수를 더 수정하는 단계, 및 단계들 (ⅰ) 내지 (ⅴ)를 수행하는 단계를 포함한다.
일 실시예에 따르면, 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하는 방법이 제공된다. 상기 방법은 디자인 변수들의 제 1 구성을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 제 1 패터닝 공정과 관련된 제 1 시뮬레이션 특성 세트를 얻는 단계를 포함한다. 제 1 시뮬레이션 특성 세트의 각각의 시뮬레이션 특성은 제 1 제약 세트를 만족하고, 각각의 시뮬레이션 특성은 특정 공정 윈도우 조건과 연계된다. 또한, 제 2 패터닝 공정은 제 1 구성과 상이하게 구성되는 제 1 디자인 변수들의 서브세트에 기초하여 구성되고, 제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 제 2 디자인 변수들과 연계된다. 구성은 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트와의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정하는 것을 포함하며, 제 2 시뮬레이션 특성 세트 각각은 공정 윈도우 조건마다 각각의 대응하는 제 1 시뮬레이션 특성 세트와 비교된다.
일 실시예에서, 시뮬레이션 특성들은 디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들; 디자인 레이아웃과 연계된 에어리얼 이미지; 디자인 레이아웃과 연계된 레지스트 이미지; 또는 디자인 레이아웃과 연계된 에칭 이미지를 포함한다. 일 실시예에서, 제 1 제약 세트는 디자인 사양들, 또는 패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함한다.
일 실시예에서, 제 1 패터닝 공정은 제 1 리소그래피 장치(예를 들어, DUV)와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치(예를 들어, EUV)와 연계된다.
일 실시예에 따르면, 패터닝 공정을 구성하는 방법이 제공된다. 상기 방법은 제 1 패터닝 공정과 연계된 제 1 디자인 변수 세트를 사용하여 제 1 다변량 비용 함수를 연산하는 단계 -제 1 디자인 변수 세트는 제 1 조명 소스, 디자인 레이아웃 및 제 1 공정 윈도우 조건들을 특징지음- , 제 1 시뮬레이션 특성 세트를 얻기 위해 디자인 사양들과 관련된 종료 조건이 만족될 때까지 제 1 디자인 변수 세트를 조정함으로써 제 1 패터닝 공정을 재구성하는 단계, 제 2 패터닝 공정과 연계된 제 2 디자인 변수 세트를 사용하여 제 2 다변량 비용 함수를 연산하는 단계 -제 2 디자인 변수 세트는 제 2 조명 소스 및 디자인 레이아웃을 특징지음- , 및 제 1 공정 윈도우 조건들을 사용하여, 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정함으로써 제 2 패터닝 공정을 재구성하는 단계를 포함한다.
일 실시예에서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는: 제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위 -제 2 방위는 제 1 방위와 상이함- ; 제 2 패터닝 공정에서 사용될 제 2 소스를 특징짓는 제 2 소스 변수들 -제 2 소스는 제 1 소스와 상이함- ; 제 2 패터닝 공정에서 사용될 제 2 마스크 패턴; 제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들; 제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는 제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함한다.
일 실시예에서, 제 1 패터닝 공정은 제 1 리소그래피 장치(예를 들어, DUV)와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치(예를 들어, EUV)와 연계된다.
일 실시예에서, 제 1 시뮬레이션 특성들은 디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들; 디자인 레이아웃과 연계된 에어리얼 이미지; 디자인 레이아웃과 연계된 레지스트 이미지; 디자인 레이아웃과 연계된 에칭 이미지; 또는 이들의 조합을 포함하며, 이에 제한되지는 않는다.
일 실시예에서, 제 1 또는 제 2 다변량 비용 함수는: 제 1 윤곽 세트에 대한 제 2 윤곽 세트의 에지 배치 오차, 제 2 윤곽 세트와 연계된 패턴 배치 오차, 제 2 윤곽 세트의 임계 치수(CD), 제 2 윤곽 세트의 국부적 CD 균일성, 제 2 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함한다.
일 실시예에 따르면, 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 비-일시적(non-transitory) 컴퓨터 판독가능한 매체가 제공되며, 상기 매체는 1 이상의 프로세서에 의해 실행될 때, 본 명세서의 방법의 단계들을 포함하는 작업들을 야기하는 명령어들이 저장되어 있다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 시스템의 다양한 서브시스템들의 블록 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 서브시스템들에 대응하는 시뮬레이션 모델들의 블록 다이어그램이다.
도 3은 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴을 프린트하거나 이미징하기 위해 투과형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 리소그래피 장치의 개략적인 광선 다이어그램이다.
도 4a는 본 발명의 일 실시예에 따른, 제 1 방위에서의 디자인 레이아웃에 대응하는 퓨필의 형상 및 방위를 갖는 예시적인 조명 소스를 나타낸다.
도 4b는 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 회전된 디자인 레이아웃과 채택될 수 있는 회전된 조명 소스(예를 들어, 도 4a의 회전된 버전)를 나타낸다.
도 5는 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 반사형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 개략적인 광선 다이어그램이다.
도 6a는 본 발명의 일 실시예에 따른, 제 1 패터닝 공정의 특성을 결정하기 위한 제 1 패터닝 공정에서 사용되는 예시적인 공정 윈도우 조건들을 그림으로 도시한다.
도 6b는 본 발명의 일 실시예에 따른, 디자인 레이아웃 및 공정 윈도우 조건들(예를 들어, 도 6a의 도즈)을 사용하여 생성되는 예시적인 윤곽들을 나타낸다.
도 6c는 본 발명의 일 실시예에 따른, 디자인 레이아웃 및 공정 윈도우 조건들(예를 들어, 도 6a의 편향)을 사용하여 생성되는 예시적인 윤곽들을 나타낸다.
도 7은 본 발명의 일 실시예에 따른, 리소그래피 공정을 개선하는 방법의 흐름도이다.
도 8은 본 발명의 일 실시예에 따른, 극한 도즈 조건들에서 제 1 패터닝 공정을 사용하여 얻어진 제 1 윤곽 세트의 회전된 윤곽들을 나타낸다.
도 9a는 본 발명의 일 실시예에 따른, 제 2 패터닝 공정을 구성할 때 매칭될 타겟으로서 도 8의 제 1 윤곽 세트의 사용을 나타낸다.
도 9b는 본 발명의 일 실시예에 따른, 제 2 패터닝 공정을 구성할 때 만족될 제약들로서 도 8의 제 1 윤곽 세트의 사용을 나타낸다.
도 10은 본 발명의 일 실시예에 따른, 공동 최적화/ 동시 최적화의 예시적인 방법론의 측면들을 예시하는 흐름도이다.
도 11은 본 발명의 일 실시예에 따른, 또 다른 최적화 방법의 일 실시예를 나타낸다.
도 12a, 도 12b 및 도 13은 본 발명의 일 실시예에 따른, 다양한 최적화 프로세스들의 예시적인 흐름도들을 나타낸다.
도 14는 본 발명의 일 실시예에 따른, 예시적인 컴퓨터 시스템의 블록 다이어그램이다.
도 15는 본 발명의 일 실시예에 따른, 리소그래피 투영 장치의 개략적인 다이어그램이다.
도 16은 본 발명의 일 실시예에 따른, 또 다른 리소그래피 투영 장치의 개략적인 다이어그램이다.
도 17은 본 발명의 일 실시예에 따른, 도 16의 장치의 더 상세한 도면이다.
도 18은 본 발명의 일 실시예에 따른, 도 16 및 도 17의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 서브시스템들에 대응하는 시뮬레이션 모델들의 블록 다이어그램이다.
도 3은 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴을 프린트하거나 이미징하기 위해 투과형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 리소그래피 장치의 개략적인 광선 다이어그램이다.
도 4a는 본 발명의 일 실시예에 따른, 제 1 방위에서의 디자인 레이아웃에 대응하는 퓨필의 형상 및 방위를 갖는 예시적인 조명 소스를 나타낸다.
도 4b는 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 회전된 디자인 레이아웃과 채택될 수 있는 회전된 조명 소스(예를 들어, 도 4a의 회전된 버전)를 나타낸다.
도 5는 본 발명의 일 실시예에 따른, 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 반사형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 개략적인 광선 다이어그램이다.
도 6a는 본 발명의 일 실시예에 따른, 제 1 패터닝 공정의 특성을 결정하기 위한 제 1 패터닝 공정에서 사용되는 예시적인 공정 윈도우 조건들을 그림으로 도시한다.
도 6b는 본 발명의 일 실시예에 따른, 디자인 레이아웃 및 공정 윈도우 조건들(예를 들어, 도 6a의 도즈)을 사용하여 생성되는 예시적인 윤곽들을 나타낸다.
도 6c는 본 발명의 일 실시예에 따른, 디자인 레이아웃 및 공정 윈도우 조건들(예를 들어, 도 6a의 편향)을 사용하여 생성되는 예시적인 윤곽들을 나타낸다.
도 7은 본 발명의 일 실시예에 따른, 리소그래피 공정을 개선하는 방법의 흐름도이다.
도 8은 본 발명의 일 실시예에 따른, 극한 도즈 조건들에서 제 1 패터닝 공정을 사용하여 얻어진 제 1 윤곽 세트의 회전된 윤곽들을 나타낸다.
도 9a는 본 발명의 일 실시예에 따른, 제 2 패터닝 공정을 구성할 때 매칭될 타겟으로서 도 8의 제 1 윤곽 세트의 사용을 나타낸다.
도 9b는 본 발명의 일 실시예에 따른, 제 2 패터닝 공정을 구성할 때 만족될 제약들로서 도 8의 제 1 윤곽 세트의 사용을 나타낸다.
도 10은 본 발명의 일 실시예에 따른, 공동 최적화/ 동시 최적화의 예시적인 방법론의 측면들을 예시하는 흐름도이다.
도 11은 본 발명의 일 실시예에 따른, 또 다른 최적화 방법의 일 실시예를 나타낸다.
도 12a, 도 12b 및 도 13은 본 발명의 일 실시예에 따른, 다양한 최적화 프로세스들의 예시적인 흐름도들을 나타낸다.
도 14는 본 발명의 일 실시예에 따른, 예시적인 컴퓨터 시스템의 블록 다이어그램이다.
도 15는 본 발명의 일 실시예에 따른, 리소그래피 투영 장치의 개략적인 다이어그램이다.
도 16은 본 발명의 일 실시예에 따른, 또 다른 리소그래피 투영 장치의 개략적인 다이어그램이다.
도 17은 본 발명의 일 실시예에 따른, 도 16의 장치의 더 상세한 도면이다.
도 18은 본 발명의 일 실시예에 따른, 도 16 및 도 17의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
본 명세서에서는, IC의 제조에 대하여 특히 언급되지만, 본 명세서의 기재내용은 다수의 다른 가능한 적용예들을 갖는다는 것을 명확히 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이 패널, 박막 자기 헤드 등의 제조 시에 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "마스크", "기판" 및 "타겟부"라는 좀 더 일반적인 용어와 교환가능한 것으로 간주되어야 함을 이해할 것이다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 EUV(예를 들어, 약 5 내지 100 nm 범위 내의 파장을 갖는 극자외 방사선)를 포함하는 모든 타입들의 전자기 방사선을 포괄하는 데 사용된다.
본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 리소그래피의 결과들 및/또는 공정들이 더 바람직한 특성들, 예컨대 기판 상의 디자인 레이아웃의 더 높은 투영 정확성, 더 큰 공정 윈도우 등을 갖도록 리소그래피 투영 장치, 리소그래피 공정 등을 조정하는 것을 칭하거나 의미한다. 따라서, 본 명세서에서 사용되는 "최적화하는" 및 "최적화"라는 용어는 1 이상의 파라미터에 대한 1 이상의 값의 초기 세트에 비해, 적어도 하나의 관련 메트릭에서 개선, 예를 들어 국부적 최적을 제공하는 1 이상의 파라미터에 대한 1 이상의 값을 식별하는 과정을 칭하거나 의미한다. "최적" 및 다른 관련 용어들은 이에 따라 해석되어야 한다. 일 실시예에서, 최적화 단계들은 1 이상의 메트릭에서 추가 개선을 제공하도록 반복적으로 적용될 수 있다.
또한, 리소그래피 투영 장치는 2 이상의 테이블(예를 들어, 2 이상의 기판 테이블, 기판 테이블과 측정 테이블, 2 이상의 패터닝 디바이스 테이블 등)을 갖는 타입으로 이루어질 수 있다. 이러한 "다수 스테이지" 디바이스에서는 복수의 다수 테이블들이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비 작업 단계들이 수행될 수 있다. 트윈 스테이지(twin stage) 리소그래피 투영 장치는, 예를 들어 본 명세서에서 인용참조되는 US 5,969,441에서 설명된다.
앞서 언급된 패터닝 디바이스는 1 이상의 디자인 레이아웃을 포함하거나 형성할 수 있다. 디자인 레이아웃은 CAD(computer-aided design) 프로그램들을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능적인 디자인 레이아웃/패터닝 디바이스를 생성하기 위해 사전설정된 디자인 규칙들의 세트를 따른다. 이러한 규칙들은 처리 및 디자인 제한들에 의해 설정된다. 예를 들어, 디자인 규칙들은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 커패시터 등과 같은) 회로 디바이스들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 디자인 규칙 제한들 중 1 이상은 "임계 치수"(CD)라고 칭해질 수 있다. 회로의 임계 치수는 라인 또는 홀의 최소 폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 디자인된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작의 목표들 중 하나는 원래 회로 디자인을 (패터닝 디바이스를 통해) 기판 상에 충실하게 재현하는 것이다.
본 명세서에서 채택된 "마스크" 또는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 생성될 패턴에 대응하여 입사하는 방사선 빔에 패터닝된 단면을 부여하는 데 사용될 수 있는 일반적인 패터닝 디바이스를 언급하는 것으로 폭넓게 해석될 수 있다; 또한, "광 밸브(light valve)"라는 용어가 이러한 맥락에서 사용될 수도 있다. 전형적인 마스크[투과형 또는 반사형; 바이너리(binary), 위상-시프팅, 하이브리드(hybrid) 등] 이외에, 다른 이러한 패터닝 디바이스의 예시들로 다음을 포함한다:
- 프로그램가능한 거울 어레이. 이러한 디바이스의 일 예시는 점탄성 제어층 및 반사 표면을 갖는 매트릭스-어드레서블 표면(matrix-addressable surface)이다. 이러한 장치의 기본 원리는, (예를 들어) 반사 표면의 어드레싱된 영역들은 입사 방사선을 회절 방사선으로서 반사시키는 반면, 어드레싱되지 않은 영역들은 입사 방사선을 비회절 방사선으로서 반사시킨다는 것이다. 적절한 필터를 사용하면, 반사된 빔 중에서 상기 비회절 방사선을 필터링하여 회절 방사선만이 남게 할 수 있다; 이러한 방식으로, 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 빔이 패터닝되게 된다. 필요한 매트릭스 어드레싱은 적절한 전자 수단을 이용하여 수행될 수 있다. 이러한 거울 어레이들에 관한 더 많은 정보는, 예를 들어 미국 특허 제 5,296,891호 및 제 5,523,193호로부터 얻을 수 있으며, 이들은 본 명세서에서 인용참조된다.
- 프로그램가능한 LCD 어레이. 이러한 구성의 일 예시는 미국 특허 제 5,229,872호에서 주어지며, 이는 본 명세서에서 인용참조된다.
간략한 도입부로서, 도 1은 예시적인 리소그래피 투영 장치(10A)를 나타낸다. 주요 구성요소들은 심자외선 엑시머 레이저 소스 또는 극자외선(EUV) 소스를 포함한 다른 타입의 소스일 수 있는 방사선 소스(12A)(앞서 언급된 바와 같이, 리소그래피 투영 장치 자체가 방사선 소스를 가질 필요는 없음); (시그마로서 표시된) 부분적 코히런스(partial coherence)을 정의하고, 상기 소스(12A)로부터의 방사선을 성형하는 광학기(14A, 16Aa 및 16Ab)를 포함할 수 있는 조명 광학기; 패터닝 디바이스(18A); 및 기판 평면(22A) 상에 패터닝 디바이스 패턴의 이미지를 투영하는 투과 광학기(16Ac)이다. 투영 광학기의 퓨필 평면에서의 조정가능한 필터 또는 어퍼처(20A)가 기판 평면(22A) 상에 부딪히는 빔 각도들의 범위를 제한할 수 있으며, 이때 가능한 최대 각도는 투영 광학기의 개구수 NA = n sin(Θmax)를 정의하고, n은 투영 광학기의 최종 요소와 기판 사이의 매질의 굴절률이며, Θmax는 기판 평면(22A) 상에 여전히 충돌할 수 있는 투영 광학기로부터 나오는 빔의 최대 각도이다. 방사선 소스(12A)로부터의 방사선은 반드시 단일 파장일 필요는 없다. 대신에, 방사선은 상이한 파장들의 범위일 수 있다. 상이한 파장들의 범위는, 본 명세서에서 교환가능하게 사용되는 "이미징 대역폭", "소스 대역폭" 또는 간단히 "대역폭"이라고 하는 양을 특징으로 할 수 있다. 작은 대역폭이 소스 내의 광학기(예를 들어, 광학기 14A, 16Aa 및 16Ab), 패터닝 디바이스 및 투영 광학기를 포함한 하류 구성요소들의 색수차 및 연계된 포커스 오차들을 감소시킬 수 있다. 하지만, 이는 대역폭이 결코 확대되어서는 안 된다는 규칙을 반드시 초래하지는 않는다.
시스템의 최적화 프로세스에서, 시스템의 성능 지수(figure of merit)가 비용 함수로서 표현될 수 있다. 최적화 프로세스는 비용 함수를 최적화(예를 들어, 최소화 또는 최대화)하는 시스템의 파라미터들(디자인 변수들)의 세트를 발견하는 과정으로 압축된다. 비용 함수는 최적화의 목표에 따라 여하한의 적절한 형태를 가질 수 있다. 예를 들어, 비용 함수는 시스템의 소정 특성들[평가 포인트(evaluation point)들]의 의도된 값들(예를 들어, 이상적인 값들)에 대한 이러한 특성들의 편차들의 가중 RMS(root mean square)일 수 있다; 또한, 비용 함수는 이 편차들의 최대값(즉, 가장 심한 편차)일 수도 있다. 본 명세서에서 "평가 포인트들"이라는 용어는 시스템의 여하한의 특성을 포함하는 것으로 폭넓게 해석되어야 한다. 시스템의 디자인 변수들은 시스템 구현의 실용성(practicality)들로 인해 상호의존적이고, 및/또는 유한한 범위로 한정될 수 있다. 리소그래피 투영 장치의 경우, 제약은 흔히 패터닝 디바이스 제조성 디자인 규칙들, 및/또는 조절가능한 범위들과 같은 하드웨어의 물리적 속성들 및 특성들과 관련되며, 평가 포인트들은 기판 상의 레지스트 이미지에 대한 물리적 포인트, 및 도즈 및 포커스와 같은 비-물리적 특성들을 포함할 수 있다.
리소그래피 투영 장치에서, 소스는 패터닝 디바이스에 조명(즉, 방사선)을 제공하고, 투영 광학기는 패터닝 디바이스를 통해 기판 상으로 상기 조명을 지향하고 성형한다. "투영 광학기"라는 용어는, 본 명세서에서 방사선 빔의 파면을 변경할 수 있는 여하한의 광학 구성요소를 포함하는 것으로 폭넓게 정의된다. 예를 들어, 투영 광학기는 구성요소들(14A, 16Aa, 16Ab 및 16Ac) 중 적어도 일부를 포함할 수 있다. 에어리얼 이미지(AI)는 기판 레벨에서의 방사선 세기 분포이다. 기판 상의 레지스트 층이 노광되고, 그 안에 잠재적인 "레지스트 이미지"(RI)로서 에어리얼 이미지가 레지스트 층으로 전사된다. 레지스트 이미지(RI)는 레지스트 층에서 레지스트의 용해도(solubility)의 공간 분포로서 정의될 수 있다. 에어리얼 이미지로부터 레지스트 이미지를 계산하기 위해 레지스트 모델이 사용될 수 있으며, 이 예시는 본 명세서에서 그 전문이 인용참조되는 미국 특허 출원 공개공보 US 2009-0157360호에서 찾아볼 수 있다. 레지스트 모델은 레지스트 층의 속성들(예를 들어, 노광, PEB 및 현상 시 일어나는 화학 공정들의 효과들)에만 관련된다. 리소그래피 투영 장치의 광학적 속성들(예를 들어, 소스, 패터닝 디바이스 및 투영 광학기의 속성들)이 에어리얼 이미지를 좌우한다. 리소그래피 투영 장치에서 사용되는 패터닝 디바이스는 바뀔 수 있기 때문에, 패터닝 디바이스의 광학적 속성들을 적어도 소스 및 투영 광학기를 포함한 리소그래피 투영 장치의 나머지의 광학적 속성들과 분리하는 것이 바람직하다.
리소그래피 투영 장치에서의 리소그래피를 시뮬레이션하는 예시적인 흐름도가 도 2에 예시된다. 소스 모델(31)이 소스의 광학적 특성들(방사선 세기 분포, 대역폭 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 광학적 특성들(투영 광학기에 의해 야기된 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 디자인 레이아웃 모델(35)이 패터닝 디바이스에 의해 형성되는, 또는 패터닝 디바이스 상의 피처들의 일 구성을 나타내는 디자인 레이아웃의 광학적 특성들[주어진 디자인 레이아웃(33)에 의해 야기된 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함]을 나타낸다. 소스 모델(31), 투영 광학기 모델(32) 및 디자인 레이아웃 모델(35)로부터 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지 내의 윤곽들 및 CD들을 예측할 수 있다.
더 명확하게는, 소스 모델(31)은 개구수 세팅들, 조명 시그마(σ) 세팅들 및 여하한의 특정 조명 형상[예를 들어, 환형, 쿼드러폴(quadrupole), 다이폴(dipole) 등과 같은 오프-액시스(off-axis) 방사선 소스들]을 포함 -이에 제한되지는 않음- 하는 소스의 광학적 특성들을 나타낼 수 있다. 투영 광학기 모델(32)은 수차, 왜곡, 1 이상의 굴절률, 1 이상의 물리적 크기, 1 이상의 물리적 치수 등을 포함하는 투영 광학기의 광학적 특성들을 나타낼 수 있다. 디자인 레이아웃 모델(35)은, 예를 들어 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스의 1 이상의 물리적 속성을 나타낼 수 있다. 시뮬레이션의 목적은, 예를 들어 이후 의도된 디자인과 비교될 수 있는 에지 배치, 에어리얼 이미지 세기 기울기, 및/또는 CD를 정확히 예측하는 것이다. 의도된 디자인은 일반적으로 OPC-전 디자인 레이아웃으로서 정의되며, 이는 GDSII 또는 OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.
이 디자인 레이아웃으로부터, 1 이상의 부분이 식별될 수 있으며, 이는 "클립(clip)"이라고 칭해진다. 일 실시예에서, 클립들의 일 세트가 추출되고, 이는 디자인 레이아웃 내의 복잡한 패턴들을 나타낸다(전형적으로, 약 50 내지 1000 개의 클립들이 사용되지만, 여하한 수의 클립들이 사용될 수 있음). 이 패턴들 또는 클립들은 디자인의 작은 부분들(즉, 회로들, 셀들 또는 패턴들)을 나타내며, 특히 클립들은 통상적으로 특정 주의 및/또는 검증이 요구되는 작은 부분들을 나타낸다. 다시 말하면, 클립들은 경험에 의해(고객에 의해 제공된 클립들을 포함함), 시행착오에 의해, 또는 풀-칩 시뮬레이션 실행에 의해 1 이상의 중요한 피처(critical feature)가 식별되는 디자인 레이아웃의 부분들일 수 있거나, 또는 디자인 레이아웃의 부분들과 유사할 수 있거나, 또는 디자인 레이아웃의 부분들과 유사한 거동을 가질 수 있다. 클립들은 1 이상의 테스트 패턴 또는 게이지 패턴(gauge pattern)을 포함할 수 있다.
클립들의 더 큰 초기 세트는 특정 이미지 최적화를 필요로 하는 디자인 레이아웃 내의 1 이상의 알려진 중요한 피처 영역에 기초하여 고객에 의해 선험적으로(a priori) 제공될 수 있다. 대안적으로, 또 다른 실시예에서, 클립들의 더 큰 초기 세트는 1 이상의 중요한 피처 영역을 식별하는 어떤 종류의 자동화[예를 들어, 머신 비전(machine vision)] 또는 수동 알고리즘을 이용함으로써 전체 디자인 레이아웃으로부터 추출될 수 있다.
반도체 제조 공정에서는, 원하는 회로 패턴(예컨대, 디자인 레이아웃 또는 그 부분)을 프린트하기 위해 상이한 패터닝 장치들, 상이한 패터닝 공정들, 또는 둘 모두가 채택될 수 있다. 하지만, 흔히 패터닝 일관성이 상이한 장치들 또는 공정들 사이에서의 구성의 변화들로 인해 영향을 받을 수 있다. 도 3, 도 4a, 도 4b 및 도 5는 패터닝 일관성 유지와 관련된 예시적인 문제를 나타낸다. 패터닝 일관성은, 일 예시로서 디자인 레이아웃 또는 대응하는 마스크 패턴의 방위의 변화들과 관련하여 논의되는 것으로 이해할 수 있다. 하지만, 본 명세서에서 논의되는 방법들은 이러한 방위 변화들에 제한되지 않는다. 본 발명에 따르면, 제 1 패터닝 공정은 기판의 제 1 부분 상에 디자인 레이아웃(또는 그 부분)을 프린트하기 위한 제 1 디자인 변수 세트(예컨대, 소스, 디자인 레이아웃 방위, 마스크 등)의 제 1 구성을 포함하도록 구성될 수 있다. 제 2 패터닝 공정에서 패터닝 일관성을 유지하기 위해, 제 2 디자인 변수 세트의 제 2 구성이 채택될 수 있으며, 여기서 제 2 구성은 제 1 패터닝 공정의 특성에 기초한다.
도 3은 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 [예를 들어, 마스크 패턴(MP1)을 갖는] 투과형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 리소그래피 장치의 개략적인 광선 다이어그램이다. 레티클(MP1)을 조명하는 광선들은 실질적으로 공선형(collinear)이고 레티클(MP1)에 수직으로 입사한다. 생산성 개선을 위하여, 기판의 상이한 부분들 또는 상이한 기판들이 더 나은 영역 효율을 위해 레티클(MP1)의 상이한 방위들로 패터닝될 수 있다. 예를 들어, 제 1 패터닝 공정에서 레티클(MP1)은 초기 또는 제 1 방위에 있을 수 있는 한편, 제 2 패터닝 공정에서 레티클(MP1)은 초기 또는 제 1 방위에 대해 소정 각도, 예를 들어 90 도 회전될 수 있다. 예를 들어, DUV 리소그래피에서, 레티클(MP1) 및 조명 소스의 퓨필을 90 도 회전시키는 것은 조명이 레티클(MP1)에 실질적으로 수직이고 광선들 사이의 리드각(lead angle)이 거의 0이기 때문에 패터닝 성능의 문제를 야기하지 않는다. 다시 말해서, 투과형 레티클이 사용되는 경우, 레티클 및 소스가 둘 다 동일한 양만큼 회전될 때 제 1 패터닝 공정 및 제 2 패터닝 공정의 성능이 일관되게 유지된다. 예를 들어, 제 1 방위에서 레티클(MP1)을 사용하여 제 1 패터닝 공정에 의해 웨이퍼 상에 프린트된 피처들의 제 1 윤곽 세트 및 제 2 패터닝 공정에 의해 프린트된 제 2 윤곽 세트는 둘 다 디자인 레이아웃과 밀접하게 매칭하는 윤곽들을 갖는다. 다시 말해서, 제 1 방위에서의 제 1 윤곽 세트와 디자인 레이아웃(예를 들어, GDS 파일)의 대응하는 윤곽들 사이의 차이가 원하는 한계(예를 들어, 원하는 EPE 또는 CD 한계) 내에 있다. 유사하게, 제 2 윤곽 세트와 회전된 디자인 레이아웃(예를 들어, 제 1 방위에 대해 90 도 회전됨) 사이의 차이가 원하는 한계(예를 들어, 원하는 EPE 또는 CD 한계) 내에 있다.
도 3에서, 리소그래피 장치(예컨대, DUV)는 레티클(MA1)을 조명하도록 구성되는 사전설정된 방위 및 형상을 갖는 소스(SO1)를 포함한다. 소스(SO1)는 제 1 방위에서의 디자인 레이아웃을 사용하여 패터닝 공정의 1 이상의 모델을 시뮬레이션함으로써 결정될 수 있다. 도 4a는 제 1 방위에서의 디자인 레이아웃(301)에 대응하는 퓨필의 형상 및 방위를 갖는 예시적인 조명 소스를 나타낸다. 디자인 레이아웃(301)은 설명을 위해 디자인 레이아웃의 일부분만을 나타낸다. 레티클(MP1)은 디자인 레이아웃(301)에 대응하는 마스크 패턴을 포함하며, 여기서 마스크 패턴은 디자인 레이아웃에 대응하는 패턴들 및 어시스트 피처들(예를 들어, SRAF)을 포함한다. 일 실시예에서, 마스크 패턴들 및 소스(SO1)의 특성은 소스 마스크 최적화, 마스크 최적화 또는 분해능 향상 기술들과 같은 다른 마스크 패턴 결정 프로세스를 사용하여 결정될 수 있다. 예를 들어, 도 4a에 나타낸 바와 같이, 퓨필 형상은 별-형상 패턴(흰색 또는 더 밝은 스폿들로 표시됨)을 특징으로 하며, 별-형상의 각 페탈(petal)은 상이한 세기 값들 및 크기를 가질 수 있다. 일 실시예에서, 페탈들의 크기는 실질적으로 동일할 수 있다.
도 4b는 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 회전된 디자인 레이아웃(301r)과 채택될 수 있는 회전된 조명 소스(SO1r)를 나타낸다. 회전된 디자인 레이아웃(301r)은 디자인 레이아웃(301)의 90 도 회전된 버전이다. 따라서, 디자인 레이아웃 피처들(예를 들어, 접촉홀, 라인 등)은 제 1 방위(예를 들어, 도 4a)에 대해 90 도 회전된 것을 제외하고는 동일하게 유지된다. 회전된 조명 소스(SO1r)의 특성은, 회전된 조명 소스(SO1r)가 조명 소스(SO1)에 대해 90 도 회전된 것을 제외하고는 조명 소스(SO1)(도 4a)와 실질적으로 동일하게 유지된다는 것을 유의한다. 다시 말해서, 통상적으로 디자인 레이아웃(301)이 예를 들어 90 도 또는 여하한의 다른 각도로 회전될 때, 추가적인 공정 시뮬레이션들이 수행되지 않을 수 있다.
따라서, 회전된 방위에서 디자인 레이아웃을 프린트할 때, 리소그래피 장치 또는 리소그래피 공정(예컨대, DUV)의 특성에 대한 추가적인 변화들이 필요하지 않을 수 있다. 이러한 것으로서, 디자인 레이아웃의 회전된 버전을 사용할 때, 소스, 마스크 등의 특성은 회전되지 않은 디자인 레이아웃과 관련된 특성과 실질적으로 동일하게 유지된다. 하지만, 패터닝 공정에서 일부 리소그래피 장치(예를 들어, EUV)를 사용할 때, 디자인 레이아웃을 회전시키는 것은 패터닝 공정의 성능이 일관되게 유지되도록 디자인 레이아웃의 회전을 수용하기 위해 또 다른 패터닝 공정을 구성하거나 재구성하는 것을 필요로 한다.
도 5는 기판 상에 마스크 패턴(MP1)을 프린트하거나 이미징하기 위해 [예를 들어, 마스크 패턴(MP2)을 갖는] 반사형 레티클을 통해 웨이퍼를 조명하는 것을 나타내는 개략적인 광선 다이어그램이다. 일 실시예에서, 이러한 반사형 레티클은 EUV 장치에서 채택될 수 있다. 나타낸 바와 같이, 소스(SO2)로부터의 광은 상이한 광학 요소들(OE1 및 OE2)로부터 상이한 비스듬한 주 광선 각도들에서 반사되어 비스듬한 광선들을 생성한다. 비스듬한 광선들은 수직으로 입사되는 것과는 대조적으로, 레티클의 표면에 대해 비스듬히 [예를 들어, 마스크 패턴(MP2)을 갖는] 반사 레티클에 입사된다. 또한, 레티클(MP2)로부터의 비스듬한 광선들은 기판(W) 상에 입사되기 전에 OE3과 같은 광학 요소들에 의해 더 반사된다. 이러한 것으로서, 디자인 레이아웃이 회전될 때 비스듬한 광선들이 소스 퓨필과 레티클 사이에 비대칭을 생성하기 때문에 EUV 장치에서는 단순한 퓨필 회전이 동작하지 않을 수 있다. 또한, 3D 마스크 효과로 인해 패턴 회전에 의한 이미징 비대칭이 기판 상에 생성될 수 있다. 일 실시예에서, 광은 회전된 위치 및 회전되지 않은 위치에서 마스크 패턴의 3D 구조체들의 상이한 부분들로부터 반사될 수 있다. 예를 들어, 회전 시, 이전에 수직 패턴으로부터 반사된 광은 이제 수평 패턴으로부터 반사되어, 매우 상이한 패터닝 성능을 유도한다.
회전된 디자인 레이아웃과 회전되지 않은 디자인 레이아웃 사이의 성능 일관성을 위한 기존 절차는 (예를 들어, SMO를 통해) 제 1 소스를 결정하고, 패터닝 공정의 여러 가지 상이한 공정 변수들로부터 얻어진 윤곽들에 의해 특징지어지는 공정 변동(PV) 대역, 초점 심도(DOF), 정규화된 이미지 로그 기울기(NILS)와 같은 소스 성능을 확인하는 것을 포함한다. 그 후, 디자인 레이아웃을 (예를 들어, 90 도) 회전시키고, (예를 들어, 제 2 SMO 실행을 통해) 제 2 소스를 결정한다. (제 2 SMO 실행을 위한) 초기 퓨필은 제 1 SMO로부터의 회전된 퓨필(예를 들어, 90 도 회전)일 수도 있고 아닐 수도 있다. 제 2 SMO 실행에서, 제 2 소스 성능(예를 들어, DOF, NILS에 의해 특징지어짐)은 제 1 SMO로부터의 제 1 소스 성능과 비교된다. 제 2 SMO 실행에서, 소스 또는 마스크의 디자인 변수들은 DOF, NILS, PV 대역이 제 1 SMO와 매칭될 때까지 변동될 수 있다.
하지만, 기존 방법들을 사용하면, 소스 성능(예컨대, DOF)을 매칭하는 것이 사소한 문제가 아니다. 예를 들어, DOF는 다양한 입력들(예컨대, 입력 PW 축, 입력 PW 크기, 입력 레이아웃 등)에 기초한 종합적인 결과이지만, 다수 입력으로부터 출력(예를 들어, 성능 DOF)으로의 상관관계를 정확히 파악하기가 어렵다. 이러한 것으로서, 디자인 변수들의 구성을 변화시킨 후, 예를 들어 디자인 레이아웃 또는 대응하는 마스크를 회전시킨 후 성능 일관성을 보장하는 것은 어렵다.
본 발명은 상이한 패터닝 공정들 간의 일관성을 개선하도록 구성되는 방법, 장치, 및 시스템을 제공한다. 예를 들어, 본 명세서의 방법들은 제 1 소스 마스크 최적화(SMO) 공정에 의해 얻어진 제 1 소스와 제 2 SMO(예를 들어, 90 도 회전된 디자인 레이아웃으로의 SMO)로부터 얻어진 제 2 소스 사이의 리소그래피 공정 성능 차이들을 최소화할 수 있다. 성능 일관성을 개선함으로써, 광 근접 보정(OPC) 모델, OPC 레시피, 및 회전된 디자인 레이아웃(예를 들어, 90 도)을 갖는 마스크 패턴의 검정(validation)을 업데이트하는 데 드는 노력이 최소화될 것이다. 90 도의 회전량은 예시의 방식으로 제시되며, 다른 회전량도 사용될 수 있음을 이해할 수 있다.
본 발명에 따르면, (예를 들어, SMO를 포함한) 패터닝 공정의 제 1 시뮬레이션으로부터의 시뮬레이션 특성(예를 들어, 윤곽 세트)이 생성되며, 결과들(예를 들어, 윤곽 세트)은 제 2 방위량(예를 들어, 90 도)만큼 회전되고 후속 패터닝 공정에서 사용하기 위해 저장된다. 일 실시예에서, 제 1 패터닝 공정 시뮬레이션(예컨대, SMO)으로부터의 소스 및 마스크 패턴(예컨대, 있다면 SRAF를 포함함)이 저장된다. 일 실시예에서, 각각의 개별적인 공정 윈도우 조건에 대한 윤곽 세트가 저장된다. 예를 들어, 공정 윈도우 조건들은 포커스, 도즈, 마스크 편향, 플레어, 수차 등, 또는 이들의 조합과 같은 공정 변수들 또는 리소그래피 관련 파라미터들의 값들에 의해 특징지어질 수 있다. 일 실시예에서, 윤곽 세트는 제 1 극한 PW 조건(예를 들어, 음의 도즈 값 -d)과 연계된 내측 윤곽 및 제 2 극한 PW 조건(예를 들어, 양의 도즈 값 +d)과 연계된 외측 윤곽을 포함한다. 일 실시예에서, 내측 및 외측 윤곽들은 디자인 레이아웃의 대응하는 윤곽에 대해 지정된다. 예를 들어, 윤곽이 디자인 레이아웃 윤곽보다 작은 경우, 이는 디자인 레이아웃 윤곽 내부에 위치되므로 내측 윤곽이라고 칭해질 수 있으며, 윤곽이 윤곽의 크기(예를 들어, CD)보다 크거나 같은 경우, 이는 디자인 윤곽 위에 위치되거나 전체 또는 부분적으로 디자인 윤곽 외부에 위치되므로 외측 윤곽이라고 칭해질 수 있다. 제 2 패터닝 공정을 구성하는 방법의 예시적인 구현이 도 7을 참조하여 더 상세히 논의된다.
도 6a는 제 1 패터닝 공정의 특성(예를 들어, 소스)을 결정하기 위해 (예를 들어, SMO 포함한) 제 1 패터닝 공정에서 사용되는 예시적인 공정 윈도우 조건들(PW)을 그림으로 도시한다. 공정 조건들은 제 1 도즈 값(+d), 제 2 도즈 값(-d), 제 1 포커스 값(-f), 제 2 포커스 값(+f), 제 1 마스크 편향(-편향) 및 제 2 마스크 편향 값(+편향)을 포함한다. 도 6b 및 도 6c는 디자인 레이아웃 및 도즈와 관련된 공정 윈도우 조건들을 사용하여 생성되는 예시적인 윤곽들을 나타낸다. 도 6b에서, 디자인 윤곽(DC1)은 디자인 레이아웃의 윤곽을 나타내며, 내측 윤곽(IC1)은 도즈 +d를 사용하여 기판 상에 생성된 윤곽에 대응하고, 외측 윤곽(OC1)은 도즈 -d를 사용하여 기판 상에 생성된 윤곽에 대응한다. 도 6c에서, 내측 윤곽(IC2)은 마스크 편향 -편향을 사용하여 기판 상에 생성된 윤곽에 대응하고, 외측 윤곽(OC2)은 마스크 편향 +편향을 사용하여 기판 상에 생성된 윤곽에 대응한다.
도 7은 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃 또는 그 부분을 이미징하는 패터닝 공정을 개선하는 방법(700)의 흐름도이다. 일 실시예에서, 패터닝 공정의 개선은 상이한 패터닝 공정 또는 패터닝 장치들을 사용하여 이미징되는 특정 패턴의 패터닝 일관성을 개선하는 것을 포함한다. 일 실시예에서, 상기 방법(700)은 아래에서 상세히 더 논의되는 프로세스들(P702 및 P704)을 포함한다.
프로세스 P702는 디자인 변수들의 제 1 구성을 사용하여 제 1 패터닝 공정과 연계된 모델들을 시뮬레이션함으로써 제 1 패터닝 공정과 관련된 제 1 시뮬레이션 특성 세트를 얻는 것을 포함한다. 예를 들어, 시뮬레이션 특성은 디자인 레이아웃의 에어리얼 이미지, 디자인 레이아웃과 연계된 레지스트 이미지, 디자인 레이아웃과 연계된 에칭 이미지, 기판 상에 프린트될 수 있는 구조체들의 윤곽들, 또는 패터닝 공정의 1 이상의 모델을 사용하여 시뮬레이션될 수 있는 다른 특성들일 수 있다.
일 실시예에서, 제 1 시뮬레이션 특성 세트의 각각의 시뮬레이션 특성은 제 1 제약 세트(예를 들어, 디자인 사양, 오차 사양 등)를 만족하고, 각각의 시뮬레이션 특성은 특정 공정 윈도우 조건과 연계된다. 일 실시예에서, 시뮬레이션 특성은 특정 공정 윈도우 조건을 사용하여 얻어진 기판 레벨에서의 시뮬레이션 윤곽일 수 있다.
일 실시예에서, 프로세스 P702는 기판 상에 형성될 수 있는 구조체들의 제 1 윤곽 세트를 얻는 것을 포함한다. 일 실시예에서, 구조체들의 제 1 윤곽 세트는 제 1 방위에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 얻어질 수 있다. 제 1 윤곽 세트 내의 각각의 윤곽은 디자인 레이아웃과 연계된 디자인 사양을 만족한다. 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트에 대응한다. 일 실시예에서, 제 1 공정 윈도우 조건 세트는 제 1 패터닝 공정과 관련된 공정 변수들의 값들을 포함하며, 이에 제한되지는 않는다. 예를 들어, 공정 변수들은 도즈, 포커스, 편향, 플레어, 수차 또는 이들의 조합일 수 있다.
일 실시예에서, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트를 사용하여 얻어진 구조체들의 시뮬레이션 윤곽 세트를 포함한다. 예를 들어, 제 1 윤곽은 제 1 공정 윈도우 조건 세트 내의 제 1 공정 윈도우 조건(예를 들어, 양의 극한 도즈 값)을 사용하여 얻어질 수 있고, 제 2 윤곽은 제 1 공정 윈도우 조건 세트 내의 제 2 공정 윈도우 조건(예를 들어, 음의 극한 도즈 값)을 사용하여 얻어질 수 있고, 제 3 윤곽은 제 3 공정 윈도우 조건(예를 들어, 양의 편향 값)을 사용하여 얻어질 수 있고, 제 4 윤곽은 제 4 공정 윈도우 조건(예를 들어, 음의 편향 값)을 사용하여 얻어질 수 있고, 이 밖에도 마찬가지이다. 제 1 윤곽 세트의 예시들은 제 1 공정 윈도우 조건 세트(예컨대, 도 6a)를 사용한 도 6b 및 도 6c를 참조하여 논의된다.
일 실시예에서, 제 1 윤곽 세트는 비용 함수 및 디자인 사양들과 관련된 1 이상의 제약에 의해 안내되는 제 1 패터닝 공정을 시뮬레이션함으로써 얻어질 수 있다. 일 실시예에서, 패터닝 공정의 시뮬레이션은 리소그래피 공정의 특성들에 영향을 미치는 복수의 디자인 변수들(예를 들어, z1,z2,…,zN)의 함수인 다변수 비용 함수(CF)를 연산하는 것을 포함한다. 일 실시예에서, 비용 함수(CF)는 수학식 1 또는 본 명세서에서 논의되는 다른 비용 함수 수학식들로 표현될 수 있다. 비용 함수 연산의 예시들은 본 명세서 전반에 걸쳐 설명된다. 일 실시예에서, 비용 함수는 패터닝 공정의 특성, 패터닝 공정의 성능, 또는 패터닝 공정과 관련된 다른 측면들인 1 이상의 항을 포함한다. 일 실시예에서, 비용 함수는 다음: 즉, 제 1 윤곽 세트 및 디자인 레이아웃의 대응하는 디자인 윤곽들 사이의 에지 배치 오차(EPE), 제 1 윤곽 세트와 대응하는 디자인 윤곽들 사이의 패턴 배치 오차(PPE), 제 1 윤곽 세트의 임계 치수(CD), 제 1 윤곽 세트의 국부적 CD 균일성, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크로부터 선택되는 1 이상의 항을 포함한다. 복수의 디자인 변수들의 구성은 EPE, CD, PPE, LCDU 등에, 및 결과적으로 비용 함수에 영향을 미친다. 이러한 것으로서, 가이드로서 비용 함수를 사용하여, 1 이상의 디자인 변수의 구성(예를 들어, 값들)이 원하는 제약들을 만족하도록 결정될 수 있다.
일 실시예에서, 디자인 변수들은: 리소그래피 장치의 조명(예컨대, 세기, 퓨필 형상 등); 디자인 레이아웃의 기하학적 속성들(예컨대, 형상, 크기 등); 리소그래피 장치의 투영 광학기; 또는 기판의 레지스트(예컨대, 레지스트 두께, 레지스트의 타입 등) 및 기판의 에칭 속성들(에칭 편향)과 연계된 1 이상의 변수를 포함하며, 이에 제한되지는 않는다. 디자인 변수들의 추가적인 예시들은 본 명세서 전체에 걸쳐 설명되어 있다. 예를 들어, SO 및 SMO와 같은 상이한 공정들 동안 조정될 수 있는 디자인 변수들이 도 10 내지 도 13을 참조하여 논의된다.
따라서, 제 1 디자인 변수 세트는 제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위; 제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들; 제 1 패터닝 공정에서 사용될 제 1 마스크 패턴; 제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들; 제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들, 또는 본 명세서에서 논의되는 다른 변수들을 포함할 수 있으며, 이에 제한되지는 않는다.
도 8은 제 1 PW 조건(예를 들어, +30 유닛과 같은 제 1 도즈 값) 및 제 2 PW 조건(예를 들어, -30 유닛과 같은 제 2 도즈 값)을 사용하여 얻어진 제 1 패터닝 공정의 시뮬레이션 특성들의 예시들을 나타낸다. 일 예시에서, 시뮬레이션 특성들은 시뮬레이션 윤곽들일 수 있다. 도 8에서, 제 1 윤곽(IC1)은 제 1 PW 조건을 사용하여 얻어진 디자인 레이아웃의 디자인 윤곽(DC1)에 대응하고, 제 2 윤곽(OC1)은 제 2 PW 조건을 사용하여 얻어진 디자인 레이아웃의 디자인 윤곽(DC1)에 대응한다. 유사하게, 제 3 윤곽은 제 3 PW 조건(예를 들어, +포커스 값)을 사용하여 얻어질 수 있고, 제 4 윤곽은 제 4 PW 조건(예를 들어, -마스크 편향 값)을 사용하여 얻어질 수 있고, 제 5 윤곽은 제 5 PW 조건(예를 들어, +편향 값)을 사용하여 얻어질 수 있고, 이 밖에도 마찬가지이다.
도 8에 나타낸 예시에서, 디자인 레이아웃의 디자인 윤곽들(DC1)은 90 도 회전되고, 이에 따라 시뮬레이션 윤곽들(OC1 및 IC1)도 90 도 회전된다. 이러한 회전된 윤곽들은 도 9a 및 도 9b를 참조하여 아래에서 설명되는 바와 같이, 제 2 패터닝 공정을 구성하는 데 사용될 수 있다. 일 예시에서, 회전된 윤곽들(OC1 및 IC1)은 제 2 패터닝 공정을 구성하기 위한 타겟 윤곽들로서 사용된다. 또 다른 예시에서, 회전된 윤곽들(OC1 및 IC1)은 제 2 패터닝 공정의 윤곽이 놓여야 하는 제약들로서 사용된다.
도 9a는 제 1 패터닝 공정과 연계된 제 1 시뮬레이션 특성 세트가 제 2 패터닝 공정을 구성하는 데 사용될 수 있는 방식을 나타낸다. 예를 들어, 극한 도즈 값들을 사용하여 얻어진 외측 윤곽(OC1) 및 내측 윤곽(IC1)을 포함하는 윤곽들은 제 2 패터닝 공정을 위한 제 2 디자인 변수 세트를 구성하는 데 사용될 수 있다. 도 9a에 나타낸 바와 같이, 제 1 윤곽 세트(예컨대, OC1 및 IC1)는 제 2 패터닝 공정에 의해 매칭될 타겟 윤곽들로서 사용될 수 있다. 일 실시예에서, 제 2 디자인 변수 세트는 제 2 패터닝 공정의 시뮬레이션 윤곽(SC1)이 타겟 윤곽(IC1)과 밀접하게 매칭하도록 하기 위해 조정될 수 있다. 일 실시예에서, 디자인 변수들의 조정은 소스, 마스크, 레지스트 공정, 다른 디자인 변수들, 또는 디자인 변수들의 조합과 관련된 변수들의 조정을 포함한다.
일 예시에서, 제 2 패터닝 공정의 구성은 제 1 PW 조건(예를 들어, +도즈)을 입력으로서 사용하고, 시뮬레이션 윤곽(SC1)이 내측 윤곽(IC1)과 밀접하게 매칭하게 하도록 디자인 변수(예를 들어, 조명 퓨필 세기)를 조정하는 것을 포함한다. 유사하게, 제 2 패터닝 공정의 구성은 제 2 PW 조건(예를 들어, -도즈)을 입력으로서 사용하고, 또 다른 시뮬레이션 윤곽(도시되지 않음)이 외측 윤곽(OC1)과 밀접하게 매칭하게 하도록 디자인 변수(예를 들어, 조명 퓨필 세기)를 조정하는 것을 더 포함할 수 있다. 따라서, 제 1 패터닝 공정의 각각의 PW 조건에 대해, 제 2 패터닝 공정의 제 2 시뮬레이션 특성들(예컨대, 시뮬레이션 윤곽)이 제 1 패터닝 공정의 제 1 시뮬레이션 특성들(예컨대, 시뮬레이션 윤곽)과 밀접하게 매칭한다.
도 9b는 제 2 패터닝 공정을 구성하기 위한 제약들로서 제 1 패터닝 공정의 내측 윤곽(IC1) 및 외측 윤곽(OC1)의 사용을 나타낸다. 예를 들어, 제 2 디자인 변수 세트는 제 2 패터닝 공정과 연계된 시뮬레이션 윤곽(SC2)의 크기 및 형상이 내측 윤곽(IC1)과 외측 윤곽(OC1) 사이의 구역 내에 있게 하도록 조정될 수 있다. 제 2 패터닝 공정의 구성은 아래에서 프로세스 P704와 관련하여 더 상세하게 논의된다.
프로세스 P704는 제 1 구성과 상이하게 구성되는 제 1 디자인 변수들의 서브세트에 기초하여 제 2 패터닝 공정을 구성하는 것을 포함하는 한편, 다른 디자인 변수들은 제 1 패터닝 공정과 동일하게 유지될 수 있다. 예를 들어, 디자인 레이아웃, 소스, 레지스트, 또는 다른 디자인 변수들은 제 1 패터닝 공정에서와 상이하게 구성될 수 있는 한편, 도즈, 포커스 또는 다른 변수는 제 1 패터닝 공정과 동일하게 유지될 수 있다. 일 실시예에서, 제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 제 2 디자인 변수 세트와 연계된다. 제 2 변수 세트의 구성은 제 1 디자인 변수 세트의 구성과 상이할 수 있다. 하지만, 제 2 디자인 변수 세트의 구성은 제 1 패터닝 공정의 결과들에 의해 안내된다.
일 실시예에서, 제 2 패터닝 공정의 구성은 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트와의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정하는 것을 수반하며, 제 2 시뮬레이션 특성 세트 각각은 공정 윈도우 조건마다 각각의 대응하는 제 1 시뮬레이션 특성 세트와 비교된다.
일 예시로서, 제 2 패터닝 공정의 구성은 디자인 레이아웃의 제 2 방위, 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초할 수 있다. 제 2 방위는 제 1 방위와 상이하다. 일 실시예에서, 구성은 제 2 윤곽 세트가 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정하는 것을 포함한다. 일 실시예에서, 제 2 디자인 변수 세트는 제 2 패터닝 공정의 조명 소스와 연계된 변수들을 포함하며, 이에 제한되지는 않는다. 일 실시예에서, 원하는 매칭 임계치는 제 2 윤곽 세트의 각 윤곽과 제 1 윤곽 세트의 각 대응하는 윤곽의 90 % 이상 매칭이다. 일 실시예에서, 원하는 매칭 임계치를 만족하는 것은 제 1 윤곽 세트의 제 1 윤곽 및 제 2 윤곽 내에 제 2 윤곽 세트의 각 윤곽을 유지하는 것을 포함하고, 제 1 윤곽 및 제 2 윤곽은 각각 제 1 극한값 및 제 2 극한값을 갖는 동일한 공정 변수와 연계된다.
제 2 패터닝 공정의 예시적인 구성에서, 디자인 레이아웃은 제 2 방위로 회전될 수 있다. 예를 들어, (디자인 레이아웃에 대응하는) 마스크 패턴의 회전은 기판의 상이한 부분 또는 상이한 기판 상에 (디자인 레이아웃의 디자인 패턴에 대응하는) 마스크 패턴을 프린트하기 위해 EUV 장치에서 사용될 때 요구될 수 있다. 일 실시예에서, 제 2 방위는 디자인 레이아웃의 제 1 방위에 대한 사전설정된 회전량이고, 사전설정된 회전량은 패터닝되고 있는 기판의 부분의 방위에 관련된다. 일 실시예에서, 사전설정된 회전량은 제 1 방위에 대해 0°보다 크고 360°보다 작은 범위 내에 있다. 특히, 디자인 레이아웃의 제 2 방위는 디자인 레이아웃의 제 1 방위에 대해 약 90° 회전될 수 있다.
일 실시예에서, 제 2 패터닝 공정과 연계된 제 2 디자인 변수 세트는 조명 퓨필 형상을 포함하며 -이에 제한되지는 않음- , 조명 퓨필 형상은 동일한 디자인 레이아웃에 대해 제 1 패터닝 공정과 연계된 조명 퓨필 형상과 상이한 양만큼 회전된다. 앞서 언급된 바와 같이, 일 예시로서, 제 1 패터닝 공정은 제 1 방위에서의 제 1 퓨필 형상을 갖는 제 1 조명 퓨필을 포함하는 한편, 제 2 변수 세트를 조정한 후, 제 2 패터닝 공정은 제 1 조명 퓨필 형상과 상이한 제 2 형상, 제 1 방위 및 제 2 방위와 상이한 방위, 또는 제 1 조명 퓨필과 비교하여 상이한 다른 퓨필 특성을 갖는 제 2 조명 퓨필을 포함한다.
일 실시예에서, 제 2 디자인 변수 세트의 조정은 제 2 패터닝 공정의 성능 메트릭이 제 1 패터닝 공정의 제 1 성능 메트릭의 허용가능한 한계 내에 있을 때까지 수행된다. 예를 들어, 제 1 성능 메트릭은 제 1 패터닝 공정과 연계된 초점 심도(DOF); 제 1 패터닝 공정과 연계된 이미지 콘트라스트(예를 들어, NILS); 및/또는 제 1 패터닝 공정의 공정 변수와 연계된 공정 변동(PV) 대역을 포함하며, 이에 제한되지는 않는다.
제 2 디자인 변수 세트를 조정할 때, 변수들은 제 1 디자인 변수 세트와 비교하여 상이한 값들을 갖는다. 예를 들어, 제 1 디자인 변수 세트와 상이한 값들을 갖는 제 2 디자인 변수 세트는 제 2 패터닝 공정에서 사용될 디자인 레이아웃의 제 2 방위; 제 2 패터닝 공정에서 사용될 제 2 소스를 특징짓는 제 2 소스 변수들; 제 2 패터닝 공정에서 사용될 제 2 마스크 패턴; 제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들; 제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 제 2 패터닝 공정에서 사용되는 리소그래피 장치(예를 들어, EUV)와 연계된 제 2 수차들, 또는 본 명세서에서 논의된 다른 변수들을 포함할 수 있으며, 이에 제한되지는 않는다.
일 실시예에서, 제 2 패터닝 공정의 구성은 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 최적화를 수행하는 것을 포함한다.
일 실시예에서, 제 2 패터닝 공정의 구성은 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 마스크 공동-최적화를 수행하는 것을 포함한다.
일 실시예에서, 제 2 패터닝 공정의 구성은 반복적인 프로세스이다. 각각의 반복은 다음 단계들: (ⅰ) 제 1 공정 윈도우 조건 세트, 디자인 레이아웃의 제 2 방위, 및 제 2 윤곽 세트를 생성하기 위한 1 이상의 디자인 변수를 사용하여 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 시뮬레이션하는 단계; (ⅱ) 디자인 변수들의 값들 및 시뮬레이션 결과들을 사용하여 다변량 비용 함수를 연산하는 단계; (ⅲ) 다변량 비용 함수가 종료 조건을 만족하는지 여부를 결정하는 단계; (ⅳ) 제 2 윤곽 세트의 각각의 윤곽이 제 1 윤곽 세트의 각각의 대응하는 윤곽의 원하는 매칭 임계치 내에 있는지 여부를 결정하는 단계; 및 (ⅴ) 종료 조건이 만족되지 않거나 제 2 윤곽 세트가 원하는 매칭 임계치 내에 있지 않음에 응답하여, 1 이상의 디자인 변수를 더 수정하는 단계, 및 단계들 (ⅰ) 내지 (ⅴ)를 수행하는 단계를 포함할 수 있다.
일 실시예에서, 제 2 패터닝 공정을 구성하기 위해, 다변량 비용 함수가 연산되어 제 2 디자인 변수 세트의 조정을 안내할 수 있다. 예를 들어, 다변량 비용 함수는: 제 1 윤곽 세트와 대응하는 제 2 윤곽 세트 간의 에지 배치 오차, 제 2 윤곽 세트와 제 1 윤곽 세트 간의 패턴 배치 오차, 제 2 윤곽 세트의 임계 치수(CD), 제 2 윤곽 세트의 국부적 CD 균일성, 제 2 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함한다.
일 실시예에서, 제 2 패터닝 공정을 구성하기 위해, 종료 조건은: 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 제 2 패터닝 공정의 구성 동안, 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화될 수 있다.
일부 실시예에서, 패터닝 공정을 구성하는 방법의 또 다른 변형예가 다음 작업들을 포함하도록 구현될 수 있다. 예를 들어, 상기 방법은 제 1 패터닝 공정과 연계된 제 1 디자인 변수 세트를 사용하여 제 1 다변량 비용 함수를 연산하는 단계 -제 1 디자인 변수 세트는 제 1 조명 소스, 디자인 레이아웃 및 제 1 공정 윈도우 조건들을 특징지음- , 제 1 시뮬레이션 특성 세트를 얻기 위해 디자인 사양들과 관련된 종료 조건이 만족될 때까지 제 1 디자인 변수 세트를 조정함으로써 제 1 패터닝 공정을 재구성하는 단계, 제 2 패터닝 공정과 연계된 제 2 디자인 변수 세트를 사용하여 제 2 다변량 비용 함수를 연산하는 단계 -제 2 디자인 변수 세트는 제 2 조명 소스 및 디자인 레이아웃을 특징지음- , 및 제 1 공정 윈도우 조건들을 사용하여, 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정함으로써 제 2 패터닝 공정을 재구성하는 단계를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 1 디자인 변수 세트는: 제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위; 제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들; 제 1 패터닝 공정에서 사용될 제 1 마스크 패턴; 제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들; 제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 또는 제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들 중 적어도 하나를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는: 제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위 -제 2 방위는 제 1 방위와 상이함- ; 제 2 패터닝 공정에서 사용될 제 2 소스를 특징짓는 제 2 소스 변수들 -제 2 소스는 제 1 소스와 상이함- ; 제 2 패터닝 공정에서 사용될 제 2 마스크 패턴; 제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들; 제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는 제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 1 제약 세트는: 디자인 사양들, 또는 패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 1 시뮬레이션 특성들은: 디자인 레이아웃을 사용하여 기판 상에 프린트될 피처들의 시뮬레이션 윤곽들; 디자인 레이아웃과 연계된 에어리얼 이미지; 디자인 레이아웃과 연계된 레지스트 이미지; 또는 디자인 레이아웃과 연계된 에칭 이미지를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 1 다변량 비용 함수는: 디자인 레이아웃의 대응하는 디자인 윤곽들에 대한 제 1 윤곽 세트의 에지 배치 오차, 제 1 윤곽 세트와 연계된 패턴 배치 오차, 제 1 윤곽 세트의 임계 치수(CD), 제 1 윤곽 세트의 국부적 CD 균일성, 제 1 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 2 다변량 비용 함수는: 제 1 윤곽 세트에 대한 제 2 윤곽 세트의 에지 배치 오차, 제 2 윤곽 세트와 연계된 패턴 배치 오차, 제 2 윤곽 세트의 임계 치수(CD), 제 2 윤곽 세트의 국부적 CD 균일성, 제 2 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 종료 조건은: 제 1 또는 제 2 다변량 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함한다.
본 명세서에 논의된 바와 같이, 일부 실시예들에서, 제 1 또는 제 2 다변량 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화된다.
본 발명에 따르면, 개시된 요소들의 조합 및 서브-조합들은 별개의 실시예들을 구성한다. 예를 들어, 제 1 조합은 제 1 윤곽 세트를 얻는 것, 및 제 2 윤곽 세트가 대응하는 제 1 윤곽 세트와 매칭하게 하도록 제 1 윤곽 세트에 기초하여 제 2 패터닝 공정을 구성하는 것을 포함한다. 서브-조합은 디자인 레이아웃의 제 1 방위를 사용하여 얻어진 제 1 윤곽 세트, 및 디자인 레이아웃의 제 1 방위와 상이한 제 2 방위를 사용하여 얻어진 제 2 윤곽 세트를 포함할 수 있다. 또 다른 예시에서, 조합은 제 1 윤곽 세트 및 제 1 조명 소스를 얻는 것, 및 제 1 윤곽 세트에 기초하여 제 1 조명 소스와 상이한 제 2 조명 소스를 갖도록 제 2 패터닝 공정을 구성하는 것을 포함한다. 마스크 변동은 마스크 패턴을 결정하는 데 사용된다. 또 다른 예시에서, 조합은 디자인 변수들의 제 1 구성을 사용하여 비용 함수를 연산하는 것, 제 1 종료 조건을 만족하도록 비용 함수에 기초하여 제 1 패터닝 공정을 재구성하는 것, 디자인 변수들의 제 2 구성을 사용하여 비용 함수를 연산하는 것, 및 제 1 종료 조건 및 제 1 패터닝 공정의 결과들에 기초하여 정의되는 제 2 종료 조건을 만족하도록 비용 함수에 기초하여 제 2 패터닝 공정을 재구성하는 것을 포함한다.
리소그래피 투영 장치에서, 일 예시로서 비용 함수는 다음과 같이 표현될 수 있다:
이때, (z1,z2,…,zN)는 N 개의 디자인 변수들 또는 그 값들이다. fp(z1,z2,…,zN)은 (z1,z2,…,zN)의 디자인 변수들의 값들의 일 세트에 대한 평가 포인트에서의 특성의 실제 값과 의도된 값 간의 차와 같은 디자인 변수들(z1,z2,…,zN)의 함수일 수 있다. wp는 fp(z1,z2,…,zN)와 연계된 가중치 상수이다. 다른 것들보다 더 중요한 평가 포인트 또는 패턴에 더 높은 wp 값이 할당될 수 있다. 발생 수가 더 큰 패턴들 및/또는 평가 포인트들에도 더 높은 wp 값이 할당될 수 있다. 평가 포인트들의 예시들은 기판 상의 여하한의 물리적 포인트 또는 패턴, 가상 디자인 레이아웃 또는 레지스트 이미지 또는 에어리얼 이미지 상의 여하한의 포인트, 또는 그 조합일 수 있다. CF(z1,z2,…,zN)는 조명 소스의 함수, 조명 소스의 함수인 변수의 함수, 또는 조명 소스에 영향을 미치는 변수의 함수일 수 있다. 물론, CF(z1,z2,…,zN)는 Eq.1의 형태에 제한되지 않는다. CF(z1,z2,…,zN)는 여하한의 다른 적절한 형태일 수 있다.
비용 함수는 리소그래피 투영 장치, 리소그래피 공정 또는 기판의 1 이상의 적절한 특성, 예를 들어 포커스, CD, 이미지 시프트, 이미지 왜곡, 이미지 회전, 확률적 변동(stochastic variation), 스루풋, 국부적 CD 변동, 공정 윈도우, 또는 그 조합을 나타낼 수 있다. 일 실시예에서, 디자인 변수들(z1,z2,…,zN)은 도즈, 패터닝 디바이스의 전역적 편향, 및/또는 조명의 형상을 포함한다. 일 실시예에서, 디자인 변수들(z1,z2,…,zN)은 소스의 대역폭을 포함한다. 흔히 기판 상의 패턴을 좌우하는 것이 레지스트 이미지이기 때문에, 비용 함수는 레지스트 이미지의 1 이상의 특성을 나타내는 함수를 포함할 수 있다. 예를 들어, 이러한 평가 포인트의 fp(z1,z2,…,zN)는 단순히 레지스트 이미지 내의 지점과 그 지점의 의도된 위치 간의 거리[즉, 에지 배치 오차 EPEp(z1,z2,…,zN)]일 수 있다. 디자인 변수들은 소스(예를 들어, 세기 및 형상), 패터닝 디바이스, 투영 광학기, 도즈, 포커스 등의 조정가능한 파라미터와 같은 여하한의 조정가능한 파라미터를 포함할 수 있다.
리소그래피 장치는 집합적으로 "파면 머니퓰레이터(wavefront manipulator)"라 하는 구성요소들을 포함할 수 있으며, 이는 방사선 빔의 위상 시프트 및/또는 세기 분포 및 파면의 형상들을 조정하는 데 사용될 수 있다. 일 실시예에서, 리소그래피 장치는 패터닝 디바이스 전, 퓨필 평면 부근, 이미지 평면 부근, 및/또는 초점면 부근과 같은 리소그래피 투영 장치의 광학 경로를 따르는 여하한의 위치에서 파면 및 세기 분포를 조정할 수 있다. 파면 머니퓰레이터는, 예를 들어 소스, 패터닝 디바이스, 리소그래피 투영 장치 내의 온도 변동, 리소그래피 투영 장치의 구성요소들의 열팽창 등에 의해 야기된 위상 시프트 및/또는 파면 및 세기 분포의 소정 왜곡들을 보정 또는 보상하는 데 사용될 수 있다. 파면 및 세기 분포 및/또는 위상 시프트를 조정하는 것이 비용 함수 및 평가 포인트들의 값들을 변화시킬 수 있다. 이러한 변화들은 모델로부터 시뮬레이션되거나, 또는 실제로 측정될 수 있다.
디자인 변수들은 제약들을 가질 수 있으며, 이는 (z1,z2,…,zN) ∈ Z로서 표현될 수 있고, 이때 Z는 디자인 변수들의 가능한 값들의 일 세트이다. 디자인 변수들에 대한 한 가지 가능한 제약은 리소그래피 투영 장치의 요구되는 스루풋에 의해 부과될 수 있다. 요구되는 스루풋에 의해 부과되는 이러한 제약이 없으면, 최적화는 비현실적인 디자인 변수들의 값들의 세트를 산출할 수 있다. 예를 들어, 이러한 제약 없이 도즈가 디자인 변수인 경우, 최적화는 경제적으로 불가능한 스루풋을 구성하는 도즈 값을 산출할 수 있다. 하지만, 제약들의 유용성은 필요성으로 해석되어서는 안 된다. 예를 들어, 스루풋은 퓨필 충진율(pupil fill ratio)에 의해 영향을 받을 수 있다. 일부 조명 디자인들에 대해, 낮은 퓨필 충진율은 방사선을 버려 더 낮은 스루풋을 초래할 수 있다. 또한, 스루풋은 레지스트 화학적 성질에 의해 영향을 받을 수 있다. 더 느린 레지스트(예를 들어, 적절히 노광되기 위해 더 높은 양의 광을 필요로 하는 레지스트)가 더 낮은 스루풋을 초래한다. 일 실시예에서, 디자인 변수들에 대한 제약들은 디자인 변수들이 패터닝 디바이스의 여하한의 기하학적 특성들을 변화시키는 값들을 가질 수 없도록 이루어진다 - 즉, 패터닝 디바이스 상의 패턴들은 최적화 동안 변함없이 유지될 것이다.
그러므로, 최적화 프로세스는 제약들 (z1,z2,…,zN) ∈ Z 하에서 비용 함수를 최적화하는 1 이상의 디자인 변수의 값들의 일 세트, 즉 다음을 발견하는 것이다:
일 실시예에 따른 최적화하는 일반적인 방법이 도 10에 예시된다. 이 방법은 복수의 디자인 변수들의 다변수 비용 함수를 정의하는 단계(S302)를 포함한다. 디자인 변수들은 조명의 1 이상의 특성(300A)(예를 들어, 퓨필 충진율, 즉 퓨필 또는 어퍼처를 통과하는 조명의 방사선의 백분율), 투영 광학기의 1 이상의 특성(300B), 및/또는 디자인 레이아웃의 1 이상의 특성(300C)을 나타내는 디자인 변수들로부터 선택되는 여하한의 적절한 조합을 포함할 수 있다. 예를 들어, 디자인 변수들은 조명의 1 이상의 특성(300A)(예를 들어, 대역폭이거나 이를 포함함) 및 디자인 레이아웃의 1 이상의 특성(300C)(예를 들어, 전역적 편향)을 나타내는 디자인 변수들을 포함하고, 투영 광학기의 1 이상의 특성(300B)은 나타내지 않을 수 있으며, 이는 조명-패터닝 디바이스(예를 들어, 마스크) 최적화("소스-마스크 최적화" 또는 SMO)를 초래한다. 또는, 디자인 변수들은 조명(300A)(선택적으로, 편광), 투영 광학기(300B), 및 디자인 레이아웃(300C)의 1 이상의 특성을 나타내는 디자인 변수들을 포함할 수 있고, 이는 조명-패터닝 디바이스(예를 들어, 마스크)-투영 시스템(예를 들어, 렌즈) 최적화("소스-마스크-렌즈 최적화" 또는 SMLO)를 초래한다. 또는, 디자인 변수들은 조명의 1 이상의 특성(300A)(예를 들어, 대역폭이거나 이를 포함함), 패터닝 디바이스의 1 이상의 비-기하학적 특성, 또는 투영 광학기의 1 이상의 특성(300B)을 나타내는 디자인 변수들을 포함하며, 패터닝 디바이스의 여하한의 기하학적 특성들은 나타내지 않을 수 있다. 단계 S304에서, 디자인 변수들은 비용 함수가 수렴을 향해 이동되도록 동시에 조정된다. 일 실시예에서, 모든 디자인 변수들이 동시에 조정되지는 않을 수 있다. 또한, 각각의 디자인 변수는 개별적으로 조정될 수 있다. 단계 S306에서, 사전설정된 종료 조건을 만족하는지가 판단된다. 사전설정된 종료 조건은 다양한 가능성들: 예를 들어, 사용되는 수치해석 기술(numerical technique)의 요구에 따라, 비용 함수가 최소화 또는 최대화되는 것, 비용 함수의 값이 임계값과 동일하거나 임계값을 넘는 것, 비용 함수의 값이 미리 조정된 오차 한계 내에 도달하는 것, 및/또는 미리 조정된 반복 수에 도달하는 것으로부터 선택되는 1 이상을 포함할 수 있다. 단계 S306에서의 조건이 만족되는 경우, 상기 방법이 종료된다. 단계 S306에서의 1 이상의 조건이 만족되지 않은 경우, 원하는 결과가 얻어질 때까지 단계 S304 및 단계 S306이 반복적으로 되풀이된다. 최적화는 반드시 1 이상의 디자인 변수에 대한 값들의 단일 세트를 초래하지는 않는데, 이는 퓨필 충진율, 레지스트 화학적 성질, 스루풋 등과 같은 인자에 의해 야기되는 물리적 한계가 존재할 수 있기 때문이다. 최적화는 1 이상의 디자인 변수에 대한 값들의 다수 세트들 및 연계된 성능 특성들(예를 들어, 스루풋)을 제공하고, 리소그래피 장치의 사용자로 하여금 1 이상의 세트를 고르게 할 수 있다.
디자인 변수들의 상이한 서브세트들(예를 들어, 한 서브세트는 조명의 특성들을 포함하고, 한 서브세트는 패터닝 디바이스의 특성들을 포함하며, 한 서브세트는 투영 광학기의 특성들을 포함함)이 교대로(alternatively) 최적화될 수 있거나[교대 최적화(Alternative Optimization)라 칭함], 또는 동시에 최적화될 수 있다(동시 최적화라 칭함). 따라서, 디자인 변수들의 두 서브세트가 "동시에" 또는 "공동으로" 최적화된다는 것은, 두 서브세트들의 디자인 변수들이 동일한 시간에 변화되도록 허용된다는 것을 의미한다. 본 명세서에서 사용되는 바와 같이 디자인 변수들의 두 서브세트가 "교대로" 최적화된다는 것은, 제 2 서브세트는 아닌 제 1 서브세트의 디자인 변수들이 제 1 최적화에서 변화되도록 허용된 후, 제 1 서브세트는 아닌 제 2 서브세트의 디자인 변수들이 제 2 최적화에서 변화되도록 허용된다는 것을 의미한다.
도 10에서, 모든 디자인 변수들의 최적화는 동시에 실행된다. 이러한 흐름은 동시 흐름 또는 공동-최적화 흐름(co-optimization flow)이라 칭해질 수 있다. 대안적으로, 모든 디자인 변수들의 최적화는 도 11에 예시된 바와 같이 교대로 실행된다. 이 흐름에서는, 각각의 단계에서 몇몇 디자인 변수들은 고정되는 한편, 다른 디자인 변수들은 비용 함수를 최적화하도록 최적화된다; 그 후, 다음 단계에서 변수들의 상이한 세트가 고정되는 한편, 다른 것들은 비용 함수를 최소화 또는 최대화하도록 최적화된다. 이 단계들은 수렴 또는 소정 종료 조건이 충족될 때까지 교대로 실행된다. 비-제한적인 예시의 도 11의 흐름도에 나타낸 바와 같이, 우선 디자인 레이아웃(단계 S402)이 얻어진 후, 조명 최적화의 단계가 단계 S404에서 실행되며, 이때 조명의 1 이상의 디자인 변수(예를 들어, 대역폭)가 비용 함수를 최소화 또는 최대화하도록 최적화되는 한편(SO), 다른 디자인 변수들은 고정된다. 그 후, 다음 단계 S406에서 투영 광학기 최적화(LO)가 수행되며, 이때 투영 광학기의 디자인 변수들이 비용 함수를 최소화 또는 최대화하도록 최적화되는 한편, 다른 디자인 변수들은 고정된다. 이 두 단계들은 단계 S408에서 소정 종료 조건이 충족될 때까지 교대로 실행된다. 비용 함수의 값이 임계값과 동일하게 되는 것, 비용 함수의 값이 임계값을 넘는 것, 비용 함수의 값이 미리 조정된 오차 한계 내에 도달하는 것, 미리 조정된 반복 수에 도달하는 것 등과 같은 1 이상의 다양한 종료 조건이 사용될 수 있다. 교대 흐름에 대한 일 예시로서 SO-LO-교대-최적화가 사용된다는 것을 유의한다. 또 다른 예시로서, 대역폭을 변화시키지 않으면서 제 1 조명-패터닝 디바이스 공동 최적화(SMO) 또는 조명-패터닝 디바이스-투영 광학기 공동 최적화(SMLO)가 수행된 후, 대역폭이 변화하게 하는 제 2 SO 또는 조명-투영 광학기 공동 최적화(SLO)가 이어질 수 있다. 최종적으로, 최적화 결과의 출력이 단계 S410에서 얻어지고, 프로세스가 정지된다.
앞서 설명된 바와 같은 패턴 선택 알고리즘은 동시 또는 교대 최적화와 통합될 수 있다. 예를 들어, 교대 최적화가 채택되는 경우, 우선 풀-칩 SO가 수행될 수 있으며, 1 이상의 '핫스폿(hot spot)' 및/또는 '웜스폿(warm spot)'이 식별되고, 그 후 LO가 수행된다. 본 발명의 관점에서, 요구되는 최적화 결과들을 달성하기 위해 서브-최적화들의 다수 순열 및 조합이 가능하다.
도 12a는 비용 함수가 최소화 또는 최대화되는 한 가지 예시적인 최적화 방법을 나타낸다. 단계 S502에서, 만약에 있다면, 1 이상의 연계된 튜닝 범위를 포함하는 1 이상의 디자인 변수의 초기 값들이 얻어진다. 단계 S504에서, 다변수 비용 함수가 설정된다. 단계 S506에서, 제 1 반복 단계(i=0)에 대해 1 이상의 디자인 변수의 시작점 값 주위의 충분히 작은 일대(small enough neighborhood) 내에서 비용 함수가 확장된다. 단계 S508에서, 표준 다변수 최적화 기술들이 비용 함수에 적용된다. 최적화 문제는 S508에서 최적화 프로세스 동안 또는 최적화 프로세스의 추후 단계에서 1 이상의 튜닝 범위와 같은 제약들을 적용할 수 있음을 유의한다. 단계 S520은 리소그래피 공정을 최적화하기 위해 선택되었던 식별된 평가 포인트들에 대한 1 이상의 주어진 테스트 패턴("게이지들"이라고도 알려짐)에 대해 각각의 반복이 행해짐을 나타낸다. 단계 S510에서, 리소그래피 응답이 예측된다. 단계 S512에서, 단계 S510의 결과는 단계 S522에서 얻어지는 원하는 또는 이상적인 리소그래피 응답 값과 비교된다. 단계 S514에서 종료 조건이 만족되면, 즉 최적화가 원하는 값에 충분히 근접한 리소그래피 응답 값을 생성하면, 단계 S518에서 디자인 변수들의 최종 값이 출력된다. 또한, 출력 단계는 퓨필 평면(또는 다른 평면들)에서의 파면 수차-조정된 맵, 최적화된 조명 맵, 및/또는 최적화된 디자인 레이아웃 등을 출력하는 단계와 같이, 디자인 변수들의 최종 값들을 이용하여 1 이상의 다른 함수를 출력하는 단계를 포함할 수 있다. 종료 조건이 만족되지 않은 경우, 단계 S516에서 1 이상의 디자인 변수의 값들은 i-번째 반복의 결과로 업데이트되며, 상기 프로세스는 단계 S506으로 되돌아간다. 도 12a의 프로세스는 아래에서 상세히 설명된다.
예시적인 최적화 프로세스에서, fp(z1,z2,…,zN)가 충분히 평활한[예를 들어, 1차 도함수 
가 존재함] 것을 제외하고는, 디자인 변수들(z1,z2,…,zN)과 fp(z1,z2,…,zN) 간의 관계가 가정되거나 근사화되지 않으며, 이는 일반적으로 리소그래피 투영 장치에서 유효하다. 
를 찾기 위해, 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘과 같은 알고리즘이 적용될 수 있다.
여기서, 일 예시로서 가우스-뉴턴 알고리즘이 사용된다. 가우스-뉴턴 알고리즘은 일반적인 비선형 다변수 최적화 문제에 적용가능한 반복 방법이다. 디자인 변수들(z1,z2,…,zN)이 (z1i,z2i,…,zNi)의 값들을 취하는 i-번째 반복에서, 가우스-뉴턴 알고리즘은 (z1i,z2i,…,zNi)의 부근에서 fp(z1,z2,…,zN)를 선형화하고, 그 후 CF(z1,z2,…,zN)의 최소값을 제공하는 (z1i,z2i,…,zNi)의 부근에서의 (z1(i+1),z2(i+1),…,zN(i+1)) 값들을 계산한다. 디자인 변수들(z1,z2,…,zN)은 (i+1)-번째 반복에서 (z1(i+1),z2(i+1),…,zN(i+1))의 값들을 취한다. 이 반복은 수렴[즉, CF(z1,z2,…,zN)가 더 이상 감소하지 않음] 또는 미리 조정된 수의 반복에 도달할 때까지 계속된다.
구체적으로는, i-번째 반복에서, (z1i,z2i,…,zNi)의 부근에서,
Eq.3의 근사치 하에서, 비용 함수는 다음과 같다:
이는 디자인 변수들(z1,z2,…,zN)의 이차 함수이다. 디자인 변수들(z1,z2,…,zN)을 제외한 모든 항은 상수이다.
디자인 변수들(z1,z2,…,zN)이 어떠한 제약들 하에 있지 않은 경우, (z1(i+1),z2(i+1),…,zN(i+1))는 N 개의 선형 방정식들을 풀어서 도출될 수 있다:
디자인 변수들(z1,z2,…,zN)이 J 개의 부등식[예를 들어, (z1,z2,…,zN)의 튜닝 범위들] 
; 및 K 개의 등식(예를 들어, 디자인 변수들 간의 상호의존성) 
의 형태로 제약들 하에 있는 경우, 최적화 프로세스는 전형적인 이차 프로그래밍 문제가 되며, 이때 Anj, Bj, Cnk, Dk는 상수들이다. 각각의 반복에 대하여 추가적인 제약들이 부과될 수 있다. 예를 들어, Eq.3의 근사치가 유지되도록 (z1(i+1),z2(i+1),…,zN(i+1))와 (z1i,z2i,…,zNi) 간의 차이를 제한하기 위해 "감쇠 인자(damping factor)" ΔD가 도입될 수 있다. 이러한 제약들은 zni-ΔD≤zN≤zni+ΔD로서 표현될 수 있다. (z1(i+1),z2(i+1),…,zN(i+1))는, 예를 들어 Jorge Nocedal 및 Stephen J. Wright의 Numerical Optimization(제 2 판)(Berlin New York: Vandenberghe. Cambridge University Press)에 기술된 방법들을 이용하여 도출될 수 있다.
fp(z1,z2,…,zN)의 RMS를 최소화하는 대신에, 최적화 프로세스는 평가 포인트들 중에 가장 큰 편차(최악의 결함)의 크기를 그들의 의도된 값들로 최소화할 수 있다. 이러한 접근법에서, 비용 함수는 대안적으로 다음과 같이 표현될 수 있다:
여기서, CLp는 fp(z1,z2,…,zN)에 대한 최대 허용 값이다. 이러한 비용 함수는 평가 포인트들 중에 최악의 결함을 나타낸다. 이러한 비용 함수를 이용하는 최적화는 최악의 결함의 크기를 최소화한다. 이러한 최적화를 위해 반복적인 그리디 알고리즘이 사용될 수 있다.
Eq.5의 비용 함수는 다음과 같이 근사화될 수 있다:
이때, q는 적어도 4, 또는 적어도 10과 같은 양의 짝수 정수(even positive integer)이다. Eq.6은 Eq.5의 형태(behavior)와 흡사하지만, 최적화로 하여금 분석적으로 실행되게 하고, 극심 하강 방법(deepest descent method), 공액 구배 방법(conjugate gradient method) 등과 같은 방법들을 이용함으로써 가속되게 한다.
또한, 최악의 결함 크기를 최소화하는 것은 fp(z1,z2,…,zN)의 선형화와 조합될 수 있다. 구체적으로, fp(z1,z2,…,zN)는 Eq.3에서와 같이 근사화된다. 이때, 최악의 결함 크기에 대한 제약들은 부등식 ELp≤fp(z1,z2,…,zN)≤EUp으로서 쓰여지며, 여기서 ELp 및 EUp는 fp(z1,z2,…,zN)에 대한 최소 및 최대 허용 편차를 특정하는 2 개의 상수들이다. Eq.3을 대입하면, 이러한 제약들은 p=1,…,P에 대하여 다음으로 변환된다:
및
Eq.3이 일반적으로 (z1i,z2i,…,zNi)의 부근에서만 유효하기 때문에, 원하는 제약들 ELp≤fp(z1,z2,…,zN)≤EUp이 이러한 부근에서 달성될 수 없는 경우 -이는 부등식들 간의 여하한의 상충(conflict)에 의해 결정될 수 있음- , 상수들 ELp 및 EUp는 제약들이 달성가능할 때까지 완화될 수 있다. 이러한 최적화 프로세스는 (z1,z2,…,zN),i의 부근에서의 최악의 결함 크기를 최소화한다. 이때, 각각의 단계가 최악의 결함 크기를 점진적으로 감소시키며, 소정 종료 조건들이 충족될 때까지 각각의 단계가 반복적으로 실행된다. 이는 최악의 결함 크기의 최적의 감소를 유도할 것이다.
최악의 결함을 최소화하는 또 다른 방식은 각각의 반복에서 가중치 wp를 조정하는 것이다. 예를 들어, i-번째 반복 후, r-번째 평가 포인트가 최악의 결함인 경우, 그 평가 포인트의 결함 크기의 감소에 더 높은 우선순위가 주어지도록 wr이 (i+1)-번째 반복에서 증가될 수 있다.
또한, Eq.4 및 Eq.5의 비용 함수들은 결함 크기의 RMS에 대한 최적화와 최악의 결함 크기에 대한 최적화 사이에 절충을 달성하기 위해 라그랑주 승수(Lagrange multiplier)를 도입함으로써 수정될 수 있으며, 즉 다음과 같다:
이때, λ는 결함 크기의 RMS에 대한 최적화와 최악의 결함 크기에 대한 최적화 간의 트레이드오프를 특정하는 사전설정된 상수이다. 특히, λ=0인 경우, 이는 Eq.4가 되고, 결함 크기의 RMS만이 최소화되는 한편; λ=1인 경우, 이는 Eq.5가 되고, 최악의 결함 크기만이 최소화되며; 0<λ<1인 경우에는, 둘 모두의 최적화가 고려된다. 이러한 최적화는 다수 방법들을 이용하여 구할 수 있다. 예를 들어, 이전에 설명된 것과 유사하게 각각의 반복에서의 가중이 조정될 수 있다. 대안적으로, 부등식들로부터 최악의 결함 크기를 최소화하는 것과 유사하게, Eq.6' 및 6"의 부등식들은 이차 프로그래밍 문제의 해결 동안 디자인 변수들의 제약들로서 여겨질 수 있다. 그 후, 최악의 결함 크기에 대한 한계들은 증분적으로(incrementally) 완화되거나 최악의 결함 크기에 대한 가중치를 증분적으로 증가시킬 수 있고, 달성가능한 모든 최악의 결함 크기에 대한 비용 함수 값을 연산할 수 있으며, 다음 단계를 위한 초기 지점으로서 총 비용 함수를 최소화하는 디자인 변수 값들을 선택할 수 있다. 이를 반복적으로 수행함으로써, 이 새로운 비용 함수의 최소화가 달성될 수 있다.
리소그래피 투영 장치를 최적화하는 것이 공정 윈도우를 확장할 수 있다. 더 큰 공정 윈도우는 공정 디자인 및 칩 디자인에 더 많은 유연성을 제공한다. 공정 윈도우는 포커스, 도즈, 수차, 레이저 대역폭(예를 들어, E95 또는 λmin 내지 λmax) 및 세기에 특정한 플레어 값들의 세트로서 정의될 수 있으며, 이에 대해 레지스트 이미지는 레지스트 이미지의 디자인 타겟의 소정 한계 내에 있다. 본 명세서에 설명된 모든 방법들은, 노광 도즈 및 디포커스 이외에 상이한 또는 추가적인 기저 파라미터들에 의해 확립될 수 있는 일반화된 공정 윈도우 정의로 연장될 수도 있다는 것을 유의한다. 이들은 광학 세팅들, 에컨대 NA, 시그마, 수차, 편광, 또는 레지스트 층의 광학 상수들을 포함할 수 있으며, 이에 제한되지는 않는다. 예를 들어, 앞서 설명된 바와 같이, 공정 윈도우(PW)가 상이한 패터닝 디바이스 패턴 편향(마스크 편향)을 포함하는 경우, 최적화는 MEEF(Mask Error Enhancement Factor)의 최소화를 포함하며, 이는 기판 에지 배치 오차(EPE)와 유도된 패터닝 디바이스 패턴 에지 편향 간의 비로서 정의된다. 포커스 및 도즈 값들에 대해 정의된 공정 윈도우는 단지 본 명세서에서 일 예시로서 제공된다.
일 실시예에 따른, 예를 들어 도즈 및 포커스를 파라미터들로서 사용하여 공정 윈도우를 최대화하는 방법이 아래에 설명된다. 제 1 단계에서, 공정 윈도우의 알려진 조건(f0,ε0)으로부터 시작하며, f0는 공칭 포커스이고, ε0는 공칭 도즈이며, 부근 (f0±Δf,ε0±ε)에서 아래의 비용 함수들 중 하나를 최소화한다:
또는
또는
공칭 포커스(f0) 및 공칭 도즈(ε0)가 시프트하도록 허용되는 경우, 이들은 디자인 변수들(z1,z2,…,zN)과 공동으로 최적화될 수 있다. 다음 단계에서, 비용 함수가 사전설정된 한계 내에 있도록 (z1,z2,…,zN,f,ε)의 값들의 세트가 찾아질 수 있는 경우, 공정 윈도우의 일부분으로서 (f0±Δf,ε0±ε)가 용인된다.
포커스 및 도즈가 시프트하도록 허용되지 않는 경우, 디자인 변수들(z1,z2,…,zN)은 공칭 포커스(f0) 및 공칭 도즈(ε0)에 고정된 포커스 및 도즈로 최적화된다. 대안적인 실시예에서, 비용 함수가 사전설정된 한계 내에 있도록 (z1,z2,…,zN)의 값들의 세트가 찾아질 수 있는 경우, 공정 윈도우의 일부분으로서 (f0±Δf,ε0±ε)가 용인된다.
본 명세서에서 이전에 설명된 방법들은 Eq.7, Eq.7' 또는 Eq.7"의 각 비용 함수들을 최소화하기 위해 사용될 수 있다. 디자인 변수들이 제르니케 계수와 같은 투영 광학기의 1 이상의 특성을 나타내는 경우, Eq.7, Eq.7' 또는 Eq.7"의 비용 함수들을 최소화하는 것은 투영 광학기 최적화, 즉 LO에 기초한 공정 윈도우 최대화를 유도한다. 디자인 변수들이 투영 광학기의 특성들에 추가하여 조명 및 패터닝 디바이스의 1 이상의 특성을 나타내는 경우, Eq.7, Eq.7' 또는 Eq.7"의 비용 함수들을 최소화하는 것은 도 10에 예시된 바와 같은 SMLO에 기초한 공정 윈도우 최대화를 유도한다. 디자인 변수들이 소스 및 패터닝 디바이스의 1 이상의 특성을 나타내는 경우, Eq.7, Eq.7' 또는 Eq.7"의 비용 함수들을 최소화하는 것은 SMO에 기초한 공정 윈도우 최대화를 유도한다. 또한, Eq.7, Eq.7' 또는 Eq.7"의 비용 함수들은 본 명세서에 설명된 바와 같은 적어도 하나의 fp(z1,z2,…,zN)를 포함할 수 있으며, 이는 대역폭의 함수이다.
도 13은 동시 SMLO 프로세스가 기울기 기반 최적화(예를 들어, 준 뉴턴 또는 가우스 뉴턴 알고리즘)를 사용할 수 있는 방식의 특정한 일 예시를 나타낸다. 단계 S702에서, 1 이상의 디자인 변수의 시작 값들이 식별된다. 또한, 각각의 변수에 대한 튜닝 범위가 식별될 수 있다. 단계 S704에서, 1 이상의 디자인 변수를 이용하여 비용 함수가 정의된다. 단계 S706에서, 비용 함수는 디자인 레이아웃의 모든 평가 포인트들에 대한 시작 값들 주위에서 확장된다. 단계 S708에서, 비용 함수를 최소화 또는 최대화하기 위해 적절한 최적화 기술이 적용된다. 선택적인 단계 S710에서, 풀-칩 디자인 레이아웃의 모든 중요한 패턴들을 포괄하도록 풀-칩 시뮬레이션이 실행된다. 단계 S714에서 (CD, EPE, 또는 EPE 및 PPE와 같은) 원하는 리소그래피 응답 메트릭이 얻어지며, 단계 S712에서 이러한 양들의 예측 값들과 비교된다. 단계 S716에서, 공정 윈도우가 결정된다. 단계들 S718, S720 및 S722는 도 12a를 참조하여 설명된 바와 같은 대응하는 단계들 S514, S516 및 S518과 유사하다. 앞서 언급된 바와 같이, 최종 출력은 예를 들어 원하는 이미징 성능을 생성하도록 최적화된, 퓨필 평면에서의 파면 수차 맵일 수 있다. 예를 들어, 최종 출력은 최적화된 조명 맵 및/또는 최적화된 디자인 레이아웃일 수 있다.
도 12b는 디자인 변수들(z1,z2,…,zN)이 단지 이산 값들을 가정할 수 있는 디자인 변수들을 포함하는 비용 함수를 최적화하는 예시적인 방법을 나타낸다.
상기 방법은 패터닝 디바이스의 패터닝 디바이스 타일(tile)들 및 조명의 픽셀 그룹(pixel group)들을 정의함으로써 시작한다(단계 S802). 일반적으로, 픽셀 그룹 또는 패터닝 디바이스 타일은 리소그래피 공정 구성요소의 구획(division)이라고 칭해질 수도 있다. 한 가지 예시적인 접근법에서, 실질적으로 앞서 설명된 바와 같이, 조명은 117 개의 픽셀 그룹들로 나누어지고, 패터닝 디바이스에 대해 94 개의 패터닝 디바이스 타일들이 정의되어, 총 211 개의 구획들이 유도된다.
단계 S804에서, 리소그래피 시뮬레이션을 위한 기초로서 리소그래피 모델이 선택된다. 리소그래피 시뮬레이션은 1 이상의 리소그래피 메트릭의 계산들에 사용되는 결과들 또는 응답들을 생성한다. 특정 리소그래피 메트릭이 최적화될 성능 메트릭인 것으로 정의된다(단계 S806). 단계 S808에서, 조명 및 패터닝 디바이스에 대한 초기(최적화-전) 조건들이 설정된다. 초기 조건들은 조명의 픽셀 그룹들 및 패터닝 디바이스의 패터닝 디바이스 타일들에 대한 초기 상태들을 포함하여, 초기 조명 형상 및 초기 패터닝 디바이스 패턴이 참조될 수 있도록 한다. 또한, 초기 조건들은 패터닝 디바이스 패턴 편향(때로는 마스크 편향이라고 함), NA, 및/또는 포커스 램프 범위를 포함할 수 있다. 단계들 S802, S804, S806 및 S808은 순차적인 단계들로서 도시되지만, 다른 실시예들에서 이 단계들은 다른 순서들로 수행될 수 있음을 이해할 것이다.
단계 S810에서, 픽셀 그룹들 및 패터닝 디바이스 타일들이 랭킹(rank)된다. 픽셀 그룹들 및 패터닝 디바이스 타일들은 랭킹에 있어서 인터리빙(interleave)될 수 있다. 랭킹의 다양한 방식들이 채택될 수 있으며, 이는: 순차적으로(예를 들어, 픽셀 그룹 1부터 픽셀 그룹 117까지, 또한 패터닝 디바이스 타일 1부터 패터닝 디바이스 타일 94까지), 무작위로, 픽셀 그룹들 및 패터닝 디바이스 타일들의 물리적 위치들에 따라(예를 들어, 조명의 중심에 더 가까운 픽셀 그룹들을 더 높게 랭킹함), 및/또는 픽셀 그룹 또는 패터닝 디바이스 타일의 변경이 성능 메트릭에 어떻게 영향을 주는지에 따라 수행하는 것을 포함한다.
일단 픽셀 그룹들 및 패터닝 디바이스 타일들이 랭킹되면, 조명 및 패터닝 디바이스는 성능 메트릭을 개선하도록 조정된다(단계 S812). 단계 S812에서, 픽셀 그룹 또는 패터닝 디바이스 타일의 변경이 개선된 성능 메트릭을 유도할지를 판단하기 위해, 랭킹의 순서대로 픽셀 그룹들 및 패터닝 디바이스 타일들 각각이 분석된다. 성능 메트릭이 개선될 것으로 판단되는 경우, 픽셀 그룹 또는 패터닝 디바이스 타일이 이에 따라 변경되고, 결과적인 개선된 성능 메트릭 및 수정된 조명 형상 또는 수정된 패터닝 디바이스 패턴이 하위-랭킹된 픽셀 그룹들 및 패터닝 디바이스 타일들의 후속한 분석들에 대한 비교를 위해 기준선을 형성한다. 다시 말하면, 성능 메트릭을 개선하는 변경들이 유지된다. 픽셀 그룹들 및 패터닝 디바이스 타일들의 상태에 대한 변경들이 이루어지고 유지됨에 따라, 초기 조명 형상 및 초기 패터닝 디바이스 패턴은 이에 따라 변화하여, 수정된 조명 형상 및 수정된 패터닝 디바이스 패턴이 단계 S812의 최적화 프로세스로부터 발생하도록 한다.
다른 접근법들에서는, 패터닝 디바이스 다각형 형상 조정들 및 픽셀 그룹들 및/또는 패터닝 디바이스 타일들의 쌍별 폴링(pairwise polling)이 S812의 최적화 프로세스 내에서 수행된다.
일 실시예에서, 인터리빙된 동시 최적화 과정은 조명의 픽셀 그룹을 변경하는 것을 포함할 수 있고, 성능 메트릭의 개선이 발견되는 경우, 추가 개선을 구하도록 도즈 또는 세기가 증가 및/또는 감소된다. 또 다른 실시예에서, 도즈 또는 세기의 증가 및/또는 감소는 패터닝 디바이스 패턴의 편향 변화로 대체되어, 동시 최적화 과정에서 추가 개선을 구할 수 있다.
단계 S814에서, 성능 메트릭이 수렴하였는지의 여부에 대해 판단된다. 성능 메트릭은, 예를 들어 단계들 S810 및 S812의 마지막 몇 번의 반복들에서 성능 메트릭에 대한 개선이 거의 또는 전혀 목격되지 않은 경우에 수렴한 것으로 간주될 수 있다. 성능 메트릭이 수렴하지 않은 경우, S810 및 S812의 단계들은 다음 반복에서 되풀이되고, 이때 현재 반복으로부터의 수정된 조명 형상 및 수정된 패터닝 디바이스가 다음 반복을 위한 초기 조명 형상 및 초기 패터닝 디바이스로서 사용된다(단계 S816).
앞서 설명된 최적화 방법들은 리소그래피 투영 장치의 스루풋을 증가시키기 위해 사용될 수 있다. 예를 들어, 비용 함수는 노광 시간의 함수인 fp(z1,z2,…,zN)를 포함할 수 있다. 일 실시예에서, 이러한 비용 함수의 최적화는 대역폭 또는 다른 메트릭의 측정에 의해 한정되거나 영향을 받는다.
도 14는 본 명세서에 개시된 최적화 방법들 및 흐름들을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수 있다. 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 더 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되고 버스(102)에 커플링되어 정보 및 명령어들을 저장한다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 타입의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서 움직임을 제어하기 위한 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 특정하게 하는 2 개의 축인 제 1 축(예를 들어, x) 및 제 2 축(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 최적화 프로세스의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 본 명세서의 기재내용은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크, 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩하고, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상에서 데이터를 수신하고, 적외선 송신기를 사용하여 상기 데이터를 적외선 신호로 전환할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신하고, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 타입의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 타입의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 보편적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 메시지들을 송신하고, 프로그램 코드를 포함한 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 하나의 이러한 다운로드된 어플리케이션은, 예를 들어 본 실시예의 조명 최적화를 제공할 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
도 15는 본 명세서에 설명된 방법들을 이용하여 그 조명 소스가 최적화될 수 있는 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)을 컨디셔닝(condition)하는 조명 시스템(IL) -이러한 특정한 경우, 조명 시스템은 방사선 소스(SO)도 포함함- ;
- 패터닝 디바이스(MA)(예를 들어, 레티클)를 유지하는 패터닝 디바이스 홀더가 제공되고, 아이템(PS)에 대하여 패터닝 디바이스를 정확히 위치시키는 제 1 위치설정기에 연결되는 제 1 대상물 테이블(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 아이템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정기에 연결되는 제 2 대상물 테이블(기판 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭 광학 시스템]을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 패터닝 디바이스를 가짐). 하지만, 일반적으로, 이는 예를 들어 (반사 패터닝 디바이스를 갖는) 반사형으로 구성될 수도 있다. 상기 장치는 전형적인 마스크와 상이한 종류의 패터닝 디바이스를 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.
소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저, LLP(레이저 생성 플라즈마) EUV 소스]는 방사선 빔을 생성한다. 예를 들어, 이 빔은 곧바로 또는 빔 익스팬더(beam expander: Ex)와 같은 컨디셔닝 수단을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 패터닝 디바이스(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는다.
도 15와 관련하여, 소스(SO)는 [흔히 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 있을 수 있지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성하는 방사선 빔은 (예를 들어, 적절한 지향 거울들의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 소스(SO)가 [예를 들어, KrF, ArF 또는 F2 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다.
이후, 상기 빔(B)은 패터닝 디바이스 테이블(MT) 상에 유지되어 있는 패터닝 디바이스(MA)를 통과한다(intercept). 패터닝 디바이스(MA)를 가로질렀으면, 상기 빔(B)은 렌즈(PS)를 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커싱한다. 제 2 위치설정 수단[및 간섭 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 상기 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 패터닝 디바이스 라이브러리(patterning device library)로부터의 패터닝 디바이스(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 상기 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 대상물 테이블들(MT, WT)의 이동은 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 도 15에 명확히 도시되지는 않는다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 스테퍼의 경우, 패터닝 디바이스 테이블(MT)은 단-행정 액추에이터에만 연결되거나 고정될 수 있다.
도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 패터닝 디바이스 이미지가 한 번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 빔(B)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 패터닝 디바이스 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 패터닝 디바이스 이미지에 걸쳐 스캐닝하도록 유도된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PS)의 배율이다(통상적으로, M = 1/4 또는 1/5). 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
도 16은 본 명세서에 설명된 방법들을 이용하여 그 조명이 최적화될 수 있는 또 다른 예시적인 리소그래피 투영 장치(1000)를 개략적으로 도시한다.
리소그래피 투영 장치(1000)는:
- 소스 컬렉터 모듈(SO);
- 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT);
- 기판(예를 들어, 레지스트 코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치(1000)는 (예를 들어, 반사 패터닝 디바이스를 채택하는) 반사형으로 구성된다. 대부분의 재료들이 EUV 파장 범위 내에서 흡수성이기 때문에, 패터닝 디바이스는 예를 들어 몰리브덴 및 실리콘의 다수-스택을 포함한 다층 반사기들을 가질 수 있다는 것을 유의하여야 한다. 일 예시에서, 다수-스택 반사기는 40 층의 몰리브덴 및 실리콘 쌍들을 갖고, 이때 각 층의 두께는 1/4 파장(quarter wavelength)이다. 훨씬 더 작은 파장들이 X-선 리소그래피로 생성될 수 있다. 대부분의 재료가 EUV 및 x-선 파장에서 흡수성이기 때문에, 패터닝 디바이스 토포그래피 상의 패터닝된 흡수성 재료의 박편(예를 들어, 다층 반사기 최상부 상의 TaN 흡수재)이 프린트되거나(포지티브 레지스트) 프린트되지 않을(네거티브 레지스트) 피처들의 위치를 정의한다.
도 16을 참조하면, 일루미네이터(IL)는 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 방사선을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 플라즈마는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림 또는 클러스터와 같은 연료를 레이저 빔으로 조사함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기시키는 레이저 빔을 제공하는 레이저(도 16에 도시되지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선, 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO2 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 레이저 및 소스 컬렉터 모듈은 별개의 개체들일 수 있다.
이러한 경우, 레이저는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울들 및/또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈로 통과된다. 다른 경우, 예를 들어 소스가 흔히 DPP 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 소스는 소스 컬렉터 모듈의 통합부일 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 패싯 필드 및 퓨필 거울 디바이스들(facetted field and pupil mirror devices)과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 상기 빔을 포커싱한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
도시된 장치(1000)는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴이 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다.
2. 스캔 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다.
3. 또 다른 모드에서, 지지 구조체(예를 들어, 패터닝 디바이스 테이블)(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
도 17은 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(1000)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 더 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.
컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광축을 따라 가상 소스점(virtual source point: IF)에 포커싱될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치되는 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상으로 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소가 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 17에 나타낸 것보다 1 내지 6 개의 추가적인 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
도 17에 예시된 바와 같은 컬렉터 광학기(CO)는 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광축(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 흔히 DPP 소스라고 하는 방전 생성 플라즈마 소스와 조합하여 사용될 수 있다.
대안적으로, 소스 컬렉터 모듈(SO)은 도 18에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LA)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강렬한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커싱된다.
미국 특허 출원 공개공보 US 2013-0179847호가 본 명세서에서 그 전문이 인용참조된다.
본 실시예들은 다음 항목들을 사용하여 더 설명될 수 있다:
1. 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하기 위한 비-일시적 컴퓨터 판독가능한 매체로서,
1 이상의 프로세서에 의해 실행될 때:
제 1 방위에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 기판 상의 구조체들의 제 1 윤곽 세트를 얻는 것 -제 1 윤곽 세트 내의 각각의 윤곽은 디자인 레이아웃과 연계된 디자인 사양을 만족하고, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트에 대응함- ; 및
디자인 레이아웃의 제 2 방위, 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여 제 2 패터닝 공정을 구성하는 것 -제 2 방위는 제 1 방위와 상이하고, 제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 1 이상의 디자인 변수와 연계됨- 을 포함하는 작업들을 야기하는 명령어들이 저장되어 있고,
상기 구성은 제 2 윤곽 세트가 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 포함하며, 1 이상의 디자인 변수는 제 2 패터닝 공정의 조명 소스와 연계된 변수들을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
2. 1 항에 있어서, 제 2 패터닝 공정의 성능 메트릭이 제 1 패터닝 공정의 제 1 성능 메트릭의 허용가능한 한계 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 더 포함하는 비-일시적 컴퓨터 판독가능한 매체.
3. 2 항에 있어서, 제 1 성능 메트릭은:
제 1 패터닝 공정과 연계된 초점 심도;
제 1 패터닝 공정과 연계된 이미지 콘트라스트; 및/또는
제 1 패터닝 공정의 공정 변수와 연계된 공정 변동 대역을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
4. 1 항 내지 3 항 중 어느 하나에 있어서, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트와 연계된 구조체들의 시뮬레이션 윤곽 세트를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
5. 4 항에 있어서, 제 1 윤곽 세트는:
제 1 공정 윈도우 조건 세트 내의 제 1 공정 윈도우 조건을 사용하여 얻어진 제 1 윤곽; 및
제 1 공정 윈도우 조건 세트 내의 제 2 공정 윈도우 조건을 사용하여 얻어진 제 2 윤곽을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
6. 1 항 내지 5 항 중 어느 하나에 있어서, 제 1 공정 윈도우 조건 세트는 제 1 패터닝 공정과 관련된 공정 변수들의 값들을 포함하며, 공정 변수들은: 도즈, 포커스, 편향, 플레어, 수차 또는 이들의 조합 중 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
7. 6 항에 있어서,
제 1 공정 윈도우 조건 세트의 제 1 공정 윈도우 조건은 공정 변수의 제 1 극한값을 포함하고,
제 1 공정 윈도우 조건 세트의 제 2 공정 윈도우 조건은 공정 변수의 제 2 극한값을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
8. 1 항 내지 7 항 중 어느 하나에 있어서, 디자인 변수들은:
리소그래피 장치의 조명 소스;
디자인 레이아웃의 기하학적 속성들;
리소그래피 장치의 투영 광학기;
레지스트 공정 관련 파라미터; 및/또는
에칭 공정 관련 파라미터와 연계된 1 이상의 변수를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
9. 1 항 내지 8 항 중 어느 하나에 있어서, 제 2 방위는 디자인 레이아웃의 제 1 방위에 대한 사전설정된 회전량이고, 사전설정된 회전량은 패터닝되고 있는 기판의 부분의 방위에 관련되는 비-일시적 컴퓨터 판독가능한 매체.
10. 9 항에 있어서, 사전설정된 회전량은 제 1 방위에 대해 0° 내지 360° 범위 내에 있는 비-일시적 컴퓨터 판독가능한 매체.
11. 1 항 내지 10 항 중 어느 하나에 있어서, 디자인 레이아웃의 제 2 방위는 디자인 레이아웃의 제 1 방위에 대해 90° 회전되는 비-일시적 컴퓨터 판독가능한 매체.
12. 1 항 내지 11 항 중 어느 하나에 있어서, 제 2 패터닝 공정과 연계된 1 이상의 디자인 변수는 조명 퓨필 형상을 포함하며, 조명 퓨필 형상은 동일한 디자인 레이아웃에 대해 제 1 패터닝 공정과 연계된 조명 퓨필 형상과 상이한 양만큼 회전되는 비-일시적 컴퓨터 판독가능한 매체.
13. 1 항 내지 12 항 중 어느 하나에 있어서, 제 1 패터닝 공정은 제 1 방위에서의 제 1 퓨필 형상을 갖는 제 1 조명 퓨필을 포함하고, 제 2 패터닝 공정은 제 1 조명 퓨필 형상과 상이한 제 2 형상 및/또는 제 1 방위 및 제 2 방위와 상이한 방위를 갖는 제 2 조명 퓨필을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
14. 1 항 내지 13 항 중 어느 하나에 있어서, 제 2 패터닝 공정의 구성은: 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 최적화를 수행하는 것을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
15. 1 항 내지 13 항 중 어느 하나에 있어서, 제 2 패터닝 공정의 구성은: 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 마스크 공동-최적화를 수행하는 것을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
16. 14 항 또는 15 항에 있어서, 제 2 패터닝 공정의 구성은 반복적인 프로세스이고, 각각의 반복은:
(ⅰ) 제 1 공정 윈도우 조건 세트, 디자인 레이아웃의 제 2 방위, 및 제 2 윤곽 세트를 생성하기 위한 1 이상의 디자인 변수를 사용하여 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 시뮬레이션하는 단계;
(ⅱ) 디자인 변수들의 값들 및 시뮬레이션 결과들을 사용하여 다변량 비용 함수를 연산하는 단계;
(ⅲ) 다변량 비용 함수가 종료 조건을 만족하는지 여부를 결정하는 단계;
(ⅳ) 제 2 윤곽 세트의 각각의 윤곽이 제 1 윤곽 세트의 각각의 대응하는 윤곽의 원하는 매칭 임계치 내에 있는지 여부를 결정하는 단계; 및
(ⅴ) 종료 조건이 만족되지 않거나 제 2 윤곽 세트가 원하는 매칭 임계치 내에 있지 않음에 응답하여, 1 이상의 디자인 변수를 더 수정하는 단계, 및 단계들 (ⅰ) 내지 (ⅴ)를 수행하는 단계를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
17. 16 항에 있어서, 다변량 비용 함수는: 에지 배치 오차, 패턴 배치 오차, 임계 치수(CD), 국부적 CD 균일성, 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
18. 16 항 또는 17 항에 있어서, 종료 조건은: 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
19. 16 항 내지 18 항 중 어느 하나에 있어서, 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화되는 비-일시적 컴퓨터 판독가능한 매체.
20. 1 항 내지 19 항 중 어느 하나에 있어서, 리소그래피 장치는 EUV 리소그래피 장치인 비-일시적 컴퓨터 판독가능한 매체.
21. 1 항 내지 20 항 중 어느 하나에 있어서, 원하는 매칭 임계치는 제 2 윤곽 세트의 각 윤곽과 제 1 윤곽 세트의 각 대응하는 윤곽의 90 % 이상 매칭인 비-일시적 컴퓨터 판독가능한 매체.
22. 1 항 내지 20 항 중 어느 하나에 있어서, 원하는 매칭 임계치를 만족하는 것은 제 1 윤곽 세트의 제 1 윤곽 및 제 2 윤곽 내에 제 2 윤곽 세트의 각 윤곽을 유지하는 것을 포함하고, 제 1 윤곽 및 제 2 윤곽은 각각 제 1 극한값 및 제 2 극한값을 갖는 동일한 공정 변수와 연계되는 비-일시적 컴퓨터 판독가능한 매체.
23. 리소그래피 장치로서,
제 1 방위로 배치된 마스크 패턴을 조명하도록 구성되는 조명 퓨필을 갖는 조명 소스;
기판 상에 구조체들의 세트를 형성하기 위해 기판 상에 조명된 마스크 패턴을 투영하도록 구성되는 투영 광학기; 및
프로세서를 포함하며, 이는:
제 1 방위의 마스크 패턴과 연계된 디자인 레이아웃에 기초하여, 제 1 윤곽 세트를 생성하기 위한 제 1 공정 윈도우 조건 세트 및 기판과 연계된 제 1 시뮬레이션 윤곽 세트를 결정하고;
제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여, 제 2 방위로 배치된 마스크 패턴을 조명하도록 조명 퓨필을 변화시키도록 구성되고, 제 1 방위는 제 2 방위과 상이하며,
변화된 조명 퓨필은 제 2 윤곽 세트가 기판 상에 형성되게 하고, 제 2 윤곽 세트는 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있는 리소그래피 장치.
24. 23 항에 있어서, 변화된 조명 퓨필은 제 1 방위에서 사용된 조명 퓨필과 상이한 형상 및 방위을 갖는 리소그래피 장치.
25. 23 항에 있어서, 마스크 패턴의 제 2 방위는 제 1 방위에 대해 90°로 방위되는 리소그래피 장치.
26. 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하기 위한 비-일시적 컴퓨터 판독가능한 매체로서,
1 이상의 프로세서에 의해 실행될 때:
디자인 변수들의 제 1 구성을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 제 1 패터닝 공정과 관련된 제 1 시뮬레이션 특성 세트를 얻는 것 -제 1 시뮬레이션 특성 세트의 각각의 시뮬레이션 특성은 제 1 제약 세트를 만족하고, 각각의 시뮬레이션 특성은 특정 공정 윈도우 조건과 연계됨- ; 및
제 1 구성과 상이하게 구성되는 제 1 디자인 변수들의 서브세트에 기초하여 제 2 패터닝 공정을 구성하는 것 -제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 제 2 디자인 변수 세트와 연계됨- 을 포함하는 작업들을 야기하는 명령어들이 저장되어 있고,
상기 구성은 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트와의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정하는 것을 포함하며, 제 2 시뮬레이션 특성 세트 각각은 공정 윈도우 조건마다 각각의 대응하는 제 1 시뮬레이션 특성 세트와 비교되는 비-일시적 컴퓨터 판독가능한 매체.
27. 26 항에 있어서, 디자인 변수들의 제 1 구성은:
제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위;
제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들;
제 1 패터닝 공정에서 사용될 제 1 마스크 패턴;
제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들;
제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 또는
제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
28. 26 항에 있어서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는:
제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위;
제 2 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 2 소스 변수들;
제 2 패터닝 공정에서 사용될 제 2 마스크 패턴;
제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들;
제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는
제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
29. 26 항에 있어서, 제 1 패터닝 공정은 제 1 리소그래피 장치와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치와 연계되는 비-일시적 컴퓨터 판독가능한 매체.
30. 26 항에 있어서, 제 1 제약 세트는:
디자인 사양들, 또는
패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
31. 26 항에 있어서, 시뮬레이션 특성들은:
디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들;
디자인 레이아웃과 연계된 에어리얼 이미지;
디자인 레이아웃과 연계된 레지스트 이미지; 또는
디자인 레이아웃과 연계된 에칭 이미지를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
32. 비-일시적 컴퓨터 판독가능한 매체로서,
1 이상의 프로세서에 의해 실행될 때:
제 1 패터닝 공정과 연계된 제 1 디자인 변수 세트를 사용하여 제 1 다변량 비용 함수를 연산하는 것 -제 1 디자인 변수 세트는 제 1 조명 소스, 디자인 레이아웃 및 제 1 공정 윈도우 조건들을 특징지음- ,
제 1 시뮬레이션 특성 세트를 얻기 위해 디자인 사양들과 관련된 종료 조건이 만족될 때까지 제 1 디자인 변수 세트를 조정함으로써 제 1 패터닝 공정을 재구성하는 것,
제 2 패터닝 공정과 연계된 제 2 디자인 변수 세트를 사용하여 제 2 다변량 비용 함수를 연산하는 것 -제 2 디자인 변수 세트는 제 2 조명 소스 및 디자인 레이아웃을 특징지음- , 및
제 1 공정 윈도우 조건들을 사용하여, 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정함으로써 제 2 패터닝 공정을 재구성하는 것을 포함하는 작업들을 야기하는 명령어들이 저장되어 있는 비-일시적 컴퓨터 판독가능한 매체.
33. 32 항에 있어서, 제 1 디자인 변수 세트는:
제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위;
제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들;
제 1 패터닝 공정에서 사용될 제 1 마스크 패턴;
제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들;
제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 또는
제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
34. 33 항에 있어서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는:
제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위 -제 2 방위는 제 1 방위와 상이함- ;
제 2 패터닝 공정에서 사용될 제 2 소스를 특징짓는 제 2 소스 변수들 -제 2 소스는 제 1 소스와 상이함- ;
제 2 패터닝 공정에서 사용될 제 2 마스크 패턴;
제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들;
제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는
제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
35. 32 항에 있어서, 제 1 패터닝 공정은 제 1 리소그래피 장치와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치와 연계되는 비-일시적 컴퓨터 판독가능한 매체.
36. 32 항에 있어서, 제 1 제약 세트는:
디자인 사양들, 또는
패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
37. 32 항에 있어서, 제 1 시뮬레이션 특성들은:
디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들;
디자인 레이아웃과 연계된 에어리얼 이미지;
디자인 레이아웃과 연계된 레지스트 이미지; 또는
디자인 레이아웃과 연계된 에칭 이미지를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
38. 32 항에 있어서, 제 1 다변량 비용 함수는: 디자인 레이아웃의 대응하는 디자인 윤곽들에 대한 제 1 윤곽 세트의 에지 배치 오차, 제 1 윤곽 세트와 연계된 패턴 배치 오차, 제 1 윤곽 세트의 임계 치수(CD), 제 1 윤곽 세트의 국부적 CD 균일성, 제 1 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
39. 32 항에 있어서, 제 2 다변량 비용 함수는: 제 1 윤곽 세트에 대한 제 2 윤곽 세트의 에지 배치 오차, 제 2 윤곽 세트와 연계된 패턴 배치 오차, 제 2 윤곽 세트의 임계 치수(CD), 제 2 윤곽 세트의 국부적 CD 균일성, 제 2 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
40. 38 항 또는 39 항에 있어서, 종료 조건은: 제 1 또는 제 2 다변량 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함하는 비-일시적 컴퓨터 판독가능한 매체.
41. 38 항 내지 40 항 중 어느 하나에 있어서, 제 1 또는 제 2 다변량 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화되는 비-일시적 컴퓨터 판독가능한 매체.
42. 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하는 방법으로서,
제 1 방위에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 기판 상의 구조체들의 제 1 윤곽 세트를 얻는 단계 -제 1 윤곽 세트 내의 각각의 윤곽은 디자인 레이아웃과 연계된 디자인 사양을 만족하고, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트에 대응함- ; 및
디자인 레이아웃의 제 2 방위, 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여 제 2 패터닝 공정을 구성하는 단계 -제 2 방위는 제 1 방위와 상이하고, 제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 1 이상의 디자인 변수와 연계됨- 를 포함하고,
상기 구성은 제 2 윤곽 세트가 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 포함하며, 1 이상의 디자인 변수는 제 2 패터닝 공정의 조명 소스와 연계된 변수들을 포함하는 방법.
43. 42 항에 있어서, 제 2 패터닝 공정의 성능 메트릭이 제 1 패터닝 공정의 제 1 성능 메트릭의 허용가능한 한계 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 더 포함하는 방법.
44. 43 항에 있어서, 제 1 성능 메트릭은:
제 1 패터닝 공정과 연계된 초점 심도;
제 1 패터닝 공정과 연계된 이미지 콘트라스트; 및/또는
제 1 패터닝 공정의 공정 변수와 연계된 공정 변동 대역을 포함하는 방법.
45. 42 항 내지 44 항 중 어느 하나에 있어서, 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트와 연계된 구조체들의 시뮬레이션 윤곽 세트를 포함하는 방법.
46. 45 항에 있어서, 제 1 윤곽 세트는:
제 1 공정 윈도우 조건 세트 내의 제 1 공정 윈도우 조건을 사용하여 얻어진 제 1 윤곽; 및
제 1 공정 윈도우 조건 세트 내의 제 2 공정 윈도우 조건을 사용하여 얻어진 제 2 윤곽을 포함하는 방법.
47. 42 항 내지 46 항 중 어느 하나에 있어서, 제 1 공정 윈도우 조건 세트는 제 1 패터닝 공정과 관련된 공정 변수들의 값들을 포함하며, 공정 변수들은: 도즈, 포커스, 편향, 플레어, 수차 또는 이들의 조합 중 하나를 포함하는 방법.
48. 47 항에 있어서,
제 1 공정 윈도우 조건 세트의 제 1 공정 윈도우 조건은 공정 변수의 제 1 극한값을 포함하고,
제 1 공정 윈도우 조건 세트의 제 2 공정 윈도우 조건은 공정 변수의 제 2 극한값을 포함하는 방법.
49. 42 항 내지 48 항 중 어느 하나에 있어서, 디자인 변수들은:
리소그래피 장치의 조명 소스;
디자인 레이아웃의 기하학적 속성들;
리소그래피 장치의 투영 광학기;
레지스트 공정 관련 파라미터; 및/또는
에칭 공정 관련 파라미터와 연계된 1 이상의 변수를 포함하는 방법.
50. 42 항 내지 49 항 중 어느 하나에 있어서, 제 2 방위는 디자인 레이아웃의 제 1 방위에 대한 사전설정된 회전량이고, 사전설정된 회전량은 패터닝되고 있는 기판의 부분의 방위에 관련되는 방법.
51. 50 항에 있어서, 사전설정된 회전량은 제 1 방위에 대해 0° 내지 360° 범위 내에 있는 방법.
52. 42 항 내지 51 항 중 어느 하나에 있어서, 디자인 레이아웃의 제 2 방위는 디자인 레이아웃의 제 1 방위에 대해 90° 회전되는 방법.
53. 42 항 내지 52 항 중 어느 하나에 있어서, 제 2 패터닝 공정과 연계된 1 이상의 디자인 변수는 조명 퓨필 형상을 포함하며, 조명 퓨필 형상은 동일한 디자인 레이아웃에 대해 제 1 패터닝 공정과 연계된 조명 퓨필 형상과 상이한 양만큼 회전되는 방법.
54. 42 항 내지 53 항 중 어느 하나에 있어서, 제 1 패터닝 공정은 제 1 방위에서의 제 1 퓨필 형상을 갖는 제 1 조명 퓨필을 포함하고, 제 2 패터닝 공정은 제 1 조명 퓨필 형상과 상이한 제 2 형상 및/또는 제 1 방위 및 제 2 방위와 상이한 방위를 갖는 제 2 조명 퓨필을 포함하는 방법.
55. 42 항 내지 54 항 중 어느 하나에 있어서, 제 2 패터닝 공정을 구성하는 단계는: 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 최적화를 수행하는 것을 포함하는 방법.
56. 42 항 내지 55 항 중 어느 하나에 있어서, 제 2 패터닝 공정을 구성하는 단계는: 입력들로서 제 1 공정 윈도우 조건들의 세트를 사용하는 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 마스크 공동-최적화를 수행하는 것을 포함하는 방법.
57. 55 항 또는 56 항에 있어서, 제 2 패터닝 공정을 구성하는 단계는 반복적인 프로세스이고, 각각의 반복은:
(ⅰ) 제 1 공정 윈도우 조건 세트, 디자인 레이아웃의 제 2 방위, 및 제 2 윤곽 세트를 생성하기 위한 1 이상의 디자인 변수를 사용하여 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 시뮬레이션하는 단계;
(ⅱ) 디자인 변수들의 값들 및 시뮬레이션 결과들을 사용하여 다변량 비용 함수를 연산하는 단계;
(ⅲ) 다변량 비용 함수가 종료 조건을 만족하는지 여부를 결정하는 단계;
(ⅳ) 제 2 윤곽 세트의 각각의 윤곽이 제 1 윤곽 세트의 각각의 대응하는 윤곽의 원하는 매칭 임계치 내에 있는지 여부를 결정하는 단계; 및
(ⅴ) 종료 조건이 만족되지 않거나 제 2 윤곽 세트가 원하는 매칭 임계치 내에 있지 않음에 응답하여, 1 이상의 디자인 변수를 더 수정하는 단계, 및 단계들 (ⅰ) 내지 (ⅴ)를 수행하는 단계를 포함하는 방법.
58. 57 항에 있어서, 다변량 비용 함수는: 에지 배치 오차, 패턴 배치 오차, 임계 치수(CD), 국부적 CD 균일성, 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 방법.
59. 57 항 또는 58 항에 있어서, 종료 조건은: 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함하는 방법.
60. 57 항 내지 59 항 중 어느 하나에 있어서, 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화되는 방법.
61. 42 항 내지 60 항 중 어느 하나에 있어서, 리소그래피 장치는 EUV 리소그래피 장치인 방법.
62. 42 항 내지 61 항 중 어느 하나에 있어서, 원하는 매칭 임계치는 제 2 윤곽 세트의 각 윤곽과 제 1 윤곽 세트의 각 대응하는 윤곽의 90 % 이상 매칭인 방법.
63. 42 항 내지 61 항 중 어느 하나에 있어서, 원하는 매칭 임계치를 만족하는 것은 제 1 윤곽 세트의 제 1 윤곽 및 제 2 윤곽 내에 제 2 윤곽 세트의 각 윤곽을 유지하는 것을 포함하고, 제 1 윤곽 및 제 2 윤곽은 각각 제 1 극한값 및 제 2 극한값을 갖는 동일한 공정 변수와 연계되는 방법.
64. 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하는 방법으로서,
디자인 변수들의 제 1 구성을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 제 1 패터닝 공정과 관련된 제 1 시뮬레이션 특성 세트를 얻는 단계 -제 1 시뮬레이션 특성 세트의 각각의 시뮬레이션 특성은 제 1 제약 세트를 만족하고, 각각의 시뮬레이션 특성은 특정 공정 윈도우 조건과 연계됨- ; 및
제 1 구성과 상이하게 구성되는 제 1 디자인 변수들의 서브세트에 기초하여 제 2 패터닝 공정을 구성하는 단계 -제 2 패터닝 공정은 구조체들의 제 2 윤곽 세트에 영향을 미치는 제 2 디자인 변수 세트와 연계됨- 를 포함하고,
상기 구성은 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트와의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정하는 것을 포함하며, 제 2 시뮬레이션 특성 세트 각각은 공정 윈도우 조건마다 각각의 대응하는 제 1 시뮬레이션 특성 세트와 비교되는 방법.
65. 64 항에 있어서, 디자인 변수들의 제 1 구성은:
제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위;
제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들;
제 1 패터닝 공정에서 사용될 제 1 마스크 패턴;
제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들;
제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 또는
제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들 중 적어도 하나를 포함하는 방법.
66. 64 항에 있어서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는:
제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위;
제 2 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 2 소스 변수들;
제 2 패터닝 공정에서 사용될 제 2 마스크 패턴;
제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들;
제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는
제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함하는 방법.
67. 64 항에 있어서, 제 1 패터닝 공정은 제 1 리소그래피 장치와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치와 연계되는 방법.
68. 64 항에 있어서, 제 1 제약 세트는:
디자인 사양들, 또는
패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함하는 방법.
69. 64 항에 있어서, 시뮬레이션 특성들은:
디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들;
디자인 레이아웃과 연계된 에어리얼 이미지;
디자인 레이아웃과 연계된 레지스트 이미지; 또는
디자인 레이아웃과 연계된 에칭 이미지를 포함하는 방법.
70. 패터닝 공정을 구성하는 방법으로서,
제 1 패터닝 공정과 연계된 제 1 디자인 변수 세트를 사용하여 제 1 다변량 비용 함수를 연산하는 단계 -제 1 디자인 변수 세트는 제 1 조명 소스, 디자인 레이아웃 및 제 1 공정 윈도우 조건들을 특징지음- ,
제 1 시뮬레이션 특성 세트를 얻기 위해 디자인 사양들과 관련된 종료 조건이 만족될 때까지 제 1 디자인 변수 세트를 조정함으로써 제 1 패터닝 공정을 재구성하는 단계,
제 2 패터닝 공정과 연계된 제 2 디자인 변수 세트를 사용하여 제 2 다변량 비용 함수를 연산하는 단계 -제 2 디자인 변수 세트는 제 2 조명 소스 및 디자인 레이아웃을 특징지음- , 및
제 1 공정 윈도우 조건들을 사용하여, 제 2 시뮬레이션 특성 세트가 제 1 시뮬레이션 특성 세트의 원하는 매칭 임계치 내에 있을 때까지 제 2 디자인 변수 세트를 조정함으로써 제 2 패터닝 공정을 재구성하는 단계를 포함하는 방법.
71. 70 항에 있어서, 제 1 디자인 변수 세트는:
제 1 패터닝 공정에서 사용될 디자인 레이아웃의 제 1 방위;
제 1 패터닝 공정에서 사용될 제 1 소스를 특징짓는 제 1 소스 변수들;
제 1 패터닝 공정에서 사용될 제 1 마스크 패턴;
제 1 패터닝 공정에서 사용될 제 1 레지스트 파라미터들;
제 1 패터닝 공정에서 사용될 제 1 에칭 파라미터들; 또는
제 1 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 1 수차들 중 적어도 하나를 포함하는 방법.
72. 71 항에 있어서, 제 2 패터닝 공정을 구성할 때, 제 2 디자인 변수 세트는:
제 2 패터닝 공정에서 사용되는 디자인 레이아웃의 제 2 방위 -제 2 방위는 제 1 방위와 상이함- ;
제 2 패터닝 공정에서 사용될 제 2 소스를 특징짓는 제 2 소스 변수들 -제 2 소스는 제 1 소스와 상이함- ;
제 2 패터닝 공정에서 사용될 제 2 마스크 패턴;
제 2 패터닝 공정에서 사용될 제 2 레지스트 파라미터들;
제 2 패터닝 공정에서 사용될 제 2 에칭 파라미터들; 또는
제 2 패터닝 공정에서 사용되는 리소그래피 장치와 연계된 제 2 수차들 중 적어도 하나를 포함하는 방법.
73. 70 항에 있어서, 제 1 패터닝 공정은 제 1 리소그래피 장치와 연계되고, 제 2 패터닝 공정은 제 2 리소그래피 장치와 연계되는 방법.
74. 70 항에 있어서, 제 1 제약 세트는:
디자인 사양들, 또는
패터닝 공정의 1 이상의 모델과 연계된 모델 오차 분포를 포함하는 방법.
75. 70 항에 있어서, 제 1 시뮬레이션 특성들은:
디자인 레이아웃을 사용하여 기판 상에 프린트될 시뮬레이션 윤곽들;
디자인 레이아웃과 연계된 에어리얼 이미지;
디자인 레이아웃과 연계된 레지스트 이미지; 또는
디자인 레이아웃과 연계된 에칭 이미지를 포함하는 방법.
76. 70 항에 있어서, 제 1 다변량 비용 함수는: 디자인 레이아웃의 대응하는 디자인 윤곽들에 대한 제 1 윤곽 세트의 에지 배치 오차, 제 1 윤곽 세트와 연계된 패턴 배치 오차, 제 1 윤곽 세트의 임계 치수(CD), 제 1 윤곽 세트의 국부적 CD 균일성, 제 1 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 방법.
77. 70 항에 있어서, 제 2 다변량 비용 함수는: 제 1 윤곽 세트에 대한 제 2 윤곽 세트의 에지 배치 오차, 제 2 윤곽 세트와 연계된 패턴 배치 오차, 제 2 윤곽 세트의 임계 치수(CD), 제 2 윤곽 세트의 국부적 CD 균일성, 제 2 패터닝 공정과 연계된 이미지의 이미지 콘트라스트, 레지스트 윤곽 거리, 최악의 결함 크기, 최상의 포커스 시프트, 또는 마스크 규칙 체크 중 적어도 하나를 포함하는 방법.
78. 76 항 또는 77 항에 있어서, 종료 조건은: 제 1 또는 제 2 다변량 비용 함수의 최소화; 비용 함수의 최대화; 소정 반복 횟수에 도달하는 것; 소정 임계값을 넘거나 이와 같은 비용 함수의 값에 도달하는 것; 소정 연산 시간에 도달하는 것; 허용가능한 오차 한계 내의 비용 함수의 값에 도달하는 것; 또는 리소그래피 공정에서 노광 시간을 최소화하는 것 중 적어도 하나를 포함하는 방법.
79. 76 항 내지 78 항 중 어느 하나에 있어서, 제 1 또는 제 2 다변량 비용 함수는 가우스-뉴턴 알고리즘, 레벤버그-마쿼트 알고리즘, 브로이든-플레처-골드파브-샨노 알고리즘, 기울기 하강 알고리즘, 시뮬레이션 어닐링 알고리즘, 내부점 알고리즘, 및 유전적 알고리즘으로 이루어진 그룹으로부터 선택되는 알고리즘으로 비용 함수를 처리함으로써 최소화되거나 최대화되는 방법.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 짧은 파장들을 생성할 수 있는 신흥 이미징 기술들로 유용할 수 있다. 이미 사용중인 신흥 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 EUV(극자외), DUV 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자들로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 싱크로트론(synchrotron)을 이용함으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하기 위해 사용될 수 있지만, 개시된 개념들은 여하한 타입의 리소그래피 이미징 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상에 이미징하는 데 사용되는 것들로 사용될 수도 있다는 것을 이해하여야 한다.
"또는"이라는 단어는 문맥상 요구되지 않는 한 나열된 항목들의 어떠한 조합을 배제하는 것으로 간주되어서는 안 된다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당업자라면 아래에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 바와 같이 변형예가 행해질 수도 있음을 이해할 것이다.
Claims (15)
- 리소그래피 장치를 사용하여 기판 상에 디자인 레이아웃을 이미징하는 패터닝 공정을 구성하기 위한 비-일시적(non-transitory) 컴퓨터 판독가능한 매체로서,
1 이상의 프로세서에 의해 실행될 때:
제 1 방위(orientation)에서 디자인 레이아웃을 사용하여 제 1 패터닝 공정을 시뮬레이션함으로써 기판 상의 구조체들의 제 1 윤곽 세트(set of contours)를 얻는 것 -상기 제 1 윤곽 세트 내의 각각의 윤곽은 상기 디자인 레이아웃과 연계된 디자인 사양을 만족하고, 상기 제 1 윤곽 세트는 제 1 공정 윈도우 조건 세트에 대응함- ; 및
상기 디자인 레이아웃의 제 2 방위, 상기 제 1 공정 윈도우 조건 세트 및 제 1 윤곽 세트에 기초하여 제 2 패터닝 공정을 구성하는 것 -상기 제 2 방위는 상기 제 1 방위와 상이하고, 상기 제 2 패터닝 공정은 상기 구조체들의 제 2 윤곽 세트에 영향을 미치는 1 이상의 디자인 변수와 연계됨-
을 포함하는 작업들을 야기하는 명령어들이 저장되어 있고,
상기 구성은 상기 제 2 윤곽 세트가 상기 제 1 윤곽 세트와의 원하는 매칭 임계치 내에 있을 때까지 1 이상의 디자인 변수를 조정하는 것을 포함하며, 상기 1 이상의 디자인 변수는 상기 제 2 패터닝 공정의 조명 소스와 연계된 변수들을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 2 패터닝 공정의 성능 메트릭이 상기 제 1 패터닝 공정의 제 1 성능 메트릭의 허용가능한 한계 내에 있을 때까지 상기 1 이상의 디자인 변수를 조정하는 것을 더 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 2 항에 있어서,
상기 제 1 성능 메트릭은:
상기 제 1 패터닝 공정과 연계된 초점 심도;
상기 제 1 패터닝 공정과 연계된 이미지 콘트라스트; 및/또는
상기 제 1 패터닝 공정의 공정 변수와 연계된 공정 변동 대역을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 1 윤곽 세트는 상기 제 1 공정 윈도우 조건 세트와 연계된 구조체들의 시뮬레이션 윤곽 세트를 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 4 항에 있어서,
상기 제 1 윤곽 세트는:
상기 제 1 공정 윈도우 조건 세트 내의 제 1 공정 윈도우 조건을 사용하여 얻어진 제 1 윤곽; 및
상기 제 1 공정 윈도우 조건 세트 내의 제 2 공정 윈도우 조건을 사용하여 얻어진 제 2 윤곽을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 1 공정 윈도우 조건 세트는 상기 제 1 패터닝 공정과 관련된 공정 변수들의 값들을 포함하며, 상기 공정 변수들은: 도즈, 포커스, 편향(bias), 플레어(flare), 수차 또는 이들의 조합 중 하나를 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 6 항에 있어서,
상기 제 1 공정 윈도우 조건 세트의 제 1 공정 윈도우 조건은 공정 변수의 제 1 극한값을 포함하고,
상기 제 1 공정 윈도우 조건 세트의 제 2 공정 윈도우 조건은 상기 공정 변수의 제 2 극한값을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 디자인 변수들은:
상기 리소그래피 장치의 조명 소스;
상기 디자인 레이아웃의 기하학적 속성들;
상기 리소그래피 장치의 투영 광학기;
레지스트 공정 관련 파라미터; 및/또는
에칭 공정 관련 파라미터와 연계된 1 이상의 변수를 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 2 방위는 상기 디자인 레이아웃의 제 1 방위에 대한 사전설정된 회전량이고, 상기 사전설정된 회전량은 패터닝되고 있는 상기 기판의 부분의 방위에 관련되는,
비-일시적 컴퓨터 판독가능한 매체. - 제 9 항에 있어서,
상기 사전설정된 회전량은 상기 제 1 방위에 대해 0° 내지 360° 범위 내에 있는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 디자인 레이아웃의 제 2 방위는 상기 디자인 레이아웃의 제 1 방위에 대해 90° 회전되는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 2 패터닝 공정과 연계된 1 이상의 디자인 변수는 조명 퓨필 형상을 포함하며, 상기 조명 퓨필 형상은 동일한 디자인 레이아웃에 대해 상기 제 1 패터닝 공정과 연계된 조명 퓨필 형상과 상이한 양만큼 회전되는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 1 패터닝 공정은 상기 제 1 방위에서의 제 1 퓨필 형상을 갖는 제 1 조명 퓨필을 포함하고,
상기 제 2 패터닝 공정은 상기 제 1 조명 퓨필 형상과 상이한 제 2 형상 및/또는 상기 제 1 방위 및 제 2 방위와 상이한 방위를 갖는 제 2 조명 퓨필을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 2 패터닝 공정의 구성은:
입력들로서 상기 제 1 공정 윈도우 조건 세트를 사용하는 상기 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 상기 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 상기 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 최적화를 수행하는 것을 포함하는,
비-일시적 컴퓨터 판독가능한 매체. - 제 1 항에 있어서,
상기 제 2 패터닝 공정의 구성은:
입력들로서 상기 제 1 공정 윈도우 조건 세트를 사용하는 상기 제 2 패터닝 공정과 연계된 1 이상의 공정 모델을 통해, 상기 제 2 패터닝 공정의 제 2 윤곽 세트 각각이 상기 제 1 윤곽 세트의 각각의 대응하는 윤곽과의 원하는 매칭 임계치 내에 있을 때까지 소스 마스크 공동-최적화를 수행하는 것을 포함하는,
비-일시적 컴퓨터 판독가능한 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163156213P | 2021-03-03 | 2021-03-03 | |
| US63/156,213 | 2021-03-03 | ||
| PCT/EP2022/054790 WO2022184578A1 (en) | 2021-03-03 | 2022-02-25 | Configuration of patterning process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230152037A true KR20230152037A (ko) | 2023-11-02 |
Family
ID=80683749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237030093A KR20230152037A (ko) | 2021-03-03 | 2022-02-25 | 패터닝 공정의 구성 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240119212A1 (ko) |
| KR (1) | KR20230152037A (ko) |
| CN (1) | CN116940896A (ko) |
| TW (1) | TW202307562A (ko) |
| WO (1) | WO2022184578A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4403662A1 (en) | 2023-01-18 | 2024-07-24 | voestalpine Stahl GmbH | A cold rolled steel and a production process to it |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523193A (en) | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
| JP2938568B2 (ja) | 1990-05-02 | 1999-08-23 | フラウンホファー・ゲゼルシャフト・ツール・フォルデルング・デル・アンゲバンテン・フォルシュング・アインゲトラーゲネル・フェライン | 照明装置 |
| US5229872A (en) | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
| EP0824722B1 (en) | 1996-03-06 | 2001-07-25 | Asm Lithography B.V. | Differential interferometer system and lithographic step-and-scan apparatus provided with such a system |
| WO1998028665A1 (en) | 1996-12-24 | 1998-07-02 | Koninklijke Philips Electronics N.V. | Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device |
| KR100982135B1 (ko) | 2005-09-09 | 2010-09-14 | 에이에스엠엘 네델란즈 비.브이. | 개별 마스크 오차 모델을 사용하는 마스크 검증 방법 및시스템 |
| NL1036189A1 (nl) | 2007-12-05 | 2009-06-08 | Brion Tech Inc | Methods and System for Lithography Process Window Simulation. |
| NL2009982A (en) | 2012-01-10 | 2013-07-15 | Asml Netherlands Bv | Source mask optimization to reduce stochastic effects. |
| CN111051993B (zh) * | 2017-09-08 | 2022-06-28 | Asml荷兰有限公司 | 用于机器学习辅助的光学邻近误差校正的训练方法 |
| US12092963B2 (en) * | 2019-04-25 | 2024-09-17 | Asml Netherlands B.V. | Method of determining characteristic of patterning process based on defect for reducing hotspot |
-
2022
- 2022-02-25 KR KR1020237030093A patent/KR20230152037A/ko unknown
- 2022-02-25 CN CN202280018003.0A patent/CN116940896A/zh active Pending
- 2022-02-25 US US18/277,014 patent/US20240119212A1/en active Pending
- 2022-02-25 WO PCT/EP2022/054790 patent/WO2022184578A1/en active Application Filing
- 2022-03-02 TW TW111107461A patent/TW202307562A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022184578A1 (en) | 2022-09-09 |
| US20240119212A1 (en) | 2024-04-11 |
| TW202307562A (zh) | 2023-02-16 |
| CN116940896A (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11126090B2 (en) | Model for calculating a stochastic variation in an arbitrary pattern | |
| US9934346B2 (en) | Source mask optimization to reduce stochastic effects | |
| US11681849B2 (en) | Method for optimizing a patterning device pattern | |
| KR102581877B1 (ko) | 디바이스 제조 공정의 제어 파라미터들을 결정하는 방법 | |
| US10394131B2 (en) | Image log slope (ILS) optimization | |
| US10386727B2 (en) | Pattern placement error aware optimization | |
| KR20210130784A (ko) | 패터닝 공정에서 패턴을 결정하는 방법 | |
| US11176307B2 (en) | Method and system for pattern configuration | |
| US11029594B2 (en) | Optimization of a lithography apparatus or patterning process based on selected aberration | |
| US10416566B2 (en) | Optimization of source and bandwidth for new and existing patterning devices | |
| WO2020094286A1 (en) | A method in the manufacturing process of a device, a non-transitory computer-readable medium and a system configured to perform the method | |
| US20240126183A1 (en) | Method for rule-based retargeting of target pattern | |
| KR102642972B1 (ko) | 모델 캘리브레이션을 위한 게이지 선택의 향상 | |
| EP3462240A1 (en) | Method of determining control parameters of a device manufacturing process | |
| KR20230152037A (ko) | 패터닝 공정의 구성 | |
| US11112700B2 (en) | Optimization of a lithographic projection apparatus accounting for an interlayer characteristic | |
| KR20230070230A (ko) | 패터닝 공정을 위한 스캐너 스루풋 및 이미징 품질의 최적화 | |
| TWI808577B (zh) | 基於帶寬及散斑之微影製程最佳化 | |
| KR20240011719A (ko) | 마스크 규칙 체크 위반 및 마스크 디자인 결정 |