KR20230150284A - 효율적인 비디오 인코더 아키텍처 - Google Patents

효율적인 비디오 인코더 아키텍처 Download PDF

Info

Publication number
KR20230150284A
KR20230150284A KR1020237028385A KR20237028385A KR20230150284A KR 20230150284 A KR20230150284 A KR 20230150284A KR 1020237028385 A KR1020237028385 A KR 1020237028385A KR 20237028385 A KR20237028385 A KR 20237028385A KR 20230150284 A KR20230150284 A KR 20230150284A
Authority
KR
South Korea
Prior art keywords
frames
frame
subset
video
motion vectors
Prior art date
Application number
KR1020237028385A
Other languages
English (en)
Inventor
나렌드라나스 말라야스
카이 왕
쉐 팡
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230150284A publication Critical patent/KR20230150284A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H04N19/52—Processing of motion vectors by encoding by predictive encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/547—Motion estimation performed in a transform domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

효율적인 비디오 코딩을 위한 시스템들, 방법들, 및 컴퓨터 판독가능 매체들이 제공된다. 방법은, 제1 프레임 레이트로 구현되는 제1 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하는 단계; 제2 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 단계로서, 제2 모션 벡터들의 일부는 제1 모션 벡터들 중 하나 이상에 기초하여 계산되는, 상기 제2 모션 벡터들을 결저하는 단계; 및 제2 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하는 단계; 및 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하는 단계를 포함할 수 있으며, 제1 코딩 스테이지 및 제2 코딩 스테이지는 병렬로 구현되고, 제2 코딩 스테이지는 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현된다.

Description

효율적인 비디오 인코더 아키텍처
본 개시는 일반적으로 비디오 코딩 및 압축에 관한 것이고, 보다 구체적으로는 효율적인 비디오 코딩 아키텍처들에 관한 것이다.
많은 디바이스들 및 시스템들은 비디오 데이터가 소비를 위해 프로세싱되고 출력되는 것을 허용한다. 디지털 비디오 데이터는 비디오 품질 및 비디오 소비자들 및 제공자들의 다른 요구들을 충족시키기 위해 점점 더 많은 양의 데이터를 포함한다. 예를 들어, 비디오 데이터의 소비자들은 전형적으로 높은 충실도, 해상도들, 프레임 레이트들 등을 갖는 고품질 비디오들을 원한다. 그 결과, 이러한 요구들을 충족시키기 위해 종종 필요한 많은 양의 비디오 데이터는 비디오 데이터를 프로세싱 및 저장하는 통신 네트워크들 및 디바이스들에 상당한 부담을 준다.
비디오 데이터를 압축하고 통신 네트워크들에 대한 부담을 감소시키기 위해 다양한 비디오 코딩 기법들이 사용될 수도 있다. 비디오 코딩은 특정 코딩 표준들에 따라 수행될 수 있다. 일부 예시적인 비디오 코딩 표준들은 EVC(Essential Video Coding), HEVC(High-Efficiency Video Coding), AVC(Advanced Video Coding), MPEG-2 파트 2 코딩(MPEG은 동영상 전문가 그룹(moving picture experts group)을 의미함), VP9, AV1(AOMedia(Alliance of Open Media) Video 1) 등을 포함한다. 비디오 코딩은 일반적으로, 비디오 이미지들 또는 시퀀스들에 존재하는 리던던시를 이용하는 모션 추정 및 예측 방법들(예를 들어, 인터 예측(inter-prediction), 인트라 예측(intra-prediction) 등)을 활용한다. 비디오 코딩 기법들의 일 예시적인 목표는, 비디오 품질에서의 열화들을 회피 또는 최소화하면서 비디오 데이터를 보다 낮은 비트 레이트를 사용하는 형태로 압축하는 것이다. 이러한 비디오 압축은 통신 네트워크들에 대한 비디오 데이터의 부담을 감소시키는 것과 같은 다양한 이점들을 제공할 수 있지만, 구현되는 비디오 코딩 기법들은 계산적으로 비용이 많이 들 수 있으며, 이는 더 높은 하드웨어 비용들 및 성능 희생들을 초래할 수 있다. 끊임없이 진화하는 비디오 서비스들이 이용 가능해짐에 따라, 더 나은 코딩 효율 및 성능을 갖는 코딩 기법들이 필요하다.
효율적인 비디오 코딩 및 인코더 아키텍처들을 위한 시스템들, 방법들, 및 컴퓨터 판독가능 매체들이 개시된다. 적어도 하나의 예에 따르면, 효율적인 비디오 코딩을 위한 방법이 제공된다. 방법은, 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하는 단계; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 단계로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하는 단계; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하는 단계; 및 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하는 단계를 포함하며, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현된다.
적어도 하나의 예에 따르면, 효율적인 비디오 코딩을 위한 장치가 제공된다. 일부 예들에서, 장치는 메모리 및 상기 메모리에 커플링된 하나 이상의 프로세서들을 포함하고, 하나 이상의 프로세서들은, 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하고; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 것으로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하고; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하고; 그리고 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하도록 구성되며, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현된다.
적어도 하나의 예에 따르면, 효율적인 비디오 코딩을 위해 비일시적 컴퓨터 판독가능 매체가 제공된다. 비일시적 컴퓨터 판독가능 저장 매체는 그에 저장되는 명령들을 포함하며, 명령들은 하나 이상의 프로세서들에 의해 실행될 때, 하나 이상의 프로세서들로 하여금, 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하게 하고; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하게 하는 것으로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하게 하고; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하게 하고; 그리고 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하게 하며, 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현된다.
적어도 하나의 예에 따르면, 효율적인 비디오 코딩을 위한 다른 장치가 제공된다. 장치는, 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하기 위한 수단; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하기 위한 수단으로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하기 위한 수단; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하기 위한 수단; 및 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하기 위한 수단을 포함하며, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현된다.
일부 양태들에서, 상기 설명된 방법, 비일시적 컴퓨터 판독가능 매체, 및 장치들은: 제1 프레임 레이트와 연관된 각각의 인터벌에서, 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 각각의 모션 벡터들을 결정하고, 그리고 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들을 복원하는 것을 포함할 수 있다. 일부 경우들에서, 프레임의 모션 벡터는 제1 모션 벡터들 중 적어도 하나를 포함할 수 있고 다수의 상이한 프레임들은 제2 비디오 코딩 스테이지와 연관된 제2 프레임 레이트에 기초할 수 있다.
일부 예들에서, 제2 모션 벡터들의 적어도 일부로부터의 각각의 모션 벡터는 제1 서브세트의 프레임들로부터의 선택된 프레임의 별개의 모션 벡터 및 각각의 모션 벡터와 연관된 특정 프레임과 선택된 프레임 사이의 시간적 거리에 기초하여 계산된다.
일부 예들에서, 제1 모션 벡터들을 추정하는 것은: 제1 서브세트의 프레임들에서의 프레임에 대해, 프레임의 하나 이상의 블록들을 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하는 것; 프레임의 하나 이상의 블록들과 참조 프레임에서의 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 복수의 블록들로부터 예측 블록을 결정하는 것; 및 프레임의 하나 이상의 블록들의 제1 포지션을 참조 프레임과 연관된 예측 블록의 제2 포지션과 비교하는 것을 포함할 수 있다.
일부 경우들에서, 제2 모션 벡터들의 하나 이상의 모션 벡터들은 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 하나 이상의 모션 벡터들과 연관된 하나 이상의 프레임들과 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산된다.
일부 양태들에서, 상기 설명된 방법, 비일시적 컴퓨터 판독가능 매체, 및 장치들은, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴을 결정하는 것으로서, 코딩 패턴은 제1 모션 벡터들 각각 및 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩 패턴을 결정하는 것; 및 코딩 패턴에 따라 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하는 것을 포함할 수 있다. 일부 예들에서, 코딩 패턴은 프레임 의존성들 및/또는 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리에 기초할 수 있다. 일부 경우들에서, 프레임 의존성들은 프레임들의 시퀀스에서의 각각의 프레임에 대해, 각각의 프레임을 복원하는데 사용되는 참조 프레임이 복원되는 것을 완료해야 하는 요건을 포함할 수 있다.
일부 예들에서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하는 것은 모션 보상, 하나 이상의 변환들 및 계수 양자화들, 및 하나 이상의 디블로킹 필터들 중 적어도 하나를 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들에 적용하는 것을 포함한다.
일부 예들에서, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 전용 하드웨어 프로세싱 파이프를 통해 구현된다. 일부 예들에서, 전용 하드웨어 프로세싱 파이프는 하나 이상의 프로세서들을 포함할 수 있다. 일부 양태들에서, 상기 설명된 방법, 비일시적 컴퓨터 판독가능 매체, 및 장치들은 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들을 통해, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하는 것을 포함할 수 있다.
일부 예들에서, 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정된다. 일부 경우들에서, 모션 추정 알고리즘은 보간 알고리즘과는 상이할 수 있다.
일부 양태들에서, 상기 설명된 방법, 비일시적 컴퓨터 판독가능 매체, 및 장치들은 인코딩된 비디오 비트스트림을 생성하는 것을 포함할 수 있다. 일부 예들에서, 인코딩된 비디오 비트스트림은 프레임들의 시퀀스를 포함할 수 있다. 일부 양태들에서, 상기 설명된 방법, 비일시적 컴퓨터 판독가능 매체, 및 장치들은 인코딩된 비디오 비트스트림을 송신하는 것을 포함할 수 있다.
일부 경우들에서, 제2 서브세트의 프레임들은 제1 서브세트의 프레임들보다 많은 프레임들을 포함한다. 일부 예들에서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들은 제2 프레임 레이트로 복원된다.
일부 양태들에서, 상술된 각각의 장치는 카메라, 모바일 디바이스(예를 들어, 모바일 전화 또는 소위 "스마트폰" 또는 다른 모바일 디바이스), 스마트 웨어러블 디바이스, 확장 현실 디바이스(예를 들어, 가상 현실(VR) 디바이스, 증강 현실(AR) 디바이스, 또는 혼합 현실(MR) 디바이스), 개인용 컴퓨터, 랩톱 컴퓨터, 서버 컴퓨터, 차량(예를 들어, 자율 주행 차량), 또는 다른 디바이스이거나 이를 포함한다. 일부 양태들에서, 장치는 하나 이상의 비디오들 및/또는 이미지들을 캡처하기 위한 카메라 또는 다수의 카메라들을 포함한다. 일부 양태들에서, 장치는 하나 이상의 비디오들 및/또는 이미지들을 디스플레이하기 위한 디스플레이를 더 포함한다. 일부 양태들에서, 상술된 장치들은 하나 이상의 센서들을 포함할 수 있다.
이 개요는 청구된 주제의 핵심적인 또는 본질적인 특징들을 식별하도록 의도된 것이 아니며, 청구된 주제의 범위를 결정하는데 단독으로 사용되도록 의도된 것도 아니다. 주제는 본 특허의 명세서 전체, 임의의 또는 모든 도면들, 및 각 청구항의 적절한 부분들을 참조하여 이해되어야 한다.
전술한 것은, 다른 특징들 및 실시예들과 함께, 후속하는 명세서, 청구항들, 및 첨부 도면들을 참조 시에 더 명백해질 것이다.
본 개시의 다양한 이점들 및 특징들이 획득될 수 있는 방식을 설명하기 위해, 상기 설명된 원리들의 보다 상세한 설명이, 첨부된 도면들에 예시되는 특정 실시예들을 참조하여 제공될 것이다. 이들 도면들은 본 개시의 예시적인 실시예들만을 도시하고 그의 범위를 제한하는 것으로 간주되지 않아야 함을 이해하면, 본 명세서에서의 원리들은 다음의 도면들의 사용을 통해 추가적인 특수성 및 세부사항으로 기술되고 설명된다:
도 1은 본 개시의 일부 예들에 따른, 인코딩 디바이스 및 디코딩 디바이스의 예를 예시하는 블록도이고;
도 2a 및 도 2b는 본 개시의 일부 예들에 따른, 비디오 인코딩 하드웨어 엔진의 예시적인 아키텍처들을 예시하는 블록도들이고;
도 3a 및 도 3b는 본 개시의 일부 예들에 따른, 비디오 인코딩 하드웨어 엔진의 프로세싱 파이프에 의해 구현되는 동작들의 예시적인 파이프라인들을 예시하는 도면들이고;
도 4는 본 개시의 일부 예들에 따른, 효율적인 비디오 코딩을 위한 수정된 파이프라인을 위한 예시적인 코딩 패턴을 예시하는 도면이고;
도 5는 본 개시의 일부 예들에 따른, 효율적인 비디오 코딩을 위한 예시적인 프로세스를 예시하는 플로우차트이고;
도 6는 본 개시의 일부 예들에 따른, 예시적인 비디오 인코딩 디바이스를 예시하는 블록도이고; 그리고
도 7은 본 개시의 일부 예들에 따른, 예시적인 비디오 디코딩 디바이스를 예시하는 블록도이다.
본 개시의 특정 양태들 및 실시예들이 아래에 제공된다. 이들 양태들 및 실시예들 중 일부는 독립적으로 적용될 수도 있고 그들 중 일부는 당업자들에게 명백할 바와 같이 조합하여 적용될 수도 있다. 다음의 설명에서, 설명의 목적들을 위해, 특정 세부사항들이 본 출원의 실시예들의 철저한 이해를 제공하기 위해 제시된다. 하지만, 다양한 실시예들은 이들 특정 세부사항들 없이 실시될 수도 있음이 명백할 것이다. 도면들 및 설명은 제한적이도록 의도된 것이 아니다.
다음의 설명은 오직 예시적인 실시예들만을 제공하고, 본 개시의 범위, 적용가능성, 또는 구성을 제한하도록 의도된 것이 아니다. 오히려, 예시적인 실시예들의 다음의 설명은 예시적인 실시예를 구현하기 위한 실시가능한 설명을 당업자에게 제공할 것이다. 첨부된 청구항들에 제시된 바와 같은 본 출원의 사상 및 범위로부터 일탈함 없이 엘리먼트들의 기능 및 배열에서 다양한 변경들이 이루어질 수도 있음이 이해되어야 한다.
비디오 코딩 디바이스들은 비디오 압축 기법들을 구현하여 비디오 데이터를 효율적으로 인코딩 및 디코딩한다. 비디오 압축 기법들은 비디오 시퀀스들에 내재하는 리던던시를 감소시키거나 제거하기 위해, 공간 예측(예컨대, 인트라 프레임 예측 또는 인트라 예측), 시간 예측(예컨대, 인터 프레임 예측 또는 인터 예측), (비디오 데이터의 상이한 레이어들에 걸친) 인터 레이어 예측, 및/또는 다른 예측 기법들을 포함하여 상이한 예측 모드들을 적용하는 것을 포함할 수도 있다. 비디오 인코더는 원래의 비디오 시퀀스의 각 픽처를, (아래에 더 상세히 설명되는) 비디오 블록들 또는 코딩 유닛들로 지칭되는 직사각형 영역들로 파티셔닝할 수 있다. 이러한 비디오 블록들은 특정한 예측 모드를 사용하여 인코딩될 수도 있다.
비디오 블록들은 하나 이상의 방식들로, 더 작은 블록들의 하나 이상의 그룹들로 분할될 수도 있다. 블록들은 코딩 트리 블록들, 예측 블록들, 변환 블록들, 및/또는 다른 적절한 블록들을 포함할 수 있다. 일반적으로 "블록"에 대한 참조들은, 달리 특정되지 않는 한, 이러한 비디오 블록들(예를 들어, 당업자에 의해 이해될 바와 같은, 코딩 트리 블록들, 코딩 블록들, 예측 블록들, 변환 블록들, 또는 다른 적절한 블록들 또는 서브블록들)을 지칭할 수도 있다. 추가로, 이들 블록들의 각각은 또한 본 명세서에서 "유닛들"(예컨대, 코딩 트리 유닛(CTU), 코딩 유닛, 예측 유닛(PU), 변환 유닛(TU) 등)로 상호교환적으로 지칭될 수도 있다. 일부 경우들에서, 유닛은 비트스트림에서 인코딩되는 코딩 논리 유닛을 나타낼 수도 있는 한편, 블록은 프로세스가 타겟팅하는 비디오 프레임 버퍼의 부분을 나타낼 수도 있다.
인터 예측 모드들의 경우 비디오 인코더는, 참조 프레임 또는 참조 픽처로 지칭되는, 다른 시간적 로케이션에 위치된 프레임(또는 픽처)에서 인코딩되는 블록과 유사한 블록을 탐색할 수 있다. 비디오 인코더는 인코딩될 블록으로부터의 특정 공간 변위로 탐색을 제한할 수도 있다. 최상의 매치는 수평 변위 컴포넌트 및 수직 변위 컴포넌트를 포함하는 2차원(2D) 모션 벡터를 사용하여 위치될 수도 있다. 인트라 프레임 예측 모드들의 경우, 비디오 인코더는 동일한 픽처 내에서의 이전에 인코딩된 이웃 블록들로부터의 데이터에 기초하여 공간 예측 기법들을 사용하여 예측된 블록을 형성할 수도 있다.
비디오 인코더는 예측 에러를 결정할 수도 있다. 예를 들어, 예측은 인코딩되는 블록과 예측된 블록에서의 픽셀 값들 사이의 차이로서 결정될 수 있다. 예측 에러는 잔차(residual)로도 지칭될 수 있다. 비디오 인코더는 또한, 변환 계수들을 생성하기 위해 변환 코딩을 사용하여(예를 들어, 이산 코사인 변환(DCT)의 형태, 이산 사인 변환(DST)의 형태, 또는 다른 적합한 변환을 사용하여) 예측 에러에 변환을 적용할 수도 있다. 변환 후에, 비디오 인코더는 변환 계수들을 양자화할 수도 있다. 양자화된 변환 계수들 및 모션 벡터들은 신택스 엘리먼트들을 사용하여 표현될 수도 있고, 제어 정보와 함께, 비디오 시퀀스의 코딩된 표현을 형성할 수도 있다. 일부 경우들에서, 비디오 인코더는 신택스 엘리먼트들을 엔트로피 코딩할 수도 있고, 이에 의해 그들의 표현에 필요한 비트들의 수를 추가로 감소시킬 수도 있다.
비디오 디코더는, 위에서 논의된 신택스 엘리먼트들 및 제어 정보를 사용하여, 현재 프레임을 디코딩하기 위한 예측 데이터(예컨대, 예측 블록)를 구축할 수도 있다. 예를 들어, 비디오 디코더는 예측된 블록과 압축된 예측 에러를 가산할 수도 있다. 비디오 디코더는 양자화된 계수들을 사용하여 변환 기반 함수들을 가중함으로써 압축된 예측 에러를 결정할 수도 있다. 복원된 프레임과 원래의 프레임 사이의 차이는 복원 에러로 불린다.
효율적인 비디오 코딩 및 코딩 아키텍처들을 위한 시스템들, 장치들, 방법들(프로세스들이라고도 지칭됨), 및 컴퓨터 판독가능 매체들이 본 명세서에서 설명된다. 본 명세서에서 설명된 기술들은, 아래에서 더 상세히 설명되는 바와 같이, 효율적인 비디오 코더 아키텍처를 구현하기 위해 사용될 수 있다. 일부 예들에서, 본 명세서에 설명된 기술들은 비디오 인코더들을 위한 스케일러블 및 하드웨어 효율적인 아키텍처를 제공할 수 있다. 비디오 인코더 아키텍처는 고품질 및 효율적인 비디오 코딩 결과들로 실리콘 영역 효율을 증가시킬 수 있다. 일부 경우들에서, 예시적인 비디오 인코더 아키텍처는 비디오 인코딩 파이프라인을 스테이지들로 분할할 수 있다. 스테이지들은 제한된 수의 프레임들에 대해, 모션 추정과 같은, 계산적으로 비용이 더 많이 드는 동작들을 수행하는 스테이지, 및 계산적으로 비용이 더 많이 드는 동작들로부터의 결과들을 사용하고 비디오 인코딩 파이프라인에서 추가적인 동작들을 수행하는 다른 스테이지를 포함할 수 있다. 추가적인 동작들은 계산적으로 비용이 덜 드는 동작들을 포함할 수 있다. 계산적으로 비용이 덜 드는 동작들을 구현하는 스테이지는 계산적으로 비용이 더 많이 드는 동작들을 구현하는 스테이지보다 더 많은 수의 프레임들을 프로세싱할 수 있고, 계산적으로 비용이 덜 드는 동작들 중 적어도 일부에 대해 계산적으로 비용이 더 많이 드는 동작들로부터의 결과들을 사용할 수 있다.
일부 예들에서, 예시적인 비디오 인코딩 아키텍처는 적어도 부분적으로 병렬로 비디오 인코딩 파이프라인의 상이한 스테이지들을 구현할 수 있으며, 이때 하나의 스테이지는 더 적은 수의 프레임들에 대해 계산적으로 비용이 더 많이 드는 동작들을 수행하고 다른 스테이지는 더 많은 수의 프레임들에 대해 계산적으로 비용이 덜 드는 동작들을 수행한다. 더 많은 수의 프레임들에 대해 계산적으로 비용이 덜 드는 동작들을 수행하는 스테이지는 계산적으로 비용이 더 드는 동작들로부터의 결과들을 사용할 수 있어서, 더 적은 수의 계산적으로 비용이 더 드는 동작들을 사용하여 더 많은 수의 프레임들이 정확하고 효율적으로 코딩될 수 있게 한다. 예를 들어, 일부 경우들에서, 비디오에서 프레임들의 세트를 코딩하기 위해, 제1 스테이지는 프레임들의 서브세트에 대해 모션 추정을 수행할 수 있고, 제2 스테이지는 프레임들의 전체 세트에 대해 추가적인 코딩 동작들을 수행할 수 있다. 추가적인 코딩 동작들은 모션 보상을 포함할 수 있다. 제2 스테이지는 모션 보상을 위해 프레임들의 서브세트로부터의 모션 추정 정보를 사용할 수 있다. 제2 스테이지는 또한, 제1 스테이지에서 프로세싱되지 않았고 모션 추정 정보를 갖지 않는 프레임들을 위한 모션 정보를 획득하기 위해 계산적으로 비용이 덜 드는 동작들을 수행할 수 있다.
예를 들어, 제2 스테이지는 제1 스테이지에서 프로세싱되지 않은 프레임들을 위한 모션 정보를 예측 또는 보간할 수 있다. 일부 예들에서, 제2 스테이지는 제1 스테이지에서 프로세싱되지 않은 프레임들을 위한 모션 정보를 예측하기 위해 참조 프레임들 및/또는 제1 스테이지로부터의 모션 추정 정보를 사용할 수 있다. 모션 정보 예측 또는 보간 동작들은 제1 스테이지에서의 모션 추정 동작들보다 계산적으로 비용이 덜 들 수 있다. 제2 스테이지는, 프레임들의 전체 세트를 위한 모션 보상을 수행하기 위해 제1 스테이지로부터의 모션 추정 정보 및 제2 스테이지로부터의 예측된 모션 정보를 사용할 수 있다. 제2 스테이지는 프레임들의 세트를 코딩하기 위한 다른 동작들을 수행하기 위해 모션 보상 결과들을 사용할 수 있다. 상기 예에서, 제1 스테이지 및 제2 스테이지에서의 용어들 "제1" 및 "제2"는 스테이지들 사이에서 특정 시퀀스 또는 시간적 관계를 식별하거나 제안하기 위해서가 아니라, 스테이지들을 논의할 때 제1 스테이지와 제2 스테이지를 구별하기 위해 사용된다.
본 명세서에서 설명된 기법들은 임의의 비디오 코딩 기법들에 적용될 수 있다. 예를 들어, 본 명세서에서 설명된 기법들은 비디오가 블록별(block-by-block) 기반으로 복원되는 다양한 블록 기반 비디오 코딩 기법들 중 하나 이상에 적용될 수 있다. 본 명세서에 설명된 기법들은 임의의 기존의 비디오 코덱들(예를 들어, HEVC(High Efficiency Video Coding), AVC(Advanced Video Coding), 또는 다른 적합한 기존의 비디오 코덱), 및/또는 개발되고 있는 임의의 비디오 코딩 표준들 및/또는 예를 들어 EVC(Essential Video Coding), VVC(Versatile Video Coding), JEM(joint exploration model), VP9, AV1, 및/또는 개발 중이거나 개발될 다른 비디오 코딩 표준과 같은 장래의 비디오 코딩 표준들로 사용될 수 있다.
이하의 개시에서 본 발명에 따른 기술들이 다음과 같이 설명될 것이다. 논의는 도 1 내지 도 4에 예시된 바와 같이, 효율적인 비디오 코딩을 위한 예시적인 시스템들, 아키텍처들, 및 기술들의 설명으로 시작한다. 이어서, 도 5에 예시된 바와 같이, 효율적인 비디오 코딩을 위한 예시적인 방법의 설명이 뒤따를 것이다. 논의는 도 6 및 도 7에 예시된 바와 같은, 예시적인 인코딩 디바이스 아키텍처 및 예시적인 디코딩 디바이스 아키텍처의 설명으로 마무리된다. 이제 본 개시는 도 1을 참조한다.
도 1은 인코딩 디바이스(104) 및 디코딩 디바이스(112)를 포함하는 예시적인 시스템(100)을 예시하는 블록도이다. 인코딩 디바이스(104) 및 디코딩 디바이스(112)는 동일한 디바이스 또는 별개의 디바이스들의 일부일 수 있다. 일부 예들에서, 인코딩 디바이스(104)는 소스 디바이스의 일부일 수도 있고, 디코딩 디바이스(112)는 수신 디바이스(클라이언트 디바이스로도 지칭됨)의 일부일 수도 있다. 소스 디바이스 및/또는 수신 디바이스는, 모바일 또는 고정식 전화 핸드셋(예를 들어, 스마트폰, 셀룰러 전화 등), 데스크톱 컴퓨터, 랩톱 또는 노트북 컴퓨터, 태블릿 컴퓨터, 셋톱 박스, 텔레비전, 카메라, 디스플레이 디바이스, 디지털 미디어 플레이어, 비디오 게임 콘솔, 인터넷 프로토콜(IP) 카메라, 하나 이상의 서버 디바이스들을 포함하는 서버 시스템(예를 들어, 비디오 스트리밍 서버 시스템, 또는 다른 적합한 서버 시스템) 내 서버 디바이스, 헤드 마운티드 디스플레이(HMD), 헤드업 디스플레이(HUD), 스마트 안경(예를 들어, 가상 현실(VR) 안경, 증강 현실(AR) 안경, 또는 다른 스마트 안경), 또는 임의의 다른 적합한 전자 디바이스와 같은 전자 디바이스를 포함할 수도 있다.
시스템(100)의 컴포넌트들은 본 명세서에서 설명된 다양한 동작들을 수행하기 위해, 하나 이상의 프로그래밍가능한 전자 회로들(예컨대, 마이크로프로세서들, 그래픽 프로세싱 유닛(GPU)들, 디지털 신호 프로세서(DSP)들, 중앙 프로세싱 유닛(CPU)들, 및/또는 다른 적합한 전자 회로들)을 포함하는 전자 회로들 또는 다른 전자 하드웨어를 포함하고/하거나 이를 사용해서 구현될 수 있고, 그리고/또는 컴퓨터 소프트웨어, 펌웨어, 또는 이들의 임의의 조합을 포함하고/하거나 이를 사용하여 구현될 수 있다.
시스템(100)이 특정 컴포넌트들을 포함하는 것으로 도시되지만, 당업자는 시스템(100)이 도 1에 도시된 것들보다 더 많거나 더 적은 컴포넌트들을 포함할 수 있다는 것을 이해할 것이다. 예를 들어, 시스템(100)은 또한, 일부 경우들에서, 스토리지(108) 및 스토리지(118) 이외의 하나 이상의 메모리 디바이스들(예컨대, 하나 이상의 랜덤 액세스 메모리(RAM) 컴포넌트들, 판독 전용 메모리(ROM) 컴포넌트들, 캐시 메모리 컴포넌트들, 버퍼 컴포넌트들, 데이터베이스 컴포넌트들, 및/또는 다른 메모리 디바이스들), 하나 이상의 메모리 디바이스들과 통신하고/하거나 그에 전기적으로 연결되는 하나 이상의 프로세싱 디바이스들(예컨대, 하나 이상의 CPU들, GPU들, 및/또는 다른 프로세싱 디바이스들), 무선 통신들을 수행하기 위한 하나 이상의 무선 인터페이스들(예컨대, 각각의 무선 인터페이스를 위한 기저대역 프로세서 및 하나 이상의 트랜시버들을 포함함), 하나 이상의 하드와이어드 커넥션들을 통해 통신들을 수행하기 위한 하나 이상의 유선 인터페이스들(예컨대, USB(universal serial bus) 입력과 같은 직렬 인터페이스, 라이트닝 커넥터, 및/또는 다른 유선 인터페이스), 및/또는 도 1에 도시되지 않은 다른 컴포넌트들을 포함할 수 있다.
본 명세서에 설명된 코딩 기법들은, (예를 들어, 인터넷을 통한) 스트리밍 비디오 송신들, 텔레비전 브로드캐스트들 또는 송신들, 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들을 포함하는 다양한 멀티미디어 애플리케이션들에서의 비디오 코딩에 적용가능하다. 일부 예들에서, 시스템(100)은 무엇보다도, 비디오 컨퍼런싱, 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 게임, 확장 현실(예를 들어, 가상 현실, 증강 현실 등), 및/또는 비디오 텔레포니와 같은 애플리케이션들을 지원하도록 단방향 또는 양방향 비디오 송신을 지원할 수 있다.
인코딩 디바이스(104)(또는 인코더)는 아래에서 더 상세히 설명되는 효율적인 비디오 인코더 파이프라인들 및 아키텍처들을 구현할 수 있다. 일부 예들에서, 인코딩 디바이스(104)는 인코딩된 비디오 비트스트림을 생성하기 위해 비디오 코딩 표준 또는 프로토콜을 사용하여 비디오 데이터를 인코딩할 수 있다. 비디오 코딩 표준들의 예들은, 그의 스케일러블 비디오 코딩(SVC) 및 멀티뷰 비디오 코딩(MVC) 확장들, 및 고효율 비디오 코딩(HEVC) 또는 ITU-T H.265를 포함하여, ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼, ITU-T H.264(ISO/IEC MPEG-4 AVC로도 알려짐)를 포함한다. 레인지 및 스크린 콘텐츠 코딩 확장들, 3D 비디오 코딩(3D-HEVC) 및 멀티뷰 확장들(MV-HEVC) 및 스케일러블 확장(SHVC)을 포함하는, 멀티레이어 비디오 코딩을 다루는 HEVC에 대한 다양한 확장들이 존재한다. HEVC 및 그의 확장들은 JCT-VC(Joint Collaboration Team on Video Coding)뿐만 아니라 ITU-T 비디오 코딩 전문가 그룹(VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹(MPEG)의 JCT-3V(Joint Collaboration Team on 3D Video Coding Extension Development)에 의해 개발되었다.
MPEG 및 ITU-T VCEG는 또한, VVC(Versatile Video Coding)로 명명된 차세대 비디오 코딩 표준을 위한 새로운 비디오 코딩 툴들을 탐 및 개발하기 위한 JVET(joint exploration video team)을 형성하였다. 참조 소프트웨어는 VVC 테스트 모델(VTM)이라 불린다. VVC의 목적은 기존의 HEVC 표준에 비해 압축 성능의 상당한 개선을 제공하여, 더 높은 품질의 비디오 서비스들 및 신흥 애플리케이션들(예컨대, 다른 것들보다도, 360° 전방향성(omnidirectional) 몰입형 멀티미디어, 하이 다이내믹 레인지(HDR) 비디오)의 배치(deployment)를 돕는 것이다. EVC(Essential Video Coding), VP9 및 AV1(Alliance of Open Media(AOMedia) Video 1)은 본 명세서에 설명된 기법들이 적용될 수 있는 다른 비디오 코딩 표준들이다.
본 명세서에서 설명된 많은 실시예들은 EVC, VTM, VVC, HEVC, AVC, 및/또는 이들의 확장들과 같은 비디오 코덱들을 사용하여 수행될 수 있다. 그러나, 본 명세서에서 설명된 기법들 및 시스템들은 또한, MPEG, JPEG (또는 스틸 이미지(still image)들을 위한 다른 코딩 표준), VP9, AV1, 이들의 확장들, 또는 이미 이용가능하거나 아직 이용가능하지 않거나 개발되는 다른 적합한 코딩 표준들과 같은 다른 코딩 표준들 또는 프로토콜들에 적용가능할 수도 있다. 따라서, 본 명세서에 설명된 기법들 및 시스템들은 특정 비디오 코딩 표준을 참조하여 설명될 수도 있지만, 당업자는 설명이 그 특정 표준에만 적용되는 것으로 해석되지 않아야 함을 이해할 것이다.
도 1을 참조하면, 비디오 소스(102)는 비디오 데이터를 인코딩 디바이스(104)에 제공할 수도 있다. 비디오 소스(102)는 소스 디바이스의 일부일 수도 있거나, 또는 소스 디바이스 이외의 디바이스의 일부일 수도 있다. 비디오 소스(102)는 비디오 캡처 디바이스(예를 들어, 비디오 카메라, 카메라 폰, 비디오 폰 등), 저장된 비디오를 포함하는 비디오 아카이브, 비디오 데이터를 제공하는 비디오 서버 또는 콘텐츠 제공자, 비디오 서버 또는 콘텐츠 제공자로부터 비디오를 수신하는 비디오 피드 인터페이스, 컴퓨터 그래픽 비디오 데이터를 생성하기 위한 컴퓨터 그래픽 시스템, 이러한 소스들의 조합, 또는 임의의 다른 적합한 비디오 소스를 포함할 수도 있다.
비디오 소스(102)로부터의 비디오 데이터는 하나 이상의 입력 픽처들을 포함할 수도 있다. 픽처들은 또한 "프레임들"로 지칭될 수도 있다. 픽처 또는 프레임은, 일부 경우들에서 비디오의 일부인 스틸 이미지이다. 일부 예들에서, 비디오 소스(102)로부터의 데이터는 비디오의 일부가 아닌 스틸 이미지일 수 있다. HEVC, VVC, 및 다른 비디오 코딩 사양들에서, 비디오 시퀀스는 일련의 픽처들을 포함할 수 있다. 픽처는 SL, SCb, 및 SCr로 표기되는 3 개의 샘플 어레이들을 포함할 수도 있다. SL은 루마(luma) 샘플들의 2차원 어레이이고, SCb는 Cb 색차(chrominance) 샘플들의 2차원 어레이이며, SCr은 Cr 색차 샘플들의 2차원 어레이이다. 색차 샘플들은 또한 본 명세서에서 "크로마" 샘플들로 지칭될 수도 있다. 다른 경우들에서, 픽처는 단색(monochrome)일 수도 있고 루마 샘플들의 어레이만을 포함할 수도 있다.
인코딩 디바이스(104)의 인코더 엔진(106)(또는 인코더)은 비디오 데이터를 인코딩하여 인코딩된 비디오 비트스트림을 생성한다. 일부 예들에서, 인코딩된 비디오 비트 스트림(또는 "비디오 비트스트림" 또는 "비트스트림")은 일련의 하나 이상의 코딩된 비디오 시퀀스들이다. 코딩된 비디오 시퀀스(CVS)는, 베이스 레이어에서의 그리고 특정한 특성들을 갖는 랜덤 액세스 포인트 픽처를 가지는 액세스 유닛(AU)으로 시작하여 베이스 레이어에서의 그리고 특정한 특성들을 갖는 랜덤 액세스 포인트 픽처를 가지는 다음 AU까지(상기 다음 AU를 포함하진 않음) 일련의 AU들을 포함한다. 예를 들어, CVS를 시작하는 랜덤 액세스 포인트 픽처의 특정한 특성들은, 1과 동일한 RASL 플래그(예컨대, NoRaslOutputFlag)를 포함할 수도 있다. 그렇지 않으면, (0과 동일한 RASL 플래그를 갖는) 랜덤 액세스 포인트 픽처는 CVS를 시작하지 않는다.
액세스 유닛(AU)은 하나 이상의 코딩된 픽처들, 및 동일한 출력 시간을 공유하는 코딩된 픽처들에 대응하는 제어 정보를 포함한다. 픽처들의 코딩된 슬라이스들은 비트스트림 레벨에서, NAL(Network Abstraction Layer) 유닛들이라고 불리는 데이터 유닛들로 캡슐화된다. 예를 들어, HEVC 비디오 비트스트림은 NAL 유닛들을 포함하는 하나 이상의 CVS들을 포함할 수도 있다. NAL 유닛들 각각은 NAL 유닛 헤더를 갖는다. 일 예에서, 헤더는 H.264/AVC(멀티레이어 확장들 제외)에 대해 1바이트이고 HEVC에 대해 2바이트이다. NAL 유닛 헤더에서의 신택스 엘리먼트들은 지정된 비트들을 취하고 따라서, 다른 것들보다도, 송신 스트림, 실시간 송신(RTP) 프로토콜, 파일 포맷과 같은 모든 종류들의 시스템들 및 전송 레이어들에 대해 가시적이다.
비디오 코딩 레이어(VCL) NAL 유닛들 및 비(non)-VCL NAL 유닛들을 포함하는, 2 개 클래스들의 NAL 유닛들이 HEVC 표준에 존재한다. VCL NAL 유닛들은, 코딩된 비디오 비트스트림을 형성하는 코딩된 픽처 데이터를 포함한다. 예를 들어, 코딩된 비디오 비트스트림을 형성하는 비트들의 시퀀스가 VCL NAL 유닛들에 존재한다. VCL NAL 유닛은 코딩된 픽처 데이터의 하나의 슬라이스 또는 슬라이스 세그먼트(아래에서 설명됨)를 포함할 수 있고, 비-VCL NAL 유닛은 하나 이상의 코딩된 픽처들에 관련한 제어 정보를 포함한다. 일부 경우들에서, NAL 유닛은 패킷으로 지칭될 수 있다. HEVC AU는, 코딩된 픽처 데이터를 포함하는 VCL NAL 유닛들 및 코딩된 픽처 데이터에 대응하는 비-VCL NAL 유닛들을(존재하는 경우) 포함한다. 비-VCL NAL 유닛들은, 다른 정보에 더하여, 인코딩된 비디오 비트스트림에 관련한 하이 레벨 정보를 갖는 파라미터 세트들을 포함할 수도 있다. 예를 들어, 파라미터 세트는 비디오 파라미터 세트(VPS), 시퀀스 파라미터 세트(SPS), 및 픽처 파라미터 세트(PPS)를 포함할 수도 있다. 일부 경우들에서, 비트스트림의 각각의 슬라이스 또는 다른 부분은 단일 활성 PPS, SPS, 및/또는 VPS를 참조할 수 있어, 디코딩 디바이스(112)로 하여금 상기 비트스트림의 슬라이스 또는 다른 부분을 디코딩하기 위해 사용될 수도 있는 정보에 액세스하도록 허용할 수 있다.
NAL 유닛들은, 비디오에서의 픽처들의 코딩된 표현과 같은, 비디오 데이터의 코딩된 표현(예를 들어, 인코딩된 비디오 비트스트림, 비트스트림의 CVS 등)을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 인코더 엔진(106)은 각각의 픽처를 다수의 슬라이스들로 파티셔닝함으로써 픽처들의 코딩된 표현들을 생성한다. 슬라이스는 다른 슬라이스들로부터 독립적이어서, 그 슬라이스에서의 정보는 동일한 픽처 내의 다른 슬라이스들로부터의 데이터에 대한 의존성 없이 코딩된다. 슬라이스는 독립적인 슬라이스 세그먼트, 및 존재하는 경우, 이전 슬라이스 세그먼트들에 의존하는 하나 이상의 의존적인 슬라이스 세그먼트들을 포함하는 하나 이상의 슬라이스 세그먼트들을 포함한다.
HEVC에서, 그 후 슬라이스들은 루마 샘플들 및 크로마 샘플들의 코딩 트리 블록들(CTB들)로 파티셔닝된다. 루마 샘플들의 CTB 및 크로마 샘플들의 하나 이상의 CTB들은, 샘플들을 위한 신택스와 함께, 코딩 트리 유닛(CTU)으로 지칭된다. CTU는 또한 "트리 블록" 또는 "최대 코딩 유닛"(largest coding unit; LCU)으로 지칭될 수도 있다. CTU는 HEVC 인코딩을 위한 기본 프로세싱 유닛이다. CTU는, 다양한 사이즈들의 다수의 코딩 유닛들(CU들)로 스플리팅될 수 있다. CU는, 코딩 블록들(CB들)로 지칭되는 루마 및 크로마 샘플 어레이들을 포함한다.
루마 및 크로마 CB들은 예측 블록들(PB들)로 추가로 스플리팅될 수 있다. PB는 (이용가능하거나 사용을 위해 인에이블될 때) 인터 예측 또는 인트라 블록 카피(IBC) 예측을 위해 동일한 모션 파라미터들을 사용하는 루마 컴포넌트 또는 크로마 컴포넌트의 샘플들의 블록이다. 루마 PB 및 하나 이상의 크로마 PB들은, 연관된 신택스와 함께, 예측 유닛(PU)을 형성한다. 인터 예측을 위해, 모션 파라미터들(예를 들어, 하나 이상의 모션 벡터들, 참조 인덱스들 등)의 세트가 각각의 PU에 대한 비트스트림에서 시그널링되고, 루마 PB 및 하나 이상의 크로마 PB들의 인터 예측을 위해 사용된다. 모션 파라미터들은 또한 모션 정보로 지칭될 수 있다. CB는 또한 하나 이상의 변환 블록(TB)들로 파티셔닝될 수 있다. TB는, 예측 잔차 신호를 코딩하기 위해 잔차 변환(예를 들어, 일부 경우들에서는 동일한 2차원 변환)이 적용되는 컬러 컴포넌트의 샘플들의 정사각형 블록을 나타낸다. 변환 유닛(TU)은 루마 및 크로마 샘플들의 TB들, 및 대응하는 신택스 엘리먼트들을 나타낸다. 변환 코딩이 이하에 더 상세히 설명된다.
CU의 사이즈는 코딩 모드의 사이즈에 대응하고 형상이 정사각형일 수도 있다. 예를 들어, CU의 사이즈는 8 x 8 샘플들, 16 x 16 샘플들, 32 x 32 샘플들, 64 x 64 샘플들, 또는 대응하는 CTU의 사이즈까지의 임의의 다른 적절한 사이즈일 수도 있다. 어구 "N x N"은 수직 및 수평 치수들의 관점에서의 비디오 블록의 픽셀 치수들(예컨대, 8 픽셀들 x 8 픽셀들)을 지칭하도록 본 명세서에서 사용된다. 블록 내 픽셀들은 행들 및 열들로 배열될 수도 있다. 일부 실시예들에서, 블록들은 수직 방향에서와 동일한 수의 픽셀들을 수평 방향에서 갖지 않을 수도 있다. CU와 연관된 신택스 데이터는, 예를 들어, 하나 이상의 PU들로의 CU의 파티셔닝을 기술할 수도 있다. 파티셔닝 모드들은, CU가 인트라 예측 모드 인코딩되는지 또는 인터 예측 모드 인코딩되는지 간에 상이할 수도 있다. PU들은 형상이 정사각형이 아니도록 파티셔닝될 수도 있다. CU와 연관된 신택스 데이터는 또한, 예를 들어, CTU에 따라 하나 이상의 TU들로의 CU의 파티셔닝을 기술할 수도 있다. TU는 형상이 정사각형이거나 정사각형이 아닐 수 있다.
HEVC 표준에 따라, 변환들은 변환 유닛들(TU들)을 사용하여 수행될 수도 있다. TU들은 상이한 CU들에 대해 다양할 수도 있다. TU들은 주어진 CU 내의 PU들의 사이즈에 기초하여 사이징될 수도 있다. TU들은 PU들과 동일한 사이즈이거나 그 보다 더 작을 수도 있다. 일부 예들에서, CU에 대응하는 잔차 샘플들은 잔차 쿼드트리(RQT)로서 알려진 쿼드트리 구조를 사용하여 더 작은 유닛들로 세분화될 수도 있다. RQT의 리프 노드(leaf node)들은 TU들에 대응할 수도 있다. TU들에 연관되는 픽셀 차이 값들은 변환 계수들을 생성하도록 변환될 수도 있다. 그 후 변환 계수들은 인코더 엔진(106)에 의해 양자화될 수도 있다.
일단 비디오 데이터의 픽처들이 CU들로 파티셔닝되면, 인코더 엔진(106)은 예측 모드를 사용하여 각각의 PU를 예측한다. 그 후, 예측 유닛 또는 예측 블록은 원래의 비디오 데이터로부터 감산되어 잔차들을 얻는다(아래에 설명됨). 각각의 CU에 대해, 예측 모드는 신택스 데이터를 사용하여 비트스트림 내부에서 시그널링될 수도 있다. 예측 모드는 인트라 예측(또는 인트라 픽처 예측) 또는 인터 예측(또는 인터 픽처 예측)을 포함할 수도 있다. 인트라 예측은 픽처 내에서의 공간적으로 이웃하는 샘플들 간의 상관(correlation)을 활용한다. 예를 들어, 인트라 예측을 사용하여, 예를 들어 PU에 대한 평균값을 찾기 위한 DC 예측, PU에 평면 표면을 피팅(fitting) 하기 위한 평면 예측, 이웃 데이터로부터 외삽(extrapolate)하기 위한 방향 예측, 또는 임의의 다른 적절한 타입들의 예측을 사용하여 동일한 픽처에서의 이웃 이미지 데이터로부터 각각의 PU가 예측된다. 인터 예측은 이미지 샘플들의 블록에 대한 모션 보상된 예측을 도출하기 위해 픽처들 간의 시간적 상관을 사용한다. 예를 들어, 인터 예측을 사용하여, 각각의 PU는 (출력 순서에서 현재 픽처의 전 또는 후의) 하나 이상의 참조 픽처들에서의 이미지 데이터로부터의 모션 보상 예측을 사용하여 예측된다. 인터 픽처 또는 인트라 픽처 예측을 사용하여 픽처 영역을 코딩할지 여부의 결정은, 예를 들어 CU 레벨에서 이루어질 수도 있다.
일부 예들에서, 인코더 엔진(106) 및 디코더 엔진(116)(아래에서 더 상세히 설명됨)은 VVC에 따라 동작하도록 구성될 수도 있다. VVC에 따르면, (인코더 엔진(106) 및/또는 디코더 엔진(116)과 같은) 비디오 코더는 픽처를 복수의 코딩 트리 유닛들(CTU들)(여기서, 루마 샘플들의 CTB 및 크로마 샘플들의 하나 이상의 CTB들은, 샘플들에 대한 신택스와 함께, CTU로 지칭됨)로 파티셔닝한다. 비디오 코더는, 쿼드트리 이진 트리(QTBT) 구조 또는 멀티 타입 트리(MTT) 구조와 같은 트리 구조에 따라 CTU를 파티셔닝할 수 있다. QTBT 구조는, HEVC의 CU들, PU들, 및 TU들 사이의 구분과 같은 다수의 파티션 타입들의 개념들을 제거한다. QTBT 구조는, 쿼드트리 파티셔닝에 따라 파티셔닝된 제1 레벨, 및 이진 트리 파티셔닝에 따라 파티셔닝된 제2 레벨을 포함하는 2 개의 레벨들을 포함한다. QTBT 구조의 루트 노드(root node)는 CTU에 대응한다. 이진 트리들의 리프 노드들은 코딩 유닛들(CU들)에 대응한다.
MTT 파티셔닝 구조에서, 블록들은 쿼드트리 파티션, 이진 트리 파티션, 및 하나 이상의 타입들의 트리플 트리 파티션들을 사용하여 파티셔닝될 수도 있다. 트리플 트리 파티션은 블록이 3 개의 서브블록EMF로 스플리팅되는 파티션이다. 일부 예들에서, 트리플 트리 파티션은 중앙을 통과하여 원래의 블록을 분할하지 않으면서 블록을 3 개의 서브블록으로 분할한다. MTT에서의 파티셔닝 타입들(예를 들어, 쿼드트리, 이진 트리, 및 트리플 트리)은 대칭적일 수도 있고 또는 비대칭적일 수도 있다.
일부 예들에서, 비디오 코더는 단일 QTBT 또는 MTT 구조를 사용하여 루미넌스 및 색차 컴포넌트들의 각각을 나타낼 수 있는 한편, 다른 예들에서 비디오 코더는 루미넌스 컴포넌트를 위한 1 개의 QTBT 또는 MTT 구조 및 양자 모두의 색차 컴포넌트들을 위한 다른 QTBT 또는 MTT 구조 (또는 색차 컴포넌트들 각각을 위한 2 개의 QTBT 및/또는 MTT 구조들)와 같은 2 개 이상의 QTBT 또는 MTT 구조들을 사용할 수 있다.
비디오 코더는 HEVC당 쿼드트리 파티셔닝, QTBT 파티셔닝, MTT 파티셔닝, 또는 다른 파티셔닝 구조들을 사용하도록 구성될 수 있다. 예시적인 목적들을 위해, 본 명세서의 설명은 QTBT 파티셔닝을 참조할 수도 있다. 그러나 본 개시의 기법들은 또한, 쿼드트리 파티셔닝 또는 다른 타입들의 파티셔닝도 사용하도록 구성된 비디오 코더들에 적용될 수도 있음이 이해되어야 한다.
일부 예들에서, 픽처의 하나 이상의 슬라이스들은 슬라이스 타입을 할당받는다. 슬라이스 타입들은 인트라 코딩된 슬라이스(I-슬라이스), 인터 코딩된 P-슬라이스, 및 인터 코딩된 B-슬라이스를 포함한다. I-슬라이스(인트라 코딩된 프레임들, 독립적으로 디코딩가능함)는 오직 인트라 예측에 의해서만 코딩되는 픽처의 슬라이스이며, 따라서 독립적으로 디코딩가능한데 이는 I-슬라이스가 슬라이스의 임의의 예측 유닛 또는 예측 블록을 예측하기 위해 프레임 내의 데이터만을 필요로 하기 때문이다. P-슬라이스(단방향(uni-directional) 예측된 프레임들)는, 인트라 예측으로 그리고 단방향 인터 예측으로 코딩될 수도 있는 픽처의 슬라이스이다. P-슬라이스 내의 각각의 예측 유닛 또는 예측 블록은 인트라 예측 혹은 인터 예측으로 코딩된다. 인터 예측이 적용될 때, 예측 유닛 또는 예측 블록은 1 개의 참조 픽처에 의해서만 예측되고, 따라서 참조 샘플들은 오직 1 개의 프레임의 1 개의 참조 영역으로부터의 것이다. B-슬라이스(양방향(bi-directional) 예측 프레임들)는, 인트라 예측으로 그리고 인터 예측(예를 들어, 양방향 예측 혹은 단방향 예측)으로 코딩될 수도 있는 픽처의 슬라이스이다. B-슬라이스의 예측 유닛 또는 예측 블록은 2 개의 참조 픽처들로부터 양방향으로 예측될 수도 있으며, 여기서 각각의 픽처가 1 개의 참조 영역에 기여하고 2 개의 참조 영역들의 샘플 세트들이 (예를 들어, 동일한 가중치들로 또는 상이한 가중치들로) 가중되어 양방향 예측된 블록의 예측 신호를 생성한다. 전술한 바와 같이, 1 개의 픽처의 슬라이스들은 독립적으로 코딩된다. 일부 경우들에서, 픽처는 단 1 개의 슬라이스로서 코딩될 수 있다.
상기 언급된 바와 같이, 인트라 픽처 예측은 픽처 내에서의 공간적으로 이웃한 샘플들 간의 상관을 활용한다. 복수의 인트라 예측 모드들("인트라 모드들"로도 지칭됨)이 있다. 일부 예들에서, 루마 블록의 인트라 예측은 평면 모드, DC 모드, 및 33 개의 각도 모드들(예를 들어, 대각선 인트라 예측 모드들 및 대각선 인트라 예측 모드들에 인접한 각도 모드들)을 포함하여 35 개의 모드들을 포함한다. 인트라 예측의 35 개의 모드들은 아래의 표 1에 나타낸 바와 같이 인덱싱된다. 다른 예들에서, 33 개의 각도 모드들에 의해 이미 나타내지 않을 수도 있는 예측 각도들을 포함하는 더 많은 인트라 모드들이 정의될 수도 있다. 다른 예들에서, 각도 모드들과 연관된 예측 각도들은 HEVC에서 사용된 것들과 상이할 수도 있다.
표 1 - 인트라 예측 모드 및 연관된 명칭들의 명세
인터 픽처 예측은 이미지 샘플들의 블록에 대한 모션 보상된 예측을 도출하기 위해 픽처들 간 시간 상관을 사용한다. 병진(translational) 모션 모델을 사용하여, 이전에 디코딩된 픽처(참조 픽처)에서의 블록의 포지션은 모션 벡터(Δx, Δy)에 의해 표시되며, 여기서 Δx는 현재 블록의 포지션에 대한 참조 블록의 수평 변위를 특정하고 Δy는 현재 블록의 포지션에 대한 참조 블록의 수직 변위를 특정한다. 일부 경우들에서, 모션 벡터(Δx, Δy)는 정수 샘플 정확도(정수 정확도로도 지칭됨)에서의 것일 수 있으며, 이 경우 모션 벡터는 참조 프레임의 정수-화소(integer-pel) 그리드(또는 정수-픽셀 샘플링 그리드)를 가리킨다. 일부 경우들에서, 모션 벡터(Δx, Δy)는 참조 프레임의 정수-화소 그리드로 제한됨 없이, 기저의 오브젝트의 움직임을 보다 정확하게 캡처하기 위해 분수(fractional) 샘플 정확도(분수-화소(fractional-pel) 정확도 또는 비정수(non-integer) 정확도로도 지칭됨)의 것일 수 있다. 모션 벡터들의 정확도는 모션 벡터의 양자화 레벨에 의해 표현될 수도 있다. 예를 들어, 양자화 레벨은 정수 정확도(예컨대, 1픽셀) 또는 분수-화소 정확도(예컨대, 1/4픽셀, 1/2픽셀, 또는 다른 서브픽셀 값)일 수도 있다. 대응하는 모션 벡터가 분수 샘플 정확도를 가질 때 참조 픽처들 상에 보간이 적용되어 예측 신호를 도출한다. 예를 들어, 정수 포지션들에서 이용가능한 샘플들은 분수 포지션들에서 값들을 추정하기 위해 (예를 들어, 하나 이상의 보간 필터를 사용하여) 필터링될 수 있다. 이전에 디코딩된 참조 픽처는 참조 픽처 리스트에 대한 참조 인덱스(refIdx)에 의해 표시될 수 있다. 모션 벡터들 및 참조 인덱스들은 모션 파라미터들로 지칭될 수 있다. 단방향 예측 및 양방향 예측을 포함하는 두 종류의 인터 픽처 예측이 수행될 수 있다.
양방향 예측을 사용한 인터 예측으로, 2 개의 세트들의 모션 파라미터들(Δx 0, y 0, refIdx 0 및 Δx 1, y 1,refIdx 1)이 사용되어 (동일한 참조 픽처로부터 또는 가능하게는 상이한 참조 픽처들로부터) 2 개의 모션 보상된 예측치들을 생성한다. 예를 들어, 양방향 예측으로, 각각의 예측 블록은 2 개의 모션 보상된 예측 신호들을 사용하고, B 예측 유닛들을 생성한다. 그 다음, 2 개의 모션 보상된 예측치들이 결합되어 최종 모션 보상된 예측치를 얻는다. 예를 들어, 2 개의 모션 보상된 예측치들은 평균화에 의해 결합될 수 있다. 다른 예에서, 가중된 예측치가 사용될 수 있고, 이 경우 각각의 모션 보상된 예측치에 상이한 가중치들이 적용될 수 있다. 양방향 예측에 사용될 수 있는 참조 픽처들은, 리스트 0 및 리스트 1로 표기되는 2 개의 별개의 리스트들에 저장된다. 모션 파라미터들은 인코더에서 모션 추정 프로세스를 사용하여 도출될 수 있다.
단방향 예측을 사용한 인터 예측으로, 1 개의 세트의 모션 파라미터들(Δx 0, y 0,refIdx 0)가 사용되어 참조 픽처로부터 모션 보상 예측치를 생성한다. 예를 들어, 단방향 예측으로, 각각의 예측 블록은 최대 하나의 모션 보상된 예측 신호를 사용하고, P 예측 유닛들을 생성한다.
PU는 예측 프로세스에 관련한 데이터(예를 들어, 모션 파라미터들 또는 다른 적절한 데이터)를 포함할 수도 있다. 예를 들어, PU가 인트라 예측을 사용하여 인코딩될 때, PU는 PU에 대한 인트라 예측 모드를 기술하는 데이터를 포함할 수도 있다. 다른 예로서, PU가 인터 예측을 사용하여 인코딩될 때, PU는 PU에 대해 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU에 대해 모션 벡터를 정의하는 데이터는 예를 들어, 모션 벡터의 수평 컴포넌트(Δx), 모션 벡터의 수직 컴포넌트(Δ), 모션 벡터에 대한 해상도(예를 들어, 정수 정밀도, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 가리키는 참조 픽처, 참조 인덱스, 모션 벡터에 대한 참조 픽처 리스트(예를 들어, List 0, List 1, 또는 List C), 또는 이들의 임의의 조합을 기술할 수도 있다.
인트라 및/또는 인터 예측을 사용하여 예측을 수행한 후, 인코딩 디바이스(104)는 변환 및 양자화를 수행할 수 있다. 예를 들어, 예측에 후속하여, 인코더 엔진(106)은 PU에 대응하는 잔차 값들을 계산할 수도 있다. 잔차 값들은, 코딩되는 픽셀들의 현재 블록(PU)과 현재 블록을 예측하는데 사용되는 예측 블록(예를 들어, 현재 블록의 예측된 버전) 사이의 픽셀 차이 값들을 포함할 수도 있다. 예를 들어, (예컨대, 인터 예측 또는 인트라 예측을 사용하여) 예측 블록을 생성한 후, 인코더 엔진(106)은 현재 블록으로부터 예측 유닛에 의해 생성된 예측 블록을 감산함으로써 잔차 블록을 생성할 수 있다. 잔차 블록은 현재 블록의 픽셀 값들과 예측 블록의 픽셀 값들 사이의 차이들을 정량화하는 픽셀 차이 값들의 세트를 포함한다. 일부 예들에서, 잔차 블록은 2차원 블록 포맷(예컨대, 2차원 행렬 또는 픽셀 값들의 어레이)으로 표현될 수도 있다. 그러한 예들에서, 잔차 블록은 픽셀 값들의 2차원 표현이다.
예측이 수행된 후에 남아 있을 수도 있는 임의의 잔차 데이터는 블록 변환을 사용하여 변환되는데, 이는 이산 코사인 변환(DCT), 이산 사인 변환(DST), 정수 변환, 웨이블릿 변환, 다른 적절한 변환 함수, 또는 이들의 임의의 조합에 기초할 수도 있다. 일부 경우들에서, 하나 이상의 블록 변환들(예를 들어, 사이즈들 32 x 32, 16 x 16, 8 x 8, 4 x 4, 또는 다른 적절한 사이즈의 커넬)이 각각의 CU에서 잔차 데이터에 적용될 수도 있다. 일부 예들에서, 인코더 엔진(106)에 의해 구현되는 변환 및 양자화 프로세스들을 위해 TU가 사용될 수도 있다. 하나 이상의 PU들을 갖는 주어진 CU는 또한 하나 이상의 TU들을 포함할 수도 있다. 이하에 더 상세히 설명된 바와 같이, 잔차 값들은 블록 변환들을 사용하여 변환 계수들로 변환될 수도 있고, 그 후 엔트로피 코딩을 위한 직렬화된 변환 계수들을 생성하도록 TU들을 사용하여 양자화되고 스캐닝될 수도 있다.
일부 예들에서, CU의 PU들을 사용한 인트라 예측 또는 인터 예측 코딩에 후속하여, 인코더 엔진(106)은 CU의 TU들에 대한 잔차 데이터를 계산할 수도 있다. PU들은 공간적 도메인(또는 픽셀 도메인)에서의 픽셀 데이터를 포함할 수도 있다. 이전에 언급된 바와 같이, 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 PU들에 대응하는 예측 값들 사이의 픽셀 차이 값들에 대응할 수도 있다. 인코더 엔진(106)은 (PU들을 포함하는) CU에 대한 잔차 데이터를 포함하는 하나 이상의 TU들을 형성할 수도 있고, 그 후 TU들을 변환하여 CU에 대한 변환 계수들을 생성할 수도 있다. TU들은 블록 변환의 적용에 후속하는 변환 도메인에서의 계수들을 포함할 수도 있다.
인코더 엔진(106)은 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 변환 계수들을 양자화함으로써 추가 압축을 제공하여 계수들을 표현하기 위해 사용되는 데이터의 양을 감소시킨다. 예를 들어, 양자화는 계수들의 일부 또는 전부와 연관되는 비트 깊이를 감소시킬 수도 있다. 일 예에서, n비트 값을 갖는 계수는 양자화 동안 m비트 값으로 라운드 다운(round down)될 수도 있으며, 여기서 n은 m보다 크다.
일단 양자화가 수행되면, 코딩된 비디오 비트스트림은 양자화된 변환 계수들, 예측 정보(예를 들어, 예측 모드들, 모션 벡터들, 블록 벡터들 등), 파티셔닝 정보, 및 다른 신택스 데이터와 같은 임의의 다른 적합한 데이터를 포함한다. 그 다음, 코딩된 비디오 비트스트림의 상이한 엘리먼트들은 인코더 엔진(106)에 의해 엔트로피 인코딩될 수도 있다. 일부 예들에서, 인코더 엔진(106)은 미리 정의된 스캔 순서를 활용하여 양자화된 변환 계수들을 스캐닝하여, 엔트로피 인코딩될 수 있는 직렬화된 벡터를 생성할 수도 있다. 일부 예들에서, 인코더 엔진(106)은 적응적 스캔을 수행할 수도 있다. 벡터(예컨대, 1차원 벡터)를 형성하기 위해 양자화된 변환 계수들을 스캔한 이후, 인코더 엔진(106)은 그 벡터를 엔트로피 인코딩할 수도 있다. 예를 들어, 인코더 엔진(106)은 컨텍스트 적응적 가변 길이 코딩, 컨텍스트 적응적 이진 산술 코딩, 신택스 기반 컨텍스트 적응적 이진 산술 코딩, 확률 간격 파티셔닝 엔트로피 코딩, 또는 다른 적합한 엔트로피 인코딩 기법을 사용할 수도 있다.
인코딩 디바이스(104)의 출력부(110)는 인코딩된 비디오 비트스트림 데이터를 구성하는 NAL 유닛들을 통신 링크(120)를 통해 수신 디바이스의 디코딩 디바이스(112)로 전송할 수도 있다. 디코딩 디바이스(112)의 입력부(114)는 NAL 유닛들을 수신할 수도 있다. 통신 링크(120)는 무선 네트워크, 유선 네트워크, 또는 유선 및 무선 네트워크의 조합에 의해 제공된 채널을 포함할 수도 있다. 무선 네트워크는 임의의 무선 인터페이스 또는 무선 인터페이스들의 조합을 포함할 수도 있고, 임의의 적합한 무선 네트워크(예컨대, 인터넷 또는 다른 광역 네트워크, 패킷 기반 네트워크, WiFiTM, 무선 주파수(RF), UWB, WiFi-다이렉트, 셀룰러, 롱 텀 에볼루션(LTE), WiMaxTM 등)를 포함할 수도 있다. 유선 네트워크는 임의의 유선 인터페이스(예를 들어, 섬유, 이더넷, 전력선 이더넷, 동축 케이블을 통한 이더넷, 디지털 신호 라인(DSL) 등)를 포함할 수도 있다. 유선 및/또는 무선 네트워크들은 기지국들, 라우터들, 액세스 포인트들, 브릿지들, 게이트웨이들, 스위치들 등과 같은 다양한 장비를 사용하여 구현될 수도 있다. 인코딩된 비디오 비트스트림 데이터는, 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 수신 디바이스로 송신될 수도 있다.
일부 예들에서, 인코딩 디바이스(104)는 인코딩된 비디오 비트스트림 데이터를 스토리지(108)에 저장할 수도 있다. 출력부(110)는 인코더 엔진(106)으로부터 또는 스토리지(108)로부터 인코딩된 비디오 비트스트림 데이터를 검색(retrieve)할 수도 있다. 스토리지(108)는 다양한 분산된 또는 로컬 액세스된 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 예를 들어, 스토리지(108)는 하드 드라이브, 저장 디스크, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체를 포함할 수있다. 스토리지(108)는 또한 인터 예측에서의 사용을 위한 참조 픽처들을 저장하기 위한 디코딩된 픽처 버퍼(DPB)와 같은 하나 이상의 버퍼들을 포함할 수 있다. 추가 예에서, 스토리지(108)는, 소스 디바이스에 의해 생성된 인코딩된 비디오를 저장할 수도 있는 파일 서버 또는 다른 중간 스토리지 디바이스에 대응할 수 있다. 그러한 경우들에서, 디코딩 디바이스(112)를 포함하는 수신 디바이스는 스트리밍 또는 다운로드를 통해 스토리지 디바이스로부터 저장된 비디오 데이터에 액세스할 수 있다. 파일 서버는, 인코딩된 비디오 데이터를 저장하고 인코딩된 비디오 데이터를 수신 디바이스로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 (예를 들어, 웹 사이트용) 웹 서버, FTP 서버, NAS(network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 수신 디바이스는, 인터넷 접속을 포함한 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이는, 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하는 데 적합한 무선 채널(예를 들어, Wi-Fi 접속), 유선 접속(예를 들어, DSL, 케이블 모뎀 등), 또는 이들 양자의 조합을 포함할 수도 있다. 스토리지(108)로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.
디코딩 디바이스(112)의 입력부(114)는 인코딩된 비디오 비트스트림 데이터를 수신하고 비디오 비트스트림 데이터를 디코더 엔진(116)에, 또는 디코더 엔진(116)에 의한 추후 사용을 위해 스토리지(118)에 제공할 수도 있다. 예를 들어, 스토리지(118)는 인터 예측에서의 사용을 위한 참조 픽처들을 저장하기 위해 DPB를 포함할 수 있다. 디코딩 디바이스(112)를 포함하는 수신 디바이스는 스토리지(108)를 통해 디코딩될 인코딩된 비디오 데이터를 수신할 수 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고 수신 디바이스로 송신될 수도 있다. 인코딩된 비디오 데이터를 송신하기 위한 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를테면 무선 주파수(RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수 있다. 통신 매체는, 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷 기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스로부터 수신 디바이스로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
디코더 엔진(116)은 인코딩된 비디오 데이터를 구성하는 하나 이상의 코딩된 비디오 시퀀스의 엘리먼트들을 (예를 들어, 엔트로피 디코더를 사용하여) 엔트로피 디코딩하고 추출함으로써 인코딩된 비디오 비트스트림 데이터를 디코딩할 수도 있다. 그 후 디코더 엔진(116)은 인코딩된 비디오 비트스트림 데이터에 대해 리스케일링(rescaling)하고 역변환을 수행할 수도 있다. 그 후, 잔차 데이터가 디코더 엔진(116)의 예측 스테이지로 전달된다. 그 다음, 디코더 엔진(116)은 픽셀들의 블록(예컨대, PU)을 예측한다. 일부 예들에서, 예측은 역변환의 출력(잔차 데이터)에 더해진다.
비디오 디코딩 디바이스(112)는 디코딩된 비디오를 비디오 목적지 디바이스(122)에 출력할 수도 있으며, 비디오 목적지 디바이스는 디코딩된 비디오 데이터를 컨텐츠의 소비자에게 디스플레이하기 위한 디스플레이 또는 다른 출력 디바이스를 포함할 수도 있다. 일부 양태들에서, 비디오 목적지 디바이스(122)는 디코딩 디바이스(112)를 포함하는 수신 디바이스의 일부일 수도 있다. 일부 양태들에서, 비디오 목적지 디바이스(122)는 수신 디바이스 이외의 별도의 디바이스의 일부일 수도 있다.
일부 실시예들에서, 비디오 인코딩 디바이스(104) 및/또는 비디오 디코딩 디바이스(112)는 각각 오디오 인코딩 디바이스 및 오디오 디코딩 디바이스와 통합될 수도 있다. 비디오 인코딩 디바이스(104) 및/또는 비디오 디코딩 디바이스(112)는 또한, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들(DSP들), 주문형 집적 회로들(ASIC들), 필드 프로그래밍가능 게이트 어레이들(FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 임의의 조합들과 같은, 상기 설명된 코딩 기법들을 구현하기 위해 필요한 다른 하드웨어 또는 소프트웨어를 포함할 수도 있다. 비디오 인코딩 디바이스(104) 및 비디오 디코딩 디바이스(112)는 각각의 디바이스에서, 결합된 인코더/디코더(코덱)의 일부로서 통합될 수도 있다.
도 1에 도시된 예시적인 시스템은 본 명세서에서 사용될 수 있는 일 예시적인 예이다. 본 명세서에 설명된 기법들을 사용하여 비디오 데이터를 프로세싱하기 위한 기법들은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수 있다. 일반적으로 본 개시의 기법들이 비디오 인코딩 디바이스에 의해 수행되더라도, 기법들은 또한, 통상적으로 "CODEC"으로 지칭되는, 비디오 인코더-디코더에 의해 수행될 수도 있다. 더욱이, 본 개시의 기법들은 또한 비디오 프리프로세서에 의해 수행될 수도 있다. 소스 디바이스 및 수신 디바이스는 단지, 소스 디바이스가 수신 디바이스로의 송신을 위한 코딩된 비디오 데이터를 생성하는 그러한 코딩 디바이스들의 예들일 뿐이다. 일부 예들에서, 소스 및 수신 디바이스들은 디바이스들 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 따라서 예시적인 시스템들은, 예를 들어 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅 또는 비디오 텔레포니를 위해, 비디오 디바이스들 사이의 일방 또는 양방 비디오 송신을 지원할 수도 있다.
HEVC 표준의 확장들은, MV-HEVC로 지칭되는 멀티뷰 비디오 코딩 확장, 및 SHVC로 지칭되는 스케일러블 비디오 코딩 확장을 포함한다. MV-HEVC 및 SHVC 확장들은 레이어드 코딩의 개념을 공유하며, 여기서 상이한 레이어들이 인코딩된 비디오 비트스트림에 포함된다. 코딩된 비디오 시퀀스에서의 각각의 레이어는 고유 레이어 식별자(ID)로 어드레싱된다. 레이어 ID는, NAL 유닛이 연관되는 레이어를 식별하기 위해 NAL 유닛의 헤더에 존재할 수도 있다. MV-HEVC에서, 상이한 레이어들은 보통 비디오 비트스트림 내 동일한 장면의 상이한 뷰들을 나타낸다. SHVC에서, 상이한 공간적 해상도들 (또는 픽처 해상도) 또는 상이한 복원 충실도들로 비디오 비트스트림을 나타내는 상이한 스케일러블 레이어들이 제공된다. 스케일러블 레이어들은 베이스 레이어(레이어 ID = 0의) 및 하나 이상의 인핸스먼트 레이어들(레이어 ID들 = 1, 2, … n)을 포함할 수도 있다. 베이스 레이어는 HEVC의 제1 버전의 프로파일을 따르고, 비트스트림에서 가장 낮은 이용가능 레이어를 나타낸다. 인핸스먼트 레이어들은 베이스 레이어에 비해 증가된 공간적 해상도, 시간적 해상도 또는 프레임 레이트, 및/또는 복원 충실도(또는 품질)를 갖는다. 인핸스먼트 레이어들은 계층적(hierarchical)으로 조직되며 하위 레이어들에 의존할 수도 (또는 그렇지 않을 수도) 있다. 일부 예들에서, 상이한 레이어들은 단일 표준 코덱을 사용하여 코딩될 수도 있다(예컨대, 모든 레이어들이 HEVC, SHVC, 또는 다른 코딩 표준을 사용하여 인코딩됨). 일부 예들에서, 상이한 레이어들은 멀티 표준 코덱을 사용하여 코딩될 수도 있다. 예를 들어, 베이스 레이어는 AVC를 사용하여 코딩될 수도 있는 한편, 하나 이상의 인핸스먼트 레이어들은 HEVC 표준에 대한 SHVC 및/또는 MV-HEVC 확장들을 사용하여 코딩될 수도 있다.
전술한 바와 같이, 각각의 블록에 대해, 모션 정보(본 명세서에서는 모션 파라미터들로도 지칭됨)의 세트가 이용가능할 수 있다. 모션 정보의 세트는 순방향 및/또는 역방향 예측 방향들에 대한 모션 정보를 포함할 수 있다. 여기서, 순방향 및 역방향 예측 방향들은 양방향 예측 모드의 두 예측 방향들이고 용어들 "순방향" 및 "역방향"은 기하학적인 의미를 가질 필요는 없다. 대신에, 순방향 및 역방향은 현재 픽처, 슬라이스, 또는 블록의 참조 픽처 리스트 0(RefPicList0) 및 참조 픽처 리스트 1(RefPicList1)에 대응할 수 있다. 일부 예들에서, 오직 1 개의 참조 픽처 리스트만이 픽처, 슬라이스, 또는 블록에 대해 이용가능할 때, 오직 RefPicList0만이 이용가능하고 슬라이스의 각 블록의 모션 정보는 항상 순방향이다. 일부 예들에서, RefPicList0은 시간 상 현재 픽처에 선행하는 참조 픽처들을 포함하고, RefPicList1은 시간 상 현재 픽처에 후행하는 참조 픽처들을 포함한다. 일부 경우들에서, 연관된 참조 인덱스와 함께 모션 벡터가 디코딩 프로세스들에서 사용될 수 있다. 연관된 참조 인덱스를 갖는 그러한 모션 벡터는 모션 정보의 단방향 예측 세트로 표기된다.
각각의 예측 방향에 대해, 모션 정보는 참조 인덱스 및 모션 벡터를 포함할 수 있다. 일부 경우들에서, 간략화를 위해, 모션 벡터는 연관된 정보를 가질 수 있으며, 이로부터 모션 벡터는 연관된 참조 인덱스를 갖는다고 가정될 수 있다. 참조 인덱스는 현재 참조 픽처 리스트(RefPicList0 또는 RefPicList1)에서 참조 픽처를 식별하는데 사용될 수 있다. 모션 벡터는, 현재 픽처에서의 좌표 포지션으로부터 참조 인덱스에 의해 식별된 참조 픽처에서의 좌표로의 오프셋을 제공하는 수평 및 수직 컴포넌트을 갖는다. 예를 들어, 참조 인덱스는 현재 픽처에서의 블록에 대해 사용되어야 하는 특정 참조 픽처를 나타낼 수 있고, 모션 벡터는 참조 픽처에서의 베스트 매치된(best-matched) 블록(현재 블록에 가장 잘 매치하는 블록)이 참조 픽처의 어디에 있는지를 나타낼 수 있다.
픽처 순서 카운트(POC)는 픽처의 디스플레이 순서를 식별하기 위해 비디오 코딩 표준들에서 사용될 수 있다. 1 개 코딩된 비디오 시퀀스 내의 2 개의 픽처들이 동일한 POC 값을 가질 수도 있는 경우들이 있더라도, 1 개의 코딩된 비디오 시퀀스 내에서 동일한 POC 값을 갖는 2 개의 픽처들은 자주 발생하지 않는다. 다수의 코딩된 비디오 시퀀스들이 비트스트림에 존재할 때, 동일한 POC 값을 갖는 픽처들은 디코딩 순서의 관점에서 서로 더 가까울 수도 있다. 픽처들의 POC 값들은, 무엇보다도, 참조 픽처 리스트 구성, HEVC에서와 같은 참조 픽처 세트의 도출, 및/또는 모션 벡터 스케일링을 위해 사용될 수 있다.
H.264/AVC에서, 각각의 인터 매크로블록(MB)은, 무엇보다도, 1 개의 16x16 매크로블록 파티션; 2 개의 16x8 매크로블록 파티션들; 2 개의 8x16 매크로블록 파티션들; 및 4 개의 8x8 매크로블록 파티션들을 포함하여, 4개의 상이한 방식들로 파티셔닝될 수도 있다. 1 개의 매크로블록에서의 상이한 매크로블록 파티션들은 각각의 예측 방향에 대해 상이한 참조 인덱스 값들(예컨대, RefPicList0 및 RefPicList1에 대한 상이한 참조 인덱스 값들)을 가질 수도 있다.
일부 경우들에서, 매크로블록이 4 개의 8x8 매크로블록 파티션들로 파티셔닝되지 않을 때, 매크로블록은 각각의 예측 방향에서 각각의 매크로블록 파티션에 대해 단 1 개의 모션 벡터를 가질 수 있다. 일부 경우들에서, 매크로블록이 4 개의 8x8 매크로블록 파티션들로 파티셔닝될 때, 각각의 8x8 매크로블록 파티션은 서브블록들로 추가로 파티셔닝될 수 있으며, 이들의 각각은 각각의 예측 방향에서 상이한 모션 벡터를 가질 수 있다. 8x8 매크로블록 파티션은, 무엇보다도, 1 개의 8x8 서브블록; 2 개의 8x4 서브블록들; 2 개의 4x8 서브블록들; 및 4 개의 4x4 서브블록들을 포함하여, 상이한 방식들로 서브블록들로 분할될 수 있다. 각각의 서브블록은 각각의 예측 방향에서 상이한 모션 벡터를 가질 수 있다. 그러므로, 모션 벡터는 서브블록과 동일한 또는 그보다 높은 레벨에서 존재할 수 있다.
HEVC에서, 슬라이스에서의 최대 코딩 유닛은 코딩 트리 블록(CTB) 또는 코딩 트리 유닛(CTU)이라고 불린다. CTB는 쿼드트리를 포함하고, 그의 노드들은 코딩 유닛들이다. CTB의 사이즈는 HEVC 메인 프로파일에서 16x16 픽셀들 내지 64x64 픽셀들의 범위일 수 있다. 일부 경우들에서, 8x8 픽셀 CTB 사이즈들이 지원될 수 있다. CTB는 쿼드 트리 방식에서 코딩 유닛(CU)들로 재귀적으로 스플리팅될 수도 있다. CU는 CTB와 동일한 사이즈일 수도 있고 8x8 픽셀들만큼 작을 수도 있다. 일부 경우들에서, 각각의 코딩 유닛은 인트라 예측 모드 또는 인터 예측 모드와 같은 하나의 모드로 코딩된다. CU가 인터 예측 모드를 사용하여 인터 코딩될 때, CU는 2 개 또는 4 개의 예측 유닛(PU)들로 추가로 파티셔닝될 수도 있거나, 추가의 파티셔닝이 적용되지 않을 때 1 개의 PU로서 취급될 수도 있다. 2 개의 PU들이 1 개의 CU에 존재할 때, 2 개의 PU들은 절반 사이즈의 직사각형들 또는 CU의 사이즈의 1/4 또는 3/4인 2 개의 직사각형들일 수 있다.
CU가 인터 코딩될 때, 모션 정보의 하나의 세트가 각각의 PU에 대해 존재할 수 있으며, 이는 고유한 인터 예측 모드로 도출될 수 있다. 예를 들어, 각각의 PU는 모션 정보의 세트를 도출하기 위해 하나의 인터 예측 모드로 코딩될 수 있다. 일부 경우들에서, CU가 인트라 예측 모드를 사용하여 인트라 코딩될 때, PU 형상들은 2Nx2N 및 NxN일 수 있다. 각각의 PU 내에서, (크로마 예측 모드가 CU 레벨에서 시그널링되는 한편) 단일 인트라 예측 모드가 코딩된다. 일부 경우들에서, 현재 CU 사이즈가 SPS에서 정의된 최소 CU 사이즈와 동일할 때 NxN 인트라 PU 형상들이 허용된다.
HEVC에서의 모션 예측의 경우, 병합(merge) 모드 및 AMVP(advanced motion vector prediction) 모드를 포함하는, 예측 유닛(PU)에 대한 2 개의 인터 예측 모드들이 있다. 스킵은 병합의 특별한 경우로서 고려된다. AMVP 또는 병합 모드 중 어느 하나에서, 모션 벡터(MV) 후보 리스트는 다수의 모션 벡터 예측자들에 대해 유지된다. MV 후보 리스트로부터 하나의 후보를 취함으로써 현재 PU의, 병합 모드에서의 참조 인덱스들뿐만 아니라, 모션 벡터(들)이 생성된다.
일부 예들에서, MV 후보 리스트는 병합 모드를 위한 5 개까지의 후보들 그리고 AMVP 모드를 위한 2 개의 후보들을 포함한다. 다른 예들에서, 상이한 수들의 후보들이 병합 모드 및/또는 AMVP 모드를 위한 MV 후보 리스트에 포함될 수 있다. 병합 후보는 모션 정보의 세트를 포함할 수도 있다. 예를 들어, 모션 정보의 세트는 참조 픽처 리스트들(리스트 0 및 리스트 1) 및 참조 인덱스들 양자 모두에 대응하는 모션 벡터들을 포함할 수 있다. 병합 후보가 병합 인덱스에 의해 식별되면, 참조 픽처들이 현재 블록들의 예측을 위해 사용될 뿐만 아니라 연관된 모션 벡터들이 결정된다. 그러나, AMVP 모드 하에서, 리스트 0 또는 리스트 1 중 어느 하나로부터의 각각의 잠재적 예측 방향에 대해, AMVP 후보가 오직 모션 벡터만을 포함하기 때문에 참조 인덱스는 MV 후보 리스트에 MVP 예측자(MVP) 인덱스와 함께, 명시적으로 시그널링될 필요가 있다. AMVP 모드에서, 예측된 모션 벡터들은 추가로 정제될 수 있다.
병합 후보는 전체 세트의 모션 정보에 대응할 수도 있는 한편, AMVP 후보는 특정 예측 방향 및 참조 인덱스에 대한 하나의 모션 벡터를 포함할 수도 있다. 양자 모두의 모드들을 위한 후보들은 동일한 공간적 및 시간적 이웃 블록들로부터 유사하게 도출된다.
일부 예들에서, 병합 모드는 인터 예측된 PU로 하여금, 공간적으로 이웃하는 모션 데이터 포지션들의 그룹으로부터 선택된 모션 데이터 포지션 및 2 개의 시간적으로 병치(co-locate)된 모션 데이터 포지션들 중 하나를 포함하는 인터 예측된 PU로부터의 동일한 모션 벡터 또는 벡터들, 예측 방향, 및 참조 픽처 인덱스 또는 인덱스들을 상속하도록 허용한다. AMVP 모드의 경우, PU의 모션 벡터 또는 벡터들은 인코더에 의해 구성된 AMVP 후보 리스트로부터의 하나 이상의 모션 벡터 예측자들(MVP들)에 대하여 예측적으로 코딩될 수 있다. 일부 경우들에서, PU의 단일 방향 인터 예측을 위해, 인코더는 단일 AMVP 후보 리스트를 생성할 수 있다. 일부 경우들에서, PU의 양방향 예측을 위해, 인코더는 2 개의 AMVP 후보 리스드들을 생성할 수 있으며, 하나는 순방향 예측 방향으로부터의 공간적 및 시간적 이웃 PU들의 모션 데이터를 사용하고 하나는 역방향 예측 방향으로부터의 공간적 및 시간적 이웃 PU들의 모션 데이터를 사용한다.
양자의 모드들에 대한 후보들은 공간적 및/또는 시간적 이웃 블록들로부터 도출될 수 있다. 공간적 MV 후보들이 특정 PU(PU0)에 대해 이웃 블록들로부터 도출되지만, 그 블록들로부터 후보들을 생성하는 방법들은 병합 및 AMVP 모드들에 대해 상이하다. 병합 모드에서, 인코더는 다양한 모션 데이터 포지션들로부터 병합 후보들을 고려함으로써 병합 후보 리스트를 형성할 수 있다.
일부 경우들에서, 비디오 코더 하드웨어는 도 2a 및 도 2b에 도시된 바와 같이, 다수의 서브시스템들 및 프로세싱 파이프들을 포함할 수 있다. 일부 예들에서, 프로세싱 파이프들은 모션 추정, 모션 보상, 변환 및 양자화 등과 같은 다양한 비디오 프로세싱 동작들을 수행할 수 있다. 일부 경우들에서, 프로세싱 파이프들은 프로세싱 동작들을 병렬로 수행할 수 있다.
도 2a는 비디오 인코딩 하드웨어 엔진의 예시적인 아키텍처(200)를 예시하는 블록도이다. 일부 경우들에서, 아키텍처(200)는 도 1에 도시된 인코딩 디바이스(104)에 의해 구현될 수 있다. 일부 예들에서, 아키텍처(200)는 도 1에 도시된 인코딩 디바이스(104)의 인코더 엔진(106)에 의해 구현될 수 있다.
이 예에서, 비디오 인코딩 하드웨어 엔진의 아키텍처(200)는 제어 프로세서(210), 인터페이스(222), 비디오 스트림 프로세서(VSP)(212), 프로세싱 파이프들(214 내지 220), 직접 메모리 액세스(DMA) 서브시스템(230), 및 하나 이상의 버퍼들(232)을 포함할 수 있다. 일부 예들에서, 아키텍처(200)는 프레임들, 비디오들, 코딩 정보, 출력들 등과 같은 데이터를 저장하기 위한 메모리(240)를 포함할 수 있다. 다른 예들에서, 메모리(240)는 비디오 인코딩 하드웨어 엔진을 구현하는 코딩 디바이스 상의 외부 메모리일 수 있다.
인터페이스(222)는 비디오 인코딩 하드웨어 엔진 및/또는 비디오 인코딩 하드웨어 엔진 상의 시스템 버스 또는 통신 시스템을 통한 비디오 코딩 디바이스 및/또는 비디오 인코딩 하드웨어 엔진을 수행하는 코딩 디바이스의 컴포넌트들 사이에 데이터를 전송할 수 있다. 예를 들어, 인터페이스(222)는 제어 프로세서(210), VSP(212), 프로세싱 파이프들(214 내지 220), 직접 메모리 엑세스(DMA) 서브시스템(230), 및/또는 하나 이상의 버퍼들(232)을 비디오 인코딩 하드웨어 엔진 및/또는 코딩 디바이스 상의 시스템 버스와 접속시킬 수 있다. 일부 예들에서, 인터페이스(222)는 네트워크 온 칩(NoC)과 같은 네트워크 기반 통신 서브시스템을 포함할 수 있다.
DMA 서브시스템(230)은, 비디오 인코딩 하드웨어 엔진의 다른 컴포넌트들(예컨대, 아키텍처(200)에서의 다른 컴포넌트들)이 비디오 인코딩 하드웨어 엔진 및/또는 비디오 인코딩 하드웨어 엔진을 구현하는 비디오 코딩 디바이스 상의 메모리에 액세스하도록 허용할 수 있다. 예를 들어, DMA 서브시스템(230)은 메모리(240) 및/또는 하나 이상의 버퍼들(232)에 대한 액세스를 제공할 수 있다. 일부 예들에서, DMA 서브시스템(230)은 공통 메모리 유닛들 및 연관된 데이터 트래픽(예를 들어, 프레임(202), 블록들(204A 내지 204D), 비트스트림(236), 디코딩된 데이터(238) 등)에 대한 액세스를 관리할 수 있다.
메모리(240)는, 예를 들어 그리고 제한 없이, 하나 이상의 랜덤 액세스 메모리(RAM) 컴포넌트들, 판독 전용 메모리(ROM) 컴포넌트들, 캐시 메모리 컴포넌트들, 버퍼 컴포넌트들, 및/또는 다른 메모리 디바이스들과 같은 하나 이상의 내부 또는 외부 메모리 디바이스들을 포함할 수 있다. 메모리(240)는 프레임들, 프로세싱 파라미터들, 입력 데이터, 출력 데이터, 및/또는 임의의 다른 타입의 데이터와 같은, 비디오 인코딩 하드웨어 엔진 및/또는 비디오 코딩 디바이스에 의해 사용되는 데이터를 저장할 수 있다.
제어 프로세서(210)는 하나 이상의 프로세서들을 포함할 수 있다. 제어 프로세서(210)는 비디오 인코딩 하드웨어 엔진의 컴포넌트들(예컨대, 아키텍처(200)에서의 다른 컴포넌트들)을 제어 및/또는 프로그래밍할 수 있다. 일부 예들에서, 제어 프로세서(210)는 도 2a에 도시되지 않은 다른 드라이버들, 애플리케이션들, 및/또는 컴포넌트들과 인터페이싱할 수 있다. 예를 들어, 일부 경우들에서, 제어 프로세서(210)는 비디오 코딩 디바이스 상의 애플리케이션 프로세서와 인터페이싱할 수 있다.
VSP(212)는 비트스트림 파싱(parsing)(예를 들어, 네트워크 추상화 레이어, 픽처 레이어, 및 슬라이스 레이어를 구분함) 및 엔트로피 코딩 동작들을 수행할 수 있다. 일부 예들에서, VSP(212)는 가변 길이 인코딩과 같은 인코딩 기능들을 수행할 수 있다. 예를 들어, VSP(212)는 비트스트림(236)을 압축하기 위해 무손실 압축 알고리즘을 구현할 수 있다. 일부 예들에서, VSP(212)는 컨텍스트, 적응적 이진 산술 코딩(CABAC)과 같은 산술 코딩, 및/또는 임의의 다른 코딩 알고리즘을 수행할 수 있다.
프로세싱 파이프들(214 내지 220)은 모션 추정, 모션 보상, 변환 및 양자화, 이미지 디블로킹, 및/또는 임의의 다른 비디오 픽셀 동작들과 같은 비디오 픽셀 동작들을 수행할 수 있다. 프로세싱 파이프들(214 내지 220) (및/또는 각각의 개별 프로세싱 파이프)은 특정 비디오 픽셀 동작들을 병렬로 수행할 수 있다. 예를 들어, 각각의 프로세싱 파이프는 동시에 그리고/또는 상당히 병렬로 다수의 동작들을 수행(하고/하거나 데이터를 프로세싱)할 수 있다. 다른 예로서, 다수의 프로세싱 파이프들은 동시에 그리/또는 상당히 병렬로 동작들을 수행(하고/하거나 데이터를 프로세싱)할 수 있다.
일부 예들에서, 프로세싱 파이프들(214 내지 220)은 픽셀들, 블록들, 및/또는 프레임들을 병렬로(또는 실질적으로 병렬로) 프로세싱할 수 있다. 예를 들어, 프로세싱 파이프들(214 내지 220)은 프레임(202)의 블록들(204A, 204B, 204C, 204D)의 행들에 걸쳐 병렬로 비디오 픽셀 프로세싱 동작들을 수행할 수 있다. 다른 예로서, 도 2b를 참조하면, 프로세싱 파이프들(214 내지 220)은 다수의 프레임들(250, 252, 254, 256)에 대해 비디오 픽셀 프로세싱 동작들을 병렬로 수행할 수 있다. 일부 예들에서, 각각의 프로세싱 파이프는 하나 이상의 프레임들에 대해 병렬로 비디오 픽셀 프로세싱 동작들을 수행할 수 있다. 예를 들어, 프로세싱 파이프(214)는 하나 이상의 프레임들(250)에 대해 모션 추정, 모션 보상, 변환, 양자화, 및/또는 디블로킹 동작들을 병렬로 수행할 수 있다.
도 2a로 되돌아가면, 프로세싱 파이프들(214 내지 220)은 하나 이상의 버퍼들(232)에 및 이들로부터 비디오 픽셀 프로세싱 데이터(예컨대, 비디오 픽셀 프로세싱 출력들, 입력들, 파라미터들, 픽셀 데이터, 프로세싱 동기화 데이터 등)를 저장 및 검색할 수 있다. 일부 경우들에서, 하나 이상의 버퍼들(232)은 단일 버퍼를 포함할 수 있다. 다른 경우들에서, 하나 이상의 버퍼들(232)는 다수의 버퍼들을 포함할 수 있다. 일부 예들에서, 하나 이상의 버퍼들(232)은 글로벌 입력/출력 라인 버퍼 및 파이프 동기화 버퍼를 포함할 수 있다. 일부 경우들에서, 파이프 동기화 버퍼는 프로세싱 파이프들(214 내지 220)에 의해 수행되는 비디오 픽셀 프로세싱 동작들로부터의 데이터 및/또는 결과들을 동기화하기 위해 사용되는 데이터를 일시적으로 저장할 수 있다.
일부 예들에서, VSP(212)는 비디오 또는 프레임들의 시퀀스와 연관된 비트스트림(236)을 압축하고, 프로세싱 파이프들(214 내지 220)에 의한 프로세싱를 위해 비트스트림(236)과 연관된 엔트로피 디코딩된 데이터(238)를 저장할 수 있다. 일부 경우들에서 VSP(212)는, 이전에 언급된 바와 같이 메모리 컴포넌트들 및/또는 유닛들에 대한 액세스를 관리할 수 있는 DMA 서브시스템(230)을 사용하여 메모리에 및 메모리로부터 비트스트림(236)을 검색하고 엔트로피 디코딩된 데이터(238)를 저장할 수 있다. 프로세싱 파이프들(214 내지 220)은 (예컨대, DMA 서브시스템(230)을 통해) 엔트로피 디코딩된 데이터(238)를 검색할 수 있고, 비트스트림(236)과 연관된 프레임(202)의 블록들(204A 내지 204D)에 대해 (그리고/또는 도 2b에 도시된 바와 같은 프레임들(250 내지 256)에 대해) 비디오 픽셀 프로세싱 동작들을 수행할 수 있다.
프로세싱 파이프들(214 내지 220)은 전술한 바와 같이, 병렬로 비디오 픽셀 프로세싱 동작들을 수행할 수 있다. 프로세싱 파이프들(214 내지 220)은 (예를 들어, DMA 서브시스템(230)을 통해) 하나 이상의 버퍼들(232)로부터/내에 비디오 픽셀 프로세싱 입력들 및 출력들을 검색 및 저장할 수 있다. 예를 들어, 프로세싱 파이프(214)에 의해 구현되는 모션 추정 알고리즘은 블록(204A)에 대해 모션 추정을 수행하고, 블록(204A)에 대해 계산된 모션 추정 정보를 하나 이상의 버퍼들(232)에 저장할 수 있다. 프로세싱 파이프(214)에 의해 구현되는 모션 보상 알고리즘은 하나 이상의 버퍼들(232)로부터 모션 추정 정보를 검색하고 모션 추정 정보를 사용하여 블록(204A)에 대한 모션 보상을 수행할 수 있다. 모션 보상 알고리즘이 모션 보상을 수행하는 한편, 모션 추정 알고리즘은 다음 블록에 대한 모션 추정을 수행할 수 있다.
모션 보상 알고리즘은 블록(204A)에 대한 변환, 양자화 및 디블로킹을 수행하기 위해 변환, 양자화 및 디블로킹 알고리즘들에 의해 액세스되고 사용될 수 있는 하나 이상의 버퍼들(232)에 모션 보상 결과들을 저장할 수 있다. 모션 보상 알고리즘은, 변환, 양자화 및/또는 디블로킹 알고리즘들이 블록(204A)에 대한 변환, 양자화 및/또는 디블로킹을 수행하는 동안 다음 블록에 대한 모션 보상을 수행할 수 있다. 변환, 양자화 및 디블로킹 알고리즘들은 유사하게 블록(204A) 및 다음 블록에 대한 각각의 동작들을 병렬로 수행할 수 있다. 일부 예들에서, 모션 추정, 모션 보상, 변환, 양자화, 및 디블록킹 알고리즘들은 상이한 블록들에 대한 각각의 동작들을 병렬로 수행할 수 있다.
프로세싱 파이프들(214 내지 220)은 하드웨어 및/또는 소프트웨어 컴포넌트들에 의해 구현될 수 있다. 예를 들어, 프로세싱 파이프들(214 내지 220)은 하나 이상의 픽셀 프로세서들에 의해 구현될 수 있다. 일부 예들에서, 각각의 프로세싱 파이프는 하나 이상의 하드웨어 컴포넌트들에 의해 구현될 수 있다. 일부 경우들에서, 각각의 프로세싱 파이프는 도 3a에 예시된 파이프라인(300) 또는 도 3b에 예시된 수정된 파이프라인(340)과 같은 프로세싱 파이프의 파이프라인에서의 상이한 스테이지들을 구현하기 위해 상이한 하드웨어 유닛들 및/또는 컴포넌트들을 사용할 수 있다.
도 2a 및 도 2b에 도시된 프로세싱 파이프들의 수는 단순히 설명 목적들을 위해 제공되는 예일 뿐이다. 당업자는 아키텍처(200)가 도 2a 및 도 2b에 도시된 것보다 많거나 적은 프로세싱 파이프들을 포함할 수 있음을 이해할 것이다. 예를 들어, 아키텍처(200)에 의해 구현되는 프로세싱 파이프들의 수는 더 많거나 더 적은 프로세싱 파이프들을 포함하도록 증가 또는 감소될 수 있다. 또한, 아키텍처(200)가 특정 컴포넌트들을 포함하는 것으로 도시되지만, 당업자는 아키텍처(200)가 도 2a 및 도 2b에 도시된 것들보다 더 많거나 더 적은 컴포넌트들을 포함할 수 있음을 이해할 것이다. 예를 들어, 아키텍처(200)는 또한, 일부 경우들에서, 다른 메모리 디바이스들(예컨대, 하나 이상의 랜덤 액세스 메모리(RAM) 컴포넌트들, 판독 전용 메모리(ROM) 컴포넌트들, 캐시 메모리 컴포넌트들, 버퍼 컴포넌트들, 데이터베이스 컴포넌트들, 및/또는 다른 메모리 디바이스들), 프로세싱 디바이스들(예컨대, 하나 이상의 CPU들, GPU들, 및/또는 다른 프로세싱 디바이스들), 인터페이스들(예컨대, 내부 버스 등), 및/또는 도 2a 및 도 2b에 도시되지 않은 다른 컴포넌트들을 포함할 수 있다.
도 3a 및 도 3b는 프로세싱 파이프(214, 216, 218 또는 220)와 같은 단일 프로세싱 파이프에 의해 구현되는 동작들의 예시적인 파이프라인들을 예시하는 도면들이다. 도 3a는 5 개의 스테이지들의 픽셀 프로세싱 동작들을 포함하는 예시적인 파이프라인(300)을 예시하고, 도 3b는 2 개의 스테이지들의 픽셀 프로세싱 동작들을 구현하도록 수정된 예시적인 파이프라인(340)을 예시하며, 이는 추가적인 하드웨어 없이 (또는 더 적은 양의 추가적인 하드웨어로) 그리고 더 높은 실리콘 영역 효율로(예를 들어, 전체 실리콘 영역을 증가시키지 않고) 증가된 성능을 제공할 수 있다.
도 3a를 참조하면, 예시적인 파이프라인(300)에서의 픽셀 프로세싱 동작들의 5 개의 스테이지들은 모션 추정(310)을 위한 스테이지 330, 모션 보상(312)을 위한 스테이지 332, 순방향 변환 및 양자화(316)를 위한 스테이지 334, 역 변환 및 양자화(318)를 위한 스테이지 336 및 이미지 디블로킹(322)을 위한 스테이지 338를 포함할 수 있다.
일부 예들에서, 프로세싱 파이프는 파이프라인(300)의 5 개의 스테이지들(330 내지 338)을 병렬로 수행할 수 있다. 예를 들어, 프로세싱 파이프는 프레임의 LCU 또는 상이한 매크로블록에 대해 파이프라인(300)의 각 스테이지를 병렬로 수행할 수 있다. 예시하기 위해, 스테이지 330에서, 프로세싱 파이프는 블록에 대한 모션 정보를 결정하기 위해 현재 프레임(302)에서의 현재 블록에 대한 모션 추정(310)을 수행할 수 있다. 프로세싱 파이프는 현재 프레임(302) 및 참조 프레임(304)을 사용하여 모션 추정(310)을 수행할 수 있다. 모션 정보는 현재 블록에 대해 계산된 하나 이상의 모션 벡터들을 포함할 수 있다. 모션 정보는 또한 모션 추정(310)에서 사용되는 코딩 모드를 포함할 수 있다. 하나 이상의 모션 벡터들은 현재 블록을 위한 모션을 추정할 수 있다. 예를 들어, 모션 벡터는 참조 프레임(304) 내의 예측 블록에 대한 현재 프레임(302) 내의 현재 블록의 예측 유닛(PU)의 변위를 나타낼 수도 있다. 일부 예들에서, 예측 블록은 픽셀 차이 및/또는 시간적 리던던시의 관점에서 현재 블록의 PU와 밀접하게 매치하는 것으로 발견되는 블록을 포함할 수 있다.
스테이지 332에서, 프로세싱 파이프는 참조 프레임(304) 및 모션 추정(310)으로부터의 모션 정보를 사용하여 현재 블록을 위한 모션 보상(312) 및 이미지 감산(314)을 수행할 수 있다. 현재 블록을 위한 모션 보상(312) 및 이미지 감산(314)을 수행하는 동안, 프로세싱 파이프는 제2 블록에 대해 스테이지 330(예를 들어, 모션 추정(310))를 수행할 수 있다. 예를 들어, 프로세싱 파이프는 현재 블록을 위한 모션 보상(312) 및 이미지 감산(314) 및 제2 블록을 위한 모션 추정(310)을 병렬로 수행할 수 있다.
모션 보상(312)은 모션 추정(310)에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페치(fetch) 또는 생성하는 것을 포함할 수 있다. 일부 예들에서, 모션 보상(312)은 모션 벡터가 참조 픽처 리스트에서 표시하는 예측 블록을 위치시킬 수 있다. 이미지 감산(314)은 코딩되는 현재 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여 픽셀 차이 값들을 형성함으로써 잔차 블록을 형성할 수 있다. 픽셀 차이 값들은 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들을 포함할 수도 있다.
스테이지 334에서, 프로세싱 파이프는 모션 보상(312)으로부터의 잔차 데이터를 양자화된 변환 계수들로 변환하도록 순방향 변환 및 양자화(316)를 수행할 수 있다. 프로세싱 파이프는 이산 코사인 변환(DCT) 또는 개념적으로 유사한 변환과 같은 순방향 변환을 적용할 수 있다. 일부 예들에서, 순방향 변환은 잔차 데이터를 픽셀 도메인으로부터 주파수 도메인과 같은 변환 도메인으로 변환할 수 있다. 프로세싱 파이프는 비트 레이트를 추가로 감소시키도록 변환 계수들을 양자화할 수 있다. 양자화는 계수들 중 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수도 있다. 양자화도(degree of quantization)는 양자화 파라미터를 조정함으로써 수정될 수도 있다.
프로세싱 파이프는, 제2 블록에 대해 모션 보상(312)을 수행하고 제3 블록에 대해 모션 추정(310)을 수행하는 동안 잔차 데이터에 대해 순방향 변환 및 양자화(316)를 수행할 수 있다. 스테이지 336에서, 프로세싱 파이프는 순방향 변환 및 양자화(316)로부터의 양자화된 변환 계수들에 대해 역 변환 및 양자화(318)를 수행할 수 있다. 일부 예들에서, 역 변환 및 양자화(318)는 참조 블록으로서의 추후 사용을 위해 픽셀 도메인에서의 잔차 블록을 복원할 수 있다.
합산기(320)는 복원된 잔차 블록을 모션 보상(312)에 의해 생성된 모션 보상된 예측 블록에 가산하여 복원된 블록을 생성할 수 있다. 일부 예들에서, 복원된 블록은 상이한 블록을 예측하기 위해 스테이지들 330 및 332(예컨대, 모션 추정(310) 및 모션 보상(312))를 위한 참조 블록으로서 사용될 수 있다.
프로세싱 파이프는 제2 블록과 연관된 잔차 블록에 대해 스테이지 334(예컨대, 순방향 변환 및 양자화(316))를 수행하고, 제3 블록에 대해 스테이지 332(예컨대, 모션 보상(312))를 수행하고, 제4 블록에 대해 스테이지 330(예컨대, 모션 추정(310))를 수행하는 동안 스테이지 336(예컨대, 역 변환 및 양자화(318))를 수행할 수 있다.
스테이지 338에서, 프로세싱 파이프는 복원된 블록에 디블록킹(322)을 적용할 수 있다. 디블록킹(322)은 복원된 블록에 적용되는 하나 이상의 디블록킹 필터를 포함할 수 있다. 프로세싱 파이프는, 제2 블록과 연관된 양자화된 변환 계수들에 대해 스테이지 336(예컨대, 역 변환 및 양자화(318))를 수행하고, 제3 블록과 연관된 잔차 블록에 대해 스테이지 334(예컨대, 순방향 변환 및 양자화(316))를 수행하고, 제4 블록에 대해 스테이지 332(예컨대, 모션 보상(312))를 수행하고, 제5 블록에 대해 스테이지 330(예컨대, 모션 추정(310))를 수행하는 동안 복원된 블록에 대해 스테이지 338(예컨대, 디블로킹(322))을 수행할 수 있다.
일부 예들에서, 프로세싱 파이프는 예시적인 파이프라인(300)에서 각각의 스테이지(예컨대, 스테이지 330, 스테이지 332, 스테이지 334, 스테이지 336, 및 스테이지 338)를 수행하기 위해 하드웨어 및/또는 소프트웨어 컴포넌트들을 사용할 수 있다. 일부 예들에서, 프로세싱 파이프는 파이프라인(300) 내의 각각의 스테이지(예컨대, 스테이지 330, 스테이지 332, 스테이지 334, 스테이지 336, 및 스테이지 338)에 대해 하드웨어의 상이한 부분 및/또는 상이한 하드웨어 유닛 또는 컴포넌트를 사용할 수 있다.
일부 경우들에서, 파이프라인(300)은 도 3a에 도시된 것보다 많거나 적은 프로세싱 동작들 및/또는 스테이지들을 포함할 수 있다. 일부 예들에서, 파이프라인(300)은 모션 추정(310), 모션 보상(312) 및 (도 3a에 도시된 순방향 변환 및 양자화(316), 역 변환 및 양자화(318) 및/또는 디블로킹(322)에 추가로 또는 그 대신에) 도 3a에 도시되지 않은 하나 이상의 상이한 동작들을 포함할 수 있다.
도 3a에 도시된 예에서, 예시적인 파이프라인(300)의 각각의 스테이지(예컨대, 스테이지 330, 스테이지 332, 스테이지 334, 스테이지 336, 및 스테이지 338)는 30 FPS(frame-per-second)로 동작한다. 따라서, 이 예에서 파이프라인(300)은 30 FPS의 전체 성능을 가질 수 있다. 일부 경우들에서, 이는 현재 프레임(302)에서의 블록들을 프로세싱하기 위한 대략 33 밀리초(ms)의 시간 예산으로 변환될 수 있다. 도 3a의 예시적인 FPS 및 시간 예산은 단지 설명 목적들을 위해서 제공된 예시적인 예일 뿐이다. 당업자는 파이프라인(300)이 다른 프레임 레이트들 및 시간 예산들에 따라 동작할 수 있다는 것을 이해할 것이다.
일부 경우들에서, 추가적인 프로세싱 파이프들을 구현하고 추가적인 프로세싱 파이프들의 병렬 동작을 지원하기 위해 DMA 서브시스템(230) 내 메모리 풀을 증가시킴으로써 전체 성능이 증가될 수 있다. 예를 들어 파이프라인(300)의 전체 성능은, 파이프라인(300)을 구현하는 데 사용되는 프로세싱 파이프들의 수를 두 배로 하고 필요에 따라 메모리 풀을 증가시킴으로써 두 배가 될 수 있다. 일부 경우들에서, 프로세싱 파이프들은 비디오 인코딩 하드웨어 엔진의 하드웨어 영역의 대부분을 차지할 수 있다. 그러므로 프로세싱 파이프들을 두 배로 하는 것은, 비디오 인코딩 엔진의 전체 실리콘 영역을 거의 두 배가 되게 하는 결과를 초래할 수 있고, 따라서 이러한 성능 증가를 위한 하드웨어 비용을 상당히 증가시킬 수 있다. 파이프들의 수를 상이한 양만큼 증가시키는 것은 유사하게, 비디오 인코딩 엔진의 전체 실리콘 영역에서의 대응하는 상당한 증가를 초래할 수 있다.
일부 예들에서, 전술한 바와 같이 파이프들의 수를 증가시키는 대신에, 도 3b에 도시된 예시적인 수정된 파이프라인(340)과 같은, 수정된 파이프라인을 사용하여 실리콘 영역 (및 따라서 하드웨어 비용)의 이러한 증가 없이 동일한 (또는 상당히 유사한) 성능 부스트가 달성될 수 있다.
도 3b에서, 수정된 파이프라인(340)은 스테이지 342 및 스테이지 344를 포함하는, 각각의 프로세싱 파이프에 의해 수행되는 2 개의 스테이지들로 파이프라인을 분할한다. 스테이지 342는 모션 추정(350)을 포함하고, 스테이지 344는 모션 보상(352) 및 이미지 감산(354), 순방향 변환 및 양자화(356), 역 변환 및 양자화(358), 합산기(360), 및 디블로킹(362)을 포함한다.
일부 예들에서, 모션 추정(350), 모션 보상(352), 이미지 감산(354), 순방향 변환 및 양자화(356), 역 변환 및 양자화(358), 합산기(360), 및 디블로킹(362)은 도 3a에 도시된 모션 추정(310), 모션 보상(312), 이미지 감산(314), 순방향 변환 및 양자화(316), 역 변환 및 양자화(318), 합산기(320), 및/또는 디블로킹(322)에 대하여 설명된 바와 같이 구현될 수 있다. 다른 예들에서, 모션 추정(350), 모션 보상(352), 이미지 감산(354), 순방향 변환 및 양자화(356), 역 변환 및 양자화(358), 합산기(360), 및/또는 디블로킹(362)은 도 3a에 도시된 모션 추정(310), 모션 보상(312), 이미지 감산(314), 순방향 변환 및 양자화(316), 역 변환 및 양자화(318), 합산기(320), 및/또는 디블로킹(322)과 상이할 수 있다.
이전에 언급된 바와 같이, 모션 추정은 비디오 압축 알고리즘에서 계산적으로 가장 집약적인 프로세스일 수 있다. 예를 들어, 모션 추정은 각각의 프레임에 적용되는 상당히 반복적인 동작들을 수반할 수 있으며, 이는 하드웨어 리소스들에 큰 부담을 준다. 실제로, 모션 추정은 도 3a 및 도 3b에 도시된 모션 보상, 이미지 감산, 순방향 변환 및 양자화, 역 변환 및 양자화, 합산기, 및 디블로킹보다 상당히 계산적으로 더 집약적/복잡할 수 있다.
실리콘 영역 및 하드웨어 비용들의 대응하는 증가 없이 전체 비디오 코딩 성능을 증가시키기 위해, 수정된 파이프라인(340)은 제한된 수의 프레임들에 대해 스테이지 342에서 모션 추정(350)을 수행할 수 있고, 더 큰 세트의 프레임들(예를 들어, 시퀀스에서의 전체 세트의 프레임들)에 대해 스테이지 344를 수행할 때 제한된 수의 프레임들로부터의 모션 추정 정보를 사용할 수 있다. 예를 들어, 수정된 파이프라인(340)은 보다 높은 전체 성능을 달성하기 위해 스테이지 344보다 감소된 또는 더 낮은 프레임 레이트로 스테이지 342를 수행할 수 있다. 달리 말하면, 수정된 파이프라인(340)은 스테이지 342보다 더 높은 프레임 레이트로 스테이지 344를 수행할 수 있다.
예시를 위해, 도 3a의 스테이지 330 같이, 스테이지 342는 도 3b에서 30 FPS로 동작하는 것으로 도시된다. 그러나, 스테이지 344는 도 3b에서 60 FPS로 동작하는 것으로 도시되어 있으며, 스테이지들 342 및 344에서의 각각의 동작은 병렬로 수행된다. 따라서, 수정된 파이프라인(340)에서의 전체 성능은, 프로세싱 파이프들 또는 다른 하드웨어 컴포넌트들의 수를 증가시키지 않으면서, 도 3a에 도시된 30 FPS 성능과는 대조적으로, 60 FPS로 증가된다. 스테이지 342에서의 모션 추정(350)이 30 FPS에서 동작하기 때문에, 스테이지 342로부터의 모션 추정 정보는 스테이지 344에서 프로세싱되는 프레임들보다 더 적은 수의 프레임들에 대해 계산된다. 스테이지 344는 스테이지 342에서 프로세싱된 프레임들뿐만 아니라 스테이지 344에서 프로세싱된 추가적인 프레임들에 대해 이 모션 추정 정보를 사용할 수 있다. 추가적인 프레임들에 대해, 스테이지 344는 본 명세서에서 추가로 설명되는 바와 같이, 다른 프레임들로부터 예측되거나 보간된 모션 추정 정보를 사용할 수 있다. 추가 프레임들을 위한 모션 추정 정보를 예측하거나 보간하기 위한 동작들은 모션 추정(350)보다 계산적으로 상당히 덜 집약적일 수 있다. 이는, 스테이지 344가 추가적인 하드웨어 요건들 없이 그리고 높은 품질을 유지하면서 더 높은 프레임 레이트로 자신의 각각의 동작들을 수행할 수 있게 한다.
도시된 바와 같이, 스테이지 342에서, 프로세싱 파이프는 현재 프레임(302) 및 참조 프레임(304)을 사용하여 모션 추정(350)을 수행한다. 일부 예들에서, 프로세싱 파이프는 전체 현재 프레임에 대해 모션 추정(350)을 수행한다. 그 후 프로세싱 파이프는 모션 추정 정보(예를 들어, 모션 벡터들 및 코딩 모드들)를 메모리(240)에 저장한다. 일부 예들에서, 메모리(240)는 비디오 코딩 디바이스 상의 외부 메모리(예를 들어, 비디오 인코딩 엔진 외부)일 수 있다. 다른 예들에서, 메모리(240)는 다른 곳에 위치될 수 있다. 예를 들어, 메모리(240)는 비디오 인코딩 엔진 상의 내부 메모리일 수 있다.
스테이지 344에서, 프로세싱 파이프는 메모리(240)로부터 모션 추정 정보를 검색하고, 검색된 모션 추정 정보를 모션 보상(352)을 위해 사용한다. 스테이지 344에 비한 스테이지 342의 더 낮은 프레임 레이트가 주어지면, 검색된 모션 추정 정보는 다수의 프레임들에 대한 모션 추정 정보를 포함하지 않을 수도 있다. 예를 들어, 검색된 모션 추정 정보는 스테이지 342에 의해 프로세싱되지 않은 프레임들의 시퀀스에서의 임의의 프레임들에 대한 모션 추정 정보를 포함하지 않을 것이다. 그러한 프레임들에 대해, 프로세싱 파이프는 모션 벡터들 및 모드들을 추정 또는 예측할 수 있다.
일부 경우들에서, 프로세싱 파이프는 시간적 보간 또는 프리프로세싱(pre-processing) 방법을 사용하여 이러한 프레임들(스테이지 342에 의해 프로세싱되지 않은 프레임들) 각각에 대한 모션 벡터 및 모드를 보간하거나 외삽할 수 있다. 예를 들어, 프로세싱 파이프는 시간적으로 가장 가까운 프레임의 모션 벡터를 보간하거나 외삽할 수 있다. 일부 경우들에서, 프로세싱 파이프는 스테이지 342에 의해 프로세싱된 시간적으로 가장 가까운 프레임의 모션 벡터를 사용하여 프레임에 대한 모드 및 모션 벡터를 보간하거나 외삽할 수 있다. 다른 경우들에서, 프로세싱 파이프는 보간된 또는 외삽된 모션 벡터를 갖는 시간적으로 가장 가까운 프레임의 모션 벡터를 사용하여 프레임에 대한 모드 및 모션 벡터를 보간하거나 외삽할 수 있다.
일부 예들에서, 스테이지 342의 모션 추정(350)을 거치지 않은 프레임들에 대해, 프로세싱 파이프는 아래의 식 1에 나타낸 바와 같이 병진 모델을 사용하여 모션 추정(350)을 거친 가장 가까운 프레임으로부터 그들의 모션 벡터들을 추정할 수 있다:
식 (1)
여기서 는 참조 프레임이 k인 프레임 j로부터 유도된 코딩 유닛 i의 모션 벡터이고, 는 프레임들 i와 j 사이의 시간적 거리이다.
어떤 프레임들로부터 모션 벡터들을 추정할지를 결정할 때, 프로세싱 파이프는 프레임 의존성들을 고려할 수 있다. 예를 들어, 프로세싱 파이프는 도 4에 도시되고 아래에서 추가로 설명되는 바와 같이 프레임 의존성들을 고려하는 코딩 구조를 구현할 수 있다.
프로세싱 파이프는 스테이지 342로부터의 모션 추정 정보 및 스테이지 342를 스킵한 프레임들에 대한 추정된 모션 벡터들 및 모드들을 사용하여, 모든 프레임들에 대한 스테이지 344에서의 나머지 동작들을 완료할 수 있다. 예를 들어, 스테이지 342로부터의 모션 추정 정보 및 스테이지 342를 스킵한 프레임들에 대한 추정된 모션 벡터들 및 모드들을 사용하여, 프로세싱 파이프는 모션 보상(352), 이미지 감산(354), 순방향 변환 및 양자화(356), 역 변환 및 양자화(358), 합산기(360), 및 디블로킹(362)을 수행할 수 있다.
도 3b에서의 예시적인 프레임 레이트들, 상대적 프레임 레이트 비율들, 및 시간 정보는 단지 설명 목적으로 제공되는 예시적인 예들일 뿐이다. 당업자는 수정된 파이프라인(340) 및 수정된 파이프라인(340)에서의 스테이지들이 다른 프레임 레이트들, 프레임 레이트 비율들 및 시간 예산(time budget)들에 따라 동작할 수 있음을 이해할 것이다. 도 3b는 스테이지 342와 같은 프레임 레이트의 2 배로 동작하는 스테이지344를 예시하지만, 상대적 프레임 레이트들은 단지 설명 목적으로 제공되는 예시적인 예들일 뿐이다. 다른 상대적 프레임 레이트들 및 프레임 레이트 비율들이 또한 본 명세서에서 고려된다. 예를 들어, 일부 경우들에서, 스테이지 342의 프레임 레이트는 스테이지 344의 프레임 레이트의 3분의 1, 4분의1 등일 수 있다. 예시를 위해, 프로세싱 파이프는 스테이지 342를 30 FPS로 그리고 스테이지 344를 90 FPS로 구현할 수 있다. 이 예에서, 프로세싱 파이프는 스테이지 342에서 전체 프레임들 중 제3 프레임을 프로세싱하고, 나머지 프레임들에 대해 스테이지 342를 스킵할 수 있다.
도 4는 수정된 파이프라인(340)을 위한 예시적인 코딩 패턴(400)을 예시하는 도면이다. 코딩 패턴(400)은 본 명세서에서 추가로 설명되는 바와 같이, 프레임들을 프로세싱할 때 스테이지 342 및 스테이지 344에서의 동작들의 프로세싱 시간들 및 프레임 의존성들을 고려한다. 예를 들어, 모션 추정(ME)(350)은 모션 보상(MC)(352), 순방향 변환 및 양자화(FTQ)(356), 역 변환 및 양자화(ITQ)(358), 및 디블로킹(DB)(362)보다 더 시간 소모적이다. 코딩 패턴(400)은, 그 동작이 다른 동작(들)이 완료되기를 기다려야 하도록 프레임들의 프로세싱이 배열되는 것을 보장하기 위해 그러한 타이밍 정보를 고려할 수 있다.
이 예에서, 프레임 412는 스테이지 342에서 프로세싱되는 한편(예컨대, 동시에, 병렬로) 프레임들 406 및 408이 스테이지 344에서 프로세싱되고, 프레임 416은 스테이지 342에서 프로세싱되는 한편 프레임들 410 및 412은 스테이지 344에서 프로세싱되고, 프레임 420이 스테이지 342에서 프로세싱되는 한편 프레임들 414 및 416이 스테이지 344에서 프로세싱된다. 프레임 408은, 프레임 412가 스테이지 342에서 프로세싱되기 전에 그리고 프레임들 406 및 408이 스테이지 344에서 프로세싱되기 전에, 스테이지 342에서 프로세싱된다. 프레임들 402 및 404는 프레임 408이 스테이지 342에서 프로세싱되기 전에 스테이지들 342 및 344에서 프로세싱되고, 프레임들 418 및 420은 프레임 420이 스테이지 342에서 프로세싱되고 프레임들 414 및 416이 스테이지 344에서 프로세싱된 후에 스테이지 344에서 프로세싱된다.
도시된 바와 같이, 프레임 402는 프레임 408에 대한 참조 프레임이고, 프레임 404은 프레임 410에 대한 참조 프레임이고, 프레임 408은 프레임 416에 대한 참조 프레임이고, 프레임 412은 프레임 420에 대한 참조 프레임이다. 또한, 프레임 402은 프레임406에 대한 모션 벡터를 예측하는데 사용되는 참조 프레임이고, 프레임 404는 프레임 410에 대한 모션 벡터를 예측하는데 사용되는 참조 프레임이고, 프레임 408은 프레임 414에 대한 모션 벡터를 예측하는데 사용되는 참조 프레임이고, 프레임 412는 프레임 418에 대한 모션 벡터를 예측하는데 사용되는 참조 프레임이다.
프로세싱 파이프는 프레임들 402, 404, 408, 412, 416, 및 420에 대해 스테이지 342에서 모션 추정(350)을 수행한다. 한편, 프로세싱 파이프는 프레임들 406, 410, 414, 및 418에 대해 스테이지 342에서 모션 추정(350)을 스킵한다. 대신에, 프로세싱 파이프는 이전에 설명된 바와 같이 보간 또는 외삽을 사용하여 프레임들 406, 410, 414, 및 418에 대한 모션 벡터들 및 모드들을 예측한다. 이 예에서, 프레임 406에 대한 모션 벡터는 스테이지 344에서 (예를 들어, 보간 또는 외삽을 통해) 프레임 402으로부터 예측되고, 프레임 410에 대한 모션 벡터는 스테이지 344에서 프레임 404으로부터 예측되고, 프레임 414에 대한 모션 벡터는 스테이지 344에서 프레임 408로부터 예측되고, 프레임 418에 대한 모션 벡터는 스테이지 344에서 프레임 412으로부터 예측된다.
프레임들 406, 410, 414, 및 418에 대한 모션 벡터들을 예측하는데 사용되는 참조 프레임들은 단지 설명 목적으로 제공되는 예시적인 예들일 뿐이다. 프레임들의 특정 프레임 의존성들은 다른 패턴들이 구현되는 것을 허용할 수 있다. 예를 들어, 예시된 예에서, 프레임 414에 대한 모션 벡터를 예측하는데 프레임 408이 사용된다. 그러나, 대안적인 예에서, 프레임 414에 대한 모션 벡터를 예측하는데 프레임 410이 사용될 수 있다. 도 4에 도시된 바와 같이, 프레임 410은 프레임 414가 프로세싱될 때까지 스테이지 344에서 복원된다. 따라서, 프레임 414에 대한 모션 벡터를 예측하기 위해 프레임 410을 사용하는 것은 의존성 충돌/에러를 생성하지 않을 것이다. 일부 경우들에서, 프레임 414에 대한 모션 벡터 예측을 위한 참조 프레임으로서 프레임 408을 사용하는 것은 프레임 410을 사용하는 것보다 덜 복잡할 수도 있는데, 이는 프레임 414에 대한 모션이 프레임들 408 및 416에 대해 이전에 추정된 모션 사이의 어딘가에서 보다 용이하게 추정될 수도 있기 때문이다. 반면에, 프레임 410은 프레임 408보다 프레임 414에 시간적으로 더 가까워서 잔차가 더 낮을 수도 있다.
다른 프레임의 모션 벡터를 예측하기 위한 참조 프레임으로서 어떤 프레임을 사용할지의 결정은 선호도, 이점, 단점 및/또는 임의의 다른 인자들에 기초하여 미리 결정되거나 동적으로 이루어질 수 있다. 그러나, 이러한 결정들은 프레임 의존성들에 의해 제한된다. 예를 들어, 도 4의 프레임 412는 참조 프레임으로서 프레임 404를 사용한다. 이전에 설명된 바와 같이, 프레임 406 또는 408과 같은 시간적으로 더 가까운 프레임을 대신 사용하는 것에 특정 이점들이 있을 수 있다. 이 예에서, 프레임들 406 및 408은 프레임 404보다 시간적으로 더 가깝지만, 프레임들 406 및 408은 프레임 412이 스테이지 342에서 프로세싱될 때 스테이지 344에서 복원을 완료하지 않았다. 이는 프레 406 또는 408이 프레임 412에 대한 참조 프레임으로서 사용되는 것을 방지하는 의존성 에러를 생성한다. 유사하게, 프레임 410이 프레임 412에 시간적으로 더 가깝지만, 프레임 410은 또한, 프레임 412이 스테이지 342에서 프로세싱될 때 프레임 410이 복원을 완료(또는 심지어 시작)하지 않았으므로 프레임 412에 대한 참조 프레임으로서 사용될 수 없다.
도 4의 코딩 패턴(400)은 프레임들 전체의 프로세싱의 관점에서 설명된다. 그러나, 전술한 원리들는 서브프레임들의 프로세싱에 적용될 수 있다. 예를 들어, 프레임들은 서브프레임들로 스플리팅될 수 있고, 코딩 패턴(400)은 서브프레임들에 기초하고 그리고/또는 그에 대해 구현될 수 있다. 전체 프레임들 대신에 서브프레임들을 사용하는 것은 프레임 의존성들, 어떤 프레임들을 참조 프레임들로서 사용할지에 대한 옵션들, 및 코딩 효율에 영향을 미칠 수도 있다.
도 5는 효율적인 비디오 코딩을 위한 예시적인 프로세스(500)를 예시하는 플로우차트이다. 블록 502에서, 프로세스(500)는 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지(예컨대, 스테이지 342) 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하는 것을 포함할 수 있다. 제1 모션 벡터들은 제1 서브세트의 프레임들에 대해 모션 추정(예를 들어, 모션 추정(350))을 수행함으로써 결정될 수 있다. 일부 예들에서, 제1 모션 벡터들을 결정하는 것은 제1 서브세트의 프레임들에 대한 코딩 모드들 및 모션 벡터들을 결정하는 것을 포함할 수 있다.
일부 예들에서, 제1 모션 벡터들을 결정하는 것은, 제1 서브세트의 프레임들에서의 프레임에 대해, 프레임의 하나 이상의 블록들을 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하는 것; 프레임의 하나 이상의 블록들과 참조 프레임에서의 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 복수의 블록들로부터 예측 블록을 결정하는 것; 및 프레임의 하나 이상의 블록들의 제1 포지션을 참조 프레임과 연관된 예측 블록의 제2 포지션과 비교하는 것을 포함할 수 있다.
블록 504에서, 프로세스(500)는 제2 비디오 코딩 스테이지(예컨대, 스테이지 344)동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 것을 포함할 수 있다. 제2 서브세트의 프레임들은 제1 서브세트의 프레임들보다 많은 프레임들을 포함할 수 있다. 제2 서브세트의 프레임들은 제1 비디오 코딩 스테이지에서 프로세싱되지 않은 프레임들을 포함할 수 있다.
일부 예들에서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산될 수 있다. 일부 경우들에서, 제2 모션 벡터들의 일부로부터의 각각의 모션 벡터는 제1 서브세트의 프레임들로부터의 선택된 프레임(예를 들어, 참조 프레임)의 별개의 모션 벡터 및/또는 선택된 프레임과 모션 벡터와 연관된 특정 프레임(예를 들어, 모션 벡터가 결정되는 특정 프레임) 사이의 시간적 거리에 기초하여 계산된다.
일부 예들에서, 제2 모션 벡터들 중의 하나 이상의 모션 벡터들은 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 상기 하나 이상의 벡터들과 연관된 하나 이상의 프레임들과 상기 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산된다.
블록 506에서, 프로세스(500)는 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하는 것을 포함할 수 있다. 일부 예들에서, 제1 서브세트의 프레임들을 복원하는 것은 모션 보상을 적용하는 것, 하나 이상의 변환들 및 계수 양자화들을 적용하는 것 및/또는 하나 이상의 디블로킹 필터들을 적용하는 것을 포함할 수 있다. 예를 들어, 제1 서브세트의 프레임들을 복원하는 것은 모션 보상을 적용하는 것(예컨대, 모션 보상(352)), 순방향 변환들 및 양자화들을 적용하는 것(예컨대, 순방향 변환 및 양자화(356)), 역 변환들 및 양자화들을 적용하는 것(예컨대, 역 변환 및 양자화(358)), 및/또는 하나 이상의 디블로킹 필터들을 적용하는 것(예컨대, 디블로킹(362))을 포함할 수 있다.
블록 508에서, 프로세스(500)는 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하는 것을 포함할 수 있다. 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현될 수 있다. 또한, 제2 비디오 코딩 스테이지는 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현될 수 있다. 따라서, 제2 비디오 코딩 스테이지는 특정 인터벌 동안 제1 비디오 코딩 스테이지보다 더 많은 프레임들을 프로세싱할 수 있다. 일부 경우들에서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들은 제2 프레임 레이트로 복원된다.
일부 예들에서, 제2 서브세트의 프레임들을 복원하는 것은 모션 보상을 적용하는 것, 하나 이상의 변환들 및 계수 양자화들을 적용하는 것 및/또는 하나 이상의 디블로킹 필터들을 적용하는 것을 포함할 수 있다. 예를 들어, 제2 서브세트의 프레임들을 복원하는 것은 모션 보상을 적용하는 것(예컨대, 모션 보상(352)), 순방향 변환들 및 양자화들을 적용하는 것(예컨대, 순방향 변환 및 양자화(356)), 역 변환들 및 양자화들을 적용하는 것(예컨대, 역 변환 및 양자화(358)), 및/또는 하나 이상의 디블로킹 필터들을 적용하는 것(예컨대, 디블로킹(362))을 포함할 수 있다.
일부 경우들에서, 프로세스(500)는 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴(예컨대, 코딩 패턴(400))을 결정하는 것으로서, 코딩 패턴은 제1 모션 벡터들 각각 및 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩패턴을 결정하는 것; 및 그 코딩 패턴에 따라 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하는 것을 포함할 수 있다.
일부 예들에서, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 프로세싱 파이프라인(예컨대, 수정된 파이프라인(340))의 일부일 수 있다.
일부 예들에서, 코딩 패턴은 프레임 의존성들 및/또는 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리에 기초할 수 있다. 일부 경우들에서, 프레임 의존성들은 프레임들의 시퀀스에서의 각각의 프레임에 대해, 프레임을 코딩하는데 사용되는 참조 프레임이 복원되는 것을 완료해야 하는 요건을 포함할 수 있다.
일부 예들에서, 프로세스(500)는 제1 프레임 레이트와 연관된 각각의 인터벌에서, 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 모션 벡터를 결정하고, 그리고 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들을 복원하는 것을 포함할 수 있다. 일부 경우들에서, 프레임의 모션 벡터는 제1 모션 벡터들 중 적어도 하나를 포함할 수 있고 다수의 상이한 프레임들은 제2 비디오 코딩 스테이지와 연관된 제2 프레임 레이트에 기초할 수 있다.
일부 예들에서, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 전용 하드웨어 프로세싱 파이프(예컨대, 비디오 프로세싱 파이프(214, 216, 218, 또는 220))를 통해 구현된다. 일부 경우들에서, 전용 하드웨어 프로세싱 파이프는 하나 이상의 프로세서들 및/또는 프로세싱 컴포넌트들을 포함할 수 있다. 일부 예들에서, 전용 하드웨어 프로세싱 파이프는 디바이스에 의해 구현될 수 있고, 디바이스는 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들(예컨대, 비디오 프로세싱 파이프(214, 216, 218, 또는 220))을 구현할 수 있으며, 여기서 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들 각각은 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하도록 구성된다. 일부 예들에서, 전용 하드웨어 프로세싱 파이프 및 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들은 병렬로 동작할 수 있다.
일부 예들에서, 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정된다. 모션 추정 알고리즘은 보간 알고리즘과는 상이할 수 있다. 일부 예들에서, 모션 추정 알고리즘은 더 많은 프로세싱 동작들을 포함할 수 있고 그리고/또는 모션 추정 알고리즘보다 계산적으로 더 집약적일 수 있다.
일부 경우들에서, 프로세스(500)는 하드웨어 비디오 인코딩 엔진(예컨대, 도 2a 또는 도 2b에 도시된 아키텍처(200)를 갖는 비디오 인코딩 엔진)을 통해 구현될 수 있다. 일부 경우들에서, 프로세스(500)는 인코딩된 비디오 비트스트림을 생성하는 것을 포함할 수 있다. 인코딩된 비디오 비트스트림은 프레임들의 시퀀스를 포함할 수 있다. 일부 예들에서, 프로세스(500)는 인코딩된 비디오 비트스트림을 송신하는 것을 포함할 수 있다.
일부 예들에서, 본 명세서에서 설명된 프로세스들은 인코딩 디바이스(104), 디코딩 디바이스(112), 및/또는 임의의 다른 컴퓨팅 디바이스와 같은 컴퓨팅 디바이스 또는 장치에 의해 수행될 수도 있다. 일부 경우들에서, 컴퓨팅 디바이스 또는 장치는 본 명세서에 설명된 프로세스들의 단계들을 수행하도록 구성되는 디바이스의 프로세서, 마이크로프로세서, 마이크로컴퓨터, 또는 다른 컴포넌트를 포함할 수도 있다. 일부 예들에서, 컴퓨팅 디바이스 또는 장치는 비디오 프레임들을 포함하는 비디오 데이터(예컨대, 비디오 시퀀스)를 캡처하도록 구성된 카메라를 포함할 수도 있다. 예를 들어, 컴퓨팅 디바이스는 비디오 코덱을 포함하거나 포함하지 않을 수도 있는 카메라 디바이스를 포함할 수도 있다. 다른 예로서, 컴퓨팅 디바이스는 카메라를 갖는 모바일 디바이스(예를 들어, 디지털 카메라, IP 카메라 등과 같은 카메라 디바이스, 카메라를 포함하는 모바일 폰 또는 태블릿, 또는 카메라를 갖는 다른 타입의 디바이스)를 포함할 수도 있다. 일부 경우들에서, 컴퓨팅 디바이스는 이미지들을 디스플레이하기 위한 디스플레이를 포함할 수도 있다. 일부 예들에서, 비디오 데이터를 캡처하는 카메라 또는 다른 캡처 디바이스는 컴퓨팅 디바이스로부터 별개이며, 이 경우 컴퓨팅 디바이스는 캡처된 비디오 데이터를 수신한다. 컴퓨팅 디바이스는 비디오 데이터를 통신하도록 구성된 네트워크 인터페이스, 트랜시버, 및/또는 송신기를 더 포함할 수도 있다. 네트워크 인터페이스, 트랜시버, 및/또는 송신기는 인터넷 프로토콜(IP) 기반 데이터 또는 다른 네트워크 데이터를 통신하도록 구성될 수도 있다.
본 명세서에 설명된 프로세스들은 하드웨어, 컴퓨터 명령들, 또는 이들의 조합으로 구현될 수 있다. 컴퓨터 명령들의 맥락에서 동작들은, 하나 이상의 프로세서들에 의해 실행될 때 언급된 동작들을 수행하는, 하나 이상의 컴퓨터 판독가능 저장 매체들 상에 저장된 컴퓨터 실행가능 명령들을 나타낸다. 일반적으로, 컴퓨터 실행가능 명령들은 특정 기능들을 수행하거나 특정 데이터 타입들을 구현하는 루틴들, 프로그램들, 오브젝트들, 컴포넌트들, 데이터 구조들 등을 포함한다. 동작들이 설명된 순서는 제한으로서 해석되도록 의도되지 않고, 임의의 수의 상기 설명된 동작들은 프로세스들을 구현하기 위해 임의의 순서로 및/또는 병렬로 조합될 수 있다.
추가적으로, 본 명세서에서 설명된 프로세스들은 실행가능 명령들로 구성된 하나 이상의 컴퓨터 시스템들의 제어 하에서 수행될 수도 있고 하나 이상의 프로세서들 상에서 집합적으로 실행하는 코드(예를 들어, 실행가능 명령들, 하나 이상의 컴퓨터 프로그램들, 또는 하나 이상의 애플리케이션들)로서, 하드웨어에 의해, 또는 이들의 조합으로 구현될 수도 있다. 상기 언급된 바와 같이, 코드는 컴퓨터 판독가능 또는 머신 판독가능 저장 매체 상에, 예를 들어 하나 이상의 프로세서들에 의해 실행가능한 복수의 명령들을 포함하는 컴퓨터 프로그램의 형태로 저장될 수도 있다. 컴퓨터 판독가능 또는 머신 판독가능 저장 매체는 비일시적일 수도 있다.
본 명세서에서 논의된 코딩 기법들은 예시적인 비디오 인코딩 및 디코딩 시스템(예를 들어, 시스템(100))에서 구현될 수도 있다. 일부 예들에서, 시스템은 목적지 디바이스에 의해 추후의 시간에 디코딩될 인코딩된 비디오 데이터를 제공하는 소스 디바이스를 포함한다. 특히, 소스 디바이스는 비디오 데이터를 컴퓨터 판독가능 매체를 통해 목적지 디바이스에 제공한다. 소스 디바이스 및 목적지 디바이스는 데스크톱 컴퓨터들, 노트북(즉, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는, 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 및 목적지 디바이스가 무선 통신을 위해 갖춰질 수도 있다.
목적지 디바이스는 컴퓨터 판독가능 매체를 통해 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 컴퓨터 판독가능 매체는 인코딩된 비디오 데이터를 소스 디바이스로부터 목적지 디바이스로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 일 예에서 컴퓨터 판독가능 매체는, 소스 디바이스가 인코딩된 비디오 데이터를 실시간으로 목적지 디바이스에 직접적으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 목적지 디바이스로 송신될 수도 있다. 통신 매체는, 무선 주파수(RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는, 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷 기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스로부터 목적지 디바이스로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
일부 예들에서, 인코딩된 데이터는 출력 인터페이스로부터 스토리지 디바이스로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 스토리지 디바이스로부터 액세스될 수도 있다. 스토리지 디바이스는, 하드 드라이브, 블루 레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬 액세스된 데이터 저장 매체들 중 임의의 것을 포함할 수도 있다. 추가 예에서, 스토리지 디바이스는 소스 디바이스에 의해 생성된 인코딩된 비디오를 저장할 수도 있는 파일 서버 또는 다른 중간 스토리지 디바이스에 대응할 수도 있다. 목적지 디바이스는 스트리밍 또는 다운로드를 통해 스토리지 디바이스로부터 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는, 인코딩된 비디오 데이터를 저장하고 인코딩된 비디오 데이터를 목적지 디바이스로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 (예를 들어, 웹 사이트용) 웹 서버, FTP 서버, NAS(network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이는, 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하는 데 적합한 무선 채널(예를 들어, Wi-Fi 접속), 유선 접속(예를 들어, DSL, 케이블 모뎀 등), 또는 이들 양자의 조합을 포함할 수도 있다. 스토리지 디바이스로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.
본 개시의 기법들은 반드시 무선 애플리케이션들 또는 설정들에 한정되는 것은 아니다. 기법들은, 오버 디 에어(over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, DASH(dynamic adaptive streaming over HTTP)와 같은 인터넷 스트리밍 비디오 송신들, 데이터 저장 매체 상으로 인코딩된 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중 임의의 것의 지원으로 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 비디오 텔레포니와 같은 애플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
일 예에서, 소스 디바이스는 비디오 소스, 비디오 인코더, 및 출력 인터페이스를 포함한다. 목적지 디바이스는 입력 인터페이스, 비디오 디코더, 및 디스플레이 디바이스를 포함한다. 소스 디바이스의 비디오 인코더는 본 명세서에 개시된 기법들을 적용하도록 구성될 수도 있다. 다른 예들에서, 소스 디바이스 및 목적지 디바이스는 다른 컴포넌트들 또는 배열들을 포함할 수도 있다. 예를 들어, 소스 디바이스는 외부 카메라와 같은 외부 비디오 소스로부터 비디오 데이터를 수신할 수도 있다. 마찬가지로, 목적지 디바이스는 통합형 디스플레이 디바이스를 포함하기보다는, 외부 디스플레이 디바이스와 인터페이싱할 수도 있다.
상기 예시적인 시스템은 단지 일례일 뿐이다. 비디오 데이터를 병렬로 프로세싱하기 위한 기법들은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수도 있다. 일반적으로 본 개시의 기법들이 비디오 인코딩 디바이스에 의해 수행되더라도, 기법들은 또한, 통상적으로 "CODEC"으로 지칭되는, 비디오 인코더/디코더에 의해 수행될 수도 있다. 더욱이, 본 개시의 기법들은 또한 비디오 프리프로세서에 의해 수행될 수도 있다. 소스 디바이스 및 목적지 디바이스는, 소스 디바이스가 목적지 디바이스로의 송신을 위해 코딩된 비디오 데이터를 생성하는 이러한 코딩 디바이스들의 예들일 뿐이다. 일부 예들에서, 소스 및 목적지 디바이스들은 디바이스들 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 따라서 예시적인 시스템들은, 예를 들어 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅 또는 비디오 텔레포니를 위해, 비디오 디바이스들 사이의 일방 또는 양방 비디오 송신을 지원할 수도 있다.
비디오 소스는 비디오 카메라와 같은 비디오 캡처 디바이스, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스를 포함할 수도 있다. 추가 대안으로서, 비디오 소스는 라이브 비디오, 아카이브된 비디오 및 컴퓨터 생성된 비디오의 조합, 또는 소스 비디오로서 컴퓨터 그래픽스 기반 데이터를 생성할 수도 있다. 일부 경우들에서, 비디오 소스가 비디오 카메라인 경우, 소스 디바이스 및 목적지 디바이스는 이른바 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 위에서 언급된 바와 같이, 본 개시에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다. 각각의 경우에, 캡처된, 사전 캡처된, 또는 컴퓨터 생성된 비디오는 비디오 인코더에 의해 인코딩될 수도 있다. 그 후, 인코딩된 비디오 정보는 출력 인터페이스에 의해 컴퓨터 판독가능 매체 상으로 출력될 수도 있다.
언급된 바와 같이 컴퓨터 판독가능 매체는 무선 브로드캐스트 또는 유선 네트워크 송신과 같은 일시적인 매체들, 또는 하드 디스크, 플래시 드라이브, 컴팩트 디스크, 디지털 비디오 디스크, 블루레이 디스크, 또는 다른 컴퓨터 판독가능 매체들과 같은 저장 매체들(즉, 비일시적인 저장 매체들)을 포함할 수도 있다. 일부 예들에서, 네트워크 서버(도시되지 않음)는 인코딩된 비디오 데이터를 소스 디바이스로부터 수신하고 인코딩된 비디오 데이터를, 예를 들어 네트워크 송신을 통해, 목적지 디바이스에 제공할 수도 있다. 유사하게, 디스크 스탬핑 설비와 같은 매체 생산 설비의 컴퓨팅 디바이스는, 소스 디바이스로부터 인코딩된 비디오 데이터를 수신하고 그 인코딩된 비디오 데이터를 포함하는 디스크를 생산할 수도 있다. 따라서, 컴퓨터 판독가능 매체는 다양한 예들에서, 다양한 형태들의 하나 이상의 컴퓨터 판독가능 매체들을 포함하는 것으로 이해될 수도 있다.
목적지 디바이스의 입력 인터페이스는 컴퓨터 판독 가능 매체로부터 정보를 수신한다. 컴퓨터 판독가능 매체의 정보는, 블록들 및 다른 코딩된 유닛들, 예컨대 픽처들의 그룹(GOP)의 특성들 및/또는 프로세싱을 기술하는 신택스 엘리먼트들을 포함하는, 비디오 디코더에 의해 또한 사용되는, 비디오 인코더에 의해 정의되는 신택스 정보를 포함할 수도 있다. 디스플레이 디바이스가 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다. 본 출원의 다양한 실시예들이 설명되었다.
인코딩 디바이스(104) 및 디코딩 디바이스(112)의 구체적인 세부사항들이 도 6 및 도 7에 각각 도시된다. 도 6는 본 개시에서 설명된 기법들 중 하나 이상을 구현할 수도 있는 예시적인 인코딩 디바이스(104)를 예시하는 블록도이다. 인코딩 디바이스(104)는 예를 들어, 본 명세서에서 설명된 신택스 구조들(예컨대, VPS, SPS, PPS, 또는 다른 신택스 엘리먼트들의 신택스 구조들)을 생성할 수도 있다. 인코딩 디바이스(104)는 비디오 슬라이스들 내의 비디오 블록들의 인트라 예측 및 인터 예측 코딩을 수행할 수도 있다. 앞서 설명된 바와 같이, 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 공간적 리던던시를 감소시키거나 제거하기 위해 공간적 예측에, 적어도 부분적으로, 의존한다. 인터 코딩은 비디오 시퀀스의 인접한 또는 주위의 프레임들 내에서 시간적 리던던시를 감소하거나 제거하기 위해 시간적 예측에, 적어도 부분적으로, 의존한다. 인트라 모드(I 모드)는 여러 공간 기반 압축 모드들 중 임의의 것을 지칭할 수도 있다. 단방향 예측(P 모드) 또는 양방향 예측(B 모드)과 같은 인터 모드들은, 여러 시간 기반 압축 모드들 중 임의의 것을 지칭할 수도 있다.
인코딩 디바이스(104)는, 파티셔닝 유닛(35), 예측 프로세싱 유닛(41), 필터 유닛(63), 픽처 메모리(64), 합산기(50), 변환 프로세싱 유닛(52), 양자화 유닛(54), 및 엔트로피 인코딩 유닛(56)을 포함한다. 예측 프로세싱 유닛(41)은 모션 추정 유닛(42), 모션 보상 유닛(44), 및 인트라 예측 프로세싱 유닛(46)을 포함한다. 비디오 블록 복원을 위해, 인코딩 디바이스(104)는 또한 역양자화 유닛(58), 역변환 유닛(60), 및 합산기(62)를 포함한다. 필터 유닛(63)은 디블록킹 필터, 적응 루프 필터(ALF), 및 샘플 적응 오프셋(SAO) 필터와 같은 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛(63)이 인 루프(in loop) 필터인 것으로서 도 6에 도시되어 있지만, 다른 구성들에서, 필터 유닛(63)은 포스트 루프(post loop) 필터로서 구현될 수도 있다. 포스트 프로세싱 디바이스(57)가 인코딩 디바이스(104)에 의해 생성된 인코딩된 비디오 데이터에 대해 추가적인 프로세싱을 수행할 수도 있다. 본 개시의 기법들은 일부 경우들에서, 인코딩 디바이스(104)에 의해 구현될 수도 있다. 그러나, 다른 경우들에서, 본 개시의 기법들 중 하나 이상은 포스트 프로세싱 디바이스(57)에 의해 구현될 수도 있다.
도 6에 도시된 바와 같이, 인코딩 디바이스(104)는 비디오 데이터를 수신하고, 파티셔닝 유닛(35)은 데이터를 비디오 블록들로 파티셔닝한다. 파티셔닝은 또한, 예컨대 LCU들 및 CU들의 쿼드트리 구조에 따라, 비디오 블록 파티셔닝뿐 아니라 슬라이스들, 슬라이스 세그먼트들, 타일들, 또는 다른 더 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 인코딩 디바이스(104)는 일반적으로, 인코딩될 비디오 슬라이스 내의 비디오 블록들을 인코딩하는 컴포넌트들을 예시한다. 슬라이스는 다수의 비디오 블록들로 (그리고 가능하게는 타일들로 지칭되는 비디오 블록들의 세트들로) 분할될 수도 있다. 예측 프로세싱 유닛(41)은 에러 결과들(예를 들어, 코딩 레이트 및 왜곡 레벨 등)에 기초하여 현재의 비디오 블록에 대해, 복수의 인트라 예측 코딩 모드들 중 하나 또는 복수의 인터 예측 코딩 모드들 중 하나와 같은, 복수의 가능한 코딩 모드들 중 하나를 선택할 수도 있다. 예측 프로세싱 유닛(41)은 결과적인 인트라 또는 인터 코딩된 블록을 합산기(50)에 제공하여 잔차 블록 데이터를 생성하고, 합산기(62)에 제공하여 참조 픽처로서의 사용을 위해 인코딩된 블록을 복원할 수도 있다.
예측 프로세싱 유닛(41) 내의 인트라 예측 프로세싱 유닛(46)은 공간적 압축을 제공하기 위해 코딩될 현재 블록과 동일한 프레임 또는 슬라이스에서의 하나 이상의 이웃 블록들에 대한 현재 비디오 블록의 인트라 예측 코딩을 수행할 수도 있다. 예측 프로세싱 유닛(41) 내의 모션 추정 유닛(42) 및 모션 보상 유닛(44)은 시간적 압축을 제공하기 위해 하나 이상의 참조 픽처들에서의 하나 이상의 예측 블록들에 대한 현재 비디오 블록의 인터 예측 코딩을 수행한다.
모션 추정 유닛(42)은 비디오 시퀀스에 대해 미리 결정된 패턴에 따라 비디오 슬라이스에 대한 인터 예측 모드를 결정하도록 구성될 수도 있다. 미리 결정된 패턴은 시퀀스에서의 비디오 슬라이스들을, P 슬라이스들, B 슬라이스들 또는 GPB 슬라이스들로서 지정할 수도 있다. 모션 추정 유닛(42) 및 모션 보상 유닛(44)은 고도로 통합될 수도 있지만, 개념적인 목적들을 위해 별개로 예시된다. 모션 추정 유닛(42)에 의해 수행되는 모션 추정은, 비디오 블록들에 대해 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 모션 벡터는 예를 들어, 참조 픽처 내의 예측 블록에 대한 현재 비디오 프레임 또는 픽처 내의 비디오 블록의 예측 유닛(PU)의 변위를 나타낼 수도 있다.
예측 블록은 픽셀 차이의 관점에서 코딩될 비디오 블록의 PU와 밀접하게 매치되는 것으로 발견된 블록이며, 이는 절대 차의 합(SAD), 제곱 차의 합(SSD), 또는 다른 차이 메트릭들에 의해 결정될 수도 있다. 일부 예들에서, 인코딩 디바이스(104)는 픽처 메모리(64)에 저장된 참조 픽처들의 서브정수(sub-integer) 픽셀 포지션들에 대한 값들을 계산할 수도 있다. 예를 들어, 인코딩 디바이스(104)는 참조 픽처의 1/4 픽셀 포지션들, 1/8 픽셀 포지션들, 또는 다른 분수 픽셀 포지션들의 값들을 보간할 수도 있다. 따라서, 모션 추정 유닛(42)은 풀 픽셀 포지션들 및 분수 픽셀 포지션들에 대하여 모션 탐색을 수행하고 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.
모션 추정 유닛(42)은 PU의 포지션을 참조 픽처의 예측 블록의 포지션과 비교함으로써 인터 코딩된 슬라이스에서의 비디오 블록의 PU에 대한 모션 벡터를 계산한다. 참조 픽처는 제1 참조 픽처 리스트(List 0) 또는 제2 참조 픽처 리스트(List 1)로부터 선택될 수도 있으며, 이들 각각은 픽처 메모리(64)에 저장된 하나 이상의 참조 픽처들을 식별한다. 모션 추정 유닛(42)은 계산된 모션 벡터를 엔트로피 인코딩 유닛(56) 및 모션 보상 유닛(44)으로 전송한다.
모션 보상 유닛(44)에 의해 수행되는 모션 보상은, 모션 추정에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페칭 또는 생성하여, 가능하게는 서브픽셀 정밀도에 대한 보간들을 수행하는 것을 수반할 수도 있다. 현재 비디오 블록의 PU에 대한 모션 벡터를 수신 시, 모션 보상 유닛(44)은 참조 픽처 리스트에서 모션 벡터가 가리키는 예측 블록을 위치시킬 수도 있다. 인코딩 디바이스(104)는, 코딩되는 현재 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산함으로써 잔차 비디오 블록을 형성하여 픽셀 차이 값들을 형성한다. 픽셀 차이 값들은 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들 양자 모두를 포함할 수도 있다. 합산기(50)는 이 감산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛(44)은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 디코딩 디바이스(112)에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다.
인트라 예측 프로세싱 유닛(46)은, 위에 설명된 바와 같이, 모션 추정 유닛(42) 및 모션 보상 유닛(44)에 의해 수행되는 인터 예측에 대한 대안으로서, 현재 블록을 인트라 예측할 수도 있다. 특히, 인트라 예측 프로세싱 유닛(46)은 현재 블록을 인코딩하는 데 사용할 인트라 예측 모드를 결정할 수도 있다. 일부 예들에서 인트라 예측 프로세싱 유닛(46)은, 예를 들어 별도의 인코딩 패스들 동안에, 다양한 인트라 예측 모드들을 사용하여 현재 블록을 인코딩할 수도 있고, 인트라 예측 프로세싱 유닛(46)은 테스트된 모드들로부터 사용할 적절한 인트라 예측 모드를 선택할 수도 있다. 예를 들어, 인트라 예측 프로세싱 유닛(46)은 다양한 테스트된 인트라 예측 모드들을 위해 레이트 왜곡 분석을 사용하여 레이트 왜곡 값들을 계산할 수도 있고, 테스트된 모드들 중 최상의 레이트 왜곡 특성들을 갖는 인트라 예측 모드를 선택할 수도 있다. 레이트 왜곡 분석은 일반적으로, 인코딩된 블록과 인코딩된 블록을 생성하도록 인코딩되었던 원래의 인코딩되지 않은 블록 사이의 왜곡(또는 에러)의 양뿐만 아니라, 인코딩된 블록을 생성하는데 사용된 비트 레이트(즉, 비트들의 수)를 결정한다. 인트라 예측 프로세싱 유닛(46)은, 어느 인트라 예측 모드가 블록에 대한 최상의 레이트 왜곡 값을 보이는지를 결정하기 위해 다양한 인코딩된 블록들에 대한 왜곡들 및 레이트들로부터의 비율들을 계산할 수도 있다.
임의의 경우에서, 블록에 대한 인트라 예측 모드를 선택한 이후, 인트라 예측 프로세싱 유닛(46)은 블록에 대한 선택된 인트라 예측 모드를 표시하는 정보를 엔트로피 인코딩 유닛(56)에 제공할 수도 있다. 엔트로피 인코딩 유닛(56)은 선택된 인트라 예측 모드를 나타내는 정보를 인코딩할 수도 있다. 인코딩 디바이스(104)는 송신된 비트 스트림 구성 데이터에서, 다양한 블록들에 대한 인코딩 컨텍스트들의 정의들뿐만 아니라 그 컨텍스트들의 각각에 대해 사용할 가장 가능성있는 인트라 예측 모드, 인트라 예측 모드 인덱스 테이블, 및 수정된 인트라 예측 모드 인덱스 테이블의 표시들을 포함할 수도 있다. 비트스트림 구성 데이터는 복수의 인트라 예측 모드 인덱스 테이블들 및 복수의 수정된 인트라 예측 모드 인덱스 테이블들(코드워드 매핑 테이블들로도 지칭됨)을 포함할 수도 있다.
예측 프로세싱 유닛(41)이 인터 예측 또는 인트라 예측 중 어느 하나를 통해 현재 비디오 블록에 대한 예측 블록을 생성한 후, 인코딩 디바이스(104)는 현재 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU들에 포함될 수도 있고 변환 프로세싱 유닛(52)에 적용될 수도 있다. 변환 프로세싱 유닛(52)은, 이산 코사인 변환(DCT) 또는 개념적으로 유사한 변환과 같은 변환을 사용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환한다. 변환 프로세싱 유닛(52)은 잔차 비디오 데이터를 픽셀 도메인으로부터, 주파수 도메인과 같은 변환 도메인으로 컨버팅할 수도 있다.
변환 프로세싱 유닛(52)은 결과 변환 계수들을 양자화 유닛(54)에 전송할 수도 있다. 양자화 유닛(54)은 변환 계수들을 양자화하여 비트 레이트를 추가로 감소시킨다. 양자화 프로세스는 계수들 중 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수도 있다. 양자화도는 양자화 파라미터를 조정함으로써 수정될 수도 있다. 일부 예들에서, 그 후 양자화 유닛(54)은 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛(56)이 스캔을 수행할 수도 있다.
양자화에 후속하여, 엔트로피 인코딩 유닛(56)이 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛(56)은 컨텍스트 적응 가변 길이 코딩(CAVLC), 컨텍스트 적응 이진 산술 코딩(CABAC), 신택스 기반 컨텍스트 적응 이진 산술 코딩(SBAC), 확률 간격 파티셔닝 엔트로피(PIPE) 코딩 또는 다른 엔트로피 인코딩 기법을 수행할 수도 있다. 엔트로피 인코딩 유닛(56)에 의한 엔트로피 인코딩에 후속하여, 인코딩된 비트스트림은 디코딩 디바이스(112)로 송신되거나, 또는 디코딩 디바이스(112)에 의한 추후의 송신 또는 검색을 위해 아카이브될 수도 있다. 엔트로피 인코딩 유닛(56)은 또한, 코딩되는 현재 비디오 슬라이스에 대한 모션 벡터들 및 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.
역양자화 유닛(58) 및 역변환 프로세싱 유닛(60)은 역양자화 및 역변환을 각각 적용하여, 참조 픽처의 참조 블록으로서 추후의 사용을 위해 픽셀 도메인에서 잔차 블록을 복원한다. 모션 보상 유닛(44)은, 참조 픽처 리스트 내에서의 참조 픽처들 중 하나의 참조 픽처의 예측 블록에 잔차 블록을 가산함으로써 참조 블록을 계산할 수도 있다. 모션 보상 유닛(44)은 또한, 하나 이상의 보간 필터들을 복원된 잔차 블록에 적용하여 모션 추정에서의 사용을 위한 서브 정수 픽셀 값들을 계산할 수도 있다. 합산기(62)는 복원된 잔차 블록을 모션 보상 유닛(44)에 의해 생성된 모션 보상된 예측 블록에 가산하여, 픽처 메모리(64)에서의 저장을 위한 참조 블록을 생성한다. 참조 블록은, 후속 비디오 프레임 또는 픽처에서 블록을 인터 예측하기 위해 참조 블록으로서 모션 추정 유닛(42) 및 모션 보상 유닛(44)에 의해 사용될 수도 있다.
인코딩 디바이스(104)는 본 명세서에서 설명된 기법들 중 임의의 것을 수행할 수도 있다. 본 개시의 일부 기법들은 일반적으로 인코딩 디바이스(104)에 관하여 설명되었지만, 상기 언급된 바와 같이, 본 개시의 기법들 중 일부는 또한 포스트 프로세싱 디바이스(57)에 의해 구현될 수도 있다.
도 6의 인코딩 디바이스(104)는 본 명세서에서 설명된 변환 코딩 기법들 중 하나 이상을 수행하도록 구성된 비디오 인코더의 예를 나타낸다. 인코딩 디바이스(104)는 도 5에 관하여 상기 설명된 프로세스들을 포함하는, 본 명세서에서 설명된 기법들 중 임의의 것을 수행할 수도 있다.
도 7은 예시적인 디코딩 디바이스(112)를 예시하는 블록도이다. 디코딩 디바이스(112)는 엔트로피 디코딩 유닛(80), 예측 프로세싱 유닛(81), 역양자화 유닛(86), 역변환 프로세싱 유닛(88), 합산기(90), 필터 유닛(91), 및 픽처 메모리(92)를 포함한다. 예측 프로세싱 유닛(81)은 모션 보상 유닛(82)과 인트라 예측 프로세싱 유닛(84)을 포함한다. 디코딩 디바이스(112)는, 일부 예들에서, 도 6의 인코딩 디바이스(104)에 관하여 설명된 인코딩 패스에 일반적으로 상반하는(reciprocal) 디코딩 패스를 수행할 수도 있다.
디코딩 프로세스 동안, 디코딩 디바이스(112)는, 인코딩 디바이스(104)에 의해 전송된 연관된 신택스 엘리먼트들 및 인코딩된 비디오 슬라이스의 비디오 블록들을 나타내는 인코딩된 비디오 비트스트림을 수신한다. 일부 실시예들에서, 디코딩 디바이스(112)는 인코딩 디바이스(104)로부터 인코딩된 비디오 비트스트림을 수신할 수도 있다. 일부 실시예들에서, 디코딩 디바이스(112)는 서버, MANE(media-aware network element), 비디오 편집기/스플라이서, 또는 상기 설명된 기법들 중 하나 이상을 구현하도록 구성된 다른 그러한 디바이스와 같은 네트워크 엔티티(79)로부터 인코딩된 비디오 비트스트림을 수신할 수도 있다. 네트워크 엔티티(79)는 인코딩 디바이스(104)를 포함할 수도 또는 포함하지 않을 수도 있다. 본 개시에서 설명된 기법들 중 일부는, 네트워크 엔티티(79)가 인코딩된 비디오 비트스트림을 디코딩 디바이스(112)로 송신하기 전에 네트워크 엔티티(79)에 의해 구현될 수도 있다. 일부 비디오 디코딩 시스템들에서, 네트워크 엔티티(79) 및 디코딩 디바이스(112)는 별개의 디바이스들의 부분들일 수도 있는 한편, 다른 경우들에서, 네트워크 엔티티(79)에 관하여 설명된 기능성은 디코딩 디바이스(112)를 포함하는 동일한 디바이스에 의해 수행될 수도 있다.
디코딩 디바이스(112)의 엔트로피 디코딩 유닛(80)은 비트스트림을 엔트로피 디코딩하여, 양자화된 계수들, 모션 벡터들, 및 다른 신택스 엘리먼트들을 생성한다. 엔트로피 디코딩 유닛(80)은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛(81)으로 포워딩한다. 디코딩 디바이스(112)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 디코딩 유닛(80)은, VPS, SPS 및 PPS와 같은 하나 이상의 파라미터 세트들에서의 고정 길이 신택스 엘리먼트들 및 가변 길이 신택스 엘리먼트들 양자 모두를 프로세싱 및 파싱할 수도 있다.
비디오 슬라이스가 인트라 코딩된(I) 슬라이스로서 코딩되는 경우, 예측 프로세싱 유닛(81)의 인트라 예측 프로세싱 유닛(84)은 현재 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 시그널링된 인트라 예측 모드 및 데이터에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 생성할 수도 있다. 비디오 프레임이 인터 코딩된(즉, B, P 또는 GPB) 슬라이스로서 코딩된 경우, 예측 프로세싱 유닛(81)의 모션 보상 유닛(82)은 엔트로피 디코딩 유닛(80)으로부터 수신된 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록들을 생성한다. 예측 블록들은 참조 픽처 리스트 내에서의 참조 픽처들 중 하나로부터 생성될 수도 있다. 디코딩 디바이스(112)는 픽처 메모리(92)에 저장된 참조 픽처들에 기초하여 디폴트 구축 기법들을 사용하여 참조 프레임 리스트들 List 0 및 List 1을 구축할 수도 있다.
모션 보상 유닛(82)은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱함으로써 현재 비디오 슬라이스의 비디오 블록을 위한 예측 정보를 결정하고, 예측 정보를 사용하여, 디코딩되는 현재 비디오 블록을 위한 예측 블록들을 생성한다. 예를 들어, 모션 보상 유닛(82)은 파라미터 세트 내의 하나 이상의 신택스 엘리먼트들을 사용하여, 비디오 슬라이스의 비디오 블록들을 코딩하는데 사용되는 예측 모드(예를 들어, 인트라 예측 또는 인터 예측), 인터 예측 슬라이스 타입(예를 들어, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 하나 이상의 참조 픽처들 리스트들을 위한 구축 정보, 슬라이스의 각각의 인터 인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터 코딩된 비디오 블록에 대한 인터 예측 상태, 및 현재 비디오 슬라이스에서의 비디오 블록들을 디코딩하기 위한 다른 정보를 결정할 수도 있다.
모션 보상 유닛(82)은 또한 보간 필터들에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛(82)은 비디오 블록들의 인코딩 동안 인코딩 디바이스(104)에 의해 사용된 바와 같은 보간 필터들을 사용하여 참조 블록들의 서브정수 픽셀들에 대한 보간된 값들을 계산할 수도 있다. 이 경우에, 모션 보상 유닛(82)은 수신된 신택스 엘리먼트들로부터 인코딩 디바이스(104)에 의해 사용된 보간 필터들을 결정할 수도 있고, 그 보간 필터들을 사용하여 예측 블록들을 생성할 수도 있다.
역양자화 유닛(86)은, 비트스트림에서 제공되고 엔트로피 디코딩 유닛(80)에 의해 디코딩되는 양자화된 변환 계수들을 역양자화, 또는 탈양자화(de-quantize)한다. 역양자화 프로세스는 양자화도 및 마찬가지로, 적용되어야 하는 역양자화도(degree of inverse quantization)를 결정하기 위해 비디오 슬라이스에서의 각각의 비디오 블록에 대해 인코딩 디바이스(104)에 의해 계산된 양자화 파라미터의 사용을 포함할 수도 있다. 역변환 프로세싱 유닛(88)은 역변환(예컨대, 역DCT 또는 다른 적합한 역변환), 역정수변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수들에 적용하여 픽셀 도메인에서 잔차 블록들을 생성한다.
모션 보상 유닛(82)이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 블록에 대한 예측 블록을 생성한 후, 디코딩 디바이스(112)는 역변환 유닛(88)으로부터의 잔차 블록들을 모션 보상 유닛(82)에 의해 생성된 대응하는 예측 블록들과 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기(90)는 이 합산 동작을 수행하는 컴포넌트 또는 컴포넌트들을 표현한다. 원하는 경우, (코딩 루프 내 또는 코딩 루프 후 중 어느 하나에서) 루프 필터들은 또한 픽셀 천이들을 평활화하거나, 달리 비디오 품질을 개선하는데 사용될 수도 있다. 필터 유닛(91)은 디블록킹 필터, 적응 루프 필터(ALF), 및 샘플 적응 오프셋(SAO) 필터와 같은 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛(91)이 인 루프 필터인 것으로서 도 7에 도시되어 있지만, 다른 구성들에서, 필터 유닛(91)은 포스트 루프 필터로서 구현될 수도 있다. 그 후, 주어진 프레임 또는 픽처에서의 디코딩된 비디오 블록들은 픽처 메모리(92)에 저장되며, 픽처 메모리는 후속적인 모션 보상을 위해 사용되는 참조 픽처들을 저장한다. 픽처 메모리(92)는 또한, 도 1에 도시된 비디오 목적지 디바이스(122)와 같은 디스플레이 디바이스 상에서의 추후 프리젠테이션을 위해 디코딩된 비디오를 저장한다.
도 7의 디코딩 디바이스(112)는 본 명세서에서 설명된 변환 코딩 기법들 중 하나 이상을 수행하도록 구성된 비디오 디코더의 예를 나타낸다. 디코딩 디바이스(112)는 도 5에 관하여 상기 설명된 프로세스(500)을 포함하는, 본 명세서에서 설명된 기법들 중 임의의 것을 수행할 수도 있다.
전술한 설명에서, 본 출원의 양태들은 그의 특정 실시예들을 참조하여 설명되지만, 당업자는 본 출원의 주제가 이에 제한되지 않음을 인식할 것이다. 따라서, 본 출원의 예시적인 실시예들이 본 명세서에서 상세히 설명되었지만, 발명적 개념들은 달리 다양하게 구현되고 채용될 수도 있음이, 그리고 첨부된 청구항들은 종래 기술에 의해 한정되는 것을 제외하고는 그러한 변동들을 포함하는 것으로 해석되도록 의도됨이 이해되어야 한다. 상기 설명된 주제의 다양한 특징들 및 양태들은 개별적으로 또는 공동으로 사용될 수도 있다. 더욱이, 실시예들은 본 명세서의 보다 폭넓은 사상 및 범위로부터 일탈함없이 본 명세서에서 설명된 것들을 넘어서는 임의의 수의 환경들 및 애플리케이션들에서 활용될 수 있다. 본 명세서 및 도면들은, 이에 따라, 제한적이기 보다는 예시적인 것으로서 간주되어야 한다. 예시의 목적들을 위해, 방법들은 특정 순서로 설명되었다. 대안적인 실시예들에서, 방법들은 설명된 것과는 상이한 순서로 수행될 수도 있음이 이해되어야 한다.
당업자는, 본 명세서에 사용된 미만("<") 및 초과(">") 기호들 또는 용어 본 설명의 범위로부터 일탈함 없이 이하("≤") 및 이상("≥") 기호들로 각각 교체될 수 있음을 이해할 것이다.
컴포넌트들이 특정 동작들을 수행하도록 "구성되는" 것으로 기술되는 경우, 그러한 구성은 예를 들어, 그 동작을 수행하도록 전자 회로들 또는 다른 하드웨어를 설계함으로써, 그 동작을 수행하도록 프로그래밍가능 전자 회로(예를 들어, 마이크로프로세서 또는 다른 적합한 전자 회로들)를 프로그래밍함으로써, 또는 이들의 임의의 조합에 의해 달성될 수 있다.
세트 "중 적어도 하나" 또는 세트 "중 하나 이상"을 언급하는 청구항 언어 또는 다른 언어는 세트의 하나의 멤버 또는 (임의의 조합의) 세트의 다수의 멤버들이 청구항을 충족하는 것을 나타낸다. 예를 들어, "A 및 B 중 적어도 하나"를 언급하는 청구항 언어는 A, B, 또는 A 및 B를 의미한다. 다른 예에서, "A, B, 및 C 중 적어도 하나"를 언급하는 청구항 언어는 A, B, C, 또는 A 및 B, 또는 A 및 C, 또는 B 및 C, 또는 A 및 B 및 C를 의미한다. 세트 "중 적어도 하나" 및/또는 세트 중 "하나 이상"이라는 언어는 세트를 그 세트에 열거된 항목들로 한정하지 않는다. 예를 들어, "A 및 B 중 적어도 하나"를 언급하는 청구항 언어는 A, B, 또는 A 및 B를 의미할 수 있고, A 및 B의 세트에서 열거되지 않은 항목들을 추가적으로 포함할 수 있다.
본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 펌웨어, 또는 이들의 조합들로서 구현될 수도 있다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명백히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들이 일반적으로 그들의 기능성의 관점으로 위에서 설명되었다. 그러한 기능성이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 전체 시스템에 부과된 설계 제약들 및 특정한 애플리케이션에 따른다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 본 출원의 범위로부터의 일탈을 야기하는 것으로서 해석되지는 않아야 한다.
본 명세서에서 설명된 기법들은 또한 전자 하드웨어, 컴퓨터 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 그러한 기법들은, 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하여 다수의 사용들을 갖는 집적 회로 디바이스들과 같은 임의의 다양한 디바이스들에서 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명된 임의의 특징들은 집적된 로직 디바이스들에서 함께 또는 이산의 그러나 상호동작가능한 로직 디바이스들로서 별도로 구현될 수도 있다. 소프트웨어에서 구현되는 경우, 실행될 때 상기 설명된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 기법들이 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있으며, 이는 패키징 재료들을 포함할 수도 있다. 컴퓨터 판독가능 매체는 동기식 동적 랜덤 액세스 메모리(SDRAM)와 같은 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 비휘발성 랜덤 액세스 메모리(NVRAM), 전기적으로 소거가능한 프로래밍가능 판독 전용 메모리(EEPROM), FLASH 메모리, 자기 또는 광학 데이터 저장 매체들 등과 같은 메모리 또는 데이터 저장 매체들을 포함할 수도 있다. 기법들은, 추가적으로 또는 대안적으로, 전파된 신호들 또는 파동들과 같이, 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 캐리 또는 통신하고 컴퓨터에 의해 액세스, 판독, 및/또는 실행될 수 있는 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는, 하나 이상의 디지털 신호 프로세서(DSP)들, 범용 마이크로프로세서들, 주문형 집적 회로(ASIC)들, 필드 프로그래밍가능 로직 어레이(FPGA)들, 또는 다른 등가의 집적된 또는 이산의 로직 회로부와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시에서 설명된 기법들 중 임의의 것을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다. 따라서, 본 명세서에 사용된 바와 같은, 용어 "프로세서"는 전술한 구조의 임의의 구조, 전술한 구조의 임의의 조합, 또는 본 명세서에 설명된 기법들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 추가로, 일부 양태들에서, 본 명세서에 설명된 기능성은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공되거나 또는 결합된 비디오 인코더-디코더(CODEC)에 통합될 수도 있다.
본 개시의 예시적인 예들은 다음을 포함한다:
양태 1: 비디오 데이터를 프로세싱하기 위한 방법으로서, 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하는 단계; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 단계로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하는 단계; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하는 단계; 및 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하는 단계를 포함하며, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현되는, 방법.
양태 2: 양태 1에 있어서, 제2 모션 벡터들의 적어도 일부로부터의 각각의 모션 벡터는, 제1 서브세트의 프레임들로부터의 선택된 프레임의 별개의 모션 벡터 및 각각의 모션 벡터와 연관된 특정 프레임과 선택된 프레임 사이의 시간적 거리에 기초하여 계산되는, 방법.
양태 3: 양태 1 내지 양태 2 중 임의의 것에 있어서, 제1 모션 벡터들을 추정하는 것은: 제1 서브세트의 프레임들에서의 프레임에 대해, 프레임의 하나 이상의 블록들을 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하는 것; 프레임의 하나 이상의 블록들과 참조 프레임에서의 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 복수의 블록들로부터 예측 블록을 결정하는 것; 및 프레임의 하나 이상의 블록들의 제1 포지션을 참조 프레임과 연관된 예측 블록의 제2 포지션과 비교하는 것을 포함하는, 방법.
양태 4: 양태 1 내지 양태 3 중 임의의 것에 있어서, 제2 모션 벡터들 중의 하나 이상의 모션 벡터들은 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 하나 이상의 모션 벡터들과 연관된 하나 이상의 프레임들과 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산되는, 방법.
양태 5: 양태 1 내지 양태 4 중 임의의 것에 있어서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴을 결정하는 단계로서, 코딩 패턴은 제1 모션 벡터들 각각 및 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩 패턴을 결정하는 단계; 및 코딩 패턴에 따라 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하는 단계를 더 포함하는, 방법.
양태 6: 양태 5에 있어서, 코딩 패턴은 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리 및 프레임 의존성들 중 적어도 하나에 기초하는, 방법.
양태 7: 양태 6에 있어서, 프레임 의존성들은, 프레임들의 시퀀스에서의 각각의 프레임에 대해, 각각의 프레임을 복원하는데 사용되는 참조 프레임이 복원되는 것을 완료해야하는 요건을 포함하는, 방법.
양태 8: 양태 1 내지 양태 7 중 임의의 것에 있어서, 제1 프레임 레이트와 연관된 각각의 인터벌에서, 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 각각의 모션 벡터들을 결정하고, 그리고 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들을 복원하는 단계를 더 포함하는, 방법.
양태 9: 양태 8에 있어서, 프레임의 모션 벡터는 제1 모션 벡터들 중 적어도 하나를 포함하고, 다수의 상이한 프레임들은 제2 비디오 코딩 스테이지와 연관된 제2 프레임 레이트에 기초하는, 방법.
양태 10: 양태 1 내지 양태 9 중 임의의 것에 있어서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하는 단계는, 모션 보상, 하나 이상의 변환들 및 계수 양자화들, 및 하나 이상의 디블로킹 필터들 중 적어도 하나를 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들에 적용하는 단계를 포함하는, 방법.
양태 11: 양태 1 내지 양태 10 중 임의의 것에 있어서, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 전용 하드웨어 프로세싱 파이프를 통해 구현되며, 전용 하드웨어 프로세싱 파이프는 하나 이상의 프로세서들을 포함하는, 방법.
양태 12: 양태 11에 있어서, 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들을 통해, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하는 단계를 더 포함하는, 방법.
양태 13: 양태 1 내지 양태 12 중 임의의 것에 있어서, 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고, 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정되며, 모션 추정 알고리즘은 보간 알고리즘과는 상이한, 방법.
양태 14: 양태 1 내지 양태 13 중 임의의 것에 잇어서, 인코딩된 비디오 비트스트림을 생성하는 단계를 더 포함하며, 인코딩된 비디오 비트스트림은 프레임들의 시퀀스를 포함하는, 방법.
양태 15: 양태 14에 있어서, 인코딩된 비디오 비트스트림을 송신하는 단계를 더 포함하는, 방법.
양태 16: 양태 1 내지 양태 15 중 임의의 것에 있어서, 제2 서브세트의 프레임들은 제1 서브세트의 프레임들보다 더 많은 프레임들을 포함하는, 방법.
양태 17: 양태 1 내지 양태16 중 임의의 것에 있어서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들은 제2 프레임 레이트로 복원되는, 방법.
양태 18: 비디오 데이터를 프로세싱하기 위한 장치로서, 메모리 및 상기 메모리에 커플링된 하나 이상의 프로세서들을 포함하고, 하나 이상의 프로세서들은: 제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하고; 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 것으로서, 제2 모션 벡터들의 적어도 일부는 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하고; 제2 비디오 코딩 스테이지 동안, 제1 모션 벡터들을 사용하여 제1 서브세트의 프레임들을 복원하고; 그리고 제2 비디오 코딩 스테이지 동안, 제2 모션 벡터들을 사용하여 제2 서브세트의 프레임들을 복원하도록 구성되며, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현되는, 장치.
양태 19: 양태 18에 있어서, 제2 모션 벡터들의 적어도 일부로부터의 각각의 모션 벡터는, 제1 서브세트의 프레임들로부터의 선택된 프레임의 별개의 모션 벡터 및 각각의 모션 벡터와 연관된 특정 프레임과 선택된 프레임 사이의 시간적 거리에 기초하여 계산되는, 장치.
양태 20: 양태 18 내지 양태 19 중 임의의 것에 있어서, 제1 모션 벡터들을 추정하기 위해, 하나 이상의 프로세서들은: 제1 서브세트의 프레임들에서의 프레임에 대해, 프레임의 하나 이상의 블록들을 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하고; 프레임의 하나 이상의 블록들과 참조 프레임에서의 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 복수의 블록들로부터 예측 블록을 결정하고; 그리고 프레임의 하나 이상의 블록들의 제1 포지션을 참조 프레임과 연관된 예측 블록의 제2 포지션과 비교하도록 구성되는, 장치.
양태 21: 양태 18 내지 양태 20 중 임의의 것에 있어서, 제2 모션 벡터들 중의 하나 이상의 모션 벡터들은 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 하나 이상의 모션 벡터들과 연관된 하나 이상의 프레임들과 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산되는, 장치.
양태 22: 양태 18 내지 양태 21 중 임의의 것에 있어서, 하나 이상의 프로세서들은: 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴을 결정하는 것으로서, 코딩 패턴은 제1 모션 벡터들 각각 및 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩 패턴을 결정하고; 그리고 코딩 패턴에 따라 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하도록 구성되는, 장치.
양태 23: 양태 22에 있어서, 코딩 패턴은 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리 및 프레임 의존성들 중 적어도 하나에 기초하는, 장치.
양태 24: 양태 23에 있어서, 프레임 의존성들은, 프레임들의 시퀀스에서의 각각의 프레임에 대해, 각각의 프레임을 복원하는데 사용되는 참조 프레임이 복원되는 것을 완료해야하는 요건을 포함하는, 장치.
양태 25: 양태 18 내지 양태 24 중 임의의 것에 있어서, 하나 이상의 프로세서들은: 제1 프레임 레이트와 연관된 각각의 인터벌에서, 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 각각의 모션 벡터들을 결정하고, 그리고 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들을 복원하도록 구성되는, 장치.
양태 26: 양태 25에 있어서, 프레임의 모션 벡터는 제1 모션 벡터들 중 적어도 하나를 포함하고, 다수의 상이한 프레임들은 제2 비디오 코딩 스테이지와 연관된 제2 프레임 레이트에 기초하는, 장치.
양태 27: 양태 18 내지 양태 26 중 임의의 것에 있어서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들을 복원하기 위해, 하나 이상의 프로세서들은 모션 보상, 하나 이상의 변환들 및 계수 양자화들, 및 하나 이상의 디블로킹 필터들 중 적어도 하나를 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들에 적용하도록 구성되는, 장치.
양태 28: 양태 18 내지 양태 27 중 임의의 것에 있어서, 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지는 장치의 전용 하드웨어 프로세싱 파이프를 통해 구현되며, 전용 하드웨어 프로세싱 파이프는 하나 이상의 프로세서들을 포함하는, 장치.
양태 29: 양태 28에 있어서, 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들을 더 포함하며, 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들 각각은 제1 비디오 코딩 스테이지 및 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하도록 구성되는, 장치.
양태 30: 양태 18 내지 양태 29 중 임의의 것에 있어서, 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고, 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정되며, 모션 추정 알고리즘은 보간 알고리즘과는 상이한, 장치.
양태 31: 양태 18 내지 30 중 임의의 것에 있어서, 하나 이상의 프로세서들은: 인코딩된 비디오 비트스트림을 생성하도록 구성되며, 인코딩된 비디오 비트스트림은 프레임들의 시퀀스를 포함하는, 장치.
양태 32: 양태 31에 있어서, 하나 이상의 프로세서들은 인코딩된 비디오 비트스트림을 송신하도록 구성되는, 장치.
양태 33: 양태 18 내지 양태 32 중 임의의 것에 있어서, 장치는 모바일 디바이스인, 장치.
양태 34: 양태 18 내지 양태 33 중 임의의 것에 있어서, 하드웨어 비디오 인코딩 엔진을 더 포함하는, 장치.
양태 35: 양태 18 내지 양태 34 중 임의의 것에 있어서, 제2 서브세트의 프레임들은 제1 서브세트의 프레임들보다 더 많은 프레임들을 포함하는, 장치.
양태 36: 양태 18 내지 양태 35 중 임의의 것에 있어서, 제1 서브세트의 프레임들 및 제2 서브세트의 프레임들은 제2 프레임 레이트로 복원되는, 장치.
양태 37: 양태 18 내지 양태 36 중 임의의 것에 있어서, 하나 이상의 프레임들을 캡처하도록 구성된 카메라를 더 포함하는, 장치.
양태 38: 양태 18 내지 양태 37 중 임의의 것에 있어서, 하나 이상의 프레임들을 디스플레이하도록 구성된 디스플레이를 더 포함하는, 장치.
양태 39: 명령들을 저장한 비일시적 컴퓨터 판독가능 매체로서, 상기 명령들은 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금 양태 1 내지 양태 38 중 임의의 것에 따른 동작들을 수행하게 하는, 비일시적 컴퓨터 판독가능 매체.
양태 40: 양태 1 내지 양태 38 중 임의의 것에 따른 동작들을 수행하기 위한 수단을 포함하는 장치.

Claims (35)

  1. 비디오 데이터를 프로세싱하기 위한 장치로서,
    메모리; 및
    상기 메모리에 커플링된 하나 이상의 프로세서들을 포함하고,
    상기 하나 이상의 프로세서들은:
    제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하고;
    상기 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 상기 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 것으로서, 상기 제2 모션 벡터들의 적어도 일부는 상기 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하고;
    상기 제2 비디오 코딩 스테이지 동안, 상기 제1 모션 벡터들을 사용하여 상기 제1 서브세트의 프레임들을 복원하고; 그리고
    상기 제2 비디오 코딩 스테이지 동안, 상기 제2 모션 벡터들을 사용하여 상기 제2 서브세트의 프레임들을 복원하도록
    구성되며, 상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현되는, 비디오 데이터를 프로세싱하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 제2 모션 벡터들의 적어도 상기 일부로부터의 각각의 모션 벡터는, 상기 제1 서브세트의 프레임들로부터의 선택된 프레임의 별개의 모션 벡터 및 각각의 모션 벡터와 연관된 특정 프레임과 상기 선택된 프레임 사이의 시간적 거리에 기초하여 계산되는, 비디오 데이터를 프로세싱하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 제1 모션 벡터들을 추정하기 위해, 상기 하나 이상의 프로세서들은:
    상기 제1 서브세트의 프레임들에서의 프레임에 대해, 상기 프레임의 하나 이상의 블록들을 상기 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하고;
    상기 프레임의 상기 하나 이상의 블록들과 상기 참조 프레임에서의 상기 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 상기 복수의 블록들로부터 예측 블록을 결정하고; 그리고
    상기 프레임의 상기 하나 이상의 블록들의 제1 포지션을 상기 참조 프레임과 연관된 상기 예측 블록의 제2 포지션과 비교하도록
    구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  4. 제 1 항에 있어서,
    상기 제2 모션 벡터들 중의 하나 이상의 모션 벡터들은 상기 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 상기 하나 이상의 모션 벡터들과 연관된 하나 이상의 프레임들과 상기 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산되는, 비디오 데이터를 프로세싱하기 위한 장치.
  5. 제 1 항에 있어서,
    상기 하나 이상의 프로세서들은:
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴을 결정하는 것으로서, 상기 코딩 패턴은 상기 제1 모션 벡터들 각각 및 상기 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩 패턴을 결정하고; 그리고
    상기 코딩 패턴에 따라 상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하도록
    구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  6. 제 5 항에 있어서,
    상기 코딩 패턴은 상기 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리 및 프레임 의존성들 중 적어도 하나에 기초하는, 비디오 데이터를 프로세싱하기 위한 장치.
  7. 제 6 항에 있어서,
    상기 프레임 의존성들은, 상기 프레임들의 시퀀스에서의 각각의 프레임에 대해, 각각의 프레임을 복원하는데 사용되는 참조 프레임이 복원되는 것을 완료해야 하는 요건을 포함하는, 비디오 데이터를 프로세싱하기 위한 장치.
  8. 제 1 항에 있어서,
    상기 하나 이상의 프로세서들은:
    상기 제1 프레임 레이트와 연관된 각각의 인터벌에서, 상기 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 상기 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 각각의 모션 벡터들을 결정하고, 그리고 상기 제2 서브세트의 프레임들로부터의 상기 다수의 상이한 프레임들을 복원하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  9. 제 8 항에 있어서,
    상기 프레임의 상기 모션 벡터는 상기 제1 모션 벡터들 중 적어도 하나를 포함하고, 상기 다수의 상이한 프레임들은 상기 제2 비디오 코딩 스테이지와 연관된 상기 제2 프레임 레이트에 기초하는, 비디오 데이터를 프로세싱하기 위한 장치.
  10. 제 1 항에 있어서,
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하기 위해, 상기 하나 이상의 프로세서들은 모션 보상, 하나 이상의 변환들 및 계수 양자화들, 및 하나 이상의 디블로킹 필터들 중 적어도 하나를 상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들에 적용하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  11. 제 1 항에 있어서,
    상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 상기 장치의 전용 하드웨어 프로세싱 파이프를 통해 구현되며, 상기 전용 하드웨어 프로세싱 파이프는 상기 하나 이상의 프로세서들을 포함하는, 비디오 데이터를 프로세싱하기 위한 장치.
  12. 제 11 항에 있어서,
    하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들을 더 포함하며, 상기 하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들 각각은 상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  13. 제 1 항에 있어서,
    상기 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고 상기 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정되며, 상기 모션 추정 알고리즘은 상기 보간 알고리즘과는 상이한, 비디오 데이터를 프로세싱하기 위한 장치.
  14. 제 1 항에 있어서,
    상기 하나 이상의 프로세서들은:
    인코딩된 비디오 비트스트림을 생성하도록 구성되며, 상기 인코딩된 비디오 비트스트림은 상기 프레임들의 시퀀스를 포함하는, 비디오 데이터를 프로세싱하기 위한 장치.
  15. 제 14 항에 있어서,
    상기 하나 이상의 프로세서들은:
    상기 인코딩된 비디오 비트스트림을 송신하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 장치.
  16. 제 1 항에 있어서,
    상기 장치는 모바일 디바이스인, 비디오 데이터를 프로세싱하기 위한 장치.
  17. 제 1 항에 있어서,
    하드웨어 비디오 인코딩 엔진을 더 포함하는, 비디오 데이터를 프로세싱하기 위한 장치.
  18. 제 1 항에 있어서,
    상기 제2 서브세트의 프레임들은 상기 제1 서브세트의 프레임들보다 많은 프레임들을 포함하는, 비디오 데이터를 프로세싱하기 위한 장치.
  19. 제 1 항에 있어서,
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들은 상기 제2 프레임 레이트로 복원되는, 비디오 데이터를 프로세싱하기 위한 장치.
  20. 비디오 데이터를 프로세싱하기 위한 방법으로서,
    제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하는 단계;
    상기 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 상기 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하는 단계로서, 상기 제2 모션 벡터들의 적어도 일부는 상기 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하는 단계;
    상기 제2 비디오 코딩 스테이지 동안, 상기 제1 모션 벡터들을 사용하여 상기 제1 서브세트의 프레임들을 복원하는 단계; 및
    상기 제2 비디오 코딩 스테이지 동안, 상기 제2 모션 벡터들을 사용하여 상기 제2 서브세트의 프레임들을 복원하는 단계를 포함하며, 상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현되는, 비디오 데이터를 프로세싱하기 위한 방법.
  21. 제 20 항에 있어서,
    상기 제2 모션 벡터들의 적어도 상기 일부로부터의 각각의 모션 벡터는, 상기 제1 서브세트의 프레임들로부터의 선택된 프레임의 별개의 모션 벡터 및 각각의 모션 벡터와 연관된 특정 프레임과 상기 선택된 프레임 사이의 시간적 거리에 기초하여 계산되는, 비디오 데이터를 프로세싱하기 위한 방법.
  22. 제 20 항에 있어서,
    상기 제1 모션 벡터들을 추정하는 것은:
    상기 제1 서브세트의 프레임들에서의 프레임에 대해, 상기 프레임의 하나 이상의 블록들을 상기 프레임들의 시퀀스로부터의 참조 프레임에서의 복수의 블록들과 비교하는 것;
    상기 프레임의 상기 하나 이상의 블록들과 상기 참조 프레임에서의 상기 복수의 블록들 각각 사이의 각각의 픽셀 차이들에 기초하여 상기 복수의 블록들로부터 예측 블록을 결정하는 것; 및
    상기 프레임의 상기 하나 이상의 블록들의 제1 포지션을 상기 참조 프레임과 연관된 상기 예측 블록의 제2 포지션과 비교하는 것을
    포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  23. 제 20 항에 있어서,
    상기 제2 모션 벡터들 중의 하나 이상의 모션 벡터들은 상기 제2 모션 벡터들 중의 하나 이상의 추가적인 모션 벡터들, 및 상기 하나 이상의 모션 벡터들과 연관된 하나 이상의 프레임들과 상기 하나 이상의 추가적인 모션 벡터들과 연관된 하나 이상의 참조 프레임들 사이의 시간적 거리에 기초하여 계산되는, 비디오 데이터를 프로세싱하기 위한 방법.
  24. 제 20 항에 있어서,
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하기 위한 코딩 패턴을 결정하는 단계로서, 상기 코딩 패턴은 상기 제1 모션 벡터들 각각 및 상기 제2 모션 벡터들 각각을 결정하기 위한 각각의 참조 프레임 및 프레임들을 복원하기 위한 순서를 정의하는, 상기 코딩 패턴을 결정하는 단계; 및
    상기 코딩 패턴에 따라 상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  25. 제 24 항에 있어서,
    상기 코딩 패턴은 상기 프레임들의 시퀀스에서의 각각의 프레임 간 시간적 거리 및 프레임 의존성들 중 적어도 하나에 기초하는, 비디오 데이터를 프로세싱하기 위한 방법.
  26. 제 25 항에 있어서,
    상기 프레임 의존성들은, 상기 프레임들의 시퀀스에서의 각각의 프레임에 대해, 각각의 프레임을 복원하는데 사용되는 참조 프레임이 복원되는 것을 완료해야 하는 요건을 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  27. 제 20 항에 있어서,
    상기 제1 프레임 레이트와 연관된 각각의 인터벌에서, 상기 제1 서브세트의 프레임들로부터의 프레임의 모션 벡터를 결정하고, 상기 제2 서브세트의 프레임들로부터의 다수의 상이한 프레임들의 각각의 모션 벡터들을 결정하고, 그리고 상기 제2 서브세트의 프레임들로부터의 상기 다수의 상이한 프레임들을 복원하는 단계를 더 포함하며, 상기 프레임의 상기 모션 벡터는 상기 제1 모션 벡터들 중 적어도 하나를 포함하고, 상기 다수의 상이한 프레임들은 상기 제2 비디오 코딩 스테이지와 연관된 상기 제2 프레임 레이트에 기초하는, 비디오 데이터를 프로세싱하기 위한 방법.
  28. 제 20 항에 있어서,
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들을 복원하는 단계는, 모션 보상, 하나 이상의 변환들 및 계수 양자화들, 및 하나 이상의 디블로킹 필터들 중 적어도 하나를 상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들에 적용하는 단계를 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  29. 제 20 항에 있어서,
    상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 전용 하드웨어 프로세싱 파이프를 통해 구현되며, 상기 전용 하드웨어 프로세싱 파이프는 하나 이상의 프로세서들을 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  30. 제 29 항에 있어서,
    하나 이상의 추가적인 전용 하드웨어 프로세싱 파이프들을 통해, 상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지를 프레임들의 하나 이상의 각각의 시퀀스들에 대해 개별적으로 구현하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  31. 제 20 항에 있어서,
    상기 제1 모션 벡터들은 모션 추정 알고리즘을 사용하여 결정되고 상기 제2 모션 벡터들은 보간 알고리즘을 사용하여 결정되며, 상기 모션 추정 알고리즘은 상기 보간 알고리즘과는 상이한, 비디오 데이터를 프로세싱하기 위한 방법.
  32. 제 20 항에 있어서,
    인코딩된 비디오 비트스트림을 생성하는 단계로서, 상기 인코딩된 비디오 비트스트림은 상기 프레임들의 시퀀스를 포함하는, 상기 인코딩된 비디오 비트스트림을 생성하는 단계; 및
    상기 인코딩된 비디오 비트스트림을 송신하는 단계
    를 더 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  33. 제 20 항에 있어서,
    상기 제2 서브세트의 프레임들은 상기 제1 서브세트의 프레임들보다 많은 프레임들을 포함하는, 비디오 데이터를 프로세싱하기 위한 방법.
  34. 제 20 항에 있어서,
    상기 제1 서브세트의 프레임들 및 상기 제2 서브세트의 프레임들은 상기 제2 프레임 레이트로 복원되는, 비디오 데이터를 프로세싱하기 위한 방법.
  35. 명령들이 저장된 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금:
    제1 프레임 레이트로 구현되는 제1 비디오 코딩 스테이지 동안, 프레임들의 시퀀스에서의 제1 서브세트의 프레임들에 대한 제1 모션 벡터들을 결정하게 하고;
    상기 제1 프레임 레이트보다 높은 제2 프레임 레이트로 구현되는 제2 비디오 코딩 스테이지 동안, 상기 프레임들의 시퀀스에서의 제2 서브세트의 프레임들에 대한 제2 모션 벡터들을 결정하게 하는 것으로서, 상기 제2 모션 벡터들의 적어도 일부는 상기 제1 모션 벡터들로부터의 하나 이상의 모션 벡터들에 기초하여 계산되는, 상기 제2 모션 벡터들을 결정하게 하고;
    상기 제2 비디오 코딩 스테이지 동안, 상기 제1 모션 벡터들을 사용하여 상기 제1 서브세트의 프레임들을 복원하게 하고; 그리고
    상기 제2 비디오 코딩 스테이지 동안, 상기 제2 모션 벡터들을 사용하여 상기 제2 서브세트의 프레임들을 복원하게 하며, 상기 제1 비디오 코딩 스테이지 및 상기 제2 비디오 코딩 스테이지는 적어도 부분적으로 병렬로 구현되는, 비일시적 컴퓨터 판독가능 저장 매체.
KR1020237028385A 2021-02-26 2022-02-08 효율적인 비디오 인코더 아키텍처 KR20230150284A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/187,132 2021-02-26
US17/187,132 US20220279204A1 (en) 2021-02-26 2021-02-26 Efficient video encoder architecture
PCT/US2022/015702 WO2022182515A1 (en) 2021-02-26 2022-02-08 Efficient video encoder architecture

Publications (1)

Publication Number Publication Date
KR20230150284A true KR20230150284A (ko) 2023-10-30

Family

ID=80623662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237028385A KR20230150284A (ko) 2021-02-26 2022-02-08 효율적인 비디오 인코더 아키텍처

Country Status (6)

Country Link
US (1) US20220279204A1 (ko)
EP (1) EP4298794A1 (ko)
KR (1) KR20230150284A (ko)
CN (1) CN116897536A (ko)
TW (1) TW202236852A (ko)
WO (1) WO2022182515A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11150895B1 (en) * 2019-07-26 2021-10-19 Stripe, Inc. Automatically deploying artifacts
CN116076073A (zh) * 2021-09-02 2023-05-05 辉达公司 用于高性能视频编码的硬件编解码器加速器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957350B1 (en) * 1996-01-30 2005-10-18 Dolby Laboratories Licensing Corporation Encrypted and watermarked temporal and resolution layering in advanced television
US6101276A (en) * 1996-06-21 2000-08-08 Compaq Computer Corporation Method and apparatus for performing two pass quality video compression through pipelining and buffer management
US6999514B2 (en) * 2001-10-26 2006-02-14 Selliah Rathnam Motion compensation with subblock scanning
US7403660B2 (en) * 2003-04-30 2008-07-22 Nokia Corporation Encoding picture arrangement parameter in picture bitstream
US7869503B2 (en) * 2004-02-06 2011-01-11 Apple Inc. Rate and quality controller for H.264/AVC video coder and scene analyzer therefor
EP1574995A1 (en) * 2004-03-12 2005-09-14 Thomson Licensing S.A. Method for encoding interlaced digital video data
US7929599B2 (en) * 2006-02-24 2011-04-19 Microsoft Corporation Accelerated video encoding
WO2010043773A1 (en) * 2008-10-17 2010-04-22 Nokia Corporation Sharing of motion vector in 3d video coding
US10165286B2 (en) * 2009-07-08 2018-12-25 Dejero Labs Inc. System and method for automatic encoder adjustment based on transport data
US9288501B2 (en) * 2011-03-08 2016-03-15 Qualcomm Incorporated Motion vector predictors (MVPs) for bi-predictive inter mode in video coding
JP5950541B2 (ja) * 2011-11-07 2016-07-13 キヤノン株式会社 動きベクトル符号化装置、動きベクトル符号化方法及びプログラム、動きベクトル復号装置、動きベクトル復号方法及びプログラム
US20140247878A1 (en) * 2012-09-21 2014-09-04 Lidong Xu Cross-layer motion vector prediction
JP7178907B2 (ja) * 2017-02-03 2022-11-28 ソニーグループ株式会社 送信装置、送信方法、受信装置および受信方法
CN111194547B (zh) * 2017-09-29 2022-04-29 株式会社尼康 视频压缩装置、电子设备以及存储介质
US11582475B2 (en) * 2019-09-24 2023-02-14 Qualcomm Incorporated History-based motion vector prediction

Also Published As

Publication number Publication date
CN116897536A (zh) 2023-10-17
WO2022182515A1 (en) 2022-09-01
EP4298794A1 (en) 2024-01-03
US20220279204A1 (en) 2022-09-01
TW202236852A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
JP7342115B2 (ja) 履歴ベースの動きベクトル予測子の改善
US11218694B2 (en) Adaptive multiple transform coding
US11140408B2 (en) Affine motion prediction
JP6783788B2 (ja) ビデオコーディングにおけるサブブロックの動き情報の導出
KR20210072064A (ko) 인터 예측 방법 및 장치
US11582475B2 (en) History-based motion vector prediction
JP2018526881A (ja) ビデオコーディングにおける双予測を制約する方法およびシステム
US11290743B2 (en) Interaction of illumination compensation with inter-prediction
CA3144976A1 (en) Reference picture resampling with switchable filters
JP2022537664A (ja) スケーラビリティサポートのための同じピクチャ順序カウント（ｐｏｃ）番号付け
TW202042552A (zh) 用於照明補償之區塊大小限制
KR20230150284A (ko) 효율적인 비디오 인코더 아키텍처
JP2023554269A (ja) 重複ブロック動き補償
TW202031052A (zh) 用於照明補償模式之刪剪
KR20230123949A (ko) 인핸스드 보간 필터들을 사용한 인트라 예측
RU2798316C2 (ru) Способ и аппаратура внешнего предсказания
US20230124010A1 (en) Histogram of gradient generation
CN116601959A (zh) 重叠块运动补偿