KR20230148525A - Testing apparatus of capacitor for square wave current - Google Patents

Testing apparatus of capacitor for square wave current Download PDF

Info

Publication number
KR20230148525A
KR20230148525A KR1020220047343A KR20220047343A KR20230148525A KR 20230148525 A KR20230148525 A KR 20230148525A KR 1020220047343 A KR1020220047343 A KR 1020220047343A KR 20220047343 A KR20220047343 A KR 20220047343A KR 20230148525 A KR20230148525 A KR 20230148525A
Authority
KR
South Korea
Prior art keywords
capacitor
terminal
converting circuit
mosfet
square wave
Prior art date
Application number
KR1020220047343A
Other languages
Korean (ko)
Inventor
노정욱
강문현
양근주
엄태호
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020220047343A priority Critical patent/KR20230148525A/en
Publication of KR20230148525A publication Critical patent/KR20230148525A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003—Measuring mean values of current or voltage during a given time interval
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0077—Plural converter units whose outputs are connected in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Abstract

구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로를 포함할 수 있다.A capacitor test device for square wave current is provided. The capacitor test device is connected between the input terminal of the boost converting circuit and the ground node, and includes a first power supply and a first switching element for applying a first direct current voltage to the boost converting circuit that generates a square wave current. 1 A boost converting circuit that transfers the square wave current generated according to the duty cycle of the switching element to the output terminal to which one end of the capacitor under test is connected, connected between the ground node and the other end of the capacitor under test, and the direct current of the capacitor It is connected between a second power supply that applies a second direct current voltage in response to a power test condition and an input terminal and an output terminal of the boost converting circuit, includes a second switching element, and a current flowing along the second switching element. It may include a buck converting circuit that extracts at least a portion of the load current flowing through the capacitor and flows it into a feedback loop by controlling the current so that the average value of follows the average current of the capacitor under test.

Description

구형파 전류에 대한 커패시터 시험 장치{TESTING APPARATUS OF CAPACITOR FOR SQUARE WAVE CURRENT}Capacitor testing device for square wave current {TESTING APPARATUS OF CAPACITOR FOR SQUARE WAVE CURRENT}

이하의 설명은 구형파(square wave) 전류에 대한 커패시터 시험 장치에 관한 것이다. 보다 구체적으로, 구형파 전류를 생성하는 부스트 컨버팅 회로의 양 단에 피드백 루프를 생성하는 벅 컨버팅 회로를 연결함으로써 직류 전류의 적어도 일부가 궤환되도록 하여 부하에서 소비되는 전력 소모를 줄이는 구형파 전류에 대한 커패시터 시험 장치에 관한 것이다.The following description relates to a capacitor test device for square wave current. More specifically, a capacitor test for square wave current that reduces power consumption in the load by connecting a buck converting circuit that creates a feedback loop to both ends of a boost converting circuit that generates a square wave current so that at least part of the direct current is fed back. It's about devices.

전기차 등에 이용되는 구동 회로에는 인버터와 모터를 구동시키고, 직류 링크 전류를 평활시키기 위해 커패시터가 이용되는데, 이 경우에 커패시터에 흐르는 전류는 펄스 파형을 갖는다. 그러나, 사인파(sinusoidal wave)를 이용하는 커패시터 전류 시험기는 실제 응용 단계에서의 특성을 모사하지 못한다는 한계가 존재한다.In driving circuits used in electric vehicles, etc., capacitors are used to drive inverters and motors and to smooth the direct current link current. In this case, the current flowing in the capacitor has a pulse waveform. However, capacitor current testers that use sinusoidal waves have the limitation of not being able to simulate characteristics in actual application stages.

종래 기술로는 부스트 컨버팅 회로 내의 출력 커패시터를 시험 커패시터로서 적용하는 방안이 존재한다. 부스트 컨버팅 회로의 경우는 스위칭 소자의 턴 온 또는 턴 오프 동작 원리상 다이오드 전류가 펄스파 형태로 발생하기 때문이다. 그러나, 종래 기술의 경우는 부하 저항의 전력 소모가 심하고 발열이 발생하는 문제가 있어, 시험 장치 자체에 별도의 냉각기를 필요로 한다는 문제가 존재한다. 또한, 종래 기술은 입력 전원의 소비 전력 문제, 고압 바이어스 전압 문제 등이 있어 시험 진행 시에 전기료가 상승되고, 고가의 반도체 부품을 필요로 하는 등의 단점이 존재한다.In the prior art, there is a method of applying the output capacitor in the boost converting circuit as a test capacitor. In the case of a boost converting circuit, the diode current is generated in the form of a pulse wave due to the principle of the turn-on or turn-off operation of the switching element. However, in the case of the prior art, there is a problem that the power consumption of the load resistor is high and heat is generated, so there is a problem that a separate cooler is required for the test device itself. In addition, the prior art has disadvantages such as problems with input power consumption and high-voltage bias voltage, which increases electricity costs during testing, and requires expensive semiconductor components.

대한민국 등록특허 제10-1452724호(2014.10.14)Republic of Korea Patent No. 10-1452724 (2014.10.14) 대한민국 등록특허 제10-1651883호(2016.08.23)Republic of Korea Patent No. 10-1651883 (2016.08.23)

일 측면에 따르면, 구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로를 포함할 수 있다.According to one aspect, a capacitor test device for square wave current is provided. The capacitor test device is connected between the input terminal of the boost converting circuit and the ground node, and includes a first power supply and a first switching element for applying a first direct current voltage to the boost converting circuit that generates a square wave current. 1 A boost converting circuit that transfers the square wave current generated according to the duty cycle of the switching element to the output terminal to which one end of the capacitor under test is connected, connected between the ground node and the other end of the capacitor under test, and the direct current of the capacitor It is connected between a second power supply that applies a second direct current voltage in response to a power test condition and an input terminal and an output terminal of the boost converting circuit, includes a second switching element, and a current flowing along the second switching element. It may include a buck converting circuit that extracts at least a portion of the load current flowing through the capacitor and flows it into a feedback loop by controlling the current so that the average value of follows the average current of the capacitor under test.

일 실시 예에 따르면, 상기 제1 전원 공급부는 상기 그라운드 노드에 음극 단자가 연결되며, 상기 제1 직류 전압을 제공하는 제1 전압원, 상기 제1 전압원의 양극 단자와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 인덕터 및 상기 그라운드 노드와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 커패시터를 포함할 수 있다.According to one embodiment, the first power supply unit has a negative terminal connected to the ground node, a first voltage source providing the first direct current voltage, and a connection between the positive terminal of the first voltage source and the input terminal of the boost converting circuit. It may include a first inductor connected to and a first capacitor connected between the ground node and the input terminal of the boost converting circuit.

다른 일 실시 예에 따르면, 상기 제2 전원 공급부는 상기 그라운드 노드에 양극 단자가 연결되며, 상기 제2 직류 전압을 제공하는 제2 전압원, 상기 제2 전압원의 음극 단자와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 인덕터 및 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 커패시터를 포함할 수 있다.According to another embodiment, the second power supply unit has a positive terminal connected to the ground node, a second voltage source that provides the second direct current voltage, a negative terminal of the second voltage source, and the other terminal of the capacitor to be tested. It may include a second inductor connected between the ground node and the other end of the capacitor to be tested.

또 다른 일 실시 예에 따르면, 상기 제2 직류 전압의 크기는 상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수만큼을 차감한 값으로 결정될 수 있다.According to another embodiment, the magnitude of the second direct current voltage may be determined by subtracting a predetermined multiple of the magnitude of the first direct current voltage from the magnitude of the direct current voltage corresponding to the DC power test conditions of the capacitor.

또 다른 일 실시 예에 따르면, 상기 부스트 컨버팅 회로는 상기 제1 스위칭 소자로서 제1 MOSFET을 포함하고, 상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제3 인덕터, 상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드 및 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 제1 MOSFET을 포함할 수 있다.According to another embodiment, the boost converting circuit includes a first MOSFET as the first switching element, a third inductor connected between one end of the first capacitor and a drain terminal of the first MOSFET, and the first MOSFET. 1 A first diode whose anode terminal is connected to the drain terminal of the MOSFET, the cathode terminal of which is connected to one end of the capacitor to be tested, and the drain terminal is connected to the anode terminal of the first diode, and the source terminal is connected to the ground node. It may include a first MOSFET connected.

또 다른 일 실시 예에 따르면, 상기 제1 MOSFET의 게이트 단자로 미리 지정된 듀티 사이클에 대응하여 상기 제1 MOSFET을 턴 온 시키는 제어 신호가 소정 주기로 입력될 수 있다.According to another embodiment, a control signal for turning on the first MOSFET in response to a predetermined duty cycle may be input to the gate terminal of the first MOSFET at a predetermined period.

또 다른 일 실시 예에 따르면, 상기 벅 컨버팅 회로는 상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제4 인덕터, 상기 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드, 소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET 및 상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 포함할 수 있다.According to another embodiment, the buck converting circuit includes a fourth inductor connected between the input terminal of the boost converting circuit and the cathode terminal of the second diode, and a second connected between one end of the fourth inductor and the ground node. A diode, the source terminal of which is connected to the cathode terminal of the second diode, the drain terminal of which is connected to a second MOSFET connected to one end of the filter unit, the source terminal of the second MOSFET, and the output terminal of the boost converting circuit, It may include a filter unit that smoothes the current flowing through the drain terminal and source terminal of the second MOSFET.

또 다른 일 실시 예에 따르면, 상기 필터부는 상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제5 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터 및 상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제4 커패시터를 포함할 수 있다.According to another embodiment, the filter unit includes a fifth inductor connected between the drain terminal of the second MOSFET and the output terminal of the boost converting circuit, and a third inductor connected between the drain terminal of the second MOSFET and the ground node. It may include a capacitor and a fourth capacitor connected between the output terminal of the boost converting circuit and the ground node.

다른 일 측면에 따르면, 구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 MOSFET을 포함하고, 상기 제2 MOSFET을 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수 배를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 벅 컨버팅 회로를 포함할 수 있다.According to another aspect, a capacitor test device for square wave current is provided. The capacitor test device is connected between the input terminal of the boost converting circuit and the ground node, and includes a first power supply for applying a first direct current voltage to the boost converting circuit that generates a square wave current, a first MOSFET, and the first MOSFET. A boost converting circuit that transfers the square wave current generated as a control signal with a duty cycle D is input to the gate terminal of the MOSFET to the output terminal to which one end of the capacitor under test is connected, between the ground node and the other end of the capacitor under test. is connected to, is connected between a second power supply that applies a second direct current voltage in response to the DC power test conditions of the capacitor, and the input terminal and output terminal of the boost converting circuit, includes a second MOSFET, and 2 The current is controlled so that the average value of the current flowing along the MOSFET follows the reciprocal of the duty cycle of the average current of the capacitor under test, thereby extracting at least a portion of the load current flowing through the capacitor and including a buck converting circuit to flow into a feedback loop. can do.

일 실시 예에 따르면, 상기 부스트 컨버팅 회로는 상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터 및 상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드를 더 포함하고, 상기 제1 MOSFET는 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결될 수 있다.According to one embodiment, the boost converting circuit includes a first inductor connected between one end of the first capacitor and the drain terminal of the first MOSFET, a positive terminal connected to the drain terminal of the first MOSFET, and a negative terminal. It may further include a first diode connected to one end of the capacitor to be tested, and the drain terminal of the first MOSFET may be connected to the anode terminal of the first diode and the source terminal may be connected to the ground node.

다른 일 실시 예에 따르면, 상기 벅 컨버팅 회로는 상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터 및 상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 더 포함하고, 상기 제2 MOSFET는 소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결될 수 있다.According to another embodiment, the buck converting circuit includes a second inductor connected between the input terminal of the boost converting circuit and the cathode terminal of the second diode, the source terminal of the second MOSFET, and the output terminal of the boost converting circuit. It further includes a filter unit connected to smooth a current flowing through a drain terminal and a source terminal of the second MOSFET, wherein the source terminal of the second MOSFET is connected to the cathode terminal of the second diode, and the drain terminal of the filter unit is connected to the second MOSFET. It can be connected at once.

또 다른 일 실시 예에 따르면, 상기 필터부는 상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제3 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터 및 상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.According to another embodiment, the filter unit includes a third inductor connected between the drain terminal of the second MOSFET and the output terminal of the boost converting circuit, and a first connected between the drain terminal of the second MOSFET and the ground node. It may include a capacitor and a second capacitor connected between the output terminal of the boost converting circuit and the ground node.

본 실시 예에 따른 커패시터 시험 장치는 직류 전류의 적어도 일부가 벅 컨버팅 회로를 통해 궤환되도록 제어함으로써, 부하에서 소비되는 전력을 최대한 줄이는 효과를 기대할 수 있다.The capacitor test device according to this embodiment can be expected to have the effect of reducing power consumed in the load as much as possible by controlling at least a portion of the direct current to be fed back through the buck converting circuit.

또한, 본 실시 예에 따른 커패시터 시험 장치는 부스트 컨버팅 회로의 전원 공급부와 커패시터의 시험 조건 구현을 위한 전원 공급부를 각각 구현하고, 궤환되는 전류를 통해 각각의 전원 공급부에서 소비되는 전력을 줄이는 효과를 기대할 수 있다.In addition, the capacitor test device according to this embodiment implements a power supply for the boost converting circuit and a power supply for implementing test conditions for the capacitor, and is expected to have the effect of reducing the power consumed in each power supply through the feedback current. You can.

본 발명의 실시 예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시 예들 중 단지 일부일 뿐이며, 본 발명의 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 발명에 이르는 추가 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1은 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다.
도 2는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치의 회로도이다.
도 3a는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 부스트 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 3b는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 벅 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 3c는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 4는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다.
도 5는 도 4의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다.The following drawings attached for use in explaining embodiments of the present invention are only some of the embodiments of the present invention, and to those skilled in the art of the present invention (hereinafter referred to as "persons of ordinary skill in the art"), the drawings below are only a part of the embodiments of the present invention. Other drawings can be obtained based on these drawings without further effort leading to.
1 is a block diagram illustrating a capacitor testing device for square wave current according to an embodiment.
Figure 2 is a circuit diagram of a capacitor testing device for square wave current according to another embodiment.
FIG. 3A is a graph of main voltage and current over time of a boost converting circuit in a capacitor test device implemented according to the embodiment of FIG. 2.
FIG. 3B is a graph of the main voltage and current over time of the buck converting circuit in the capacitor test device implemented according to the embodiment of FIG. 2.
FIG. 3C is a graph of the main voltage and current over time of the capacitor test device implemented according to the embodiment of FIG. 2.
Figure 4 is a block diagram illustrating a capacitor testing device for square wave current according to another embodiment.
Figure 5 is a graph of main voltage and current over time of the capacitor test device implemented according to the embodiment of Figure 4.

후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 통상의 기술자가 본 발명을 실시할 수 있도록 상세히 설명된다.The detailed description of the present invention described below refers to the accompanying drawings, which show by way of example specific embodiments in which the present invention may be practiced to make clear the objectives, technical solutions and advantages of the present invention. These embodiments are described in detail to enable anyone skilled in the art to practice the invention.

본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 또한, '하나' 또는 '한'은 하나 이상의 의미로 쓰인 것이며, '또 다른'은 적어도 두 번째 이상으로 한정된다.Throughout the description and claims of the present invention, the word 'comprise' and its variations are not intended to exclude other technical features, attachments, components or steps. Additionally, 'one' or 'one' is used to mean more than one, and 'another' is limited to at least the second or more.

또한, 본 발명의 '제1', '제2' 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로서, 순서를 나타내는 것으로 이해되지 않는 한 이들 용어들에 의하여 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 이와 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.In addition, terms such as 'first' and 'second' in the present invention are used to distinguish one component from another component, and unless they are understood to indicate order, the scope of rights is limited by these terms. No. For example, a first component may be named a second component, and similarly, the second component may also be named a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는 그 다른 구성요소에 직접 연결될 수도 있지만 중간에 다른 구성요소가 개재할 수도 있다고 이해되어야 할 것이다. 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉, "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is mentioned as being “connected” to another component, it should be understood that it may be directly connected to the other component, but may also have other components intervening in the middle. On the other hand, when a component is said to be “directly connected” to another component, it should be understood that there are no other components in between. Meanwhile, other expressions that describe the relationship between components, such as “between” and “immediately between” or “neighboring to” and “directly neighboring to” should be interpreted similarly.

각 단계들에 있어서 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용된 것으로 식별부호는 논리상 필연적으로 귀결되지 않는 한 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며, 반대의 순서로 수행될 수도 있다.In each step, identification codes (e.g., a, b, c, etc.) are used for convenience of explanation. The identification codes do not explain the order of each step unless logically inevitable. The steps may occur in a different order than specified. That is, each step may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the opposite order.

통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 따라서, 특정 구조나 기능에 관하여 본 명세서에 개시된 상세 사항들은 한정하는 의미로 해석되어서는 아니되고, 단지 통상의 기술자가 실질적으로 적합한 임의의 상세 구조들로써 본 발명을 다양하게 실시하도록 지침을 제공하는 대표적인 기초 자료로 해석되어야 할 것이다.Other objects, advantages and features of the invention will appear to those skilled in the art, partly from this description and partly from practice of the invention. The examples and drawings below are provided by way of example and are not intended to limit the invention. Accordingly, the details disclosed in this specification regarding specific structures or functions should not be construed in a limiting sense, but are merely representative examples that provide guidance for those skilled in the art to variously practice the present invention with any detailed structures that are practically suitable. It should be interpreted as basic data.

더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다. Moreover, the present invention encompasses all possible combinations of the embodiments presented herein. It should be understood that the various embodiments of the invention are different from one another but are not necessarily mutually exclusive. For example, specific shapes, structures and characteristics described herein may be implemented in one embodiment without departing from the spirit and scope of the invention. Additionally, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the present invention. Accordingly, the detailed description that follows is not intended to be taken in a limiting sense, and the scope of the invention is limited only by the appended claims, together with all equivalents to what those claims assert, if properly described. Similar reference numbers in the drawings refer to identical or similar functions across various aspects.

본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.In this specification, unless otherwise indicated or clearly contradictory to the context, items referred to in the singular include plural unless the context otherwise requires. Additionally, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description will be omitted.

이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, in order to enable those skilled in the art to easily practice the present invention, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다. 구형파 전류에 대한 커패시터 시험 장치(100)는 제1 전원 공급부(110), 부스트 컨버팅 회로(120), 제2 전원 공급부(130) 및 벅 컨버팅 회로(140)를 포함할 수 있다. 제1 전원 공급부(110)는 부스트 컨버팅 회로(120)에 전원을 공급할 수 있다. 다만, 제1 전원 공급부(110)가 부스트 컨버팅 회로(120)에 공급하는 전류 중 적어도 일부가 벅 컨버팅 회로(140)를 통해 궤환됨으로써 제1 전원 공급부(110)에서 소비되는 전력의 크기가 경감될 수 있다. 구체적으로, 제1 전원 공급부(110)는 부스트 컨버팅 회로(120)의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로(120)로 제1 직류 전압을 인가한다.1 is a block diagram illustrating a capacitor testing device for square wave current according to an embodiment. The capacitor test device 100 for square wave current may include a first power supply unit 110, a boost converting circuit 120, a second power supply unit 130, and a buck converting circuit 140. The first power supply unit 110 may supply power to the boost converting circuit 120. However, at least a portion of the current supplied by the first power supply unit 110 to the boost converting circuit 120 is fed back through the buck converting circuit 140, thereby reducing the amount of power consumed by the first power supply unit 110. You can. Specifically, the first power supply unit 110 is connected between the input terminal of the boost converting circuit 120 and the ground node, and applies a first direct current voltage to the boost converting circuit 120 that generates a square wave current.

부스트 컨버팅 회로(120)는 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달할 수 있다.The boost converting circuit 120 includes a first switching element and can transmit a square wave current generated according to the duty cycle of the first switching element to an output terminal to which one end of the capacitor under test is connected.

제2 전원 공급부(130)는 시험 대상인 커패시터에 시험 조건에 대응하는 직류 전압을 인가할 수 있다. 제2 전원 공급부(130)는 그라운드 노드와 시험 대상인 커패시터의 타 단 사이에 연결될 수 있다. 구체적으로, 제2 전원 공급부(130)는 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가할 수 있다.The second power supply unit 130 may apply a direct current voltage corresponding to the test conditions to the capacitor being tested. The second power supply unit 130 may be connected between the ground node and the other end of the capacitor under test. Specifically, the second power supply unit 130 may apply a second direct current voltage in response to the direct current power test conditions of the capacitor.

제2 전원 공급부(130)에 흐르는 전류의 크기는 시험 대상인 커패시터에 흐르는 평균 전류의 크기와 같아 0A로부터 오차 범위 이내로 구현될 수 있다. 이하에서, 추가될 회로도를 통해 구성 요소들의 연결 관계가 보다 상세히 설명될 것이다.The size of the current flowing in the second power supply unit 130 is the same as the size of the average current flowing in the capacitor under test, so it can be implemented within an error range from 0A. Below, the connection relationships of the components will be explained in more detail through additional circuit diagrams.

벅 컨버팅 회로(140)는 부스트 컨버팅 회로(120)의 입력 단자 및 출력 단자 사이에 연결될 수 있다. 벅 컨버팅 회로(140)는 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 궤환시킨다. 벅 컨버팅 회로(140)가 직류 전류를 궤환시킴으로써 부하 저항에서 소비되는 전력이 감소되는 효과를 발생시킬 수 있다.The buck converting circuit 140 may be connected between the input terminal and the output terminal of the boost converting circuit 120. The buck converting circuit 140 includes a second switching element, and is controlled so that the average value of the current flowing along the second switching element follows the average current of the capacitor under test, thereby extracting at least a portion of the load current flowing through the capacitor. This is fed back into a feedback loop. The buck converting circuit 140 can generate an effect of reducing power consumed in the load resistance by feedbacking direct current.

도 2는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치의 회로도이다. 도 2를 참조하면, 커패시터 시험 장치에 포함되는 제1 전원 공급부(210), 부스트 컨버팅 회로(220), 제2 전원 공급부(230) 및 벅 컨버팅 회로(240)의 예시적인 회로 구현이 도시된다.Figure 2 is a circuit diagram of a capacitor testing device for square wave current according to another embodiment. Referring to FIG. 2, an exemplary circuit implementation of the first power supply unit 210, the boost converting circuit 220, the second power supply unit 230, and the buck converting circuit 240 included in the capacitor test device is shown.

제1 전원 공급부(210)는 그라운드 노드에 음극 단자가 연결되며, 제1 직류 전압을 제공하는 제1 전압원 Vin1, 제1 전압원 Vin1의 양극 단자와 부스트 컨버팅 회로(220)의 입력 단자(221) 사이에 연결되는 제1 인덕터 L1 및 그라운드 노드와 부스트 컨버팅 회로(220)의 입력 단자(221) 사이에 연결되는 제1 커패시터 C1를 포함할 수 있다. 제1 인덕터 L1 및 제1 커패시터 C1는 필터로서 동작하며, 부스트 컨버팅 회로(220)의 턴 온 또는 턴 오프에 따라 제1 전압원 Vin1으로 흐르는 전류 IL1이 과도하게 변하지 않도록 평활화한다.The first power supply unit 210 has a negative terminal connected to the ground node, a first voltage source V in1 that provides the first direct current voltage, a positive terminal of the first voltage source V in1 , and an input terminal 221 of the boost converting circuit 220. ) may include a first inductor L 1 connected between and a first capacitor C 1 connected between the ground node and the input terminal 221 of the boost converting circuit 220. The first inductor L 1 and the first capacitor C 1 operate as a filter and smooth the current I L1 flowing to the first voltage source V in1 according to the turn on or off of the boost converting circuit 220 so that it does not change excessively.

부스트 컨버팅 회로(220)는 제1 스위칭 소자로서 제1 MOSFET을 포함할 수 있다. 부스트 컨버팅 회로(220)는 제1 커패시터 C1의 일 단과 상기 제1 MOSFET Q1의 드레인 단자 사이에 연결되는 제3 인덕터 L3, 제1 MOSFET Q1의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 시험 대상인 커패시터 Ctest의 일 단에 연결되는 제1 다이오드 D1 및 드레인 단자가 제1 다이오드 D1의 양극 단자에 연결되고, 소스 단자가 그라운드 노드에 연결되는 제1 MOSFET Q1을 포함할 수 있다. 또한, 제1 MOSFET Q1의 게이트 단자로는 미리 지정된 듀티 사이클 D에 대응하여 상기 제1 MOSFET Q1을 턴 온 시키는 제어 신호가 소정 주기로 입력될 수 있다.The boost converting circuit 220 may include a first MOSFET as a first switching element. The boost converting circuit 220 includes a third inductor L 3 connected between one end of the first capacitor C 1 and the drain terminal of the first MOSFET Q 1 , a positive terminal connected to the drain terminal of the first MOSFET Q 1 , and a negative electrode. It will include a first diode D 1 whose terminal is connected to one end of the capacitor C test under test, and a first MOSFET Q 1 whose drain terminal is connected to the positive terminal of the first diode D 1 and whose source terminal is connected to the ground node. You can. Additionally, a control signal that turns on the first MOSFET Q 1 in response to a predetermined duty cycle D may be input to the gate terminal of the first MOSFET Q 1 at a predetermined period.

제2 전원 공급부(230)는 그라운드 노드에 양극 단자가 연결되며, 제2 직류 전압을 제공하는 제2 전압원 Vin2, 상기 제2 전압원 Vin2의 음극 단자와 시험 대상인 커패시터 Ctest의 타 단 사이에 연결되는 제2 인덕터 L2, 그라운드 노드와 시험 대상인 커패시터 Ctest의 타 단 사이에 연결되는 제2 커패시터 C2를 포함할 수 있다. 제2 직류 전압의 크기는, 상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수를 차감한 값으로 결정될 수 있다. 상기 소정 배수는 부스트 컨버팅 회로(220) 내의 제1 MOSFET Q1의 게이트 단자로 전달되는 제어 신호의 듀티 사이클의 역수로서 결정될 수 있다. 부스트 컨버팅 회로(220)의 부스팅 동작에 따라 제1 전압원이 듀티 사이클의 역수 배만큼 증가하여 전달되기 때문에, 제2 전압원의 직류 전압 크기의 설계에는 듀티 사이클의 크기가 고려될 필요가 존재한다.The second power supply unit 230 has a positive terminal connected to the ground node, a second voltage source V in2 that provides a second direct current voltage, and is connected between the negative terminal of the second voltage source V in2 and the other terminal of the capacitor C test to be tested. It may include a second inductor L 2 connected to the ground node and a second capacitor C 2 connected between the other end of the capacitor C test to be tested. The magnitude of the second direct current voltage may be determined by subtracting a predetermined multiple of the magnitude of the first direct current voltage from the magnitude of the direct current voltage corresponding to the DC power test conditions of the capacitor. The predetermined multiple may be determined as the reciprocal of the duty cycle of the control signal transmitted to the gate terminal of the first MOSFET Q 1 in the boost converting circuit 220. Since the first voltage source is transmitted with an increase of the reciprocal of the duty cycle according to the boosting operation of the boost converting circuit 220, the size of the duty cycle needs to be taken into consideration when designing the DC voltage size of the second voltage source.

제1 전원 공급부(210)와 마찬가지로, 제2 인덕터 L2 및 제2 커패시터 C2는 필터로서 동작하며, 제2 전압원 Vin2으로 흐르는 전류 IL2가 과도하게 변하지 않게 평활화한다.Like the first power supply unit 210, the second inductor L 2 and the second capacitor C 2 operate as a filter and smooth the current I L2 flowing to the second voltage source V in2 so that it does not change excessively.

벅 컨버팅 회로(240)는 부스트 컨버팅 회로(220)의 입력 단자(221)와 제2 다이오드 D2의 음극 단자 사이에 연결되는 제4 인덕터 L4, 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드 D2, 소스 단자와 제2 다이오드 D2의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET Q2, 제2 MOSFET Q2의 소스 단자와 부스트 컨버팅 회로(220)의 출력 단자(222)에 연결되어, 제2 MOSFET Q2의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 포함할 수 있다.The buck converting circuit 240 includes a fourth inductor L 4 connected between the input terminal 221 of the boost converting circuit 220 and the cathode terminal of the second diode D 2 , and a fourth inductor connected between one end of the fourth inductor and the ground node. A second diode D 2 , connected to the source terminal and the cathode terminal of the second diode D 2 , a second MOSFET Q 2 whose drain terminal is connected to one end of the filter unit, the source terminal of the second MOSFET Q 2 and a boost converting circuit ( It is connected to the output terminal 222 of the second MOSFET Q 2 and may include a filter unit that smoothes the current flowing through the drain terminal and the source terminal of the second MOSFET Q 2 .

보다 구체적으로, 벅 컨버팅 회로(240)의 필터부는 제2 MOSFET Q2의 드레인 단자와 부스트 컨버팅 회로(220)의 출력 단자(222) 사이에 연결되는 제5 인덕터 L5, 제2 MOSFET Q2의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터 C3 및 부스트 컨버팅 회로(220)의 출력 단자(222)와 그라운드 노드 사이에 연결되는 제4 커패시터 C4를 포함할 수 있다.More specifically, the filter unit of the buck converting circuit 240 is a fifth inductor L 5 connected between the drain terminal of the second MOSFET Q 2 and the output terminal 222 of the boost converting circuit 220, and the second MOSFET Q 2 It may include a third capacitor C 3 connected between the drain terminal and the ground node, and a fourth capacitor C 4 connected between the output terminal 222 of the boost converting circuit 220 and the ground node.

제1 실시 예의 시뮬레이션 결과Simulation results of the first embodiment

이하에서는, 도 2와 함께 설명된 커패시터 시험 장치의 회로도에 기반하여 진행된 시뮬레이션 결과가 설명된다. 구체적으로, 시험 대상 커패시터의 Ctest는 1000μF이고, 직류 전원 시험 조건은 Itest,rms = 250A 이고, Vtest = 1kV로, 부스트 컨버팅 회로의 제1 MOSFET으로 입력되는 제1 제어 신호의 듀티 사이클은 0.5, 파형의 주파수는 20kHz로 설정된 경우가 설명된다.Below, simulation results conducted based on the circuit diagram of the capacitor test device described with FIG. 2 are described. Specifically, the C test of the capacitor under test is 1000μF, the DC power test conditions are I test,rms = 250A, V test = 1kV, and the duty cycle of the first control signal input to the first MOSFET of the boost converting circuit is The case where 0.5 and the frequency of the waveform is set to 20kHz is explained.

도 3a는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 부스트 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 3a을 참조하면, 부스트 컨버팅 회로의 게이트 단자로 입력되는 제1 제어 신호는 듀티 사이클 0.5에 따라 턴 온 신호(high)와 턴 오프 신호(low)가 교차적으로 형성된다. 일 실시 예로서, 제1 제어 신호는 듀티 사이클이 0.5로 설정된 PWM(pulse width modulation) 제어 회로에 의해 오픈 루프 제어될 수 있다. PWM 제어 회로는 기술 분야의 통상의 기술자에게는 자명한 사항이므로 자세한 설명은 생략하기로 한다. 이 경우에, 부스트 컨버팅 회로에 포함되는 제3 인버터 L3를 따라 흐르는 전류 IL3의 평균값의 크기는 부스팅 효과에 의해 Itest,rms 의 2배(듀티 사이클의 역수)인 500A가 된다. 부스트 컨버팅 회로에 포함되는 제1 다이오드를 따라 흐르는 전류 ID1는 제1 MOSFET의 턴 온 또는 턴 오프에 따라 구형파 형상으로 구현되어, 출력 단자(222)로 출력된다. 이 경우에, 벅 컨버팅 회로로 궤환되는 전류 ILoad의 평균값은 Itest,rms 와 같은 250A가 된다.FIG. 3A is a graph of main voltage and current over time of a boost converting circuit in a capacitor test device implemented according to the embodiment of FIG. 2. Referring to FIG. 3A, the first control signal input to the gate terminal of the boost converting circuit alternately forms a turn-on signal (high) and a turn-off signal (low) according to a duty cycle of 0.5. As an example, the first control signal may be open-loop controlled by a pulse width modulation (PWM) control circuit with a duty cycle set to 0.5. Since the PWM control circuit is self-evident to those skilled in the art, detailed description will be omitted. In this case, the average value of the current I L3 flowing along the third inverter L 3 included in the boost converting circuit becomes 500A, which is twice I test,rms (the reciprocal of the duty cycle) due to the boosting effect. The current I D1 flowing along the first diode included in the boost converting circuit is implemented in a square wave shape according to the turn on or off of the first MOSFET and is output to the output terminal 222. In this case, the average value of the current I Load fed back to the buck converting circuit is 250A, equal to I test,rms .

또한, 부스트 컨버팅 회로의 출력 단자(222)의 출력 전압 Vo은 그라운드 노드와 대비하여 제1 전압원의 전압 크기의 2배인 200V가 되며, 제1 MOSFET Q1의 VDS,Q1의 최대값도 200V가 된다.In addition, the output voltage V o of the output terminal 222 of the boost converting circuit is 200V, which is twice the voltage magnitude of the first voltage source compared to the ground node, and the maximum value of V DS,Q1 of the first MOSFET Q 1 is also 200V. It becomes.

도 3b는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 벅 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 3b를 참조하면, 벅 컨버팅 회로의 게이트 단자로 입력되는 제2 제어 신호는 듀티 사이클 0.5에 따라 턴 온 신호(high)와 턴 오프 신호(low)가 교차적으로 형성된다. 일 실시 예로서, 제2 제어 신호는 제2 MOSFET Q2를 따라 흐르는 평균 전류가 Itest,rms를 추종하도록 PWM 전류 제어로 구현될 수 있다. 마찬가지로, PWM 전류 제어에 대한 회로는 기술 분야의 전문가에게는 자명한 사항이므로 자세한 설명은 생략하기로 한다. 이 경우에, 제2 MOSFET Q2를 따라 흐르는 평균 전류 IQ2는 제5 인덕터를 따라 흐르는 전류 IL5의 평균값과 같은 250A가 된다. 또한, 벅 컨버팅 회로의 출력 단자에 연결되는 제4 인덕터의 전류 평균값은 Itest,rms의 2 배인 500A가 된다. 벅 컨버팅 회로에 포함되는 제2 MOSFET Q2는 평균 전류 IQ2가 Itest,rms를 추종하도록 제어됨으로써, 시험 대상 커패시터 Ctest에 시험 대상 전류만이 흐르도록 하고, 부하에서의 전력 소모를 최소화하는 효과를 제공할 수 있다.FIG. 3B is a graph of the main voltage and current over time of the buck converting circuit in the capacitor test device implemented according to the embodiment of FIG. 2. Referring to FIG. 3B, the second control signal input to the gate terminal of the buck converting circuit alternately forms a turn-on signal (high) and a turn-off signal (low) according to a duty cycle of 0.5. As an example, the second control signal may be implemented as PWM current control so that the average current flowing along the second MOSFET Q 2 follows I test,rms . Likewise, the circuit for PWM current control is self-evident to experts in the technical field, so detailed description will be omitted. In this case, the average current I Q2 flowing along the second MOSFET Q 2 becomes 250A, which is the same as the average value of the current I L5 flowing along the fifth inductor. Additionally, the average current value of the fourth inductor connected to the output terminal of the buck converting circuit is 500A, which is twice I test,rms . The second MOSFET Q 2 included in the buck converting circuit is controlled so that the average current I Q2 follows I test,rms, so that only the current under test flows into the capacitor under test C test and minimizes power consumption at the load. It can provide an effect.

도 3c는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다. 시험 대상 커패시터로 인가되는 Itest는 주파수 20kHz이고, 평균 전류값이 250A,rms인 구형파 형태로 구현될 수 있다. Vtest는 제1 직류 전압과 제2 직류 전압의 두 배의 합인 1Kv로 구현될 수 있다. 이 경우에, 피드백 루프를 통한 전류 궤환에 따라 제1 전압원 및 제2 전압원 각각을 따라 흐르는 전류 Iin1 및 Iin2는 평균값 0A에 근접한다. 실질적으로는, 각각의 컨버팅 회로의 효율(예. 약 90%)에 따라 부스트 컨버팅 회로 및 벅 컨버팅 회로에서 소비되는 전력의 크기만큼을 각각의 전압원이 공급하게 될 것이다.FIG. 3C is a graph of the main voltage and current over time of the capacitor test device implemented according to the embodiment of FIG. 2. I test applied to the capacitor under test has a frequency of 20kHz and can be implemented in the form of a square wave with an average current value of 250A, rms. V test can be implemented as 1Kv, which is the sum of twice the first DC voltage and the second DC voltage. In this case, the currents I in1 and I in2 flowing along each of the first and second voltage sources according to the current feedback through the feedback loop approach the average value of 0A. In reality, each voltage source will supply an amount equal to the amount of power consumed in the boost converting circuit and the buck converting circuit depending on the efficiency of each converting circuit (e.g., about 90%).

도 4는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다. 도 4를 참조하면, 커패시터 시험 장치(400)는 제1 전원 공급부(410), 부스트 컨버팅 회로(420), 제2 전원 공급부(430) 및 벅 컨버팅 회로(440)를 포함할 수 있다. 제1 전원 공급부(410)는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가할 수 있다.Figure 4 is a block diagram illustrating a capacitor testing device for square wave current according to another embodiment. Referring to FIG. 4 , the capacitor test device 400 may include a first power supply unit 410, a boost converting circuit 420, a second power supply unit 430, and a buck converting circuit 440. The first power supply unit 410 is connected between the input terminal of the boost converting circuit and the ground node, and can apply the first direct current voltage to the boost converting circuit that generates a square wave current.

부스트 컨버팅 회로(420)는 제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달할 수 있다.The boost converting circuit 420 includes a first MOSFET and transmits the square wave current generated as a control signal with a duty cycle D is input to the gate terminal of the first MOSFET to the output terminal to which one end of the capacitor under test is connected. You can.

제2 전원 공급부(430)는 그라운드 노드와 시험 대상인 커패시터의 타 단 사이에 연결되고, 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가할 수 있다.The second power supply unit 430 is connected between the ground node and the other end of the capacitor to be tested, and can apply a second direct current voltage in response to the direct current power test conditions of the capacitor.

벅 컨버팅 회로(440)는 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되어 피드백 루프를 구현한다. 벅 컨버팅 회로(440)는 제2 MOSFET을 포함하고, 제2 MOSFET에 따라 흐르는 전류의 평균값이 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수(1/D)배를 추종하도록 전류 제어됨으로써 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 할 수 있다.The buck converting circuit 440 is connected between the input terminal and the output terminal of the boost converting circuit to implement a feedback loop. The buck converting circuit 440 includes a second MOSFET, and is controlled so that the average value of the current flowing through the second MOSFET follows the reciprocal (1/D) times the duty cycle of the average current of the capacitor under test, so that the current flows through the capacitor. At least a portion of the flowing load current can be extracted and flowed into a feedback loop.

도 4에서 설명되는 커패시터 시험 장치는 부스트 컨버팅 회로의 제1 MOSFET의 게이트 단자로 입력되는 제어 신호의 듀티 사이클 D과 벅 컨버팅 회로의 제2 MOSFET의 게이트 단자로 입력되는 제어 신호의 전류 제어의 크기(커패시터의 평균 전류의 1/D배)를 통해 다양한 듀티 사이클은 갖는 구형파에 대해서도 커패시터의 시험을 수행하는 효과를 제공할 수 있다.The capacitor test device described in FIG. 4 includes the duty cycle D of the control signal input to the gate terminal of the first MOSFET of the boost converting circuit and the current control magnitude of the control signal input to the gate terminal of the second MOSFET of the buck converting circuit ( (1/D times the average current of the capacitor) can provide the effect of testing the capacitor even for square waves with various duty cycles.

제1 전원 공급부(410) 및 제2 전원 공급부(420)의 구체적인 회로 구현 과정에 있어서는 도 2와 함께 설명된 기술적 사상이 적용될 수 있으므로 중복되는 설명은 생략하기로 한다.In the specific circuit implementation process of the first power supply unit 410 and the second power supply unit 420, the technical idea described with FIG. 2 can be applied, so overlapping description will be omitted.

부스트 컨버팅 회로(420)는 제1 커패시터의 일 단과 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터, 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드를 더 포함할 수 있다. 또한, 제1 MOSFET 트랜지스터는 드레인 단자가 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 그라운드 노드에 연결될 수 있다.The boost converting circuit 420 includes a first inductor connected between one end of the first capacitor and the drain terminal of the first MOSFET, a positive terminal connected to the drain terminal of the first MOSFET, and a negative terminal connected to one end of the capacitor under test. It may further include a connected first diode. Additionally, the drain terminal of the first MOSFET transistor may be connected to the anode terminal of the first diode, and the source terminal may be connected to the ground node.

벅 컨버팅 회로(440)는 부스팅 컨버팅 회로(220)의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터 및 제2 MOSFET의 소스 단자와 부스트 컨버팅 회로(420)의 출력 단자에 연결되어, 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 더 포함할 수 있다. 상기 제2 MOSFET은 소스 단자가 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결될 수 있다.The buck converting circuit 440 is connected to the source terminal of the second inductor and the second MOSFET connected between the input terminal of the boosting converting circuit 220 and the cathode terminal of the second diode and the output terminal of the boost converting circuit 420. , It may further include a filter unit that smoothes the current flowing through the drain terminal and the source terminal of the second MOSFET. The source terminal of the second MOSFET may be connected to the cathode terminal of the second diode, and the drain terminal may be connected to one end of the filter unit.

상기 필터부는 제2 MOSFET의 드레인 단자와 부스트 컨버팅 회로(420)의 출력 단자 사이에 연결되는 제3 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터 및 부스트 컨버팅 회로(420)의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.The filter unit includes a third inductor connected between the drain terminal of the second MOSFET and the output terminal of the boost converting circuit 420, a first capacitor connected between the drain terminal of the second MOSFET and the ground node, and the boost converting circuit 420 ) may include a second capacitor connected between the output terminal and the ground node.

제2 실시 예의 시뮬레이션 결과Simulation results of the second embodiment

도 5는 도 4의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 5의 경우에는, 시험 대상 커패시터의 Ctest는 1000μF이고, 직류 전원 시험 조건은 Itest,rms = 250A 이고, Vtest = 1kV로, 부스트 컨버팅 회로의 제1 MOSFET으로 입력되는 제1 제어 신호의 듀티 사이클은 0.33, 파형의 주파수는 20kHz로 설정된 경우가 설명된다.Figure 5 is a graph of main voltage and current over time of the capacitor test device implemented according to the embodiment of Figure 4. In the case of Figure 5, C test of the capacitor to be tested is 1000 μF, DC power test conditions are I test,rms = 250 A, V test = 1 kV, and the first control signal input to the first MOSFET of the boost converting circuit is The case where the duty cycle is set to 0.33 and the waveform frequency is set to 20 kHz is explained.

제1 제어 신호는 미리 설정된 듀티 사이클(0.33)에 따라 턴 온 신호(high)를 제1 MOSFET의 게이트 단자로 출력한다. 일 실시 예에 따르면, 벅 컨버팅 회로(440)로 입력되는 제2 제어 신호는 제2 MOSFET Q2로 흐르는 전류 IQ2가 Itest,rms의 3 배를 추종하도록 PWM 전류 제어가 수행될 수 있다. 상기 제1 제어 신호에 따라 부스트 컨버팅 회로 내에 포함되는 제1 다이오드로 흐르는 전류 ID1의 크기가 결정된다. 위와 같은 제1 제어 신호 및 제2 제어 신호의 구현에 따라 시험 대상 커패시터로 흐르는 Itest는 비대칭적인 형상을 갖는 구형파로서 구현되어 동작될 수 있다.The first control signal outputs a turn-on signal (high) to the gate terminal of the first MOSFET according to a preset duty cycle (0.33). According to one embodiment, the second control signal input to the buck converting circuit 440 may be PWM current controlled so that the current I Q2 flowing through the second MOSFET Q 2 follows three times I test,rms . The size of the current I D1 flowing through the first diode included in the boost converting circuit is determined according to the first control signal. According to the implementation of the first control signal and the second control signal as above, I test flowing to the capacitor under test may be implemented and operated as a square wave having an asymmetric shape.

이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 기술 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변혼 및 변경이 가능하다.Above, the technical idea of the present invention has been described in detail with preferred embodiments, but the technical idea of the present invention is not limited to the above embodiments, and the technical idea of the present invention is not limited to the above embodiments. Various changes and modifications can be made by those with ordinary knowledge in the technical field within the scope of the idea.

Claims (12)

구형파(square wave) 전류에 대한 커패시터 시험 장치에 있어서,
부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부;
제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로;
상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부; 및
상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로
를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
In a capacitor test device for square wave current,
a first power supply connected between the input terminal of the boost converting circuit and the ground node and applying a first direct current voltage to the boost converting circuit that generates a square wave current;
A boost converting circuit comprising a first switching element and transferring a square wave current generated according to a duty cycle of the first switching element to an output terminal to which one end of a capacitor under test is connected;
a second power supply unit connected between the ground node and the other end of the capacitor to be tested and applying a second direct current voltage in response to a direct current power test condition of the capacitor; and
It is connected between the input terminal and the output terminal of the boost converting circuit, includes a second switching element, and is controlled so that the average value of the current flowing along the second switching element follows the average current of the capacitor to be tested, so that the capacitor A buck converting circuit that extracts at least a portion of the load current flowing through and flows it into a feedback loop.
Capacitor test device for square wave current containing.
 제1항에 있어서,
상기 제1 전원 공급부는,
상기 그라운드 노드에 음극 단자가 연결되며, 상기 제1 직류 전압을 제공하는 제1 전압원;
상기 제1 전압원의 양극 단자와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 인덕터;
상기 그라운드 노드와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 커패시터
를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
According to paragraph 1,
The first power supply unit,
a first voltage source having a negative terminal connected to the ground node and providing the first direct current voltage;
a first inductor connected between the positive terminal of the first voltage source and the input terminal of the boost converting circuit;
A first capacitor connected between the ground node and the input terminal of the boost converting circuit
Capacitor test device for square wave current containing.
 제1항에 있어서,
상기 제2 전원 공급부는,
상기 그라운드 노드에 양극 단자가 연결되며, 상기 제2 직류 전압을 제공하는 제2 전압원;
상기 제2 전압원의 음극 단자와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 인덕터; 및
상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 커패시터
를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
According to paragraph 1,
The second power supply unit,
a second voltage source having a positive terminal connected to the ground node and providing the second direct current voltage;
a second inductor connected between the negative terminal of the second voltage source and the other terminal of the capacitor to be tested; and
A second capacitor connected between the ground node and the other end of the capacitor to be tested.
Capacitor test device for square wave current containing.
 제3항에 있어서,
상기 제2 직류 전압의 크기는,
상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수만큼을 차감한 값으로 결정되는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
According to paragraph 3,
The magnitude of the second direct current voltage is,
A capacitor test device for square wave current, characterized in that the value is determined by subtracting a predetermined multiple of the magnitude of the first direct current voltage from the magnitude of the direct current voltage corresponding to the DC power test conditions of the capacitor.
 제1항에 있어서,
상기 부스트 컨버팅 회로는,
상기 제1 스위칭 소자로서 제1 MOSFET을 포함하고,
상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제3 인덕터;
상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드; 및
드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 제1 MOSFET
을 포함하는 구형파 전류에 대한 커패시터 시험 장치.
According to paragraph 1,
The boost converting circuit is,
Includes a first MOSFET as the first switching element,
a third inductor connected between one end of the first capacitor and a drain terminal of the first MOSFET;
a first diode whose anode terminal is connected to the drain terminal of the first MOSFET and whose cathode terminal is connected to one end of the capacitor to be tested; and
A first MOSFET whose drain terminal is connected to the anode terminal of the first diode and whose source terminal is connected to the ground node
Capacitor test device for square wave current containing.
 제5항에 있어서,
상기 제1 MOSFET의 게이트 단자로,
미리 지정된 듀티 사이클에 대응하여 상기 제1 MOSFET을 턴 온 시키는 제어 신호가 소정 주기로 입력되는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
According to clause 5,
To the gate terminal of the first MOSFET,
A capacitor test device for square wave current, characterized in that a control signal for turning on the first MOSFET is input at a predetermined period in response to a predetermined duty cycle.
 제1항에 있어서,
상기 벅 컨버팅 회로는,
상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제4 인덕터;
상기 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드;
소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET; 및
상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부
를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
According to paragraph 1,
The buck converting circuit is,
a fourth inductor connected between the input terminal of the boost converting circuit and the cathode terminal of the second diode;
a second diode connected between one end of the fourth inductor and a ground node;
a second MOSFET whose source terminal is connected to the cathode terminal of the second diode and whose drain terminal is connected to one end of the filter unit; and
A filter unit connected to the source terminal of the second MOSFET and the output terminal of the boost converting circuit to smooth the current flowing through the drain terminal and source terminal of the second MOSFET.
Capacitor test device for square wave current containing.
 제7항에 있어서,
상기 필터부는,
상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제5 인덕터;
상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터; 및
상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제4 커패시터
를 포함하는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
In clause 7,
The filter unit,
a fifth inductor connected between the drain terminal of the second MOSFET and the output terminal of the boost converting circuit;
a third capacitor connected between the drain terminal of the second MOSFET and the ground node; and
A fourth capacitor connected between the output terminal of the boost converting circuit and the ground node.
A capacitor test device for square wave current, comprising:
 구형파 전류에 대한 커패시터 시험 장치에 있어서,
부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부;
제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로;
상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부; 및
상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 MOSFET을 포함하고, 상기 제2 MOSFET을 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수 배를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 벅 컨버팅 회로
를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
In a capacitor test device for square wave current,
a first power supply connected between the input terminal of the boost converting circuit and the ground node and applying a first direct current voltage to the boost converting circuit that generates a square wave current;
A boost converting circuit that includes a first MOSFET and transfers a square wave current generated as a control signal with a duty cycle D is input to the gate terminal of the first MOSFET to an output terminal to which one end of the capacitor under test is connected;
a second power supply unit connected between the ground node and the other end of the capacitor to be tested and applying a second direct current voltage in response to a direct current power test condition of the capacitor; and
It is connected between the input terminal and the output terminal of the boost converting circuit, includes a second MOSFET, and the average value of the current flowing along the second MOSFET follows the reciprocal of the duty cycle of the average current of the capacitor under test. A buck converting circuit that is controlled to extract at least a portion of the load current flowing through the capacitor and flow it into a feedback loop.
Capacitor test device for square wave current containing.
 제9항에 있어서,
상기 부스트 컨버팅 회로는,
상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터; 및
상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드;
를 더 포함하고,
상기 제1 MOSFET는 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 구형파 전류에 대한 커패시터 시험 장치.
According to clause 9,
The boost converting circuit is,
a first inductor connected between one end of the first capacitor and a drain terminal of the first MOSFET; and
a first diode whose anode terminal is connected to the drain terminal of the first MOSFET and whose cathode terminal is connected to one end of the capacitor to be tested;
It further includes,
A capacitor test device for square wave current in which the drain terminal of the first MOSFET is connected to the anode terminal of the first diode, and the source terminal is connected to the ground node.
 제9항에 있어서,
상기 벅 컨버팅 회로는,
상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터; 및
상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부
를 더 포함하고,
상기 제2 MOSFET는,
소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 구형파 전류에 대한 커패시터 시험 장치.
According to clause 9,
The buck converting circuit is,
a second inductor connected between the input terminal of the boost converting circuit and the cathode terminal of the second diode; and
A filter unit connected to the source terminal of the second MOSFET and the output terminal of the boost converting circuit to smooth the current flowing through the drain terminal and source terminal of the second MOSFET.
It further includes,
The second MOSFET is,
A capacitor test device for square wave current in which the source terminal is connected to the cathode terminal of the second diode and the drain terminal is connected to one end of the filter unit.
 제11항에 있어서,
상기 필터부는,
상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제3 인덕터;
상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터; 및
상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터
를 포함하는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.According to clause 11,
The filter unit,
a third inductor connected between the drain terminal of the second MOSFET and the output terminal of the boost converting circuit;
a first capacitor connected between the drain terminal of the second MOSFET and a ground node; and
A second capacitor connected between the output terminal of the boost converting circuit and the ground node.
A capacitor test device for square wave current, comprising:
KR1020220047343A 2022-04-18 2022-04-18 Testing apparatus of capacitor for square wave current KR20230148525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220047343A KR20230148525A (en) 2022-04-18 2022-04-18 Testing apparatus of capacitor for square wave current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220047343A KR20230148525A (en) 2022-04-18 2022-04-18 Testing apparatus of capacitor for square wave current

Publications (1)

Publication Number Publication Date
KR20230148525A true KR20230148525A (en) 2023-10-25

Family

ID=88515632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220047343A KR20230148525A (en) 2022-04-18 2022-04-18 Testing apparatus of capacitor for square wave current

Country Status (1)

Country Link
KR (1) KR20230148525A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452724B1 (en) 2014-07-28 2014-10-23 주식회사 뉴인텍 Apparatus and method for testing ripple current of vehicle inverter capacitor
KR101651883B1 (en) 2014-12-31 2016-08-29 주식회사 효성 Method for monitoring state of capacitor in modular converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452724B1 (en) 2014-07-28 2014-10-23 주식회사 뉴인텍 Apparatus and method for testing ripple current of vehicle inverter capacitor
KR101651883B1 (en) 2014-12-31 2016-08-29 주식회사 효성 Method for monitoring state of capacitor in modular converter

Similar Documents

Publication Publication Date Title
EP2127487B1 (en) Supply circuit
TWI542131B (en) Switchable buck converter with?zero voltage switching capability operating with a stabilized switching frequency
JP5960153B2 (en) Power supply control system and apparatus
US9237621B1 (en) Current control circuit and method for floating IC driven buck-boost converter
US20170222545A1 (en) Power factor improving converter, and power supply device including power factor improving converter
US20170110965A1 (en) Power conversion apparatus
WO2006063024A1 (en) Current controlled gate driver for power switches
CN108459651A (en) Constant-current controller and its power conditioning circuitry
JP2012088154A (en) Power-cycle testing device and power-cycle testing method
US20230275526A1 (en) Rectifying element and voltage converter comprising such a rectifying element
Kathiresan et al. Novel high-power nonresonant multichannel LED driver
TWI477049B (en) A power conversion device with a high conversion ratio
KR20230148525A (en) Testing apparatus of capacitor for square wave current
JP5834596B2 (en) High voltage inverter device
KR100997397B1 (en) Inverter system and its operating method
TWM591640U (en) Power conversion circuit with single-stage double-switch wide input range
JPH066975A (en) High voltage power supply circuit
US20220094261A1 (en) Dc pulse power supply device
Zhou et al. A gate driver with a negative turn off bias voltage for GaN HEMTs
Hu et al. A low cost portable car heater based on a novel current-fed push-pull inverter
JP2007501598A (en) Synchronous rectifier output voltage control
KR100994953B1 (en) Non-isolation type DC/DC Step-up Converter
Goettle et al. Detailed Analysis and Optimization of the Asymmetrical Half-Bridge PWM Converter including Parasitics
JP2012195251A (en) Led drive circuit
US20230318465A1 (en) Pulse width modulator for a stacked half bridge