KR20230147241A - Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor - Google Patents

Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor Download PDF

Info

Publication number
KR20230147241A
KR20230147241A KR1020220045748A KR20220045748A KR20230147241A KR 20230147241 A KR20230147241 A KR 20230147241A KR 1020220045748 A KR1020220045748 A KR 1020220045748A KR 20220045748 A KR20220045748 A KR 20220045748A KR 20230147241 A KR20230147241 A KR 20230147241A
Authority
KR
South Korea
Prior art keywords
layer
thin film
substrate
forming
gas
Prior art date
Application number
KR1020220045748A
Other languages
Korean (ko)
Inventor
한영재
송병호
전호진
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020220045748A priority Critical patent/KR20230147241A/en
Publication of KR20230147241A publication Critical patent/KR20230147241A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 박막 형성방법에 관한 것으로, 패턴 형성용 비정질 실리콘층의 결함을 개선할 수 있는 박막 형성방법과 이를 위한 기판 처리 장치에 대한 것이다.
실시예에 따른 박막 형성방법은, 상면에 금속 하드마스크층이 형성된 기판이 안착된 공정 챔버의 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 금속 하드마스크층을 전처리하는 단계; 상기 전처리한 기판에 실리콘 산화막층을 형성하는 단계; 상기 공정 챔버에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 실리콘 산화막층을 후처리하는 단계; 및 상기 후처리한 기판에 비정질 실리콘막층을 형성하는 단계;를 포함한다.
The present invention relates to a thin film forming method that can improve defects in an amorphous silicon layer for pattern formation and a substrate processing apparatus therefor.
A thin film forming method according to an embodiment includes the steps of supplying an oxygen-containing gas to a reaction space of a process chamber where a substrate with a metal hard mask layer formed on the upper surface is seated, forming plasma, and pre-treating the metal hard mask layer; forming a silicon oxide layer on the pretreated substrate; Post-processing the silicon oxide film layer by supplying an oxygen-containing gas to the process chamber and forming plasma; and forming an amorphous silicon film layer on the post-treated substrate.

Description

패턴 형성용 비정질 실리콘층의 결함 개선을 위한 박막 형성방법 및 이를 위한 기판 처리 장치{Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor}Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor}

본 발명은 박막 형성방법과 이를 위한 기판 처리 장치에 관한 것으로, 해당 박막 형성방법은 패턴 형성용 비정질 실리콘층의 결함을 개선할 수 있다.The present invention relates to a thin film forming method and a substrate processing apparatus therefor, and the thin film forming method can improve defects in an amorphous silicon layer for pattern formation.

반도체 장치가 고집적화됨에 따라 반도체 장치 내에 포함된 패턴의 선폭은 더욱 미세해지고 있으며, 기판 상에 미세 패턴을 형성하기 위해서, SADP(Self aligned double patterning) 등과 같은 패턴 형성 공정 등이 개발되어 활용되고 있다. 상기 SADP 공정은 더블 패터닝을 수행하여 리소그래피 공정에 의해 형성되는 마스크 패턴보다 좁은 선폭을 갖는 마스크 패턴을 형성하고, 이를 이용하여 미세 패턴을 형성하는 공정이다.As semiconductor devices become more highly integrated, the line width of patterns included in the semiconductor device is becoming finer, and in order to form fine patterns on a substrate, pattern forming processes such as SADP (self aligned double patterning) have been developed and utilized. The SADP process is a process of performing double patterning to form a mask pattern with a narrower line width than a mask pattern formed by a lithography process, and using this to form a fine pattern.

기존에는, 티타늄질화막층(TiN layer), 실리콘 산화질화막층(SiON layer), 실리콘 산화막층(TEOS layer), 비정질 실리콘막층(a-Si layer)을 순차적으로 기판 상에 형성하는 SADP 공정을 수행하여 박막 구조물을 제조하고, 제조한 박막 구조물을 이용해 기판 상에 미세 패턴을 형성하도록 하고 있다. 하지만, 이와 같은 기존 방법은 패턴의 피치 감소에 따른 에치 파워 증가, 실리콘 산화질화막층의 식각 선택성 감소, 형성 박막 수에 의한 공정시간 증가 등의 문제점이 있다(도 1(a) 참조). Previously, the SADP process was performed to sequentially form a titanium nitride layer (TiN layer), a silicon oxynitride layer (SiON layer), a silicon oxide layer (TEOS layer), and an amorphous silicon layer (a-Si layer) on the substrate. A thin film structure is manufactured, and a fine pattern is formed on a substrate using the manufactured thin film structure. However, such existing methods have problems such as increased etch power due to a decrease in the pitch of the pattern, decreased etch selectivity of the silicon oxynitride film layer, and increased process time due to the number of thin films formed (see Figure 1(a)).

이를 보완하기 위해 최근에는, 금속 하드마스크층(MH layer)를 활용하여 박막의 두께를 감소시키고, 에치 프로파일과 선택성을 개선하기 위한 다양한 시도가 이루어지고 있다. 일례로, 금속 하드마스크층(MH layer), 실리콘 산화막층(TEOS layer), 비정질 실리콘막층(a-Si layer)을 순차적으로 기판 상에 형성하는 SADP 공정을 수행하여 박막 구조물을 제조하고, 제조한 박막 구조물을 이용해 기판 상에 미세 패턴을 형성하도록 하고 있다(도 1(b) 참조). 이와 같은 공정은 디바이스 스캐일이 감소함에 따라 하드마스크와 및 실리콘 산화막의 두께가 감소하도록 하는 반면에 비정질 실리콘막의 두께는 증가되는 경향을 나타내어 비정질 실리콘막층과 하부막과의 접착과 계면 결함 개선이 패턴 품질 결정에 중요한 요소로 작용하고 있다. 특히, 반도체 패터닝 공정에서 하드마스크로 사용되는 비정질 실리콘은 하부막과의 접착과 계면의 수소 함량에 따른 필링(peeling) 및 펍핑(popping) 현상의 발생을 방지하는 것이 중요한 요소이다. To compensate for this, various attempts have been made recently to reduce the thickness of the thin film and improve the etch profile and selectivity by using a metal hard mask layer (MH layer). For example, a thin film structure is manufactured by performing a SADP process to sequentially form a metal hard mask layer (MH layer), a silicon oxide layer (TEOS layer), and an amorphous silicon layer (a-Si layer) on a substrate. A thin film structure is used to form fine patterns on a substrate (see Figure 1(b)). This process causes the thickness of the hard mask and silicon oxide film to decrease as the device scale decreases, while the thickness of the amorphous silicon film tends to increase, improving the adhesion and interface defects between the amorphous silicon film layer and the lower film, thereby improving pattern quality. It serves as an important factor in decision making. In particular, for amorphous silicon, which is used as a hard mask in the semiconductor patterning process, adhesion to the lower layer and preventing peeling and popping phenomena due to the hydrogen content at the interface are important factors.

하지만, 상기와 같은 공정을 활용할 경우 기판과 실리콘 산화막의 표면에 수소가 트랩되어 비정질 실리콘막 상에 전면성 버블 결함이 쉽게 발생한다는 문제가 있어 이를 보완할 수 있는 방법에 대한 연구가 필요하다.However, when using the above process, there is a problem that hydrogen is trapped on the surface of the substrate and the silicon oxide film, easily causing full-scale bubble defects on the amorphous silicon film, so research on methods to compensate for this is necessary.

일 실시예에 따르면, 수소에 의해 발생되는 비정질 실리콘 박막층의 버블 결함 발생을 방지할 수 있는 박막 형성방법에 대한 기술 내용을 제공하고자 하는 것이다. According to one embodiment, the purpose is to provide technical details on a thin film forming method that can prevent bubble defects in an amorphous silicon thin film layer caused by hydrogen.

실시예에 따른 박막 형성방법은, 상면에 금속 하드마스크층이 형성된 기판이 안착된 공정 챔버의 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 금속 하드마스크층을 전처리하는 단계; 상기 전처리한 기판에 실리콘 산화막층을 형성하는 단계; 상기 공정 챔버에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 실리콘 산화막층을 후처리하는 단계; 및 상기 후처리한 기판에 비정질 실리콘막층을 형성하는 단계;를 포함한다.A thin film forming method according to an embodiment includes the steps of supplying an oxygen-containing gas to a reaction space of a process chamber where a substrate with a metal hard mask layer formed on the upper surface is seated, forming plasma, and pre-treating the metal hard mask layer; forming a silicon oxide layer on the pretreated substrate; Post-processing the silicon oxide film layer by supplying an oxygen-containing gas to the process chamber and forming plasma; and forming an amorphous silicon film layer on the post-treated substrate.

일 실시예에 따르면, 상기와 같은 박막 형성방법으로 형성한 박막 구조물은, 기판, 기판의 상면에 형성된 금속 하드마스크층, 금속 하드마스크층의 상면에 형성된 실리콘 산화막층 및 실리콘 산화막층의 상면에 형성된 비정질 실리콘막층을 포함하는 구조를 가질 수 있으며, 상기 금속 하드마스크층은 두께가 50 내지 500 Å일 수 있고, 실리콘 산화막층은 두께가 200 내지 500 Å일 수 있으며, 비정질 실리콘막층은 두께가 300 내지 1,000 Å일 수 있다. According to one embodiment, the thin film structure formed by the above thin film forming method includes a substrate, a metal hard mask layer formed on the upper surface of the substrate, a silicon oxide film layer formed on the upper surface of the metal hard mask layer, and a upper surface of the silicon oxide film layer. It may have a structure including an amorphous silicon film layer, and the metal hard mask layer may have a thickness of 50 to 500 Å, the silicon oxide film layer may have a thickness of 200 to 500 Å, and the amorphous silicon film layer may have a thickness of 300 to 500 Å. It may be 1,000 Å.

한편, 실시예에 따른 기판 처리 장치는, 기판 처리를 위한 반응 공간을 형성하는 공정 챔버; 상기 공정 챔버에 설치되어 상기 반응 공간에 제1 소스 가스, 제2 소스 가스 및 산소 가스를 각각 공급하는 가스 분사부; 상기 반응 공간의 내부에 상기 가스 분사부와 대향되도록 설치되고, 상부에 상기 기판이 안착되는 기판 지지부; 상기 가스 분사부와 연결되어 가스를 공급하는 가스 공급부; 상기 반응 공간에 플라즈마를 형성하기 위해 전원을 인가하는 전원 공급부; 및 상기 가스 분사부, 기판 지지부, 가스 공급부 및 전원 공급부의 구동을 제어하는 제어부를 포함하되, 상기 제어부는, 상기 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 기판의 상면에 형성된 금속 하드마스크층을 전처리하고, 상기 반응 공간에 제1 소스 가스를 공급하여 상기 금속 하드마스크층 상에 실리콘 산화막층을 형성하도록 하며, 상기 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 실리콘 산화막층을 후처리한 다음, 상기 반응 공간에 제2 소스 가스를 공급하여 상기 실리콘 산화막층 상에 비정질 실리콘막층을 형성하도록 제어하는 것을 특징으로 한다.Meanwhile, a substrate processing apparatus according to an embodiment includes a process chamber forming a reaction space for processing a substrate; a gas injection unit installed in the process chamber to supply first source gas, second source gas, and oxygen gas to the reaction space, respectively; a substrate support portion installed inside the reaction space to face the gas injection portion and on which the substrate is seated; a gas supply unit connected to the gas injection unit to supply gas; a power supply unit that applies power to form plasma in the reaction space; and a control unit that controls the operation of the gas injection unit, the substrate support unit, the gas supply unit, and the power supply unit, wherein the control unit supplies an oxygen-containing gas to the reaction space and forms plasma to form a metal layer on the upper surface of the substrate. A hard mask layer is pretreated, a first source gas is supplied to the reaction space to form a silicon oxide film layer on the metal hard mask layer, an oxygen-containing gas is supplied to the reaction space, and plasma is formed to form a silicon oxide layer. After post-processing the oxide layer, a second source gas is supplied to the reaction space to form an amorphous silicon layer on the silicon oxide layer.

실시예에 따른 박막 형성방법은, 산화막 증착 전후에 기판을 산소 플라즈마 처리하는 방법을 통해 수소에 의해 발생되는 비정질 실리콘막의 버블 결함 발생을 방지할 수 있다.The thin film formation method according to the embodiment can prevent bubble defects in the amorphous silicon film caused by hydrogen by treating the substrate with oxygen plasma before and after depositing the oxide film.

도 1은 미세 패턴을 형성하기 위한 (a) 기존 SADP 공정 활용 박막 구조물과 (b) 개선 SADP 공정 활용 박막 구조물의 일례를 나타낸 구조도이다.
도 2는 실시예에 따른 박막 형성방법을 나타낸 공정도이다.
도 3은 실시예에 따른 박막 형성방법을 수행하기 위한 기판 처리 장치를 나타낸 공정도이다.
도 4는 SIMS(Secondary ion mass spectrometry) 방법을 통해 실시예 1 및 비교예 3에 따른 방법으로 제조한 박막 구조물의 수소 이온 농도 프로파일을 평가한 결과이다.
도 5는 (a) 비교예 2, (b) 비교예 1 및 (c) 실시예 1에 따른 방법으로 제조한 박막 구조물의 외관을 촬영한 이미지이다.
Figure 1 is a structural diagram showing an example of (a) a thin film structure using an existing SADP process and (b) a thin film structure using an improved SADP process to form a fine pattern.
Figure 2 is a process diagram showing a thin film forming method according to an example.
Figure 3 is a process diagram showing a substrate processing apparatus for performing a thin film forming method according to an embodiment.
Figure 4 shows the results of evaluating the hydrogen ion concentration profile of the thin film structure manufactured by the method according to Example 1 and Comparative Example 3 through secondary ion mass spectrometry (SIMS) method.
Figure 5 is an image of the appearance of a thin film structure manufactured by the method according to (a) Comparative Example 2, (b) Comparative Example 1, and (c) Example 1.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.Below, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. However, since the description of the present invention is only an example for structural and functional explanation, the scope of the present invention should not be construed as limited by the examples described in the text. In other words, since the embodiments can be modified in various ways and can take various forms, the scope of rights of the present invention should be understood to include equivalents that can realize the technical idea. In addition, the purpose or effect presented in the present invention does not mean that a specific embodiment must include all or only such effects, so the scope of the present invention should not be understood as limited thereby.

본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.The meaning of terms described in the present invention should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.Terms such as “first” and “second” are used to distinguish one component from another component, and the scope of rights should not be limited by these terms. For example, a first component may be named a second component, and similarly, the second component may also be named a first component. When a component is referred to as being “connected” to another component, it should be understood that it may be directly connected to the other component, but that other components may also exist in between. On the other hand, when a component is referred to as being “directly connected” to another component, it should be understood that there are no other components in between. Meanwhile, other expressions that describe the relationship between components, such as "between" and "immediately between" or "neighboring" and "directly neighboring" should be interpreted similarly.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Singular expressions should be understood to include plural expressions, unless the context clearly indicates otherwise, and terms such as “comprise” or “have” refer to the specified features, numbers, steps, operations, components, parts, or them. It is intended to specify the existence of a combination, and should be understood as not excluding in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein, unless otherwise defined, have the same meaning as commonly understood by a person of ordinary skill in the field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as consistent with the meaning they have in the context of the related technology, and cannot be interpreted as having an ideal or excessively formal meaning unless clearly defined in the present invention.

이하, 본 발명을 상세히 설명하도록 한다. Hereinafter, the present invention will be described in detail.

도 2는 실시예에 따른 박막 형성방법을 나타낸 공정도이다. Figure 2 is a process diagram showing a thin film forming method according to an example.

도 2를 참조하면, 실시예에 따른 박막 형성방법은, 금속 하드마스크층을 전처리하는 단계(S100); 상기 전처리한 기판에 실리콘 산화막층을 형성하는 단계(S200); 실리콘 산화막층을 후처리하는 단계(S300); 및 상기 후처리한 기판에 비정질 실리콘막층을 형성하는 단계(S400);를 포함한다. Referring to FIG. 2, the thin film forming method according to the embodiment includes preprocessing a metal hard mask layer (S100); Forming a silicon oxide layer on the pretreated substrate (S200); Post-processing the silicon oxide layer (S300); and forming an amorphous silicon film layer on the post-processed substrate (S400).

먼저, 금속 하드마스크층을 전처리하는 단계(S100)는, 기판의 금속 하드마스크층 상에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 박막 형성을 위해 금속 하드마스크층을 전처리할 수 있다.First, in the step of pre-treating the metal hard mask layer (S100), oxygen-containing gas may be supplied on the metal hard mask layer of the substrate and plasma may be formed to pre-treat the metal hard mask layer to form a thin film.

상기 공정 챔버는, 플라즈마를 이용해 박막을 증착하기 위해 사용되는 통상적인 다양한 형태의 기판 처리 장치에 구비된 것일 수 있다. 특히, 상기 기판 처리 장치는 플라즈마 강화 화학기상 증착(PECVD) 공정을 수행하기 위해 활용되는 것일 수 있다.The process chamber may be provided in various types of conventional substrate processing devices used to deposit thin films using plasma. In particular, the substrate processing device may be utilized to perform a plasma enhanced chemical vapor deposition (PECVD) process.

상기 기판은 결정질 실리콘, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 스트레인드 실리콘, 실리콘 게르마늄, 텅스텐, 티타늄 질화물, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼, 패터닝된 또는 패터닝되지 않은 웨이퍼, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨비소, 유리, 사파이어, 저 k 유전체들 또는 이들의 혼합물을 포함하는 소재로 제조한 것을 사용할 수 있다. 상기 기판(10)은 소정의 디바이스가 형성된 반도체 기판 결과물일 수 있고, 혹은 베어(bare) 웨이퍼일 수도 있다. The substrate may be crystalline silicon, silicon oxide, silicon oxynitride, silicon nitride, strained silicon, silicon germanium, tungsten, titanium nitride, doped or undoped polysilicon, doped or undoped silicon wafer, patterned or patterned. Unused wafers, SOI (silicon on insulator), made of materials containing carbon-doped silicon oxide, silicon nitride, doped silicon, germanium, gallium arsenide, glass, sapphire, low-k dielectrics, or mixtures thereof may be used. You can. The substrate 10 may be a result of a semiconductor substrate on which a predetermined device is formed, or may be a bare wafer.

상기 기판은 상면에 형성된 금속 하드마스크층은, 텅스텐(W), 알루미늄(Al), 티타늄(Ti), 하프늄(Hf), 탄탈륨(Ta), 지르코늄(Zr) 또는 이들의 혼합물을 포함하는 금속 성분을 포함하는 금속 전구체를 이용해 형성시킨 것일 수 있다. The metal hard mask layer formed on the upper surface of the substrate is a metal component including tungsten (W), aluminum (Al), titanium (Ti), hafnium (Hf), tantalum (Ta), zirconium (Zr), or a mixture thereof. It may be formed using a metal precursor containing.

상기 금속 하드마스크층은, 기판 상에 금속 하드마스크층을 형성하기 위한 통상적인 다양한 방법을 통해 형성시킨 것일 수 있다. 일례로, 스퍼터링법(sputtering), 원자층 증착법(atomic layer deposition, ALD), 플라즈마 강화 원자층 증착법(PEALD), 화학기상 증착법(chemical vapor deposition, CVD), 플라즈마 강화 화학기상 증착법 또는 물리기상증착법(physical vapor deposition, PVD) 등의 방법으로 형성시킨 것일 수 있다. The metal hard mask layer may be formed through various conventional methods for forming a metal hard mask layer on a substrate. For example, sputtering, atomic layer deposition (ALD), plasma enhanced atomic layer deposition (PEALD), chemical vapor deposition (CVD), plasma enhanced chemical vapor deposition, or physical vapor deposition ( It may be formed by a method such as physical vapor deposition (PVD).

특히, 상기 금속 하드마스크층은 공정 챔버의 반응 공간에 금속 전구체 가스, 탄소 가스 및 캐리어 가스를 특정 비율로 포함하는 혼합 가스를 공급하고, 플라즈마를 형성하여 증착한 것일 수 있다. 일례로, 상기 금속 전구체 가스는 TBIDMW[bis(tert-butyl-imido)bis(dimethylamido)tungsten]일 수 있으며 이에 제한받는 것은 아니다.In particular, the metal hard mask layer may be deposited by supplying a mixed gas containing a metal precursor gas, carbon gas, and carrier gas in a specific ratio to the reaction space of the process chamber and forming plasma. For example, the metal precursor gas may be TBIDMW [bis(tert-butyl-imido)bis(dimethylamido)tungsten], but is not limited thereto.

본 단계에서는, 상기 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 기판 상에 형성된 금속 하드마스크층을 전처리할 수 있다. In this step, oxygen-containing gas is supplied to the reaction space and plasma is formed to pre-treat the metal hard mask layer formed on the substrate.

상기 산소 함유 가스는 산소(O2) 가스를 단독으로 포함하는 가스를 사용할 수 있으며, 산소(O2) 가스 및 불활성 가스를 포함하는 혼합 가스를 의미하는 것일 수 있다. 상기 산소 함유 가스는 상기 산소(O2) 가스 및 불활성 가스의 배합비를 조절하여 전처리를 위한 산소(O2)의 농도 조절이 가능하다. The oxygen-containing gas may be a gas containing oxygen (O 2 ) gas alone, or may be a mixed gas containing oxygen (O 2 ) gas and an inert gas. The concentration of the oxygen-containing gas can be adjusted for pretreatment by adjusting the mixing ratio of the oxygen (O 2 ) gas and the inert gas.

구체적으로, 상기 전처리는 10 내지 500 sccm의 유량으로 산소를 공급하며, 13.56 MHz 및 370 KHz의 이중 주파수의 전력을 인가하고 27.12 내지 100 MHz의 파워로 플라즈마를 형성하며, 1 내지 120초 동안 수행할 수 있다. 이때, 산소의 유량은 3000 내지 7000 sccm일 수 있고, 불활성 가스를 1000 내지 3000 sccm의 유속으로 함께 공급하여 수행할 수 있다.Specifically, the pretreatment supplies oxygen at a flow rate of 10 to 500 sccm, applies dual frequency power of 13.56 MHz and 370 KHz, forms plasma with a power of 27.12 to 100 MHz, and is performed for 1 to 120 seconds. You can. At this time, the flow rate of oxygen may be 3000 to 7000 sccm, and the inert gas may be supplied at a flow rate of 1000 to 3000 sccm.

다음, 실리콘 산화막층을 형성하는 단계(S200)는, 상기와 같은 방법으로 전처리한 기판의 금속 하드마스크층 상에 제1 소스 가스를 공급하여 기판 상에 실리콘 산화막층을 형성할 수 있다. Next, in the step of forming a silicon oxide layer (S200), a silicon oxide layer can be formed on the substrate by supplying the first source gas onto the metal hard mask layer of the substrate pretreated in the same manner as above.

본 단계에서는, 반응 공간에 제1 소스 가스를 공급하고 플라즈마를 형성하여 전처리한 기판의 금속 하드마스크층 상에 실리콘 산화막층을 형성할 수 있다.In this step, a silicon oxide film layer can be formed on the metal hardmask layer of the pretreated substrate by supplying the first source gas to the reaction space and forming plasma.

상기 제1 소스 가스는, 테트라에틸오르소실리케이트(tetraethylorthosilicate, TEOS), 실란(silane), 디실란(disilane), 디클로로실란(dichlorosilane), 디메틸디메톡시실란(dimethyldimethoxysilane), 사염화규소(tetrachloride silicon), 비스터셔리부틸아미노실란(bis(tertiary-butylamino)silane), 디클로로실란(dicholrosilane), 1,3,5,7-테트라메틸사이클로테트라실록산(1,3,5,7-tetramethylcyclotetrasiloxane), 옥타메틸사이클로실록산(octamethyl cyclotetrasiloxanes), 트리스(터트-펜톡시)실라놀(tris(tert-pentoxy)silanol), 헥사메틸디실라잔(hexamethyldisilazane), 테트라키스디메틸아미노실리콘(tetrakis (dimethylamino) silicon), 테트라메틸실란(tetramethylsilane), 테트라메틸디실록산(tetramethyldisiloxane), 디에틸실란(diethylsilane), 헥사클로로디실란(hexachlorodisilane), 디에톡시디메틸실란(diethoxydimethylsilane), 폴리디메틸실록산(polydimethylsiloxane) 또는 이들의 혼합물을 포함하는 실리콘 소스 가스를 포함할 수 있다. 특히, 상기 실리콘 소스 가스는 TEOS를 사용할 수 있다.The first source gas is tetraethylorthosilicate (TEOS), silane, disilane, dichlorosilane, dimethyldimethoxysilane, silicon tetrachloride, Bis(tertiary-butylamino)silane, dichlorosilane, 1,3,5,7-tetramethylcyclotetrasiloxane, octamethylcyclo Siloxane (octamethyl cyclotetrasiloxanes), tris(tert-pentoxy)silanol, hexamethyldisilazane, tetrakis (dimethylamino) silicon, tetramethylsilane A silicon source containing (tetramethylsilane), tetramethyldisiloxane, diethylsilane, hexachlorodisilane, diethoxydimethylsilane, polydimethylsiloxane, or mixtures thereof. May contain gas. In particular, the silicon source gas may use TEOS.

또한, 제1 소스 가스는 상기 실리콘 소스 가스 이외에도 산소 가스를 더 포함할 수 있다. 상기 제1 소스 가스는 질소, 헬륨, 아르곤 등과 같은 불활성 가스를 캐리어 가스로 더 포함할 수 있다. Additionally, the first source gas may further include oxygen gas in addition to the silicon source gas. The first source gas may further include an inert gas such as nitrogen, helium, argon, etc. as a carrier gas.

다음, 실리콘 산화막층을 후처리하는 단계(S300)는, 상기 공정 챔버에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 실리콘 산화막층을 형성한 기판을 후처리할 수 있다.Next, in the step of post-processing the silicon oxide layer (S300), oxygen-containing gas is supplied to the process chamber and plasma is formed to post-process the substrate on which the silicon oxide layer is formed.

본 단계에서는, 상기 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 기판 상에 형성된 실리콘 산화막층을 후처리할 수 있다. In this step, oxygen-containing gas is supplied to the reaction space and plasma is formed to post-process the silicon oxide layer formed on the substrate.

상기 산소 함유 가스는 산소(O2) 가스를 단독으로 포함하는 가스를 사용할 수 있으며, 산소(O2) 가스 및 불활성 가스를 포함하는 혼합 가스를 의미하는 것일 수 있다. 상기 산소 함유 가스는 상기 산소(O2) 가스 및 불활성 가스의 배합비를 조절하여 후처리를 위한 산소(O2)의 농도 조절이 가능하다. The oxygen-containing gas may be a gas containing oxygen (O 2 ) gas alone, or may be a mixed gas containing oxygen (O 2 ) gas and an inert gas. The concentration of the oxygen-containing gas can be adjusted for post-processing by adjusting the mixing ratio of the oxygen (O 2 ) gas and the inert gas.

구체적으로, 상기 후처리는 13.56 MHz 및 370 KHz의 이중 주파수의 전력을 인가하고 27.12 내지 100 MHz의 파워로 플라즈마를 형성하며, 1 내지 120초 동안 수행할 수 있다. 이때, 산소의 유량은 3000 내지 7000 sccm일 수 있고, 불활성 가스를 1000 내지 3000 sccm의 유속으로 함께 공급하여 수행할 수 있다.Specifically, the post-processing may be performed by applying dual frequency power of 13.56 MHz and 370 KHz, forming plasma with a power of 27.12 to 100 MHz, and lasting 1 to 120 seconds. At this time, the flow rate of oxygen may be 3000 to 7000 sccm, and the inert gas may be supplied at a flow rate of 1000 to 3000 sccm.

다음, 비정질 실리콘막층을 형성하는 단계(S400)는, 상기 후처리한 기판에 제2 소스 가스를 공급하여 비정질 실리콘막층을 형성하도록 한다. Next, in the step of forming an amorphous silicon film layer (S400), a second source gas is supplied to the post-processed substrate to form an amorphous silicon film layer.

본 단계에서는, 반응 공간에 제2 소스 가스를 공급하고 플라즈마를 형성하여 전처리한 기판의 실리콘 산화막층 상에 비정질 실리콘막층을 형성할 수 있다.In this step, an amorphous silicon film layer can be formed on the silicon oxide film layer of the pretreated substrate by supplying a second source gas to the reaction space and forming plasma.

제2 소스 가스는 실란 가스를 포함할 수 있으며, 상기 실란 가스는 모노 실란, 디실란, 트리실란 등과 같은 SixHy 계열의 가스를 포함할 수 있다. 또한, 제2 소스 가스는 수소 가스와 캐리어 가스를 더 포함할 수 있다.The second source gas may include a silane gas, and the silane gas may include a Si x H y series gas such as mono silane, disilane, trisilane, etc. Additionally, the second source gas may further include hydrogen gas and a carrier gas.

또한, 실시예에 따른 박막 형성방법에서는, 상기와 같이 실리콘 산화막층을 형성하거나 비정질 실리콘막층을 형성한 다음 각각 퍼지 가스를 공급하여 퍼지하는 단계를 더 포함할 수 있으며, 이에 제한받는 것은 아니다. In addition, the thin film forming method according to the embodiment may further include, but is not limited to, forming a silicon oxide film layer or an amorphous silicon film layer as described above and then purging the film by supplying a purge gas.

상기한 바와 같은 실시예에 따른 박막 형성방법으로 형성한 박막 구조물은 기판(10), 기판(10)의 상면에 형성된 금속 하드마스크층(20), 금속 하드마스크층(20)의 상면에 형성된 실리콘 산화막층(30) 및 실리콘 산화막층(30)의 상면에 형성된 비정질 실리콘막층(40)을 포함하는 구조를 가질 수 있다. 상기 박막 구조물은 실리콘 산화막층(30)을 형성하기 전과 후에 산소 플라즈마를 이용해 전처리하여 금속 하드마스크층(20)의 상면과 실리콘 산화막층(30)의 상면에 각각 잔류하는 수소를 제거할 수 있으며, 이에 따라, 비정질 실리콘막층(40)의 접합력이 향상되어 비정질 실리콘막층(40)이 실리콘 산화막층(30)에 강한 접합력으로 접합될 수 있게 되고, 수소의 과량 잔존에 의한 버블 결함(bubble defect)의 발생을 방지할 수 있다. The thin film structure formed by the thin film forming method according to the above-described embodiment includes a substrate 10, a metal hard mask layer 20 formed on the upper surface of the substrate 10, and silicon formed on the upper surface of the metal hard mask layer 20. It may have a structure including an oxide layer 30 and an amorphous silicon layer 40 formed on the upper surface of the silicon oxide layer 30. The thin film structure can be pretreated using oxygen plasma before and after forming the silicon oxide layer 30 to remove hydrogen remaining on the upper surface of the metal hard mask layer 20 and the upper surface of the silicon oxide layer 30, respectively. Accordingly, the bonding strength of the amorphous silicon film layer 40 is improved, allowing the amorphous silicon film layer 40 to be bonded to the silicon oxide film layer 30 with strong bonding strength, and bubble defects caused by excessive residual hydrogen are prevented. Occurrence can be prevented.

또한, 실시예에 따른 박막 형성방법은 반도체 소자의 제조 과정에서 미세한 선폭을 갖는 패턴을 구현하기 위해 활용할 수 있다. 이를 위해, 상기 박막 구조물에서 상기 금속 하드마스크층(20)은 두께가 50 내지 500 Å일 수 있고, 실리콘 산화막층(30)은 두께가 200 내지 500 Å일 수 있으며, 비정질 실리콘막층(40)은 두께가 300 내지 1,000 Å일 수 있다. 특히, 실시예에 따른 박막 형성방법은, 두께가 150 내지 250 Å인 금속 하드마스크층(20), 두께가 200 내지 300 Å인 실리콘 산화막층(30), 두께가 400 내지 500 Å인 비정질 실리콘막층(40)을 각각 형성하도록 구성할 수 있다. Additionally, the thin film forming method according to the embodiment can be used to implement a pattern with a fine line width during the manufacturing process of a semiconductor device. To this end, in the thin film structure, the metal hard mask layer 20 may have a thickness of 50 to 500 Å, the silicon oxide layer 30 may have a thickness of 200 to 500 Å, and the amorphous silicon layer 40 may have a thickness of 200 to 500 Å. The thickness may be 300 to 1,000 Å. In particular, the thin film forming method according to the embodiment includes a metal hard mask layer 20 having a thickness of 150 to 250 Å, a silicon oxide layer 30 having a thickness of 200 to 300 Å, and an amorphous silicon film layer having a thickness of 400 to 500 Å. (40) can be configured to form each.

즉, 상기 금속하드마스크 층의 두께에 따라 상기 실리콘 산화막층과 상기 비정질 실리콘 막층의 상기 비율로 조절될 수 있다.That is, the ratio of the silicon oxide film layer and the amorphous silicon film layer can be adjusted depending on the thickness of the metal hard mask layer.

예를 들면, 상기 금속 하드마스크층 및 상기 실리콘 산화막층은 두께비가 1:0.5 내지 1: 1.3일 수 있다. 바람직하게는, 금속 하드마스크층 및 상기 실리콘 산화막층은 두께비가 1:1 내지 1: 1.25일 수 있다.For example, the metal hard mask layer and the silicon oxide layer may have a thickness ratio of 1:0.5 to 1:1.3. Preferably, the metal hard mask layer and the silicon oxide layer may have a thickness ratio of 1:1 to 1:1.25.

상기 실리콘 산화막층과 비정질 실리콘막층은 두께비가 1:0.5 내지 1:1.3일 수 있다. 바람직하게는, 실리콘 산화막층과 비정질 실리콘막층은 두께비가 1:0.8 내지 1:1.25일 수 있다. 상기한 바와 같은 실시예에 따른 박막 형성방법은, 산화막 증착 전후에 기판을 산소 플라즈마 처리하는 방법을 통해 수소에 의해 발생되는 비정질 실리콘막의 버블 결함 발생을 방지할 수 있다.The silicon oxide film layer and the amorphous silicon film layer may have a thickness ratio of 1:0.5 to 1:1.3. Preferably, the thickness ratio of the silicon oxide film layer and the amorphous silicon film layer may be 1:0.8 to 1:1.25. The thin film forming method according to the above-described embodiment can prevent bubble defects in the amorphous silicon film caused by hydrogen by treating the substrate with oxygen plasma before and after depositing the oxide film.

한편, 실시예에 따른 기판 처리 장치(100)는 공정 챔버(110), 가스 분사부(120), 기판 지지부(130), 가스 공급부(140), 전원 공급부(150) 및 제어부(160)를 포함하는 구조를 갖는다(도 4 참조). Meanwhile, the substrate processing apparatus 100 according to the embodiment includes a process chamber 110, a gas injection unit 120, a substrate support unit 130, a gas supply unit 140, a power supply unit 150, and a control unit 160. It has a structure (see Figure 4).

상기 공정 챔버(110)는 내부에 기판 처리를 위한 반응 공간을 형성할 수 있다. 상기 공정 챔버(110)는 기판에 박막 증착, 식각 등과 같은 기판 처리를 위한 공간을 형성하는 통상적인 다양한 구조의 챔버를 이용해 구현할 수 있다.The process chamber 110 may form a reaction space therein for substrate processing. The process chamber 110 can be implemented using chambers of various typical structures that form a space for substrate processing such as thin film deposition and etching.

상기 가스 분사부(120)는 제1 소스 가스, 산소(O2) 가스, 제2 소스 가스, 보조 가스 등을 반응 공간으로 공급하도록 공정 챔버(110)에 설치될 수 있다. 상기 가스들은 공정 챔버(110)의 외부에 설치되는 가스 공급부(140)와 연결되어 가스를 공급받을 수 있다. The gas injection unit 120 may be installed in the process chamber 110 to supply first source gas, oxygen (O 2 ) gas, second source gas, auxiliary gas, etc. to the reaction space. The gases can be supplied by being connected to a gas supply unit 140 installed outside the process chamber 110.

상기 가스 분사부(120)는 기판 지지부(130) 상에 안착된 기판(10에 공정 가스를 분사하도록 공정 챔버(110)의 상부에 기판 지지부(130)에 대향되는 위치에 설치될 수 있다. 가스 분사부(120)는 외부로부터 각각의 가스를 공급받기 위해 상측 또는 측부에 형성된 적어도 하나의 유입홀과, 기판(10 상에 가스를 분사하기 위해서 기판(10을 바라보는 하방으로 형성된 복수의 분사홀을 포함할 수 있다. The gas injection unit 120 may be installed at a position opposite to the substrate support 130 at the upper part of the process chamber 110 to spray process gas on the substrate 10 seated on the substrate support 130. Gas The spray unit 120 has at least one inlet hole formed on the top or side to receive each gas from the outside, and a plurality of spray holes formed downward facing the substrate 10 to spray the gas onto the substrate 10. may include.

상기 가스 분사부(120)는 샤워 헤드(shower head), 노즐(nozzle) 등과 같은 다양한 형상을 가질 수 있다. 특히, 가스 분사부(120)가 샤워 헤드 형태인 경우, 가스 분사부(120)는 공정 챔버(110)의 상부를 덮는 형태로 공정 챔버(110)에 결합될 수도 있다. 일례로, 가스 분사부(120)가 공정 챔버(110)의 덮개 형태로 측벽부에 결합될 수 있다.The gas injection unit 120 may have various shapes such as a shower head, nozzle, etc. In particular, when the gas injection unit 120 is in the form of a shower head, the gas injection unit 120 may be coupled to the process chamber 110 in a form that covers the upper part of the process chamber 110. For example, the gas injection unit 120 may be coupled to the side wall of the process chamber 110 in the form of a cover.

기판 지지부(130)는 가스 분사부(120)에 대향되게 공정 챔버(110)에 설치되며, 그 상부에 기판(10이 안착될 수 있다. The substrate support unit 130 is installed in the process chamber 110 to face the gas injection unit 120, and the substrate 10 can be seated on the substrate support unit 130.

상기 기판 지지부(130)는 대체로 기판(10의 모양에 대응되나 이에 한정되지 않고 기판(10을 안정적으로 안착시킬 수 있도록 기판(10보다 크고, 다양한 형상을 가질 수 있다. 일례로, 기판 지지부(130)는 승하강이 가능하도록 외부 모터(미도시)에 연결될 수 있으며, 이 경우 기밀 유지를 위하여 벨로우즈관(미도시)이 연결된 구조를 가질 수도 있다. The substrate support 130 generally corresponds to the shape of the substrate 10, but is not limited to this and may be larger than the substrate 10 and have various shapes so as to stably seat the substrate 10. For example, the substrate support 130 ) may be connected to an external motor (not shown) to enable raising and lowering, and in this case, it may have a structure connected to a bellows pipe (not shown) to maintain airtightness.

상기와 같은 기판 지지부(130)는 상부에 기판(10을 안착하도록 구성되기 때문에, 기판 안착부, 기판 지지대, 서셉터 등으로 불릴 수도 있다. 상기 기판 지지부(130)는 기판(10을 가열하기 위한 히터를 포함할 수 있으며, 히터에 전원을 공급하는 히터 전원부를 포함할 수 있다.Since the substrate support unit 130 as described above is configured to seat the substrate 10 on the top, it may also be called a substrate seating unit, a substrate supporter, a susceptor, etc. The substrate support unit 130 is used to heat the substrate 10. It may include a heater, and may include a heater power supply unit that supplies power to the heater.

상기 가스 공급부(140)는 가스 분사부(120)와 연결되어 상기 공정 챔버의 반응공간에 가스를 공급하는 역할을 하며, 상기 공정 챔버(110)의 외부에 설치되는 복수 개의 가스 저장탱크로 구현할 수 있다.The gas supply unit 140 is connected to the gas injection unit 120 and serves to supply gas to the reaction space of the process chamber, and can be implemented as a plurality of gas storage tanks installed outside the process chamber 110. there is.

상기 가스 공급부(140)는 가스 분사부(120)와 연결되어 상기 공정 챔버의 반응공간에 제1 및 제2 소스 가스, 산소 가스 및 캐리어 가스, 불활성 가스 등의 보조 가스를 각각 공급할 수 있으며, 이를 위한 적어도 한 개 이상의 가스 저장탱크를 포함할 수 있다.The gas supply unit 140 is connected to the gas injection unit 120 and can supply auxiliary gases such as first and second source gas, oxygen gas, carrier gas, and inert gas to the reaction space of the process chamber, respectively. It may include at least one gas storage tank for

상기 가스 공급부(140)는 유량 조절 밸브가 설치된 구조를 가질 수 있으며, 후술할 제어부(160)에 의해 제어되어 가스의 공급을 제어할 수 있다. The gas supply unit 140 may have a structure in which a flow control valve is installed, and may be controlled by a control unit 160 to be described later to control the supply of gas.

상기 전원 공급부(150)는 반응공간에 플라즈마를 형성하기 위한 전원을 공급하는 역할을 한다. 상기 공정 챔버(110)에 적어도 하나의 RF(radio frequency) 전력을 인가하도록 적어도 하나의 RF 전원을 포함할 수 있다. 일례로, 전원 공급부(150)는 가스 분사부(120)에 RF 전원을 인가하도록 연결될 수 있다. 이 경우, 공정 챔버 내부로 플라즈마 분위기를 형성하기 위하여 적어도 하나의 RF 전원을 가스 분사부(120)에 인가하는 구성에서는 가스 분사부(120)가 플라즈마 전극으로 이해될 수 있다.The power supply unit 150 serves to supply power to form plasma in the reaction space. It may include at least one RF power source to apply at least one radio frequency (RF) power to the process chamber 110 . For example, the power supply unit 150 may be connected to apply RF power to the gas injection unit 120. In this case, in a configuration in which at least one RF power source is applied to the gas injection unit 120 to create a plasma atmosphere inside the process chamber, the gas injection unit 120 may be understood as a plasma electrode.

상기 제어부(150)는, 가스 분사부(120), 가스 공급부(140), 전원 공급부(150)의 구동을 제어하는 역할을 한다.The control unit 150 serves to control the operation of the gas injection unit 120, the gas supply unit 140, and the power supply unit 150.

상기 제어부(160)는 전원을 인가하여 상기 반응공간 내부에 플라즈마를 형성하고, 제1 소스 가스, 제2 소스 가스, 산소 가스를 상기 반응공간 내부에 각각 공급하여 상기 금속 하드마스크층을 전처리하거나 실리콘 산화막층을 후처리할 수 있도록 함과 동시에 기판 상에 실리콘 산화막층과 비정질 실리콘막층을 각각 형성하도록 제어할 수 있다.The control unit 160 applies power to form plasma inside the reaction space, and supplies first source gas, second source gas, and oxygen gas to the inside of the reaction space, respectively, to preprocess the metal hard mask layer or silicon In addition to post-processing the oxide layer, it is possible to control the formation of a silicon oxide layer and an amorphous silicon layer on the substrate, respectively.

또한, 상기 제어부(160)는 실리콘 산화막층, 비정질 실리콘 산화막층을 각각 형성하기 위해서, 상기 반응 공간에 불활성 가스 등의 보조 가스를 더 공급하도록 제어할 수 있고, 실리콘 산화막층, 비정질 실리콘 산화막층을 각각 형성한 다음 퍼지 가스를 공급하도록 제어할 수 있다.In addition, the control unit 160 can control to supply additional auxiliary gas, such as an inert gas, to the reaction space in order to form a silicon oxide film layer and an amorphous silicon oxide film layer, respectively. Each can be formed and then controlled to supply purge gas.

이하, 실시예를 들어 본 발명을 더욱 상세히 설명하도록 한다. 제시된 실시예는 본 발명의 구체적인 예시일 뿐이며, 본 발명의 기술적 범위를 제한하기 위한 용도인 것은 아니다.Hereinafter, the present invention will be described in more detail through examples. The presented examples are only specific examples of the present invention and are not intended to limit the technical scope of the present invention.

<실시예 1><Example 1>

두께가 200 Å인 텅스텐 카바이드 막층이 금속 하드마스크층으로 형성된 기판을 준비하였다. 상기 기판을 챔버에 안착하고, 산소 가스를 5,400 sccm의 유속으로 공급하고, 아르곤 가스를 1,550 sccm의 유속으로 반응 공간에 공급하고, 반응 공간의 압력이 3.8 mTorr인 상태에서 플라즈마를 형성하여 텅스텐 카바이드 막층을 5초 동안 전처리하였다. A substrate was prepared in which a tungsten carbide film layer with a thickness of 200 Å was formed as a metal hard mask layer. The substrate is seated in the chamber, oxygen gas is supplied at a flow rate of 5,400 sccm, argon gas is supplied to the reaction space at a flow rate of 1,550 sccm, and plasma is formed at a pressure of 3.8 mTorr in the reaction space to form a tungsten carbide film layer. was pretreated for 5 seconds.

상기 반응 공간에 TEOS 가스를 공급하고, 플라즈마를 형성하여 두께가 200 Å인 실리콘 산화물막층을 형성하였다.TEOS gas was supplied to the reaction space, and plasma was formed to form a silicon oxide film layer with a thickness of 200 Å.

이후, 산소 가스를 5,400 sccm의 유속으로 공급하고, 아르곤 가스를 1,550 sccm의 유속으로 반응 공간에 공급하고, 반응 공간의 압력이 3.8 mTorr인 상태에서 플라즈마를 형성하여 실리콘 산화물막층을 5초 동안 후처리하였다. Afterwards, oxygen gas was supplied at a flow rate of 5,400 sccm, argon gas was supplied to the reaction space at a flow rate of 1,550 sccm, and plasma was formed at a pressure of 3.8 mTorr in the reaction space to post-process the silicon oxide film layer for 5 seconds. did.

상기 반응 공간에 실란 가스를 공급하고, 플라즈마를 형성하여 두께가 400 Å인 비정질 실리콘막층을 형성하여 실시예 1에 따른 박막 구조물 시료를 제조하였다. Silane gas was supplied to the reaction space, and plasma was formed to form an amorphous silicon film layer with a thickness of 400 Å to prepare a thin film structure sample according to Example 1.

<비교예 1><Comparative Example 1>

두께가 175 Å인 실리콘 산화물막층을 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 구조물 시료를 제조하였다. A thin film structure sample was manufactured in the same manner as Example 1, except that a silicon oxide film layer with a thickness of 175 Å was formed.

<비교예 2><Comparative Example 2>

두께가 150 Å인 실리콘 산화물막층을 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 구조물 시료를 제조하였다. A thin film structure sample was manufactured in the same manner as Example 1, except that a silicon oxide film layer with a thickness of 150 Å was formed.

<비교예 3><Comparative Example 3>

반응 공간에 질소(N2) 가스를 2,000 sccm의 유속으로 공급하고, 아산화질소(N2O) 가스를 2,800 sccm의 유속으로 공급하는 상태에서 플라즈마를 형성하고, 텅스텐 카바이드 막층을 20초 동안 전처리하여 박막 구조물 시료를 제조하였다. Nitrogen (N 2 ) gas is supplied to the reaction space at a flow rate of 2,000 sccm, plasma is formed while nitrous oxide (N 2 O) gas is supplied at a flow rate of 2,800 sccm, and the tungsten carbide film layer is pretreated for 20 seconds. A thin film structure sample was prepared.

<실험예><Experimental example>

(1) 수소 농도 평가(1) Hydrogen concentration evaluation

SIMS(Secondary ion mass spectrometry) 방법을 통해 실시예 1 및 비교예 3에 따른 방법으로 제조한 박막 구조물의 수소 이온 농도 프로파일을 평가하였으며, 그 결과를 도 4에 나타내었다.The hydrogen ion concentration profile of the thin film structure manufactured by the method according to Example 1 and Comparative Example 3 was evaluated using secondary ion mass spectrometry (SIMS) method, and the results are shown in FIG. 4.

도 4에 나타난 바와 같이, 비교예 3에 따른 시료 대비 실시예 1에 따른 시료에서 수소 이온 농도가 크게 감소하였음을 확인할 수 있었으며, 아산화 질소 처리에 의하여는 수소 이온 농도가 크게 감소하지 않는다는 사실을 확인할 수 있었다. As shown in Figure 4, it was confirmed that the hydrogen ion concentration was significantly reduced in the sample according to Example 1 compared to the sample according to Comparative Example 3, and it was confirmed that the hydrogen ion concentration was not significantly reduced by nitrous oxide treatment. I was able to.

(2) 외관 평가(2) Appearance evaluation

실시예 1, 비교예 1 및 2에 따른 방법으로 제조한 박막 구조물의 외관을 평가하였으며, 그 결과를 도 5에 나타내었다.The appearance of the thin film structure manufactured by the method according to Example 1 and Comparative Examples 1 and 2 was evaluated, and the results are shown in Figure 5.

도 5(a)에 나타난 바와 같이, 비교예 2의 시료의 경우 전면에 버블 결함이 형성되었음을 확인할 수 있었고, 도 5(b)에 나타난 바와 같이, 비교예 1의 시료의 경우 전면 에지 부분에 버블 결함이 형성되었음을 확인할 수 있었다. 반면에, 도 5(c)에 나타난 바와 같이, 실시예 1의 시료의 경우에는 이와 같은 결함이 발생하지 않았음을 확인할 수 있었다.As shown in FIG. 5(a), it was confirmed that a bubble defect was formed on the front surface of the sample of Comparative Example 2, and as shown in FIG. 5(b), a bubble defect was formed on the front edge of the sample of Comparative Example 1. It was confirmed that a defect had been formed. On the other hand, as shown in Figure 5(c), it was confirmed that no such defect occurred in the sample of Example 1.

상기와 같은 결과를 통해서, 산소 전처리 및 후처리에 의해 실리콘 산화막층에 수소 이온 농도가 크게 저하되어 비정질 실리콘막층에 버블 결함이 방지될 수 있다는 사실을 확인할 수 있었다. Through the above results, it was confirmed that the hydrogen ion concentration in the silicon oxide film layer was greatly reduced by oxygen pre- and post-treatment, thereby preventing bubble defects in the amorphous silicon film layer.

상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 본 발명의 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 당업자는 상술한 실시 예들에 기재된 각 구성을 서로 조합하는 방식으로 이용할 수 있다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.A detailed description of preferred embodiments of the invention disclosed above is provided to enable any person skilled in the art to make or practice the invention. Although the present invention has been described above with reference to preferred embodiments, those skilled in the art will understand that various modifications and changes can be made to the present invention without departing from the scope of the present invention. For example, a person skilled in the art may use each configuration described in the above-described embodiments by combining them with each other. Accordingly, the present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다. 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시 예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.The present invention may be embodied in other specific forms without departing from the spirit and essential features of the present invention. Accordingly, the above detailed description should not be construed as restrictive in all respects and should be considered illustrative. The scope of the present invention should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of the present invention are included in the scope of the present invention. The present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein. In addition, claims that do not have an explicit reference relationship in the patent claims can be combined to form an embodiment or included as a new claim through amendment after filing.

10 : 기판 20 : 금속 하드마스크층
30 : 실리콘 산화막층 40 : 비정질 실리콘막층
100 : 기판 처리장치 110 : 공정 챔버
120 : 가스 분사부 130 : 기판 지지부
140 : 가스 공급부 150 : 전원 공급부
160 : 제어부
10: substrate 20: metal hard mask layer
30: Silicon oxide film layer 40: Amorphous silicon film layer
100: substrate processing device 110: process chamber
120: gas injection part 130: substrate support part
140: gas supply unit 150: power supply unit
160: control unit

Claims (9)

상면에 금속 하드마스크층이 형성된 기판이 안착된 공정 챔버의 반응 공간에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 금속 하드마스크층을 전처리하는 단계;
상기 전처리한 기판에 실리콘 산화막층을 형성하는 단계;
상기 공정 챔버에 산소 함유 가스를 공급하고, 플라즈마를 형성하여 상기 실리콘 산화막층을 후처리하는 단계; 및
상기 후처리한 기판에 비정질 실리콘막층을 형성하는 단계;를 포함하는 박막 형성방법.
supplying an oxygen-containing gas to a reaction space of a process chamber where a substrate with a metal hard mask layer formed on its upper surface is seated, and forming plasma to pre-treat the metal hard mask layer;
forming a silicon oxide layer on the pretreated substrate;
Post-processing the silicon oxide film layer by supplying an oxygen-containing gas to the process chamber and forming plasma; and
A thin film forming method comprising: forming an amorphous silicon film layer on the post-treated substrate.
제1항에 있어서,
상기 금속 하드마스크층은,
텅스텐(W), 알루미늄(Al), 티타늄(Ti), 하프늄(Hf), 탄탈륨(Ta) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택되는 1종 이상의 금속을 포함하는 금속 전구체를 이용해 형성한 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The metal hard mask layer is,
Characterized by being formed using a metal precursor containing one or more metals selected from the group consisting of tungsten (W), aluminum (Al), titanium (Ti), hafnium (Hf), tantalum (Ta), and zirconium (Zr). Thin film formation method using.
제1항에 있어서,
상기 금속 하드마스크층은,
두께가 50 내지 500 Å인 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The metal hard mask layer is,
A method of forming a thin film, characterized in that the thickness is 50 to 500 Å.
제1항에 있어서,
상기 실리콘 산화막층은,
테트라에틸오르소실리케이트(tetraethylorthosilicate, TEOS), 실란(silane), 디실란(disilane), 디클로로실란(dichlorosilane), 디메틸디메톡시실란(dimethyldimethoxysilane), 사염화규소(tetrachloride silicon), 비스터셔리부틸아미노실란(bis(tertiary-butylamino)silane), 디클로로실란(dicholrosilane), 1,3,5,7-테트라메틸사이클로테트라실록산(1,3,5,7-tetramethylcyclotetrasiloxane), 옥타메틸사이클로실록산(octamethyl cyclotetrasiloxanes), 트리스(터트-펜톡시)실라놀(tris(tert-pentoxy)silanol), 헥사메틸디실라잔(hexamethyldisilazane), 테트라키스디메틸아미노실리콘(tetrakis (dimethylamino) silicon), 테트라메틸실란(tetramethylsilane), 테트라메틸디실록산(tetramethyldisiloxane), 디에틸실란(diethylsilane), 헥사클로로디실란(hexachlorodisilane), 디에톡시디메틸실란(diethoxydimethylsilane) 및 폴리디메틸실록산(polydimethylsiloxane)으로 이루어진 군으로부터 선택되는 1종 이상의 실리콘 소스를 포함하는 제1 소스 가스를 이용해 형성한 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The silicon oxide layer is,
Tetraethylorthosilicate (TEOS), silane, disilane, dichlorosilane, dimethyldimethoxysilane, tetrachloride silicon, Bistershire butylaminosilane ( bis(tertiary-butylamino)silane), dichlorosilane, 1,3,5,7-tetramethylcyclotetrasiloxane, octamethyl cyclotetrasiloxanes, tris (tert-pentoxy)silanol (tris(tert-pentoxy)silanol), hexamethyldisilazane, tetrakis (dimethylamino) silicon, tetramethylsilane, tetramethyldi A first silicon source comprising at least one silicon source selected from the group consisting of tetramethyldisiloxane, diethylsilane, hexachlorodisilane, diethoxydimethylsilane, and polydimethylsiloxane. A thin film forming method characterized by forming using a source gas.
제1항에 있어서,
상기 실리콘 산화막층은,
두께가 200 내지 500 Å인 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The silicon oxide layer is,
A method of forming a thin film, characterized in that the thickness is 200 to 500 Å.
제1항에 있어서,
상기 금속 하드마스크층 및 상기 실리콘 산화막층은 두께비가 1:0.5 내지 1: 1.3이고,
싱기 실리콘 산화막층과 비정질 실리콘막층은 두께비가 1:0.5 내지 1:1.3인 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The metal hard mask layer and the silicon oxide layer have a thickness ratio of 1:0.5 to 1:1.3,
A thin film forming method characterized in that the thin silicon oxide film layer and the amorphous silicon film layer have a thickness ratio of 1:0.5 to 1:1.3.
제1항에 있어서,
상기 비정질 실리콘막층은,
모노실란, 디실란, 트리실란 및 테트라실란으로 이루어진 군으로부터 선택되는 1종 이상의 실리콘 소스를 포함하는 제2 소스 가스를 이용해 형성한 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The amorphous silicon film layer is,
A method of forming a thin film, characterized in that it is formed using a second source gas containing at least one silicon source selected from the group consisting of monosilane, disilane, trisilane, and tetrasilane.
제1항에 있어서,
상기 비정질 실리콘막층은,
두께가 300 내지 1,000 Å인 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The amorphous silicon film layer is,
A method of forming a thin film, characterized in that the thickness is 300 to 1,000 Å.
제1항에 있어서,
상기 기판을 전처리하는 단계 또는 상기 기판을 후처리하는 단계는 각각,
상기 산소 함유가스를 3000 내지 7000 sccm의 유속으로 공급하고, 13.56 MHz 및 370 KHz의 이중 주파수의 전력을 인가하며, 27.12 내지 100 MHz의 파워로 플라즈마를 형성하고, 1 내지 120초 동안 수행하는 것을 특징으로 하는 박막 형성방법.
According to paragraph 1,
The step of pre-treating the substrate or the step of post-processing the substrate are, respectively,
The oxygen-containing gas is supplied at a flow rate of 3000 to 7000 sccm, dual frequency power of 13.56 MHz and 370 KHz is applied, plasma is formed at a power of 27.12 to 100 MHz, and the process is performed for 1 to 120 seconds. Thin film formation method using.
KR1020220045748A 2022-04-13 2022-04-13 Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor KR20230147241A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220045748A KR20230147241A (en) 2022-04-13 2022-04-13 Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220045748A KR20230147241A (en) 2022-04-13 2022-04-13 Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor

Publications (1)

Publication Number Publication Date
KR20230147241A true KR20230147241A (en) 2023-10-23

Family

ID=88508461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220045748A KR20230147241A (en) 2022-04-13 2022-04-13 Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor

Country Status (1)

Country Link
KR (1) KR20230147241A (en)

Similar Documents

Publication Publication Date Title
KR102459905B1 (en) Gas supply nozzle, substrate processing device, method of manufacturing semiconductor device and program
US10340135B2 (en) Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US20210118667A1 (en) Method of topology-selective film formation of silicon oxide
US10655221B2 (en) Method for depositing oxide film by thermal ALD and PEALD
KR101743824B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and program
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9384969B2 (en) Method of manufacturing semiconductor device by forming a film on a substrate
US8647722B2 (en) Method of forming insulation film using plasma treatment cycles
KR101661104B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
KR101300604B1 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
CN108122736B (en) Method for manufacturing semiconductor device, substrate processing apparatus, and storage medium
KR20120125210A (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US9711348B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6529780B2 (en) Semiconductor device manufacturing method, substrate processing apparatus and program
CN107240563B (en) Substrate processing apparatus and method for manufacturing semiconductor device
JP4865214B2 (en) Film formation method and storage medium
KR20230147241A (en) Thin film formation method for improving defect in amorphous silicon layer for pattern formation and substrate processing apparatus therefor
JP7431343B2 (en) Substrate processing method, semiconductor device manufacturing method, substrate processing device, and program
JP5841222B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
KR20230060120A (en) Method for depositing thin film using a carbon-doped amorphous silicon thin film
KR20240003033A (en) Thin film deposition
CN115206872A (en) Semiconductor processing method
TW202118894A (en) Substrate processing device, plasma generation device, semiconductor device production method, and program
TW202334478A (en) Method of topology-selective film formation of silicon oxide
JP2019054291A (en) Semiconductor device manufacturing method, substrate processing apparatus and program