KR20230139932A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20230139932A
KR20230139932A KR1020220037945A KR20220037945A KR20230139932A KR 20230139932 A KR20230139932 A KR 20230139932A KR 1020220037945 A KR1020220037945 A KR 1020220037945A KR 20220037945 A KR20220037945 A KR 20220037945A KR 20230139932 A KR20230139932 A KR 20230139932A
Authority
KR
South Korea
Prior art keywords
sensing electrodes
sub
sensing
area
disposed
Prior art date
Application number
KR1020220037945A
Other languages
Korean (ko)
Inventor
김형배
조현욱
김상국
김태준
박재현
이지영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220037945A priority Critical patent/KR20230139932A/en
Priority to US18/095,906 priority patent/US20230305658A1/en
Priority to CN202310294387.5A priority patent/CN116820261A/en
Publication of KR20230139932A publication Critical patent/KR20230139932A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182Filtering of noise external to the device and not generated by digitiser components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04164Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 표시장치는 표시 패널, 제1 서브 영역 및 제2 서브 영역을 포함하는 제1 센싱 영역을 포함하는 입력 센서, 및 입력 센서의 제1 센싱 영역을 구동하는 제1 센서 컨트롤러를 포함한다. 입력 센서는 제1 서브 영역에 배치되고, 제1 센서 컨트롤러로부터 제1 전송 신호를 수신하는 제1 감지 전극들, 제1 서브 영역에 배치되고, 제1 감지 전극들과 교차하는 제2 감지 전극들, 상기 제2 서브 영역에 배치되고, 제1 센서 컨트롤러로부터 제1 전송 신호와 반전된 위상을 갖는 제2 전송 신호를 수신하는 제3 감지 전극들, 및 제2 서브 영역에 배치되고, 제3 감지 전극들과 교차하는 제4 감지 전극들을 포함한다.A display device according to the present invention includes a display panel, an input sensor including a first sensing area including a first sub-area and a second sub-area, and a first sensor controller that drives the first sensing area of the input sensor. . The input sensor is disposed in the first sub-area, has first sensing electrodes that receive a first transmission signal from the first sensor controller, and second sensing electrodes that are disposed in the first sub-region and intersect the first sensing electrodes. , third sensing electrodes disposed in the second sub-area and receiving a second transmission signal having a phase inverted from the first transmission signal from the first sensor controller, and disposed in the second sub-region and receiving a third sensing electrode. It includes fourth sensing electrodes crossing the electrodes.

Figure P1020220037945
Figure P1020220037945

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 상세하게는 입력 센싱 기능을 갖는 표시 장치에 관한 것이다. The present invention relates to a display device, and more specifically, to a display device having an input sensing function.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 뿐만 아니라 자동차 내부에도 표시 장치가 제공되고 있다. Multimedia electronic devices such as televisions, mobile phones, tablet computers, navigation systems, game consoles, etc. are equipped with display devices for displaying images. In addition, display devices are also provided inside the car.

표시 장치는 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.In addition to typical input methods such as buttons, keyboards, and mice, the display device may be equipped with an input sensor that can provide a touch-based input method that allows users to easily and intuitively and conveniently input information or commands.

본 발명은 입력 센서를 구비하는 구조에서 전자기 간섭을 저감할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide a display device capable of reducing electromagnetic interference in a structure including an input sensor.

본 발명의 일 특징에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널 상에 배치되고, 입력을 센싱하는 제1 센싱 영역을 포함하고, 제1 센싱 영역이 제1 서브 영역 및 제2 서브 영역을 포함하는 입력 센서, 및 상기 제1 센싱 영역을 구동하는 제1 센서 컨트롤러를 포함한다.A display device according to an aspect of the present invention includes a display panel that displays an image, a first sensing area disposed on the display panel and sensing an input, and the first sensing area includes a first sub-area and a second sub-area. It includes an input sensor including an area, and a first sensor controller that drives the first sensing area.

상기 입력 센서는 상기 제1 서브 영역에 배치되고, 상기 제1 센서 컨트롤러로부터 제1 전송 신호를 수신하는 제1 감지 전극들, 상기 제1 서브 영역에 배치되고, 상기 제1 감지 전극들과 교차하는 제2 감지 전극들, 상기 제2 서브 영역에 배치되고, 상기 제1 센서 컨트롤러로부터 상기 제1 전송 신호와 반전된 위상을 갖는 제2 전송 신호를 수신하는 제3 감지 전극들, 및 상기 제2 서브 영역에 배치되고, 상기 제3 감지 전극들과 교차하는 제4 감지 전극들을 포함한다.The input sensor is disposed in the first sub-area and has first sensing electrodes that receive a first transmission signal from the first sensor controller, and is disposed in the first sub-region and intersects the first sensing electrodes. Second sensing electrodes, third sensing electrodes disposed in the second sub area and receiving a second transmission signal having a phase inverted from the first transmission signal from the first sensor controller, and the second sub region It includes fourth sensing electrodes disposed in the region and crossing the third sensing electrodes.

본 발명에 따르면, 제1 서브 영역으로 제1 전송 신호를 공급하고, 제2 서브 영역으로 제1 전송 신호와 반전된 위상을 갖는 제2 전송 신호를 공급함으로써, 제1 및 제2 전송 신호 사이에서 상쇄 간섭이 일어날 수 있다. 따라서, 제1 및 제2 전송 신호 사이의 상쇄 간섭에 의해 전자파 장애(Electro-Magnetic interference: EMI) 문제를 개선할 수 있다.According to the present invention, by supplying a first transmission signal to the first sub-area and a second transmission signal having an inverted phase from the first transmission signal to the second sub-area, there is a connection between the first and second transmission signals. Destructive interference may occur. Therefore, the problem of electro-magnetic interference (EMI) due to destructive interference between the first and second transmission signals can be improved.

도 1a는 본 발명의 일 실시예에 따른 표시 장치를 구비하는 자동차의 내부 구조를 나타낸 도면이다.
도 1b는 도 1a에 도시된 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2c는 도 1b에 도시된 표시 장치를 절단선 Ⅰ-Ⅰ`에 따라 절단한 본 발명의 일 실시예에 따른 단면도이다.
도 2d는 도 1b에 도시된 표시 장치를 절단선 Ⅰ-Ⅰ`에 따라 절단한 본 발명의 일 실시예에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 4는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 제1 내지 제4 전송 신호를 나타낸 파형도이다.
도 5b는 본 발명의 일 실시예에 따른 제1 내지 제4 전송 신호를 나타낸 파형도이다.
도 6a는 도 4에 도시된 입력 센서의 일 부분을 확대한 평면도이다.
도 6b는 도 6a에 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 입력 센서의 일 부분을 확대한 평면도이다.
도 7b는 도 7a에 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 8b는 도 8a에 도시된 제1 부분을 확대한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 10a는 도 4에 도시된 제2 부분을 확대한 평면도이다.
도 10b는 도 4에 도시된 제3 부분을 확대한 평면도이다.
도 10c는 본 발명의 일 실시예에 따른 제1 서브 더미 패턴들의 위치별 면적 변화를 나타낸 도면이다.
도 10d는 본 발명의 일 실시예에 따른 제3 서브 더미 패턴들의 위치별 면적 변화를 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 12는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
FIG. 1A is a diagram showing the internal structure of a vehicle equipped with a display device according to an embodiment of the present invention.
FIG. 1B is a plan view of the display device shown in FIG. 1A.
Figure 2A is a cross-sectional view of a display device according to an embodiment of the present invention.
Figure 2b is a cross-sectional view of a display device according to an embodiment of the present invention.
FIG. 2C is a cross-sectional view of the display device shown in FIG. 1B cut along the cutting line I-I′ according to an embodiment of the present invention.
FIG. 2D is a cross-sectional view of the display device shown in FIG. 1B cut along the cutting line I-I′ according to an embodiment of the present invention.
Figure 3 is an exploded perspective view of a display device according to an embodiment of the present invention.
Figure 4 is a top view of an input sensor according to an embodiment of the present invention.
Figure 5a is a waveform diagram showing first to fourth transmission signals according to an embodiment of the present invention.
Figure 5b is a waveform diagram showing first to fourth transmission signals according to an embodiment of the present invention.
FIG. 6A is an enlarged plan view of a portion of the input sensor shown in FIG. 4.
Figure 6b is a cross-sectional view taken along the cutting line II-II' in Figure 6a.
Figure 7a is an enlarged plan view of a portion of an input sensor according to an embodiment of the present invention.
Figure 7b is a cross-sectional view taken along the cutting line III-III' in Figure 7a.
Figure 8a is a top view of an input sensor according to an embodiment of the present invention.
FIG. 8B is an enlarged plan view of the first portion shown in FIG. 8A.
Figure 9 is a top view of an input sensor according to an embodiment of the present invention.
FIG. 10A is an enlarged plan view of the second portion shown in FIG. 4.
FIG. 10B is an enlarged plan view of the third portion shown in FIG. 4.
FIG. 10C is a diagram showing area changes by location of first sub-dummy patterns according to an embodiment of the present invention.
FIG. 10D is a diagram showing area changes by location of third sub-dummy patterns according to an embodiment of the present invention.
Figure 11 is a plan view of a display device according to an embodiment of the present invention.
Figure 12 is a top view of an input sensor according to an embodiment of the present invention.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In this specification, when a component (or region, layer, portion, etc.) is referred to as being “on,” “connected to,” or “coupled to” another component, it is directly placed/on the other component. This means that they can be connected/combined or a third component can be placed between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.Like reference numerals refer to like elements. Additionally, in the drawings, the thickness, proportions, and dimensions of components are exaggerated for effective explanation of technical content. “And/or” includes all combinations of one or more that can be defined by the associated components.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, a first component may be named a second component, and similarly, the second component may also be named a first component without departing from the scope of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.Additionally, terms such as “below”, “on the lower side”, “on”, and “on the upper side” are used to describe the relationship between the components shown in the drawings. The above terms are relative concepts and are explained based on the direction indicated in the drawings.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Terms such as “include” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but do not include one or more other features, numbers, or steps. , it should be understood that this does not exclude in advance the possibility of the presence or addition of operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.Unless otherwise defined, all terms (including technical terms and scientific terms) used in this specification have the same meaning as commonly understood by a person skilled in the art to which the present invention pertains. Additionally, terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning they have in the context of the relevant technology, and unless explicitly defined herein, should not be interpreted as having an overly idealistic or overly formal meaning. It shouldn't be.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1a는 본 발명의 일 실시예에 따른 표시 장치를 구비하는 자동차의 내부 구조를 나타낸 도면이고, 도 1b는 도 1a에 도시된 표시 장치의 평면도이다. FIG. 1A is a diagram showing the internal structure of a vehicle equipped with a display device according to an embodiment of the present invention, and FIG. 1B is a top view of the display device shown in FIG. 1A.

도 1a 및 도 1b를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판, 또는 자동차(AM)에 사용되는 대형 표시 장치일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 기기에 채용되는 표시 장치일 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않는 이상 다른 전자 기기에 채용되는 표시 장치일 수 있다. 본 실시예에서, 자동차(AM)의 내부에 배치되는 표시 장치(DD)를 예시적으로 도시하였다. Referring to FIGS. 1A and 1B , the display device DD may be a device that is activated according to an electrical signal. For example, the display device DD may be a television, a monitor, or a large display device used on an external billboard, or in an automobile (AM). However, the present invention is not limited to this, and the display device DD may be a display device employed in small and medium-sized electronic devices such as personal computers, laptop computers, personal digital terminals, game consoles, portable electronic devices, and cameras. Additionally, these are presented merely as examples, and may be display devices employed in other electronic devices as long as they do not deviate from the concept of the present invention. In this embodiment, the display device DD disposed inside the automobile AM is shown as an example.

표시 장치(DD)에는 액티브 영역(AA) 및 주변 영역(NAA)이 정의될 수 있다. 액티브 영역(AA)은 화소들이 배치되어 실질적으로 영상(IM)을 표시할 수 있는 영역이다. 액티브 영역(AA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면을 포함할 수 있다. 도 1a 및 도 1b에서는 액티브 영역(AA)이 사각 형상을 갖는 것을 예시적으로 도시하였으나, 액티브 영역(AA)의 형상은 표시 장치(DD)의 형상에 따라 다양하게 변형될 수 있다.An active area (AA) and a peripheral area (NAA) may be defined in the display device (DD). The active area (AA) is an area where pixels are arranged and can actually display an image (IM). The active area AA may include a surface defined by the first direction DR1 and the second direction DR2. 1A and 1B exemplarily illustrate that the active area AA has a rectangular shape, but the shape of the active area AA may vary depending on the shape of the display device DD.

주변 영역(NAA)은 영상(IM)이 표시되지 않는 영역일 수 있다. 본 발명의 일 예로, 주변 영역(NAA)은 액티브 영역(AA)의 주변을 에워쌀 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 주변 영역(NAA)은 액티브 영역(AA)의 일측에만 배치되거나 또는 생략될 수 있다.The surrounding area (NAA) may be an area where the image (IM) is not displayed. As an example of the present invention, the peripheral area (NAA) may surround the active area (AA). However, the present invention is not limited to this. The peripheral area (NAA) may be placed only on one side of the active area (AA) or may be omitted.

표시 장치(DD)는 사용자(US)의 신체(예를 들어, 손가락)를 이용한 입력 또는 입력 장치를 이용한 입력을 감지할 수 있다. 입력 장치는 사용자(US)의 신체 이외의 장치를 의미할 수 있다. 예를 들어, 입력 장치는 액티브 펜, 스타일러스 펜, 터치 펜, 또는 전자 펜일 수 있다. 사용자(US)의 신체를 이용한 입력은 사용자(US)의 신체의 일부를 이용한 터치, 열, 또는 압력 등 다양한 형태의 외부 입력을 포함할 수 있다.The display device DD may detect an input using the user US's body (eg, a finger) or an input using an input device. The input device may refer to a device other than the user's (US) body. For example, the input device may be an active pen, stylus pen, touch pen, or electronic pen. Input using the user's (US) body may include various forms of external input such as touch, heat, or pressure using a part of the user's (US) body.

도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이고, 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이며, 도 2c는 도 1b에 도시된 표시 장치를 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다. 도 2d는 도 1b에 도시된 표시 장치를 절단선 Ⅰ-Ⅰ`에 따라 절단한 본 발명의 일 실시예에 따른 단면도이다.FIG. 2A is a cross-sectional view of a display device according to an embodiment of the present invention, FIG. 2B is a cross-sectional view of a display device according to an embodiment of the present invention, and FIG. 2C is a cross-sectional view of the display device shown in FIG. 1B taken along line I-I. This is a cross-sectional view cut according to `. FIG. 2D is a cross-sectional view of the display device shown in FIG. 1B cut along the cutting line I-I′ according to an embodiment of the present invention.

도 2a를 참조하면, 표시 장치(DD)은 표시 패널(DP) 및 입력 센서(ISP)를 포함할 수 있다. 입력 센서(ISP)는 입력감지패널로 지칭될 수 있다.Referring to FIG. 2A , the display device DD may include a display panel DP and an input sensor ISP. The input sensor (ISP) may be referred to as an input detection panel.

표시 패널(DP)은 제1 베이스층(BS1), 표시 회로층(DP_CL), 표시 소자층(DP_OLED), 제2 베이스층(BS2) 및 결합 부재(SLM)를 포함할 수 있다. 입력 센서(ISP)는 제2 베이스층(BS2) 위에 배치될 수 있다. The display panel DP may include a first base layer BS1, a display circuit layer DP_CL, a display element layer DP_OLED, a second base layer BS2, and a coupling member SLM. The input sensor (ISP) may be disposed on the second base layer (BS2).

제1 베이스층(BS1) 및 제2 베이스층(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.Each of the first base layer BS1 and the second base layer BS2 may be a silicon substrate, a plastic substrate, a glass substrate, an insulating film, or a laminated structure including a plurality of insulating layers.

표시 회로층(DP_CL)은 제1 베이스층(BS1) 위에 배치될 수 있다. 표시 회로층(DP_CL)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 표시 회로층(DP_CL)의 복수의 도전층들은 신호 배선들 또는 화소의 제어 회로를 구성할 수 있다.The display circuit layer DP_CL may be disposed on the first base layer BS1. The display circuit layer DP_CL may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer. A plurality of conductive layers of the display circuit layer DP_CL may form signal wires or a control circuit of a pixel.

표시 소자층(DP_OLED)은 표시 회로층(DP_CL) 위에 배치될 수 있다. 표시 소자층(DP_OLED)은 발광 소자들을 포함할 수 있다. 예를 들어, 표시 소자층(DP_OLED)은 유기 발광 다이오드, 무기 발광 다이오드, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.The display element layer DP_OLED may be disposed on the display circuit layer DP_CL. The display device layer (DP_OLED) may include light-emitting devices. For example, the display device layer (DP_OLED) may include organic light emitting diodes, inorganic light emitting diodes, quantum dots, quantum rods, micro LEDs, or nano LEDs.

제2 베이스층(BS2)은 표시 소자층(DP_OLED) 위에 배치될 수 있다. 제2 베이스층(BS2)과 표시 소자층(DP_OLED) 사이에는 소정의 공간이 정의될 수 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지, 또는 아크릴계 수지 등과 같은 충진층(FL, 도 2c 참조)로 충진될 수 있다.The second base layer BS2 may be disposed on the display element layer DP_OLED. A predetermined space may be defined between the second base layer BS2 and the display element layer DP_OLED. The space may be filled with air or an inert gas. Additionally, in one embodiment of the present invention, the space may be filled with a filling layer (FL, see FIG. 2C) such as silicone-based polymer, epoxy-based resin, or acrylic-based resin.

제1 베이스층(BS1) 및 제2 베이스층(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 베이스층(BS1) 및 제2 베이스층(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.A coupling member SLM may be disposed between the first base layer BS1 and the second base layer BS2. The coupling member SLM may couple the first base layer BS1 and the second base layer BS2. The coupling member (SLM) may include an organic material such as a photo-curable resin or a photoplastic resin, or an inorganic material such as a frit seal, and is not limited to any one embodiment.

입력 센서(ISP)는 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지전극들, 감지전극들과 전기적으로 연결된 감지배선들, 및 감지배선들과 전기적으로 연결된 감지패드들을 구성할 수 있다.The input sensor (ISP) may include a plurality of insulating layers and a plurality of conductive layers. The plurality of conductive layers may constitute sensing electrodes that sense external inputs, sensing wires electrically connected to the sensing electrodes, and sensing pads electrically connected to the sensing wirings.

도 2b를 참조하면, 표시 장치(DD_1)은 표시 패널(DP_1) 및 입력 센서(ISP_1)을 포함할 수 있다. 입력 센서(ISP_1)는 입력감지층으로 지칭될 수 있다. Referring to FIG. 2B, the display device DD_1 may include a display panel DP_1 and an input sensor ISP_1. The input sensor (ISP_1) may be referred to as an input detection layer.

표시 패널(DP_1)은 베이스층(BS), 표시 회로층(DP_CL), 표시 소자층(DP_OLED), 및 봉지층(TFE)을 포함할 수 있다. 베이스층(BS)은 플렉서블 타입일 수 있다. 입력 센서(ISP_1)는 봉지층(TFE) 상에 배치될 수 있다. 본 발명의 일 실시예에 따르면, 표시 패널(DP_1)과 입력 센서(ISP_1)는 연속 공정을 통해 형성될 수 있다. 즉, 입력 센서(ISP_1)는 봉지층(TFE) 위에 직접 형성될 수 있다.The display panel DP_1 may include a base layer BS, a display circuit layer DP_CL, a display element layer DP_OLED, and an encapsulation layer TFE. The base layer (BS) may be a flexible type. The input sensor (ISP_1) may be disposed on the encapsulation layer (TFE). According to an embodiment of the present invention, the display panel DP_1 and the input sensor ISP_1 may be formed through a continuous process. That is, the input sensor (ISP_1) can be formed directly on the encapsulation layer (TFE).

도 2a 및 도 2c를 참조하면, 표시 패널(DP)에서 제1 베이스층(BS1)의 상면에는 적어도 하나의 무기층이 형성될 수 있다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(DP_1)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.Referring to FIGS. 2A and 2C , at least one inorganic layer may be formed on the top surface of the first base layer BS1 in the display panel DP. The inorganic layer may include at least one of aluminum oxide, titanium oxide, silicon oxide, silicon oxynitride, silicon nitride, zirconium oxide, and hafnium oxide. The inorganic layer may be formed in multiple layers. Multiple inorganic layers may constitute a barrier layer and/or a buffer layer. In this embodiment, the display panel DP_1 is shown as including a buffer layer BFL.

버퍼층(BFL)은 제1 베이스층(BS1)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있으며, 실리콘옥사이드층과 실리콘나이트라이드층은 교대로 적층될 수 있다.The buffer layer (BFL) can improve the bonding strength between the first base layer (BS1) and the semiconductor pattern. The buffer layer (BFL) may include a silicon oxide layer and a silicon nitride layer, and the silicon oxide layer and the silicon nitride layer may be alternately stacked.

반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물 반도체를 포함할 수도 있다.A semiconductor pattern may be disposed on the buffer layer (BFL). The semiconductor pattern may include polysilicon. However, without being limited thereto, the semiconductor pattern may include amorphous silicon, low-temperature polycrystalline silicon, or an oxide semiconductor.

도 2c는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑 영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑될 수 있다. FIG. 2C only illustrates some semiconductor patterns, and additional semiconductor patterns may be arranged in other areas. Semiconductor patterns can be arranged in specific rules across pixels. Semiconductor patterns may have different electrical properties depending on whether or not they are doped. The semiconductor pattern may include a first region with high conductivity and a second region with low conductivity. The first region may be doped with an N-type dopant or a P-type dopant. A P-type transistor may include a doped region doped with a P-type dopant, and an N-type transistor may include a doped region doped with an N-type dopant. The second region may be an undoped region or may be doped at a lower concentration than the first region.

제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 채널 영역에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 채널부일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다. The conductivity of the first region is greater than that of the second region, and may substantially serve as an electrode or signal line. The second area may substantially correspond to the channel area of the transistor. In other words, part of the semiconductor pattern may be a channel part of the transistor, another part may be the source or drain of the transistor, and another part may be a connection electrode or a connection signal line.

화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로는 다양한 형태로 변형될 수 있다. 도 2c에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다. Each of the pixels may have an equivalent circuit including seven transistors, one capacitor, and a light emitting element, and the equivalent circuit of the pixel may be modified into various forms. Figure 2c illustrates one transistor (100PC) and a light emitting element (100PE) included in a pixel.

트랜지스터(100PC)는 소스(SC1), 채널부(CH1), 드레인(D1), 및 게이트(G1)를 포함할 수 있다. 소스(SC1), 채널부(CH1), 및 드레인(D1)은 반도체 패턴으로부터 형성될 수 있다. 소스(SC1) 및 드레인(D1)은 단면 상에서 채널부(CH1)로부터 서로 반대 방향으로 연장될 수 있다. 도 2c에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인(D1)에 전기적으로 연결될 수 있다.The transistor (100PC) may include a source (SC1), a channel (CH1), a drain (D1), and a gate (G1). The source (SC1), the channel portion (CH1), and the drain (D1) may be formed from a semiconductor pattern. The source SC1 and the drain D1 may extend in opposite directions from the channel portion CH1 in cross section. Figure 2c shows a portion of a connection signal line (SCL) formed from a semiconductor pattern. Although not separately shown, the connection signal line (SCL) may be electrically connected to the drain (D1) of the transistor (100PC) on a plane.

제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 표시 회로층(DP_CL)의 절연층들은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.The first insulating layer 10 may be disposed on the buffer layer BFL. The first insulating layer 10 commonly overlaps a plurality of pixels and may cover the semiconductor pattern. The first insulating layer 10 may be an inorganic layer and/or an organic layer, and may have a single-layer or multi-layer structure. The first insulating layer 10 may include at least one of aluminum oxide, titanium oxide, silicon oxide, silicon nitride, silicon oxynitride, zirconium oxide, and hafnium oxide. In this embodiment, the first insulating layer 10 may be a single layer of silicon oxide. The first insulating layer 10 as well as the insulating layers of the display circuit layer DP_CL, which will be described later, may be inorganic layers and/or organic layers, and may have a single-layer or multi-layer structure. The inorganic layer may include at least one of the above-mentioned materials, but is not limited thereto.

게이트(G1)는 제1 절연층(10) 위에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 채널부(CH1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다. The gate G1 is disposed on the first insulating layer 10. The gate G1 may be part of a metal pattern. The gate (G1) overlaps the channel portion (CH1). In the process of doping the semiconductor pattern, the gate (G1) can function as a mask.

제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.The second insulating layer 20 is disposed on the first insulating layer 10 and may cover the gate G1. The second insulating layer 20 may commonly overlap pixels. The second insulating layer 20 may be an inorganic layer and/or an organic layer, and may have a single-layer or multi-layer structure. The second insulating layer 20 may include at least one of silicon oxide, silicon nitride, and silicon oxynitride. In this embodiment, the second insulating layer 20 may have a multilayer structure including a silicon oxide layer and a silicon nitride layer.

제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다. The third insulating layer 30 may be disposed on the second insulating layer 20. The third insulating layer 30 may have a single-layer or multi-layer structure. For example, the third insulating layer 30 may have a multilayer structure including a silicon oxide layer and a silicon nitride layer.

제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다. The first connection electrode CNE1 may be disposed on the third insulating layer 30 . The first connection electrode CNE1 may be connected to the connection signal line SCL through the contact hole CNT-1 penetrating the first, second, and third insulating layers 10, 20, and 30.

제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. The fourth insulating layer 40 may be disposed on the third insulating layer 30. The fourth insulating layer 40 may be a single layer of silicon oxide. The fifth insulating layer 50 may be disposed on the fourth insulating layer 40. The fifth insulating layer 50 may be an organic layer.

제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다. The second connection electrode CNE2 may be disposed on the fifth insulating layer 50 . The second connection electrode CNE2 may be connected to the first connection electrode CNE1 through the contact hole CNT-2 penetrating the fourth insulating layer 40 and the fifth insulating layer 50.

제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다. The sixth insulating layer 60 is disposed on the fifth insulating layer 50 and may cover the second connection electrode CNE2. The sixth insulating layer 60 may be an organic layer.

표시 소자층(DP_OLED)은 표시 회로층(DP_CL) 위에 배치될 수 있다. 표시 소자층(DP_OLED)은 발광 소자(100PE) 및 화소 정의막(70)을 포함할 수 있다. 예를 들어, 표시 소자층(DP_OLED)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(100PE)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다. The display element layer DP_OLED may be disposed on the display circuit layer DP_CL. The display device layer (DP_OLED) may include a light emitting device (100PE) and a pixel defining layer (70). For example, the display device layer (DP_OLED) may include an organic light emitting material, an inorganic light emitting material, quantum dot, quantum rod, micro LED, or nano LED. Hereinafter, the light-emitting device 100PE will be described as an example of an organic light-emitting device, but is not particularly limited thereto.

발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다. 제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다. The light emitting device 100PE may include a first electrode (AE), a light emitting layer (EL), and a second electrode (CE). The first electrode AE may be disposed on the sixth insulating layer 60. The first electrode AE may be connected to the second connection electrode CNE2 through the contact hole CNT-3 penetrating the sixth insulating layer 60.

화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. The pixel defining film 70 is disposed on the sixth insulating layer 60 and may cover a portion of the first electrode AE. An opening 70-OP is defined in the pixel defining layer 70. The opening 70-OP of the pixel defining layer 70 exposes at least a portion of the first electrode AE.

액티브 영역(AA, 도 1b 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다. The active area (AA, see FIG. 1B) may include a light-emitting area (PXA) and a non-light-emitting area (NPXA) adjacent to the light-emitting area (PXA). The non-emissive area (NPXA) may surround the light-emitting area (PXA). In this embodiment, the light emitting area PXA is defined to correspond to a partial area of the first electrode AE exposed by the opening 70-OP.

발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.The light emitting layer EL may be disposed on the first electrode AE. The light emitting layer EL may be disposed in an area corresponding to the opening 70-OP. That is, the light emitting layer EL may be formed separately in each pixel. When the light emitting layer EL is formed separately in each pixel, each light emitting layer EL may emit light of at least one color among blue, red, and green. However, the present invention is not limited to this, and the light emitting layer EL may be connected to the pixels and provided in common. In this case, the light emitting layer EL may provide blue light or white light.

제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수의 화소들에 공통적으로 배치될 수 있다.The second electrode (CE) may be disposed on the light emitting layer (EL). The second electrode CE may have an integrated shape and be commonly disposed in a plurality of pixels.

도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. Although not shown, a hole control layer may be disposed between the first electrode AE and the light emitting layer EL. The hole control layer may be commonly disposed in the emission area (PXA) and the non-emission area (NPXA). The hole control layer may include a hole transport layer and may further include a hole injection layer. An electronic control layer may be disposed between the light emitting layer (EL) and the second electrode (CE). The electronic control layer includes an electron transport layer and may further include an electron injection layer. The hole control layer and the electronic control layer may be commonly formed in a plurality of pixels using an open mask.

제2 베이스층(BS2)은 표시 소자층(DP-OLED) 상에 배치될 수 있다. 본 발명의 일 예로, 제1 및 제2 베이스층(BS1, BS2)은 리지드 타입일 수 있다.The second base layer BS2 may be disposed on the display device layer DP-OLED. As an example of the present invention, the first and second base layers BS1 and BS2 may be of a rigid type.

제1 및 제2 베이스층(BS1, BS2) 사이에는 충진층(FL)이 배치될 수 있다. 충진층(FL)은 제1 및 제2 베이스층(BS1, BS2) 사이에 결합 부재(SLM, 도 2a 참조)에 의해 밀봉된 공간에 배치될 수 있다. 충진층(FL)은 열 경화성 물질을 포함할 수 있다.A filling layer FL may be disposed between the first and second base layers BS1 and BS2. The filling layer FL may be disposed in a space sealed by a coupling member (SLM, see FIG. 2A) between the first and second base layers BS1 and BS2. The filling layer (FL) may include a thermosetting material.

입력 센서(ISP)는 표시 패널(DP) 상에 바로 배치될 수 있다. 예를 들어, 입력 센서(ISP)는 제2 베이스층(BS2) 상에 바로 배치될 수 있다.The input sensor (ISP) may be placed directly on the display panel (DP). For example, the input sensor (ISP) may be placed directly on the second base layer (BS2).

도 2b 및 도 2d를 참조하면, 봉지층(TFE)은 표시 소자층(DP_OLED) 위에 배치될 수 있다. 봉지층(TFE)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(TFE)을 구성하는 층들이 이에 제한되는 것은 아니다. Referring to FIGS. 2B and 2D , the encapsulation layer (TFE) may be disposed on the display element layer (DP_OLED). The encapsulation layer (TFE) may include an inorganic layer, an organic layer, and an inorganic layer sequentially stacked, but the layers constituting the encapsulation layer (TFE) are not limited thereto.

무기층들은 수분 및 산소로부터 표시 소자층(DP_OLED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 표시 소자층(DP_OLED)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다. The inorganic layers can protect the display device layer (DP_OLED) from moisture and oxygen, and the organic layer can protect the display device layer (DP_OLED) from foreign substances such as dust particles. The inorganic layers may include a silicon nitride layer, a silicon oxynitride layer, a silicon oxide layer, a titanium oxide layer, or an aluminum oxide layer. The organic layer may include, but is not limited to, an acrylic-based organic layer.

입력 센서(ISP_1)는 연속된 공정을 통해 표시 패널(DP_1) 위에 형성될 수 있다. 이 경우, 입력 센서(ISP_1)는 표시 패널(DP_1) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다(또는 바로 배치된다)는 것은 입력 센서(ISP_1)와 표시 패널(DP_1) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력 센서(ISP_1)와 표시 패널(DP_1) 사이에는 별도의 접착 부재 또는 결합 부재가 배치되지 않을 수 있다. 또는, 입력 센서(ISP_1)는 접착 부재 또는 결합 부재를 통해 표시 패널(DP_1)에 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다. The input sensor (ISP_1) may be formed on the display panel (DP_1) through a continuous process. In this case, the input sensor (ISP_1) can be expressed as being placed directly on the display panel (DP_1). Directly placed (or immediately placed) may mean that a third component is not placed between the input sensor ISP_1 and the display panel DP_1. That is, a separate adhesive or coupling member may not be disposed between the input sensor (ISP_1) and the display panel (DP_1). Alternatively, the input sensor ISP_1 may be coupled to the display panel DP_1 through an adhesive member or a coupling member. The adhesive member may include a conventional adhesive or adhesive.

도 2c 및 도 2d를 참조하면, 입력 센서(ISP, ISP_1)는 베이스 절연층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)을 포함할 수 있다.2C and 2D, the input sensor (ISP, ISP_1) includes a base insulating layer 201, a first conductive layer 202, a sensing insulating layer 203, a second conductive layer 204, and a cover insulating layer. It may include a layer 205.

베이스 절연층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스 절연층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스 절연층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. The base insulating layer 201 may be an inorganic layer containing at least one of silicon nitride, silicon oxynitride, and silicon oxide. Alternatively, the base insulating layer 201 may be an organic layer containing epoxy resin, acrylic resin, or imide-based resin. The base insulating layer 201 may have a single-layer structure or a multi-layer structure stacked along the third direction DR3.

제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. Each of the first conductive layer 202 and the second conductive layer 204 may have a single-layer structure or a multi-layer structure stacked along the third direction DR3.

단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.The single-layer conductive layer may include a metal layer or a transparent conductive layer. The metal layer may include molybdenum, silver, titanium, copper, aluminum, or alloys thereof. The transparent conductive layer is made of a material such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or indium zinc tin oxide (IZTO). It may contain transparent conductive oxide. In addition, the transparent conductive layer may include conductive polymers such as PEDOT, metal nanowires, graphene, etc.

다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.The multi-layered conductive layer may include metal layers. The metal layers may have, for example, a three-layer structure of titanium/aluminum/titanium. The multi-layered conductive layer may include at least one metal layer and at least one transparent conductive layer.

감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. At least one of the sensing insulating layer 203 and the cover insulating layer 205 may include an inorganic film. The inorganic film may include at least one of aluminum oxide, titanium oxide, silicon oxide, silicon nitride, silicon oxynitride, zirconium oxide, and hafnium oxide.

감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.At least one of the sensing insulating layer 203 and the cover insulating layer 205 may include an organic layer. The organic film is made of at least one of acrylic resin, methacrylic resin, polyisoprene, vinyl resin, epoxy resin, urethane resin, cellulose resin, siloxane resin, polyimide resin, polyamide resin, and perylene resin. It can be included.

도 3은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.Figure 3 is an exploded perspective view of a display device according to an embodiment of the present invention.

도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 입력 센서(ISP)를 포함할 수 있다. Referring to FIG. 3 , the display device DD may include a display panel DP and an input sensor ISP.

표시 패널(DP)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시 패널(DP)은 발광형 표시 패널일 수 있으며, 예를 들어, 표시 패널(DP)은 유기발광 표시 패널, 퀀텀닷 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. The display panel DP may be configured to actually generate images. The display panel DP may be an emissive display panel. For example, the display panel DP may be an organic light emitting display panel, a quantum dot display panel, a micro LED display panel, or a nano LED display panel.

표시 패널(DP)은 영상(IM, 도 1b 참조)을 표시하는 표시 영역(DA) 및 표시 영역(DA) 주변에 인접한 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 도 1b에 도시된 액티브 영역(AA)에 대응하는 영역이고, 비표시 영역(NDA)은 도 1b에 도시된 주변 영역(NAA)에 대응하는 영역일 수 있다. 표시 영역(DA)은 실질적으로 영상이 표시되는 영역이고, 비표시 영역(NDA)은 영상이 표시되지 않는 베젤 영역이다. 도 3에서는 비표시 영역(NDA)이 표시 영역(DA)을 감싸도록 배치된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에만 배치될 수 있다. The display panel DP includes a display area DA that displays an image IM (see FIG. 1B) and a non-display area NDA adjacent to the display area DA. The display area DA may be an area corresponding to the active area AA shown in FIG. 1B, and the non-display area NDA may be an area corresponding to the peripheral area NAA shown in FIG. 1B. The display area DA is an area where an image is actually displayed, and the non-display area NDA is a bezel area where an image is not displayed. Although FIG. 3 illustrates a structure in which the non-display area NDA surrounds the display area DA, the present invention is not limited to this. The non-display area NDA may be disposed on at least one side of the display area DA.

표시 패널(DP)은 복수의 화소(PX) 및 복수의 화소(PX)에 연결된 신호 라인들을 포함한다. 복수의 화소(PX) 각각은 발광 소자를 포함할 수 있다. 신호 라인들은 데이터 라인, 스캔 라인들 및 전원 라인들을 포함할 수 있다.The display panel DP includes a plurality of pixels PX and signal lines connected to the plurality of pixels PX. Each of the plurality of pixels (PX) may include a light emitting element. Signal lines may include data lines, scan lines, and power lines.

입력 센서(ISP)는 표시 패널(DP) 위에 배치될 수 있다. 입력 센서(ISP)는 외부에서 인가되는 입력을 감지할 수 있다. 본 발명의 일 예로, 입력 센서(ISP)는 표시 영역(DA)과 중첩하도록 배치될 수 있다. 입력 센서(ISP)는 복수의 영역을 포함할 수 있다. 도 3은 입력 센서(ISP)가 가상의 경계선(BL)에 의해 두 개의 영역으로 구분되는 것을 예시적으로 도시하였으나, 입력 센서(ISP)에 제공되는 영역의 개수는 이에 한정되지 않는다. 이하, 두 개의 영역을 각각 제1 센싱 영역(SA1) 및 제2 센싱 영역(SA2)을 지칭한다. 제1 및 제2 센싱 영역(SA1, SA2)은 제2 방향(DR2) 상에서 서로 인접할 수 있다.The input sensor (ISP) may be disposed on the display panel (DP). The input sensor (ISP) can detect input applied from the outside. As an example of the present invention, the input sensor (ISP) may be arranged to overlap the display area (DA). The input sensor (ISP) may include multiple areas. Figure 3 exemplarily shows that the input sensor (ISP) is divided into two areas by a virtual boundary line (BL), but the number of areas provided to the input sensor (ISP) is not limited to this. Hereinafter, the two areas are referred to as the first sensing area (SA1) and the second sensing area (SA2), respectively. The first and second sensing areas SA1 and SA2 may be adjacent to each other in the second direction DR2.

표시 장치(DD)는 복수의 데이터 구동칩(DIC1~DIC4), 복수의 연성필름(COF1~COF4), 인쇄회로기판(PCB)을 더 포함할 수 있다. 복수의 연성필름(COF1~COF4)은 표시 패널(DP)과 인쇄회로기판(PCB) 사이에 제공되고, 표시 패널(DP)과 인쇄회로기판(PCB)을 전기적으로 연결시킬 수 있다. 각 연성필름(COF1~COF4)의 일단부는 표시 패널(DP)에 결합되고, 타단부는 인쇄회로기판(PCB)에 결합된다.The display device DD may further include a plurality of data driving chips (DIC1 to DIC4), a plurality of flexible films (COF1 to COF4), and a printed circuit board (PCB). A plurality of flexible films (COF1 to COF4) are provided between the display panel (DP) and the printed circuit board (PCB), and can electrically connect the display panel (DP) and the printed circuit board (PCB). One end of each flexible film (COF1 to COF4) is coupled to the display panel (DP), and the other end is coupled to a printed circuit board (PCB).

도 3에서는 데이터 구동칩들(DIC1~DIC4)이 연성필름들(COF1~COF4)에 각각 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 데이터 구동칩들(DIC1~DIC4)은 칩 온 글래스(COG: Chip on Glass) 방식으로 표시 패널(DP) 상에 직접 실장될 수 있다.Figure 3 shows a structure in which data driving chips (DIC1 to DIC4) are respectively mounted on flexible films (COF1 to COF4), but the present invention is not limited to this. That is, the data driving chips DIC1 to DIC4 can be directly mounted on the display panel DP using a chip on glass (COG) method.

인쇄회로기판(PCB) 상에는 표시 패널(DP) 및 데이터 구동칩들(DIC1~DIC4)을 구동하는데 필요한 각종 제어신호 및 전원 신호를 생성하기 위한 각종 회로가 구비될 수 있다. 본 발명의 일 예로, 메인 컨트롤러(MCU)가 인쇄회로기판(PCB) 상에 실장되어 표시 장치(DD)의 전반적인 동작을 제어할 수 있다. 예를 들어, 메인 컨트롤러(MCU)는 적어도 하나의 마이크로 프로세서를 포함할 수 있으며, 메인 컨트롤러(MCU)는 호스트로 지칭될 수도 있다. 메인 컨트롤러(MCU)는 그래픽 컨트롤러를 더 포함할 수 있다.Various circuits may be provided on the printed circuit board (PCB) to generate various control signals and power signals necessary to drive the display panel DP and the data driving chips DIC1 to DIC4. As an example of the present invention, a main controller (MCU) may be mounted on a printed circuit board (PCB) to control the overall operation of the display device (DD). For example, the main controller (MCU) may include at least one microprocessor, and the main controller (MCU) may also be referred to as a host. The main controller (MCU) may further include a graphics controller.

표시 장치(DD)는 입력 센서(ISP)의 구동을 제어하기 위한 제1 센서 컨트롤러(TIC1) 및 제2 센서 컨트롤러(TIC2)를 더 포함할 수 있다. 본 발명의 일 예로, 두 개의 센서 컨트롤러(TIC1, TIC2)를 도시하였으나, 본 발명은 이에 한정되지 않는다. 표시 장치(DD)의 사이즈가 증가할 경우, 센서 컨트롤러(TIC1, TIC2)의 개수는 더 증가할 수 있다. The display device DD may further include a first sensor controller TIC1 and a second sensor controller TIC2 for controlling the operation of the input sensor ISP. As an example of the present invention, two sensor controllers (TIC1 and TIC2) are shown, but the present invention is not limited thereto. When the size of the display device DD increases, the number of sensor controllers TIC1 and TIC2 may further increase.

제1 센서 컨트롤러(TIC1)는 입력 센서(ISP)의 제1 센싱 영역(A1)의 구동을 제어하고, 제2 센서 컨트롤러(TIC2)는 입력 센서(ISP)의 제2 센싱 영역(A2)의 구동을 제어할 수 있다. 제1 및 제2 센서 컨트롤러(TIC1, TIC2) 각각은 칩의 형태로 구성되어 인쇄회로기판(PCB) 상에 실장될 수 있다.The first sensor controller (TIC1) controls the operation of the first sensing area (A1) of the input sensor (ISP), and the second sensor controller (TIC2) controls the operation of the second sensing area (A2) of the input sensor (ISP). can be controlled. Each of the first and second sensor controllers (TIC1 and TIC2) may be configured in the form of a chip and mounted on a printed circuit board (PCB).

제1 및 제2 센서 컨트롤러(TIC1, TIC2)는 메인 컨트롤러(MCU)로부터 센싱 제어 신호 등을 수신할 수 있다. 센싱 제어 신호는 제1 및 제2 센서 컨트롤러(TIC1, TIC2)의 구동 모드(또는 센싱 모드)를 결정하는 모드 결정신호 또는 클럭 신호 등을 포함할 수 있다. 제1 및 제2 센서 컨트롤러(TIC1, TIC2)는 센싱 제어 신호에 기초하여 입력 센서(ISP)로 후술할 전송 신호들을 제공할 수 있다. The first and second sensor controllers (TIC1 and TIC2) may receive a sensing control signal, etc. from the main controller (MCU). The sensing control signal may include a mode decision signal or a clock signal that determines the driving mode (or sensing mode) of the first and second sensor controllers TIC1 and TIC2. The first and second sensor controllers TIC1 and TIC2 may provide transmission signals to be described later to the input sensor ISP based on the sensing control signal.

제1 및 제2 센서 컨트롤러(TIC1, TIC2)는 입력 센서(ISP)로부터 수신한 수신 신호들에 근거하여 입력의 좌표정보를 산출하고, 좌표정보를 갖는 좌표 신호를 메인 컨트롤러(MCU)에 제공할 수 있다. 메인 컨트롤러(MCU)는 좌표 신호에 근거하여 입력에 대응하는 동작을 실행시킨다. 예를 들어, 메인 컨트롤러(MCU)는 좌표 신호에 근거하여 표시 패널(DP)에 새로운 이미지가 표시되도록 표시 패널(DP)을 동작시킬 수 있다.The first and second sensor controllers (TIC1, TIC2) calculate the coordinate information of the input based on the received signals received from the input sensor (ISP) and provide a coordinate signal with the coordinate information to the main controller (MCU). You can. The main controller (MCU) executes operations corresponding to input based on coordinate signals. For example, the main controller (MCU) may operate the display panel (DP) to display a new image on the display panel (DP) based on the coordinate signal.

도 4는 본 발명의 일 실시예에 따른 입력 센서의 평면도이고, 도 5a는 본 발명의 일 실시예에 따른 제1 내지 제4 전송 신호를 나타낸 파형도이며, 도 5b는 본 발명의 일 실시예에 따른 제1 내지 제4 전송 신호를 나타낸 파형도이다.FIG. 4 is a top view of an input sensor according to an embodiment of the present invention, FIG. 5A is a waveform diagram showing first to fourth transmission signals according to an embodiment of the present invention, and FIG. 5B is an embodiment of the present invention. This is a waveform diagram showing the first to fourth transmission signals according to .

도 4, 도 5a, 도 5b를 참조하면, 입력 센서(ISP)는 제1 센싱 영역(SA1) 및 제2 센싱 영역(SA2)을 포함한다. 제1 센싱 영역(SA1) 및 제2 센싱 영역(SA2)은 제2 방향(DR2) 상에서 서로 인접할 수 있다. 입력 센서(ISP)가 2개의 센싱 영역(SA1, SA2)을 포함하는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 입력 센서(ISP) 하나의 센싱 영역을 포함하거나, 3개 이상의 센싱 영역을 포함할 수 있다.Referring to FIGS. 4, 5A, and 5B, the input sensor (ISP) includes a first sensing area (SA1) and a second sensing area (SA2). The first sensing area SA1 and the second sensing area SA2 may be adjacent to each other in the second direction DR2. Although the input sensor (ISP) is shown to include two sensing areas (SA1 and SA2), the present invention is not limited thereto. Alternatively, the input sensor (ISP) may include one sensing area or may include three or more sensing areas.

제1 센싱 영역(SA1)은 제1 서브 영역(SSA1) 및 제2 서브 영역(SSA2)을 포함한다. 제1 및 제2 서브 영역(SSA1, SSA2)은 제1 방향(DR1) 상에서 서로 인접할 수 있다. 제2 센싱 영역(SA2)은 제3 서브 영역(SSA3) 및 제3 서브 영역(SSA4)을 포함한다. 제3 및 제4 서브 영역(SSA3, SS4)은 제1 방향(DR1) 상에서 서로 인접할 수 있다.The first sensing area SA1 includes a first sub-area SSA1 and a second sub-area SSA2. The first and second sub-areas SSA1 and SSA2 may be adjacent to each other in the first direction DR1. The second sensing area SA2 includes a third sub-area SSA3 and a third sub-area SSA4. The third and fourth sub-areas SSA3 and SS4 may be adjacent to each other in the first direction DR1.

입력 센서(ISP)는 제1 감지 전극들(TE1), 제2 감지 전극들(RE1), 제3 감지 전극들(TE2), 및 제4 감지 전극들(RE2)을 포함할 수 있다. 제1 감지 전극들(TE1)은 제1 서브 영역(SSA1)에 배치되고, 제1 센서 컨트롤러(TIC1)로부터 제1 전송 신호(TS1)를 수신한다. 제2 감지 전극들(RE1)은 제1 서브 영역(SSA1)에 배치되고, 제1 감지 전극들(TE1)과 교차한다. 제1 감지 전극들(TE1)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 제2 감지 전극들(RE1)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 제3 감지 전극들(TE2)은 제2 서브 영역(SSA2)에 배치되고, 제1 센서 컨트롤러(TIC1)로부터 제2 전송 신호(TS2)를 수신한다. 제2 전송 신호(TS2)는 제1 전송 신호(TS1)와 반전된 위상을 가질 수 있다. 제4 감지 전극들(RE2)은 제2 서브 영역(SSA2)에 배치되고, 제3 감지 전극들(TE2)과 교차한다. 제3 감지 전극들(TE2)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 제4 감지 전극들(RE2)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다.The input sensor (ISP) may include first sensing electrodes (TE1), second sensing electrodes (RE1), third sensing electrodes (TE2), and fourth sensing electrodes (RE2). The first sensing electrodes TE1 are disposed in the first sub-area SSA1 and receive the first transmission signal TS1 from the first sensor controller TIC1. The second sensing electrodes RE1 are disposed in the first sub-area SSA1 and intersect the first sensing electrodes TE1. The first sensing electrodes TE1 may extend in the first direction DR1 and be arranged in the second direction DR2. The second sensing electrodes RE1 may extend in the second direction DR2 and be arranged in the first direction DR1. The third sensing electrodes TE2 are disposed in the second sub-area SSA2 and receive the second transmission signal TS2 from the first sensor controller TIC1. The second transmission signal TS2 may have a phase inverted from that of the first transmission signal TS1. The fourth sensing electrodes RE2 are disposed in the second sub-area SSA2 and intersect the third sensing electrodes TE2. The third sensing electrodes TE2 may extend in the first direction DR1 and be arranged in the second direction DR2. The fourth sensing electrodes RE2 may extend in the second direction DR2 and be arranged in the first direction DR1.

제1 감지 전극들(TE1)은 제1 전송 전극들로 지칭될 수 있고, 제3 감지 전극들(TE2)은 제2 전송 전극들로 지칭될 수 있다. 또한, 제2 감지 전극들(RE1)은 제1 수신 전극들로 지칭될 수 있고, 제4 감지 전극들(RE2)은 제2 수신 전극들로 지칭될 수 있다.The first sensing electrodes TE1 may be referred to as first transmission electrodes, and the third sensing electrodes TE2 may be referred to as second transmission electrodes. Additionally, the second sensing electrodes RE1 may be referred to as first receiving electrodes, and the fourth sensing electrodes RE2 may be referred to as second receiving electrodes.

제1 서브 영역(SSA1)에 구비되는 제1 감지 전극들(TE1)의 개수는 제2 서브 영역(SSA2)에 구비되는 제3 감지 전극들(TE2)의 개수와 동일하다. 제1 서브 영역(SSA1)에 구비되는 제2 감지 전극들(RE1)의 개수는 제2 서브 영역(SSA2)에 구비되는 제4 감지 전극들(RE2)의 개수와 동일하다. 도 4에서는, 제1 서브 영역(SSA1)에 7개의 제1 감지 전극들(TE1)이 배치되고, 제2 서브 영역(SSA2)에 7개의 제3 감지 전극들(TE2)이 배치되는 것을 예시적으로 도시하였으나, 제1 및 제3 감지 전극들(TE1, TE2)의 개수는 이에 한정되지 않는다. 도 4에서는, 제1 서브 영역(SSA1)에 4개의 제2 감지 전극들(RE1)이 배치되고, 제2 서브 영역(SSA2)에 4개의 제4 감지 전극들(RE2)이 배치되는 것을 예시적으로 도시하였으나, 제2 및 제4 감지 전극들(RE1, RE2)의 개수는 이에 한정되지 않는다.The number of first sensing electrodes TE1 provided in the first sub-area SSA1 is the same as the number of third sensing electrodes TE2 provided in the second sub-area SSA2. The number of second sensing electrodes RE1 provided in the first sub-area SSA1 is the same as the number of fourth sensing electrodes RE2 provided in the second sub-area SSA2. In FIG. 4 , seven first sensing electrodes TE1 are disposed in the first sub-area SSA1 and seven third sensing electrodes TE2 are disposed in the second sub-area SSA2. Although shown, the number of first and third sensing electrodes TE1 and TE2 is not limited thereto. In FIG. 4 , four second sensing electrodes RE1 are disposed in the first sub-area SSA1 and four fourth sensing electrodes RE2 are disposed in the second sub-area SSA2. Although shown, the number of second and fourth sensing electrodes RE1 and RE2 is not limited to this.

제1 감지 전극들(TE1)의 제1 방향(DR1) 상에서의 길이는 제3 감지 전극들(TE2)의 제1 방향(DR1) 상에서의 길이와 실질적으로 동일할 수 있다. 구체적으로, 제1 감지 전극들(TE1) 중 첫번째 열에 배치되는 제1 감지 전극과 제3 감지 전극들(TE2) 중 첫번째 열에 배치되는 제3 감지 전극의 길이는 서로 동일할 수 있다. 즉, 동일 열에 배치되는 제1 및 제3 감지 전극들(TE1, TE2)은 서로 동일한 길이를 가질 수 있다. The length of the first sensing electrodes TE1 in the first direction DR1 may be substantially the same as the length of the third sensing electrodes TE2 in the first direction DR1. Specifically, the length of the first sensing electrode disposed in the first row among the first sensing electrodes TE1 and the third sensing electrode disposed in the first column among the third sensing electrodes TE2 may be the same. That is, the first and third sensing electrodes TE1 and TE2 disposed in the same row may have the same length.

본 발명의 일 예로, 제1 감지 전극들(TE1)과 제3 감지 전극들(TE2)은 제1 및 제2 서브 영역(SSA1, SSA2)의 경계를 기준으로 서로 대칭된 형상을 가질 수 있다. 제1 감지 전극들(TE1)과 제3 감지 전극들(TE2)은 제1 서브 영역(SSA1)과 제2 서브 영역(SSA2)의 경계에서 서로 이격되어 배치될 수 있다. 제1 감지 전극들(TE1)은 제3 감지 전극들(TE2)과 전기적으로 절연될 수 있다. As an example of the present invention, the first sensing electrodes TE1 and the third sensing electrodes TE2 may have shapes that are symmetrical to each other with respect to the boundaries of the first and second sub-areas SSA1 and SSA2. The first sensing electrodes TE1 and the third sensing electrodes TE2 may be disposed to be spaced apart from each other at the boundary between the first sub-area SSA1 and the second sub-area SSA2. The first sensing electrodes TE1 may be electrically insulated from the third sensing electrodes TE2.

제2 감지 전극들(RE1) 중 제1 및 제2 서브 영역(SSA1, SSA2)의 경계에 인접하여 배치된 제2 경계 감지 전극은 나머지 제2 감지 전극들과 다른 면적(예를 들어, 절반의 면적)을 가질 수 있다. 제4 감지 전극들(RE2) 중 제1 및 제2 서브 영역(SSA1, SSA2)의 경계에 인접하여 배치된 제4 경계 감지 전극도 나머지 제4 감지 전극들과 다른 면적(예를 들어, 절반의 면적)을 가질 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제2 경계 감지 전극은 나머지 제2 감지 전극들과 동일한 면적을 가질 수 있고, 제4 경계 감지 전극도 나머지 제4 감지 전극들과 동일한 면적을 가질 수 있다.Among the second sensing electrodes RE1, the second border sensing electrode disposed adjacent to the border of the first and second sub-areas SSA1 and SSA2 has a different area (e.g., half of the area) from the remaining second sensing electrodes. area). Among the fourth sensing electrodes RE2, the fourth border sensing electrode disposed adjacent to the border of the first and second sub-areas SSA1 and SSA2 also has a different area (e.g., half of the area) from the remaining fourth sensing electrodes. area). However, the present invention is not limited to this. For example, the second boundary sensing electrode may have the same area as the remaining second sensing electrodes, and the fourth boundary sensing electrode may also have the same area as the remaining fourth sensing electrodes.

입력 센서(ISP)는 제1 전송 라인들(TL1a~TL7a), 제1 수신 라인들(RL1a~RL4a), 제2 전송 라인들(TL1b~TL7b), 및 제2 수신 라인들(RL1b~RL4b)을 포함한다. 제1 전송 라인들(TL1a~TL7a), 제1 수신 라인들(RL1a~RL4a), 제2 전송 라인들(TL1b~TL7b), 및 제2 수신 라인들(RL1b~RL4b)은 표시 패널(DP, 도 3 참조)의 비표시 영역(NDA, 도 3 참조)에 대응하여 배치될 수 있다. The input sensor (ISP) includes first transmission lines (TL1a to TL7a), first reception lines (RL1a to RL4a), second transmission lines (TL1b to TL7b), and second reception lines (RL1b to RL4b). Includes. The first transmission lines TL1a to TL7a, the first reception lines RL1a to RL4a, the second transmission lines TL1b to TL7b, and the second reception lines RL1b to RL4b are connected to the display panel DP, It may be placed corresponding to the non-display area (NDA, see FIG. 3).

제1 전송 라인들(TL1a~TL7a)은 제1 감지 전극들(TE1)에 연결되고, 제1 수신 라인들(RL1a~RL4a)은 제2 감지 전극들(RE1)에 연결된다. 제2 전송 라인들(TL1b~TL7b)은 제3 감지 전극들(TE2)에 연결되고, 제2 수신 라인들(RL1b~RL4b)은 제4 감지 전극들(RE2)에 연결된다.The first transmission lines TL1a to TL7a are connected to the first sensing electrodes TE1, and the first reception lines RL1a to RL4a are connected to the second sensing electrodes RE1. The second transmission lines TL1b to TL7b are connected to the third sensing electrodes TE2, and the second reception lines RL1b to RL4b are connected to the fourth sensing electrodes RE2.

제1 전송 라인들(TL1a~TL7a)은 제1 센서 컨트롤러(TIC1)로부터 제1 전송 신호(TS1)를 수신하고, 제1 감지 전극들(TE1)로 제1 전송 신호(TS1)를 제공한다. 제2 전송 라인들(TL1b~TL7b)은 제1 센서 컨트롤러(TIC1)로부터 제2 전송 신호(TS2)를 수신하고, 제3 감지 전극들(TE2)로 제2 전송 신호(TS2)를 제공한다. The first transmission lines TL1a to TL7a receive the first transmission signal TS1 from the first sensor controller TIC1 and provide the first transmission signal TS1 to the first sensing electrodes TE1. The second transmission lines TL1b to TL7b receive the second transmission signal TS2 from the first sensor controller TIC1 and provide the second transmission signal TS2 to the third sensing electrodes TE2.

제1 센서 컨트롤러(TIC1)는 제2 감지 전극들(RE1)로부터 제1 수신 신호를 수신하는 제1 데이터 취득부(AFE1) 및 제4 감지 전극들(RE2)로부터 제2 수신 신호를 수신하는 제2 데이터 취득부(AFE2)를 포함한다. 제1 데이터 취득부(AFE1)는 제1 수신 라인들(RL1a~RL4a)을 통해 제1 수신 신호를 수신하고, 제2 데이터 취득부(AFE2)는 제2 수신 라인들(RL1b~RL4b)을 통해 제2 수신 신호를 수신한다. The first sensor controller (TIC1) includes a first data acquisition unit (AFE1) that receives the first received signal from the second sensing electrodes (RE1) and a first data acquisition unit (AFE1) that receives the second received signal from the fourth sensing electrodes (RE2). 2 Includes data acquisition unit (AFE2). The first data acquisition unit (AFE1) receives the first reception signal through the first reception lines (RL1a to RL4a), and the second data acquisition unit (AFE2) receives the first reception signal through the second reception lines (RL1b to RL4b). Receive a second reception signal.

제1 센서 컨트롤러(TIC1)는 제1 수신 신호를 기초하여, 제1 서브 영역(SSA1)에서 제1 및 제2 감지 전극들(TE1, RE1) 사이의 정전 용량(이하, 상호 커패시턴스(mutual capacitance))의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제1 센서 컨트롤러(TIC1)는 제2 수신 신호를 기초하여, 제2 서브 영역(SSA2)에서 제3 및 제4 감지 전극들(TE2, RE2) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다.The first sensor controller TIC1 calculates the capacitance (hereinafter referred to as mutual capacitance) between the first and second sensing electrodes TE1 and RE1 in the first sub-area SSA1 based on the first received signal. ) can be detected and coordinate information about the location where the change was detected can be generated. The first sensor controller TIC1 detects a change in mutual capacitance between the third and fourth sensing electrodes TE2 and RE2 in the second sub-area SSA2 based on the second received signal, and detects the change. Coordinate information about the location can be generated.

입력 센서(ISP)는 제5 감지 전극들(TE3), 제6 감지 전극들(RE3), 제7 감지 전극들(TE4), 및 제8 감지 전극들(RE4)을 더 포함할 수 있다. 제5 감지 전극들(TE3)은 제3 서브 영역(SSA3)에 배치되고, 제2 센서 컨트롤러(TIC2)로부터 제3 전송 신호(TS3)를 수신한다. 제6 감지 전극들(RE3)은 제3 서브 영역(SSA3)에 배치되고, 제5 감지 전극들(TE3)과 교차한다. 제5 감지 전극들(TE3)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 제6 감지 전극들(RE3)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 제7 감지 전극들(TE4)은 제4 서브 영역(SSA4)에 배치되고, 제2 센서 컨트롤러(TIC2)로부터 제4 전송 신호(TS4)를 수신한다. 제4 전송 신호(TS4)는 제3 전송 신호(TS3)와 반전된 위상을 갖는다. 제8 감지 전극들(RE4)은 제4 서브 영역(SSA4)에 배치되고, 제7 감지 전극들(TE4)과 교차한다. 제7 감지 전극들(TE4)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 제8 감지 전극들(RE4)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다.The input sensor (ISP) may further include fifth sensing electrodes (TE3), sixth sensing electrodes (RE3), seventh sensing electrodes (TE4), and eighth sensing electrodes (RE4). The fifth sensing electrodes TE3 are disposed in the third sub-area SSA3 and receive the third transmission signal TS3 from the second sensor controller TIC2. The sixth sensing electrodes RE3 are disposed in the third sub-area SSA3 and intersect the fifth sensing electrodes TE3. The fifth sensing electrodes TE3 may extend in the first direction DR1 and be arranged in the second direction DR2. The sixth sensing electrodes RE3 may extend in the second direction DR2 and be arranged in the first direction DR1. The seventh sensing electrodes TE4 are disposed in the fourth sub-area SSA4 and receive the fourth transmission signal TS4 from the second sensor controller TIC2. The fourth transmission signal TS4 has an inverted phase from the third transmission signal TS3. The eighth sensing electrodes RE4 are disposed in the fourth sub-area SSA4 and intersect the seventh sensing electrodes TE4. The seventh sensing electrodes TE4 may extend in the first direction DR1 and be arranged in the second direction DR2. The eighth sensing electrodes RE4 may extend in the second direction DR2 and be arranged in the first direction DR1.

제5 감지 전극들(TE3)은 제3 전송 전극들로 지칭될 수 있고, 제7 감지 전극들(TE4)은 제4 전송 전극들로 지칭될 수 있다. 또한, 제6 감지 전극들(RE3)은 제3 수신 전극들로 지칭될 수 있고, 제8 감지 전극들(RE4)은 제4 수신 전극들로 지칭될 수 있다.The fifth sensing electrodes TE3 may be referred to as third transmission electrodes, and the seventh sensing electrodes TE4 may be referred to as fourth transmission electrodes. Additionally, the sixth sensing electrodes RE3 may be referred to as third receiving electrodes, and the eighth sensing electrodes RE4 may be referred to as fourth receiving electrodes.

제3 서브 영역(SSA3)에 구비되는 제5 감지 전극들(TE3)의 개수는 제4 서브 영역(SSA4)에 구비되는 제7 감지 전극들(TE4)의 개수와 동일하다. 제3 서브 영역(SSA3)에 구비되는 제6 감지 전극들(RE3)의 개수는 제4 서브 영역(SSA4)에 구비되는 제8 감지 전극들(RE4)의 개수와 동일하다. 제3 서브 영역(SSA3)은 제1 서브 영역(SSA1)과 제2 방향(DR2) 상에서 서로 인접하고, 제4 서브 영역(SSA4)은 제2 서브 영역(SSA2)과 제2 방향(DR2) 상에서 서로 인접한다. 제5 감지 전극들(TE3)의 개수는 제1 감지 전극들(TE1)의 개수와 동일할 수 있고, 제7 감지 전극들(TE4)의 개수는 제3 감지 전극들(TE2)의 개수와 동일할 수 있다.The number of fifth sensing electrodes TE3 provided in the third sub-area SSA3 is the same as the number of seventh sensing electrodes TE4 provided in the fourth sub-area SSA4. The number of sixth sensing electrodes RE3 provided in the third sub-area SSA3 is the same as the number of eighth sensing electrodes RE4 provided in the fourth sub-area SSA4. The third sub-area SSA3 is adjacent to the first sub-area SSA1 and the second direction DR2, and the fourth sub-area SSA4 is adjacent to the second sub-area SSA2 and the second direction DR2. adjacent to each other The number of fifth sensing electrodes TE3 may be the same as the number of first sensing electrodes TE1, and the number of seventh sensing electrodes TE4 may be the same as the number of third sensing electrodes TE2. can do.

도 4에서는, 제3 서브 영역(SSA3)에 7개의 제5 감지 전극들(TE3)이 배치되고, 제4 서브 영역(SSA4)에 7개의 제7 감지 전극들(TE4)이 배치되는 것을 예시적으로 도시하였으나, 제5 및 제7 감지 전극들(TE3, TE4)의 개수는 이에 한정되지 않는다. 도 4에서는, 제3 서브 영역(SSA3)에 4개의 제6 감지 전극들(RE3)이 배치되고, 제4 서브 영역(SSA4)에 4개의 제8 감지 전극들(RE4)이 배치되는 것을 예시적으로 도시하였으나, 제6 및 제8 감지 전극들(RE3, RE4)의 개수는 이에 한정되지 않는다.In FIG. 4 , seven fifth sensing electrodes TE3 are disposed in the third sub-area SSA3 and seven seventh sensing electrodes TE4 are disposed in the fourth sub-area SSA4. Although shown, the number of the fifth and seventh sensing electrodes TE3 and TE4 is not limited thereto. In FIG. 4 , four sixth sensing electrodes RE3 are disposed in the third sub-area SSA3 and four eighth sensing electrodes RE4 are disposed in the fourth sub-area SSA4. Although shown, the number of the sixth and eighth sensing electrodes RE3 and RE4 is not limited thereto.

제5 감지 전극들(TE3)의 제1 방향(DR1) 상에서의 길이는 제7 감지 전극들(TE4)의 제1 방향(DR1) 상에서의 길이와 실질적으로 동일할 수 있다. 구체적으로, 제5 감지 전극들(TE3) 중 첫번째 열에 배치되는 제5 감지 전극과 제7 감지 전극들(TE4) 중 첫번째 열에 배치되는 제7 감지 전극의 길이는 서로 동일할 수 있다. 즉, 동일 열에 배치되는 제5 및 제7 감지 전극들(TE3, TE4)은 서로 동일한 길이를 가질 수 있다. The length of the fifth sensing electrodes TE3 in the first direction DR1 may be substantially the same as the length of the seventh sensing electrodes TE4 in the first direction DR1. Specifically, the length of the fifth sensing electrode disposed in the first row among the fifth sensing electrodes TE3 and the seventh sensing electrode disposed in the first column among the seventh sensing electrodes TE4 may be the same. That is, the fifth and seventh sensing electrodes TE3 and TE4 disposed in the same row may have the same length.

본 발명의 일 예로, 제5 감지 전극들(TE3)과 제7 감지 전극들(TE4)은 제3 및 제4 서브 영역(SSA3, SSA4)의 경계를 기준으로 서로 대칭된 형상을 가질 수 있다. 제5 감지 전극들(TE3)과 제7 감지 전극들(TE4)은 제3 서브 영역(SSA3)과 제4 서브 영역(SSA4)의 경계에서 서로 이격되어 배치될 수 있다. 제5 감지 전극들(TE3)은 제7 감지 전극들(TE4)과 전기적으로 절연될 수 있다. 본 발명의 일 예로, 제1 감지 전극들(TE1)과 제5 감지 전극들(TE3)은 제1 및 제3 서브 영역(SSA1, SSA3)의 경계를 기준으로 서로 대칭된 형상을 가질 수 있다. 제3 감지 전극들(TE2)과 제7 감지 전극들(TE4)은 제2 및 제4 서브 영역(SSA2, SSA4)의 경계를 기준으로 서로 대칭된 형상을 가질 수 있다.As an example of the present invention, the fifth sensing electrodes TE3 and the seventh sensing electrodes TE4 may have shapes that are symmetrical to each other with respect to the boundaries of the third and fourth sub-areas SSA3 and SSA4. The fifth sensing electrodes TE3 and the seventh sensing electrodes TE4 may be arranged to be spaced apart from each other at the boundary between the third sub-area SSA3 and the fourth sub-area SSA4. The fifth sensing electrodes TE3 may be electrically insulated from the seventh sensing electrodes TE4. As an example of the present invention, the first sensing electrodes TE1 and the fifth sensing electrodes TE3 may have shapes that are symmetrical to each other with respect to the boundaries of the first and third sub-areas SSA1 and SSA3. The third sensing electrodes TE2 and the seventh sensing electrodes TE4 may have shapes that are symmetrical to each other with respect to the boundaries of the second and fourth sub-areas SSA2 and SSA4.

입력 센서(ISP)는 제3 전송 라인들(TL8a~TL14a), 제3 수신 라인들(RL1c~RL4c), 제4 전송 라인들(TL8b~TL14b), 및 제4 수신 라인들(RL1d~RL4d)을 더 포함한다. 제3 전송 라인들(TL8a~TL14a), 제3 수신 라인들(RL1c~RL4c), 제4 전송 라인들(TL8b~TL14b), 및 제4 수신 라인들(RL1d~RL4d)은 표시 패널(DP)의 비표시 영역(NDA)에 대응하여 배치될 수 있다.The input sensor (ISP) includes third transmission lines (TL8a to TL14a), third reception lines (RL1c to RL4c), fourth transmission lines (TL8b to TL14b), and fourth reception lines (RL1d to RL4d). It further includes. The third transmission lines (TL8a to TL14a), the third reception lines (RL1c to RL4c), the fourth transmission lines (TL8b to TL14b), and the fourth reception lines (RL1d to RL4d) are connected to the display panel DP. It may be placed corresponding to the non-display area (NDA) of .

제3 전송 라인들(TL8a~TL14a)은 제5 감지 전극들(TE3)에 연결되고, 제3 수신 라인들(RL1c~RL4c)은 제6 감지 전극들(RE3)에 연결된다. 제4 전송 라인들(TL8b~TL14b)은 제7 감지 전극들(TE4)에 연결되고, 제4 수신 라인들(RL1d~RL4d)은 제8 감지 전극들(RE4)에 연결된다.The third transmission lines TL8a to TL14a are connected to the fifth sensing electrodes TE3, and the third reception lines RL1c to RL4c are connected to the sixth sensing electrodes RE3. The fourth transmission lines TL8b to TL14b are connected to the seventh sensing electrodes TE4, and the fourth reception lines RL1d to RL4d are connected to the eighth sensing electrodes RE4.

제3 전송 라인들(TL8a~TL14a)은 제2 센서 컨트롤러(TIC2)로부터 제3 전송 신호(TS3)를 수신하고, 제5 감지 전극들(TE3)로 제3 전송 신호(TS3)를 제공한다. 제4 전송 라인들(TL8b~TL14b)은 제2 센서 컨트롤러(TIC2)로부터 제4 전송 신호(TS4)를 수신하고, 제7 감지 전극들(TE4)로 제4 전송 신호(TS4)를 제공한다. The third transmission lines TL8a to TL14a receive the third transmission signal TS3 from the second sensor controller TIC2 and provide the third transmission signal TS3 to the fifth sensing electrodes TE3. The fourth transmission lines TL8b to TL14b receive the fourth transmission signal TS4 from the second sensor controller TIC2 and provide the fourth transmission signal TS4 to the seventh sensing electrodes TE4.

제2 센서 컨트롤러(TIC2)는 제6 감지 전극들(RE3)로부터 제3 수신 신호를 수신하는 제3 데이터 취득부(AFE3) 및 제8 감지 전극들(RE4)로부터 제4 수신 신호를 수신하는 제4 데이터 취득부(AFE4)를 포함한다. 제3 데이터 취득부(AFE3)는 제3 수신 라인들(RL1c~RL4c)을 통해 제3 수신 신호를 수신하고, 제4 데이터 취득부(AFE4)는 제4 수신 라인들(RL1d~RL4d)을 통해 제4 수신 신호를 수신한다.The second sensor controller (TIC2) is a third data acquisition unit (AFE3) that receives the third received signal from the sixth sensing electrodes (RE3) and a third data acquisition unit (AFE3) that receives the fourth received signal from the eighth sensing electrodes (RE4). 4 Includes data acquisition unit (AFE4). The third data acquisition unit (AFE3) receives the third reception signal through the third reception lines (RL1c to RL4c), and the fourth data acquisition unit (AFE4) receives the third reception signal through the fourth reception lines (RL1d to RL4d). A fourth reception signal is received.

제2 센서 컨트롤러(TIC2)는 제3 수신 신호를 기초하여, 제3 서브 영역(SSA3)에서 외부 입력에 의한 제5 및 제6 감지 전극들(TE3, RE3) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제2 센서 컨트롤러(TIC2)는 제3 수신 신호를 기초하여, 제4 서브 영역(SSA4)에서 제7 및 제8 감지 전극들(TE4, RE4) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다.The second sensor controller TIC2 detects a change in mutual capacitance between the fifth and sixth sensing electrodes TE3 and RE3 due to an external input in the third sub-area SSA3, based on the third received signal, and , coordinate information about the location where the change was detected can be generated. The second sensor controller TIC2 detects a change in mutual capacitance between the seventh and eighth sensing electrodes TE4 and RE4 in the fourth sub-area SSA4 based on the third received signal, and detects the change. Coordinate information about the location can be generated.

도 5a를 참조하면, 제1 감지 전극들(TE1)로 제공되는 제1 전송 신호(TS1)는 제1 진폭(Va1)을 갖고 스윙하는 구형파 신호일 수 있다. 제3 감지 전극들(TE2)로 제공되는 제2 전송 신호(TS2)는 제2 진폭(Va2)을 갖고 스윙하는 구형파 신호일 수 있다. 제2 전송 신호(TS2)는 제1 전송 신호(TS1)와 반전된 위상을 가질 수 있다. 본 발명의 일 예로, 제2 전송 신호(TS2)의 제2 진폭(Va2)은 제1 전송 신호(TS1)의 제1 진폭(Va1)과 동일할 수 있다. Referring to FIG. 5A , the first transmission signal TS1 provided to the first sensing electrodes TE1 may be a square wave signal that swings with a first amplitude Va1. The second transmission signal TS2 provided to the third sensing electrodes TE2 may be a square wave signal that swings with a second amplitude Va2. The second transmission signal TS2 may have a phase inverted from that of the first transmission signal TS1. As an example of the present invention, the second amplitude Va2 of the second transmission signal TS2 may be equal to the first amplitude Va1 of the first transmission signal TS1.

제5 감지 전극들(TE3)로 제공되는 제3 전송 신호(TS3)는 제3 진폭(Va3)을 갖고 스윙하는 구형파 신호일 수 있다. 제7 전송 전극들(TE4)로 제공되는 제4 전송 신호(TS4)는 제4 진폭(Va4)을 갖고 스윙하는 구형파 신호일 수 있다. 제4 전송 신호(TS4)는 제3 전송 신호(TS3)와 반전된 위상을 가질 수 있다. 본 발명의 일 예로, 제4 전송 신호(TS4)의 제4 진폭(Va4)은 제3 전송 신호(TS3)의 제3 진폭(Va3)과 동일할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.The third transmission signal TS3 provided to the fifth sensing electrodes TE3 may be a square wave signal that swings with the third amplitude Va3. The fourth transmission signal TS4 provided to the seventh transmission electrodes TE4 may be a square wave signal that swings with the fourth amplitude Va4. The fourth transmission signal TS4 may have an inverted phase from the third transmission signal TS3. As an example of the present invention, the fourth amplitude Va4 of the fourth transmission signal TS4 may be equal to the third amplitude Va3 of the third transmission signal TS3. However, the present invention is not limited to this.

본 발명의 일 예로, 제1 전송 신호(TS1)는 제3 전송 신호(TS3)와 반전된 위상을 가질 수 있고, 제2 전송 신호(TS2)는 제4 전송 신호(TS4)와 반전된 위상을 가질 수 있다. 제1 전송 신호(TS1)의 제1 진폭(Va1)은 제3 전송 신호(TS3)의 제3 진폭(Va3)과 동일하고, 제2 전송 신호(TS2)의 제2 진폭(Va2)은 제4 전송 신호(TS4)의 제4 진폭(Va4)과 동일할 수 있다.As an example of the present invention, the first transmission signal TS1 may have an inverted phase with the third transmission signal TS3, and the second transmission signal TS2 may have an inverted phase with the fourth transmission signal TS4. You can have it. The first amplitude Va1 of the first transmission signal TS1 is equal to the third amplitude Va3 of the third transmission signal TS3, and the second amplitude Va2 of the second transmission signal TS2 is equal to the fourth amplitude Va1 of the first transmission signal TS1. It may be the same as the fourth amplitude Va4 of the transmission signal TS4.

제1 서브 영역(SSA1)으로 제1 전송 신호(TS1)가 공급되고, 제2 서브 영역(SSA2)으로 제1 전송 신호(TS1)와 반전된 위상을 갖는 제2 전송 신호(TS2)가 공급되면, 제1 및 제2 전송 신호(TS1, TS2) 사이에서 상쇄 간섭이 일어날 수 있다. 제1 및 제2 전송 신호(TS1, TS2) 사이에서 상쇄 간섭이 일어나면, 제1 및 제2 전송 신호(TS1, TS2)를 동일 위상으로 전송한 경우에 비하여 전자파 장애(Electro-Magnetic interference: EMI) 문제를 개선할 수 있다. When the first transmission signal TS1 is supplied to the first sub-area SSA1 and the second transmission signal TS2 having a phase inverted from that of the first transmission signal TS1 is supplied to the second sub-area SSA2. , destructive interference may occur between the first and second transmission signals TS1 and TS2. If destructive interference occurs between the first and second transmission signals (TS1 and TS2), electro-magnetic interference (EMI) occurs compared to the case where the first and second transmission signals (TS1 and TS2) are transmitted in the same phase. The problem can be improved.

또한, 제1 서브 영역(SSA1)으로 공급되는 제1 전송 신호(TS1)는 제3 서브 영역(SSA3)으로 제3 전송 신호(TS3)와 반전된 위상을 갖는다. 따라서, 제1 및 제3 전송 신호(TS1, TS3) 사이에서도 상쇄 간섭이 일어날 수 있다. 마찬가지로, 제2 서브 영역(SSA2)으로 공급되는 제2 전송 신호(TS2)는 제4 서브 영역(SSA4)으로 제4 전송 신호(TS4)와 반전된 위상을 갖는다. 따라서, 제2 및 제4 전송 신호(TS2, TS4) 사이에서도 상쇄 간섭이 일어날 수 있다. 이처럼, 인접하는 서브 영역들(SSA1~SSA4) 사이에서 상쇄 간섭이 일어남으로써, 전자파 장애 문제를 더욱 개선할 수 있다.Additionally, the first transmission signal TS1 supplied to the first sub-area SSA1 has an inverted phase with the third transmission signal TS3 to the third sub-area SSA3. Therefore, destructive interference may also occur between the first and third transmission signals TS1 and TS3. Likewise, the second transmission signal TS2 supplied to the second sub-area SSA2 has an inverted phase with the fourth transmission signal TS4 to the fourth sub-area SSA4. Therefore, destructive interference may also occur between the second and fourth transmission signals TS2 and TS4. In this way, as destructive interference occurs between adjacent sub-areas (SSA1 to SSA4), the electromagnetic interference problem can be further improved.

도 5b를 참조하면, 제2 전송 신호(TS2)의 제2 진폭(Va2)은 제1 전송 신호(TS1a)의 제1 진폭(Va11)과 상이할 수 있다. 예를 들어, 제1 전송 신호(TS1a)의 제1 진폭(Va11)은 제2 전송 신호(TS2)의 제2 진폭(Va2)보다 클 수 있다. 제1 전송 신호(TS1a)와 제2 전송 신호(TS2)의 진폭 차이는 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이에 따라 설정될 수 있다. 따라서, 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이를 보상하기 위한 등저항 설계를 하지 않고, 제1 및 제2 전송 신호(TS1a, TS2)의 진폭을 조절하는 것 만으로도 효율적으로 상쇄 간섭을 일으킬 수 있다.Referring to FIG. 5B, the second amplitude Va2 of the second transmission signal TS2 may be different from the first amplitude Va11 of the first transmission signal TS1a. For example, the first amplitude Va11 of the first transmission signal TS1a may be greater than the second amplitude Va2 of the second transmission signal TS2. The amplitude difference between the first transmission signal TS1a and the second transmission signal TS2 may be set according to the difference in line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b. You can. Therefore, without designing an equal resistance to compensate for the difference in line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b, the first and second transmission signals TS1a, Destructive interference can be effectively caused by simply adjusting the amplitude of TS2).

또한, 제4 전송 신호(TS4)의 제4 진폭(Va4)은 제3 전송 신호(TS3a)의 제3 진폭(Va31)과 상이할 수 있다. 예를 들어, 제3 전송 신호(TS3a)의 제3 진폭(Va31)은 제4 전송 신호(TS4)의 제4 진폭(Va4)보다 클 수 있다. 제3 전송 신호(TS3a)와 제4 전송 신호(TS4)의 진폭 차이는 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이의 라인 저항의 차이에 따라 설정될 수 있다. 따라서, 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이의 라인 저항의 차이를 보상하기 위한 등저항 설계를 하지 않고, 제3 및 제4 전송 신호(TS3a, TS4)의 진폭을 조절하는 것 만으로도 효율적으로 상쇄 간섭을 일으킬 수 있다.Additionally, the fourth amplitude Va4 of the fourth transmission signal TS4 may be different from the third amplitude Va31 of the third transmission signal TS3a. For example, the third amplitude Va31 of the third transmission signal TS3a may be greater than the fourth amplitude Va4 of the fourth transmission signal TS4. The amplitude difference between the third transmission signal TS3a and the fourth transmission signal TS4 may be set according to the difference in line resistance between the third transmission lines TL8a to TL14a and the fourth transmission lines TL8b to TL14b. You can. Therefore, without designing an equal resistance to compensate for the difference in line resistance between the third transmission lines TL8a to TL14a and the fourth transmission lines TL8b to TL14b, the third and fourth transmission signals TS3a, Destructive interference can be effectively caused just by adjusting the amplitude of TS4).

도 6a는 도 4에 도시된 입력 센서의 일 부분을 확대한 평면도이고, 도 6b는 도 6a에 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다. 도 7a는 본 발명의 일 실시예에 따른 입력 센서의 일 부분을 확대한 평면도이고, 도 7b는 도 7a에 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.FIG. 6A is an enlarged plan view of a portion of the input sensor shown in FIG. 4, and FIG. 6B is a cross-sectional view taken along the cutting line II-II′ in FIG. 6A. Figure 7a is an enlarged plan view of a portion of the input sensor according to an embodiment of the present invention, and Figure 7b is a cross-sectional view taken along the cutting line III-III' in Figure 7a.

도 6a 및 도 6b를 참조하면, 제1 감지 전극들(TE1) 각각은 제1 방향(DR1)으로 배열된 복수의 제1 감지 패턴들(TP1) 및 복수의 제1 브릿지 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 브릿지 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(TP1)에 연결될 수 있다. Referring to FIGS. 6A and 6B, each of the first sensing electrodes TE1 includes a plurality of first sensing patterns TP1 and a plurality of first bridge patterns BP1 arranged in the first direction DR1. It can be included. At least one first bridge pattern BP1 may be connected to two adjacent first sensing patterns TP1.

복수의 제1 감지 패턴들(TP1) 및 복수의 제1 브릿지 패턴들(BP1) 사이에는 감지 절연층(203)이 배치되고, 감지 절연층(203)에 정의된 컨택홀들(TP_CH)을 통해 복수의 제1 브릿지 패턴들(BP1) 각각이 대응하는 제1 감지 패턴(TP1)에 연결될 수 있다.A sensing insulating layer 203 is disposed between the plurality of first sensing patterns TP1 and the plurality of first bridge patterns BP1, and the sensing insulating layer 203 is connected through the contact holes TP_CH defined in the sensing insulating layer 203. Each of the plurality of first bridge patterns BP1 may be connected to the corresponding first sensing pattern TP1.

제2 감지 전극들(RE1) 각각은 제2 방향(DR2)으로 배열된 제2 감지 패턴들(RP1) 및 제1 연장 패턴들(EP1)을 포함할 수 있다. 적어도 하나의 제1 연장 패턴(EP1)은 서로 인접한 두 개의 제2 감지 패턴들(RP1)으로부터 연장될 수 있다. 제1 연장 패턴(EP1)은 인접한 두 개의 제2 감지 패턴들(RP1)과 일체로 형성될 수 있다. 제1 연장 패턴들(EP1)은 제1 브릿지 패턴들(BP1)과 절연되고, 제1 브릿지 패턴들(BP1)과 교차하도록 연장할 수 있다.Each of the second sensing electrodes RE1 may include second sensing patterns RP1 and first extension patterns EP1 arranged in the second direction DR2. At least one first extension pattern EP1 may extend from two adjacent second sensing patterns RP1. The first extended pattern EP1 may be formed integrally with the two adjacent second sensing patterns RP1. The first extension patterns EP1 are insulated from the first bridge patterns BP1 and may extend to intersect the first bridge patterns BP1.

제1 및 제2 감지 패턴들(TP1, RP1), 그리고 제1 연장 패턴들(EP1)은 같은 층(예를 들어, 감지 절연층(203)) 상에 배치될 수 있다. 제1 브릿지 패턴들(BP1)은 감지 절연층(203)과 다른 층(예를 들어, 베이스 절연층(201)) 상에 배치될 수 있다.The first and second sensing patterns TP1 and RP1 and the first extension patterns EP1 may be disposed on the same layer (eg, the sensing insulating layer 203). The first bridge patterns BP1 may be disposed on a layer (eg, base insulating layer 201) different from the sensing insulating layer 203.

본 발명의 일 예로, 제1 및 제2 감지 패턴들(TP1, RP1), 그리고 제1 연장 패턴들(EP1)은 도 2c에 도시된 제2 도전층(204)에 포함될 수 있고, 제1 브릿지 패턴들(BP1)은 도 2c에 도시된 제1 도전층(202)에 포함될 수 있다.As an example of the present invention, the first and second sensing patterns TP1 and RP1, and the first extension patterns EP1 may be included in the second conductive layer 204 shown in FIG. 2C, and the first bridge Patterns BP1 may be included in the first conductive layer 202 shown in FIG. 2C.

본 발명의 일 예로, 제1 및 제2 감지 패턴들(TP1, RP1), 제1 연장 패턴들(EP1) 및 제1 브릿지 패턴들(BP1)은 투명 도전층을 포함할 수 있다. 제1 및 제2 감지 패턴들(TP1, RP1) 각각은 복수개의 발광 소자(100PE, 도 2c 참조)를 커버할 정도의 사이즈를 가질 수 있다.As an example of the present invention, the first and second sensing patterns TP1 and RP1, the first extension patterns EP1, and the first bridge patterns BP1 may include a transparent conductive layer. Each of the first and second sensing patterns TP1 and RP1 may have a size large enough to cover a plurality of light emitting devices (100PE, see FIG. 2C).

도 7a 및 도 7b를 참조하면, 본 발명의 일 예로, 제1 및 제2 감지 패턴들(TPa, RPa), 제1 연장 패턴들(EPa) 및 제1 브릿지 패턴들(BPa)은 금속층을 포함할 수 있다. 제1 및 제2 감지 패턴들(TPa, RPa), 제1 연장 패턴들(EPa) 및 제1 브릿지 패턴들(BPa) 각각은 메쉬 형상을 가질 수 있다. 따라서, 제1 및 제2 감지 패턴들(TPa, RPa) 각각에는 터치 개구부들(TOP)이 정의될 수 있다. 본 발명의 일 예로, 터치 개구부들(TOP) 각각은 마름모 형상을 가질 수 있다.Referring to FIGS. 7A and 7B, as an example of the present invention, the first and second sensing patterns (TPa, RPa), first extension patterns (EPa), and first bridge patterns (BPa) include a metal layer. can do. Each of the first and second sensing patterns (TPa, RPa), first extension patterns (EPa), and first bridge patterns (BPa) may have a mesh shape. Accordingly, touch openings TOP may be defined in each of the first and second sensing patterns TPa and RPa. As an example of the present invention, each of the touch openings TOP may have a diamond shape.

평면 상에서 봤을 때, 복수개의 발광 소자(100PE, 도 2d 참조)는 터치 개구부들(TOP) 내에 각각 배치될 수 있다. 따라서, 각 발광 소자(100PE)에서 생성된 광은 제1 및 제2 감지 패턴들(TPa, RPa)의 영향을 받지 않고 정상적으로 출광될 수 있다.When viewed in plan, a plurality of light emitting elements (100PE, see FIG. 2D) may be respectively disposed within the touch openings (TOP). Accordingly, the light generated from each light emitting device 100PE may be emitted normally without being affected by the first and second sensing patterns TPa and RPa.

도 8a는 본 발명의 일 실시예에 따른 입력 센서의 평면도이고, 도 8b는 도 8a에 도시된 제1 부분(BB1)을 확대한 평면도이다. 도 8a에 도시된 구성 요소 중 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 중복되는 설명은 생략한다.FIG. 8A is a plan view of an input sensor according to an embodiment of the present invention, and FIG. 8B is an enlarged plan view of the first portion BB1 shown in FIG. 8A. Among the components shown in FIG. 8A, components that are the same as those shown in FIG. 4 are given the same reference numerals, and overlapping descriptions thereof are omitted.

도 8a 및 도 8b를 참조하면, 입력 센서(ISPa)는 제1 센싱 영역(SA1a) 및 제2 센싱 영역(SA2a)을 포함한다. 제1 센싱 영역(SA1a) 및 제2 센싱 영역(SA2a)은 제2 방향(DR2) 상에서 서로 인접할 수 있다. Referring to FIGS. 8A and 8B , the input sensor ISPa includes a first sensing area SA1a and a second sensing area SA2a. The first sensing area SA1a and the second sensing area SA2a may be adjacent to each other in the second direction DR2.

제1 센싱 영역(SA1a)은 제1 서브 영역(SSA1a) 및 제2 서브 영역(SSA2a)을 포함한다. 제1 및 제2 서브 영역(SSA1a, SSA2a)은 제1 방향(DR1) 상에서 서로 인접할 수 있다. 제2 센싱 영역(SA2a)은 제3 서브 영역(SSA3a) 및 제3 서브 영역(SSA4a)을 포함한다. 제3 및 제4 서브 영역(SSA3a, SS4a)은 제1 방향(DR1) 상에서 서로 인접할 수 있다.The first sensing area SA1a includes a first sub-area SSA1a and a second sub-area SSA2a. The first and second sub-areas SSA1a and SSA2a may be adjacent to each other in the first direction DR1. The second sensing area SA2a includes a third sub-area SSA3a and a third sub-area SSA4a. The third and fourth sub-areas SSA3a and SS4a may be adjacent to each other in the first direction DR1.

입력 센서(ISPa)는 제1 감지 전극들(TE1), 제2 감지 전극들(RE1), 제3 감지 전극들(TE2), 및 제4 감지 전극들(RE2)을 포함할 수 있다. The input sensor ISPa may include first sensing electrodes TE1, second sensing electrodes RE1, third sensing electrodes TE2, and fourth sensing electrodes RE2.

제1 감지 전극들(TE1) 각각은 제1 방향(DR1)으로 배열된 복수의 제1 감지 패턴들(TP1) 및 복수의 제1 브릿지 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 브릿지 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(TP1)에 연결될 수 있다. 제2 감지 전극들(RE1) 각각은 제2 방향(DR2)으로 배열된 제2 감지 패턴들(RP1) 및 제1 연장 패턴들(EP1)을 포함할 수 있다. 적어도 하나의 제1 연장 패턴(EP1)은 서로 인접한 두 개의 제2 감지 패턴들(RP2)으로부터 연장될 수 있다.Each of the first sensing electrodes TE1 may include a plurality of first sensing patterns TP1 and a plurality of first bridge patterns BP1 arranged in the first direction DR1. At least one first bridge pattern BP1 may be connected to two adjacent first sensing patterns TP1. Each of the second sensing electrodes RE1 may include second sensing patterns RP1 and first extension patterns EP1 arranged in the second direction DR2. At least one first extension pattern EP1 may extend from two adjacent second sensing patterns RP2.

제3 감지 전극들(TE2) 각각은 제1 방향(DR1)으로 배열된 복수의 제3 감지 패턴들(TP2) 및 복수의 제2 브릿지 패턴들(BP2)을 포함할 수 있다. 적어도 하나의 제2 브릿지 패턴(BP2)은 서로 인접한 두 개의 제3 감지 패턴들(TP2)에 연결될 수 있다. 제4 감지 전극들(RE2) 각각은 제2 방향(DR2)으로 배열된 제4 감지 패턴들(RP2) 및 제2 연장 패턴들(EP2)을 포함할 수 있다. 적어도 하나의 제2 연장 패턴(EP2)은 서로 인접한 두 개의 제4 감지 패턴들(RP2)으로부터 연장될 수 있다.Each of the third sensing electrodes TE2 may include a plurality of third sensing patterns TP2 and a plurality of second bridge patterns BP2 arranged in the first direction DR1. At least one second bridge pattern BP2 may be connected to two adjacent third sensing patterns TP2. Each of the fourth sensing electrodes RE2 may include fourth sensing patterns RP2 and second extension patterns EP2 arranged in the second direction DR2. At least one second extended pattern EP2 may extend from two adjacent fourth sensing patterns RP2.

제1 감지 전극들(TE1)과 제3 감지 전극들(TE2)은 제1 및 제2 서브 영역(SSA1, SSA2)의 경계를 기준으로 서로 비대칭된 형상을 가질 수 있다. 제1 감지 전극들(TE1)의 제1 방향(DR1) 상에서의 길이는 제3 감지 전극들(TE2)의 제1 방향(DR1) 상에서의 길이와 상이할 수 있다. 구체적으로, 제1 감지 전극들(TE1) 중 마지막 열(예를 들어, 7번째 열)에 배치되는 제1 감지 전극(TE1)의 길이는 제3 감지 전극들(TE2) 중 마지막 열에 배치되는 제3 감지 전극(TE2)의 길이보다 작을 수 있다. 즉, 동일 열에 배치되는 제1 및 제3 감지 전극들(TE1, TE2)은 서로 상이한 길이를 가질 수 있다. 제1 감지 전극들(TE1)과 제3 감지 전극들(TE2) 사이의 길이 차이는 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이에 따라 설정될 수 있다.The first sensing electrodes TE1 and the third sensing electrodes TE2 may have shapes that are asymmetrical with respect to the boundaries of the first and second sub-areas SSA1 and SSA2. The length of the first sensing electrodes TE1 in the first direction DR1 may be different from the length of the third sensing electrodes TE2 in the first direction DR1. Specifically, the length of the first sensing electrode TE1 disposed in the last row (for example, the 7th column) among the first sensing electrodes TE1 is the length of the first sensing electrode TE1 disposed in the last column among the third sensing electrodes TE2. 3 It may be smaller than the length of the sensing electrode (TE2). That is, the first and third sensing electrodes TE1 and TE2 disposed in the same row may have different lengths. The length difference between the first sensing electrodes (TE1) and the third sensing electrodes (TE2) is the difference in line resistance between the first transmission lines (TL1a to TL7a) and the second transmission lines (TL1b to TL7b). It can be set accordingly.

제1 감지 패턴들(TP1) 중 제1 및 제2 서브 영역(SSA1, SSA2)의 경계에 배치된 제1 감지 패턴들(이하, 제1 경계 감지 패턴들(BTP1)이라 지칭함)은 대응하는 제1 전송 라인(TL1a~TL7a)의 길이가 길어질수록 감소하는 면적을 가질 수 있다. 예를 들어, 마지막 열의 제1 경계 감지 패턴(BTP1)은 첫번째 열의 제1 경계 감지 패턴(BTP1)보다 작은 면적을 가질 수 있다. 첫번째 열로부터 마지막 열로 갈수록 제1 경계 감지 패턴들(BTP1)의 면적은 점차적으로 감소할 수 있다. Among the first sensing patterns TP1, the first sensing patterns disposed at the boundaries of the first and second sub-areas SSA1 and SSA2 (hereinafter referred to as first border sensing patterns BTP1) correspond to the first sensing patterns TP1. 1 As the length of the transmission line (TL1a to TL7a) increases, the area may decrease. For example, the first border detection pattern BTP1 in the last row may have a smaller area than the first border detection pattern BTP1 in the first row. The area of the first border detection patterns BTP1 may gradually decrease from the first row to the last row.

제2 감지 패턴들(TP2) 중 제1 및 제2 서브 영역(SSA1, SSA2)의 경계에 배치된 제2 감지 패턴들(이하, 제2 경계 감지 패턴들(BTP2)이라 지칭함)은 대응하는 제2 전송 라인(TL1b~TL7b)의 길이가 길어질수록 증가하는 면적을 가질 수 있다. 예를 들어, 마지막 열의 제2 경계 감지 패턴(BTP2)은 첫번째 열의 제2 경계 감지 패턴(BTP2)보다 큰 면적을 가질 수 있다. 첫번째 열로부터 마지막 열로 갈수록 제2 경계 감지 패턴들(BTP2)의 면적은 점차적으로 증가할 수 있다.Among the second sensing patterns TP2, the second sensing patterns (hereinafter referred to as second border sensing patterns BTP2) disposed at the boundaries of the first and second sub-areas SSA1 and SSA2 correspond to the second sensing patterns TP2. 2 As the length of the transmission line (TL1b to TL7b) increases, the area can increase. For example, the second border detection pattern BTP2 in the last row may have a larger area than the second border detection pattern BTP2 in the first row. The area of the second border detection patterns BTP2 may gradually increase from the first row to the last row.

제1 서브 영역(SSA1)으로 공급되는 제1 전송 신호(TS1, 도 5a 참조)와 제2 서브 영역(SSA2)으로 공급되는 제2 전송 신호(TS2, 도 5a 참조)가 서로 반전된 위상을 갖더라도, 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이에서 라인 저항의 차이가 발생하면, 제1 및 제2 전송 신호(TS1, TS2) 사이에서 정확하게 상쇄 간섭이 일어나지 않을 수 있다. 이러한 라인 저항의 차이를 보상하기 위하여, 제1 감지 전극들(TE1)의 길이를 제3 감지 전극들(TE2)의 길이와 상이하게 설정할 수 있다. 이 경우, 제1 감지 전극들(TE1)과 제3 감지 전극들(TE2)의 길이 차이로 인해 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이에서의 라인 저항의 차이가 보상될 수 있다. 그 결과, 라인 저항의 차이에도 불구하고 제1 및 제2 전송 신호(TS1, TS2) 사이에서 상쇄 간섭이 발생할 수 있고, 그로 인해 전자파 장애 문제를 효율적으로 개선할 수 있다. The first transmission signal (TS1, see Figure 5a) supplied to the first sub-area (SSA1) and the second transmission signal (TS2 (see Figure 5a) supplied to the second sub-area (SSA2) have inverted phases. Even if a difference in line resistance occurs between the first transmission lines (TL1a to TL7a) and the second transmission lines (TL1b to TL7b), destructive interference occurs between the first and second transmission signals (TS1 and TS2). This may not happen. To compensate for this difference in line resistance, the length of the first sensing electrodes TE1 may be set to be different from the length of the third sensing electrodes TE2. In this case, the line between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b due to the difference in length between the first sensing electrodes TE1 and the third sensing electrodes TE2. Differences in resistance can be compensated. As a result, despite the difference in line resistance, destructive interference may occur between the first and second transmission signals TS1 and TS2, thereby efficiently improving the electromagnetic interference problem.

제5 감지 전극들(TE3)과 제7 감지 전극들(TE4)은 제3 및 제4 서브 영역(SSA3, SSA4)의 경계를 기준으로 서로 비대칭된 형상을 가질 수 있다. 제5 감지 전극들(TE3)의 제1 방향(DR1) 상에서의 길이는 제7 감지 전극들(TE4)의 제1 방향(DR1) 상에서의 길이와 상이할 수 있다. 구체적으로, 제5 감지 전극들(TE3) 중 첫번째 열에 배치되는 제5 감지 전극(TE3)의 길이는 제7 감지 전극들(TE4) 중 첫번째 열에 배치되는 제7 감지 전극(TE4)의 길이보다 작을 수 있다. 즉, 동일 열에 배치되는 제5 및 제7 감지 전극들(TE3, TE4)은 서로 상이한 길이를 가질 수 있다. 제5 감지 전극들(TE3)과 제7 감지 전극들(TE4) 사이의 길이 차이는 제3 전송 라인들(TL1c~TL7c)과 제4 전송 라인들(TL1d~TL7d) 사이의 라인 저항의 차이에 따라 설정될 수 있다. 제5 감지 전극들(TE3)의 길이는 첫번째 열로부터 마지막 열로 갈수록 점차적으로 증가할 수 있다. 제7 감지 전극들(TE4)의 길이는 첫번째 열로부터 마지막 열로 갈수록 점차적으로 감소할 수 있다.The fifth sensing electrodes TE3 and the seventh sensing electrodes TE4 may have shapes that are asymmetrical with respect to the boundaries of the third and fourth sub-areas SSA3 and SSA4. The length of the fifth sensing electrodes TE3 in the first direction DR1 may be different from the length of the seventh sensing electrodes TE4 in the first direction DR1. Specifically, the length of the fifth sensing electrode TE3 disposed in the first row among the fifth sensing electrodes TE3 may be smaller than the length of the seventh sensing electrode TE4 disposed in the first column among the seventh sensing electrodes TE4. You can. That is, the fifth and seventh sensing electrodes TE3 and TE4 disposed in the same row may have different lengths. The length difference between the fifth sensing electrodes (TE3) and the seventh sensing electrodes (TE4) is due to the difference in line resistance between the third transmission lines (TL1c to TL7c) and the fourth transmission lines (TL1d to TL7d). It can be set accordingly. The length of the fifth sensing electrodes TE3 may gradually increase from the first row to the last row. The length of the seventh sensing electrodes TE4 may gradually decrease from the first row to the last row.

제3 서브 영역(SSA3)으로 공급되는 제3 전송 신호(TS3, 도 5a 참조)와 제4 서브 영역(SSA4)으로 공급되는 제4 전송 신호(TS4, 도 5a 참조)가 서로 반전된 위상을 갖더라도, 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이에서 라인 저항의 차이가 발생하면, 제3 및 제4 전송 신호(TS3, TS4) 사이에서 정확하게 상쇄 간섭이 일어나지 않을 수 있다. 이러한 라인 저항의 차이를 보상하기 위하여, 제5 감지 전극들(TE3)의 길이를 제7 감지 전극들(TE4)의 길이와 상이하게 설정할 수 있다. 이 경우, 제5 감지 전극들(TE3)과 제7 감지 전극들(TE4)의 길이 차이로 인해 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이에서의 라인 저항의 차이가 보상될 수 있다. 그 결과, 라인 저항의 차이에도 불구하고 제3 및 제4 전송 신호(TS3, TS4) 사이에서 상쇄 간섭이 발생할 수 있고, 그로 인해 전자파 장애 문제를 효율적으로 개선할 수 있다.The third transmission signal (TS3, see Figure 5a) supplied to the third sub-area (SSA3) and the fourth transmission signal (TS4 (see Figure 5a) supplied to the fourth sub-area (SSA4) have inverted phases. However, if a difference in line resistance occurs between the third and fourth transmission lines (TL8a to TL14a) and the fourth transmission lines (TL8b to TL14b), destructive interference occurs between the third and fourth transmission signals (TS3 and TS4). This may not happen. To compensate for this difference in line resistance, the length of the fifth sensing electrodes TE3 may be set to be different from the length of the seventh sensing electrodes TE4. In this case, the line between the third transmission lines (TL8a to TL14a) and the fourth transmission lines (TL8b to TL14b) due to the difference in length between the fifth sensing electrodes (TE3) and the seventh sensing electrodes (TE4) Differences in resistance can be compensated. As a result, despite the difference in line resistance, destructive interference may occur between the third and fourth transmission signals TS3 and TS4, thereby efficiently improving the electromagnetic interference problem.

도 9는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다. 도 9에 도시된 구성 요소 중 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 중복되는 설명은 생략한다.Figure 9 is a top view of an input sensor according to an embodiment of the present invention. Among the components shown in FIG. 9, components that are the same as those shown in FIG. 4 are given the same reference numerals, and overlapping descriptions thereof are omitted.

도 9를 참조하면, 입력 센서(ISP)는 제1 전송 라인들(TL1a~TL7a), 제1 수신 라인들(RL1a~RL4a), 제2 전송 라인들(TL1b~TL7b), 및 제2 수신 라인들(RL1b~RL4b)을 포함한다. 제2 전송 라인들(TL1b~TL7b) 각각에는 제1 저항 보상 패턴들(CP1)이 제공될 수 있다. 제1 저항 보상 패턴들(CP1)은 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이를 보상할 수 있다. 구체적으로, 제1 저항 보상 패턴들(CP1)은 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 길이 차이를 보상할 수 있다. 제2 전송 라인들(TL1b~TL7b)은 제1 저항 보상 패턴들(CP1)에 의해 전체 길이가 증가할 수 있고, 그 결과 길이 차이로 인한 라인 저항의 차이를 보상하여 등저항 설계를 구현할 수 있다. 따라서, 제1 및 제2 전송 신호(TS1, TS2, 도 5a 참조) 사이에서 상쇄 간섭이 발생할 수 있고, 그로 인해 전자파 장애 문제를 효율적으로 개선할 수 있다.Referring to FIG. 9, the input sensor (ISP) includes first transmission lines (TL1a to TL7a), first reception lines (RL1a to RL4a), second transmission lines (TL1b to TL7b), and second reception lines. Includes (RL1b~RL4b). First resistance compensation patterns CP1 may be provided on each of the second transmission lines TL1b to TL7b. The first resistance compensation patterns CP1 may compensate for the difference in line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b. Specifically, the first resistance compensation patterns CP1 may compensate for the length difference between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b. The total length of the second transmission lines TL1b to TL7b can be increased by the first resistance compensation patterns CP1, and as a result, the difference in line resistance due to the length difference can be compensated to implement an equal resistance design. . Accordingly, destructive interference may occur between the first and second transmission signals (TS1 and TS2, see FIG. 5A), thereby efficiently improving the electromagnetic interference problem.

입력 센서(ISP)는 제3 전송 라인들(TL8a~TL14a), 제3 수신 라인들(RL1c~RL4c), 제4 전송 라인들(TL8b~TL14b), 및 제4 수신 라인들(RL1d~RL4d)을 더 포함한다. 제4 전송 라인들(TL8b~TL14b) 각각에는 제2 저항 보상 패턴들(CP2)이 제공될 수 있다. 제2 저항 보상 패턴들(CP2)은 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이의 라인 저항의 차이를 보상할 수 있다. 구체적으로, 제2 저항 보상 패턴들(CP2)은 제3 전송 라인들(TL8a~TL14a)과 제4 전송 라인들(TL8b~TL14b) 사이의 길이 차이를 보상할 수 있다. 제4 전송 라인들(TL8b~TL14b)은 제2 저항 보상 패턴들(CP2)에 의해 전체 길이가 증가할 수 있고, 그 결과 길이 차이로 인한 라인 저항의 차이를 보상하여 등저항 설계를 구현할 수 있다. 따라서, 제3 및 제4 전송 신호(TS3, TS4, 도 5a 참조) 사이에서 상쇄 간섭이 발생할 수 있고, 그로 인해 전자파 장애 문제를 효율적으로 개선할 수 있다.The input sensor (ISP) includes third transmission lines (TL8a to TL14a), third reception lines (RL1c to RL4c), fourth transmission lines (TL8b to TL14b), and fourth reception lines (RL1d to RL4d). It further includes. Second resistance compensation patterns CP2 may be provided on each of the fourth transmission lines TL8b to TL14b. The second resistance compensation patterns CP2 may compensate for the difference in line resistance between the third transmission lines TL8a to TL14a and the fourth transmission lines TL8b to TL14b. Specifically, the second resistance compensation patterns CP2 may compensate for the length difference between the third transmission lines TL8a to TL14a and the fourth transmission lines TL8b to TL14b. The total length of the fourth transmission lines TL8b to TL14b can be increased by the second resistance compensation patterns CP2, and as a result, the difference in line resistance due to the length difference can be compensated to implement an equal resistance design. . Accordingly, destructive interference may occur between the third and fourth transmission signals (TS3 and TS4, see FIG. 5A), thereby efficiently improving the electromagnetic interference problem.

도 10a는 도 4에 도시된 제2 부분을 확대한 평면도이고, 도 10b는 도 4에 도시된 제3 부분을 확대한 평면도이다. 도 10c는 본 발명의 일 실시예에 따른 제1 서브 더미 패턴들의 위치별 면적 변화를 나타낸 도면이다. 도 10d는 본 발명의 일 실시예에 따른 제3 서브 더미 패턴들의 위치별 면적 변화를 나타낸 도면이다.FIG. 10A is an enlarged plan view of the second part shown in FIG. 4, and FIG. 10B is an enlarged plan view of the third part shown in FIG. 4. FIG. 10C is a diagram showing area changes by location of first sub-dummy patterns according to an embodiment of the present invention. FIG. 10D is a diagram showing area changes by location of third sub-dummy patterns according to an embodiment of the present invention.

도 4, 도 10a 및 도 10b를 참조하면, 입력 센서(ISP)는 제1 감지 전극들(TE1), 제2 감지 전극들(RE1), 제3 감지 전극들(TE2), 및 제4 감지 전극들(RE2)을 포함할 수 있다. Referring to FIGS. 4, 10A, and 10B, the input sensor (ISP) includes first sensing electrodes (TE1), second sensing electrodes (RE1), third sensing electrodes (TE2), and fourth sensing electrodes. may include (RE2).

제1 감지 전극들(TE1) 각각은 제1 방향(DR1)으로 배열된 복수의 제1 감지 패턴들(TP1) 및 복수의 제1 브릿지 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 브릿지 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(TP1)에 연결될 수 있다. 제2 감지 전극들(RE1) 각각은 제2 방향(DR2)으로 배열된 제2 감지 패턴들(RP1) 및 제1 연장 패턴들(EP1)을 포함할 수 있다. 적어도 하나의 제1 연장 패턴(EP1)은 서로 인접한 두 개의 제2 감지 패턴들(RP2)으로부터 연장될 수 있다.Each of the first sensing electrodes TE1 may include a plurality of first sensing patterns TP1 and a plurality of first bridge patterns BP1 arranged in the first direction DR1. At least one first bridge pattern BP1 may be connected to two adjacent first sensing patterns TP1. Each of the second sensing electrodes RE1 may include second sensing patterns RP1 and first extension patterns EP1 arranged in the second direction DR2. At least one first extension pattern EP1 may extend from two adjacent second sensing patterns RP2.

제3 감지 전극들(TE2) 각각은 제1 방향(DR1)으로 배열된 복수의 제3 감지 패턴들(TP2) 및 복수의 제2 브릿지 패턴들(BP2)을 포함할 수 있다. 적어도 하나의 제2 브릿지 패턴(BP2)은 서로 인접한 두 개의 제3 감지 패턴들(TP2)에 연결될 수 있다. 제4 감지 전극들(RE2) 각각은 제2 방향(DR2)으로 배열된 제4 감지 패턴들(RP2) 및 제2 연장 패턴들(EP2)을 포함할 수 있다. 적어도 하나의 제2 연장 패턴(EP2)은 서로 인접한 두 개의 제4 감지 패턴들(RP2)으로부터 연장될 수 있다.Each of the third sensing electrodes TE2 may include a plurality of third sensing patterns TP2 and a plurality of second bridge patterns BP2 arranged in the first direction DR1. At least one second bridge pattern BP2 may be connected to two adjacent third sensing patterns TP2. Each of the fourth sensing electrodes RE2 may include fourth sensing patterns RP2 and second extension patterns EP2 arranged in the second direction DR2. At least one second extended pattern EP2 may extend from two adjacent fourth sensing patterns RP2.

도 10a에 도시된 바와 같이, 입력 센서(ISP)는 제1 및 제2 섬 패턴들(ILP1, ILP2)을 더 포함할 수 있다. 제1 및 제2 섬 패턴들(ILP1, ILP2)은 제2 감지 패턴들(RP1) 및 제1 연장 패턴들(EP1)과 전기적으로 절연되며, 제1 감지 패턴들(TP1)과 전기적으로 연결될 수 있다. As shown in FIG. 10A, the input sensor ISP may further include first and second island patterns ILP1 and ILP2. The first and second island patterns (ILP1, ILP2) are electrically insulated from the second sensing patterns (RP1) and the first extension patterns (EP1), and may be electrically connected to the first sensing patterns (TP1). there is.

제1 및 제2 섬 패턴들(ILP1, ILP2) 각각은 육각형의 형상을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 섬 패턴(ILP1)은 다양한 형상을 가질 수 있다. 제2 섬 패턴(ILP2)은 제1 방향(DR1)으로 연장되는 제1 축(AX1)을 기준으로 제1 섬 패턴(ILP1)과 대칭되는 형상을 가질 수 있다. 제2 섬 패턴(ILP2)은 제1 섬 패턴(ILP1)과 제2 방향(DR2)으로 이격되어 배치될 수 있다. Each of the first and second island patterns ILP1 and ILP2 may have a hexagonal shape. However, this is an example, and the first island pattern ILP1 according to an embodiment of the present invention may have various shapes. The second island pattern ILP2 may have a shape symmetrical to the first island pattern ILP1 with respect to the first axis AX1 extending in the first direction DR1. The second island pattern ILP2 may be arranged to be spaced apart from the first island pattern ILP1 in the second direction DR2.

본 발명의 일 실시예에서, 두 개의 제1 감지 패턴들(TP1)을 연결하기 위해 4 개의 제1 브릿지 패턴들(BP1)이 배치된 것을 예시적으로 도시하였으나, 제1 브릿지 패턴들(BP1)의 개수는 특별히 이에 제한되는 것은 아니다. 제1 브릿지 패턴들(BP1) 각각은 제1 감지 패턴들(TP1) 중 하나 및 제1 및 제2 섬 패턴들(ILP1, ILP2) 중 하나와 연결될 수 있다. 서로 이격된 두 개의 제1 감지 패턴들(TP1)은 제1 브릿지 패턴들(BP1)과 제1 및 제2 섬 패턴들(ILP1, ILP2)을 통해 서로 전기적으로 연결될 수 있다.In one embodiment of the present invention, four first bridge patterns BP1 are exemplarily shown to connect two first sensing patterns TP1, but the first bridge patterns BP1 The number is not particularly limited to this. Each of the first bridge patterns BP1 may be connected to one of the first sensing patterns TP1 and one of the first and second island patterns ILP1 and ILP2. The two first sensing patterns TP1 spaced apart from each other may be electrically connected to each other through the first bridge patterns BP1 and the first and second island patterns ILP1 and ILP2.

입력 센서(ISP)는 제1 더미 패턴들(MP1)을 더 포함할 수 있다. 제1 더미 패턴들(MP1)은 제1 감지 패턴들(TP1) 및 제2 감지 패턴들(RP1)과 동일 공정을 통해 형성되고, 제1 감지 패턴들(TP1) 및 제2 감지 패턴들(RP1)과 동일 물질을 포함할 수 있다. 제1 더미 패턴들(MP1)은 플로팅 전극으로 제1 감지 패턴들(TP1) 및 제2 감지 패턴들(RP1)과 전기적으로 연결되지 않는다. 제1 더미 패턴들(MP1)은 제1 감지 패턴들(TP1)과 제2 감지 패턴들(RP1) 사이에 배치될 수 있다. 제1 더미 패턴들(MP1)이 배치됨으로써 제1 감지 패턴들(TP1) 및 제2 감지 패턴들(RP1) 사이의 경계 영역이 시인되는 문제가 감소될 수 있다. 제1 더미 패턴들(MP1)은 제1 서브 더미 패턴들(MP1a) 및 제2 서브 더미 패턴들(MP1b)을 포함할 수 있다. The input sensor ISP may further include first dummy patterns MP1. The first dummy patterns MP1 are formed through the same process as the first and second sensing patterns TP1 and RP1. ) and may contain the same substances. The first dummy patterns MP1 are floating electrodes and are not electrically connected to the first and second sensing patterns TP1 and RP1. The first dummy patterns MP1 may be disposed between the first sensing patterns TP1 and the second sensing patterns RP1. By arranging the first dummy patterns MP1, the problem of the boundary area between the first and second sensing patterns TP1 and RP1 being visible can be reduced. The first dummy patterns MP1 may include first sub-dummy patterns MP1a and second sub-dummy patterns MP1b.

제1 서브 더미 패턴들(MP1a)은 제1 감지 패턴들(TP1)과 각각 인접할 수 있다. 제2 서브 더미 패턴들(MP1b)은 제2 감지 패턴들(RP1)과 각각 인접할 수 있다. 제1 서브 더미 패턴들(MP1a) 및 제2 서브 더미 패턴들(MP1b)은 서로 이격될 수 있다.The first sub-dummy patterns MP1a may be adjacent to the first sensing patterns TP1, respectively. The second sub-dummy patterns MP1b may be adjacent to the second sensing patterns RP1, respectively. The first sub-dummy patterns MP1a and the second sub-dummy patterns MP1b may be spaced apart from each other.

도 10c에 도시된 바와 같이, 제1 서브 더미 패턴들(MP1a)은 첫번째 열(C1_1)로부터 마지막 열(C1_7)로 갈수록 증가하는 폭을 가질 수 있다. 예를 들어, 제1 서브 더미 패턴들(MP1a)은 첫번째 열(C1_1)에서 제1 폭(W1_1)을 갖고, 세번째 열(C1_3)에서 제2 폭(W1_3)을 가지며, 마지막 열(C1_1)에서 제3 폭(W1_7)을 가질 수 있다. 제2 폭(W1_3)은 제1 폭(W1_1)보다 크고, 제3 폭(W1_7)은 제2 폭(W1_3)보다 클 수 있다.As shown in FIG. 10C, the first sub-dummy patterns MP1a may have a width that increases from the first column C1_1 to the last column C1_7. For example, the first sub-dummy patterns MP1a have a first width W1_1 in the first column C1_1, a second width W1_3 in the third column C1_3, and a second width W1_3 in the last column C1_1. It may have a third width (W1_7). The second width W1_3 may be larger than the first width W1_1, and the third width W1_7 may be larger than the second width W1_3.

제1 서브 더미 패턴들(MP1a)의 폭이 증가하는 만큼, 제1 감지 패턴들(TP1)의 면적은 감소할 수 있다. 즉, 제1 감지 패턴들(TP1)의 면적은 첫번째 열(C1_1)로부터 마지막 열(C1_7)로 갈수록 감소할 수 있다. 제1 감지 패턴들(TP1)의 면적의 차이는 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이에 따라 설정될 수 있다.As the width of the first sub-dummy patterns MP1a increases, the area of the first sensing patterns TP1 may decrease. That is, the area of the first sensing patterns TP1 may decrease from the first row C1_1 to the last row C1_7. The difference in area of the first sensing patterns TP1 may be set according to the difference in line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b.

다시 도 10b를 참조하면, 입력 센서(ISP)는 제3 및 제4 섬 패턴들(ILP3, ILP4)을 더 포함할 수 있다. 제3 및 제4 섬 패턴들(ILP3, ILP4)은 제4 감지 패턴들(RP2) 및 제2 연장 패턴들(EP1)과 전기적으로 절연되며, 제3 감지 패턴들(TP2)과 전기적으로 연결될 수 있다. Referring again to FIG. 10B , the input sensor ISP may further include third and fourth island patterns ILP3 and ILP4. The third and fourth island patterns (ILP3, ILP4) are electrically insulated from the fourth sensing patterns (RP2) and the second extension patterns (EP1), and may be electrically connected to the third sensing patterns (TP2). there is.

본 발명의 일 실시예에서, 두 개의 제3 감지 패턴들(TP2)을 연결하기 위해 4 개의 제2 브릿지 패턴들(BP2)이 배치된 것을 예시적으로 도시하였으나, 제2 브릿지 패턴들(BP2)의 개수는 특별히 이에 제한되는 것은 아니다. 제2 브릿지 패턴들(BP2) 각각은 제3 감지 패턴들(TP2) 중 하나 및 제3 및 제4 섬 패턴들(ILP3, ILP4) 중 하나와 연결될 수 있다. 서로 이격된 두 개의 제3 감지 패턴들(TP2)은 제2 브릿지 패턴들(BP2)과 제3 및 제4 섬 패턴들(ILP3, ILP4)을 통해 서로 전기적으로 연결될 수 있다.In one embodiment of the present invention, four second bridge patterns BP2 are exemplarily shown to connect two third detection patterns TP2, but the second bridge patterns BP2 The number is not particularly limited to this. Each of the second bridge patterns BP2 may be connected to one of the third sensing patterns TP2 and one of the third and fourth island patterns ILP3 and ILP4. The two third sensing patterns TP2 spaced apart from each other may be electrically connected to each other through the second bridge patterns BP2 and the third and fourth island patterns ILP3 and ILP4.

입력 센서(ISP)는 제2 더미 패턴들(MP2)을 더 포함할 수 있다. 제2 더미 패턴들(MP2)은 제3 감지 패턴들(TP2) 및 제4 감지 패턴들(RP2)과 동일 공정을 통해 형성되고, 제3 감지 패턴들(TP2) 및 제4 감지 패턴들(RP2)과 동일 물질을 포함할 수 있다. 제2 더미 패턴들(MP2)은 플로팅 전극으로 제3 감지 패턴들(TP2) 및 제4 감지 패턴들(RP2)과 전기적으로 연결되지 않는다. 제2 더미 패턴들(MP2)은 제3 감지 패턴들(TP2)과 제4 감지 패턴들(RP2) 사이에 배치될 수 있다. 제2 더미 패턴들(MP2)이 배치됨으로써 제3 감지 패턴들(TP2) 및 제4 감지 패턴들(RP2) 사이의 경계 영역이 시인되는 문제가 감소될 수 있다. 제2 더미 패턴들(MP2)은 제3 서브 더미 패턴들(MP2a) 및 제4 서브 더미 패턴들(MP2b)을 포함할 수 있다. The input sensor (ISP) may further include second dummy patterns (MP2). The second dummy patterns MP2 are formed through the same process as the third sensing patterns TP2 and the fourth sensing patterns RP2, and the third sensing patterns TP2 and the fourth sensing patterns RP2 ) and may contain the same substances. The second dummy patterns MP2 are floating electrodes and are not electrically connected to the third and fourth sensing patterns TP2 and RP2. The second dummy patterns MP2 may be disposed between the third sensing patterns TP2 and the fourth sensing patterns RP2. By arranging the second dummy patterns MP2, the problem of the boundary area between the third and fourth sensing patterns TP2 and RP2 being visible can be reduced. The second dummy patterns MP2 may include third sub-dummy patterns MP2a and fourth sub-dummy patterns MP2b.

제3 서브 더미 패턴들(MP2a)은 제3 감지 패턴들(TP2)과 각각 인접할 수 있다. 제4 서브 더미 패턴들(MP2b)은 제4 감지 패턴들(RP2)과 각각 인접할 수 있다. 제3 서브 더미 패턴들(MP2a) 및 제4 서브 더미 패턴들(MP2b)은 서로 이격될 수 있다.The third sub-dummy patterns MP2a may be adjacent to the third sensing patterns TP2, respectively. The fourth sub-dummy patterns MP2b may be adjacent to the fourth detection patterns RP2, respectively. The third sub-dummy patterns MP2a and fourth sub-dummy patterns MP2b may be spaced apart from each other.

도 10d에 도시된 바와 같이, 제3 서브 더미 패턴들(MP3a)은 첫번째 열(C2_1)로부터 마지막 열(C2_7)로 갈수록 증가하는 폭을 가질 수 있다. 예를 들어, 제3 서브 더미 패턴들(MP2a)은 첫번째 열(C2_1)에서 제1 폭(W2_1)을 갖고, 세번째 열(C2_3)에서 제2 폭(W2_3)을 가지며, 마지막 열(C2_7)에서 제3 폭(W2_7)을 가질 수 있다. 제2 폭(W2_3)은 제1 폭(W2_1)보다 크고, 제3 폭(W2_7)은 제2 폭(W2_3)보다 클 수 있다.As shown in FIG. 10D, the third sub-dummy patterns MP3a may have a width that increases from the first column C2_1 to the last column C2_7. For example, the third sub-dummy patterns MP2a have a first width W2_1 in the first column C2_1, a second width W2_3 in the third column C2_3, and a second width W2_3 in the last column C2_7. It may have a third width (W2_7). The second width W2_3 may be larger than the first width W2_1, and the third width W2_7 may be larger than the second width W2_3.

제3 서브 더미 패턴들(MP2a)의 폭이 증가하는 만큼, 제3 감지 패턴들(TP2)의 면적은 감소할 수 있다. 즉, 제3 감지 패턴들(TP2)의 면적은 첫번째 열(C2_1)로부터 마지막 열(C2_7)로 갈수록 감소할 수 있다. 제3 감지 패턴들(TP2)의 면적의 차이는 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 차이에 따라 설정될 수 있다.As the width of the third sub-dummy patterns MP2a increases, the area of the third sensing patterns TP2 may decrease. That is, the area of the third sensing patterns TP2 may decrease from the first row C2_1 to the last row C2_7. The difference in area of the third sensing patterns TP2 may be set according to the difference in line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b.

이로써, 제1 전송 라인들(TL1a~TL7a)과 제2 전송 라인들(TL1b~TL7b) 사이의 라인 저항의 보상하여 등저항 설계를 구현할 수 있다. 그 결과, 제1 및 제2 전송 신호(TS1, TS2, 도 5a 참조) 사이에서 상쇄 간섭이 발생할 수 있고, 그로 인해 전자파 장애 문제를 효율적으로 개선할 수 있다.As a result, an equal resistance design can be implemented by compensating for the line resistance between the first transmission lines TL1a to TL7a and the second transmission lines TL1b to TL7b. As a result, destructive interference may occur between the first and second transmission signals (TS1 and TS2, see FIG. 5A), thereby efficiently improving the electromagnetic interference problem.

도 11은 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 12는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다. 도 11 및 도 12에 도시된 구성 요소 중 도 1b 및 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 중복되는 설명은 생략한다.FIG. 11 is a top view of a display device according to an embodiment of the present invention, and FIG. 12 is a top view of an input sensor according to an embodiment of the present invention. Among the components shown in FIGS. 11 and 12, components that are the same as those shown in FIGS. 1B and 4 are given the same reference numerals, and overlapping descriptions thereof are omitted.

도 11을 참조하면, 표시 장치(DDa)에는 제1 액티브 영역(AA1), 제2 액티브 영역(AA2), 경계 영역(DS) 및 주변 영역(NAA)이 정의될 수 있다. 제1 및 제2 액티브 영역(AA1, AA2) 각각은 화소들이 배치되어 실질적으로 영상을 표시할 수 있는 영역이다. 본 발명의 일 예로, 제1 액티브 영역(AA1)에 표시되는 영상을 제1 영상(IM1)으로 지칭하고, 제2 액티브 영역(AA2)에 표시되는 영상을 제2 영상(IM2)으로 지칭한다. 제1 및 제2 영상(IM1, IM2)은 서로 독립된 영상일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1 및 제2 영상(IM1, IM2)은 서로 종속된 영상일 수 있다.Referring to FIG. 11 , a first active area AA1, a second active area AA2, a border area DS, and a peripheral area NAA may be defined in the display device DDa. Each of the first and second active areas AA1 and AA2 is an area where pixels are arranged and an image can be substantially displayed. As an example of the present invention, the image displayed in the first active area AA1 is referred to as the first image IM1, and the image displayed in the second active area AA2 is referred to as the second image IM2. The first and second images IM1 and IM2 may be independent images. However, the present invention is not limited to this. The first and second images IM1 and IM2 may be images that are dependent on each other.

경계 영역(DS) 및 주변 영역(NAA)은 영상(IM)이 표시되지 않는 영역일 수 있다. 경계 영역(DS)은 제1 및 제2 액티브 영역(AA1, AA2) 사이에 배치되고, 주변 영역(NAA)은 제1 및 제2 액티브 영역(AA1, AA2)의 주변을 에워쌀 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 주변 영역(NAA)은 제1 및 제2 액티브 영역(AA1, AA2) 중 어느 하나의 일측에만 배치되거나 또는 생략될 수 있다.The border area DS and the surrounding area NAA may be areas where the image IM is not displayed. The boundary area DS is disposed between the first and second active areas AA1 and AA2, and the peripheral area NAA may surround the first and second active areas AA1 and AA2. However, the present invention is not limited to this. The peripheral area NAA may be disposed on only one side of the first and second active areas AA1 and AA2 or may be omitted.

도 12를 참조하면, 입력 센서(ISPc)는 제1 센싱 영역(SA1b) 및 제2 센싱 영역(SA2b)을 포함한다. 제1 센싱 영역(SA1b) 및 제2 센싱 영역(SA2b)은 제2 방향(DR2) 상에서 서로 인접할 수 있다. Referring to FIG. 12, the input sensor (ISPc) includes a first sensing area (SA1b) and a second sensing area (SA2b). The first sensing area SA1b and the second sensing area SA2b may be adjacent to each other in the second direction DR2.

제1 센싱 영역(SA1b)은 제1 서브 영역(SSA1b) 및 제2 서브 영역(SSA2b)을 포함한다. 제1 및 제2 서브 영역(SSA1b, SSA2b)은 제1 방향(DR1) 상에서 서로 인접할 수 있다. 제2 센싱 영역(SA2b)은 제3 서브 영역(SSA3b) 및 제3 서브 영역(SSA4b)을 포함한다. 제3 및 제4 서브 영역(SSA3b, SS4b)은 제1 방향(DR1) 상에서 서로 인접할 수 있다.The first sensing area SA1b includes a first sub-area SSA1b and a second sub-area SSA2b. The first and second sub-areas SSA1b and SSA2b may be adjacent to each other in the first direction DR1. The second sensing area SA2b includes a third sub-area SSA3b and a third sub-area SSA4b. The third and fourth sub-areas SSA3b and SS4b may be adjacent to each other in the first direction DR1.

제1 서브 영역(SSA1b)은 제1 및 제2 영역(A1, A2)을 포함한다. 제1 영역(A1)에는 제1 서브 감지 전극들(TE1_1) 및 제2 서브 감지 전극(RE1_1)이 배치되고, 제2 영역(A2)에는 제3 서브 감지 전극들(TE1_2) 및 제4 서브 감지 전극(RE1_2)이 배치된다. The first sub-area SSA1b includes first and second areas A1 and A2. First sub-sensing electrodes TE1_1 and second sub-sensing electrodes RE1_1 are disposed in the first area A1, and third sub-sensing electrodes TE1_2 and fourth sub-sensing electrodes are disposed in the second area A2. Electrodes RE1_2 are disposed.

제2 서브 영역(SSA2b)은 제3 및 제4 영역(A3, A4)을 포함한다. 제3 영역(A3)에는 제5 서브 감지 전극들(TE2_1) 및 제6 서브 감지 전극(RE2_1)이 배치되고, 제4 영역(A4)에는 제7 서브 감지 전극들(TE2_2) 및 제8 서브 감지 전극(RE2_2)이 배치된다.The second sub-area SSA2b includes third and fourth areas A3 and A4. The fifth sub-sensing electrodes TE2_1 and the sixth sub-sensing electrodes RE2_1 are disposed in the third area A3, and the seventh sub-sensing electrodes TE2_2 and the eighth sub-sensing electrodes are disposed in the fourth area A4. An electrode (RE2_2) is disposed.

제1 서브 감지 전극들(TE1_1) 및 제3 서브 감지 전극들(TE1_2)은 제1 센서 컨트롤러(TIC1)로부터 제1 전송 신호(TS1, 도 5a 참조)를 수신한다. 제5 서브 감지 전극들(TE2_1) 및 제7 서브 감지 전극들(TE2_2)은 제1 센서 컨트롤러(TIC1)로부터 제2 전송 신호(TS2, 도 5a 참조)를 수신한다. 제2 전송 신호(TS2)는 제1 전송 신호(TS1)와 반전된 위상을 가질 수 있다. 대안적으로, 제1 서브 감지 전극들(TE1_1) 및 제3 서브 감지 전극들(TE1_2)은 제1 센서 컨트롤러(TIC1)로부터 서로 반전된 위상을 갖는 제1 및 제2 서브 전송 신호를 각각 수신할 수 있다. 또한, 제5 서브 감지 전극들(TE2_1) 및 제7 서브 감지 전극들(TE2_2)은 제1 센서 컨트롤러(TIC1)로부터 서로 반전된 위상을 갖는 제3 및 제4 서브 전송 신호를 각각 수신할 수 있다.The first sub-sensing electrodes TE1_1 and the third sub-sensing electrodes TE1_2 receive the first transmission signal TS1 (see FIG. 5A) from the first sensor controller TIC1. The fifth sub-sensing electrodes TE2_1 and the seventh sub-sensing electrodes TE2_2 receive the second transmission signal TS2 (see FIG. 5A) from the first sensor controller TIC1. The second transmission signal TS2 may have a phase inverted from that of the first transmission signal TS1. Alternatively, the first sub-sensing electrodes TE1_1 and the third sub-sensing electrodes TE1_2 may respectively receive first and second sub-transmission signals having inverted phases from the first sensor controller TIC1. You can. Additionally, the fifth sub-sensing electrodes TE2_1 and the seventh sub-sensing electrodes TE2_2 may respectively receive third and fourth sub-transmission signals having inverted phases from the first sensor controller TIC1. .

제1 서브 감지 전극들(TE1_1) 및 제3 서브 감지 전극들(TE1_2)은 제1 및 제3 영역(A1, A3)의 경계에서 서로 이격되어 배치될 수 있다. 제1 서브 감지 전극들(TE1_1)은 제3 서브 감지 전극들(TE1_2)과 전기적으로 절연될 수 있다. 제5 서브 감지 전극들(TE2_1) 및 제7 서브 감지 전극들(TE2_2)은 제2 및 제4 영역(A2, A4)의 경계에서 서로 이격되어 배치될 수 있다. 제5 서브 감지 전극들(TE2_1)은 제7 서브 감지 전극들(TE2_2)과 전기적으로 절연될 수 있다.The first sub-sensing electrodes TE1_1 and the third sub-sensing electrodes TE1_2 may be arranged to be spaced apart from each other at the boundary of the first and third areas A1 and A3. The first sub-sensing electrodes TE1_1 may be electrically insulated from the third sub-sensing electrodes TE1_2. The fifth sub-sensing electrodes TE2_1 and the seventh sub-sensing electrodes TE2_2 may be arranged to be spaced apart from each other at the boundaries of the second and fourth areas A2 and A4. The fifth sub-sensing electrodes TE2_1 may be electrically insulated from the seventh sub-sensing electrodes TE2_2.

제2 서브 감지 전극(RE1_1) 및 제4 서브 감지 전극(RE1_2)은 제1 및 제2 영역(A1, A2)의 경계에서 서로 이격되어 배치될 수 있다. 제2 서브 감지 전극(RE1_1)은 제4 서브 감지 전극(RE1_2)과 전기적으로 절연될 수 있다. 제6 서브 감지 전극(RE2_1) 및 제8 서브 감지 전극(RE2_2)은 제3 및 제4 영역(A3, A4)의 경계에서 서로 이격되어 배치될 수 있다. 제6 서브 감지 전극(RE2_1)은 제8 서브 감지 전극(RE2_2)과 전기적으로 절연될 수 있다.The second sub-sensing electrode RE1_1 and the fourth sub-sensing electrode RE1_2 may be arranged to be spaced apart from each other at the boundary of the first and second areas A1 and A2. The second sub-sensing electrode RE1_1 may be electrically insulated from the fourth sub-sensing electrode RE1_2. The sixth sub-sensing electrode RE2_1 and the eighth sub-sensing electrode RE2_2 may be arranged to be spaced apart from each other at the boundary of the third and fourth areas A3 and A4. The sixth sub-sensing electrode RE2_1 may be electrically insulated from the eighth sub-sensing electrode RE2_2.

입력 센서(ISP)는 제1 전송 라인들(TL1a~TL6a), 제1 서브 수신 라인들(RL1a~RL4a), 제2 서브 수신 라인들(RL1e~RL4e), 제2 전송 라인들(TL1b~TL6b), 제3 서브 수신 라인들(RL1b~RL4b) 및 제4 서브 수신 라인들(RL1f~RL4f)을 포함한다.The input sensor (ISP) includes first transmission lines (TL1a to TL6a), first sub reception lines (RL1a to RL4a), second sub reception lines (RL1e to RL4e), and second transmission lines (TL1b to TL6b). ), third sub-receiving lines (RL1b to RL4b) and fourth sub-receiving lines (RL1f to RL4f).

제1 전송 라인들(TL1a~TL6a)은 제1 및 제3 서브 감지 전극들(TE1_1, TE1_2)에 연결되고, 제2 전송 라인들(TL1b~TL6b)은 제5 및 제7 서브 감지 전극들(TE2_1, TE2_2)에 연결된다. 제1 서브 수신 라인들(RL1a~RL4a)은 제2 서브 감지 전극들(RE1_1)에 연결되고, 제2 서브 수신 라인들(RL1e~RL4e)은 제4 서브 감지 전극들(RE1_2)에 연결된다. 제3 서브 수신 라인들(RL1b~RL4b)은 제6 서브 감지 전극들(RE2_1)에 연결되고, 제4 서브 수신 라인들(RL1f~RL4f)은 제8 서브 감지 전극들(RE2_2)에 연결된다.The first transmission lines TL1a to TL6a are connected to the first and third sub-sensing electrodes TE1_1 and TE1_2, and the second transmission lines TL1b to TL6b are connected to the fifth and seventh sub-sensing electrodes (TE1_1, TE1_2). Connected to TE2_1, TE2_2). The first sub-receiving lines RL1a to RL4a are connected to the second sub-sensing electrodes RE1_1, and the second sub-receiving lines RL1e to RL4e are connected to the fourth sub-sensing electrodes RE1_2. The third sub-receiving lines RL1b to RL4b are connected to the sixth sub-sensing electrodes RE2_1, and the fourth sub-receiving lines RL1f to RL4f are connected to the eighth sub-sensing electrodes RE2_2.

제1 센서 컨트롤러(TIC1)는 제1 데이터 취득부(AFEa), 제2 데이터 취득부(AFEb), 제3 데이터 취득부(AFEc) 및 제4 데이터 취득부(AFEd)를 포함한다. 제1 데이터 취득부(AFEa)는 제1 서브 수신 라인들(RL1a~RL4a)을 통해 제1 서브 수신 신호를 수신하고, 제2 데이터 취득부(AFEb)는 제2 서브 수신 라인들(RL1e~RL4e)을 통해 제2 서브 수신 신호를 수신한다. 제3 데이터 취득부(AFEc)는 제3 서브 수신 라인들(RL1b~RL4b)을 통해 제3 서브 수신 신호를 수신하고, 제4 데이터 취득부(AFEd)는 제4 서브 수신 라인들(RL1f~RL4f)을 통해 제4 서브 수신 신호를 수신한다.The first sensor controller TIC1 includes a first data acquisition unit AFEa, a second data acquisition unit AFEb, a third data acquisition unit AFEc, and a fourth data acquisition unit AFEd. The first data acquisition unit (AFEa) receives the first sub reception signal through the first sub reception lines (RL1a to RL4a), and the second data acquisition unit (AFEb) receives the first sub reception signal through the second sub reception lines (RL1e to RL4e). ) receives the second sub reception signal through. The third data acquisition unit (AFEc) receives the third sub reception signal through the third sub reception lines (RL1b to RL4b), and the fourth data acquisition unit (AFEd) receives the third sub reception signal through the fourth sub reception lines (RL1f to RL4f). ) receives the fourth sub reception signal through.

제1 센서 컨트롤러(TIC1)는 제1 서브 수신 신호를 기초하여, 제1 영역(A1)에서 제1 및 제2 서브 감지 전극들(TE1_1, RE1_1) 사이의 정전 용량(이하, 상호 커패시턴스(mutual capacitance))의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제1 센서 컨트롤러(TIC1)는 제2 서브 수신 신호를 기초하여, 제2 영역(A2)에서 제3 및 제4 서브 감지 전극들(TE1_2, RE1_2) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제1 센서 컨트롤러(TIC1)는 제3 서브 수신 신호를 기초하여, 제3 영역(A3)에서 제5 및 제6 서브 감지 전극들(TE2_1, RE2_1) 사이의 정전 용량(이하, 상호 커패시턴스(mutual capacitance))의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제1 센서 컨트롤러(TIC1)는 제4 서브 수신 신호를 기초하여, 제4 영역(A4)에서 제7 및 제8 서브 감지 전극들(TE2_2, RE2_2) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다.Based on the first sub-received signal, the first sensor controller TIC1 determines the capacitance (hereinafter referred to as mutual capacitance) between the first and second sub-sensing electrodes TE1_1 and RE1_1 in the first area A1. )) can detect changes and generate coordinate information about the location where the change was detected. The first sensor controller TIC1 detects a change in mutual capacitance between the third and fourth sub sensing electrodes TE1_2 and RE1_2 in the second area A2 based on the second sub reception signal, and detects the change in mutual capacitance between the third and fourth sub sensing electrodes TE1_2 and RE1_2 in the second area A2. Coordinate information about the detected location can be generated. Based on the third sub-received signal, the first sensor controller TIC1 determines the capacitance (hereinafter referred to as mutual capacitance) between the fifth and sixth sub-sensing electrodes TE2_1 and RE2_1 in the third area A3. )) can detect changes and generate coordinate information about the location where the change was detected. The first sensor controller TIC1 detects a change in mutual capacitance between the seventh and eighth sub-sensing electrodes TE2_2 and RE2_2 in the fourth area A4 based on the fourth sub-received signal, and determines whether the change is Coordinate information about the detected location can be generated.

본 발명에서, 상호 커패시턴스(mutual capacitance))의 변화를 감지하여 입력을 센싱하는 모드를 제1 센싱 모드라 지칭하고, 셀프캡(Self-cap) 방식으로 입력을 센싱하는 모드를 제2 센싱 모드라 지칭한다.In the present invention, the mode for sensing the input by detecting changes in mutual capacitance is referred to as the first sensing mode, and the mode for sensing the input using the self-cap method is referred to as the second sensing mode. refers to

제1 센싱 모드에서 제1 서브 수신 라인들(RL1a~RL4a), 제2 서브 수신 라인들(RL1e~RL4e), 제3 서브 수신 라인들(RL1b~RL4b) 및 제4 서브 수신 라인들(RL1f~RL4f)에는 바이어스 전압이 인가될 수 있다.In the first sensing mode, the first sub reception lines (RL1a to RL4a), the second sub reception lines (RL1e to RL4e), the third sub reception lines (RL1b to RL4b), and the fourth sub reception lines (RL1f to RL1f) A bias voltage may be applied to RL4f).

한편, 제2 센싱 모드에서, 제1 센서 컨트롤러(TIC1)는 제1 서브 수신 라인들(RL1a~RL4a)에 제1 서브 전송 신호를 인가하고, 제2 서브 수신 라인들(RL1e~RL4e)에 제1 서브 전송 신호와 반전된 위상을 갖는 제2 서브 전송 신호를 인가할 수 있다. 제2 센싱 모드에서, 제1 센서 컨트롤러(TIC1)는 제3 서브 수신 라인들(RL1b~RL4b)에 제3 서브 전송 신호를 인가하고, 제4 서브 수신 라인들(RL1f~RL4f)에 제3 서브 전송 신호와 반전된 위상을 갖는 제2 서브 전송 신호를 인가할 수 있다. 본 발명의 일 예로, 제1 서브 전송 신호는 제3 서브 전송 신호와 반전된 위상을 가질 수 있고, 제2 서브 전송 신호는 제4 서브 전송 신호와 반전된 위상을 가질 수 있다.Meanwhile, in the second sensing mode, the first sensor controller (TIC1) applies the first sub-transmission signal to the first sub-receiving lines (RL1a to RL4a) and the first sub-transmission signal to the second sub-receiving lines (RL1e to RL4e). A second sub-transmission signal having an inverted phase from the first sub-transmission signal may be applied. In the second sensing mode, the first sensor controller (TIC1) applies the third sub transmission signal to the third sub reception lines (RL1b to RL4b) and the third sub transmission signal to the fourth sub reception lines (RL1f to RL4f). A second sub-transmission signal having a phase inverted from the transmission signal may be applied. As an example of the present invention, the first sub-transmission signal may have a phase inverted with the third sub-transmission signal, and the second sub-transmission signal may have a phase inverted with the fourth sub-transmission signal.

따라서, 제2 센싱 모드에서 제2 및 제4 서브 감지 전극들(RE1_1, RE1_2), 제6 및 제8 서브 감지 전극들(RE2_1, RE2_2)이 제1 내지 제4 서브 전송 신호들을 수신하더라도, 제1 내지 제4 서브 전송 신호들 사이에서 상쇄 간섭이 일어날 수 있다. 이로써, 제2 센싱 모드에서도 전자파 장애 문제를 효율적으로 개선할 수 있다.Therefore, even if the second and fourth sub-sensing electrodes (RE1_1, RE1_2), and the sixth and eighth sub-sensing electrodes (RE2_1, RE2_2) receive the first to fourth sub-transmission signals in the second sensing mode, the Destructive interference may occur between the first to fourth sub-transmission signals. As a result, the electromagnetic interference problem can be efficiently improved even in the second sensing mode.

제3 서브 영역(SSA3b)은 제5 및 제6 영역(A5, A6)을 포함한다. 제5 영역(A5)에는 제9 서브 감지 전극들(TE3_1) 및 제10 서브 감지 전극(RE3_1)이 배치되고, 제6 영역(A6)에는 제11 서브 감지 전극들(TE3_2) 및 제12 서브 감지 전극(RE3_2)이 배치된다. The third sub-area SSA3b includes the fifth and sixth areas A5 and A6. The ninth sub-sensing electrodes TE3_1 and the tenth sub-sensing electrodes RE3_1 are disposed in the fifth area A5, and the eleventh sub-sensing electrodes TE3_2 and the twelfth sub-sensing electrodes are disposed in the sixth area A6. Electrodes RE3_2 are disposed.

제4 서브 영역(SSA4b)은 제7 및 제8 영역(A7, A8)을 포함한다. 제7 영역(A7)에는 제13 서브 감지 전극들(TE4_1) 및 제14 서브 감지 전극(RE4_1)이 배치되고, 제8 영역(A8)에는 제15 서브 감지 전극들(TE4_2) 및 제16 서브 감지 전극(RE4_2)이 배치된다.The fourth sub-area SSA4b includes the seventh and eighth areas A7 and A8. The 13th sub-sensing electrodes TE4_1 and the 14th sub-sensing electrodes RE4_1 are disposed in the seventh area A7, and the 15th sub-sensing electrodes TE4_2 and the 16th sub-sensing electrodes are disposed in the eighth area A8. An electrode (RE4_2) is disposed.

제9 서브 감지 전극들(TE3_1) 및 제11 서브 감지 전극들(TE3_2)은 제2 센서 컨트롤러(TIC2)로부터 제3 전송 신호(TS3, 도 5a 참조)를 수신한다. 제13 서브 감지 전극들(TE4_1) 및 제15 서브 감지 전극들(TE4_2)은 제2 센서 컨트롤러(TIC2)로부터 제4 전송 신호(TS4, 도 5a 참조)를 수신한다. 제4 전송 신호(TS4)는 제3 전송 신호(TS3)와 반전된 위상을 가질 수 있다. 대안적으로, 제9 서브 감지 전극들(TE3_1) 및 제11 서브 감지 전극들(TE3_2)은 제2 센서 컨트롤러(TIC2)로부터 서로 반전된 위상을 갖는 제5 및 제6 서브 전송 신호를 각각 수신할 수 있다. 또한, 제13 서브 감지 전극들(TE4_1) 및 제15 서브 감지 전극들(TE4_2)은 제2 센서 컨트롤러(TIC2)로부터 서로 반전된 위상을 갖는 제7 및 제8 서브 전송 신호를 각각 수신할 수 있다.The ninth sub-sensing electrodes TE3_1 and the eleventh sub-sensing electrodes TE3_2 receive the third transmission signal TS3 (see FIG. 5A) from the second sensor controller TIC2. The 13th sub-sensing electrodes TE4_1 and 15th sub-sensing electrodes TE4_2 receive the fourth transmission signal TS4 (see FIG. 5A) from the second sensor controller TIC2. The fourth transmission signal TS4 may have an inverted phase from the third transmission signal TS3. Alternatively, the ninth sub-sensing electrodes TE3_1 and the eleventh sub-sensing electrodes TE3_2 may respectively receive fifth and sixth sub-transmission signals having inverted phases from the second sensor controller TIC2. You can. In addition, the 13th sub-sensing electrodes TE4_1 and the 15th sub-sensing electrodes TE4_2 may respectively receive the 7th and 8th sub-transmission signals having inverted phases from the second sensor controller TIC2. .

제9 서브 감지 전극들(TE3_1) 및 제11 서브 감지 전극들(TE3_2)은 제5 및 제6 영역(A5, A6)의 경계에서 서로 이격되어 배치될 수 있다. 제9 서브 감지 전극들(TE3_1)은 제11 서브 감지 전극들(TE3_2)과 전기적으로 절연될 수 있다. 제13 서브 감지 전극들(TE4_1) 및 제15 서브 감지 전극들(TE4_2)은 제7 및 제8 영역(A7, A8)의 경계에서 서로 이격되어 배치될 수 있다. 제13 서브 감지 전극들(TE4_1)은 제15 서브 감지 전극들(TE4_2)과 전기적으로 절연될 수 있다.The ninth sub-sensing electrodes TE3_1 and the eleventh sub-sensing electrodes TE3_2 may be arranged to be spaced apart from each other at the boundaries of the fifth and sixth areas A5 and A6. The ninth sub-sensing electrodes TE3_1 may be electrically insulated from the 11th sub-sensing electrodes TE3_2. The 13th sub-sensing electrodes TE4_1 and the 15th sub-sensing electrodes TE4_2 may be arranged to be spaced apart from each other at the boundaries of the seventh and eighth areas A7 and A8. The 13th sub-sensing electrodes TE4_1 may be electrically insulated from the 15th sub-sensing electrodes TE4_2.

제10 서브 감지 전극(RE3_1) 및 제12 서브 감지 전극(RE3_2)은 제5 및 제6 영역(A5, A6)의 경계에서 서로 이격되어 배치될 수 있다. 제10 서브 감지 전극(RE3_1)은 제12 서브 감지 전극(RE3_2)과 전기적으로 절연될 수 있다. 제14 서브 감지 전극(RE4_1) 및 제16 서브 감지 전극(RE4_2)은 제7 및 제8 영역(A7, A8)의 경계에서 서로 이격되어 배치될 수 있다. 제14 서브 감지 전극(RE4_1)은 제16 서브 감지 전극(RE4_2)과 전기적으로 절연될 수 있다.The tenth sub-sensing electrode RE3_1 and the twelfth sub-sensing electrode RE3_2 may be arranged to be spaced apart from each other at the boundary of the fifth and sixth areas A5 and A6. The tenth sub-sensing electrode RE3_1 may be electrically insulated from the twelfth sub-sensing electrode RE3_2. The 14th sub-sensing electrode RE4_1 and the 16th sub-sensing electrode RE4_2 may be arranged to be spaced apart from each other at the boundary of the seventh and eighth areas A7 and A8. The 14th sub-sensing electrode RE4_1 may be electrically insulated from the 16th sub-sensing electrode RE4_2.

입력 센서(ISP)는 제3 전송 라인들(TL7a~TL12a), 제5 서브 수신 라인들(RL1c~RL4c), 제6 서브 수신 라인들(RL1g~RL4g), 제4 전송 라인들(TL7b~TL12b), 제7 서브 수신 라인들(RL1d~RL4d) 및 제8 서브 수신 라인들(RL1h~RL4h)을 포함한다.The input sensor (ISP) includes third transmission lines (TL7a to TL12a), fifth sub reception lines (RL1c to RL4c), sixth sub reception lines (RL1g to RL4g), and fourth transmission lines (TL7b to TL12b). ), seventh sub-receiving lines (RL1d to RL4d) and eighth sub-receiving lines (RL1h to RL4h).

제3 전송 라인들(TL7a~TL12a)은 제9 및 제11 서브 감지 전극들(TE3_1, TE3_2)에 연결되고, 제4 전송 라인들(TL7b~TL12b)은 제13 및 제15 서브 감지 전극들(TE4_1, TE4_2)에 연결된다. 제5 서브 수신 라인들(RL1c~RL4c)은 제10 서브 감지 전극들(RE3_1)에 연결되고, 제6 서브 수신 라인들(RL1g~RL4g)은 제12 서브 감지 전극들(RE3_2)에 연결된다. 제7 서브 수신 라인들(RL1d~RL4d)은 제14 서브 감지 전극들(RE4_1)에 연결되고, 제8 서브 수신 라인들(RL1h~RL4h)은 제16 서브 감지 전극들(RE4_2)에 연결된다.The third transmission lines TL7a to TL12a are connected to the 9th and 11th sub-sensing electrodes TE3_1 and TE3_2, and the fourth transmission lines TL7b to TL12b are connected to the 13th and 15th sub-sensing electrodes (TE3_1, TE3_2). Connected to TE4_1, TE4_2). The fifth sub-receiving lines (RL1c to RL4c) are connected to the tenth sub-sensing electrodes (RE3_1), and the sixth sub-receiving lines (RL1g to RL4g) are connected to the twelfth sub-sensing electrodes (RE3_2). The 7th sub-receiving lines RL1d to RL4d are connected to the 14th sub-sensing electrodes RE4_1, and the 8th sub-receiving lines RL1h to RL4h are connected to the 16th sub-sensing electrodes RE4_2.

제2 센서 컨트롤러(TIC2)는 제5 데이터 취득부(AFEe), 제6 데이터 취득부(AFEf), 제7 데이터 취득부(AFEg) 및 제8 데이터 취득부(AFEh)를 포함한다. 제5 데이터 취득부(AFEe)는 제5 서브 수신 라인들(RL1c~RL4c)을 통해 제5 서브 수신 신호를 수신하고, 제6 데이터 취득부(AFEf)는 제6 서브 수신 라인들(RL1g~RL4g)을 통해 제6 서브 수신 신호를 수신한다. 제7 데이터 취득부(AFEg)는 제7 서브 수신 라인들(RL1d~RL4d)을 통해 제7 서브 수신 신호를 수신하고, 제8 데이터 취득부(AFEh)는 제8 서브 수신 라인들(RL1h~RL4h)을 통해 제8 서브 수신 신호를 수신한다.The second sensor controller TIC2 includes a fifth data acquisition unit (AFEe), a sixth data acquisition unit (AFEf), a seventh data acquisition unit (AFEg), and an eighth data acquisition unit (AFEh). The fifth data acquisition unit (AFEe) receives the fifth sub reception signal through the fifth sub reception lines RL1c to RL4c, and the sixth data acquisition unit AFEf receives the fifth sub reception signal through the sixth sub reception lines RL1g to RL4g. ) receives the sixth sub reception signal through. The 7th data acquisition unit (AFEg) receives the 7th sub reception signal through the 7th sub reception lines RL1d to RL4d, and the 8th data acquisition unit AFEh receives the 7th sub reception signal through the 8th sub reception lines RL1h to RL4h. ) receives the eighth sub reception signal through.

제2 센서 컨트롤러(TIC2)는 제5 서브 수신 신호를 기초하여, 제5 영역(A5)에서 제9 및 제10 서브 감지 전극들(TE3_1, RE3_1) 사이의 정전 용량(이하, 상호 커패시턴스(mutual capacitance))의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제2 센서 컨트롤러(TIC2)는 제6 서브 수신 신호를 기초하여, 제6 영역(A6)에서 제11 및 제12 서브 감지 전극들(TE3_2, RE3_2) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제2 센서 컨트롤러(TIC2)는 제7 서브 수신 신호를 기초하여, 제7 영역(A7)에서 제13 및 제14 서브 감지 전극들(TE4_1, RE4_1) 사이의 정전 용량(이하, 상호 커패시턴스(mutual capacitance))의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다. 제2 센서 컨트롤러(TIC2)는 제8 서브 수신 신호를 기초하여, 제8 영역(A8)에서 제15 및 제16 서브 감지 전극들(TE4_2, RE4_2) 사이의 상호 커패시턴스의 변화를 감지하고, 변화가 감지된 위치에 대한 좌표 정보를 생성할 수 있다.Based on the fifth sub-received signal, the second sensor controller TIC2 determines the capacitance (hereinafter referred to as mutual capacitance) between the ninth and tenth sub-sensing electrodes TE3_1 and RE3_1 in the fifth area A5. )) can detect changes and generate coordinate information about the location where the change was detected. The second sensor controller TIC2 detects a change in mutual capacitance between the 11th and 12th sub-sensing electrodes TE3_2 and RE3_2 in the sixth area A6 based on the sixth sub-received signal, and determines whether the change is Coordinate information about the detected location can be generated. Based on the seventh sub-received signal, the second sensor controller TIC2 determines the capacitance (hereinafter referred to as mutual capacitance) between the 13th and 14th sub-sensing electrodes TE4_1 and RE4_1 in the seventh area A7. )) can detect changes and generate coordinate information about the location where the change was detected. The second sensor controller (TIC2) detects a change in mutual capacitance between the 15th and 16th sub-sensing electrodes (TE4_2, RE4_2) in the 8th area (A8) based on the 8th sub-received signal, and detects the change in mutual capacitance Coordinate information about the detected location can be generated.

제1 센싱 모드에서 제5 서브 수신 라인들(RL1c~RL4c), 제6 서브 수신 라인들(RL1g~RL4g), 제7 서브 수신 라인들(RL1d~RL4d), 및 제8 서브 수신 라인들(RL1h~RL4h)에는 바이어스 전압이 인가될 수 있다.In the first sensing mode, the fifth sub reception lines (RL1c to RL4c), the sixth sub reception lines (RL1g to RL4g), the seventh sub reception lines (RL1d to RL4d), and the eighth sub reception lines (RL1h) A bias voltage may be applied to ~RL4h).

한편, 제2 센싱 모드에서, 제2 센서 컨트롤러(TIC1)는 제5 서브 수신 라인들(RL1c~RL4c)에 제5 서브 전송 신호를 인가하고, 제6 서브 수신 라인들(RL1g~RL4g)에 제5 서브 전송 신호와 반전된 위상을 갖는 제6 서브 전송 신호를 인가할 수 있다. 제2 센싱 모드에서, 제2 센서 컨트롤러(TIC2)는 제7 서브 수신 라인들(RL1d~RL4d)에 제7 서브 전송 신호를 인가하고, 제8 서브 수신 라인들(RL1h~RL4h)에 제7 서브 전송 신호와 반전된 위상을 갖는 제8 서브 전송 신호를 인가할 수 있다. 본 발명의 일 예로, 제5 서브 전송 신호는 제7 서브 전송 신호와 반전된 위상을 가질 수 있고, 제6 서브 전송 신호는 제8 서브 전송 신호와 반전된 위상을 가질 수 있다.Meanwhile, in the second sensing mode, the second sensor controller (TIC1) applies the fifth sub-transmission signal to the fifth sub-receiving lines (RL1c to RL4c) and the fifth sub-transmission signal to the sixth sub-receiving lines (RL1g to RL4g). A sixth sub-transmission signal having an inverted phase from the 5 sub-transmission signal can be applied. In the second sensing mode, the second sensor controller (TIC2) applies the seventh sub transmission signal to the seventh sub reception lines (RL1d to RL4d) and the seventh sub transmission signal to the eighth sub reception lines (RL1h to RL4h). An eighth sub-transmission signal having a phase inverted from the transmission signal can be applied. As an example of the present invention, the fifth sub-transmission signal may have a phase inverted with the seventh sub-transmission signal, and the sixth sub-transmission signal may have a phase inverted with the eighth sub-transmission signal.

따라서, 제2 센싱 모드에서 제10 및 제12 서브 감지 전극들(RE3_1, RE3_2), 제14 및 제16 서브 감지 전극들(RE4_1, RE4_2)이 제5 내지 제8 서브 전송 신호들을 수신하더라도, 제5 내지 제6 서브 전송 신호들 사이에서 상쇄 간섭이 일어날 수 있다. 이로써, 제2 센싱 모드에서도 전자파 장애 문제를 효율적으로 개선할 수 있다.Therefore, even if the 10th and 12th sub-sensing electrodes (RE3_1, RE3_2) and the 14th and 16th sub-sensing electrodes (RE4_1, RE4_2) receive the 5th to 8th sub-transmission signals in the second sensing mode, the Destructive interference may occur between the 5th to 6th sub-transmission signals. As a result, the electromagnetic interference problem can be efficiently improved even in the second sensing mode.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Although the present invention has been described above with reference to preferred embodiments, those skilled in the art or have ordinary knowledge in the relevant technical field should not deviate from the spirit and technical scope of the present invention as set forth in the claims to be described later. It will be understood that the present invention can be modified and changed in various ways within the scope of the present invention. Therefore, the technical scope of the present invention should not be limited to what is described in the detailed description of the specification, but should be defined by the scope of the patent claims.

AM: 자동차 DD: 표시장치
DP: 표시패널 ISP: 입력감지패널
TIC1: 제1 센서 컨트롤러 TIC2: 제2 센서 컨트롤러
SA1: 제1 센싱 영역 SA2: 제2 센싱 영역
SSA1: 제1 서브 영역 SSA2: 제2 서브 영역
TE1: 제2 감지 전극들 RE1: 제2 감지 전극들
TE2: 제3 감지 전극들 RE2: 제4 감지 전극들
AFE1: 제1 데이터 취득부 AFE2: 제2 데이터 취득부
TL1a~TL7a: 제1 전송 라인들 TL1b~TL7b: 제2 전송 라인들
TL8a~TL14a: 제1 전송 라인들 TL8b~TL14b: 제4 전송 라인들
TS1: 제1 전송 신호 TS2: 제2 전송 신호
TS3: 제3 전송 신호 TS4: 제4 전송 신호
AM: Car DD: Display device
DP: Display panel ISP: Input detection panel
TIC1: First sensor controller TIC2: Second sensor controller
SA1: first sensing area SA2: second sensing area
SSA1: first sub-area SSA2: second sub-area
TE1: second sensing electrodes RE1: second sensing electrodes
TE2: third sensing electrodes RE2: fourth sensing electrodes
AFE1: 1st data acquisition unit AFE2: 2nd data acquisition unit
TL1a~TL7a: first transmission lines TL1b~TL7b: second transmission lines
TL8a~TL14a: first transmission lines TL8b~TL14b: fourth transmission lines
TS1: first transmission signal TS2: second transmission signal
TS3: Third transmission signal TS4: Fourth transmission signal

Claims (22)

영상을 표시하는 표시 패널;
상기 표시 패널 상에 배치되고, 입력을 센싱하는 제1 센싱 영역을 포함하고, 제1 센싱 영역이 제1 서브 영역 및 제2 서브 영역을 포함하는 입력 센서; 및
상기 제1 센싱 영역을 구동하는 제1 센서 컨트롤러를 포함하고,
상기 입력 센서는,
상기 제1 서브 영역에 배치되고, 상기 제1 센서 컨트롤러로부터 제1 전송 신호를 수신하는 제1 감지 전극들;
상기 제1 서브 영역에 배치되고, 상기 제1 감지 전극들과 교차하는 제2 감지 전극들;
상기 제2 서브 영역에 배치되고, 상기 제1 센서 컨트롤러로부터 상기 제1 전송 신호와 반전된 위상을 갖는 제2 전송 신호를 수신하는 제3 감지 전극들; 및
상기 제2 서브 영역에 배치되고, 상기 제3 감지 전극들과 교차하는 제4 감지 전극들을 포함하는 표시 장치.
A display panel that displays images;
an input sensor disposed on the display panel and including a first sensing area for sensing an input, wherein the first sensing area includes a first sub-area and a second sub-area; and
Includes a first sensor controller that drives the first sensing area,
The input sensor is,
first sensing electrodes disposed in the first sub-region and receiving a first transmission signal from the first sensor controller;
second sensing electrodes disposed in the first sub-region and crossing the first sensing electrodes;
third sensing electrodes disposed in the second sub-region and receiving a second transmission signal having a phase inverted from the first transmission signal from the first sensor controller; and
A display device including fourth sensing electrodes disposed in the second sub-region and crossing the third sensing electrodes.
제1항에 있어서, 상기 제1 센서 컨트롤러는,
상기 제2 감지 전극들로부터 제1 수신 신호를 수신하는 제1 데이터 취득부; 및
상기 제4 감지 전극들로부터 제2 수신 신호를 수신하는 제2 데이터 취득부를 포함하는 표시 장치.
The method of claim 1, wherein the first sensor controller:
a first data acquisition unit that receives a first reception signal from the second sensing electrodes; and
A display device including a second data acquisition unit that receives a second reception signal from the fourth sensing electrodes.
제1항에 있어서,
상기 제1 서브 영역과 상기 제2 서브 영역은 제1 방향 상에서 서로 인접하고,
상기 제1 감지 전극들과 상기 제3 감지 전극들은 상기 제1 서브 영역과 상기 제2 서브 영역의 경계에서 이격되어 배치되는 표시 장치.
According to paragraph 1,
The first sub-area and the second sub-area are adjacent to each other in a first direction,
The first sensing electrodes and the third sensing electrodes are disposed to be spaced apart from a boundary between the first sub-region and the second sub-region.
제3항에 있어서, 상기 제1 감지 전극들 및 상기 제3 감지 전극들 각각은 상기 제1 방향으로 연장되고,
상기 제2 감지 전극들 및 상기 제4 감지 전극들 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 표시 장치.
The method of claim 3, wherein each of the first sensing electrodes and the third sensing electrodes extends in the first direction,
Each of the second sensing electrodes and the fourth sensing electrodes extends in a second direction intersecting the first direction.
제4항에 있어서, 상기 입력 센서는,
상기 제1 감지 전극들에 연결된 제1 전송 라인들;
상기 제2 감지 전극들에 연결된 제1 수신 라인들;
상기 제3 감지 전극들에 연결된 제2 전송 라인들; 및
상기 제4 감지 전극들에 연결된 제2 수신 라인들을 포함하는 표시 장치.
The method of claim 4, wherein the input sensor is:
first transmission lines connected to the first sensing electrodes;
first receiving lines connected to the second sensing electrodes;
second transmission lines connected to the third sensing electrodes; and
A display device including second receiving lines connected to the fourth sensing electrodes.
제5항에 있어서, 상기 제1 감지 전극들과 상기 제3 감지 전극들은 상기 경계를 기준으로 서로 대칭인 형상을 갖는 표시 장치.The display device of claim 5, wherein the first sensing electrodes and the third sensing electrodes have symmetrical shapes with respect to the boundary. 제6항에 있어서, 상기 제1 전송 라인들은 상기 제2 전송 라인들과의 길이 차이를 보상하는 저항 보상 패턴을 포함하는 표시 장치.The display device of claim 6 , wherein the first transmission lines include a resistance compensation pattern that compensates for a difference in length between the first transmission lines and the second transmission lines. 제7항에 있어서, 상기 제1 전송 신호는 상기 제2 전송 신호와 동일한 진폭을 갖는 표시 장치.The display device of claim 7, wherein the first transmission signal has the same amplitude as the second transmission signal. 제6항에 있어서, 상기 제1 전송 신호는 상기 제2 전송 신호와 다른 진폭을 갖고,
상기 제1 전송 신호와 상기 제2 전송 신호의 진폭 차이는 상기 제1 전송 라인들과 상기 제2 전송 라인들 사이의 라인 저항 차이에 따라 설정되는 표시 장치.
The method of claim 6, wherein the first transmission signal has an amplitude different from the second transmission signal,
A display device wherein an amplitude difference between the first transmission signal and the second transmission signal is set according to a line resistance difference between the first transmission lines and the second transmission lines.
제5항에 있어서, 상기 제1 감지 전극들과 상기 제3 감지 전극들은 상기 제1 방향 상에서 서로 동일한 길이를 갖고,
상기 제1 감지 전극들과 상기 제3 감지 전극들은 서로 다른 면적을 가지며,
상기 제1 감지 전극들과 상기 제3 감지 전극들 사이의 면적 차이는 상기 제1 전송 라인들과 상기 제2 전송 라인들 사이의 라인 저항 차이에 따라 설정되는 표시 장치.
The method of claim 5, wherein the first sensing electrodes and the third sensing electrodes have the same length in the first direction,
The first sensing electrodes and the third sensing electrodes have different areas,
A display device in which an area difference between the first sensing electrodes and the third sensing electrodes is set according to a line resistance difference between the first transmission lines and the second transmission lines.
제10항에 있어서, 상기 입력 센서는,
상기 제1 감지 전극들 주변에 배치된 제1 더미 패턴들; 및
상기 제3 감지 전극들 주변에 배치된 제2 더미 패턴들을 포함하며,
상기 제1 감지 전극들과 상기 제3 감지 전극들 사이의 면적 차이에 의해 상기 제1 더미 패턴들과 상기 제2 더미 패턴들은 서로 다른 면적을 갖는 표시 장치.
The method of claim 10, wherein the input sensor is:
first dummy patterns disposed around the first sensing electrodes; and
Includes second dummy patterns disposed around the third sensing electrodes,
The display device wherein the first dummy patterns and the second dummy patterns have different areas due to an area difference between the first sensing electrodes and the third sensing electrodes.
제10항에 있어서, 상기 제1 전송 신호는 상기 제2 전송 신호와 동일한 진폭을 갖는 표시 장치.The display device of claim 10, wherein the first transmission signal has the same amplitude as the second transmission signal. 제5항에 있어서, 상기 제1 감지 전극들과 상기 제3 감지 전극들은 상기 경계를 기준으로 서로 비대칭인 형상을 갖는 표시 장치.The display device of claim 5, wherein the first sensing electrodes and the third sensing electrodes have asymmetrical shapes with respect to the boundary. 제13항에 있어서, 상기 제1 감지 전극들과 상기 제3 감지 전극들은 상기 제1 방향 상에서 서로 다른 길이를 갖고,
상기 제1 감지 전극들과 상기 제3 감지 전극들 사이의 길이 차이는 상기 제1 전송 라인들과 상기 제2 전송 라인들 사이의 라인 저항 차이에 따라 설정되는 표시 장치.
The method of claim 13, wherein the first sensing electrodes and the third sensing electrodes have different lengths in the first direction,
A display device in which a length difference between the first sensing electrodes and the third sensing electrodes is set according to a line resistance difference between the first transmission lines and the second transmission lines.
제1항에 있어서, 상기 입력 센서는,
상기 제1 방향과 교차하는 제2 방향 상에서 상기 제1 센싱 영역과 인접하는 제2 센싱 영역을 더 포함하고,
상기 제2 센싱 영역은 상기 제1 방향 상에서 서로 인접한 제3 서브 영역 및 제4 서브 영역을 포함하는 표시 장치.
The method of claim 1, wherein the input sensor is:
Further comprising a second sensing area adjacent to the first sensing area in a second direction intersecting the first direction,
The second sensing area includes a third sub-area and a fourth sub-area adjacent to each other in the first direction.
제15항에 있어서,
상기 제2 센싱 영역에 연결된 제2 센서 컨트롤러를 더 포함하는 표시 장치.
According to clause 15,
A display device further comprising a second sensor controller connected to the second sensing area.
제16항에 있어서, 상기 입력 센서는,
상기 제3 서브 영역에 배치되고, 상기 제2 센서 컨트롤러로부터 제3 전송 신호를 수신하는 제5 감지 전극들;
상기 제3 서브 영역에 배치되고, 상기 제5 감지 전극들과 교차하는 제6 감지 전극들;
상기 제4 서브 영역에 배치되고, 상기 제2 센서 컨트롤러로부터 상기 제3 전송 신호와 반전된 위상을 갖는 제4 전송 신호를 수신하는 제7 감지 전극들; 및
상기 제4 서브 영역에 배치되고, 상기 제7 감지 전극들과 교차하는 제8 감지 전극들을 포함하는 표시 장치.
The method of claim 16, wherein the input sensor is:
fifth sensing electrodes disposed in the third sub-region and receiving a third transmission signal from the second sensor controller;
sixth sensing electrodes disposed in the third sub-region and crossing the fifth sensing electrodes;
seventh sensing electrodes disposed in the fourth sub-region and receiving a fourth transmission signal having a phase inverted from the third transmission signal from the second sensor controller; and
A display device including eighth sensing electrodes disposed in the fourth sub-region and crossing the seventh sensing electrodes.
제17항에 있어서, 상기 제2 센서 컨트롤러는,
상기 제6 감지 전극들로부터 제3 수신 신호를 수신하는 제3 데이터 취득부; 및
상기 제8 감지 전극들로부터 제4 수신 신호를 수신하는 제4 데이터 취득부를 포함하는 표시 장치.
The method of claim 17, wherein the second sensor controller:
a third data acquisition unit that receives a third reception signal from the sixth sensing electrodes; and
A display device including a fourth data acquisition unit that receives a fourth reception signal from the eighth sensing electrodes.
제1항에 있어서, 상기 제2 감지 전극들 중 상기 경계에 인접하여 배치된 제2 경계 감지 전극은 나머지 제2 감지 전극들과 다른 크기를 갖고,
상기 제4 감지 전극들 중 상기 경계에 인접하여 배치된 제4 경계 감지 전극은 나머지 제4 감지 전극들과 다른 크기를 갖는 표시 장치.
The method of claim 1, wherein a second boundary sensing electrode disposed adjacent to the boundary among the second sensing electrodes has a size different from the remaining second sensing electrodes,
Among the fourth sensing electrodes, a fourth border sensing electrode disposed adjacent to the border has a different size from the remaining fourth sensing electrodes.
제1항에 있어서, 상기 제1 서브 영역은 제1 및 제2 영역을 포함하고,
상기 제2 감지 전극들은 상기 제1 영역에 배치된 제1 서브 감지 전극들 및 상기 제2 영역에 배치된 제2 서브 감지 전극들을 포함하며,
상기 제2 서브 영역은 제3 및 제4 영역을 포함하고,
상기 제4 감지 전극들은 상기 제3 영역에 배치된 제3 서브 감지 전극들 및 상기 제4 영역에 배치된 제4 서브 감지 전극들을 포함하는 표시 장치.
The method of claim 1, wherein the first sub-region includes first and second regions,
The second sensing electrodes include first sub-sensing electrodes disposed in the first area and second sub-sensing electrodes disposed in the second area,
The second sub-region includes third and fourth regions,
The fourth sensing electrodes include third sub-sensing electrodes disposed in the third region and fourth sub-sensing electrodes disposed in the fourth region.
제20항에 있어서, 상기 입력 센서는,
상기 제1 감지 전극들에 연결된 제1 전송 라인들;
상기 제1 서브 감지 전극들에 연결된 제1 서브 수신 라인들;
상기 제2 서브 감지 전극들에 연결된 제2 서브 수신 라인들;
상기 제3 감지 전극들에 연결된 제2 전송 라인들; 및
상기 제3 서브 감지 전극들에 연결된 제3 서브 수신 라인들; 및
상기 제3 서브 감지 전극들에 연결된 제3 서브 수신 라인들을 포함하는 표시 장치.
The method of claim 20, wherein the input sensor is:
first transmission lines connected to the first sensing electrodes;
first sub-receiving lines connected to the first sub-sensing electrodes;
second sub receiving lines connected to the second sub sensing electrodes;
second transmission lines connected to the third sensing electrodes; and
third sub-receiving lines connected to the third sub-sensing electrodes; and
A display device including third sub-receiving lines connected to the third sub-sensing electrodes.
제21항에 있어서, 제1 센싱 모드에서 상기 제1 내지 제4 서브 수신 라인들에는 바이어스 전압이 인가되고,
제2 센싱 모드에서 상기 제1 및 제3 서브 수신 라인에는 제1 서브 전송 신호가 인가되고, 상기 제2 및 제4 서브 수신 라인에는 상기 제1 서브 전송 신호와 반전된 위상을 갖는 제2 서브 전송 신호가 인가되는 표시 장치.
The method of claim 21, wherein a bias voltage is applied to the first to fourth sub-receiving lines in the first sensing mode,
In the second sensing mode, a first sub-transmission signal is applied to the first and third sub-reception lines, and a second sub-transmission signal having a phase inverted from the first sub-transmission signal is applied to the second and fourth sub-reception lines. A display device to which a signal is applied.
KR1020220037945A 2022-03-28 2022-03-28 Display device KR20230139932A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220037945A KR20230139932A (en) 2022-03-28 2022-03-28 Display device
US18/095,906 US20230305658A1 (en) 2022-03-28 2023-01-11 Display device
CN202310294387.5A CN116820261A (en) 2022-03-28 2023-03-23 display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220037945A KR20230139932A (en) 2022-03-28 2022-03-28 Display device

Publications (1)

Publication Number Publication Date
KR20230139932A true KR20230139932A (en) 2023-10-06

Family

ID=88095710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220037945A KR20230139932A (en) 2022-03-28 2022-03-28 Display device

Country Status (3)

Country Link
US (1) US20230305658A1 (en)
KR (1) KR20230139932A (en)
CN (1) CN116820261A (en)

Also Published As

Publication number Publication date
US20230305658A1 (en) 2023-09-28
CN116820261A (en) 2023-09-29

Similar Documents

Publication Publication Date Title
KR20190079742A (en) Display apparatus
KR102599283B1 (en) Display device and portable device comprising the display device
KR20160084545A (en) Display device
CN114429973A (en) Display device
CN114385032A (en) Electronic device
US12086352B2 (en) Transparent touch display device
KR20240025095A (en) Touch detection module and display device including the same
KR20230139932A (en) Display device
US11561643B2 (en) Electronic device and interface device including the same
KR102688793B1 (en) Input sensing panel and display device having the same
US11740735B2 (en) Electronic device
US11537235B2 (en) Display device including display driving part to output compensation signal to data lines
US20240176442A1 (en) Electronic device
US11770961B2 (en) Electronic device with uplink signal to first area in a first mode
US11720202B2 (en) Display device
US20240272743A1 (en) Display device with frequency-division multiplexing
US20240103671A1 (en) Electronic device
KR20240031505A (en) Touch detection module and display device including the same
KR20240050553A (en) Display device
CN114527888A (en) Display device
KR20240011919A (en) Display device and manufacturing method of the same
KR20220089741A (en) Electronic device
KR20240039635A (en) Electronic device
KR20240048079A (en) Display device and manufacturing method of the same
KR20240003384A (en) Display device