KR20230130746A

KR20230130746A - 무선 통신 시스템에서 신호를 모니터링하는 방법 및장치

Info

Publication number: KR20230130746A
Application number: KR1020237028633A
Authority: KR
Inventors: 최승환; 양석철; 김선욱
Original assignee: 엘지전자 주식회사
Priority date: 2021-04-05
Filing date: 2022-03-31
Publication date: 2023-09-12
Also published as: JP2024512817A; WO2022215956A1; EP4322431A1; US20220322117A1

Abstract

본 명세서에 개시된, 무선 통신 시스템에서 신호를 모니터링하는 방법 및 장치는, 480kHz 또는 960 kHz SCS에서 다중 슬롯 PDCCH 모니터링을 수행할 수 있다. 다중 슬롯 PDCCH 모니터링은, 연속된 슬롯들에서 PDCCH를 모니터링 시 단말 부담이 커짐을 고려하여, PDCCH 모니터링 기회들 간 슬롯 간격이 포함되도록 설정된 PDCCH 모니터링을 의미한다.

Description

무선 통신 시스템에서 신호를 모니터링하는 방법 및 장치

본 발명은 무선 통신 시스템에서 사용되는 방법 및 장치에 관한 것이다.

무선 통신 시스템이 음성이나 데이터 등과 같은 다양한 종류의 통신 서비스를 제공하기 위해 광범위하게 전개되고 있다. 일반적으로 무선통신 시스템은 가용한 시스템 자원(대역폭, 전송 파워 등)을 공유하여 다중 사용자와의 통신을 지원할 수 있는 다중 접속(multiple access) 시스템이다. 다중 접속 시스템의 예들로는 CDMA(Code Division Multiple Access) 시스템, FDMA(Frequency Division Multiple Access) 시스템, TDMA(Time Division Multiple Access) 시스템, OFDMA(Orthogonal Frequency Division Multiple Access) 시스템, SC-FDMA(Single Carrier Frequency Division Multiple Access) 시스템 등이 있다.

본 발명이 이루고자 하는 기술적 과제는, 무선 통신 시스템에서 제어 신호의 모니터링을 효율적으로 수행하기 위한 신호 모니터링 방법 및 이를 위한 장치를 제공하는데 있다.

본 발명의 기술적 과제는 상술된 기술적 과제에 제한되지 않으며, 다른 기술적 과제들이 본 발명의 실시예로부터 유추될 수 있다.

본 발명은 무선 통신 시스템에서의 신호 모니터링 방법 및 장치를 제공한다.

본 발명의 일 양태로서, 무선 통신 시스템에서 단말이 제어 신호를 모니터링하는 방법으로서, SS/PBCH (synchronization signals and physical broadcast channel) 블록 및 CORESET (control resource set) 멀티플렉싱 패턴을 패턴 1로 설정하는 단계; 및 상기 패턴 1에 기반하여, 두 슬롯들 상의 타입0 PDCCH (physical downlink control channel) CSS (common search space) 세트 내에서 PDCCH를 모니터링하는 단계; 를 포함하며, 상기 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS (subcarrier spacing)에 기반하여 4 슬롯 간격, 960 kHz SCS에 기반하여 8 슬롯 간격인, 신호 모니터링 방법이 제공된다.

본 발명의 다른 일 양태로서, 상기 신호 모니터링 방법을 수행하는 장치, 프로세서 및 저장 매체가 제공된다.

상기 장치들은 적어도 단말, 네트워크 및 상기 장치 외의 다른 자율 주행 차량과 통신할 수 있는 자율 주행 차량을 포함할 수 있다.

상술한 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.

본 발명의 일 실시예에 따르면, 통신 장치들 사이에서 제어 신호가 모니터링될 때, 종래 발명과 차별화된 동작을 통해 보다 효율적인 신호 모니터링을 수행할 수 있다는 장점이 있다.

본 발명의 기술적 효과는 상술된 기술적 효과에 제한되지 않으며, 다른 기술적 효과들이 본 발명의 실시예로부터 유추될 수 있다.

도 1은 무선 프레임(radio frame)의 구조를 예시한다.
도 2는 슬롯의 자원 그리드(resource grid)를 예시한다.
도 3은 슬롯 내에 물리 채널이 매핑되는 예를 나타낸다.
도 4 내지 도 7은 본 발명의 실시예에 따른 신호 송수신 방법을 설명하기 위한 도면이다.
도 8 내지 도 11은 본 발명의 실시예에 따른 장치들을 예시한다.

이하의 기술은 CDMA, FDMA, TDMA, OFDMA, SC-FDMA 등과 같은 다양한 무선 접속 시스템에 사용될 수 있다. CDMA는 UTRA(Universal Terrestrial Radio Access)나 CDMA2000과 같은 무선 기술로 구현될 수 있다. TDMA는 GSM(Global System for Mobile communications)/GPRS(General Packet Radio Service)/EDGE(Enhanced Data Rates for GSM Evolution)와 같은 무선 기술로 구현될 수 있다. OFDMA는 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, E-UTRA(Evolved UTRA) 등과 같은 무선 기술로 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunications System)의 일부이다. 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 사용하는 E-UMTS(Evolved UMTS)의 일부이고 LTE-A(Advanced)/LTE-A pro는 3GPP LTE의 진화된 버전이다. 3GPP NR(New Radio or New Radio Access Technology)는 3GPP LTE/LTE-A/LTE-A pro의 진화된 버전이다.

설명을 명확하게 하기 위해, 3GPP 통신 시스템(예, LTE, NR)을 기반으로 설명하지만 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. LTE는 3GPP TS 36.xxx Release 8 이후의 기술을 의미한다. 세부적으로, 3GPP TS 36.xxx Release 10 이후의 LTE 기술은 LTE-A로 지칭되고, 3GPP TS 36.xxx Release 13 이후의 LTE 기술은 LTE-A pro로 지칭된다. 3GPP NR은 TS 38.xxx Release 15 이후의 기술을 의미한다. LTE/NR은 3GPP 시스템으로 지칭될 수 있다. "xxx"는 표준 문서 세부 번호를 의미한다. LTE/NR은 3GPP 시스템으로 통칭될 수 있다. 본 발명의 설명에 사용된 배경기술, 용어, 약어 등에 관해서는 본 발명 이전에 공개된 표준 문서에 기재된 사항을 참조할 수 있다. 예를 들어, 다음 문서를 참조할 수 있다.

3GPP NR

- 38.211: Physical channels and modulation

- 38.212: Multiplexing and channel coding

- 38.213: Physical layer procedures for control

- 38.214: Physical layer procedures for data

- 38.300: NR and NG-RAN Overall Description

- 38.331: Radio Resource Control (RRC) protocol specification

도 1은 NR에서 사용되는 무선 프레임의 구조를 예시한다.

NR에서 상향링크(UL) 및 하향링크(DL) 전송은 프레임으로 구성된다. 무선 프레임(radio frame)은 10ms의 길이를 가지며, 2개의 5ms 하프-프레임(Half-Frame, HF)으로 정의된다. 하프-프레임은 5개의 1ms 서브프레임(Subframe, SF)으로 정의된다. 서브프레임은 하나 이상의 슬롯(slot)으로 분할되며, 서브프레임 내 슬롯 개수는 SCS(Subcarrier Spacing)에 의존한다. 각 슬롯은 CP(cyclic prefix)에 따라 12개 또는 14개의 OFDM(A) 심볼(symbol)을 포함한다. 보통 CP (normal CP)가 사용되는 경우, 각 슬롯은 14개의 심볼을 포함한다. 확장 CP (extended CP)가 사용되는 경우, 각 슬롯은 12개의 심볼을 포함한다. 여기서, 심볼은 OFDM 심볼 (혹은, CP-OFDM 심볼), SC-FDMA 심볼 (혹은, DFT-s-OFDM 심볼)을 포함할 수 있다.

표 1은 보통 CP가 사용되는 경우, SCS에 따라 슬롯 별 심볼의 개수, 프레임 별 슬롯의 개수와 서브프레임 별 슬롯의 개수가 달라지는 것을 예시한다.

[표 1]

표 2는 확장 CP가 사용되는 경우, SCS에 따라 슬롯 별 심볼의 개수, 프레임 별 슬롯의 개수와 서브프레임 별 슬롯의 개수가 달라지는 것을 예시한다.

[표 2]

NR 시스템에서는 하나의 단말(User Equipment; UE)에게 병합되는 복수의 셀들간에 OFDM(A) 뉴모놀로지(numerology)(예, SCS, CP 길이 등)가 상이하게 설정될 수 있다. 이에 따라, 동일한 개수의 심볼로 구성된 시간 자원(예, SF, 슬롯 또는 TTI)(편의상, TU(Time Unit)로 통칭)의 (절대 시간) 구간이 병합된 셀들간에 상이하게 설정될 수 있다.

NR은 다양한 5G 서비스들을 지원하기 위한 다수의 OFDM(Orthogonal Frequency Division Multiplexing) 뉴머롤로지(numerology)(예, subcarrier spacing, SCS)를 지원한다. 예를 들어, SCS가 15kHz인 경우, 전통적인 셀룰러 밴드들에서의 넓은 영역(wide area)를 지원하며, SCS가 30kHz/60kHz인 경우, 밀집한-도시(dense-urban), 더 낮은 지연(lower latency) 및 더 넓은 캐리어 대역폭(wider carrier bandwidth)를 지원할 수 있다.

NR 주파수 밴드(frequency band)는 2가지 타입의 주파수 범위(frequency range, FR)로 정의된다(FR1/FR2). FR1/FR2는 아래 표 3과 같이 구성될 수 있다. 또한, FR2는 밀리미터 웨이브(millimeter wave, mmW)를 의미할 수 있다.

[표 3]

도 2는 NR 프레임의 슬롯 구조를 예시한다.

슬롯은 시간 도메인에서 복수의 심볼을 포함한다. 예를 들어, 보통 CP의 경우 하나의 슬롯은 14개의 심볼을 포함하고, 확장 CP의 경우 하나의 슬롯은 12개의 심볼을 포함한다. 반송파는 주파수 도메인에서 복수의 부반송파를 포함한다. RB (Resource Block)는 주파수 도메인에서 복수(예, 12)의 연속한 부반송파로 정의된다. 주파수 도메인에서 복수의 RB 인터레이스(간단히, 인터레이스)가 정의될 수 있다. 인터레이스 m∈{0, 1, ..., M-1}은 (공통) RB {m, M+m, 2M+m, 3M+m, ...}로 구성될 수 있다. M은 인터레이스의 개수를 나타낸다. BWP(Bandwidth Part)는 주파수 도메인에서 복수의 연속한 RB(예, physical RB, PRB)로 정의되며, 하나의 OFDM 뉴모놀로지(numerology)(예, SCS(u), CP 길이 등)에 대응될 수 있다. 반송파는 최대 N개(예, 5개)의 BWP를 포함할 수 있다. 데이터 통신은 활성화된 BWP를 통해서 수행되며, 하나의 셀/반송파 내에서 하나의 단말한테는 하나의 BWP만 활성화 될 수 있다. 자원 그리드에서 각각의 요소는 자원요소(Resource Element, RE)로 지칭되며, 하나의 변조 심볼이 매핑될 수 있다.

무선 통신 시스템에서 단말은 기지국으로부터 하향링크(Downlink, DL)를 통해 정보를 수신하고, 단말은 기지국으로 상향링크(Uplink, UL)를 통해 정보를 전송한다. 기지국과 단말이 송수신하는 정보는 데이터 및 다양한 제어 정보를 포함하고, 이들이 송수신 하는 정보의 종류/용도에 따라 다양한 물리 채널/신호가 존재한다. 물리 채널은 상위 계층으로부터 유래된 정보를 운반하는 자원요소(RE)들의 세트에 대응한다. 물리 신호는 물리 계층(PHY)에 의해 사용되는 자원요소(RE)들의 세트에 대응하지만, 상위 계층으로부터 유래된 정보를 운반하지는 않는다. 상위 계층은 MAC(Medium Access Control) 계층, RLC(Radio Link Control) 계층, PDCP(Packet Data Convergence Protocol) 계층, RRC(Radio Resource Control) 계층 등을 포함한다.

DL 물리 채널은 PBCH(Physical Broadcast Channel), PDSCH(Physical Downlink Shared Channel) 및 PDCCH(Physical Downlink Control Channel)를 포함한다. DL 물리 신호는 DL RS(Reference Signal), PSS(Primary synchronization signal) 및 SSS(Secondary synchronization signal)를 포함한다. DL RS는 DM-RS(Demodulation RS), PT-RS(Phase-tracking RS) 및 CSI-RS(Channel-state information RS)를 포함한다. UL 물리 채널은 PRACH(Physical Random Access Channel), PUSCH(Physical Uplink Shared Channel) 및 PUCCH(Physical Uplink Control Channel)를 포함한다. UL 물리 신호는 UL RS를 포함한다. UL RS는 DM-RS, PT-RS 및 SRS(Sounding RS)를 포함한다.

도 3은 슬롯 내에 물리 채널이 매핑되는 예를 나타낸다.

하나의 슬롯 내에 DL 제어 채널, DL 또는 UL 데이터, UL 제어 채널 등이 모두 포함될 수 있다. 예를 들어, 슬롯 내의 처음 N개의 심볼은 DL 제어 채널을 전송하는데 사용되고(이하, DL 제어 영역), 슬롯 내의 마지막 M개의 심볼은 UL 제어 채널을 전송하는데 사용될 수 있다(이하, UL 제어 영역). N과 M은 각각 0 이상의 정수이다. DL 제어 영역과 UL 제어 영역의 사이에 있는 자원 영역(이하, 데이터 영역)은 DL 데이터 전송을 위해 사용되거나, UL 데이터 전송을 위해 사용될 수 있다. 제어 영역과 데이터 영역 사이에는 DL-to-UL 혹은 UL-to-DL 스위칭을 위한 시간 갭이 존재할 수 있다. DL 제어 영역에서는 PDCCH가 전송될 수 있고, DL 데이터 영역에서는 PDSCH가 전송될 수 있다. 슬롯 내에서 DL에서 UL로 전환되는 시점의 일부 심볼이 시간 갭으로 사용될 수 있다.

본 발명에서 기지국은, 예를 들어 gNodeB일 수 있다.

하향링크(DL) 물리 채널/신호

(1) PDSCH

PDSCH는 하향링크 데이터(예, DL-shared channel transport block, DL-SCH TB)를 운반한다. TB는 코드워드(CodeWord, CW)로 부호화된 뒤, 스크램블링 및 변조 과정 등을 거쳐 전송된다. CW는 하나 이상의 코드블록(Code Block, CB)을 포함한다. 하나 이상의 CB는 하나의 CBG(CB group)로 묶일 수 있다. 셀의 설정에 따라, PDSCH는 최대 2개의 CW를 나를 수 있다. CW 별로 스크램블링 및 변조가 수행되고, 각 CW로부터 생성된 변조 심볼들은 하나 이상의 레이어로 매핑된다. 각 레이어는 프리코딩을 거쳐 DMRS와 함께 자원에 매핑되고, 해당 안테나 포트를 통해 전송된다. PDSCH는 PDCCH에 의해 동적으로 스케줄링 되거나(dynamic scheduling), 상위 계층(예, RRC) 시그널링 (및/또는 Layer 1(L1) 시그널링(예, PDCCH))에 기초하여 반-정적(semi-static)으로 스케줄링 될 수 있다(Configured Scheduling, CS). 따라서, 동적 스케줄링에서는 PDSCH 전송에 PDCCH가 수반되지만, CS에서는 PDSCH 전송에 PDCCH가 수반되지 않는다. CS는 SPS(semi-persistent scheduling)를 포함한다.

(2) PDCCH

PDCCH는 DCI(Downlink Control Information)를 운반한다. 예를 들어, PCCCH(즉, DCI)는 DL-SCH의 전송 포맷 및 자원 할당, UL-SCH(shared channel)에 대한 주파수/시간 자원 할당 정보, PCH(paging channel)에 대한 페이징 정보, DL-SCH 상의 시스템 정보, PDSCH 상에서 전송되는 랜덤 접속 응답(RAR)과 같은 상위 계층 제어 메시지에 대한 주파수/시간 자원 할당 정보, 전송 전력 제어 명령, SPS/CS(Configured Scheduling)의 활성화/해제에 관한 정보 등을 나른다. DCI 내의 정보에 따라 다양한 DCI 포맷이 제공된다.

표 4는 PDCCH를 통해 전송되는 DCI 포맷들을 예시한다.

[표 4]

DCI 포맷 0_0은 TB-기반 (또는 TB-level) PUSCH를 스케줄링 하기 위해 사용되고, DCI 포맷 0_1은 TB-기반 (또는 TB-level) PUSCH 또는 CBG(Code Block Group)-기반 (또는 CBG-level) PUSCH를 스케줄링 하기 위해 사용될 수 있다. DCI 포맷 1_0은 TB-기반 (또는 TB-level) PDSCH를 스케줄링 하기 위해 사용되고, DCI 포맷 1_1은 TB-기반 (또는 TB-level) PDSCH 또는 CBG-기반 (또는 CBG-level) PDSCH를 스케줄링 하기 위해 사용될 수 있다(DL grant DCI). DCI 포맷 0_0/0_1은 UL grant DCI 또는 UL 스케줄링 정보로 지칭되고, DCI 포맷 1_0/1_1은 DL grant DCI 또는 UL 스케줄링 정보로 지칭될 수 있다. DCI 포맷 2_0은 동적 슬롯 포맷 정보 (예, dynamic SFI)를 단말에게 전달하기 위해 사용되고, DCI 포맷 2_1은 하향링크 선취(pre-Emption) 정보를 단말에게 전달하기 위해 사용된다. DCI 포맷 2_0 및/또는 DCI 포맷 2_1은 하나의 그룹으로 정의된 단말들에게 전달되는 PDCCH인 그룹 공통 PDCCH(Group common PDCCH)를 통해 해당 그룹 내 단말들에게 전달될 수 있다.

PDCCH/DCI는 CRC(cyclic redundancy check)를 포함하며, CRC는 PDCCH의 소유자 또는 사용 용도에 따라 다양한 식별자(예, Radio Network Temporary Identifier, RNTI)로 마스킹/스크램블 된다. 예를 들어, PDCCH가 특정 단말을 위한 것이면, CRC는 C-RNTI(Cell-RNTI)로 마스킹 된다. PDCCH가 페이징에 관한 것이면, CRC는 P-RNTI(Paging-RNTI)로 마스킹 된다. PDCCH가 시스템 정보(예, System Information Block, SIB)에 관한 것이면, CRC는 SI-RNTI(System Information RNTI)로 마스킹 된다. PDCCH가 랜덤 접속 응답에 관한 것이면, CRC는 RA-RNTI(Random Access-RNTI)로 마스킹 된다.

표 5는 RNTI에 따른 PDCCH의 용도 및 전송 채널을 예시한다. 전송 채널은 PDCCH에 의해 스케줄링된 PDSCH/PUSCH가 운반하는 데이터와 관련된 전송 채널을 나타낸다.

[표 5]

PDCCH의 변조 방식은 고정돼 있으며(예, Quadrature Phase Shift Keying, QPSK), 하나의 PDCCH는 AL(Aggregation Level)에 따라 1, 2, 4, 8, 16 개의 CCE(Control Channel Element)로 구성된다. 하나의 CCE는 6개의 REG(Resource Element Group)로 구성된다. 하나의 REG는 하나의 OFDMA 심볼과 하나의 (P)RB로 정의된다.

PDCCH는 CORESET(Control Resource Set)를 통해 전송된다. CORESET는 BWP 내에서 PDCCH/DCI를 운반하는데 사용되는 물리 자원/파라미터 세트에 해당한다. 예를 들어, CORESET는 주어진 뉴모놀로지(예, SCS, CP 길이 등)를 갖는 REG 세트를 포함한다. CORESET는 시스템 정보(예, MIB) 또는 단말-특정(UE-specific) 상위 계층(예, RRC) 시그널링을 통해 설정될 수 있다. CORESET를 설정하는데 사용되는 파라미터/정보의 예는 다음과 같다. 하나의 단말에게 하나 이상의 CORESET가 설정되며, 복수의 CORESET가 시간/주파수 도메인에서 중첩될 수 있다.

- controlResourceSetId: CORESET의 식별 정보(ID)를 나타낸다.

- frequencyDomainResources: CORESET의 주파수 영역 자원을 나타낸다. 비트맵을 통해 지시되며, 각 비트는 RB 그룹(= 6개 연속된 RB)에 대응한다. 예를 들어, 비트맵의 MSB(Most Significant Bit)는 BWP 내 첫 번째 RB 그룹에 대응한다. 비트 값이 1인 비트에 대응되는 RB 그룹이 CORESET의 주파수 영역 자원으로 할당된다.

- duration: CORESET의 시간 영역 자원을 나타낸다. CORESET를 구성하는 연속된 OFDMA 심볼 개수를 나타낸다. 예를 들어, duration은 1~3의 값을 가진다.

- cce-REG-MappingType: CCE-to-REG 매핑 타입을 나타낸다. Interleaved 타입과 non-interleaved 타입이 지원된다.

- precoderGranularity: 주파수 도메인에서 프리코더 입도(granularity)를 나타낸다.

- tci-StatesPDCCH: PDCCH에 대한 TCI(Transmission Configuration Indication) 상태(state)를 지시하는 정보(예, TCI-StateID)를 나타낸다. TCI 상태는 RS 세트(TCI-상태) 내의 DL RS(들)와 PDCCH DMRS 포트의 QCL(Quasi-Co-Location) 관계를 제공하는데 사용된다.

- tci-PresentInDCI: DCI 내의 TCI 필드가 포함되는지 여부를 나타낸다.

- pdcch-DMRS-ScramblingID: PDCCH DMRS 스크램블링 시퀀스의 초기화에 사용되는 정보를 나타낸다.

PDCCH 수신을 위해, 단말은 CORESET에서 PDCCH 후보들의 세트를 모니터링(예, 블라인드 디코딩)을 할 수 있다. PDCCH 후보는 PDCCH 수신/검출을 위해 단말이 모니터링 하는 CCE(들)을 나타낸다. PDCCH 모니터링은 PDCCH 모니터링이 설정된 각각의 활성화된 셀 상의 활성 DL BWP 상의 하나 이상의 CORESET에서 수행될 수 있다. 단말이 모니터링 하는 PDCCH 후보들의 세트는 PDCCH 검색 공간(Search Space, SS) 세트로 정의된다. SS 세트는 공통 검색 공간(Common Search Space, CSS) 세트 또는 단말-특정 검색 공간(UE-specific Search Space, USS) 세트일 수 있다.

표 6은 PDCCH 검색 공간을 예시한다.

[표 6]

SS 세트는 시스템 정보(예, MIB) 또는 단말-특정(UE-specific) 상위 계층(예, RRC) 시그널링을 통해 설정될 수 있다. 서빙 셀의 각 DL BWP에는 S개(예, 10) 이하의 SS 세트가 설정될 수 있다. 예를 들어, 각 SS 세트에 대해 다음의 파라미터/정보가 제공될 수 있다. 각각의 SS 세트는 하나의 CORESET와 연관되며(associated), 각각의 CORESET 구성은 하나 이상의 SS 세트와 연관될 수 있다.

- searchSpaceId: SS 세트의 ID를 나타낸다.

- controlResourceSetId: SS 세트와 연관된 CORESET를 나타낸다.

- monitoringSlotPeriodicityAndOffset: PDCCH 모니터링 주기 구간 (슬롯 단위) 및 PDCCH 모니터링 구간 오프셋 (슬롯 단위)을 나타낸다.

- monitoringSymbolsWithinSlot: PDCCH 모니터링이 설정된 슬롯 내에서 PDCCH 모니터링을 위한 첫 번째 OFDMA 심볼(들)을 나타낸다. 비트맵을 통해 지시되며, 각 비트는 슬롯 내의 각 OFDMA 심볼에 대응한다. 비트맵의 MSB는 슬롯 내 첫 번째 OFDM 심볼에 대응한다. 비트 값이 1인 비트(들)에 대응되는 OFDMA 심볼(들)이 슬롯 내에서 CORESET의 첫 번째 심볼(들)에 해당한다.

- nrofCandidates: AL={1, 2, 4, 8, 16} 별 PDCCH 후보의 개수(예, 0, 1, 2, 3, 4, 5, 6, 8 중 하나의 값)를 나타낸다.

- searchSpaceType: SS 타입이 CSS 또는 USS인지 나타낸다.

- DCI 포맷: PDCCH 후보의 DCI 포맷을 나타낸다.

CORESET/SS 세트 설정에 기반하여, 단말은 슬롯 내의 하나 이상의 SS 세트에서 PDCCH 후보들을 모니터링 할 수 있다. PDCCH 후보들을 모니터링을 해야 하는 기회(occasion)(예, 시간/주파수 자원)는 PDCCH (모니터링) 기회라고 정의된다. 슬롯 내에 하나 이상의 PDCCH (모니터링) 기회가 구성될 수 있다.

1. 다중 슬롯 PDCCH 모니터링 (multi-slot PDCCH monitoring)

앞서 살핀 내용들은 후술할 본 발명에서 제안하는 방법들과 결합되어 적용될 수 있으며, 또는 본 발명에서 제안하는 방법들의 기술적 특징을 명확하게 하는데 보충될 수 있다.

또한, 후술할 방법들은 앞서 서술한 NR 시스템(면허 대역) 또는 공유 스펙트럼(shared spectrum)에도 동일하게 적용될 수 있으며, 본 명세서에서 제안하는 기술적 사상이 해당 시스템에서도 구현될 수 있도록 각 시스템에서 정의하는 용어, 표현, 구조 등에 맞도록 변형 또는 대체 가능함은 물론이다.

NR시스템은 다양한 5G 서비스들을 지원하기 위한 다수의 뉴모놀로지(또는 subcarrier spacing, SCS)를 지원한다. 예를 들어, SCS가 15kHz인 경우, 전통적인 셀룰러 밴드들에서의 넓은 영역(wide area)를 지원하며, SCS가 30kHz/60kHz인 경우, 밀집한-도시(dense-urban), 더 낮은 지연(lower latency) 및 더 넓은 캐리어 대역폭(wider carrier bandwidth)를 지원하며, SCS가 60kHz 또는 그보다 높은 경우, 24.25GHz 이상의 대역을 지원한다. Release 16까지의 NR 주파수 밴드(frequency band)는 2가지 type(FR1, FR2)의 주파수 범위(frequency range)로 정의되며, 표 3과 같이 구성될 수 있다. 또한, 향후 NR 시스템을 FR1/FR2에서 정의된 주파수 대역 이상(예를 들어, 52.6GHz~71GHz)에서 지원하기 위해 논의가 진행 중이다.

FR1, FR2 대역보다 더 높은 주파수 대역 (e.g., 52.6 GHz ~ 114.25 GHz 대역, 특히 52.6GHz~71GHz)은 FR2-2라 지칭할 수 있다. 기존 NR 시스템에서 FR1, FR2에 대해 정의된 파형, SCS, CP 길이, 타이밍(timing) 등은 FR2-2에 적용되지 않을 수 있다.

52.6GHz 이상의 대역에서 NR의 동작을 위해 120kHz, 480kHz, 960kHz의 SCS가 사용된다. 480kHz, 960kHz SCS의 경우 OFDM 심볼의 길이가 120kHz에 비해서 짧아지며 (e.g., 480kHz는 1/4배, 960kHz는 1/8배), 이러한 심볼길이와 슬롯 길이는 단말이 매 슬롯마다 PDCCH 모니터링(monitoring)을 수행하기에는 부담이 될 수 있다. 또한 전력 절약(power saving) 효과를 위해서라도 다중 슬롯(multi-slot) PDCCH 모니터링이 도입될 예정이다. 본 발명에서는 이러한 상황에서 단말의 PDCCH 모니터링 부담을 줄일 수 있는 방안 및/혹은 다중 슬롯 PDCCH 모니터링을 위해 고려되어야 할 동작/설정 방법에 대해서 제안하고자 한다.

1.1. 제1 설정 (SS/PBCH block and CORESET multiplexing pattern 1)에 대해서, 타입0-PDCCH CSS 세트 (Type0-PDCCH CSS set)에 대한 PDCCH 모니터링 기회(occasion)를 포함하는 슬롯 설정/지시 방법

셀 탐색(Cell search) 과정동안 MIB (master information block)를 통해 UE (User equipment)가 타입0-PDCCH CSS 세트(Type0-PDCCH CSS set)에 대한 CORESET을 지시 받으면, UE는 RRC IE (information element)인 pdcch-ConfigSIB1의 controlResourceSetZero, searchSpaceZero 및 관련 표 (tables in 3GPP TS 38.213)를 통해 CORESET의 RB수, 심볼수를 포함한 관련 정보 및 PDCCH 모니터링 기회를 결정할 수 있다. 3GPP TS 38.213의 13절에 의하면, SS/PBCH 블록 (이하 SSB) 및 CORESET 멀티플렉싱 패턴 (SS/PBCH block and CORESET multiplexing pattern)은 Table 13-1 내지 13-10C를 통해 패턴 1 내지 3중 하나로 설정될 수 있다. SS/PBCH 블록 및 CORESET 멀티플렉싱 패턴이 SS/PBCH block and CORESET multiplexing pattern 1 (이하 패턴 1)인 경우, PDCCH MO (monitoring occasion)는 오프셋 (offset) O와 스텝 인덱스 (step index) M을 이용해서 설정될 수 있는(configurable) 패턴으로 결정된다. 또한, MO는 각 SSB의 인덱스 i에 대해서 2개의 연속된 슬롯 (즉, slot index n₀ 및 index n₀+1)에 위치하며,

로 결정된다. μ는 CORESET에서 PDCCH 수신을 위한 뉴모놀로지를 의미한다. N^frame,μ_slot은 SCS 설정 μ 에 대한 프레임 당 슬롯 수 (Number of slots per frame for subcarrier spacing configuration μ)이다. O 및 M은 3GPP TS 38.213의 Table 13-11 내지 13-12A에 기반하여 결정될 수 있다. 1.1절의 동작은 면허 대역(Licensed band, operation without shared spectrum) 및/또는 비면허 대역(Unlicensed band, operation with shared spectrum) 모두에서 수행될 수 있다.

SS/PBCH block and CORESET multiplexing pattern 2 (이하 패턴 2) 및 SS/PBCH block and CORESET multiplexing pattern 3 (이하 패턴 3)에 대해서는, 본 명세서에서 제안하는 동작들이 사용되지 않을 수 있다.

한편, 52.6GHz 이상 대역에서 동작하는 NR은 PDCCH를 포함하는 제어/데이터 채널에 120kHz, 480kHz, 960kHz SCS를 도입할 예정이다. 큰 SCS(e.g., 480kHz, 960kHz)에서는 심볼 및 슬롯 길이가 짧기 때문에, UE가 2개 슬롯을 연속으로 모니터링하는 동작에 부담을 느낄 수 있다. 따라서, UE는 기존 방식처럼 연속된 2개의 슬롯에서 PDCCH 모니터링을 수행하는 대신, 아래 1.1-1의 방법과 같이 연속된 2개의 슬롯-그룹(slot-group)들에서 각 SSB 인덱스에 대해 PDCCH 모니터링을 수행할 수 있다.

1.1-1. 타입0-PDCCH 모니터링 슬롯 결정방법

복수개의 연속된 슬롯들을 포함하는 슬롯-그룹이 정의될 수 있다. 2개의 연속된 슬롯 그룹들의 첫 번 째 슬롯에서 타입0-PDCCH 모니터링이 수행될 수 있다. 슬롯-그룹은 슬롯 n₀부터 시작하는 G개의 연속된 슬롯들을 포함할 수 있다. G는 SSB 및/또는 CORESET의 뉴모놀로지에 따라 슬롯 그룹 별로 각각 결정될 수 있다. 또는, G는 MIB 혹은 SIB1을 통해서 단말에 설정 및/또는 지시될 수 있다. G의 기본값(default value)은 SSB 및/또는 CORESET의 뉴모놀로지에 따라 사전에 정의(pre-define)될 수 있다. 예를 들어, CORESET의 SCS가 120kHz이면 G=1, SCS가 480kHz이나 960kHz이면 G=4로 결정될 수 있다. 혹은, 슬롯-그룹의 길이를 120kHz SCS의 슬롯 길이와 동일하게 맞추기 위해서, SCS가 480kHz인 경우에는 G=4, SCS가 960kHz인 경우에는 G=8로 결정될 수 있다. MIB 혹은 SIB1으로부터 설정/지시되는 G값을 사용하지 못하는 경우(e.g., 초기접속)에 기본값이 사용될 수 있다. MIB 혹은 SIB1 수신 후 G 값은 기본 값에서 MIB 혹은 SIB1 에 의해 지시된 값으로 업데이트될 수 있다.

슬롯-그룹은 연속된 슬롯들을 표시하는 가상의 개념으로 이해할 수 있다. 다시 말해서, G 값은 타입0-PDCCH 모니터링이 이루어지는 슬롯의 간격과 동일하다. 예를 들어, 타입0-PDCCH 모니터링 슬롯들의 인덱스는 n₀ 및 n₀+G일 수 있다. 따라서, SCS가 480 kHz일 때 (μ=5일 때), 타입0-PDCCH 모니터링 슬롯들의 인덱스는 n₀ 및 n₀+4일 수 있다. SCS가 960 kHz일 때 (μ=6일 때), 타입0-PDCCH 모니터링 슬롯들의 인덱스는 n₀ 및 n₀+8일 수 있다. UE 능력에 따라 단위 시간(예를 들어 group of slots)당 모니터링될 수 있는 PDCCH 후보들의 최대 개수 (Maximum number of monitored PDCCH candidates per unit time(e.g., group of slots) for a single serving cell) 및 단위 시간(예를 들어 group of slots)당 중첩되지 않은 CCE들의 최대 개수 (Maximum number of non-overlapped CCEs per unit time(e.g., group of slots for a single serving cell)가 설정됨을 고려할 때, G만큼의 모니터링 간격이 유지되어야 단말 부담 없이(예를 들어, PDCCH 후보들의 최대 개수 및/또는 CCE들의 최대 개수를 초과하지 않으면서) PDCCH 모니터링이 수행될 수 있는 것이다.

1.2. 다중 슬롯 PDCCH 모니터링을 위한 MO 스팬(span)을 정의(결정)하는 방법

다중 슬롯 PDCCH 모니터링은, 복수 개의 연속된 슬롯들을 기준 및/또는 단위로 BD (Blind Decoding)/CCE 제한(limit)을 정하고, PDCCH 모니터링을 하는 동작을 의미한다. 종래 NR rel-15에서는 하나의 슬롯 단위로 BD/CCE 제한이 정해진다. NR rel-16에서는 하나의 슬롯 내에 국한(confine)되는 스팬 (이 경우, 연속된 symbol) 단위로 BD/CCE 제한이 정해진 뒤 PDCCH 모니터링이 수행된다. BD/CCE 제한은 3GPP Technical Specification에 기재된 "Maximum number of monitored PDCCH candidates for a DL BWP with SCS configuration for a single serving cell"및 "Maximum number of non-overlapped CCEs for a DL BWP with SCS configuration for a single serving cell"을 의미한다. 종래 NR rel-15/16에서는 연속된 PDCCH MO (monitoring occasion)들로 span을 정의하며 span은 slot내 연속된 심볼의 형태가 될 수 있다.

한편, 52.6GHz 이상 대역에서의 짧은 심볼 및 슬롯 길이로 인해 너무 잦은 PDCCH 모니터링 동작이 일어나는 것을 피하기 위해, 1.1절에 설명된 바와 같이 다중 PDCCH 모니터링이 도입될 수 있다. 이러한 목적에 부합하기 위해서는 PDCCH 모니터링 스팬을 슬롯 단위로 (복수개의 slot단위로) 정의할 필요가 있다.

1.2-1. 다중 슬롯 PDCCH 모니터링을 위한 슬롯 단위 스팬 정의

적어도 하나의 PDCCH MO를 포함하는 (연속된) 슬롯들의 그룹으로 PDCCH 모니터링 스팬을 정의한다. 즉, 제안하는 슬롯 단위 스팬은 연속된 슬롯들의 형태이며, 각 슬롯은 최소 한 개 이상의 MO를 갖는다. 슬롯 단위 스팬의 보다 구체적인 특성은 아래 2가지 케이스들의 다중 슬롯 PDCCH 모니터링 동작 방식에 따라 각각 설명할 수 있다.

Case 1: Use a fixed pattern of slot groups as the baseline to define the new capability.
①Each slot group consists of X slots
②Slot groups are consecutive and non-overlapping
③The capability indicates the BD/CCE limit within Y consecutive [symbols or slots] in each slot group
④Y<X or Y=X

Case 2: Use an (X, Y) as the baseline to define the new capability
①X is the minimum time separation between the start of two consecutive spans
②The capability indicates the BD/CCE limit within a span of at most Y consecutive [symbols or slots]
③ Y<X or Y=X

1.2-1-1. 케이스 1에서의 스팬

1.2-1-1의 설명은 케이스 1에서 Y의 단위가 슬롯인 경우에 한정된다. 스팬은 연속한 Y개의 슬롯들로 정의된다. BD/CCE 제한은 스팬 단위로 결정된다. X 슬롯들 내에 최소 1개 이상의 스팬이 포함된다. X 슬롯들 내 PDCCH MO들 중에서 첫 번째(lowest index) MO가 포함된 슬롯이 첫 번째 스팬의 시작 슬롯이 되며, 스팬 구간(duration)만큼 연속된 슬롯들로 해당 스팬이 결정된다. 다음 스팬(next span)은 이전 스팬에 포함되지 않는 가장 낮은 인덱스의 MO (lowest index MO)가 포함된 슬롯에서 시작한다. X 슬롯들 내에 존재하는 다수의 스팬에 대해서, 스팬 구간은 동일하게 결정될 수도 있고, 특별한 제약 없이 결정될 수도 있다. 모든 스팬들끼리는 서로 중첩되지 않으며, X 슬롯들의 경계를 넘지 않는다. 인접한 스팬들 간의 (최소)간격은 RRC 시그널링 등을 통해 반 정적으로 설정될 수 있다.

1.2-1-2. 케이스 2에서의 스팬

1.2-1-2의 설명은 케이스 2에서 Y의 단위가 슬롯인 경우로 한정된다. 스팬은 연속한 Y개의 슬롯들로 정의된다. BD/CCE 제한은 스팬 단위로 결정된다. X 슬롯들 마다 최대 1개의 스팬이 포함될 수 있다. X는 인접한 두 스팬들 간의 최소 슬롯 오프셋 (즉, 두 스팬들 내의 첫 슬롯들 간의 간격)을 의미하고, Y는 스팬들의 최대 구간 (즉, 최대 슬롯 수)을 의미한다.

이하 후술하는 1.3, 1.4절에서는 각각 케이스 1 혹은 케이스 2 상황에서 기지국/단말에 대한 다양한 설정/지시 방법이 설명된다.

1.3. 케이스 1

1.3.1. X 슬롯 그룹

1.3.1.1. 각 UE별로 X 슬롯 그룹의 시작점은 다음 방법 중 한가지로 결정할 수 있다.

1.3.1.1.1. SFN (system frame number)을 이용해서 X 슬롯 그룹의 시작점을 결정하는 방법

1.3.1.1.1.1. SFN modulo c = 0인 지점이 X 슬롯 그룹의 시작점으로 설정된다. c는 RRC 시그널링 등을 통해 반 정적으로 설정될 수 있다. 또한 SCS별로 기본(default) c 값이 미리 정의될 수 있다. 예를 들어, 960kHz SCS 경우 c의 기본 값은 8일 수 있다.

1.3.1.1.1.2. SFN = d인 지점이 X 슬롯의 시작점으로 결정되고, 연속된 X 슬롯들 간격으로 슬롯 그룹이 설정될 수 잇다. d는 RRC 시그널링 등을 통해 반 정적으로 설정될 수 있다. 또한 SCS별로 기본 d 값이 미리 정의될 수 있다. 예를 들어, 특정 SCS에 대해 d=0으로 사전에 정의될 수 있다.

1.3.1.1.2. 480kHz, 960kHz SCS에서의 슬롯 그룹은, 각각 설정되는 X에 따라 묵시적으로 결정

- 480kHz SCS의 경우 X=4이면 120kHz SCS의 슬롯과 정렬(align)

- 480kHz SCS의 경우 X=2이면 120kHz SCS의 하프 슬롯(half-slot, 7개 심볼)과 정렬됨

- 960kHz SCS의 경우 X=8이면 120kHz SCS의 슬롯과 정렬됨

- 960kHz SCS의 경우 X=4이면 480kHz SCS의 슬롯과 정렬됨

- 960kHz SCS의 경우 X=2이면 480kHz SCS의 하프 슬롯(half-slot, 7개 심볼)과 정렬됨

1.3.1.1.3. '1.3.1.1.1' 및 '1.3.1.1.2'에 기재된 방법들에 대해, 각 UE별로 다른 오프셋이 설정되면, UE들 별로 X 슬롯 그룹들의 시작점이 분산될 수 있다.

1.3.2. 각 UE별로 Y의 사이즈, X 슬롯 그룹내에서의 위치, 개수를 결정하는 방법

1.3.2.1. 슬롯 단위 혹은 심볼 단위 패턴 (비트맵)으로 Y의 위치 및 사이즈를 결정함

1.3.2.1.1. Y가 슬롯 단위인 경우 슬롯 단위 비트맵으로 Y를 설정

:: 예를 들어, 960kHz SCS의 8개 슬롯들로 슬롯 그룹 X가 설정된 경우, 인덱스 1 및 2인 슬롯들을 Y로 설정하기 위해서는, 비트맵이 01100000로 구성되어야 한다. 해당 비트맵은 RRC등의 상위 레이어 시그널링을 통해 반 정적으로 설정될 수 있고, DCI등을 통해 동적으로 설정될 수도 있다.

1.3.2.1.2. Y가 심볼 단위인 경우 심볼 단위 비트맵으로 Y를 설정

:: 예를 들어, 480kHz SCS의 2개 슬롯들로 슬롯 그룹 X가 설정된 경우, 인덱스 0, 1, 14, 15인 심볼들을 Y로 설정하기 위해서는, 비트맵이 11000000000000_11000000000000로 구성되어야 한다. 해당 비트맵은 RRC등의 상위 레이어 시그널링을 통해 반 정적으로 설정될 수 있고, DCI등을 통해 동적으로 설정될 수도 있다.

1.3.2.2. 인접 Y들 간 간격에 제한을 두는 방법

1.3.2.2.1. X 슬롯 그룹 내에 2개 이상의 Y들이 존재하는 경우 (Y는 슬롯 단위)

- 인접한 두 개의 Y들에 대해서, 이전 Y의 첫 슬롯과 다음 Y의 첫 슬롯 간의 최소 간격은 k개 슬롯들로 설정될 수 있다.

- 또는, 인접한 두 개의 Y들에 대해서, 이전 Y의 마지막 슬롯과 다음 Y의 첫 슬롯 간의 최소 간격은 k개 술롯들로 설정될 수 있다.

- 최소 간격만 유지하면 Y의 사이즈 및 위치에는 제한이 없다.

- k는 RRC등의 상위 레이어 시그널링을 통해 반 정적으로 설정된다.

1.3.2.2.2. X 슬롯 그룹 내에 1개의 Y만 존재하는 경우 (Y는 슬롯 단위)

- 인접한 두 개의 Y들에 대해서, 이전 Y의 첫 슬롯과 다음 Y의 첫 슬롯 간의 최소 간격은 X-Y개 슬롯들로 설정될 수 있다.

- 인접한 두 개의 Y들에 대해서, 이전 Y의 마지막 슬롯과 다음 Y의 첫 슬롯 간의 최소 간격은 X-Y개 슬롯들로 설정될 수 있다.

1.3.2.2.3. X 슬롯 그룹 내에 2개 이상의 Y들이 존재하는 경우 (Y는 심볼 단위)

- 인접한 두 개의 Y들에 대해서, 이전 Y의 첫 심볼과 다음 Y의 첫 심볼 간의 최소 간격은 k개 심볼들로 설정될 수 있다.

- 인접한 두 개의 Y들에 대해서, 이전 Y의 마지막 심볼과 다음 Y의 첫 심볼 간의 최소 간격은 k개 심볼들로 설정될 수 있다.

1.3.2.2.4. X 슬롯 그룹 내에 1개의 Y만 존재하는 경우 (Y는 심볼 단위)

- 인접한 두 개의 Y들에 대해서, 이전 Y의 첫 심볼과 다음 Y의 첫 심볼 간의 최소 간격은 (14*X-Y)개 심볼들로 설정될 수 있다.

- 인접한 두 개의 Y들에 대해서, 이전 Y의 마지막 심볼과 다음 Y의 첫 심볼 간의 최소 간격은 (14*X-Y)개 심볼들로 설정될 수 있다.

1.3.2.3. X 슬롯 그룹 내에 기준 슬롯 (ref-slot)부터 시작해서 연속된 Y 슬롯으로 설정하는 방법

1.3.2.3.1. 기준 슬롯은 RRC 시그널링을 통해 설정될 수 있다. 기준 슬롯이 기지국에 의해 설정되지 않은 경우, 단말의 기본 기준 슬롯은 첫 슬롯이 될 수 있다.

1.3.2.3.2. Y 사이즈가 1이면 Y는 기준 슬롯으로 설정된다. Y 사이즈=k이면 Y는 기준 슬롯을 시작으로 연속된 k개 슬롯들로 설정된다.

1.3.2.3.3. 단, PDCCH 디코딩 시간 확보를 위해 Y사이즈는 X-Y가 특정 수 c 미만이 되도록 설정된다. 특정 수 c 는 SCS별로 사전에 정의되거나 RRC 시그널링을 통해 설정될 수 있다.

1.3.2.3.4. 기준 슬롯은 고정 위치에 있는 1개 슬롯이거나, 2개이상의 연속된 슬롯이 될 수 있다. 예를 들어, 기준 슬롯이 2개 연속된 슬롯이면, Y사이즈는 2의 배수로만 설정된다.

1.3.2.4. DCI 혹은 타이머(Timer)를 기반으로 Y사이즈를 증가/감소시키는 방법

1.3.2.4.1. SCS별로 Y의 기본 사이즈(e.g., 960kHz는 Y=8)가 정해지며, Y의 사이즈는 DCI 혹은 타이머를 통해 기본 사이즈에서 다른 사이즈로 변경될 수 있다. 1.3.2.3의 기준 슬롯이 기본 사이즈로 설정될 수 있다. 혹은 반대로 기본 사이즈가 기준 슬롯의 사이즈로 설정될 수 있다.

1.3.2.4.2. SCS별로 가능한 Y의 사이즈들이 RRC 시그널링을 통해 설정되며, DCI 트리거를 통해 Y의 사이즈가 변경될 수 있다.

1.3.2.4.3. Y의 사이즈가 기본 사이즈가 아닌 경우 타이머가 시작되며, 타이머가 만료(expire)되면 Y의 사이즈는 기본 사이즈로 폴백(fallback)된다.

1.3.3. CSS를 위한 X, Y를 USS와 구분하여 설정하는 방법

1.3.3.1. CSS를 위한 X 슬롯 그룹시작점을 USS와 다르게 설정

:: CSS를 위한 X 슬롯 그룹의 시작점은 slot_index modulo X = 0으로 고정되고, USS를 위한 X 슬롯 그룹의 시작점은 UE별로 설정된다.

:: USS를 위한 X 슬롯 그룹의 시작점은 1.1-1절의 방법을 통해 설정될 수 있다.

1.3.3.2. CSS를 위한 Y 슬롯 (혹은 심볼)의 위치/사이즈를 USS와 다르게 설정

:: CSS의 Y 사이즈와 USS의 Y 사이즈는 서로 다르게 설정된다.

:: 또는, CSS와 USS의 Y 사이즈는 동일하고, 위치가 다르게 설정된다.

:: CSS 및 USS의 위치/사이즈는 1.2절의 방법을 통해 설정될 수 있다.

1.3.3.3. CSS만을 위한 Y (CSS only Y) 혹은 USS만을 위한 Y (USS only Y)를 설정하는 방법

:: CSS만 설정 가능한 Y (Yc) 및/혹은 USS만 설정 가능한 Y (Yu)가 사전에 정의될 수 있다.

- 이 때, Yc, Yu에 대한 각각의 스팬 간격(span gap) 및 스팬 구간(span duration)은 독립적으로 설정될 수 있다.

:: CSS와 USS가 동시에 설정될 수 있는 Y (CSS+USS Y)도 함께 정의될 수 있다.

- 예를 들어, 하나의 UE에 대해 특정 Y는 USS only Y로 설정되고, 다른 특정 Y는 CSS+USS Y, CSS only Y, 또는 USS only Y로 설정될 수 있다.

1.3.4. BD/CCE 처리(handling) 및 오버부킹(overbooking)/드롭핑(dropping) 규칙

- 후술하는 방법들에 있어서 BD/CCE 능력 및/또는 제한은, 기지국/단말에 의해 설정 가능한 BD (monitored PDCCH candidates의 최대 개수) 및 CCE (non-overlapped CCE의 최대 개수)를 의미하며, 각 SCS별로 설정될 수 있다.

- 후술하는 BD/CCE 처리 방법들은 BD/CCE 능력 및/또는 제한이 적용되는 단위(한 개 이상의 slot 혹은 symbol로 구성됨, 이하 BD/CCE 단위로 표현함)가 정의 및/또는 설정된 상황에서, 해당 BD/CCE 단위에 속한 복수의 슬롯 및/또는 심볼들에 대해 적용 가능하다.

- 후술하는 BD/CCE 처리 방법을 통해, UE에 모니터링하도록 설정 및/또는 지시된 PDCCH 후보들의 수가 해당 BD/CCE 단위에 설정된 능력 및/또는 제한보다 큰 경우(overbooking), UE는 정해진 기준에 따라 일부 슬롯 및/또는 심볼에서(혹은 일부 SS set에 관련한) PDCCH 후보들에 대한 모니터링을 드롭 (blind detection/decoding을 수행하지 않음)함으로써, 해당 BD/CCE 단위에서 설정된 BD/CCE 능력이 보장될 수 있다.

- 후술하는 BD/CCE 처리 방법들에 있어서, 해당 BD/CCE 단위로 오버부킹 여부를 체크(check)하는 과정을 BD/CCE 체크로 표현한다. BD/CCE 체크에서 단말이 오버부킹되지 않았으면, UE는 체크가 수행된 단위/범위(slot 혹은 symbol 혹은 SS set index)에 포함된 모든 PDCCH 후보들에 대한 모니터링을 드롭하지 않는다. BD/CCE 체트 결과 UE가 오버부킹된 경우에는, UE는 특정 기준에 의해 PDCCH 후보들에 대한 모니터링을 드롭하며, 이 과정을 BD/CCE 드롭으로 표현한다.

1.3.4.1. 슬롯 그룹이 연속된 복수의 X 슬롯들로 정의되면, 슬롯 그룹이 BD/CCE 단위로 설정된 경우에 대해서, UE는 아래 방법 중 하나로 BD/CCE 처리 동작을 수행할 수 있다.

1.3.4.1.1. 슬롯 그룹 단위로 BD/CCE 체크가 수행되며, 체크 결과 UE가 오버부킹된 경우, UE는 슬롯, 심볼 및/또는 SS 세트 인덱스가 큰 순서대로 BD/CCE 드롭을 수행한다.

1.3.4.1.2. 슬롯 그룹에 포함된 각 슬롯 및/또는 심볼 단위로 BD/CCE 체크가 수행되며, 체크 결과 UE가 오버부킹된 경우, UE는 해당 슬롯 및/또는 심볼에 대해 BD/CCE 드롭을 수행한다.

- 가장 낮은 인덱스(lowest index)의 슬롯 및/또는 심볼에 대한 BD/CCE 체크부터 수행되며, UE는 인덱스를 증가시켜가며 BD/CCE 체크를 반복 수행한다. (즉, first slot부터 last slot 방향으로, 순서대로 BD/CCE check)

- 가장 높은 인덱스(highest index)의 슬롯 및/또는 심볼에 대한 BD/CCE 체크부터 수행되며, UE는 인덱스를 감소시켜가며 BD/CCE 체크를 반복 수행한다. (즉, last slot부터 first slot 방향으로, 순서대로 BD/CCE check)

1.3.4.1.3. 슬롯 그룹에 포함된 SS 세트 단위로 BD/CCE 체크가 수행되며, 체크 결과 UE가 오버부킹된 경우, UE는 SS 세트 인덱스가 큰 순서대로 BD/CCE 드롭을 수행한다.

1.3.4.1.4. 슬롯 그룹 단위로 BD/CCE 체크가 수행되며, 체크 결과 UE가 오버부킹된 경우, UE는 각 슬롯 및/또는 심볼에서 SS 세트 인덱스가 큰 순서대로 BD/CCE 드롭을 수행한다.

:: 예를 들어, 슬롯 그룹이 2개 슬롯으로 구성된 경우, BD/CCE 체크 결과 UE가 오버부킹된 경우, UE는 첫 번째 슬롯에서 가장 높은 인덱스의 SS 세트를 드롭하고, 이후 두 번째 슬롯에서 가장 높은 인덱스의 SS 세트를 드롭하며, 다음으로 첫 번째 슬롯에서 두 번째로 높은 인덱스의 SS 세트를 드롭하고, 두 번째 슬롯에서 두 번째로 높은 인덱스의 SS 세트를 드롭하는 방식으로 BD/CCE 드롭을 수행한다.

본 명세서에서, 첫 번째 슬롯, 두 번째 슬롯 등 순서를 나타내는 표현은, 복수의 슬롯들 중 임의의 슬롯을 의미할 수도 있지만, 복수의 슬롯들 중 시간 도메인 상의 순서를 나타내는 표현으로도 사용될 수 있다. 예를 들어, '8개의 X 슬롯들 중 첫 번째 슬롯'의 표현은 8개의 X 슬롯들 중 임의의 하나의 슬롯을 의미할 수도 있지만, 8개의 X 슬롯들 중 시간 도메인 상에서 가장 앞서는 슬롯을 의미할 수도 있다.

1.3.4.2. 슬롯 그룹 Y 슬롯을 BD/CCE 단위로 설정하고, 단말은 설정된 단위로 BD/CCE 체크를 수행할 수 있다.

1.3.4.2.1. Y 사이즈가 고정이 아닌 경우에, 슬롯 당(per-slot) BD/CCE 제한의 정수 배(e.g., Y slot수)로 Y 슬롯들에서의 BD/CCE 제한이 설정될 수 있다. 혹은 Y의 최대(max) 사이즈를 기준으로 BD/CCE 제한이 설정된 후, 최대 사이즈 대비 설정된 Y 사이즈에 맞게 BD/CCE 제한이 변경될 수 있다(e.g., 1/2배, 1/4배). 혹은 기준 슬롯의 사이즈를 기반으로 BD/CCE 제한이 설정된 후, 설정된 Y 사이즈에 맞게 BD/CCE 제한이 변경될 수 있다(e.g., 2배, 1/2배 등등).

1.3.4.2.2. Y가 기준 슬롯을 시작으로 연속된 Y개의 슬롯들인 경우, 기준 슬롯부터 BD/CCE 체크 수행

1.3.4.2.2.1. 슬롯 인덱스 순서대로 BD/CCE 체크가 수행된다. UE는 기준 슬롯에서 BD/CCE 체크 후, 슬롯 인덱스 순서대로 BD/CCE 체크를 이어가면서 BD/CCE 드롭을 수행한다. 예를 들어, 기준 슬롯이 1 슬롯인 경우, 1-슬롯 단위로 BD/CCE 체크가 수행된다. 기준 슬롯이 2 슬롯들인 경우, 2-슬롯 단위로 BD/CCE 체크가 수행된다. 각 기준 슬롯에 대한 BD/CCE 체크는, 기준 슬롯 단위에 포함되는 모든 SS 세트에 대해서 BD/CCE 체크를 수행한 뒤, 다음 기준 슬롯 단위에 포함되는 모든 SS 세트에 대해서 BD/CCE 체크를 수행하는 것을 의미한다.

1.3.4.2.2.2. SS 세트 인덱스 순서대로 BD/CCE 체크가 수행된다. UE는 기준 슬롯에 MO가 설정된 가장 낮은 인덱스의 SS 세트부터 BD/CCE 체크를 시작하며, 이후 SS 세트 인덱스 순서대로 BD/CCE 체크를 이어가면서 BD/CCE 체크를 수행한다. 각 SS 세트 인덱스에 대한 BD/CCE 체크는, 전체 Y 슬롯을 대상으로 수행된다.

1.3.4.2.3. Y가 임의의 연속된 슬롯들인 경우, 1.3.4.1에 기술된 방법들이 Y 슬롯들에 적용될 수 있다. 추가로 다음의 방법이 가능할 수 있다.

1.3.4.2.3.1. UE는 처음 m 슬롯들부터 BD/CCE 체크를 수행하고, 중첩되지 않는 다음 m 슬롯들 단위로 (slot index 순서대로) BD/CCE 체크를 수행한다. m>1인 경우는 슬롯 당 BD/CCE가 작을 경우 본 방법이 유용할 수 있다. m=1일 수 있다.

1.3.4.2.3.2. UE는 마지막 m slot부터 BD/CCE 체크를 수행하고 중첩되지 않는 다음 m 슬롯들 단위로 (즉, slot index 역순서대로) BD/CCE 체크를 수행한다. m>1인 경우는 슬롯 당 BD/CCE가 작을 경우 본 방법이 유용할 수 있다. m=1일 수 있다.

1.3.4.2.4. 만약 Y의 사이즈가 고정되어 변하지 않는 경우, UE는 Z 슬롯을 새로운 BD/CCE 단위로 설정하고, 가장 낮은 인덱스의 슬롯부터 (index 순서대로) Z 슬롯 단위로 BD/CCE 체크를 수행한다. 또는, UE는 Y 슬롯들 내의 Z 슬롯에 대해서만 BD/CCE 체크를 수행하고, 그 외 슬롯에 대해서는 모두 BD/CCE 드롭을 수행할 수도 있다. Z는 Y보다 작거나 같은 값으로 RRC 시그널링을 통해 설정될 수 있다.

1.3.4.3. CSS 및 USS가 동시에 설정된 BD/CCE 단위에 대해서, UE는 CSS에 대해 BD/CCE를 드롭하지 않고, USS에 대해서만 1.3.4.1~1.3.4.2절의 방법을 통해 BD/CCE 체크 및 BD/CCE 드롭을 수행할 수 있다.

1.3.4.4. CSS 및 USS가 동시에 설정된 BD/CCE 단위에 대해서, UE는 상기 .3.4.1~1.3.4.2절의 방법을 통해 CSS에 대해 우선적으로 BD/CCE 체크한 뒤, USS에 대해 BD/CCE 체크를 수행하고, BD/CCE 드롭을 수행할 수 있다.

1.3.4.5. Y 슬롯 이내에서 기지국에 의해 BD/CCE 제한을 넘지 않도록 CSS가 설정되고, UE는 Y 슬롯 이내에서 기지국에 의해 BD/CCE 제한을 넘지 않도록 CSS가 설정될 것을 기대하고 동작할 수 있다.

1.4. 케이스 2

1.4.1. 다중 슬롯 그룹(multi-slot group)을 지정하는 방법

1.4.1.1. Z개의 연속된 슬롯들이 하나의 다중 슬롯 그룹으로 설정될 수 있다

1.4.1.1.1. Z는 X이상의 값으로 설정될 수 있으며, X의 배수로 설정될 수도 있고, 서브프레임(또는 하프-서브프레임)의 길이가 되도록 설정될 수 있다. 다중 슬롯 그룹은 (X, Y) 스팬이 반복 패턴으로 설정되는 경우, 스팬 패턴이 반복되는 주기에 해당한다. 본 명세서에서, (X, Y)는 괄호 내의 보충 설명이 아니라, 표 7 내의 (X, Y)와 같이 단말에 설정된 X, Y의 조합을 의미할 수 있다.

1.4.1.1.2. Z는 RRC등의 상위 레이어 시그널링을 통해 반 정적으로 설정

1.4.1.1.3. 480kHz, 960kHz SCS에 대한 각각의 기본 값은 사전에 정의될 수 있다 (e.g., 480kHz: Z=4, 960kHz: Z=8).

1.4.1.2. 다중 슬롯 그룹의 시작점은 다음의 방법 중 하나를 통해 설정될 수 있다.

1.4.1.2.1. SFN modulo c=0인 지점이 다중 슬롯 그룹의 시작점으로 설정된다. c는 RRC 시그널링 등을 통해 반 정적으로 설정될 수 있다. 또한, SCS별 기본 c값이 사전에 정의될 수 있다.

1.4.1.2.2. SFN = d인 지점이 다중 슬롯 그룹의 시작점으로 설정되며, 연속된 Z 슬롯 간격으로 다중 슬롯 그룹이 설정된다. d는 RRC등으로 시그널링 등을 통해 반 정적으로 설정될 수 있다. 또한, SCS별 기본 d값이 사전에 정의될 수 있다.

1.4.1.2.3. 서브프레임 (또는 하프 서브프레임)의 시작점부터 Z 슬롯 간격으로 다중 슬롯 그룹이 설정될 수 있다.

1.4.2. CSS를 위한 X, Y를 USS와 구분하여 설정하는 방법

1.4.2.1. CSS를 위한 (X, Y)와 USS를 위한 (X, Y)가 독립적으로 설정될 수 있다.

1.4.2.1.1. UE는 CSS를 위한 복수의 (X, Y)들과, USS를 위한 복수의 (X, Y)들을 보고한다.

1.4.2.2. CSS를 위한 X를 USS와 다르게 설정

1.4.2.2.1. CSS를 위한 X가 USS를 위한 X보다 크게 혹은 작게 설정됨으로써, 각 UE에서 CSS, USS가 동시에 처리(processing)될 확률이 낮아질 수 있다.

1.4.2.3. CSS를 위한 Y (슬롯 또는 심볼)의 구간 (duration)을 USS와 다르게 설정

1.4.2.3.1. CSS를 위한 Y 구간이 USS를 위한 Y 구간보다 크게 혹은 작게 설정됨으로써, 각 UE에서 CSS, USS가 동시에 처리될 확률이 낮아질 수 있다.

1.5. X 슬롯들 내에서 Y 슬롯들 (=PDCCH monitoring slot)의 위치 설정

52.6GHz 이상의 NR 대역에서 도입된, 480kHz 및/또는 960kHz SCS을 위한 다중 슬롯 PDCCH 모니터링 동작은, X 슬롯들 및 Y 슬롯들을 통해 표현될 수 있다. X 및/또는 Y개의 연속된 슬롯들 단위로 다중 슬롯 PDCCH 모니터링의 BD/CCE 버짓 (budget, 혹은 BD/CCE 제한)이 정의된다. 또한, Y 슬롯들은 X 슬롯들 중 일부 슬롯들이며, X 슬롯들 중에서 Y 슬롯들에 포함되지 않는 슬롯에서는 PDCCH 모니터링 동작이 이루어지지 않는다.

다중 슬롯 PDCCH 모니터링 동작의 효율(e.g., UE의 power consumption)을 위해서는 X 슬롯들 내에서 Y 슬롯들의 위치를 적절히 설정해줄 필요가 있다. 예를 들어, 도 4는 960kHz SCS의 연속된 8개 슬롯들 대해서, X는 4 슬롯들로, Y는 2 슬롯들로 설정된 예시를 도식화한 것이다. 도 4에서 Y 슬롯들은 각 X 슬롯들을 구성하는 4개의 슬롯들 중에서, 첫 번째 슬롯부터 연속된 2개의 슬롯들로 구성된다.

도 4와 같이 Y 슬롯들의 위치가 설정된 UE는, X 슬롯들 중에서 세 번째 및 네 번째 슬롯들에서는 PDCCH 모니터링을 수행하지 않으며, 이를 통해 전력 소비를 줄일 수 있다. 그러나 UE에게 설정된 Y 슬롯들의 위치가 도 4와 달리 X 슬롯들 중에서 특정 위치로 고정되지 않고 X 슬롯들 마다 달라진다면, UE의 전력 소비가 감소되지 않을 수 있다. 또한, Y 슬롯들의 위치가 모든 X 슬롯들에 대해서 동일한 위치로 고정되는 경우라도, Y가 X에 근접할 정도로 큰 경우라면 UE의 전력 소비 감소 효과가 떨어질 수 있다. 예를 들어, Y가 3 슬롯들이면, Y가 2 슬롯들인 경우에 비해 더 많은 슬롯들 동안 UE는 PDCCH 모니터링 동작을 해야 한다. 또한, 도 5의 예시처럼, UE에게 할당된 셀, 캐리어 (Carrier) 및/또는 CC (component carrier) 별로 서로 다른 Y 슬롯들 위치를 설정받는 경우에도, X 슬롯들 중에서 UE가 PDCCH 모니터링을 하지 않음으로써 전력 소모를 줄일 수 있는 구간이, 현저하게 줄어들 수 있다.

1.5절에서는 480kHz 및 960kHz SCS을 위한 다중 슬롯 PDCCH 모니터링 동작에 있어서, X 슬롯들 내에서 Y 슬롯들의 위치를 설정하는 방법에 대해서 제안한다. 후술하는 각 방법들에서 Y 슬롯들의 위치는 임의의 X 슬롯들에서 동일할 수도 있고, 서로 다를 수도 있다. 또한, 후술하는 각 방법들에서 각 셀, 캐리어 및/또는 CC에 대한 X 슬롯들의 위치는 시간 도메인 상에서 서로 정렬되었다고 가정할 수 있으나, 제안 방법을 적용함에 있어서 반드시 이에 국한되지는 않는다. 또한, 후술하는 각 방법들에서 서로 다른 SCS 혹은 서로 다른 X값에 대해서도 (최소한) X slots의 시작 위치는 align되었다고 가정할 수 있으나, 제안 방법을 적용함에 있어서 반드시 이에 국한되지는 않는다.

1.5-1. Y 슬롯들 중 첫 슬롯은, X 슬롯들 중 특정 슬롯보다 시간 도메인 상에서 뒤에 위치하지 않도록 제한된다. 이에 대한 실시예로, Y 슬롯들 중 첫 슬롯 위치는 X/2-th 슬롯을 넘지 않도록 제한될 수 있다. 예를 들어, 960kHz SCS에 대해서 X가 8 슬롯들로 설정된 경우 (X slots은 {slot#n, slot#(n+1), ??, slot#(n+7)}로 이루어짐), Y 슬롯들 중 첫 슬롯의 위치는 4번째 슬롯을 넘지 않도록 설정된다. 따라서 X 슬롯들 중에서 첫 번째 내지 네 번째 슬롯들 중 하나에는 Y 슬롯들 중 첫 슬롯이 위치될 수 있지만, X 슬롯들 중에서 다섯 번째 내지 여덟 번째 슬롯들 중 하나에는 Y 슬롯들 중 첫 슬롯이 위치될 수 없다. 특정 슬롯의 위치는 SCS별로 및/또는 X의 크기 별로, 사전에 정의되거나 RRC등의 상위 레이어 시그널링으로 설정될 수 있다. 또한, 특정 슬롯의 위치는 SCS별로 및/또는 X의 크기별로, UE 능력으로서 UE가 기지국에 보고할 수 있다.

1.5-2. Y 슬롯들 중 마지막 슬롯은, X 슬롯들 중 특정 슬롯보다 시간 도메인 상에서 뒤에 위치하지 않도록 제한된다. 이에 대한 실시예로, Y 슬롯들 중 마지막 슬롯의 위치는 X/2-th 슬롯을 넘지 않도록 제한될 수 있다. 예를 들어, 960kHz SCS에 대해서 X가 8 슬롯들로 설정된 경우 (X slots은 {slot#n, slot#(n+1), ...., slot#(n+7)}로 이루어짐), Y 슬롯들 중 마지막 슬롯의 위치는 4번째 슬롯을 넘지 않도록 설정된다. 예를 들어, Y 슬롯들 중 첫 슬롯의 위치에 관계없이, Y 슬롯들 중 마지막 슬롯은 slot#n 혹은 slot#(n+1) 혹은 slot#(n+2) 혹은 slot#(n+3) 중에서 하나로 설정된다. 특정 슬롯의 위치는 SCS별로 및/또는 X의 크기 별로, 사전에 정의되거나 RRC등의 상위 레이어 시그널링으로 설정될 수 있다. 또한, 특정 슬롯의 위치는 SCS별로 및/또는 X의 크기별로, UE 능력으로서 UE가 기지국에 보고할 수 있다.

1.5-3. Y 슬롯들 중 첫 슬롯 의 위치에 따라서, Y 슬롯들 중 마지막 슬롯의 위치가 제한된다. 즉, Y 슬롯들 중 첫 슬롯이 slot#n 이라면, Y 슬롯들 중 마지막 슬롯은 slot#(n+M)보다 뒤에 위치하지 않도록 제한된다. 이 때, slot#n은 Y 슬롯들 중 첫 슬롯의 위치일수도 있고, Y 슬롯들 중 첫 슬롯이 위치할 수 있는 슬롯을 의미할 수도 있다. 예를 들어, Y=1인 경우에 Y는 slot#n부터 slot#(n+M)사이의 어디든 위치할 수 있다. M은 SCS별로 및/또는 X의 크기 별로, 사전에 정의되거나 RRC등의 상위 레이어 시그널링으로 설정될 수 있다. 또한, M은 SCS별로 및/또는 X의 크기별로, UE 능력으로서 UE가 기지국에 보고할 수 있다. M은 480kHz 및/또는 960kHz SCS에 대해서 X/2로 사전에 정의될 수도 있다. 이에 대한 실시예로, Y 슬롯들 중 첫 슬롯이 X 슬롯들 중에서 slot#n에 위치하는 경우에는, Y 슬롯들 중 마지막 슬롯은 slot#(n+1), slot#(n+2), ..., slot#(n+X/2)중에서 하나가 될 수 있다. Y 슬롯들 중 마지막 슬롯은 slot#(n+X/2+1) 혹은 그 뒤 슬롯이 될 수 없다. 예를 들어, 960kHz SCS에 대해서 X는 8 슬롯들로, M은 X/4으로 설정된 경우, Y 슬롯들 중 첫 슬롯이 X 슬롯들 중 첫 번째 슬롯이라면, Y 슬롯들 중 마지막 슬롯은 X 슬롯들 중 첫 번째, 두 번째 혹은 세 번째 슬롯이 될 수 있다.

1.5-4. 하나의 UE에게 설정된 셀, CC 및/또는 캐리어가 복수 개인 경우, 그 하나의 UE에게 설정된 모든 CC에 대한 Y의 위치는, 1.5-1, 1.5-2, 1.5-3 중 하나(혹은 둘 이상의 조합)에 의해 제한될 수 있다. UE에게 설정된 복수의 CC들에 대해서, 각 CC의 Y 위치 중에서 worst (즉, 가장 뒤에 있는) Y의 위치가, X 슬롯들 내의 슬롯 중 특정 슬롯보다 뒤에 오지 않도록 제한될 수 있다. 1.5-2를 예로 들어보면, 특정 UE에 대해서 CC개수는 3개, X는 8 슬롯들, Y 슬롯들 중 마지막 슬롯의 위치는 SCS에 관계없이 X/2=4로 설정된다면, CC#1에 대한 Y 슬롯들 중 마지막 슬롯의 위치는, X를 이루는 8개 슬롯들 중에서 네 번째 슬롯, 즉 slot#3보다 뒤에 올 수 없다. 이 제약은 CC#2 및 CC#3에도 동일하게 적용된다. 1.5-4는 CC별로 SCS 설정이 서로 다른 경우에도 적용될 수 있으며, 후술되는 1.5-5와 연동되어 X 슬롯들 내에서의 Y 슬롯들의 위치를 설정하는데 사용될 수도 있다.

1.5-5. 하나의 UE에게 2개 이상의 SCS들이 설정된 경우, 각각의 SCS에 대한 (혹은 각 SCS에 대해 설정된 각 X에 대한) Y의 위치가 설정될 수 있는 범위는, 각 SCS에 대한 X 슬롯들 내에서 동일한 비율이 되도록 제한될 수 있다. 서로 다른 SCS (및 그에 따른 슬롯 구간)이 섞여 있고, 각 SCS에 대해 설정된 X가 다른 경우에도, 각 SCS (및 이에 따른 각 X)에 대해 설정된 Y가 최대한 중첩되도록 그 위치가 제한될 수 있다. 예를 들어, 특정 UE에게 480kHz 및 960kHz의 SCS들이 설정되고, 480kHz SCS에 대해서는 X가 4 슬롯들로, 960kHz SCS에 대해서는 X가 8 슬롯들로 설정되었을 때, 도 6처럼 480kHz SCS에 대한 Y는 해당 X의 첫 2개 슬롯들으로 위치가 제한되고, 960kHz SCS에 대한 Y는 해당 X의 첫 4개 슬롯들로 위치가 제한될 수 있다.

이를 통해, UE는 혼합된(mixed) SCS 상황에서도 전력 소모 감소를 기대할 수 있다.

1.5-5절의 방법은 복수 개의 셀, 캐리어 및/또는 CC가 서로 다른 SCS들로 설정된 경우에도 사용될 수 있다. 또한, 1.5-5에서는 각 SCS에 대한 Y위치 제한 (혹은 설정)으로 1.5-1, 1.5-2, 1.5-3 중 한 가지(혹은 두 가지 이상의 조합)가 사용될 수도 있다. 1.5-5의 동작은 1.5-4와 같이 복수 개의 CC들에 대해 동일한 Y 위치 제한 (혹은 설정) 동작과 연동되어 사용될 수도 있다.

1.5-1 내지 1.5-5의 동작들은 사전에 설정된 후, 각 셀, 캐리어 및/또는 CC 별로, 혹은 SCS별로, 혹은 X별로, Y의 위치를 결정할 때 적용될 수 있다. 혹은 1.5-1 내지 1.5-5의 동작들은 각 캐리어 및/또는 CC 별로, 혹은 SCS별로, 혹은 X별로, Y의 위치 및/또는 사이즈가 설정되는 것과 무관하게 추가 제한 조건으로 사용될 수도 있다. 예를 들어, UE 능력 보고 및 네트워크 설정에 의해, X가 4 슬롯들로 설정된 후, Y가 X의 첫 슬롯부터 3개의 연속된 슬롯들 (즉, Y는 slot#n, slot#(n+1), slot#(n+2))으로 설정된 경우라도, 1.5-2에 의해 Y의 마지막 슬롯이 X의 두 번째 슬롯 이후로 설정될 수 없다는 제약 조건이 추가된다면, UE는 기지국 설정과 별개로 slot#n과 slot#(n+1)만을 Y 슬롯들로 간주(혹은 가정, 혹은 설정)하여 동작할 수 있다.

1.6. X 슬롯들 및 Y 슬롯들의 설정방법

480kHz 및/또는 960kHz SCS에 대한 다중 슬롯 PDCCH 모니터링 동작에 대해서, X 슬롯들 내에서 Y 슬롯들이 설정될 때, Y의 위치(즉, 첫 slot 위치 or 마지막 slot 위치), Y의 사이즈(즉, 첫 slot부터 마지막 slot까지의 연속된 slot개수), 그리고, 1.5 절의 Y에 대한 범위 제한 방법이 고려될 수 있다.

1.6-1. 480kHz SCS에 대한 X의 값 (즉, X slots의 slot개수)이 A로 설정되면, 960kHz SCS에 대한 X의 값은 2*A로 설정될 수 있다. 혹은 반대로 960kHz SCS에 대한 X가 B로 설정되면, 480kHz에 대한 X는 B/2로 설정될 수 있다.

1.6-2. 480kHz SCS에 대한 Y의 값 (즉, Y slots의 slot개수)이 C로 설정되면, 960kHz SCS에 대한 Y의 값은 2*C로 설정될 수 있다. 혹은 반대로 960kHz SCS에 대한 Y가 D로 설정되면, 480kHz SCS에 대한 Y는 D/2로 설정될 수 있다.

상기 1.5절 및 1.6절을 통해 설명된 동작들 중 하나 혹은 둘 이상의 조합을 이용함을 통해, X 슬롯들의 위치와 Y 슬롯들의 위치가 결정될 수 있다.

구현예

도 7은 본 발명의 실시예들에 따른 신호 모니터링 방법에 대한 흐름도이다.

도 7을 참조하면, 단말(UE)에 의해 수행되는 실시예는, SS/PBCH 블록 및 CORESET 멀티플렉싱 패턴을 설정하는 단계(S701), 상기 패턴에 기반하여 PDCCH를 모니터링하는 단계(S703)를 포함하여 구성될 수 있다.

PDCCH의 모니터링은, 1절을 통해 설명된 동작들 중 하나 이상에 기반하여 수행될 수 있다.

예를 들어, 1.1절에 의하면, SS/PBCH 블록 및 CORESET 멀티플렉싱 패턴은 패턴 1로 설정될 수 있다. 또한, PDCCH는 타입0 PDCCH CSS 세트 내에서 모니터링될 수 있다. 그리고, PDCCH는 두 개의 연속된 슬롯 그룹들의 첫 번째 슬롯들에서 모니터링될 수 있다. 하나의 슬롯 그룹이 G개의 연속된 슬롯들을 포함하면, PDCCH 모니터링 기회를 포함하는 두 개의 슬롯들 간의 간격은 G 슬롯 간격이 된다. G는 480 kHz SCS에서 4, 960 kHz SCS에서 8일 수 있다. 따라서, 타입 0 PDCCH를 모니터링하기 위한 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS에서 4 슬롯 간격, 960 kHz SCS에서 8 슬롯 간격일 수 있다.

1.1절의 동작은, 면허 대역 및/또는 비면허 대역 모두에서 수행될 수 있다. 비면허 대역은 공유 스펙트럼으로 지칭될 수 있다. 공유 스펙트럼 채널 접속 동작 (operation with shared spectrum channel access)에 기반한 단말이 PDCCH를 모니터링하는 경우(즉, 비면허 대역 동작), 슬롯 간격은 후보 SS/PBCH 블록에 대해 설정된다. 공유 스펙트럼 채널 접속 동작 (operation without shared spectrum channel access)을 수행하지 않는 단말이 PDCCH를 모니터링하는 경우(즉, 면허 대역 동작), 슬롯 간격은 SS/PBCH 블록에 대해 설정된다.

1.2절 내지 1.6절을 참조하면, PDCCH의 모니터링은 X 슬롯들 및 Y 슬롯들의 설정을 통해 수행될 수 있다. 표 7을 참조하면, 연속된 X 슬롯들을 제1 슬롯 그룹, 연속된 Y 슬롯들을 제2 슬롯 그룹이라 할 때, 각 제1 슬롯 그룹들은 연속적(consecutive)이며 서로 중첩되지 않을(non-overlapping) 수 있다. 또한, 제1 슬롯 그룹 하나 당 제2 슬롯 그룹 하나가 포함된다. 본 명세서의 1절이 480kHz, 960kHz SCS의 경우 심볼 길이가 짧아짐을 고려하여 제안되는 다중 슬롯 PDCCH모니터링에 대한 것이므로, 제1 슬롯 그룹들 및 제2 슬롯 그룹들은 480kHz 및/또는 960kHz SCS에 대해 설정될 수 있다.

1.2-1절을 참조하면, 제1 슬롯 그룹 및 제2 슬롯 그룹은 적어도 하나의 PDCCH MO를 포함할 수 있다. 따라서, 제1 슬롯 그룹들에 포함된 X 슬롯들 중 적어도 하나에서 PDCCH가 모니터링될 수 있다. 또한, 제2 슬롯 그룹들에 포함된 Y 슬롯들 중 적어도 하나에서 PDCCH가 모니터링될 수도 있다.

1.3절을 참조하면, CSS 및/또는 USS를 위해 X 가 설정될 수 있으므로, 타입 0 PDCCH CSS 세트를 위해 설정되는 두 슬롯들 중 하나는, 제1 슬롯 그룹 내에 포함될 수 있다. 1.1절에 의하면 타입 0 PDCCH CSS 세트를 위해 설정되는 두 슬롯들은 서로 다른 슬롯 그룹에 속하므로, 두 슬롯들은 두 개의 제1 슬롯 그룹들에 하나씩 포함될 수 있다.

1.3.3.1절에 의하면, X 슬롯들은 CSS 및/또는 USS를 위해 설정될 수 있다. X 슬롯들을 통해 구분되는 SS 세트를 제1 SS 세트라 하면, 제1 SS 세트는 CSS 또는 USS 세트일 수 있다. 또한, 1.3.3.2절 및 1.3.3.3절에 의하면, X 슬롯들에 대한 SS 세트 제한과 별개로, Y 슬롯들이 CSS 및/또는 USS를 위해 설정될 수 있다. Y 슬롯들을 통해 구분되는 SS 세트를 제2 SS 세트라 하면, 제2 SS 세트는 CSS 세트 또는 USS 세트일 수 있다.

또한, 1.3.2.2.2절에 의하면, X 슬롯 그룹 (제1 슬롯 그룹) 내에 1개의 Y (1개의 제2 슬롯 그룹)이 포함되는 경우, 인접한 두 개의 Y들 (두 개의 제2 슬롯 그룹들)에 대해서, 이전 Y (이전 제2 슬롯 그룹)의 마지막 슬롯과 다음 Y (다음 제2 슬롯 그룹)의 첫 슬롯 (시작 슬롯) 간의 간격은 X-Y개 슬롯으로 설정될 수 있다. 인접한 두 개의 제2 슬롯들 중 이전 제2 슬롯 그룹의 마지막 슬롯과 다음 제2 슬롯 그룹의 시작 슬롯 간의 간격이 X-Y 슬롯 간격이므로, 이전 제2 슬롯 그룹의 시작 슬롯과 다음 제2 슬롯 그룹의 시작 슬롯 간의 간격은 X 슬롯 간격이 된다.

도 7과 관련하여 설명된 동작에 더하여, 도 1 내지 도 3를 통해 설명한 동작들 및/또는 1절에서 설명된 동작들 중 하나 이상이 결합되어 추가로 수행될 수 있다.

본 발명이 적용되는 통신 시스템 예

이로 제한되는 것은 아니지만, 본 문서에 개시된 본 발명의 다양한 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 기기들간에 무선 통신/연결(예, 5G)을 필요로 하는 다양한 분야에 적용될 수 있다.

이하, 도면을 참조하여 보다 구체적으로 예시한다. 이하의 도면/설명에서 동일한 도면 부호는 다르게 기술하지 않는 한, 동일하거나 대응되는 하드웨어 블록, 소프트웨어 블록 또는 기능 블록을 예시할 수 있다.

도 8는 본 발명에 적용되는 통신 시스템(1)을 예시한다.

도 8를 참조하면, 본 발명에 적용되는 통신 시스템(1)은 무선 기기, 기지국 및 네트워크를 포함한다. 여기서, 무선 기기는 무선 접속 기술(예, 5G NR(New RAT), LTE(Long Term Evolution))을 이용하여 통신을 수행하는 기기를 의미하며, 통신/무선/5G 기기로 지칭될 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(100a), 차량(100b-1, 100b-2), XR(eXtended Reality) 기기(100c), 휴대 기기(Hand-held device)(100d), 가전(100e), IoT(Internet of Thing) 기기(100f), AI기기/서버(400)를 포함할 수 있다. 예를 들어, 차량은 무선 통신 기능이 구비된 차량, 자율 주행 차량, 차량간 통신을 수행할 수 있는 차량 등을 포함할 수 있다. 여기서, 차량은 UAV(Unmanned Aerial Vehicle)(예, 드론)를 포함할 수 있다. XR 기기는 AR(Augmented Reality)/VR(Virtual Reality)/MR(Mixed Reality) 기기를 포함하며, HMD(Head-Mounted Device), 차량에 구비된 HUD(Head-Up Display), 텔레비전, 스마트폰, 컴퓨터, 웨어러블 디바이스, 가전 기기, 디지털 사이니지(signage), 차량, 로봇 등의 형태로 구현될 수 있다. 휴대 기기는 스마트폰, 스마트패드, 웨어러블 기기(예, 스마트워치, 스마트글래스), 컴퓨터(예, 노트북 등) 등을 포함할 수 있다. 가전은 TV, 냉장고, 세탁기 등을 포함할 수 있다. IoT 기기는 센서, 스마트미터 등을 포함할 수 있다. 예를 들어, 기지국, 네트워크는 무선 기기로도 구현될 수 있으며, 특정 무선 기기(200a)는 다른 무선 기기에게 기지국/네트워크 노드로 동작할 수도 있다.

무선 기기(100a~100f)는 기지국(200)을 통해 네트워크(300)와 연결될 수 있다. 무선 기기(100a~100f)에는 AI(Artificial Intelligence) 기술이 적용될 수 있으며, 무선 기기(100a~100f)는 네트워크(300)를 통해 AI 서버(400)와 연결될 수 있다. 네트워크(300)는 3G 네트워크, 4G(예, LTE) 네트워크 또는 5G(예, NR) 네트워크 등을 이용하여 구성될 수 있다. 무선 기기(100a~100f)는 기지국(200)/네트워크(300)를 통해 서로 통신할 수도 있지만, 기지국/네트워크를 통하지 않고 직접 통신(e.g. 사이드링크 통신(sidelink communication))할 수도 있다. 예를 들어, 차량들(100b-1, 100b-2)은 직접 통신(e.g. V2V(Vehicle to Vehicle)/V2X(Vehicle to everything) communication)을 할 수 있다. 또한, IoT 기기(예, 센서)는 다른 IoT 기기(예, 센서) 또는 다른 무선 기기(100a~100f)와 직접 통신을 할 수 있다.

무선 기기(100a~100f)/기지국(200), 기지국(200)/기지국(200) 간에는 무선 통신/연결(150a, 150b, 150c)이 이뤄질 수 있다. 여기서, 무선 통신/연결은 상향/하향링크 통신(150a)과 사이드링크 통신(150b)(또는, D2D 통신), 기지국간 통신(150c)(e.g. relay, IAB(Integrated Access Backhaul)과 같은 다양한 무선 접속 기술(예, 5G NR)을 통해 이뤄질 수 있다. 무선 통신/연결(150a, 150b, 150c)을 통해 무선 기기와 기지국/무선 기기, 기지국과 기지국은 서로 무선 신호를 송신/수신할 수 있다. 예를 들어, 무선 통신/연결(150a, 150b, 150c)은 다양한 물리 채널을 통해 신호를 송신/수신할 수 있다. 이를 위해, 본 발명의 다양한 제안들에 기반하여, 무선 신호의 송신/수신을 위한 다양한 구성정보 설정 과정, 다양한 신호 처리 과정(예, 채널 인코딩/디코딩, 변조/복조, 자원 매핑/디매핑 등), 자원 할당 과정 등 중 적어도 일부가 수행될 수 있다.

본 발명이 적용되는 무선 기기 예

도 9은 본 발명에 적용될 수 있는 무선 기기를 예시한다.

도 9을 참조하면, 제1 무선 기기(100)와 제2 무선 기기(200)는 다양한 무선 접속 기술(예, LTE, NR)을 통해 무선 신호를 송수신할 수 있다. 여기서, {제1 무선 기기(100), 제2 무선 기기(200)}은 도 8의 {무선 기기(100x), 기지국(200)} 및/또는 {무선 기기(100x), 무선 기기(100x)}에 대응할 수 있다.

제1 무선 기기(100)는 하나 이상의 프로세서(102) 및 하나 이상의 메모리(104)를 포함하며, 추가적으로 하나 이상의 송수신기(106) 및/또는 하나 이상의 안테나(108)을 더 포함할 수 있다. 프로세서(102)는 메모리(104) 및/또는 송수신기(106)를 제어하며, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(102)는 메모리(104) 내의 정보를 처리하여 제1 정보/신호를 생성한 뒤, 송수신기(106)을 통해 제1 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(102)는 송수신기(106)를 통해 제2 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제2 정보/신호의 신호 처리로부터 얻은 정보를 메모리(104)에 저장할 수 있다. 메모리(104)는 프로세서(102)와 연결될 수 있고, 프로세서(102)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(104)는 프로세서(102)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(102)와 메모리(104)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(106)는 프로세서(102)와 연결될 수 있고, 하나 이상의 안테나(108)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(106)는 송신기 및/또는 수신기를 포함할 수 있다. 송수신기(106)는 RF(Radio Frequency) 유닛과 혼용될 수 있다. 본 발명에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.

제2 무선 기기(200)는 하나 이상의 프로세서(202), 하나 이상의 메모리(204)를 포함하며, 추가적으로 하나 이상의 송수신기(206) 및/또는 하나 이상의 안테나(208)를 더 포함할 수 있다. 프로세서(202)는 메모리(204) 및/또는 송수신기(206)를 제어하며, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(202)는 메모리(204) 내의 정보를 처리하여 제3 정보/신호를 생성한 뒤, 송수신기(206)를 통해 제3 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(202)는 송수신기(206)를 통해 제4 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제4 정보/신호의 신호 처리로부터 얻은 정보를 메모리(204)에 저장할 수 있다. 메모리(204)는 프로세서(202)와 연결될 수 있고, 프로세서(202)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(204)는 프로세서(202)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(202)와 메모리(204)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(206)는 프로세서(202)와 연결될 수 있고, 하나 이상의 안테나(208)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(206)는 송신기 및/또는 수신기를 포함할 수 있다 송수신기(206)는 RF 유닛과 혼용될 수 있다. 본 발명에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.

이하, 무선 기기(100, 200)의 하드웨어 요소에 대해 보다 구체적으로 설명한다. 이로 제한되는 것은 아니지만, 하나 이상의 프로토콜 계층이 하나 이상의 프로세서(102, 202)에 의해 구현될 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 계층(예, PHY, MAC, RLC, PDCP, RRC, SDAP와 같은 기능적 계층)을 구현할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 하나 이상의 PDU(Protocol Data Unit) 및/또는 하나 이상의 SDU(Service Data Unit)를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 메시지, 제어정보, 데이터 또는 정보를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 포함하는 신호(예, 베이스밴드 신호)를 생성하여, 하나 이상의 송수신기(106, 206)에게 제공할 수 있다. 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)로부터 신호(예, 베이스밴드 신호)를 수신할 수 있고, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 획득할 수 있다.

하나 이상의 프로세서(102, 202)는 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 또는 마이크로 컴퓨터로 지칭될 수 있다. 하나 이상의 프로세서(102, 202)는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있다. 일 예로, 하나 이상의 ASIC(Application Specific Integrated Circuit), 하나 이상의 DSP(Digital Signal Processor), 하나 이상의 DSPD(Digital Signal Processing Device), 하나 이상의 PLD(Programmable Logic Device) 또는 하나 이상의 FPGA(Field Programmable Gate Arrays)가 하나 이상의 프로세서(102, 202)에 포함될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있고, 펌웨어 또는 소프트웨어는 모듈, 절차, 기능 등을 포함하도록 구현될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 수행하도록 설정된 펌웨어 또는 소프트웨어는 하나 이상의 프로세서(102, 202)에 포함되거나, 하나 이상의 메모리(104, 204)에 저장되어 하나 이상의 프로세서(102, 202)에 의해 구동될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 코드, 명령어 및/또는 명령어의 집합 형태로 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있다.

하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 다양한 형태의 데이터, 신호, 메시지, 정보, 프로그램, 코드, 지시 및/또는 명령을 저장할 수 있다. 하나 이상의 메모리(104, 204)는 ROM, RAM, EPROM, 플래시 메모리, 하드 드라이브, 레지스터, 캐쉬 메모리, 컴퓨터 판독 저장 매체 및/또는 이들의 조합으로 구성될 수 있다. 하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)의 내부 및/또는 외부에 위치할 수 있다. 또한, 하나 이상의 메모리(104, 204)는 유선 또는 무선 연결과 같은 다양한 기술을 통해 하나 이상의 프로세서(102, 202)와 연결될 수 있다.

하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치에게 본 문서의 방법들 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 전송할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치로부터 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 수신할 수 있다. 예를 들어, 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 무선 신호를 송수신할 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치에게 사용자 데이터, 제어 정보 또는 무선 신호를 전송하도록 제어할 수 있다. 또한, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치로부터 사용자 데이터, 제어 정보 또는 무선 신호를 수신하도록 제어할 수 있다. 또한, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)와 연결될 수 있고, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)를 통해 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 송수신하도록 설정될 수 있다. 본 문서에서, 하나 이상의 안테나는 복수의 물리 안테나이거나, 복수의 논리 안테나(예, 안테나 포트)일 수 있다. 하나 이상의 송수신기(106, 206)는 수신된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 하나 이상의 프로세서(102, 202)를 이용하여 처리하기 위해, 수신된 무선 신호/채널 등을 RF 밴드 신호에서 베이스밴드 신호로 변환(Convert)할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)를 이용하여 처리된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 베이스밴드 신호에서 RF 밴드 신호로 변환할 수 있다. 이를 위하여, 하나 이상의 송수신기(106, 206)는 (아날로그) 오실레이터 및/또는 필터를 포함할 수 있다.

본 발명이 적용되는 무선 기기 활용 예

도 10는 본 발명에 적용되는 무선 기기의 다른 예를 나타낸다. 무선 기기는 사용-예/서비스에 따라 다양한 형태로 구현될 수 있다(도 8 참조).

도 10를 참조하면, 무선 기기(100, 200)는 도 9의 무선 기기(100,200)에 대응하며, 다양한 요소(element), 성분(component), 유닛/부(unit), 및/또는 모듈(module)로 구성될 수 있다. 예를 들어, 무선 기기(100, 200)는 통신부(110), 제어부(120), 메모리부(130) 및 추가 요소(140)를 포함할 수 있다. 통신부는 통신 회로(112) 및 송수신기(들)(114)을 포함할 수 있다. 예를 들어, 통신 회로(112)는 도 9의 하나 이상의 프로세서(102,202) 및/또는 하나 이상의 메모리(104,204) 를 포함할 수 있다. 예를 들어, 송수신기(들)(114)는 도 9의 하나 이상의 송수신기(106,206) 및/또는 하나 이상의 안테나(108,208)을 포함할 수 있다. 제어부(120)는 통신부(110), 메모리부(130) 및 추가 요소(140)와 전기적으로 연결되며 무선 기기의 제반 동작을 제어한다. 예를 들어, 제어부(120)는 메모리부(130)에 저장된 프로그램/코드/명령/정보에 기반하여 무선 기기의 전기적/기계적 동작을 제어할 수 있다. 또한, 제어부(120)는 메모리부(130)에 저장된 정보를 통신부(110)을 통해 외부(예, 다른 통신 기기)로 무선/유선 인터페이스를 통해 전송하거나, 통신부(110)를 통해 외부(예, 다른 통신 기기)로부터 무선/유선 인터페이스를 통해 수신된 정보를 메모리부(130)에 저장할 수 있다.

추가 요소(140)는 무선 기기의 종류에 따라 다양하게 구성될 수 있다. 예를 들어, 추가 요소(140)는 파워 유닛/배터리, 입출력부(I/O unit), 구동부 및 컴퓨팅부 중 적어도 하나를 포함할 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(도 8, 100a), 차량(도 8, 100b-1, 100b-2), XR 기기(도 8, 100c), 휴대 기기(도 8, 100d), 가전(도 8, 100e), IoT 기기(도 8, 100f), 디지털 방송용 단말, 홀로그램 장치, 공공 안전 장치, MTC 장치, 의료 장치, 핀테크 장치(또는 금융 장치), 보안 장치, 기후/환경 장치, AI 서버/기기(도 8, 400), 기지국(도 8, 200), 네트워크 노드 등의 형태로 구현될 수 있다. 무선 기기는 사용-예/서비스에 따라 이동 가능하거나 고정된 장소에서 사용될 수 있다.

도 10에서 무선 기기(100, 200) 내의 다양한 요소, 성분, 유닛/부, 및/또는 모듈은 전체가 유선 인터페이스를 통해 상호 연결되거나, 적어도 일부가 통신부(110)를 통해 무선으로 연결될 수 있다. 예를 들어, 무선 기기(100, 200) 내에서 제어부(120)와 통신부(110)는 유선으로 연결되며, 제어부(120)와 제1 유닛(예, 130, 140)은 통신부(110)를 통해 무선으로 연결될 수 있다. 또한, 무선 기기(100, 200) 내의 각 요소, 성분, 유닛/부, 및/또는 모듈은 하나 이상의 요소를 더 포함할 수 있다. 예를 들어, 제어부(120)는 하나 이상의 프로세서 집합으로 구성될 수 있다. 예를 들어, 제어부(120)는 통신 제어 프로세서, 어플리케이션 프로세서(Application processor), ECU(Electronic Control Unit), 그래픽 처리 프로세서, 메모리 제어 프로세서 등의 집합으로 구성될 수 있다. 다른 예로, 메모리부(130)는 RAM(Random Access Memory), DRAM(Dynamic RAM), ROM(Read Only Memory), 플래시 메모리(flash memory), 휘발성 메모리(volatile memory), 비-휘발성 메모리(non-volatile memory) 및/또는 이들의 조합으로 구성될 수 있다.

본 발명이 적용되는 차량 또는 자율 주행 차량 예

도 11는 본 발명에 적용되는 차량 또는 자율 주행 차량을 예시한다. 차량 또는 자율 주행 차량은 이동형 로봇, 차량, 기차, 유/무인 비행체(Aerial Vehicle, AV), 선박 등으로 구현될 수 있다.

도 11를 참조하면, 차량 또는 자율 주행 차량(100)은 안테나부(108), 통신부(110), 제어부(120), 구동부(140a), 전원공급부(140b), 센서부(140c) 및 자율 주행부(140d)를 포함할 수 있다. 안테나부(108)는 통신부(110)의 일부로 구성될 수 있다. 블록 110/130/140a~140d는 각각 도 10의 블록 110/130/140에 대응한다.

통신부(110)는 다른 차량, 기지국(e.g. 기지국, 노변 기지국(Road Side unit) 등), 서버 등의 외부 기기들과 신호(예, 데이터, 제어 신호 등)를 송수신할 수 있다. 제어부(120)는 차량 또는 자율 주행 차량(100)의 요소들을 제어하여 다양한 동작을 수행할 수 있다. 제어부(120)는 ECU(Electronic Control Unit)를 포함할 수 있다. 구동부(140a)는 차량 또는 자율 주행 차량(100)을 지상에서 주행하게 할 수 있다. 구동부(140a)는 엔진, 모터, 파워 트레인, 바퀴, 브레이크, 조향 장치 등을 포함할 수 있다. 전원공급부(140b)는 차량 또는 자율 주행 차량(100)에게 전원을 공급하며, 유/무선 충전 회로, 배터리 등을 포함할 수 있다. 센서부(140c)는 차량 상태, 주변 환경 정보, 사용자 정보 등을 얻을 수 있다. 센서부(140c)는 IMU(inertial measurement unit) 센서, 충돌 센서, 휠 센서(wheel sensor), 속도 센서, 경사 센서, 중량 감지 센서, 헤딩 센서(heading sensor), 포지션 모듈(position module), 차량 전진/후진 센서, 배터리 센서, 연료 센서, 타이어 센서, 스티어링 센서, 온도 센서, 습도 센서, 초음파 센서, 조도 센서, 페달 포지션 센서 등을 포함할 수 있다. 자율 주행부(140d)는 주행중인 차선을 유지하는 기술, 어댑티브 크루즈 컨트롤과 같이 속도를 자동으로 조절하는 기술, 정해진 경로를 따라 자동으로 주행하는 기술, 목적지가 설정되면 자동으로 경로를 설정하여 주행하는 기술 등을 구현할 수 있다.

일 예로, 통신부(110)는 외부 서버로부터 지도 데이터, 교통 정보 데이터 등을 수신할 수 있다. 자율 주행부(140d)는 획득된 데이터를 기반으로 자율 주행 경로와 드라이빙 플랜을 생성할 수 있다. 제어부(120)는 드라이빙 플랜에 따라 차량 또는 자율 주행 차량(100)이 자율 주행 경로를 따라 이동하도록 구동부(140a)를 제어할 수 있다(예, 속도/방향 조절). 자율 주행 도중에 통신부(110)는 외부 서버로부터 최신 교통 정보 데이터를 비/주기적으로 획득하며, 주변 차량으로부터 주변 교통 정보 데이터를 획득할 수 있다. 또한, 자율 주행 도중에 센서부(140c)는 차량 상태, 주변 환경 정보를 획득할 수 있다. 자율 주행부(140d)는 새로 획득된 데이터/정보에 기반하여 자율 주행 경로와 드라이빙 플랜을 갱신할 수 있다. 통신부(110)는 차량 위치, 자율 주행 경로, 드라이빙 플랜 등에 관한 정보를 외부 서버로 전달할 수 있다. 외부 서버는 차량 또는 자율 주행 차량들로부터 수집된 정보에 기반하여, AI 기술 등을 이용하여 교통 정보 데이터를 미리 예측할 수 있고, 예측된 교통 정보 데이터를 차량 또는 자율 주행 차량들에게 제공할 수 있다.

본 발명은 본 발명의 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

상술된 바와 같이 본 발명은 다양한 무선 통신 시스템에 적용될 수 있다.

Claims

무선 통신 시스템에서 단말(UE)이 제어 신호 신호를 모니터링하는 방법에 있어서,
SS/PBCH (synchronization signals and physical broadcast channel) 블록 및 CORESET (control resource set) 멀티플렉싱 패턴을 패턴 1로 설정하는 단계; 및
상기 패턴 1에 기반하여, 두 슬롯들 상의 타입0 PDCCH (physical downlink control channel) CSS (common search space) 세트 내에서 PDCCH를 모니터링하는 단계; 를 포함하며,
상기 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS (subcarrier spacing)에 기반하여 4 슬롯 간격, 960 kHz SCS에 기반하여 8 슬롯 간격인,
신호 모니터링 방법.
제1항에 있어서,
상기 슬롯 간격은, 공유 스펙트럼 채널 접속 동작에 기반하여, 후보 SS/PBCH 블록에 대해 설정되는,
신호 모니터링 방법.
제1항에 있어서,
상기 슬롯 간격은, 상기 단말이 공유 스펙트럼 채널 접속 없이 상기 PDCCH를 모니터링함에 기반하여, SS/PBCH 블록에 대해 설정되는,
신호 모니터링 방법.
제1항에 있어서,
상기 타입0 PDCCH CSS 세트를 위한 두 슬롯들 중 하나는, 연속된 X 슬롯들로 구성된 제1 슬롯 그룹 내에 포함되는,
신호 모니터링 방법.
제4항에 있어서,
상기 X 슬롯들 중 하나에서 제1 SS (search space) 세트 내의 PDCCH가 모니터링되는,
신호 모니터링 방법.
제5항에 있어서,
상기 제1 SS 세트는 CSS 세트인,
신호 모니터링 방법.
제5항에 있어서,
상기 제1 슬롯 그룹은, 제2 SS 세트 내에서 PDCCH를 모니터링하기 위한, 연속된 Y 슬롯들로 구성된 제2 슬롯 그룹을 포함하는,
신호 모니터링 방법.
제7항에 있어서,
상기 모니터링은, 상기 480 kHz SCS (subcarrier spacing) 또는 상기 960 kHz SCS에 대해, 상기 제1 슬롯 그룹을 포함하는 복수의 제1 슬롯 그룹들 및 상기 제2 슬롯 그룹을 포함하는 복수의 제2 슬롯 그룹들에 기반하여 수행되며,
상기 제1 슬롯 그룹 하나 당 상기 제2 슬롯 그룹 하나가 포함되는,
신호 모니터링 방법.
제8항에 있어서,
상기 복수의 제2 슬롯 그룹들 중 인접한 두 제2 슬롯 그룹들의 시작 슬롯들 간의 간격은, X 슬롯 간격인,
신호 모니터링 방법.
제7항에 있어서,
상기 Y 슬롯들 중 하나에서 상기 제2 SS 세트 내의 PDCCH가 모니터링되는,
신호 모니터링 방법.
제10항에 있어서,
상기 제2 SS 세트는 CSS 세트인,
신호 모니터링 방법.
제10항에 있어서,
상기 제2 SS 세트는 USS (UE-specific search space) 세트인,
신호 모니터링 방법.
무선 통신 시스템에서 신호를 모니터링하기 위한 단말에 있어서,
적어도 하나의 트랜시버;
적어도 하나의 프로세서; 및
상기 적어도 하나의 프로세서에 동작 가능하도록 연결되고, 실행될 경우 상기 적어도 하나의 프로세서가 특정 동작을 수행하도록 하는 명령들(instructions)을 저장하는 적어도 하나의 메모리; 를 포함하고,
상기 특정 동작은,
SS/PBCH (synchronization signals and physical broadcast channel) 블록 및 CORESET (control resource set) 멀티플렉싱 패턴을 패턴 1로 설정하는 단계; 및
상기 패턴 1에 기반하여, 두 슬롯들 상의 타입0 PDCCH (physical downlink control channel) CSS (common search space) 세트 내에서 PDCCH를 모니터링하는 단계; 를 포함하며,
상기 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS (subcarrier spacing)에 기반하여 4 슬롯 간격, 960 kHz SCS에 기반하여 8 슬롯 간격인,
단말.
단말을 위한 장치에 있어서,
적어도 하나의 프로세서; 및
상기 적어도 하나의 프로세서와 동작 가능하게 연결되고, 실행될 때, 상기 적어도 하나의 프로세서가 동작을 수행하도록 하는 적어도 하나의 컴퓨터 메모리를 포함하며, 상기 동작은:
SS/PBCH (synchronization signals and physical broadcast channel) 블록 및 CORESET (control resource set) 멀티플렉싱 패턴을 패턴 1로 설정하는 단계; 및
상기 패턴 1에 기반하여, 두 슬롯들 상의 타입0 PDCCH (physical downlink control channel) CSS (common search space) 세트 내에서 PDCCH를 모니터링하는 단계; 를 포함하며,
상기 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS (subcarrier spacing)에 기반하여 4 슬롯 간격, 960 kHz SCS에 기반하여 8 슬롯 간격인,
장치.
적어도 하나의 프로세서가 동작을 수행하도록 하는 적어도 하나의 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능한 비휘발성 저장 매체로서, 상기 동작은:
SS/PBCH (synchronization signals and physical broadcast channel) 블록 및 CORESET (control resource set) 멀티플렉싱 패턴을 패턴 1로 설정하는 단계; 및
상기 패턴 1에 기반하여, 두 슬롯들 상의 타입0 PDCCH (physical downlink control channel) CSS (common search space) 세트 내에서 PDCCH를 모니터링하는 단계; 를 포함하며,
상기 두 슬롯들 사이의 슬롯 간격은, 480 kHz SCS (subcarrier spacing)에 기반하여 4 슬롯 간격, 960 kHz SCS에 기반하여 8 슬롯 간격인,
저장 매체.