KR20230129995A - 성상도 성형을 위한 인터리버 - Google Patents

성상도 성형을 위한 인터리버 Download PDF

Info

Publication number
KR20230129995A
KR20230129995A KR1020237022775A KR20237022775A KR20230129995A KR 20230129995 A KR20230129995 A KR 20230129995A KR 1020237022775 A KR1020237022775 A KR 1020237022775A KR 20237022775 A KR20237022775 A KR 20237022775A KR 20230129995 A KR20230129995 A KR 20230129995A
Authority
KR
South Korea
Prior art keywords
sequence
symbols
amplitude
bits
interleaver
Prior art date
Application number
KR1020237022775A
Other languages
English (en)
Inventor
리앙밍 우
케신 샤오
창롱 쑤
지안 리
강치 리우
루이밍 젱
오리 쉔탈
하오 쑤
토마스 조셉 리차드슨
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230129995A publication Critical patent/KR20230129995A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3411—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power reducing the peak to average power ratio or the mean power of the constellation; Arrangements for increasing the shape gain of a signal set

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 개시내용의 양상들은 변조와 관련하여 확률적 성상도 성형에 따라 구성된 파형을 이용한 무선 통신에 관한 것이다. 무선 송신 디바이스는 확률적 진폭 성형을 위해 구성된 DM(distribution matchinger)을 사용하여 정보 비트들의 시퀀스로부터 진폭 심벌들의 시퀀스를 결정할 수 있다. 디바이스는 진폭 심벌들의 시퀀스의 적어도 일부에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 추가로 적용할 수 있다. 그리고 디바이스는 인코딩된 정보 블록에 기반하여 송신을 위한 출력 심벌들의 시퀀스를 생성할 수 있다. 다양한 예들에서, 디바이스는, 출력 심벌들의 시퀀스의 생성을 위해, 진폭 심벌들의 시퀀스, 정보 블록, 인코딩된 정보 블록, 또는 진폭 심벌들의 시퀀스와 인코딩된 정보 블록의 조합 중 하나 이상에 인터리빙을 적용할 수 있다. 다른 양상들, 실시예들 및 특징들이 또한 청구되고 설명된다.

Description

성상도 성형을 위한 인터리버
[0001] 아래에서 논의되는 기술은 일반적으로 무선 통신 시스템들에 관한 것으로, 보다 구체적으로는 정보를 반송하기 위한 변조와 관련하여 확률적 성상도 성형을 이용하는 파형의 생성에 관한 것이다.
[0002] 많은 현대의 무선 통신 시스템들은, 일반적으로 QAM(quadrature amplitude modulation)으로 알려진 변조 형태를 이용한다. QAM은 정보의 이진 디지트(digit)들(비트들)을 반송하기 위한 효과적인 기법이며, 여기서 n 비트의 심벌은 주어진 캐리어 주파수(예컨대, 서브캐리어 또는 톤(tone))에서 2개의 90° 위상 차(out-of-phase) 정현파 신호들(예컨대, 직교 또는 직각 신호들)의 송신에 의해 표현된다. 그러나 균일한 비트 확률을 갖는 통상적인 그리드형(grid-like) 성상도를 갖는 QAM의 사용은, 섀넌(Shannon) 용량을 충족시키는 데 실패한 달성 가능 용량으로 제한되는 것으로 경험적으로 입증되었다. 모바일 광대역 액세스에 대한 요구가 계속해서 증가함에 따라, 모바일 광대역 액세스에 대한 증가하고 있는 요구를 충족시키는 것은 물론, 모바일 통신들에 대한 사용자 경험도 발전 및 향상시키기 위해 무선 통신 기술들을 발전시키기 위한 연구 및 개발이 계속되고 있다.
[0003] 다음은 본 개시내용의 하나 이상의 양상들의 기본적인 이해를 제공하기 위해 이러한 양상들의 간단한 요약을 제시한다. 이 요약은 본 개시내용의 고려되는 모든 특징들의 포괄적인 개요가 아니며, 본 개시내용의 모든 양상들의 주요 또는 핵심 엘리먼트들을 식별하지도, 본 개시내용의 임의의 또는 모든 양상들의 범위를 기술하지도 않는 것으로 의도된다. 그 유일한 목적은 본 개시내용의 하나 이상의 양상들의 일부 개념들을 뒤에 제시되는 보다 상세한 설명에 대한 서론으로서 간단한 형태로 제시하는 것이다.
[0004] 일례에서, 무선 통신 방법이 개시된다. 이 방법은, 확률적 진폭 성형을 위해 구성된 분포 정합기(distribution matcher)를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정하는 단계; 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용하는 단계; 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 생성하는 단계; 및 출력 심벌들의 시퀀스의 생성을 위해, 진폭 심벌들의 시퀀스, 정보 블록, 인코딩된 정보 블록, 또는 진폭 심벌들의 시퀀스와 인코딩된 정보 블록의 조합 중 하나 이상에 인터리빙(interleaving)을 적용하는 단계를 포함한다.
[0005] 다른 예에서, 방법의 동작들을 수행하기 위한 수단이 개시되며, 이 방법은, 확률적 진폭 성형을 위해 구성된 분포 정합기를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정하는 단계; 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용하는 단계; 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 생성하는 단계; 및 출력 심벌들의 시퀀스의 생성을 위해, 진폭 심벌들의 시퀀스, 정보 블록, 인코딩된 정보 블록, 또는 진폭 심벌들의 시퀀스와 인코딩된 정보 블록의 조합 중 하나 이상에 인터리빙을 적용하는 단계를 포함한다.
[0006] 다른 예에서, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하고; 패리티(parity) 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고; 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하고; 출력 심벌들의 시퀀스를 생성하기 위해, 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하고; 그리고 트랜시버를 통해, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 방법이 개시된다.
[0007] 다른 예에서, 무선 통신을 위한 장치가 개시되며, 이 장치는, 프로세서; 프로세서에 통신 가능하게 결합된 트랜시버; 및 프로세서에 통신 가능하게 결합된 메모리를 포함하고, 프로세서 및 메모리는, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하고; 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고; 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하고; 출력 심벌들의 시퀀스를 생성하기 위해, 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하고; 그리고 트랜시버를 통해, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하도록 구성된다.
[0008] 다른 예에서, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고; 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 시퀀스를 인터리빙하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하고; 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고; 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 부호 비트들의 시퀀스를 인터리빙하고; 출력 심벌들의 시퀀스를 형성하기 위해, 인터리빙된 진폭 심벌들의 시퀀스와 인터리빙된 부호 비트들의 시퀀스를 조합하고; 그리고 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 방법이 개시된다.
[0009] 다른 예에서, 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 매체가 개시된다. 일례에서, 코드는 실행될 때, 무선 송신 디바이스로 하여금, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하게 하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하게 하고; 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 시퀀스를 인터리빙하게 하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하게 하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하게 하고; 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하게 하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하게 하고; 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 부호 비트들의 시퀀스를 인터리빙하게 하고; 출력 심벌들의 시퀀스를 형성하기 위해, 인터리빙된 진폭 심벌들의 시퀀스와 인터리빙된 부호 비트들의 시퀀스를 조합하게 하고; 그리고 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하게 한다.
[0010] 다른 예에서, 무선 통신을 위한 장치가 개시되며, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단을 포함하는 방법이 개시된다. 일 예에서, 이 장치는, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하기 위한 수단; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하기 위한 수단; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하기 위한 수단; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하기 위한 수단; 인터리빙된 정보 블록을 생성하기 위해 정보 블록을 인터리빙하기 위한 수단; 패리티 비트들의 시퀀스를 생성하기 위해, 인터리빙된 정보 블록에 에러 정정 코딩을 적용하기 위한 수단; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하기 위한 수단; 출력 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하기 위한 수단; 및 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단을 포함한다. 다른 예에서, 무선 통신 방법이 개시되며, 이 방법은 그러한 장치에 속하는 수단에 의해 수행되도록 구성되는 동작들을 포함한다.
[0011] 다른 예에서, 송신기로부터 수신된 파형을 프로세싱하기 위한 수단이 개시되며, 송신기는 파형을 수신기에 송신하기 위해 인터리버 및 확률적 성상도 성형 동작들을 수행하고, 수신기는 확률적으로 성형된 파형을 프로세싱하기 위해 디인터리버 및 복조 동작들을 수행하기 위한 수단을 포함한다.
[0012] 개시되는 기술의 이러한 그리고 다른 양상들은 이어지는 상세한 설명의 검토 시 더 충분히 이해될 것이다. 다른 양상들, 특징들 및 실시예들은 첨부 도면들과 함께 특정한 예시적인 실시예들의 다음 설명의 검토시, 당해 기술분야에서 통상의 지식을 가진 자들에게 명백해질 것이다. 다음의 설명은 특정 실시예들 및 도면들과 관련하여 다양한 이점들 및 특징들을 논의할 수 있지만, 모든 실시예들은 본 명세서에서 논의되는 유리한 특징들 중 하나 이상의 특징을 포함할 수 있다. 즉, 이 설명은 어떤 유리한 특징들을 갖는 것으로 하나 이상의 실시예들을 논의할 수 있지만, 이러한 특징들 중 하나 이상은 또한 본 명세서에서 논의되는 다양한 실시예들에 따라 사용될 수 있다. 유사한 방식으로, 이 설명은 디바이스, 시스템 또는 방법 실시예들로서 예시적인 실시예들을 논의할 수 있지만, 이러한 예시적인 실시예들은 다양한 디바이스들, 시스템들 및 방법들로 구현될 수 있다고 이해되어야 한다.
[0013] 도 1은 본 개시내용의 일부 양상들에 따른 무선 통신 링크의 개략적인 예시이다.
[0014] 도 2는 본 개시내용의 일부 양상들에 따른, 물리 계층 주위의 라디오 인터페이스 프로토콜 아키텍처의 일례의 개략적인 예시이다.
[0015] 도 3은 본 개시내용의 일부 양상들에 따른, 송신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0016] 도 4는 본 개시내용의 일부 양상들에 따른, QAM(quadrature amplitude modulation)에 대한 확률적으로 성형된 성상도의 예들을 도시하는 성상도 다이어그램이다.
[0017] 도 5는 본 개시내용의 일부 양상들에 따른, PAS(probabilistic amplitude shaping)를 위해 구성된 송신 디바이스의 물리 계층 엔티티의 예시적인 구현을 예시하는 개략도이다.
[0018] 도 6은 본 개시내용의 일부 양상들에 따른 송신 디바이스에 대한 하드웨어 구현의 일례를 개념적으로 예시하는 블록도이다.
[0019] 도 7은 본 개시내용의 일부 양상들에 따른 수신 디바이스에 대한 하드웨어 구현의 일례를 개념적으로 예시하는 블록도이다.
[0020] 도 8은 본 개시내용의 일부 양상들에 따른, 심벌 레벨 인터리빙을 이용하는 PAS를 위해 구성된 송신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0021] 도 9는 본 개시내용의 일부 양상들에 따른, 심벌 레벨 인터리빙을 이용하는 PAS를 위한 예시적인 프로세스를 예시하는 흐름도이다.
[0022] 도 10은 본 개시내용의 일부 양상들에 따른, 정합된 진폭 레벨 인터리빙과 비트 레벨 인터리빙을 이용하는 PAS를 위해 구성된 송신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0023] 도 11은 본 개시내용의 일부 양상들에 따른, 정합된 진폭 레벨 인터리빙과 비트 레벨 인터리빙을 이용하는 PAS를 위한 예시적인 프로세스를 예시하는 흐름도이다.
[0024] 도 12는 본 개시내용의 일부 양상들에 따른, 채널 코딩 이전의 비트 레벨 인터리빙을 이용하는 PAS를 위해 구성된 송신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0025] 도 13은 본 개시내용의 일부 양상들에 따른, 채널 코딩 이전의 비트 레벨 인터리빙을 이용하는 PAS을 위한 예시적인 프로세스를 예시하는 흐름도이다.
[0026] 도 14는 본 개시내용의 일부 양상들에 따른, 도 12 - 도 13에 따라 구성된 PAS 파형을 수신하도록 구성된 수신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0027] 도 15는 본 개시내용의 일부 양상들에 따른, 도 12 - 도 13에 따라 구성된 PAS 파형을 수신하기 위한 예시적인 프로세스를 예시하는 흐름도이다.
[0028] 도 16은 본 개시내용의 일부 양상들에 따른 부대역 연관 분포 정합을 위해 구성된 송신 디바이스의 물리 계층 엔티티의 일례를 예시하는 블록도이다.
[0029] 도 17은 본 개시내용의 일부 양상들에 따른, PAS 파형의 송신을 위해 인터리빙을 이용하기 위한 예시적인 프로세스를 예시하는 흐름도이다.
[0030] 도 18a - 도 18c는 본 개시내용의 일부 양상들에 따른, PAS 파형의 송신을 위해 인터리빙을 이용하기 위한 예시적인 인터리버 설계들을 예시하는 블록도들이다.
[0031] 첨부 도면들과 관련하여 아래에 제시되는 상세한 설명은 다양한 구성들의 설명으로 의도되며 본 명세서에서 설명되는 개념들이 실시될 수 있는 구성들만을 나타내는 것으로 의도되는 것은 아니다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나 이러한 개념들은 이러한 특정 세부사항들 없이 실시될 수 있음이 당해 기술분야에서 통상의 지식을 가진 자들에게 명백할 것이다. 어떤 경우들에는, 이 설명은 이러한 개념들을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 컴포넌트들을 블록도 형태로 제공한다.
[0032] 이 설명은 양상들 및 실시예들을 일부 예들에 대한 예시로 설명하지만, 당해 기술분야에서 통상의 지식을 가진 자들은 많은 상이한 배열들 및 시나리오들에서 추가적인 구현들 및 사용 사례들이 발생할 수 있다고 이해할 것이다. 본 명세서에서 기술되는 혁신들은 많은 서로 다른 플랫폼 타입들, 디바이스들, 시스템들, 형상들, 크기들, 패키징 배열들에 걸쳐 구현될 수 있다. 예컨대, 실시예들 및/또는 사용들은 집적 칩 실시예들 및 다른 비-모듈 컴포넌트 기반 디바이스들(예컨대, 최종 사용자 디바이스들, 차량들, 통신 디바이스들, 컴퓨팅 디바이스들, 산업 장비, 소매/구매 디바이스들, 의료 디바이스들, AI(artificial intelligence) 가능 디바이스들 등)을 통해 발생할 수 있다. 일부 예들은 구체적으로 사용 사례들 또는 응용들에 관한 것일 수도 또는 그렇지 않을 수도 있지만, 많은 종류의 설명된 혁신들의 적용 가능성이 발생할 수 있다. 구현들은 칩 레벨 또는 모듈식 컴포넌트들에서부터 비-모듈식, 비-칩 레벨 구현들까지 그리고 추가로, 설명된 혁신들의 하나 이상의 양상들을 통합하는 집성, 분산형 또는 OEM(original equipment manufacturer) 디바이스들 또는 시스템들까지의 범위에 이를 수 있다. 일부 실질적인 설정들에서, 설명되는 양상들 및 특징들을 포함하는 디바이스들은 또한 청구되며 설명되는 실시예들의 구현 및 실시를 위한 추가적인 컴포넌트들 및 특징들을 반드시 포함할 수 있다. 예컨대, 무선 신호들의 송신 및 수신은 필수적으로 아날로그 및 디지털 목적으로 다수의 컴포넌트들(예컨대, 안테나, RF(radio frequency) 체인들, 전력 증폭기들, 변조기들, 버퍼, 프로세서(들), 인터리버, 가산기들/합산기들 등을 포함하는 하드웨어 컴포넌트들)을 포함한다. 본 명세서에서 설명되는 혁신들은 다양한 크기들, 형상들 및 구성의 매우 다양한 디바이스들, 칩 레벨 컴포넌트들, 시스템들, 분산 배치들, 최종 사용자 디바이스들 등에서 실시될 수 있는 것으로 의도된다.
[0033] 이어지는 개시내용은 광범위한 전기 통신 시스템들, 네트워크 아키텍처들 및 통신 표준들에 걸쳐 구현될 수 있는 다양한 개념들을 제시한다. 이제 도 1을 참조하면, 제한 없는 예시적인 예로서, 이러한 개략적인 예시는 송신기(102)와 수신기(106) 사이의 무선 통신 링크(100)를 참조하여 본 개시내용의 다양한 양상들을 도시한다.
[0034] 무선 통신 링크(100)는 송신기(102)와 수신기(106) 사이의 통신을 제공하기 위해 임의의 적절한 무선 통신 기술 또는 기술들에 따라 동작할 수 있다. 일 예에서, 무선 통신 링크(100)는 흔히 5G 또는 5G NR로 지칭되는 3GPP(3rd Generation Partnership Project) NR(New Radio) 규격들에 따라 동작할 수 있다. 다른 예로서, 무선 통신 링크(100)는 흔히 LTE(Long-Term Evolution)로 지칭되는 5G NR 및 eUTRAN(Evolved Universal Terrestrial Radio Access Network) 표준들의 하이브리드 하에서 동작할 수 있다). 3GPP는 이 하이브리드 RAN을 차세대 RAN 또는 NG-RAN으로 지칭한다. 물론, 본 개시내용의 범위 내에서 많은 다른 예들이 이용될 수 있다.
[0035] 예시된 예에서, 송신기(102)는 기지국으로서 도시되고, 수신기(106)는 무선 UE(user equipment)로서 도시된다. 그러나 이러한 구성은 단지 설명의 편의를 위해 제공되며, 다양한 예들에서, 무선 통신 링크(100)는 임의의 적합한 종류 또는 카테고리의 임의의 2개 이상의 무선 통신 노드들을 링크할 수 있다. 대략적으로, 기지국은 하나 이상의 셀들에서 UE로의 또는 UE로부터의 무선 송신 및 수신을 담당하는 무선 액세스 네트워크 내의 네트워크 엘리먼트이다. 서로 다른 기술들, 표준들 또는 상황들에서, 기지국은 당해 기술분야에서 통상의 지식을 가진 자들에 의해 BTS(base transceiver station), 무선 기지국, 무선 트랜시버, 트랜시버 기능, BSS(basic service set), ESS(extended service set), AP(access point), NB(Node B), eNB(eNode B), gNB(gNode B), 또는 다른 어떤 적당한 전문용어로 다양하게 지칭될 수 있다.
[0036] UE는 당해 기술분야에서 통상의 지식을 가진 자들에 의해 MS(mobile station), 가입자국, 모바일 유닛, 가입자 유닛, 무선 유닛, 원격 유닛, 모바일 디바이스, 무선 디바이스, 무선 통신 디바이스, 원격 디바이스, 모바일 가입자국, AT(access terminal), 모바일 단말, 무선 단말, 원격 단말, 핸드셋, 단말, 사용자 에이전트, 모바일 클라이언트, 클라이언트, 또는 다른 어떤 적당한 전문용어로 지칭될 수 있다. UE는 네트워크 서비스들에 대한 액세스를 제공하는 장치(예컨대, 모바일 장치)일 수 있다.
[0037] 본 문서 내에서, "모바일" 장치는 반드시 이동할 능력을 가질 필요는 없으며, 정지되어 있을 수 있다. 모바일 장치 또는 모바일 디바이스라는 용어는 광범위하게 다양한 디바이스들 및 기술들을 지칭한다. UE들은 통신에 도움이 되도록 크기가 정해지고, 형상화되며 배열된 다수의 하드웨어 구조 컴포넌트들을 포함할 수 있다. 이러한 컴포넌트들은 서로 전기적으로 결합된 안테나들, 안테나 어레이들, RF 체인들, 증폭기들, 하나 이상의 프로세서들 등을 포함할 수 있다. 예컨대, 모바일 장치의 일부 비제한적인 예들은 모바일, 셀룰러(셀) 폰, 스마트폰, SIP(session initiation protocol) 전화, 랩톱, PC(personal computer), 노트북, 넷북, 스마트북, 태블릿, PDA(personal digital assistant), 및 예컨대 "사물 인터넷(Internet of things)"(IoT)에 대응하는 광범위한 임베디드 시스템들을 포함한다. UE는 추가로, 자동차 또는 다른 운송 차량, 원격 센서 또는 액추에이터, 로봇 또는 로봇 디바이스, 위성 라디오, GPS(global positioning system) 디바이스, 물체 추적 디바이스, 드론, 멀티콥터(multi-copter), 쿼드콥터(quadcopter), 원격 제어 디바이스, 소비자 및/또는 웨어러블 디바이스, 이를테면 안경류, 웨어러블 카메라, 가상 현실 디바이스, 스마트 워치, 건강 또는 피트니스 트래커, 디지털 오디오 플레이어(예컨대, MP3 플레이어), 카메라, 게임 콘솔 등일 수 있다. UE는 추가로, 디지털 홈 또는 스마트 홈 디바이스, 이를테면 홈 오디오, 비디오 및/또는 멀티미디어 디바이스, 어플라이언스, 자동 판매기, 지능형 조명, 홈 보안 시스템, 스마트 계측기 등일 수 있다. UE는 추가로, 스마트 에너지 디바이스, 보안 디바이스, 태양 전지판 또는 태양 어레이, 전력을 제어하는 도시 인프라 구조 디바이스(예컨대, 스마트 그리드), 조명, 물 등; 산업 자동화 및 엔터프라이즈 디바이스; 물류 제어기; 농업 장비; 군사 방어 장비, 차량들, 항공기, 선박들 및 무기 등일 수 있다. 또 추가로, 모바일 장치는 접속된 의료 또는 원격 의료 지원, 예컨대 먼 거리에서의 건강 관리를 제공할 수 있다. 원격 건강 디바이스들은 원격 건강 모니터링 디바이스들 및 원격 건강 관리 디바이스들을 포함할 수 있으며, 이들의 통신에는 예컨대, 중요한 서비스 데이터의 전송을 위한 우선순위화된 액세스 및/또는 중요한 서비스 데이터의 전송에 대한 관련 QoS(quality of service) 면에서 다른 타입들의 정보에 비해 특혜 처리 또는 우선순위화된 액세스가 주어질 수 있다.
[0038] 송신기(102)(예컨대, 기지국)과 수신기(106)(예컨대, UE) 사이의 무선 통신은 에어 인터페이스를 이용하는 것으로 설명될 수 있다. 기지국으로부터 하나 이상의 UE들로의 에어 인터페이스를 통한 송신들은 DL(downlink) 송신으로 지칭될 수 있다. 본 개시내용의 특정 양상들에 따르면, "다운링크"라는 용어는 스케줄링 엔티티(아래에서 추가적인 설명됨; 예컨대, 기지국)에서 발생하는 점대 다점 송신을 지칭할 수 있다. 이 방식을 설명하기 위한 다른 방법은 브로드캐스트 채널 다중화라는 용어를 사용하는 것일 수 있다. UE로부터 기지국으로의 송신들은 UL(uplink) 송신들로 지칭될 수 있다. 본 개시내용의 추가적인 양상들에 따르면, 업링크라는 용어는 스케줄링된 엔티티(아래에서 추가적인 설명됨; 예컨대, UE)에서 발생하는 점대점 송신을 지칭할 수 있다.
[0039] 일부 예들에서, 에어 인터페이스에 대한 액세스가 스케줄링될 수 있으며, 여기서 스케줄링 엔티티(예컨대, 기지국)는 그 서비스 영역 또는 셀 내에서 일부 또는 모든 디바이스들 및 장비 사이의 통신을 위한 자원들을 할당한다. 본 개시내용 내에서, 아래에서 추가적인 논의되는 바와 같이, 스케줄링 엔티티는 하나 이상의 스케줄링된 엔티티들(예컨대, UE들)에 대한 자원들의 스케줄링, 지정, 재구성 및 해제를 담당할 수 있다. 즉, 스케줄링된 통신을 위해, 스케줄링된 엔티티일 수 있는 UE는 스케줄링 엔티티(예컨대, 기지국 또는 다른 UE)에 의해 할당된 자원들을 이용할 수 있다.
[0040] 기지국은 스케줄링 엔티티로서 기능할 수 있는 유일한 엔티티는 아니다. 즉, 일부 예들에서, UE는 스케줄링 엔티티로서 기능할 수 있으며, 여기서 UE는 무선 통신 시스템에서 하나 이상의 스케줄링된 엔티티들(예컨대, 하나 이상의 다른 UE들)에 대한 자원들을 스케줄링하도록 구성된다.
[0041] 본 개시내용의 일부 양상들에서, 스케줄링 엔티티 및/또는 스케줄링된 엔티티는 빔 형성 및/또는 MIMO(multiple-input multiple-output) 기술을 위해 구성될 수 있다. MIMO 시스템에서, 송신기(102)는 다수의 송신 안테나들(104)을 포함하고 수신기(106)는 다수의 수신 안테나들(108)을 포함한다. 이러한 다중 안테나 기술의 사용은 무선 통신 시스템이 공간 도메인을 활용하여 공간 다중화, 빔 형성 및 송신 다이버시티(diversity)를 지원할 수 있게 한다. 공간 다중화는 동일한 시간-주파수 자원 상에서 계층들로도 또한 지칭되는 서로 다른 데이터 스트림들을 동시에 송신하는 데 사용될 수 있다. 데이터 스트림들은 데이터 레이트를 증가시키기 위해 단일 UE에 또는 전체 시스템 용량을 증가시키기 위해 다수의 UE들에 송신될 수 있으며, 후자는 MU-MIMO(multi-user MIMO)로 지칭된다. 이는 각각의 데이터 스트림을 공간적으로 프리코딩(즉, 데이터 스트림들을 상이한 가중 및 위상 시프팅과 곱함)한 다음, 각각의 공간적으로 프리코딩된 스트림을 다운링크 상에서 다수의 송신 안테나들을 통해 송신함으로써 달성된다. 공간적으로 프리코딩된 데이터 스트림들은 서로 다른 공간 서명들과 함께 UE(들)에 도달하며, 이는 UE(들) 각각이 해당 UE를 목적지로 하는 하나 이상의 데이터 스트림들을 복원할 수 있게 한다. 업링크 상에서, 각각의 UE는 공간적으로 프리코딩된 데이터 스트림을 송신하며, 이는 기지국이 각각의 공간적으로 프리코딩된 데이터 스트림의 소스를 식별할 수 있게 한다.
[0042] 무선 프로토콜 아키텍처는 특정 애플리케이션에 따라 다양한 형태들을 취할 수 있다. 이제 물리 계층(계층 1) 주위의 라디오 인터페이스 프로토콜 아키텍처를 개략적으로 예시하는 도 2를 참조하여 NR 시스템에 대한 예가 제시될 것이다. 물리 계층은 계층 2의 MAC(Medium Access Control) 하위 계층 및 계층 3의 RRC(Radio Resource Control) 계층을 인터페이싱한다. 상이한 계층/하위 계층들 사이의 원들은 SAP(Service Access Point)들을 표시한다. 물리 계층은 MAC에 전송 채널을 제공한다. 전송 채널은, 정보가 라디오 인터페이스를 통해 어떻게 전달되는지에 의해 특성화된다. MAC는 계층 2의 RLC(Radio Link Control) 하위 계층에 상이한 논리 채널들을 제공한다. 논리 채널은 전송되는 정보의 타입에 의해 특성화된다.
[0043] RRC 하위 계층은 라디오 자원들(예컨대, 라디오 베어러(bearer)들)의 획득 및 기지국과 UE 사이의 RRC 시그널링을 이용한 하위 계층들의 구성을 담당한다. MAC 하위 계층은 또한 하나의 셀에서의 다양한 라디오 자원들(예컨대, 자원 블록들)을 UE들 사이에 할당하는 것, HARQ 동작들 등과 같은 다양한 기능들을 갖는다. 물리 계층은 또한 채널 코딩, 스크램블링, 변조, 변환 프리코딩, 매핑 등과 같은 다양한 기능들을 갖는다.
[0044] 일부 예들에서, UE의 MAC 엔티티는 하나 이상의 전송 채널들을 핸들링하도록 구성된다. MAC 엔티티가 핸들링할 수 있는 예시적인 전송 채널들은, 특히, BCH(Broadcast Channel)들; DL-SCH(Downlink Shared Channel)들; PCH(Paging Channel)들; UL-SCH(Uplink Shared Channel)들; 및 RACH(Random Access Channel)들을 포함한다. 일부 예들에서, UE는 단일 MAC 엔티티를 사용할 수 있고; 일부 예들에서, UE는 복수의 MAC 엔티티들(예컨대, 이중 접속을 위해 구성된 네트워크에서 하나는 MCG(Master Cell Group)에 대한 것이고, 하나는 SCG(Secondary Cell Group)에 대한 것임)을 사용할 수 있다. UE에 의해 사용되는 예시적인 MAC 엔티티들은 소스 MAC 엔티티들 및 타깃 MAC 엔티티들을 포함할 수 있다.
[0045] 도 3은 물리 계층(302)의 일부 컴포넌트들에 대한 추가적인 정보를 제공하는 개략적인 예시이다. 도 3에서 제공되는 블록도는 주어진 물리 계층의 모든 컴포넌트들을 도시하는 것으로 의도되는 것이 아니라, 그보다는 본 개시내용의 특정 양상들의 설명의 목적으로 예시적인 물리 계층의 일부분의 일부 기능적 세부사항을 제공하는 것으로 이해되어야 한다. 도 3에 도시된 바와 같이, 물리 계층은 임의의 적절한 정보 소스(304)로부터 통신을 위한 메시지 또는 한 세트의 정보를 수신할 수 있다. 예컨대, MAC 계층은 송신을 위해 물리 계층(302)에 메시지를 제공할 수 있다.
[0046] 에러 정정 코더(306) 또는 채널 코더는 메시지 비트들의 시퀀스들(예컨대, 정보 블록들, 코드 블록들, 코드 블록 그룹들 등)을 더 긴 리던던트(redundant) 시퀀스들(예컨대, 코드워드들)에 매핑하기 위해 순방향 에러 정정을 이용한다. 즉, 잡음이 있는 채널(316)을 통한 송신들이 여전히 매우 높은 데이터 레이트들을 달성하면서 낮은 BLER(block error rate)을 획득하기 위해, 에러 정정 코더(306)가 채널 코딩을 구현할 수 있다. 본 개시내용의 다양한 양상들에 따른 무선 통신은 일반적으로 적절한 에러 정정 블록 코드를 이용할 수 있다. 통상적인 블록 코드에서, 정보 메시지 또는 시퀀스는 CB(code block)들로 분할되고, 그 다음에 송신 디바이스에서의 인코더(예컨대, 코덱(CODEC))가 정보 메시지에 중복성을 수학적으로 추가한다. 인코딩된 정보 메시지에서 이 중복성의 활용은 메시지의 신뢰도를 향상시킬 수 있어, 잡음으로 인해 발생할 수 있는 비트 에러들에 대한 정정을 가능하게 할 수 있다.
[0047] 5G NR 규격들에서, 사용자 데이터는 2개의 상이한 기본 그래프들과 함께 준-주기적 LDPC(low-density parity check)를 사용하여 코딩될 수 있는데; 하나의 기본 그래프는 큰 코드 블록들 및/또는 높은 코드 레이트들에 사용되는 한편, 다른 하나의 기본 그래프는 달리 사용된다. 제어 정보 및 PBCH(physical broadcast channel)는 포개진(nested) 시퀀스들에 기초하여 폴라(Polar) 코딩을 사용하여 코딩될 수 있다. 이러한 채널들의 경우, 펑처링(puncturing), 단축 및 반복이 레이트 매칭에 사용된다.
[0048] 당해 기술분야에서 통상의 지식을 가진 자들은 본 개시내용의 양상들이 임의의 적절한 채널 코드를 이용하여 구현될 수 있다는 것을 이해할 것이다. 스케줄링 엔티티들(예컨대, 기지국(102) 또는 UE(106)) 및 스케줄링된 엔티티들(106)(예컨대, UE(106))의 다양한 구현들은 무선 통신을 위해 이러한 채널 코드들 중 하나 이상을 이용하기에 적합한 하드웨어 및 능력들(예컨대, 인코더, 디코더 및/또는 코덱)을 포함할 수 있다.
[0049] 비트 레벨 프로세싱 블록(308)이 비트 레벨에서 스크램블링, 인터리빙 등과 같은 다양한 기능들을 수행할 수 있다. 즉, 본 개시내용의 일부 양상들에 따르면, 비트 레벨 프로세싱 블록은 인터리버일 수 있고 그리고/또는 인터리버를 포함할 수 있다. 다음의 설명은 5G NR에 대한 3GPP 규격에 따라 구성된 예시적인 인터리버의 추가적인 세부사항을 제공하지만, 이는 단지 하나의 예일 뿐이며, 당해 기술분야에서 통상의 지식을 가진 자는 다른 적합한 인터리버들이 본 개시내용의 범위 내에서 이용될 수 있다는 것을 이해할 것이다.
[0050] 본 개시내용 전반에 걸쳐 다양한 예들에서 사용되는 것과 같은 비트 레벨 인터리버는 다수의 상이한 변형들, 이를테면 직사각형 인터리버(예컨대, 도 18a), 삼각형 인터리버(도 18b) 또는 랜덤 타입 인터리버(도 18c)로 구성될 수 있다. 랜덤 타입 인터리버는 예컨대, 도 18c에 도시된 바와 같이 그리고 본 명세서에서 설명되는 바와 같이 당해 기술분야에서 "랜덤 인터리버"로 지칭되는 특정 타입의 인터리버라고 이해될 것이다. 일부 예들에서, 직사각형 인터리버는 제1 비트 시퀀스(예컨대, e 1, e 2, e 3,…, e E-1)를 인터리빙하여 제2 비트 시퀀스(예컨대, f 1, f 2, f 3,…, f E-1)를 제공하도록 구성될 수 있다. 다른 예에서, 삼각 인터리버는 제1 비트 시퀀스(예컨대, c 0 , c 1 ,…, c K-1 )를 인터리빙하여 제2 비트 시퀀스(예컨대, c' 0 , c' 1 , …, c' K-1 )를 제공하도록 구성될 수 있다.
[0051] 다른 예에서, 랜덤 인터리버는 비트들 또는 심벌들의 입력 시퀀스로부터 하나 이상의 랜덤 순열 패턴들을 생성하도록 구성될 수 있다. 일 예에서, 랜덤 인터리버는 미리 정의된 초기화기를 사용하여 비트들(또는 심벌들)의 입력 시퀀스를 기초로 랜덤 시퀀스를 생성할 수 있다. 일부 예들에 대해서는 본 명세서에서 비트 인터리빙이 논의되지만, 본 개시내용의 기법들은 그렇게 제한되지 않으며, 삼각형 인터리버, 랜덤 인터리버 및 직사각형 인터리버가 심벌들을 인터리빙하는 데 이용될 수 있다고 이해될 것이다. 예로서, 비트들의 제1 시퀀스를 인터리빙하여 비트들의 제2 시퀀스를 제공하는 대신에, 심벌들의 제1 시퀀스를 인터리빙하여 심벌들의 제2 시퀀스를 제공하는 데 인터리버 타입들 중 임의의 타입이 사용될 수 있다.
[0052] 일부 예들에서, 인터리버는 미리 정의된 인터리빙 패턴을 사용하여(예컨대, 그에 따라) 제1 비트 시퀀스를 제2 비트 시퀀스로 인터리빙할 수 있다. 일 예에서, 미리 정의된 인터리빙 패턴은 하나 이상의 미리 정의된 표들에 정의될 수 있다. 예시적인 예로서, 비트 레벨 인터리버는 NR LDPC 채널 코딩에서의 사용을 위해 구성된 인터리버를 포함할 수 있다. 비제한적인 예에서, 본 개시내용의 다양한 구현들 중 임의의 하나 이상에서 사용되는 비트 레벨 인터리버는 NR LDPC 코딩 구현들에서의 사용을 위해 정의된 직사각형 인터리버일 수 있다. 예시 목적들로 직사각형 인터리버들이 사용되지만, 본 개시내용의 기법들은 그렇게 제한되지 않으며, 다른 인터리버 타입들이 본 개시내용의 다양한 기법들 중 하나 이상에 따라 심벌들을 인터리빙하거나 비트들을 인터리빙하는 데 사용될 수 있다고 이해될 것이다.
[0053] 일부 예들에서, 비트 레벨 인터리버(또는 그 점에 대해서는 심벌 레벨 인터리버)는, 송신기(102)가 정보 메시지를 수신기(예컨대, 수신기(106))에 송신할 때 심벌들을 변조하기 위해 송신기(102)에 의해 이용되는 변조 차수에 적어도 부분적으로 기초할 수 있다. 일부 경우들에서, 변조 차수는 인터리버 동작에서의 사용을 위해 가정될 수 있다. 일 예에서, 송신기(102)는 최대 변조 차수를 결정할 수 있다. 가정된 최대 변조 차수는 변조 차수 값에 의존하는 인터리버 공식을 갖는 구현들에서 비트 레벨 인터리버 동작에 대한 계산적 가정의 역할을 하도록 구성된 가정된 값을 포함할 수 있는 'X'의 값을 가질 수 있다. 이러한 경우들에서 'X'의 값은, 일부 예들에서, 8 또는 6과 같을 수 있다. 이 값은 신호를 송신할 때 송신기(102)가 이용할 QAM 차수(예컨대, 'qam256' 등)에 기초하여 송신기(102)가 가정하도록 구성되는 최대 변조 차수에 의존할 수 있다.
[0054] 다른 예에서, 심벌 레벨 인터리버는 사용된 변조 차수에 기초하여 심벌들의 제2 시퀀스를 제공하도록 심벌들의 제1 시퀀스를 인터리빙할 수 있다. 일부 예들에서, 송신기(102)는 본 개시내용 전반에 걸쳐 설명된 다양한 예들에서 이용할 상이한 타입들의 인터리버들 중 하나 이상을 선택할 수 있다. 이러한 예들에서, 송신기(102)는 동작들의 시퀀스(예컨대, 채널 코딩, 그런 다음 인터리빙 등; 인터리빙, 그런 다음 채널 코딩 등; 등)에서 개개의 인터리버의 구현을 위한 상대적 위치에 관계없이, 본 개시내용의 임의의 주어진 예의 하나 이상의 인터리버들에 대해 사용할 임의의 인터리버를 선택할 수 있다.
[0055] 물리적 자원 블록들(PRB들, 각각 한 세트의 서브캐리어들 또는 톤들을 포함함)은 NR의 기본 스케줄링 유닛이다. PRB들은 주어진 BWP(bandwidth part) 내에서, 예컨대 0 내지 NPRB-1로 넘버링되거나 인덱싱될 수 있으며, 여기서 NPRB는 PRB들의 수를 나타낸다. VRB(virtual resource block)들이 BWP 내에 정의되며, 예컨대 0 내지 NVRB-1로 유사하게 넘버링 또는 인덱싱될 수 있으며, 여기서 NVRB는 VRB들의 수를 나타낸다. 일부 예들에서, 인터리버(예컨대, 비트 레벨 인터리버)는 주파수 다이버시티를 이용하도록 BWP에 걸쳐 VRB들을 PRB들에 매핑할 수 있다. 임의의 적절한 인터리빙 패턴이 이용될 수 있고, 인터리빙을 위해 RB들의 1개, 2개, 4개 또는 임의의 다른 적절한 그룹 상에서 동작할 수 있다. 일부 예들에서, 인터리버는 행들의 VRB들을 판독하고, 열들의 PRB들에 정보를 기록할 수 있다. 이러한 인터리버는 본 명세서에서 설명되는 바와 같이, 채널 코딩 프로세스로부터의 출력들, 채널 코딩 프로세스에 대한 입력들 및/또는 DM(distribution matching) 프로세스로부터의 심벌 출력들(예컨대, 인코딩된 심벌 출력들 및/또는 프리코딩된 심벌 출력들)을 인터리빙하는 데 이용되는 인터리버들과 같이, 확률적 성상도 성형을 위해 본 명세서에서 논의되는 비트 레벨 및 심벌 레벨 인터리빙 동작들에 추가하여 인터리빙 동작들을 수행할 수 있다.
[0056] 변조 매퍼(310)는 선택된 변조 방식에 따라 비트의 시퀀스들을 대응하는 심벌들(예컨대, 복소수들)에 매핑한다. 변조는, 송신될 정보를 표현하기 위해 캐리어 신호가 변조되거나 또는 시간에 걸쳐 변화되는 방식을 지칭한다.
[0057] 많은 현대의 무선 통신 시스템들은, 일반적으로 QAM(quadrature amplitude modulation)으로 알려진 변조 형태를 이용한다. QAM은 정보의 이진 디지트들(비트들)을 반송하기 위한 효과적인 기법이며, 여기서 n 비트의 심벌은 주어진 캐리어 주파수(예컨대, 서브캐리어 또는 톤)에서 2개의 90° 위상 차 정현파 신호들(예컨대, 직교 또는 직각 신호들)의 송신에 의해 표현된다. QAM은 성상도 다이어그램을 참조하여 쉽게 이해된다. 이제 도 4를 참조하면, QAM에 대한 통상적인 성상도 다이어그램에서, 한 세트의 성상도 포인트들이 그리드로 배열되고, 복소 평면에 매핑된다. 2 n 개의 성상도 포인트들을 갖는 성상도 다이어그램에서, 각각의 성상도 포인트는 미리 정의된 n-비트 시퀀스 또는 심벌을 표현할 수 있다. 예컨대, 예시에서, 24 = 16개의 성상도 포인트들 각각이 개개의 4-비트 시퀀스 또는 심벌을 나타내는 16-QAM이 도시된다. 복소수의 실수부 및 허수부를 표현하는 것으로 개개의 직교 위상 신호들의 진폭들을 처리함으로써, 이론적으로 송신은 임의의 적절한 복소수를 표현할 수 있다. QAM의 경우, 변조 매퍼는 n-비트 시퀀스를 대응하는 성상도의 적절한 복소수에 매핑하고, 직각 신호들의 진폭들은 대응하는 복소수를 표현하도록 스케일링된다.
[0058] 심벌 레벨 프로세싱 및 매핑 블록(312)은 계층 매핑, 자원 매핑, 심벌 레벨 인터리빙, 안테나 매핑 등과 같은 다양한 기능들을 수행한다. 이에 따라, 비트 레벨 인터리버는 비트들을 인터리빙하는 한편, 심벌 레벨 인터리버는 심벌들을 인터리빙한다. 심벌 레벨 인터리버는 여기서 설명되는 바와 같이 비트 레벨 인터리버가 비트들을 인터리빙하는 방식과 유사하지만, 출력은 인터리빙된 비트들보다는 인터리빙된 심벌들인, 심벌들을 인터리빙하도록 구성된 임의의 타입의 인터리버일 수 있다. 심벌들의 제1 시퀀스(예컨대, 심벌 1, 심벌 2 등; 또는 단지 하나의 예시적인 예로서 제공되는 도 10의 A(0)~A(m-1))는 인터리빙된 심벌들의 제2 시퀀스(예컨대, 심벌 1', 심벌 2' 등; 또는 단지 하나의 예시적인 예로서 제공되는 도 10의 Int[A(0)~A(m-1)])를 생성하도록 인터리빙될 수 있다. 본 개시내용에서 비트 인터리빙 및 심벌 인터리빙의 특정 예들을 예시하기 위해 직사각형 인터리버가 사용될 수 있지만, 본 개시내용의 기법들은 그렇게 제한되지 않으며, 본 개시내용의 다양한 기법들 중 하나 이상에 따라 다른 인터리버들이 비트들을 인터리빙하거나 심벌들을 인터리빙하는 데 사용될 수 있다고 이해될 것이다.
[0059] OFDM 신호 생성기(314)는 한 세트의 하나 이상의 안테나들을 통한 송신을 위한 신호들을 생성한다. OFDM은 직교 주파수 분할 다중화를 지칭한다. 즉, 가깝게 이격된 주파수 톤들 또는 서브캐리어들의 세트를 정의함으로써 주파수에서의 자원들의 분리, 그리고 주어진 지속기간을 갖는 심벌들의 시퀀스를 정의함으로써 시간의 분리에 의해 정의되는 자원 엘리먼트들의 2차원 그리드에 따라 에어 인터페이스가 정의될 수 있다. 심벌 레이트에 기초하여 톤들 사이의 간격을 설정함으로써, 심벌 간 간섭이 본질적으로 제거될 수 있다. OFDM 채널들은 다수의 서브캐리어들에 걸쳐 병렬 방식으로 데이터 스트림을 할당함으로써 높은 데이터 레이트들을 제공한다. 어떤 경우든, OFDM 신호 생성기(314)는 심벌 레벨 프로세싱 및 매핑 블록(312)에 의해 생성된 심벌들의 시퀀스에 따라 변조된 파형을 트랜시버(104) 또는 트랜시버(108)를 통해 송신할 수 있다.
[0060] 장치가 이러한 신호를 송신할 때, 신호는 잡음이 있는 채널(316)을 통해 전파된다. 본 개시내용 전반에 걸쳐 사용되는 바와 같이, "채널"은 일반적으로 신호가 통과하는 매체를 지칭한다. 일단 송신되면, 채널 내의 잡음(예컨대, 랜덤 교란들)은 신호가 수신기/디코더 디바이스(318)(예컨대, UE(106) 또는 기지국(102))에 도달하기 전에 신호에 영향을 미칠 수 있다. 그 다음, 수신기/디코더 디바이스(318)는 수신된 신호를 프로세싱하고 원래의 정보 메시지를 재생하려고 시도한다.
[0061] 1948년에 Claude Shannon에 의해 도입되고 당해 기술분야에서 통상의 지식을 가진 자들에게 잘 알려져 있는 섀넌의 코딩 정리에 따르면, 주어진 채널에서 채널 용량에 대한 이론적 한계들이 존재한다. 채널 용량은 일반적으로 SNR(signal-to-noise ratio)에 기반하여 주어진 채널에 대한 최대 송신 레이트를 표현한다. 이러한 채널 용량은 일반적으로 "섀넌 용량"으로 지칭될 수 있다.
[0062] QAM은 통상적으로, 복소 평면에서의 심벌들의 균일한(예컨대, 그리드형) 분포, 및 성상도 심벌들의 균일한 사용 확률을 갖는 균일한 성상도 맵을 이용한다. 균일한 성상도 매핑을 이용하는 QAM은 채널 용량을 용량을 충족시키는 데 실패한 달성 가능 용량으로 제한되는 것으로 경험적으로 입증되었다. 그러나 성상도 심벌들의 불균일한 분포는, 정보 메시지를 송신하는 데 사용되는 채널의 채널 용량에 더 잘 근접하거나 일부 경우들에서는 심지어 본질적으로 충족할 수 있는 달성 가능한 용량으로 QAM을 이용하여 채널 성능을 개선할 수 있다.
[0063] 일부 예들에서, QAM을 이용하는 불균일한 분포를 위한 기법들은 기하학적 성상도 성형 및/또는 확률적 성상도 성형을 포함한다. 기하학적 성상도 성형의 경우, 복소 평면 내의 각각의 성상도 포인트는 일반적으로 동일한 확률로 이용되지만, 복소 평면에서의 성상도 포인트들의 위치는, 일반적으로 가우시안(Gaussian) 진폭 분포를 나타내도록 균일한 그리드로부터 변경된다. 당해 기술분야에서 PAS(probabilistic amplitude shape)로도 또한 지칭되는 PCS(probabilistic constellation shape)를 이용하여, 심벌들의 보다 통상적인(예컨대, 그리드형) 균일한 분포가 복소 평면에서 사용되지만, 개개의 성상도 심벌들의 사용 확률은 동일하지 않다. 도 4를 참조하면, 이러한 PAS 성상도의 일례가 도시되며, 여기서 각각의 성상도 포인트에서의 음영은 대응하는 성상도 심벌이 송신을 위해 이용될 확률을 개략적으로 표현한다. 도 4에는 특정 그리드 배열이 도시되지만, 본 개시내용의 기법들은 그렇게 제한되지 않으며, 임의의 수의 상이한 분포 그리드들이 다양한 예들에서 사용될 수 있다는 것이 주목되어야 한다.
[0064] 도 5는 PAS(probabilistic amplitude shape)를 구현하는 물리 계층 엔티티의 일례를 예시하는 개략적인 블록도이다. 예시된 예에서, 도시된 기능들 또는 동작들은 송신 디바이스에서의 물리 계층 엔티티의 관점에서 수행된다. 도시된 바와 같이, 정보 소스(501)(예컨대, 송신을 위한 MAC 계층 또는 임의의 다른 적절한 정보 소스)가 k 비트의 이진 데이터의 시퀀스(B(0)~B(k-1))를 제공한다. 분할 블록 또는 함수(502)는 이 소스 시퀀스를 2개의 부분들로 분할, 세그먼트화 또는 분리하며, 여기서 제1 부분(B(i)~B(k-1))은 (k-i) 비트의 시퀀스를 포함하고, 제2 부분(B(0)~B(i-1))은 i 비트의 시퀀스를 포함한다.
[0065] 데이터의 제1 부분(B(i)~B(k-1))은 DM(distribution matcher)(504)에 제공되며, DM(504)은 (k-1) 비트의 입력을 원하는 불균일한 확률들을 갖는 (m)개의 진폭들(A(0)~A(m-1))의 정렬된 시퀀스에 매핑한다. 이러한 방식으로, PAS를 이용하는 송신 디바이스는 성상도에 대한 심벌들의 불균일한 확률을 획득할 수 있다. 즉, DM(504)은 (k-1)개의 균일하게 분포된 독립적인 비트들 또는 심벌들의 시퀀스를 입력으로서 취하고, PAS 기법에 따라 메시지를 표현하는 진폭들의 불균일한 분포를 갖는 (m)개의 진폭 심벌들(예컨대, 복소수들)의 시퀀스를 출력으로서 제공한다.
[0066] 다양한 예들에서, DM은 다수의 적합한 알고리즘들 중 임의의 알고리즘을 이용하고 다수의 적합한 구성들 중 임의의 구성을 가질 수 있다. 당해 기술분야에 알려진 DM들의 일부 예들은 CCDM(constant-composition DM), PCDM(prefix-free distribution matching DM), MPDM(multiset-partition DM), 곱 비트 레벨 DM, 서브세트 랭킹을 갖는 병렬 진폭 DM, 스트리밍 DM, 셸(shell) 매핑, 열거적 구체 성형(enumerative sphere shaping), 고정 길이 블록들로의 가변 길이 DM 출력들의 프레이밍, 마크 비율 제어(mark ratio control)를 이용하는 DM 등을 포함한다. 앞서 언급된 DM 기법들은 서로 상이하지만, 일반적으로 DM 시스템은 확률적으로 성형된 파형(예컨대, QAM 파형)을 이용하는 것을 목표로 구성되는 확률적으로 결정된 시퀀스의 심벌들을 생성한다.
[0067] 데이터의 제2 부분(B(0)~B(i-1))은 채널 코더(508)에 제공된다(예컨대, DM(504)에 의해 변경되지 않음). 추가로, (PAS 기법에 따라 구성된) DM(504)으로부터의 진폭 심벌 시퀀스(A(0)~A(m-1))는 진폭-이진(A → B) 매핑 블록(506)에 의해 이진 비트들(b[A(0)]~b[A(m-1)])의 정렬된 시퀀스로 변환된다. 이러한 시퀀스의 2진 비트들은 또한 채널 코더(508)에 제공된다. 특정 예에서, 진폭 심벌 시퀀스에 기초한 이진 비트 시퀀스들의 임의의 적절한 생성이 이용될 수 있다. 예컨대, 진폭-이진(A → B) 매핑 블록(506)은 M-진 진폭-이진 매핑 기술을 이용할 수 있으며, 이는 log2(M)·m개의 이진 비트들의 시퀀스를 생성한다.
[0068] 이제 개략적인 타이밍도(550)를 참조하면, 정보 소스(501)로부터의 데이터가 첫 번째 행에 도시되며, 이진 시퀀스 B(0)~B(k-1)로 표현된다. 두 번째 행에 도시된 바와 같이, 분할기(502)는 데이터를 2개의 부분들로 분할, 분리 또는 세그먼트화하고; 이러한 부분들 중 하나는 세 번째 행에 도시된 바와 같이, PAS에 기초하여 진폭 심벌들의 시퀀스로 변환된다. 네 번째 행에 도시된 바와 같이, 분할된 데이터 시퀀스의 일부는 진폭 심벌 시퀀스를 기초로 이진 비트들의 시퀀스와 조합되어, 프리-인코딩 입력을 채널 코더(508)에 제공한다. 위에서 논의된 바와 같이, 채널 코더(508)는 데이터의 제2 부분(B(0)~B(i-1)), 및 데이터의 PAS-매핑된 부분, 즉 데이터의 제1 부분(B(i)~B(k-1))에 대응하는 이진 시퀀스(b[A(0)]~b[A(m-1)])를 입력으로서 취한다. 채널 코더(508)는 이러한 입력을 인코딩하여 인코딩된 출력 시퀀스를 생성하며, 인코딩된 출력 시퀀스는 일부 예들에서 패리티 비트들(C(0)~C(n-1))의 길이-n 시퀀스에 의해 표현될 수 있다.
[0069] 부호 비트 추출 블록(518)이, 부호 곱셈 블록(516)에 제공되는 패리티 비트들(C(0)~C(n-1))로부터 m개의 부호 비트들의 시퀀스(S(0)~S(m-1))를 추출하며, 이러한 부호 비트들(S(0)~S(m-1))은 부호 곱셈 블록(516)에 제공되고, 부호 곱셈 블록(516)은 부호 비트들(S(0)~S(m-1))을 위에서 설명된 DM(504)으로부터의 진폭 심벌들의 시퀀스(A(0)~A(m-1))와 조합하여, 출력 심벌들의 시퀀스(X(0)~X(m-1))를 생성한다. 이어서, 출력 심벌들은 하나 이상의 안테나들을 통한 송신을 위해 (예컨대, QAM에 따라) 변조된다.
[0070] PAS(probabilistic amplitude shape)를 이용하지 않는 종래의 무선 통신 디바이스에서는, 코딩된 비트들이 인터리빙되고, 이러한 인터리빙된 비트들에 기초하여 대응하는 QAM 성상도들이 생성된다. 수신기에서, 성상도들은 비트들에 디매핑된 다음, 디-인터리빙되어, 코딩된 비트들을 획득하며, 따라서 코딩된 비트들은 디코딩되어 정보 메시지 또는 데이터를 복원할 수 있다.
[0071] 그러나 도 5와 관련된 PAS의 위의 설명으로부터 관찰될 수 있는 바와 같이, 정보 심벌들의 성형된 진폭들을 보존하고 PAS로부터 성형 이득을 획득하기 위해 비트들의 순서가 변경되지 않아야 한다. 즉, 채널 인코더 이후 비트 레벨 인터리버가 지원되지 않을 수 있다. 이에 따라, 본 개시내용의 하나 이상의 양상들은 PAS 송신과의 인터리빙을 가능하게 하기 위한 기법들을 제공한다.
[0072] 예컨대, 정보 메시지를 송신하기 위해, 무선 통신 디바이스(예컨대, 송신 디바이스) 내의 물리 계층 엔티티는 DM을 이용하여, 확률적 진폭 성형을 위해 구성된, 정보 메시지에 대응하는 진폭 심벌들의 시퀀스를 결정할 수 있고; 정보 메시지에 대응하는 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 추가로 생성할 수 있다. 아래에서 설명되는 바와 같이, 진폭 심벌들의 시퀀스, 인코딩된 정보 블록, 정보 메시지에 기초한 프리-인코딩 정보 시퀀스 및/또는 정보 메시지 자체(또는 정보 메시지의 일부) 중 하나 이상의 인터리빙을 이용하는 여러 예시적인 옵션들 및 구성들이 본 명세서에 개시된다. 본 명세서에 개시된 바와 같이 인터리빙에 PAS를 이용함으로써, 무선 통신 디바이스는 인터리빙에 기초하여, 페이딩(fading) 채널에서 증가된 주파수 다이버시티 및 견고성과 조합된 PAS의 성형 이득에 기초하여 증가된 스루풋을 달성할 수 있다. 본 명세서에 개시된 하나 이상의 알고리즘들 및 구조들은 정보 비트들의 인터리빙을 또한 제공하면서 송신을 위한 DM의 진폭 분포들을 유지한다.
[0073] 도 6은 프로세싱 시스템(614)을 이용하는 송신 디바이스(600)에 대한 하드웨어 구현의 일례를 예시하는 블록도이다. 예컨대, 송신 디바이스(600)는 도 1에 도시된 기지국(102) 및/또는 UE(106)일 수 있다. 송신 디바이스(600)는 하나 이상의 프로세서들(604)을 포함하는 프로세싱 시스템(614)으로 구현될 수 있다. 프로세서들(604)의 예들은 마이크로프로세서들, 마이크로컨트롤러들, DSP(digital signal processor)들, FPGA(field programmable gate array)들, PLD(programmable logic device)들, 상태 머신들, 게이티드 로직(gated logic), 이산 하드웨어 회로들, 및 본 개시내용 전반에 걸쳐 설명되는 다양한 기능을 수행하도록 구성된 다른 적당한 하드웨어를 포함한다. 다양한 예들에서, 송신 디바이스(600)는 본 명세서에서 설명되는 기능들 중 임의의 하나 이상을 수행하도록 구성될 수 있다. 즉, 송신 디바이스(600)에서 이용되는 프로세서(604)는 아래에서 설명되며 도 9, 도 11, 도 13 및/또는 도 17에 예시되는 프로세스들 및 프로시저들 중 임의의 하나 이상을 구현하도록 (예컨대, 메모리(605)와 협력하여) 구성될 수 있다. 더욱이, 무선 송신 디바이스(600)의 하나 이상의 부분들, 또는 예시된 예의 부분들의 어떤 조합은 아래에서 설명되며 도 8, 도 10, 도 12 및/또는 도 16에 예시되는 바와 같이 구성된 물리 계층 엔티티에 대응할 수 있다.
[0074] 이 예에서, 프로세싱 시스템(614)은, 일반적으로 버스(602)로 제시된 버스 아키텍처로 구현될 수 있다. 버스(602)는 프로세싱 시스템(614)의 특정 애플리케이션 및 전체 설계 제약들에 따라 임의의 수의 상호 접속 버스들 및 브리지들을 포함할 수 있다. 버스(602)는 일반적으로 프로세서(604)로 표현되는 하나 이상의 프로세서들, 메모리(605) 및 일반적으로 컴퓨터 판독 가능 매체(606)로 표현되는 컴퓨터 판독 가능 매체들을 포함하는 다양한 회로들을 서로 통신 가능하게 결합한다. 버스(602)는 또한, 당해 기술분야에 잘 알려져 있고 이에 따라 더는 설명되지 않을, 타이밍 소스들, 주변 장치들, 전압 조정기들 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크할 수 있다. 버스 인터페이스(608)는 버스(602)와 트랜시버(610) 사이에 인터페이스를 제공한다. 트랜시버(610)는 송신 매체를 통해 다양한 다른 장치와 통신하기 위한 통신 인터페이스 또는 수단을 제공한다. 장치의 특성에 따라, 사용자 인터페이스(612)(예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱(joystick))가 또한 제공될 수 있다. 물론, 이러한 사용자 인터페이스(612)는 선택적이며, 기지국과 같은 일부 예들에서는 생략될 수 있다.
[0075] 본 개시내용의 일부 양상들에서, 프로세서(604)는 예컨대, 일반적으로 균일한 확률 분포를 갖는 비트들의 시퀀스를 PAS(probabilistic amplitude shape) 기법에 따라 선택된 불균일한 확률들을 갖는 진폭 심벌들의 시퀀스에 매핑하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 DM(distribution matching) 회로(641)를 포함할 수 있다. 예컨대, DM 회로(641)는 예컨대, 블록(904)을 포함하는 도 9; 예컨대, 블록(1104)을 포함하는 도 11; 예컨대, 블록(1304)을 포함하는 도 13; 및/또는 예컨대, 블록(1704)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0076] 본 개시내용의 추가적인 양상에서, 프로세서(604)는 예컨대, 입력 시퀀스에 에러 정정 코딩(순방향 에러 정정, 채널 코딩 등)을 적용하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 채널 코딩 회로(642)를 포함할 수 있다. 채널 코딩 회로(642)는 LDPC, 폴라 코드들, 터보(turbo) 코드들 등과 같은 임의의 하나 이상의 적절한 코딩 알고리즘들을 위해 구성될 수 있다. 일부 예들에서, 채널 코딩 회로(642)는 인코딩된 출력 비트들의 시퀀스를 생성할 수 있고; 일부 예들에서, 채널 코딩 회로(642)는 패리티 비트들 또는 부호 비트들의 시퀀스를 생성할 수 있다. 예컨대, 채널 코딩 회로(642)는 예컨대, 블록(910 및/또는 912)을 포함하는 도 9; 예컨대, 블록(1110 및/또는 1112)을 포함하는 도 11; 예컨대, 블록(1312 및/또는 1314)을 포함하는 도 13; 및/또는 예컨대, 블록(1708)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0077] 본 개시내용의 추가적인 양상에서, 프로세서(604)는 예컨대, 비트들(정보 비트들, 부호 비트들, 또는 임의의 다른 적합한 시퀀스의 비트들)의 시퀀스를 인터리빙하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 비트 레벨 인터리빙 회로(643)를 포함할 수 있다. 비트 레벨 인터리빙 회로(643)는 직사각형 인터리빙, 삼각형 인터리빙, 랜덤 인터리빙, 또는 비트 레벨 인터리버에 대한 임의의 다른 적절한 형태 또는 구성을 포함하는(그러나 이에 제한되지는 않음) 임의의 적절한 인터리빙 알고리즘을 이용할 수 있다. 예컨대, 비트 레벨 인터리빙 회로(643)는 예컨대, 블록(1114)을 포함하는 도 11; 예컨대, 블록(1310)을 포함하는 도 13; 및/또는 예컨대, 블록(1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0078] 본 개시내용의 추가적인 양상에서, 프로세서(604)는 예컨대, 심벌들(예컨대, 진폭 심벌들)의 시퀀스, 또는 복소수들의 시퀀스에 의해 표현될 수 있는 또는 표현되지 않을 수 있는 심벌들의 임의의 다른 적절한 시퀀스를 인터리빙하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 심벌 레벨 인터리빙 회로(644)를 포함할 수 있다. 심벌 레벨 인터리빙 회로(644)는 직사각형 인터리빙, 삼각형 인터리빙, 랜덤 인터리빙, 또는 심벌 레벨 인터리버에 대한 임의의 다른 적절한 형태 또는 구성을 포함하는(그러나 이에 제한되지는 않음) 임의의 적절한 인터리빙 알고리즘을 이용할 수 있다. 예컨대, 심벌 레벨 인터리빙 회로(644)는 예컨대, 블록(916)을 포함하는 도 9; 예컨대, 블록(1116)을 포함하는 도 11; 및/또는 예컨대, 블록(1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0079] 본 개시내용의 추가적인 양상에서, 프로세서(604)는 예컨대, 스크램블링, 인터리빙, 세그먼트화, 어셈블리, 부호 비트들 결정 등을 포함하는 비트들의 주어진 시퀀스에 관련하여 비트 조작 또는 프로세싱에 관련된 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 비트 레벨 프로세싱 회로(645)를 포함할 수 있다. 예컨대, 비트 레벨 프로세싱 회로(645)는 예컨대, 블록(902, 904, 906, 908, 912 및/또는 914)을 포함하는 도 9; 예컨대, 블록(1102, 1104, 1106, 1108, 1112, 1114 및/또는 1118)을 포함하는 도 11; 예컨대, 블록(1302, 1304, 1306, 1308, 1310, 1314 및/또는 1316)을 포함하는 도 13; 및/또는 예컨대, 블록(1702, 1704, 1706 및/또는 1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0080] 본 개시내용의 추가적인 양상에서, 프로세서(604)는 예컨대, 진폭-이진(A → B) 매핑, 인터리빙, 부호 곱셈 등을 포함하는 심벌들의 주어진 시퀀스에 관련하여 심벌 조작 또는 프로세싱에 관련된 다양한 기능들을 위해 (예컨대, 메모리(605)와 협력하여) 구성된 심벌 레벨 프로세싱 회로(646)를 포함할 수 있다. 예컨대, 심벌 레벨 프로세싱 회로(646)는 예컨대, 블록(904, 906, 914 및/또는 916)을 포함하는 도 9; 예컨대, 블록(1104, 1106, 1116 및/또는 1118)을 포함하는 도 11; 예컨대, 블록(1304, 1306 및/또는 1316)을 포함하는 도 13; 및/또는 예컨대, 블록(1704, 1706 및/또는 1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0081] 프로세서(604)는 컴퓨터 판독 가능 매체(606) 상에 저장된 소프트웨어의 실행을 포함하여 버스(602)의 관리 및 일반적인 프로세싱을 담당한다. 소프트웨어는 프로세서(604)에 의해 실행될 때, 프로세싱 시스템(614)으로 하여금, 임의의 특정 장치에 대해 아래에 설명되는 다양한 기능들을 수행하게 한다. 컴퓨터 판독 가능 매체(606) 및 메모리(605)는 또한, 소프트웨어를 실행할 때 프로세서(604)에 의해 조작되는 데이터를 저장하기 위해 사용될 수 있다.
[0082] 프로세싱 시스템의 하나 이상의 프로세서들(604)은 소프트웨어를 실행할 수 있다. 소프트웨어는, 소프트웨어로 지칭되든, 펌웨어로 지칭되든, 미들웨어로 지칭되든, 마이크로코드로 지칭되든, 하드웨어 기술 언어로 지칭되든 또는 다른 식으로 지칭되든, 명령들, 명령 세트들, 코드, 코드 세그먼트화하고, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 모듈들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 객체들, 실행 파일들, 실행 스레드들, 프로시저들, 함수들 등을 의미하는 것으로 광범위하게 해석될 것이다. 소프트웨어는 컴퓨터 판독 가능 매체(606) 상에 상주할 수 있다. 컴퓨터 판독 가능 매체(606)는 비-일시적 컴퓨터 판독 가능 매체일 수 있다. 비-일시적 컴퓨터 판독 가능 매체는 예로서, 자기 저장 디바이스(예컨대, 하드 디스크, 플로피 디스크, 자기 스트립(magnetic strip)), 광 디스크(예컨대, CD(compact disc) 또는 DVD(digital versatile disc)), 스마트 카드, 플래시 메모리 디바이스(예컨대, 카드, 스틱 또는 키 드라이브), RAM(random access memory), ROM(read only memory), PROM(programmable ROM), EPROM(erasable PROM), EEPROM(electrically erasable PROM), 레지스터, 착탈식 디스크, 및 컴퓨터에 의해 액세스 및 판독될 수 있는 소프트웨어 및/또는 명령들을 저장하기 위한 임의의 다른 적당한 매체를 포함한다. 컴퓨터 판독 가능 매체(606)는 프로세싱 시스템(614) 내에 상주하거나, 프로세싱 시스템(614) 외부에 있을 수도 있고, 또는 프로세싱 시스템(614)을 포함하는 다수의 엔티티들에 걸쳐 분산될 수도 있다. 컴퓨터 판독 가능 매체(606)는 컴퓨터 프로그램 제품으로 구현될 수 있다. 예로서, 컴퓨터 프로그램 제품은 패키징 재료들에 컴퓨터 판독 가능 매체를 포함할 수 있다. 당해 기술분야에서 통상의 지식을 가진 자들은 전체 시스템에 부과된 전체 설계 제약들 및 특정 애플리케이션에 따라 본 개시내용 전반에 제시된 설명되는 기능을 어떻게 최상으로 구현할지를 인식할 것이다.
[0083] 하나 이상의 예들에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 일반적으로 균일한 확률 분포를 갖는 비트들의 시퀀스를 PAS(probabilistic amplitude shape) 기법에 따라 선택된 불균일한 확률들을 갖는 진폭 심벌들의 시퀀스에 매핑하는 것을 포함하는 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 DM(distribution matching) 명령들(661)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 예컨대, DM 명령들(661)은 예컨대, 블록(904)을 포함하는 도 9; 예컨대 블록(904)를 포함하는 도 11; 예컨대, 블록(1104)을 포함하는 도 11; 예컨대, 블록(1304)을 포함하는 도 13; 및/또는 예컨대, 블록(1704)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0084] 본 개시내용의 추가적인 양상에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 입력 시퀀스에 에러 정정 코딩(순방향 에러 정정, 채널 코딩 등)을 적용하는 것을 포함하는 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 채널 코딩 명령들(662)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 채널 코딩 명령들(662)은 LDPC, 폴라 코드들, 터보 코드들 등과 같은 임의의 하나 이상의 적절한 코딩 알고리즘들을 위해 구성될 수 있다. 일부 예들에서, 채널 코딩 명령들(662)은 인코딩된 출력 비트들의 시퀀스를 생성할 수 있고; 일부 예들에서, 채널 코딩 명령들(662)은 패리티 비트들 또는 부호 비트들의 시퀀스를 생성할 수 있다. 예컨대, 채널 코딩 명령들(662)은 예컨대, 블록(910 및/또는 912)을 포함하는 도 9; 예컨대, 블록(1110 및/또는 1112)을 포함하는 도 11; 예컨대, 블록(1312 및/또는 1314)을 포함하는 도 13; 및/또는 예컨대, 블록(1708)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0085] 본 개시내용의 추가적인 양상에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 비트들(정보 비트들, 부호 비트들, 또는 임의의 다른 적합한 시퀀스의 비트들)의 시퀀스를 인터리빙하는 것을 포함하는 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 비트 레벨 인터리빙 명령들(663)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 비트 레벨 인터리빙 명령들(663)은 직사각형 인터리빙, 삼각형 인터리빙, 랜덤 인터리빙, 또는 비트 레벨 인터리버에 대한 임의의 다른 적절한 형태 또는 구성을 포함하는(그러나 이에 제한되지는 않음) 임의의 적절한 인터리빙 알고리즘을 이용할 수 있다. 예컨대, 비트 레벨 인터리빙 명령들(662)은 예컨대, 블록(1114)을 포함하는 도 11; 예컨대, 블록(1310)을 포함하는 도 13; 및/또는 예컨대, 블록(1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0086] 본 개시내용의 추가적인 양상에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 심벌들(예컨대, 진폭 심벌들)의 시퀀스, 또는 복소수들의 시퀀스에 의해 표현될 수 있는 또는 표현되지 않을 수 있는 심벌들의 임의의 다른 적절한 시퀀스를 인터리빙하는 것을 포함하는 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 심벌 레벨 인터리빙 명령들(664)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 심벌 레벨 인터리빙 명령들(664)은 직사각형 인터리빙, 삼각형 인터리빙, 랜덤 인터리빙, 또는 심벌 레벨 인터리버에 대한 임의의 다른 적절한 형태 또는 구성을 포함하는(그러나 이에 제한되지는 않음) 임의의 적절한 인터리빙 알고리즘을 이용할 수 있다. 예컨대, 심벌 레벨 인터리빙 명령들(664)은 예컨대, 블록(904)을 포함하는 도 9; 예컨대 블록(916)을 포함하는 도 11; 예컨대, 블록(1116)을 포함하는 도 11; 및/또는 예컨대, 블록(1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0087] 본 개시내용의 추가적인 양상에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 스크램블링, 인터리빙, 세그먼트화, 어셈블리, 부호 비트들 결정 등을 포함하는 비트들의 주어진 시퀀스에 관련하여 비트 조작에 관련된 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 비트 레벨 인터리빙 명령들(665)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 예컨대, 비트 레벨 프로세싱 명령들(665)은 예컨대, 블록(902, 904, 906, 908, 912 및/또는 914)을 포함하는 도 9; 예컨대, 블록(1102, 1104, 1106, 1108, 1112, 1114 및/또는 1118)을 포함하는 도 11; 예컨대, 블록(1302, 1304, 1306, 1308, 1310, 1314 및/또는 1316)을 포함하는 도 13; 및/또는 예컨대, 블록(1702, 1704, 1706 및/또는 1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0088] 본 개시내용의 추가적인 양상에서, 컴퓨터 판독 가능 저장 매체(606)는 예컨대, 진폭-이진(A → B) 매핑, 인터리빙, 부호 곱셈 등을 포함하는 심벌들의 주어진 시퀀스에 관련하여 심벌 조작 또는 프로세싱에 관련된 다양한 기능들을 위해 송신 디바이스(600)를 구성하는 심벌 레벨 인터리빙 명령들(666)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 예컨대, 심벌 레벨 프로세싱 명령들(666)은 예컨대, 블록(904, 906, 914 및/또는 916)을 포함하는 도 9; 예컨대, 블록(1104, 1106, 1116 및/또는 1118)을 포함하는 도 11; 예컨대, 블록(1304, 1306 및/또는 1316)을 포함하는 도 13; 및/또는 예컨대, 블록(1704, 1706 및/또는 1710)을 포함하는 도 17과 관련하여 아래에서 설명되는 기능들 중 하나 이상을 구현하도록 구성될 수 있다.
[0089] 일 구성에서, 무선 통신을 위한 장치(600)는 확률적 진폭 성형에 따라 진폭 심벌들의 시퀀스를 결정하기 위한 수단; 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용하기 위한 수단; 비트들의 시퀀스를 인터리빙(예컨대, 비트 레벨 인터리빙)하기 위한 수단; 심벌들의 시퀀스를 인터리빙(예컨대, 심벌 레벨 인터리빙)하기 위한 수단; 비트 레벨 프로세싱을 위한 수단, 및 심벌 레벨 프로세싱을 위한 수단을 포함한다. 일 양상에서, 위에서 언급된 수단은 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 도 6에 도시된 프로세서(들)(604)일 수 있다. 다른 양상에서, 위에서 언급된 수단은 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 회로 또는 임의의 장치일 수 있다.
[0090] 물론, 상기 예들에서, 프로세서(604)에 포함된 회로는 단지 일 예에서 제공될 뿐이며, 설명된 기능들을 수행하기 위한 다른 수단이 컴퓨터 판독 가능 저장 매체(606), 또는 도 1, 도 2, 도 3, 도 5, 도 8, 도 10, 도 12 및/또는 도 16 중 어느 한 도면에서 설명된 임의의 다른 적절한 장치 또는 수단에 저장된 명령들을 포함하는(그러나 이에 제한되지 않음), 그리고 예컨대, 도 5, 도 9, 도 11, 도 13 및/또는 도 17과 관련하여 본 명세서에서 설명된 프로세스들 및/또는 알고리즘들을 이용하는 본 개시내용의 다양한 양상들 내에 포함될 수 있다.
[0091] 도 7은 프로세싱 시스템(714)을 이용하는 예시적인 수신 디바이스(700)에 대한 하드웨어 구현의 일례를 예시하는 개념도이다. 본 개시내용의 다양한 양상들에 따르면, 엘리먼트나 엘리먼트의 임의의 부분 또는 엘리먼트들의 임의의 조합은 하나 이상의 프로세서들(704)을 포함하는 처리 시스템(714)으로 구현될 수 있다. 예컨대, 수신 디바이스(700)는 도 1에 예시된 바와 같은 기지국(102) 및/또는 UE(106)일 수 있다.
[0092] 버스 인터페이스(708), 버스(702), 메모리(705), 프로세서(704) 및 컴퓨터 판독 가능 매체(706)를 포함하는 프로세싱 시스템(714)은 도 6에 예시된 프로세싱 시스템(614)과 실질적으로 동일할 수 있다. 게다가, 수신 디바이스(700)는 앞서 도 6에서 설명한 것들과 실질적으로 유사한 사용자 인터페이스(712) 및 트랜시버(710)를 포함할 수 있다. 즉, 수신 디바이스(700)에서 이용되는 프로세서(704)는 아래에서 설명되며 도 14 및/또는 도 15에 예시되는 프로세스들 중 임의의 하나 이상을 구현하도록 (예컨대, 메모리(705)와 협력하여) 구성될 수 있다.
[0093] 본 개시내용의 일부 양상들에서, 프로세서(704)는 예컨대, 수신된 심벌 시퀀스의 로그 우도비(log likelihood ratio) 추정치를 생성하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(704)와 협력하여) 구성된 LLR 디매핑 회로(741)를 포함할 수 있다. 프로세서(704)는 예컨대, 수신된 심벌 시퀀스의 추정치에 대응하는 LLR들의 시퀀스를 디인터리빙하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(704)와 협력하여) 구성된 비트 디인터리빙 회로(742)를 더 포함할 수 있다. 프로세서(704)는 예컨대, 수신된 심벌 시퀀스의 추정치에 대응하는 LLR들의 시퀀스를 디코딩하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(704)와 협력하여) 구성된 채널 디코딩 회로(743)를 더 포함할 수 있다. 프로세서(704)는 예컨대, 정보 메시지를 복원하기 위해 성상도 형상 심벌들의 시퀀스를 디매핑하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(704)와 협력하여) 구성된 DM 디매핑 회로(744)를 더 포함할 수 있다.
[0094] 그리고 추가로, 컴퓨터 판독 가능 저장 매체(706)는 예컨대, 수신 심벌 시퀀스의 로그 우도비 추정치를 생성하는 것을 포함하는 다양한 기능들을 위해 수신 디바이스(700)를 구성하는 LLR 디매핑 명령들(761)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 컴퓨터 판독 가능 저장 매체(706)는 예컨대, 수신된 심벌 시퀀스의 추정치에 대응하는 LLR들의 시퀀스를 디인터리빙하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(705)와 협력하여) 구성된 비트 디인터리빙 명령들(762)을 포함하는 컴퓨터 실행 가능 코드를 더 저장할 수 있다. 컴퓨터 판독 가능 저장 매체(706)는 예컨대, 수신된 심벌 시퀀스의 추정치에 대응하는 LLR들의 시퀀스를 디코딩하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(705)와 협력하여) 구성된 채널 디코딩 명령들(763)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다. 컴퓨터 판독 가능 저장 매체(706)는 예컨대, 정보 메시지를 복원하기 위해 성상도 형상 심벌들의 시퀀스를 디매핑하는 것을 포함하는 다양한 기능들을 위해 (예컨대, 메모리(705)와 협력하여) 구성된 DM 디매핑 명령들(764)을 포함하는 컴퓨터 실행 가능 코드를 저장할 수 있다.
[0095] 일 구성에서, 무선 통신을 위한 장치(700)는 LLR 디매핑을 위한 수단, 디인터리빙을 위한 수단, 채널 디코딩을 위한 수단 및 DM 디매핑을 위한 수단을 포함한다. 일 양상에서, 위에서 언급된 수단은 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 도 7에 도시된 프로세서(들)(704)일 수 있다. 다른 양상에서, 위에서 언급된 수단은 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 회로 또는 임의의 장치일 수 있다.
[0096] 물론, 상기 예들에서, 프로세서(704)에 포함된 회로는 단지 일 예에서 제공될 뿐이며, 설명된 기능들을 수행하기 위한 다른 수단이 컴퓨터 판독 가능 저장 매체(706), 또는 도 1 및/또는 도 14 중 어느 한 도면에서 설명된 임의의 다른 적절한 장치 또는 수단에 저장된 명령들을 포함하는(그러나 이에 제한되지 않음), 그리고 예컨대, FIG 15와 관련하여 본 명세서에서 설명된 프로세스들 및/또는 알고리즘들을 이용하는 본 개시내용의 다양한 양상들 내에 포함될 수 있다.
심벌 레벨 인터리버
[0097] 일 양상에서, 본 개시내용은 심벌 레벨 인터리버를 제공하며, 여기서 출력 심벌들의 시퀀스는 DM 및 채널 코딩 후에 그리고 송신을 위한 변조 전에 인터리버에 제공된다. 이러한 방식으로, 성형된 심벌들의 시퀀스는, 성형된 심벌들을 송신 전에 인터리빙하면서 자신의 성형 이득을 유지할 수 있다.
[0098] 도 8은 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 구조 또는 기법을 예시하는 개략적인 블록도이다. 예시된 예에서, 도시된 기능들 또는 동작들은 송신 디바이스(예컨대, 위에서 설명되고 도 6에 예시된 송신 디바이스(600))의 물리 계층 엔티티의 관점에서 수행된다. 예컨대, 확률적 신호 성형 및 인터리빙 특징들을 포함할 수 있는 인코더는 도 9에 예시된 프로세스를 구현하도록 구성될 수 있다.
[0099] 도 9는 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 프로세스(900)를 예시하는 흐름도이다. 아래에서 설명되는 바와 같이, 예시된 일부 또는 모든 특징들은 본 개시내용의 범위 내의 특정 구현에서는 생략될 수 있고, 예시된 일부 특징들은 모든 실시예들의 구현에 필요하지 않을 수 있다. 일부 예들에서, 프로세스(900)는 예컨대, 도 8에 예시된 블록도에 따라 구성된 회로 및/또는 소프트웨어를 이용하여, 도 6에 예시된 송신 디바이스(600)에 의해 실행될 수 있다. (다음의 프로세스(900)의 설명에서, 설명의 편의상 도 8에 예시된 블록도(800)가 참조된다.) 일부 예들에서, 프로세스(900)는 아래에서 설명되는 기능들 또는 알고리즘을 수행하기 위한 임의의 적절한 장치 또는 수단에 의해 실행될 수 있다.
[0100] 블록(902)에서, 송신 디바이스가 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화할 수 있다. 예컨대, 송신 디바이스에서 물리 계층 엔티티는 정보 소스(801)로부터 정보 메시지를 수신할 수 있으며, 정보 소스(801)는 MAC 하위 계층, 애플리케이션 하위 계층, 또는 송신을 위한 정보 메시지들의 임의의 다른 적절한 소스일 수 있다. 도 8에서, 정보 소스(801)로부터의 정보 메시지는 B(0)~B(k-1)로 표기된 k개의 비트들을 포함하는 시퀀스 B이고, 여기서 k > 0은 정수이다. 예시된 바와 같이, 분할 블록 또는 기능(802)은, 정보 비트들의 시퀀스(B(0)~B(k-1))를 (k-i) 비트의 시퀀스를 포함하는 정보 비트들의 제1 시퀀스(B(i)~B(k-1)), 및 i 비트의 시퀀스를 포함하는 정보 비트들의 제2 시퀀스(B(0)~B(i-1))로 세그먼트화하거나, 분할하거나, 또는 분리시키며, 여기서 i는 정수이고 0 ≤ i ≤ k이다. 이러한 세그먼트화에 의해, 다양한 동작들은 본 개시내용의 다양한 예들을 참조하여 설명된 바와 같이 정보 시퀀스의 상이한 부분들에 대해 상이하게 적용될 수 있다. 다양한 예들에서, 정보 비트들의 시퀀스는 2개, 3개 또는 더 많은 시퀀스들로 세그먼트화될 수 있다. 추가로, 정보 비트들의 시퀀스는 더 넓은 시퀀스의 부분 또는 서브세트를 구성하는 정보 비트들의 특정 시퀀스를 포함할 수 있다. 이러한 예들에서, 더 넓은 시퀀스의 정보 비트들은 3개 이상의 부분들로 세그먼트화될 수 있으며, 여기서 부분들은 적어도 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스를 포함한다.
[0101] 블록(904)에서, 송신 디바이스가 PAS(probabilistic amplitude shape)를 위해 구성된 분포 정합기를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정할 수 있다. 예컨대, 도 8에 도시된 바와 같이, 정보 비트들(B(i)~B(k-1))의 제1 시퀀스는 DM(distribution matcher)(804)에 제공될 수 있다. 그 다음, DM(804)은 자신의 입력 시퀀스를 m개의 확률적으로 성형된 진폭 심벌들의 시퀀스에 대응하는 정렬된 진폭 시퀀스(A(0)~A(m-1))에 매핑할 수 있으며, 여기서 m > 0은 정수이다. 예컨대, QAM(quadrature amplitude modulation)을 이용하는 송신 디바이스에서, 진폭 심벌들의 시퀀스(A(0)~A(m-1))는 복소수들의 시퀀스에 대응할 수 있으며, 여기서 모든 j 값들에 대해 A(j) ∈ С이다. 예로서, DM(804)은 시퀀스(A(0)~A(m-1))의 각각의 심벌에 대해 적절한 진폭 |A(j)|를 선택하여, QAM 심벌들의 원하는 확률적으로 성형된 성상도를 달성할 수 있다.
[0102] 블록(906)에서, 송신 디바이스는 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑할 수 있다. 예컨대, 도 8에 도시된 바와 같이, 진폭 시퀀스(A(0)~A(m-1))는 진폭-이진(A → B) 매핑 블록(806)에 제공된다. 본 명세서에서 사용되는 바와 같이, "진폭-이진(A → B) 매핑" 프로세스는 "A2B 매핑"으로 지칭될 수 있거나, 또는 때때로, 단순히 "A2B"로 지칭될 수 있으며, 이는 임의의 이벤트에서, A2B 매퍼에 의해, 이를테면 위에서 설명된 송신 디바이스(600)의 심벌 레벨 프로세싱 회로(646)에 의해 구현될 수 있다. 그 다음, A2B 블록(806)에서, A2B 매퍼가 적절한 b() 함수를 적용하여 진폭 심벌들의 시퀀스를 이진 시퀀스(b[A(0)]~b[A(m-1)])에 매핑할 수 있다. 그런 다음, 본 명세서에서 이진 심벌들의 시퀀스로도 또한 지칭되는 이진 시퀀스가 채널 코더(808)에 제공될 수 있다. 그리고 일부 예들에서, 정보 비트들(B(0)~B(i-1))의 제2 시퀀스는 채널 코더(808)에 직접 제공될 수 있다.
[0103] 블록(908)에서, 송신 디바이스는 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합할 수 있다. 예컨대, 정보 비트들의 제2 시퀀스(B(0)~B(i-1))는 이진 심벌들의 시퀀스(b[A(0)]~b[A(m-1)])와 연접되어, 조합된 시퀀스를 생성할 수 있지만, 개개의 세트들의 임의의 적절한 조합이 동작 원리를 변경하지 않으면서 이용될 수 있다. 제공된 예에서, 정보 비트들의 제2 시퀀스(B(0)~B(i-1))는 DM(804)에 의한 확률적 진폭 성형을 겪지 않는 시퀀스를 제공하는 한편, 이진 심벌들의 시퀀스(b[A(0)]~ b[A(m-1)])는 확률적 진폭 성형에 따라 수정된 시퀀스를 제공한다. 일부 예들은 예컨대, 송신을 위한 데이터의 특정 부분들, 이를테면 조직적인(systematic) 비트들에만 PAS를 적용하기 위해 이러한 패러다임을 이용할 수 있다.
[0104] 블록(910)에서, 송신 디바이스는 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용할 수 있다. 예컨대, 채널 코더(808)는 인코딩된 출력 시퀀스(C(0)~C(n-1))를 생성하기 위해 자신의 프리-인코딩 입력(예컨대, 정보 비트들의 제2 시퀀스(B(0)~B(i-1))와 이진 심벌들의 시퀀스(b[A(0)]~b[A(m-1)])의 조합에 대응하는 정보 블록)을 인코딩할 수 있다. LDPC, 폴라 코드들, 터보 코드들 등을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 조직적인 또는 비-조직적인 에러 정정 코드가 이용될 수 있다.
[0105] 블록(912)에서, 송신 디바이스는 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정할 수 있다. 예컨대, 부호 비트 추출 블록(818)은, 부호 곱셈 블록()에 제공되는 패리티 비트들(C(0)~C(n-1))로부터 m개의 부호 비트들의 시퀀스(S(0)~S(m-1))를 추출하며, 이러한 부호 비트들(S(0)~S(m-1))은 부호 곱셈 블록(816)에 제공된다. 부호 비트들은, 2의 보수 구성의 MSB(most significant bit)에 의해 표현되는 것을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 방식으로 표현될 수 있다.
[0106] 블록(914)에서, 송신 디바이스는 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합할 수 있다. 예컨대, 부호 곱셈 블록(816)은 인코딩된 진폭 심벌들의 시퀀스(X(0)~X(m-1))를 생성하기 위해 전체 m-길이의 시퀀스에 걸쳐 일대일 방식으로 각각의 진폭 값을 각각의 대응하는 부호 값과 곱할 수 있다.
[0107] 블록(916)에서, 송신 디바이스는 출력 심벌들의 시퀀스를 생성하기 위해, 인코딩된 진폭 심벌들의 시퀀스를 인터리빙할 수 있다. 예컨대, 심벌 레벨 인터리버(822)는 출력 심벌들의 시퀀스(Y(0)~Y(m-1))를 생성하기 위해, 인코딩된 진폭 심벌들(X(0)~X(m-1))을 인터리빙할 수 있다. 인터리버는 예컨대, 직사각형 인터리버, 삼각형 인터리버, 랜덤 인터리버, 또는 심벌 레벨 인터리버에 대한 임의의 다른 적합한 형태 또는 구성일 수 있다. 광범위하게, 심벌 레벨 인터리버(822)는 변조 및 송신 전에 입력 심벌들을 인터리빙하기 위해 자신의 입력 값들의 적절한 세트의 순열들을 생성할 수 있다.
[0108] 일부 예들에서, 심벌 레벨 인터리버들은 심벌들을 전체적으로(예컨대, 데이터 워드들로서) 인터리빙한다. 일 예에서, 심벌 레벨 인터리버(822)는 심벌들의 시퀀스 내의 다른 심벌들과 심벌들(예컨대, 데이터 워드들)로서 비트들의 블록들을 인터리빙할 수 있다. 일 예에서, 심벌 레벨 인터리버는 적어도 제1 심벌(예컨대, 제1 데이터 워드)을 적어도 제2 심벌(예컨대, 제2 데이터 워드)과 인터리빙할 수 있으며, 적어도 하나의 제1 심벌 및 적어도 하나의 제2 심벌은 DM(804)으로부터의 인코딩된 출력의 적어도 일부를 표현한다. 도 10을 참조하여 설명되는 바와 같이, 심벌들을 인코딩하기 전에(예컨대, 블록(816) 전에) 심벌 레벨 인터리버가 사용될 때, 비트 레벨 인터리버는 (도 8에 도시되지 않은) 채널 코더(808)에 후속하여 비트들의 시퀀스를 인터리빙하는 데 이용될 것이다. 비트 레벨 인터리버가 다른 비트 레벨 또는 심벌 레벨 인터리버들에 추가하여 또는 대안으로, (도 12를 참조하여 설명되는 바와 같이) 채널 코더 이전에 추가로 사용될 수 있다. 도 18a - 도 18c의 비트 레벨 및 심벌 레벨 인터리버들은 본 개시내용의 다양한 예들에 따라(예컨대, 도 10, 도 12, 도 14, 도 16 등을 참조하여 설명되는 예들에 따라) 인터리버들의 체인에서 단독으로 또는 함께 사용될 수 있다고 이해되어야 한다.
[0109] 블록(918)에서, 송신 디바이스는 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신할 수 있다. 예컨대, 변조기(824)가 출력 심벌들의 시퀀스(Y(0)~Y(m-1))에 QAM(또는 임의의 다른 적합한 변조 방식)을 적용함으로써 하나 이상의 안테나들을 통한 송신을 위해 변조된 심벌들의 시퀀스를 생성할 수 있다. 그 다음, 송신기(예컨대, 송신 디바이스(600)의 트랜시버(610))가 임의의 적절한 무선 송신 시스템을 이용하여, 변조된 심벌들을 기초로 파형을 송신할 수 있다.
심벌 레벨 인터리버 및 비트 레벨 인터리버
[0110] 다른 양상에서, 본 개시내용은 DM에 의해 생성된 것과 같은 진폭 심벌들 및 채널 코딩에 대응하는 부호 비트들의 개별 인터리빙을 제공한다. 즉, 일부 예들에서, 송신 디바이스는 2개의 인터리버들: 성형된 진폭 부분에 대한 인터리버 및 부호 비트 부분에 대한 다른 인터리버를 이용함으로써 확률적 진폭 성형을 이용할 수 있다. 정보를 이러한 개별 인터리버들로 분할함으로써, 진폭 심벌에 적용되는 인터리빙 동작은 인터리빙되는 진폭 심벌들의 값들과 상관되어, 잠재적으로 개선된 인터리빙 성능을 제공할 수 있다.
[0111] 도 10은 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 다른 예시적인 구조 또는 기법을 예시하는 개략적인 블록도이다. 예시된 예에서, 도시된 기능들 또는 동작들은 송신 디바이스(예컨대, 위에서 설명되고 도 6에 예시된 송신 디바이스(600))의 물리 계층 엔티티의 관점에서 수행된다. 예컨대, 확률적 신호 성형 및 인터리빙 특징들을 포함할 수 있는 인코더는 도 11에 예시된 프로세스를 구현하도록 구성될 수 있다.
[0112] 도 11은 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 프로세스(1100)를 예시하는 흐름도이다. 아래에서 설명되는 바와 같이, 예시된 일부 또는 모든 특징들은 본 개시내용의 범위 내의 특정 구현에서는 생략될 수 있고, 예시된 일부 특징들은 모든 실시예들의 구현에 필요하지 않을 수 있다. 일부 예들에서, 프로세스(1100)는 예컨대, 도 10에 예시된 블록도에 따라 구성된 회로 및/또는 소프트웨어를 이용하여, 도 6에 예시된 송신 디바이스(600)에 의해 실행될 수 있다. (다음의 프로세스(1100)의 설명에서, 설명의 편의상 도 10에 예시된 블록도(1000)가 참조된다.) 일부 예들에서, 프로세스(1100)는 아래에서 설명되는 기능들 또는 알고리즘을 수행하기 위한 임의의 적절한 장치 또는 수단에 의해 실행될 수 있다.
[0113] 블록(1102)에서, 송신 디바이스가 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화할 수 있다. 예컨대, 송신 디바이스에서 물리 계층 엔티티는 정보 소스(1001)로부터 정보 메시지를 수신할 수 있으며, 정보 소스(1001)는 송신을 위한 정보 메시지들의 임의의 적절한 소스일 수 있다. 도 10에서, 정보 소스(1001)로부터의 정보 메시지는 B(0)~B(k-1)로 표기된 k개의 비트들을 포함하는 시퀀스 B이고, 여기서 k > 0은 정수이다. 예시된 바와 같이, 분할 블록 또는 기능(1002)은, 정보 비트들의 시퀀스(B(0)~B(k-1))를 (k-i) 비트의 시퀀스를 포함하는 정보 비트들의 제1 시퀀스(B(i)~B(k-1)), 및 i 비트의 시퀀스를 포함하는 정보 비트들의 제2 시퀀스(B(0)~B(i-1))로 세그먼트화하거나, 분할하거나, 또는 분리시키며, 여기서 i는 정수이고 0 ≤ i ≤ k이다.
[0114] 블록(1104)에서, 송신 디바이스가 PAS(probabilistic amplitude shape)를 위해 구성된 분포 정합기를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정할 수 있다. 예컨대, 도 10에 도시된 바와 같이, 정보 비트들(B(i)~B(k-1))의 제1 시퀀스는 DM(distribution matcher)(1004)에 제공될 수 있다. DM(1004)은 자신의 입력 시퀀스를 m개의 확률적으로 성형된 진폭 심벌들의 시퀀스에 대응하는 정렬된 진폭 시퀀스(A(0)~A(m-1))에 매핑할 수 있으며, 여기서 m > 0은 정수이다. 예컨대, QAM(quadrature amplitude modulation)을 이용하는 송신 디바이스에서, 진폭 심벌들의 시퀀스(A(0)~A(m-1))는 복소수들의 시퀀스에 대응할 수 있으며, 여기서 모든 j 값들에 대해 A(j) ∈ С이다. 예로서, DM(1004)은 시퀀스(A(0)~A(m-1))의 각각의 심벌에 대해 적절한 진폭 |A(j)|를 선택하여, QAM 심벌들의 원하는 확률적으로 성형된 성상도를 달성할 수 있다.
[0115] 블록(1106)에서, 송신 디바이스는 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑할 수 있다. 예컨대, 도 10에 도시된 바와 같이, 진폭 시퀀스(A(0)~A(m-1))는 진폭-이진(A → B) 매핑 블록(1006)에 제공된다. 그 다음, A2B 블록(1006)에서, A2B 매퍼가 적절한 b() 함수를 적용하여 진폭 심벌들의 시퀀스를 이진 시퀀스(b[A(0)]~b[A(m-1)])에 매핑할 수 있다. 그런 다음, 본 명세서에서 이진 심벌들의 시퀀스로도 또한 지칭되는 이진 시퀀스가 채널 코더(808)에 제공될 수 있다. 그리고 일부 예들에서, 정보 비트들(B(0)~B(i-1))의 제2 시퀀스는 채널 코더(1008)에 직접 제공될 수 있다.
[0116] 블록(1108)에서, 송신 디바이스는 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합할 수 있다. 예컨대, 정보 비트들의 제2 시퀀스(B(0)~B(i-1))는 이진 심벌들의 시퀀스(b[A(0)]~b[A(m-1)])와 연접되어, 조합된 시퀀스를 생성할 수 있지만, 개개의 세트들의 임의의 적절한 조합이 동작 원리를 변경하지 않으면서 이용될 수 있다.
[0117] 블록(1110)에서, 송신 디바이스는 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용할 수 있다. 예컨대, 채널 코더(808)는 인코딩된 출력 시퀀스(C(0)~C(n-1))를 생성하기 위해 자신의 프리-인코딩 입력(예컨대, 정보 비트들의 제2 시퀀스(B(0)~B(i-1))와 이진 심벌들의 시퀀스(b[A(0)]~b[A(m-1)])의 조합에 대응하는 정보 블록)을 인코딩할 수 있다. LDPC, 폴라 코드들, 터보 코드들 등을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 조직적인 또는 비-조직적인 에러 정정 코드가 이용될 수 있다.
[0118] 블록(1112)에서, 송신 디바이스는 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정할 수 있다. 예컨대, 부호 비트 추출 블록(1018)이 패리티 비트들(C(0)~C(n-1))로부터 m개의 부호 비트들(S(0)~S(m-1))의 시퀀스를 추출할 수 있다. 부호 비트들은, 2의 보수 구성의 MSB(most significant bit)에 의해 표현되는 것을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 방식으로 표현될 수 있다.
[0119] 블록(1114)에서, 송신 디바이스는 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 부호 비트들의 시퀀스를 인터리빙할 수 있다. 예컨대, 비트 레벨 인터리버(1024)가 인터리빙된 부호 비트들의 시퀀스(Int[S(0)~S(m-1)])를 생성하기 위해 부호 비트들의 시퀀스(S(0)~S(m-1))를 인터리빙할 수 있다.
[0120] 블록(1116)에서, 송신 디바이스는 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해, 진폭 심벌들의 시퀀스를 인터리빙할 수 있다. 예컨대, 진폭 시퀀스 인터리버 또는 심벌 레벨 인터리버(1022)가 인터리빙된 진폭 심벌들의 시퀀스(Int[A(0)~A(m-1))를 생성하기 위해 진폭 심벌들(A(0)~A(m-1))을 인터리빙할 수 있다. 인터리버(1022)는 예컨대, 직사각형 인터리버, 삼각형 인터리버, 랜덤 인터리버, 또는 심벌 레벨 인터리버에 대한 임의의 다른 적합한 형태 또는 구성일 수 있다.
[0121] 본 개시내용의 추가적인 양상에서, 비트 레벨 인터리버(1024) 및 심벌 레벨 인터리버(1022)는, 인터리빙된 시퀀스들이 다음 단계에서 조합될 때 서로 정렬되도록, 정합 인터리빙 패턴을 이들 개개의 시퀀스들에 적용하도록 구성될 수 있다. 여기서, 심벌 레벨 인터리버(1022) 및/또는 비트 레벨 인터리버(1024) 중 하나 또는 둘 모두는, 인터리빙 성능을 개선하도록 정보 메시지, 변조 및 코딩 방식, 및/또는 다른 어떤 적절한 파라미터에 기초하여 인터리빙 패턴(들)을 동적으로 선택 또는 구성할 수 있다.
[0122] 일부 예들에서, 복수의 인터리버들이 송신기 측(예컨대, 송신기(102))에서 사용될 때 인터리버 타입들에 대한 그러한 제한은 없다. 일 예에서, 송신기(102)는, 송신기(102)가 변조 차수(예컨대, qam256)에 따라 신호 송신을 변조하기 전에 수행할 인터리버 동작들의 수에 관계없이 동일한 타입들 또는 상이한 타입들의 인터리버들을 이용하도록 구성될 수 있다.
[0123] 일부 예들에서, 복수의 인터리버들 각각에 대한 시퀀스의 길이는 동일하거나 상이할 수 있다. 진폭 인터리버(1022)(예컨대, 심벌 레벨 인터리버) 및 비트 인터리버(1024)에 대해 도시된 예에서, 시퀀스의 길이는 진폭 인터리버(1022) 및 비트 인터리버(1024)에 대해 동일하다. 이러한 예들에서, 송신기(102)는 복수의 인터리버들(예컨대, 진폭 인터리버(1022) 및 비트 인터리버(1024)) 각각에 대해 동일한 타입의 인터리버를 이용하기로 결정할 수 있다. 복수의 인터리버들은 모두 예컨대, 직사각형 인터리버들일 수 있다. 이러한 예들에서, 송신기(102)는 복수의 인터리버 동작들을 수행할 때 인터리버 델타를 포함할 수 있다. 일 예에서, 송신기(102)는 각각의 인터리버에 대해 직사각형 인터리버를 이용함으로써 복수의 인터리버 동작들을 구현할 수 있다. 이러한 예들에서, 송신기(102)는 비제한적인 예들에서, 진폭 인터리버(1022) 및 비트 인터리버(1024)에 대한 행들의 입력 순서가 상이한 인터리버 동작들을 구현할 수 있다.
[0124] 블록(1118)에서, 송신 디바이스는 출력 심벌들의 시퀀스를 형성하기 위해, 인터리빙된 진폭 심벌들의 시퀀스와 인터리빙된 부호 비트들의 시퀀스를 조합할 수 있다. 예컨대, 부호 곱셈 블록(1016)은 출력 심벌들의 시퀀스(X(0)~X(m-1))를 생성하기 위해 전체 m-길이의 시퀀스에 걸쳐 일대일 방식으로 각각의 진폭 값(Int[A(0)~A(m-1)])을 각각의 대응하는 부호 값(Int[S(0)~S(m-1)])과 곱할 수 있다.
[0125] 블록(1120)에서, 송신 디바이스는 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신할 수 있다. 예컨대, 변조기(1026)가 출력 심벌들의 시퀀스(X(0)~X(m-1))에 QAM(또는 임의의 다른 적합한 변조 방식)을 적용함으로써 하나 이상의 안테나들을 통한 송신을 위해 변조된 심벌들의 시퀀스를 생성할 수 있다. 그 다음, 송신기(예컨대, 송신 디바이스(600)의 트랜시버(610))가 임의의 적절한 무선 송신 시스템을 이용하여, 변조된 심벌들을 기초로 파형을 송신할 수 있다.
채널 코딩 전의 비트 레벨 인터리버
[0126] 또 다른 양상에서, 본 개시내용은 DM을 이용한 후 그리고 채널 코딩 전에 정보 메시지의 비트들을 인터리빙하기 위한 비트 레벨 인터리버의 사용을 제공한다. 이 예에서, 채널 코딩에 후속하는 추가적인 인터리빙은 생략될 수 있다.
[0127] 도 12는 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 또 다른 예시적인 구조 또는 기법을 예시하는 개략적인 블록도이다. 예시된 예에서, 도시된 기능들 또는 동작들은 송신 디바이스(예컨대, 위에서 설명되고 도 6에 예시된 송신 디바이스(600))의 물리 계층 엔티티의 관점에서 수행된다. 예컨대, 확률적 신호 성형 및 인터리빙 특징들을 포함할 수 있는 인코더는 도 13에 예시된 프로세스를 구현하도록 구성될 수 있다.
[0128] 도 13은 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 프로세스(1300)를 예시하는 흐름도이다. 아래에서 설명되는 바와 같이, 예시된 일부 또는 모든 특징들은 본 개시내용의 범위 내의 특정 구현에서는 생략될 수 있고, 예시된 일부 특징들은 모든 실시예들의 구현에 필요하지 않을 수 있다. 일부 예들에서, 프로세스(1300)는 예컨대, 도 12에 예시된 블록도에 따라 구성된 회로 및/또는 소프트웨어를 이용하여, 도 6에 예시된 송신 디바이스(600)에 의해 실행될 수 있다. (다음의 프로세스(1300)의 설명에서, 설명의 편의상 도 12에 예시된 블록도(1200)가 참조된다.) 일부 예들에서, 프로세스(1300)는 아래에서 설명되는 기능들 또는 알고리즘을 수행하기 위한 임의의 적절한 장치 또는 수단에 의해 실행될 수 있다.
[0129] 블록(1302)에서, 송신 디바이스가 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화할 수 있다. 예컨대, 송신 디바이스에서 물리 계층 엔티티는 정보 소스(1201)로부터 정보 메시지를 수신할 수 있으며, 정보 소스(1201)는 송신을 위한 정보 메시지들의 임의의 적절한 소스일 수 있다. 도 12에서, 정보 소스(1201)로부터의 정보 메시지는 B(0)~B(k-1)로 표기된 k개의 비트들을 포함하는 시퀀스 B이고, 여기서 k > 0은 정수이다. 예시된 바와 같이, 분할 블록 또는 기능(1202)은, 정보 비트들의 시퀀스(B(0)~B(k-1))를 (k-i) 비트의 시퀀스를 포함하는 정보 비트들의 제1 시퀀스(B(i)~B(k-1)), 및 i 비트의 시퀀스를 포함하는 정보 비트들의 제2 시퀀스(B(0)~B(i-1))로 세그먼트화하거나, 분할하거나, 또는 분리시키며, 여기서 i는 정수이고 0 ≤ i ≤ k이다.
[0130] 블록(1304)에서, 송신 디바이스가 PAS(probabilistic amplitude shape)를 위해 구성된 분포 정합기를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정할 수 있다. 예컨대, 도 12에 도시된 바와 같이, 정보 비트들(B(i)~B(k-1))의 제1 시퀀스는 DM(distribution matcher)(1204)에 제공될 수 있다. DM(1204)은 자신의 입력 시퀀스를 m개의 확률적으로 성형된 진폭 심벌들의 시퀀스에 대응하는 정렬된 진폭 시퀀스(A(0)~A(m-1))에 매핑할 수 있으며, 여기서 m > 0은 정수이다. 예컨대, QAM(quadrature amplitude modulation)을 이용하는 송신 디바이스에서, 진폭 심벌들의 시퀀스(A(0)~A(m-1))는 복소수들의 시퀀스에 대응할 수 있으며, 여기서 모든 j 값들에 대해 A(j) ∈ С이다. 예로서, DM(1204)은 시퀀스(A(0)~A(m-1))의 각각의 심벌에 대해 적절한 진폭 |A(j)|를 선택하여, QAM 심벌들의 원하는 확률적으로 성형된 성상도를 달성할 수 있다.
[0131] 블록(1306)에서, 송신 디바이스는 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑할 수 있다. 예컨대, 도 12에 도시된 바와 같이, 진폭 시퀀스(A(0)~A(m-1))는 진폭-이진(A → B) 매핑 블록(1206)에 제공된다. 그 다음, A2B 블록(1206)에서, A2B 매퍼가 적절한 b() 함수를 적용하여 진폭 심벌들의 시퀀스를 이진 시퀀스(b[A(0)]~b[A(m-1)])에 매핑할 수 있다.
[0132] 블록(1308)에서, 송신 디바이스는 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합할 수 있다. 예컨대, 연접 블록(1224)은 정보 비트들의 제2 시퀀스(B(0)~B(i-1))를 이진 심벌들의 시퀀스(b[A(0)]~b[A(m-1)])와 연접하여, 조합된 시퀀스를 생성할 수 있지만, 개개의 세트들의 임의의 적절한 조합이 동작 원리를 변경하지 않으면서 이용될 수 있다.
[0133] 블록(1310)에서, 송신 디바이스는 인터리빙된 정보 블록을 생성하기 위해 정보 블록을 인터리빙할 수 있다. 예컨대, 비트 레벨 인터리버(1222)는 인터리빙된 프리코딩 비트들의 시퀀스를 생성하기 위해 정보 블록의 비트들의 시퀀스를 인터리빙할 수 있다.
[0134] 블록(1312)에서, 송신 디바이스는 패리티 비트들의 시퀀스를 생성하기 위해, 인터리빙된 프리코딩 비트들의 시퀀스에 에러 정정 코딩을 적용할 수 있다. 예컨대, 채널 코더(1208)는 인코딩된 출력 시퀀스(C(0)~C(n-1))를 생성하기 위해, 인터리빙된 프리코딩 비트들을 인코딩할 수 있다. LDPC, 폴라 코드들, 터보 코드들 등을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 조직적인 또는 비-조직적인 에러 정정 코드가 이용될 수 있다.
[0135] 블록(1314)에서, 송신 디바이스는 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정할 수 있다. 예컨대, 부호 비트 추출 블록(1218)이 패리티 비트들(C(0)~C(n-1))로부터 m개의 부호 비트들(S(0)~S(m-1))의 시퀀스를 추출할 수 있다. 부호 비트들은, 2의 보수 구성의 MSB(most significant bit)에 의해 표현되는 것을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 방식으로 표현될 수 있다.
[0136] 블록(1316)에서, 송신 디바이스는 출력 심벌들의 시퀀스를 형성하기 위해, 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합할 수 있다. 예컨대, 부호 곱셈 블록(1216)은 출력 심벌들의 시퀀스(X(0)~X(m-1))를 생성하기 위해 전체 m-길이의 시퀀스에 걸쳐 일대일 방식으로 각각의 진폭 값(A(0)~A(m-1))을 각각의 대응하는 부호 값(S(0)~S(m-1))과 곱할 수 있다.
[0137] 블록(1318)에서, 송신 디바이스는 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신할 수 있다. 예컨대, 변조기(1220)가 출력 심벌들의 시퀀스(X(0)~X(m-1))에 QAM(또는 임의의 다른 적합한 변조 방식)을 적용함으로써 하나 이상의 안테나들을 통한 송신을 위해 변조된 심벌들의 시퀀스를 생성할 수 있다. 그 다음, 송신기(예컨대, 송신 디바이스(600)의 트랜시버(610))가 임의의 적절한 무선 송신 시스템을 이용하여, 변조된 심벌들을 기초로 파형을 송신할 수 있다.
[0138] 일부 예들에서, 위에서 설명되고 도 12 및 도 13에 예시된 바와 같이 채널 코딩 이전에 비트 인터리빙 동작을 이용할 때, 출력 심벌들 중 일부(즉, 인터리빙을 겪으며, 시퀀스들(B(0)~B(i-1), b[A(0])~b[A(m-1)])에 대응하는 심벌들)는 PAS에 따라 성형되지 않는다. 다른 한편으로, DM으로부터 출력된 진폭 시퀀스(A(0)~A(m-1))에 대응하는 출력 심벌들은 인터리빙을 겪지 않는다. 이에 따라, 인터리빙을 이용하는 PAS 신호 송신을 위해 이러한 설계를 이용할 때, 송신된 파형을 수신하는 수신 디바이스는 수정된 프로세싱을 이용하여 정보 메시지를 복원할 수 있다. 예컨대, 아래에서 추가로 설명되는 바와 같이, 수신 디바이스는 먼저, 한 세트의 수신된 심벌 추정치들의 인터리빙된 부분을 디인터리빙하고, 인터리빙을 겪지 않는 다른 수신된 심벌 추정치들(예컨대, 부호 비트들(S(0)~S(m-1)) 및 정보 비트들의 제2 시퀀스(B(0)~B(i-1))과 그러한 디인터리빙된 심벌들을 연접할 수 있으며, 이러한 조합된 시퀀스를 디코딩을 위해 채널 디코더에 제공할 수 있다.
[0139] 도 14는 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 디인터리빙하기 위한 예시적인 구조 또는 기법을 예시하는 개략적인 블록도이다. 예시된 예에서, 도시된 기능들 또는 동작들은 수신 디바이스(예컨대, 위에서 설명되고 도 7에 예시된 수신 디바이스(700))의 물리 계층 엔티티의 관점에서 수행된다. 예컨대, 확률적 신호 성형 및 디-인터리빙 특징들을 핸들링하도록 구성될 수 있는 디코더는 도 15에 예시된 프로세스를 구현하도록 구성될 수 있다.
[0140] 도 15는 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여, 수신된 정보 메시지를 디인터리빙하기 위한 예시적인 프로세스(1500)를 예시하는 흐름도이다. 아래에서 설명되는 바와 같이, 예시된 일부 또는 모든 특징들은 본 개시내용의 범위 내의 특정 구현에서는 생략될 수 있고, 예시된 일부 특징들은 모든 실시예들의 구현에 필요하지 않을 수 있다. 일부 예들에서, 프로세스(1500)는 예컨대, 도 14에 예시된 블록도에 따라 구성된 회로 및/또는 소프트웨어를 이용하여, 도 7에 예시된 수신 디바이스(700)에 의해 실행될 수 있다. (다음의 프로세스(1500)의 설명에서, 설명의 편의상 도 14에 예시된 블록도(1400)가 참조된다.) 일부 예들에서, 프로세스(1500)는 아래에서 설명되는 기능들 또는 알고리즘을 수행하기 위한 임의의 적절한 장치 또는 수단에 의해 실행될 수 있다. 도 14 및 도 15는 아래에서 설명되는 바와 같이, 특정 송신기에 대응하는 수신기 측의 일례를 보여주기 위해 제공된다는 것을 유의해야 한다.
[0141] 블록(1502)에서, 수신 디바이스는 인코딩된 정보 메시지를 반송하는 파형 또는 무선 송신을 수신할 수 있다. 예컨대, 수신기(1402)는 송신을 수신하고, 수신된 심벌들(Y(0)~Y(m-1))을 (예컨대, 메모리에 저장된 수신된 파형의 일련의 샘플들의 형태로) 나타내는 정보를 LLR(log-likelihood ratio) 디매퍼(demapper)(1404)에 전달할 수 있다. 일 예에서, 송신은 심벌들의 변조된 시퀀스(Y(0)~Y(m-1))를 포함하는 QAM 신호를 포함할 수 있다.
[0142] 블록(1504)에서, 수신 디바이스는 수신된 심벌들의 LLR들을 컴퓨팅할 수 있다. 예컨대, LLR 디매퍼(1404)는 파형이 나타내는 심벌들을 추정하기 위해, 수신된 심벌들(Y(0)~Y(m-1))의 LLR들을 컴퓨팅할 수 있다. LLR 디매퍼(1404)는 수신된 무선 송신으로부터 도출된 심벌들을 표현하는 LLR 정보를 출력할 수 있다. 즉, 무선 송신은 파형 또는 무선 송신에 의해 표현된 심벌들의 시퀀스를 결정하기 위해 디매핑될 수 있다.
[0143] 블록(1506)에서, 수신 디바이스(예컨대, 수신기(106))는 LLR 정보의 적어도 일부를 디인터리버에 제공할 수 있다. 예로서, 수신기(106)는 일반적으로 송신 디바이스(예컨대, 비트 레벨 인터리버(1222))에서 인터리버(들)의 역방향 동작을 수행하도록 기능하고, 이에 따라, 각각의 인터리버의 구조가 수신기(1402)에 명시적으로 통지될 필요가 있다. 일 예에서, 송신기 측 인터리버(들)(예컨대, 비트 레벨 인터리버(1222) 및 심벌 레벨 인터리버(822))가 송신기(102)에서 정의된다. 이에 따라, 수신기(108/1402)는 디인터리버(예컨대, 디인터리버(1416))의 동작들을 수행할 때 정반대의 동작(예컨대, 미러 이미지)을 따를 것이다.
[0144] 일 예에서, 송신기(102)는 이를테면, 미리 정의된 직사각형 또는 삼각형 인터리버를 사용함으로써 인터리버 구조들을 명시적으로 정의하도록 구성될 수 있다. 송신기(102)는 변조기(1220)(예컨대, OFDM 신호 생성기(314))를 통해 정보 메시지를 송신할 때 심벌들 및/또는 비트들을 인터리빙하기 위해 이러한 인터리버들을 이용한다. 일부 예들에서, 송신기(102) 및 수신기(108)는, 수신기(108)에 대해 송신기(102)에서 이용된 인터리버들의 타입들 간의 수정들을 지원하기 위해 RRC 또는 MAC-CE 기반 시그널링을 이용하는 구성들에 따라 동작할 수 있다.
[0145] 명시적으로 정의되는 인터리버가 설명되지만, 본 개시내용의 기법들은 그렇게 제한되지 않으며, 명시적 정의들 이외의 인터리버 타입들을 시그널링하는 다른 방법들이 이용될 수 있다고 이해될 것이다. 어떤 경우든, 어떤 타입의 인터리버가 송신기 측에서 사용되는지를 통신하기 위해 시그널링이 사용될 수 있어, 수신기는 수신기 측 상의 디인터리버를 통해 역방향 인터리버 동작들을 수행할 수 있다.
[0146] 일 예에서, LLR 디매퍼(1404)는 LLR 정보의 적어도 일부(예컨대, 심벌들(B(0)~B(i-1))의 추정치들에 대응하는 LLR1(0)~LLR1(I-1); 및 심벌들(b[A(0)]~b[A(m-1)])의 추정치들에 대응하는 LLR2(0)~LLR(log2(M-1)·m)를, 대응하는 수신된 심벌 추정치들을 디인터리빙하도록 구성된 비트 디인터리버(1416)에 제공할 수 있다. 일 예에서, 수신 디바이스는 심벌들의 시퀀스를 디인터리빙하기 위해 하나 이상의 디인터리버들을 적용할 수 있다.
[0147] 예시적이고 비제한적인 예에서, 비트 디인터리버(1416)는 도 12에 예시되는 역방향 동작을 수행하기 위해 이용될 수 있다. 즉, 송신기(102)에 대한 송신기 측에서, DM(1204)으로부터 출력된 심벌(또는 각각의 심벌과 연관된 비트들)은 인터리빙되지 않는다. 즉, 도 12에서, 심벌 인터리버는 송신기에 대해 사용되지 않고, 비트 레벨 인터리버(1222)만이 채널 코딩(1208) 이전에 사용된다. 따라서 채널 디코더(1408)에 대한 입력이 (즉, LLR 디매퍼(1404)로부터의) 비트들의 인터리빙된 시퀀스를 포함할 수 있게 하기 위해, 송신기(102)는 (비트 인터리버(1222)를 통해) 송신기(102)에서 DM 출력 비트들(즉, 채널 코딩(1208) 이전) + 부분 2 정보 비트들(즉, B(0)~B(i-1))을 프리-인터리빙(pre-interleave)하도록 구성된다. 이에 따라, 수신기(106)는 송신기(102)에서 인터리빙된 비트들의 '인터리빙된' 버전을 추출할 수 있다. 이러한 예들에서, 수신기(106)는 수신기(106)가 이용할 인터리버 패턴에 대한 표시를 수신할 수 있으며, 인터리버 패턴은 송신기(102)에서 사용되는 인터리버 패턴에 대응한다. 이러한 방식으로, 송신기(102)는 불균일하게 분포된 심벌들을 QAM을 통해 수신기(106)에 송신할 수 있고, 여기서 심벌들은 비트들의 인터리빙된 시퀀스(예컨대, 연관된 비트들의 인터리빙된 시퀀스)를 표현한다. 이에 따라, 수신기(106)는, 정보 메시지를 수신하고 변조기(1220)를 통해 송신된 메시지를 디코딩하기 위해, 역방향 DM 동작에 후속하여 디인터리빙 동작(예컨대, LLR 디매퍼(1404))을 수행할 수 있다. 이에 따라, 이러한 예에서, 심벌 변조기(1220)를 통해 송신된 심벌들(예컨대, X(0)~X(m-1))은 본 개시내용의 기법들에 따라(예컨대, 미러 이미지 디인터리버들을 사용하여) 수신기(106)에서 디코딩될 수 있는 인터리빙된 불균일하게 분포된 심벌 시퀀스를 표현한다.
[0148] 일 예에서, 수신기(106)는 송신기(102)가 비트 레벨 인터리버(1222)를 이용하여 변조기(1220)를 통해 변조된 비-분포 심벌들의 시퀀스를 송신했다고 결정할 수 있다. 수신기(106)는 송신기(102)에서 이용된 하나 이상의 인터리버들에 기초하여 사용할 디인터리버의 타입을 결정할 수 있다. 비트 디인터리버(1416)는 채널 디코더(1408)를 통해 프로세싱될 입력을 디인터리빙하도록 구성된다. 이러한 방식으로, 수신기(106)는 (예컨대, 1회 인터리빙된, 2회 인터리빙된 등의) 심벌들의 인터리빙된 시퀀스를 수신하고, 심벌들의 인터리빙된 시퀀스를 디코딩하여 송신기(102)로부터 수신기(106)로 송신된 정보 메시지를 리트리브(retrieve)할 수 있다.
[0149] 블록(1508)에서, 수신 디바이스는 인코딩된 심벌들을 디코딩하기 위해 채널 디코딩을 적용할 수 있다. 예컨대, 비트 디인터리버(1416)는 디인터리빙된 시퀀스를 채널 디코더(1408)에 제공할 수 있다. 일부 예들에서, 수신 디바이스는 LLR 디매퍼(1404)로부터의 LLR 정보의 적어도 일부를 순방향 에러 정정 디코딩을 위해 채널 디코더(1408)에 직접 추가로 제공할 수 있다. 예컨대, LLR 디매퍼(1404)는 심벌들(A(0)~A(m-1))의 추정치들에 대응하는 LLR들(LLR3(0)~LLR3(m-1))을 채널 디코더(1408)에 직접 제공할 수 있다.
[0150] 블록(1510)에서, 수신 디바이스는 정보 메시지를 복원하기 위해 DM 디매핑 동작을 적용할 수 있다. 예컨대, 채널 디코더(1408)는, 성형된 진폭 시퀀스(A(0)~A(m-1))에 대응하는 디코딩된 비트들을 디-DM(de-DM) 블록(DM 디매퍼)(1418)에 제공할 수 있으며, 이는 이러한 비트들을 복원된 정보 메시지로 변환한다. 추가적인 양상에서, 채널 디코더(1408)는, 진폭 성형을 겪지 않은 메시지의 일부에 대응하는(예컨대, 심벌들(B(0)~B(i-1))에 대응하는), 진폭 성형을 겪지 않은 디코딩된 비트들을 DM 디매핑을 적용하지 않고 출력으로서 제공할 수 있다.
부대역 연관 DM
[0151] 송신 디바이스가 무선 송신에서 복수의 부대역들을 이용하는 예에서, 디바이스는 개개의 부대역들에 대응하여 PAS를 개별적으로 적용할 수 있다. 즉, 송신 디바이스는 부대역 연관 DM 기능들을 포함할 수 있으며, 복수의 DM들은 복수의 부대역들에 대해 PAS를 적용한다. 이러한 예에서, 본 개시내용의 추가적인 양상에 따르면, 수신 디바이스는 정보 시퀀스의 부대역들의 부분들 각각으로부터의 부호 비트에 대응하는 연접된 시퀀스를 인터리빙하기 위한 공통 비트 레벨 인터리버, 및 부대역마다(예컨대, DM마다) 개별 심벌 레벨 인터리버를 이용할 수 있다.
[0152] 도 16은 본 개시내용의 일부 양상들에 따른, 복수의 부대역들 상에서 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 구조 또는 기법을 예시하는 개략도이다. 이러한 예시에서는, 설명을 단순화하기 위해, 2개의 부대역들만이 예시된다. 그러나 당해 기술분야에서 통상의 지식을 가진 자들은, 개시된 특징들이 동작 원리들을 실질적으로 변경하지 않으면서 임의의 적절한 수의 부대역들로 확장될 수 있다고 인식할 것이다.
[0153] 예시된 예에서, 수신 디바이스는 정보 시퀀스를 복수의 서브-시퀀스들로 분할하고, 이러한 서브-시퀀스들을 개개의 DM들(DM1, DM2)에 제공한다. 본 개시내용의 일 양상에 따라, 대응하는 진폭 심벌들을 생성한 후에, (예컨대, 도 8 및 도 10에 도시된 예들에서 위에서 설명된 바와 같이) 심벌 레벨 인터리버가 이용된다면, 개별 심벌 레벨 인터리버는 이들 개개의 DM들에 대응하는 심벌 시퀀스들을 개별적으로 인터리빙할 수 있다.
[0154] 더욱이, 도 16에 예시된 바와 같이, DM들로부터 출력된 심벌 시퀀스들은 (예컨대, 적합한 A → B 블록을 이용하여) 이진 형태로 변환되고, 서로 연접되고, 위의 예들에서 설명된 것과 유사한 방식으로 채널 코딩을 거칠 수 있다. 본 개시내용의 일 양상에 따르면, (예컨대, 도 10 및 도 12에 도시된 예들에서 위에서 설명된 바와 같이) 비트 레벨 인터리버가 이용된다면, 부호 비트 추출 블록은 부호 비트들의 연접된 시퀀스에 인터리빙을 적용하는 공통 비트 레벨 인터리버를 포함할 수 있다(또는 그와 결합될 수 있다). 이어서, 개개의 부대역들에 대한 부호 비트들은 서로 세그먼트화되고, 이들 개개의 진폭 심벌 시퀀스들과 부호 곱셈될 수 있으며, 위의 예들과 유사하게 변조될 수 있다.
[0155] 비-부대역 인터리빙과 유사하게, 심벌 레벨 인터리버들과 비트 레벨 인터리버들의 임의의 조합이 도 16을 참조하여 설명되는 부대역 인터리빙에 사용될 수 있다. 즉, 각각의 부대역에 대해, 분포 정합기는 각각의 개별 분포 정합기로부터의 심벌들을 인코딩하기 전에 또는 각각의 개별 분포 정합기로부터의 심벌들의 인코딩 후에 심벌 레벨 인터리버를 포함할 수 있거나, 또는 일부 경우들에서, 각각의 부대역에 대한 각각의 개별 분포 정합기 다음에 하나 이상의 심벌 레벨 인터리버들이 이어질 수 있거나(예컨대, DM1 다음에 2개의 심벌 레벨 인터리버들이 이어질 수 있고, DM2 다음에 인코딩 전 또는 후에 하나의 심벌 레벨 인터리버가 이어질 수 있음) 또는 일부 경우들에는, 이를테면 채널 코딩(예컨대, 도 16의 채널 코더(1618)) 이전에 비트 레벨 인터리버가 사용될 때는 심벌 레벨 인터리버들이 없을 수 있다. 임의의 하나 이상의 DM 출력들에 대한 심벌들을 인코딩하기 전에 심벌 레벨 인터리버가 사용될 때, 대응하는 비트 레벨 인터리버는 부호 비트 추출 다음의 개개의 부호 비트들(예컨대, 하나 이상의 심벌 레벨 인터리버들 및/또는 하나 이상의 비트 레벨 인터리버들에 대한 인터리버 구성에 따라 S0~S(m1-1) 및/또는 S(m1)~S(m2-1))을 인터리빙한다.
[0156] 예시적인 예에서, 심벌 레벨 인터리버는 부호 곱셈 블록에 이어질 수 있거나 또는 단지 하나의 부호 곱셈 블록(1616)을 뒤따를 수 있다. 인터리버들의 체인이 또한 사용될 수 있으며, 여기서 비트들의 시퀀스(예컨대, 블록(1608)으로부터 출력된 연접된 비트들)를 인터리빙하기 위해 채널 코더(1618) 이전에 비트 인터리버가 사용되고, 심벌 인터리버가 곱셈 블록(1616) 이전에 사용되는지 또는 곱셈 블록(1616) 이후에 사용되는지에 따라 부호 비트들의 시퀀스(S0~S(m1-1), S(m1)~S(m2-1)), 또는 두 시퀀스들 모두를 인터리빙하는 데 다른 하나 이상의 비트 인터리버들이 사용된다. 어떤 경우든, 심벌 인터리버는 부호 곱셈 블록(1616) 이전에 얼마나 많은 비트 레벨 인터리버들이 사용되는지에 관계없이 그리고 임의의 부대역에 얼마나 많은 비트 레벨 인터리버들이 사용되는지에 관계없이 부호 곱셈 블록(1616)을 따르도록 인터리버들의 체인의 일부로서 사용될 수 있다.
[0157] 다른 예시적인 예에서, 다시 도 16을 참조하면, 다수의 분포 정합기들(DM1, DM2 등)을 포함하는 부대역 아키텍처는 이진 생성 & 연접(1608)으로부터 출력된 연접된 비트들의 출력을 인터리빙하기 위해 그리고 그 비트 레벨 인터리빙에서 B(0)~B(i-1)의 시퀀스에 역시 포함시키기 위해 채널 코더(1618) 이전에 단지 하나의 비트 레벨 인터리버를 가질 수 있다.
[0158] 비제한적인 예에서, 시스템은 각각의 분포 정합기에 대한 하나 이상의 심벌 레벨 인터리버들 및 하나 이상의 비트 레벨 인터리버들을 갖는 다수의 분포 정합기들을 포함할 수 있으며, 여기서 이용되는 비트 레벨 인터리버들의 수(예컨대, 얼마나 많은 비트 레벨 인터리버 동작들이 있는지)는, 본 명세서에서 설명되는 바와 같이, 심벌 레벨 인터리버들의 수, 분포 정합기들의 수(예컨대, 얼마나 많은 DM 동작들이 있는지), 및 심벌들의 비-인코딩된 시퀀스를 인터리빙하는 데 심벌 레벨 인터리버들 중 임의의 것이 사용되는지 여부에 기초한다. 추가로, 그리고 예시 목적들로 도 6을 다시 참조하면, 비트 레벨 인터리버들(645)은, 심벌 레벨 인터리버들(644) 중 임의의 것이 심벌들의 비-인코딩된 시퀀스를 인터리빙하기 위해 사용되는지에 기초하여, 이러한 수량들(예컨대, 인터리버 동작들의 수)에서 채널 코딩 이전 또는 채널 코딩 이후 비트들을 인터리빙하는 데 사용된다. 심벌들이 부호 비트들의 시퀀스와 곱해지기 전에 그러한 심벌들을 인터리빙하는 데 심벌 레벨 인터리버(644)가 사용된다면, 비트 레벨 인터리버(645)는 부호 비트들의 시퀀스를 인터리빙할 것이다. 그 다음, 프로세서(604)는 DM(641) 동작들(예컨대, 블록(1604), 블록(1622) 등)에 후속하여, 인터리빙된 심벌들의 시퀀스와 채널 코더(642)의 비트 출력으로부터 야기되는 인터리빙된 부호 비트들의 시퀀스의 조합을 수행할 수 있다.
[0159] 다른 예에서, 각각의 부대역마다 다수의 DM들이 사용될 때, 공통 비트 레벨 인터리버가 부대역 연관 DM에 대해 사용될 수 있다. 즉, 진폭 레벨 인터리버가 각각의 DM에 대해 사용될 수 있지만, 설명된 바와 같이 각각의 DM으로부터 출력된 비트들을 인터리빙하기 위해 공통 비트 레벨 인터리버가 사용될 수 있으며, 여기서 출력 비트들은 이진 생성(예컨대, A2B)에 따라 각각의 DM으로부터 출력된 심벌들에 대응한다. 추가로, 상이한 서브캐리어들(예컨대, 부대역 채널들)은 상이한 변조 차수(예컨대, QAM 차수)로 변조할 수 있다. 즉, DM1로부터 출력된 심벌들의 변조는, 심벌 레벨 인터리버가 이용되는지 여부에 관계없이 DM2로부터 출력된 심벌들과 상이한 변조 차수를 사용하여 변조될 수 있다(예컨대, 공통 비트 레벨 인터리버가 비트들을 모든 DM들에 대한 비트들을 인터리빙하는 데 이용될 수 있으며, 여기서 결국 각각의 DM 출력은 그럼에도 각각의 개별 부대역 채널에 대해 결정된 변조 차수들에 따라 변조된다.
[0160] 앞서 제공된 다양한 예들은 송신 디바이스 물리 계층의 다양한 위치들에 있는 하나 이상의 인터리버들을 포함한다. 본 개시내용의 추가적인 양상에 따르면, 송신 디바이스는 위의 예들 중 임의의 2개 이상의 예들의 조합을 이용할 수 있다.
[0161] 도 17은 본 개시내용의 일부 양상들에 따른, 성상도 형상 변조를 이용하여 정보 메시지를 인터리빙하기 위한 예시적인 프로세스(1700)를 예시하는 흐름도이다. 아래에서 설명되는 바와 같이, 예시된 일부 또는 모든 특징들은 본 개시내용의 범위 내의 특정 구현에서는 생략될 수 있고, 예시된 일부 특징들은 모든 실시예들의 구현에 필요하지 않을 수 있다. 일부 예들에서, 프로세스(1700)는 도 6에 예시된 송신 디바이스(600)에 의해 실행될 수 있다. 일부 예들에서, 프로세스(900)는 아래에서 설명되는 기능들 또는 알고리즘을 수행하기 위한 임의의 적절한 장치 또는 수단에 의해 실행될 수 있다.
[0162] 블록(1702)에서, 무선 통신 디바이스가 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화할 수 있다. 예컨대, 비트 레벨 프로세싱 회로(645)는 정보 메시지에 대응하는 정보 비트들의 시퀀스를 개개의 제1 시퀀스 및 제2 시퀀스로 세그먼트화, 분할 또는 분리할 수 있다.
[0163] 블록(1704)에서, 무선 통신 디바이스가 확률적 진폭 성형을 위해 구성된 DM(distribution matcher)을 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정할 수 있다. 예컨대, DM 회로(641), 심벌 레벨 프로세싱 회로(646) 및/또는 비트 레벨 프로세싱 회로(645) 중 하나 이상은 (예컨대, 정보 메시지에 대응하는) 입력 시퀀스를 확률적으로 성형된 진폭 심벌들의 시퀀스에 대응하는 정렬된 진폭 시퀀스에 매핑할 수 있다.
[0164] 블록(1706)에서, 무선 통신 디바이스는 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑할 수 있다. 예컨대, 심벌 레벨 프로세싱 회로(646) 및/또는 비트 레벨 프로세싱 회로(645) 중 하나 이상은 진폭 심벌들의 시퀀스를 이진 시퀀스에 매핑하기 위한 적절한 기능을 적용할 수 있다.
[0165] 블록(1708)에서, 무선 통신 디바이스는 진폭 심벌들의 시퀀스의 적어도 일부에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용할 수 있다. 예컨대, 채널 코더(642)는 인코딩된 출력 시퀀스를 생성하기 위해 자신의 프리-인코딩 입력(예컨대, 정보 블록)을 인코딩할 수 있다.
[0166] 블록(1710)에서, 무선 통신 디바이스는 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 시퀀스, 정보 블록 또는 인코딩된 정보 블록 중 하나 이상을 인터리빙할 수 있다. 예컨대, 심벌 레벨 인터리버(644), 비트 레벨 인터리버(643), 심벌 레벨 프로세싱 회로(646) 및/또는 비트 레벨 프로세싱 회로(645)는 심벌들 또는 비트들의 인터리빙된 시퀀스를 생성하도록 진폭 심벌들의 시퀀스 및/또는 비트들의 시퀀스를 인터리빙할 수 있다.
[0167] 블록(1712)에서, 무선 통신 디바이스는 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신할 수 있다. 예컨대, (예컨대, 송신 디바이스(600)의 트랜시버(610)에 포함된) 변조기가 출력 심벌들의 시퀀스에 QAM(또는 임의의 다른 적합한 변조 방식)을 적용함으로써 하나 이상의 안테나들을 통한 송신을 위해 변조된 심벌들의 시퀀스를 생성할 수 있다. 그 다음, 송신기(예컨대, 송신 디바이스(600)의 트랜시버(610))가 임의의 적절한 무선 송신 시스템을 이용하여, 변조된 심벌들을 기초로 파형을 송신할 수 있다.
[0168] 도 18a - 도 18c는 본 개시내용의 일부 양상들에 따른, PAS 파형의 송신을 위해 인터리빙을 이용하기 위한 예시적인 인터리버 설계들을 예시하는 블록도들이다. 도 18a는 직사각형 인터리버(1810)를 구현하기 위한 예시적인 인터리버 설계를 예시한다. 직사각형 인터리버(1810)는 PAS 시스템의 특정 구성에 따라 비트 레벨 인터리버로서 또는 심벌 레벨 인터리버로서 구현될 수 있다(예컨대, 인터리버(1810)는 채널 코더로부터 출력된 비트 또는 채널 코더에 입력된 비트를 인터리빙할 때는 비트 레벨 인터리버이고 또는 분포 정합기로부터 출력된 심벌을 인터리빙할 때는 심벌 레벨 인터리버이다). 일 예에서, 인터리버(1810)가 비트 레벨 인터리버일 때, 행 입력(i1-i16)은 직사각형 인터리버(1810)로부터 출력된 열에 의해 표현되는 바와 같이 인터리빙된 비트 시퀀스로서 인터리빙되는 개별 비트들을 표현한다. 인터리버(1810)가 심벌 레벨 인터리버의 역할을 할 때, 행 입력(i1-i16)은 직사각형 인터리버(1810)로부터의 출력에 의해 표현되는 심벌들의 인터리빙된 시퀀스로서 인터리빙되는 개별 심벌들을 표현한다. 예시적이고 비제한적인 예에서, 개별 심벌들은 도 12로부터의 시퀀스들(A(0)~A(m-1) 또는 X(0)~X(m-1))로부터일 수 있으며, 여기서 A(0) 및 X는 (0)은 제1 심벌에 대응하는 식이다. 도 12를 참조하여 설명되지만, 본 개시내용의 기법들은 그렇게 제한되지 않는다. 당해 기술분야에서 통상의 지식을 가진 자는 직사각형 인터리버(1810)가 본 개시내용 전반에 걸쳐 설명된 바와 같이 다양한 구현들에서 인터리빙 심벌들 및 비트들 모두에 대해 또는 다른 예들에서는 구체적으로 하나 또는 다른 하나에 대해 구현될 수 있음을 인식할 것이다.
[0169] 유사하게, 도 18b는 삼각형 인터리버(1820)를 구현하기 위한 예시적인 인터리버 설계를 예시한다. 삼각형 인터리버(1820)는 PAS 시스템의 특정 구성에 따라 비트 레벨 인터리버로서 또는 심벌 레벨 인터리버로서 구현될 수 있다(예컨대, 인터리버(1820)는 채널 코더로부터 출력된 비트 또는 채널 코더에 입력된 비트를 인터리빙할 때는 비트 레벨 인터리버이고 또는 분포 정합기로부터 출력된 심벌을 인터리빙할 때는 심벌 레벨 인터리버이다). 일 예에서, 인터리버(1820)가 비트 레벨 인터리버일 때, 행 입력(i1-i10)은 삼각형 인터리버(1820)로부터 출력된 열에 의해 표현되는 바와 같이 인터리빙된 비트 시퀀스로서 인터리빙되는 개별 비트들을 표현한다. 인터리버(1820)가 심벌 레벨 인터리버의 역할을 할 때, 행 입력(i1-i10)은 삼각형 인터리버(1820)로부터의 출력에 의해 표현되는 심벌들의 인터리빙된 시퀀스로서 인터리빙되는 개별 심벌들을 표현한다. 예시적이고 비제한적인 예에서, 개별 심벌들은 도 12로부터의 시퀀스들(A(0)~A(m-1) 또는 X(0)~X(m-1))로부터일 수 있으며, 여기서 A(0) 및 X는 (0)은 제1 심벌에 대응하는 식이다. 도 12를 참조하여 설명되지만, 본 개시내용의 기법들은 그렇게 제한되지 않는다. 당해 기술분야에서 통상의 지식을 가진 자는 삼각형 인터리버(1820)가 본 개시내용 전반에 걸쳐 설명된 바와 같이 다양한 구현들에서 인터리빙 심벌들 및 비트들 모두에 대해 또는 다른 예들에서는 구체적으로 하나 또는 다른 하나에 대해 구현될 수 있음을 인식할 것이다.
[0170] 유사하게, 도 18b는 랜덤 인터리버(1830)를 구현하기 위한 예시적인 인터리버 설계를 예시한다. 랜덤 타입 인터리버(1830)는 PAS 시스템의 특정 구성에 따라 비트 레벨 인터리버로서 또는 심벌 레벨 인터리버로서 구현될 수 있다(예컨대, 인터리버(1830)는 채널 코더로부터 출력된 비트 또는 채널 코더에 입력된 비트를 인터리빙할 때는 비트 레벨 인터리버이고 또는 분포 정합기로부터 출력된 심벌을 인터리빙할 때는 심벌 레벨 인터리버이다). 일 예에서, 인터리버(1830)가 비트 레벨 인터리버일 때, 행 입력(i1-i8)은 랜덤 인터리버(1830)로부터 출력된 열에 의해 표현되는 바와 같이 인터리빙된 비트 시퀀스로서 인터리빙되는 개별 비트들을 표현한다. 인터리버(1830)가 심벌 레벨 인터리버의 역할을 할 때, 행 입력(i1-i8)은 랜덤 인터리버(1830)로부터의 출력에 의해 표현되는 심벌들의 인터리빙된 시퀀스로서 인터리빙되는 개별 심벌들을 표현한다. 예시적이고 비제한적인 예에서, 개별 심벌들은 도 12로부터의 시퀀스들(A(0)~A(m-1) 또는 X(0)~X(m-1))로부터일 수 있으며, 여기서 A(0) 및 X는 (0)은 제1 심벌에 대응하는 식이다. 도 12를 참조하여 설명되지만, 본 개시내용의 기법들은 그렇게 제한되지 않는다. 당해 기술분야에서 통상의 지식을 가진 자는 랜덤 인터리버(1830)가 본 개시내용 전반에 걸쳐 설명된 바와 같이 다양한 구현들에서 인터리빙 심벌들 및 비트들 모두에 대해 또는 다른 예들에서는 구체적으로 하나 또는 다른 하나에 대해 구현될 수 있음을 인식할 것이다.
[0171] 예컨대, 도 18a - 도 18c를 참조하여 설명된 다양한 인터리버 타입들 중 임의의 하나 이상이 본 개시내용의 다양한 기법들 중 하나 이상에 따라, 채널 코딩 및 인터리빙과 함께 PAS 송신을 수행할 때, 그리고 디코딩 및 디인터리빙을 수행할 때 단독으로, 인터리버 체인들에서, 또는 다른 인터리버 타입들과 조합하여 사용될 수 있다고 이해될 것이다.
[0172] 다양한 특징들을 갖는 추가적인 예들:
[0173] 예 1: 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용하고; 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 생성하고; 그리고 출력 심벌들의 시퀀스의 생성을 위해, 진폭 심벌들의 시퀀스, 정보 블록, 인코딩된 정보 블록, 또는 진폭 심벌들의 시퀀스와 인코딩된 정보 블록의 조합 중 하나 이상에 인터리빙을 적용한다.
[0174] 예 2: 예 1의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 입력 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하는 것; 및 정보 블록을 형성하기 위해 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 이진 심벌들의 시퀀스와 정보 비트들의 제2 시퀀스를 조합하는 것을 더 포함한다.
[0175] 예 3: 예 1 또는 예 2의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 진폭 심벌들의 시퀀스 및 인코딩된 정보 블록에 기초하여 출력 진폭 시퀀스를 결정하는 것을 더 포함하고, 인터리빙을 적용하는 것은, 출력 진폭 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 것을 포함한다.
[0176] 예 4: 예 1 내지 예 3 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 인터리빙을 적용하는 것은, 진폭 심벌들의 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 것; 및 인코딩된 정보 블록에 기초하여, 인코딩된 시퀀스를 인터리빙하기 위해 비트 레벨 인터리버를 적용하는 것을 포함한다.
[0177] 예 5: 예 1 내지 예 4 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 출력 심벌들의 시퀀스를 생성하는 것은, 출력 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 인터리빙된 시퀀스와 인터리빙된 인코딩된 시퀀스를 조합하는 것을 포함한다.
[0178] 예 6: 예 1 내지 예 5 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 인터리빙을 적용하는 것은, 정보 블록을 인터리빙하기 위해 비트 레벨 인터리버를 적용하는 것을 포함하고, 에러 정정 코딩을 적용하는 것은 인터리빙된 정보 블록을 인코딩하는 것을 포함한다.
[0179] 예 7: 예 6의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 인터리빙을 적용하는 것은, 인터리빙된 정보 블록을 사용하여 진폭 심벌들의 시퀀스를 인코딩하는 것; 및 진폭 심벌들의 인코딩된 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 것을 포함한다.
[0180] 예 8: 예 1 내지 예 7 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 인터리빙을 적용하는 것은, 출력 심벌들의 시퀀스의 생성을 위해 인터리빙을 적용하도록 랜덤 인터리버, 삼각형 인터리버 또는 직사각형 인터리버 중 하나 이상을 이용하는 것을 포함한다.
[0181] 예 9: 예 1 내지 예 8 중 어느 한 예의 방법, 장치, 및 비-일시적 컴퓨터 판독 가능 매체는, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하는 것을 더 포함한다.
[0182] 예 10: 예 9의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하는 것은, 복수의 부대역들 상에서 출력 심벌들의 시퀀스를 변조하는 것을 포함한다.
[0183] 예 11: 예 1 내지 예 10 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 정보 블록은 진폭 심벌들의 복수의 시퀀스들의 연접을 표현하고, 진폭 심벌들의 복수의 시퀀스들은 정보 비트들의 제1 시퀀스로부터 결정된 진폭 심벌들의 시퀀스를 포함한다.
[0184] 예 12: 예 1 내지 예 11 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 에러 정정 코딩은 LDPC(low-density parity-check) 코드에 기초한다.
[0185] 예 13: 무선 통신을 위한 장치로서, 이 장치는, 프로세서; 프로세서에 통신 가능하게 결합된 트랜시버; 및 프로세서에 통신 가능하게 결합된 메모리를 포함하며, 프로세서 및 메모리는 예 1 내지 예 12 중 어느 한 예에 제공된 동작들을 수행하도록 구성된다.
[0186] 예 14: 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 매체는, 실행될 때, 무선 송신 디바이스로 하여금, 예 1 내지 예 12 중 어느 한 예에서 제공된 동작들을 수행하게 하는 코드를 포함한다.
[0187] 예 15: 무선 통신을 위한 장치는, 예 1 내지 예 12 중 어느 한 예에 제공된 동작들을 수행하기 위한 수단을 포함한다.
[0188] 예 16: 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하고; 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고; 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하고; 출력 심벌들의 시퀀스를 생성하기 위해, 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하고; 그리고 트랜시버를 통해, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신한다.
[0189] 예 17: 예 16의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 출력 심벌들의 시퀀스를 생성하기 위해 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하도록(예컨대, 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하기 위해) 구성된 심벌 레벨 인터리버를 적용하는 것을 더 포함한다.
[0190] 예 18: 예 16 또는 예 17의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해(예컨대, 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하기 위해) 부호 비트들의 시퀀스와 진폭 심벌들의 시퀀스를 곱하는 것을 더 포함한다.
[0191] 예 19: 예 16 내지 예 18 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 인코딩된 진폭 심벌들의 시퀀스의 인터리브를 형성하기 위해(예컨대, 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하기 위해) 부호 비트들의 시퀀스와 진폭 심벌들의 시퀀스를 인터리빙하는 것을 더 포함한다.
[0192] 예 20: 예 16 내지 예 19 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, (예컨대, 파형을 송신하기 위해) 분포 정합기에 적어도 부분적으로 기초하여 결정되는, 각각의 출력 심벌과 연관된 확률에 따라 출력 심벌들의 시퀀스의 각각의 출력 심벌을 송신기를 통해 송신하는 것을 더 포함한다.
[0193] 예 21: 무선 통신 방법은, 예 1 내지 예 12 및 예 16 내지 예 20 중 어느 한 예에 제공된 동작들을 포함한다.
[0194] 예 22: 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 매체는, 무선 송신 디바이스로 하여금 예 1 내지 예 12 및 예 16 내지 예 20 중 어느 한 예에 제공된 동작들을 수행하게 하기 위한 코드를 포함한다.
[0195] 예 23: 무선 통신을 위한 장치는, 예 1 내지 예 12 및 예 16 내지 예 20 중 어느 한 예에 제공된 동작들을 수행하기 위한 수단을 포함한다.
[0196] 예 24: 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고; 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 시퀀스를 인터리빙하고; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하고; 패리티 비트들의 시퀀스를 생성하기 위해 정보 블록에 에러 정정 코딩을 적용하고; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고; 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 부호 비트들의 시퀀스를 인터리빙하고; 출력 심벌들의 시퀀스를 형성하기 위해, 인터리빙된 진폭 심벌들의 시퀀스와 인터리빙된 부호 비트들의 시퀀스를 조합하고; 그리고 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신한다.
[0197] 예 25: 예 24의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 랜덤 타입 인터리빙을 위해(예컨대, 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 진폭 심벌들의 시퀀스를 인터리빙하기 위해) 구성된 인터리버를 이용하여 진폭 심벌들의 시퀀스를 인터리빙하는 것을 더 포함한다.
[0198] 예 26: 예 24 또는 예 25의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, (예컨대, 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 부호 비트들의 시퀀스를 인터리빙하기 위해) 직사각형 인터리버를 이용하여 부호 비트들의 시퀀스를 인터리빙하는 것을 더 포함한다.
[0199] 예 27: 예 24 내지 예 26 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, (예컨대, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위해) 복수의 부대역들 상에서 출력 심벌들의 시퀀스를 변조하는 것을 더 포함한다.
[0200] 예 28: 예 24 내지 예 27 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 패리티 비트들의 시퀀스를 생성하기 위해(예컨대, 에러 정정 코딩을 정보 블록에 적용하기 위해) 저밀도 패리티 체크 인코더를 적용하는 것를 더 포함한다.
[0201] 예 29: 예 24 내지 예 28 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, (예컨대, 진폭 심벌들의 시퀀스를 인터리빙하고 부호 비트들의 시퀀스를 인터리빙하기 위해) 진폭 심벌들의 시퀀스를 인터리빙하도록 구성된 적어도 하나의 제1 인터리버를 적용하는 것; 및 부호 비트들의 시퀀스를 인터리빙하도록 구성된 적어도 하나의 제2 인터리버를 적용하는 것을 더 포함한다. 일부 예들에서, 적어도 하나의 제1 인터리버 및 적어도 하나의 제2 인터리버는 정합 인터리버 타입이다. 일 예에서, 적어도 하나의 제1 인터리버는 정합 인터리버 타입에 따라 진폭 심벌들을 인터리빙하도록 구성되고, 적어도 하나의 제2 인터리버는 정합 인터리버 타입에 따라 비트들을 인터리빙하도록 구성된다. 일부 예들에서, 예들의 적어도 하나의 제1 인터리버와 적어도 하나의 제2 인터리버는 정합하지 않는다(예컨대, 상이한 타입들이다).
[0202] 예 30: 예 29의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체에서, 정합하는 인터리버 타입은 랜덤 타입 인터리버이거나 또는 일부 경우들에서는 다른 타입의 인터리버이다.
[0203] 예 31: 예 24 내지 예 30 중 어느 한 예의 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 적어도 하나의 제1 인터리버가 제1 부대역에 대한 진폭 심벌들을 인터리빙하도록 구성되는 것을 더 포함한다.
[0204] 예 32: 무선 통신 방법은, (예컨대, 조합하여 또는 다른 방식으로) 예 1 내지 예 12, 예 16 내지 예 20, 및 예 24 내지 예 31 중 어느 한 예에 제공되는 동작들을 포함한다.
[0205] 예 33: 무선 통신을 위한 장치는, 프로세서; 프로세서에 통신 가능하게 결합된 트랜시버; 및 프로세서에 통신 가능하게 결합된 메모리를 포함하며, 프로세서 및 메모리는 예 1 내지 예 12, 예 16 내지 예 20, 및/또는 예 24 내지 예 31 중 어느 한 예에 제공된 동작들을 수행하도록 구성된다.
[0206] 예 34: 무선 통신을 위한 장치는, 예 1 내지 예 12, 예 16 내지 예 20, 및/또는 예 24 내지 예 31 중 어느 하나 이상에 제공된 동작들을 수행하기 위한 수단을 포함한다.
[0207] 예 35: 무선 통신을 위한 장치는, 정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하기 위한 수단; 확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 제1 정보 비트들의 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하기 위한 수단; 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하기 위한 수단; 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하기 위한 수단; 인터리빙된 정보 블록을 생성하기 위해 정보 블록을 인터리빙하기 위한 수단; 패리티 비트들의 시퀀스를 생성하기 위해, 인터리빙된 정보 블록에 에러 정정 코딩을 적용하기 위한 수단; 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하기 위한 수단; 출력 심벌들의 시퀀스를 형성하기 위해 진폭 심벌들의 시퀀스와 부호 비트들의 시퀀스를 조합하기 위한 수단; 및 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단을 포함한다.
[0208] 예 36: 예 35의 장치와 같은 장치에 따라 구성된 장치에서, 정보 블록을 인터리빙하기 위한 수단은 삼각형 형상 행렬을 특정하는 삼각형 인터리버를 이용하는 것을 포함한다.
[0209] 예 37: 예 35 또는 예 36의 장치와 같은 장치에 따라 구성된 장치에서, 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단은 복수의 부대역들 상에서 출력 심벌들의 시퀀스를 변조하기 위한 수단을 포함한다.
[0210] 예 38: 예 35 내지 예 37 중 어느 한 예의 장치와 같은 장치에 따라 구성된 장치에서, 분포 정합기는 복수의 부대역들 중 제1 부대역에 대응한다. 일부 경우들에서, 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스와 이진 심벌들의 시퀀스를 조합하기 위한 수단은, 정보 블록을 형성하기 위해 정보 비트들의 제2 시퀀스, 이진 심벌들의 시퀀스 및 이진 심벌들의 적어도 하나의 다른 시퀀스를 조합하기 위한 수단을 더 포함한다. 정보 블록은 인코딩된 정보 블록을 생성하기 위해 에러 정정 코더(예컨대, LDPC 인코더)를 통해 인코딩된다. 비트 레벨 인터리빙은 인코딩된 정보 블록에 대해 그리고/또는 인코딩 전에 정보 블록에 대해 비트 인터리빙을 수행하며, 인코딩되는 것에 후속하여 인터리빙된다면, 심벌 레벨 인터리버는 그 출력이 인코딩된 정보 블록과 조합되기(예컨대, 곱해지기) 전에 분포 정합기의 출력에 적용된다.
[0211] 예 39: 예 35 내지 예 37 중 어느 한 예 및/또는 예 38의 장치와 같은 장치에 따라 구성된 장치에서, 에러 정정 코딩을 적용하기 위한 수단은 LDPC(low-density parity-check) 인코더를 포함한다.
[0212] 예 40: 무선 통신 방법은, 예 35 내지 예 39 중 어느 한 예에서 제공된 수단에 의해 수행되도록 구성된 동작들을 포함한다.
[0213] 예 41: 무선 통신을 위한 장치로서, 이 장치는 프로세서; 프로세서에 통신 가능하게 결합된 트랜시버; 및 프로세서에 통신 가능하게 결합된 메모리를 포함하며, 프로세서 및 메모리는 (예컨대, 이러한 예들에서 제공된 그러한 동작들을 수행하기 위한 수단으로서) 예 35 내지 예 39 중 어느 한 예에서 제공된 동작들을 수행하도록 구성된다.
[0214] 예 42: 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 매체는, 무선 송신 디바이스로 하여금 (예컨대, 이러한 예들에서 제공된 그러한 동작들을 수행하기 위한 수단으로서) 예 35 내지 예 39 중 어느 한 예에 제공된 동작들을 수행하게 하기 위한 코드를 포함한다.
[0215] 예 43: 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는, 송신기로부터 수신된 파형을 프로세싱하며, 송신기는 파형을 수신기에 송신하기 위해 인터리버 및 확률적 성상도 성형 동작들을 수행하고, 수신기는 수신 시에 확률적으로 성형된 파형을 프로세싱하기 위해 디인터리버 및 복조 동작들을 수행하기 위한 수단을 포함한다. 예 44에 대한 수단: 예 44에 따라 구성된 방법, 장치 및 비-일시적 컴퓨터 판독 가능 매체는 예로서, 송신 디바이스로부터, 확률적으로 성형된 신호(예컨대, 정보 메시지)를 수신하기 위한 수단; 송신 디바이스가 신호를 수신기에 송신하기 전에 송신 디바이스에 의해 이용되는 인터리버 구성을 결정하기 위한 수단; 인터리브 구성에 따라 디인터리버 동작을 수행하기 위한 수단; 정보 메시지를 디코딩하기 위한 수단; 정보 메시지(예컨대, 확률적으로 성형된 신호로서 수신 디바이스에 송신되었던 정보 메시지)를 재생하기 위해, 수신된 신호를 복조하기 위한 수단; 및 재생된 정보 메시지를 (예컨대, 메모리에, 디스플레이 디바이스 상에서의 디스플레이를 위해, 추가적인 프로세싱 등을 위해) 출력하기 위한 수단을 포함한다.
[0216] 예 44: 비-일시적 컴퓨터 판독 가능 매체는 컴퓨터 실행 가능 코드를 저장하며, 코드는 실행될 때, 무선 수신 디바이스로 하여금, 착신되는 확률적으로 성형된 신호에 의해 표현되는 정보 메시지를 리트리브/재생하기 위한 노력으로 착신되는 확률적으로 성형된 신호에 적용할 인터리버 구성을 결정하게 하고, 확률적으로 성형된 신호를 디코딩 및 복조하게 한다. 일 예에서, 예 44의 코드는 무선 수신 디바이스로 하여금 예 43에 개요가 서술된 수단에 의해 제공된 동작들을 수행하게 할 수 있다. 인터리버 구성은 송신기에 의해 수신 디바이스에 송신되는 네트워크 구성의 일부로서 수신 디바이스에 시그널링될 수 있다. 일 예에서, 인터리버 구성은 특정 타입의 디인터리버가 특정 시점에 적용되는 것 또는 다수의 디인터리버들이 복조 및 디코딩 프로세스 전반에 걸쳐 적용될 것임을 특정할 수 있다. 예컨대, 인터리버 구성은, 직사각형 인터리버가 인코더로부터의 출력 비트들을 인터리빙하는 데 사용되었다고 특정할 수 있고, 따라서, 확률적으로 성형된 신호를 통해 송신된 정보 메시지를 디코딩할 때 수신기가 비트들을 디인터리빙하는 데 직사각형 디인터리버를 적용해야 한다는 것을 수신기에 나타낼 수 있다. 수신기는 또한, (예컨대, 디-분포 정합기 동작, 역방향 DM 등을 통해) 착신 심벌들을 추가로 프로세싱하기 전에, 심벌들을 디인터리빙하기 위해 적용할 디인터리버를 결정할 수 있다. 수신기는 그렇게 할 수 있는데, 이는 수신기가 송신 프로세스의 특정 포인트에서(예컨대, 채널 코딩 동작 전과는 반대로 채널 코딩 동작 다음에) 비트 레벨 인터리버가 사용되었다고 결정하는 경우들에서 심벌 디인터리빙을 적용하도록 구성될 수 있기 때문이다.
[0217] 예시적인 구현을 참조로 무선 통신 네트워크의 여러 양상들이 제시되었다. 당해 기술분야에서 통상의 지식을 가진 자들이 쉽게 인식하는 바와 같이, 본 개시내용 전반에 걸쳐 설명된 다양한 양상들은 다른 전기 통신 시스템들, 네트워크 아키텍처들 및 통신 표준들로 확장될 수 있다.
[0218] 예로서, 다양한 양상들은 3GPP, 예컨대, LTE(Long-Term Evolution), EPS(Evolved Packet System), UMTS(Universal Mobile Telecommunication System), 및/또는 GSM(Global System for Mobile)에 의해 정의된 다른 시스템들 내에서 구현될 수 있다. 다양한 양상들은 또한 CDMA2000 및/또는 EV-DO(Evolution-Data Optimized)와 같은 3GPP2(3rd Generation Partnership Project 2)에 의해 정의된 시스템들로 확장될 수 있다. IEEE 802.11(Wi-Fi), IEEE 802.16(WiMAX), IEEE 802.20, 초광대역(UWB: Ultra-Wideband), 블루투스 및/또는 다른 적절한 시스템들을 이용하는 시스템들 내에서 다른 예들이 구현될 수 있다. 이용되는 실제 전기 통신 표준, 네트워크 아키텍처 및/또는 통신 표준은 특정 애플리케이션 및 시스템에 부과되는 전체 설계 제약들에 좌우될 것이다.
[0219] 본 개시내용 내에서, "예시적인"이라는 단어는 "일례, 실례 또는 예시로서의 역할"을 의미하는데 사용된다. 본 명세서에서 "예시적인" 것으로서 설명된 어떠한 구현 또는 양상도 반드시 본 개시내용의 다른 양상들에 비해 선호되거나 유리한 것으로 해석되는 것은 아니다. 마찬가지로, "양상들"이라는 용어는 본 개시내용의 모든 양상들이 논의된 특징, 이점 또는 동작 모드를 포함할 것을 요구하지 않는다. "결합된"이라는 용어는 본 명세서에서 2개의 객체들 간의 직접적 또는 간접적 결합을 지칭하는데 사용된다. 예컨대, 객체 A가 물리적으로 객체 B와 접촉하고, 객체 B가 객체 C와 접촉한다면, ― 객체 A와 객체 C는 서로 물리적으로 직접 접촉하지 않는다 하더라도 ― 이들은 여전히 서로 결합된 것으로 간주될 수 있다. 예컨대, 제1 객체가 제2 객체와 결코 물리적으로 직접 접촉하지 않는다 하더라도 제1 객체는 제2 객체에 결합될 수 있다. "회로" 및 "회로망"이라는 용어들은 포괄적으로 사용되며, 접속되어 구성될 때, 전자 회로들의 타입에 관한 한정 없이, 본 개시내용에서 설명된 기능들의 수행을 가능하게 하는 전기 디바이스들 및 도체들의 하드웨어 구현들뿐만 아니라, 프로세서에 의해 실행될 때, 본 개시내용에서 설명된 기능들의 수행을 가능하게 하는 정보 및 명령들의 소프트웨어 구현들도 모두 포함하는 것으로 의도된다.
[0220] 도 1 - 도 18에 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은 재배열되고 그리고/또는 단일 컴포넌트, 단계, 특징 또는 기능으로 조합되거나 여러 컴포넌트들, 단계들 또는 기능들로 구현될 수 있다. 추가적인 엘리먼트들, 컴포넌트들, 단계들 및/또는 기능들이 또한 본 명세서에 개시된 신규 특징들을 벗어나지 않으면서 추가될 수 있다. 도 1 - 도 18에 예시된 장치, 디바이스들 및/또는 컴포넌트들은 본 명세서에서 설명된 방법들, 특징들 또는 단계들 중 하나 이상을 수행하도록 구성될 수 있다. 본 명세서에서 설명된 신규 알고리즘들은 또한 효율적으로 소프트웨어로 구현되고 그리고/또는 하드웨어에 내장될 수 있다.
[0221] 개시된 방법들의 단계들의 특정 순서 또는 계층 구조는 예시적인 프로세스들의 실례인 것으로 이해되어야 한다. 설계 선호들을 기초로, 방법들의 단계들의 특정 순서 또는 계층 구조는 재배열될 수 있다고 이해된다. 첨부한 방법 청구항들은 다양한 단계들의 엘리먼트들을 예시적인 순서로 제시하며, 본 명세서에서 구체적으로 언급되지 않는 한, 제시된 특정 순서 또는 계층 구조로 한정되는 것으로 여겨지는 것은 아니다.
[0222] 본 명세서에 개시된 기술의 설명은 당해 기술분야에서 통상의 지식을 가진 자들이 본 명세서에서 설명된 다양한 양상들을 실시할 수 있게 하도록 제공된다. 이러한 양상들에 대한 다양한 변형들이 당해 기술분야에서 통상의 지식을 가진 자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반 원리들은 다른 양상들에 적용될 수 있다. 따라서 청구항들은 본 명세서에 도시된 양상들로 한정되는 것으로 의도되는 것이 아니라 청구항들의 문언과 일치하는 전체 범위에 따르는 것이며, 여기서 엘리먼트에 대한 단수 언급은 구체적으로 그렇게 언급하지 않는 한 "하나 및 단 하나"를 의미하는 것으로 의도되는 것이 아니라, 그보다는 "하나 이상"을 의미하는 것이다. 구체적으로 달리 언급되지 않는 한, "일부"라는 용어는 하나 이상을 의미한다. 항목들의 리스트 "~ 중 적어도 하나"를 지칭하는 문구는 단일 멤버들을 포함하여 이러한 항목들의 임의의 조합을 지칭한다. 일 예에서, "a, b 또는 c 중 적어도 하나"는 a; b; c; a와 b; a와 c; b와 c; 그리고 a와 b와 c를 커버하는 것으로 의도된다. 당해 기술분야에서 통상의 지식을 가진 자들에게 알려진 또는 나중에 알려지게 될 본 개시내용 전반에 걸쳐 설명된 다양한 양상들의 엘리먼트들에 대한 모든 구조적 그리고 기능적 등가물들은 인용에 의해 본 명세서에 명백히 포함되며, 청구항들에 의해 포괄되는 것으로 의도된다. 더욱이, 본 명세서에 개시된 내용은, 청구항들에 이러한 개시내용이 명시적으로 기재되어 있는지 여부에 관계없이, 공중이 사용하도록 의도되는 것은 아니다.

Claims (42)

  1. 무선 통신 방법으로서,
    확률적 진폭 성형(probabilistic amplitude shaping)을 위해 구성된 분포 정합기(distribution matcher)를 사용하여 정보 비트들의 제1 시퀀스로부터 진폭 심벌들의 시퀀스를 결정하는 단계;
    상기 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 정보 블록을 인코딩하기 위해 에러 정정 코딩을 적용하는 단계;
    상기 인코딩된 정보 블록에 기초하여 출력 심벌들의 시퀀스를 생성하는 단계; 및
    상기 출력 심벌들의 시퀀스의 생성을 위해, 상기 진폭 심벌들의 시퀀스, 상기 정보 블록, 상기 인코딩된 정보 블록, 또는 상기 진폭 심벌들의 시퀀스와 상기 인코딩된 정보 블록의 조합 중 하나 이상에 인터리빙을 적용하는 단계를 포함하는, 무선 통신 방법.
  2. 제1항에 있어서,
    입력 시퀀스를 상기 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하는 단계; 및
    상기 정보 블록을 형성하기 위해 상기 진폭 심벌들의 시퀀스의 적어도 하나의 부분에 대응하는 이진 심벌들의 시퀀스와 상기 정보 비트들의 제2 시퀀스를 조합하는 단계를 더 포함하는, 무선 통신 방법.
  3. 제1항에 있어서,
    상기 진폭 심벌들의 시퀀스 및 상기 인코딩된 정보 블록에 기초하여 출력 진폭 시퀀스를 결정하는 단계를 더 포함하고,
    상기 인터리빙을 적용하는 단계는, 상기 출력 진폭 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 단계를 포함하는, 무선 통신 방법.
  4. 제1항에 있어서,
    상기 인터리빙을 적용하는 단계는,
    상기 진폭 심벌들의 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 단계; 및
    상기 인코딩된 정보 블록에 기초하여, 인코딩된 시퀀스를 인터리빙하기 위해 비트 레벨 인터리버를 적용하는 단계를 포함하는, 무선 통신 방법.
  5. 제4항에 있어서,
    상기 출력 심벌들의 시퀀스를 생성하는 단계는, 상기 출력 심벌들의 시퀀스를 생성하기 위해, 상기 진폭 심벌들의 인터리빙된 시퀀스와 상기 인터리빙된 인코딩된 시퀀스를 조합하는 단계를 포함하는, 무선 통신 방법.
  6. 제1항에 있어서,
    상기 인터리빙을 적용하는 단계는 상기 정보 블록을 인터리빙하기 위해 비트 레벨 인터리버를 적용하는 단계를 포함하며,
    상기 에러 정정 코딩을 적용하는 단계는 상기 인터리빙된 정보 블록을 인코딩하는 단계를 포함하는, 무선 통신 방법.
  7. 제6항에 있어서,
    상기 인터리빙을 적용하는 단계는,
    상기 인터리빙된 정보 블록을 사용하여 상기 진폭 심벌들의 시퀀스를 인코딩하는 단계; 및
    상기 진폭 심벌들의 인코딩된 시퀀스를 인터리빙하기 위해 심벌 레벨 인터리버를 적용하는 단계를 더 포함하는, 무선 통신 방법.
  8. 제1항에 있어서,
    상기 인터리빙을 적용하는 단계는, 상기 출력 심벌들의 시퀀스의 생성을 위해 상기 인터리빙을 적용하도록 랜덤 인터리버, 삼각형 인터리버 또는 직사각형 인터리버 중 하나 이상을 이용하는 단계를 포함하는, 무선 통신 방법.
  9. 제1항에 있어서,
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하는 단계를 더 포함하는, 무선 통신 방법.
  10. 제9항에 있어서,
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하는 단계는, 복수의 부대역들 상에서 상기 출력 심벌들의 시퀀스를 변조하는 단계를 포함하는, 무선 통신 방법.
  11. 제1항에 있어서,
    상기 정보 블록은 진폭 심벌들의 복수의 시퀀스들의 연접을 표현하고, 상기 진폭 심벌들의 복수의 시퀀스들은 상기 정보 비트들의 제1 시퀀스로부터 결정된 진폭 심벌들의 시퀀스를 포함하는, 무선 통신 방법.
  12. 제1항에 있어서,
    상기 에러 정정 코딩은 저밀도 패리티-체크 코드(low-density parity-check code)를 포함하는, 무선 통신 방법.
  13. 무선 통신을 위한 장치로서,
    프로세서;
    상기 프로세서에 통신 가능하게 결합된 트랜시버; 및
    상기 프로세서에 통신 가능하게 결합된 메모리를 포함하며,
    상기 프로세서 및 상기 메모리는 제1항 내지 제12항 중 어느 한 항의 동작들을 수행하도록 구성되는, 무선 통신을 위한 장치.
  14. 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 저장 매체로서,
    무선 송신 디바이스로 하여금 제1항 내지 제12항 중 어느 한 항의 동작들을 수행하게 하기 위한 코드를 포함하는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  15. 무선 통신을 위한 장치로서,
    제1항 내지 제12항 중 어느 한 항의 동작들을 수행하기 위한 수단을 포함하는, 무선 통신을 위한 장치.
  16. 무선 통신을 위한 장치로서,
    프로세서;
    상기 프로세서에 통신 가능하게 결합된 트랜시버; 및
    상기 프로세서에 통신 가능하게 결합된 메모리를 포함하며,
    상기 프로세서 및 상기 메모리는,
    정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하고;
    확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 상기 정보 비트들의 제1 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하고;
    상기 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하고;
    정보 블록을 형성하기 위해 상기 정보 비트들의 제2 시퀀스와 상기 이진 심벌들의 시퀀스를 조합하고;
    패리티 비트들의 시퀀스를 생성하기 위해 상기 정보 블록에 에러 정정 코딩을 적용하고;
    상기 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하고;
    인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 상기 진폭 심벌들의 시퀀스와 상기 부호 비트들의 시퀀스를 조합하고;
    출력 심벌들의 시퀀스를 생성하기 위해, 상기 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하고; 그리고
    상기 트랜시버를 통해, 상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하도록
    구성되는, 무선 통신을 위한 장치.
  17. 제16항에 있어서,
    상기 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하기 위해, 상기 프로세서 및 상기 메모리는, 상기 출력 심벌들의 시퀀스를 생성하기 위해 상기 인코딩된 진폭 심벌들의 시퀀스를 인터리빙하도록 구성된 심벌 레벨 인터리버를 적용하도록 추가로 구성되는, 무선 통신을 위한 장치.
  18. 제16항에 있어서,
    상기 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 상기 진폭 심벌들의 시퀀스와 상기 부호 비트들의 시퀀스를 조합하기 위해, 상기 프로세서 및 상기 메모리는, 상기 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 상기 부호 비트들의 시퀀스와 상기 진폭 심벌들의 시퀀스를 곱하도록 추가로 구성되는, 무선 통신을 위한 장치.
  19. 제16항에 있어서,
    상기 인코딩된 진폭 심벌들의 시퀀스를 형성하기 위해 상기 진폭 심벌들의 시퀀스와 상기 부호 비트들의 시퀀스를 조합하기 위해, 상기 프로세서 및 상기 메모리는, 상기 인코딩된 진폭 심벌들의 시퀀스의 인터리브를 형성하기 위해 상기 부호 비트들의 시퀀스와 상기 진폭 심벌들의 시퀀스를 인터리빙하도록 구성되는, 무선 통신을 위한 장치.
  20. 제16항에 있어서,
    상기 파형을 송신하기 위해, 상기 프로세서 및 상기 메모리는, 상기 분포 정합기에 적어도 부분적으로 기초하여 결정되는, 각각의 출력 심벌과 연관된 확률에 따라, 상기 출력 심벌들의 시퀀스의 각각의 출력 심벌을 송신기를 통해 송신하도록 추가로 구성되는, 무선 통신을 위한 장치.
  21. 무선 통신 방법으로서,
    제16항 내지 제20항 중 어느 한 항에서 수행되는 동작들을 포함하는, 무선 통신 방법.
  22. 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 저장 매체로서,
    무선 송신 디바이스로 하여금 제16항 내지 제20항 중 어느 한 항의 동작들을 수행하게 하기 위한 코드를 포함하는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  23. 무선 통신을 위한 장치로서,
    제16항 내지 제20항 중 어느 한 항의 동작들을 수행하기 위한 수단을 포함하는, 무선 통신을 위한 장치.
  24. 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 저장 매체로서,
    무선 송신 디바이스로 하여금,
    정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하게 하고;
    확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 상기 정보 비트들의 제1 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하게 하고;
    인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 상기 진폭 심벌들의 시퀀스를 인터리빙하게 하고;
    상기 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하게 하고;
    정보 블록을 형성하기 위해 상기 정보 비트들의 제2 시퀀스와 상기 이진 심벌들의 시퀀스를 조합하게 하고;
    패리티 비트들의 시퀀스를 생성하기 위해 상기 정보 블록에 에러 정정 코딩을 적용하게 하고;
    상기 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하게 하고;
    인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 상기 부호 비트들의 시퀀스를 인터리빙하게 하고;
    출력 심벌들의 시퀀스를 형성하기 위해, 상기 인터리빙된 진폭 심벌들의 시퀀스와 상기 인터리빙된 부호 비트들의 시퀀스를 조합하게 하고; 그리고
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하게 하기 위한
    코드를 포함하는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  25. 제24항에 있어서,
    상기 인터리빙된 진폭 심벌들의 시퀀스를 생성하기 위해 상기 진폭 심벌들의 시퀀스를 인터리빙하기 위해, 상기 코드는 상기 무선 통신 디바이스로 하여금, 랜덤 타입 인터리빙을 위해 구성된 인터리버를 이용하여 상기 진폭 심벌들의 시퀀스를 인터리빙하게 하도록 추가로 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  26. 제24항에 있어서,
    상기 인터리빙된 부호 비트들의 시퀀스를 생성하기 위해 상기 부호 비트들의 시퀀스를 인터리빙하기 위해, 상기 코드는 상기 무선 통신 디바이스로 하여금, 직사각형 인터리버를 이용하여 상기 부호 비트들의 시퀀스를 인터리빙하게 하도록 추가로 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  27. 제24항에 있어서,
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위해, 상기 코드는 상기 무선 통신 디바이스로 하여금, 복수의 부대역(subband)들 상에서 상기 출력 심벌들의 시퀀스를 변조하게 하도록 추가로 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  28. 제24항에 있어서,
    상기 정보 블록에 상기 에러 정정 코딩을 적용하기 위해, 상기 코드는 상기 무선 통신 디바이스로 하여금, 상기 패리티 비트들의 시퀀스를 생성하기 위해 저밀도 패리티-체크 인코더를 적용하게 하도록 추가로 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  29. 제24항에 있어서,
    상기 진폭 심벌들의 시퀀스를 인터리빙하기 위해 그리고 상기 부호 비트들의 시퀀스를 인터리빙하기 위해, 상기 코드는 상기 무선 통신 디바이스로 하여금,
    상기 진폭 심벌들의 시퀀스를 인터리빙하도록 구성된 적어도 하나의 제1 인터리버를 적용하게 하고; 그리고
    상기 부호 비트들의 시퀀스를 인터리빙하도록 구성된 적어도 하나의 제2 인터리버를 적용하게 하도록
    추가로 구성되며,
    상기 적어도 하나의 제1 인터리버 및 상기 적어도 하나의 제2 인터리버는 정합 인터리버 타입이고, 상기 적어도 하나의 제1 인터리버는 상기 정합 인터리버 타입에 따라 진폭 심벌들을 인터리빙하도록 구성되고, 상기 적어도 하나의 제2 인터리버는 상기 정합 인터리버 타입에 따라 비트들을 인터리빙하도록 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  30. 제29항에 있어서,
    상기 정합 인터리버 타입은 랜덤 타입 인터리버인, 비-일시적 컴퓨터 판독 가능 저장 매체.
  31. 제29항에 있어서,
    상기 적어도 하나의 제1 인터리버는 제1 부대역에 대한 진폭 심벌들을 인터리빙하도록 구성되는, 비-일시적 컴퓨터 판독 가능 저장 매체.
  32. 무선 통신 방법으로서,
    제24항 내지 제31항 중 어느 한 항에서 수행되는 동작들을 포함하는, 무선 통신 방법.
  33. 무선 통신을 위한 장치로서,
    프로세서;
    상기 프로세서에 통신 가능하게 결합된 트랜시버; 및
    상기 프로세서에 통신 가능하게 결합된 메모리를 포함하며,
    상기 프로세서 및 상기 메모리는 제24항 내지 제31항 중 어느 한 항의 동작들을 수행하도록 구성되는, 무선 통신을 위한 장치.
  34. 무선 통신을 위한 장치로서,
    제24항 내지 제31항 중 어느 한 항의 동작들을 수행하기 위한 수단을 포함하는, 무선 통신을 위한 장치.
  35. 무선 통신을 위한 장치로서,
    정보 비트들의 시퀀스를 정보 비트들의 제1 시퀀스 및 정보 비트들의 제2 시퀀스로 세그먼트화하기 위한 수단;
    확률적 진폭 성형을 위해 구성된 분포 정합기를 이용하여 상기 정보 비트들의 제1 시퀀스를 기초로 진폭 심벌들의 시퀀스를 결정하기 위한 수단;
    상기 진폭 심벌들의 시퀀스를 이진 심벌들의 시퀀스에 매핑하기 위한 수단;
    정보 블록을 형성하기 위해 상기 정보 비트들의 제2 시퀀스와 상기 이진 심벌들의 시퀀스를 조합하기 위한 수단;
    인터리빙된 정보 블록을 생성하기 위해 상기 정보 블록을 인터리빙하기 위한 수단;
    패리티 비트들의 시퀀스를 생성하기 위해 상기 인터리빙된 정보 블록에 에러 정정 코딩을 적용하기 위한 수단;
    상기 패리티 비트들의 시퀀스로부터 부호 비트들의 시퀀스를 결정하기 위한 수단;
    출력 심벌들의 시퀀스를 형성하기 위해 상기 진폭 심벌들의 시퀀스와 상기 부호 비트들의 시퀀스를 조합하기 위한 수단; 및
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단을 포함하는, 무선 통신을 위한 장치.
  36. 제35항에 있어서,
    상기 정보 블록을 인터리빙하기 위한 수단은 삼각형 형상 행렬을 특정하는 삼각형 인터리버를 이용하는 것을 포함하는, 무선 통신을 위한 장치.
  37. 제35항에 있어서,
    상기 출력 심벌들의 시퀀스에 따라 변조된 파형을 송신하기 위한 수단은, 복수의 부대역들 상에서 상기 출력 심벌들의 시퀀스를 변조하기 위한 수단을 포함하는, 무선 통신을 위한 장치.
  38. 제35항에 있어서,
    상기 분포 정합기는 복수의 부대역들 중 제1 부대역에 대응하고,
    상기 정보 블록을 형성하기 위해 상기 정보 비트들의 제2 시퀀스와 상기 이진 심벌들의 시퀀스를 조합하기 위한 수단은, 상기 정보 블록을 형성하기 위해 상기 정보 비트들의 제2 시퀀스, 상기 이진 심벌들의 시퀀스 및 이진 심벌들의 적어도 하나의 다른 시퀀스를 조합하기 위한 수단을 더 포함하는, 무선 통신을 위한 장치.
  39. 제35항에 있어서,
    상기 에러 정정 코딩을 적용하기 위한 수단은 저밀도 패리티 체크 인코더를 포함하는, 무선 통신을 위한 장치.
  40. 무선 통신 방법으로서,
    제35항 내지 제39항 중 어느 한 항의 수단에 의해 수행되도록 구성된 동작들을 포함하는, 무선 통신 방법.
  41. 무선 통신을 위한 장치로서,
    프로세서;
    상기 프로세서에 통신 가능하게 결합된 트랜시버; 및
    상기 프로세서에 통신 가능하게 결합된 메모리를 포함하며,
    상기 프로세서 및 상기 메모리는 제35항 내지 제39항 중 어느 한 항의 동작들을 수행하도록 구성되는, 무선 통신을 위한 장치.
  42. 컴퓨터 실행 가능 코드를 저장하는 비-일시적 컴퓨터 판독 가능 저장 매체로서,
    무선 송신 디바이스로 하여금 제35항 내지 제39항 중 어느 한 항의 동작들을 수행하게 하기 위한 코드를 포함하는, 비-일시적 컴퓨터 판독 가능 저장 매체.
KR1020237022775A 2021-01-13 2021-01-13 성상도 성형을 위한 인터리버 KR20230129995A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/071399 WO2022151014A1 (en) 2021-01-13 2021-01-13 Interleaver for constellation shaping

Publications (1)

Publication Number Publication Date
KR20230129995A true KR20230129995A (ko) 2023-09-11

Family

ID=82446511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237022775A KR20230129995A (ko) 2021-01-13 2021-01-13 성상도 성형을 위한 인터리버

Country Status (6)

Country Link
US (1) US20240007226A1 (ko)
EP (1) EP4278492A4 (ko)
KR (1) KR20230129995A (ko)
CN (1) CN116711243A (ko)
BR (1) BR112023013318A2 (ko)
WO (1) WO2022151014A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045110A1 (en) * 2022-09-01 2024-03-07 Qualcomm Incorporated Energy-based probabilistic amplitude shaping

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109964426B (zh) * 2016-10-31 2022-02-18 杜塞尔多夫华为技术有限公司 用于解析接收信号的信号接收器和方法、通信系统
CN110199490B (zh) * 2017-01-19 2022-07-26 杜塞尔多夫华为技术有限公司 一种概率成形操作的方法和装置
US11006376B2 (en) * 2017-04-21 2021-05-11 Qualcomm Incorporated Techniques to encode or decode a self-decodable portion of a physical broadcast channel in a synchronization signal block
EP3413523B1 (en) * 2017-06-09 2021-11-24 Nokia Solutions and Networks Oy Distribution matcher and method of operating a distribution matcher
EP3442146B1 (en) * 2017-08-11 2022-12-28 Nxp B.V. Encoder input selector
US10069519B1 (en) * 2018-01-23 2018-09-04 Mitsubishi Electric Research Laboratories, Inc. Partition based distribution matcher for probabilistic constellation shaping
US10972215B2 (en) * 2018-03-09 2021-04-06 Nokia Solutions And Networks Oy Methods and apparatus for joint use of probabilistic signal shaping and forward error correction
CN111670543B (zh) * 2018-04-13 2023-10-13 杜塞尔多夫华为技术有限公司 用于信号整形的多组成编码
US10785085B2 (en) * 2019-01-15 2020-09-22 Nokia Technologies Oy Probabilistic shaping for physical layer design
US11012187B1 (en) * 2020-03-04 2021-05-18 Fujitsu Limited Error correction in optical networks with probabilistic shaping and symbol rate optimization
CN111817758B (zh) * 2020-07-21 2022-03-01 上海交通大学 一种离散调制信号mimo传输方法

Also Published As

Publication number Publication date
EP4278492A1 (en) 2023-11-22
EP4278492A4 (en) 2024-10-09
CN116711243A (zh) 2023-09-05
WO2022151014A1 (en) 2022-07-21
US20240007226A1 (en) 2024-01-04
BR112023013318A2 (pt) 2024-01-09

Similar Documents

Publication Publication Date Title
CN110800216B (zh) 用于通信和广播系统的速率匹配的方法和装置
US10432252B2 (en) Methods and apparatus for signal spreading and multiplexing
US9509379B2 (en) System and method for designing and using multidimensional constellations
KR102338508B1 (ko) 고차 변조를 사용하는 통신 또는 방송 시스템에서 부호화/복호화 방법 및 장치
US10356788B2 (en) System and method for high-rate sparse code multiple access in downlink
US20220173753A1 (en) Transmitting apparatus and mapping method thereof
EP3434000B1 (en) Method for flexible sparse code multiple access codebook design, transmission and detection
JP7103620B2 (ja) アンテナ選択による空間変調および時空間ブロック符号化の簡易検出
KR20190114263A (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
US9602232B2 (en) Transmitting apparatus and mapping method thereof
US20210336835A1 (en) Transmitting apparatus and mapping method thereof
CN111418160A (zh) 用于极化码的crc交织模式
WO2022151014A1 (en) Interleaver for constellation shaping
US11133972B2 (en) Transmitting apparatus and mapping method thereof
EP3427458B1 (en) Systems and methods for spreading and co-orthogonal multi-stream spreading
US20210119731A1 (en) Transmitting apparatus and mapping method thereof
WO2022183472A1 (en) Constellation shaping-related coding selection
CN111213346B (zh) 用于促进多用户检测的方法和计算设备
KR20210015634A (ko) 통신 시스템에서 폴라 코드를 사용한 신호의 송수신 방법 및 장치
CN116235534A (zh) 信道编码和调制
US9762346B2 (en) Transmitting apparatus and mapping method thereof
Iqbal et al. Hardware Architecture of Channel Encoding for 5G New Radio Physical Downlink Control Channel
Sanghoi et al. Analysis of WiMAX Physical Layer Using Spatial Multiplexing Under Different Fading Channels
Kwak Near Shannon Limit and Reduced Peak to Average Power Ratio Channel Coded OFDM
Vigato et al. Joint discovery in wireless networks