KR20230129785A - 시뮬레이션 실행 시간 예측 방법 - Google Patents

Abstract

본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 방법은 시뮬레이션 실행을 위한 복수의 파라미터 정보를 전처리하는 단계와, 상기 전처리된 데이터를 군집화 기반의 군집 모델을 이용하여 시뮬레이션의실행 시간을 예측하는 단계를 포함할 수 있다.

Description

시뮬레이션 실행 시간 예측 방법{METHOD FOR PREDICTING SIMULATION EXECUTION TIME}

본 발명은 시뮬레이션 실행 시간을 예측하기 위한 시뮬레이션 실행 시간 예측 방법에 관한 것이다.

일반적으로, 계산과학공학은 슈퍼컴퓨터, 클러스터, 엣지 및 클라우드 등 고성능 컴퓨팅 자원을 활용하여 관련 이공 분야에서 도출된 다양한 계산 문제들을 컴퓨터 시뮬레이션을 통해 해결하려는 분야이다.

이러한 계산과학공학을 가능하게 해주는 고성능 온라인 시뮬레이션 플랫폼들은 입력된 파라미터에 따라 최대 수 주(weeks) 간의 실행 시간이 소요되기도 한다. 특히, 동시에 여러 사용자가 작업을 요청하게 되면 작업 지연이 가속화되며, 이에 따라 사용자의 무기한 대기, 작업 큐의 시뮬레이션 처리량 저하, 제한된 계산 자원의 낭비를 초래하는 등 다양한 문제점이 발생된다.

본 발명의 목적은 주어진 시뮬레이션 실행 종료 시간을 예측하기 위한 시뮬레이션 실행 시간 예측 방법을 제공하는 것이다.

또한, 본 발명의 목적은 다중 작업 요청에 따른 작업 지연 가속화 및 작업 큐의 시뮬레이션 처리량 저하에 따른 사용자의 불편과 제한된 낭비 문제를 해소하기 위한 시뮬레이션 실행 시간 예측 방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명에 따른 시뮬레이션 실행 시간 예측 방법은 시뮬레이션 실행을 위한 복수의 파라미터 정보를 전처리하는 단계와, 상기 전처리된 데이터를 군집화 기반의 군집 모델을 이용하여 시뮬레이션의실행 시간을 예측하는 단계를 포함할 수 있다.

본 발명에 따르면, 시뮬레이션 예측 시간을 제공하여 효과적인 시뮬레이션 실행이 가능하며, 잘못된 시뮬레이션에 대해서는 미리 예측할 수 있도록 정보를 제공할 수 있다.

또한, 본 발명은 대규모 시뮬레이션 작업의 효율성을 향상시킬 수 있는 효과 있다.

도 1은 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치를 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치의 전처리부의 구성을 나타낸 블록도이다.
도 3은 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치의 예측부의 다른 구성을 나타낸 블록도이다.
도 4는 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 방법을 나타낸 순서도이다.
도 5는 본 발명의 일실시예에 따른 컴퓨터 시스템의 구성을 나타낸 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 "제1" 또는 "제2" 등이 다양한 구성요소를 서술하기 위해서 사용되나, 이러한 구성요소는 상기와 같은 용어에 의해 제한되지 않는다. 상기와 같은 용어는 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용될 수 있다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소 또는 단계가 하나 이상의 다른 구성요소 또는 단계의 존재 또는 추가를 배제하지 않는다는 의미를 내포한다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 해석될 수 있다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치를 나타낸 블록도이다.

도 1을 참조하면, 실시예에 따른 시뮬레이션 실행 시간 예측 장치(100)는 전처리부(110)와, 예측부(130)를 포함할 수 있다.

전처리부(110)는 시뮬레이션 실행을 위한 복수의 파라미터 정보와 실행 시간을 전처리할 수 있다. 복수의 파라미터 정보는 시뮬레이션 실행을 위한 변수일 수 있으며, 하나 이상의 변수를 포함할 수 있다. 이러한 파라미터 정보는 사용자가 직접 설정하거나 시뮬레이션 플랫폼 내에 저장되어 있는 값을 이용할 수 있다.

도 2는 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치의 전처리부의 구성을 나타낸 블록도이다.

도 2에 도시된 바와 같이, 전처리부(110)는 정규화부(111)와, 중복 파라미터 제거부(112)와, 차원 축소부(113)와, 이상치 제거부(114)를 포함할 수 있다.

파라미터 정보는 파라미터 설정에 따라 숫자 범위가 넓게 분포될 수 있으며, 이에 따라 노이즈가 발생될 수 있다. 따라서, 정규화부(111)는 파라미터 정보를 0 에서 1사이의 범위의 값으로 정규화시킬 수 있다.

중복 파라미터 제거부(112)는 파라미터 정보의 중복 값을 제거할 수 있다. 차원 축소부(113)는 PCA를 통해 파라미터 정보의 차원을 축소시킬 수 있다. 이상치 제거부(114)는 입력된 파라미터 정보의 이상치를 제거할 수 있다. 예컨대, 이상치의 기준을 임계값으로 설정하고, 임계값 이상인 정보를 제거할 수 있다.

즉, 전처리부(110)는 시뮬레이션 실행 및 예측을 수행함에 있어서, 사전 정의된 데이터와 차이가 심한 데이터를 보정하도록 전처리할 수 있다. 이에 따라, 시뮬레이션 실행 시간을 최소화시킬 수 있다.

전처리 순서는 실행 시간을 예측하는데 있어서, 예측의 품질이 달라질 수 있다. 따라서, 실시예에서는 파라미터 이상치 제거, 파라미터 중복 제거, 정규화, 차원 축소 순으로 파라미터 정보를 전처리할 수 있다. 물론 전처리 순서는 이에 한정되지 않는다.

전처리된 데이터는 예측부의 기계학습 모델 입력값인 학습용 데이터일 수 있다. 이와 다르게, 전처리된 데이터를 기계학습 모델 입력값인 학습용 데이터로 처리할 수도 있다.

도 1로 돌아가서, 예측부(130)는 전처리된 데이터를 기초로 시뮬레이션 실행 시간을 예측할 수 있다.

예측부(130)는 군집 기반의 예측 모델인 군집 모델을 이용할 수 있다. 군집 모델은 시뮬레이션 파라미터 정보와 실행 시간을 묶어 k개의 군집으로 분할하고, 이를 내부 연산의 특성에 따라 나눌 수 있다.

예측부(130)는 전처리된 데이터를 군집 모델을 적용하여 시뮬레이션 실행 시간을 예측할 수 있다.

이와 다르게, 예측부(130)는 아래와 같이 구성될 수 있다.

도 3은 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 장치의 예측부의 다른 구성을 나타낸 블록도이다.

도 3에 도시된 바와 같이, 예측부(130)는 복수의 모델을 포함할 수 있다. 예측부(130)는 군집 모델(131), 회귀 모델(132), 분류 모델(133)을 포함할 수 있다.

예측부(130)는 군집 모델(131), 회귀 모델(132), 분류 모델(133) 중 적어도 하나를 이용하여 시뮬레이션의 실행 시간을 예측하거나 둘 이상을 조합하여 시뮬레이션의 실행 시간을 예측할 수도 있다.

예측부(130)는 예측된 실행 시간 중 가장 성능이 좋은 시뮬레이션 실행 시간을 사용자에게 제공할 수 있다.

예를 들어, 군집 모델(131)에서의 시뮬레이션 실행 시간 성능이 가장 우수할 경우, 군집 모델(131)을 통해 예측된 시뮬레이션 실행 시간을 선택하여 사용자에게 제공할 수 있다.

실시예에 따른 시뮬레이션 실행 시간 예측은 계산과학공학 시뮬레이션 플랫폼(EDISON)에서 시뮬레이션 실행 시간 측정 데이터 셋을 이용하여 검증되었으며, 해당 플랫폼 외의 다른 플롯폼으로도 확장하여 사용 가능하다.

현재 선입선출(First in First out) 방식으로 운영되는 기존 플랫폼들이 실시예를 통해 시간 예측 기반 스케쥴러를 도입한다면 작업 처리량이 획기적으로 개선될 수 있는 효과가 있다.

도 4는 본 발명의 일실시예에 따른 시뮬레이션 실행 시간 예측 방법을 나타낸 순서도이다. 시뮬레이션 실행 시간 예측 방법은 시뮬레이션 실행 시간 예측 장치에서 수행될 수 있다.

도 4를 참조하면, 실시예에 따른 시뮬레이션 실행 시간 예측 장치는 파리미터 정보를 전처리할 수 있다(S100).

시뮬레이션 실행 시간 예측 장치는 입력된 파라미터의 이상치를 제거할 수 있다.

시뮬레이션 실행 시간 예측 장치는 파라미터의 중복 값을 제거할 수 있다.

시뮬레이션 실행 시간 예측 장치는 파라미터 정보를 0 에서 1사이의 범위 값으로 정규화시킬 수 있다.

시뮬레이션 실행 시간 예측 장치는 PCA를 통해 파라미터의 차원을 축소시킬 수 있다.

시뮬레이션 실행 시간 예측 장치는 파라미터 이상치 제거, 파라미터 중복 제거, 정규화, 차원 축소 순으로 파라미터 정보를 전처리할 수 있다.

시뮬레이션 실행 시간 예측 장치는 시뮬레이션 실행 시간을 예측할 수 있다(S200).

시뮬레이션 실행 시간 예측 장치는 군집 기반의 예측 모델인 군집 모델을 이용할 수 있다. 시뮬레이션 실행 시간 예측 장치는 시뮬레이션 파라미터 정보와 실행 시간을 묶어 k개의 군집으로 분할한 것을 내부 연산의 특성에 따라 나눌 수 있다.

시뮬레이션 실행 시간 예측 장치는 전처리된 데이터를 군집 모델을 적용하여 시뮬레이션 실행 시간을 예측할 수 있다.

시뮬레이션 실행 시간 예측 장치는 군집 모델, 회귀 모델, 분류 모델 중 적어도 하나를 이용하여 시뮬레이션의 실행 시간을 예측하거나 둘 이상을 조합하여 시뮬레이션의 실행 시간을 예측할 수도 있다.

시뮬레이션 실행 시간 예측 장치는 예측된 실행 시간 중 가장 성능이 좋은 시뮬레이션 실행 시간을 사용자에게 제공할 수 있다.

실시예에 따른 시뮬레이션 실행 시간 예측 장치는 컴퓨터 판독 가능한 기록매체와 같은 컴퓨터 시스템에서 구현될 수 있다.

도 5는 본 발명의 일실시예에 따른 컴퓨터 시스템의 구성을 나타낸 블록도이다.

도 5를 참조하면, 실시예에 따른 컴퓨터 시스템(1000)은 버스(1020)를 통하여 서로 통신하는 하나 이상의 프로세서(1010), 메모리(1030), 사용자 인터페이스 입력 장치(1040), 사용자 인터페이스 출력 장치(1050) 및 스토리지(1060)를 포함할 수 있다. 또한, 컴퓨터 시스템(1000)은 네트워크에 연결되는 네트워크 인터페이스(1070)를 더 포함할 수 있다.

프로세서(1010)는 중앙 처리 장치 또는 메모리나 스토리지에 저장된 프로그램 또는 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 프로세서(1010)는 일종의 중앙처리장치로서 시뮬레이션 실행 시간 예측 장치의 전체 동작을 제어할 수 있다.

프로세서(1010)는 데이터를 처리할 수 있는 모든 종류의 장치를 포함할 수 있다. 여기서, '프로세서(processor)'는 예를 들어 프로그램 내에 포함된 코드 또는 명령으로 표현된 기능을 수행하기 위해 물리적으로 구조화된 회로를 갖는, 하드웨어에 내장된 데이터 처리 장치를 의미할 수 있다. 이와 같이 하드웨어에 내장된 데이터 처리 장치의 일 예로써, 마이크로프로세서(microporcessor), 중앙처리장치(central processing unit: CPU), 프로세서 코어(processor core), 멀티프로세서(multiprocessor), ASIC(application-specific integrated circuit), FPGA(field programmable gate array) 등의 처리 장치를 망라할 수 있으나, 이에 한정되는 것은 아니다.

메모리(1030)는 실시예에 따른 시뮬레이션 실행 시간 예측 방법 수행하기 위한 제어 프로그램 등 전반적인 동작을 위한 다양한 데이터가 저장될 수 있다. 구체적으로, 메모리에는 시뮬레이션 실행 시간 예측 장치에서 구동되는 다수의 응용 프로그램, 시뮬레이션 실행 시간 예측 장치의 동작을 위한 데이터 및 명령어가 저장될 수 있다.

메모리(1030) 및 스토리지(1060)는 휘발성 매체, 비휘발성 매체, 분리형 매체, 비분리형 매체, 통신 매체, 또는 정보 전달 매체 중에서 적어도 하나 이상을 포함하는 저장 매체일 수 있다. 예를 들어, 메모리(1030)는 ROM(1031)이나 RAM(1032)을 포함할 수 있다.

일 실시예에 따르면, 컴퓨터 프로그램을 저장하고 있는 컴퓨터 판독 가능한 기록 매체로서, 시뮬레이션 실행을 위한 복수의 파라미터 정보를 전처리하는 동작과, 상기 전처리된 데이터를 군집화 기반의 군집 모델을 이용하여 시뮬레이션의실행 시간을 예측하는 동작을 포함하는 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함할 수 있다.

본 발명에서 설명하는 특정 실행들은 실시예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, "필수적인", "중요하게" 등과 같은 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.

100: 시뮬레이션 실행 시간 예측 장치
110: 전처리부
111: 정규화부
112: 중복 파라미터 제거부
113: 차원 축소부
115: 이상치 제거부
120: 예측부

Claims (1)

1. 시뮬레이션 실행을 위한 복수의 파라미터 정보를 전처리하는 단계; 및
   상기 전처리된 데이터를 군집화 기반의 군집 모델을 이용하여 시뮬레이션의실행 시간을 예측하는 단계;
   를 포함하는 시뮬레이션 실행 시간 예측 방법.

Images