KR20230128801A - 6 Level T-Type Active Neutral Clamping Inverter - Google Patents

6 Level T-Type Active Neutral Clamping Inverter Download PDF

Info

Publication number
KR20230128801A
KR20230128801A KR1020220026129A KR20220026129A KR20230128801A KR 20230128801 A KR20230128801 A KR 20230128801A KR 1020220026129 A KR1020220026129 A KR 1020220026129A KR 20220026129 A KR20220026129 A KR 20220026129A KR 20230128801 A KR20230128801 A KR 20230128801A
Authority
KR
South Korea
Prior art keywords
switch
level
capacitor
neutral point
controlled
Prior art date
Application number
KR1020220026129A
Other languages
Korean (ko)
Other versions
KR102575277B1 (en
Inventor
프리바디조나단
이동춘
김민석
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020220026129A priority Critical patent/KR102575277B1/en
Publication of KR20230128801A publication Critical patent/KR20230128801A/en
Application granted granted Critical
Publication of KR102575277B1 publication Critical patent/KR102575277B1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 종래에 비해 출력 레벨 수를 늘릴 수 있고, 동일한 레벨 수의 다른 토폴로지에 비해 장치 수를 줄일 수 있으며, 다중 DC 링크 커패시터를 사용할 때, 중성점 불균형 문제를 해결할 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것으로, 종래 사용되던 경로 선택회로를 4L-ANPC 부회로에 통합하여 종래에 비해 동일한 레벨의 멀티레벨 인버터보다 소자의 개수를 감소시킬 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것이다.The present invention can increase the number of output levels compared to the prior art, reduce the number of devices compared to other topologies with the same number of levels, and solve the neutral point imbalance problem when using multiple DC link capacitors. It relates to a neutral point clamping inverter, which is a 6-level T-type active neutral point clamping inverter that can reduce the number of elements compared to the conventional multi-level inverter of the same level by integrating a conventionally used path selection circuit into a 4L-ANPC sub-circuit. it's about

Description

6레벨 T-형 능동 중성점 클램핑 인버터{6 Level T-Type Active Neutral Clamping Inverter}6 Level T-Type Active Neutral Clamping Inverter}

본 발명은 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것으로, 보다 구체적으로 전류 경로를 선택하는 특성을 가진 T-type 인버터를 ANPC 인버터 말단에 연결하여 기존의 인버터보다 전압 레벨의 수를 증가시킬 수 있는 새로운 구조의 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것이다.The present invention relates to a 6-level T-type active neutral point clamping inverter, and more specifically, by connecting a T-type inverter having a characteristic of selecting a current path to an end of an ANPC inverter, the number of voltage levels can be increased compared to conventional inverters. It is about a 6-level T-type active neutral point clamping inverter with a novel structure.

멀티레벨 컨버터(Multi-level Converter)는 2레벨 컨버터에 비해 더 낮은 전압 변동, 전고조파 왜곡(Total Harmonic Distortion, THD), IGBT의 차단 전압 감소, 작동 전력 범위의 증가 및 전자파 간섭(Electro Magnetic Interference, EMI) 완화 등의 다양한 이점을 제공한다. 이러한 멀티레벨 컨버터를 모터 드라이브, 태양광 인버터 및 계통 연결 시스템과 같은 다양한 목적을 위한 다양한 토폴로지, 변조 기술 및 제어 방식에 적용하는 수많은 연구가 수행되었다.Compared to two-level converters, multi-level converters have lower voltage fluctuations, Total Harmonic Distortion (THD), reduced cut-off voltage of IGBTs, increased operating power range, and electromagnetic interference (Electro Magnetic Interference, EMI) mitigation. Numerous studies have been conducted to apply these multilevel converters to various topologies, modulation techniques and control schemes for various purposes such as motor drives, solar inverters and grid connection systems.

중성점 클램프(Neutral Point Clamped, NPC) 인버터 및 플라잉 커패시터 인버터(Flying Capacitor Inverter, FCI)와 같은 기존 토폴로지는 널리 인식되었으며, 능동 중성점 클램프(Active Neutral Point Clamped, ANPC) 인버터 및 하이브리드 클램프 인버터(Hybrid-Clamped Inverter, HCI)와 같은 다양한 토폴로지 변형으로 더욱 발전되었다.Existing topologies such as Neutral Point Clamped (NPC) inverters and Flying Capacitor Inverters (FCI) have been widely recognized, Active Neutral Point Clamped (ANPC) inverters and Hybrid-Clamped Inverters Inverter, HCI) has been further developed with various topological variants.

종래 4레벨 하이브리드 클램프 인버터 구조에서 플라잉 커패시터를 제거해 단순화하면, 4레벨 능동 중성점 클램프(4-Level Active Neutral Point Clamped, 4L-ANPC) 인버터를 얻을 수 있다. 이러한 4L-ANPC 토폴로지는 커패시터 전압 변동 및 높은 고조파 왜곡에 악영향을 미치는 플라잉 커패시터의 전압을 제어할 필요가 없다. 이때, 4L-ANPC 토폴로지의 외부 회로는 DC 링크 커패시터 전압을 조절하는데 사용된다. 이러한 4L-ANPC에 있어서, 제로 시퀀스 전압의 주입과 듀티 사이클 조정을 통해 외부 회로를 제거하려는 시도가 있었다. 그러나 이러한 개선 방안은 출력 전압에서 더 높은 전고조파 왜곡을 희생하면서 얻어진다.If the conventional 4-level hybrid clamp inverter structure is simplified by removing the flying capacitor, a 4-level active neutral point clamped (4L-ANPC) inverter can be obtained. This 4L-ANPC topology eliminates the need to control the voltage of the flying capacitor, which adversely affects capacitor voltage fluctuations and high harmonic distortion. At this time, the external circuit of the 4L-ANPC topology is used to adjust the DC link capacitor voltage. In this 4L-ANPC, an attempt has been made to eliminate an external circuit by injecting a zero sequence voltage and adjusting a duty cycle. However, this improvement comes at the expense of higher total harmonic distortion in the output voltage.

보조 밸런싱 회로가 있는 4L-ANPC 또한 연속 구성의 무정전 전원 공급 장치(UPS) 어플리케이션을 위해 특허를 받고 적용 및 상용화되었다. 이러한 기술의 인버터는 신뢰성과 효율의 향상에도 불구하고, 입력 DC 전압을 높여야 하는 경우, 인버터를 더 많은 레벨로 수정해야 할 때 플라잉 커패시터가 없는 것이 문제가 될 수 있다. 동일한 수의 레벨에서 더 높은 DC 링크 전압을 사용하면 더 높은 dv/dt값, 증가된 출력 전압 전고조파 왜곡 및 더 높은 장치 전압 스트레스가 발생하며, 이러한 문제점은 더 높은 동작 전압에서 인버터의 동작 범위 및 적용 가능성을 제한하는 문제점이 있다.The 4L-ANPC with auxiliary balancing circuit has also been patented, applied and commercialized for uninterruptible power supply (UPS) applications in continuous configuration. Despite the improvements in reliability and efficiency of inverters of this technology, the lack of flying capacitors can be a problem when the input DC voltage needs to be increased and the inverter needs to be modified to a higher level. Using a higher DC link voltage at the same number of levels results in higher dv/dt values, increased output voltage total harmonic distortion, and higher device voltage stress, which affects the operating range and There are problems that limit its applicability.

이러한 한계를 깨고, 출력 레벨의 개수를 늘리는 또 다른 방법은, T형 인버터 구조의 특징인 경로 선택기를 활용하는 것이다. 경로 선택기를 사용하면 서로 다른 하프 브리지 하위 회로와 각 위상 레그의 출력 노드 간의 연결 및 전도 경로를 해당 활성 스위치를 선택하여 간단히 설정할 수 있으며, 본 발명에서는 3레벨 T형 인버터(3L-T2I)의 경로 선택기 구조를 4L-ANPC 부회로에 통합하여 새로운 6레벨 T형 능동 중성점 클램프 인버터의 새로운 토폴로지를 제안한다.Another way to overcome this limitation and increase the number of output levels is to utilize a path selector, which is a feature of the T-type inverter structure. Using the path selector, the connection and conduction paths between the different half-bridge sub-circuits and the output nodes of each phase leg can be established simply by selecting the corresponding active switch, in the present invention the path of the three-level T-type inverter (3L-T2I). A new topology of a new 6-level T-type active neutral point clamp inverter is proposed by integrating the selector structure into the 4L-ANPC subcircuit.

한국 공개특허공보 제10-2018-0104842호("불평형 커패시터 전압을 가지는 3 레벨 NPC 인버터 시스템 및 그 제어 방법", 공개일 2018.09.27.)Korean Patent Publication No. 10-2018-0104842 ("3-level NPC inverter system having unbalanced capacitor voltage and its control method", published on September 27, 2018)

본 발명은 상기한 바와 같은 기술적 과제를 해결하기 위해 안출된 것으로, 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 목적은, 종래에 비해 출력 레벨 수를 늘릴 수 있고, 동일한 레벨 수의 다른 토폴로지에 비해 장치 수를 줄일 수 있으며, 다중 DC 링크 커패시터를 사용할 때, 중성점 불균형 문제를 해결할 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터를 제공함에 있다.The present invention has been made to solve the above technical problems, and the purpose of the 6-level T-type active neutral point clamping inverter according to the present invention is to increase the number of output levels compared to the prior art, and to It is to provide a 6-level T-type active neutral point clamping inverter that can reduce the number of devices compared to the topology and solve the neutral point imbalance problem when using multiple DC link capacitors.

상기한 바와 같은 기술적 과제를 해결하기 위한 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터는, 서로 직렬로 연결되는 제1 내지 5커패시터를 포함하며, 양단이 직류 전원에 연결되는 DC링크 커패시터부 및 상기 DC링크 커패시터부에 위상별로 병렬로 연결되는 제1 내지 3레그를 포함하며, 상기 제1 내지 3레그 각각은, 양단이 상기 제1커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제1-1스위치와 제1-2스위치를 포함하는 제1스위치부, 양단이 상기 제3커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제3-1스위치와 제3-2스위치를 포함하는 제3스위치부, 양단이 상기 제5커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제5-1스위치와 제5-2스위치를 포함하는 제5스위치부, 일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제2-1스위치와 일단이 상기 제3-1스위치와 상기 제3-2스위치 사이에 연결되되, 상기 제2-1스위치와 교대로 스위칭되는 제2-2스위치를 포함하는 제2스위치부 및 상기 제2-2스위치와 직렬로 연결되는 제4-1스위치와, 일단이 상기 제5-1스위치와 상기 제5-2스위치 사이에 연결되되, 상기 제4-1스위치와 교대로 스위칭되는 제4-2스위치를 포함하는 제4스위치부를 포함하고, 상기 제4-1스위치 또는 상기 제2-2스위치의 타단에 출력단이 연결되며, 출력하고자 하는 전압에 따라 상기 제1 내지 5스위치부의 스위칭을 제어하는 제어기를 더 포함하는 것을 특징으로 한다.A 6-level T-type active neutral point clamping inverter according to the present invention for solving the technical problem as described above includes first to fifth capacitors connected in series with each other, and a DC link capacitor unit having both ends connected to a DC power supply. and first to third legs connected in parallel for each phase to the DC link capacitor unit, wherein each of the first to third legs has both ends connected to the first capacitor and is connected in series to each other and alternately switched. A first switch unit including a 1-1 switch and a 1-2 switch, both ends of which are connected to the third capacitor, and a 3-1 switch and a 3-2 switch that are connected in series and alternately switched A third switch unit including a third switch unit, both ends of which are connected to the fifth capacitor, and a fifth switch unit including a 5-1 switch and a 5-2 switch that are connected in series and alternately switched, one end of which is connected to the first The 2-1 switch and one end connected between the -1 switch and the 1-2 switch are connected between the 3-1 switch and the 3-2 switch, and alternately switch with the 2-1 switch. A second switch unit including a 2-2 switch and a 4-1 switch connected in series with the 2-2 switch, and one end connected between the 5-1 switch and the 5-2 switch However, it includes a fourth switch unit including a 4-2 switch that is alternately switched with the 4-1 switch, and an output end is connected to the other end of the 4-1 switch or the 2-2 switch, and the output It is characterized in that it further comprises a controller for controlling the switching of the first to fifth switch unit according to the desired voltage.

또한, 상기 제어기는, 상별 출력 전압 지령이 0일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 온으로 제어하는 것을 특징으로 한다.In addition, when the output voltage command for each phase is 0, the controller operates the 1-1 switch, the 2-1 switch, the 3-1 switch, the 4-1 switch, and the 5-1 switch. and controlling the 1-2 switch, the 2-2 switch, the 3-2 switch, the 4-2 switch and the 5-2 switch to be turned on.

또한, 상기 제어기는, 상별 출력 전압 지령이 제1레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제4-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제4-2스위치를 온으로 제어하며, 상기 제5-1스위치 및 상기 제5-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.In addition, the controller controls the 1-1 switch, the 2-1 switch, the 3-1 switch, and the 4-1 switch to be off when the output voltage command for each phase is in the first level range, , The 1-2 switch, the 2-2 switch, the 3-2 switch and the 4-2 switch are controlled to be on, and the 5-1 switch and the 5-2 switch are set to a predetermined duty. It is characterized in that switching is controlled by ratio.

또한, 상기 제어기는, 상별 출력 전압 지령이 제2레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제4-1스위치 및 상기 제4-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.In addition, the controller controls the 1-1 switch, the 2-1 switch, the 3-1 switch and the 5-2 switch to be off when the output voltage command for each phase is in the second level range, , The 1-2 switch, the 2-2 switch, the 3-2 switch and the 5-1 switch are controlled to be on, and the 4-1 switch and the 4-2 switch are set to a predetermined duty. It is characterized in that switching is controlled by ratio.

또한, 상기 제어기는, 상별 출력 전압 지령이 제3레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제3-1스위치 및 상기 제3-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.In addition, the controller controls the 1-1 switch, the 2-1 switch, the 4-2 switch and the 5-2 switch to be off when the output voltage command for each phase is in the third level range, , The 1-2 switch, the 2-2 switch, the 4-1 switch and the 5-1 switch are controlled to be on, and the 3-1 switch and the 3-2 switch are set to a predetermined duty. It is characterized in that switching is controlled by ratio.

또한, 상기 제어기는, 상별 출력 전압 지령이 제4레벨 범위일 때, 상기 제1-1스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제2-1스위치 및 상기 제2-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.In addition, the controller controls the 1-1 switch, the 3-2 switch, the 4-2 switch and the 5-2 switch to be off when the output voltage command for each phase is in the fourth level range, , The 1-2 switch, the 3-1 switch, the 4-1 switch and the 5-1 switch are controlled to be turned on, and the 2-1 switch and the 2-2 switch are set to a predetermined duty. It is characterized in that switching is controlled by ratio.

또한, 상기 제어기는, 상별 출력 전압 지령이 제5레벨 범위일 때, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제1-1스위치 및 상기 제1-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.In addition, the controller controls the 2-2 switch, the 3-2 switch, the 4-2 switch and the 5-2 switch to be off when the output voltage command for each phase is in the 5th level range, , The 2-1 switch, the 3-1 switch, the 4-1 switch, and the 5-1 switch are controlled to be on, and the 1-1 switch and the 1-2 switch are set to a predetermined duty. It is characterized in that switching is controlled by ratio.

또한, 상기 제1 내지 5스위치부의 듀티비는, 정규화된 상별 출력 전압 지령인

Figure pat00001
의 범위에 따라 아래 수식을 통해 결정되는 것을 특징으로 한다.In addition, the duty ratio of the first to fifth switch units is a normalized output voltage command for each phase.
Figure pat00001
It is characterized in that it is determined through the formula below according to the range of

(여기서

Figure pat00003
는 x상의 제n스위치부의 듀티비)(here
Figure pat00003
is the duty ratio of the n-th switch unit on x)

또한, 상기

Figure pat00004
는 아래 수식에 의해 결정되는 것을 특징으로 한다. Also, the above
Figure pat00004
Is characterized by being determined by the formula below.

또한, 상기 직류 전원과 상기 DC링크 커패시터부 사이에 위치해 상기 제1 내지 5커패시터의 전압을 밸런싱하는 전압 밸런싱부를 더 포함하는 것을 특징으로 한다.In addition, it is characterized in that it further comprises a voltage balancing unit located between the DC power supply and the DC link capacitor unit to balance the voltages of the first to fifth capacitors.

또한, 상기 전압 밸런싱부는, 상기 직류 전원과 상기 DC링크 커패시터부와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치와 제7스위치, 상기 제6스위치와 상기 제7스위치 사이에 위치해, 전류의 방향을 일측으로 제한하는 제1다이오드, 일단이 상기 제6스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제1커패시터와 상기 제2커패시터 사이에 연결되는 제1인덕터, 일단이 상기 제7스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제4커패시터와 상기 제5커패시터 사이에 연결되는 제2인덕터, 일단이 상기 제1인덕터의 타단에 연결되는 제8스위치, 일단이 상기 제2인덕터의 타단에 연결되고, 상기 제8스위치와 직렬로 연결되는 제9스위치, 상기 제8스위치와 상기 제9스위치 사이에 위치하는 제2다이오드, 일단이 상기 제8스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제2커패시터와 상기 제3커패시터 사이에 연결되는 제3인덕터 및 일단이 상기 제9스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제3커패시터와 상기 제4커패시터 사이에 연결되는 제4인덕터를 포함하는 것을 특징으로 한다.In addition, the voltage balancing unit is connected in parallel with the DC power supply and the DC link capacitor unit, and is located between a sixth switch and a seventh switch connected in series with each other, and between the sixth switch and the seventh switch, A first diode limiting the direction to one side, one end connected between the sixth switch and the first diode, and the other end connected between the first capacitor and the second capacitor A first inductor, one end connected to the seventh A second inductor connected between a switch and the first diode and the other end connected between the fourth capacitor and the fifth capacitor, an eighth switch having one end connected to the other end of the first inductor, and one end connected to the second inductor. A ninth switch connected to the other end of the inductor and connected in series with the eighth switch, a second diode located between the eighth switch and the ninth switch, one end between the eighth switch and the second diode a third inductor having one end connected between the second capacitor and the third capacitor and one end connected between the ninth switch and the second diode, and the other end connected between the third capacitor and the fourth capacitor. It is characterized in that it comprises a fourth inductor connected to.

또한, 상기 제어기는, 상기 제3커패시터의 전압인

Figure pat00006
이 상기 직류 전원의 출력전압을 5로 나눈
Figure pat00007
보다 낮고, 상기 제3인덕터를 통해 흐르는 전류인
Figure pat00008
의 크기가 기준치인
Figure pat00009
이하이면 상기 제8스위치 및 상기 제9스위치를 온 제어하는 것을 특징으로 한다.In addition, the controller is a voltage of the third capacitor
Figure pat00006
Dividing the output voltage of the DC power supply by 5
Figure pat00007
is lower, and the current flowing through the third inductor is
Figure pat00008
is the standard value
Figure pat00009
If it is below, it is characterized in that the eighth switch and the ninth switch are turned on and controlled.

또한, 상기 제어기는, 상기 제3커패시터의 전압인

Figure pat00010
이 상기 직류 전원의 출력전압을 5로 나눈
Figure pat00011
보다 크거나, 상기 제3인덕터를 통해 흐르는 전류인
Figure pat00012
의 크기가 기준치인
Figure pat00013
를 초과하면, 상기 제8스위치 및 상기 제9스위치를 오프 제어하는 것을 특징으로 한다.In addition, the controller is a voltage of the third capacitor
Figure pat00010
Dividing the output voltage of the DC power supply by 5
Figure pat00011
greater than or equal to the current flowing through the third inductor.
Figure pat00012
is the standard value
Figure pat00013
If it exceeds, characterized in that the eighth switch and the ninth switch are off-controlled.

또한, 상기 제어기는, 상기

Figure pat00014
에서 상기
Figure pat00015
를 뺀 값을 비례-적분 제어해, 상기 제8스위치 및 상기 제9스위치의 듀티비
Figure pat00016
를 출력하는 것을 특징으로 한다.In addition, the controller
Figure pat00014
Remind from
Figure pat00015
The duty ratio of the eighth switch and the ninth switch is proportionally-integrated to the value subtracted from
Figure pat00016
It is characterized by outputting.

또한, 상기 제어기는, 상기 제2 내지 4커패시터의 전압의 합인

Figure pat00017
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure pat00018
보다 낮고, 상기 제1인덕터를 통해 흐르는 전류인
Figure pat00019
의 크기가 기준치인
Figure pat00020
이하이면 상기 제6스위치 및 상기 제7스위치를 온 제어하는 것을 특징으로 한다.In addition, the controller is the sum of the voltages of the second to fourth capacitors
Figure pat00017
is the output voltage of the DC power multiplied by 3/5
Figure pat00018
is lower, and the current flowing through the first inductor is
Figure pat00019
is the standard value
Figure pat00020
If it is below, it is characterized in that the sixth switch and the seventh switch are turned on and controlled.

또한, 상기 제어기는, 상기 제2 내지 4커패시터의 전압의 합인

Figure pat00021
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure pat00022
를 초과하거나, 상기 제1인덕터를 통해 흐르는 전류인
Figure pat00023
의 크기가 기준치인
Figure pat00024
를 초과하면 상기 제6스위치 및 상기 제7스위치를 오프 제어하는 것을 특징으로 한다.In addition, the controller is the sum of the voltages of the second to fourth capacitors
Figure pat00021
is the output voltage of the DC power multiplied by 3/5
Figure pat00022
Exceeds, or is the current flowing through the first inductor
Figure pat00023
is the standard value
Figure pat00024
When it exceeds, the sixth switch and the seventh switch are controlled to be turned off.

또한, 상기 제어기는, 상기

Figure pat00025
에서 상기
Figure pat00026
를 뺀 값을 비례-적분 제어해, 상기 제6스위치 및 상기 제7스위치의 듀티비
Figure pat00027
를 출력하는 것을 특징으로 한다.In addition, the controller
Figure pat00025
Remind from
Figure pat00026
The duty ratio of the sixth switch and the seventh switch is proportionally-integrated to the value obtained by subtracting
Figure pat00027
It is characterized by outputting.

또한, 상기 제1 내지 5커패시터 각각의 커패시턴스는 서로 동일한 것을 특징으로 한다.In addition, the capacitance of each of the first to fifth capacitors is the same as each other.

상기한 바와 같은 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터에 의하면, 종래 사용되던 경로 선택회로를 4L-ANPC 부회로에 통합하여 종래에 비해 동일한 레벨의 멀티레벨 인버터보다 소자의 개수를 감소시킬 수 있는 효과가 있다.According to the 6-level T-type active neutral point clamping inverter according to the present invention as described above, the number of elements is reduced compared to the conventional multi-level inverter of the same level by integrating the conventionally used path selection circuit into the 4L-ANPC sub-circuit. There are effects that can be done.

도 1은 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 회로도이고,
도 2는 도 1에 도시된 본 발명의 일실시예에 의한 6L-TANPC 인버터의 DC링크 커패시터부(100)와 제1레그(200)만을 도시한 것이며,
도 3은 제1레그(200) ~ 제3레그 각각에서 듀티비

Figure pat00028
, 게이팅 신호 기준
Figure pat00029
및 스위칭 상태의 합인
Figure pat00030
를 도시한 것이고,
도 4는 순서대로 본 실시예에 의한 6L-TANPC에서 0, 제1레벨범위 ~ 제5레벨범위의 출력전압을 가질 때 경로를 도시한 것이며,
도 5는 도 1에서 전압 밸런싱부(300)만을 도시한 것이고,
도 6은 제어기에서 상기한 제6스위치(S6) ~ 제9스위치(S9)를 제어하는 과정의 제어블록도이며,
도 7은 고진폭 및 저진폭 및 주파수및 주파수 변조 지수에서 출력 전압, DC 링크 커패시터 전압 및 출력 전류의 파형의 그래프이고,
도 8은 변조 지수인 m이 각각 0.2, 0.4, 0.6, 0.8, 1로 낮은 값에서 높은 값으로 변할 때, 출력 선간전압, DC링크 커패시터부(100)의 전압 및 출력 상전류의 그래프이며,
도 9는 다양한 변조 지수에서 극 전압 및 선간 전압의 THD 값의 그래프이고,
도 10은 임피던스 부하에 급격한 변화가 가해질 때 이 인버터의 동작의 그래프이며,
도 11에는 직류 전원(10)이 일정하고,
Figure pat00031
가 각각 0.9 및 0.1인 조건에서 인버터의 출력 극 전압
Figure pat00032
와 선간 전압의 그래프이다.1 is a circuit diagram of a 6-level T-type active neutral point clamping inverter according to an embodiment of the present invention;
FIG. 2 shows only the DC link capacitor unit 100 and the first leg 200 of the 6L-TANPC inverter according to an embodiment of the present invention shown in FIG. 1,
3 shows the duty ratio in each of the first leg 200 to the third leg.
Figure pat00028
, based on the gating signal
Figure pat00029
and the sum of the switching states
Figure pat00030
is shown,
4 shows a path when the 6L-TANPC according to this embodiment has an output voltage of 0, the first level range to the fifth level range in sequence,
5 shows only the voltage balancing unit 300 in FIG. 1,
Figure 6 is a control block diagram of the process of controlling the sixth switch (S6) to the ninth switch (S9) in the controller,
7 is a graph of the waveforms of the output voltage, DC link capacitor voltage and output current at high and low amplitude and frequency and frequency modulation index;
8 is a graph of the output line voltage, the voltage of the DC link capacitor unit 100, and the output phase current when the modulation index m changes from a low value to a high value of 0.2, 0.4, 0.6, 0.8, and 1, respectively,
9 is a graph of THD values of pole voltage and line voltage at various modulation indices;
10 is a graph of the operation of this inverter when a sudden change in impedance load is applied;
11, the DC power supply 10 is constant,
Figure pat00031
The output pole voltage of the inverter under the condition that is 0.9 and 0.1, respectively.
Figure pat00032
and is the graph of the line-to-line voltage.

이하 첨부된 도면을 참고하여 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터에 관하여 상세히 설명한다. 이하 인버터와 인버터의 용어를 혼용하여 사용한다.Hereinafter, a 6-level T-type active neutral point clamping inverter according to the present invention will be described in detail with reference to the accompanying drawings. Hereinafter, the terms inverter and inverter are used interchangeably.

도 1은 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 회로도이다.1 is a circuit diagram of a 6-level T-type active neutral point clamping inverter according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터는, 크게 DC링크 커패시터부(100), 제1레그(200) ~ 3레그 및 전압 밸런싱부(300)를 포함할 수 있다.As shown in FIG. 1, the 6-level T-type active neutral point clamping inverter according to an embodiment of the present invention largely includes a DC link capacitor unit 100, a first leg 200 to 3 legs, and a voltage balancing unit ( 300) may be included.

도 1에 도시된 바와 같이, DC링크 커패시터부(100)는 서로 직렬로 연결되는 제1커패시터(C1) ~ 제5커패시터(C5)를 포함하며, 양단이 직류 전원(10)에 연결된다.As shown in FIG. 1, the DC link capacitor unit 100 includes first capacitors C1 to fifth capacitors C5 connected in series with each other, and both ends are connected to the DC power supply 10.

제1레그(200) ~ 제3레그는 각각 위상별로 DC링크 커패시터부(100)와 병렬로 연결된다. 도 1에서는 제1레그(200)만이 도시되어 있으며, 제2레그와 제3레그는 제1레그(200)와 동일한 구성을 가지기 때문에, 제1레그(200)의 설명으로 제2레그와 제3레그의 설명을 대체한다.The first leg 200 to the third leg are connected in parallel with the DC link capacitor unit 100 for each phase. In FIG. 1, only the first leg 200 is shown, and since the second leg and the third leg have the same configuration as the first leg 200, the description of the first leg 200 describes the second leg and the third leg. Replaces the description of the leg.

전압 밸런싱부(300)는 직류 전원(10)과 DC링크 커패시터부(100) 사이에 위치해, 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 밸런싱한다.The voltage balancing unit 300 is located between the DC power supply 10 and the DC link capacitor unit 100 to balance the voltages of the first capacitor C1 to the fifth capacitor C5.

먼저, 제1레그(200)에 대해서 설명한다.First, the first leg 200 will be described.

제1레그(200)는 DC링크 커패시터부(100)에 포함되는 5개의 커패시터를 활용해, 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터(이하 6L-TANPC 인버터)가 총 6레벨의 출력이 가능하도록 한다.The first leg 200 utilizes 5 capacitors included in the DC link capacitor unit 100, and a 6-level T-type active neutral point clamping inverter (hereinafter referred to as a 6L-TANPC inverter) according to an embodiment of the present invention is a total 6 levels of output are possible.

도 2는 도 1에 도시된 본 발명의 일실시예에 의한 6L-TANPC 인버터의 DC링크 커패시터부(100)와 제1레그(200)를 확대 도시한 것이다.FIG. 2 is an enlarged view of the DC link capacitor unit 100 and the first leg 200 of the 6L-TANPC inverter according to an embodiment of the present invention shown in FIG. 1 .

도 2에 도시된 바와 같이, 제1레그(200) ~ 제3레그 각각은, 제1스위치부(210) ~ 제5스위치부(250) 및 제어기(미도시)를 포함할 수 있다.As shown in FIG. 2 , each of the first leg 200 to the third leg may include a first switch unit 210 to a fifth switch unit 250 and a controller (not shown).

제1스위치부(210)는 제1-1스위치(S11) 및 제1-2스위치(S12)를 포함한다.The first switch unit 210 includes a 1-1 switch S11 and a 1-2 switch S12.

상기 제1-1스위치(S11)와 제1-2스위치(S12)는 서로 직렬로 연결되며, 제1스위치부(210)는 제1커패시터(C1)와 병렬로 연결된다. 즉, 제1스위치부(210)의 양단은 제1커패시터(C1)의 양단과 연결된다. 제1-1스위치(S11)와 제1-2스위치(S12)는 서로 상보적으로(Complementary) 동작하여, 제1-1스위치(S11)가 온 되면 제1-2스위치(S12)는 오프되고, 제1-1스위치(S11)가 오프되면, 제1-2스위치는 온 된다.The 1-1 switch S11 and the 1-2 switch S12 are connected in series with each other, and the first switch unit 210 is connected in parallel with the first capacitor C1. That is, both ends of the first switch unit 210 are connected to both ends of the first capacitor C1. The 1-1 switch (S11) and the 1-2 switch (S12) operate complementary to each other, so when the 1-1 switch (S11) is turned on, the 1-2 switch (S12) is turned off , When the 1-1 switch (S11) is turned off, the 1-2 switch is turned on.

도 2에 도시된 바와 같이, 제3스위치부(230)는 양단이 제3커패시터(C3)의 양단과 연결되어, 제3커패시터(C3)와 병렬로 연결된다. 제3스위치부(230)는 서로 직렬로 연결되어 상보적으로 동작하는 제3-1스위치(S31) 및 제3-2스위치(S32)를 포함한다.As shown in FIG. 2, both ends of the third switch unit 230 are connected to both ends of the third capacitor C3, and are connected in parallel with the third capacitor C3. The third switch unit 230 includes a 3-1 switch S31 and a 3-2 switch S32 connected in series to each other and operating complementarily.

도 2에 도시된 바와 같이, 제5스위치부(250)는 양단이 제5커패시터(C5)의 양단과 연결되어 제5커패시터(C5)와 병렬로 연결된다. 제5스위치부(250)는 서로 직렬로 연결되어 상보적으로 동작하는 제5-1스위치(S51) 및 제5-2스위치(S52)를 포함한다.As shown in FIG. 2, both ends of the fifth switch unit 250 are connected to both ends of the fifth capacitor C5 and connected in parallel with the fifth capacitor C5. The fifth switch unit 250 includes a 5-1 switch S51 and a 5-2 switch S52 connected in series to each other and operating complementarily.

제2스위치부(220)는 제1-1스위치(S11)와 제1-2스위치(S12) 사이에 연결되는 제2-1스위치(S21) 및 일단이 제3-1스위치(S31)와 제3-2스위치(S32) 사이에 연결되되, 제2-1스위치(S21)와 상보적으로 동작하는 제2-2스위치(S22)를 포함한다. The second switch unit 220 has a 2-1 switch S21 connected between the 1-1 switch S11 and the 1-2 switch S12 and one end connected to the 3-1 switch S31. It is connected between the 3-2 switches (S32) and includes a 2-2 switch (S22) that operates complementaryly with the 2-1 switch (S21).

제4스위치부(240)는 제2-2스위치(S22)와 직렬로 연결되는 제4-1스위치(S41)와, 일단이 제5-1스위치(S51)와 제5-2스위치(S52) 사이에 연결되되, 제4-1스위치(S41)와 상보적으로 동작하는 제4-2스위치(S42)를 포함할 수 있다.The fourth switch unit 240 includes a 4-1 switch S41 connected in series with the 2-2 switch S22, one end of the 5-1 switch S51 and the 5-2 switch S52. Doedoe connected therebetween, may include a 4-2 switch (S42) that operates complementaryly with the 4-1 switch (S41).

도 2에서는 제4-1스위치(S41)와 제2-2스위치(S22) 중, 제4-1스위치(S41)가 제2-2스위치(S22)보다 DC링크 커패시터부(100)측에 위치하는 것으로 도시되었는데, 본 발명은 제4-1스위치(S41)와 제2-2스위치(S22)의 연결구조를 이에 한정하는 것은 아니며, 제2-2스위치(S22)가 제4-1스위치(S41)보다 DC링크 커패시터부(100)측에 위치하는 실시예 또한 있을 수 있다.2, among the 4-1 switch S41 and the 2-2 switch S22, the 4-1 switch S41 is located closer to the DC link capacitor unit 100 than the 2-2 switch S22. However, the present invention is not limited to the connection structure of the 4-1 switch (S41) and the 2-2 switch (S22), and the 2-2 switch (S22) is the 4-1 switch ( There may also be an embodiment located on the side of the DC link capacitor unit 100 rather than S41).

제2-2스위치(S22)의 타단은 출력단에 연결되며, 출력단은 제2-1스위치(S21) 및 제4-2스위치(S42)의 타단과도 연결될 수 있다.The other end of the 2-2 switch S22 is connected to the output end, and the output end may also be connected to the other ends of the 2-1 switch S21 and the 4-2 switch S42.

제어기는 출력하고자 하는 전압에 따라, 제1스위치부(210) ~ 제5스위치부(250)의 스위칭을 제어한다.The controller controls the switching of the first switch unit 210 to the fifth switch unit 250 according to the voltage to be output.

본 발명은 상기한 바와 같은 회로구조를 가져, 종래 다른 토폴로지와 달리 플라잉 커패시터나 클램핑 다이오드를 사용하지 않으면서 동일한 레벨의 출력전압을 출력할 수 있으며, 따라서 본 발명을 다양한 정격 전압을 가진 장치에 사용할 때, 구성요소를 보다 적게 사용할 수 있는 효과가 있으며, 아래 표는 종래 6레벨 인버터들과, 본 발명에 의한 6L-TANPC를 구현하는데 있어서 필요한 소자 수를 비교한 것이다.The present invention has the circuit structure as described above, and unlike other topologies in the prior art, it is possible to output the same level of output voltage without using a flying capacitor or clamping diode. Therefore, the present invention can be used for devices with various rated voltages. In this case, there is an effect of using fewer components, and the table below compares the number of elements required to implement the conventional 6-level inverters and the 6L-TANPC according to the present invention.

이하 제어기에서 상별 출력 전압 지령에 따라 제1스위치부(210) ~ 제5스위치부(250) 각각을 스위칭하는 방법에 관하여 설명한다.Hereinafter, a method of switching each of the first switch unit 210 to the fifth switch unit 250 according to the output voltage command for each phase in the controller will be described.

DC링크 커패시터부(100)의 전압이 잘 조절된다고 가정하면, 스위칭의 동작은 단순화된 동위상 배치(in-phase disposition, IPD) 레벨 이동 캐리어 기반 LS-PWM 기술로 구현할 수 있다. 여기서 제1스위치부(210) ~ 제5스위치부(250) 각각에 포함되는 한 쌍의 스위치들의 듀티 기준은 반송파와 비교된다. 먼저, 상별 출력 전압 지령인

Figure pat00034
은 아래 수식과 같이 정의된다고 가정한다.Assuming that the voltage of the DC link capacitor unit 100 is well regulated, the switching operation can be implemented with a simplified in-phase disposition (IPD) level shift carrier-based LS-PWM technology. Here, duty standards of a pair of switches included in each of the first switch unit 210 to the fifth switch unit 250 are compared with the carrier wave. First, the output voltage command for each phase
Figure pat00034
It is assumed that is defined as in the formula below.

(1)

Figure pat00035
(One)
Figure pat00035

상기한 수식에서

Figure pat00036
,
Figure pat00037
,
Figure pat00038
Figure pat00039
는 각각 진폭 변조 지수, 주파수 변조 지수, 기본 각주파수 및 초기 위상각을 의미하며, x는 a, b, c 위상 각각을 의미할 수 있다. 진폭 변조 지수와 주파수 변조 지수의 범위는 0~1인 반면,
Figure pat00040
는 위상 a, b, c 각각에 대해 0도, -120도, -240도로 설정된다. 여기서 주파수 변조 지수는 기본 각주파수에 대한 단위 변조 지수를 나타낸다. 스위칭 상태에 따라 각 스위칭 장치의 듀티비는 아래 수식과 같이 결정될 수 있다.in the above formula
Figure pat00036
,
Figure pat00037
,
Figure pat00038
and
Figure pat00039
Means an amplitude modulation index, a frequency modulation index, a fundamental angular frequency, and an initial phase angle, respectively, and x may mean a, b, and c phases, respectively. While the amplitude modulation index and frequency modulation index range from 0 to 1,
Figure pat00040
is set to 0 degrees, -120 degrees, and -240 degrees for phases a, b, and c, respectively. Here, the frequency modulation index represents a unit modulation index for each fundamental angular frequency. Depending on the switching state, the duty ratio of each switching device may be determined as shown in the following equation.

(2) (2)

(3) (3)

(4) (4)

(5) (5)

(6) (6)

(7) (7)

상기한 수식들에서

Figure pat00047
는 x상 제n스위치부의 듀티비를 의미하며,
Figure pat00048
는 0~1 사이의 정규화된 기준 값을 의미한다.in the above formulas
Figure pat00047
Means the duty ratio of the x-phase n-th switch unit,
Figure pat00048
Means a normalized reference value between 0 and 1.

도 3은 제1레그(200) ~ 제3레그 각각에서 듀티비

Figure pat00049
, 게이팅 신호 기준
Figure pat00050
및 스위칭 상태의 합인
Figure pat00051
를 보여준다. 제1스위치부(210) ~ 제5스위치부(250) 각각의 모든 쌍의 동작은 데드타임이 필요하며 , 데드 타임의 길이에 따라 실제 스위칭 상태
Figure pat00052
의 값은 두 스위칭 상태 사이의 정류 동안 데드 타임 효과로 인해,
Figure pat00053
에서 약간 변동할 수 있다.3 shows the duty ratio in each of the first leg 200 to the third leg.
Figure pat00049
, based on the gating signal
Figure pat00050
and the sum of the switching states
Figure pat00051
shows The operation of each pair of the first switch unit 210 to the fifth switch unit 250 requires a dead time, and the actual switching state according to the length of the dead time
Figure pat00052
The value of is due to the dead time effect during commutation between the two switching states,
Figure pat00053
may fluctuate slightly.

상기한 수식 (3) ~ (7)에 의해 결정되는 제1스위치부(210) ~ 제5스위치부(250)의 온/오프/스위칭제어를 표로 정리하면, 아래와 같다.The on/off/switching control of the first switch unit 210 to the fifth switch unit 250 determined by Equations (3) to (7) is summarized in a table as follows.

상기한 표의 가장 상측 행에서 0은 출력전압이 없을 때를 의미하고, 제1레벨범위는

Figure pat00055
가 -1 이상 -0.6미만으로, 0보다 큰 출력전압을 의미하고, 제2레벨범위는
Figure pat00056
가 -0.6 이상 -0.2미만으로, 제1레벨범위보다 큰 출력전압을 의미하며, 제3레벨범위는
Figure pat00057
가 -0.2 이상 0.2미만으로, 제2레벨범위보다 큰 출력전압을 의미하고, 제4레벨범위는
Figure pat00058
가 0.2 이상 0.6미만으로, 제3레벨범위보다 큰 출력전압을 의미하며, 제5레벨범위는
Figure pat00059
가 0.6 이상 1미만으로, 제4레벨범위보다 큰 출력전압을 의미한다. 또한, 상기한 표에서 0은 오프상태를 유지하고 있는 것을 의미하고, 1은 온 상태를 유지하고 있는 것을 의미한다. 단, 상기한 표에서는 제n-1스위치에 대해서만 설명되었으므로, 제n-2스위치는 제n-1스위치와 상보적으로 동작하므로, 반대 상태로 동작할 수 있다. 상기한 표에서
Figure pat00060
는 제n스위치부에 포함되는 한 쌍의 스위치들이 소정의 듀티비로 서로 상보적으로 스위칭 동작하는 것을 의미한다. In the uppermost row of the above table, 0 means when there is no output voltage, and the first level range is
Figure pat00055
is -1 or more and less than -0.6, which means an output voltage greater than 0, and the second level range is
Figure pat00056
is -0.6 or more and less than -0.2, which means an output voltage greater than the first level range, and the third level range is
Figure pat00057
is -0.2 or more and less than 0.2, which means an output voltage greater than the second level range, and the fourth level range is
Figure pat00058
is 0.2 or more and less than 0.6, which means an output voltage greater than the third level range, and the fifth level range is
Figure pat00059
is 0.6 or more and less than 1, which means an output voltage greater than the fourth level range. In addition, in the above table, 0 means that the OFF state is maintained, and 1 means that the ON state is maintained. However, since only the n-1 th switch is described in the above table, the n-2 th switch operates complementaryly with the n-1 th switch, so it can operate in the opposite state. in the above table
Figure pat00060
means that a pair of switches included in the n-th switch unit perform switching operations complementary to each other with a predetermined duty ratio.

도 4는 순서대로 본 실시예에 의한 6L-TANPC에서 0, 제1레벨범위 ~ 제5레벨범위의 출력전압을 가질 때 경로를 도시한 것이다.Figure 4 shows the path when the output voltage ranges from 0, the first level range to the fifth level in the 6L-TANPC according to this embodiment in order.

이하 첨부된 제어기에서 전압 밸런싱부(300)를 통해 DC링크 커패시터부(100)에 포함되는 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 밸런싱하는 제어방법에 대해서 설명한다.Hereinafter, a control method of balancing the voltages of the first capacitor C1 to the fifth capacitor C5 included in the DC link capacitor unit 100 through the voltage balancing unit 300 in the attached controller will be described.

먼저, 제1커패시터(C1) ~ 제5커패시터(C5)의 커패시턴스는 서로 동일하게 설계될 수 있으며, 제1커패시터(C1) ~ 제5커패시터(C5)는 동일한 전압 지령에서 조정될 수 있다.First, the capacitances of the first capacitor C1 to fifth capacitor C5 may be designed to be identical to each other, and the first capacitor C1 to fifth capacitor C5 may be adjusted at the same voltage command.

도 5는 도 1에서 전압 밸런싱부(300)만을 확대 도시한 것이다.FIG. 5 is an enlarged view of only the voltage balancing unit 300 in FIG. 1 .

도 5에 도시된 전압 밸런싱부(300)는 3개의 커패시터에 대한 2개의 밸런싱 회로의 조합으로 볼 수 있다.The voltage balancing unit 300 shown in FIG. 5 can be viewed as a combination of two balancing circuits for three capacitors.

도 5에 도시된 바와 같이, 전압 밸런싱부(300)는 직류 전원(10)과 DC링크 커패시터부(100)와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치(S6), 제7스위치(S7), 제6스위치(S6)와 제7스위치(S7) 사이에 위치해 전류의 방향을 일측으로 제한하는 제1다이오드(D1), 일단이 제6스위치(S6)와 제1다이오드(D1) 사이에 연결되고, 타단이 제1커패시터(C1)와 제2커패시터(C2) 사이에 연결되는 제1인덕터(L1), 일단이 제7스위치(S7)와 제1다이오드(D1) 사이에 연결되고, 타단이 제4커패시터(C4)와 제5커패시터(C5) 사이에 연결되는 제2인덕터(L2), 일단이 제1인덕터(L1)의 타단에 연결되는 제8스위치(S8), 일단이 제2인덕터(L2)의 타단에 연결되고, 제8스위치(S8)와 직렬로 연결되는 제9스위치(S9), 제8스위치(S8)와 제9스위치(S9) 사이에 위치하는 제2다이오드(D2), 일단이 제8스위치(S8)와 제2다이오드(D2) 사이에 연결되고, 타단이 제2커패시터(C2)와 제3커패시터(C3) 사이에 연결되는 제3인덕터(L3) 및 일단이 제9스위치(S9)와 제2다이오드(D2) 사이에 연결되고, 타단이 제3커패시터(C3)와 제4커패시터(C4) 사이에 연결되는 제4인덕터(L4)를 포함할 수 있다.As shown in FIG. 5, the voltage balancing unit 300 is connected in parallel to the DC power supply 10 and the DC link capacitor unit 100, and the sixth switch S6 and the seventh switch (S6) connected in series with each other S7), a first diode (D1) located between the sixth switch (S6) and the seventh switch (S7) to limit the direction of the current to one side, one end is between the sixth switch (S6) and the first diode (D1) A first inductor (L1), the other end of which is connected between the first capacitor (C1) and the second capacitor (C2), one end is connected between the seventh switch (S7) and the first diode (D1), The second inductor L2 having the other end connected between the fourth capacitor C4 and the fifth capacitor C5, the eighth switch S8 having one end connected to the other end of the first inductor L1, and one end connected to the second inductor L2. A ninth switch (S9) connected to the other end of the inductor (L2) and connected in series with the eighth switch (S8), and a second diode (D2) located between the eighth switch (S8) and the ninth switch (S9) ), one end is connected between the eighth switch (S8) and the second diode (D2), and the other end is connected between the second capacitor (C2) and the third capacitor (C3) third inductor (L3) and one end It may include a fourth inductor L4 connected between the ninth switch S9 and the second diode D2 and the other end connected between the third capacitor C3 and the fourth capacitor C4.

제어기는 상기한 전압 밸런싱부(300)의 구성들 중, 제6스위치(S6) ~ 제9스위치(S9)를 제어하여 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 제어한다.Among the components of the voltage balancing unit 300 described above, the controller controls the voltages of the first capacitor C1 to fifth capacitor C5 by controlling the sixth switch S6 to the ninth switch S9.

먼저, 제어기에서 제3커패시터(C3)의 전압을 제어하는 방법에 대해서 설명한다.First, a method of controlling the voltage of the third capacitor C3 in the controller will be described.

제어기는 제3커패시터(C3)의 전압인

Figure pat00061
이 직류 전원(10)의 출력전압을 5로 나눈
Figure pat00062
보다 낮고, 제3인덕터(L3)를 통해 흐르는 전류인
Figure pat00063
의 크기가 기준치인
Figure pat00064
이하이면 상기 제8스위치(S8) 및 상기 제9스위치(S9)를 온 제어한다. 여기서 제8스위치(S8)와 제9스위치(S9)는 소정 듀티비로 스위칭될 수 있다. 이러한 방식을 통해 제3커패시터(C3)는 충전되어,
Figure pat00065
에 가깝게 밸런싱될 수 있다.The controller is the voltage of the third capacitor (C3)
Figure pat00061
Dividing the output voltage of this DC power supply 10 by 5
Figure pat00062
is lower, and the current flowing through the third inductor (L3) is
Figure pat00063
is the standard value
Figure pat00064
If it is below, the eighth switch (S8) and the ninth switch (S9) are turned on. Here, the eighth switch S8 and the ninth switch S9 may be switched at a predetermined duty ratio. In this way, the third capacitor C3 is charged,
Figure pat00065
can be balanced close to

또한, 제어기는 제3커패시터(C3)의 전압인

Figure pat00066
이 상기
Figure pat00067
보다 크거나, 제3인덕터(L3)를 통해 흐르는 전류인
Figure pat00068
의 크기가 기준치인
Figure pat00069
를 초과하면, 제8스위치(S8) 및 제9스위치(S9)를 오프 제어할 수 있다. 이러한 방식을 통해 제3커패시터(C3)는 방전되어,
Figure pat00070
에 가깝게 밸런싱될 수 있다.In addition, the controller is the voltage of the third capacitor (C3)
Figure pat00066
Remind this
Figure pat00067
greater than or equal to the current flowing through the third inductor L3.
Figure pat00068
is the standard value
Figure pat00069
If it exceeds, the eighth switch (S8) and the ninth switch (S9) can be off-controlled. Through this method, the third capacitor (C3) is discharged,
Figure pat00070
can be balanced close to

상술한 제어 과정에서 제8스위치(S8) 및 제9스위치(S9)의 듀티비인

Figure pat00071
는 제어기가
Figure pat00072
에서 상기
Figure pat00073
를 뺀 값을 비례-적분 제어해 출력될 수 있다.In the above control process, the duty ratio of the eighth switch S8 and the ninth switch S9
Figure pat00071
is the controller
Figure pat00072
Remind from
Figure pat00073
The value subtracted from can be output by proportional-integral control.

제어기는 상술한 제3커패시터(C3)의 전압 제어와 별개로, 제2커패시터(C2) ~ 제4커패시터(C4)의 전압을 제어할 수 있다.The controller can control the voltages of the second capacitors C2 to fourth capacitors C4 separately from the voltage control of the third capacitor C3 described above.

제어기는, 제2커패시터(C2) ~ 제4커패시터(C4)의 전압의 합인

Figure pat00074
가 직류 전원(10)의 출력전압에 3/5를 곱한
Figure pat00075
보다 낮고, 제1인덕터(L1)를 통해 흐르는 전류인
Figure pat00076
의 크기가 기준치인
Figure pat00077
이하이면 제6스위치(S6) 및 제7스위치(S7)를 온 제어할 수 있다. 여기서 온 제어란, 소정 듀티비로 스위칭되는 것을 의미할 수 있으며, 이를 통해 제2커패시터(C2) ~ 제4커패시터(C4)는 충전될 수 있다.The controller is the sum of the voltages of the second capacitor (C2) to the fourth capacitor (C4)
Figure pat00074
The output voltage of the DC power supply 10 is multiplied by 3/5
Figure pat00075
is lower, and the current flowing through the first inductor L1 is
Figure pat00076
is the standard value
Figure pat00077
Below, the sixth switch S6 and the seventh switch S7 can be turned on. The on control here may mean switching with a predetermined duty ratio, and through this, the second capacitor C2 to the fourth capacitor C4 can be charged.

또한 상기 제어기는, 제2커패시터(C2) ~ 제4커패시터(C4)의 전압의 합인

Figure pat00078
가 직류 전원(10)의 출력전압에 3/5를 곱한
Figure pat00079
를 초과하거나, 제1인덕터(L1)를 통해 흐르는 전류인
Figure pat00080
의 크기가 기준치인
Figure pat00081
를 초과하면 제6스위치(S6) 및 제7스위치(S7)를 오프 제어할 수 있으며, 이를 통해 제2커패시터(C2) ~ 제4커패시터(C4)는 방전될 수 있다.In addition, the controller is the sum of the voltages of the second capacitor (C2) to the fourth capacitor (C4)
Figure pat00078
The output voltage of the DC power supply 10 is multiplied by 3/5
Figure pat00079
, or the current flowing through the first inductor L1.
Figure pat00080
is the standard value
Figure pat00081
If it exceeds, the sixth switch (S6) and the seventh switch (S7) can be controlled to be off, and through this, the second capacitor (C2) to the fourth capacitor (C4) can be discharged.

상술한 제어 과정에서 제6스위치(S6) 및 제7스위치(S7)의 듀티비

Figure pat00082
는 제어기가 상기
Figure pat00083
에서 상기
Figure pat00084
를 뺀 값을 비례-적분 제어해 출력할 수 있다.Duty ratios of the sixth switch S6 and the seventh switch S7 in the above-described control process.
Figure pat00082
is the controller
Figure pat00083
Remind from
Figure pat00084
The value subtracted from can be output through proportional-integral control.

도 6은 제어기에서 상기한 제6스위치(S6) ~ 제9스위치(S9)를 제어하는 과정의 제어블록도이다. 도 6에 도시된 바와 같이, 제6스위치(S6) ~ 제9스위치(S9) 각각의 듀티비를 출력하면, 듀티비를 이용해 LS-PWM 제어를 통해 제6스위치(S6) ~ 제9스위치(S9) 각각을 제어할 수 있다.Figure 6 is a control block diagram of a process of controlling the sixth switch (S6) to the ninth switch (S9) in the controller. As shown in FIG. 6, when the duty ratio of each of the sixth switch (S6) to the ninth switch (S9) is output, the sixth switch (S6) to the ninth switch ( S9) Each can be controlled.

본 발명에서는 제안된 6L-TANPC 효율성을 검증하기 위해 시뮬레이션을 수행하였다. 아래 표에는 3상 6L-TANPC의 시뮬레이션 매개변수가 나열되어 있다.In the present invention, simulations were performed to verify the proposed 6L-TANPC efficiency. The table below lists the simulation parameters for the 3-phase 6L-TANPC.

도 7은 고진폭 및 저진폭 및 주파수 변조 지수에서 출력 전압, DC 링크 커패시터 전압 및 출력 전류의 파형을 보여준다. 여기서

Figure pat00086
Figure pat00087
는 모두 m으로 표시되는 동일한 값으로 설정되어 있다고 가정한다. 단위 변조 지수(m=1)에서 극 전압은
Figure pat00088
와 같으며, 22%인 낮은 THD를 생성하는 반면 선간 전압 및 출력 상 전류의 THD는 13.52% 및 1.43%이다. 한편, m=0.2에서 이들 파형의 THD는 각각 104.80%, 71.07% 및 7.67%이다. 낮은 변조 지수에서 이러한 높은 THD 값은 레벨 수의 감소로 인해 다중 레벨 인버터에서 일반적이다.Figure 7 shows the waveforms of the output voltage, DC link capacitor voltage and output current at high and low amplitude and frequency modulation index. here
Figure pat00086
and
Figure pat00087
Assume that are all set to the same value denoted by m. At unit modulation index (m=1), the pole voltage is
Figure pat00088
, which produces a low THD of 22%, while the THD of line voltage and output phase current are 13.52% and 1.43%. On the other hand, the THD of these waveforms at m = 0.2 are 104.80%, 71.07% and 7.67%, respectively. At low modulation index, these high THD values are common in multi-level inverters due to the reduced number of levels.

제1커패시터(C1) ~ 제5커패시터(C5)의 전압은 기준 값 E에서 전압 밸런싱부(300)에 의해 제어되며, 여기에서 높고 낮은 변조 지수에서 전압 리플의 가장 높은 피크 값은 각각 기준의 5.27% 및 1.68%이다.The voltages of the first capacitor (C1) to the fifth capacitor (C5) are controlled by the voltage balancing unit 300 at the reference value E, where the highest peak value of the voltage ripple at the high and low modulation index is 5.27 of the reference value, respectively. % and 1.68%.

변조 지수인 m이 각각 0.2, 0.4, 0.6, 0.8, 1로 낮은 값에서 높은 값으로 변할 때, 출력 선간전압, DC링크 커패시터부(100)의 전압 및 출력 상전류가 도 8에 도시되어 있다. 도 8에 도시된 바와 같이, DC링크 커패시터부(100)의 전압은 변동이 적은 기준 값으로 유지된다. When the modulation index m changes from a low value to a high value of 0.2, 0.4, 0.6, 0.8, and 1, respectively, the output line voltage, the voltage of the DC link capacitor unit 100, and the output phase current are shown in FIG. As shown in FIG. 8, the voltage of the DC link capacitor unit 100 is maintained at a reference value with little variation.

도 9는 다양한 변조 지수에서 극전압 및 선간 전압의 THD 값을 보여준다.9 shows THD values of pole voltage and line voltage at various modulation indices.

도 10은 임피던스 부하에 급격한 변화가 가해질 때 이 인버터의 동작을 보여준다. 여기서 초기부하는 R=60Ω 및 L=6mH로 설정된다. 나중에 부하가 R=12Ω 및 L=1.2mH로 감소하므로 초기 조건보다 약 5배 높게 출력 전력이 증가한다. 단위 변조 지수에서 출력 전력인

Figure pat00089
은 300kW에서 1.5MW로 증가하며, DC링크 커패시터부(100)의 최대 전압 리플은 2.82%에서 5.79%로 증가한다. 인버터가 m=0.2에서 동작되면 출력 전력이 13kW에서 65kW로 증가한다. 이 경우 DC링크 커패시터부(100)의 전압 리플은 각각 2.83% 및 3.42%이다. 이는 본 발명의 전압 밸런싱부(300)가 급격한 부하 변화에도 불구하고 변동이 적은 기준 전압(기준의 10% 미만)에서 DC링크 커패시터부(100)의 전압을 유지하는 것에 대해서 효과적임을 보여준다.Figure 10 shows the operation of this inverter when a sudden change in impedance load is applied. Here, the initial load is set to R=60Ω and L=6mH. Later, the load decreases to R = 12Ω and L = 1.2mH, increasing the output power to about 5 times higher than the initial condition. output power at unit modulation index
Figure pat00089
is increased from 300 kW to 1.5 MW, and the maximum voltage ripple of the DC link capacitor unit 100 increases from 2.82% to 5.79%. When the inverter is operated at m=0.2, the output power increases from 13kW to 65kW. In this case, the voltage ripples of the DC link capacitor unit 100 are 2.83% and 3.42%, respectively. This shows that the voltage balancing unit 300 of the present invention is effective for maintaining the voltage of the DC link capacitor unit 100 at a low fluctuation reference voltage (less than 10% of the reference voltage) despite rapid load changes.

추가 검증을 위해 축소된 2상 6L-TANPC 인버터가 구축되고, 구축된 인버터는 아래 표에 나열된 매개변수로 동작한다.A scaled-down 2-phase 6L-TANPC inverter is built for further verification, and the built inverter operates with the parameters listed in the table below.

도 11에는 직류 전원(10)이 일정하고,

Figure pat00091
가 각각 0.9 및 0.1인 조건에서 인버터의 출력 극 전압
Figure pat00092
와 선간 전압이 도시되어있다. 도 11a는
Figure pat00093
가 0.9일 때의 극 전압이고, 도 11b는
Figure pat00094
가 0.9일때의 선간 전압, 도 11c는
Figure pat00095
가 0.1일 때 극전압, 도 11d는
Figure pat00096
가 0.1일 때의 선간전압이다.
Figure pat00097
가 0.9 및 0.1인 두 경우 모두 기준 전압은
Figure pat00098
가 1일 때 생성된다. 또한, 출력 전압 파형도 시뮬레이션 결과의 파형과 유사하다.11, the DC power supply 10 is constant,
Figure pat00091
The output pole voltage of the inverter under the condition that is 0.9 and 0.1, respectively.
Figure pat00092
and the line-to-line voltage are shown. Figure 11a shows
Figure pat00093
is the pole voltage when is 0.9, and FIG. 11b shows
Figure pat00094
Line voltage when is 0.9, Figure 11c is
Figure pat00095
Pole voltage when is 0.1, Figure 11d
Figure pat00096
is the line-to-line voltage when is 0.1.
Figure pat00097
is 0.9 and 0.1, the reference voltage is
Figure pat00098
is created when is 1. Also, the waveform of the output voltage is similar to that of the simulation result.

본 발명에서는 6레벨 T형 ANPC 인버터(6L-TANPC)의 새로운 토폴로지를 제안하였다. 본 발명은 T형 구조를 4레벨 ANPC 인버터에 통합함으로써 출력 전압의 레벨 수가 증가하므로 출력 전압에서 더 낮은 전압 단계 및 고조파 전압 왜곡이 발생한다. 이 인버터의 유효성은 단위변조지수에서 선간전압의 THD가 13.52%이고 최대 DC링크 커패시터 전압 리플이 기준값의 10% 미만인 시뮬레이션 결과를 통해 검증되었다. 이 발명의 동작은 축소된 프로토타입으로도 검증되었다.In the present invention, a new topology of a 6-level T-type ANPC inverter (6L-TANPC) is proposed. By integrating the T-type structure into a 4-level ANPC inverter, the present invention increases the number of levels of the output voltage, resulting in lower voltage steps and harmonic voltage distortion in the output voltage. The effectiveness of this inverter was verified through simulation results in which the line-to-line voltage THD at unit modulation index was 13.52% and the maximum DC link capacitor voltage ripple was less than 10% of the reference value. The operation of this invention was also verified with a reduced prototype.

본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다. The present invention is not limited to the above embodiments, and the scope of application is diverse, and various modifications and implementations are possible without departing from the gist of the present invention claimed in the claims.

10 : 직류 전원
100 : DC링크 커패시터부
200 : 제1레그
210 ~ 250 : 제1스위치부 ~ 제5스위치부
300 : 전압 밸런싱부
C1 ~ C5 : 제1커패시터 ~ 제5커패시터
D1 : 제1다이오드 D2 : 제2다이오드
S11 : 제1-1스위치 S12 : 제1-2스위치
S21 : 제2-1스위치 S22 : 제2-2스위치
S31 : 제3-1스위치 S32 : 제3-2스위치
S41 : 제4-1스위치 S42 : 제4-2스위치
S51 : 제5-1스위치 S52 : 제5-2스위치
S6 : 제6스위치 S7 : 제7스위치
S8 : 제8스위치 S9 : 제9스위치
L1 ~ L4 : 제1인덕터 ~ 제4인덕터
10: DC power
100: DC link capacitor unit
200: 1st leg
210 ~ 250: 1st switch part ~ 5th switch part
300: voltage balancing unit
C1 ~ C5: 1st capacitor ~ 5th capacitor
D1: 1st diode D2: 2nd diode
S11: 1-1 switch S12: 1-2 switch
S21: 2-1 switch S22: 2-2 switch
S31: 3-1 switch S32: 3-2 switch
S41: 4-1 switch S42: 4-2 switch
S51: 5-1 switch S52: 5-2 switch
S6: 6th switch S7: 7th switch
S8: 8th switch S9: 9th switch
L1 ~ L4: 1st inductor ~ 4th inductor

Claims (17)

각 상별로 0전압 및 제1레벨 내지 제5레벨의 전압 중 어느 한 전압을 출력하는 6레벨 T-형 능동 중성점 클램핑 인버터에서,
서로 직렬로 연결되는 제1 내지 5커패시터를 포함하며, 양단이 직류 전원에 연결되는 DC링크 커패시터부; 및
상기 DC링크 커패시터부에 위상별로 병렬로 연결되는 제1 내지 3레그;
를 포함하며,
상기 제1 내지 3레그 각각은,
양단이 상기 제1커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제1-1스위치와 제1-2스위치를 포함하는 제1스위치부;
양단이 상기 제3커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제3-1스위치와 제3-2스위치를 포함하는 제3스위치부;
양단이 상기 제5커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제5-1스위치와 제5-2스위치를 포함하는 제5스위치부;
일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제2-1스위치와 일단이 상기 제3-1스위치와 상기 제3-2스위치 사이에 연결되되, 상기 제2-1스위치와 교대로 스위칭되는 제2-2스위치를 포함하는 제2스위치부; 및
상기 제2-2스위치와 직렬로 연결되는 제4-1스위치와, 일단이 상기 제5-1스위치와 상기 제5-2스위치 사이에 연결되되, 상기 제4-1스위치와 교대로 스위칭되는 제4-2스위치를 포함하는 제4스위치부;

출력하고자 하는 전압에 따라 상기 제1 내지 5스위치부의 스위칭을 제어하는 제어기;
를 포함하고,
상기 6레벨 T-형 능동 중성점 클램핑 인버터의 출력단은 상기 제4-1스위치 또는 상기 제2-2스위치의 타단에 연결된 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
In a 6-level T-type active neutral point clamping inverter that outputs any one of 0 voltage and 1st to 5th level voltages for each phase,
A DC link capacitor unit including first to fifth capacitors connected in series with each other, both ends of which are connected to a DC power source; and
first to third legs connected in parallel to the DC link capacitor unit for each phase;
Including,
Each of the first to third legs,
a first switch unit having both ends connected to the first capacitor and including a 1-1 switch and a 1-2 switch connected in series to each other and switched alternately;
a third switch unit including a 3-1 switch and a 3-2 switch, both ends of which are connected to the third capacitor, and which are connected in series and alternately switched;
a fifth switch unit including a 5-1 switch and a 5-2 switch, both ends of which are connected to the fifth capacitor, and which are connected in series and alternately switched;
The 2-1 switch having one end connected between the 1-1 switch and the 1-2 switch and the 2-1 switch having one end connected between the 3-1 switch and the 3-2 switch, a second switch unit including a 2-2 switch alternately switched with the switch; and
A 4-1 switch connected in series with the 2-2 switch, one end connected between the 5-1 switch and the 5-2 switch, and a switch alternately switched with the 4-1 switch. A fourth switch unit including a 4-2 switch;

a controller controlling the switching of the first to fifth switch units according to a voltage to be output;
including,
The 6-level T-type active neutral point clamping inverter, characterized in that the output terminal of the 6-level T-type active neutral point clamping inverter is connected to the other end of the 4-1 switch or the 2-2 switch.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 0일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 온으로 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is 0, the 1-1 switch, the 2-1 switch, the 3-1 switch, the 4-1 switch, and the 5-1 switch are controlled to be off, and the 6-level T-type active neutral point clamping characterized in that the 1-2 switch, the 2-2 switch, the 3-2 switch, the 4-2 switch and the 5-2 switch are controlled to be on. inverter.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 상기 제1레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제4-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제4-2스위치를 온으로 제어하며, 상기 제5-1스위치 및 상기 제5-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is within the first level range, the 1-1 switch, the 2-1 switch, the 3-1 switch, and the 4-1 switch are controlled to be off, and the 1-1 switch is controlled to be turned off. Controlling the 2nd switch, the 2-2nd switch, the 3-2nd switch and the 4-2nd switch to be on, and switching and controlling the 5-1st switch and the 5-2nd switch at a predetermined duty ratio Features a 6-level T-shaped active neutral point clamping inverter.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 제2레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제4-1스위치 및 상기 제4-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is in the second level range, the 1-1 switch, the 2-1 switch, the 3-1 switch, and the 5-2 switch are controlled to be off, and the 1-2 The switch, the 2-2 switch, the 3-2 switch and the 5-1 switch are controlled to be turned on, and the 4-1 switch and the 4-2 switch are controlled to be switched at a predetermined duty ratio. 6-level T-shaped active neutral point clamping inverter.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 제3레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제3-1스위치 및 상기 제3-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is in the third level range, the 1-1 switch, the 2-1 switch, the 4-2 switch, and the 5-2 switch are controlled to be off, and the 1-2 switch is turned off. The switch, the 2-2 switch, the 4-1 switch and the 5-1 switch are controlled to be turned on, and the 3-1 switch and the 3-2 switch are controlled to be switched at a predetermined duty ratio. 6-level T-shaped active neutral point clamping inverter.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 제4레벨 범위일 때, 상기 제1-1스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제2-1스위치 및 상기 제2-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is in the fourth level range, the 1-1 switch, the 3-2 switch, the 4-2 switch, and the 5-2 switch are controlled to be turned off, and the 1-2 switch is turned off. The switch, the 3-1 switch, the 4-1 switch and the 5-1 switch are controlled to be turned on, and the 2-1 switch and the 2-2 switch are controlled to be switched at a predetermined duty ratio. 6-level T-shaped active neutral point clamping inverter.
제1항에 있어서,
상기 제어기는,
상별 출력 전압 지령이 제5레벨 범위일 때, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제1-1스위치 및 상기 제1-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
The controller,
When the output voltage command for each phase is within the fifth level range, the 2-2 switch, the 3-2 switch, the 4-2 switch, and the 5-2 switch are controlled to be off, and the 2-1 switch is controlled to be off. The switch, the 3-1 switch, the 4-1 switch and the 5-1 switch are controlled to be turned on, and the 1-1 switch and the 1-2 switch are controlled to be switched at a predetermined duty ratio. 6-level T-shaped active neutral point clamping inverter.
제3항 내지 제7항 중 어느 한 항에 있어서,
각 상별 상기 제1 내지 5스위치부의 각각의 듀티비는, 정규화된 상별 출력 전압 지령인
Figure pat00099
의 범위에 따라 아래 수식을 통해 결정되는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.

(여기서
Figure pat00101
는 x상의 제n스위치부의 듀티비)

According to any one of claims 3 to 7,
Each duty ratio of the first to fifth switch units for each phase is a normalized output voltage command for each phase.
Figure pat00099
6-level T-type active neutral point clamping inverter, characterized in that determined by the formula below according to the range of.

(here
Figure pat00101
is the duty ratio of the n-th switch unit on x)

제1항에 있어서,
상기 직류 전원과 상기 DC링크 커패시터부 사이에 위치해 상기 제1 내지 5커패시터의 전압을 밸런싱하는 전압 밸런싱부;
를 더 포함하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
a voltage balancing unit positioned between the DC power source and the DC link capacitor unit to balance voltages of the first to fifth capacitors;
A 6-level T-type active neutral point clamping inverter, characterized in that it further comprises.
제9항에 있어서,
상기 전압 밸런싱부는,
상기 직류 전원과 상기 DC링크 커패시터부와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치;와 제7스위치;
상기 제6스위치와 상기 제7스위치 사이에 위치해, 전류의 방향을 일측으로 제한하는 제1다이오드;
일단이 상기 제6스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제1커패시터와 상기 제2커패시터 사이에 연결되는 제1인덕터;
일단이 상기 제7스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제4커패시터와 상기 제5커패시터 사이에 연결되는 제2인덕터;
일단이 상기 제1인덕터의 타단에 연결되는 제8스위치;
일단이 상기 제2인덕터의 타단에 연결되고, 상기 제8스위치와 직렬로 연결되는 제9스위치;
상기 제8스위치와 상기 제9스위치 사이에 위치하는 제2다이오드;
일단이 상기 제8스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제2커패시터와 상기 제3커패시터 사이에 연결되는 제3인덕터; 및
일단이 상기 제9스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제3커패시터와 상기 제4커패시터 사이에 연결되는 제4인덕터;
를 포함하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 9,
The voltage balancing unit,
a sixth switch connected in parallel to the DC power supply and the DC link capacitor unit and connected in series to each other; and a seventh switch;
a first diode positioned between the sixth switch and the seventh switch to limit the direction of current to one side;
a first inductor having one end connected between the sixth switch and the first diode and the other end connected between the first capacitor and the second capacitor;
a second inductor having one end connected between the seventh switch and the first diode and the other end connected between the fourth capacitor and the fifth capacitor;
an eighth switch having one end connected to the other end of the first inductor;
a ninth switch having one end connected to the other end of the second inductor and connected in series with the eighth switch;
a second diode positioned between the eighth switch and the ninth switch;
a third inductor having one end connected between the eighth switch and the second diode and the other end connected between the second capacitor and the third capacitor; and
a fourth inductor having one end connected between the ninth switch and the second diode and the other end connected between the third capacitor and the fourth capacitor;
A 6-level T-type active neutral point clamping inverter comprising a.
제10항에 있어서,
상기 제어기는,
상기 제3커패시터의 전압인
Figure pat00103
이 상기 직류 전원의 출력전압을 5로 나눈
Figure pat00104
보다 낮고, 상기 제3인덕터를 통해 흐르는 전류인
Figure pat00105
의 크기가 기준치인
Figure pat00106
이하이면 상기 제8스위치 및 상기 제9스위치를 온 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 10,
The controller,
The voltage of the third capacitor
Figure pat00103
Dividing the output voltage of the DC power supply by 5
Figure pat00104
is lower, and the current flowing through the third inductor is
Figure pat00105
is the standard value
Figure pat00106
6-level T-type active neutral point clamping inverter, characterized in that for controlling the on of the eighth switch and the ninth switch.
제10항에 있어서,
상기 제어기는,
상기 제3커패시터의 전압인
Figure pat00107
이 상기 직류 전원의 출력전압을 5로 나눈
Figure pat00108
보다 크거나, 상기 제3인덕터를 통해 흐르는 전류인
Figure pat00109
의 크기가 기준치인
Figure pat00110
를 초과하면, 상기 제8스위치 및 상기 제9스위치를 오프 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 10,
The controller,
The voltage of the third capacitor
Figure pat00107
Dividing the output voltage of the DC power supply by 5
Figure pat00108
greater than or equal to the current flowing through the third inductor.
Figure pat00109
is the standard value
Figure pat00110
6-level T-type active neutral point clamping inverter, characterized in that for controlling off the eighth switch and the ninth switch.
제11항에 있어서,
상기 제어기는,
상기
Figure pat00111
에서 상기
Figure pat00112
를 뺀 값을 비례-적분 제어해, 상기 제8스위치 및 상기 제9스위치의 듀티비
Figure pat00113
를 출력하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 11,
The controller,
remind
Figure pat00111
Remind from
Figure pat00112
The duty ratio of the eighth switch and the ninth switch is proportionally-integrated to the value subtracted from
Figure pat00113
6-level T-type active neutral point clamping inverter, characterized in that for outputting.
제10항에 있어서,
상기 제어기는,
상기 제2 내지 4커패시터의 전압의 합인
Figure pat00114
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure pat00115
보다 낮고, 상기 제1인덕터를 통해 흐르는 전류인
Figure pat00116
의 크기가 기준치인
Figure pat00117
이하이면 상기 제6스위치 및 상기 제7스위치를 온 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 10,
The controller,
The sum of the voltages of the second to fourth capacitors
Figure pat00114
is the output voltage of the DC power multiplied by 3/5
Figure pat00115
is lower, and the current flowing through the first inductor is
Figure pat00116
is the standard value
Figure pat00117
6-level T-type active neutral point clamping inverter, characterized in that for controlling the on of the sixth switch and the seventh switch.
제10항에 있어서,
상기 제어기는,
상기 제2 내지 4커패시터의 전압의 합인
Figure pat00118
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure pat00119
를 초과하거나, 상기 제1인덕터를 통해 흐르는 전류인
Figure pat00120
의 크기가 기준치인
Figure pat00121
를 초과하면 상기 제6스위치 및 상기 제7스위치를 오프 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 10,
The controller,
The sum of the voltages of the second to fourth capacitors
Figure pat00118
is the output voltage of the DC power multiplied by 3/5
Figure pat00119
Exceeds, or is the current flowing through the first inductor
Figure pat00120
is the standard value
Figure pat00121
6-level T-type active neutral point clamping inverter, characterized in that for controlling off the sixth switch and the seventh switch.
제14항에 있어서,
상기 제어기는,
상기
Figure pat00122
에서 상기
Figure pat00123
를 뺀 값을 비례-적분 제어해, 상기 제6스위치 및 상기 제7스위치의 듀티비
Figure pat00124
를 출력하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 14,
The controller,
remind
Figure pat00122
Remind from
Figure pat00123
The duty ratio of the sixth switch and the seventh switch is proportionally-integrated to the value obtained by subtracting
Figure pat00124
6-level T-type active neutral point clamping inverter, characterized in that for outputting.
제1항에 있어서,
상기 제1 내지 5커패시터 각각의 커패시턴스는 서로 동일한 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
According to claim 1,
A 6-level T-type active neutral point clamping inverter, characterized in that the capacitance of each of the first to fifth capacitors is the same.
KR1020220026129A 2022-02-28 2022-02-28 6 Level T-Type Active Neutral Clamping Inverter KR102575277B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220026129A KR102575277B1 (en) 2022-02-28 2022-02-28 6 Level T-Type Active Neutral Clamping Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220026129A KR102575277B1 (en) 2022-02-28 2022-02-28 6 Level T-Type Active Neutral Clamping Inverter

Publications (2)

Publication Number Publication Date
KR20230128801A true KR20230128801A (en) 2023-09-05
KR102575277B1 KR102575277B1 (en) 2023-09-06

Family

ID=87973457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026129A KR102575277B1 (en) 2022-02-28 2022-02-28 6 Level T-Type Active Neutral Clamping Inverter

Country Status (1)

Country Link
KR (1) KR102575277B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146338A (en) * 2013-06-17 2014-12-26 엘에스산전 주식회사 Multi-level inverter
KR20160112204A (en) * 2015-03-18 2016-09-28 영남대학교 산학협력단 Multi-level Inverter Apparatus
KR20180104842A (en) 2017-03-14 2018-09-27 주식회사 비츠로시스 Three level neutral point clamped inverter system having imbalance capacitor voltages and its control method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146338A (en) * 2013-06-17 2014-12-26 엘에스산전 주식회사 Multi-level inverter
KR20160112204A (en) * 2015-03-18 2016-09-28 영남대학교 산학협력단 Multi-level Inverter Apparatus
KR20180104842A (en) 2017-03-14 2018-09-27 주식회사 비츠로시스 Three level neutral point clamped inverter system having imbalance capacitor voltages and its control method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Operation of a Seven-Level T-Type Active Neutral-Point-Clamped Converter With Modi?ed Level-Shifted PWM(2020.11.19.) *

Also Published As

Publication number Publication date
KR102575277B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
Barbosa et al. Active-neutral-point-clamped (ANPC) multilevel converter technology
Barbosa et al. Active neutral-point-clamped multilevel converters
CN101553977B (en) Device for converting an electric current
Ahmadzadeh et al. Modified PWM control method for neutral point clamped multilevel inverters
WO2019238443A1 (en) Voltage source converter generating at least two pulse trains using at least three voltage levels
KR20200129980A (en) Apparatus and Method for DPWM Switching of Multi Level Inverter with Neutral Point Controllable
KR20110074779A (en) Power converter with multi-level voltage output and harmonics filter
CA2995538A1 (en) Voltage source converter and control thereof
KR20120041805A (en) Addition of a third harmonic component to a basic reference waveform
US11437927B2 (en) Voltage source converter generating a pulse train using two voltage levels
Busquets Monge Neutral-point-clamped dc-ac power converters
KR102575277B1 (en) 6 Level T-Type Active Neutral Clamping Inverter
Verma et al. A review on switching function of multi level inverter and applications
Ott et al. Neutral point clamped quasi-impedance-source inverter
Leal et al. Hysteresis Band Current Control Applied to a Five-Level NPC Type G Converter
Yalla et al. A new three-phase multipoint clamped 5L-HPFC with reduced PSD count and switch stress
Pribadi et al. A Six-level T-type ANPC inverter for medium-voltage applications
KR101224589B1 (en) Multilevel inverter
Salehahari et al. A new structure of multilevel inverters based on coupled inductors to increase the output current
Jin et al. Analysis and control of a hybrid-clamped four-level π-type converter
SE540483C2 (en) A hybrid modular multilevel converter
KR102595206B1 (en) Five Level Hybrid Flying Capacitor Inverters
CN111262464A (en) Half-bridge cascaded multilevel inverter circuit and control method
Pribadi et al. A novel six-level inverter topology with capacitor voltage self-balancing
Pribadi et al. Operation of four-Level ANPC inverter based on space-vector modulation for common-mode voltage reduction

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant