KR20230114547A - Method and device for designing reliability using redundancy technique - Google Patents
Method and device for designing reliability using redundancy technique Download PDFInfo
- Publication number
- KR20230114547A KR20230114547A KR1020220010841A KR20220010841A KR20230114547A KR 20230114547 A KR20230114547 A KR 20230114547A KR 1020220010841 A KR1020220010841 A KR 1020220010841A KR 20220010841 A KR20220010841 A KR 20220010841A KR 20230114547 A KR20230114547 A KR 20230114547A
- Authority
- KR
- South Korea
- Prior art keywords
- assembly
- reliability
- electromagnetic interference
- interference filter
- design
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/17—Mechanical parametric or variational design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/008—Reliability or availability analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Power Sources (AREA)
Abstract
본 실시예들은 리던던시 기법을 활용한 신뢰성 설계 대안 분석으로 설계 진행되기 전에 최적의 설계 대안을 도출하는 신뢰성 설계 장치 및 방법을 제공한다.The present embodiments provide a reliability design apparatus and method for deriving an optimal design alternative prior to design progress by analyzing reliability design alternatives using a redundancy technique.
Description
본 발명이 속하는 기술 분야는 신뢰성 설계 장치 및 방법에 관한 것이다. The technical field to which the present invention belongs relates to a reliability design apparatus and method.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this part merely provide background information on the present embodiment and do not constitute prior art.
기존의 무기체계의 개발에 있어서, 무기체계의 신뢰도 예측은 부품단위의 고장률을 산출한다. 체계 신뢰도 산출은 하위 구성품의 값을 상위식(Bottom-Up) 방식으로 합산한다. In the development of an existing weapon system, the reliability prediction of the weapon system calculates the failure rate of the parts unit. The system reliability calculation sums the values of the subcomponents in a Bottom-Up method.
최근 무기체계는 복잡성이 높고 기능이 다양화되었다. 설계자가 하위 부품을 신뢰도 높은 부품으로 구성했더라도 모듈 및 체계의 신뢰도 향상을 보장할 수는 없다. Recently, weapon systems are highly complex and have diversified functions. Even if the designer configures sub-components with high-reliability components, it is not guaranteed to improve the reliability of modules and systems.
무기체계 신뢰도는 다양한 요인에 의해 달라질 수 있다. 예컨대, 설계, 제조품질, 운송, 처리, 저장 및 환경, 전력화 후의 운용, 정비요원의 기술수준 등 다양한 요인에 의해 영향을 받는다. 무기체계 신뢰도 예측은 개발단계 외에도 다양한 변수들을 복합적으로 고려하여야 한다.Weapon system reliability can vary by various factors. For example, it is influenced by various factors such as design, manufacturing quality, transportation, processing, storage and environment, operation after electrification, and maintenance personnel's skill level. Weapon system reliability prediction should consider various variables in addition to the development stage.
본 발명의 실시예들은 리던던시 기법을 활용한 신뢰성 설계 대안 분석으로 설계 진행되기 전에 최적의 설계 대안을 도출하는데 주된 목적이 있다.Embodiments of the present invention have a main purpose of deriving an optimal design alternative before proceeding with design by analyzing reliability design alternatives using a redundancy technique.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Other non-specified objects of the present invention may be additionally considered within the scope that can be easily inferred from the following detailed description and effects thereof.
본 실시예의 일 측면에 의하면 신뢰성 설계 장치에 의한 신뢰성 설계 방법에 있어서, 신뢰도의 목표 값을 설정하는 단계; 분석 대상 품목의 운용 조건을 분석하는 단계; 상기 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하는 단계; 상기 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하는 단계; 상기 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고 상기 제2 신뢰성 블록 다이어그램의 우선 순위를 출력하는 단계를 포함하는 신뢰성 설계 방법을 제공한다.According to an aspect of the present embodiment, in a reliability design method using a reliability design apparatus, the step of setting a target value of reliability; Analyzing operating conditions of the analysis target item; predicting the reliability of the analysis target item by applying a first reliability block diagram in the operating condition; selecting a target item for redundancy design with respect to the analysis target item; A reliability design method comprising predicting the reliability of the analysis target item by applying a second reliability block diagram based on the redundancy design and outputting a priority of the second reliability block diagram.
상기 리던던시 설계의 대상 품목을 선정하는 단계는, 상기 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정할 수 있다.In the step of selecting the target item for the redundancy design, the target item for the redundancy design may be selected based on the degree of risk according to failure and whether or not the task can be performed.
상기 우선 순위를 출력하는 단계는, 상기 우선 순위를 설계 복잡도 및 비용을 기준으로 선정할 수 있다.In the step of outputting the priorities, the priorities may be selected based on design complexity and cost.
상기 신뢰성 설계 방법은 상기 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고, 상기 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용할 수 있다.The reliability design method may apply a serial design method to the first reliability block diagram, and apply an active parallel design method and a passive parallel design method to the second reliability block diagram.
상기 분석 대상 품목은 제1 주제어 조립체, 제1 구동장치 조립체, 제1 전원 조립체, 제1 모체반 조립체, 제1 전원연결기 조립체, 제1 커플러 조립체, 제1 전자기간섭 필터 조립체, 제1 하우징 조립체를 가질 수 있다.The items to be analyzed include a first main control assembly, a first drive unit assembly, a first power supply assembly, a first mother board assembly, a first power connector assembly, a first coupler assembly, a first electromagnetic interference filter assembly, and a first housing assembly. can have
상기 직렬 설계 방식에 따라 상기 제1 주제어 조립체에 상기 제1 구동장치 조립체가 연결되고; 상기 제1 구동장치 조립체에 상기 제1 전원 조립체가 연결되고; 상기 제1 전원 조립체에 상기 제1 모체반 조립체가 연결되고; 상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고; 상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고; 상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체가 연결되고; 상기 제1 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결될 수 있다.the first driving device assembly is connected to the first main control assembly according to the series design method; the first power source assembly is coupled to the first drive assembly; the first mother half assembly is connected to the first power source assembly; the first power connector assembly is connected to the first mother half assembly; the first coupler assembly is connected to the first power connector assembly; the first electromagnetic interference filter assembly is connected to the first coupler assembly; The first housing assembly may be connected to the first electromagnetic interference filter assembly.
상기 능동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 상기 제1 주제어 조립체 및 제2 주제어 조립체에 상기 제1 구동장치 조립체 및 제2 구동장치 조립체가 연결되고; 상기 제1 구동장치 조립체 및 상기 제2 구동장치 조립체에 상기 제1 전원 조립체 및 제2 전원 조립체가 연결되고; 상기 제1 전원 조립체 및 상기 제2 전원 조립체에 상기 제1 모체반 조립체가 연결되고; 상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고; 상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고; 상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체가 연결되고; 상기 제1 전자기간섭 필터 조립체 및 상기 제2 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결될 수 있다.the first drive unit assembly and the second drive unit assembly are connected to the first main control assembly and the second main control assembly according to the redundancy design to which the active parallel design method is applied; the first power source assembly and the second power source assembly are connected to the first drive mechanism assembly and the second drive mechanism assembly; the first mother-and-half assembly is connected to the first power source assembly and the second power source assembly; the first power connector assembly is connected to the first mother half assembly; the first coupler assembly is connected to the first power connector assembly; the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly are connected to the first coupler assembly; The first housing assembly may be connected to the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly.
상기 능동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 상기 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체에 상기 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체가 연결되고; 상기 제1 구동장치 조립체, 상기 제2 구동장치 조립체, 및 상기 제3 구동장치 조립체에 상기 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체가 연결되고; 상기 제1 전원 조립체, 상기 제2 전원 조립체, 및 상기 제3 전원 조립체에 상기 제1 모체반 조립체가 연결되고; 상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고; 상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고; 상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체가 연결되고; 상기 제1 전자기간섭 필터 조립체, 상기 제2 전자기간섭 필터 조립체, 및 상기 제3 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결될 수 있다.According to the triple redundancy design to which the active parallel design method is applied, the first driving unit assembly, the second driving unit assembly, and the third driving unit assembly are provided in the first main control assembly, the second main control assembly, and the third main control assembly. connected; the first power source assembly, the second power source assembly, and the third power source assembly are connected to the first drive mechanism assembly, the second drive mechanism assembly, and the third drive mechanism assembly; the first mother-and-half assembly is connected to the first power source assembly, the second power source assembly, and the third power source assembly; the first power connector assembly is connected to the first mother half assembly; the first coupler assembly is connected to the first power connector assembly; the first coupler assembly is connected to the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly; The first housing assembly may be connected to the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly.
상기 수동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 상기 제1 주제어 조립체 및 제2 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 상기 제1 구동장치 조립체 및 제2 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결되고; 상기 제1 구동장치 조립체 및 상기 제2 구동장치 조립체로 구성된 상기 구동장치 조립체 그룹에서 상기 제2 스위치에 의해 선택된 구동장치 조립체에 상기 제1 전원 조립체 및 제2 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결되고; 상기 제1 전원 조립체 및 상기 제2 전원 조립체로 구성된 상기 전원 조립체 그룹에서 상기 제3 스위치에 의해 선택된 전원 조립체에 상기 제1 모체반 조립체가 연결되고; 상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고; 상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고; 상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결되고; 상기 제1 전자기간섭 필터 조립체 및 상기 제2 전자기간섭 필터 조립체로 구성된 상기 전자기간섭 필터 조립체 그룹에서 상기 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결될 수 있다.According to the redundancy design to which the passive parallel design method is applied, the first drive unit assembly and the second drive unit assembly are assigned to the main control assembly selected by the first switch in the main control assembly group composed of the first main control assembly and the second main control assembly. a drive assembly selected by a second switch from the configured group of drive assemblies is connected; In the drive assembly group composed of the first drive assembly and the second drive assembly, a third power source assembly group composed of the first power supply assembly and the second power supply assembly is selected from the drive assembly group selected by the second switch. the power assembly selected by the switch is connected; the first mother half assembly is connected to a power source assembly selected by the third switch in the power source assembly group composed of the first power source assembly and the second power source assembly; the first power connector assembly is connected to the first mother half assembly; the first coupler assembly is connected to the first power connector assembly; an electromagnetic interference filter assembly selected by a fourth switch in the electromagnetic interference filter assembly group composed of the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly is connected to the first coupler assembly; The first housing assembly may be connected to an electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group including the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly.
상기 수동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 상기 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 상기 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결되고; 상기 제1 구동장치 조립체, 상기 제2 구동장치 조립체, 및 상기 제3 구동장치 조립체로 구성된 상기 구동장치 조립체 그룹에서 상기 제2 스위치에 의해 선택된 구동장치 조립체에 상기 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결되고; 상기 제1 전원 조립체, 상기 제2 전원 조립체, 및 상기 제3 전원 조립체로 구성된 상기 전원 조립체 그룹에서 상기 제3 스위치에 의해 선택된 전원 조립체에 상기 제1 모체반 조립체가 연결되고; 상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고; 상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고; 상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결되고; 상기 제1 전자기간섭 필터 조립체, 상기 제2 전자기간섭 필터 조립체, 및 상기 제3 전자기간섭 필터 조립체로 구성된 상기 전자기간섭 필터 조립체 그룹에서 상기 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결될 수 있다.According to the triple redundancy design to which the passive parallel design method is applied, the first drive unit assembly is assigned to a main control assembly selected by a first switch from a main control assembly group composed of the first main control assembly, the second main control assembly, and the third main control assembly. , the drive assembly selected by the second switch in the drive assembly group consisting of the second drive assembly and the third drive assembly is connected; The first power supply assembly and the second power supply assembly are assigned to the drive assembly selected by the second switch in the drive assembly group consisting of the first drive assembly, the second drive assembly, and the third drive assembly. , the power source assembly selected by the third switch in the power source assembly group consisting of the third power source assembly is connected; the first mother-and-half assembly is connected to a power source assembly selected by the third switch in the power source assembly group composed of the first power source assembly, the second power source assembly, and the third power source assembly; the first power connector assembly is connected to the first mother half assembly; the first coupler assembly is connected to the first power connector assembly; an electromagnetic interference filter assembly selected by a fourth switch from an electromagnetic interference filter assembly group composed of the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly is connected to the first coupler assembly; The first housing assembly to the electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group composed of the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly. can be connected.
본 실시예의 다른 측면에 의하면 프로세서를 포함하는 신뢰성 설계 장치에 있어서, 상기 프로세서는, 신뢰도의 목표 값을 설정하고, 분석 대상 품목의 운용 조건을 분석하고, 상기 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고, 상기 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하고, 상기 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고 상기 제2 신뢰성 블록 다이어그램의 우선 순위를 출력하는 것을 특징으로 하는 신뢰성 설계 장치를 제공한다.According to another aspect of the present embodiment, in the reliability design apparatus including a processor, the processor sets a target value of reliability, analyzes an operating condition of an item to be analyzed, and applies a first reliability block diagram to the operating condition. to predict the reliability of the analysis target item, select a target item for redundancy design for the analysis target item, and apply a second reliability block diagram based on the redundancy design to determine the reliability of the analysis target item It provides a reliability design device characterized in that it predicts and outputs the priority of the second reliability block diagram.
상기 프로세서는, 상기 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정할 수 있다.The processor may select the target item for the redundancy design based on the degree of risk according to failure and whether or not the task can be performed.
상기 프로세서는, 상기 우선 순위를 설계 복잡도 및 비용을 기준으로 선정할 수 있다.The processor may select the priorities based on design complexity and cost.
상기 프로세서는, 상기 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고, 상기 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용할 수 있다.The processor may apply a serial design method to the first reliability block diagram, and apply an active parallel design method and a passive parallel design method to the second reliability block diagram.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 직렬 시스템 설계, 능동 병렬 시스템의 이중화 리던던시 설계 및 삼중화 리던던시 설계, 수동 병렬 시스템의 이중화 리던던시 설계 및 삼중화 리던던시 설계에 대해서 최적의 설계 대안을 분석할 수 있는 효과가 있다.As described above, according to the embodiments of the present invention, optimal design alternatives for serial system design, redundancy design and triple redundancy design of active parallel system, redundancy design and triple redundancy design of passive parallel system There is an effect that can be analyzed.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not explicitly mentioned here, the effects described in the following specification expected by the technical features of the present invention and their provisional effects are treated as described in the specification of the present invention.
도 1은 직렬 시스템, 능동 병렬 시스템, 수동 병렬 시스템을 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 신뢰성 설계 장치를 예시한 도면이다.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 신뢰성 설계 방법을 예시한 흐름도이다.
도 5는 본 발명의 실시예들이 처리하는 분석 대상 품목을 예시한 도면이다.
도 6은 본 발명의 실시예들이 처리하는 리던던시 설계의 대상 품목을 예시한 도면이다.
도 7은 본 발명의 실시예들이 처리하는 직렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.
도 8은 본 발명의 실시예들이 처리하는 이중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.
도 9는 본 발명의 실시예들이 처리하는 삼중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.
도 10은 본 발명의 실시예들이 처리하는 이중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.
도 11은 본 발명의 실시예들이 처리하는 삼중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.
도 12 및 도 13은 본 발명의 실시예들이 처리하는 설계 방식에 따라 10년에 예상되는 신뢰도를 예시한 도면이다.
도 14는 본 발명의 실시예들이 산출한 설계 대안의 우선 순위를 예시한 도면이다.1 is a diagram illustrating a serial system, an active parallel system, and a passive parallel system.
2 is a diagram illustrating a reliability design apparatus according to an embodiment of the present invention.
3 and 4 are flowcharts illustrating a reliability design method according to another embodiment of the present invention.
5 is a diagram illustrating analysis target items processed by embodiments of the present invention.
6 is a diagram illustrating target items of redundancy design processed by embodiments of the present invention.
7 is a diagram illustrating a reliability block diagram of a serial design scheme processed by embodiments of the present invention.
8 is a diagram illustrating a reliability block diagram of a redundant active parallel design scheme handled by embodiments of the present invention.
9 is a diagram illustrating a reliability block diagram of a tripled active parallel design scheme addressed by embodiments of the present invention.
10 is a diagram illustrating a reliability block diagram of a redundant passive parallel design scheme handled by embodiments of the present invention.
11 is a diagram illustrating a reliability block diagram of a tripled passive parallel design scheme handled by embodiments of the present invention.
12 and 13 are diagrams illustrating the expected reliability in 10 years according to the design method handled by the embodiments of the present invention.
14 is a diagram illustrating priorities of design alternatives calculated by embodiments of the present invention.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.Hereinafter, in the description of the present invention, if it is determined that a related known function may unnecessarily obscure the subject matter of the present invention as an obvious matter to those skilled in the art, the detailed description thereof will be omitted, and some embodiments of the present invention will be described. It will be described in detail through exemplary drawings.
신뢰성 설계는 규정된 신뢰도 목표 값에 만족할 수 있도록 수행하는 핵심 활동이다. 시스템의 신뢰도 목표 값을 기준으로 신뢰도 목표 값에 달성하는지 평가를 수행하게 된다. 신뢰도 목표 값 달성이 어려운 구성품에 대해서는 신뢰성 설계를 통해 최종적으로 시스템 신뢰도 목표 값이 달성될 수 있도록 설계해야 한다. Reliability design is a key activity performed to satisfy the specified reliability target value. Based on the reliability target value of the system, it is evaluated whether or not the reliability target value is achieved. For components for which it is difficult to achieve the reliability target value, it must be designed so that the system reliability target value can finally be achieved through reliability design.
신뢰성 설계는 시스템 모듈화, 중복 기능 설계, 리던던시(Redundancy) 및 디레이팅 등이 있다. 신뢰성 설계 업무는 신뢰성 모델링부터 시작된다. Reliability design includes system modularization, redundant function design, redundancy and derating. Reliability design work starts with reliability modeling.
신뢰성 모델링은 시스템의 기능에 기반한 신뢰성 블록 다이어그램(RBD; Reliability Block Diagram) 및 수학적 모델로 구성된다. 신뢰성 모델링을 수행하는 목적은 시스템 신뢰성을 평가하기 위한 필수 업무로 신뢰도 값 배분 및 추정치를 위한 신뢰성 모델을 개발하는 것이다. 신뢰성 모델링은 특정한 신뢰도 요구사항을 만족시키기 위한 방법론으로 설계 영향에 반영되기 때문에 형상 정의 단계 초기에 진행되어야 한다. 이를 통해, 신뢰성 노력을 가장 비용이 적게 드는 대안에 집중하여 시스템 입장에서 심사 및 개선 활동이 필요하다.Reliability modeling is composed of a Reliability Block Diagram (RBD) based on system functions and a mathematical model. The purpose of reliability modeling is to develop a reliability model for reliability value distribution and estimation as an essential task for evaluating system reliability. Reliability modeling is a methodology to satisfy specific reliability requirements and should be conducted at the beginning of the shape definition stage because it is reflected in the design influence. Through this, it is necessary to review and improve activities from the perspective of the system by focusing reliability efforts on the least costly alternative.
시스템의 신뢰성을 파악하려면 신뢰성 블록 다이어그램을 활용하여 구성 요소들 간의 기능적 관계를 분석할 필요가 있다. 특히, 병렬 구조인 경우에는 리던던시를 고려하여 모델링을 수행한다.In order to understand the reliability of a system, it is necessary to analyze the functional relationship between components using a reliability block diagram. In particular, in the case of a parallel structure, modeling is performed in consideration of redundancy.
도 1은 직렬 시스템, 능동 병렬 시스템, 수동 병렬 시스템을 예시한 도면이다.1 is a diagram illustrating a serial system, an active parallel system, and a passive parallel system.
신뢰성 모델링은 기본 신뢰성 모델링 및 임무 신뢰성 모델링으로 구분한다. 기본 신뢰성 모델은 품목들이 직렬로 구성되며, 임무 신뢰성 모델은 품목들이 이중화 설계를 고려한 병렬로 구성된다. Reliability modeling is divided into basic reliability modeling and mission reliability modeling. In the basic reliability model, items are configured in series, and in the mission reliability model, items are configured in parallel considering redundancy design.
전통적 확률 방법은 단일 및 다기능 시스템에 적용되며, 직렬, 병렬 및 직렬-병렬 조합 형태를 다룬다. 신뢰성 블록 다이어그램은 각 운용 이벤트별 기능 그룹간의 상호의존성을 나타내도록 작성된다. 신뢰성 블록 다이어그램은 회로도 및 도면으로 추적할 수 있어야 한다. 이에 따라, 다양한 직렬-병렬 블록 조합을 간결하게 시각적으로 보여줄 수 있다. 임무 정의 및 운용 프로파일에 대한 완전한 이해를 기반으로 작성되어야 한다. 신뢰성 블록 다이어그램은 신뢰성 설계의 필수이며 설계 초기에 수행된다. Traditional stochastic methods are applied to single and multifunctional systems and cover series, parallel and series-parallel combinations. Reliability block diagrams are drawn up to show interdependencies among functional groups for each operational event. Reliability block diagrams must be traceable to circuit diagrams and drawings. Accordingly, various serial-parallel block combinations can be concisely and visually displayed. It should be based on a complete understanding of the mission definition and operational profile. Reliability block diagram is essential for reliability design and is performed at the beginning of design.
도 1의 (a)를 참조하여 직렬 시스템(Series System)을 설명한다.A series system will be described with reference to FIG. 1 (a).
직렬 시스템은 시스템 내의 어떤 구성요소가 고장이 발생하면, 시스템 자체가 고장이 나는 시스템이다. 가장 간단한 구조의 시스템이며, 대부분의 시스템이 이러한 구조를 갖고 설계가 진행된다. 2개의 장비에 대한 직렬 시스템의 신뢰성 블록 다이어그램은 도 1의 (a)와 같다. A serial system is a system in which if any component in the system fails, the system itself fails. It is the system with the simplest structure, and most systems are designed with this structure. The reliability block diagram of the serial system for two devices is shown in (a) of FIG.
직렬 시스템의 시간 t에서 시스템 신뢰도 함수 R(t)는 수학식 1과 같이 표현된다.The system reliability function R(t) at time t of the serial system is expressed as
t > 0, pa(t)는 시간 t에 대한 A 구성요소의 신뢰도이고, pb(t): 시간 t에 대한 B 구성요소의 신뢰도를 나타낸다.t > 0, p a (t) is the reliability of component A at time t, and p b (t): represents the reliability of component B at time t.
만약, 2개 직렬에서 λa=λb=λ이면, 이다.If λ a =λ b =λ in two series, am.
직렬 시스템이 운용되기 위해서는 구성 요소가 모두 정상적으로 작동해야 하기 때문에 구성요소 A, B의 곱으로 나타낼 수 있다.In order for a serial system to operate, all components must operate normally, so it can be expressed as the product of components A and B.
도 1의 (b)를 참조하여 능동 병렬 시스템(Active Parallel System)을 설명한다.Referring to (b) of FIG. 1, an active parallel system will be described.
능동 병렬 시스템은 시스템 내의 모든 구성요소가 고장이 발생하면, 시스템 자체가 고장이 나는 시스템이다. 병렬 시스템은 운용 중에 최소 1개만 정상이면, 운용이 되는 시스템을 의미한다. 2개의 장비에 대한 능동 병렬 시스템의 신뢰성 블록 다이어그램은 도 1의 (b)과 같다. An active parallel system is a system in which the system itself fails if any component in the system fails. Parallel system refers to a system that operates if at least one of them is normal during operation. The reliability block diagram of the active parallel system for two devices is shown in (b) of FIG.
능동 병렬 시스템의 시간 t에서 시스템 신뢰도 함수 R(t)는 수학식 2와 같이 표현된다.The system reliability function R(t) at time t of an active parallel system is expressed as
t > 0, pa(t)는 시간 t에 대한 A 구성요소의 신뢰도이고, pb(t): 시간 t에 대한 B 구성요소의 신뢰도를 나타낸다.t > 0, p a (t) is the reliability of component A at time t, and p b (t): represents the reliability of component B at time t.
만약, 2개 병렬에서 λa=λb=λ이면, 이다.If λ a =λ b =λ in two parallels, am.
만약, 3개 병렬에서 λa=λb=λc=λ이면, 이다.If λ a =λ b =λ c =λ in three parallels, am.
능동 병렬 시스템은 일부 구성 요소가 고장이 발생하더라도 운용되어야 하기 때문에 중복 설계를 한다.Active parallel systems have a redundant design because they must operate even if some component fails.
도 1의 (3)을 참조하여 수동 병렬 시스템(Standby Parallel System)을 설명한다.Referring to (3) of FIG. 1, a passive parallel system will be described.
수동 병렬 시스템은 능동 병렬 시스템과 동일하게 시스템 내의 모든 구성요소가 고장이 발생하면, 시스템 자체가 고장이 나는 시스템이다. 수동 병렬 시스템은 구성 요소 1개를 운용하면서 나머지는 필요시까지 대기상태로 운용하는 대기 리던던트 구조를 갖고 있다. 2개의 장비에 대한 수동 병렬 시스템의 신뢰성 블록 다이어그램은 도 1의 (3)과 같다. A passive parallel system is a system in which the system itself fails when all components in the system fail, the same as the active parallel system. The passive parallel system has a standby redundant structure in which one component is operated while the rest are operated in a standby state until needed. The reliability block diagram of the passive parallel system for two devices is shown in (3) of FIG.
수동 병렬 시스템의 시간 t에서 시스템 신뢰도 함수 R(t)는 수학식 3과 같이 표현된다.The system reliability function R(t) at time t of the passively parallel system is expressed as Equation 3.
t > 0, pa(t)는 시간 t에 대한 A 구성요소의 신뢰도이고, pb(t): 시간 t에 대한 B 구성요소의 신뢰도를 나타낸다. P1(t)는 시간 t에 대한 실패 아닌 상황 스위칭에 따른 신뢰도이고, P2(t)는 조기 아닌 상황 스위칭에 따른 신뢰도를 나타낸다.t > 0, p a (t) is the reliability of component A at time t, and p b (t): represents the reliability of component B at time t. P 1 (t) is reliability according to state switching other than failure for time t, and P 2 (t) represents reliability according to state switching other than early.
만약, 2개 병렬에서 λa=λb=λ이면, 이다.If λ a =λ b =λ in two parallels, am.
만약, 3개 병렬에서 λa=λb=λc=λ이면, 이다.If λ a =λ b =λ c =λ in three parallels, am.
수동 병렬 시스템은 주 구성요소가 고장이 발생하면, 대기 구성요소를 운용해야 하기 때문에 중복 설계를 한다.Passive parallel systems have a redundant design because if a primary component fails, a standby component must operate.
도 2는 본 발명의 일 실시예에 따른 신뢰성 설계 장치를 예시한 도면이다.2 is a diagram illustrating a reliability design apparatus according to an embodiment of the present invention.
신뢰성 설계 장치(100)는 적어도 하나의 프로세서(120), 컴퓨터 판독 가능한 저장매체(130) 및 통신 버스(170)를 포함한다. The reliability design device 100 includes at least one
프로세서(120)는 신뢰성 설계 장치(100)로 동작하도록 제어할 수 있다. 예컨대, 프로세서(120)는 컴퓨터 판독 가능한 저장 매체(130)에 저장된 하나 이상의 프로그램들을 실행할 수 있다. 하나 이상의 프로그램들은 하나 이상의 컴퓨터 실행 가능 명령어를 포함할 수 있으며, 컴퓨터 실행 가능 명령어는 프로세서(120)에 의해 실행되는 경우 신뢰성 설계 장치(100)로 하여금 예시적인 실시예에 따른 동작들을 수행하도록 구성될 수 있다.The
컴퓨터 판독 가능한 저장 매체(130)는 컴퓨터 실행 가능 명령어 내지 프로그램 코드, 프로그램 데이터 및/또는 다른 적합한 형태의 정보를 저장하도록 구성된다. 컴퓨터 실행 가능 명령어 내지 프로그램 코드, 프로그램 데이터 및/또는 다른 적합한 형태의 정보는 입출력 인터페이스(150)나 통신 인터페이스(160)를 통해서도 주어질 수 있다. 컴퓨터 판독 가능한 저장 매체(130)에 저장된 프로그램(140)은 프로세서(120)에 의해 실행 가능한 명령어의 집합을 포함한다. 일 실시예에서, 컴퓨터 판독 가능한 저장 매체(130)는 메모리(랜덤 액세스 메모리와 같은 휘발성 메모리, 비휘발성 메모리, 또는 이들의 적절한 조합), 하나 이상의 자기 디스크 저장 디바이스들, 광학 디스크 저장 디바이스들, 플래시 메모리 디바이스들, 그 밖에 신뢰성 설계 장치(100)에 의해 액세스되고 원하는 정보를 저장할 수 있는 다른 형태의 저장 매체, 또는 이들의 적합한 조합일 수 있다.Computer-readable storage medium 130 is configured to store computer-executable instructions or program code, program data, and/or other suitable form of information. Computer executable instructions or program codes, program data and/or other suitable forms of information may also be provided via input/output interface 150 or communication interface 160. The
통신 버스(170)는 프로세서(120), 컴퓨터 판독 가능한 저장 매체(130)를 포함하여 신뢰성 설계 장치(100)의 다른 다양한 컴포넌트들을 상호 연결한다.The
신뢰성 설계 장치(100)는 또한 하나 이상의 입출력 장치를 위한 인터페이스를 제공하는 하나 이상의 입출력 인터페이스(150) 및 하나 이상의 통신 인터페이스(160)를 포함할 수 있다. 입출력 인터페이스(150) 및 통신 인터페이스(160)는 통신 버스(170)에 연결된다. 입출력 장치(미도시)는 입출력 인터페이스(150)를 통해 신뢰성 설계 장치(100)의 다른 컴포넌트들에 연결될 수 있다.The reliability design device 100 may also include one or more input/output interfaces 150 and one or more communication interfaces 160 providing interfaces for one or more input/output devices. The input/output interface 150 and the communication interface 160 are connected to the
프로세서는 신뢰도의 목표 값을 설정하고, 분석 대상 품목의 운용 조건을 분석하고, 상기 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 분석 대상 품목에 대한 신뢰도를 예측하고, 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하고, 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 분석 대상 품목에 대한 신뢰도를 예측하고 제2 신뢰성 블록 다이어그램의 우선 순위를 출력한다.The processor sets a target value of reliability, analyzes the operating conditions of the analysis target item, predicts the reliability of the analysis target item by applying the first reliability block diagram in the operating condition, and determines the redundancy design for the analysis target item. A target item is selected, the reliability of the analysis target item is predicted by applying the second reliability block diagram based on the redundancy design, and the priority of the second reliability block diagram is output.
프로세서는 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고, 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용할 수 있다.The processor may apply the serial design method to the first reliability block diagram, and apply the active parallel design method and the passive parallel design method to the second reliability block diagram.
프로세서는 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정할 수 있다. 프로세서는 우선 순위를 설계 복잡도 및 비용을 기준으로 선정할 수 있다.The processor may select items subject to redundancy design based on the degree of risk of failure and whether or not to perform the mission. Processors can be prioritized based on design complexity and cost.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 신뢰성 설계 방법을 예시한 흐름도이다.3 and 4 are flowcharts illustrating a reliability design method according to another embodiment of the present invention.
신뢰성 설계 방법은 신뢰성 설계 장치에 의해 수행될 수 있다.The reliability design method may be performed by a reliability design device.
도 3을 참조하면, 단계 S210에서는 신뢰도의 목표 값을 설정하는 단계를 수행한다.Referring to FIG. 3 , in step S210, a step of setting a target value of reliability is performed.
단계 S220에서는 분석 대상 품목의 운용 조건을 분석하는 단계를 수행한다.In step S220, a step of analyzing operating conditions of the item to be analyzed is performed.
단계 S230에서는 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 분석 대상 품목에 대한 신뢰도를 예측하는 단계를 수행한다In step S230, a step of predicting the reliability of the item to be analyzed is performed by applying the first reliability block diagram in operating conditions.
단계 S240에서는 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하는 단계를 수행한다. 리던던시 설계의 대상 품목을 선정하는 단계(S240)는 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정할 수 있다.In step S240, a step of selecting a target item for redundancy design is performed with respect to the analysis target item. In the step of selecting a target item for redundancy design ( S240 ), the target item for redundancy design may be selected based on the risk of failure and whether or not to perform the mission.
단계 S250에서는 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 분석 대상 품목에 대한 상기 신뢰도를 예측하고 제2 신뢰성 블록 다이어그램의 우선 순위를 출력하는 단계를 수행한다. 우선 순위를 출력하는 단계(S250)는 우선 순위를 설계 복잡도 및 비용을 기준으로 선정할 수 있다.In step S250, the reliability of the analysis target item is predicted by applying the second reliability block diagram based on the redundancy design, and the priority order of the second reliability block diagram is output. In the step of outputting the priority (S250), the priority may be selected based on design complexity and cost.
신뢰성 설계 방법은 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고, 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용할 수 있다.The reliability design method may apply a serial design method to a first reliability block diagram, and apply an active parallel design method and a passive parallel design method to a second reliability block diagram.
도 4를 참조하면, 단계 S310에서는 신뢰도 목표 값을 설정하는 단계를 수행한다. 예컨대, A 구동장치의 운용형태 종합 및 임무유형(Operational Mode Summary/Mission Profile, OMS/MP) 문서를 통해 확인한 신뢰도 목표 값은 10년 동안 신뢰도 90% 이상으로 설정될 수 있다. Referring to FIG. 4 , in step S310, a step of setting a reliability target value is performed. For example, the reliability target value confirmed through the operational mode summary/mission profile (OMS/MP) document of the driving device A may be set to a reliability of 90% or more for 10 years.
단계 S320에서는 분석 대상 품목의 운용조건을 분석하는 단계를 수행한다. 예컨대, A 구동장치로 운용온도는 55℃이며, 운용환경은 AUC(Airborne Uninhabited Cargo)로 설정될 수 있다. In step S320, a step of analyzing operating conditions of the item to be analyzed is performed. For example, with drive A, the operating temperature is 55° C., and the operating environment can be set to AUC (Airborne Uninhabited Cargo).
단계 S330에서는 신뢰도 예측을 수행하는 단계를 수행한다. 예컨대, A 구동장치의 구성품별 신뢰도 값을 산출하여 신뢰도 목표 값에 만족하는지를 확인한다. In step S330, a step of performing reliability prediction is performed. For example, reliability values for each component of the driving device A are calculated to determine whether a reliability target value is satisfied.
도 5는 본 발명의 실시예들이 처리하는 분석 대상 품목을 예시한 도면이다. 분석 대상 품목은 제1 주제어 조립체, 제1 구동장치 조립체, 제1 전원 조립체, 제1 모체반 조립체, 제1 전원연결기 조립체, 제1 커플러 조립체, 제1 전자기간섭 필터 조립체, 제1 하우징 조립체를 가질 수 있다.5 is a diagram illustrating analysis target items processed by embodiments of the present invention. The items to be analyzed have a first main control assembly, a first drive unit assembly, a first power supply assembly, a first mother board assembly, a first power connector assembly, a first coupler assembly, a first electromagnetic interference filter assembly, and a first housing assembly. can
도 5를 참조하면, 고장간 평균시간 (Mean Time Between Failure, MTBF) 등을 통해 A 구동장치의 구성품별 신뢰도 예측 결과를 확인할 수 있다.Referring to FIG. 5 , it is possible to check reliability prediction results for each component of driving device A through mean time between failure (MTBF) and the like.
다시 도 4를 참조하면, 단계 S340에서는 신뢰도 목표 값에 만족 여부를 판단하는 단계를 수행한다.Referring back to FIG. 4 , in step S340, a step of determining whether or not the reliability target value is satisfied is performed.
신뢰도 목표 값에 불만족한 경우에 리던던시 기법 적용 여부를 결정한다(S350). 리던던시 기법을 적용시에는 능동 병렬 시스템의 신뢰성 블록 다이어그램 또는 수동 병렬 시스템의 신뢰성 블록 다이어그램을 적용한다.When the reliability target value is dissatisfied, it is determined whether to apply the redundancy technique (S350). When the redundancy technique is applied, the reliability block diagram of an active parallel system or the reliability block diagram of a passive parallel system is applied.
리던던시 기법을 미적용 시에는 리던던시 이외의 대안 설계를 적용한다(S355). 리던던시 기법을 미적용 시에는 리던던시 이외의 대안 설계인 시스템 모듈화, 중복 기능 설계 및 디레이팅 등을 적용한다.When the redundancy technique is not applied, an alternative design other than redundancy is applied (S355). When the redundancy technique is not applied, system modularization, redundant function design, and derating, which are alternative designs other than redundancy, are applied.
단계 S360에서는 리던던시 설계 대상품목을 선정한다.In step S360, a redundancy design target item is selected.
도 6은 본 발명의 실시예들이 처리하는 리던던시 설계의 대상 품목을 예시한 도면이다.6 is a diagram illustrating target items of redundancy design processed by embodiments of the present invention.
예컨대, A 구동장치의 직렬설계로는 신뢰도 목표 값을 만족하지 못하기 때문에 리던던시를 고려한 신뢰성 설계를 수행하여 신뢰성을 향상시켜야 한다. 이에 따라, A 구동장치의 리던던시 설계 대상 품목 선정을 수행한다. A 구동장치의 구성품별 위험도(Severity) 부호 및 임무 수행과의 관계를 분석한다.For example, since the serial design of the driver A does not satisfy the reliability target value, it is necessary to improve reliability by performing reliability design considering redundancy. Accordingly, the item to be designed for redundancy of the driving device A is selected. Analyze the relationship between the severity code of each component of the driving device and mission performance.
도 6을 참조하면, 위험도 부호 Ⅱ인 품목은 고장구분이 중대고장을 의미하며, 임무 수행 불가에 따라 설계의 재검토가 필요한 항목이다. 위험도 부호 Ⅱ이상 품목으로 식별된 A 구동장치의 주제어 조립체, 구동장치 조립체, 전원 조립체 및 EMI 필터 조립체를 리던던시 설계 대상품목으로 선정할 수 있다.Referring to FIG. 6, an item with risk level code II means a serious failure in terms of failure classification, and is an item that requires reexamination of design due to impossibility of performing the mission. The main control assembly, driving unit assembly, power supply assembly, and EMI filter assembly of the A drive unit identified as risk level code Ⅱ or higher items can be selected as redundancy design target items.
다시 도 4를 참조하면, 단계 S370에서는 능동 병렬 시스템의 신뢰성 블록 다이어그램 기법을 적용하는 단계를 수행한다.Referring back to FIG. 4 , in step S370, a step of applying the reliability block diagram technique of an active parallel system is performed.
단계 S380에서는 능동 병렬 시스템의 신뢰성 블록 다이어그램 기법 적용 시에 신뢰도 목표 값에 불만족 하는 경우에는 수동 병렬 시스템의 신뢰성 블록 다이어그램 기법을 적용한다. In step S380, if the reliability target value is not satisfied when the reliability block diagram method of the active parallel system is applied, the reliability block diagram method of the passive parallel system is applied.
단계 S345에서는 신뢰도 목표 값에 만족한 경우 실제 설계에 적용한다.In step S345, if the reliability target value is satisfied, it is applied to the actual design.
도 7은 본 발명의 실시예들이 처리하는 직렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다. 7 is a diagram illustrating a reliability block diagram of a serial design scheme processed by embodiments of the present invention.
BlockSim 소프트웨어를 활용하여 A 구동장치의 구성품들을 직렬(Series)로 하여 신뢰성 블록 다이어그램을 설계하고, 도 5의 값들을 각 블록에 적용하여 시간에 대한 신뢰도 R(t)의 결과를 도출하였다. Using BlockSim software, a reliability block diagram was designed by serializing the components of the driving device A, and the results of reliability R(t) over time were derived by applying the values of FIG. 5 to each block.
직렬 설계 방식에 따라 제1 주제어 조립체에 제1 구동장치 조립체가 연결된다. The first drive assembly is connected to the first main control assembly according to the series design method.
제1 구동장치 조립체에 제1 전원 조립체가 연결된다. A first power source assembly is coupled to the first drive assembly.
제1 전원 조립체에 제1 모체반 조립체가 연결된다. The first mother half assembly is connected to the first power source assembly.
제1 모체반 조립체에 제1 전원연결기 조립체가 연결된다. The first power connector assembly is connected to the first mother board assembly.
제1 전원연결기 조립체에 제1 커플러 조립체가 연결된다. The first coupler assembly is connected to the first power connector assembly.
제1 커플러 조립체에 제1 전자기간섭 필터 조립체가 연결된다. A first electromagnetic interference filter assembly is connected to the first coupler assembly.
제1 전자기간섭 필터 조립체에 제1 하우징 조립체가 연결된다.A first housing assembly is connected to the first electromagnetic interference filter assembly.
A 구동장치의 10년 시점에 예상되는 신뢰도 R(t)는 약 63.61%이며, 이는 신뢰도 목표 값 90%에 만족하지 못하는 신뢰성 설계 방안으로 분석된다.The reliability R(t) expected at the 10-year point of the A drive is about 63.61%, which is analyzed as a reliability design method that does not satisfy the reliability target value of 90%.
도 8은 본 발명의 실시예들이 처리하는 이중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.8 is a diagram illustrating a reliability block diagram of a redundant active parallel design scheme handled by embodiments of the present invention.
BlockSim 소프트웨어를 활용하여 A 구동장치의 구성품들을 능동 병렬 시스템(이중화)을 적용한 신뢰성 블록 다이어그램을 설계하고, 도 5의 값들을 각 블록에 적용하여 시간에 대한 신뢰도 R(t)의 결과를 도출하였다. 리던던시 설계 대상 품목에 대한 수량은 각각 2개이다.Using BlockSim software, a reliability block diagram applying an active parallel system (redundancy) to the components of A drive was designed, and the values of FIG. 5 were applied to each block to derive the result of reliability R(t) over time. The quantity of redundancy design target items is two each.
능동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 제1 주제어 조립체 및 제2 주제어 조립체에 제1 구동장치 조립체 및 제2 구동장치 조립체가 연결된다.The first drive unit assembly and the second drive unit assembly are connected to the first main control assembly and the second main control assembly according to the redundancy design to which the active parallel design method is applied.
제1 구동장치 조립체 및 제2 구동장치 조립체에 제1 전원 조립체 및 제2 전원 조립체가 연결된다.A first power supply assembly and a second power supply assembly are coupled to the first drive assembly and the second drive assembly.
제1 전원 조립체 및 제2 전원 조립체에 제1 모체반 조립체가 연결된다.The first mother half assembly is connected to the first power source assembly and the second power source assembly.
제1 모체반 조립체에 제1 전원연결기 조립체가 연결된다.The first power connector assembly is connected to the first mother board assembly.
제1 전원연결기 조립체에 제1 커플러 조립체가 연결된다.The first coupler assembly is connected to the first power connector assembly.
제1 커플러 조립체에 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체가 연결된다.A first electromagnetic interference filter assembly and a second electromagnetic interference filter assembly are connected to the first coupler assembly.
제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체에 제1 하우징 조립체가 연결된다.The first housing assembly is connected to the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly.
분석 결과 A 구동장치의 10년 시점에 예상되는 신뢰도 R(t)는 약 90.98%로 확인되었다.As a result of the analysis, the expected reliability R(t) at the 10-year time point of A drive unit was confirmed to be about 90.98%.
도 9는 본 발명의 실시예들이 처리하는 삼중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.9 is a diagram illustrating a reliability block diagram of a tripled active parallel design scheme addressed by embodiments of the present invention.
BlockSim 소프트웨어를 활용하여 A 구동장치의 구성품들을 능동 병렬 시스템(삼중화)을 적용한 신뢰성 블록 다이어그램을 설계하고, 도 5의 값들을 각 블록에 적용하여 시간에 대한 신뢰도 R(t)의 결과를 도출하였다. 리던던시 설계 대상 품목에 대한 수량은 각각 3개이다.BlockSim software was used to design a reliability block diagram applying an active parallel system (tripleization) to the components of the drive unit A, and the results of reliability R(t) over time were derived by applying the values in FIG. 5 to each block. . The number of items to be designed for redundancy is 3 each.
능동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체에 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체가 연결된다.According to the triple redundancy design to which the active parallel design method is applied, the first drive unit assembly, the second drive unit assembly, and the third drive unit assembly are connected to the first main control assembly, the second main control assembly, and the third main control assembly.
제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체에 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체가 연결된다.The first power source assembly, the second power source assembly, and the third power source assembly are connected to the first drive device assembly, the second drive device assembly, and the third drive device assembly.
제1 전원 조립체, 제2 전원 조립체, 및 제3 전원 조립체에 제1 모체반 조립체가 연결된다.The first mother board assembly is connected to the first power source assembly, the second power source assembly, and the third power source assembly.
제1 모체반 조립체에 제1 전원연결기 조립체가 연결된다.The first power connector assembly is connected to the first mother board assembly.
제1 전원연결기 조립체에 제1 커플러 조립체가 연결된다.The first coupler assembly is connected to the first power connector assembly.
제1 커플러 조립체에 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체가 연결된다.A first electromagnetic interference filter assembly, a second electromagnetic interference filter assembly, and a third electromagnetic interference filter assembly are connected to the first coupler assembly.
제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체에 제1 하우징 조립체가 연결된다.The first housing assembly is connected to the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly.
분석 결과 A 구동장치의 10년 시점에 예상되는 신뢰도 R(t)는 약 95.21%로 확인되었다.As a result of the analysis, the expected reliability R(t) at the 10-year time point of A drive unit was confirmed to be about 95.21%.
도 10은 본 발명의 실시예들이 처리하는 이중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.10 is a diagram illustrating a reliability block diagram of a redundant passive parallel design scheme handled by embodiments of the present invention.
BlockSim 소프트웨어를 활용하여 A 구동장치의 구성품들을 수동 병렬 시스템(이중화)을 적용한 신뢰성 블록 다이어그램을 설계하고, 도 5의 값들을 각 블록에 적용하여 시간에 대한 신뢰도 R(t)의 결과를 도출하였다. 리던던시 설계 대상 품목에 대한 수량은 각각 2개이다.Using BlockSim software, a reliability block diagram applying a passive parallel system (redundancy) to the components of A drive was designed, and the values of FIG. 5 were applied to each block to derive the result of reliability R(t) over time. The quantity of redundancy design target items is two each.
수동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 제1 주제어 조립체 및 제2 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 제1 구동장치 조립체 및 제2 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결된다.According to the redundancy design to which the passive parallel design method is applied, the main control assembly selected by the first switch in the main control assembly group consisting of the first main control assembly and the second main control assembly is composed of a first driving unit assembly and a second driving unit assembly. The drive assembly selected by the second switch in the assembly group is connected.
제1 구동장치 조립체 및 제2 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체에 제1 전원 조립체 및 제2 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결된다.A power source selected by a third switch in a power assembly group composed of a first power supply assembly and a second power supply assembly to a drive assembly selected by a second switch in a drive assembly group composed of a first drive assembly and a second drive assembly assembly is connected.
제1 전원 조립체 및 제2 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체에 제1 모체반 조립체가 연결된다.The first mother half assembly is connected to a power source assembly selected by a third switch from a power source assembly group composed of a first power source assembly and a second power source assembly.
제1 모체반 조립체에 제1 전원연결기 조립체가 연결된다.The first power connector assembly is connected to the first mother board assembly.
제1 전원연결기 조립체에 제1 커플러 조립체가 연결된다.The first coupler assembly is connected to the first power connector assembly.
제1 커플러 조립체에 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결된다.The electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly is connected to the first coupler assembly.
제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 제1 하우징 조립체가 연결된다.The first housing assembly is connected to the electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly.
제1 스위치 내지 제4 스위치는 프로세서에 의해 제어될 수 있다.The first to fourth switches may be controlled by a processor.
분석 결과 A 구동장치의 10년 시점에 예상되는 신뢰도 R(t)는 약 93.32%로 확인되었다.As a result of the analysis, the expected reliability R(t) at the 10-year time point of A drive unit was confirmed to be about 93.32%.
도 11은 본 발명의 실시예들이 처리하는 삼중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램을 예시한 도면이다.11 is a diagram illustrating a reliability block diagram of a tripled passive parallel design scheme handled by embodiments of the present invention.
BlockSim 소프트웨어를 활용하여 A 구동장치의 구성품들을 수동 병렬 시스템(삼중화)을 적용한 신뢰성 블록 다이어그램을 설계하고, 도 5의 값들을 각 블록에 적용하여 시간에 대한 신뢰도 R(t)의 결과를 도출하였다. 리던던시 설계 대상 품목에 대한 수량은 각각 3개이다.BlockSim software was used to design a reliability block diagram applying a passive parallel system (tripleization) to the components of the drive unit A, and the results of reliability R(t) over time were derived by applying the values in FIG. 5 to each block. . The number of items to be designed for redundancy is 3 each.
수동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결된다.According to the triple redundancy design to which the passive parallel design method is applied, the first drive unit assembly, the second main control assembly selected by the first switch from the main control assembly group consisting of the first main control assembly, the second main control assembly, and the third main control assembly The drive assembly selected by the second switch in the drive assembly group consisting of the drive assembly and the third drive assembly is connected.
제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체로 구성된 상기 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체에 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결된다.The first power supply assembly, the second power supply assembly, and the third power supply assembly are assigned to the drive assembly selected by the second switch in the drive assembly group consisting of the first drive assembly, the second drive assembly, and the third drive assembly. A power assembly selected by the third switch in the power assembly group consisting of is connected.
제1 전원 조립체, 제2 전원 조립체, 및 제3 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체에 제1 모체반 조립체가 연결된다.The first mother half assembly is connected to a power source assembly selected by a third switch from a power source assembly group composed of a first power source assembly, a second power source assembly, and a third power source assembly.
제1 모체반 조립체에 제1 전원연결기 조립체가 연결된다.The first power connector assembly is connected to the first mother board assembly.
제1 전원연결기 조립체에 제1 커플러 조립체가 연결된다.The first coupler assembly is connected to the first power connector assembly.
제1 커플러 조립체에 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결된다.An electromagnetic interference filter assembly selected by a fourth switch from an electromagnetic interference filter assembly group consisting of a first electromagnetic interference filter assembly, a second electromagnetic interference filter assembly, and a third electromagnetic interference filter assembly is connected to the first coupler assembly.
제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 제1 하우징 조립체가 연결된다.The first housing assembly is connected to the electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly.
제1 스위치 내지 제4 스위치는 프로세서에 의해 제어될 수 있다.The first to fourth switches may be controlled by a processor.
분석 결과 A 구동장치의 10년 시점에 예상되는 신뢰도 R(t)는 약 95.81%로 확인되었다.As a result of the analysis, the expected reliability R(t) at the 10-year time point of A drive unit was confirmed to be about 95.81%.
도 12 및 도 13은 본 발명의 실시예들이 처리하는 설계 방식에 따라 10년에 예상되는 신뢰도를 예시한 도면이다.12 and 13 are diagrams illustrating the expected reliability in 10 years according to the design method handled by the embodiments of the present invention.
도 12의 (a)는 도 7의 직렬 설계 방식의 신뢰성 블록 다이어그램에서 도출한 10년 동안 신뢰도 R(t)을 나타낸다.12(a) shows the reliability R(t) for 10 years derived from the reliability block diagram of the series design scheme of FIG. 7 .
도 12의 (b)는 도 7의 이중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램에서 도출한 10년 동안 신뢰도 R(t)을 나타낸다.12(b) shows the reliability R(t) for 10 years derived from the reliability block diagram of the redundant active parallel design scheme of FIG. 7 .
도 12의 (c)는 도 7의 삼중화된 능동 병렬 설계 방식의 신뢰성 블록 다이어그램에서 도출한 10년 동안 신뢰도 R(t)을 나타낸다.FIG. 12(c) shows reliability R(t) for 10 years derived from the reliability block diagram of the triplexed active parallel design scheme of FIG. 7 .
도 12의 (d)는 도 7의 이중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램에서 도출한 10년 동안 신뢰도 R(t)을 나타낸다.12(d) shows the reliability R(t) for 10 years derived from the reliability block diagram of the redundant passive parallel design method of FIG. 7 .
도 12의 (e)는 도 7의 삼중화된 수동 병렬 설계 방식의 신뢰성 블록 다이어그램에서 도출한 10년 동안 신뢰도 R(t)을 나타낸다.12(e) shows the reliability R(t) for 10 years derived from the reliability block diagram of the triplexed passive parallel design method of FIG. 7 .
도 7 내지 도 11에 도시된 직렬 시스템, 능동 병렬 시스템 및 수동 병렬 시스템의 이중화, 삼중화에 대한 결과를 종합하면, 직렬 설계 적용시에는 10년 동안 신뢰도 R(t)가 약 63%로 신뢰도 목표 값을 만족하지 못하지만, 다른 4가지 경우의 리던던시 설계 기법을 적용하면 신뢰도 R(t)가 90% 이상을 유지할 수 있음을 확인할 수 있다.Summarizing the results of duplication and tripling of the series system, active parallel system and passive parallel system shown in FIGS. 7 to 11, when applying the series design, the reliability R(t) for 10 years is about 63%, which is the reliability target. Although the value is not satisfied, it can be confirmed that the reliability R(t) can be maintained above 90% by applying the redundancy design technique in the other 4 cases.
도 14는 본 발명의 실시예들이 산출한 설계 대안의 우선 순위를 예시한 도면이다.14 is a diagram illustrating priorities of design alternatives calculated by embodiments of the present invention.
신뢰도 목표 값에 만족한 경우 실제 설계에 적용한다. 설계 복잡성 및 비용을 고려하여 리던던시 설계 우선 순위를 산출할 수 있다. 비용 측면의 우선 순위는 능동 병렬 시스템(이중화), 수동 병렬 시스템(이중화), 능동 병렬 시스템(삼중화), 수동 병렬 시스템(삼중화) 순서이며, 설계복잡도 우선 순위는 능동 병렬 시스템(이중화), 능동 병렬 시스템(삼중화), 수동 병렬 시스템(이중화), 수동 병렬 시스템(삼중화) 순서이다. If the reliability target value is satisfied, it is applied to the actual design. Redundancy design priorities can be calculated by considering design complexity and cost. The order of priority in terms of cost is active parallel system (redundancy), passive parallel system (redundancy), active parallel system (tripleization), passive parallel system (triplex), and design complexity priority is active parallel system (redundancy), The order is active parallel system (triple), passive parallel system (redundancy), and passive parallel system (triple).
비용 및 설계 복잡성 순을 고려할 때, 능동 병렬 시스템(이중화) 설계를 적용하는 것이 가장 최적인 설계 대안으로 적용 가능하다.Considering the order of cost and design complexity, applying an active parallel system (redundant) design is applicable as the most optimal design alternative.
본 발명에 따르면, 리던던시 기법을 활용하여 신뢰성 설계 대안 분석을 수행할 수 있고, 리던던시 기법을 활용한 신뢰성 설계 대안 분석 절차를 준용하면 최적의 리던던시 설계 대안 분석이 가능하고, 사업관리 측면에서 일정 및 비용 절감 향상을 이룰 수 있으며 안정적인 신뢰성 업무를 수행할 수 있다.According to the present invention, it is possible to analyze reliability design alternatives using redundancy techniques, and if the procedure for analyzing reliability design alternatives using redundancy techniques is applied, it is possible to analyze optimal redundancy design alternatives, and schedule and cost in terms of project management. Savings can be improved and stable reliability work can be performed.
각 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.Each device may be implemented in a logic circuit by hardware, firmware, software, or a combination thereof, or may be implemented using a general-purpose or special-purpose computer. The device may be implemented using a hardwired device, a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like. In addition, the device may be implemented as a System on Chip (SoC) including one or more processors and controllers.
각 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스 또는 서버에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스 또는 서버는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.Each device may be mounted in the form of software, hardware, or a combination thereof in a computing device or server equipped with hardware elements. A computing device or server includes all or part of a communication device such as a communication modem for communicating with various devices or wired/wireless communication networks, a memory for storing data for executing a program, and a microprocessor for executing calculations and commands by executing a program. It can mean a variety of devices, including
도 3 및 도 4에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 3 및 도 4에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.In FIGS. 3 and 4, it is described that each process is sequentially executed, but this is merely an example, and a person skilled in the art will refer to FIGS. 3 and 4 without departing from the essential characteristics of the embodiment of the present invention. Various modifications and variations may be applied by changing the order described, executing one or more processes in parallel, or adding another process.
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.Operations according to the present embodiments may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer readable medium. Computer readable medium refers to any medium that participates in providing instructions to a processor for execution. A computer readable medium may include program instructions, data files, data structures, or combinations thereof. For example, there may be a magnetic medium, an optical recording medium, a memory, and the like. The computer program may be distributed over networked computer systems so that computer readable codes are stored and executed in a distributed manner. Functional programs, codes, and code segments for implementing this embodiment may be easily inferred by programmers in the art to which this embodiment belongs.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.These embodiments are for explaining the technical idea of this embodiment, and the scope of the technical idea of this embodiment is not limited by these embodiments. The scope of protection of this embodiment should be construed according to the claims below, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of rights of this embodiment.
Claims (13)
신뢰도의 목표 값을 설정하는 단계;
분석 대상 품목의 운용 조건을 분석하는 단계;
상기 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하는 단계;
상기 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하는 단계;
상기 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고 상기 제2 신뢰성 블록 다이어그램의 우선 순위를 출력하는 단계를 포함하는 신뢰성 설계 방법.In the reliability design method by the reliability design device,
setting a target value for reliability;
Analyzing operating conditions of the analysis target item;
predicting the reliability of the analysis target item by applying a first reliability block diagram in the operating condition;
selecting a target item for redundancy design with respect to the analysis target item;
and predicting the reliability of the analysis target item by applying a second reliability block diagram based on the redundancy design and outputting a priority of the second reliability block diagram.
상기 리던던시 설계의 대상 품목을 선정하는 단계는,
상기 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정하는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 1,
In the step of selecting the target item for the redundancy design,
Reliability design method characterized in that the target item of the redundancy design is selected based on the risk of failure and whether or not to perform the mission.
상기 우선 순위를 출력하는 단계는,
상기 우선 순위를 설계 복잡도 및 비용을 기준으로 선정하는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 1,
In the step of outputting the priority,
Reliability design method characterized in that the priorities are selected based on design complexity and cost.
상기 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고,
상기 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용하는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 1,
Applying a serial design method to the first reliability block diagram;
Reliability design method characterized by applying an active parallel design method and a passive parallel design method to the second reliability block diagram.
상기 분석 대상 품목은 제1 주제어 조립체, 제1 구동장치 조립체, 제1 전원 조립체, 제1 모체반 조립체, 제1 전원연결기 조립체, 제1 커플러 조립체, 제1 전자기간섭 필터 조립체, 제1 하우징 조립체를 갖고,
상기 직렬 설계 방식에 따라 상기 제1 주제어 조립체에 상기 제1 구동장치 조립체가 연결되고,
상기 제1 구동장치 조립체에 상기 제1 전원 조립체가 연결되고,
상기 제1 전원 조립체에 상기 제1 모체반 조립체가 연결되고,
상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고,
상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고,
상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체가 연결되고,
상기 제1 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결되는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 4,
The items to be analyzed include a first main control assembly, a first drive unit assembly, a first power supply assembly, a first mother board assembly, a first power connector assembly, a first coupler assembly, a first electromagnetic interference filter assembly, and a first housing assembly. Have,
The first driving device assembly is connected to the first main control assembly according to the serial design method,
The first power source assembly is connected to the first drive assembly,
The first mother half assembly is connected to the first power source assembly,
The first power connector assembly is connected to the first mother half assembly,
The first coupler assembly is connected to the first power connector assembly,
The first electromagnetic interference filter assembly is connected to the first coupler assembly,
Reliability design method, characterized in that the first housing assembly is connected to the first electromagnetic interference filter assembly.
상기 능동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 상기 제1 주제어 조립체 및 제2 주제어 조립체에 상기 제1 구동장치 조립체 및 제2 구동장치 조립체가 연결되고,
상기 제1 구동장치 조립체 및 상기 제2 구동장치 조립체에 상기 제1 전원 조립체 및 제2 전원 조립체가 연결되고,
상기 제1 전원 조립체 및 상기 제2 전원 조립체에 상기 제1 모체반 조립체가 연결되고,
상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고,
상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고,
상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체가 연결되고,
상기 제1 전자기간섭 필터 조립체 및 상기 제2 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결되는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 5,
The first drive unit assembly and the second drive unit assembly are connected to the first main control assembly and the second main control assembly according to the redundancy design to which the active parallel design method is applied,
The first power source assembly and the second power source assembly are connected to the first drive device assembly and the second drive device assembly,
The first mother-and-half assembly is connected to the first power source assembly and the second power source assembly;
The first power connector assembly is connected to the first mother half assembly,
The first coupler assembly is connected to the first power connector assembly,
The first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly are connected to the first coupler assembly,
The reliability design method, characterized in that the first housing assembly is connected to the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly.
상기 능동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 상기 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체에 상기 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체가 연결되고,
상기 제1 구동장치 조립체, 상기 제2 구동장치 조립체, 및 상기 제3 구동장치 조립체에 상기 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체가 연결되고,
상기 제1 전원 조립체, 상기 제2 전원 조립체, 및 상기 제3 전원 조립체에 상기 제1 모체반 조립체가 연결되고,
상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고,
상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고,
상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체가 연결되고,
상기 제1 전자기간섭 필터 조립체, 상기 제2 전자기간섭 필터 조립체, 및 상기 제3 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결되는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 5,
According to the triple redundancy design to which the active parallel design method is applied, the first driving unit assembly, the second driving unit assembly, and the third driving unit assembly are provided in the first main control assembly, the second main control assembly, and the third main control assembly. being connected,
The first power source assembly, the second power source assembly, and the third power source assembly are connected to the first drive device assembly, the second drive device assembly, and the third drive device assembly,
The first mother-and-half assembly is connected to the first power source assembly, the second power source assembly, and the third power source assembly;
The first power connector assembly is connected to the first mother half assembly,
The first coupler assembly is connected to the first power connector assembly,
The first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly are connected to the first coupler assembly,
The reliability design method, characterized in that the first housing assembly is connected to the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly.
상기 수동 병렬 설계 방식이 적용된 이중화 리던던시 설계에 따라 상기 제1 주제어 조립체 및 제2 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 상기 제1 구동장치 조립체 및 제2 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결되고,
상기 제1 구동장치 조립체 및 상기 제2 구동장치 조립체로 구성된 상기 구동장치 조립체 그룹에서 상기 제2 스위치에 의해 선택된 구동장치 조립체에 상기 제1 전원 조립체 및 제2 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결되고,
상기 제1 전원 조립체 및 상기 제2 전원 조립체로 구성된 상기 전원 조립체 그룹에서 상기 제3 스위치에 의해 선택된 전원 조립체에 상기 제1 모체반 조립체가 연결되고,
상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고,
상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고,
상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체 및 제2 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결되고,
상기 제1 전자기간섭 필터 조립체 및 상기 제2 전자기간섭 필터 조립체로 구성된 상기 전자기간섭 필터 조립체 그룹에서 상기 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결되는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 5,
According to the redundancy design to which the passive parallel design method is applied, the first drive unit assembly and the second drive unit assembly are assigned to the main control assembly selected by the first switch in the main control assembly group composed of the first main control assembly and the second main control assembly. A drive assembly selected by a second switch in the configured drive assembly group is connected,
In the drive assembly group composed of the first drive assembly and the second drive assembly, a third power source assembly group composed of the first power supply assembly and the second power supply assembly is selected from the drive assembly group selected by the second switch. the power assembly selected by the switch is connected;
the first mother half assembly is connected to a power source assembly selected by the third switch in the power source assembly group composed of the first power source assembly and the second power source assembly;
The first power connector assembly is connected to the first mother half assembly,
The first coupler assembly is connected to the first power connector assembly,
An electromagnetic interference filter assembly selected by a fourth switch in the electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly is connected to the first coupler assembly,
Reliability design, characterized in that the first housing assembly is connected to the electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly and the second electromagnetic interference filter assembly. method.
상기 수동 병렬 설계 방식이 적용된 삼중화 리던던시 설계에 따라 상기 제1 주제어 조립체, 제2 주제어 조립체, 및 제3 주제어 조립체로 구성된 주제어 조립체 그룹에서 제1 스위치에 의해 선택된 주제어 조립체에 상기 제1 구동장치 조립체, 제2 구동장치 조립체, 및 제3 구동장치 조립체로 구성된 구동장치 조립체 그룹에서 제2 스위치에 의해 선택된 구동장치 조립체가 연결되고,
상기 제1 구동장치 조립체, 상기 제2 구동장치 조립체, 및 상기 제3 구동장치 조립체로 구성된 상기 구동장치 조립체 그룹에서 상기 제2 스위치에 의해 선택된 구동장치 조립체에 상기 제1 전원 조립체, 제2 전원 조립체, 제3 전원 조립체로 구성된 전원 조립체 그룹에서 제3 스위치에 의해 선택된 전원 조립체가 연결되고,
상기 제1 전원 조립체, 상기 제2 전원 조립체, 및 상기 제3 전원 조립체로 구성된 상기 전원 조립체 그룹에서 상기 제3 스위치에 의해 선택된 전원 조립체에 상기 제1 모체반 조립체가 연결되고,
상기 제1 모체반 조립체에 상기 제1 전원연결기 조립체가 연결되고,
상기 제1 전원연결기 조립체에 상기 제1 커플러 조립체가 연결되고,
상기 제1 커플러 조립체에 상기 제1 전자기간섭 필터 조립체, 제2 전자기간섭 필터 조립체, 및 제3 전자기간섭 필터 조립체로 구성된 전자기간섭 필터 조립체 그룹에서 제4 스위치에 의해 선택된 전자기간섭 필터 조립체가 연결되고,
상기 제1 전자기간섭 필터 조립체, 상기 제2 전자기간섭 필터 조립체, 및 상기 제3 전자기간섭 필터 조립체로 구성된 상기 전자기간섭 필터 조립체 그룹에서 상기 제4 스위치에 의해 선택된 전자기간섭 필터 조립체에 상기 제1 하우징 조립체가 연결되는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 5,
According to the triple redundancy design to which the passive parallel design method is applied, the first drive unit assembly is assigned to a main control assembly selected by a first switch from a main control assembly group composed of the first main control assembly, the second main control assembly, and the third main control assembly. , the second drive assembly, and the drive assembly selected by the second switch in the drive assembly group consisting of the third drive assembly is connected,
The first power supply assembly and the second power supply assembly are assigned to the drive assembly selected by the second switch in the drive assembly group consisting of the first drive assembly, the second drive assembly, and the third drive assembly. , the power assembly selected by the third switch in the power assembly group consisting of the third power assembly is connected,
the first mother-and-half assembly is connected to a power source assembly selected by the third switch in the power source assembly group composed of the first power source assembly, the second power source assembly, and the third power source assembly;
The first power connector assembly is connected to the first mother half assembly,
The first coupler assembly is connected to the first power connector assembly,
An electromagnetic interference filter assembly selected by a fourth switch from an electromagnetic interference filter assembly group consisting of the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly is connected to the first coupler assembly,
The first housing assembly to the electromagnetic interference filter assembly selected by the fourth switch in the electromagnetic interference filter assembly group composed of the first electromagnetic interference filter assembly, the second electromagnetic interference filter assembly, and the third electromagnetic interference filter assembly. Reliability design method characterized in that is connected.
상기 프로세서는,
신뢰도의 목표 값을 설정하고,
분석 대상 품목의 운용 조건을 분석하고,
상기 운용 조건에서 제1 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고,
상기 분석 대상 품목에 대해서 리던던시 설계의 대상 품목을 선정하고,
상기 리던던시 설계에 기반한 제2 신뢰성 블록 다이어그램을 적용하여 상기 분석 대상 품목에 대한 상기 신뢰도를 예측하고 상기 제2 신뢰성 블록 다이어그램의 우선 순위를 출력하는 것을 특징으로 하는 신뢰성 설계 장치.In the reliability design device including a processor,
the processor,
Set a target value for reliability,
Analyze the operating conditions of the item to be analyzed,
Predicting the reliability of the analysis target item by applying a first reliability block diagram in the operating condition;
Selecting a target item for redundancy design for the analysis target item,
and predicting the reliability of the analysis target item by applying a second reliability block diagram based on the redundancy design and outputting a priority of the second reliability block diagram.
상기 프로세서는,
상기 리던던시 설계의 대상 품목을 고장에 따른 위험도 및 임무 수행 가부를 기준으로 선정하는 것을 특징으로 하는 신뢰성 설계 장치.According to claim 10,
the processor,
Reliability design device, characterized in that for selecting the target item of the redundancy design based on the risk of failure and whether or not to perform the mission.
상기 프로세서는,
상기 우선 순위를 설계 복잡도 및 비용을 기준으로 선정하는 것을 특징으로 하는 신뢰성 설계 장치.According to claim 10,
the processor,
Reliability design apparatus, characterized in that the priorities are selected based on design complexity and cost.
상기 프로세서는,
상기 제1 신뢰성 블록 다이어그램에 직렬 설계 방식을 적용하고,
상기 제2 신뢰성 블록 다이어그램에 능동 병렬 설계 방식 및 수동 병렬 설계 방식을 적용하는 것을 특징으로 하는 신뢰성 설계 방법.According to claim 10,
the processor,
Applying a serial design method to the first reliability block diagram;
Reliability design method characterized by applying an active parallel design method and a passive parallel design method to the second reliability block diagram.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220010841A KR20230114547A (en) | 2022-01-25 | 2022-01-25 | Method and device for designing reliability using redundancy technique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220010841A KR20230114547A (en) | 2022-01-25 | 2022-01-25 | Method and device for designing reliability using redundancy technique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230114547A true KR20230114547A (en) | 2023-08-01 |
Family
ID=87561742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220010841A KR20230114547A (en) | 2022-01-25 | 2022-01-25 | Method and device for designing reliability using redundancy technique |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230114547A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101884907B1 (en) | 2018-01-18 | 2018-08-29 | 엘아이지넥스원 주식회사 | Big Data Analytics Based Reliability Prediction Method |
-
2022
- 2022-01-25 KR KR1020220010841A patent/KR20230114547A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101884907B1 (en) | 2018-01-18 | 2018-08-29 | 엘아이지넥스원 주식회사 | Big Data Analytics Based Reliability Prediction Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chalabi et al. | Optimisation of preventive maintenance grouping strategy for multi-component series systems: Particle swarm based approach | |
| Levitin et al. | Co-optimization of state dependent loading and mission abort policy in heterogeneous warm standby systems | |
| Ruiz-Castro et al. | A multi-state warm standby system with preventive maintenance, loss of units and an indeterminate multiple number of repairpersons | |
| Desforges et al. | A prognostic function for complex systems to support production and maintenance co-operative planning based on an extension of object oriented Bayesian networks | |
| Koutras et al. | Optimization of the dependability and performance measures of a generic model for multi-state deteriorating systems under maintenance | |
| Taleb-Berrouane et al. | Dynamic RAMS analysis using advanced probabilistic approach | |
| Ying et al. | Reliability evaluation of avionics system with imperfect fault coverage and propagated failure mechanisms | |
| US20220036320A1 (en) | Prediction of failure recovery timing in manufacturing process | |
| KR20230114547A (en) | Method and device for designing reliability using redundancy technique | |
| Lanetskii et al. | Developing the model of reliability of a complex technical system of repeated use with a complex operating mode | |
| Ruiz-Castro et al. | Discrete-time Markovian arrival processes to model multi-state complex systems with loss of units and an indeterminate variable number of repairpersons | |
| Maurya et al. | Translation of SysML diagram into mathematical petri net model for quantitative reliability analysis of airbag system | |
| Simeu-Abazi et al. | Monitoring and predictive maintenance: Modeling and analyse of fault latency | |
| Beccuti et al. | Computing optimal repair strategies by means of NdRFT modeling and analysis | |
| Distefano et al. | Dynamic reliability block diagrams: Overview of a methodology | |
| Hamedi et al. | Optimization of preventive maintenance scheduling based on Monte Carlo simulation in processing plants | |
| Horeis et al. | A Reliability Engineering Based Approach to Model Complex and Dynamic Autonomous Systems | |
| Wang | A dynamic fault tree approach for time-dependent logical modeling of autonomous flight systems | |
| Ruin et al. | Modeling framework based on SysML and AltaRica data flow languages for developing models to support complex maintenance program quantification | |
| Bobbio et al. | Comparison of methodologies for the safety and dependability assessment of an industrial programmable logic controller | |
| Gupta et al. | Load sharing repairable system with imperfect coverage in fuzzy environment | |
| Brady | Maintenance reliability analysis for increasing parts availability and reducing operations and maintenance costs | |
| Kang et al. | Safety & security analysis of a manufacturing system using formal verification and attack-simulation | |
| Verma et al. | Reliability of Complex Systems | |
| Dohi et al. | A note on the time to failure of a two-unit parallel redundant system with deterioration on a lattice |