KR20230107104A - 이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩 - Google Patents

이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩 Download PDF

Info

Publication number
KR20230107104A
KR20230107104A KR1020220127268A KR20220127268A KR20230107104A KR 20230107104 A KR20230107104 A KR 20230107104A KR 1020220127268 A KR1020220127268 A KR 1020220127268A KR 20220127268 A KR20220127268 A KR 20220127268A KR 20230107104 A KR20230107104 A KR 20230107104A
Authority
KR
South Korea
Prior art keywords
equation
calculating
codeword
polynomial
bch
Prior art date
Application number
KR1020220127268A
Other languages
English (en)
Inventor
아브너 도르
야론 샤니
아리엘 도브착
아밋 베르만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20230107104A publication Critical patent/KR20230107104A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1525—Determination and particular use of error location polynomials
    • H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩의 방법은 통신 채널을 통해 코드워드 x를 수신하는 단계, 상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고, 아핀 공간(affine space)
Figure pat00847
의 최소 모노톤 베이시스(minimal monotone basis)
Figure pat00848
를 계산하는 단계,
Figure pat00849
는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
Figure pat00850
이고, 매트릭스
Figure pat00851
를 계산하는 단계,
Figure pat00852
는 코드워드 x 내의 위크 비트들의이 세트이고, 구성된 서브매트릭스로부터 기인하는 상기 최소 모노톤 베이시스의 계수들을 이용하여 후보 에러 위치 다항식을 형성하는 단계, 패스트 치엔 검색을 수행하여 상기 후보 에러 위치 다항식을 검증하는 단계, 그리고 상기 후보 에러 위치 다항식에서 찾아진 에러 위치들에서 채널 경판정을 뒤집는 단계를 포함한다.

Description

이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩{BCH FAST SOFT DECODING BEYOND THE (D-1)/2 BOUND}
본 기재의 실시 예들은 BCH(Bose-Chaudhuri-Hocquenghem) 및 소프트-BCH(SBCH) 코드들의 로(raw) 비트 에러율(BER)(Bit Error Rate) 커버리지를 개선하는, 에러 패턴들에서 매우 높은 확률로 발생하는 (d-1)/2 해밍 거리(hamming distance)를 넘어선 r 에러들을 갖는 BCH 코드들을 결정론적으로(deterministically) 디코딩하기 위한 알고리즘들에 관한 것이다.
체이스(Chase)로 인해 널리 알려지고 그리고 광범위하게 사용되는 BCH 소프트 디코딩 스킴은 위크(weak) 비트들을 랜덤으로 플립(flip)하고 그리고 플립 당 완전(full) 경판정(HD)(hard decision) BCH 디코딩을 수행함으로써, BCH 코드들을 결정론적으로 디코드 한다. 다른 종래의 패스트 체이스(fast Chase) 디코더들은 반복 당 부분 디코딩을 사용하지만, 이 디코더들은 에러 더 적은 범위의 에러 패턴들을 커버한다. Wu, et al.,의 패스트 체이스는 전통적인 HD BCH 디코더들을 넘어선 발전을 제안한 체이스 소프트 디코딩(soft decoding)과 비교하여 소프트 디코딩 능력(capability)을 증가시켰다. 그러나, 종래의 알고리즘들은 전체 에러-위치-다항식(ELP)(Error-Location-Polynomial)-타입 다항식들을 처리함으로써 근본적으로 반복 당 t+r 연산들을 필요로 하고, 그리고 에러들인 위크 비트들이 r+1 이상일 때에만 디코드할 수 있다.
본 기재의 목적은 반복 당 감소된 연산들을 필요로 하고, 그리고 감소된 복잡도를 갖는 에러 정정 알고리즘, 장치 및 방법을 제공하는 데에 있다.
본 기재의 실시 예들은 방법들을 제공하며, 방법들은: (1) (t+r)-키-방정식들의 선형 공간 솔루션들에 대한 디멘젼 바운드를 찾고 그리고 증명하는 것; (2) 코어 프로세싱의 키-방정식들의 r-사이즈 선형 베이시스에 링크된 작은 평가 세트로의 절감; (3) 반복들 사이의 거대한 연산 공유; 그리고 (4) 연관된 선형 방정식들의 솔루션을 지배하는 조합 순서를 제공한다. 본 기재의 실시 예들은 위크 비트들의 세트에 더 많은 에러들이 있을 때에 복잡도 절감을 제공한다. 본 기재의 실시 예들은 Wu의 알고리즘을 넘어선 소프트 디코딩 능력을 더 제공한다.
본 기재의 실시 예들에 따른 알고리즘은 베이시스의 평가 세트로부터 ELP-타입 다항식들로 통과함으로써 반복 당 r 연산들을 사용하고, 에러들인 위크 비트들의 수가 r-1 이상일 때 디코드할 수 있고, 그리고 위크 비트들 내의 에러들의 수가 증가함에 따라 복잡도의 실질적인 절감을 제공한다. 본 기재의 실시 예에 따른 설계는 에러들인 위크 비트들의 수가 r+1 이상일 때에 그리고
Figure pat00001
일 때에 언제나, 또한 에러들인 위크 비트들의 수가 r-1 이상이고 그리고
Figure pat00002
인 때에 언제나 디코딩을 가능하게 하고, 여기에서 w는 위크 비트들의 수이고, c>0이고, 그리고 C>0은 복잡도 예산(complexity budget)이다.
본 기재의 실시 예에 따르면, BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩의 컴퓨터로 구현된 방법이 제공되고,방법은 통신 채널을 통해 코드워드 x를 수신하는 단계; 상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고, 아핀 공간(affine space)
Figure pat00003
의 최소 모노톤 베이시스(minimal monotone basis)
Figure pat00004
를 계산하는 단계;
Figure pat00005
는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
Figure pat00006
이고, 매트릭스
Figure pat00007
를 계산하는 단계;
Figure pat00008
는 코드워드 x 내의 위크 비트들의 세트이고, 메모리로부터 세트 W''=R(W')를 가져옴으로써 모든 서브 세트
Figure pat00009
를 처리하고,
Figure pat00010
에 하나의 행을 추가하고 그리고
Figure pat00011
에 대해 가우시안 제거 연산들을 수행함으로써
Figure pat00012
를 계산하는 단계; 그리고
Figure pat00013
의 첫 r' 열들이 시스티매틱(systematic) 매트릭스의 트랜스포즈(transpose)이고 그리고
Figure pat00014
일 때에 다음 동작들을 수행하는 단계를 포함하고, 1≤r≤r'이고, 다음 동작들은:
Figure pat00015
를 계산하는 단계;
Figure pat00016
는
Figure pat00017
의 도함수이고,
Figure pat00018
를 계산하여
Figure pat00019
로부터 공제하는 단계;
Figure pat00020
이고, u(x)는 F* 내의 스칼라이고,
Figure pat00021
일 때에,
Figure pat00022
가 되도록 모든
Figure pat00023
의 세트 L에 쌍
Figure pat00024
을 더하는 단계; 그리고 상기 세트 L을 출력하는 단계를 포함한다.
본 기재의 추가적인 실시 예에 따르면, 상기
Figure pat00025
에 더해지는 상기 하나의 행은 상기 코드워드 x 내의 임의의 홀수-제곱 다항식이다.
본 기재의 추가적인 실시 예에 따르면, 방법은 상기 세트 L 내의 계수들로부터 상기 에러 위치 다항식을 생성하고 그리고 상기 수신된 코드워드 x에서 찾아진 에러 위치들에서 채널 경판정을 뒤집는 단계를 더 포함한다.
본 기재의 추가적인 실시 예에 따르면, 상기
Figure pat00026
의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈일 때,
Figure pat00027
는 고유하고, 그리고 모든
Figure pat00028
에 대해
Figure pat00029
이다.
본 기재의 추가적인 실시 예에 따르면, 방법은 deg(u(x))≥1일 때에, W'의 프로세싱을 종료하는 단계를 더 포함한다.
본 기재의 추가적인 실시 예에 따르면, 방법은 상기
Figure pat00030
의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈가 아니거나
Figure pat00031
일 때에, W'의 프로세싱을 종료하는 단계를 더 포함한다.
본 기재의 추가적인 실시 예에 따르면, 방법은
Figure pat00032
를 계산하기 전에,
Figure pat00033
이도록 모든
Figure pat00034
에 대해 쌍
Figure pat00035
을 계산하는 단계를 더 포함하고,
Figure pat00036
는 W1 내의 모든
Figure pat00037
에 대해
Figure pat00038
이게 하는 고유한 다항식이다.
본 기재의 추가적인 실시 예에 따르면, 방법은 W1 내의 임의의
Figure pat00039
에 대해
Figure pat00040
일 때에, W'의 프로세싱을 종료하는 단계를 더 포함한다.
본 기재의 실시 예에 따르면, 컴퓨터로 독출 가능하고, 상기 컴퓨터에 의해 실행되어 BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩을 위한 방법 단계들을 수행하는 명령어들의 프로그램을 실재하게 실장하는 비-일시적인 프로그램 스토리지 장치가 제공된다. 상기 방법 단계들은: 통신 채널을 통해 코드워드 x를 수신하는 단계; 상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고, 아핀 공간(affine space)
Figure pat00041
의 최소 모노톤 베이시스(minimal monotone basis)
Figure pat00042
를 계산하는 단계;
Figure pat00043
는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
Figure pat00044
이고, 매트릭스
Figure pat00045
를 계산하는 단계;
Figure pat00046
는 코드워드 x 내의 위크 비트들의이 세트이고, 마지막 열이 다른 열들의 선형 조합이도록, A의 서브세트들의 r+1 행들의 서브 매트릭스들로부터 r+1 행들의 서브매트릭스들을 구성하는 단계; 상기 구성된 서브매트릭스로부터 기인하는 상기 최소 모노톤 베이시스의 계수들을 이용하여 후보 에러 위치 다항식을 형성하는 단계; 패스트 치엔 검색을 수행하는 단계; 상기 후보 에러 위치 다항식이 검증되고, 그리고 상기 후보 에러 위치 다항식에서 찾아진 에러 위치들에서 채널 경판정을 뒤집고 디코딩된 코드워드 x를 반환하는 단계를 포함한다.
본 기재의 추가적인 실시 예에 따르면, 상기 마지막 열이 다른 열들의 선형 조합이도록, A의 서브세트들의 r+1 행들의 서브 매트릭스들로부터 r+1 행들의 서브매트릭스들을 구성하는 단계는: 메모리로부터 세트 W''=R(W')를 가져옴으로써 모든 서브 세트
Figure pat00047
를 처리하고,
Figure pat00048
에 하나의 행을 추가하고 그리고
Figure pat00049
에 대해 가우시안 제거 연산들을 수행함으로써
Figure pat00050
를 계산하는 단계; R(W')는 W' 내의 비트들의 신뢰성 확률들이고, 그리고
Figure pat00051
의 첫 r' 열들이 시스티매틱(systematic) 매트릭스의 트랜스포즈(transpose)이고 그리고
Figure pat00052
일 때에 다음 동작들을 수행하는 단계를 포함하고, 1≤r≤r'이고, 다음 동작들은:
Figure pat00053
를 계산하는 단계;
Figure pat00054
는
Figure pat00055
의 도함수이고,
Figure pat00056
를 계산하여
Figure pat00057
로부터 공제하는 단계;
Figure pat00058
이고, u(x)는 F* 내의 스칼라이고,
Figure pat00059
일 때에,
Figure pat00060
가 되도록 모든
Figure pat00061
의 세트 L에 쌍
Figure pat00062
을 더하는 단계; 그리고 상기 세트 L을 출력하는 단계를 포함한다.
본 기재의 실시 예에 따르면, 컴퓨터 메모리-기반 제품이 제공된다. 컴퓨터 메모리-기반 제품은 메모리; 그리고 컴퓨터에 의해 실행되어 BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩을 위한 방법 단계들을 수행하는 명령어들의 프로그램을 실재하게 실장하는 디지털 회로를 포함한다.
본 기재의 추가적인 실시 예에 따르면, 상기 메모리는 솔리드-스테이트 드라이브, 유니버설 플래시 스토리지, 또는 DRAM의 적어도 하나이다.
본 기재의 실시 예들에 따르면, 반복 당 감소된 연산들을 필요로 하고, 그리고 감소된 복잡도를 갖는 에러 정정 알고리즘, 장치 및 방법이 제공된다.
도 1은 본 기재의 실시 예에 따른 에러 디코딩 알고리즘의 순서도이다.
도 2는 본 기재의 실시 예에 따른 에러 디코딩 알고리즘을 구현하기 위한 새로운 아키텍처의 블록도이다.
도 3은 본 기재의 실시 예에 따른 에러 디코딩 알고리즘을 구현하기 위한 시스템의 블록도이다.
도입 - 파트 1
m은 1보다 크고(m>1), q는 2^m이고(q=2m), F=GF(q)이고, d는 BCH 코드의 최소 거리이고, t=(d-1)/2이고, 그리고 a는 F의 원시 요소들(primitive elements)인 것을 가정한다.
Figure pat00063
은 BCH 코드 길이이고, 그리고 k=n-2t은 코드 디멘젼(dimension)이다. 평가 세트(evaluation set)가
Figure pat00064
이고, 그리고 패리티 체크 매트릭스가
Figure pat00065
이고, 그리고 1≤i≤2t, 1≤j≤n인 BCH 코드를 가정한다.
코드워드
Figure pat00066
가 전송되고, 그리고 워드
Figure pat00067
가 수신된다. 에러 워드는
Figure pat00068
이고, 그리고
Figure pat00069
는 에러 위치들의 세트이며 eu=1이다. 디코더는
Figure pat00070
내의 벡터인 표준 BCH 신드롬
Figure pat00071
를 계산한다. 신드롬 다항식은 수학식 1과 같다.
Figure pat00072
수신기는 처음에 치엔(Chien) 검색과 조합된 표준 BM(Berlekamp-Massey) 으로 디코드를 시도한다. 이것이 실패하면, 수신기는 본 기재의 실시 예에 따른 제안된 패스트 소프트 디코딩을 진행한다. BM을 실패하는 것은 수신된 워드가 몇몇 r≥1에 대해 τ=t+r 에러들을 가짐을 의미한다. 에러 위치들의 세트는
Figure pat00073
에 의해 나타내어지며, E0는 디코더에 알려지지 않는다. 다음의 알고리즘은 에러들의 수가 1≤r'≤r인 때에 항상 성공한다. 초기에 소프트 디코딩은 W⊆A의 위크 비드들을 관찰한다. 통상적으로,
Figure pat00074
이다. 에러 위치 다항식(ELP)은 수학식 2로 표현된다.
Figure pat00075
Figure pat00076
를 설정한다. β∈F에 대해,
Figure pat00077
이면 그리고 이 경우에만(iff)(if and only if) β∈E를 유지한다. 다음의 패스트 소프트 디코딩 알고리즘의 작업은 처음에
Figure pat00078
를 찾고 그리고 E를 찾는 것이다. BCH 키(key) 방정식들을 떠올리면, 다음의 아핀(affine) 다항식 공간이 수학식 3 및 수학식 4로 정의된다.
Figure pat00079
Figure pat00080
Figure pat00081
인 것에 의해, dim(U) = dim*(V)≤r인 것, 그리고 수학식 5가 증명되어 왔다.
Figure pat00082
모든
Figure pat00083
에 대해,
Figure pat00084
인 것 또한 유의하여야 한다.
Figure pat00085
인 때에, 실시 예에 따른 알고리즘은 수학식 6의 복잡도(complexity)를 갖는다.
Figure pat00086
W는 예를 들어 로그-우도비들(log-likelihood ratios)에 의해 판단될 수 있으며, 이는 공통적인 케이스일 수 있다. 사실,
Figure pat00087
가 더 클수록, 알고리즘은 더 빨라진다.
도입 - 파트 2
위의 표기에 따라, m≥1, q=2m, F=GF(q)를 설정하고, 그리고 d=2t+1를 코드 최소 거리(code minimal distance)로 정하고, 그리고 t+r(t≥r≥1)을 알고리즘이 정정할 수 있음을 보장하는 에러들의 최대 수로 정한다. 이 섹션(section)은 ECC 및 BCH 맥락의 상세들 없이, V에 대한 기저(basis)를 세우는 상세들 및 수학적 근거들 없이, BCH 소프트 디코딩의 개괄(overview)을 제공한다.
실시 예로서, 펄스 알람(FA)(false alarm)은 ELP(Error Location Polynomial)가 아닌 알고리즘에 의해 체크되는 다항식의 최소 이상의 처리를 의미한다. 구체적으로, FA는 연산적으로 무거운 치엔(Chien) 검색을 불필요하게 활성화하는 것을 포함할 수 있다. 실시 예에 따른 알고리즘은 치엔 검색의 사용을 최소화하고 그리고 FA가 발생할 때의 다른 검증들을 줄이는 빌트인 메커니즘을 가질 수 있다. 구체적으로, 실시 예에 따른 알고리즘은 FA들의 버스트(burst)를 예견하고 그리고 감소된 복잡도로 FA들의 버스트를 검출한다. 이러한 FA들은 위크 비트들(weak bits)에 다중 에러들을 갖는 ELP로부터 유래할 수 있다.
치엔 알고리즘이라 불리는 표준 BCH 소프트 디코딩 알고리즘에서, 각 프로브(probe)는 qХt 프로덕트들(products)에 의해 수행되는 치엔 검색을 필요로 하지만, 실시 예에 따른 알고리즘은 O(r) 프로덕트들을 필요로 하며, 이는 매우 큰 감소이다. 예측되는 낮은 수의 치엔 검색의 증거는 확률 바운드들 1 및 2(PB1, PB2)로 알려진 BCH 확률 바운드들이 기반하며, 이는 펄스 알람 확률이 q-1, 또는
Figure pat00088
(일부 관심 사례들에서 s>1)의 상한을 가짐을 언급한다.
N≥1에 대해,
Figure pat00089
이면
Figure pat00090
는 홀수-제곱(odd-square)이라 불린다. 다음의 개괄에서, 실시 예에 따른 알고리즘의 메인 입력은 랜덤 홀수-제곱 다항식 'b(x)
Figure pat00091
F[x]'이다. 이는 신드롬 다항식의 일반화된 형태이다.
다항식 B(x)는 이진 벡터로 변환될 수 있다. 예를 들어,
Figure pat00092
이면, 이진 벡터는 110101이다.
유클리드 알고리즘(Euclidean algorithm)을 이용한 N 이하의 디그리(degree)의 두 다항식들의 GCD(Greatest Common Divisors)의 연산은 N2 프로덕트들로 수행될 수 있다.
아래에 제시된 알고리즘들의 이론적 정당성은 이 상세한 설명이 후속하는 부록(appendix)에 제공된다.
입력
이 일반적인 설정에서, 알고리즘의 입력은 다음과 같다.
(1) b(x)∈F[x]. 임의의 홀수-제곱 다항식. 이는 이진 코드워드임.
(2) 정수들(t, r, n, m). 여기에서,
Figure pat00093
, n>w≥r+1, 그리고
Figure pat00094
.
(3) 세트들
Figure pat00095
. 여기에서, F*는 유한 필드이고,
Figure pat00096
, 그리고w=|W|.
여기서
Figure pat00097
는 디코딩을 돕는 보조 계산인 코드의 평가 세트를 나타내고, 그리고 W는 아래에서 설명되는 위크 비트들을 나타낸다. 위크 비트들은 정확할 확률이 낮은 비트들이다.
설정, 표기, 프로세싱 원리, 그리고 실행 메모리
0≤r'≤r에 대해, 수학식 7을 정의한다.
Figure pat00098
그리고
Figure pat00099
라 쓰고, 는 위크 비트들의 확률들 및 인덱스들이다.
일반성을 잃지 않고, dim(V)=r이 가정될 수 있다.
모든
Figure pat00101
및 세트 U⊆F에 대해, 수학식 8을 정의한다.
Figure pat00102
1≤r'≤r이다. 고유성 보조 정리(uniqueness lemma)에 의해,
Figure pat00103
이 분리될 수 있으면(separable), 그리고 Z⊆F에 대해 |Z|≥r'이면, Z는
Figure pat00104
에 대한 제로 세트(zero set)이고, 즉
Figure pat00105
이고, 그리고
Figure pat00106
는 Z가 제로 세트인
Figure pat00107
에서 유일한 다항식이다.
정의
Q⊆W에 대해
Figure pat00108
를 정의한다. 수학식 9를 정의한다.
Figure pat00109
Q⊆W에 대해,
Figure pat00110
를 Q*에 속하지 않는 모든 행들(rows)을 누락시킴으로써(omitting) A로부터 획득되는 매트릭스(matrix)로 정의하고,
Figure pat00111
는 행 공간이
Figure pat00112
와 동일하며 세미 시스티매틱(semi systematic) 매트로도 참조되는 고유한 감소된 행 계층(RRE)(Reduced Row Echelon)이다.
B=[I, C]이면, 즉 I는 유닛 매트릭스이고 B는 I 및 C를 하나의 매트릭스로 연결한 것이면, 매트릭스 B는 시스티매틱이라 불린다.
순서 및 프로세싱 원리의 설정
W의 서브셋들은 통상적으로 사전적인 전체 순서 '<', 예를 들어 깊이 우선 순서로 정렬되며, 임의의 W1 및 W2에 대해, W1<W2이고 그리고 W1이 W2보다 먼저 처리되면, W의 서브셋들은
Figure pat00113
이다. 모든 W'⊆W에 대해
Figure pat00114
이도록 매핑 R이 존재하며, 다음을 유지하도록 고유한
Figure pat00115
이 존재하고 그리고
Figure pat00116
이다.
(1) 실행 메모리 . 모든 W'⊆W 및
Figure pat00117
에 대해, W' 전에 저장된 실행 메모리가 처리되고, 실행 메모리는
Figure pat00118
를 포함하고, i∈[j]에 대해
Figure pat00119
이고,
Figure pat00120
이고, 그리고
Figure pat00121
이며, 이는 실행 메모리가 매우 작음을 암시한다.
(2) 연산 공유 .
Figure pat00122
인 모든 W'⊆W에 대해, W'이 처리될 때, 디코더는 처음에
Figure pat00123
를 연산한다. 이는 메모리로부터 행렬
Figure pat00124
를 가져온 후에 수행되고,
Figure pat00125
를 연산하는데 최소한의 델타 가우시안 소거 연산들(delta Gaussian elimination operations)을 수행한다. 이는 W' 당 평균 O(r) 프로덕트들을 갖는다.
출력
실시 예에 따른 알고리즘은 코드워드들의 리스트(list)를 출력하는 리스트 디코더(list decoder)이다. 리스트의 하나의 코드워드는 오리지널 유효(valid) 코드워드이다. 출력은 코드워드들의 어레이인 세트 L이며, 모든
Figure pat00126
에 대해 1≤r'≤r,
Figure pat00127
이고,
Figure pat00128
이고, 그리고
Figure pat00129
이다.
단계들
도 1은 본 기재의 실시 예에 따른 에러 디코딩 알고리즘의 순서도이다. 도면을 참조하면, 실시 예에 따른 알고리즘은 101 단계에서 코드워드 x를 수신함으로써 시작한다.
(i) 102 단계에서, 실시 예에 따른 알고리즘은 우선
Figure pat00130
의 최소 모노톤 베이시스(minimal monotone basis)를 계산하고, 그리고 103 단계에서 위에서 정의된 매트릭스 A를 계산하고, 또한
Figure pat00131
를 계산한다.
V의 최소 모노톤 베이시스 및 매트릭스 A를 계산하기 위한 방법들은 이 분야에 알려져 있다.
(ii) 104 단계에서, 실시 예에 따른 알고리즘은 순서 '<'에 따라,
Figure pat00132
인 모든 세트 W'⊆W를 통과한다.
Figure pat00133
이고 W'⊆W이 처리될 때에, 디코더는 읽기 데이터이고 신뢰성 확률인 W''=R(W')를 실행 메모리로부터 가져오고, 그리고 다항식 벡터 b(x)를 하나의 행으로서
Figure pat00134
에 추가하고 그리고 코드워드를 생성하기 위한 최소 횟수의 가우시안 제거 연산들을 수행함으로써, 베이시스
Figure pat00135
를 계산한다. 105 단계에서,
Figure pat00136
의 첫 r' 열들이 시스티매틱 매트릭스의 트랜스포즈(transpose)이면, 고유한
Figure pat00137
가 존재하면 모든
Figure pat00138
에 대해
Figure pat00139
이라고 디코더에게 알려주는 인스턴트 체크(instant check)가 수행된다. 응답이 긍정적이고 그리고
Figure pat00140
이면 다음의 단계들이 수행되고, 그렇지 않으면 W'의 프로세싱은 109에서 종료되고 세트 L이 출력된다.
(s1) 106 단계에서, 유클리드 알고리즘을 적용하여
Figure pat00141
가 계산된다.
(s2) 107 단계에서, u(x)가 F*내의 스칼라(scalar)이면(즉,
Figure pat00142
가 분리 가능하면),
Figure pat00143
(즉, 치엔 검색)를 계산하고 그리고
Figure pat00144
로부터 이를 공제한다. 그렇지 않으면, W'의 프로세싱은 109에서 종료한다.
(s3) 108 단계에서, u(x)가 스칼라이고 그리고
Figure pat00145
이면, 쌍
Figure pat00146
이 L에 더해진다
위에서 언급된 바와 같이, 이 프로세싱은 종래 기술의 표준 O(r3) 대신 평균 O(r) 프로덕트들을 필요로 한다..
커멘트 및 일부 구별되는 경우의 펄스 알람의 추가적인 감소
(1) (i)에 후속하여, 표준 방법의 t+r' 대신에, 실시 예에 따른 알고리즘에서,
Figure pat00147
에 대한
Figure pat00148
그리고 서브세트 U⊆F, 예를 들어,
Figure pat00149
일 때의 치엔 검색의 계산이 각
Figure pat00150
에 대해 r' 프로덕트들을 필요로 하는 패스트 모드에서 수행된다. 이는
Figure pat00151
이
Figure pat00152
의 선형 조합이라는 사실에서 기인한다.
(2) 아래 부록에 기술된 확률 바운드 2(PB2)에 따르면, BCH 디코딩에서,
Figure pat00153
인 W'⊆W에 대해, ELP가 아니고
Figure pat00154
인
Figure pat00155
가 존재할 확률은
Figure pat00156
에 의해 상한이 제한된다. s=1이면, 알고리즘에서
Figure pat00157
의 프로덕트는 다시 나타나지 않는다.
(3) s=a+1이고, a≥1이고,
Figure pat00158
이고, 그리고
Figure pat00159
인 W'⊆W 및 분리 가능한
Figure pat00160
이 존재하여
Figure pat00161
임을 가정한다. 이러한 이벤트는 그것의 디그리(degree)와 비교하여 V 내의 다항식 당 W 내의 제로들의 오버플로우의 이벤트로 묘사될 수 있다.
(4) (3)의 슈퍼포지션에 따르면, 모든 1≤b≤a에 대해,
Figure pat00162
이고 그리고
Figure pat00163
이고, 임의의 서로 다른
Figure pat00164
를 취하고, 그리고
Figure pat00165
및
Figure pat00166
를 정의한다.
이는 서브세트 W1의 처리의 일부로서, 위의 실시 예에 따른 알고리즘에 의해
Figure pat00167
가 불필요하게 처리될 것임을 견지한다. 이러한 원하지 않는 발생의 가능성은 수학식 10의 사실에 따른다.
Figure pat00168
Figure pat00169
가 ELP가 아닌 (3)의 발생률도 매우 낮지만(위의 (2)를 참조), 이는
Figure pat00170
가 ELP인 때에 때때로 발생할 수 있다. 이는 알고리즘의 입력에 의존한다. (3)이 발생할 때, 몇몇
Figure pat00171
에 대해, 실시 예에서, 디코더는 (3)을 만족하는 최소 r'에 대한 다음 조건 하에, (s1)에 앞서 다음의 (s0)의 예비 단계를 수행할 수 있다.
(s0) 모든
Figure pat00172
그리고 쌍
Figure pat00173
에 대해,
Figure pat00174
이고, W1⊆W이고, 그리고
Figure pat00175
이다.
Figure pat00176
는 고유한 다항식이며,
Figure pat00177
이다. 디코더는 W1에서 모든
Figure pat00178
에 대해
Figure pat00179
를 계산하고, 프로세서는 W1의 프로세싱을 종료한다.
W1 내의 몇몇
Figure pat00180
에 대해
Figure pat00181
이면,
Figure pat00182
는 분리 가능하지 않다. 또한,
Figure pat00183
의 연산은
Figure pat00184
프로덕트들만을 필요로 한다.
개괄
실시 예에 따른 디코딩 시스템이 도 2에 도시된다. 실시 예에 따르면, (n, k, d) BCH 코드워드를
Figure pat00185
로 표시하고,
Figure pat00186
이고, k는 코드 디메젼이고, n은 코드 길이이고, 그리고 d는 BCH 코드 최소 거리(minimal distance)이다. 코드워드는 채널(10)을 통해 독립적이고 동일하게 분포된 천이 확률
Figure pat00187
로 전송되고,
Figure pat00188
이고, 그리고
Figure pat00189
이다. 경판정 디코더(11)는 체널 출력을 수신하고 그리고 코드워드
Figure pat00190
를 디코드한다. 심볼 i의 로그 우도비는 주어진 채널 값
Figure pat00191
를 수학식 11로, 그리고
Figure pat00192
를 채널 경판정으로 나타내며, 수학식 12가 성립한다.
Figure pat00193
Figure pat00194
Figure pat00195
이고,
Figure pat00196
에 대해,
Figure pat00197
이면, 클래식 BCH 디코더는 실패하고, 실시 예에 따른 BCH 소프트 디코더(13)가 적용된다.
실시 예에 따르면, BCH 소프트 디코더 알고리즘의 개괄은 다음과 같다.
입력: z, y
출력:
Figure pat00198
1. 위크 비트들 위치들을 찾기(가장 낮은 우도비):
Figure pat00199
2. t+r 키 방정식에 대한 솔루션은 r 디멘져널 아핀 공간을 형성함.
모노톤 아핀 베이시스를 찾기:
Figure pat00200
높은 확률로, ELP는 이 베이시스의 아핀 조합으로 주어짐.
Figure pat00201
3. 몇몇 계수들
Figure pat00202
을 갖는 ELP 다항식을 0으로 만드는 w 위치들로부터 r+1을 효율적으로 찾음:
a. 솔루션 매트릭스를 계산
Figure pat00203
b. A의 서브세트들의 r+1 행들의 서브 매트릭스들의 모든 조합을 살펴, 마지막 열이 다른 열들의 선형 조합게 하는 r+1 행들의 서브 매트릭스들을 찾음.
이 부분은 아핀 베이시스 b의 계수들 및 r+1 에러 위치들을 수신한다.
이는 알고리즘의 메인 파트이고, 위의 (ii), s1, s2 및 s3 단계들에서 상세히 설명된다.
연산 공유는 각 체크의 복잡도를 O(r3)로부터 O(r)로 줄인다.
c. 결과적인 계수들을 이용하여 후보 ELP를 형성.
4. 패스트 치엔 검색을 수행하여 후보 ELP 및 에러 위치를 검증.
5. 단계 3에서 찾아진 에러 위치들에서 채널 경판정을 뒤집고, 디코드된 워드
Figure pat00204
를 반환.
시스템 구현
본 기재의 실시 예들은 다양한 형태의 하드웨어, 소프트웨어, 펌웨어, 특수 목적 프로세서, 또는 이들의 조합으로 구현될 수 있음이 이해될 것이다. 일 실시 예에서, 본 기재는 ASIC(application-specific integrated circuit) 또는 FPGA(field programmable gate array)로서 하드웨어로 구현될 수 있다. 다른 실시 예에서, 본 기재는 컴퓨터로 판독 가능한 프로그램 저장 장치에 구현된 유형의 응용 프로그램으로서 소프트웨어로 구현될 수 있다. 응용 프로그램은 임의의 적절한 아키텍처를 포함하는 기계로 업로드되고, 기계에 의해 실행될 수 있다.
추가적으로, 본 기재의 실시 예들의 구현은 SSD(solid-state drive), UFS(universal flash storage) 제품들, DRAM 모듈들 등과 같은 임의의 메모리-기반 제품에 사용되거나 통합될 수 있다.
도 3은 본 기재의 실시 예에 따른 에러 디코딩 알고리즘을 구현하기 위한 시스템의 블록도이다. 도 3을 참조하면, 본 기재를 구현하기 위한 컴퓨터 시스템(31)은 중앙 처리부(CPU) 또는 컨트롤러(32), 메모리(33), 그리고 입력/출력(I/O) 인터페이스(34)를 포함할 수 있다. 컴퓨터 시스템(31)은 일반적으로 I/O 인터페이스(34)를 통해 디스플레이(35) 및 마우스와 키보드와 같은 다양한 입력 장치들(36)과 결합된다. 지원 회로들은 캐시, 파워 서플라이, 클럭 회로들, 그리고 통신 버스와 같은 회로들을 포함할 수 있다. 메모리(33)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, 테이브 드라이브 등, 또는 이들의 조합들을 포함할 수 있다. 본 기재는 메모리(33)에 저장되고 그리고 CPU 또는 컨트롤러(32)에 의해 실행되어 신호 소스(38)로부터의 신호를 처리하는 루틴(37)으로 구현될 수 있다. 컴퓨터 시스템(31)은 본 기재의 루틴(37)을 실행할 때에 특수 목적 컴퓨터 시스템이 되는 범용 컴퓨터 시스템이다. 또는, 위에서 기술된 바와 같이, 본 기재의 실시 예들은 CPU 또는 컨트롤러(32)와 신호 통신하여 신호 소스(38)로부터의 신호를 처리하는 ASIC 또는 FPGA(37)로 구현될 수 있다.
컴퓨터 시스템(31)은 또한 운영 체제 및 마이크로 명령어 코드를 포함한다. 여기에 기술된 다양한 프로세스들 및 기능들은 운영 체제에 의해 실행되는 마이크로 명령어 코드의 일부 또는 응용 프로그램의 일부(또는 이들의 조합)일 수 있다. 또한, 추가적인 데이터 스토리지 장치 및 프린팅 장치와 같은 다양한 다른 주변 장치들이 컴퓨터 플랫폼에 연결될 수 있다.
첨부된 도면들에서 개시된 구성 시스템 구성 요소들 및 방법 단계들이 소프트웨어로 구현될 수 있으므로, 시스템 구성 요소들(또는 프로세스 단계들)은 본 기재가 프로그램되는 방식에 의존하여 다를 수 있다. 여기에 제공된 본 기재의 가르침이 주어지면, 연관된 분야에 통상의 기술을 가진 자는 본 기재의 이러한 그리고 유사한 구현들 또는 구성들을 고려할 수 있을 것이다.
부록
1. BCH 키 방정식의 분석 Ⅰ: (D-1)/2의 범위를 넘어, 그리고 디멘젼 균등성(Dimension Equality)
1.1 도입
Figure pat00205
이고, 엠프티 썸(empty sum)은 0이다.
정의 1:
(i) F에 대한 n 디멘져널 벡터 공간 V 및 U⊆V에 대해, v∈V이고 그리고 아핀 공간 v+U의 디멘젼을 n으로 정의하고, 수학식 16이라 한다.
Figure pat00206
(ii) L≥N≥1에 대해,
Figure pat00207
이고, 모든 0≤k≤N에 대해
Figure pat00208
이면, b(x)≤c(x)이다.
보조정리 1.
Figure pat00209
라 하고,
Figure pat00210
이다. K는 모든
Figure pat00211
의 루트들을 포함하는 F의 확장 필드로 가정한다.
Figure pat00212
는 수학식 17로 표현되며,
Figure pat00213
는 서로 다르고, 그리고 r(j)≥1이다.
Figure pat00214
그러면, 수학식 18의 균등성이 성립한다.
Figure pat00215
증명. 라 쓸 수 있고,
Figure pat00217
이다. 다시 말하면, 모든 다항식은 제곱 다항식(square polynomial) 및 다중도(multiplicity) 1의 루트들을 갖는 다항식의 프로덕트로 고유하게 표현될 수 있다. 이는 수학식 19를 견지한다.
Figure pat00218
따라서, 수학식 20이 성립한다.
Figure pat00219
보조정리 2.
Figure pat00220
인
Figure pat00221
및
Figure pat00222
를 가정한다. K는 모든
Figure pat00223
의 루트들을 포함하는 F의 확장 필드로 가정한다.
Figure pat00224
는
Figure pat00225
로 표현되며,
Figure pat00226
는 서로 다르고, 그리고 r(j)≥1이다. 그러면 수학식 21이 성립한다.
Figure pat00227
Figure pat00228
및 b(x)의 디그리(degree)에 대해 어떤 가정도 하지 않으며, s≤N도 가정하지 않는다. 따라서, b(x)=0일 수도 있다. 수학식 21의 (2)가 성립할 때, 수학식 22가 성립한다.
Figure pat00229
증명.
Figure pat00230
이므로,
Figure pat00231
은
Figure pat00232
와 균등하고, 이는 수학식 23과 균등하다.
Figure pat00233
이는 모든 0≤k≤N-1에 대해, 수학식 24와 균등하다.
Figure pat00234
다음의 보조정리는 BCH Berlekamp Massey 알고리즘에서 짝수 반복들을 생력할 수 있게 한다.
보조정리 3.
Figure pat00235
이고,
Figure pat00236
이라 한다. N은 홀수이고, M=(N-1)/2이고,
Figure pat00237
이고,
Figure pat00238
을 만족한다고 가정하고, 그리고 수학식 25를 가정한다.
Figure pat00239
이는
Figure pat00240
내의
Figure pat00241
의 계수가 0임을 견지하고, 그리고 수학식 26을 견지한다.
Figure pat00242
증명. K는 모든
Figure pat00243
의 루트들을 포함하는 F의 확장 필드로 가정한다.
Figure pat00244
를
Figure pat00245
로 표현하고,
Figure pat00246
는 서로 다르고, 그리고 r(j)≥1이다. 보조정리 2에 의해 수학식 27이 성립한다.
Figure pat00247
또한, 수학식 28이 성립한다.
Figure pat00248
이는 모든 0≤k≤N에 대해
Figure pat00249
이게 한다. 따라서, 보조정리 2의 다른 방향에 의해,
Figure pat00250
이다.
Figure pat00251
의 모든 홀수 계수들이 0이므로,
Figure pat00252
내의
Figure pat00253
의 계수들이 0이고, 따라서
Figure pat00254
의 계수들이 0이다.
1.2 정의
정의 2. N≥1에 대해 그리고
Figure pat00255
이고, 모든 0≤k<(N-1)/2에 대해 b(x)가 홀수-제곱이면
Figure pat00256
이다.
정의 3. τ, M, L≥1에 대해,
Figure pat00257
이고, 수학식 29를 정의한다.
Figure pat00258
Figure pat00259
또는
Figure pat00260
임은 명백하다. 위의 보조정리에 의해, 일부 τ에 대해
Figure pat00261
이고 그리고 L≤N이면 b(x)는 홀수-제곱이다.
Figure pat00262
가 엠프티(empty)가 아니고 그리고
Figure pat00263
가
Figure pat00264
의 임의의 요소이면, 수학식 30이 성립한다.
Figure pat00265
수학식 30은
Figure pat00266
일 때에 수학식 31을 암시한다.
Figure pat00267
1.3 디멘젼 바운드 1 및 2
보조정리 4 (디멘젼 바운드 1). τ≥1이고 L>N≥1이고, N 및 L은 짝수이고,
Figure pat00268
은 홀수-제곱이고,
Figure pat00269
이다. 그러면,
Figure pat00270
일 때에, 수학식 32가 성립한다.
Figure pat00271
증명. M≥1에 대해,
Figure pat00272
를 설정한다. 짝수
Figure pat00273
에 대해 수학식 33이 성립한다.
Figure pat00274
s=0에 대해, 짝수 0≤s<L-N이라 하고, M=N+s이고,
Figure pat00275
이고,
Figure pat00276
의 M 계수는 수학식 34이다.
Figure pat00277
따라서
Figure pat00278
이고, 즉
Figure pat00279
(논엠프티(nonempty))은 하나의 추가적인 선형 호모지니어스 방정식에 의해
Figure pat00280
으로부터 획득되는 아핀 공간이다. 이는
Figure pat00281
이게 한다. 다음으로, 앞선 보조정리에 의해,
Figure pat00282
일 때에, 수학식 35가 성립한다.
Figure pat00283
따라서,
Figure pat00284
이다. 따라서,
Figure pat00285
이 보여진다.
결과적으로 보조정리 5가 획득된다.
보조정리 5 (디멘젼 바운드 2). τ≥1이고 L>N≥1이고, N은 짝수이고,
Figure pat00286
은 홀수-제곱이고,
Figure pat00287
이다. 분리 가능한
Figure pat00288
가 존재하여
Figure pat00289
이면, 수학식 36이 성립한다.
Figure pat00290
증명. 이 보조정리는 이전 보조정리 및 수학식 37의 선언으로부터 유래한다.
Figure pat00291
(*)를 증명하기 위해, 임의의
Figure pat00292
를 취하고, K를
Figure pat00293
및
Figure pat00294
의 모든 루트들을 포함하는 F의 확장 필드라 한다. 그러면 수학식 38이 표현될 수 있다.
Figure pat00295
s≤τ이고,
Figure pat00296
는 서로 다르고, r(j)≥1이고, 그리고
Figure pat00297
이고, 그리고 수학식 39가 성립한다.
Figure pat00298
Figure pat00299
는 서로 다르다. A를
Figure pat00300
및
Figure pat00301
의 대칭적 차이로 정의한다(두 세트들의 대칭적 차이는 세트들 중 하나이고 교집합이 아닌 요소들의 세트이다). 보조정리 2에 의해, 모든 0≤k≤L-1에 대해 수학식 40이 성립한다.
Figure pat00302
즉, 모든 0≤k≤L-1에 대해, 수학식 41이 성립한다.
Figure pat00303
Figure pat00304
이므로,
Figure pat00305
이면,
Figure pat00306
방데르몽드 매트릭스(Vandermonde matrix)의 열들의 선형 의존성을 생성하므로 모순된다. 따라서,
Figure pat00307
이며, 따라서
Figure pat00308
이다.
1.4 고유성 보조정리 1 (UL1)
다음의 q조정리는 F가 특성 2(characyeristic 2)를 갖는 사실을 이용한다.
보조정리 6:
Ⅰ. 모든
Figure pat00309
에 대해
Figure pat00310
이다. 그러면 고유한 다항식들
Figure pat00311
이 존재하며,
Figure pat00312
이고,
Figure pat00313
이고, 그리고
Figure pat00314
는 분리 가능하다.
Ⅱ.
Figure pat00315
이고,
Figure pat00316
인 수학식 42를 가정한다.
Figure pat00317
Figure pat00318
이고, 고유한 다항식들
Figure pat00319
이며,
Figure pat00320
이고,
Figure pat00321
이고, 그리고
Figure pat00322
는 분리 가능하다고 한다. 그러면
Figure pat00323
인 수학식 43이 성립한다.
Figure pat00324
Ⅲ. τ, N≥1,
Figure pat00325
를 취하고, 고유한
Figure pat00326
가 존재하며,
Figure pat00327
이고 그리고
Figure pat00328
인 수학식 44를 가정한다.
Figure pat00329
그러면
Figure pat00330
는 분리 가능하다.
증명.
Ⅰ. 몇몇 확장 필드 K에서, 고유한
Figure pat00331
가 존재하며,
Figure pat00332
이고, 그리고
Figure pat00333
이다.
Figure pat00334
이고, gcd는 유클리드 알고리즘에 의해 계산되므로,
Figure pat00335
이고, 따라서
Figure pat00336
및 u(x)는 F[x] 내에 있어야만 한다(확장 링 K[x]뿐만 아니라).
Ⅱ. 이는 수학식 45의 가정에서 기인한다.
Figure pat00337
수학식 45이 양쪽을
Figure pat00338
으로 나누면 수학식 46이 된다.
Figure pat00339
Ⅲ.
Figure pat00340
이고, 고유한 다항식들
Figure pat00341
이며,
Figure pat00342
이고,
Figure pat00343
이고, 그리고
Figure pat00344
는 분리 가능하다고 한다. 그러면
Figure pat00345
인 수학식 47이 성립하고, 그리고 맹백하게
Figure pat00346
이다.
Figure pat00347
따라서, 고유성에 의해 u(x)=1이고 따라서
Figure pat00348
이다. 이는
Figure pat00349
를 분리 가능하게 한다.
1.5 논호모지니어스 선형 방정식들이 기본 규칙
완전성을 위해, 다음의 알려진 사실이 제시된다.
사실. A를 필드 K(임의의 특성을 가진 일반적인 필드)에 대한 MХ(N+1) 매트릭스이고, 그리고 B를 A의 바닥에 v라 불리는 하나의 추가적인 행을 추가함으로써 A로부터 획득되는 K에 대한 (M+1)ХN 매트릭스라 한다. 모든
Figure pat00350
에 대해 수학식 48이 성립하면, v는 A의 행 공간 내에 있다.
Figure pat00351
증명. 수학식 49(호모지니어스 방정식들에 대한 솔루션들의 세트) 및 수학식 50을 가정한다.
Figure pat00352
Figure pat00353
C*은 마지막 열을 제거함으로써 매트릭스 C로부터 획득되는(C가 하나의 행을 포함하는 케이스를 포함하여) 매트릭스이다.
Figure pat00354
이므로 U'=U이다. 이는 몇몇 u에 대해,
Figure pat00355
내의 행 벡터 v*=u*A*를 성립한다. w=v-u*A라 하면, 몇몇
Figure pat00356
에 대해, 수학식 51이 성립한다.
Figure pat00357
w는 B의 행 공간에 있으므로, 모든
Figure pat00358
에 대해 w·x=0이고, 따라서 w=0이며, 이는 v가 A의 행 공간에 있음을 암시한다.
1.6 디멘젼 균등성(Dimension Equality)
보조정리 7 (디멘젼 균등성). τ≥1, L=2τ, 그리고 L≥N≥1이고, N은 짝수이고,
Figure pat00359
는 홀수-제곱이다. 분리 가능한
Figure pat00360
가 존재하여
Figure pat00361
이면, 수학식 52가 성립한다.
Figure pat00362
증명. i≥1에 대해,
Figure pat00363
라 한다. 보조정리 5에 의해,
Figure pat00364
이다.
Figure pat00365
및
Figure pat00366
에 대해
Figure pat00367
이면,
Figure pat00368
를 수학식 53의 경우에만 견지한다.
Figure pat00369
이는 모든 0≤i≤N-1에 대한 i 선형 방정식 수학식 54와 균등하다(j>τ에 대해
Figure pat00370
라 정의함)
Figure pat00371
i 선형 방정식은 N에 독립적이다. 위의 보조정리 3에 의해,
Figure pat00372
이 홀수일 때, 수학식 55가 성립하고, 수학식 55는 수학식 56을 암시한다.
Figure pat00373
Figure pat00374
따라서, 위의 사실에 의해, 형식(formal) 선형 방정식
Figure pat00375
은 F에대한 형식 선형 방정식들
Figure pat00376
(
Figure pat00377
내의 계수들의 벡터로 보여지는)에 선형 종속적이다. 이는 수학식 53을 모든 짝수
Figure pat00378
에 대해 수학식 57과 균등하게 한다.
Figure pat00379
위의 보조정리 5에 의해
Figure pat00380
이고, 즉
Figure pat00381
이다. 따라서, 수학식 57에 N=L을 입력하면,
Figure pat00382
는 τ 미지수들(unknowns)에서 τ 형식 선형 방정식들의 독립적인 세트이다. 따라서, 짝수
Figure pat00383
에 대해,
Figure pat00384
은
Figure pat00385
의 솔루션들의 세트이다. 따라서, 독립적인 선형 방정식들의 수가 (L-N)/2만큼 절감되고, 따라서
Figure pat00386
이다.
이 증명은 또한 아래 고유성 보조정리 2의 대안적인 증명이다.
1.7 디멘젼 균등성과 연관된 예
모든 0≤i≤N-1에 대해
Figure pat00387
이다(모든 j>τ에 대해
Figure pat00388
라 정의함). 따라서, 수학식 58이 성립한다.
Figure pat00389
Figure pat00390
이므로, L1은L0에 선형적으로 의존한다.
1.8 디멘젼 등가성을 BCH의 신드롬 다항식에 적용
t≥r≥1이고, d=2t+1이고, 그리고 n>k≥1라 하고, n*-k*=d이고, [n*,k*] BCH 코드를 고려하고, 그리고 전송된 코드워드는
Figure pat00391
에 위치한 τ=t+r 에러들을 가짐을 가정한다.
Figure pat00392
를 설정한다. 모든 0≤k≤2τ-1에 대해 신드롬을 수학식 59로 정의한다.
Figure pat00393
디코더는 신드롬
Figure pat00394
을 안다. 신드롬 다항식을 수학식 60으로 정의한다.
Figure pat00395
ELP를 수학식 61로 정의한다.
Figure pat00396
보조정리 2에 의해, 수학식 62가 성립한다.
Figure pat00397
따라서, 보조정리 7에 의해, 아핀 공간
Figure pat00398
는 디멘젼 0을 갖는다. 그리고 아핀 공간
Figure pat00399
은 r의 디멘젼을 갖는다.
다음의 섹션에서, V의 이 (낮은) 디멘젼은 낮은 복잡도를 가능하게 하는데 역할을 수행한다. 수학식 63이 성립한다.
Figure pat00400
디코더는 이 공간을 '알고', 그것에 대한 베이시스를 찾을 수 있다.
2. BCH 키 방정식들의 분석 Ⅱ
2.1 키 방정식 솔루션들에 대한 다항식 나눗셈들
Figure pat00401
로 표시되는
Figure pat00402
의 리커런스 오더(recurrence order)는 수학식 64로 정의된다.
Figure pat00403
보조정리 8.
Ⅰ.
Figure pat00404
를 가정하고, 수학식 65를 가정한다.
Figure pat00405
Figure pat00406
는 수학식 65의 (1)~(3)이 견지하는 최소 오더(order)를 갖는 쌍이다.
Figure pat00407
이다.
Figure pat00408
로 동일하게 수학식 66이 성립한다.
Figure pat00409
그러면
Figure pat00410
가 존재하고, c(0)=1이고, deg(c(x))>1 이고,
Figure pat00411
이고, 그리고
Figure pat00412
이다.
Ⅱ. 수학식 67의 가정을 더한다.
Figure pat00413
그러면
Figure pat00414
가 존재하고, u(0)=1이고, 그리고
Figure pat00415
이다(Ⅱ는 Ⅰ 및 아래이 보조정리 10으로부터 도출된다).
Ⅲ. Ⅰ의 다른 방향 도한 사실이다.
Figure pat00416
가 (1)~(3)을 만족하면, 그리고
Figure pat00417
이면,
Figure pat00418
는 (1)~(3)이 견지하는 최소 오더(order)의 쌍이다.
증명.
Ⅰ.
Figure pat00419
이고,
Figure pat00420
이고,
Figure pat00421
이고, 그리고
Figure pat00422
이면, g(0)≠0이고, 따라서
Figure pat00423
가 도출되고,
Figure pat00424
의 최소성에 대한 모순을 갖는다. 따라서,
Figure pat00425
이다.
다음으로,
Figure pat00426
이고,
Figure pat00427
이다. 따라서, 수학식 68이 성립한다.
Figure pat00428
수학식 68은 수학식 69를 암시한다.
Figure pat00429
따라서, (3)에 의해, 수학식 70이 성립한다.
Figure pat00430
Figure pat00431
이므로,
Figure pat00432
이다.
Figure pat00433
라 하면, c(0)=1이고,
Figure pat00434
이다. 즉,
Figure pat00435
이다.
Ⅱ.
Figure pat00436
및
Figure pat00437
를 가정한다.
Figure pat00438
이므로,
Figure pat00439
이고, 따라서
Figure pat00440
이며, 이는 수학식 71, 즉 c'(x)=0을 암시한다.
Figure pat00441
주장:
Figure pat00442
에 대해, p'(x)=0이면 몇몇
Figure pat00443
에 대해
Figure pat00444
이다.
증명:
Figure pat00445
이면,
Figure pat00446
이다.
p'(x)= 0이면 수학식 72가 성립한다.
Figure pat00447
따라서,
Figure pat00448
이다.
2.2 키 방정식 솔루션들에 대한 다항식 나눗셈들 - BCH 일반화
보조정리 9. N≥1,
Figure pat00449
, 그리고
Figure pat00450
라 하고, 수학식 73을 가정한다.
Figure pat00451
그러면
Figure pat00452
가 존재하고, 그리고
Figure pat00453
이다.
증명. K를 모든
Figure pat00454
루트들 및
Figure pat00455
루트들을 포함하는 F의 확장 필드라 한다.
Figure pat00456
및
Figure pat00457
를 수학식 74로 표현한다.
Figure pat00458
Figure pat00459
는 서로 다르고, 그리고 r(j)≥1이다. 마찬가지로,
Figure pat00460
는 서로 다르고, r'(j)≥1이다. A를
Figure pat00461
및
Figure pat00462
의 대칭적 차이로 정의한다. 0≤k≤N-1에 대해, 보조정리 2로부터, 수학식 75가 도출된다.
Figure pat00463
즉, 수학식 76이 성립한다.
Figure pat00464
Figure pat00465
이면, 이는
Figure pat00466
인
Figure pat00467
반데르몽드 매트릭스의 선형 의존성을 생성하므로 모순된다. 따라서,
Figure pat00468
이고, 따라서 s=s'이다. 그리고 수학식 77이 성립한다.
Figure pat00469
수학식 78을 정의한다.
Figure pat00470
수학식 78에 의해, F[x] 내에 다항식들 g(x) 및 h(x)가 존재하고, g(0)=h(0)=1이고, 그리고 수학식 79가 성립한다.
Figure pat00471
Figure pat00472
이므로,
Figure pat00473
이다.
Figure pat00474
를 정의하면,
Figure pat00475
이고 그리고
Figure pat00476
이다.
2.3 리드-솔로몬(RS)에 대한 연속 원리(continuation principle)
보조정리 10. N≥1,
Figure pat00477
이고,
Figure pat00478
이고, 수학식 80을 가정한다.
Figure pat00479
모든 L>N에 대해, 고유한
Figure pat00480
이 존재하고, 수학식 81이 성립한다.
Figure pat00481
증명. k=N:(L-1)을 정의하고, 귀납적으로(inductively), 증가하는 순서로, 수학식 82를 정의한다.
Figure pat00482
Figure pat00483
이므로, 수학식 82는 수학식 83과 균등하다.
Figure pat00484
수학식 80의 (1)을 갖는 수학식 83은 수학식 81의 (4)와 균등하다. 수학식 83이 수학식 82를 암시하므로, 고유성은 유도에 의해 성립된다.
2.4 BCH에 대한 연속 원리
보조정리 11. L>N≥1,
Figure pat00485
이고,
Figure pat00486
이고, 수학식 84를 가정한다.
Figure pat00487
그러면
Figure pat00488
가 존재하고, 홀수 0<k<L에 대해 수학식 85가 성립한다.
Figure pat00489
그리고
Figure pat00490
에 대해, 수학식 86이 성립한다.
Figure pat00491
보조정리 9에 의해, {bk:N<k≤L}은 고유하다.
증명. K를
Figure pat00492
의 모든 루트들을 포함하는 F의 확장 필드라 한다.
Figure pat00493
는
Figure pat00494
로 표현되고,
Figure pat00495
는 서로 다르고, 그리고 r(j)≥1이다. 보조정리 2에 의해,
Figure pat00496
로부터 모든 0≤k≤N-1에 대해 수학식 87이 성립한다.
Figure pat00497
모든 M≤k≤L-1에 대해 수학식 88을 정의한다.
Figure pat00498
그러면 보조정리 2이 다른 방향 및 수학식 85에 의해
Figure pat00499
에 대해 수학식 86이 성립한다.
2.5 키 방정식 솔루션 1에 대한 BCH 확률 바운드 (PB1)
보조정리 12. t>s≥1이고, 홀수-제곱
Figure pat00500
를 균일 분포로 랜덤하게 샘플한다.
Ⅰ. 분리 가능한
Figure pat00501
이 존재할 확률은
Figure pat00502
이고
Figure pat00503
인 수학식 89로 정해지며,
Figure pat00504
에 의해 상한된다.
Figure pat00505
Ⅱ. 수학식 89가 성립하는 임의의 다항식
Figure pat00506
가 존재할 확률은
Figure pat00507
에 의해 상한된다.
증명.
Ⅰ. 디그리<2t의 홀수-제곱 다항식들의 세트는 수학식 90으로 표현된다.
Figure pat00508
수학식 91을 정의한다.
Figure pat00509
Figure pat00510
이고, 그리고
Figure pat00511
인 때에, 수학식 92를 만족한다.
Figure pat00512
또한, 수학식 93이 만족된다.
Figure pat00513
Figure pat00514
에 대해 그리고 1≤j≤t에 대해, 수학식 94를 정의한다.
Figure pat00515
보조정리 11 및 그것의 증명에 의해,
Figure pat00516
는 정확히 하나의 다항식을 포함하고, 수학식 93에 이해, 이 다항식은 또한
Figure pat00517
내에 있다. 반면, 정의 그리고 보조정리 10 및 그것의 증명으로부터,
Figure pat00518
는 명백하며, 이는
Figure pat00519
가 키 방정식들에 의해 고유하게 결정되고 그리고
Figure pat00520
는 F로부터 자유롭게 선택될 수 있고, 그리고
Figure pat00521
는 모든 0≤k<t-1에 대한 방정식
Figure pat00522
을 통해 A 및 B에 의해 고유하게 결정된다. 이는 수학식 95를 성립한다.
Figure pat00523
보조정리 11 그리고
Figure pat00524
및
Figure pat00525
에 대한 그것의 증명에 의해,
Figure pat00526
이고, 그리고 수학식 96이 성립한다.
Figure pat00527
균일 분산으로 V로부터 b(x)를 랜덤하게 샘플하고 그리고 R을 b(x)가 수학식 97 내에 있는 사건이라고 한다.
Figure pat00528
그러면 몇몇
Figure pat00529
에 대해 b(x)는
Figure pat00530
의 (랜덤) 요소임이 성립한다. 따라서 b(x)가 위의
Figure pat00531
내에 있는 확률은 정확히
Figure pat00532
이다. 이는 분리 가능한
Figure pat00533
가 존재하여 수학식 89가 성립할 확률이 수학식 98이 되게 한다.
Figure pat00534
수학식 98은 Ⅰ을 증명한다.
Ⅱ. 위의 UL1(섹션 1.4 참조)으로부터,
Figure pat00535
이 위의 수학식 89를 만족하면, 고유한 다항식
Figure pat00536
이 존재하며, 수학식 99가 성립한다.
Figure pat00537
u(x) 또한 1이 될 수 있다. j=deg(u(x))라고 하면,
Figure pat00538
이다. 위에서, (a2)가 만족될 때에 V로부터 b(x)를 랜덤하게 샘플할 때의 획률은
Figure pat00539
임이 증명되었다. 따라서 수학식 89가 만족될 확률은 수학식 100에 의해 상한된다.
Figure pat00540
2.6 RS 및 BCH와 연관된 일반적인 다항식 나눗셈 원칙들
보간. F*의 구별되는(distinct) 요소들
Figure pat00541
에 대해, 그리고 deg(p(x))<N인 모든
Figure pat00542
에 대해, 고유한 계수들
Figure pat00543
이 존재하며, 수학식 101이 성립한다.
Figure pat00544
증명.
Figure pat00545
에 대해,
Figure pat00546
를 정의한다. 이는
Figure pat00547
이 선형적으로 독립적임을 증명하는데 충분하다.
Figure pat00548
라 하고, 수학식 102를 정의한다.
Figure pat00549
그러면
Figure pat00550
에 e대해 수학식 103이 성립한다.
Figure pat00551
보조정리 13.
Figure pat00552
에 대해,
Figure pat00553
을 정의한다. 이는
Figure pat00554
가 선형적으로 독립적임을 증명하기에 충분하다.
Figure pat00555
라 하고, 수학식 104를 정의한다.
Figure pat00556
이러면
Figure pat00557
에 대해 수학식 105가 성립한다.
Figure pat00558
따라서 p(x)=0이면 모든
Figure pat00559
에 대해
Figure pat00560
이다.
보조정리 13. N≥1이라 하고, 임의의 다항식
Figure pat00561
에서(임의의 디그리의)
Figure pat00562
이다. 이러면, 고유한 다항식 수학식 106이 존재한다.
Figure pat00563
증명.
Figure pat00564
를 표현하고,
Figure pat00565
라 한다. 수학식 106의 (1)은 수학식 107을 암시한다.
Figure pat00566
보조정리 14. 임의의 M, N≥1, 그리고
Figure pat00567
를 취하여,
Figure pat00568
가 분리 가능하고,
Figure pat00569
이고, 그리고
Figure pat00570
이면, 수학식 108(보조정리 13 참조)이 되며, 수학식 109가 성립한다.
Figure pat00571
Figure pat00572
K를
Figure pat00573
의 모든 루트들을 포함하는 F의 확장 필드라 하면,
Figure pat00574
는 고유하게 수학식 110으로 표현된다.
Figure pat00575
Figure pat00576
가 존재하며, 수학식 111이 성립한다.
Figure pat00577
증명. 위의 주장에 의해, 고유한
Figure pat00578
가 존재하며 수학식 112가 성립한다.
Figure pat00579
수학식 109로부터 수학식 113이 성립한다.
Figure pat00580
이는 수학식 111을 증명한다.
M≤N/2인 때에, 고유성은 BCH의 경우와 동일한 반데르몽드 독립성 아구먼트(independency arguament)에서 기인한다.
3. 키 방정식들의 분석 Ⅲ
3.1 고유성 및 확장 보조정리들
N, τ≥1, 그리고
Figure pat00581
에 대해 수학식 114를 정의한다.
Figure pat00582
모든
Figure pat00583
에 대해,
Figure pat00584
의 루트들은 0이 아니다. 다음의 보조정리는 솔루션의 특정한 특이점들을 제거한다. 이는 V가 ELP 내에 있으면, ELP와 공통으로 W 내의 r 루트들을 갖는 V 내의 임의의 다항식이 실제 ELP임을 암시한다.
보조정리 15 (고유성 보조정리 2(UL2)). t≥1, r≥1, 그리고
Figure pat00585
는 홀수-제곱이고,
Figure pat00586
이고,
Figure pat00587
이고,
Figure pat00588
는 분리 가능함을 가정한다. 또한, 몇몇
Figure pat00589
에 대해, 그리고 모든
Figure pat00590
에 대해,
Figure pat00591
를 가정한다. 이러면
Figure pat00592
가 성립한다.
증명. K를 모든
Figure pat00593
의 루트들 및 모든
Figure pat00594
의 루트들을 포함하는 F의 확장 필드라 한다.
Figure pat00595
및
Figure pat00596
는 수학식 115로 표현될 수 있다.
Figure pat00597
0≤t'≤t, r(j)≥1이고, 그리고
Figure pat00598
는 서로 다르고, 그리고
Figure pat00599
는 서로 다르다.
Figure pat00600
이고, 그리고
Figure pat00601
이다. 따라서, 일반성의 손실 없이,
Figure pat00602
가 가정된다. ㄹ
Figure pat00603
이고,
Figure pat00604
라 한다. t'≤t-b이다. 보조정리 2에 의해, 모든 0≤k≤2t-1에 대해, 수학식 116이 성립한다.
Figure pat00605
따라서, 모든 0≤k≤2t-1에 대해, 수학식 117이 성립한다.
Figure pat00606
즉, 수학식 118이 성립한다.
Figure pat00607
Figure pat00608
라 한다. 이러면
Figure pat00609
이다.
따라서, 수학식 119가 성립한다.
Figure pat00610
수학식 120이 성립한다.
Figure pat00611
그리고 수학식 121을 정의한다.
Figure pat00612
이러면
Figure pat00613
및 위의 모든 0≤k≤2t-1에 대해, 수학식 122가 성립한다.
Figure pat00614
C가 엠프티 세트가 아니면, 이는
Figure pat00615
인 (2t)*|C| 반데르몽드 매트릭스의 열들의 선형 종속성을 생성하므로 모순된다. 따라서,
Figure pat00616
이며, 따라서,
Figure pat00617
이고 그리고
Figure pat00618
이거, 즉
Figure pat00619
이다. 이는
Figure pat00620
하게 한다.
Figure pat00621
변환은 F로부터
Figure pat00622
에 대한 F로의 선형 변환이다.
보조정리 16 (확장 보조정리). t≥1, r>s≥1, 그리고
Figure pat00623
는 홀수-제곱이고,
Figure pat00624
이고,
Figure pat00625
인
Figure pat00626
를 가정한다. 이러면 모든
Figure pat00627
에 대해
Figure pat00628
이고,
Figure pat00629
이고,
Figure pat00630
이다.
증명. f'(x)=0이고, 따라서 모든
Figure pat00631
에 대해
Figure pat00632
이고, 따라서, 수학식 123이 성립한다.
Figure pat00633
이러면, 수학식 124가 성립한다.
Figure pat00634
Figure pat00635
에 더하여,
Figure pat00636
이다. 따라서,
Figure pat00637
이다.
3.2 디멘젼 바운드 3(DB3)
보조정리 17. N, τ≥1,
Figure pat00638
는 홀수-제곱이라 하면,
Figure pat00639
이면 수학식 125가 성립한다.
Figure pat00640
증명. τ≥N-1인 케이스는 적다.
Figure pat00641
의 임의의 베이시스에 다항식
Figure pat00642
을 더하면,
Figure pat00643
의 베이시스가 획득되고, 따라서 이 경우에 △=1이다. 이제부터 τ<N-1이라 가정한다. 다항식
Figure pat00644
은
Figure pat00645
내에 있고, 그리고 이 경우에만
Figure pat00646
이고 그리고 모든 0≤k<n에 대해 수학식 126이 성립한다(i>τ에 대해
Figure pat00647
이라 정의함).
Figure pat00648
마찬가지로, 다항식
Figure pat00649
은
Figure pat00650
내에 있고, 그리고 이 경우에만
Figure pat00651
이고 그리고 모든 0≤k<n에 대해 수학식 127이 성립한다.
Figure pat00652
Figure pat00653
를 GF(2) 크로네커 델타(Kronecker delta)라 한다. 즉, 정수들 i, k에 대해, i=j이면
Figure pat00654
이고, 그리고 i≠j이면
Figure pat00655
이다. 수학식 128의
Figure pat00656
내의 N 행 벡터들을 고려한다.
Figure pat00657
A는 행들이 각각
Figure pat00658
인 NxN 매트릭스라 한다. 이러면 다항식
Figure pat00659
가
Figure pat00660
내에 있고, 그리고 이 경우에만 수학식 129 및 130이 성립한다.
Figure pat00661
Figure pat00662
이는
Figure pat00663
이게 한다.
결과적으로 보조정리 18이 획득된다.
보조정리 18 (디멘젼 바운드 3)
τ≥1, s≥1,
Figure pat00664
는 홀수-제곱,
Figure pat00665
라 한다. 이러면
Figure pat00666
이면 수학식 131이 성립한다.
Figure pat00667
3.3 미드웨이 디그리 ELP에 대한 디멘젼 바운드 4(DB4)
보조정리 19 (디멘젼 바운드 4). t≥r≥r'>r''≥0 및 홀수-제곱
Figure pat00668
를 취하고, 그리고 디그리 t+r'로 분리 가능한 수학식 132가 존재함을 가정한다.
Figure pat00669
이러면, 수학식 133이 성립한다.
Figure pat00670
증명.
Ⅰ. 디멘젼 균등성에 의해, 수학식 134가 성립한다.
Figure pat00671
DB3에 의해, 수학식 135가 성립한다.
Figure pat00672
이는 수학식 136을 성립한다.
Figure pat00673
Ⅱ. Ⅰ의 증명에 따른다.
Ⅲ. DB3에 의해,
Figure pat00674
이므로
Figure pat00675
이다.
4. 다항식 디그리 절감 보조정리, 그리고 확률적 바운드
4.1 1 디그리만큼 키 방정식을 절감
보조정리 20.
Figure pat00676
및
Figure pat00677
인
Figure pat00678
을 취하고, 그리고 수학식 137을 가정한다.
Figure pat00679
Figure pat00680
는
Figure pat00681
의 루트의 역임을, 즉
Figure pat00682
를 가정한다. 수학식 138을 정의한다.
Figure pat00683
이러면 수학식 139가 성립한다.
Figure pat00684
증명. 수학식 140이 성립한다.
Figure pat00685
따라서, 수학식 137에 의해, 수학식 141이 성립한다.
Figure pat00686
따라서,
Figure pat00687
로 나눔으로써, 수학식 142가 성립한다.
Figure pat00688
수학식 142는 수학식 139를 증명한다.
4.2 키 방정식을 임의의 수의 디그리만큼 절감
보조정리 20의 결과로서 보조정리 21이 획득된다.
보조정리 21. s≥1이고,
Figure pat00689
이고,
Figure pat00690
인
Figure pat00691
를 가정하고, 그리고 수학식 143을 가정한다.
Figure pat00692
Figure pat00693
는
Figure pat00694
의 루트들의 서로 다른 역들(inverses)이고, 즉
Figure pat00695
에 대해 그리고
Figure pat00696
인
Figure pat00697
에 대해
Figure pat00698
이다. 수학식 144를 정의한다.
Figure pat00699
이는 수학식 145를 성립한다.
Figure pat00700
4.3 키 방정식 솔루션 2(PB2)에 대한 BCH 확률적 바운드
도입. 확률적 관찰이 기재된다. 다음의 이벤트 A는 메인 소프트 디코딩 알고리즘의 이벤트의 프로토타입이고, 키 방정식에 대한 솔루션은 펄스 ELP 후보로 판명되고, 따라서 몇몇 추가적인 복잡도를 필요로 한다. 이 이벤트는 제1 버전에서
Figure pat00701
에 가깝고 그리고 제2 버전에서
Figure pat00702
에 가까운 확률을 가짐이 보여진다. 제2 버전에서, 크지 않은 수의 펄스 후보들이 존재하고, 따라서 치엔 검색을 필요로 하는 펄스 알람으로 인한 크지 않은 수의 추가적인 복잡도가 있다.
보조정리 22. t≥r≥1, s≥1, 그리고
Figure pat00703
라 한다. 서로 다른
Figure pat00704
를 고정한다. 이는 다음의 이벤트 A의 확률을
Figure pat00705
에 의해 상한되게 한다.
이벤트 A:
Figure pat00706
인
Figure pat00707
, 그리고
Figure pat00708
가 존재하며, 수학식 146이 성립한다.
Figure pat00709
증명. 수학식 147을 정의한다.
Figure pat00710
보조정리 21에 의해, 수학식 148이 성립한다.
Figure pat00711
또한,
Figure pat00712
이다. 위의 PB1으로부터 이 이벤트의 확률은
Figure pat00713
에 의해 상한된다.
5. 다항식들의 아핀 공간 및 디멘젼 설정의 최소 모노톤 베이시스
5.1 최소 모노톤 베이시스
Figure pat00714
에 대해
Figure pat00715
이면, 일련의 다항식들
Figure pat00716
은 모노톤이라 불린다. s-디멘져널 서브스페이스
Figure pat00717
에 대해, A가 모노톤이고 또한 U의 베이시스이면,
Figure pat00718
는 모노톤이라 불린다. U에 대한 다수의 모노톤 베이스가 있을 수 있지만,
Figure pat00719
는 주어진 U에 대해 고유하고, 그리고 선택된 모노톤 베이시스에 독립적이다. A 내의 모든 다항식이 모닉(monic)이고, 그리고 모든
Figure pat00720
에 대해,
Figure pat00721
에 대한
Figure pat00722
의 계수가 모든
Figure pat00723
에 대해 0이면(
Figure pat00724
),
Figure pat00725
는 U의 캐노닉(canonic) 베이시스라 불린다. 아래의 [GU]에 의해, 캐노닉 베이시스는 고유하다.
Figure pat00726
라 하고, 아핀 공간 W=U+p*(x)를 정의한다.
Figure pat00727
가 U의 모노톤 베이시스이고, 그리고
Figure pat00728
이면,
Figure pat00729
는 W의 모노톤 베이시스라 불린다. B가 모노톤이고 그리고
Figure pat00730
가 모든 베이스들 중 최소이면, B는 W의 최소 모노톤 베이시스라 불린다.
Figure pat00731
가 W의 최소 모노톤 베이시스일 때,
Figure pat00732
는
Figure pat00733
내에 있지 않으며, 따라서
Figure pat00734
이다. 반대로,
Figure pat00735
가 U의 임의의 모노톤 베이시스이면,
Figure pat00736
에 대해,
Figure pat00737
가 W의 최소 모노톤 베이시스이다.
5.2 알고리즘에 대한 메인 디멘져널 설정
t≥r≥1이고, 홀수-제곱
Figure pat00738
을 가정하고, 그리고
Figure pat00739
를 설정한다. 디멘져널 균등성에 의해, 분리 가능한
Figure pat00740
가 존재하고
Figure pat00741
이면, 수학식 149가 성립한다.
Figure pat00742
일반적으로, 일련의 알고리즘을 수행하기 전에,
Figure pat00743
가 존재하면, 주어진 b(x) 및 r은 알 수 없다. 그러나 DB4Ⅱ 덕분에(위의 섹션 3.3 참조), 수학식 149는 후속 알고리즘에서 관심을 갖는 유일한 케이스이다. 따라서
Figure pat00744
를 V의 최소 모노톤 베이시스로 한다. 가우시안 제거를 이용하여 연관된 선형 방정식들을 품으로써, V에 대한 최소 모노톤 베이시스는 항상 찾아진다.
Figure pat00745
라 한다. 위에서 언급된 바와 같이,
Figure pat00746
이다. 사실,
Figure pat00747
이고, 1≤j에 대해, 수학식 150이 성립한다.
Figure pat00748
10: 채널
11: 경판정
12: BCH 소프트 디코더
13: 클래식 디코더
31: 컴퓨터 시스템
32: 중앙처리부 또는 컨트롤러
33: 메모리
34: 입력/출력 인터페이스
35: 디스플레이
36: 입력 장치들
38: 신호 소스

Claims (18)

  1. BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩의 컴퓨터로 구현된 방법에 있어서:
    통신 채널을 통해 코드워드 x를 수신하는 단계;
    상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고,
    아핀 공간(affine space)
    Figure pat00749
    의 최소 모노톤 베이시스(minimal monotone basis)
    Figure pat00750
    를 계산하는 단계;
    Figure pat00751
    는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
    Figure pat00752
    이고,
    매트릭스
    Figure pat00753
    를 계산하는 단계;
    Figure pat00754
    는 코드워드 x 내의 위크 비트들의 세트이고,
    메모리로부터 세트 W''=R(W')를 가져옴으로써 모든 서브 세트
    Figure pat00755
    를 처리하고,
    Figure pat00756
    에 하나의 행을 추가하고 그리고
    Figure pat00757
    에 대해 가우시안 제거 연산들을 수행함으로써
    Figure pat00758
    를 계산하는 단계;
    R(W')는 W' 내의 비트들의 신뢰성 확률들이고, 그리고
    Figure pat00759
    의 첫 r' 열들이 시스티매틱(systematic) 매트릭스의 트랜스포즈(transpose)이고 그리고
    Figure pat00760
    일 때에 다음 동작들을 수행하는 단계를 포함하고,
    1≤r≤r'이고,
    다음 동작들은:
    Figure pat00761
    를 계산하는 단계;
    Figure pat00762
    는
    Figure pat00763
    의 도함수이고,
    Figure pat00764
    를 계산하여
    Figure pat00765
    로부터 공제하는 단계;
    Figure pat00766
    이고, u(x)는 F* 내의 스칼라이고,
    Figure pat00767
    일 때에,
    Figure pat00768
    가 되도록 모든
    Figure pat00769
    의 세트 L에 쌍
    Figure pat00770
    을 더하는 단계; 그리고
    상기 세트 L을 출력하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기
    Figure pat00771
    에 더해지는 상기 하나의 행은 상기 코드워드 x 내의 임의의 홀수-제곱 다항식인 방법.
  3. 제1항에 있어서,
    상기 세트 L 내의 계수들로부터 상기 에러 위치 다항식을 생성하고 그리고 상기 수신된 코드워드 x에서 찾아진 에러 위치들에서 채널 경판정을 뒤집는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기
    Figure pat00772
    의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈일 때,
    Figure pat00773
    는 고유하고, 그리고 모든
    Figure pat00774
    에 대해
    Figure pat00775
    인 방법.
  5. 제1항에 있어서,
    deg(u(x))≥1일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 방법.
  6. 제1항에 있어서,
    상기
    Figure pat00776
    의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈가 아니거나
    Figure pat00777
    일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    Figure pat00778
    를 계산하기 전에,
    Figure pat00779
    이도록 모든
    Figure pat00780
    에 대해 쌍
    Figure pat00781
    을 계산하는 단계를 더 포함하고,
    Figure pat00782
    는 W1 내의 모든
    Figure pat00783
    에 대해 이게 하는 고유한 다항식인 방법.
  8. 제7항에 있어서,
    W1 내의 임의의
    Figure pat00785
    에 대해
    Figure pat00786
    일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 방법.
  9. 컴퓨터로 독출 가능하고, 상기 컴퓨터에 의해 실행되어 BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩을 위한 방법 단계들을 수행하는 명령어들의 프로그램을 실재하게 실장하는 비-일시적인 프로그램 스토리지 장치에 있어서:
    상기 방법 단계들은:
    통신 채널을 통해 코드워드 x를 수신하는 단계;
    상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고,
    아핀 공간(affine space)
    Figure pat00787
    의 최소 모노톤 베이시스(minimal monotone basis)
    Figure pat00788
    를 계산하는 단계;
    Figure pat00789
    는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
    Figure pat00790
    이고,
    매트릭스
    Figure pat00791
    를 계산하는 단계;
    Figure pat00792
    는 코드워드 x 내의 위크 비트들의 세트이고,
    마지막 열이 다른 열들의 선형 조합이도록, A의 서브세트들의 r+1 행들의 서브 매트릭스들로부터 r+1 행들의 서브매트릭스들을 구성하는 단계;
    상기 구성된 서브매트릭스로부터 기인하는 상기 최소 모노톤 베이시스의 계수들을 이용하여 후보 에러 위치 다항식을 형성하는 단계;
    패스트 치엔 검색을 수행하는 단계;
    상기 후보 에러 위치 다항식이 검증되고, 그리고
    상기 후보 에러 위치 다항식에서 찾아진 에러 위치들에서 채널 경판정을 뒤집고 디코딩된 코드워드 x를 반환하는 단계를 포함하는 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  10. 제9항에 있어서,
    상기 마지막 열이 다른 열들의 선형 조합이도록, A의 서브세트들의 r+1 행들의 서브 매트릭스들로부터 r+1 행들의 서브매트릭스들을 구성하는 단계는:
    메모리로부터 세트 W''=R(W')를 가져옴으로써 모든 서브 세트
    Figure pat00793
    를 처리하고,
    Figure pat00794
    에 하나의 행을 추가하고 그리고
    Figure pat00795
    에 대해 가우시안 제거 연산들을 수행함으로써
    Figure pat00796
    를 계산하는 단계;
    R(W')는 W' 내의 비트들의 신뢰성 확률들이고, 그리고
    Figure pat00797
    의 첫 r' 열들이 시스티매틱(systematic) 매트릭스의 트랜스포즈(transpose)이고 그리고
    Figure pat00798
    일 때에 다음 동작들을 수행하는 단계를 포함하고,
    1≤r≤r'이고,
    다음 동작들은:
    Figure pat00799
    를 계산하는 단계;
    Figure pat00800
    는
    Figure pat00801
    의 도함수이고,
    Figure pat00802
    를 계산하여
    Figure pat00803
    로부터 공제하는 단계;
    Figure pat00804
    이고, u(x)는 F* 내의 스칼라이고,
    Figure pat00805
    일 때에,
    Figure pat00806
    가 되도록 모든
    Figure pat00807
    의 세트 L에 쌍
    Figure pat00808
    을 더하는 단계; 그리고
    상기 세트 L을 출력하는 단계를 포함하는 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  11. 제10항에 있어서,
    상기
    Figure pat00809
    에 더해지는 상기 하나의 행은 상기 코드워드 x 내의 임의의 홀수-제곱 다항식인 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  12. 제10항에 있어서,
    상기
    Figure pat00810
    의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈일 때,
    Figure pat00811
    는 고유하고, 그리고 모든
    Figure pat00812
    에 대해
    Figure pat00813
    인 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  13. 제10항에 있어서,
    deg(u(x))≥1일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  14. 제10항에 있어서,
    상기
    Figure pat00814
    의 첫 r' 열들이 상기 시스티매틱 매트릭스의 트랜스포즈가 아니거나
    Figure pat00815
    일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  15. 제10항에 있어서,
    Figure pat00816
    를 계산하기 전에,
    Figure pat00817
    이도록 모든
    Figure pat00818
    에 대해 쌍
    Figure pat00819
    을 계산하는 단계를 더 포함하고,
    Figure pat00820
    는 W1 내의 모든
    Figure pat00821
    에 대해
    Figure pat00822
    이게 하는 고유한 다항식인 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  16. 제15항에 있어서,
    W1 내의 임의의
    Figure pat00823
    에 대해
    Figure pat00824
    일 때에, W'의 프로세싱을 종료하는 단계를 더 포함하는 컴퓨터로 독출 가능한 프로그램 스토리지 장치.
  17. 컴퓨터 메모리-기반 제품에 있어서:
    메모리; 그리고
    컴퓨터에 의해 실행되어 BCH(Bose-Chaudhuri-Hocquenghem) 소프트 에러 디코딩을 위한 방법 단계들을 수행하는 명령어들의 프로그램을 실재하게 실장하는 디지털 회로를 포함하고,
    상기 방법 단계들은:
    통신 채널을 통해 코드워드 x를 수신하는 단계;
    상기 수신된 코드워드 x는 일부 r≥1에 대해 τ=t+r 에러들을 갖고, t=(d-1)/2이고, 그리고 d는 BCH 코드의 최소 거리이고,
    아핀 공간(affine space)
    Figure pat00825
    의 최소 모노톤 베이시스(minimal monotone basis)
    Figure pat00826
    를 계산하는 단계;
    Figure pat00827
    는 에러 위치 다항식이고, S(x)는 신드롬이고, F[x] = GF(q)이고, m>1에 대해
    Figure pat00828
    이고,
    매트릭스
    Figure pat00829
    를 계산하는 단계;
    Figure pat00830
    는 코드워드 x 내의 위크 비트들의 세트이고,
    메모리로부터 세트 W''=R(W')를 가져옴으로써 모든 서브 세트
    Figure pat00831
    를 처리하고,
    Figure pat00832
    에 하나의 행을 추가하고 그리고
    Figure pat00833
    에 대해 가우시안 제거 연산들을 수행함으로써
    Figure pat00834
    를 계산하는 단계;
    R(W')는 W' 내의 비트들의 신뢰성 확률들이고, 그리고
    Figure pat00835
    의 첫 r' 열들이 시스티매틱(systematic) 매트릭스의 트랜스포즈(transpose)이고 그리고
    Figure pat00836
    일 때에 다음 동작들을 수행하는 단계를 포함하고,
    1≤r≤r'이고,
    다음 동작들은:
    Figure pat00837
    를 계산하는 단계;
    Figure pat00838
    는
    Figure pat00839
    의 도함수이고,
    Figure pat00840
    를 계산하여
    Figure pat00841
    로부터 공제하는 단계;
    Figure pat00842
    이고, u(x)는 F* 내의 스칼라이고,
    Figure pat00843
    일 때에,
    Figure pat00844
    가 되도록 모든
    Figure pat00845
    의 세트 L에 쌍
    Figure pat00846
    을 더하는 단계; 그리고
    상기 세트 L을 출력하는 단계를 포함하는 컴퓨터 메모리-기반 제품.
  18. 제17항에 있어서,
    상기 메모리는 솔리드-스테이트 드라이브, 유니버설 플래시 스토리지, 또는 DRAM의 적어도 하나인 컴퓨터 메모리-기반 제품.
KR1020220127268A 2022-01-07 2022-10-05 이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩 KR20230107104A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647,441 2022-01-07
US17/647,441 US11689221B1 (en) 2022-01-07 2022-01-07 BCH fast soft decoding beyond the (d-1)/2 bound

Publications (1)

Publication Number Publication Date
KR20230107104A true KR20230107104A (ko) 2023-07-14

Family

ID=86895703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220127268A KR20230107104A (ko) 2022-01-07 2022-10-05 이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩

Country Status (4)

Country Link
US (1) US11689221B1 (ko)
KR (1) KR20230107104A (ko)
CN (1) CN116418352A (ko)
DE (1) DE102022118166A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171368B1 (en) * 2007-02-16 2012-05-01 Link—A—Media Devices Corporation Probabilistic transition rule for two-level decoding of reed-solomon codes
US8381082B1 (en) * 2007-02-27 2013-02-19 Marvell International, Inc. Power-saving area-efficient hybrid BCH coding system
US8674860B2 (en) * 2012-07-12 2014-03-18 Lsi Corporation Combined wu and chase decoding of cyclic codes
KR102286193B1 (ko) * 2015-06-30 2021-08-09 에스케이하이닉스 주식회사 플래시 메모리 시스템 및 그의 동작 방법
US10439644B2 (en) * 2015-07-14 2019-10-08 Western Digital Technologies, Inc. Error locator polynomial decoder and method
US10461777B2 (en) * 2015-07-14 2019-10-29 Western Digital Technologies, Inc. Error locator polynomial decoder and method
US10218388B2 (en) * 2015-12-18 2019-02-26 SK Hynix Inc. Techniques for low complexity soft decoder for turbo product codes
US10523245B2 (en) * 2016-03-23 2019-12-31 SK Hynix Inc. Soft decoder for generalized product codes
US10439643B2 (en) * 2016-07-28 2019-10-08 Indian Institute Of Science Reed-Solomon decoders and decoding methods
US10756763B2 (en) * 2018-09-28 2020-08-25 Innogrit Technologies Co., Ltd. Systems and methods for decoding bose-chaudhuri-hocquenghem encoded codewords

Also Published As

Publication number Publication date
DE102022118166A1 (de) 2023-07-13
US20230223958A1 (en) 2023-07-13
US11689221B1 (en) 2023-06-27
CN116418352A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US8108760B2 (en) Decoding of linear codes with parity check matrix
US9998148B2 (en) Techniques for low complexity turbo product code decoding
JP4320418B2 (ja) 復号装置および受信装置
KR102352158B1 (ko) 리스트 디코딩 생성을 통한 이진 bch 코드들의 bm-기반 빠른 체이스 디코딩에서 빠른 다항식 업데이트를 위한 방법을 수행하기 위한 asic
US8335808B2 (en) Method and apparatus for processing multiple decomposed data for calculating key equation polynomials in decoding error correction code
Massey Implementation of burst-correcting convolutional codes
CN111162799B (zh) 一种抗辐射rs码译码电路
US10367529B2 (en) List decode circuits
US9337869B2 (en) Encoding and syndrome computing co-design circuit for BCH code and method for deciding the same
CN108886369B (zh) 用于执行里德-所罗门编码的方法和装置
Dinh et al. Skew constacyclic codes over finite fields and finite chain rings
KR20230107104A (ko) 이분에 디 마이너스 1 바운드를 넘어선 비씨에이치 빠른 소프트 디코딩
US6895545B2 (en) System and method for generating cyclic codes for error control in digital communications
KR940011663B1 (ko) 오류정정 시스템
US10218386B1 (en) Methods and apparatus for performing variable and breakout Reed Solomon encoding
KR101636406B1 (ko) 저지연 신드롬 계산을 위한 bch 디코더의 전처리 장치 및 방법
US20180006664A1 (en) Methods and apparatus for performing reed-solomon encoding by lagrangian polynomial fitting
Mohammed et al. FPGA implementation of 3 bits BCH error correcting codes
CN101741397A (zh) Rs译码装置及其使用的关键多项式求解装置
US10623018B2 (en) Method of arrangement of an algorithm in cyclic redundancy check
Semerenko ON THE ERROR-CORRECTING CAPABILITIES OF ITERATIVE ERROR CORRECTION CODES.
Chen et al. A new inversionless Berlekamp-Massey algorithm with efficient architecture
Prashanthi et al. An advanced low complexity double error correction of an BCH decoder
Jose et al. FPGA implementation of encoder and decoder for Golay code
RU2575394C1 (ru) Способ декодирования циклических кодов с &#34;жестким&#34; решением по вектору-указателю и устройство его реализующее