KR20230105441A - 스토리지 시스템과 장치 및 그 동작 방법 - Google Patents

스토리지 시스템과 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230105441A
KR20230105441A KR1020220000822A KR20220000822A KR20230105441A KR 20230105441 A KR20230105441 A KR 20230105441A KR 1020220000822 A KR1020220000822 A KR 1020220000822A KR 20220000822 A KR20220000822 A KR 20220000822A KR 20230105441 A KR20230105441 A KR 20230105441A
Authority
KR
South Korea
Prior art keywords
address translation
address
storage
host interface
translation service
Prior art date
Application number
KR1020220000822A
Other languages
English (en)
Inventor
우승문
김선봉
이한주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220000822A priority Critical patent/KR20230105441A/ko
Priority to US17/820,631 priority patent/US11868270B2/en
Priority to CN202211666229.XA priority patent/CN116414734A/zh
Publication of KR20230105441A publication Critical patent/KR20230105441A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/282—Partitioned cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/654—Look-ahead translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

스토리지 시스템과 장치 및 그 동작 방법이 제공된다. 몇몇 실시예들에 따른 스토리지 장치는, 스토리지 컨트롤러, 외부에 주소 변환 서비스 요청을 전송하는 호스트 인터페이스를 포함하되, 호스트 인터페이스는, 주소 변환 서비스 요청에 포함된 주소 정보를 저장하는 주소 변환 캐시와, 외부로부터, 주소 변환 서비스 요청에 대응한 주소 변환 서비스 응답을 주소 변환 캐시가 수신 받기까지의 레이턴시 시간을 포함한 레이턴시 관련 정보가 저장되는 주소 변환 서비스 레이턴시 스토리지를 포함하고, 스토리지 컨트롤러는 제1 시간 관련 정보에 기초하여, 외부에 주소 변환 서비스 요청을 전송한 후, 제1 시간이 지난 후, 호스트 인터페이스를 풀링한다.

Description

스토리지 시스템과 장치 및 그 동작 방법{Storage system and storage device and operating method thereof}
본 발명은 스토리지 시스템과 장치 및 그 동작 방법에 관한 것이다.
스토리지 시스템은 입출력 장치(예를 들어, 네트워크 어댑터들, 그래픽 처리 유닛(GPU: Graphic Process Unit), 스토리지 컨트롤러 등)로부터 스토리지 시스템의 메인 메모리로 직접 메모리 접근(DMA: Direct Memory Access)을 위한 어드레스 변환을 제공할 수 있다. 스토리지 시스템은 입출력 장치들이 액세스할 수 있는 메인 메모리의 제한된 크기로 인해, 오류 동작이 수행되는 것으로부터 메모리를 보호하기 위한 입출력 메모리 관리 유닛(IOMMU: I/O Memory Management Unit)을 포함할 수 있다.
스토리지 시스템은 입출력 메모리 관리 유닛의 성능 향상을 위해, 입출력 변환 룩어사이드 버퍼(IOTLB: I/O Translation Lookaside Buffer)를 포함할 수 있다. 입출력 변환 룩어사이드 버퍼는 주소 확인 속도를 높이기 위한 캐시로서 이용될 수 있다. 그러나, 입출력 변환 룩어사이드 버퍼의 캐시 미스(cache miss)는, 변환되지 않은 주소 지정 체계와 비교하여 상대적으로 스토리지 시스템의 성능 저하에 더 큰 요인이 될 수 있다.
스토리지 시스템은 입출력 변환 룩어사이드 버퍼의 캐시 미스를 완화하기 위해, 스토리지 시스템의 장치 단(device-side)(예를 들어, 스토리지 장치 내의 호스트 인터페이스)에 장치 단 입출력 변환 룩어사이드 버퍼(혹은, 변환 룩어사이드 버퍼(TLB: Translation Lookaside Buffer) 또는 주소 변환 캐시(ATC: Address Translation Cache)로 불릴 수 있다.)를 포함할 수 있다. 입출력 변환 룩어사이드 버퍼(혹은, 변환 룩어사이드 버퍼(TLB: Translation Lookaside Buffer) 또는 주소 변환 캐시(ATC: Address Translation Cache))는 Peripheral Component Inter-connect-Special Interest Group(PCI-SIG®) 및/또는 Peripheral Component Interconnect Express (PCIe®)에서 정의되는 주소 변환 서비스(ATS: Address Translation Services)를 지원할 수 있다.
스토리지 시스템의 장치 단에서 주소 변환 서비스를 수행함으로 인해, 주소 변환 캐시는 중앙 처리 장치(CPU: Central Processing Unit) 및/또는 입출력 메모리 관리 유닛으로부터 처리되는 주소 처리의 적어도 일부를 부담할 수 있으며, 입출력 변환 룩어사이드 버퍼의 전체 크기를 입출력 변환 룩어사이드 버퍼의 사이즈와 주소 변환 캐시의 합의 크기로 증가시킬 수 있다.
주소 변환 캐시의 중요성이 증가되면서, 스토리지 시스템의 캐시 미스로 인해 스토리지 시스템의 성능 저하를 완화하기 위한 필요성이 대두되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 주소 변환 서비스 주소 변환 서비스(ATS: Address Translation Services)를 지원하는 스토리지 시스템에서 발생되는 캐시 미스(cache miss)로 인한 성능 저하를 완화하기 위한 스토리지 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 주소 변환 서비스 주소 변환 서비스(ATS: Address Translation Services)를 지원하는 스토리지 시스템에서 발생되는 캐시 미스(cache miss)로 인한 성능 저하를 완화하기 위한 스토리지 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 주소 변환 서비스 주소 변환 서비스(ATS: Address Translation Services)를 지원하는 스토리지 시스템에서 발생되는 캐시 미스(cache miss)로 인한 성능 저하를 완화하기 위한 스토리지 장치의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 장치는, 스토리지 컨트롤러, 외부에 주소 변환 서비스 요청을 전송하는 호스트 인터페이스를 포함하되, 호스트 인터페이스는, 주소 변환 서비스 요청에 포함된 주소 정보를 저장하는 주소 변환 캐시(ATC: Address Translation Cache)와, 외부로부터, 주소 변환 서비스 요청에 대응한 주소 변환 서비스 응답을 주소 변환 캐시가 수신 받기까지의 제1 시간을 포함한 레이턴시 관련 정보가 저장되는 주소 변환 서비스 레이턴시 스토리지를 포함하고, 스토리지 컨트롤러는 제1 시간 관련 정보에 기초하여, 외부에 주소 변환 서비스 요청을 전송한 후, 제1 시간이 지난 후, 호스트 인터페이스를 풀링한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 시스템은, 호스트, 및 호스트에 주소 변환 서비스 요청을 전송하는 호스트 인터페이스와, 호스트 인터페이스를 풀링(polling)하는 스토리지 컨트롤러를 포함하는 스토리지 장치를 포함하되, 호스트 인터페이스는, 주소 변환 서비스 요청에 포함된 주소 정보를 저장하는 주소 변환 캐시(ATC: Address Translation Cache)와, 외부로부터, 주소 변환 서비스 요청에 대응한 주소 변환 서비스 응답을 주소 변환 캐시가 수신 받기까지의 제1 시간을 포함한 레이턴시 관련 정보가 저장되는 주소 변환 서비스 레이턴시 스토리지를 포함하고, 스토리지 컨트롤러는 제1 시간 관련 정보에 기초하여, 외부에 주소 변환 서비스 요청을 전송한 후, 제1 시간이 지난 후, 호스트 인터페이스를 풀링(polling)한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 장치의 동작은, 호스트 인터페이스를 통해, 외부에 주소 변환 서비스 요청을 전송하고, 외부에 전송하는 주소 정보가 저장된 주소 변환 캐시가 외부로부터 주소 변환 서비스 응답을 수신받고, 주소 변환 서비스 응답이 외부로부터 주소 변환 캐시까지 전송되는 제1 시간을 측정하고, 제1 시간을 주소 변환 서비스 레이턴시 스토리지에 기록하고, 호스트 인터페이스와 통신하는 스토리지 컨트롤러는 제1 시간 관련 정보에 기초하여, 외부에 주소 변환 서비스 요청을 전송한 후, 제1 시간이 지난 후, 호스트 인터페이스를 풀링(polling)하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 스토리지 시스템을 도시한 블록도이다.
도 2는 레이턴시 시간을 설명하기 위한 예시적인 도면이다.
도 3은 주소 변환 캐시 레이턴시 스토리지에 저장되는 레이턴시 시간 관련 정보를 설명하기 위한 예시적인 도면이다.
도 4는 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 흐름도이다.
도 5는 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다.
도 6은 캐시 미스가 발생한 경우의 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 블록도이다.
도 7은 몇몇 실시예들에 따른 스토리지 ㅉ장치의 다른 동작을 설명하기 위한 흐름도이다.
도 8은 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다.
도 9는 몇몇 실시예들에 따른 스토리지 장치의 다른 동작을 설명하기 위한 블록도이다.
도 10은 몇몇 실시예들에 따른 스토리지 장치의 다른 동작을 설명하기 위한 흐름도이다.
도 11은 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다.
도 12는 스토리지 장치의 동작 성능에 따른 레이턴시 시간을 나타내는 예시적인 그래프이다.
도 13는 몇몇 실시예들에 따른 스토리지 장치가 적용된 스토리지 시스템을 도시한 예시적인 블록도이다.
도 14은 몇몇 실시예들에 따른 스토리지 장치가 적용된 데이터 센터를 도시한 예시적인 블록도이다.
도 1은 몇몇 실시예들에 따른 스토리지 시스템을 도시한 블록도이다.
도 1을 참조하면, 몇몇 실시예들에 따른 스토리지 시스템(10a)은 예를 들어, 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 1의 스토리지 시스템(10a)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
계속하여, 도 1을 참조하면, 몇몇 실시예들에 따른 스토리지 시스템(10a)은 호스트(100)와 스토리지 장치(200)를 포함한다.
호스트(100)는 호스트 컨트롤러(110), 호스트 메모리(120), 변환 에이전트(TA: Translation Agent)(130), 및 주소 변환 및 보호 테이블(ATPT: Address Translation and Protection Table)을 포함한다.
일 실시예에 따라, 호스트 컨트롤러(110)와 호스트 메모리(120)는 별도의 반도체 칩으로 구현될 수 있다. 또는, 일부 실시예들에서, 호스트 컨트롤러(110)와 호스트 메모리(120)는 동일한 반도체 칩에 집적될 수 있다. 일 예로서, 호스트 컨트롤러(110)는 애플리케이션 프로세서(Application Processor)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 상기 애플리케이션 프로세서는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다.
또한, 호스트 메모리(120)는 상기 애플리케이션 프로세서 내에 구비되는 임베디드 메모리이거나, 또는 상기 애플리케이션 프로세서의 외부에 배치되는 비휘발성 메모리 또는 메모리 모듈일 수 있다. 호스트 메모리(120)는 스토리지 장치(200)로 전송될 데이터, 혹은 스토리지 장치(200)로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다.
변환 에이전트(130)는 PCIe 트랜잭션(transaction) 내의 어드레스를 이에 연계된 물리적 주소로 변환하는 하드웨어, 펌웨어, 및/또는 소프트웨어를 포함할 수 있다.
주소 변환 및 보호 테이블(140)은 주소 변환 서비스(ATS: Address Translation Services)들 중에서 직접 메모리 접근(DMA: Direct Memory Access) 리드 또는 직접 메모리 접근 쓰기와 같은 PCIe 요청들을 처리하기 위해, 변환 에이전트(130)로부터 처리된 주소 변환 정보들이 저장될 수 있다.
스토리지 장치(200)는 호스트 인터페이스(210), 스토리지 컨트롤러(220), 및 비휘발성 메모리(230)를 포함한다.
스토리지 장치(200)는 호스트(100)로부터의 요청에 따라 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 스토리지 장치(200)는 SSD로서, NVMe(non-volatile memory express) 표준을 따르는 장치일 수 있다. 호스트(100)와 스토리지 장치(200)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 장치(200)의 비휘발성 메모리(230)가 플래시 메모리를 포함할 때, 상기 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 예로서, 스토리지 장치(200)는 다른 다양한 종류의 비휘발성 메모리들을 포함할 수도 있다. 예를 들어, 스토리지 장치(200)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
호스트 컨트롤러(110)는 호스트 메모리(120)의 버퍼 영역의 데이터(예컨대, 기록 데이터)를 비휘발성 메모리(230)에 저장하거나, 비휘발성 메모리(230)의 데이터(예컨대, 독출 데이터)를 버퍼 영역에 저장하는 동작을 관리할 수 있다.
호스트 인터페이스(210)는 호스트(100)와 패킷(packet)을 송수신할 수 있다. 호스트(100)로부터 호스트 인터페이스(210)로 전송되는 패킷은 커맨드(command) 혹은 비휘발성 메모리(230)에 기록될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(210)로부터 호스트(100)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 비휘발성 메모리(230)로부터 독출된 데이터 등을 포함할 수 있다.
스토리지 컨트롤러(220)는 스토리지 컨트롤러(220) 내의 중앙 처리 장치가 플래시 변환 레이어를 실행하는 것에 의해 비휘발성 메모리(230)에 대한 데이터 기록 및 독출 동작을 제어할 수 있다.
호스트 인터페이스(210)는 호스트(100)에 주소 변환 서비스 요청(ATS Req)을 전송할 수 있다. 주소 변환 서비스 요청(ATS Req)은 호스트 메모리(120)에 저장된 데이터에 대한 독출을 요청하거나, 호스트 메모리(120)에 데이터를 기록하기 위한 요청일 수 있다.
주소 변환 서비스 요청(ATS Req)은 하나 이상의 주소 변환 캐시 앤트리 교체 정책들(ATC entry replacement policies)(예를 들어, 사용자 정의, QoS, 속도 제한(rate limit), 또는 워크 로드 기반 정책 등)과 연관된 것일 수 있다. 또는 주소 변환 서비스 요청(ATS Req)은 주소 변환 캐시 앤트리 대체 알고리즘(ATC entry replacement algorithm)(예를 들어, DWRR: Deficit Weighted Round Robin)에 연관된 것일 수 있다.
호스트(100)는 주소 변환 서비스 요청(ATS Req)에 대한 주소 변환 서비스 응답(ATS Resp)을 호스트 인터페이스(210)에 전송할 수 있다. 주소 변환 서비스 응답(ATS Resp)은 호스트 인터페이스(210)의 요청에 대한 완료 응답일 수도 있으며, 호스트 인터페이스(210)가 요청한 어드레스 정보가 존재하지 않는다는 캐시 미스(Cache miss) 응답일 수도 있다.
스토리지 시스템의 구성 환경에 따라, 호스트(100)로부터 주소 변환 캐시(215)까지 주소 변환 서비스 응답(ATS Resp)이 전송되는 시간이 서로 다를 수 있다.
이를 아래의 도 2 및 도 3와 함께 참조하여 설명한다.
도 2는 레이턴시 시간을 설명하기 위한 예시적인 도면이다. 도 3은 주소 변환 캐시 레이턴시 스토리지에 저장되는 레이턴시 시간 관련 정보를 설명하기 위한 예시적인 도면이다.
도 1 내지 도 3을 참조하면, 호스트(100)로부터 전송된 주소 변환 서비스 응답(ATS Resp)이 주소 변환 캐시(215)까지 도달하는 시간을 레이턴시 시간(T_latency)으로 정의할 수 있다.
레이턴시 시간(T_latency)은 스토리지 시스템의 구성 환경에 따라 달라질 수 있다. 따라서, 몇몇 실시예들에 따른 스토리지 시스템(10a)은 호스트 인터페이스(210) 내에 레이턴시 시간(T_latency)을 기록하여 저장하는 저장 공간인 주소 변환 서비스 레이턴시 스토리지(211)를 구비할 수 있다.
주소 변환 서비스 레이턴시 스토리지(211)는 예를 들어, 레지스터로 구성될 수 있다. 하지만, 주소 변환 서비스 레이턴시 스토리지(211)가 레이턴시 시간(T_latency)을 저장할 수만 있다면, 다른 형태로 구성될 수 있음은 물론이다.
즉, 몇몇 실시예들에 따른 스토리지 시스템(10a)은 각 스토리지 시스템의 구성에 따른 레이턴시 시간(T_latency)을 주소 변환 서비스 레이턴시 스토리지(211)에 저장하여, 스토리지 시스템(10a)이 레이턴시 시간(T_latency)을 참조하여, 동작을 수행할 수 있다.
예를 들어, 호스트 인터페이스(210)는 호스트(100)에 주소 변환 서비스 요청(ATS Req)을 전송한 후, 주소 변환 서비스 레이턴시 스토리지(211)에 기록된 레이턴시 시간(T_latency)을 참조하여, 레이턴시 시간(T_latency) 동안 주소 변환 서비스 요청(ATS Req) 외의 동작(예를 들어, 스토리지 컨트롤러(220)와의 통신)을 수행할 수 있다.
즉, 호스트(100)에 주소 변환 서비스 요청(ATS Req)을 전송한 호스트 인터페이스(210)는 호스트(100)로부터 주소 변환 서비스 응답(ATS Resp)을 수신받을 때까지 다른 동작을 수행하지 않고 기다릴 필요 없이, 레이턴시 시간(T_latency) 동안 다른 동작을 수행하고, 레이턴시 시간(T_latency)에 맞춰 호스트(100)로부터 주소 변환 서비스 응답(ATS Resp)을 수신받을 수 있다. 이를 통해, 호스트 인터페이스(210)의 동작 효율성이 증대될 수 있다.
호스트(100)로부터 전송된 주소 변환 서비스 응답(ATS Resp)이 주소 변환 캐시(215)까지 도달하는 시간을 측정할 때, 복수의 레이턴시 시간이 측정될 수도 있다. 즉, 복수의 레이턴시 시간이 주소 변환 서비스 레이턴시 스토리지(211)에 저장될 수 있다. 주소 변환 서비스 레이턴시 스토리지에는 레이턴시 시간 외에, 레이턴시 시간과 관련된 다른 레이턴시 관련 정보가 저장될 수도 있다. 레이턴시 관련 정보는 예를 들어, 스토리지 장치(200)의 동작 성능(예를 들어, 스토리지 장치(200)가 호스트(100)와 통신하는 커맨드의 사이즈에 따른 동작 성능)에 따른 레이턴시 시간이 될 수도 있다.
스토리지 시스템(10a)은 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 레이턴시 관련 정보, 예를 들어, 레이턴시 시간을 참조하여, 동작을 수행할 수 있다.
더 자세히는, 스토리지 컨트롤러(220)가 주소 변환 서비스 레이턴시 스토리지(211)에 기록된 레이턴시 시간에 기초하여, 호스트(100)에 주소 변환 서비스 요청을 전송한 후, 레이턴시 시간이 지난 후, 호스트 인터페이스(210)에 대한 풀링(polling) 동작을 수행할 수 있다.
이때, 스토리지 컨트롤러(220)는 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 복수의 레이턴시 시간들 중, 최소 레이턴시 시간에 기초하여 풀링 동작을 수행할 수 있다.
다른 예로, 스토리지 컨트롤러(220)는 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 복수의 레이턴시 시간들에 대해 평균 계산된 평균 레이턴시 시간에 기초하여 풀링 동작을 수행할 수 있다.
도 4는 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 흐름도이다.
도 1 내지 도 4를 참조하면, 호스트 인터페이스(210)가 호스트(100)로 주소 변환 서비스 요청(ATS Req)을 전송한다(S100).
이후, 호스트(100)로부터 주소 변환 캐시(215)가 주소 변환 서비스 응답(ATS Resp)을 수신받는다(S110).
이때, 주소 변환 서비스 응답(ATS Resp)이 호스트(100)로부터 주소 변환 캐시(215)까지 전송되는 레이턴시 시간(T_latency)을 측정한다(S120).
이후, 레이턴시 시간(T_latency)을 주소 변환 서비스 레이턴시 스토리지(211)에 기록한다(S130). 이때, 주소 변환 서비스 레이턴시 스토리지(211)에 저장되는 레이턴시 시간(T_latency)은 복수 개일 수 있다.
이후, 호스트 인터페이스(210)는 호스트(100)에 주소 변환 서비스 요청(ATS Req)을 전송한 후, 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 레이턴시 시간(T_latency)을 참조하여, 레이턴시 시간(T_latency) 동안, 주소 변환 서비스 요청과 관련되지 않은 다른 동작을 수행할 수 있다(S140).
즉, 스토리지 컨트롤러(220)는 호스트(100)에 주소 변환 서비스 요청(ATS Req)을 전송한 후, 호스트(100)로부터 주소 변환 서비스 응답(ATS Resp)을 수신받는 동안 호스트 인터페이스(210)에 대한 풀링(polling)을 수행할 필요 없이, 레이턴시 시간(T_latency) 동안 호스트 인터페이스(210)에 대한 풀링 외의 다른 동작을 수행할 수 있다. 이후, 스토리지 컨트롤러(220)는 레이턴시 시간(T_latency) 이후에 호스트 인터페이스(210)에 대한 풀링을 수행할 수 있다. 이를 통해, 스토리지 컨트롤러(220) 또는, 스토리지 컨트롤러(220)를 포함한 스토리지 장치(200)의 동작 효율성이 증대될 수 있다.
이하에서는, 상술된 설명과 중복된 설명은 생략하고, 차이점을 중심으로 설명한다.
도 5는 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다.
도 5를 참조하면, 몇몇 실시예들에 따른 다른 스토리지 시스템(10b)은 도 1의 스토리지 시스템(10a)과는 달리, 호스트 인터페이스(210) 내에 주소 변환 캐시 프리패치 트리거(212)가 더 포함될 수 있다.
주소 변환 캐시 프리패치 트리거(212)를 포함하는 몇몇 실시예들에 따른 다른 스토리지 시스템(10b)의 동작을 도 6과 함께 살펴본다.
도 6은 캐시 미스가 발생한 경우의 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 블록도이다.
도 5 및 도 6을 참조하면, 호스트 인터페이스(210)가 호스트(100)로 전송한 주소 변환 서비스 요청(ATS Req)이 주소 변환 캐시(215) 내의 제1 어드레스 정보(Address Info #1)를 포함하는 것으로 가정한다.
이하에서, 제1 어드레스는 예를 들어, 호스트 메모리(120) 내의 일 영역에 대응하는 물리 주소를 의미할 수 있다. 즉, 제1 어드레스 정보(Address Info #1)는 제1 어드레스에 대응하는 가상 주소를 의미하는 것일 수 있다.
호스트(100)는 물리 주소와 가상 주소의 매핑(mapping) 정보를 저장하는 저장 공간을 포함할 수 있다.
예를 들어, 호스트(100)는 호스트 인터페이스(210)로부터 주소 변환 서비스 요청을 수신받으면, 주소 변환 서비스 요청에 포함된 가상 주소(예를 들어, 제1 어드레스 정보(Address Info #1))를 식별하고, 식별된 가상 주소(예를 들어, 제1 어드레스 정보(Address Info #1))와 매핑된 물리 주소를 찾을 수 있다.
가상 주소(예를 들어, 제1 어드레스 정보(Address Info #1))에 매핑된 물리 주소는 예를 들어, 제1 어드레스일 수 있다.
호스트(100)는 호스트 인터페이스(210)로부터 수신받은 가상 주소(예를 들어, 제1 어드레스 정보(Address Info #1))와 매핑된 물리 주소(예를 들어, 제1 어드레스)를 주소 변환 서비스 응답을 통해 호스트 인터페이스(210)로 전송할 수 있다.
계속하여, 도 5 및 도 6을 참조하면, 만약, 호스트(100)에서, 호스트 인터페이스(210)로부터 수신한 제1 어드레스 정보(Address Info #1)가 포함된 주소 변환 서비스 요청(ATS Req)과 관련하여, 제1 어드레스 정보(Address Info #1)가 호스트 메모리(120)에 없다고 판단된 경우, 호스트(100)는 호스트 인터페이스(210)에 제1 어드레스 정보(Address Info #1)가 없음을 알리는 캐시 미스(Cache miss)를 전송한다.
호스트(100)로부터 캐시 미스를 수신받은 호스트 인터페이스(210)는 호스트(100)에 요청하는 어드레스 정보를 수정해야한다. 즉, 호스트 인터페이스(210)는 캐시 미스 발생에 대해, 주소 변환 캐시(215) 내의 어드레스 정보를 캐시 미스가 발생되지 않도록 새롭게 업데이트를 해야한다.
이때, 주소 변환 캐시 프리패치 트리거(212)가 주소 변환 캐시(215) 내의 어드레스 정보를 업데이트하여, 캐시 미스가 발생되지 않도록 만들 수 있다.
예를 들어, 호스트(100)에서, 호스트 인터페이스(210)로부터 수신한 제1 어드레스 정보(Address Info #1)가 포함된 주소 변환 서비스 요청(ATS Req)과 관련하여, 제1 어드레스 정보(Address Info #1)가 호스트 메모리(120)에 없다고 판단된 경우, 호스트(100)는 호스트 인터페이스(210)에 제1 어드레스 정보(Address Info #1)가 없음을 알리는 캐시 미스(Cache miss)를 전송한다.
호스트(100)로부터 캐시 미스를 수신받은 호스트 인터페이스(210)는 주소 변환 캐시 프리패치 트리거(212)를 통해, 주소 변환 캐시(215) 내의 어드레스 정보를 제2 어드레스 정보(Address Info #2)로 업데이트한다. 이후, 호스트 인터페이스(210)는 주소 변환 캐시(215) 내에 업데이트된 제2 어드레스 정보(Address Info #2)에 대한 주소 변환 서비스 요청(ATS Req)을 다시 호스트(100)에 전송할 수 있다.
즉, 주소 변환 캐시 프리패치 트리거(212)를 통해 지속적으로 주소 변환 캐시(215)를 업데이트하여, 캐시 미스 발생 빈도를 감소시킬 수 있다. 캐시 미스 발생 빈도를 감소시키는 만큼, 주소 변환 캐시(215) 내에서 캐시 미스 발생에 대비해 요구되는 영역의 필요성이 감소될 수 있다. 따라서, 주소 변환 캐시(215)를 너무 큰 용량으로 만들지 않음으로써, 호스트 인터페이스(210)의 한정된 용량의 활용도를 더 높일 수 있다. 또는, 한정된 주소 변환 캐시(215)의 용량에 대해, 캐시 미스 발생에 대비해 요구되는 영역을 감소시킴으로써, 주소 변환 캐시(215)를 다른 용도로 쓸 수 있는 용량이 많아지기 때문에, 스토리지 장치(200)의 동작 효율성이 증대될 수도 있다.
몇몇 실시예들에 따른, 주소 변환 캐시 프리패치 트리거(212)는 캐시 미스가 발생하지 않은 경우에도, 주기적으로 주소 변환 캐시(215)의 주소 정보를 업데이트할 수 있다.
예를 들어, 스토리지 장치(200)가 DMA(Direct Memory Access)(도시되지 않음)을 통해 통신하는 시간(예를 들어, 스토리지 장치(200)가 데이터를 DMA로 전송하는 시간)보다 짧은 주기로, 주소 변환 프리패치 트리거(212)가 캐시 미스가 발생되지 않도록 주소 변환 캐시(215)에 어드레스 정보를 프리패치함으로써 업데이트 할 수 있다.
즉, 호스트()가 DMA와 주고받는 데이터에 대한 캐시 미스 발생을 줄일 수 있다.
도 7은 몇몇 실시예들에 따른 스토리지 장치의 다른 동작을 설명하기 위한 흐름도이다.
도 5 내지 도 7을 참조하면, 호스트 인터페이스(210)가 호스트(100)로 주소 변환 서비스 요청(ATS Req)을 전송한다(S200).
이후, 호스트 인터페이스(210)(더 자세히는, 주소 변환 캐시(215))가 호스트(100)로부터 캐시 미스를 수신받을 수 있다(S210).
이때, 주소 변환 캐시 프리패치 트리거(212)는 주소 변환 캐시(215) 내의 어드레스 정보를 재 할당한다(S220).
이후, 캐시 미스가 발생되지 않는다면, 도 4와 같은 스토리지 시스템의 동작이 수행될 수 있으며, 다시 캐시 미스가 발생된다면, 도 7과 같은 스토리지 시스템의 동작이 반복될 수 있다.
도 8은 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다. 도 9는 몇몇 실시예들에 따른 스토리지 장치의 다른 동작을 설명하기 위한 블록도이다.
도 8 및 도 9를 참조하면, 몇몇 실시예들에 따른 다른 스토리지 시스템(10c)은 도 5의 스토리지 시스템(10b)과는 달리, 호스트 인터페이스(210) 내에 주소 변환 캐시 풀링 컨트롤러(213)를 더 포함할 수 있다.
스토리지 컨트롤러(220)는 호스트 인터페이스(210)와의 통신을 통해, 호스트(100)와의 데이터를 송수신할 수 있다. 이때, 스토리지 컨트롤러(220)는 일정한 시간 간격으로 주기적으로 호스트 인터페이스(210)와 통신할 수 있다(풀링(polling) 동작으로 통칭될 수 있다.).
하지만, 스토리지 컨트롤러(220)가 일정한 동작(예를 들어, 비휘발성 메모리(230)로부터의 데이터 독출 혹은, 비휘발성 메모리(230)로 데이터의 쓰기) 중 동작을 멈추고, 호스트 인터페이스(210)(더 자세히는, 주소 변환 캐시(215))에 요구하는 어드레스 정보가 업데이트 되었는지를 확인하는 경우, 스토리지 컨트롤러(220)의 동작 효율성이 감소될 수 있다.
따라서, 주소 변환 캐시 풀링 컨트롤러(213)가 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 레이턴시 시간(T_latency)을 참조하여, 스토리지 컨트롤러(220)가 풀링해야하는 시점을 정확히 알려주어, 주소 변환 캐시(215)가 업데이트되는 타이밍에, 스토리지 컨트롤러(220)가 풀링할 수 있도록 도와줄 수 있다.
즉, 스토리지 컨트롤러(220)가 주소 변환 캐시(215) 내의 어드레스 정보 업데이트를 확인하기 위해 풀링해야하는 시간을 주소 변환 캐시 풀링 컨트롤러(213)가 제어해 줌으로써, 스토리지 컨트롤러(220)의 동작 효율성을 증대시킬 수 있다.
이때, 주소 변환 캐시 풀링 컨트롤러(213)는 주소 변환 서비스 레이턴시 스토리지(211)에 저장된 레이턴시 시간(T_latency)을 참조하여, 스토리지 컨트롤러(220)의 풀링 시간을 제어해줄 수 있다.
도 10은 몇몇 실시예들에 따른 스토리지 장치의 다른 동작을 설명하기 위한 흐름도이다.
도 8 내지 도 10을 참조하면, 캐시 미스가 발생한 경우를 예를 들어 설명한다.
주소 변환 캐시(215)가 호스트(100)로부터 캐시 미스를 수신받는다(S300).
이후, 주소 변환 캐시 풀링 컨트롤러(213)는 주소 변환 서비스 레이턴시 스토리지(211)로부터 레이턴시 시간(T_latency)을 획득한다(S310).
이후, 주소 변환 캐시 풀링 컨트롤러는 스토리지 컨트롤러(220)의 풀링 시간을 레이턴시 시간(T_latency)에 맞춰 제어할 수 있다(S320).
도 11은 몇몇 실시예들에 따른 다른 스토리지 시스템을 도시한 블록도이다.
도 11을 참조하면, 몇몇 실시예들에 따른 다른 스토리지 시스템(10c)은 호스트 인터페이스(210) 내에 주소 변환 캐시 디얼로케이터(214)를 더 포함한다.
주소 변환 캐시 디얼로케이터(214)는 주소 변환 캐시(215) 내에, 캐시 미스 발생에 대비한 영역을 제외한 다른 부분에 대해, 주소 변환 서비스 요청(ATS Req)과 관련이 없는 다른 정보(예를 들어, 어드레스 정보)가 저장되도록 재할당할 수 있다.
도 12는 스토리지 장치의 동작 성능에 따른 레이턴시 시간을 나타내는 예시적인 그래프이다.
본 도면을 도 11의 스토리시 시스템(10d)을 통해, 예를 들어 설명하지만, 도 1의 스토리지 시스템(10a), 도 5의 스토리지 시스템(10b), 및 도 8의 스토리지 시스템(10c)을 통해서도 설명될 수 있음은 물론이다.
도 11 및 도 12를 참조하면, 주소 변환 서비스 레이턴시 스토리지(211)에는 복수의 레이턴시 시간(T_letency)들이 저장될 수 있다.
이때, 복수의 레이턴시 시간들은 호스트 인터페이스(210)가 호스트(100)와 통신하는데 요구되는 대역폭(Bandwidth)에 따른 레이턴시 시간들일 수 있다.
예를 들어, 도 12의 그래프를 참조하면, x 축을 호스트 인터페이스(210)가 호스트(100)와 통신하는데 요구되는 대역폭(Bandwidth)이라 가정하고, y 축을 각 대역폭에 대응하는 통신 과정에서의 레이턴시 시간이다.
참고적으로, x 축은, 본 도면에 제한되지 않고, 스토리지 장치(200)에 요구되는 다른 성능일 수도 있다.
즉, 호스트 인터페이스(210)가 호스트(100)와 통신하는데 요구되는 대역폭(Bandwidth)에 따른 복수의 레이턴시 시간들이 주소 변환 서비스 레이턴시 스토리지(211)에 저장될 수 있다. 이에 제한되지 않고, 호스트 인터페이스(210)가 호스트(100)와 통신하는데 요구되는 커맨드(CMD)의 사이즈에 따른 복수의 레이턴시 시간들이 주소 변환 서비스 레이턴시 스토리지(211)에 저장될 수도 있다. 이에 제한되지 않고, 호스트 인터페이스(210)가 호스트(100)와 통신하는데 요구되는 QD(Queue Depth)에 따른 복수의 레이턴시 시간들이 주소 변환 서비스 레이턴시 스토리지(211)에 저장될 수도 있다.
이때, 예를 들어, 도 5 및 도 6에서 설명된 주소 변환 캐시 프리패치 트리거(212)는 복수의 레이턴시 시간들 중, 최소 레이턴시 시간인 제1 시간(t1)을 주기로, 주기적으로, 주소 변환 캐시(215)에 어드레스 정보를 프리패치함으로써 업데이트 할 수 있다.
도 13는 몇몇 실시예들에 따른 스토리지 장치가 적용된 스토리지 시스템을 도시한 예시적인 블록도이다.
도 13는 본 발명의 일 실시예에 따른 스토리지(storage) 장치가 적용된 시스템(1000)을 도시한 도면이다. 도 13의 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 13의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
도 13을 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
도시되진 않았지만, 스토리지 장치(1300a, 1300b)에는 도 1 내지 도 11을 통해 상술된 호스트 인터페이스를 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM, MRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 14은 몇몇 실시예들에 따른 스토리지 장치가 적용된 데이센터를 도시한 예시적인 블록도이다.
도 14을 참조하면, 데이터 센터(2000)는 각종 데이터를 모아두고 서비스를 제공하는 시설로서, 데이터 스토리지 센터라고 지칭될 수도 있다. 데이터 센터(2000)는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있으며, 은행 등의 기업 또는 정부기관에서 사용되는 컴퓨팅 시스템일 수 있다. 데이터 센터(2000)는 애플리케이션 서버들(2100_1 내지 2100_n) 및 스토리지 서버들(2200_1 내지 2200_m)을 포함할 수 있다. 애플리케이션 서버들(2100_1 내지 2100_n)의 개수 및 스토리지 서버들(2200_1 내지 2200_m)의 개수는 실시예에 따라 다양하게 선택될 수 있고, 애플리케이션 서버들(2100_1 내지 2100_n)의 개수 및 스토리지 서버들(2200_1 내지 2200_m)의 개수는 서로 다를 수 있다.
애플리케이션 서버(2100) 또는 스토리지 서버(2200)는 프로세서(2110, 2210) 및 메모리(2120, 2220) 중 적어도 하나를 포함할 수 있다. 스토리지 서버(2200)를 예시로 설명하면, 프로세서(2210)는 스토리지 서버(2200)의 전반적인 동작을 제어할 수 있고, 메모리(2220)에 액세스하여 메모리(2220)에 로딩된 명령어 및/또는 데이터를 실행할 수 있다. 메모리(2220)는 DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 및/또는 NVMDIMM(Non-Volatile DIMM)일 수 있다. 실시예에 따라, 스토리지 서버(2200)에 포함되는 프로세서(2210)의 개수 및 메모리(2220)의 개수는 다양하게 선택될 수 있다. 일 실시예에서, 프로세서(2210)와 메모리(2220)는 프로세서-메모리 페어를 제공할 수 있다. 일 실시예에서, 프로세서(2210)와 메모리(2220)의 개수는 서로 다를 수도 있다. 프로세서(2210)는 단일 코어 프로세서 또는 다중 코어 프로세서를 포함할 수 있다. 스토리지 서버(2200)에 대한 상기 설명은, 애플리케이션 서버(2100)에도 유사하게 적용될 수 있다. 실시예에 따라, 애플리케이션 서버(2100)는 스토리지 장치(2150)를 포함하지 않을 수도 있다. 스토리지 서버(2200)는 적어도 하나 이상의 스토리지 장치(2250)를 포함할 수 있다. 스토리지 서버(2200)에 포함되는 스토리지 장치(2250)의 개수는 실시예에 따라 다양하게 선택될 수 있다.
도시되진 않았지만, 스토리지 장치(2250)에는 도 1 내지 도 11을 통해 상술된 호스트 인터페이스를 포함할 수 있다.
애플리케이션 서버들(2100_1 내지 2100_n) 및 스토리지 서버들(2200_1 내지 2200_m)은 네트워크(3300)를 통해 서로 통신할 수 있다. 네트워크(3300)는 FC(Fibre Channel) 또는 이더넷(Ethernet) 등을 이용하여 구현될 수 있다. 이 때, FC는 상대적으로 고속의 데이터 전송에 사용되는 매체이며, 고성능/고가용성을 제공하는 광 스위치를 사용할 수 있다. 네트워크(3300)의 액세스 방식에 따라 스토리지 서버들(2200_1 내지 2200_m)은 파일 스토리지, 블록 스토리지, 또는 오브젝트 스토리지로서 제공될 수 있다.
일 실시예에서, 네트워크(3300)는 SAN(Storage Area Network)와 같은 스토리지 전용 네트워크일 수 있다. 예를 들어, SAN은 FC 네트워크를 이용하고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다른 예를 들어, SAN은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 또는 Internet SCSI) 프로토콜에 따라 구현된 IP-SAN일 수 있다. 다른 실시예에서, 네트워크(3300)는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들어, 네트워크(3300)는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다.
이하에서는, 애플리케이션 서버(2100) 및 스토리지 서버(2200)를 중심으로 설명하기로 한다. 애플리케이션 서버(2100)에 대한 설명은 다른 애플리케이션 서버(2100_n)에도 적용될 수 있고, 스토리지 서버(2200)에 대한 설명은 다른 스토리지 서버(2200_m)에도 적용될 수 있다.
애플리케이션 서버(2100)는 사용자 또는 클라이언트가 저장 요청한 데이터를 네트워크(3300)를 통해 스토리지 서버들(2200_1 내지 2200_m) 중 하나에 저장할 수 있다. 또한, 애플리케이션 서버(2100)는 사용자 또는 클라이언트가 독출 요청한 데이터를 스토리지 서버들(2200_1 내지 2200_m) 중 하나로부터 네트워크(3300)를 통해 획득할 수 있다. 예를 들어, 애플리케이션 서버(2100)는 웹 서버 또는 DBMS(Database Management System) 등으로 구현될 수 있다.
애플리케이션 서버(2100)는 네트워크(3300)를 통해 다른 애플리케이션 서버(2100_n)에 포함된 메모리(2120_n) 또는 스토리지 장치(2150_n)에 액세스할 수 있고, 또는 네트워크(3300)를 통해 스토리지 서버들(2200-2200_m)에 포함된 메모리들(2220_1-2220_m) 또는 스토리지 장치(2250_1-2250_m)에 액세스할 수 있다. 이로써, 애플리케이션 서버(2100)는 애플리케이션 서버들(2100_1-2100_n) 및/또는 스토리지 서버들(2200_1-2200_m)에 저장된 데이터에 대해 다양한 동작들을 수행할 수 있다. 예를 들어, 애플리케이션 서버(2100)는 애플리케이션 서버들(2100_1-2100_n) 및/또는 스토리지 서버들(2200_1-2200_m) 사이에서 데이터를 이동 또는 카피(copy)하기 위한 명령어를 실행할 수 있다. 이 때 데이터는 스토리지 서버들(2200_1-2200_m)의 스토리지 장치(2250_1-2250_m)로부터 스토리지 서버들(2200_1-2200_m)의 메모리들(2220_1-2220_m)을 거쳐서, 또는 바로 애플리케이션 서버들(2100_1-2100_n)의 메모리(2120_1-2120_n)로 이동될 수 있다. 네트워크(3300)를 통해 이동하는 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 서버(2200)를 예시로 설명하면, 인터페이스(2254)는 프로세서(2210)와 컨트롤러(2251)의 물리적 연결 및 NIC(Network InterConnect)(2240)와 컨트롤러(2251)의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스(2254)는 스토리지 장치(2250)를 전용 케이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터페이스(2254)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), 및/또는 CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
스토리지 서버(2200)는 스위치(2230) 및 NIC(2240)을 더 포함할 수 있다. 스위치(2230)는 프로세서(2210)의 제어에 따라 프로세서(2210)와 스토리지 장치(2250)를 선택적으로 연결시키거나, NIC(2240)와 스토리지 장치(2250)를 선택적으로 연결시킬 수 있다.
일 실시예에서 NIC(2240)는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC(2240)는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크(3300)에 연결될 수 있다. NIC(2240)는 내부 메모리, DSP(Digital Signal Processor), 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터페이스를 통해 프로세서(2210) 및/또는 스위치(2230) 등과 연결될 수 있다. 호스트 버스 인터페이스는, 앞서 설명한 인터페이스(2254)의 예시들 중 하나로 구현될 수도 있다. 일 실시예에서, NIC(2240)는 프로세서(2210), 스위치(2230), 스토리지 장치(2250) 중 적어도 하나와 통합될 수도 있다.
스토리지 서버들(2200_1-2200_m) 또는 애플리케이션 서버들(2100_1-2100_n)에서 프로세서는 스토리지 장치(2150_1-2150_n, 2250_1-2250_m) 또는 메모리(2120_1-2120_n, 2220_1-2220_m)로 커맨드를 전송하여 데이터를 프로그램하거나 리드할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 또는 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 장치(2150_1-2150_n, 2250_1-2250_m)는 프로세서로부터 수신된 리드 커맨드에 응답하여, 제어 신호 및 커맨드/어드레스 신호를 NAND 플래시 메모리 장치(2252-2252m)로 전송할 수 있다. 이에 따라 NAND 플래시 메모리 장치(2252-2252m)로부터 데이터를 독출하는 경우, RE(Read Enable) 신호는 데이터 출력 제어 신호로 입력되어, 데이터를 DQ 버스로 출력하는 역할을 할 수 있다. RE 신호를 이용하여 DQS(Data Strobe)가 생성될 수 있다. 커맨드와 어드레스 신호는 WE(Write Enable) 신호의 상승 엣지 또는 하강 엣지에 따라 페이지 버퍼에 래치될 수 있다.
컨트롤러(2251)는 스토리지 장치(2250)의 동작을 전반적으로 제어할 수 있다. 일 실시예에서, 컨트롤러(2251)는 SRAM(Static Random Access Memory)을 포함할 수 있다. 컨트롤러(2251)는 기입 커맨드에 응답하여 낸드 플래시(2252)에 데이터를 기입할 수 있고, 또는 독출 커맨드에 응답하여 낸드 플래시(2252)로부터 데이터를 독출할 수 있다. 예를 들어, 기입 커맨드 및/또는 독출 커맨드는 스토리지 서버(2200) 내의 프로세서(2210), 다른 스토리지 서버(2200_m) 내의 프로세서(2210_m) 또는 애플리케이션 서버(2100, 2100_n) 내의 프로세서(2110, 2110_n)로부터 제공될 수 있다. DRAM(2253)은 낸드 플래시(2252)에 기입될 데이터 또는 낸드 플래시(2252)로부터 독출된 데이터를 임시 저장(버퍼링)할 수 있다. 또한, DRAM(2253)은 메타 데이터를 저장할 수 있다. 여기서, 메타 데이터는 사용자 데이터 또는 낸드 플래시(2252)를 관리하기 위해 컨트롤러(2251)에서 생성된 데이터이다. 스토리지 장치(2250)는 보안 또는 프라이버시를 위해 SE(Secure Element)를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10a, 10b, 10c: 스토리지 시스템 100: 호스트 110: 호스트 컨트롤러 120: 호스트 메모리 130: 변환 에이전트 140: 주소 변환 및 보호 테이블 200: 스토리지 장치 210: 호스트 인터페이스 211: 주소 변환 서비스 레이턴시 스토리지 212: 주소 변환 캐시 프리패치 트리거 213: 주소 변환 캐시 풀링 컨트롤러 214: 주소 변환 캐시 디얼로케이터 215: 주소 변환 캐시 220: 스토리지 컨트롤러 230: 비휘발성 메모리

Claims (10)

  1. 스토리지 컨트롤러; 및
    외부에 주소 변환 서비스(ATS: Address Translation Service) 요청(ATS Req)을 전송하는 호스트 인터페이스를 포함하되,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 요청에 포함된 주소 정보를 저장하는 주소 변환 캐시(ATC: Address Translation Cache)와,
    상기 외부로부터, 상기 주소 변환 서비스 요청에 대응한 주소 변환 서비스 응답(ATS Resp)을 상기 주소 변환 캐시가 수신 받기까지의 제1 시간을 포함한 레이턴시 관련 정보가 저장되는 주소 변환 서비스 레이턴시 스토리지를 포함하고,
    상기 스토리지 컨트롤러는 상기 제1 시간 관련 정보에 기초하여, 상기 외부에 상기 주소 변환 서비스 요청을 전송한 후, 상기 제1 시간이 지난 후, 상기 호스트 인터페이스를 풀링(polling)하는 스토리지 장치.
  2. 제 1항에 있어서,
    상기 주소 변환 서비스 요청이 제1 어드레스 정보를 포함하고, 상기 제1 어드레스 정보에 매핑되는 제1 어드레스를 요청하는 것이며,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 요청 이후의 주소 변환 서비스 요청에 포함되는 어드레스 정보를 제2 어드레스 정보로 변경하고, 상기 주소 변환 캐시에 상기 제2 어드레스 정보를 프리패치하는 주소 변환 캐시 프리패치 트리거를 더 포함하는 스토리지 장치.
  3. 제 1항에 있어서,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 레이턴시 스토리지의 상기 제1 시간을 참조하여, 상기 스토리지 컨트롤러가 상기 제1 시간을 평균한 시간 이후에, 상기 호스트 인터페이스를 풀링(polling)하도록 제어하는 주소 변환 캐시 풀링 컨트롤러를 더 포함하는 스토리지 장치.
  4. 제 1항에 있어서,
    상기 스토리지 컨트롤러는,
    상기 제1 시간 중 최소 시간을 주기로, 상기 호스트 인터페이스를 풀링하는 스토리지 장치.
  5. 제 1항에 있어서,
    상기 호스트 인터페이스는 주소 변환 캐시 디얼로케이터를 더 포함하되,
    상기 주소 변환 캐시 디얼로케이터는 상기 주소 변환 캐시 내의 일부 영역을 상기 주소 변환 서비스 요청과 관련이 없는 정보를 저장하도록 할당하는 스토리지 장치.
  6. 호스트; 및
    상기 호스트에 주소 변환 서비스 요청을 전송하는 호스트 인터페이스와, 상기 호스트 인터페이스를 풀링(polling)하는 스토리지 컨트롤러를 포함하는 스토리지 장치를 포함하되,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 요청에 포함된 주소 정보를 저장하는 주소 변환 캐시(ATC: Address Translation Cache)와,
    상기 외부로부터, 상기 주소 변환 서비스 요청에 대응한 주소 변환 서비스 응답을 상기 주소 변환 캐시가 수신 받기까지의 레이턴시(latency) 시간을 포함한 레이턴시 관련 정보가 저장되는 주소 변환 서비스 레이턴시 스토리지를 포함하고,
    상기 스토리지 컨트롤러는 상기 제1 시간 관련 정보에 기초하여, 상기 외부에 상기 주소 변환 서비스 요청을 전송한 후, 상기 제1 시간이 지난 후, 상기 호스트 인터페이스를 풀링(polling)하는 스토리지 시스템.
  7. 제 6항에 있어서,
    상기 주소 변환 서비스 요청이 제1 어드레스 정보를 포함하고, 상기 제1 어드레스 정보에 매핑되는 제1 어드레스를 요청하는 것이며,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 요청 이후의 주소 변환 서비스 요청에 포함되는 어드레스 정보를 제2 어드레스 정보로 변경하고, 상기 주소 변환 캐시에 상기 제2 어드레스 정보를 프리패치하는 주소 변환 캐시 프리패치 트리거를 더 포함하는 스토리지 시스템.
  8. 제 6항에 있어서,
    상기 호스트 인터페이스는,
    상기 주소 변환 서비스 레이턴시 스토리지의 상기 제1 시간을 참조하여, 상기 스토리지 컨트롤러가 상기 제1 시간을 평균한 시간 이후에, 상기 호스트 인터페이스를 풀링(polling)하도록 제어하는 주소 변환 캐시 풀링 컨트롤러를 더 포함하는 스토리지 장치.
  9. 제 6항에 있어서,
    상기 스토리지 컨트롤러는,
    상기 제1 시간 중 최소 시간을 주기로, 상기 호스트 인터페이스를 풀링하는 스토리지 장치.
  10. 호스트 인터페이스를 통해, 외부에 주소 변환 서비스 요청을 전송하고,
    상기 외부에 전송하는 주소 정보가 저장된 주소 변환 캐시가 상기 외부로부터 주소 변환 서비스 응답을 수신받고,
    상기 주소 변환 서비스 응답이 상기 외부로부터 상기 주소 변환 캐시까지 전송되는 제1 시간을 측정하고,
    상기 제1 시간을 주소 변환 서비스 레이턴시 스토리지에 기록하고,
    상기 호스트 인터페이스와 통신하는 스토리지 컨트롤러는 상기 제1 시간 관련 정보에 기초하여, 상기 외부에 상기 주소 변환 서비스 요청을 전송한 후, 상기 제1 시간이 지난 후, 상기 호스트 인터페이스를 풀링(polling)하는 것을 포함하는 스토리지 장치의 동작 방법.
KR1020220000822A 2022-01-04 2022-01-04 스토리지 시스템과 장치 및 그 동작 방법 KR20230105441A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220000822A KR20230105441A (ko) 2022-01-04 2022-01-04 스토리지 시스템과 장치 및 그 동작 방법
US17/820,631 US11868270B2 (en) 2022-01-04 2022-08-18 Storage system and storage device, and operating method thereof
CN202211666229.XA CN116414734A (zh) 2022-01-04 2022-12-23 存储系统和存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220000822A KR20230105441A (ko) 2022-01-04 2022-01-04 스토리지 시스템과 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230105441A true KR20230105441A (ko) 2023-07-11

Family

ID=86991719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000822A KR20230105441A (ko) 2022-01-04 2022-01-04 스토리지 시스템과 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11868270B2 (ko)
KR (1) KR20230105441A (ko)
CN (1) CN116414734A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8161243B1 (en) 2007-09-28 2012-04-17 Intel Corporation Address translation caching and I/O cache performance improvement in virtualized environments
US8171230B2 (en) 2007-12-03 2012-05-01 International Business Machines Corporation PCI express address translation services invalidation synchronization with TCE invalidation
US8995302B1 (en) 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US9336173B1 (en) 2013-12-20 2016-05-10 Microsemi Storage Solutions (U.S.), Inc. Method and switch for transferring transactions between switch domains
US10140216B2 (en) * 2016-01-21 2018-11-27 Arm Limited Measuring address translation latency
US10210131B2 (en) 2016-07-13 2019-02-19 International Business Machines Corporation Synchronous data input/output system using prefetched device table entry
US10585734B2 (en) 2018-01-04 2020-03-10 Qualcomm Incorporated Fast invalidation in peripheral component interconnect (PCI) express (PCIe) address translation services (ATS)
US10929310B2 (en) 2019-03-01 2021-02-23 Cisco Technology, Inc. Adaptive address translation caches
US20210149815A1 (en) 2020-12-21 2021-05-20 Intel Corporation Technologies for offload device fetching of address translations

Also Published As

Publication number Publication date
CN116414734A (zh) 2023-07-11
US11868270B2 (en) 2024-01-09
US20230214329A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR102365312B1 (ko) 스토리지 컨트롤러, 연산 스토리지 장치, 및 연산 스토리지 장치의 동작 방법
EP4283472A1 (en) Method for caching data, a host device for caching data, and a storage system for caching data
US20240086113A1 (en) Synchronous write method and device, storage system and electronic device
US20230325277A1 (en) Memory controller performing selective and parallel error correction, system including the same and operating method of memory device
US20230229357A1 (en) Storage controller, computational storage device, and operational method of computational storage device
EP4325367A1 (en) Method and device for data caching
KR20230105441A (ko) 스토리지 시스템과 장치 및 그 동작 방법
CN115469800A (zh) 数据处理系统以及用于访问异构存储器系统的方法
CN114546902A (zh) 基于多协议访问存储器的系统、设备和方法
US20240086110A1 (en) Data storage method, storage apparatus and host
US11809341B2 (en) System, device and method for indirect addressing
US20230084539A1 (en) Computational storage device and storage system including the computational storage device
US20240168675A1 (en) Storage apparatus and method for data integrity
US20220129383A1 (en) Electronic device, automotive device, and data center
US20230359379A1 (en) Computing system generating map data, and method of operating the same
EP4198746A2 (en) Multi-core processor and storage device
KR20230067439A (ko) 보안 프로세서 및 이의 동작 방법과 이를 포함하는 스토리지 장치
KR20230067433A (ko) 멀티 플렉서
KR20230144434A (ko) 호스트 장치의 동작 방법 및 스토리지 장치의 동작 방법
KR20230046362A (ko) 메모리 모듈의 동작 방법, 메모리 컨트롤러의 동작 방법, 및 메모리 시스템의 동작 방법
KR20230138777A (ko) 데이터 재구성가능한 스토리지 장치, 전자 시스템 및 그 동작방법