KR20230103933A - Touch panel and display device including the same - Google Patents

Touch panel and display device including the same Download PDF

Info

Publication number
KR20230103933A
KR20230103933A KR1020220142765A KR20220142765A KR20230103933A KR 20230103933 A KR20230103933 A KR 20230103933A KR 1020220142765 A KR1020220142765 A KR 1020220142765A KR 20220142765 A KR20220142765 A KR 20220142765A KR 20230103933 A KR20230103933 A KR 20230103933A
Authority
KR
South Korea
Prior art keywords
pattern
touch
unit
sub
patterns
Prior art date
Application number
KR1020220142765A
Other languages
Korean (ko)
Inventor
김진성
김주한
이해원
지문배
권효원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to GB2216939.5A priority Critical patent/GB2614428A/en
Priority to US17/988,516 priority patent/US20230214077A1/en
Priority to CN202211662355.8A priority patent/CN116382523A/en
Publication of KR20230103933A publication Critical patent/KR20230103933A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens

Abstract

본 발명의 일 실시예에 따른 터치 패널은 복수의 연신 패턴을 구비하는 터치 패턴층 및 터치 패턴층 상에 배치되고, 복수의 터치 전극을 구비하는 터치 전극층을 포함하고, 복수의 연신 패턴 각각은 복수의 유닛 패턴으로 구성되고, 복수의 터치 전극 각각은 복수의 유닛 전극으로 구성되고, 복수의 유닛 패턴 각각은, 복수의 유닛 전극 전극과 중첩하는 제1 서브 유닛 패턴 및 제1 서브 유닛 내측에 배치되는 제2 서브 유닛 패턴을 포함하여, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.A touch panel according to an embodiment of the present invention includes a touch pattern layer having a plurality of elongated patterns and a touch electrode layer disposed on the touch pattern layer and having a plurality of touch electrodes, and each of the plurality of elongated patterns includes a plurality of elongated patterns. It is composed of a unit pattern of, each of a plurality of touch electrodes is composed of a plurality of unit electrodes, each of the plurality of unit patterns is disposed inside the first sub-unit pattern and the first sub-unit overlapping the plurality of unit electrode electrodes Including the second sub-unit pattern, laser lift off (LLO) process efficiency for the touch panel may be increased.

Description

터치 패널 및 이를 포함하는 표시 장치{TOUCH PANEL AND DISPLAY DEVICE INCLUDING THE SAME}Touch panel and display device including the same {TOUCH PANEL AND DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 터치 패널 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 연신 가능한 터치 패널 및 이를 포함하는 표시 장치에 관한 것이다.The present invention relates to a touch panel and a display device including the same, and more particularly, to a stretchable touch panel and a display device including the same.

컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.Display devices used in computer monitors, TVs, mobile phones, etc. include Organic Light Emitting Displays (OLEDs) that emit light by themselves, and Liquid Crystal Displays (LCDs) that require a separate light source. there is.

표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.The range of applications of display devices is diversifying from computer monitors and TVs to personal portable devices, and research into display devices having a reduced volume and weight while having a large display area is being conducted.

또한, 최근에는 플렉서블(flexible) 소재인 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 특정 방향으로 신축이 가능하고 다양한 형상으로 변화가 가능하게 제조되는 표시 장치가 차세대 표시 장치로 주목받고 있다.In addition, recently, a display device manufactured to be stretchable in a specific direction and changeable into various shapes by forming a display unit and wires on a flexible substrate such as plastic, which is a flexible material, is attracting attention as a next-generation display device. there is.

본 발명에서 해결하고자 하는 과제는 연신 가능한 터치 전극을 포함하는 터치 패널 및 이를 포함하는 표시 장치를 제공하는 것이다.An object to be solved by the present invention is to provide a touch panel including stretchable touch electrodes and a display device including the same.

본 발명에서 해결하고자 하는 다른 과제는 공정 안정성을 도모할 수 있는 터치 패널 및 이를 포함하는 표시 장치를 제공하는 것이다.Another problem to be solved by the present invention is to provide a touch panel capable of promoting process stability and a display device including the touch panel.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present invention are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 터치 패널은 복수의 연신 패턴을 구비하는 터치 패턴층 및 터치 패턴층 상에 배치되고, 복수의 터치 전극을 구비하는 터치 전극층을 포함하고, 복수의 연신 패턴 각각은 복수의 유닛 패턴으로 구성되고, 복수의 터치 전극 각각은 복수의 유닛 전극으로 구성되고, 복수의 유닛 패턴 각각은, 복수의 유닛 전극 전극과 중첩하는 제1 서브 유닛 패턴 및 제1 서브 유닛 내측에 배치되는 제2 서브 유닛 패턴을 포함하여, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.In order to solve the above problems, the touch panel according to an embodiment of the present invention includes a touch pattern layer having a plurality of stretch patterns and a touch electrode layer disposed on the touch pattern layer and having a plurality of touch electrodes. wherein each of the plurality of stretching patterns is composed of a plurality of unit patterns, each of the plurality of touch electrodes is composed of a plurality of unit electrodes, and each of the plurality of unit patterns is composed of a plurality of unit electrode electrodes and overlaps with the first sub unit By including the pattern and the second sub-unit pattern disposed inside the first sub-unit, laser lift off (LLO) process efficiency for the touch panel may be increased.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other embodiment specifics are included in the detailed description and drawings.

본 발명은 터치 전극 하부에 터치 패턴을 배치시킴으로써, 터치 패널의 연신 신뢰성은 향상될 수 있다.In the present invention, by disposing the touch pattern under the touch electrode, the stretching reliability of the touch panel can be improved.

본 발명은 추가 터치 패턴을 배치함으로써, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.In the present invention, by disposing additional touch patterns, the efficiency of a laser lift off (LLO) process for a touch panel can be increased.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.Effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present invention.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 평면도이다.
도 3은 도 2에 도시된 A 영역의 확대 평면도이다.
도 4는 도 3에 도시된 절단선 Ⅲ-Ⅲ'에 따라 절단한 단면도이다.
도 5는 도 3에 도시된 절단선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.
도 6은 도 3에 도시된 절단선 Ⅴ-Ⅴ'에 따라 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 서브 화소의 회로도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 터치 패널의 평면도이다.
도 9a는 도 8에 도시된 B 영역의 확대 평면도이다.
도 9b는 도 9a에 도시된 절단선 IX-IX'에 따라 절단한 단면도이다.
도 10a는 종래의 터치 패널의 LLO(laser Lift Off) 공정을 설명하는 단면도이다.
도 10b은 본 발명의 일 실시예에 따른 표시 장치의 터치 패널의 LLO(laser Lift Off) 공정을 설명하는 단면도이다.
도 11a는 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널의 확대 평면도이다.
도 11b는 도 11a에 도시된 절단선 XI-XI'에 따라 절단한 단면도이다.
도 12a는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다.
도 12b는 도 12a에 도시된 절단선 XII-XII'에 따라 절단한 단면도이다.
도 13a는 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다.
도 13b는 도 13a에 도시된 절단선 XIII-XIII'에 따라 절단한 단면도이다.
도 14a는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다.
도 14b는 도 14a에 도시된 절단선 A-A', B-B' 및 C-C'에 따라 절단한 단면도이다.
도 15a 내지 도 15e는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기 위한 공정도들이다.
도 16a는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다.
도 16b는 도 16a에 도시된 절단선 A-A', B-B' 및 C-C'에 따라 절단한 단면도이다.
도 17a 내지 도 17e는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기 위한 공정도들이다.
1 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
2 is a plan view of a display panel of a display device according to an exemplary embodiment of the present invention.
FIG. 3 is an enlarged plan view of area A shown in FIG. 2 .
FIG. 4 is a cross-sectional view taken along the cutting line III-III′ shown in FIG. 3 .
FIG. 5 is a cross-sectional view taken along the cutting line IV-IV′ shown in FIG. 3 .
FIG. 6 is a cross-sectional view taken along the cutting line V-V′ shown in FIG. 3 .
7 is a circuit diagram of a sub-pixel of a display panel of a display device according to an exemplary embodiment of the present invention.
8 is a plan view of a touch panel of a display device according to an exemplary embodiment.
FIG. 9A is an enlarged plan view of area B shown in FIG. 8 .
FIG. 9B is a cross-sectional view taken along the cutting line IX-IX' shown in FIG. 9A.
10A is a cross-sectional view illustrating a laser lift off (LLO) process of a conventional touch panel.
10B is a cross-sectional view illustrating a laser lift off (LLO) process of a touch panel of a display device according to an exemplary embodiment.
11A is an enlarged plan view of a touch panel of a display device according to another exemplary embodiment of the present invention.
FIG. 11B is a cross-sectional view taken along the line XI-XI' shown in FIG. 11A.
12A is an enlarged plan view of a touch panel of a display device according to another embodiment (third embodiment) of the present invention.
FIG. 12B is a cross-sectional view taken along the cutting line XII-XII' shown in FIG. 12A.
13A is an enlarged plan view of a touch panel of a display device according to another embodiment (fourth embodiment) of the present invention.
FIG. 13B is a cross-sectional view taken along the cutting line XIII-XIII′ shown in FIG. 13A.
14A is an enlarged plan view of a touch panel of a display device according to another embodiment (fifth embodiment) of the present invention.
FIG. 14B is a cross-sectional view taken along the cutting lines A-A', BB', and C-C' shown in FIG. 14A.
15A to 15E are process charts for explaining a method of manufacturing a touch panel of a display device according to another embodiment (fifth embodiment) of the present invention.
16A is an enlarged plan view of a touch panel of a display device according to another embodiment (sixth embodiment) of the present invention.
FIG. 16B is a cross-sectional view taken along the cutting lines A-A', BB', and C-C' shown in FIG. 16A.
17A to 17E are process charts for explaining a method of manufacturing a touch panel of a display device according to another embodiment (sixth embodiment) of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different shapes, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to fully inform the person who has the scope of the invention.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, areas, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, and the present invention is not limited thereto. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists', etc. mentioned in the present invention is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as “on” another element or layer, it includes all cases where another element or layer is directly on top of another element or another layer or other element intervenes therebetween.

그리고, '접속' 또는 '연결'로 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두개의 구성 요소 사이에 위치한 하나 이상의 다른 구성 요소를 통하여 접속' 또는 '연결' 되는 것을 포함할 수 있다. And, when it is described as 'connection' or 'connection', unless 'immediately' or 'directly' is used, it may include being 'connected' or 'connected' through one or more other components located between two components. can

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.In addition, although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numbers designate like elements throughout the specification.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.The area and thickness of each component shown in the drawings is shown for convenience of description, and the present invention is not necessarily limited to the area and thickness of the illustrated component.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in a related relationship. may be

이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 일 실시예에 따른 표시 장치는 휘거나 늘어나도 화상 표시가 가능한 표시 장치이며, 스트레쳐블 표시 장치, 신축성 표시 장치 및 연신가능한 표시 장치으로도 지칭될 수 있다. 표시 장치는 종래의 일반적인 표시 장치와 비교하여 높은 가요성(Flexibility)을 가질 뿐만 아니라, 연신성(Stretchability)를 가질 수 있다. 이에, 사용자가 표시 장치를 휘게 하거나 늘어나게 할 수 있을 뿐만 아니라, 사용자의 조작에 따라 표시 장치의 형상이 자유롭게 변경될 수 있다. 예를 들어, 사용자가 표시 장치의 끝 단을 잡고 잡아당기는 경우 표시 장치는 사용자가 잡아당기는 방향으로 늘어날 수 있다. 또는, 사용자가 표시 장치를 평평하지 않은 외면에 배치시키는 경우, 표시 장치는 벽면의 외면의 형상을 따라 휘어지도록 배치될 수 있다. 또한, 사용자에 의해 가해지는 힘이 제거되는 경우, 표시 장치는 다시 본래의 형태로 복원될 수 있다.A display device according to an exemplary embodiment of the present invention is a display device capable of displaying an image even when bent or stretched, and may also be referred to as a stretchable display device, a stretchable display device, and a stretchable display device. The display device may have high flexibility and stretchability compared to conventional general display devices. Accordingly, not only can the user bend or stretch the display device, but also the shape of the display device can be freely changed according to the user's manipulation. For example, when the user grabs the end of the display device and pulls it, the display device may stretch in the direction the user pulls it. Alternatively, when a user places the display device on an uneven outer surface, the display device may be disposed to be bent along the shape of the outer surface of the wall. Also, when the force applied by the user is removed, the display device may be restored to its original shape.

<터치 패널 및 표시 패널의 적층 구조><Laminate structure of touch panel and display panel>

도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 1 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 연신 가능한 표시 패널(100), 연신 가능한 터치 패널(200) 및 접착층(300)을 포함할 수 있다.As shown in FIG. 1 , a display device according to an exemplary embodiment of the present invention may include an extensible display panel 100 , an extensible touch panel 200 , and an adhesive layer 300 .

표시 패널(100)은 연신 가능하면서, 영상을 표시할 수 있다. 그리고, 표시 패널(100)은 순차적으로 적층되는 하부 기판(111), 패턴층(120), 복수의 트랜지스터(150, 160), LED(170) 및 상부 기판(112)를 포함할 수 있다. 이에, 패턴층(120) 상에 배치되는 LED(170)가 복수의 트랜지스터(150, 160)에 의해 제어됨으로써, 영상을 표시할 수 있다.The display panel 100 can display an image while being stretchable. Also, the display panel 100 may include a lower substrate 111 , a pattern layer 120 , a plurality of transistors 150 and 160 , an LED 170 , and an upper substrate 112 that are sequentially stacked. Accordingly, as the LED 170 disposed on the pattern layer 120 is controlled by the plurality of transistors 150 and 160, an image may be displayed.

그리고, 터치 패널(200)은 표시 패널(100) 상에 배치되고, 연신 가능하면서, 터치를 감지할 수 있다. 터치 패널(200)은 순차적으로 적층되는 터치 패턴층(210), 터치 전극층(220), 터치 기판(230)을 포함할 수 있다. Also, the touch panel 200 is disposed on the display panel 100 and can sense a touch while being stretchable. The touch panel 200 may include a touch pattern layer 210 , a touch electrode layer 220 , and a touch substrate 230 sequentially stacked.

이에, 터치 패턴층(210) 상에 배치된 터치 전극층(220)의 구성요소 간의 상호 정전용량 또는 자기 정전용량의 변화를 감지하여, 손가락이나 펜 등에 의한 터치를 판단할 수 있다.Accordingly, a change in mutual capacitance or self capacitance between components of the touch electrode layer 220 disposed on the touch pattern layer 210 may be sensed to determine a touch by a finger or a pen.

그리고, 접착층(300)은 표시 패널(100)과 터치 패널(200)을 접착시키는 역할을 한다. 이에, 접착층(300)은 표시 패널(100)과 터치 패널(200) 사이에 배치되는 접착 물질로 구성될 수 있다. 구체적으로, 접착층(300)은 OCA (optically clear adhesive)일 수 있으며, 아크릴계 접착제, 실리콘계 접착제 및 우레탄계 접착제등으로 구성될 수 있다.Also, the adhesive layer 300 serves to bond the display panel 100 and the touch panel 200 together. Accordingly, the adhesive layer 300 may be composed of an adhesive material disposed between the display panel 100 and the touch panel 200 . Specifically, the adhesive layer 300 may be an optically clear adhesive (OCA), and may be composed of an acrylic adhesive, a silicone adhesive, a urethane adhesive, and the like.

도 1에 도시된 바와 같이, 표시 패널(100) 상에 배치되는 터치 패널(200)이 애드온 타입으로 도시하였다. 그러나, 터치 패널(200)은 표시 패널(100) 하부에 배치될 수 있거나, 표시 패널(100) 내부에 배치될 수도 있다.As shown in FIG. 1 , the touch panel 200 disposed on the display panel 100 is shown as an add-on type. However, the touch panel 200 may be disposed below the display panel 100 or may be disposed inside the display panel 100 .

이하에서는 도 2 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널에 대해서 구체적으로 설명한다.Hereinafter, a display panel of a display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 2 to 6 .

<스트레쳐블 기판 및 패턴층><Stretchable substrate and pattern layer>

도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 평면도이다. 2 is a plan view of a display panel of a display device according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 A 영역의 확대 평면도이다. FIG. 3 is an enlarged plan view of area A shown in FIG. 2 .

도 4는 도 3에 도시된 절단선 Ⅲ-Ⅲ'에 따라 절단한 단면도이다.FIG. 4 is a cross-sectional view taken along the cutting line III-III′ shown in FIG. 3 .

도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)는 하부 기판(111), 패턴층(120), 복수의 화소(PX), 게이트 드라이버(GD), 데이터 드라이버(DD) 및 파워 서플라이(PS)를 포함할 수 있다. 그리고, 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)는 제1 충진층(190) 및 상부 기판(112)을 더 포함할 수 있다.Referring to FIG. 2 , the display panel 100 according to an exemplary embodiment includes a lower substrate 111, a pattern layer 120, a plurality of pixels PX, a gate driver GD, and a data driver DD. and a power supply (PS). Also, referring to FIG. 2 , the display panel 100 according to an exemplary embodiment may further include a first filling layer 190 and an upper substrate 112 .

하부 기판(111)은 표시 패널(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 그리고, 상부 기판(112)은 표시 패널(100)의 여러 구성요소들을 커버하고 보호하기 위한 기판이다. 즉, 하부 기판(111)은 화소(PX), 게이트 드라이버(GD) 및 파워 서플라이(PS)이 형성된 패턴층(120)을 지지하는 기판이다. 그리고, 상부 기판(112)는 화소(PX), 게이트 드라이버(GD) 및 파워 서플라이(PS)를 덮는 기판이다.The lower substrate 111 is a substrate for supporting and protecting various components of the display panel 100 . Also, the upper substrate 112 is a substrate for covering and protecting various components of the display panel 100 . That is, the lower substrate 111 is a substrate supporting the pattern layer 120 on which the pixel PX, the gate driver GD, and the power supply PS are formed. Also, the upper substrate 112 is a substrate covering the pixel PX, the gate driver GD, and the power supply PS.

하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 하부 기판(111) 및 상부 기판(112) 각각은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 재질은 동일할 수 있으나 이에 제한되지 않고 다양하게 변형될 수 있다.Each of the lower substrate 111 and the upper substrate 112 is a flexible substrate and may be made of an insulating material capable of being bent or stretched. For example, each of the lower substrate 111 and the upper substrate 112 is made of silicone rubber such as polydimethylsiloxane (PDMS), or elastic materials such as polyurethane (PU) and PTFE (polytetrafluoroethylene). It is made of a polymer (elastomer), and thus may have a flexible property. In addition, the material of the lower substrate 111 and the upper substrate 112 may be the same, but may be variously modified without being limited thereto.

하부 기판(111) 및 상부 기판(112) 각각은 연성 기판으로서, 팽창 및 수축이 가역적으로 가능할 수 있다. 이에, 하부 기판(111)은 하부 스트레쳐블 기판, 하부 신축 기판, 하부 연신 기판, 하부 연성 기판, 하부 가요성 기판, 제1 스트레쳐블 기판, 제1 신축 기판, 제1 연신 기판, 제1 연성 기판 또는 제1 가요성 기판으로도 지칭될 수 있고, 상부 기판(112)은 상부 스트레쳐블 기판, 상부 신축 기판, 상부 연신 기판, 상부 연성 기판, 상부 가요성 기판, 제2 스트레쳐블 기판, 제2 신축 기판 제2 연신 기판, 제2 연성 기판 또는 제2 가요성 기판으로도 지칭될 수 있다. 또한 하부 기판(111) 및 상부 기판(112)의 탄성 계수(Modulus of elasticity)가 수 MPa 내지 수 백 MPa일 수 있다. 그리고, 하부 기판(111) 및 상부 기판(112)의 연성 파괴율(ductile breaking rate)이 100% 이상일 수 있다. 여기서, 연성 파괴율이란 연신되는 객체가 파괴되거나 크랙되는 시점에서의 연신율을 의미한다. 하부 기판의 두께는 10um 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.Each of the lower substrate 111 and the upper substrate 112 is a flexible substrate, and may reversibly expand and contract. Accordingly, the lower substrate 111 includes a lower stretchable substrate, a lower stretchable substrate, a lower stretched substrate, a lower flexible substrate, a lower flexible substrate, a first stretchable substrate, a first stretchable substrate, a first stretchable substrate, and a first stretchable substrate. It may also be referred to as a flexible substrate or a first flexible substrate, and the upper substrate 112 includes an upper stretchable substrate, an upper stretchable substrate, an upper stretchable substrate, an upper flexible substrate, an upper flexible substrate, and a second stretchable substrate. , It may also be referred to as a second stretchable substrate, a second stretched substrate, a second flexible substrate, or a second flexible substrate. Also, the modulus of elasticity of the lower substrate 111 and the upper substrate 112 may be several MPa to several hundred MPa. Also, the ductile breaking rate of the lower substrate 111 and the upper substrate 112 may be 100% or more. Here, the ductile failure rate means the elongation rate at the time when the object to be stretched is destroyed or cracked. The thickness of the lower substrate may be 10um to 1mm, but is not limited thereto.

하부 기판(111)은 표시 영역(Active Area; AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(Non-active Area; NA)을 가질 수 있다. 다만, 표시 영역(AA) 및 비표시 영역(Non-active Area; NA)은 하부 기판(111)에만 국한 되어 언급되는 것이 아니라 표시 장치 전반에 걸쳐서 언급될 수 있다.The lower substrate 111 may have an active area (AA) and a non-active area (NA) surrounding the display area (AA). However, the display area AA and the non-active area NA are not limited to the lower substrate 111 but may be referred to throughout the display device.

표시 영역(AA)은 표시 패널(100)에서 영상이 표시되는 영역이다. 표시 영역(AA)에는 복수의 화소(PX)가 배치된다. 그리고, 각각의 화소(PX)는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들을 포함할 수 있다. 다양한 구동 소자들은 적어도 하나의 박막 트랜지스터(Thin Film Transistor; TFT) 및 커패시터(Capacitor)를 의미할 수 있으나, 이에 한정되지 않는다. 그리고, 복수의 화소(PX) 각각은 다양한 배선과 연결될 수 있다. 예를 들어, 복수의 화소(PX) 각각은 게이트 배선, 데이터 배선, 고전위 전압 배선, 저전위 전압 배선, 기준 전압 배선 및 초기화 전압 배선 등과 같은 다양한 배선과 연결될 수 있다.The display area AA is an area where an image is displayed on the display panel 100 . A plurality of pixels PX are disposed in the display area AA. Also, each pixel PX may include a display element and various driving elements for driving the display element. Various driving elements may mean at least one thin film transistor (TFT) and a capacitor, but are not limited thereto. Also, each of the plurality of pixels PX may be connected to various wires. For example, each of the plurality of pixels PX may be connected to various wires such as a gate wire, a data wire, a high potential voltage wire, a low potential voltage wire, a reference voltage wire, and an initialization voltage wire.

비표시 영역(NA)은 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 배치될 수 있다. 예를 들어, 비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 다만, 이에 한정되지 않고, 비표시 영역(NA)은 하부 기판(111) 중 표시 영역(AA)을 제외한 영역에 해당하고, 이는 다양한 형상으로 변형 및 분리될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소(PX)를 구동하기 위한 구성요소가 배치된다. 비표시 영역(NA)에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 배치될 수 있다. 그리고, 비표시 영역(NA)에는 게이트 드라이버(GD) 및 데이터 드라이버(DD)와 연결되는 복수의 패드가 배치될 수 있으며, 각각의 패드는 표시 영역(AA)의 복수의 화소(PX) 각각과 연결될 수 있다.The non-display area NA is an area in which an image is not displayed. The non-display area NA may be disposed adjacent to the display area AA. For example, the non-display area NA may be an area surrounding the display area AA. However, it is not limited thereto, and the non-display area NA corresponds to an area of the lower substrate 111 excluding the display area AA, which may be deformed and separated into various shapes. Components for driving the plurality of pixels PX disposed in the display area AA are disposed in the non-display area NA. A gate driver GD and a power supply PS may be disposed in the non-display area NA. In addition, a plurality of pads connected to the gate driver GD and the data driver DD may be disposed in the non-display area NA, and each pad corresponds to each of the plurality of pixels PX of the display area AA. can be connected

하부 기판(111) 상에는 표시 영역(AA)에 배치되는 복수의 제1 판(plate) 패턴(121) 및 복수의 제1 배선(line) 패턴(122)과 비표시 영역(NA)에 배치되는 복수의 제2 판(plate) 패턴(123) 및 복수의 제2 배선(line) 패턴(124)을 포함하는 패턴층(120)이 배치된다. On the lower substrate 111, a plurality of first plate patterns 121 and a plurality of first line patterns 122 disposed in the display area AA, and a plurality of first line patterns 122 disposed in the non-display area NA. A pattern layer 120 including a second plate pattern 123 and a plurality of second line patterns 124 is disposed.

복수의 제1 판 패턴(121)은 하부 기판(111)의 표시 영역(AA)에 배치되어, 복수의 제1 판 패턴(121) 상에는 복수의 화소(PX)가 형성된다. 그리고, 복수의 제2 판 패턴(123)은 하부 기판(111)의 비표시 영역(NA)에 배치될 수 있다. 그리고, 복수의 제2 판 패턴(123) 상에는 게이트 드라이버(GD) 및 파워 서플라이(PS)가 형성될 수 있다. The plurality of first plate patterns 121 are disposed in the display area AA of the lower substrate 111 , and a plurality of pixels PX are formed on the plurality of first plate patterns 121 . Also, the plurality of second plate patterns 123 may be disposed in the non-display area NA of the lower substrate 111 . Also, a gate driver GD and a power supply PS may be formed on the plurality of second plate patterns 123 .

상술한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 서로 이격되는 아일랜드 형태로 배치될 수 있다. 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 각각은 개별적으로 분리될 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 제1 아일랜드 패턴(first island pattern) 및 제2 아일랜드 패턴(second island pattern) 혹은 제1 개별 패턴(first individual pattern) 및 제2 개별 패턴(second individual pattern)으로 지칭될 수 있다.The plurality of first plate patterns 121 and the plurality of second plate patterns 123 described above may be arranged in an island shape spaced apart from each other. Each of the plurality of first plate patterns 121 and the plurality of second plate patterns 123 may be individually separated. Accordingly, the plurality of first plate patterns 121 and the plurality of second plate patterns 123 may be a first island pattern and a second island pattern or a first individual pattern. ) and a second individual pattern.

구체적으로, 복수의 제2 판 패턴(123)에는 게이트 드라이버(GD)가 실장될 수 있다. 게이트 드라이버(GD)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 게이트 인 패널(Gate In Panel; GIP) 방식으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 복수의 제2 판 패턴(123) 상에는 다양한 트랜지스터, 커패시터, 배선 등과 같은 게이트 드라이버(GD)를 구성하는 다양한 회로 구성이 배치될 수 있다. 다만, 이에 제한되지 않고 게이트 드라이버(GD)는 COF(Chip on Film) 방식으로 실장될 수도 있다. Specifically, gate drivers GD may be mounted on the plurality of second plate patterns 123 . The gate driver GD may be formed on the second plate pattern 123 in a Gate In Panel (GIP) method when manufacturing various components on the first plate pattern 121 . Accordingly, various circuit configurations constituting the gate driver GD, such as various transistors, capacitors, and wires, may be disposed on the plurality of second plate patterns 123 . However, the gate driver GD is not limited thereto and may be mounted in a COF (Chip on Film) method.

그리고, 복수의 제2 판 패턴(123)에는 파워 서플라이(PS)가 실장될 수 있다. 파워 서플라이(PS)는 제1 판 패턴(121) 상의 다양한 구성요소 제조 시 패터닝되는 복수의 파워 블록으로 제2 판 패턴(123) 상에 형성될 수 있다. 이에, 제2 판 패턴(123)에는 상에는 서로 다른층에 배치되는 파워 블록이 배치될 수 있다. 즉, 제2 판 패턴(123) 상에는 하부 파워 블록 및 상부 파워 블록이 순차적으로 배치될 수 있다. 그리고, 하부 파워 블록에는 저전위 전압이 인가될 수 있고, 상부 파워 블록에는 고전위 전압이 인가될 수 있다. 이에, 하부 파워 블록을 통해 저전위 전압이 복수의 화소(PX)에 공급될 수 있다. 그리고, 상부 파워 블록을 통해 고전위 전압이 복수의 화소(PX)에 공급될 수 있다.In addition, the power supply PS may be mounted on the plurality of second plate patterns 123 . The power supply PS may be formed on the second plate pattern 123 as a plurality of power blocks patterned when manufacturing various components on the first plate pattern 121 . Accordingly, power blocks disposed on different layers may be disposed on the second plate pattern 123 . That is, a lower power block and an upper power block may be sequentially disposed on the second plate pattern 123 . Also, a low potential voltage may be applied to the lower power block, and a high potential voltage may be applied to the upper power block. Accordingly, the low potential voltage may be supplied to the plurality of pixels PX through the lower power block. Also, the high potential voltage may be supplied to the plurality of pixels PX through the upper power block.

도 2를 참조하면, 복수의 제2 판 패턴(123)의 크기는 복수의 제1 판 패턴(121)의 크기보다 클 수 있다. 구체적으로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다. 상술한 바와 같이, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)가 배치되고, 복수의 제2 판 패턴(123) 각각에는 게이트 드라이버(GD)의 하나의 스테이지가 배치될 수 있다. 이에, 게이트 드라이버(GD)의 하나의 스테이지를 구성하는 다양한 회로 구성이 차지하는 면적이 화소(PX)가 차지 면적보다 상대적으로 더 크므로, 복수의 제2 판 패턴(123) 각각의 크기는 복수의 제1 판 패턴(121) 각각의 크기보다 클 수 있다.Referring to FIG. 2 , the size of the plurality of second plate patterns 123 may be larger than that of the plurality of first plate patterns 121 . Specifically, the size of each of the plurality of second plate patterns 123 may be greater than that of each of the plurality of first plate patterns 121 . As described above, the gate driver GD may be disposed on each of the plurality of second plate patterns 123, and one stage of the gate driver GD may be disposed on each of the plurality of second plate patterns 123. . Accordingly, since the area occupied by various circuit configurations constituting one stage of the gate driver GD is relatively larger than the area occupied by the pixel PX, the size of each of the plurality of second plate patterns 123 is It may be larger than the size of each of the first plate patterns 121 .

도 2에서는 복수의 제2 판 패턴(123)이 비표시 영역(NA)에서 제1 방향(X)의 양측에 배치되는 것으로 도시되었으나, 이에 제한되지 않고 비표시 영역(NA)의 임의의 영역에 배치될 수 있다. 또한, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)이 사각형의 형태로 도시되었으나, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)은 다양한 형태로 변형가능하다.In FIG. 2 , the plurality of second plate patterns 123 are shown to be disposed on both sides of the first direction X in the non-display area NA, but are not limited thereto and may be located in an arbitrary area of the non-display area NA. can be placed. In addition, although the plurality of first plate patterns 121 and the plurality of second plate patterns 123 are shown in the form of a rectangle, the plurality of first plate patterns 121 and the plurality of second plate patterns are not limited thereto. (123) is deformable into various forms.

도 2 및 도 4를 참조하면, 패턴층(120)은 표시 영역(AA)에 배치되는 복수의 제1 배선(line) 패턴(122)과 비표시 영역(NA)에 배치되는 복수의 제2 배선(line) 패턴(124)을 더 포함할 수 있다.2 and 4 , the pattern layer 120 includes a plurality of first line patterns 122 disposed in the display area AA and a plurality of second lines disposed in the non-display area NA. A (line) pattern 124 may be further included.

복수의 제1 배선 패턴(122)은 표시 영역(AA)에 배치되고 서로 인접하는 제1 판 패턴(121)을 연결하는 패턴이다. 즉, 복수의 제1 판 패턴(121) 사이에는 복수의 제1 배선 패턴(122)이 배치된다.The plurality of first wiring patterns 122 are disposed in the display area AA and connect adjacent first plate patterns 121 to each other. That is, a plurality of first wiring patterns 122 are disposed between the plurality of first plate patterns 121 .

복수의 제2 배선 패턴(124)은 비표시 영역(NA)에 배치되고, 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123)을 연결하거나, 서로 인접하는 복수의 제2 판 패턴(123)을 연결하는 패턴일 수 있다. 즉, 복수의 제2 배선 패턴(124)은 서로 인접하는 제1 판 패턴(121)과 제2 판 패턴(123) 사이에 배치될 수 있다. 그리고, 복수의 제2 배선 패턴(124)은 서로 인접한 복수의 제2 판 패턴(123) 사이에 배치될 수 있다. 도 2를 참조하면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 굴곡진 형상을 가진다. 예를 들면, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 사인파 형상을 가질 수 있다. 다만, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 형상은 이에 제한되지 않으며, 예를 들어, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)은 지그재그 형상으로 연장될 수도 있다. 또는, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 형상은, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다. 도 2에 도시된 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 예시적인 것이며, 복수의 제1 배선 패턴(122) 및 제2 배선 패턴(124)의 개수 및 형상은 설계에 따라 다양하게 변경될 수 있다.The plurality of second wiring patterns 124 are disposed in the non-display area NA, and connect the first plate pattern 121 and the second plate pattern 123 adjacent to each other, or connect the plurality of second plates adjacent to each other. It may be a pattern connecting the pattern 123 . That is, the plurality of second wiring patterns 124 may be disposed between the first plate pattern 121 and the second plate pattern 123 adjacent to each other. Also, the plurality of second wiring patterns 124 may be disposed between the plurality of second plate patterns 123 adjacent to each other. Referring to FIG. 2 , the plurality of first wiring patterns 122 and second wiring patterns 124 have curved shapes. For example, the plurality of first wiring patterns 122 and second wiring patterns 124 may have a sine wave shape. However, the shapes of the plurality of first wiring patterns 122 and the second wiring patterns 124 are not limited thereto. For example, the plurality of first wiring patterns 122 and the second wiring patterns 124 are zigzag. It can also be extended into a shape. Alternatively, the plurality of first wiring patterns 122 and the second wiring patterns 124 may have various shapes, such as a plurality of diamond-shaped boards connected at vertices and extending. The number and shape of the plurality of first wiring patterns 122 and the second wiring patterns 124 shown in FIG. 2 are exemplary, and the number of the plurality of first wiring patterns 122 and the second wiring patterns 124 And the shape may be variously changed according to the design.

그리고, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 강성 패턴이다. 즉, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)과 비교하여 강성(Rigid)일 수 있다. 따라서, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수(Modulus of elasticity)는 하부 기판(111)의 탄성 계수(Modulus of elasticity) 보다 높을 수 있다. 탄성 계수(Modulus of elasticity)는 기판에 가해지는 응력에 대하여 변형되는 비율을 나타내는 파라미터로서, 탄성 계수가 상대적으로 높을 경우 경도(Hardness)가 상대적으로 높을 수 있다. 이에, 복수의 제1 판 패턴(121) 및 복수의 제1 배선 패턴(122) 및 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124) 각각은 복수의 제1 강성 패턴, 복수의 제2 강성 패턴, 복수의 제3 강성 패턴 및 복수의 제4 강성 패턴으로 지칭될 수 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)의 탄성 계수는 하부 기판(111) 및 상부 기판(112)의 탄성 계수보다 1000배 이상 높을 수 있으나, 이에 제한되는 것은 아니다.The plurality of first plate patterns 121 , the plurality of first wiring patterns 122 , the plurality of second plate patterns 123 , and the plurality of second wiring patterns 124 are rigid patterns. That is, the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 are formed on the lower substrate 111 and the upper substrate. Compared to (112), it may be rigid. Therefore, the modulus of elasticity of the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 is It may be higher than the modulus of elasticity of the lower substrate 111 . Modulus of elasticity is a parameter representing a ratio of deformation with respect to stress applied to a substrate, and when the modulus of elasticity is relatively high, hardness may be relatively high. Accordingly, each of the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 includes a plurality of first rigid patterns, It may be referred to as a plurality of second stiffness patterns, a plurality of third stiffness patterns, and a plurality of fourth stiffness patterns. The elastic moduli of the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 are higher than those of the lower substrate 111 and the upper substrate 111. It may be 1000 times higher than the modulus of elasticity of the substrate 112, but is not limited thereto.

복수의 강성 기판인 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 하부 기판(111) 및 상부 기판(112)보다 낮은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate)중 적어도 하나의 물질로 이루어질 수도 있다. 이때, 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)은 동일한 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니고, 서로 다른 물질로 이루어질 수도 있다. 복수의 제1 판 패턴(121), 복수의 제1 배선 패턴(122), 복수의 제2 판 패턴(123) 및 복수의 제2 배선 패턴(124)이 동일한 물질로 이루어지는 경우, 일체형으로 이루어질 수 있다. The plurality of first plate patterns 121 , the plurality of first wiring patterns 122 , the plurality of second plate patterns 123 , and the plurality of second wiring patterns 124 , which are a plurality of rigid substrates, are formed on the lower substrate 111 . and a plastic material having lower flexibility than the upper substrate 112 . For example, the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 are made of polyimide (PI). ), polyacrylate, or polyacetate. At this time, the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 may be made of the same material, but It is not limited and may be made of different materials. When the plurality of first plate patterns 121, the plurality of first wiring patterns 122, the plurality of second plate patterns 123, and the plurality of second wiring patterns 124 are made of the same material, they may be integrally formed. there is.

몇몇 실시예에서, 하부 기판(111)은 복수의 제1 하부 패턴 및 제2 하부 패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 하부 패턴은 하부 기판(111) 중 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하는 영역일 수 있고, 제2 하부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하지 않는 영역일 수 있다. In some embodiments, the lower substrate 111 may be defined as including a plurality of first lower patterns and a plurality of second lower patterns. The plurality of first lower patterns may be regions overlapping the plurality of first plate patterns 121 and the plurality of second plate patterns 123 of the lower substrate 111, and the second lower patterns may be regions of the plurality of first plates It may be an area that does not overlap with the pattern 121 and the plurality of second plate patterns 123 .

또한, 상부 기판(112)은 복수의 제1 상부패턴 및 제2 상부패턴을 포함하는 것으로 정의될 수 있다. 복수의 제1 상부패턴은 상부 기판(112) 중 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하는 영역일 수 있으며, 제2 상부패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩하지 않는 영역일 수 있다. Also, the upper substrate 112 may be defined as including a plurality of first upper patterns and second upper patterns. The plurality of first upper patterns may be an area overlapping the plurality of first plate patterns 121 and the plurality of second plate patterns 123 of the upper substrate 112, and the second upper pattern may be a region of the plurality of first plates It may be an area that does not overlap with the pattern 121 and the plurality of second plate patterns 123 .

이때, 복수의 제1 하부 패턴 및 제1 상부 패턴의 탄성 계수는 제2 하부 패턴 및 제2 상부 패턴의 탄성 계수보다 클 수 있다. 예를 들어, 복수의 제1 하부 패턴 및 제1 상부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 동일한 물질로 이루어질 수 있으며, 제2 하부 패턴 및 제2 상부 패턴은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)보다 낮은 탄성 계수를 갖는 물질로 이루어질 수 있다.In this case, elastic moduli of the plurality of first lower patterns and the first upper pattern may be greater than elastic moduli of the second lower patterns and the second upper pattern. For example, the plurality of first lower patterns and the first upper patterns may be formed of the same material as the plurality of first plate patterns 121 and the plurality of second plate patterns 123, and the second lower patterns and the second plate patterns 123 may be formed of the same material. The upper pattern may be made of a material having a lower modulus of elasticity than the plurality of first plate patterns 121 and the plurality of second plate patterns 123 .

즉, 제1 하부 패턴 및 제1 상부 패턴은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 또는 폴리아세테이트(polyacetate) 등으로 이루어질 수도 있다. 그리고, 제2 하부 패턴 및 및 제2 상부 패턴은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있다.That is, the first lower pattern and the first upper pattern may be made of polyimide (PI), polyacrylate, or polyacetate. And, the second lower pattern and the second upper pattern are made of silicone rubber such as polydimethylsiloxane (PDMS), or an elastomer such as polyurethane (PU) and PTFE (polytetrafluoroethylene). can be made with

<비표시 영역 구동 소자><Non-display area drive element>

게이트 드라이버(GD)는 표시 영역(AA)에 배치된 복수의 화소(PX)로 게이트 전압을 공급하는 구성요소이다. 게이트 드라이버(GD)는 복수의 제2 판 패턴(123) 상에 형성된 복수의 스테이지를 포함하고, 게이트 드라이버(GD)의 각각의 스테이지는 복수의 게이트 연결 배선을 통해 서로 전기적으로 연결될 수 있다. 따라서, 어느 하나의 스테이지에서 출력된 게이트 전압을 다른 스테이지에 전달할 수 있다. 그리고, 각각의 스테이지는 각각의 스테이지와 연결된 복수의 화소(PX)에 순차적으로 게이트 전압을 공급할 수 있다.The gate driver GD is a component that supplies a gate voltage to the plurality of pixels PX disposed in the display area AA. The gate driver GD includes a plurality of stages formed on the plurality of second plate patterns 123 , and each stage of the gate driver GD may be electrically connected to each other through a plurality of gate connection lines. Accordingly, the gate voltage output from one stage can be transmitted to the other stage. Also, each stage may sequentially supply a gate voltage to the plurality of pixels PX connected to each stage.

파워 서플라이(PS)는 게이트 드라이버(GD)에 연결되어, 게이트 구동 전압 및 게이트 클럭 전압을 공급할 수 있다. 그리고, 파워 서플라이(PS)는 복수의 화소(PX)에 연결되어, 복수의 화소(PX) 각각에 화소 구동 전압을 공급할 수 있다. 또한, 파워 서플라이(PS)는 복수의 제2 판 패턴(123) 상에 형성될 수 있다. 즉 파워 서플라이(PS)는 제2 판 패턴(123)상에서 게이트 드라이버(GD)에 인접되게 형성될 수 있다. 그리고, 복수의 제2 판 패턴(123)에 형성된 파워 서플라이(PS) 각각은 게이트 드라이버(GD) 및 복수의 화소(PX)에 전기적으로 연결될 수 있다. 즉, 복수의 제2 판 패턴(123)에 형성된 복수의 파워 서플라이(PS)는 게이트 전원 연결 배선 및 화소 전원 연결 배선에 의해 연결될 수 있다. 이에, 복수의 파워 서플라이(PS) 각각은 게이트 구동 전압, 게이트 클럭 전압 및 화소 구동 전압을 공급할 수 있다.The power supply PS may be connected to the gate driver GD to supply a gate driving voltage and a gate clock voltage. Also, the power supply PS may be connected to the plurality of pixels PX to supply a pixel driving voltage to each of the plurality of pixels PX. Also, the power supply PS may be formed on the plurality of second plate patterns 123 . That is, the power supply PS may be formed adjacent to the gate driver GD on the second plate pattern 123 . Also, each of the power supplies PS formed on the plurality of second plate patterns 123 may be electrically connected to the gate driver GD and the plurality of pixels PX. That is, the plurality of power supplies PS formed on the plurality of second plate patterns 123 may be connected by gate power supply connection wires and pixel power supply connection wires. Accordingly, each of the plurality of power supplies PS may supply a gate driving voltage, a gate clock voltage, and a pixel driving voltage.

인쇄 회로 기판(PCB)은 표시 소자를 구동하기 위한 신호 및 전압을 제어부로부터 표시 소자로 전달하는 구성이다. 이에, 인쇄 회로 기판(PCB)은 구동 기판으로도 지칭될 수 있다. 인쇄 회로 기판(PCB)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(PCB)에는 메모리, 프로세서 등도 장착될 수 있다. 그리고, 표시 패널(100)에 구비되는 인쇄 회로 기판(PCB)은 연신성(stretchability)을 확보하기 위하여, 연신 영역과 비연신 영역을 포함할 수 있다. 그리고 비연신 영역에는 IC 칩, 회로부, 메모리, 프로세서 등도 장착될 수 있고, 연신 영역에는 IC 칩, 회로부, 메모리, 프로세서와 전기적으로 연결되는 배선들이 배치될 수 있다. A printed circuit board (PCB) is a component that transfers signals and voltages for driving display elements from a control unit to display elements. Accordingly, the printed circuit board (PCB) may also be referred to as a driving board. Control units such as IC chips and circuit units may be mounted on the printed circuit board (PCB). In addition, a memory, a processor, and the like may be mounted on the printed circuit board (PCB). In addition, the printed circuit board (PCB) provided in the display panel 100 may include an stretchable area and a non-stretchable area in order to secure stretchability. An IC chip, circuit unit, memory, processor, etc. may also be mounted in the non-stretched area, and wires electrically connected to the IC chip, circuit unit, memory, and processor may be disposed in the stretched area.

데이터 드라이버(DD)는 표시 영역(AA)에 배치된 복수의 화소(PX)로 데이터 전압을 공급하는 구성요소이다. 데이터 드라이버(DD)는 IC칩 형태로 구성될 수 있어 데이터 집적 회로(D-IC)로도 지칭될 수 있다. 그리고, 데이터 드라이버(DD)는 인쇄 회로 기판(PCB)의 비연신 영역에 탑재될 수 있다. 즉, 데이터 드라이버(DD)는 COB(Chip On Board)의 형태로 인쇄 회로 기판(PCB)에 실장될 수 있다. 다만, 도 2에서는 데이터 드라이버(DD)가 COF(Chip On Film) 방식으로 실장되는 것으로 도시하였으나, 이에 제한되지 않고, 데이터 드라이버(DD)는 COF(Chip on Board), COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있다. The data driver DD is a component that supplies data voltages to the plurality of pixels PX disposed in the display area AA. Since the data driver DD may be configured in the form of an IC chip, it may also be referred to as a data integrated circuit (D-IC). Also, the data driver DD may be mounted on a non-stretched area of the printed circuit board PCB. That is, the data driver DD may be mounted on the printed circuit board (PCB) in the form of a COB (Chip On Board). However, in FIG. 2, the data driver (DD) is illustrated as being mounted in a COF (Chip On Film) method, but is not limited thereto, and the data driver (DD) may include COF (Chip on Board), COG (Chip On Glass), It may be mounted in a method such as TCP (Tape Carrier Package).

또한, 도 2에서는 표시 영역(AA)에 배치된 일렬의 제1 판 패턴(121)에 대응하도록 하나의 데이터 드라이버(DD)가 배치되는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 즉, 복수개 열의 제1 판 패턴(121)에 대응하도록 하나의 데이터 드라이버(DD)가 배치될 수 있다.Also, in FIG. 2 , it is illustrated that one data driver DD is arranged to correspond to the row of first plate patterns 121 arranged in the display area AA, but is not limited thereto. That is, one data driver DD may be arranged to correspond to the plurality of rows of first plate patterns 121 .

이하에서는, 본 발명의 일 실시예에 따른 표시 패널(100)의 표시 영역(AA)에 대한 보다 상세한 설명을 위해 도 5, 도 6를 함께 참조한다.Hereinafter, FIGS. 5 and 6 will be referred to together for a more detailed description of the display area AA of the display panel 100 according to an exemplary embodiment of the present invention.

<표시 영역의 평면 및 단면 구조><Plane and cross-sectional structure of display area>

도 5는 도 3에 도시된 절단선 Ⅳ-Ⅳ'에 따라 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the cutting line IV-IV′ shown in FIG. 3 .

도 6은 도 3에 도시된 절단선 Ⅴ-Ⅴ'에 따라 절단한 단면도이다.FIG. 6 is a cross-sectional view taken along the cutting line V-V′ shown in FIG. 3 .

설명의 편의를 위하여 도 2 내지 도 4를 함께 참조하여 설명한다.For convenience of explanation, it will be described with reference to FIGS. 2 to 4 together.

도 2, 도 3을 참조하면, 표시 영역(AA)에서 하부 기판(111) 상에는 복수의 제1 판 패턴(121)이 배치된다. 복수의 제1 판 패턴(121)은 서로 이격되어 하부 기판(111) 상에 배치된다. 예를 들어, 복수의 제1 판 패턴(121)은 도 2에 도시된 바와 같이, 하부 기판(111) 상에서 매트릭스 형태로 배치될 수 있으나, 이에 제한되는 것은 아니다.2 and 3 , a plurality of first plate patterns 121 are disposed on the lower substrate 111 in the display area AA. The plurality of first plate patterns 121 are spaced apart from each other and disposed on the lower substrate 111 . For example, the plurality of first plate patterns 121 may be arranged in a matrix form on the lower substrate 111 as shown in FIG. 2 , but is not limited thereto.

도 3 및 도 4를 참조하면, 제1 판 패턴(121)에는 복수의 서브 화소(SPX)를 포함하는 화소(PX)가 배치된다. 그리고, 서브 화소(SPX) 각각은 표시 소자인 LED(170) 및 LED(170)를 구동하기 위한 구동 트랜지스터(160) 및 스위칭 트랜지스터(150)를 포함할 수 있다. 다만, 서브 화소(SPX)에서 표시 소자는 LED로 제한되는 것이 아니라, 유기 발광 다이오드로 변경될 수 있다. 그리고, 복수의 서브 화소(SPX)는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있으나, 이에 제한되지 않고, 복수의 서브 화소(SPX)의 색상은 필요에 따라 다양하게 변형될 수 있다.Referring to FIGS. 3 and 4 , pixels PX including a plurality of sub-pixels SPX are disposed on the first plate pattern 121 . Also, each of the sub-pixels SPX may include an LED 170 as a display element, a driving transistor 160 for driving the LED 170, and a switching transistor 150. However, the display element in the sub-pixel SPX is not limited to the LED and may be changed to an organic light emitting diode. Also, the plurality of sub-pixels SPX may include a red sub-pixel, a green sub-pixel, and a blue sub-pixel, but are not limited thereto, and the colors of the plurality of sub-pixels SPX may be variously modified as needed. there is.

복수의 서브 화소(SPX)는 복수의 연결 배선(181, 182)과 연결될 수 있다. 즉, 복수의 서브 화소(SPX)는 제1 방향(X)으로 연장되는 제1 연결 배선(181)과 전기적으로 연결될 수 있다. 그리고, 복수의 서브 화소(SPX)는 제2 방향(Y)으로 연장되는 제2 연결 배선(182)과 전기적으로 연결될 수 있다.The plurality of sub-pixels SPX may be connected to a plurality of connection wires 181 and 182 . That is, the plurality of sub-pixels SPX may be electrically connected to the first connection wire 181 extending in the first direction X. Also, the plurality of sub-pixels SPX may be electrically connected to the second connection wire 182 extending in the second direction Y.

이하에서는 도 4를 참조하여, 표시 영역(AA)의 단면 구조에 대해서 구체적으로 설명한다.Hereinafter, the cross-sectional structure of the display area AA will be described in detail with reference to FIG. 4 .

도 4를 참조하면, 복수의 제1 판 패턴(121) 상에는 복수의 무기 절연층이 배치된다. 예를 들어, 복수의 무기 절연층은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 포함할 수 있지만, 이에 제한되지 않고, 복수의 제1 판 패턴(121) 상에는 다양한 무기 절연층이 추가적으로 배치되거나 무기 절연층인 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 중 하나 이상이 생략될 수도 있다.Referring to FIG. 4 , a plurality of inorganic insulating layers are disposed on the plurality of first plate patterns 121 . For example, the plurality of inorganic insulating layers may include a buffer layer 141, a gate insulating layer 142, a first interlayer insulating layer 143, a second interlayer insulating layer 144, and a passivation layer 145, but , but not limited thereto, various inorganic insulating layers are additionally disposed on the plurality of first plate patterns 121, or the buffer layer 141, which is an inorganic insulating layer, the gate insulating layer 142, the first interlayer insulating layer 143, the first interlayer insulating layer 143, At least one of the two interlayer insulating layers 144 and the passivation layer 145 may be omitted.

구체적으로, 복수의 제1 판 패턴(121) 상에 버퍼층(141)이 배치된다. 버퍼층(141)은 하부 기판(111) 및 복수의 제1 판 패턴(121) 외부로부터의 수분(H2O) 및 산소(O2) 등의 침투로부터 표시 패널(100)의 다양한 구성요소들을 보호하기 위해 복수의 제1 판 패턴(121) 상에 형성된다. 버퍼층(141)은 절연 물질로 구성될 수 있다. 예를 들어, 버퍼층(141)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 및 실리콘 산화질화물(SiON)중 적어도 하나로 이루어지는 단층 또는 복층으로 구성될 수 있다. 다만, 버퍼층(141)은 표시 패널(100)의 구조나 특성에 따라 생략될 수도 있다.Specifically, the buffer layer 141 is disposed on the plurality of first plate patterns 121 . The buffer layer 141 protects various components of the display panel 100 from permeation of moisture (H 2 O) and oxygen (O 2 ) from the outside of the lower substrate 111 and the plurality of first plate patterns 121 . It is formed on the plurality of first plate patterns 121 to do so. The buffer layer 141 may be made of an insulating material. For example, the buffer layer 141 may be formed of a single layer or a multi-layer made of at least one of silicon nitride (SiNx), silicon oxide (SiOx), and silicon oxynitride (SiON). However, the buffer layer 141 may be omitted depending on the structure or characteristics of the display panel 100 .

이때, 버퍼층(141)은 하부 기판(111)이 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성될 수 있다. 상술한 바와 같이 버퍼층(141)은 무기물로 이루어질 수 있으므로, 표시 패널(100)를 연신하는 과정에서 쉽게 크랙(crack)이 발생되는 등 손상될 수 있다. 이에, 버퍼층(141)은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 상부에만 형성될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 패널(100)는 버퍼층(141)을 강성 패턴인 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)과 중첩되는 영역에만 형성하여 표시 패널(100)가 휘거나 늘어나는 등 변형되는 경우에도 표시 패널(100)의 다양한 구성요소들의 손상을 방지할 수 있다. In this case, the buffer layer 141 may be formed only in an area where the lower substrate 111 overlaps the plurality of first plate patterns 121 and the plurality of second plate patterns 123 . As described above, since the buffer layer 141 may be made of an inorganic material, it may be easily damaged, such as cracks, in the process of stretching the display panel 100 . Accordingly, the buffer layer 141 is not formed in a region between the plurality of first plate patterns 121 and the plurality of second plate patterns 123, and the plurality of first plate patterns 121 and the plurality of second plate patterns. It may be patterned in the shape of (123) and formed only on the plurality of first plate patterns 121 and the plurality of second plate patterns 123. Accordingly, in the display panel 100 according to an embodiment of the present invention, the buffer layer 141 is formed only in an area overlapping the plurality of first plate patterns 121 and the plurality of second plate patterns 123, which are rigid patterns. Damage to various components of the display panel 100 may be prevented even when the display panel 100 is deformed such as being bent or stretched.

도 4를 참조하면, 버퍼층(141) 상에는 게이트 전극(151), 액티브층(152), 소스 전극(153) 및 드레인 전극(154)을 포함하는 스위칭 트랜지스터(150) 및 게이트 전극(161), 액티브층(162), 소스 전극 및 드레인 전극(164)을 포함하는 구동 트랜지스터(160)가 형성된다. 4, on the buffer layer 141, the switching transistor 150 including the gate electrode 151, the active layer 152, the source electrode 153 and the drain electrode 154, and the gate electrode 161, the active A driving transistor 160 including a layer 162 , a source electrode and a drain electrode 164 is formed.

먼저, 도 2를 참조하면, 버퍼층(141) 상에는 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)이 배치된다. 예를 들어, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 각각은 산화물 반도체로 형성될 수도 있다 또는, 스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162)은 비정질 실리콘(amorpho113 silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.First, referring to FIG. 2 , the active layer 152 of the switching transistor 150 and the active layer 162 of the driving transistor 160 are disposed on the buffer layer 141 . For example, each of the active layer 152 of the switching transistor 150 and the active layer 162 of the driving transistor 160 may be formed of an oxide semiconductor, or the active layer 152 and The active layer 162 of the driving transistor 160 may be formed of amorphous silicon (a-Si), polycrystalline silicon (poly-Si), or an organic semiconductor.

스위칭 트랜지스터(150)의 액티브층(152) 및 구동 트랜지스터(160)의 액티브층(162) 상에는 게이트 절연층(142)이 배치된다. 게이트 절연층(142)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 액티브층(152)을 전기적으로 절연시키고, 구동 트랜지스터(160)의 게이트 전극(161)과 구동 트랜지스터(160)의 액티브층(162)을 전기적으로 절연시키기 위한 층이다. 그리고, 게이트 절연층(142)은 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(142)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.A gate insulating layer 142 is disposed on the active layer 152 of the switching transistor 150 and the active layer 162 of the driving transistor 160 . The gate insulating layer 142 electrically insulates the gate electrode 151 of the switching transistor 150 from the active layer 152 of the switching transistor 150, and the gate electrode 161 of the driving transistor 160 and the driving transistor. It is a layer for electrically insulating the active layer 162 of (160). Also, the gate insulating layer 142 may be made of an insulating material. For example, the gate insulating layer 142 may be formed of a single layer of inorganic silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx), but is limited thereto. it is not going to be

게이트 절연층(142) 상에는 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)이 배치된다. 스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161)은 게이트 절연층(142) 상에서 서로 이격되도록 배치된다. 그리고, 스위칭 트랜지스터(150)의 게이트 전극(151)은 스위칭 트랜지스터(150)의 액티브층(152)과 중첩하고, 구동 트랜지스터(160)의 게이트 전극(161)은 구동 트랜지스터(160)의 액티브층(162)과 중첩한다.A gate electrode 151 of the switching transistor 150 and a gate electrode 161 of the driving transistor 160 are disposed on the gate insulating layer 142 . The gate electrode 151 of the switching transistor 150 and the gate electrode 161 of the driving transistor 160 are spaced apart from each other on the gate insulating layer 142 . In addition, the gate electrode 151 of the switching transistor 150 overlaps the active layer 152 of the switching transistor 150, and the gate electrode 161 of the driving transistor 160 is the active layer ( 162) and overlap.

스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 각각은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.Each of the gate electrode 151 of the switching transistor 150 and the gate electrode 161 of the driving transistor 160 is made of various metal materials, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold ( It may be any one of Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), an alloy of two or more, or a multilayer thereof, but is not limited thereto.

스위칭 트랜지스터(150)의 게이트 전극(151) 및 구동 트랜지스터(160)의 게이트 전극(161) 상에는 제1 층간 절연층(143)이 배치된다. 제1 층간 절연층(143)은 구동 트랜지스터(160)의 게이트 전극(161)과 중간 금속층(IM)을 절연시킨다. 제1 층간 절연층(143)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.A first interlayer insulating layer 143 is disposed on the gate electrode 151 of the switching transistor 150 and the gate electrode 161 of the driving transistor 160 . The first interlayer insulating layer 143 insulates the gate electrode 161 of the driving transistor 160 from the intermediate metal layer IM. The first interlayer insulating layer 143 may be formed of an inorganic material in the same manner as the buffer layer 141 . For example, the first interlayer insulating layer 143 may be composed of a single layer of inorganic silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx). It is not limited thereto.

제1 층간 절연층(143) 상에는 중간 금속층(IM)이 배치된다. 그리고, 중간 금속층(IM)은 구동 트랜지스터(160)의 게이트 전극(161)과 중첩한다. 이에, 중간 금속층(IM)과 구동 트랜지스터(160)의 게이트 전극(161)의 중첩 영역에서, 스토리지 커패시터가 형성된다. 구체적으로 구동 트랜지스터(160)의 게이트 전극(161), 제1 층간 절연층(143) 및 중간 금속층(IM)은 저장 커패시터를 형성된다. 다만, 중간 금속층(IM)의 배치 영역은 이에 한정되지 않고, 중간 금속층(IM)은 다른 전극과 중첩되어 다양하게 저장 커패시터를 형성할 수 있다.An intermediate metal layer IM is disposed on the first interlayer insulating layer 143 . Also, the intermediate metal layer IM overlaps the gate electrode 161 of the driving transistor 160 . Accordingly, a storage capacitor is formed in an overlapping region between the intermediate metal layer IM and the gate electrode 161 of the driving transistor 160 . In detail, the gate electrode 161 of the driving transistor 160, the first interlayer insulating layer 143, and the intermediate metal layer IM form a storage capacitor. However, the arrangement area of the intermediate metal layer IM is not limited thereto, and the intermediate metal layer IM may overlap other electrodes to form storage capacitors in various ways.

중간 금속층(IM)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.The intermediate metal layer (IM) is made of various metal materials, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and It may be any one of copper (Cu), an alloy of two or more, or a multilayer thereof, but is not limited thereto.

중간 금속층(IM) 상에는 제2 층간 절연층(144)이 배치된다. 제2 층간 절연층(144)은 스위칭 트랜지스터(150)의 게이트 전극(151)과 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)을 절연시킨다. 그리고, 제2 층간 절연층(144)은 중간 금속층(IM)과 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)을 절연시킨다. 제2 층간 절연층(144)은 버퍼층(141)과 동일하게 무기물로 이루어질 수 있다. 예를 들어, 제1 층간 절연층(143)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.A second interlayer insulating layer 144 is disposed on the intermediate metal layer IM. The second interlayer insulating layer 144 insulates the gate electrode 151 of the switching transistor 150 from the source electrode 153 and the drain electrode 154 of the switching transistor 150 . Further, the second interlayer insulating layer 144 insulates the intermediate metal layer IM from the source and drain electrodes 164 of the driving transistor 160 . The second interlayer insulating layer 144 may be made of an inorganic material in the same manner as the buffer layer 141 . For example, the first interlayer insulating layer 143 may be composed of a single layer of inorganic silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx). It is not limited thereto.

제2 층간 절연층(144) 상에는 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)이 배치된다. 그리고, 제2 층간 절연층(144) 상에는 구동 트랜지스터(160)의 소스 전극 및 드레인 전극(164)이 배치된다. 스위칭 트랜지스터(150)의 소스 전극(153) 및 드레인 전극(154)은 동일 층에서 이격되어 배치된다. 그리고, 도 2에서는 구동 트랜지스터(160)의 소스 전극이 생략되었으나, 구동 트랜지스터(160)의 소스 전극 또한 드레인 전극(164)과 동일 층에서 이격되어 배치된다. 스위칭 트랜지스터(150)에서, 소스 전극(153) 및 드레인 전극(154)은 액티브층(152)과 접하는 방식으로 액티브층(152)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(160)에서, 소스 전극 및 드레인 전극(164)은 액티브층(162)과 접하는 방식으로 액티브층(162)과 전기적으로 연결될 수 있다. 그리고, 스위칭 트랜지스터(150)의 드레인 전극(154)은 구동 트랜지스터(160)의 게이트 전극(161)과 컨택홀을 통해 접하는 방식으로 구동 트랜지스터(160)의 게이트 전극(161)과 전기적으로 연결될 수 있다. A source electrode 153 and a drain electrode 154 of the switching transistor 150 are disposed on the second interlayer insulating layer 144 . And, the source electrode and the drain electrode 164 of the driving transistor 160 are disposed on the second interlayer insulating layer 144 . The source electrode 153 and the drain electrode 154 of the switching transistor 150 are spaced apart from each other on the same layer. In addition, although the source electrode of the driving transistor 160 is omitted in FIG. 2 , the source electrode of the driving transistor 160 is also spaced apart from the drain electrode 164 on the same layer. In the switching transistor 150 , the source electrode 153 and the drain electrode 154 may be electrically connected to the active layer 152 in a manner in contact with the active layer 152 . Also, in the driving transistor 160 , the source electrode and the drain electrode 164 may be electrically connected to the active layer 162 in a manner in contact with the active layer 162 . Also, the drain electrode 154 of the switching transistor 150 may be electrically connected to the gate electrode 161 of the driving transistor 160 in a manner in contact with the gate electrode 161 of the driving transistor 160 through a contact hole. .

소스 전극(153) 및 드레인 전극(154, 164)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.The source electrode 153 and the drain electrodes 154 and 164 may be made of various metal materials, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni) ), neodymium (Nd), and copper (Cu), or may be an alloy of two or more, or a multilayer thereof, but is not limited thereto.

또한, 본 명세서에서는 구동 트랜지스터(160)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등의 다양한 트랜지스터도 사용될 수 있다. 그리고, 본 명세서에서 트랜지스터는 탑 게이트 구조 뿐만 아니라 바텀 게이트 구조로도 형성될 수 있다. In addition, although the driving transistor 160 is described as having a coplanar structure in this specification, various transistors such as a staggered structure may also be used. Also, in the present specification, the transistor may be formed in a bottom gate structure as well as a top gate structure.

제2 층간 절연층(144) 상에는 게이트 패드(GP) 및 데이터 패드(DP)가 배치될 수 있다. A gate pad GP and a data pad DP may be disposed on the second interlayer insulating layer 144 .

구체적으로, 도 5를 참조하면, 게이트 패드(GP)는 게이트 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 게이트 패드(GP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 게이트 전압은 게이트 패드(GP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 게이트 전극(151)으로 전달될 수 있다. Specifically, referring to FIG. 5 , the gate pad GP is a pad for transferring a gate voltage to the plurality of sub-pixels SPX. The gate pad GP is connected to the first connection wire 181 through a contact hole. Also, the gate voltage supplied from the first connection wire 181 may be transferred from the gate pad GP to the gate electrode 151 of the switching transistor 150 through the wire formed on the first plate pattern 121 . .

그리고, 도 4를 참조하면, 데이터 패드(DP)는 데이터 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 데이터 패드(DP)는 제2 연결 배선(182)과 컨택홀을 통해 연결된다. 그리고, 제2 연결 배선(182)으로부터 공급된 데이터 전압은 데이터 패드(DP)로부터 제1 판 패턴(121) 상에 형성된 배선을 통해 스위칭 트랜지스터(150)의 소스 전극(153)으로 전달될 수 있다. Also, referring to FIG. 4 , the data pad DP is a pad for transferring data voltages to the plurality of sub-pixels SPX. The data pad DP is connected to the second connection wire 182 through a contact hole. Also, the data voltage supplied from the second connection wire 182 may be transferred from the data pad DP to the source electrode 153 of the switching transistor 150 through the wire formed on the first plate pattern 121. .

그리고, 도 4를 참조하면, 전압 패드(VP)는 저전위 전압을 복수의 서브 화소(SPX)에 전달하기 위한 패드이다. 전압 패드(VP)는 제1 연결 배선(181)과 컨택홀을 통해 연결된다. 그리고, 제1 연결 배선(181)으로부터 공급된 저전위 전압은 전압 패드(VP)로부터 제1 판 패턴(121) 상에 형성된 제2 연결 패드(CNT2)를 통해 LED(170)의 n전극(174)으로 전달될 수 있다.Also, referring to FIG. 4 , the voltage pad VP is a pad for transferring a low potential voltage to the plurality of sub-pixels SPX. The voltage pad VP is connected to the first connection wire 181 through a contact hole. The low potential voltage supplied from the first connection wire 181 is applied from the voltage pad VP to the n-electrode 174 of the LED 170 through the second connection pad CNT2 formed on the first plate pattern 121. ) can be transmitted.

게이트 패드(GP) 및 데이터 패드(DP)는 소스 전극(153) 및 드레인 전극(154, 164)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. The gate pad GP and the data pad DP may be made of the same material as the source electrode 153 and the drain electrodes 154 and 164, but are not limited thereto.

도 2를 참조하면, 스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상에 패시베이션층(145)이 형성된다. 즉, 패시베이션층(145)는 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 수분 및 산소 등의 침투로부터 보호하기 위해, 스위칭 트랜지스터(150) 및 구동 트랜지스터(160)를 덮는다. 패시베이션층(145)은 무기물로 이루어질 수 있고, 단층 또는 복층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 2 , a passivation layer 145 is formed on the switching transistor 150 and the driving transistor 160 . That is, the passivation layer 145 covers the switching transistor 150 and the driving transistor 160 to protect the switching transistor 150 and the driving transistor 160 from penetration of moisture and oxygen. The passivation layer 145 may be made of an inorganic material and may be made of a single layer or a double layer, but is not limited thereto.

그리고, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 패터닝되어 복수의 제1 판 패턴(121)과 중첩되는 영역에만 형성될 수 있다. 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145) 또한 버퍼층(141)과 동일하게 무기물로 이루어질 수 있으므로, 표시 패널(100)를 연신하는 과정에서 쉽게 크랙이 발생되는 등 손상될 수 있다. 이에, 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)은 복수의 제1 판 패턴(121) 사이의 영역에는 형성되지 않고, 복수의 제1 판 패턴(121)의 형상으로 패터닝되어 복수의 제1 판 패턴(121) 상부에만 형성될 수 있다. In addition, the gate insulating layer 142, the first interlayer insulating layer 143, the second interlayer insulating layer 144, and the passivation layer 145 are patterned and formed only in regions overlapping the plurality of first plate patterns 121. It can be. Since the gate insulating layer 142 , the first interlayer insulating layer 143 , the second interlayer insulating layer 144 , and the passivation layer 145 may also be made of an inorganic material like the buffer layer 141 , the display panel 100 In the process of stretching, cracks may easily occur and may be damaged. Accordingly, the gate insulating layer 142, the first interlayer insulating layer 143, the second interlayer insulating layer 144, and the passivation layer 145 are not formed in regions between the plurality of first plate patterns 121, It may be patterned into the shape of the plurality of first plate patterns 121 and formed only on the plurality of first plate patterns 121 .

패시베이션층(145) 상에 평탄화층(146)이 형성된다. 평탄화층(146)은 스위칭 트랜지스터(150) 및 구동 트랜지스터(160) 상부를 평탄화한다. 평탄화층(146)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 이에, 평탄화층(146)은 유기 절연층으로 지칭될 수도 있다. 예를 들어, 평탄화층(146)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다. A planarization layer 146 is formed on the passivation layer 145 . The planarization layer 146 planarizes upper portions of the switching transistor 150 and the driving transistor 160 . The planarization layer 146 may be composed of a single layer or a plurality of layers, and may be made of an organic material. Accordingly, the planarization layer 146 may also be referred to as an organic insulating layer. For example, the planarization layer 146 may be made of an acryl-based organic material, but is not limited thereto.

도 4를 참조하면, 평탄화층(146)은 복수의 제1 판 패턴(121) 상에서 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 상면 및 측면을 덮도록 배치될 수 있다. 그리고, 평탄화층(146)은 복수의 제1 판 패턴(121)과 함께 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)을 둘러싼다. 구체적으로, 평탄화층(146)은 패시베이션층(145)의 상면 및 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면, 버퍼층(141)의 측면 및 복수의 제1 판 패턴(121)의 상면의 일부를 덮도록 배치될 수 있다. 이에, 평탄화층(146)은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면에서의 단차를 보완할 수 있다. 그리고, 평탄화층(146)은 평탄화층(146)의 측면에 배치되는 연결 배선(181, 182)과 접착 강도를 증가시킬 수 있다.Referring to FIG. 4 , the planarization layer 146 includes a buffer layer 141 , a gate insulating layer 142 , a first interlayer insulating layer 143 , and a second interlayer insulating layer 144 on the plurality of first plate patterns 121 . ) and the top and side surfaces of the passivation layer 145 . In addition, the planarization layer 146 includes a plurality of first plate patterns 121, a buffer layer 141, a gate insulating layer 142, a first interlayer insulating layer 143, a second interlayer insulating layer 144, and a passivation layer. Layer 145 surrounds it. Specifically, the planarization layer 146 is the top and side surfaces of the passivation layer 145, the side surface of the first interlayer insulating layer 143, the side surface of the second interlayer insulating layer 144, the side surface of the gate insulating layer 142, It may be disposed to cover portions of side surfaces of the buffer layer 141 and top surfaces of the plurality of first plate patterns 121 . Accordingly, the planarization layer 146 compensates for the step difference on the sides of the buffer layer 141, the gate insulating layer 142, the first interlayer insulating layer 143, the second interlayer insulating layer 144, and the passivation layer 145. can do. Also, the planarization layer 146 may increase adhesive strength with the connection wires 181 and 182 disposed on the side surfaces of the planarization layer 146 .

도 4를 참조하면, 평탄화층(146)의 측면의 경사각은 버퍼층(141), 게이트 절연층(142), 제1 층간 절연층(143), 제2 층간 절연층(144) 및 패시베이션층(145)의 측면들이 이루는 경사각보다 작을 수 있다. 예를 들어, 평탄화층(146)의 측면은 패시베이션층(145)의 측면, 제1 층간 절연층(143)의 측면, 제2 층간 절연층(144)의 측면, 게이트 절연층(142)의 측면 및 버퍼층(141)의 측면이 각각 이루는 경사보다 완만한 경사를 가질 수 있다. 이에, 평탄화층(146)의 측면과 접하게 배치되는 연결 배선(181, 182)이 완만한 경사를 가지고 배치되어, 표시 패널(100)의 연신 시, 연결 배선(181, 182)에 발생하는 응력이 저감될 수 있다. 그리고고, 평탄화층(146)의 측면이 상대적으로 완만한 경사를 가짐으로써, 연결 배선(181, 182)이 크랙되거나 평탄화층(146)의 측면에서 박리되는 현상을 억제할 수 있다.4, the inclination angle of the side of the planarization layer 146 is the buffer layer 141, the gate insulating layer 142, the first interlayer insulating layer 143, the second interlayer insulating layer 144, and the passivation layer 145. ) may be smaller than the inclination angle formed by the side surfaces of For example, the side of the planarization layer 146 is the side of the passivation layer 145, the side of the first interlayer insulating layer 143, the side of the second interlayer insulating layer 144, and the side of the gate insulating layer 142. And the side surfaces of the buffer layer 141 may have a gentler slope than the respective slopes. Accordingly, since the connection wires 181 and 182 disposed in contact with the side surfaces of the planarization layer 146 are disposed with a gentle slope, stress generated in the connection wires 181 and 182 when the display panel 100 is stretched is reduced. can be reduced In addition, since the side surface of the planarization layer 146 has a relatively gentle slope, a phenomenon in which the connection wires 181 and 182 are cracked or peeled off from the side surface of the planarization layer 146 can be suppressed.

도 3 내지 도 5를 참조하면, 연결 배선(181, 182)은 복수의 제1 판 패턴(121) 상의 패드를 전기적으로 연결하는 배선을 의미한다. 연결 배선(181, 182)은 복수의 제1 배선 패턴(122) 상에 배치된다. 그리고, 연결 배선(181, 182)은 복수의 제1 판 패턴(121) 상의 게이트 패드(GP) 및 데이터 패드(DP)에 전기적으로 연결되기 위하여, 복수의 제1 판 패턴(121) 상에도 연장될 수 있다. 그리고 도 2를 참조하면, 복수의 제1 판 패턴(121) 사이의 영역 중 연결 배선(181, 182)이 배치되지 않는 영역에는 제1 배선 패턴(122)이 배치되지 않는다.Referring to FIGS. 3 to 5 , connection wires 181 and 182 refer to wires electrically connecting pads on the plurality of first plate patterns 121 . The connection wires 181 and 182 are disposed on the plurality of first wiring patterns 122 . In addition, the connection wires 181 and 182 also extend over the plurality of first plate patterns 121 to be electrically connected to the gate pads GP and data pads DP on the plurality of first plate patterns 121 . It can be. Referring to FIG. 2 , the first wiring pattern 122 is not disposed in an area between the plurality of first plate patterns 121 where the connection wires 181 and 182 are not disposed.

연결 배선(181, 182)은 제1 연결 배선(181), 제2 연결 배선(182)을 포함한다. 제1 연결 배선(181) 및 제2 연결 배선(182)은 복수의 제1 판 패턴(121) 사이에 배치된다. 구체적으로, 제1 연결 배선(181)은 연결 배선(181, 182) 중 복수의 제1 판 패턴(121) 사이에서 X 축 방향으로 연장되는 배선을 의미하고, 제2 연결 배선(182)은 연결 배선(181, 182) 중 복수의 제1 판 패턴(121)사이에서 Y 축 방향으로 연장되는 배선을 의미한다. The connection wires 181 and 182 include a first connection wire 181 and a second connection wire 182 . The first connection wire 181 and the second connection wire 182 are disposed between the plurality of first plate patterns 121 . Specifically, the first connection wire 181 refers to a wire extending in the X-axis direction between the plurality of first plate patterns 121 among the connection wires 181 and 182, and the second connection wire 182 is connected A wiring extending in the Y-axis direction between the plurality of first plate patterns 121 among the wirings 181 and 182 .

연결 배선(181, 182)은 구리(Cu), 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo)과 같은 금속 재질 또는 구리/몰리브덴-티타늄(Cu/Moti), 티타늄/알루미늄/티타늄(Ti/Al/Ti) 등과 같은 금속 재질의 적층 구조로 이루어질 수 있으나, 이에 제한되는 것은 아니다.The connection wires 181 and 182 are made of a metal material such as copper (Cu), aluminum (Al), titanium (Ti), or molybdenum (Mo), or copper/molybdenum-titanium (Cu/Moti) or titanium/aluminum/titanium (Ti). /Al/Ti) may be made of a laminated structure of a metal material such as, but is not limited thereto.

일반적인 표시 장치의 표시 패널의 경우, 복수의 게이트 배선, 복수의 데이터 배선 등과 같은 다양한 배선은 복수의 서브 화소 사이에서 직선 형상으로 연장되어 배치되며, 하나의 신호 배선에 복수의 서브 화소가 연결된다. 이에, 일반적인 표시 장치의 표시 패널의 경우, 게이트 배선, 데이터 배선, 고전위 전압 배선, 및 기준 전압 배선 등과 같은 다양한 배선은 기판 상에서 끊김 없이 유기 발광 표시 장치의 표시 패널의 일 측에서 타 측으로 연장한다.In the case of a display panel of a general display device, various lines such as a plurality of gate lines and a plurality of data lines are disposed extending in a straight line between a plurality of sub-pixels, and a plurality of sub-pixels are connected to one signal line. Accordingly, in the case of a display panel of a general display device, various wires such as a gate wire, a data wire, a high potential voltage wire, and a reference voltage wire extend from one side of the display panel of the organic light emitting display device to the other side without interruption on the substrate. .

이와 달리, 본 발명의 일 실시예에 따른 표시 패널(100)의 경우, 일반적인 표시 장치의 표시 패널에서 사용되는 것으로 볼 수 있는 직선 형상의 게이트 배선, 데이터 배선, 고전위 전압 배선, 기준 전압 배선, 초기화 전압 배선 등과 같은 다양한 배선은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123) 상에만 배치된다. 즉, 본 발명의 일 실시에에 따른 표시 패널(100)에서 직선 형상의 배선은 복수의 제1 판 패턴(121) 및 복수의 제2 판 패턴(123)상에만 배치된다. In contrast, in the case of the display panel 100 according to an exemplary embodiment of the present invention, a linear gate wire, a data wire, a high potential voltage wire, a reference voltage wire, and Various wires such as initialization voltage wires are disposed only on the plurality of first plate patterns 121 and the plurality of second plate patterns 123 . That is, in the display panel 100 according to an exemplary embodiment of the present invention, linear wires are disposed only on the plurality of first plate patterns 121 and the plurality of second plate patterns 123 .

본 발명의 일 실시예에 따른 표시 패널(100)에서는 서로 인접하는 2개의 제1 판 패턴(121) 상의 패드가 연결 배선(181, 182)에 의해 연결될 수 있다. 따라서, 연결 배선(181, 182)은 인접하는 2개의 제1 판 패턴(121) 상의 게이트 패드(GP) 혹은 데이터 패드(DP)를 전기적으로 연결한다. 따라서, 본 발명의 일 실시예에 따른 표시 패널(100)는 게이트 배선, 데이터 배선, 고전위 전압 배선, 기준 전압 배선 등과 같은 다양한 배선을 복수의 제1 판 패턴(121) 사이에서 전기적으로 연결하도록 복수의 연결 배선(181, 182)을 포함할 수 있다. 예를 들면, 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상에는 게이트 배선이 배치될 수 있고, 게이트 배선의 양 끝단에는 게이트 패드(GP)가 배치될 수 있다. 이때, 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 복수의 게이트 패드(GP) 각각은 게이트 배선으로 기능하는 제1 연결 배선(181)에 의해 서로 연결될 수 있다. 이에, 복수의 제1 판 패턴(121) 상에 배치된 게이트 배선과 제1 배선 패턴 (122) 상에 배치된 제1 연결 배선(181)이 하나의 게이트 배선으로 기능할 수 있다. 상술한 게이트 배선은 스캔 신호 배선으로 명명될 수 있다. 또한, 표시 패널(100)에 포함될 수 있는 모든 다양한 배선 중 제1 방향(X)으로 연장하는 배선, 예를 들어, 발광 신호 배선, 저전위 전압 배선, 고전위 전압 배선 또한 상술한 바와 같이 제1 연결 배선(181)에 의해 전기적으로 연결될 수 있다.In the display panel 100 according to an exemplary embodiment of the present invention, pads on two adjacent first plate patterns 121 may be connected by connection wires 181 and 182 . Accordingly, the connection wires 181 and 182 electrically connect the gate pads GP or data pads DP on the two adjacent first plate patterns 121 . Accordingly, the display panel 100 according to an exemplary embodiment of the present invention electrically connects various wires such as a gate wire, a data wire, a high potential voltage wire, and a reference voltage wire between the plurality of first plate patterns 121 . A plurality of connection wires 181 and 182 may be included. For example, gate wires may be disposed on the plurality of first plate patterns 121 disposed adjacently in the first direction X, and gate pads GP may be disposed at both ends of the gate wires. In this case, each of the plurality of gate pads GP on the plurality of first plate patterns 121 disposed adjacently in the first direction X may be connected to each other by a first connection wire 181 functioning as a gate wire. . Accordingly, the gate wiring disposed on the plurality of first plate patterns 121 and the first connection wiring 181 disposed on the first wiring pattern 122 may function as one gate wiring. The gate wiring described above may be referred to as a scan signal wiring. In addition, among all the various wires that may be included in the display panel 100, wires extending in the first direction X, for example, light-emitting signal wires, low-potential voltage wires, and high-potential voltage wires, also have the first, as described above. They may be electrically connected by the connection wire 181 .

도 3 및 도 5를 참조하면, 제1 연결 배선(181)은 제1 방향(X)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 게이트 패드(GP) 중 나란히 배치된 2개의 제1 판 패턴(121) 상의 게이트 패드(GP)들을 서로 연결할 수 있다. 제1 연결 배선(181)은 게이트 배선, 발광 신호 배선, 고전위 전압 배선 또는 저전위 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 제1 방향(X)으로 배치된 복수의 제1 판 패턴(121) 상의 게이트 패드(GP)는 게이트 배선으로 기능하는 제1 연결 배선(181)에 의하여 연결될 수 있고, 하나의 게이트 전압이 전달될 수 있다.Referring to FIGS. 3 and 5 , the first connection wire 181 is disposed side by side among the gate pads GP on the plurality of first plate patterns 121 disposed adjacent to each other in the first direction X. Gate pads GP on the first plate pattern 121 may be connected to each other. The first connection wire 181 may function as a gate wire, a light emitting signal wire, a high potential voltage wire, or a low potential voltage wire, but is not limited thereto. The gate pads GP on the plurality of first plate patterns 121 disposed in the first direction X may be connected by a first connection wire 181 functioning as a gate wire, and one gate voltage may be transmitted. can

그리고, 도 3 및 도3을 참조하면, 제2 연결 배선(182)은 제2 방향(Y)으로 인접하여 배치된 복수의 제1 판 패턴(121) 상의 데이터 패드(DP) 중 나란히 배치된 2개의 제1 판 패턴(121) 상의 데이터 패드(DP)들을 서로 연결할 수 있다. 제2 연결 배선(182)은 데이터 배선, 고전위 전압 배선, 저전위 전압 배선 또는 기준 전압 배선으로 기능할 수 있으나, 이에 제한되지는 않는다. 제2 방향(Y)으로 배치된 복수의 제1 판 패턴(121) 상의 내부 배선은 데이터 배선으로 기능하는 복수의 제2 연결 배선(182)에 의하여 연결될 수 있고, 하나의 데이터 전압이 전달될 수 있다. Further, referring to FIGS. 3 and 3 , the second connection wire 182 is disposed side by side among the data pads DP on the plurality of first plate patterns 121 disposed adjacent to each other in the second direction Y. Data pads DP on the first plate pattern 121 of the dog may be connected to each other. The second connection wire 182 may function as a data wire, a high potential voltage wire, a low potential voltage wire, or a reference voltage wire, but is not limited thereto. Internal wires on the plurality of first plate patterns 121 disposed in the second direction (Y) may be connected by a plurality of second connection wires 182 functioning as data wires, and one data voltage may be transmitted. there is.

도 5에 도시된 바와 같이, 제1 연결 배선(181)은 제1 판 패턴(121) 상에 배치된 평탄화층(146)의 상면 및 측면과 접하도록 배치될 수 있다. 그리고, 제1 연결 배선(181)은 제1 배선 패턴(122)의 상면으로 연장되어 형성될 수 있다. 또한, 제2 연결 배선(182)은 제1 판 패턴(121) 상에 배치된 평탄화층(146)의 상면 및 측면 과 접하도록 배치될 수 있다. 그리고, 제2 연결 배선(182)은 제1 배선 패턴(122)의 상면으로 연장되어 형성될 수 있다. As shown in FIG. 5 , the first connection wire 181 may be disposed to contact the top and side surfaces of the planarization layer 146 disposed on the first plate pattern 121 . Also, the first connection wire 181 may be formed to extend to the upper surface of the first wire pattern 122 . In addition, the second connection wires 182 may be disposed to contact the top and side surfaces of the planarization layer 146 disposed on the first plate pattern 121 . Also, the second connection wire 182 may be formed to extend to the upper surface of the first wire pattern 122 .

다만, 도 6에 도시된 바와 같이, 제1 연결 배선(181) 및 제2 연결 배선(182)이 배치되지 않는 영역에는 강성 패턴이 배치될 필요가 없으므로, 제1 연결 배선(181) 및 제2 연결 배선(182)의 하부에 강성 패턴인 제1 배선 패턴(122)이 배치되지 않는다.However, as shown in FIG. 6 , since the rigid pattern does not need to be disposed in an area where the first connection wire 181 and the second connection wire 182 are not disposed, the first connection wire 181 and the second connection wire 182 do not need to be disposed. The first wiring pattern 122 , which is a rigid pattern, is not disposed under the connection wiring 182 .

한편, 도 4를 참조하면, 제1 연결 패턴(CNT1), 연결 배선(181, 182) 및 평탄화층(146) 상에 뱅크(147)가 형성된다. 뱅크(147)는 인접하는 서브 화소(SPX)를 구분하는 구성요소이다. 뱅크(147)는 패드(PD), 연결 배선(181, 182) 및 평탄화층(146)의 적어도 일부를 덮도록 배치된다. 뱅크(147)는 절연 물질로 이루어질 수 있다. 또한, 뱅크(147)는 블랙 물질을 포함하여 이루어질 수 있다. 뱅크(147)는 블랙 물질을 포함함으로써 표시 영역(AA)을 통해 시인될 수 있는 배선들을 가리는 역할을 한다. 뱅크(147)는, 예를 들어, 투명한 카본(carbon) 계열의 혼합물로 이루어질 수 있고, 구체적으로 카본 블랙(carbon black)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 뱅크(147)는 투명한 절연 물질로 이루어질 수도 있다. 그리고, 도 2에서 뱅크(147)의 높이는 LED(170)의 높이보다 낮은 것을 도시하였으나, 이에 한정되지 않고, 뱅크(147)의 높이는 LED(170)의 높이와 같을 수 있다.Meanwhile, referring to FIG. 4 , a bank 147 is formed on the first connection pattern CNT1 , the connection wires 181 and 182 , and the planarization layer 146 . The bank 147 is a component that divides adjacent sub-pixels SPX. The bank 147 is disposed to cover at least a portion of the pad PD, the connection wires 181 and 182 , and the planarization layer 146 . The bank 147 may be made of an insulating material. Also, the bank 147 may include a black material. The bank 147 serves to cover wires visible through the display area AA by including a black material. The bank 147 may be made of, for example, a transparent carbon-based mixture, and may specifically include carbon black. However, it is not limited thereto, and the bank 147 may be made of a transparent insulating material. Also, although the height of the bank 147 is lower than that of the LED 170 in FIG. 2 , it is not limited thereto, and the height of the bank 147 may be equal to the height of the LED 170 .

도 4를 참조하면, 제1 연결 패드(CNT1)와 제2 연결 패드(CNT2) 상에는 LED(170)가 배치된다. LED(170)는 n형층(171), 활성층(172), p형층(173), n전극(174) 및 p전극(175)을 포함한다. 본 발명의 일 실시예에 따른 표시 패널(100)의 LED(170)는 한쪽 면에 n전극(174)과 p전극(175)이 형성되는 플립 칩(filp-chip)의 구조를 가진다.Referring to FIG. 4 , LEDs 170 are disposed on the first and second connection pads CNT1 and CNT2 . The LED 170 includes an n-type layer 171, an active layer 172, a p-type layer 173, an n-electrode 174, and a p-electrode 175. The LED 170 of the display panel 100 according to an embodiment of the present invention has a flip-chip structure in which an n-electrode 174 and a p-electrode 175 are formed on one surface.

n형층(171)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(171)은 발광될 수 있는 물질로 이루어지는 별도의 베이스 기판 상에 배치될 수도 있다.The n-type layer 171 may be formed by implanting n-type impurities into gallium nitride (GaN) having excellent crystallinity. The n-type layer 171 may be disposed on a separate base substrate made of a material that can emit light.

n형층(171) 상에는 활성층(172)이 배치된다. 활성층(172)은 LED(170)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(172) 상에는 p형층(173)이 배치된다. p형층(173)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다.An active layer 172 is disposed on the n-type layer 171 . The active layer 172 is a light emitting layer that emits light from the LED 170 and may be formed of a nitride semiconductor, for example, indium gallium nitride (InGaN). A p-type layer 173 is disposed on the active layer 172 . The p-type layer 173 may be formed by implanting p-type impurities into gallium nitride (GaN).

본 발명의 일 실시예에 따른 LED(170)는, 이상에서 설명한 바와 같이, n형층(171), 활성층(172) 및 p형층(173)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(174)과 p전극(175)을 형성하는 방식으로 제조된다. 이때, 소정 부분은 n전극(174)과 p전극(175)을 이격시키기 위한 공간으로, n형층(171)의 일부가 노출되도록 소정 부분이 식각된다. 다시 말해, n전극(174)과 p전극(175)이 배치될 LED(170)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다.As described above, in the LED 170 according to an embodiment of the present invention, after sequentially stacking the n-type layer 171, the active layer 172, and the p-type layer 173, and then etching a predetermined portion, It is manufactured by forming the n-electrode 174 and the p-electrode 175. At this time, a predetermined portion is a space for separating the n-electrode 174 and the p-electrode 175, and the predetermined portion is etched to expose a portion of the n-type layer 171. In other words, the surfaces of the LED 170 on which the n-electrode 174 and the p-electrode 175 are disposed may have different height levels instead of being flattened.

이와 같이, 식각된 영역에는 n전극(174)이 배치되며, n전극(174)은 도전성 물질로 이루어질 수 있다. 그리고, 식각되지 않은 영역에는 p전극(175)이 배치되며, p전극(175)도 도전성 물질로 이루어질 수 있다. 예를 들면, 식각 공정으로 노출된 n형층(171) 상에는 n전극(174)이 배치되고, p형층(173) 상에는 p전극(175)이 배치된다.p전극(175)은 n전극(174)과 동일한 물질로 이루어질 수 있다.In this way, the n-electrode 174 is disposed in the etched region, and the n-electrode 174 may be made of a conductive material. Also, a p-electrode 175 is disposed in an area that is not etched, and the p-electrode 175 may also be made of a conductive material. For example, the n electrode 174 is disposed on the n-type layer 171 exposed through the etching process, and the p-electrode 175 is disposed on the p-type layer 173. The p-electrode 175 is the n-electrode 174 It may be made of the same material as

접착 패턴(AD)은 제1 연결 패드(CNT1)와 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1)와 제2 연결 패드(CNT2) 사이에 배치되어, LED(170)가 제1 연결 패드(CNT1)와 제2 연결 패드(CNT2) 상에 접착될 수 있다. 이때, n전극(174)은 제2 연결 패드(CNT2) 상에 배치되고, p전극(175)은 제1 연결 패드(CNT1) 상에 배치될 수 있다.The adhesive pattern AD is disposed between the upper surfaces of the first and second connection pads CNT1 and CNT2 and between the first and second connection pads CNT1 and CNT2, so that the LED 170 is It may be adhered to the first connection pad CNT1 and the second connection pad CNT2. In this case, the n-electrode 174 may be disposed on the second connection pad CNT2, and the p-electrode 175 may be disposed on the first connection pad CNT1.

접착 패턴(AD)은 절연성 베이스 부재에 도전볼이 분산된 도전성 접착 패턴일 수 있다. 이에, 접착 패턴(AD)에 열 또는 압력이 가해지는 경우, 열 또는 압력이 가해진 부분에서 도전볼이 전기적으로 연결되어 도전 특성을 갖고, 가압되지 않은 영역은 절연 특성을 가질 수 있다. 예를 들어, n전극(174)은 접착 패턴(AD)를 통해 제2 연결 패드(CNT2)와 전기적으로 연결되고, p전극(175)은 접착 패턴(AD)를 통해 제1 연결 패드(CNT1)와 전기적으로 연결된다. 접착 패턴(AD)을 제2 연결 패드(CNT2)의 상면과 제1 연결 패드(CNT1) 상에 잉크젯 등의 방식으로 도포한 후, LED(170)를 접착 패턴(AD) 상에 전사하고, LED(170)를 가압하고 열을 가하는 방식으로 제1 연결 패드(CNT1)과 p전극(175) 및 제2 연결 패드(CNT2)과 n전극(174)을 전기적으로 연결시킬 수 있다. 다만, n전극(174)과 제2 연결 패드(CNT2) 사이에 배치된 접착 패턴(AD)의 부분 및 p전극(175)과 제1 연결 패드(CNT1) 사이에 배치된 접착 패턴(AD)의 부분을 제외한 다른 접착 패턴(AD)의 부분은 절연 특성을 가진다. 한편, 접착 패턴(AD)은 분리된 형태로 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 배치될 수도 있다.The adhesive pattern AD may be a conductive adhesive pattern in which conductive balls are dispersed in an insulating base member. Accordingly, when heat or pressure is applied to the adhesive pattern AD, the conductive balls are electrically connected to the portion where the heat or pressure is applied to have conductive characteristics, and the non-pressurized region may have insulating characteristics. For example, the n-electrode 174 is electrically connected to the second connection pad CNT2 through the adhesive pattern AD, and the p-electrode 175 is electrically connected to the first connection pad CNT1 through the adhesive pattern AD. is electrically connected with After the adhesive pattern AD is applied on the top surface of the second connection pad CNT2 and the first connection pad CNT1 by an inkjet method or the like, the LED 170 is transferred onto the adhesive pattern AD, and the LED The first connection pad CNT1 and the p-electrode 175 and the second connection pad CNT2 and the n-electrode 174 may be electrically connected by pressing and heating the 170 . However, the portion of the adhesive pattern AD disposed between the n-electrode 174 and the second connection pad CNT2 and the portion of the adhesive pattern AD disposed between the p-electrode 175 and the first connection pad CNT1 Parts of the adhesive pattern AD other than the part have insulating properties. Meanwhile, the adhesive pattern AD may be disposed on each of the first connection pad CNT1 and the second connection pad CNT2 in a separate form.

그리고, 제1 연결 패드(CNT1)는 구동 트랜지스터(160)의 드레인 전극(164)에 전기적으로 연결되어, 구동 트랜지스터(160)로부터 LED(170)의 구동을 위한 구동 전압을 인가 받는다. 도 4에서는 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)이 직접적으로 접촉하지 않고 간접적으로 연결되는 것을 도시하였으나, 이에 한정되지 않고 제1 연결 패드(CNT1)와 구동 트랜지스터(160)의 드레인 전극(164)는 직접적으로 접촉할 수 있다. 그리고, 제2 연결 패드(CNT2)에는 LED(170)의 구동을 위한 저전위 구동 전압이 인가된다. 이에, 표시 패널(100)가 온(on)되면 제1 연결 패드(CNT1) 및 제2 연결 패드(CNT2) 각각에 인가되는 서로 상이한 전압 레벨이 각각 n전극(174)과 p전극(175)으로 전달되어 LED(170)가 발광된다.Also, the first connection pad CNT1 is electrically connected to the drain electrode 164 of the driving transistor 160 and receives a driving voltage for driving the LED 170 from the driving transistor 160 . Although FIG. 4 shows that the first connection pad CNT1 and the drain electrode 164 of the driving transistor 160 are indirectly connected without direct contact, the first connection pad CNT1 and the driving transistor are not limited thereto. The drain electrode 164 of 160 may be in direct contact. Also, a low potential driving voltage for driving the LED 170 is applied to the second connection pad CNT2 . Accordingly, when the display panel 100 is turned on, different voltage levels applied to the first and second connection pads CNT1 and CNT2 are applied to the n-electrode 174 and the p-electrode 175, respectively. It is transmitted and the LED 170 emits light.

상부 기판(112)은 상부 기판(112)의 아래에 배치되는 다양한 구성요소들을 지지하는 기판이다. 구체적으로, 상부 기판(112)은 상부 기판(112)을 구성하는 물질을 하부 기판(111) 및 제1 판 패턴(121) 상에 코팅한 후 경화시키는 방식으로 형성하여, 하부 기판(111), 제1 판 패턴(121), 제1 배선 패턴(122) 및 연결 배선(181, 182)에 접하도록 배치될 수 있다. The upper substrate 112 is a substrate supporting various components disposed under the upper substrate 112 . Specifically, the upper substrate 112 is formed by coating a material constituting the upper substrate 112 on the lower substrate 111 and the first plate pattern 121 and then curing the material, thereby forming the lower substrate 111, It may be disposed to be in contact with the first plate pattern 121 , the first wiring pattern 122 , and the connection wires 181 and 182 .

상부 기판(112)은 하부 기판(111)과 동일한 물질로 이루어질 수 있다. 예를 들어, 상부 기판(112)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 폴리 우레탄(polyurethane; PU), PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 수 있으며, 이에, 유연한 성질을 가질 수 있다. 그러나, 상부 기판(112)의 재질은 이에 제한되는 것은 아니다.The upper substrate 112 may be made of the same material as the lower substrate 111 . For example, the upper substrate 112 may be made of silicone rubber such as polydimethylsiloxane (PDMS), polyurethane (PU), or elastomer such as polytetrafluoroethylene (PTFE). , Therefore, it may have a flexible property. However, the material of the upper substrate 112 is not limited thereto.

한편, 도 4에는 도시되지 않았으나, 상부 기판(112) 상에는 편광층이 배치될 수도 있다. 편광층은 표시 패널(100)의 외부로부터 입사되는 광을 편광시켜, 외광 반사를 감소시키는 기능을 할 수 있다. 또한, 편광층이 아닌 다른 광학 필름 등이 상부 기판(112) 상에 배치될 수 있다.Meanwhile, although not shown in FIG. 4 , a polarization layer may be disposed on the upper substrate 112 . The polarization layer may polarize light incident from the outside of the display panel 100 to reduce reflection of external light. In addition, an optical film other than the polarization layer may be disposed on the upper substrate 112 .

또한, 하부 기판(111) 전면에 배치되어, 상부 기판(112)과 하부 기판(111) 상에 배치되는 구성요소 사이를 충진시키는 제1 충진층(190)이 배치될 수 있다. 제1 충진층(190)은 경화성 접착제로 구성될 수 있다. 구체적으로, 제1 충진층(190)을 구성하는 물질을 하부 기판(111) 전면에 코팅한 후 경화시키는 방식으로 형성하여, 상부 기판(112)과 하부 기판(111) 상에 배치되는 구성요소 사이에 제1 충진층(190)을 배치시킬 수 있다. 예를 들어, 제1 충진층(190)은 OCA (optically clear adhesive)일 수 있으며, 아크릴계 접착제, 실리콘계 접착제 및 우레탄계 접착제등으로 구성될 수 있다.In addition, a first filling layer 190 may be disposed on the entire surface of the lower substrate 111 to fill between the upper substrate 112 and components disposed on the lower substrate 111 . The first filling layer 190 may be made of a curable adhesive. Specifically, the material constituting the first filling layer 190 is coated on the entire surface of the lower substrate 111 and then cured to form a space between the upper substrate 112 and the components disposed on the lower substrate 111. The first filling layer 190 may be disposed on. For example, the first filling layer 190 may be an optically clear adhesive (OCA), and may be composed of an acrylic adhesive, a silicone adhesive, a urethane adhesive, or the like.

<표시 영역의 회로 구조><Circuit structure of display area>

도 7은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 서브 화소의 회로도이다.7 is a circuit diagram of a sub-pixel of a display panel of a display device according to an exemplary embodiment of the present invention.

이하에서는 설명의 편의상, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 서브 픽셀(SPX)이 2T(Transistor)1C(Capacitor)의 화소 회로일 경우의 구조 및 이의 동작에 대해서 설명하나, 본 발명이 이에 한정되는 것은 아니다.Hereinafter, for convenience of explanation, the structure and operation of the case where the sub-pixel (SPX) of the display panel of the display device according to an embodiment of the present invention is a 2T (transistor) 1C (capacitor) pixel circuit will be described. The invention is not limited thereto.

도 4 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 서브 픽셀(SPX)은 스위칭(switching) 트랜지스터(150), 구동(driving) 트랜지스터(160) 저장 커패시터(C) 및 LED(170)를 포함하여 구성될 수 있다.4 and 7 , the subpixel SPX of the display panel of the display device according to an exemplary embodiment of the present invention includes a switching transistor 150, a driving transistor 160, and a storage capacitor (C). ) and LED 170.

스위칭 트랜지스터(150)는 제1 연결 배선(181)을 통해 공급된 게이트신호(SCAN)에 따라, 제2 연결 배선(182)을 통해 공급되는 데이터신호(DATA)를 구동 트랜지스터(160)와 저장 커패시터(C)에 인가한다.The switching transistor 150 transmits the data signal DATA supplied through the second connection line 182 to the driving transistor 160 and the storage capacitor according to the gate signal SCAN supplied through the first connection line 181. Applies to (C).

그리고, 스위칭 트랜지스터(150)의 게이트 전극(151)은 제1 연결 배선(181)에 전기적으로 연결되고, 스위칭 트랜지스터(150)의 소스 전극(153)은 제2 연결 배선(182)에 연결되고, 스위칭 트랜지스터(150)의 드레인 전극(154)은 구동 트랜지스터(160)의 게이트 전극(161)에 연결된다.And, the gate electrode 151 of the switching transistor 150 is electrically connected to the first connection wire 181, and the source electrode 153 of the switching transistor 150 is connected to the second connection wire 182, The drain electrode 154 of the switching transistor 150 is connected to the gate electrode 161 of the driving transistor 160 .

구동 트랜지스터(160)는 저장 커패시터(C)에 저장된 데이터 전압(DATA)에 대응하여, 제1 연결 배선(181)을 통해 공급되는 고전위 전원(VDD)과 데이터 전압(DATA)에 따른 구동 전류가 흐르게 동작할 수 있다.The driving transistor 160 corresponds to the data voltage DATA stored in the storage capacitor C, so that the driving current according to the high potential power VDD supplied through the first connection wire 181 and the data voltage DATA can work smoothly.

그리고, 구동 트랜지스터(160)의 게이트 전극(161)은 스위칭 트랜지스터(150)의 드레인 전극(154)에 전기적으로 연결되고, 구동 트랜지스터(160)의 소스 전극은 제1 연결 배선(181)에 연결되고, 구동 트랜지스터(160)의 드레인 전극(164)은 LED(170)에 연결된다.The gate electrode 161 of the driving transistor 160 is electrically connected to the drain electrode 154 of the switching transistor 150, and the source electrode of the driving transistor 160 is connected to the first connection wire 181. , the drain electrode 164 of the driving transistor 160 is connected to the LED 170.

LED(170)는 구동 트랜지스터(160)에 의해 형성된 구동 전류에 따라 발광하도록 동작할 수 있다. 그리고, 전술한 바와 같이, LED(170)의 n전극(174)는 제1 연결 배선(181)에 연결되어 저전위 전원(VSS)이 인가되고, LED(170)의 p전극(174)는 구동 트랜지스터(160)의 드레인 전극(164)에 연결되어 구동 전류에 해당하는 구동 전압이 인가될 수 있다.The LED 170 may operate to emit light according to a driving current formed by the driving transistor 160 . And, as described above, the n-electrode 174 of the LED 170 is connected to the first connection wire 181 to receive low-potential power (VSS), and the p-electrode 174 of the LED 170 is driven. A driving voltage corresponding to the driving current may be applied by being connected to the drain electrode 164 of the transistor 160 .

본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 서브 픽셀(SPX)은 스위칭 트랜지스터(150), 구동 트랜지스터(160), 저장 커패시터(C) 및 LED(170)를 포함하는 2T1C 구조로 구성되지만, 보상회로가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수 있다.A sub-pixel SPX of a display panel of a display device according to an exemplary embodiment of the present invention has a 2T1C structure including a switching transistor 150, a driving transistor 160, a storage capacitor C, and an LED 170. , When a compensation circuit is added, it can be configured in various ways such as 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C, etc.

상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널은 강성 기판인 제1 기판에 복수의 서브 픽셀을 포함할 수 있고, 복수의 서브 픽셀(SPX) 각각은 스위칭 트랜지스터, 구동 트랜지스터 저장 커패시터 및 LED를 포함하여 구성될 수 있다.As described above, the display panel of the display device according to an exemplary embodiment of the present invention may include a plurality of subpixels on a first substrate that is a rigid substrate, and each of the plurality of subpixels SPX includes a switching transistor and a driving transistor. It may be configured to include a storage capacitor and an LED.

따라서, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널은 하부 기판에 의해 연신 될 수 있을 뿐만 아니라, 각각의 제1 기판에 2T1C구조의 화소 회로를 구비하여, 각각의 게이트 타이밍에 맞춰, 데이터 전압에 따른 빛을 발광할 수 있다. Accordingly, the display panel of the display device according to an exemplary embodiment of the present invention may not only be stretched by the lower substrate, but also may include pixel circuits having a 2T1C structure on each first substrate, and data may be provided according to each gate timing. Light can be emitted according to the voltage.

이하에서는 도 8 내지 도 9a를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널에 대해서 구체적으로 설명한다. Hereinafter, a touch panel of a display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 8 to 9A .

<터치 패널 구조><Touch panel structure>

도 8은 본 발명의 일 실시예에 따른 표시 장치의 터치 패널의 평면도이다. 8 is a plan view of a touch panel of a display device according to an exemplary embodiment.

도 9a는 도 8에 도시된 B 영역의 확대 평면도이다. FIG. 9A is an enlarged plan view of area B shown in FIG. 8 .

도 9b는 도 9a에 도시된 절단선 IX-IX'에 따라 절단한 단면도이다.FIG. 9B is a cross-sectional view taken along the cutting line IX-IX' shown in FIG. 9A.

도 7 내지 도 9b에 도시된 바와 같이, 터치 패널은 터치 패턴층(210), 터치 전극층(220) 및 터치 기판(230)을 포함할 수 있다.As shown in FIGS. 7 to 9B , the touch panel may include a touch pattern layer 210 , a touch electrode layer 220 and a touch substrate 230 .

터치 패턴층(210)은 복수의 연신 패턴(211, 212)을 구비할 수 있다. 복수의 연신 패턴(211, 212)은 서로 다른 형태의 제1 연신 패턴(211) 및 제2 연신 패턴(212)을 포함한다. 구체적으로 복수의 제1 연신 패턴(211)은 제2 방향(Y)으로 배열될 수 있다. 그리고, 복수의 제2 연신 패턴(212)은 복수의 제1 연신 패턴(211)의 제1 방향(X)으로 인접되게 배치되고, 제2 방향(Y)으로 배열될 수 있다.The touch pattern layer 210 may include a plurality of stretched patterns 211 and 212 . The plurality of stretched patterns 211 and 212 include first stretched patterns 211 and second stretched patterns 212 having different shapes. Specifically, the plurality of first stretched patterns 211 may be arranged in the second direction (Y). Also, the plurality of second stretched patterns 212 may be disposed adjacent to each other in the first direction X of the plurality of first stretched patterns 211 and may be arranged in the second direction Y.

복수의 연신 패턴(211, 212) 각각은 복수의 유닛 패턴(211u)으로 구성될 수 있다. 구체적으로, 도 9a 및 도 9b에 도시된 바와 같이, 제1 연신 패턴(211)을 구성하는 복수의 유닛 패턴(211u) 각각은 제1 서브 유닛 패턴(211a)과 제1 서브 유닛 패턴(211a) 내측에 배치되는 제2 서브 유닛 패턴(211b)을 포함할 수 있다.Each of the plurality of stretching patterns 211 and 212 may be composed of a plurality of unit patterns 211u. Specifically, as shown in FIGS. 9A and 9B , each of the plurality of unit patterns 211u constituting the first stretched pattern 211 includes a first sub-unit pattern 211a and a first sub-unit pattern 211a. A second sub-unit pattern 211b disposed inside may be included.

예를 들어, 도 9a에 도시된 바와 같이, 제1 서브 유닛 패턴(211a)은 육각형일 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(211a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. 그리고, 제2 서브 유닛 패턴(211b)은 메쉬 형태일 수 있다. For example, as shown in FIG. 9A , the first sub-unit pattern 211a may have a hexagonal shape. However, without being limited thereto, the first sub unit pattern 211a may be transformed into a polygon such as an octagon or a circle. Also, the second sub unit pattern 211b may have a mesh shape.

이에, 복수의 유닛 패턴(211u) 각각의 내부에는 빈 공간이 존재하게 되어, 복수의 유닛 패턴(211u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 패턴(211u)으로 구성되는 제1 연신 패턴(211) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, since an empty space exists inside each of the plurality of unit patterns 211u, each of the plurality of unit patterns 211u may be stretched in the first direction (X) and the second direction (Y). Accordingly, the first stretched pattern 211 composed of a plurality of unit patterns 211u may also extend in the first direction (X) and the second direction (Y).

도 9a 및 도 9b에서는 제1 연신 패턴(211)에 대해서만 도시하였으나, 제2 연신 패턴(212) 또한, 상술한 복수의 유닛 패턴(211u)으로 구성될 수 있다. 이에, 제2 연신 패턴(212) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Although only the first stretched pattern 211 is illustrated in FIGS. 9A and 9B , the second stretched pattern 212 may also be composed of the plurality of unit patterns 211u described above. Accordingly, the second stretched pattern 212 may also extend in the first direction (X) and the second direction (Y).

도 8을 참조하면, 터치 패턴층(210)은 제1 방향(X)으로 배치되는 복수의 연신 패턴(211, 212)을 연결하는 제1 연결 패턴(213) 및 제2 방향(Y)으로 배치되는 복수의 연신 패턴(211, 212)을 연결하는 제2 연결 패턴(214)을 포함할 수 있다.Referring to FIG. 8 , the touch pattern layer 210 has a first connection pattern 213 connecting a plurality of elongated patterns 211 and 212 disposed in a first direction (X) and disposed in a second direction (Y). It may include a second connection pattern 214 connecting the plurality of elongated patterns 211 and 212 to be.

예를 들어, 제1 연결 패턴(213)은 제1 방향(X)으로 인접된 제1 연신 패턴(211)과 제2 연신 패턴(212)을 연결할 수 있다. 그리고, 제2 연결 패턴(214)은 제2 방향(Y)으로 인접된 복수의 제1 연신 패턴(211)을 연결할 수 있다.For example, the first connection pattern 213 may connect the first stretched pattern 211 and the second stretched pattern 212 adjacent in the first direction (X). Also, the second connection pattern 214 may connect a plurality of first stretched patterns 211 adjacent in the second direction (Y).

그리고, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각은 굴곡진 형상을 가진다. 예를 들면, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각은 사인파 형상을 가질 수 있다. 다만, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각의 형상은 이에 제한되지 않으며, 예를 들어, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각은 지그재그 형상으로 연장될 수도 있다. 또는, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각은, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다.Also, each of the first connection pattern 213 and the second connection pattern 214 has a curved shape. For example, each of the first connection pattern 213 and the second connection pattern 214 may have a sine wave shape. However, the shape of each of the first connection pattern 213 and the second connection pattern 214 is not limited thereto, and for example, each of the first connection pattern 213 and the second connection pattern 214 has a zigzag shape. may be extended. Alternatively, each of the first connection pattern 213 and the second connection pattern 214 may have various shapes, such as a plurality of diamond-shaped substrates connected at vertices and extending.

이에, 제1 연결 패턴(213) 및 제2 연결 패턴(214)은 복수의 제1 연신 패턴(211) 및 제2 연신 패턴(212)을 물리적으로 연결할 수 있다. 이에, 터치 패널(200)이 연신되더라도 복수의 제1 연신 패턴(211) 및 제2 연신 패턴(212)의 배열은 유지될 수 있다.Thus, the first connection pattern 213 and the second connection pattern 214 may physically connect the plurality of first stretched patterns 211 and second stretched patterns 212 . Thus, even if the touch panel 200 is stretched, the arrangement of the plurality of first stretched patterns 211 and second stretched patterns 212 may be maintained.

한편, 터치 패턴층(210)을 구성하는 제1 연신 패턴(211), 제2 연신 패턴(212), 제1 연결 패턴(213) 및 제2 연결 패턴(214)은 낮은 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어, 터치 패턴층(210)을 구성하는 제1 연신 패턴(211), 제2 연신 패턴(212), 제1 연결 패턴(213) 및 제2 연결 패턴(214)은 폴리이미드(polyimide; PI), 폴리아크릴레이트(polyacrylate), 폴리아세테이트(polyacetate)중 적어도 하나의 물질로 이루어질 수도 있다.Meanwhile, the first stretched pattern 211, the second stretched pattern 212, the first connection pattern 213, and the second connection pattern 214 constituting the touch pattern layer 210 have low flexibility. It may be made of a plastic material having. For example, the first stretched pattern 211, the second stretched pattern 212, the first connection pattern 213, and the second connection pattern 214 constituting the touch pattern layer 210 may be made of polyimide; PI), polyacrylate, and polyacetate.

터치 전극층(220)은 복수의 터치 전극(221, 222), 브릿지 배선(223) 및 복수의 라우팅 배선(224, 225)을 구비할 수 있다. The touch electrode layer 220 may include a plurality of touch electrodes 221 and 222 , a bridge wire 223 , and a plurality of routing wires 224 and 225 .

복수의 터치 전극(221, 222)은 제1 방향(X)으로 연장되는 복수의 제1 터치 전극(221)과 제2 방향(Y)으로 연장되는 복수의 제2 터치 전극(222)을 포함할 수 있다. 그리고, 복수의 제1 터치 전극(221)과 복수의 제2 터치 전극(222)은 동일층에 배치된 금속층으로 형성될 수 있다. 이에, 제1 터치 전극(221)은 제1 방향(X)으로 연장된 브릿지 배선(223)을 통해 전기적으로 연결될 수 있으나, 제2 터치 전극(222)은 별도의 브릿지 배선 없이 전기적으로 연결될 수 있다. 상술한 브릿지 배선(223)은 제1 터치 전극(221) 및 복수의 제2 터치 전극(222)과 다른층에 배치된 금속층으로 형성될 수 있다.The plurality of touch electrodes 221 and 222 may include a plurality of first touch electrodes 221 extending in a first direction (X) and a plurality of second touch electrodes 222 extending in a second direction (Y). can Also, the plurality of first touch electrodes 221 and the plurality of second touch electrodes 222 may be formed of a metal layer disposed on the same layer. Accordingly, the first touch electrode 221 may be electrically connected through the bridge wire 223 extending in the first direction (X), but the second touch electrode 222 may be electrically connected without a separate bridge wire. . The above-described bridge wiring 223 may be formed of a metal layer disposed on a different layer from the first touch electrode 221 and the plurality of second touch electrodes 222 .

복수의 터치 전극(221, 222) 각각은 복수의 유닛 전극(221u)으로 구성될 수 있다. 구체적으로, 도 9a 및 도 9b에 도시된 바와 같이, 제1 터치 전극(221)을 구성하는 복수의 유닛 전극(221u) 각각은 육각형일 수 있다. 다만, 이에 제한되지 않고 복수의 유닛 전극(221u) 각각은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. 복수의 터치 전극(221, 222) 각각은 벌집 모양 형태일 수 있다.Each of the plurality of touch electrodes 221 and 222 may include a plurality of unit electrodes 221u. Specifically, as shown in FIGS. 9A and 9B , each of the plurality of unit electrodes 221u constituting the first touch electrode 221 may have a hexagonal shape. However, it is not limited thereto, and each of the plurality of unit electrodes 221u may be deformed into a polygonal shape such as an octagon or a circular shape. Each of the plurality of touch electrodes 221 and 222 may have a honeycomb shape.

그리고, 복수의 유닛 전극(221u) 각각은 제1 서브 유닛 패턴(211a) 상에 배치될 수 있다. 즉, 복수의 유닛 전극(221u) 각각은 제1 서브 유닛 패턴(211a)과 중첩될 수 있다.Also, each of the plurality of unit electrodes 221u may be disposed on the first sub-unit pattern 211a. That is, each of the plurality of unit electrodes 221u may overlap the first sub-unit pattern 211a.

이에, 복수의 유닛 전극(221u) 각각의 내부에는 빈 공간이 존재하게 되어, 복수의 유닛 전극(221u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 전극(221u)으로 구성되는 제1 터치 전극(221) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Thus, since an empty space exists inside each of the plurality of unit electrodes 221u, each of the plurality of unit electrodes 221u may be stretched and contracted in the first direction (X) and the second direction (Y). Accordingly, the first touch electrode 221 composed of the plurality of unit electrodes 221u may also extend in the first direction (X) and the second direction (Y).

도 9a 및 도 9b에서는 제1 터치 전극(221)에 대해서만 도시하였으나, 제2 터치 전극(222) 또한, 상술한 복수의 유닛 전극(221u)으로 구성될 수 있다. 이에, 제2 터치 전극(222) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Although only the first touch electrode 221 is illustrated in FIGS. 9A and 9B , the second touch electrode 222 may also include the plurality of unit electrodes 221u described above. Accordingly, the second touch electrode 222 may also extend in the first direction (X) and the second direction (Y).

한편, 복수의 터치 전극(221, 222)이 모두 복수의 유닛 전극(221u)으로 이루어진 것으로 설명하였으나, 복수의 유닛 전극(221u)은 제1 터치 전극(221)을 이루는 복수의 제1 유닛 전극 및 제2 터치 전극(222)을 이루는 복수의 제2 유닛 전극으로 구분되어 정의될 수도 있으며, 이에 제한되지 않는다.Meanwhile, although it has been described that all of the plurality of touch electrodes 221 and 222 are composed of a plurality of unit electrodes 221u, the plurality of unit electrodes 221u are a plurality of first unit electrodes constituting the first touch electrode 221 and The second touch electrode 222 may be defined as being divided into a plurality of second unit electrodes, but is not limited thereto.

도 8을 참조하면, 터치 전극층(220)은 제1 터치 전극(221)과 전기적으로 연결되는 제1 라우팅 배선(224) 및 제2 터치 전극(222)과 전기적으로 연결되는 제2 라우팅 배선(225)을 더 포함할 수 있다.Referring to FIG. 8 , the touch electrode layer 220 includes a first routing wire 224 electrically connected to the first touch electrode 221 and a second routing wire 225 electrically connected to the second touch electrode 222 . ) may be further included.

예를 들어, 복수의 제1 라우팅 배선(224) 각각은 제1 터치 전극(221)의 제1 방향(X)의 양측에 연결되고, 제2 라우팅 배선(225) 각각은 제2 터치 전극(222)의 제2 방향(Y)의 일측에 연결된다.For example, each of the plurality of first routing wires 224 is connected to both sides of the first touch electrode 221 in the first direction X, and each of the second routing wires 225 is connected to the second touch electrode 222 . ) is connected to one side of the second direction (Y).

이에, 복수의 제1 라우팅 배선(224) 각각을 통해 제1 터치 전극(221)에 터치 구동 신호를 전송할 수 있으며, 복수의 제2 라우팅 배선(225) 각각을 통해 제2 터치 전극(222)에 인가된 터치 감지 신호를 터치 드라이버에 전송할 수 있다.Accordingly, a touch driving signal may be transmitted to the first touch electrode 221 through each of the plurality of first routing wires 224 and may be transmitted to the second touch electrode 222 through each of the plurality of second routing wires 225 . The applied touch detection signal may be transmitted to the touch driver.

이에, 복수의 제1 터치 전극(221) 각각은 터치 구동 신호를 인가하는 터치 송신 전극(Tx 전극)의 기능을 수행할 수 있고, 복수의 제2 터치 전극(222) 각각은 터치 감지 신호가 인가되는 터치 수신 전극(Rx 전극)의 기능을 수행할 수 있다.Accordingly, each of the plurality of first touch electrodes 221 may perform the function of a touch transmission electrode (Tx electrode) for applying a touch driving signal, and each of the plurality of second touch electrodes 222 may receive a touch sensing signal. It can perform the function of a touch receiving electrode (Rx electrode).

반대로, 복수의 제1 라우팅 배선(224) 각각을 통해 제1 터치 전극(221)에 인가된 터치 감지 신호를 터치 드라이버에 전송하고, 복수의 제2 라우팅 배선(225) 각각을 통해 제2 터치 전극(222)에 터치 구동 신호를 전송할 수도 있다. 이 경우, 복수의 제1 터치 전극(221)은 터치 감지 신호가 인가되는 터치 수신 전극(Rx 전극)으로 기능하고, 복수의 제2 터치 전극(222)은 터치 구동 신호가 인가되는 터치 송신 전극(Tx 전극)으로 기능할 수 있다.Conversely, the touch sensing signal applied to the first touch electrode 221 is transmitted to the touch driver through each of the plurality of first routing wires 224, and the second touch electrode is transmitted through each of the plurality of second routing wires 225. A touch driving signal may be transmitted to 222 . In this case, the plurality of first touch electrodes 221 function as touch receiving electrodes (Rx electrodes) to which a touch sensing signal is applied, and the plurality of second touch electrodes 222 function as touch transmitting electrodes to which a touch driving signal is applied ( Tx electrode).

그리고, 브릿지 배선(223), 제1 라우팅 배선(224) 및 제2 라우팅 배선(225) 각각은 굴곡진 형상을 가진다. 예를 들면, 브릿지 배선(223), 제1 라우팅 배선(224) 및 제2 라우팅 배선(225) 각각은 사인파 형상을 가질 수 있다. 다만, 제1 연결 패턴(213) 및 제2 연결 패턴(214) 각각의 형상은 이에 제한되지 않으며, 예를 들어, 브릿지 배선(223), 제1 라우팅 배선(224) 및 제2 라우팅 배선(225) 각각은 지그재그 형상으로 연장될 수도 있다. 또는, 브릿지 배선(223), 제1 라우팅 배선(224) 및 제2 라우팅 배선(225) 각각은, 복수의 마름모 모양의 기판들이 꼭지점에서 연결되어 연장되는 등의 다양한 형상을 가질 수 있다.Also, each of the bridge wiring 223, the first routing wiring 224, and the second routing wiring 225 has a curved shape. For example, each of the bridge wiring 223, the first routing wiring 224, and the second routing wiring 225 may have a sine wave shape. However, each shape of the first connection pattern 213 and the second connection pattern 214 is not limited thereto, and for example, the bridge wiring 223, the first routing wiring 224, and the second routing wiring 225 ) may each extend in a zigzag shape. Alternatively, each of the bridge wiring 223, the first routing wiring 224, and the second routing wiring 225 may have various shapes, such as a plurality of diamond-shaped substrates connected at vertices and extending.

이에, 브릿지 배선(223), 제1 라우팅 배선(224) 및 제2 라우팅 배선(225) 각각이 연신 가능하므로, 터치 전극층(220) 또한 연신 가능할 수 있다.Accordingly, since each of the bridge wiring 223, the first routing wiring 224, and the second routing wiring 225 is stretchable, the touch electrode layer 220 may also be stretchable.

터치 전극층(220)을 구성하는 복수의 터치 전극(221, 222), 브릿지 배선(223), 및 복수의 라우팅 배선(224, 225)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.The plurality of touch electrodes 221 and 222 constituting the touch electrode layer 220, the bridge wiring 223, and the plurality of routing wirings 224 and 225 are made of various metal materials, for example, molybdenum (Mo), aluminum ( It may be any one of Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), an alloy of two or more, or a multilayer thereof. It is not limited.

그리고 도 9b를 참조하면, 터치 전극층(220) 상에는 터치 기판(230)이 배치될 수 있다. 터치 기판(230)은 표시 장치의 최상부에 배치되어, 손가락이나 펜 등 터치가 직접적으로 이루어지는 구성이다. 또한 터치 기판(230)은 연성 기판으로서 휘어지거나 늘어날 수 있는 절연 물질로 구성될 수 있다. 예를 들어, 터치 기판(230)은 폴리 메탈 실록산(polydimethylsiloxane; PDMS)과 같은 실리콘 고무(Silicone Rubber), 또는 폴리 우레탄(polyurethane; PU) 및 PTFE(polytetrafluoroethylene) 등의 탄성 중합체(elastomer)로 이루어질 있으며, 이에, 유연한 성질을 가질 수 있다.And referring to FIG. 9B , a touch substrate 230 may be disposed on the touch electrode layer 220 . The touch substrate 230 is disposed on the uppermost part of the display device, and is a configuration in which a touch such as a finger or a pen is directly performed. Also, the touch substrate 230 is a flexible substrate and may be made of an insulating material that can be bent or stretched. For example, the touch substrate 230 is made of silicone rubber such as polydimethylsiloxane (PDMS) or an elastomer such as polyurethane (PU) and PTFE (polytetrafluoroethylene). , Therefore, it may have a flexible property.

터치 기판(230) 하부에 배치되는 구성요소 사이를 충진시키는 제2 충진층(240)이 배치될 수 있다. 제2 충진층(240)은 경화성 접착제로 구성될 수 있다. 구체적으로, 제2 충진층(240)을 구성하는 물질을 터치 기판(230) 전면에 코팅한 후 경화시키는 방식으로 형성하여, 터치 기판(230) 하부에 배치되는 구성요소 사이에 제2 충진층(240)을 배치시킬 수 있다. 예를 들어, 제2 충진층(240)은 OCA (optically clear adhesive)일 수 있으며, 아크릴계 접착제, 실리콘계 접착제 및 우레탄계 접착제등으로 구성될 수 있다.A second filling layer 240 may be disposed to fill between components disposed under the touch substrate 230 . The second filling layer 240 may be made of a curable adhesive. Specifically, a material constituting the second filling layer 240 is formed by coating the entire surface of the touch substrate 230 and then curing the second filling layer ( 240) can be placed. For example, the second filling layer 240 may be an optically clear adhesive (OCA), and may be composed of an acrylic adhesive, a silicone adhesive, a urethane adhesive, or the like.

상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널(200)은 연신 가능한 터치 패턴층(210) 상에 연신 가능한 터치 전극(210)을 배치시킬 수 있다. 이에, 터치 패널(200)이 연신 되더라도, 터치 패턴층(210)으로 인해 터치 전극(221, 222)이 받는 연신 스트레스를 분산시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널에 대한 연신 신뢰성은 향상될 수 있다.As described above, in the touch panel 200 of the display device according to an embodiment of the present invention, the stretchable touch electrode 210 may be disposed on the stretchable touch pattern layer 210 . Accordingly, even if the touch panel 200 is stretched, the stretching stress received by the touch electrodes 221 and 222 due to the touch pattern layer 210 may be dispersed. Accordingly, reliability of stretching of the touch panel of the display device according to an embodiment of the present invention may be improved.

도 10a는 종래의 터치 패널의 LLO(laser Lift Off) 공정을 설명하는 단면도이다.10A is a cross-sectional view illustrating a laser lift off (LLO) process of a conventional touch panel.

도 10b은 본 발명의 일 실시예에 따른 표시 장치의 터치 패널의 LLO(laser Lift Off) 공정을 설명하는 단면도이다.10B is a cross-sectional view illustrating a laser lift off (LLO) process of a touch panel of a display device according to an exemplary embodiment.

도 10a를 참조하면, 종래의 터치 패널은 유리 기판(Glass) 상에 희생 패턴(Sacrificial pattern)을 형성하고, 그 위에 터치 패턴(Touch pattern)과 터치 전극(Touch Electrode)을 적층하여 제조하였다. 그리고, 유리 기판 하부에 레이저를 조사하여, 유리 기판과 희생 패턴을 분리하였다. 그리고, 분리된 터치 패턴과 터치 전극을 표시 패널에 부착하여, 표시 장치를 형성하였다.Referring to FIG. 10A , a conventional touch panel is manufactured by forming a sacrificial pattern on a glass substrate and stacking a touch pattern and a touch electrode thereon. And, by irradiating a laser on the lower part of the glass substrate, the glass substrate and the sacrificial pattern were separated. Then, a display device was formed by attaching the separated touch patterns and touch electrodes to the display panel.

그러나, 도 10a에 도시된 바와 같이, 터치 전극 상에 충진된 점착성 충진층(Adhesive)과 유리 기판이 접촉하는 면적이 상대적으로 넓어, 유리 기판 하부에 레이저를 조사하더라도 유리 기판이 점착성 충진층으로부터 분리되지 않는 문제점이 발생하였다.However, as shown in FIG. 10A, the contact area between the adhesive filling layer (Adhesive) filled on the touch electrode and the glass substrate is relatively wide, so even if the laser is irradiated on the lower part of the glass substrate, the glass substrate is separated from the adhesive filling layer. An unsolvable problem occurred.

도 10b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널(200)은 제2 충진층(240)과 유리 기판 사이에 제2 서브 유닛 패턴(211b)이 더 배치될 수 있다. 이에, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 상대적으로 좁아질 수 있어, 유리 기판 하부에 레이저를 조사하는 경우, 유리 기판이 제2 충진층(240)으로부터 쉽게 분리될 수 있다.As shown in FIG. 10B , in the touch panel 200 of the display device according to an exemplary embodiment, a second sub unit pattern 211b may be further disposed between the second filling layer 240 and the glass substrate. there is. Accordingly, the contact area between the second filling layer 240 and the glass substrate can be relatively narrowed, so that the glass substrate can be easily separated from the second filling layer 240 when a laser is irradiated to the lower portion of the glass substrate. .

따라서, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.Accordingly, efficiency of a laser lift off (LLO) process for the touch panel of the display device according to an embodiment of the present invention may be increased.

이하에서는 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널에 대해서 설명한다. 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널은 제2 서브 유닛 패턴의 형태 및 서브 연결 패턴에 대해서만 차이점이 있으므로, 이에 대해서만 설명한다. 그리고, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 다른 실시예에 따른 표시 장치의 중복되는 내용에 대해서는 생략하고, 동일한 구성요소는 동일 도면 부호를 사용한다.Hereinafter, a touch panel of a display device according to another embodiment of the present invention will be described. Since the touch panel of the display device according to one embodiment of the present invention and the touch panel of the display device according to another embodiment of the present invention differ only in the shape of the second sub unit pattern and the sub connection pattern, only this will be described. In addition, overlapping contents of the touch panel of the display device according to one embodiment of the present invention and the display device according to another embodiment of the present invention are omitted, and the same reference numerals are used for the same elements.

도 11a는 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널의 확대 평면도이다. 11A is an enlarged plan view of a touch panel of a display device according to another exemplary embodiment of the present invention.

도 11b는 도 11a에 도시된 절단선 XI-XI'에 따라 절단한 단면도이다.FIG. 11B is a cross-sectional view taken along the line XI-XI' shown in FIG. 11A.

복수의 연신 패턴 각각은 복수의 유닛 패턴(411u)으로 구성될 수 있다. 구체적으로, 도 11a 및 도 11b에 도시된 바와 같이, 복수의 연신 패턴 각각을 구성하는 복수의 유닛 패턴(411u) 각각은 제1 서브 유닛 패턴(411a)과 제1 서브 유닛 패턴(411a) 내측에 배치되는 제2 서브 유닛 패턴(411b)을 포함할 수 있다. Each of the plurality of stretched patterns may be composed of a plurality of unit patterns 411u. Specifically, as shown in FIGS. 11A and 11B , each of the plurality of unit patterns 411u constituting each of the plurality of stretch patterns is located inside the first sub-unit pattern 411a and the first sub-unit pattern 411a. A second sub-unit pattern 411b may be disposed.

예를 들어, 도 11a에 도시된 바와 같이, 제1 서브 유닛 패턴(411a)은 육각형일 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(411a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. For example, as shown in FIG. 11A , the first sub-unit pattern 411a may have a hexagonal shape. However, without being limited thereto, the first sub-unit pattern 411a may be transformed into a polygon such as an octagon or a circle.

그리고, 제2 서브 유닛 패턴(411b)도 육각형일 수 있다. 다만, 이에 제한되지 않고 제2 서브 유닛 패턴(411b)도 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. 다만, 제2 서브 유닛 패턴(411b)은 제1 서브 유닛 패턴(411a)의 내측에 배치되므로, 제2 서브 유닛 패턴(411b)의 크기는 제1 서브 유닛 패턴(411a)의 크기 보다 작을 수 있다.In addition, the second sub unit pattern 411b may also have a hexagonal shape. However, it is not limited thereto and the second sub unit pattern 411b may also be transformed into a polygon such as an octagon or a circle. However, since the second sub-unit pattern 411b is disposed inside the first sub-unit pattern 411a, the size of the second sub-unit pattern 411b may be smaller than that of the first sub-unit pattern 411a. .

그리고, 도 11a에서는 제2 서브 유닛 패턴(411b)의 내부에 빈공간이 존재하지 않는 것으로 도시하였으나, 이에 한정되지 않고, 제2 서브 유닛 패턴(411b)의 내부에 빈공간이 존재할 수 있다.In addition, although it is illustrated that no empty space exists inside the second sub-unit pattern 411b in FIG. 11A, it is not limited thereto, and empty space may exist inside the second sub-unit pattern 411b.

이에, 복수의 유닛 패턴(411u) 각각의 내부에는 제1 서브 유닛 패턴(411a)과 제2 서브 유닛 패턴(411b)사이에 빈 공간이 존재하게 되어, 복수의 유닛 패턴(411u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 패턴(411u)으로 구성되는 복수의 연신 패턴 각각 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, an empty space exists between the first sub-unit pattern 411a and the second sub-unit pattern 411b inside each of the plurality of unit patterns 411u, so that each of the plurality of unit patterns 411u has a first sub-unit pattern 411u. It can be stretched in the direction (X) and the second direction (Y). Accordingly, each of the plurality of stretched patterns composed of the plurality of unit patterns 411u may also extend in the first direction (X) and the second direction (Y).

그리고, 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널에서는, 제1 서브 유닛 패턴(411a)과 제2 서브 유닛 패턴(411b)을 연결하는 서브 연결 패턴(411c)을 더 포함할 수 있다.Also, the touch panel of the display device according to another embodiment of the present invention may further include a sub connection pattern 411c connecting the first sub unit pattern 411a and the second sub unit pattern 411b.

이에, 제1 서브 유닛 패턴(411a)과 제2 서브 유닛 패턴(411b)은 물리적으로 연결되어 있어, 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널이 연신 되더라도 분리되지 않아, 구조적 안정성을 도모할 수 있다.Accordingly, since the first sub unit pattern 411a and the second sub unit pattern 411b are physically connected, they are not separated even when the touch panel of the display device according to another embodiment of the present invention is stretched, thereby promoting structural stability. can do.

그리고, 복수의 유닛 전극(421u) 각각은 제1 서브 유닛 패턴(411a) 상에 배치될 수 있다. 즉, 복수의 유닛 전극(421u) 각각은 제1 서브 유닛 패턴(411a)과 중첩될 수 있다.Also, each of the plurality of unit electrodes 421u may be disposed on the first sub-unit pattern 411a. That is, each of the plurality of unit electrodes 421u may overlap the first sub-unit pattern 411a.

이에, 복수의 유닛 전극(421u) 각각의 내부에는 빈 공간이 존재하게 되어, 복수의 유닛 전극(421u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 전극(421u)으로 구성되는 복수의 터치 전극 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, since an empty space exists inside each of the plurality of unit electrodes 421u, each of the plurality of unit electrodes 421u may be stretched in the first direction (X) and the second direction (Y). Accordingly, the plurality of touch electrodes composed of the plurality of unit electrodes 421u may also extend in the first direction (X) and the second direction (Y).

상술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널 또한 연신 가능한 터치 패턴층 상에 연신 가능한 터치 전극을 배치시킬 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널에 대한 연신 신뢰성은 향상될 수 있다.As described above, the touch panel of the display device according to another embodiment of the present invention may also dispose the stretchable touch electrode on the stretchable touch pattern layer. Accordingly, reliability of stretching of the touch panel of the display device according to another embodiment of the present invention may be improved.

또한, 도 10b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널은 제2 충진층(240)과 유리 기판 사이에 제2 서브 유닛 패턴(411b) 및 서브 연결 패턴(411c)이 더 배치될 수 있다. 따라서, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 상대적으로 좁아질 수 있어, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.In addition, as shown in FIG. 10B , the touch panel of the display device according to another embodiment of the present invention includes a second sub unit pattern 411b and a sub connection pattern 411c between the second filling layer 240 and the glass substrate. ) may be further arranged. Accordingly, a contact area between the second filling layer 240 and the glass substrate may be relatively narrowed, and thus the efficiency of a laser lift off (LLO) process for the touch panel may be increased.

이하에서는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널에 대해서 설명한다. 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널은 제2 서브 유닛 패턴의 형태 및 서브 연결 패턴에 대해서만 차이점이 있으므로, 이에 대해서만 설명한다. 그리고, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 중복되는 내용에 대해서는 생략하고, 동일한 구성요소는 동일 도면 부호를 사용한다.Hereinafter, a touch panel of a display device according to another embodiment (third embodiment) of the present invention will be described. The touch panel of the display device according to one embodiment of the present invention and the touch panel of the display device according to another embodiment (third embodiment) of the present invention have differences only in the shape of the second sub unit pattern and the sub connection pattern. So, only this is explained. In addition, overlapping contents of the touch panel of the display device according to one embodiment of the present invention and the display device according to another embodiment (third embodiment) of the present invention will be omitted, and the same reference numerals refer to the same elements. use.

도 12a는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다. 12A is an enlarged plan view of a touch panel of a display device according to another embodiment (third embodiment) of the present invention.

도 12b는 도 12a에 도시된 절단선 XII-XII'에 따라 절단한 단면도이다.FIG. 12B is a cross-sectional view taken along the cutting line XII-XII' shown in FIG. 12A.

복수의 연신 패턴 각각은 복수의 유닛 패턴(511u)으로 구성될 수 있다. 구체적으로, 도 12a 및 도 12b에 도시된 바와 같이, 복수의 연신 패턴 각각을 구성하는 복수의 유닛 패턴(511u) 각각은 제1 서브 유닛 패턴(511a)과 제1 서브 유닛 패턴(511a) 내측에 배치되는 제2 서브 유닛 패턴(511b)과 제2 서브 유닛 패턴(511b) 내측에 배치되는 제3 서브 유닛 패턴(511c)을 포함할 수 있다. Each of the plurality of stretched patterns may be composed of a plurality of unit patterns 511u. Specifically, as shown in FIGS. 12A and 12B, each of the plurality of unit patterns 511u constituting the plurality of stretched patterns is inside the first sub-unit pattern 511a and the first sub-unit pattern 511a. It may include a second sub-unit pattern 511b disposed and a third sub-unit pattern 511c disposed inside the second sub-unit pattern 511b.

예를 들어, 도 12a에 도시된 바와 같이, 제1 서브 유닛 패턴(511a)은 육각형일 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(511a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. For example, as shown in FIG. 12A , the first sub-unit pattern 511a may have a hexagonal shape. However, without being limited thereto, the first sub-unit pattern 511a may be transformed into a polygon such as an octagon or a circle.

그리고, 제2 서브 유닛 패턴(511b)도 육각형일 수 있다. 다만, 이에 제한되지 않고 제2 서브 유닛 패턴(511b)도 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. 다만, 제2 서브 유닛 패턴(511b)은 제1 서브 유닛 패턴(511a)의 내측에 배치되므로, 제2 서브 유닛 패턴(511b)의 크기는 제1 서브 유닛 패턴(511a)의 크기 보다 작을 수 있다.And, the second sub unit pattern 511b may also have a hexagonal shape. However, it is not limited thereto and the second sub unit pattern 511b may also be transformed into a polygonal shape such as an octagon or a circular shape. However, since the second sub-unit pattern 511b is disposed inside the first sub-unit pattern 511a, the size of the second sub-unit pattern 511b may be smaller than that of the first sub-unit pattern 511a. .

그리고, 제3 서브 유닛 패턴(511c)도 육각형일 수 있다. 다만, 이에 제한되지 않고 제3 서브 유닛 패턴(511c)도 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. 다만, 제3 서브 유닛 패턴(511c)은 제2 서브 유닛 패턴(511b)의 내측에 배치되므로, 제3 서브 유닛 패턴(511c)의 크기는 제2 서브 유닛 패턴(511b)의 크기 보다 작을 수 있다.In addition, the third sub unit pattern 511c may also have a hexagonal shape. However, it is not limited thereto and the third sub unit pattern 511c may also be transformed into a polygon such as an octagon or a circle. However, since the third sub-unit pattern 511c is disposed inside the second sub-unit pattern 511b, the size of the third sub-unit pattern 511c may be smaller than that of the second sub-unit pattern 511b. .

그리고, 도 12a에서는 제3 서브 유닛 패턴(511c)의 내부에 빈공간이 존재하는 것으로 도시하였으나, 이에 한정되지 않고, 제3 서브 유닛 패턴(511c)의 내부에 빈공간이 존재하지 않을 수 있다.In addition, although FIG. 12A shows that an empty space exists inside the third sub-unit pattern 511c, it is not limited thereto, and the empty space may not exist inside the third sub-unit pattern 511c.

이에, 복수의 유닛 패턴(511u) 각각의 내부에는 제1 서브 유닛 패턴(511a)과 제2 서브 유닛 패턴(511b) 사이 및 제2 서브 유닛 패턴(511b)과 제3 서브 유닛 패턴(511c) 사이에 빈 공간이 존재하게 되어, 복수의 유닛 패턴(511u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 패턴(511u)으로 구성되는 복수의 연신 패턴 각각 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, between the first sub-unit pattern 511a and the second sub-unit pattern 511b and between the second sub-unit pattern 511b and the third sub-unit pattern 511c are included in each of the plurality of unit patterns 511u. Since an empty space exists in , each of the plurality of unit patterns 511u may be stretched in the first direction (X) and the second direction (Y). Accordingly, each of the plurality of stretched patterns composed of the plurality of unit patterns 511u may also extend in the first direction (X) and the second direction (Y).

그리고, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널에서는, 제1 서브 유닛 패턴(511a)과 제2 서브 유닛 패턴(511b)과 제3 서브 유닛 패턴(511c)을 연결하는 서브 연결 패턴(511d)을 더 포함할 수 있다.Further, in the touch panel of the display device according to another embodiment (third embodiment) of the present invention, the first sub-unit pattern 511a, the second sub-unit pattern 511b, and the third sub-unit pattern 511c A sub connection pattern 511d connecting the may be further included.

이에, 제1 서브 유닛 패턴(511a)과 제2 서브 유닛 패턴(511b)과 제3 서브 유닛 패턴(511c)은 물리적으로 연결되어 있어, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널이 연신 되더라도 분리되지 않아, 구조적 안정성을 도모할 수 있다.Accordingly, the first sub-unit pattern 511a, the second sub-unit pattern 511b, and the third sub-unit pattern 511c are physically connected, so that according to another embodiment (third embodiment) of the present invention, Even if the touch panel of the display device is stretched, it is not separated, so structural stability can be promoted.

그리고, 복수의 유닛 전극(521u) 각각은 제1 서브 유닛 패턴(511a) 상에 배치될 수 있다. 즉, 복수의 유닛 전극(521u) 각각은 제1 서브 유닛 패턴(511a)과 중첩될 수 있다.Also, each of the plurality of unit electrodes 521u may be disposed on the first sub-unit pattern 511a. That is, each of the plurality of unit electrodes 521u may overlap the first sub-unit pattern 511a.

이에, 복수의 유닛 전극(521u) 각각의 내부에는 빈 공간이 존재하게 되어, 복수의 유닛 전극(521u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 전극(521u)으로 구성되는 복수의 터치 전극 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, since an empty space exists inside each of the plurality of unit electrodes 521u, each of the plurality of unit electrodes 521u may be stretched and contracted in the first direction (X) and the second direction (Y). Accordingly, the plurality of touch electrodes composed of the plurality of unit electrodes 521u may also extend in the first direction (X) and the second direction (Y).

상술한 바와 같이, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널 또한 연신 가능한 터치 패턴층 상에 연신 가능한 터치 전극을 배치시킬 수 있다. 따라서, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널에 대한 연신 신뢰성은 향상될 수 있다.As described above, in the touch panel of the display device according to another embodiment (third embodiment) of the present invention, the stretchable touch electrode may be disposed on the stretchable touch pattern layer. Accordingly, the stretching reliability of the touch panel of the display device according to another embodiment (third embodiment) of the present invention may be improved.

또한, 도 10b에 도시된 바와 같이, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널은 제2 충진층(240)과 유리 기판 사이에 제2 서브 유닛 패턴(511b), 제3 서브 유닛 패턴(511c) 및 서브 연결 패턴(511d)이 더 배치될 수 있다. 따라서, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 상대적으로 좁아질 수 있어, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.In addition, as shown in FIG. 10B , the touch panel of the display device according to another embodiment (third embodiment) of the present invention has a second sub unit pattern 511b between the second filling layer 240 and the glass substrate. ), a third sub unit pattern 511c and a sub connection pattern 511d may be further disposed. Accordingly, a contact area between the second filling layer 240 and the glass substrate may be relatively narrowed, and thus the efficiency of a laser lift off (LLO) process for the touch panel may be increased.

이하에서는 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널에 대해서 설명한다. 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널은 제2 서브 유닛 패턴의 형태 및 서브 연결 패턴에 대해서만 차이점이 있으므로, 이에 대해서만 설명한다. 그리고, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 중복되는 내용에 대해서는 생략하고, 동일한 구성요소는 동일 도면 부호를 사용한다.Hereinafter, a touch panel of a display device according to another embodiment (fourth embodiment) of the present invention will be described. A touch panel of a display device according to an embodiment of the present invention and a touch panel of a display device according to another embodiment (fourth embodiment) of the present invention differ only in the shape of the second sub unit pattern and the sub connection pattern. So, only this is explained. In addition, overlapping contents of the touch panel of the display device according to one embodiment of the present invention and the display device according to another embodiment (the fourth embodiment) of the present invention are omitted, and the same reference numerals refer to the same components. use.

도 13a는 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다. 13A is an enlarged plan view of a touch panel of a display device according to another embodiment (fourth embodiment) of the present invention.

도 13b는 도 13a에 도시된 절단선 XIII-XIII'에 따라 절단한 단면도이다.FIG. 13B is a cross-sectional view taken along the cutting line XIII-XIII′ shown in FIG. 13A.

복수의 연신 패턴 각각은 복수의 유닛 패턴(611u)으로 구성될 수 있다. 구체적으로, 도 13a 및 도 13b에 도시된 바와 같이, 복수의 연신 패턴 각각을 구성하는 복수의 유닛 패턴(611u) 각각은 제1 서브 유닛 패턴(611a)과 제1 서브 유닛 패턴(611a) 내측에 배치되는 제2 서브 유닛 패턴(611b)을 포함할 수 있다. Each of the plurality of stretched patterns may be composed of a plurality of unit patterns 611u. Specifically, as shown in FIGS. 13A and 13B , each of the plurality of unit patterns 611u constituting each of the plurality of stretch patterns is located inside the first sub-unit pattern 611a and the first sub-unit pattern 611a. A second sub-unit pattern 611b may be disposed.

예를 들어, 도 13a에 도시된 바와 같이, 제1 서브 유닛 패턴(611a)은 십자가 형태(+)일 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(611a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. For example, as shown in FIG. 13A , the first sub-unit pattern 611a may have a cross shape (+). However, without being limited thereto, the first sub-unit pattern 611a may be transformed into a polygonal shape such as an octagon or a circular shape.

그리고, 제2 서브 유닛 패턴(611b)은 엑스자 형태(X)일 수 있다. 구체적으로, 엑스자 형태(X)의 제2 서브 유닛 패턴(611b)의 4개의 끝 단은 제1 서브 유닛 패턴(611a)의 내측에 연결될 수 있다.Also, the second sub unit pattern 611b may have an X shape (X). Specifically, the four ends of the X-shaped second sub-unit pattern 611b may be connected to the inside of the first sub-unit pattern 611a.

그리고, 제1 서브 유닛 패턴(611a) 및 제2 서브 유닛 패턴(611b)를 포함하는 유닛 패턴(611u)은 벌집 모양일 수 있다. 즉, 유닛 패턴(611u)은 육각 메쉬 형태일 수 있다.Also, the unit pattern 611u including the first sub-unit pattern 611a and the second sub-unit pattern 611b may have a honeycomb shape. That is, the unit pattern 611u may have a hexagonal mesh shape.

이에, 복수의 유닛 패턴(611u) 각각의 내부에는 제1 서브 유닛 패턴(611a)과 제2 서브 유닛 패턴(611b)사이에 빈 공간이 존재하게 되어, 복수의 유닛 패턴(611u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 패턴(611u)으로 구성되는 복수의 연신 패턴 각각 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, an empty space exists between the first sub-unit pattern 611a and the second sub-unit pattern 611b inside each of the plurality of unit patterns 611u, so that each of the plurality of unit patterns 611u has a first sub-unit pattern 611u. It can be stretched in the direction (X) and the second direction (Y). Accordingly, each of the plurality of stretch patterns composed of the plurality of unit patterns 611u may also extend in the first direction (X) and the second direction (Y).

그리고, 복수의 유닛 전극(621u) 각각은 제1 서브 유닛 패턴(611a) 상에 배치될 수 있다. 즉, 복수의 유닛 전극(621u) 각각은 제1 서브 유닛 패턴(611a)과 중첩될 수 있다.Also, each of the plurality of unit electrodes 621u may be disposed on the first sub-unit pattern 611a. That is, each of the plurality of unit electrodes 621u may overlap the first sub-unit pattern 611a.

이에, 복수의 유닛 전극(621u) 각각의 내부에는 빈 공간이 존재하게 되어, 복수의 유닛 전극(621u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 유닛 전극(621u)으로 구성되는 복수의 터치 전극 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Thus, since an empty space exists inside each of the plurality of unit electrodes 621u, each of the plurality of unit electrodes 621u may be stretched and contracted in the first direction (X) and the second direction (Y). Accordingly, the plurality of touch electrodes composed of the plurality of unit electrodes 621u may also extend in the first direction (X) and the second direction (Y).

상술한 바와 같이, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널 또한 연신 가능한 터치 패턴층 상에 연신 가능한 터치 전극을 배치시킬 수 있다. 따라서, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널에 대한 연신 신뢰성은 향상될 수 있다.As described above, in the touch panel of the display device according to another embodiment (the fourth embodiment) of the present invention, the stretchable touch electrode may be disposed on the stretchable touch pattern layer. Accordingly, the stretching reliability of the touch panel of the display device according to another embodiment (the fourth embodiment) of the present invention may be improved.

또한, 도 13b에 도시된 바와 같이, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널은 제2 충진층(240)과 유리 기판 사이에 제2 서브 유닛 패턴(611b)이 더 배치될 수 있다. 따라서, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 상대적으로 좁아질 수 있어, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.In addition, as shown in FIG. 13B , the touch panel of the display device according to another embodiment (fourth embodiment) of the present invention has a second sub-unit pattern 611b between the second filling layer 240 and the glass substrate. ) may be further arranged. Accordingly, a contact area between the second filling layer 240 and the glass substrate may be relatively narrowed, and thus the efficiency of a laser lift off (LLO) process for the touch panel may be increased.

이하에서는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널에 대해서 설명한다. 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널은 터치 패턴층 및 터치 전극층에 대해서만 차이점이 있으므로, 이에 대해서만 설명한다. 그리고, 본 발명의 일 실시예에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 중복되는 내용에 대해서는 생략하고, 동일한 구성요소는 동일 도면 부호를 사용한다.Hereinafter, a touch panel of a display device according to another embodiment (fifth embodiment) of the present invention will be described. Since the touch panel of the display device according to one embodiment of the present invention and the touch panel of the display device according to another embodiment (fifth embodiment) of the present invention differ only in the touch pattern layer and the touch electrode layer, only these will be described. do. In addition, overlapping contents of the touch panel of the display device according to one embodiment of the present invention and the display device according to another embodiment (fifth embodiment) of the present invention will be omitted, and the same reference numerals refer to the same components. use.

도 14a는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다. 14A is an enlarged plan view of a touch panel of a display device according to another embodiment (fifth embodiment) of the present invention.

도 14b는 도 14a에 도시된 절단선 A-A', B-B' 및 C-C'에 따라 절단한 단면도이다.FIG. 14B is a cross-sectional view taken along cutting lines A-A', B-B', and C-C' shown in FIG. 14A.

도 14a를 참조하면, 터치 패턴층(710)은 복수의 연신 패턴(711, 712)을 포함하고, 복수의 연신 패턴(711, 712) 각각은 복수의 유닛 패턴(711u, 712u)으로 구성될 수 있다. 구체적으로, 복수의 연신 패턴(711, 712)은 제1 터치 전극(721)이 배치되는 제1 연신 패턴(711) 및 제2 터치 전극(722)이 배치되는 제2 연신 패턴(712)을 포함한다. 제1 연신 패턴(711)은 복수의 제1 유닛 패턴(711u)으로 구성되고, 제2 연신 패턴(712)은 복수의 제2 유닛 패턴(712u)으로 구성된다. Referring to FIG. 14A , the touch pattern layer 710 includes a plurality of elongated patterns 711 and 712, and each of the plurality of elongated patterns 711 and 712 may be composed of a plurality of unit patterns 711u and 712u. there is. Specifically, the plurality of stretched patterns 711 and 712 include a first stretched pattern 711 on which the first touch electrode 721 is disposed and a second stretched pattern 712 on which the second touch electrode 722 is disposed. do. The first stretched pattern 711 is composed of a plurality of first unit patterns 711u, and the second stretched pattern 712 is composed of a plurality of second unit patterns 712u.

제1 연신 패턴(711)을 구성하는 복수의 제1 유닛 패턴(711u) 각각은 제1 서브 유닛 패턴(711a)과 제1 서브 유닛 패턴(711a) 내측에 배치되는 제2 서브 유닛 패턴(711b)을 포함할 수 있다. Each of the plurality of first unit patterns 711u constituting the first stretched pattern 711 includes a first sub-unit pattern 711a and a second sub-unit pattern 711b disposed inside the first sub-unit pattern 711a. can include

예를 들어, 도 14a에 도시된 바와 같이, 제1 서브 유닛 패턴(711a)은 굴곡진 네 변을 갖는 사각형 형상을 가질 수 있다. 예를 들어, 제1 서브 유닛 패턴(711a)은 사인파 형상을 갖는 4개의 패턴들이 4개의 꼭짓점을 갖도록 서로 연결되어 사각형 형상으로 이루어질 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(711a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. For example, as shown in FIG. 14A , the first sub-unit pattern 711a may have a rectangular shape with four curved sides. For example, the first sub-unit pattern 711a may be formed in a quadrangular shape by connecting four sine wave patterns to have four vertices. However, without being limited thereto, the first sub-unit pattern 711a may be transformed into a polygonal shape such as an octagon or a circular shape.

그리고 제2 서브 유닛 패턴(711b)은 제1 서브 유닛 패턴(711a)의 크기보다 작은 크기를 갖는 원형일 수 있다. 다만, 이에 제한되지 않고, 제2 서브 유닛 패턴(711b)도 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 14a에서는 제2 서브 유닛 패턴(711b)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 제2 서브 유닛 패턴(711b)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다. Also, the second sub-unit pattern 711b may have a circular shape smaller than the size of the first sub-unit pattern 711a. However, it is not limited thereto, and the second sub unit pattern 711b may also be transformed into a polygon such as a quadrangle. In addition, in FIG. 14A, it is illustrated that no empty space exists inside the second sub-unit pattern 711b, but an empty space may exist inside the second sub-unit pattern 711b, but is not limited thereto.

제2 연신 패턴(712)을 구성하는 복수의 제2 유닛 패턴(712u)은 복수의 제1 유닛 패턴(711u)과 실질적으로 동일한 구조일 수 있다. 복수의 제2 유닛 패턴(712u) 각각은 제3 서브 유닛 패턴(712a) 및 제3 서브 유닛 패턴(712a) 내측에 배치된 제4 서브 유닛 패턴(712b)을 포함할 수 있다. The plurality of second unit patterns 712u constituting the second stretched pattern 712 may have substantially the same structure as the plurality of first unit patterns 711u. Each of the plurality of second unit patterns 712u may include a third sub-unit pattern 712a and a fourth sub-unit pattern 712b disposed inside the third sub-unit pattern 712a.

제3 서브 유닛 패턴(712a)은 제1 서브 유닛 패턴(711a)과 동일한 구조로 이루어지며, 굴곡진 네 변을 갖는 사각형 형상일 수 있다. 예를 들어, 제3 서브 유닛 패턴(712a)은 사인파 형상을 갖는 4개의 패턴들이 4개의 꼭짓점을 갖도록 서로 연결되어 사각형 형상으로 이루어질 수 있다. 다만, 이에 제한되지 않고 제3 서브 유닛 패턴(712a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. The third sub-unit pattern 712a has the same structure as the first sub-unit pattern 711a and may have a rectangular shape with four curved sides. For example, the third sub-unit pattern 712a may be formed in a quadrangular shape by connecting four sine wave patterns to have four vertices. However, it is not limited thereto and the third sub unit pattern 712a may be transformed into a polygon such as an octagon or a circle.

제4 서브 유닛 패턴(712b)은 제2 서브 유닛 패턴(711b)과 동일한 구조로 이루어지며, 제3 서브 유닛 패턴(712a)의 크기보다 작은 크기를 갖는 원형일 수 있다. 다만, 이에 제한되지 않고, 제4 서브 유닛 패턴(712b)도 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 14a에서는 제4 서브 유닛 패턴(712b)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 제4 서브 유닛 패턴(712b)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다.The fourth sub-unit pattern 712b may have the same structure as the second sub-unit pattern 711b and may have a circular shape smaller than the size of the third sub-unit pattern 712a. However, it is not limited thereto, and the fourth sub unit pattern 712b may also be transformed into a polygon such as a square. In addition, although it is illustrated that no empty space exists inside the fourth sub-unit pattern 712b in FIG. 14A, an empty space may exist inside the fourth sub-unit pattern 712b, but is not limited thereto.

이에, 복수의 유닛 패턴(711u, 712u) 각각은 내부에 빈 공간이 존재하게 되어, 복수의 유닛 패턴(711u, 712u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다.Accordingly, since each of the plurality of unit patterns 711u and 712u has an empty space therein, each of the plurality of unit patterns 711u and 712u may be stretched in the first direction (X) and the second direction (Y). there is.

그리고 터치 패턴층(710)은 제1 방향(X)으로 배치되는 복수의 연신 패턴(711, 712)을 연결하는 제1 연결 패턴(713)을 포함할 수 있다. 한편, 도 14a에 도시되는지 않았으나, 도 8과 같이 제2 방향(Y)으로 인접한 복수의 제1 연신 패턴(711)을 연결하는 제2 연결 패턴이 배치될 수 있다. Also, the touch pattern layer 710 may include a first connection pattern 713 connecting the plurality of elongated patterns 711 and 712 disposed in the first direction (X). Meanwhile, although not shown in FIG. 14A , a second connection pattern connecting a plurality of first stretched patterns 711 adjacent to each other in the second direction Y may be disposed as shown in FIG. 8 .

터치 패턴층(710)은 복수의 연신 패턴(711, 712) 사이에 배치되는 복수의 아일랜드 패턴(715)을 더 포함할 수 있다. 복수의 아일랜드 패턴(715)은 제1 연신 패턴(711)과 제2 연신 패턴(712) 사이의 영역에 배치될 수 있다. 아일랜드 패턴(715)은 제1 연신 패턴(711)과 제1 연결 패턴(713) 사이 및 제1 연결 패턴(713)과 제2 연신 패턴(712) 사이의 공간에 배치될 수 있다. 아일랜드 패턴(715)은 원형일 수 있으나, 이에 제한되지 않고, 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 14a에서는 아일랜드 패턴(715)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 아일랜드 패턴(715)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다.The touch pattern layer 710 may further include a plurality of island patterns 715 disposed between the plurality of stretched patterns 711 and 712 . The plurality of island patterns 715 may be disposed in an area between the first stretched pattern 711 and the second stretched pattern 712 . The island pattern 715 may be disposed in a space between the first stretched pattern 711 and the first connection pattern 713 and between the first connection pattern 713 and the second stretched pattern 712 . The island pattern 715 may have a circular shape, but is not limited thereto and may be transformed into a polygonal shape such as a quadrangle. In addition, although it is illustrated that no empty space exists inside the island pattern 715 in FIG. 14A, an empty space may exist inside the island pattern 715, but is not limited thereto.

한편, 터치 전극층(720)이 배치되지 않는 제1 연결 패턴(713), 아일랜드 패턴(715), 제2 서브 유닛 패턴(711b) 및 제4 서브 유닛 패턴(712b)은 제2 충진층(240)과 유리 기판이 접촉하는 면적을 저감하기 위한 패턴이다. 따라서, 터치 전극층(720)이 배치되지 않는 나머지 영역에 제1 연결 패턴(713), 아일랜드 패턴(715), 제2 서브 유닛 패턴(711b) 및 제4 서브 유닛 패턴(712b)이 추가로 배치되어, 제2 충진층(240)과 유리 기판의 접촉 면적을 감소시킬 수 있고, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.Meanwhile, the first connection pattern 713, the island pattern 715, the second sub unit pattern 711b, and the fourth sub unit pattern 712b on which the touch electrode layer 720 is not disposed are the second filling layer 240. It is a pattern for reducing the area in contact with the glass substrate. Accordingly, the first connection pattern 713, the island pattern 715, the second sub unit pattern 711b, and the fourth sub unit pattern 712b are additionally disposed in the remaining area where the touch electrode layer 720 is not disposed. , The contact area between the second filling layer 240 and the glass substrate can be reduced, and the efficiency of a laser lift off (LLO) process for the touch panel can be increased.

도 14a 및 도 14b를 참조하면, 복수의 터치 전극(721, 722) 각각은 복수의 유닛 전극(721u, 722u)으로 구성될 수 있다. 예를 들어, 제1 터치 전극(721)은 복수의 제1 유닛 전극(721u)으로 구성될 수 있다. 그리고 제2 터치 전극(722)은 복수의 제2 유닛 전극(722u)으로 구성될 수 있다. 복수의 유닛 전극(721u, 722u) 각각은 제1 서브 유닛 패턴(711a) 및 제3 서브 유닛 패턴(712a) 상에 배치될 수 있다, 즉, 복수의 유닛 전극(721u, 722u) 각각은 제1 서브 유닛 패턴(711a) 및 제3 서브 유닛 패턴(712a)과 중첩될 수 있다.Referring to FIGS. 14A and 14B , each of the plurality of touch electrodes 721 and 722 may include a plurality of unit electrodes 721u and 722u. For example, the first touch electrode 721 may include a plurality of first unit electrodes 721u. Also, the second touch electrode 722 may include a plurality of second unit electrodes 722u. Each of the plurality of unit electrodes 721u and 722u may be disposed on the first sub-unit pattern 711a and the third sub-unit pattern 712a, that is, each of the plurality of unit electrodes 721u and 722u may have a first It may overlap with the sub unit pattern 711a and the third sub unit pattern 712a.

이에, 복수의 유닛 전극(721u, 722u) 각각의 내부에는 빈 공간이 존재하게 되고, 복수의 유닛 전극(721u, 722u)은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 제1 유닛 전극(721u)으로 구성되는 제1 터치 전극(721) 및 복수의 제2 유닛 전극(722u)으로 구성되는 제2 터치 전극(722) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Thus, an empty space exists inside each of the plurality of unit electrodes 721u and 722u, and the plurality of unit electrodes 721u and 722u may be stretched in the first direction (X) and the second direction (Y). . Therefore, the first touch electrode 721 composed of a plurality of first unit electrodes 721u and the second touch electrode 722 composed of a plurality of second unit electrodes 722u are also formed in the first direction (X) and It can be extended in two directions (Y).

도 14b를 참조하면, 제1 방향(X)에서 인접한 복수의 제1 터치 전극(721)은 브릿지 배선(723)을 통해 서로 연결될 수 있다. 제1 방향(X)으로 연장되는 브릿지 배선(723)은 제1 연결 패턴(713) 및 제2 연신 패턴(712) 상에 배치되어 서로 인접한 제1 터치 전극(721)을 전기적으로 연결할 수 있다. 예를 들어, 제1 연신 패턴(711)과 제2 연신 패턴(712)을 연결하는 제1 연결 패턴(713) 및 제1 연결 패턴(713)과 제1 연결 패턴(713) 사이에 배치된 제2 연신 패턴(712) 상에 브릿지 배선(723)이 배치될 수 있다. Referring to FIG. 14B , a plurality of first touch electrodes 721 adjacent in the first direction X may be connected to each other through a bridge wire 723 . The bridge wires 723 extending in the first direction X may be disposed on the first connection pattern 713 and the second elongation pattern 712 to electrically connect adjacent first touch electrodes 721 to each other. For example, a first connection pattern 713 connecting the first stretched pattern 711 and the second stretched pattern 712 and a first connection pattern 713 disposed between the first connection pattern 713 and the first connection pattern 713. A bridge wire 723 may be disposed on the two-stretched pattern 712 .

브릿지 배선(723)은 복수의 제1 터치 전극(721)과 동일 층에 배치될 수 있다. 이에, 브릿지 배선(723)과 복수의 제1 터치 전극(721)은 서로 일체로 형성되며 전기적으로 연결될 수 있다. The bridge wiring 723 may be disposed on the same layer as the plurality of first touch electrodes 721 . Accordingly, the bridge wiring 723 and the plurality of first touch electrodes 721 may be integrally formed and electrically connected to each other.

그리고 복수의 제2 터치 전극(722)은 대부분이 복수의 제1 터치 전극(721) 및 브릿지 배선(723)과 동일 층에 배치될 수 있다. 다만, 제1 방향(X)으로 연장되는 브릿지 배선(723)과 제2 방향(Y)으로 연장되는 제2 터치 전극(722)은 서로 교차하여 배치되므로, 복수의 제2 터치 전극(722) 중 브릿지 배선(723)과 인접한 일부 제2 터치 전극(722)은 복수의 제1 터치 전극(721) 및 브릿지 배선(723)과 다른 층에 배치되어, 복수의 제1 터치 전극(721) 및 브릿지 배선(723)과 절연될 수 있다.Most of the plurality of second touch electrodes 722 may be disposed on the same layer as the plurality of first touch electrodes 721 and the bridge wiring 723 . However, since the bridge wiring 723 extending in the first direction (X) and the second touch electrode 722 extending in the second direction (Y) are disposed to cross each other, among the plurality of second touch electrodes 722 Some of the second touch electrodes 722 adjacent to the bridge wiring 723 are disposed on a different layer from the plurality of first touch electrodes 721 and the bridge wiring 723, so that the plurality of first touch electrodes 721 and the bridge wiring (723) and can be insulated.

예를 들어, 도 14b를 참조하면, 브릿지 배선(723)이 배치된 영역 및 브릿지 배선(723)과 인접한 영역에서 터치 패턴층(710) 및 브릿지 배선(723) 상에 터치 절연층(TIN)이 배치되고, 터치 절연층(TIN) 상에 제2 터치 전극(722)이 배치될 수 있다. 따라서, 제2 터치 전극(722)과 브릿지 배선(723) 사이에 배치된 터치 절연층(TIN)에 의해 서로 다른 신호가 인가되는 제1 터치 전극(721)과 제2 터치 전극(722)이 절연될 수 있다. For example, referring to FIG. 14B , a touch insulating layer (TIN) is formed on the touch pattern layer 710 and the bridge wire 723 in an area where the bridge wire 723 is disposed and an area adjacent to the bridge wire 723. and a second touch electrode 722 may be disposed on the touch insulating layer TIN. Therefore, the first touch electrode 721 and the second touch electrode 722 to which different signals are applied are insulated by the touch insulating layer TIN disposed between the second touch electrode 722 and the bridge wire 723. It can be.

한편, 도 14b에서는 터치 절연층(TIN)이 브릿지 배선(723)과 중첩하는 영역 및 브릿지 배선(723)에 가장 인접한 하나의 제2 연신 패턴(712)에 상에 배치된 것으로 도시하였으나, 터치 절연층(TIN)이 배치되는 제2 연신 패턴(712)의 면적은 더 많을 수도 있으며, 이에 제한되지 않는다. Meanwhile, in FIG. 14B , the touch insulating layer (TIN) is shown as being disposed on a region overlapping the bridge wiring 723 and one second stretched pattern 712 closest to the bridge wiring 723, but touch insulation The area of the second stretched pattern 712 on which the layer TIN is disposed may be larger, but is not limited thereto.

도 14a 및 도 14b에서 설명한 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 브릿지 배선(723)과 복수의 터치 전극(721, 722)의 배치 구조는 앞서 설명한 도 8 내지 도 9b의 본 발명의 일 실시예에 따른 표시 장치의 터치 패널, 도 11a 및 도 11b의 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널, 도 12a 및 도 12b의 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널 및 도 13a 및 도 13b의 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널에도 적용될 수 있다. The arrangement structure of the bridge wiring 723 and the plurality of touch electrodes 721 and 722 of the display device according to another embodiment (fifth embodiment) described with reference to FIGS. 14A and 14B is illustrated in FIGS. A touch panel of a display device according to an embodiment of the present invention shown in FIG. 9B, a touch panel of a display device according to another embodiment shown in FIGS. 11A and 11B, and another embodiment of the present invention shown in FIGS. 12A and 12B ( It can also be applied to the touch panel of the display device according to the third embodiment) and the touch panel of the display device according to another embodiment (the fourth embodiment) of FIGS. 13A and 13B .

이하에서는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a touch panel of a display device according to another embodiment (the fifth embodiment) of the present invention will be described.

도 15a 내지 도 15e는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기 위한 공정도들이다. 15A to 15E are process charts for explaining a method of manufacturing a touch panel of a display device according to another embodiment (fifth embodiment) of the present invention.

도 15a를 참조하면, 유리 기판(Glass) 상에 희생 패턴(Sacrificial pattern) 및 패턴 물질층(710m)을 형성한다. 패턴 물질층(710m)은 후속 공정에서 식각되어 터치 패턴층(710)으로 형성될 수 있다. Referring to FIG. 15A , a sacrificial pattern and a pattern material layer 710m are formed on a glass substrate. The pattern material layer 710m may be etched in a subsequent process to form the touch pattern layer 710 .

그리고 패턴 물질층(710m) 상에 복수의 제1 터치 전극(721)의 복수의 제1 유닛 전극(721u) 및 브릿지 배선(723)을 형성한다. 패턴 물질층(710m) 상에 금속층을 형성하고, 금속층을 식각하여 복수의 제1 유닛 전극(721u) 및 브릿지 배선(723)을 함께 형성할 수 있다.A plurality of first unit electrodes 721u of a plurality of first touch electrodes 721 and a bridge wiring 723 are formed on the pattern material layer 710m. A metal layer may be formed on the pattern material layer 710m, and the metal layer may be etched to form the plurality of first unit electrodes 721u and the bridge wiring 723 together.

다음으로, 복수의 제1 터치 전극(721) 및 브릿지 배선(723) 상에 터치 절연층(TIN)을 형성한다. 터치 절연층(TIN)은 적어도 브릿지 배선(723)을 덮도록 형성될 수 있다. 그리고 터치 절연층(TIN)은 제2 터치 전극(722)이 형성될 영역 중 브릿지 배선(723)과 인접한 영역에도 형성될 수 있다. Next, a touch insulating layer TIN is formed on the plurality of first touch electrodes 721 and the bridge wiring 723 . The touch insulating layer TIN may be formed to cover at least the bridge wiring 723 . Also, the touch insulating layer TIN may be formed in an area adjacent to the bridge wiring 723 among areas where the second touch electrode 722 is to be formed.

이어서, 도 15b를 참조하면, 터치 절연층(TIN) 및 패턴 물질층(710m) 상에 복수의 제2 유닛 전극(722u)을 포함하는 복수의 제2 터치 전극(722)을 형성한다. 브릿지 배선(723)과 상대적으로 먼 영역에서는 제2 유닛 전극(722u)이 패턴 물질층(710m) 상에 형성되고, 브릿지 배선(723)과 상대적으로 인접한 영역에서는 제2 유닛 전극(722u)이 터치 절연층(TIN) 상에 형성될 수 있다. 그리고 브릿지 배선(723)과 중첩하도록 형성된 일부의 제2 유닛 전극(722u)은 터치 절연층(TIN) 상에 형성되며 브릿지 배선(723)과 절연될 수 있다. Next, referring to FIG. 15B , a plurality of second touch electrodes 722 including a plurality of second unit electrodes 722u are formed on the touch insulating layer TIN and the pattern material layer 710m. The second unit electrode 722u is formed on the pattern material layer 710m in an area relatively far from the bridge wiring 723, and the second unit electrode 722u touches the area relatively adjacent to the bridge wiring 723. It may be formed on the insulating layer TIN. A part of the second unit electrode 722u formed to overlap the bridge wiring 723 may be formed on the touch insulating layer TIN and may be insulated from the bridge wiring 723 .

이어서, 도 15c를 참조하면, 제1 터치 전극(721), 제2 터치 전극(722) 및 브릿지 배선(723)을 포함하는 터치 전극층(720) 상에 마스킹 레이어(ML)를 형성하고, 마스킹 레이어(ML)를 이용하여 패턴 물질층(710m)을 식각한다. 예를 들어, 마스킹 레이어(ML)가 형성되지 않은 패턴 물질층(710m)의 일부 영역을 건식 식각 공정으로 식각하여 터치 패턴층(710)을 형성할 수 있다. 마스킹 레이어(ML)는 ITO(Indium Tin Oxide)와 같은 산화막으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. Subsequently, referring to FIG. 15C , a masking layer ML is formed on the touch electrode layer 720 including the first touch electrode 721, the second touch electrode 722, and the bridge wiring 723, and the masking layer The pattern material layer 710m is etched using (ML). For example, the touch pattern layer 710 may be formed by etching a partial area of the pattern material layer 710m on which the masking layer ML is not formed through a dry etching process. The masking layer ML may be formed of an oxide film such as indium tin oxide (ITO), but is not limited thereto.

이어서, 도 15d를 참조하면, 마스킹 레이어(ML)를 제거하고, 터치 패턴층(710) 및 터치 전극층(720) 상에 제2 충진층(240)과 터치 기판(230)을 형성한다. 제2 충진층(240)은 터치 패턴층(710), 터치 전극층(720), 희생 패턴 및 유리 기판에 접촉할 수 있고, 터치 기판(230)은 제2 충진층(240)의 전면을 덮을 수 있다. Next, referring to FIG. 15D , the masking layer ML is removed, and the second filling layer 240 and the touch substrate 230 are formed on the touch pattern layer 710 and the touch electrode layer 720 . The second filling layer 240 may contact the touch pattern layer 710, the touch electrode layer 720, the sacrificial pattern, and the glass substrate, and the touch substrate 230 may cover the entire surface of the second filling layer 240. there is.

마지막으로, 도 15e를 참조하면, 유리 기판 하부에 레이저를 조사하여 유리 기판과 희생 패턴을 분리하는 LLO(Laser Lift Off) 공정을 수행한다. 그리고 유리 기판으로부터 분리된 터치 패턴층(710) 및 터치 전극층(720)을 표시 패널에 부착하여 표시 장치를 형성할 수 있다. Finally, referring to FIG. 15E, a laser lift off (LLO) process is performed to separate the glass substrate and the sacrificial pattern by irradiating a laser on the lower portion of the glass substrate. A display device may be formed by attaching the touch pattern layer 710 and the touch electrode layer 720 separated from the glass substrate to a display panel.

이때, 유리 기판과 제2 충진층(240) 사이에 제2 서브 유닛 패턴(711b), 제4 서브 유닛 패턴(712b), 제1 연결 패턴(713) 및 아일랜드 패턴(715) 등이 배치되어, 유리 기판과 제2 충진층(240)의 접촉 면적이 감소될 수 있다. 따라서, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 감소되며, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.At this time, the second sub unit pattern 711b, the fourth sub unit pattern 712b, the first connection pattern 713 and the island pattern 715 are disposed between the glass substrate and the second filling layer 240, A contact area between the glass substrate and the second filling layer 240 may be reduced. Accordingly, a contact area between the second filling layer 240 and the glass substrate is reduced, and the efficiency of a laser lift off (LLO) process for the touch panel may be increased.

본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널에서는 제1 터치 전극(721)과 브릿지 배선(723)을 동일 층에 형성할 수 있다. 그리고 제1 터치 전극(721) 및 브릿지 배선(723) 상에 제2 터치 전극(722)을 형성하되, 제2 터치 전극(722)과 브릿지 배선(723)이 교차하는 영역에는 터치 절연층(TIN)을 형성하여, 제2 터치 전극(722)과 브릿지 배선(723) 및 제1 터치 전극(721)을 절연시킬 수 있다. 따라서, 복수의 제1 터치 전극(721)과 복수의 제2 터치 전극(722) 각각에 서로 다른 신호를 인가하여 터치 입력을 감지할 수 있다. In the touch panel of the display device according to another embodiment (fifth embodiment) of the present invention, the first touch electrode 721 and the bridge wiring 723 may be formed on the same layer. A second touch electrode 722 is formed on the first touch electrode 721 and the bridge wire 723, and a touch insulating layer (TIN) is formed in a region where the second touch electrode 722 and the bridge wire 723 intersect. ) may be formed to insulate the second touch electrode 722 , the bridge wiring 723 , and the first touch electrode 721 . Accordingly, a touch input may be sensed by applying different signals to each of the plurality of first touch electrodes 721 and the plurality of second touch electrodes 722 .

이하에서는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널에 대해서 설명한다. 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널은 제1 터치 전극, 제2 터치 전극 및 브릿지 배선에 대해서만 차이점이 있으므로, 이에 대해서만 설명한다. 그리고, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 터치 패널과 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 중복되는 내용에 대해서는 생략하고, 동일한 구성요소는 동일 도면 부호를 사용한다.Hereinafter, a touch panel of a display device according to another embodiment (sixth embodiment) of the present invention will be described. A touch panel of a display device according to another embodiment (fifth embodiment) and a touch panel of a display device according to another embodiment (sixth embodiment) include a first touch electrode, a second touch Since there are differences only in electrode and bridge wiring, only these are described. In addition, overlapping contents of the touch panel of the display device according to another embodiment (fifth embodiment) of the present invention and the display device according to another embodiment (sixth embodiment) of the present invention are omitted, and the same Components use the same reference numerals.

도 16a는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널의 확대 평면도이다. 16A is an enlarged plan view of a touch panel of a display device according to another embodiment (sixth embodiment) of the present invention.

도 16b는 도 16a에 도시된 절단선 A-A', B-B' 및 C-C'에 따라 절단한 단면도이다.FIG. 16B is a cross-sectional view taken along the cutting lines A-A', B-B', and C-C' shown in FIG. 16A.

도 16a 및 도 16b를 참조하면, 터치 패턴층(810)은 복수의 연신 패턴(811, 812)을 포함하고, 복수의 연신 패턴(811, 812) 각각은 복수의 유닛 패턴(811u, 812u)으로 구성될 수 있다. 구체적으로, 복수의 연신 패턴(811, 812)은 제1 터치 전극(821)이 배치되는 제1 연신 패턴(811) 및 제2 터치 전극(822)이 배치되는 제2 연신 패턴(812)을 포함한다. 제1 연신 패턴(811)은 복수의 제1 유닛 패턴(811u)으로 구성되고, 제2 연신 패턴(812)은 복수의 제2 유닛 패턴(812u)으로 구성된다. 16A and 16B, the touch pattern layer 810 includes a plurality of elongated patterns 811 and 812, and each of the plurality of elongated patterns 811 and 812 forms a plurality of unit patterns 811u and 812u. can be configured. Specifically, the plurality of stretched patterns 811 and 812 include a first stretched pattern 811 on which the first touch electrode 821 is disposed and a second stretched pattern 812 on which the second touch electrode 822 is disposed. do. The first stretched pattern 811 is composed of a plurality of first unit patterns 811u, and the second stretched pattern 812 is composed of a plurality of second unit patterns 812u.

제1 연신 패턴(811)을 구성하는 복수의 제1 유닛 패턴(811u) 각각은 제1 서브 유닛 패턴(811a)과 제1 서브 유닛 패턴(811a) 내측에 배치되는 제2 서브 유닛 패턴(811b)을 포함할 수 있다. Each of the plurality of first unit patterns 811u constituting the first stretched pattern 811 includes a first sub-unit pattern 811a and a second sub-unit pattern 811b disposed inside the first sub-unit pattern 811a. can include

예를 들어, 도 16a에 도시된 바와 같이, 제1 서브 유닛 패턴(811a)은 굴곡진 네 변을 갖는 사각형 형상을 가질 수 있다. 예를 들어, 제1 서브 유닛 패턴(811a)은 사인파 형상을 갖는 4개의 패턴들이 4개의 꼭짓점을 갖도록 서로 연결되어 사각형 형상으로 이루어질 수 있다. 다만, 이에 제한되지 않고 제1 서브 유닛 패턴(811a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. For example, as shown in FIG. 16A , the first sub-unit pattern 811a may have a rectangular shape with four curved sides. For example, the first sub-unit pattern 811a may be formed in a quadrangular shape by connecting four sine wave patterns to have four vertices. However, without being limited thereto, the first sub unit pattern 811a may be transformed into a polygon such as an octagon or a circle.

그리고 제2 서브 유닛 패턴(811b)은 제1 서브 유닛 패턴(811a)의 크기보다 작은 크기를 갖는 원형일 수 있다. 다만, 이에 제한되지 않고, 제2 서브 유닛 패턴(811b)도 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 16a에서는 제2 서브 유닛 패턴(811b)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 제2 서브 유닛 패턴(811b)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다. Also, the second sub-unit pattern 811b may have a circular shape smaller than the size of the first sub-unit pattern 811a. However, it is not limited thereto, and the second sub unit pattern 811b may also be transformed into a polygon such as a quadrangle. In addition, although it is illustrated that no empty space exists inside the second sub-unit pattern 811b in FIG. 16A, an empty space may exist inside the second sub-unit pattern 811b, but is not limited thereto.

제2 연신 패턴(812)을 구성하는 복수의 제2 유닛 패턴(812u)은 복수의 제1 유닛 패턴(811u)과 실질적으로 동일한 구조일 수 있다. 복수의 제2 유닛 패턴(812u) 각각은 제3 서브 유닛 패턴(812a) 및 제3 서브 유닛 패턴(812a) 내측에 배치된 제4 서브 유닛 패턴(812b)을 포함할 수 있다. The plurality of second unit patterns 812u constituting the second stretched pattern 812 may have substantially the same structure as the plurality of first unit patterns 811u. Each of the plurality of second unit patterns 812u may include a third sub-unit pattern 812a and a fourth sub-unit pattern 812b disposed inside the third sub-unit pattern 812a.

제3 서브 유닛 패턴(812a)은 제1 서브 유닛 패턴(811a)과 동일한 구조로 이루어지며, 굴곡진 네 변을 갖는 사각형 형상일 수 있다. 예를 들어, 제3 서브 유닛 패턴(812a)은 사인파 형상을 갖는 4개의 패턴들이 4개의 꼭짓점을 갖도록 서로 연결되어 사각형 형상으로 이루어질 수 있다. 다만, 이에 제한되지 않고 제3 서브 유닛 패턴(812a)은 팔각형과 같은 다각형 또는 원형으로 변형될 수 있다. The third sub-unit pattern 812a has the same structure as the first sub-unit pattern 811a and may have a rectangular shape with four curved sides. For example, the third sub-unit pattern 812a may be formed in a quadrangular shape by connecting four sine wave patterns to have four vertices. However, without being limited thereto, the third sub unit pattern 812a may be transformed into a polygon such as an octagon or a circular shape.

제4 서브 유닛 패턴(812b)은 제2 서브 유닛 패턴(811b)과 동일한 구조로 이루어지며, 제3 서브 유닛 패턴(812a)의 크기보다 작은 크기를 갖는 원형일 수 있다. 다만, 이에 제한되지 않고, 제4 서브 유닛 패턴(812b)도 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 16a에서는 제4 서브 유닛 패턴(812b)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 제4 서브 유닛 패턴(812b)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다.The fourth sub-unit pattern 812b may have the same structure as the second sub-unit pattern 811b and may have a circular shape smaller than the size of the third sub-unit pattern 812a. However, it is not limited thereto, and the fourth sub unit pattern 812b may also be transformed into a polygon such as a quadrangle. In addition, although it is illustrated that no empty space exists inside the fourth sub-unit pattern 812b in FIG. 16A, an empty space may exist inside the fourth sub-unit pattern 812b, but is not limited thereto.

이에, 복수의 유닛 패턴(811u, 812u) 각각은 내부에 빈 공간이 존재하게 되어, 복수의 유닛 패턴(811u, 812u) 각각은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다.Accordingly, each of the plurality of unit patterns 811u and 812u has an empty space therein, so that each of the plurality of unit patterns 811u and 812u can be stretched in the first direction (X) and the second direction (Y). there is.

그리고 터치 패턴층(810)은 제1 방향(X)으로 배치되는 복수의 연신 패턴(811, 812)을 연결하는 제1 연결 패턴(813)을 포함할 수 있다. 한편, 도 16a에 도시되는지 않았으나, 도 8과 같이 제2 방향(Y)으로 인접한 복수의 제1 연신 패턴(811)을 연결하는 제2 연결 패턴이 배치될 수 있다. Also, the touch pattern layer 810 may include a first connection pattern 813 connecting the plurality of elongated patterns 811 and 812 disposed in the first direction (X). Meanwhile, although not shown in FIG. 16A , a second connection pattern connecting a plurality of first stretched patterns 811 adjacent to each other in the second direction Y may be disposed as shown in FIG. 8 .

터치 패턴층(810)은 복수의 연신 패턴(811, 812) 사이에 배치되는 복수의 아일랜드 패턴(815)을 더 포함할 수 있다. 복수의 아일랜드 패턴(815)은 제1 연신 패턴(811)과 제2 연신 패턴(812) 사이의 영역에 배치될 수 있다. 아일랜드 패턴(815)은 제1 연신 패턴(811)과 제1 연결 패턴(813) 사이 및 제1 연결 패턴(813)과 제2 연신 패턴(812) 사이의 공간에 배치될 수 있다. 아일랜드 패턴(815)은 원형일 수 있으나, 이에 제한되지 않고, 사각형과 같은 다각형으로 변형될 수 있다. 그리고 도 16a에서는 아일랜드 패턴(815)의 내부에 빈 공간이 존재하지 않는 것으로 도시하였으나, 아일랜드 패턴(815)의 내부에 빈 공간이 존재할 수도 있으며 이에 제한되지 않는다.The touch pattern layer 810 may further include a plurality of island patterns 815 disposed between the plurality of stretched patterns 811 and 812 . The plurality of island patterns 815 may be disposed in a region between the first stretched pattern 811 and the second stretched pattern 812 . The island pattern 815 may be disposed in a space between the first stretched pattern 811 and the first connection pattern 813 and between the first connection pattern 813 and the second stretched pattern 812 . The island pattern 815 may have a circular shape, but is not limited thereto and may be transformed into a polygonal shape such as a quadrangle. Also, although it is shown that no empty space exists inside the island pattern 815 in FIG. 16A, an empty space may exist inside the island pattern 815, but is not limited thereto.

한편, 터치 전극층(720)이 배치되지 않는 제1 연결 패턴(813), 아일랜드 패턴(815), 제2 서브 유닛 패턴(811b) 및 제4 서브 유닛 패턴(812b)은 터치 패널 제조 시, 제2 충진층(240)과 유리 기판이 접촉하는 면적을 저감하기 위한 패턴이다. 따라서, 터치 전극층(820)이 배치되지 않는 나머지 영역에 제1 연결 패턴(813), 아일랜드 패턴(815), 제2 서브 유닛 패턴(811b) 및 제4 서브 유닛 패턴(812b)이 추가로 배치되어, 제2 충진층(240)과 유리 기판의 접촉 면적을 감소시킬 수 있고, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.Meanwhile, the first connection pattern 813, the island pattern 815, the second sub-unit pattern 811b, and the fourth sub-unit pattern 812b on which the touch electrode layer 720 is not disposed are formed during manufacture of the touch panel. This is a pattern for reducing the contact area between the filling layer 240 and the glass substrate. Therefore, the first connection pattern 813, the island pattern 815, the second sub unit pattern 811b, and the fourth sub unit pattern 812b are additionally disposed in the remaining area where the touch electrode layer 820 is not disposed. , The contact area between the second filling layer 240 and the glass substrate can be reduced, and the efficiency of a laser lift off (LLO) process for the touch panel can be increased.

도 16a 및 도 16b를 참조하면, 복수의 제1 연신 패턴(811) 및 복수의 제2 연신 패턴(812) 상에 복수의 터치 전극(821, 822)이 배치된다. 복수의 터치 전극(821, 822) 각각은 복수의 유닛 전극(821u, 822u)으로 구성될 수 있다. 예를 들어, 제1 터치 전극(821)은 복수의 제1 유닛 전극(821u)으로 구성될 수 있다. 그리고 제2 터치 전극(822)은 복수의 제2 유닛 전극(822u)으로 구성될 수 있다. 복수의 유닛 전극(821u, 822u) 각각은 제1 서브 유닛 패턴(811a) 및 제3 서브 유닛 패턴(812a) 상에 배치될 수 있다, 즉, 복수의 유닛 전극(821u, 822u) 각각은 제1 서브 유닛 패턴(811a) 및 제3 서브 유닛 패턴(812a)과 중첩될 수 있다.Referring to FIGS. 16A and 16B , a plurality of touch electrodes 821 and 822 are disposed on the plurality of first stretched patterns 811 and the plurality of second stretched patterns 812 . Each of the plurality of touch electrodes 821 and 822 may include a plurality of unit electrodes 821u and 822u. For example, the first touch electrode 821 may include a plurality of first unit electrodes 821u. Also, the second touch electrode 822 may include a plurality of second unit electrodes 822u. Each of the plurality of unit electrodes 821u and 822u may be disposed on the first sub-unit pattern 811a and the third sub-unit pattern 812a, that is, each of the plurality of unit electrodes 821u and 822u may have a first It may overlap with the sub unit pattern 811a and the third sub unit pattern 812a.

이에, 복수의 유닛 전극(821u, 822u) 각각의 내부에는 빈 공간이 존재하게 되고, 복수의 유닛 전극(821u, 822u)은 제1 방향(X) 및 제2 방향(Y)으로 신축될 수 있다. 따라서, 복수의 제1 유닛 전극(821u)으로 구성되는 제1 터치 전극(821) 및 복수의 제2 유닛 전극(822u)으로 구성되는 제2 터치 전극(822) 또한 제1 방향(X) 및 제2 방향(Y)으로 연장될 수 있다.Accordingly, an empty space exists inside each of the plurality of unit electrodes 821u and 822u, and the plurality of unit electrodes 821u and 822u may be stretched and contracted in the first direction X and the second direction Y. . Therefore, the first touch electrode 821 composed of a plurality of first unit electrodes 821u and the second touch electrode 822 composed of a plurality of second unit electrodes 822u are also formed in the first direction (X) and It can be extended in two directions (Y).

도 16b를 참조하면, 제1 방향(X)에서 인접한 복수의 제1 터치 전극(821)은 브릿지 배선(823)을 통해 서로 연결될 수 있다. 제1 방향(X)으로 연장되는 브릿지 배선(823)은 제1 연결 패턴(813) 및 제2 연신 패턴(812) 상에 배치되어 서로 인접한 제1 터치 전극(821)을 전기적으로 연결할 수 있다. 예를 들어, 제1 연신 패턴(811)과 제2 연신 패턴(812)을 연결하는 제1 연결 패턴(813) 및 제1 연결 패턴(813)과 제1 연결 패턴(813) 사이에 배치된 제2 연신 패턴(812) 상에 브릿지 배선(823)이 배치될 수 있다. Referring to FIG. 16B , a plurality of first touch electrodes 821 adjacent in the first direction X may be connected to each other through a bridge wire 823 . The bridge wires 823 extending in the first direction X may be disposed on the first connection pattern 813 and the second elongation pattern 812 to electrically connect adjacent first touch electrodes 821 to each other. For example, a first connection pattern 813 connecting the first stretched pattern 811 and the second stretched pattern 812 and a first connection pattern 813 disposed between the first connection pattern 813 and the first connection pattern 813. A bridge wire 823 may be disposed on the two-stretched pattern 812 .

복수의 제1 터치 전극(821) 및 복수의 제2 터치 전극(822)은 동일 층에 배치되고, 브릿지 배선(823)은 복수의 제1 터치 전극(821) 및 복수의 제2 터치 전극(822)과 서로 다른 층에 배치될 수 있다. 동일 층에 형성된 복수의 제2 터치 전극(822) 각각은 적어도 일부분이 일체로 형성되며 서로 연결될 수 있다. 그리고 복수의 제1 터치 전극(821) 각각은 제1 방향(X)에서 인접한 제1 터치 전극(821)과 연결되어 터치 구동 신호가 인가될 수 있다. 그러나, 제2 터치 전극(822)이 제1 방향(X)에서 복수의 제1 터치 전극(821) 각각의 사이에 배치되므로, 제1 터치 전극(821)은 적어도 일부분이 서로 일체로 형성되어 연결될 수 없고, 별도의 브릿지 배선(823)을 통해 서로 전기적으로 연결될 수 있다. The plurality of first touch electrodes 821 and the plurality of second touch electrodes 822 are disposed on the same layer, and the bridge wiring 823 includes the plurality of first touch electrodes 821 and the plurality of second touch electrodes 822 . ) and can be placed on different floors. At least a portion of each of the plurality of second touch electrodes 822 formed on the same layer may be integrally formed and connected to each other. In addition, each of the plurality of first touch electrodes 821 is connected to the adjacent first touch electrode 821 in the first direction (X) so that a touch driving signal may be applied. However, since the second touch electrodes 822 are disposed between each of the plurality of first touch electrodes 821 in the first direction X, at least a portion of the first touch electrodes 821 may be integrally formed and connected to each other. and may be electrically connected to each other through a separate bridge wire 823.

이때, 제1 방향(X)으로 연장되며, 제1 방향(X)에서 서로 인접한 제1 터치 전극(821)을 전기적으로 연결하는 브릿지 배선(823)은 제2 방향(Y)으로 연장되는 제2 터치 전극(822)과 서로 교차하여 배치될 수 있다. 그리고 복수의 제2 터치 전극(822) 중 브릿지 배선(823)과 인접한 일부 제2 터치 전극(822) 상에는 터치 절연층(TIN)이 형성되어, 복수의 제2 터치 전극(822)과 브릿지 배선(823)이 절연될 수 있다.At this time, the bridge wiring 823 extending in the first direction (X) and electrically connecting the first touch electrodes 821 adjacent to each other in the first direction (X) extends in the second direction (Y). It may be disposed to cross the touch electrode 822 . A touch insulating layer TIN is formed on some of the second touch electrodes 822 adjacent to the bridge wiring 823 among the plurality of second touch electrodes 822, and the plurality of second touch electrodes 822 and the bridge wiring ( 823) may be insulated.

예를 들어, 도 16b를 참조하면, 브릿지 배선(823)이 배치되는 영역 및 브릿지 배선(823)이 배치되는 영역과 인접한 영역에서 터치 패턴층(810) 및 복수의 터치 전극(821, 822) 상에 터치 절연층(TIN)이 배치되고, 터치 절연층(TIN) 상에 브릿지 배선(823)이 배치될 수 있다. 따라서, 제2 터치 전극(822)과 브릿지 배선(823) 사이에 배치된 터치 절연층(TIN)에 의해 서로 다른 신호가 인가되는 제1 터치 전극(821)과 제2 터치 전극(822)이 절연될 수 있다. For example, referring to FIG. 16B , on the touch pattern layer 810 and the plurality of touch electrodes 821 and 822 in an area where the bridge wire 823 is disposed and an area adjacent to the area where the bridge wire 823 is disposed. A touch insulating layer TIN may be disposed on the touch insulating layer TIN, and a bridge wire 823 may be disposed on the touch insulating layer TIN. Therefore, the first touch electrode 821 and the second touch electrode 822 to which different signals are applied are insulated by the touch insulating layer TIN disposed between the second touch electrode 822 and the bridge wire 823. It can be.

한편, 도 16b에서는 터치 절연층(TIN)이 브릿지 배선(823)과 중첩하는 영역에 배치된 것으로 도시하였으나, 터치 절연층(TIN)이 배치되는 복수의 연신 패턴(811, 812)의 면적은 더 많을 수도 있으며, 이에 제한되지 않는다. Meanwhile, although FIG. 16B shows that the touch insulating layer TIN is disposed in an area overlapping the bridge wiring 823, the area of the plurality of stretched patterns 811 and 812 on which the touch insulating layer TIN is disposed is further increased. It may be many, but is not limited thereto.

도 16a 및 도 16b에서 설명한 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 브릿지 배선(823)과 복수의 터치 전극(821, 822)의 배치 구조는 앞서 설명한 도 8 내지 도 9b의 본 발명의 일 실시예에 따른 표시 장치의 터치 패널, 도 11a 및 도 11b의 본 발명의 다른 실시예에 따른 표시 장치의 터치 패널, 도 12a 및 도 12b의 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 터치 패널 및 도 13a 및 도 13b의 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 터치 패널에도 적용될 수 있다. The arrangement structure of the bridge wiring 823 and the plurality of touch electrodes 821 and 822 of the display device according to another embodiment (sixth embodiment) described with reference to FIGS. 16A and 16B is illustrated in FIGS. A touch panel of a display device according to an embodiment of the present invention shown in FIG. 9B, a touch panel of a display device according to another embodiment shown in FIGS. 11A and 11B, and another embodiment of the present invention shown in FIGS. 12A and 12B ( It can also be applied to the touch panel of the display device according to the third embodiment) and the touch panel of the display device according to another embodiment (the fourth embodiment) of FIGS. 13A and 13B .

이하에서는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a touch panel of a display device according to another embodiment (the sixth embodiment) of the present invention will be described.

도 17a 내지 도 17e는 본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널의 제조 방법을 설명하기 위한 공정도들이다. 17A to 17E are process charts for explaining a method of manufacturing a touch panel of a display device according to another embodiment (sixth embodiment) of the present invention.

도 17a를 참조하면, 유리 기판(Glass) 상에 희생 패턴(Sacrificial pattern) 및 패턴 물질층(810m)을 형성한다. 패턴 물질층(810m)은 후속 공정에서 식각되어 터치 패턴층(810)으로 형성될 수 있다. Referring to FIG. 17A , a sacrificial pattern and a pattern material layer 810m are formed on a glass substrate. The pattern material layer 810m may be etched in a subsequent process to form the touch pattern layer 810 .

그리고 패턴 물질층(810m) 상에 복수의 제1 터치 전극(821)의 복수의 제1 유닛 전극(821u) 및 복수의 제2 터치 전극(822)의 복수의 제2 유닛 전극(822u)을 형성한다. 패턴 물질층(810m) 상에 금속층을 형성하고, 금속층을 식각하여 복수의 제1 유닛 전극(821u) 및 복수의 제2 유닛 전극(822u)을 함께 형성할 수 있다.Then, a plurality of first unit electrodes 821u of the plurality of first touch electrodes 821 and a plurality of second unit electrodes 822u of the plurality of second touch electrodes 822 are formed on the pattern material layer 810m. do. A metal layer may be formed on the pattern material layer 810m and the metal layer may be etched to form a plurality of first unit electrodes 821u and a plurality of second unit electrodes 822u together.

다음으로, 복수의 제1 터치 전극(821) 및 복수의 제2 터치 전극(822) 상에 터치 절연층(TIN)을 형성한다. 터치 절연층(TIN)은 적어도 브릿지 배선(823)이 형성될 영역에 형성될 수 있다. 터치 절연층(TIN) 중 브릿지 배선(823)과 연결되는 제1 유닛 전극(821u)을 덮도록 형성된 터치 절연층(TIN)에는 컨택홀이 형성될 수 있다. 그리고 터치 절연층(TIN)은 브릿지 배선(823)과 교차하는 복수의 제2 유닛 전극(822u)을 덮도록 형성될 수 있다. Next, a touch insulating layer TIN is formed on the plurality of first touch electrodes 821 and the plurality of second touch electrodes 822 . The touch insulating layer TIN may be formed at least in a region where the bridge wiring 823 is to be formed. A contact hole may be formed in the touch insulating layer TIN formed to cover the first unit electrode 821u connected to the bridge wire 823 among the touch insulating layers TIN. Also, the touch insulating layer TIN may be formed to cover the plurality of second unit electrodes 822u crossing the bridge wiring 823 .

이어서, 도 17b를 참조하면, 터치 절연층(TIN) 상에 브릿지 배선(823)을 형성한다. 브릿지 배선(823)은 터치 절연층(TIN)에 형성된 컨택홀을 통해 제1 유닛 전극(821u)과 전기적으로 연결될 수 있다. 그리고 브릿지 배선(823)은 터치 절연층(TIN)에 의해 제2 유닛 전극(823u)과는 절연될 수 있다.Next, referring to FIG. 17B , a bridge wire 823 is formed on the touch insulating layer TIN. The bridge wiring 823 may be electrically connected to the first unit electrode 821u through a contact hole formed in the touch insulating layer TIN. Also, the bridge wiring 823 may be insulated from the second unit electrode 823u by the touch insulating layer TIN.

이어서, 도 17c를 참조하면, 제1 터치 전극(821), 제2 터치 전극(822) 및 브릿지 배선(823)을 포함하는 터치 전극층(820) 상에 마스킹 레이어(ML)를 형성하고, 마스킹 레이어(ML)를 이용하여 패턴 물질층(810m)을 식각한다. 예를 들어, 마스킹 레이어(ML)가 형성되지 않은 패턴 물질층(810m)의 일부 영역을 건식 식각 공정으로 식각하여 터치 패턴층(810)을 형성할 수 있다. 마스킹 레이어(ML)는 ITO(Indium Tin Oxide)와 같은 산화막으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. Subsequently, referring to FIG. 17C , a masking layer ML is formed on the touch electrode layer 820 including the first touch electrode 821, the second touch electrode 822, and the bridge wiring 823, and the masking layer The pattern material layer 810m is etched using (ML). For example, the touch pattern layer 810 may be formed by etching a partial area of the pattern material layer 810m on which the masking layer ML is not formed through a dry etching process. The masking layer ML may be formed of an oxide film such as indium tin oxide (ITO), but is not limited thereto.

이어서, 도 17d를 참조하면, 마스킹 레이어(ML)를 제거하고, 터치 패턴층(810) 및 터치 전극층(820) 상에 제2 충진층(240)과 터치 기판(230)을 형성한다. 제2 충진층(240)은 터치 패턴층(810), 터치 전극층(820), 희생 패턴 및 유리 기판에 접촉할 수 있고, 터치 기판(230)은 제2 충진층(240)의 전면을 덮을 수 있다. Next, referring to FIG. 17D , the masking layer ML is removed, and the second filling layer 240 and the touch substrate 230 are formed on the touch pattern layer 810 and the touch electrode layer 820 . The second filling layer 240 may contact the touch pattern layer 810, the touch electrode layer 820, the sacrificial pattern, and the glass substrate, and the touch substrate 230 may cover the entire surface of the second filling layer 240. there is.

마지막으로, 도 17e를 참조하면, 유리 기판 하부에 레이저를 조사하여 유리 기판과 희생 패턴을 분리하는 LLO(Laser Lift Off) 공정을 수행한다. 그리고 유리 기판으로부터 분리된 터치 패턴층(810) 및 터치 전극층(820)을 표시 패널에 부착하여 표시 장치를 형성할 수 있다. Finally, referring to FIG. 17E, a laser lift off (LLO) process is performed to separate the glass substrate and the sacrificial pattern by irradiating a laser on the lower portion of the glass substrate. A display device may be formed by attaching the touch pattern layer 810 and the touch electrode layer 820 separated from the glass substrate to the display panel.

이때, 유리 기판과 제2 충진층(240) 사이에 제2 서브 유닛 패턴(811b), 제4 서브 유닛 패턴(812b), 제1 연결 패턴(813) 및 아일랜드 패턴(815) 등이 배치되어, 유리 기판과 제2 충진층(240)의 접촉 면적이 감소될 수 있다. 따라서, 제2 충진층(240)과 유리 기판이 접촉하는 면적이 감소되며, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.At this time, the second sub-unit pattern 811b, the fourth sub-unit pattern 812b, the first connection pattern 813 and the island pattern 815 are disposed between the glass substrate and the second filling layer 240, A contact area between the glass substrate and the second filling layer 240 may be reduced. Accordingly, a contact area between the second filling layer 240 and the glass substrate is reduced, and the efficiency of a laser lift off (LLO) process for the touch panel may be increased.

본 발명의 또 다른 실시예(제6 실시예)에 따른 표시 장치의 터치 패널에서는 제1 터치 전극(821)과 제2 터치 전극(822)을 동일 층에 형성할 수 있다. 그리고 제1 방향(X)에서 서로 인접한 제1 터치 전극(821)을 서로 전기적으로 연결하기 위해, 제1 터치 전극(821) 및 제2 터치 전극(822) 상에 제2 터치 전극(822)을 가로질러 배치되는 브릿지 배선(823)을 형성할 수 있다. 이때, 제2 터치 전극(822)과 브릿지 배선(823)이 교차하는 영역에는 터치 절연층(TIN)을 형성하여, 제2 터치 전극(822)과 브릿지 배선(823) 및 제1 터치 전극(821)을 절연시킬 수 있다. 따라서, 복수의 제1 터치 전극(821)과 복수의 제2 터치 전극(822) 각각에 서로 다른 신호를 인가하여 터치 입력을 감지할 수 있다.In the touch panel of the display device according to another embodiment (sixth embodiment) of the present invention, the first touch electrode 821 and the second touch electrode 822 may be formed on the same layer. And, in order to electrically connect the first touch electrodes 821 adjacent to each other in the first direction (X), a second touch electrode 822 is formed on the first touch electrode 821 and the second touch electrode 822. A bridge wiring 823 disposed across the bridge may be formed. At this time, a touch insulating layer (TIN) is formed in an area where the second touch electrode 822 and the bridge wire 823 intersect, so that the second touch electrode 822, the bridge wire 823 and the first touch electrode 821 are formed. ) can be insulated. Accordingly, a touch input may be sensed by applying different signals to each of the plurality of first touch electrodes 821 and the plurality of second touch electrodes 822 .

본 발명의 다양한 실시예들에 따른 터치 패널 및 이를 포함하는 표시 장치는 다음과 같이 설명될 수 있다.A touch panel and a display device including the touch panel according to various embodiments of the present disclosure can be described as follows.

본 발명의 일 실시예에 따른 터치 패널은 복수의 연신 패턴을 구비하는 터치 패턴층 및 터치 패턴층 상에 배치되고, 복수의 터치 전극을 구비하는 터치 전극층을 포함하고, 복수의 연신 패턴 각각은 복수의 유닛 패턴으로 구성되고, 복수의 터치 전극 각각은 복수의 유닛 전극으로 구성되고, 복수의 유닛 패턴 각각은, 복수의 유닛 전극 전극과 중첩하는 제1 서브 유닛 패턴 및 제1 서브 유닛 내측에 배치되는 제2 서브 유닛 패턴을 포함하여, 터치 패널에 대한 LLO(Laser Lift Off) 공정 효율이 상승될 수 있다.A touch panel according to an embodiment of the present invention includes a touch pattern layer having a plurality of elongated patterns and a touch electrode layer disposed on the touch pattern layer and having a plurality of touch electrodes, and each of the plurality of elongated patterns includes a plurality of elongated patterns. It is composed of a unit pattern of, each of a plurality of touch electrodes is composed of a plurality of unit electrodes, each of the plurality of unit patterns is disposed inside the first sub-unit pattern and the first sub-unit overlapping the plurality of unit electrode electrodes Including the second sub-unit pattern, laser lift off (LLO) process efficiency for the touch panel may be increased.

본 발명의 다른 특징에 따르면, 복수의 유닛 전극 각각은 육각형이고, 제1 서브 유닛 패턴은 육각형일 수 있다.According to another feature of the present invention, each of the plurality of unit electrodes may have a hexagonal shape, and the first sub unit pattern may have a hexagonal shape.

본 발명의 또 다른 특징에 따르면, 제2 서브 유닛 패턴은 메쉬 형태일 수 있다.According to another feature of the present invention, the second sub-unit pattern may have a mesh shape.

본 발명의 또 다른 특징에 따르면, 제2 서브 유닛 패턴은 상기 제1 서브 유닛 패턴보다 작은 크기의 육각형일 수 있다.According to another feature of the present invention, the second sub-unit pattern may be a hexagon having a smaller size than the first sub-unit pattern.

본 발명의 또 다른 특징에 따르면, 복수의 유닛 패턴 각각은, 제1 서브 유닛 패턴과 상기 제2 서브 유닛 패턴을 연결하는 서브 연결 패턴을 더 포함할 수 있다.According to another feature of the present invention, each of the plurality of unit patterns may further include a sub connection pattern connecting the first sub unit pattern and the second sub unit pattern.

본 발명의 또 다른 특징에 따르면, 복수의 유닛 패턴 각각은, 제2 서브 유닛 내측에 배치되는 제3 서브 유닛 패턴을 더 포함할 수 있다.According to another feature of the present invention, each of the plurality of unit patterns may further include a third sub unit pattern disposed inside the second sub unit.

본 발명의 또 다른 특징에 따르면, 제3 서브 유닛 패턴은 상기 제2 서브 유닛 패턴보다 작은 크기의 육각형일 수 있다.According to another feature of the present invention, the third sub-unit pattern may be a hexagon having a smaller size than the second sub-unit pattern.

본 발명의 또 다른 특징에 따르면, 복수의 유닛 패턴 각각은, 제1 서브 유닛 패턴과 상기 제2 서브 유닛 패턴과 상기 제3 서브 유닛 패턴을 연결하는 서브 연결 패턴을 더 포함할 수 있다.According to another feature of the present invention, each of the plurality of unit patterns may further include a sub connection pattern connecting the first sub unit pattern, the second sub unit pattern, and the third sub unit pattern.

본 발명의 또 다른 특징에 따르면, 복수의 유닛 패턴 각각은 육각 메쉬 형태일 수 있다.According to another feature of the present invention, each of the plurality of unit patterns may have a hexagonal mesh shape.

본 발명의 또 다른 특징에 따르면, 복수의 터치 전극은 제1 방향으로 연장되는 복수의 제1 터치 전극과 제2 방향으로 연장되는 복수의 제2 터치 전극을 포함할 수 있다.According to another feature of the present invention, the plurality of touch electrodes may include a plurality of first touch electrodes extending in a first direction and a plurality of second touch electrodes extending in a second direction.

본 발명의 또 다른 특징에 따르면, 터치 전극층은 복수의 제1 터치 전극을 연결하는 브릿지 배선을 더 구비할 수 있다.According to another feature of the present invention, the touch electrode layer may further include a bridge wire connecting the plurality of first touch electrodes.

본 발명의 또 다른 특징에 따르면, 브릿지 배선과 복수의 제2 터치 전극 사이에 배치된 터치 절연층을 더 포함할 수 있다. According to another feature of the present invention, a touch insulating layer disposed between the bridge wiring and the plurality of second touch electrodes may be further included.

본 발명의 또 다른 특징에 따르면, 복수의 제1 터치 전극은 브릿지 배선과 동일 층에 배치되고, 복수의 제2 터치 전극 중 적어도 일부는 터치 절연층 상에 배치되어 브릿지 배선과 교차할 수 있다.According to another feature of the present invention, the plurality of first touch electrodes are disposed on the same layer as the bridge wiring, and at least some of the plurality of second touch electrodes are disposed on the touch insulating layer to cross the bridge wiring.

본 발명의 또 다른 특징에 따르면, 복수의 제1 터치 전극은 복수의 제2 터치 전극과 동일 층에 배치되고, 브릿지 배선은 터치 절연층 상에 배치되어 복수의 제2 터치 전극과 교차할 수 있다. According to another feature of the present invention, the plurality of first touch electrodes are disposed on the same layer as the plurality of second touch electrodes, and the bridge wiring is disposed on the touch insulating layer to cross the plurality of second touch electrodes. .

본 발명의 또 다른 특징에 따르면, 복수의 연신 패턴은 복수의 제1 터치 전극 중첩되는 복수의 제1 연신 패턴과 복수의 제2 터치 전극 중첩되는 복수의 제2 연신 패턴을 포함할 수 있다.According to another feature of the present invention, the plurality of stretched patterns may include a plurality of first stretched patterns overlapping a plurality of first touch electrodes and a plurality of second stretched patterns overlapping a plurality of second touch electrodes.

본 발명의 또 다른 특징에 따르면, 터치 패턴층은 제1 방향으로 배치되는 복수의 연신 패턴을 연결하는 제1 연결 패턴 및 제2 방향으로 배치되는 복수의 연신 패턴을 연결하는 제2 연결 패턴을 더 구비할 수 있다.According to another feature of the present invention, the touch pattern layer further includes a first connection pattern connecting a plurality of elongated patterns disposed in a first direction and a second connection pattern connecting a plurality of elongated patterns disposed in a second direction. can be provided

본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail, the present invention is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 표시 장치
111: 하부 기판
112: 상부 기판
120: 패턴층
121: 제1 판 패턴
122: 제1 배선 패턴
123: 제2 판 패턴
124: 제2 배선 패턴
141: 버퍼층
142: 게이트 절연층
143: 제1 층간 절연층
144: 제2 층간 절연층
145: 패시베이션층
146: 평탄화층
147: 뱅크
150: 스위칭 트랜지스터
160: 구동 트랜지스터
151, 161: 게이트 전극
152, 162: 액티브층
153: 소스 전극
154, 164: 드레인 전극
170: LED
171: n형층
172: 활성층
173: p형층
174: p전극
175: n전극
181: 제1 연결 배선
182: 제2 연결 배선
190: 충진층
PX: 화소
SPX: 서브 화소
GD: 게이트 드라이버
DD: 데이터 드라이버
GP: 게이트 패드
DP: 데이터 패드
PCB: 인쇄 회로 기판
PS: 파워 서플라이
AA: 표시 영역
NA: 비표시 영역
LED: 발광 소자
VP: 전압 패드
CNT1: 제1 연결 패드
CNT2: 제2 연결 패드
200: 터치 패널
210, 710, 810: 터치 패턴층
211, 711, 811: 제1 연신 패턴
212, 712, 812: 제2 연신 패턴
213, 713, 813: 제1 연결 패턴
214: 제2 연결 패턴
715, 815: 아일랜드 패턴
220, 720, 820: 터치 전극층
221, 721, 821: 제1 터지 전극
222, 722, 822: 제2 터치 전극
223, 723, 823: 브릿지 배선
224: 제1 라우팅 배선
225: 제2 라우팅 배선
211u, 411u, 511u, 611u: 유닛 패턴
711u, 811u: 제1 유닛 패턴
712u, 812u: 제2 유닛 패턴
221u, 421u, 521u, 621u: 유닛 전극
721u, 821u: 제1 유닛 전극
722u, 822u: 제2 유닛 전극
100: display device
111: lower substrate
112: upper board
120: pattern layer
121 First plate pattern
122: first wiring pattern
123 Second plate pattern
124: second wiring pattern
141: buffer layer
142: gate insulating layer
143: first interlayer insulating layer
144: second interlayer insulating layer
145: passivation layer
146: planarization layer
147: bank
150: switching transistor
160: driving transistor
151, 161: gate electrode
152, 162: active layer
153: source electrode
154, 164: drain electrode
170: LEDs
171: n-type layer
172: active layer
173: p-type layer
174: p-electrode
175: n-electrode
181: first connection wire
182: second connection wire
190: filling layer
PX: pixels
SPX: sub-pixel
GD: Gate Driver
DD: Data Driver
GP: Gate Pad
DP: data pad
PCB: printed circuit board
PS: power supply
AA: display area
NA: non-display area
LED: light emitting element
VP: voltage pad
CNT1: first connection pad
CNT2: second connection pad
200: touch panel
210, 710, 810: touch pattern layer
211, 711, 811: first stretching pattern
212, 712, 812: second stretching pattern
213, 713, 813: first connection pattern
214: second connection pattern
715, 815: island pattern
220, 720, 820: touch electrode layer
221, 721, 821: first touch electrode
222, 722, 822: second touch electrode
223, 723, 823: bridge wiring
224: first routing wire
225: second routing wire
211u, 411u, 511u, 611u: unit pattern
711u, 811u: first unit pattern
712u, 812u: second unit pattern
221u, 421u, 521u, 621u: unit electrode
721u, 821u: first unit electrode
722u, 822u: second unit electrode

Claims (17)

복수의 연신 패턴을 구비하는 터치 패턴층; 및
상기 터치 패턴층 상에 배치되고, 복수의 터치 전극을 구비하는 터치 전극층을 포함하고,
상기 복수의 연신 패턴 각각은 복수의 유닛 패턴으로 구성되고,
상기 복수의 터치 전극 각각은 복수의 유닛 전극으로 구성되고,
상기 복수의 유닛 패턴 각각은,
상기 복수의 유닛 전극 전극과 중첩하는 제1 서브 유닛 패턴 및
상기 제1 서브 유닛 내측에 배치되는 제2 서브 유닛 패턴을 포함하는, 터치 패널.
a touch pattern layer having a plurality of stretched patterns; and
A touch electrode layer disposed on the touch pattern layer and having a plurality of touch electrodes;
Each of the plurality of stretching patterns is composed of a plurality of unit patterns,
Each of the plurality of touch electrodes is composed of a plurality of unit electrodes,
Each of the plurality of unit patterns,
A first sub-unit pattern overlapping the plurality of unit electrode electrodes; and
A touch panel comprising a second sub-unit pattern disposed inside the first sub-unit.
제1 항에 있어서,
상기 복수의 유닛 전극 각각은 육각형이고,
상기 제1 서브 유닛 패턴은 육각형인, 터치 패널.
According to claim 1,
Each of the plurality of unit electrodes is hexagonal,
The first sub-unit pattern is a hexagon, the touch panel.
제2 항에 있어서,
상기 제2 서브 유닛 패턴은 메쉬 형태인, 터치 패널.
According to claim 2,
The second sub-unit pattern is a mesh shape, the touch panel.
제2 항에 있어서,
상기 제2 서브 유닛 패턴은 상기 제1 서브 유닛 패턴보다 작은 크기의 육각형인, 터치 패널.
According to claim 2,
The second sub-unit pattern is a hexagon having a smaller size than the first sub-unit pattern, the touch panel.
제4 항에 있어서,
상기 복수의 유닛 패턴 각각은,
상기 제1 서브 유닛 패턴과 상기 제2 서브 유닛 패턴을 연결하는 서브 연결 패턴을 더 포함하는, 터치 패널.
According to claim 4,
Each of the plurality of unit patterns,
The touch panel further comprises a sub connection pattern connecting the first sub unit pattern and the second sub unit pattern.
제4 항에 있어서,
상기 복수의 유닛 패턴 각각은,
상기 제2 서브 유닛 내측에 배치되는 제3 서브 유닛 패턴을 더 포함하는, 터치 패널.
According to claim 4,
Each of the plurality of unit patterns,
The touch panel further comprising a third sub-unit pattern disposed inside the second sub-unit.
제6 항에 있어서,
상기 제3 서브 유닛 패턴은 상기 제2 서브 유닛 패턴보다 작은 크기의 육각형인, 터치 패널.
According to claim 6,
The third sub-unit pattern is a hexagon having a smaller size than the second sub-unit pattern, the touch panel.
제6 항에 있어서,
상기 복수의 유닛 패턴 각각은,
상기 제1 서브 유닛 패턴과 상기 제2 서브 유닛 패턴과 상기 제3 서브 유닛 패턴을 연결하는 서브 연결 패턴을 더 포함하는, 터치 패널.
According to claim 6,
Each of the plurality of unit patterns,
The touch panel further comprises a sub connection pattern connecting the first sub unit pattern, the second sub unit pattern, and the third sub unit pattern.
제1 항에 있어서,
상기 복수의 유닛 패턴 각각은 육각 메쉬 형태인, 터치 패널.
According to claim 1,
Each of the plurality of unit patterns is in the form of a hexagonal mesh, a touch panel.
제1 항에 있어서,
상기 복수의 터치 전극은
제1 방향으로 연장되는 복수의 제1 터치 전극과
제2 방향으로 연장되는 복수의 제2 터치 전극을 포함하는, 터치 패널.
According to claim 1,
The plurality of touch electrodes
a plurality of first touch electrodes extending in a first direction;
A touch panel comprising a plurality of second touch electrodes extending in a second direction.
제10 항에 있어서,
상기 터치 전극층은
상기 복수의 제1 터치 전극을 연결하는 브릿지 배선을 더 구비하는, 터치 패널.
According to claim 10,
The touch electrode layer is
The touch panel further comprises a bridge wire connecting the plurality of first touch electrodes.
제11 항에 있어서,
상기 브릿지 배선과 상기 복수의 제2 터치 전극 사이에 배치된 터치 절연층을 더 포함하는, 터치 패널.
According to claim 11,
The touch panel further includes a touch insulating layer disposed between the bridge wiring and the plurality of second touch electrodes.
제12 항에 있어서,
상기 복수의 제1 터치 전극은 상기 브릿지 배선과 동일 층에 배치되고,
상기 복수의 제2 터치 전극 중 적어도 일부는 상기 터치 절연층 상에 배치되어 상기 브릿지 배선과 교차하는, 터치 패널.
According to claim 12,
The plurality of first touch electrodes are disposed on the same layer as the bridge wiring,
At least some of the plurality of second touch electrodes are disposed on the touch insulating layer and intersect the bridge wiring.
제12 항에 있어서,
상기 복수의 제1 터치 전극은 상기 복수의 제2 터치 전극과 동일 층에 배치되고,
상기 브릿지 배선은 상기 터치 절연층 상에 배치되어 상기 복수의 제2 터치 전극과 교차하는, 터치 패널.
According to claim 12,
The plurality of first touch electrodes are disposed on the same layer as the plurality of second touch electrodes;
The bridge wiring is disposed on the touch insulating layer and crosses the plurality of second touch electrodes, the touch panel.
제10 항에 있어서,
상기 복수의 연신 패턴은
상기 복수의 제1 터치 전극 중첩되는 복수의 제1 연신 패턴과
상기 복수의 제2 터치 전극 중첩되는 복수의 제2 연신 패턴을 포함하는, 터치 패널.
According to claim 10,
The plurality of stretching patterns
A plurality of first stretch patterns overlapping the plurality of first touch electrodes;
A touch panel comprising a plurality of second stretched patterns overlapping the plurality of second touch electrodes.
제1 항에 있어서,
상기 터치 패턴층은
제1 방향으로 배치되는 복수의 연신 패턴을 연결하는 제1 연결 패턴 및
제2 방향으로 배치되는 복수의 연신 패턴을 연결하는 제2 연결 패턴을 더 구비하는, 터치 패널.
According to claim 1,
The touch pattern layer
A first connection pattern connecting a plurality of stretched patterns disposed in a first direction, and
A touch panel further comprising a second connection pattern connecting a plurality of stretched patterns arranged in a second direction.
연신 가능한 표시 패널 및 연신 가능한 터치 패널을 포함하는 표시 장치에 있어서,
상기 터치 패널은,
복수의 연신 패턴을 구비하는 터치 패턴층; 및
상기 터치 패턴층 상에 배치되고, 복수의 터치 전극을 구비하는 터치 전극층을 포함하고,
상기 복수의 연신 패턴 각각은 복수의 유닛 패턴으로 구성되고,
상기 복수의 터치 전극 각각은 복수의 유닛 전극으로 구성되고,
상기 복수의 유닛 패턴 각각은,
상기 복수의 유닛 전극 전극과 중첩하는 제1 서브 유닛 패턴 및
상기 제1 서브 유닛 내측에 배치되는 제2 서브 유닛 패턴을 포함하는, 표시 장치.
A display device including an extensible display panel and an extensible touch panel,
The touch panel,
a touch pattern layer having a plurality of stretched patterns; and
A touch electrode layer disposed on the touch pattern layer and having a plurality of touch electrodes;
Each of the plurality of stretching patterns is composed of a plurality of unit patterns,
Each of the plurality of touch electrodes is composed of a plurality of unit electrodes,
Each of the plurality of unit patterns,
A first sub-unit pattern overlapping the plurality of unit electrode electrodes; and
A display device comprising a second sub-unit pattern disposed inside the first sub-unit.
KR1020220142765A 2021-12-31 2022-10-31 Touch panel and display device including the same KR20230103933A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB2216939.5A GB2614428A (en) 2021-12-31 2022-11-14 Touch panel and display device including the same
US17/988,516 US20230214077A1 (en) 2021-12-31 2022-11-16 Touch panel and display device including the same
CN202211662355.8A CN116382523A (en) 2021-12-31 2022-12-23 Touch panel and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194526 2021-12-31
KR20210194526 2021-12-31

Publications (1)

Publication Number Publication Date
KR20230103933A true KR20230103933A (en) 2023-07-07

Family

ID=87155080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220142765A KR20230103933A (en) 2021-12-31 2022-10-31 Touch panel and display device including the same

Country Status (1)

Country Link
KR (1) KR20230103933A (en)

Similar Documents

Publication Publication Date Title
KR20210036706A (en) Stretchable display device
KR20210025417A (en) Stretchable display device
KR20220059284A (en) Display device
CN112713168A (en) Stretchable display device
KR20220069515A (en) Display device
CN112713171A (en) Stretchable display device
JP7270022B2 (en) Display device
KR20230103933A (en) Touch panel and display device including the same
US11720196B2 (en) Display device
US20230214077A1 (en) Touch panel and display device including the same
JP7442598B2 (en) display device
KR20230103584A (en) Display device
US20230215874A1 (en) Display device
US20240097092A1 (en) Display device
CN114373385B (en) Stretchable display device
US20230207537A1 (en) Display device
US20240153969A1 (en) Display device
KR20230102394A (en) Display device
KR20240047052A (en) Display device
KR20240064409A (en) Display device
KR20230102978A (en) Display device
KR20240005396A (en) Display device
KR20220071060A (en) Display device
KR20240014305A (en) Display device
KR20230101112A (en) Display device