KR20230093577A - Ceramic capacitor and method for manufacturing thereof - Google Patents

Ceramic capacitor and method for manufacturing thereof Download PDF

Info

Publication number
KR20230093577A
KR20230093577A KR1020210182326A KR20210182326A KR20230093577A KR 20230093577 A KR20230093577 A KR 20230093577A KR 1020210182326 A KR1020210182326 A KR 1020210182326A KR 20210182326 A KR20210182326 A KR 20210182326A KR 20230093577 A KR20230093577 A KR 20230093577A
Authority
KR
South Korea
Prior art keywords
ceramic
dielectric layer
internal electrode
ceramic body
manufacturing
Prior art date
Application number
KR1020210182326A
Other languages
Korean (ko)
Inventor
임병국
최윤석
송재용
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020210182326A priority Critical patent/KR20230093577A/en
Priority to PCT/KR2022/019713 priority patent/WO2023121057A1/en
Publication of KR20230093577A publication Critical patent/KR20230093577A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Abstract

본 발명은 세라믹 커패시터 및 이의 제조방법에 관한 것으로, 복수의 유전체층을 포함하며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비하는 세라믹 바디(110)와, 상기 세라믹 바디(110)의 양 단면 중 일 단면과 상기 세라믹 바디(110)의 전 후면이 각각 만나도록 형성된 제1 모서리 커팅면(131,132)과, 상기 세라믹 바디(110)의 양 단면 중 일 단면과 대향하는 타 단면과 상기 세라믹 바디(110)의 전 후면이 각각 만나도록 형성된 제2 모서리 커팅면(133,134)과, 상기 세라믹 바디(110)의 내부에 배치되며, 상기 세라믹 바디(110)의 일 단면 및 상기 제1 모서리 커팅면(131,132)에 상호 연결되도록 노출되는 적어도 하나 이상의 제1 내부전극(121)과 상기 세라믹 바디(110)의 내부에 배치되며, 상기 세라믹 바디(110)의 타 단면 및 상기 제2 모서리 커팅면(133,134)에 상호 연결되도록 노출되고 상기 제1 내부전극(121)과 오버랩되는 부분을 포함하는 적어도 하나 이상의 제2 내부전극(122)을 포함한다. 본 발명은 모서리 커팅면을 포함하여 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 확보하므로 외부전극과 내부전극의 접속 강도를 높이고 접촉 저항을 감소시킬 수 있는 이점이 있다.The present invention relates to a ceramic capacitor and a method for manufacturing the same, including a ceramic body (110) including a plurality of dielectric layers and having front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end surfaces facing each other, and the ceramic body First edge cutting surfaces 131 and 132 formed so that one end surface of both end surfaces of the ceramic body 110 and the front and rear surfaces of the ceramic body 110 meet, respectively, and the other surface opposite to one of the two end surfaces of the ceramic body 110. Second corner cutting surfaces 133 and 134 formed so that the end face and the front and rear surfaces of the ceramic body 110 meet each other are disposed inside the ceramic body 110, and one end face of the ceramic body 110 and the second corner cutting surfaces 133 and 134 are disposed. At least one or more first internal electrodes 121 exposed to be interconnected to one edge cutting surfaces 131 and 132 and disposed inside the ceramic body 110, the other end surface of the ceramic body 110 and the second edge At least one second internal electrode 122 is exposed to be connected to the cutting surfaces 133 and 134 and includes a portion overlapping the first internal electrode 121 . The present invention has the advantage of increasing the connection strength between the external electrode and the internal electrode and reducing contact resistance by securing a maximum contact area when contacting the external electrode and the internal electrode, including the corner cutting surface.

Description

세라믹 커패시터 및 이의 제조방법{Ceramic capacitor and method for manufacturing thereof}Ceramic capacitor and method for manufacturing the same {Ceramic capacitor and method for manufacturing thereof}

본 발명은 세라믹 커패시터에 관한 것으로, 더욱 상세하게는 외부전극과 내부전극의 접촉시 최대한의 면적을 구현할 수 있는 세라믹 커패시터 및 이의 제조방법에 관한 것이다.The present invention relates to a ceramic capacitor, and more particularly, to a ceramic capacitor capable of realizing a maximum area when external electrodes and internal electrodes contact each other and a manufacturing method thereof.

커패시터(Capacitor)는 전압이 일정하게 유지되어야 하는 부품이 있을 때 전기를 저장했다가 부품이 필요로 하는 만큼 전기를 균일하고 안정적으로 공급함으로써 해당 부품을 보호하는 용도로 사용하거나, 전자기기 안에서 노이즈를 제거하는 용도로 사용하거나, 직류와 교류가 섞여 있는 신호에서 교류 신호만 통과시키는 용도로 사용한다.Capacitors store electricity when there is a part whose voltage needs to be kept constant, and supply electricity uniformly and stably as needed by the part to be used to protect the part or to reduce noise in electronic devices. It is used for the purpose of removing, or used for the purpose of passing only the alternating current signal in the mixed signal of direct current and alternating current.

일반적으로, 세라믹 커패시터는 유전체, 내부전극 및 외부전극으로 구성된다. 세라믹 커패시터는 내부전극이 마주보는 사이에 전하가 축적되므로 한정된 공간에 많은 층의 내부전극을 쌓아 소형화와 고용량화를 구현하고 있다. 이러한 커패시터는 외부전극과 내부전극의 접촉시 접촉면적이 넓어야 외부전극과 내부전극의 접속 강도가 높아지고 접촉 저항이 감소하는데, 현재로서는 내부전극이 한 면으로만 노출되고 노출된 면에서 내부전극이 일자로 균일하게 노출되기 어려운 점 등으로 인해 외부전극과 내부전극의 접촉면적을 최대한으로 확보하는 것이 어려운 문제점이 있다. In general, ceramic capacitors are composed of a dielectric, internal electrodes and external electrodes. In ceramic capacitors, since charges are accumulated between internal electrodes facing each other, miniaturization and high capacity are realized by stacking many layers of internal electrodes in a limited space. In such a capacitor, when the external electrode and the internal electrode are in contact, the contact area should be wide to increase the connection strength between the external electrode and the internal electrode and reduce the contact resistance. Currently, the internal electrode is exposed on only one side and the internal electrode is straight on the exposed side There is a problem in that it is difficult to secure the maximum contact area between the external electrode and the internal electrode due to the difficulty in uniform exposure.

이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.Matters described in the background art above are intended to help understand the background of the invention, and may include matters that are not disclosed prior art.

등록특허공보 제1630040호(2016.06.07 등록)Registered Patent Publication No. 1630040 (registered on June 7, 2016)

본 발명의 목적은 외부전극과 내부전극의 접촉시 최대한의 접촉면적이 확보되도록 구현하여 외부전극과 내부전극의 접속 강도를 높이고 접촉 저항을 감소시키며, 대량 생산이 가능한 적층형 세라믹 커패시터 및 이의 제조방법을 제공하는 것이다.An object of the present invention is to provide a multilayer ceramic capacitor capable of mass production and a method for manufacturing the same, which can increase the connection strength between external electrodes and internal electrodes and reduce contact resistance by ensuring the maximum contact area when external electrodes and internal electrodes are in contact. is to provide

상기한 과제를 해결하기 위한 본 발명의 실시예에 따른 세라믹 커패시터는 복수의 유전체층을 포함하며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비하는 세라믹 바디와, 세라믹 바디의 양 단면 중 일 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된 제1 모서리 커팅면과, 세라믹 바디의 양 단면 중 일 단면과 대향하는 타 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된 제2 모서리 커팅면과, 세라믹 바디의 내부에 배치되며 세라믹 바디의 일 단면 및 제1 모서리 커팅면에 상호 연결되도록 노출되는 적어도 하나 이상의 제1 내부전극과, 세라믹 바디의 내부에 배치되며 세라믹 바디의 타 단면 및 제2 모서리 커팅면에 상호 연결되도록 노출되고 상기 제1 내부전극과 오버랩되는 부분을 포함하는 적어도 하나 이상의 제2 내부전극을 포함한다.A ceramic capacitor according to an embodiment of the present invention for solving the above problems includes a ceramic body including a plurality of dielectric layers and having front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end surfaces facing each other; A first edge cutting surface formed so that one end surface of both end surfaces of the ceramic body meets the front and rear surfaces of the ceramic body, and the other end surface opposite to one end surface of both end surfaces of the ceramic body and the front rear surface of the ceramic body meet each other. an edge cutting surface, at least one first internal electrode disposed inside the ceramic body and exposed to be connected to one end surface of the ceramic body and the first edge cutting surface; disposed inside the ceramic body and exposed to the other end surface of the ceramic body; and at least one second inner electrode including a portion that is exposed to be connected to the second corner cutting surface and overlaps with the first inner electrode.

제1 모서리 커팅면은 곡면으로 형성될 수 있다.The first corner cutting surface may be formed as a curved surface.

제1 모서리 커팅면은 외부에서 내부로 함몰된 형상일 수 있다.The first edge cutting surface may have a shape recessed from the outside to the inside.

제1 내부전극은 세라믹 바디의 전 후면으로부터 일정거리(m) 이격되어 외부로 노출되지 않는다.The first internal electrode is spaced apart from the front and rear surfaces of the ceramic body by a predetermined distance (m) and is not exposed to the outside.

세라믹 바디의 양 단면에 각각 배치되어 제1 내부전극 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 포함하며, 제1 외부전극은 세라믹 바디의 일 단면과 제1 모서리 커팅면을 덮는다.It includes first and second external electrodes disposed on both end surfaces of the ceramic body and connected to the first internal electrode and the second internal electrode, respectively, wherein the first external electrode covers one end surface of the ceramic body and a first corner cutting surface. cover

제1 외부전극은 세라믹 바디의 전 후면의 일부까지 덮는다.The first external electrode covers a part of the front and rear surfaces of the ceramic body.

제1 내부전극은 일면이 상기 세라믹 바디의 일 단면으로 노출되고 대향하는 타면이 상기 세라믹 바디의 내부에 배치되며, 제1 내부전극의 타면은 제2 모서리 커팅면과 일정거리 이격된다.One surface of the first internal electrode is exposed to one end surface of the ceramic body, and the opposite surface is disposed inside the ceramic body, and the other surface of the first internal electrode is spaced apart from the second corner cutting surface by a predetermined distance.

제1 내부전극은 유전체층에 배치되고, 유전체층은 제1 내부전극의 양 측면을 외부로 노출시키지 않는 사이드 마진부를 포함한다.The first internal electrodes are disposed on a dielectric layer, and the dielectric layer includes side margins not exposing both side surfaces of the first internal electrodes to the outside.

세라믹 커패시터 제조방법은 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계와, 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계와, 관통홀의 중심을 기준으로 관통홀이 4등분이 되게 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 일 단면의 양측에 제1 모서리 커팅면이 형성되고 타 단면의 양측에 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계를 포함한다.A method of manufacturing a ceramic capacitor includes the steps of manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed, and penetrating each set position of the ceramic sheet laminate. Forming a hole, cutting the ceramic sheet laminate into a plurality of unit cells so that the through hole is divided into quarters based on the center of the through hole, so that first corner cutting surfaces are formed on both sides of one end surface and second edge cutting surfaces are formed on both sides of the other end surface. and manufacturing a plurality of ceramic bodies having 2 corner cutting surfaces formed thereon.

제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제1 내부전극은 유전체층에 복수 개가 인쇄될 수 있다.In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed, a plurality of first internal electrodes may be printed on the dielectric layer.

제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제1 내부전극은 일면이 유전체층의 일 단면에 접하거나 유전체층의 일 단면이 될 절단선 부분에 접하고, 타면이 유전체층의 타 단면이 될 절단선 부분이나 유전체층의 타 단면에서 일정거리 이격되며, 양 측면이 유전체층의 전 후면 또는 유전체층의 전 후면이 될 절단선 부분에서 일정거리 이격되게 유전체층의 상면에 복수 개가 인쇄될 수 있다.In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which a first internal electrode is printed and a dielectric layer on which a second internal electrode is printed, one surface of the first internal electrode is in contact with one end surface of the dielectric layer, or It is in contact with the part of the cutting line to be one end surface of the dielectric layer, the other surface is spaced a certain distance from the part of the cutting line to be the other end surface of the dielectric layer or the other end surface of the dielectric layer, and both sides are the cutting line to be the front and rear surfaces of the dielectric layer or the front and rear surfaces of the dielectric layer A plurality of pieces may be printed on the upper surface of the dielectric layer at a predetermined distance from each other.

제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제2 내부전극은 일면이 유전체층의 타 단면에 접하거나 유전체층의 타 단면이 될 절단선 부분에 접하고, 타면이 유전체층의 일 단면이 될 절단선 부분이나 유전체층의 일 단면에서 일정거리 이격되며, 양 측면이 유전체층의 전 후면 또는 유전체의 전 후면이 될 절단선 부분에서 일정거리 이격되게 유전체층의 상면에 복수 개가 인쇄될 수 있다.In the step of manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which a first internal electrode is printed and a dielectric layer on which a second internal electrode is printed, one surface of the second internal electrode is in contact with the other end surface of the dielectric layer, or It is in contact with the part of the cutting line to be the other end surface of the dielectric layer, the other surface is spaced a certain distance from the part of the cutting line to be one end surface of the dielectric layer or one end surface of the dielectric layer, and both sides are the cutting line to be the front and rear surfaces of the dielectric layer or the front and rear surfaces of the dielectric layer A plurality of pieces may be printed on the upper surface of the dielectric layer at a predetermined distance from each other.

세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계는, 원기둥 형상의 펀칭기 또는 레이저를 이용하여 관통홀을 형성할 수 있다.In the step of forming the through-holes at each set position of the ceramic sheet laminate, the through-holes may be formed using a cylindrical punching machine or a laser.

세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계와, 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 일 단면 양측에 제1 모서리 커팅면이 형성되고 타 단면 양측에 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계는 원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행할 수 있다.forming a through-hole at each set position of the ceramic sheet laminate; cutting the ceramic sheet laminate into a plurality of unit cells so that the through-holes are divided into quarters based on the center of the through-hole, and cutting first corners on both sides of one end surface; The manufacturing of the plurality of ceramic bodies in which the face is formed and the second corner cutting face is formed on both sides of the other end surface may be simultaneously performed using a cylindrical punching machine and a punching device having a punch blade.

관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계 후, 세라믹 바디를 소성하는 단계를 수행할 수 있다.Cutting the ceramic sheet laminate into a plurality of unit cells so that the through holes are divided into quarters based on the center of the through holes to manufacture a plurality of ceramic bodies having edge cutting surfaces, and then firing the ceramic bodies. there is.

세라믹 바디를 소성하는 단계 후, 세라믹 바디의 양 단면에 상기 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며, 제1 외부전극은 세라믹 바디의 일 단면과 제1 모서리 커팅면을 덮도록 형성할 수 있다.After firing the ceramic body, forming first and second external electrodes connected to the first and second internal electrodes on both end surfaces of the ceramic body, wherein the first external electrodes are part of the ceramic body. It may be formed to cover the end face and the first corner cutting surface.

제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계 후, 세라믹 시트 적층체를 소성하는 단계를 수행할 수 있다.After manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed, a step of firing the ceramic sheet laminate may be performed.

본 발명은 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하므로, 모서리 커팅면을 통해 노출되는 내부전극에 의해 외부전극과 내부면적의 접촉면적이 커지고, 이로 인해 외부전극과 내부전극의 접촉저항이 감소되고 등가직렬저항(ESR)이 감소하는 효과를 기대할 수 있다.In the present invention, since the ceramic sheet laminate is cut into a plurality of unit cells to manufacture a plurality of ceramic bodies having edge cutting surfaces, the contact area between the external electrode and the internal area is increased by the internal electrode exposed through the edge cutting surface. Therefore, the effect of reducing the contact resistance between the external electrode and the internal electrode and reducing the equivalent series resistance (ESR) can be expected.

또한, 본 발명은 세라믹 시트 적층체를 단위 셀로 절단하여 세라믹 바디를 제조하므로 깨끗한 절단면을 가져 내부전극이 균일하게 노출되고 외부전극과 내부면적의 접촉면적이 커지게 되므로, 외부전극과 내부전극의 접촉면적을 최대한으로 높여 등가직렬저항(ESR)을 감소시키는 효과를 기대할 수 있다.In addition, the present invention manufactures a ceramic body by cutting the ceramic sheet laminate into unit cells, so that the internal electrodes are uniformly exposed and the contact area between the external electrode and the internal area is increased by having a clean cut surface, so that the external electrode and the internal electrode are contacted. The effect of reducing the equivalent series resistance (ESR) can be expected by maximizing the area.

도 1은 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디를 보인 부분 투시도이다.
도 2는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 사시도이다.
도 3은 본 발명의 실시예에 의한 세라믹 커패시터를 보인 종단면도이다.
도 4는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 분해 사시도이다.
도 5는 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 플로차트이다.
도 6은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 구성도이다.1 is a partial perspective view showing a ceramic body of a ceramic capacitor according to an embodiment of the present invention.
2 is a perspective view showing a ceramic capacitor according to an embodiment of the present invention.
3 is a longitudinal cross-sectional view showing a ceramic capacitor according to an embodiment of the present invention.
4 is an exploded perspective view showing a ceramic capacitor according to an embodiment of the present invention.
5 is a flowchart showing a method of manufacturing a ceramic capacitor according to an embodiment of the present invention.
6 is a configuration diagram showing a method of manufacturing a ceramic capacitor according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 세라믹 커패시터는 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 구현할 수 있도록 세라믹 바디의 모서리 부분을 홀 펀칭하여 내부전극을 추가로 노출시키고, 내부전극의 측면이 외부로 노출되지 않아 절연을 위한 사이드 쉐이핑이 요구되지 않도록 한 것에 특징이 있다. 세라믹 커패시터는 MLCC(Multi-Layer Ceramic Capacitor)인 것을 일 예로 한다. In the ceramic capacitor of the present invention, in order to realize the maximum contact area when the external electrode and the internal electrode are in contact, the edge of the ceramic body is hole-punched to additionally expose the internal electrode, and the side surface of the internal electrode is not exposed to the outside, so it is insulated. It is characterized by not requiring side shaping for . An example of the ceramic capacitor is a Multi-Layer Ceramic Capacitor (MLCC).

도 1은 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디를 보인 부분 투시도이다. 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.1 is a partial perspective view showing a ceramic body of a ceramic capacitor according to an embodiment of the present invention. Relative thickness, length or relative size in the drawings may be exaggerated for convenience and clarity of explanation.

도 1에 도시된 바에 의하면, 본 발명의 실시예에 의한 세라믹 커패시터(100)는 세라믹 바디(110), 제1 및 제2 내부전극(122), 모서리 커팅면(131,132,133,134)을 포함한다. As shown in FIG. 1 , a ceramic capacitor 100 according to an embodiment of the present invention includes a ceramic body 110, first and second internal electrodes 122, and edge cutting surfaces 131, 132, 133, and 134.

세라믹 바디(110)는 복수의 유전체층을 포함한다. 세라믹 바디(110)는 복수의 유전체층(111)을 수평이 되게 적층한 다음 소성하여 형성한 것이다. 복수의 유전체층(111)은 소결된 상태이며, 인접하는 유전체층(111) 사이의 경계는 확인하기 곤란할 정도로 일체화될 수 있다.The ceramic body 110 includes a plurality of dielectric layers. The ceramic body 110 is formed by stacking a plurality of dielectric layers 111 horizontally and then firing them. The plurality of dielectric layers 111 are in a sintered state, and boundaries between adjacent dielectric layers 111 may be unified to such an extent that it is difficult to check.

유전체층(111)의 재료는 유전율이 큰 티탄산바륨(BaTiO3)계 세라믹일 수 있다. 이외에도 유전체층(111)을 형성하는 재료는 (Ca, Zr)(Sr, Ti)O3를 사용하거나 이를 추가로 포함할 수 있다. 그러나 정전용량은 유전체의 유전율에 비례하므로 유전율이 큰 유전체 재료 BaTiO3를 사용하는 것이 바람직하다.The material of the dielectric layer 111 may be a barium titanate (BaTiO 3 )-based ceramic having a high permittivity. In addition, (Ca, Zr)(Sr, Ti)O 3 may be used or additionally included as a material forming the dielectric layer 111 . However, since the capacitance is proportional to the permittivity of the dielectric, it is preferable to use BaTiO 3 , a dielectric material having a high permittivity.

세라믹 바디(110)는 대략 직육면체 형성으로 형성되며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비한다. 세라믹 바디(110)의 하면이 기판에 실장되는 실장면이고, 하면과 마주보는 면이 상면이며, 상 하면과 직교하는 길이가 긴 두 면이 전 후면이고 상 하면과 직교하는 길이가 짧은 두 면이 양 단면이다. 즉, 세라믹 바디(110)에서 a 방향으로 마주보는 두 면이 전 후면이고, b 방향으로 마주보는 두 면이 상 하면이고, c 방향으로 마주보는 두 면이 양 단면이다. The ceramic body 110 is formed in a substantially rectangular parallelepiped shape, and has front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end faces facing each other. The lower surface of the ceramic body 110 is the mounting surface mounted on the board, the surface facing the lower surface is the upper surface, the two long surfaces orthogonal to the upper and lower surfaces are the front rear surface, and the two short surfaces orthogonal to the upper and lower surfaces are both sides are That is, in the ceramic body 110, the two surfaces facing in the direction a are the front and rear surfaces, the two surfaces facing the direction b are the upper and lower surfaces, and the two surfaces facing the direction c are both end surfaces.

제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 내부에 적어도 한 층 이상이 배치된다. 일 예로, 제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 내부에 3층 이상으로 배치될 수 있으며, 정전용량을 증가시키기 위해서는 수십 또는 수백 층으로 배치될 수 있다.At least one layer of the first internal electrode 121 and the second internal electrode 122 is disposed inside the ceramic body 110 . For example, the first internal electrode 121 and the second internal electrode 122 may be disposed in three or more layers inside the ceramic body 110, and may be disposed in tens or hundreds of layers to increase capacitance. there is.

제1 내부전극(121)은 일면이 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되고, 일면에 대향하는 타면은 세라믹 바디(110)의 내부에 위치된다. 제2 내부전극(122)은 일면이 세라믹 바디(110)의 양 단면 중 일 단면과 대향하는 타 단면으로 노출되고, 일면에 대향하는 타면이 세라믹 바디(110)의 내부에 위치되며, 제1 내부전극(121)과 오버랩되는 부분을 포함한다. 제1 내부전극(121)과 제2 내부전극(122)이 오버랩되는 부분에 정전용량이 형성된다. One surface of the first internal electrode 121 is exposed to one end of both end surfaces of the ceramic body 110, and the other surface opposite to the first inner electrode 121 is located inside the ceramic body 110. One surface of the second internal electrode 122 is exposed as the other end surface facing one end surface among both end surfaces of the ceramic body 110, and the other surface facing the one surface is located inside the ceramic body 110, and the first inner electrode 122 has It includes a portion overlapping with the electrode 121 . Capacitance is formed at a portion where the first internal electrode 121 and the second internal electrode 122 overlap.

제1 내부전극(121)과 제2 내부전극(122)은 다양한 형상으로 형성될 수 있으며, 실시예에서 제1 내부전극(121)과 제2 내부전극(122)은 폭에 비해 길이가 긴 사각 형상인 것을 일 예로 한다. 제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 양 단면으로 노출되는 부분을 일면으로 지칭하고 일면과 대향하는 면을 타면으로 지칭하며, 세라믹 바디(110)의 전 후면과 마주하는 면을 측면으로 지칭한다.The first internal electrode 121 and the second internal electrode 122 may be formed in various shapes, and in the embodiment, the first internal electrode 121 and the second internal electrode 122 are rectangular with a length greater than the width. As an example, it is a shape. In the first internal electrode 121 and the second internal electrode 122, the portion exposed to both ends of the ceramic body 110 is referred to as one side, and the side opposite to the one side is referred to as the other side. The side facing the anterior and posterior surfaces is referred to as the side.

모서리 커팅면(131,132,133,134)은 세라믹 바디(110)의 네 모서리를 상하방향으로 커팅하여 형성되며, 모서리 커팅면(131,132,133,134)로 제1 내부전극(121) 또는 제2 내부전극(122)이 노출된다. 세라믹 바디(110)의 일 단면과 이웃하는 두 모서리 커팅면(131,132)로 제1 내부전극(121)이 노출되고, 세라믹 바디(110)의 일 단면과 대향하는 타 단면과 이웃하는 두 모서리 커팅면(133,134)로 제2 내부전극(122)이 노출된다.The corner cutting surfaces 131, 132, 133, and 134 are formed by cutting four corners of the ceramic body 110 in an up and down direction, and the first internal electrode 121 or the second internal electrode 122 is exposed through the corner cutting surfaces 131, 132, 133, and 134. The first internal electrode 121 is exposed through two corner cutting surfaces 131 and 132 adjacent to one end surface of the ceramic body 110, and two corner cutting surfaces adjacent to the other end surface opposite to one end surface of the ceramic body 110. The second internal electrode 122 is exposed through (133, 134).

실시예에서, 모서리 커팅면(131,132,133,134)은 제1 모서리 커팅면(131,132)과 제2 모서리 커팅면(133,134)으로 구분된다. 제1 모서리 커팅면(131,132)은 세라믹 바디(110)의 양 단면 중 일 단면과 세라믹 바디(110)의 전 후면이 각각 만나도록 형성되고, 제2 모서리 커팅면(133,134)은 세라믹 바디(110)의 양 단면 중 일 단면과 대향하는 타 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된다. 그리고, 제1 내부전극(121)은 세라믹 바디(110)의 내부에 배치되며, 세라믹 바디(110)의 일 단면, 제1 모서리 커팅면(131,132) 및 세라믹 바디(110)의 전 후면에 상호 연결되도록 노출되는 적어도 하나 이상으로 구성된다. 제2 내부전극(122)은 세라믹 바디(110)의 내부에 배치되며, 세라믹 바디(110)의 타 단면, 제2 모서리 커팅면(133,134) 및 세라믹 바디(110)의 전 후면에 상호 연결되도록 노출되고 제1 내부전극(121)과 오버랩되는 부분을 포함하는 적어도 하나 이상으로 구성된다.In the embodiment, the corner cutting surfaces 131 , 132 , 133 , and 134 are divided into first corner cutting surfaces 131 and 132 and second corner cutting surfaces 133 and 134 . The first edge cutting surfaces 131 and 132 are formed so that one end surface of both end surfaces of the ceramic body 110 and the front and rear surfaces of the ceramic body 110 meet, respectively, and the second edge cutting surfaces 133 and 134 are formed to meet each other. Among both end surfaces, one end face and the other end face opposite to each other are formed so that the front and rear surfaces of the ceramic body meet each other. In addition, the first internal electrode 121 is disposed inside the ceramic body 110 and is interconnected to one end surface of the ceramic body 110, the first edge cutting surfaces 131 and 132, and the front and rear surfaces of the ceramic body 110. It consists of at least one or more exposed as possible. The second internal electrode 122 is disposed inside the ceramic body 110 and is exposed to the other end surface of the ceramic body 110, the second corner cutting surfaces 133 and 134, and the front and rear surfaces of the ceramic body 110 to be interconnected. and at least one including a portion overlapping with the first internal electrode 121.

모서리 커팅면(131,132,133,134)은 곡면으로 형성될 수 있다. 일 예로, 모서리 커팅면(131,132,133,134)은 외부에서 내부로 함몰된 형상일 수 있다. 모서리 커팅면(131,132,133,134)은 제1 내부전극(121)과 제2 내부전극(122)을 추가로 노출시킨다. 모서리 커팅면(131,132,133,134)을 통해 노출된 제1 내부전극(121)과 제2 내부전극(122)은 제1 내부전극(121)과 제2 내부전극(122)의 노출 면적 및 노출 길이를 증가시켜 외부전극과의 접촉면적을 넓힌다. The edge cutting surfaces 131 , 132 , 133 , and 134 may be formed as curved surfaces. For example, the corner cutting surfaces 131 , 132 , 133 , and 134 may have shapes that are recessed from the outside to the inside. The corner cutting surfaces 131 , 132 , 133 , and 134 further expose the first internal electrode 121 and the second internal electrode 122 . The first internal electrode 121 and the second internal electrode 122 exposed through the edge cutting surfaces 131 , 132 , 133 , and 134 increase the exposed area and exposed length of the first internal electrode 121 and the second internal electrode 122 . The contact area with the external electrode is widened.

이 외에도 모서리 커팅면(131,132,133,134)은 직선 형상일 수 있다. 그러나 외부전극(141,142)과 내부전극(121,122)의 접촉면적을 넓히고 접속 신뢰성을 높이기 위하여 모서리 커팅면(131,132,133,134)은 곡면 형상인 것이 바람직하다.In addition to this, the corner cutting surfaces 131 , 132 , 133 , and 134 may have a straight line shape. However, in order to increase the contact area between the external electrodes 141 and 142 and the internal electrodes 121 and 122 and increase connection reliability, it is preferable that the corner cutting surfaces 131 , 132 , 133 and 134 have a curved shape.

제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 전 후면으로부터 일정거리(m) 이격되어 외부로 노출되지 않는다. 즉, 제1 내부전극(121)과 제2 내부전극(122)은 측면이 외부로 노출되지 않아 절연을 위한 사이드 쉐이핑이 요구되지 않는다.The first internal electrode 121 and the second internal electrode 122 are separated by a predetermined distance (m) from the front and rear surfaces of the ceramic body 110 and are not exposed to the outside. That is, since the sides of the first internal electrode 121 and the second internal electrode 122 are not exposed to the outside, side shaping for insulation is not required.

실시예에서, 제1 내부전극(121)은 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되고, 또한 세라믹 바디(110)의 일 단면과 이웃하는 제1 모서리 커팅면(131,132)을 통해 노출되어 노출된 부분이'ㄷ' 형상을 형성한다. 제2 내부전극(122)은 세라믹 바디(110)의 양 단면 중 타 단면으로 노출되고, 또한 세라믹 바디(110)의 타 단면과 이웃하는 제2 모서리 커팅면(133,134)을 통해 노출되어 노출된 부분이'ㄷ' 형상을 형성한다. In an embodiment, the first internal electrode 121 is exposed through one end surface of both end surfaces of the ceramic body 110 and through the first edge cutting surfaces 131 and 132 adjacent to one end surface of the ceramic body 110 . and the exposed part forms a 'c' shape. The second internal electrode 122 is exposed through the other end surface of both end surfaces of the ceramic body 110 and is exposed through the second corner cutting surfaces 133 and 134 adjacent to the other end surface of the ceramic body 110. It forms a 'U' shape.

제1 내부전극(121)과 제2 내부전극(122)의'ㄷ' 형상의 노출 구조는 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 확보하여 외부전극과 내부전극의 접속 강도를 높이고 접촉 저항을 감소시킨다. 접촉 저항 감소는 등가직렬저항(ESR)을 감소시켜 회로 전체의 안정성을 높이고 수명을 향상시킨다.The 'c' shaped exposed structure of the first internal electrode 121 and the second internal electrode 122 secures the maximum contact area when the external electrode and the internal electrode are in contact to increase the contact strength between the external electrode and the internal electrode and increase contact reduce resistance. Reducing the contact resistance reduces the equivalent series resistance (ESR), increasing the stability of the entire circuit and improving its lifespan.

제1 내부전극(121)의 타면과 제2 내부전극(122)의 타면은 마주하는 위치에 있는 모서리 커팅면과 일정 거리(n) 이격된다. 만약, 제1 내부전극(121)의 타면이 마주하는 제2 모서리 커팅면(133,134)까지 연장되어 배치되거나 제2 내부전극(122)의 타면이 마주하는 제1 모서리 커팅면(131,132)까지 연장되어 배치되면, 각 모서리 커팅면(131,132,133,134)에 제1 내부전극(121)과 제2 내부전극(122)이 모두 노출되어 혼촉이 발생하게 된다.The other surface of the first internal electrode 121 and the other surface of the second internal electrode 122 are spaced apart from the edge cutting surface at the opposite position by a predetermined distance (n). If the other surface of the first internal electrode 121 extends to the second edge cutting surfaces 133 and 134 facing each other, or the other surface of the second internal electrode 122 extends to the first edge cutting surfaces 131 and 132 facing each other, When disposed, both the first internal electrode 121 and the second internal electrode 122 are exposed on the corner cutting surfaces 131 , 132 , 133 , and 134 , so that mixed contact occurs.

제1 및 제2 모서리 커팅면(131,132,133,134)의 폭은 세라믹 바디의 양 단면의 폭에 비해 작은 것이 바람직하다. Preferably, the widths of the first and second edge cutting surfaces 131 , 132 , 133 , and 134 are smaller than those of both end surfaces of the ceramic body.

제1 및 제2 내부전극(122)은 Cu, Ni, Pd- Ag 중 하나 또는 이들의 합금으로 형성될 수 있다. 고온에서 수행되는 소성공정 중 내부전극의 산화를 억제하기 위해 고가의 귀금속인 Pd를 내부전극으로 사용할 수 있으나, MLCC의 소형화 및 고용량화의 요구에 따른 원가 절감을 위해 Ag-Pd, Ni, Cu 등을 내부전극으로 사용할 수 있다.The first and second internal electrodes 122 may be formed of one of Cu, Ni, Pd-Ag, or an alloy thereof. Pd, an expensive noble metal, can be used as an internal electrode to suppress oxidation of the internal electrode during the firing process performed at high temperature. However, Ag-Pd, Ni, Cu, etc. It can be used as an internal electrode.

도 2는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 사시도이다. 2 is a perspective view showing a ceramic capacitor according to an embodiment of the present invention.

도 2에 도시된 바에 의하면, 세라믹 커패시터(100)는 제1 및 제2 외부전극(141,142)을 포함한다. 제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면에 각각 배치되고 제1 내부전극(121) 및 제2 내부전극(122)에 각각 연결된다. As shown in FIG. 2 , the ceramic capacitor 100 includes first and second external electrodes 141 and 142 . The first and second external electrodes 141 and 142 are respectively disposed on both end surfaces of the ceramic body 110 and connected to the first internal electrode 121 and the second internal electrode 122 , respectively.

도 1 및 도 2를 참조하면, 제1 외부전극(141)은 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮도록 형성되고, 제2 외부전극(142)은 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮도록 형성된다.Referring to FIGS. 1 and 2 , the first external electrode 141 is formed to cover one end surface of the ceramic body 110 and the first corner cutting surfaces 131 and 132 , and the second external electrode 142 is formed to cover the ceramic body 110 . It is formed to cover the other end surface of (110) and the second corner cutting surface (133,134).

실시예에서, 제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)과 세라믹 바디(110)의 일부를 덮도록 형성된다. 제1 및 제2 외부전극(141,142)은 모서리 커팅면(131,132,133,134)을 덮도록 형성됨에 의해 모서리 커팅면(131,132,133,134)을 통해 노출된 제1 내부전극(121) 및 제2 내부전극(122)과도 접촉되어 접촉면적을 최대화할 수 있다.In an embodiment, the first and second external electrodes 141 and 142 are formed to cover both end surfaces of the ceramic body 110 , edge cutting surfaces 131 , 132 , 133 , and 134 and a portion of the ceramic body 110 . The first and second external electrodes 141 and 142 are formed to cover the edge cutting surfaces 131 , 132 , 133 and 134 , so that they also contact the first internal electrode 121 and the second internal electrode 122 exposed through the edge cutting surfaces 131 , 132 , 133 and 134 . to maximize the contact area.

제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면과 각 모서리 커팅면(131,132,133,134)을 덮도록 외부 전극 재료를 도금하여 형성될 수 있다. 제1 및 제2 외부전극(141,142)은 모서리 커팅면(131,132,133,134)을 완전히 덮는 형태로 형성될 수 있다.The first and second external electrodes 141 and 142 may be formed by plating external electrode materials to cover both end surfaces of the ceramic body 110 and the edge cutting surfaces 131 , 132 , 133 , and 134 . The first and second external electrodes 141 and 142 may be formed to completely cover the edge cutting surfaces 131 , 132 , 133 and 134 .

외부 전극 재료는 전기 전도성이 높은 Ag, Cu가 사용될 수 있다. 제1 및 제2 외부전극(141,142)에는 Ni 및 Sn을 도금하여 도금층을 더 형성할 수 있다. 제1 및 제2 외부전극(141,142)에 Ni 및 Sn 도금층을 더 형성하면 기판에 부착력이 증가되고 내습성을 향상시킬 수 있다. 일 예로, 제1 및 제2 외부전극(141,142)은 Cu층과 Cu층을 덮도록 형성된 Ni층과 Ni층을 덮도록 형성된 Sn층을 포함하는 3층 구조로 형성될 수 있다. 또는 제1 및 제2 외부전극(141,142)은 Cu층과 Ni층의 사이에 Ag 에폭시층을 더 포함하여 충격 완충 기능을 가지는 4층 구조로 형성될 수 있다.As the external electrode material, Ag or Cu having high electrical conductivity may be used. A plating layer may be further formed by plating Ni and Sn on the first and second external electrodes 141 and 142 . If Ni and Sn plating layers are further formed on the first and second external electrodes 141 and 142, adhesion to the substrate may be increased and moisture resistance may be improved. For example, the first and second external electrodes 141 and 142 may have a three-layer structure including a Cu layer, a Ni layer formed to cover the Cu layer, and a Sn layer formed to cover the Ni layer. Alternatively, the first and second external electrodes 141 and 142 may have a four-layer structure having an impact buffer function by further including an Ag epoxy layer between the Cu layer and the Ni layer.

도 3은 본 발명의 실시예에 의한 세라믹 커패시터를 보인 종단면도이다.3 is a longitudinal cross-sectional view showing a ceramic capacitor according to an embodiment of the present invention.

도 3에 도시된 바에 의하면, 제1 및 제2 내부전극(122)은 세라믹 바디(110)의 내부에 형성된다. 제1 내부전극(121)은 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되고, 제2 내부전극(122)은 세라믹 바디(110)의 양 단면 중 타 단면으로 노출되며 제1 내부전극(121)과 오버랩되는 부분을 포함한다. As shown in FIG. 3 , the first and second internal electrodes 122 are formed inside the ceramic body 110 . The first internal electrode 121 is exposed through one of both end surfaces of the ceramic body 110, and the second internal electrode 122 is exposed through the other end surface of both end surfaces of the ceramic body 110, and the first internal electrode ( 121) and overlapping parts.

제1 및 제2 내부전극(122)은 세라믹 바디(110)의 양 단면을 각각 감싸도록 배치되는 제1 및 제2 외부전극(141,142)에 각각 전기적으로 연결된다. 세라믹 커패시터(100)는 제1 및 제2 외부전극(141,142)에 전압을 인가하면 제1 내부전극(121)과 제2 내부전극(122)의 사이에 전하가 축적되고, 이때 정전용량은 제1 내부전극(121)과 제2 내부전극(122)이 오버랩되는 영역의 면적과 비례하게 된다. 제1 및 제2 내부전극(122)은 복수 개로 이루어질 수 있다. 제1 및 제2 내부전극(122)은 유전체층 상에 내부전극 물질을 인쇄하여 형성될 수 있다. The first and second internal electrodes 122 are electrically connected to the first and second external electrodes 141 and 142 respectively disposed to surround both end surfaces of the ceramic body 110 . In the ceramic capacitor 100, when a voltage is applied to the first and second external electrodes 141 and 142, charges are accumulated between the first internal electrode 121 and the second internal electrode 122, and at this time, the capacitance is the first It is proportional to the area of the area where the internal electrode 121 and the second internal electrode 122 overlap. The first and second internal electrodes 122 may be formed in plurality. The first and second internal electrodes 122 may be formed by printing an internal electrode material on a dielectric layer.

도 4는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 분해 사시도이다. 4 is an exploded perspective view showing a ceramic capacitor according to an embodiment of the present invention.

도 4에 도시된 바에 의하면, 세라믹 커패시터(100)는 유전체만으로 이루어진 적어도 1층 이상의 제1 유전체층(s1)의 상부에 제1 내부전극(121)이 배치된 제2 유전체층(s2)과 제2 내부전극(122)이 배치된 제3 유전체층(s3)이 적어도 1회 이상 교대로 적층되고, 그 상부에 유전체만으로 이루어진 제1 유전체층(s1)이 적어도 1회 이상 더 적층된 형태일 수 있다.As shown in FIG. 4 , the ceramic capacitor 100 includes a second dielectric layer s2 in which a first internal electrode 121 is disposed on at least one or more first dielectric layers s1 made of only dielectric and a second inner electrode 121 disposed thereon. The third dielectric layer s3 on which the electrode 122 is disposed may be alternately stacked at least once, and the first dielectric layer s1 made of only the dielectric material may be stacked at least once more.

제1 내부전극(121)과 제2 내부전극(122)은 서로 오버랩 될 수 있도록 일정 면적을 가지며, 사이드 마진부(m)를 포함하여 제1 내부전극(121)과 제2 내부전극(122)의 측면이 외부로 노출되지 않는다. 사이드 마진부(m)는 제2 유전체층(s2)에서 세라믹 바디(110)의 전 후면이 될 부분과 제2 유전체층(s2)에 배치된 제1 내부전극(121)의 양 측면을 일정거리 이격되게 한 유전체 부분이고, 또한 제3 유전체층(s3)에서 세라믹 바디(110)의 전 후면이 될 부분과 제3 유전체층(s3)에 배치된 제2 내부전극(122)의 양 측면을 일정거리 이격되게 한 유전체 부분이다. 사이드 마진부(m)는 제1 내부전극(121)과 제2 내부전극(122)이 세라믹 바디(110)의 전 후면으로부터 일정거리(m) 이격되게 하여, 제1 내부전극(121)과 제2 내부전극(122)의 양 측면이 외부로 노출되지 않도록 한다. 즉, 사이드 마진부(m)는 세라믹 바디(110)의 전 후면에서 제1 내부전극(121)과 제2 내부전극(122)과 외부전극을 절연한다.The first internal electrode 121 and the second internal electrode 122 have a certain area so as to overlap each other, and the first internal electrode 121 and the second internal electrode 122 including the side margin part (m) The side of the is not exposed to the outside. The side margin part (m) is spaced apart from both sides of the first internal electrode 121 disposed on the second dielectric layer (s2) by a predetermined distance from the portion to be the front and rear surfaces of the ceramic body 110 in the second dielectric layer (s2). It is a dielectric part, and the part to be the front and rear surfaces of the ceramic body 110 in the third dielectric layer s3 and both side surfaces of the second internal electrode 122 disposed in the third dielectric layer s3 are separated by a predetermined distance. part of the dielectric. The side margin part (m) separates the first internal electrode 121 and the second internal electrode 122 from the front and rear surfaces of the ceramic body 110 by a predetermined distance (m), so that the first internal electrode 121 and the second internal electrode 122 are 2 Make sure that both sides of the internal electrode 122 are not exposed to the outside. That is, the side margin part m insulates the first internal electrode 121 and the second internal electrode 122 from the external electrode on the front and rear surfaces of the ceramic body 110 .

또한, 제1 내부전극(121)과 제2 내부전극(122)은 각각 단부로 노출되어 외부전극과 연결될 수 있다. 즉, 제1 내부전극(121)은 제2 유전체층(s2)의 일 단면 및 일 단면과 이웃하는 양측 모서리 커팅면(131,132)의 3면으로 노출되게 배치될 수 있다. 또한 제2 내부전극(122)은 제3 유전체층(s3)의 타 단면 및 타 단면과 이웃하는 양측 모서리 커팅면(133,134)의 3면으로 노출되게 배치될 수 있다.In addition, each of the first internal electrode 121 and the second internal electrode 122 may be exposed at an end and connected to an external electrode. That is, the first internal electrode 121 may be disposed to be exposed to one end surface of the second dielectric layer s2 and three surfaces of the corner cutting surfaces 131 and 132 adjacent to one end surface. In addition, the second internal electrode 122 may be disposed to be exposed to the other end surface of the third dielectric layer s3 and three surfaces of the corner cutting surfaces 133 and 134 adjacent to the other end surface.

제1 내부전극(121)과 제2 내부전극(122)은 제2 유전체층(s2)과 제3 유전체층(s3)의 상면에 내부전극 물질을 인쇄하여 형성될 수 있다. The first internal electrode 121 and the second internal electrode 122 may be formed by printing an internal electrode material on the upper surfaces of the second dielectric layer s2 and the third dielectric layer s3.

제1 및 제2 외부전극(141,142)은 각 유전체층들을 적층하고 압착, 절단 및 소성하여 제작한 세라믹 바디(110)의 양 단면에 외부 전극 재료를 인쇄 또는 도포하여 형성될 수 있다.The first and second external electrodes 141 and 142 may be formed by printing or coating external electrode materials on both end surfaces of the ceramic body 110 manufactured by stacking, compressing, cutting, and firing dielectric layers.

도 5는 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 플로차트이고, 도 6은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 구성도이다.5 is a flow chart showing a method for manufacturing a ceramic capacitor according to an embodiment of the present invention, and FIG. 6 is a configuration diagram showing a method for manufacturing a ceramic capacitor according to an embodiment of the present invention.

도 5 및 도 6에 도시된 바에 의하면, 세라믹 커패시터 제조방법은 제1 내부전극(121)이 인쇄된 제2 유전체층(s2)과 제2 내부전극(122)이 인쇄된 제3 유전체층(s3)을 포함하는 복수의 유전체층(111)을 적층하여 세라믹 시트 적층체(ss)를 제조하는 단계(S10)와, 세라믹 시트 적층체(ss)의 설정 위치마다 관통홀(130)을 형성하는 단계(S20)와 관통홀(130)의 중심을 기준으로 관통홀(130)이 4등분이 되게 세라믹 시트 적층체(ss)를 복수 개의 단위 셀로 절단하여 일 단면 양측에 제1 모서리 커팅면(131,132)이 형성되고 타 단면 양측에 제2 모서리 커팅면(133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하는 단계(S30)를 포함한다. 세라믹 바디(110)를 제조하는 단계(S30)후, 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮는 제1 외부전극(141)과 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮는 제2 외부전극(142)을 형성하는 단계(S40)를 더 포함한다.As shown in FIGS. 5 and 6 , the method of manufacturing a ceramic capacitor includes a second dielectric layer s2 on which the first internal electrode 121 is printed and a third dielectric layer s3 on which the second internal electrode 122 is printed. Manufacturing a ceramic sheet stacked body (ss) by stacking a plurality of dielectric layers 111 including a plurality of dielectric layers (S10), and forming through holes 130 at set positions of the ceramic sheet stacked body (ss) (S20) First corner cutting surfaces 131 and 132 are formed on both sides of one end surface by cutting the ceramic sheet laminate ss into a plurality of unit cells so that the through hole 130 is divided into quarters based on the center of the through hole 130 and the through hole 130. Manufacturing a plurality of ceramic bodies 110 having second edge cutting surfaces 133 and 134 formed on both sides of the other end surface (S30) is included. After the step of manufacturing the ceramic body 110 (S30), the first external electrode 141 covering one end surface of the ceramic body 110 and the first edge cutting surfaces 131 and 132 and the other end face of the ceramic body 110 A step of forming the second external electrode 142 covering the second corner cutting surfaces 133 and 134 (S40) is further included.

도 6에 도시된 바에 의하면, 세라믹 시트 적층체를 제조하는 단계(S10)에서, 제1 내부전극(121)은 제2 유전체층(s2')에 복수 개가 인쇄되어 배치되며, 제2 내부전극(122)은 제3 유전체층(s3')에 제1 내부전극(121)과 오버랩되는 부분을 포함하도록 복수 개가 인쇄되어 배치된다.As shown in FIG. 6 , in the step of manufacturing the ceramic sheet laminate (S10), a plurality of first internal electrodes 121 are printed and disposed on the second dielectric layer s2', and the second internal electrodes 122 ) is printed and disposed on the third dielectric layer s3' to include a portion overlapping with the first internal electrode 121 .

제1 유전체층(s1')은 유전체 재료만으로 제조한 세라믹 시트이고, 제2 유전체층(s2')은 유전체 재료로 제조한 세라믹 시트의 상면에 복수 개의 제1 내부전극(121)을 인쇄한 것이며, 제3 유전체층(s')은 유전체 재료로 제조한 세라믹 시트의 상면에 복수 개의 제2 내부전극(122)을 인쇄한 것이다.The first dielectric layer s1' is a ceramic sheet made of only a dielectric material, and the second dielectric layer s2' is a ceramic sheet made of a dielectric material by printing a plurality of first internal electrodes 121 on the upper surface thereof. 3 The dielectric layer (s') is formed by printing a plurality of second internal electrodes 122 on the upper surface of a ceramic sheet made of a dielectric material.

제1 내부전극(121)은 일면이 제2 유전체층(s2')의 일 단면에 접하거나 일 단면이 될 절단선(c) 부분에 접하고, 타면이 제2 유전체층(s2')의 타 단면이 될 절단선(c) 부분이나 제2 유전체층(s2')의 타 단면에서 일정거리 이격되며, 양 측면이 제2 유전체층(s2')의 전 후면 또는 제2 유전체층(s2')의 전 후면이 될 절단선(c) 부분에서 일정거리 이격되게 제2 유전체층(s2')의 상면에 복수 개가 인쇄된다.One surface of the first internal electrode 121 is in contact with one end surface of the second dielectric layer s2' or is in contact with the cutting line (c) to be one end surface, and the other surface is the other end surface of the second dielectric layer s2'. It is spaced a certain distance from the cutting line (c) or the other end surface of the second dielectric layer (s2'), and both sides are cut to be the front and rear surfaces of the second dielectric layer (s2') or the front and rear surfaces of the second dielectric layer (s2'). A plurality of layers are printed on the upper surface of the second dielectric layer s2' at a predetermined distance from the line (c).

유전체층(111)의 재료는 유전율이 큰 티탄산바륨(BaTiO3)계 세라믹일 수 있다.The material of the dielectric layer 111 may be a barium titanate (BaTiO 3 )-based ceramic having a high permittivity.

제1 및 제2 내부전극(122)의 재료는 Cu, Ni, Pd- Ag 중 하나 또는 이들의 합금으로 형성될 수 있다.The material of the first and second internal electrodes 122 may be formed of one of Cu, Ni, Pd-Ag, or an alloy thereof.

제2 내부전극(122)은 일면이 제3 유전체층(s3')의 타 단면에 접하거나 타 단면이 될 절단선(c) 부분에 접하고, 타면이 제3 유전체층(s3')의 일 단면이 될 절단선(c) 부분이나 제3 유전체층(s3')의 일 단면에서 일정거리 이격되며, 양 측면이 제3 유전체층(s3')의 전 후면 또는 전 후면이 될 절단선(c) 부분에서 일정거리 이격되게 제3 유전체층(s3')의 상면에 복수 개가 인쇄된다.The second internal electrode 122 has one surface in contact with the other end surface of the third dielectric layer s3' or a portion of the cutting line (c) to be the other end surface, and the other surface is one end surface of the third dielectric layer s3'. It is spaced a certain distance from the cutting line (c) or one end surface of the third dielectric layer (s3'), and both sides are a certain distance from the cutting line (c) to be the front or rear surface of the third dielectric layer (s3'). A plurality of them are printed on the upper surface of the third dielectric layer s3' spaced apart from each other.

세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계(S20)는 원기둥 형상의 펀칭기 또는 레이저를 이용하여 관통홀(130)을 형성할 수 있다. 실시예에서는 원기둥 형상의 펀칭기를 이용하여 세라믹 시트 적층체(ss)에 복수 개의 관통홀(130)을 일정 간격으로 형성하는 것을 일 예로 한다.In the step of forming through-holes at each set position of the ceramic sheet laminate (S20), the through-holes 130 may be formed using a cylindrical punching machine or a laser. In the embodiment, as an example, a plurality of through holes 130 are formed at regular intervals in the ceramic sheet laminate ss using a cylindrical punching machine.

세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계(S20)와 관통홀의 중심을 기준으로 관통홀이 4등분이 되게 세라믹 시트 적층체(ss)를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 시트 적층체 단위 셀을 제조하는 단계(S30)는 원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행할 수 있다. 관통홀 형성과 세라믹 시트 적층체(ss)의 절단을 펀칭 장치를 이용하여 동시에 수행하면 제조 시간을 단축하므로 대량 생산에 유리하다.A plurality of edge cutting surfaces 131 , 132 , 133 , and 134 are formed by cutting the ceramic sheet stack ss so that the through holes are divided into 4 equal parts based on the step of forming a through hole at each set position of the ceramic sheet stack (S20) and based on the center of the through hole. The manufacturing of the two ceramic sheet laminate unit cells (S30) may be simultaneously performed using a cylindrical punching machine and a punching device having a punch blade. If the through-hole formation and the cutting of the ceramic sheet laminate ss are simultaneously performed using a punching device, the manufacturing time is shortened, which is advantageous for mass production.

관통홀(130)의 중심을 기준으로 관통홀(130)이 4등분이 되게 세라믹 시트 적층체를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하면 동일한 깨끗한 절단면을 가져 외부전극(141,142)과 접촉시 최대한의 접촉면적을 구현하기 용이하다. 외부전극(141,142)과 내부전극(121,122)의 접촉면적이 최대한으로 구현되면 ESR을 감소시킬 수 있다.When a plurality of ceramic bodies 110 having edge cutting surfaces 131, 132, 133, and 134 are formed by cutting the ceramic sheet laminate so that the through holes 130 are divided into quarters based on the center of the through holes 130, the same clean cut surfaces are obtained. When contacting the external electrodes 141 and 142, it is easy to realize the maximum contact area. ESR can be reduced if the contact area between the external electrodes 141 and 142 and the internal electrodes 121 and 122 is maximized.

관통홀의 중심을 기준으로 관통홀이 4등분이 되게 적층체를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하는 단계(S30) 후, 세라믹 바디(110)의 양 단면과 제1 및 제2 모서리 커팅면(131,132,133,134)을 덮도록 제1 및 제2 외부전극(141,142)을 형성하는 단계(S40)를 수행한다.After the step of manufacturing a plurality of ceramic bodies 110 having corner cutting surfaces 131 , 132 , 133 , and 134 formed by cutting the laminate so that the through holes are divided into quarters based on the center of the through holes (S30), both end surfaces of the ceramic bodies 110 and forming first and second external electrodes 141 and 142 to cover the first and second edge cutting surfaces 131 , 132 , 133 , and 134 ( S40 ).

외부 전극 재료는 전기 전도성이 높은 Ag, Cu가 사용될 수 있다.As the external electrode material, Ag or Cu having high electrical conductivity may be used.

세라믹 시트 적층체를 제조하는 단계(S10) 후, 세라믹 시트 적층체(ss)를 소성하는 단계를 수행할 수 있다. 또는, 관통홀(130)의 중심을 기준으로 관통홀(130)이 4등분이 되게 적층체를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하는 단계(S30) 후, 세라믹 바디(110)를 소성하는 단계를 수행할 수 있다. 실시예에서는 세라믹 바디를 제조하는 단계(S30) 후, 세라믹 바디(110)를 소성하고, 소성한 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)을 덮도록 제1 및 제2 외부전극(141,142)을 형성하는 것을 도시하였다.After the step of manufacturing the ceramic sheet laminate (S10), a step of firing the ceramic sheet laminate (ss) may be performed. Alternatively, after the step of manufacturing a plurality of ceramic bodies 110 having edge cutting surfaces 131 , 132 , 133 , and 134 formed by cutting the laminate so that the through hole 130 is divided into quarters based on the center of the through hole 130 ( S30 ) , a step of firing the ceramic body 110 may be performed. In the embodiment, after the step of manufacturing the ceramic body (S30), the ceramic body 110 is fired, and the first and second external electrodes cover both end surfaces and the edge cutting surfaces 131, 132, 133, and 134 of the fired ceramic body 110. It is shown to form (141,142).

상술한 실시예는 깨끗한 절단면을 가져 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 구현하기 용이하고, 모서리 커팅면을 통해 내부전극이 추가로 노출되고 외부전극과 접촉되므로 외부전극과 내부전극의 접촉면적을 보다 높일 수 있고, 또한 사이드 마진부를 통해 절연성을 확보할 수 있으므로, 간단한 공정으로 세라믹 커패시터의 대량 생산이 가능한 이점이 있다.The above-described embodiment has a clean cut surface so that it is easy to realize the maximum contact area when contacting the external electrode and the internal electrode, and the internal electrode is additionally exposed through the corner cut surface and contacts the external electrode, so that the external electrode and the internal electrode are in contact with each other. Since the contact area can be increased and insulation can be secured through the side margin portion, there is an advantage in that mass production of ceramic capacitors can be performed through a simple process.

즉, 상술한 방법에 의해 제조된 본 발명의 실시예는 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하므로, 모서리 커팅면을 통해 노출되는 내부전극에 의해 외부전극과 내부면적의 접촉면적이 커지고, 이로 인해 외부전극과 내부전극의 접촉저항이 감소되고 등가직렬저항(ESR)이 감소하게 된다.That is, in the embodiment of the present invention manufactured by the above-described method, a plurality of ceramic bodies having edge cutting surfaces are manufactured by cutting the ceramic sheet laminate into a plurality of unit cells, so that internal electrodes exposed through the edge cutting surfaces The contact area between the external electrode and the internal area increases, and thus the contact resistance between the external electrode and the internal electrode decreases and the equivalent series resistance (ESR) decreases.

또한, 본 발명의 실시예는 세라믹 시트 적층체를 단위 셀로 절단하여 세라믹 바디를 제조하므로 깨끗한 절단면을 가져 내부전극이 균일하게 노출되고 외부전극과 내부면적의 접촉면적이 커지게 된다. 이와 같이, 본 발명의 실시예는 외부전극과 내부전극의 접촉면적을 높여 ESR을 감소시킬 수 있다.In addition, in the embodiment of the present invention, since the ceramic body is manufactured by cutting the ceramic sheet laminate into unit cells, the internal electrode is uniformly exposed and the contact area between the external electrode and the internal area is increased by having a clean cut surface. As described above, the embodiment of the present invention can reduce ESR by increasing the contact area between the external electrode and the internal electrode.

상술한 실시예의 세라믹 커패시터는 스마트폰, PC, TV, 전기자동차 등 다양한 품목에 적용되는 MLCC로 사용할 수 있다.The ceramic capacitor of the above-described embodiment can be used as an MLCC applied to various items such as smart phones, PCs, TVs, and electric vehicles.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 세라믹 커패시터 110: 세라믹 바디
111: 유전체층 121: 제1 내부전극
122: 제2 내부전극 131,132,133,134: 모서리 커팅면
141: 제1 외부전극 142: 제2 외부전극
m: 사이드 마진부 s1: 제1 유전체층
s2: 제2 유전체층 s3: 제3 유전체층
c: 절단선 ss: 세라믹 시트 적층체
130: 관통홀100: ceramic capacitor 110: ceramic body
111: dielectric layer 121: first internal electrode
122: second internal electrode 131, 132, 133, 134: edge cutting surface
141: first external electrode 142: second external electrode
m: side margin portion s1: first dielectric layer
s2: second dielectric layer s3: third dielectric layer
c: cutting line ss: ceramic sheet laminate
130: through hole

Claims (17)

복수의 유전체층을 포함하며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비하는 세라믹 바디;
상기 세라믹 바디의 양 단면 중 일 단면과 상기 세라믹 바디의 전 후면이 각각 만나도록 형성된 제1 모서리 커팅면;
상기 세라믹 바디의 양 단면 중 일 단면과 대향하는 타 단면과 상기 세라믹 바디의 전 후면이 각각 만나도록 형성된 제2 모서리 커팅면;
상기 세라믹 바디의 내부에 배치되며, 상기 세라믹 바디의 일 단면 및 상기 제1 모서리 커팅면에 상호 연결되도록 노출되는 적어도 하나 이상의 제1 내부전극; 및
상기 세라믹 바디의 내부에 배치되며, 상기 세라믹 바디의 타 단면 및 상기 제2 모서리 커팅면에 상호 연결되도록 노출되고 상기 제1 내부전극과 오버랩되는 부분을 포함하는 적어도 하나 이상의 제2 내부전극;
을 포함하는 세라믹 커패시터.a ceramic body including a plurality of dielectric layers and having front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end surfaces facing each other;
a first corner cutting surface formed so that one end surface of both end surfaces of the ceramic body and the front rear surface of the ceramic body respectively meet;
a second edge cutting surface formed so that the other end surface facing one end surface of both end surfaces of the ceramic body and the front and rear surfaces of the ceramic body respectively meet;
at least one first internal electrode disposed inside the ceramic body and exposed to be interconnected with one end surface of the ceramic body and the first corner cutting surface; and
at least one second internal electrode disposed inside the ceramic body, exposed to be connected to the other end surface of the ceramic body and the second corner cutting surface, and including a portion overlapping the first internal electrode;
A ceramic capacitor comprising a. 제1항에 있어서,
상기 제1 모서리 커팅면은 곡면으로 형성된 세라믹 커패시터.According to claim 1,
The first corner cutting surface is a ceramic capacitor formed as a curved surface. 제1항에 있어서,
상기 제1 모서리 커팅면은 외부에서 내부로 함몰된 형상인 세라믹 커패시터. According to claim 1,
The ceramic capacitor of claim 1 , wherein the first edge cutting surface is recessed from the outside to the inside. 제1항에 있어서,
상기 제1 내부전극은 상기 세라믹 바디의 전 후면으로부터 일정거리(m) 이격되어 외부로 노출되지 않는 세라믹 커패시터.According to claim 1,
The first internal electrode is spaced apart from the front and rear surfaces of the ceramic body by a predetermined distance (m) and is not exposed to the outside of the ceramic capacitor. 제1항에 있어서,
상기 세라믹 바디의 양 단면에 각각 배치되어 상기 제1 내부전극 및 상기 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 포함하며,
상기 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면을 덮는 세라믹 커패시터. According to claim 1,
first and second external electrodes respectively disposed on both end surfaces of the ceramic body and respectively connected to the first internal electrode and the second internal electrode;
The first external electrode covers one end surface of the ceramic body and the first corner cutting surface of the ceramic capacitor. 제5항에 있어서,
상기 제1 외부전극은 상기 세라믹 바디의 전 후면의 일부까지 덮는 세라믹 커패시터.According to claim 5,
The first external electrode covers a portion of the front and rear surfaces of the ceramic capacitor. 제1항에 있어서,
상기 제1 내부전극은 일면이 상기 세라믹 바디의 일 단면으로 노출되고 대향하는 타면이 상기 세라믹 바디의 내부에 배치되며,
상기 제1 내부전극의 타면은 상기 제2 모서리 커팅면과 일정거리 이격된 세라믹 커패시터.According to claim 1,
The first internal electrode has one surface exposed to one end surface of the ceramic body and the opposite surface disposed inside the ceramic body;
The other surface of the first internal electrode is spaced apart from the second corner cutting surface by a predetermined distance. 제1항에 있어서,
상기 제1 내부전극은 유전체층에 배치되고,
상기 유전체층은 상기 제1 내부전극의 양 측면을 외부로 노출시키지 않는 사이드 마진부를 포함하는 세라믹 커패시터.According to claim 1,
The first internal electrode is disposed on a dielectric layer,
The dielectric layer includes side margin portions not exposing both side surfaces of the first internal electrode to the outside. 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계;
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계; 및
상기 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 일 단면의 양측에 제1 모서리 커팅면이 형성되고 타 단면의 양측에 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계;
를 포함하는 세라믹 커패시터 제조방법.manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed;
forming a through hole at each set position of the ceramic sheet laminate; and
The ceramic sheet laminate is cut into a plurality of unit cells so that the through holes are divided into quarters based on the center of the through hole, so that first corner cutting surfaces are formed on both sides of one end surface and second corner cutting surfaces are formed on both sides of the other end surface. manufacturing a plurality of ceramic bodies formed thereon;
A ceramic capacitor manufacturing method comprising a. 제9항에 있어서,
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제1 내부전극은 유전체층에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 9,
In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
A method of manufacturing a ceramic capacitor in which a plurality of first internal electrodes are printed on a dielectric layer. 제9항에 있어서,
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제1 내부전극은
일면이 유전체층의 일 단면에 접하거나 유전체층의 일 단면이 될 절단선 부분에 접하고,
타면이 유전체층의 타 단면이 될 절단선 부분이나 유전체층의 타 단면에서 일정거리 이격되며,
양 측면이 유전체층의 전 후면 또는 유전체층의 전 후면이 될 절단선 부분에서 일정거리 이격되게 유전체층의 상면에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 9,
In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
The first internal electrode is
One side is in contact with one end surface of the dielectric layer or in contact with the cutting line portion to be one end surface of the dielectric layer,
The other surface is spaced a certain distance from the other end face of the dielectric layer or the cut line portion to be the other end face of the dielectric layer,
A method of manufacturing a ceramic capacitor in which a plurality of ceramic capacitors are printed on an upper surface of a dielectric layer on both sides of which are spaced apart by a predetermined distance from the front surface of the dielectric layer or the front surface of the dielectric layer. 제9항에 있어서,
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제2 내부전극은
일면이 유전체층의 타 단면에 접하거나 유전체층의 타 단면이 될 절단선 부분에 접하고,
타면이 유전체층의 일 단면이 될 절단선 부분이나 유전체층의 일 단면에서 일정거리 이격되며,
양 측면이 유전체층의 전 후면 또는 유전체의 전 후면이 될 절단선 부분에서 일정거리 이격되게 유전체층의 상면에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 9,
In the step of manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
The second internal electrode is
One side is in contact with the other end surface of the dielectric layer or in contact with the cutting line portion to be the other end surface of the dielectric layer,
The other surface is spaced a certain distance from the cut line portion to be one end surface of the dielectric layer or one end surface of the dielectric layer,
A method of manufacturing a ceramic capacitor in which a plurality of ceramic capacitors are printed on an upper surface of a dielectric layer on both sides of which are spaced apart by a predetermined distance from a cut line portion to be the front rear surface of the dielectric layer or the front rear surface of the dielectric layer. 제9항에 있어서,
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계는,
원기둥 형상의 펀칭기 또는 레이저를 이용하여 상기 관통홀을 형성하는 세라믹 커패시터 제조방법.According to claim 9,
Forming a through hole at each set position of the ceramic sheet laminate,
A method of manufacturing a ceramic capacitor in which the through hole is formed using a cylindrical punching machine or a laser. 제9항에 있어서,
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계와, 상기 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 일 단면 양측에 제1 모서리 커팅면이 형성되고 타 단면 양측에 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계는
원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행하는 세라믹 커패시터 제조방법.According to claim 9,
forming a through-hole at each set position of the ceramic sheet laminate; cutting the ceramic sheet laminate into a plurality of unit cells so that the through-holes are divided into quarters based on the center of the through-hole; The step of manufacturing a plurality of ceramic bodies having edge cutting surfaces and second edge cutting surfaces formed on both sides of the other end surface is
A ceramic capacitor manufacturing method performed simultaneously using a cylindrical punching machine and a punching device having a punch blade. 제9항에 있어서,
상기 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복수 개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계 후,
상기 세라믹 바디를 소성하는 단계를 수행하는 세라믹 커패시터 제조방법.According to claim 9,
After the step of manufacturing a plurality of ceramic bodies having edge cutting surfaces by cutting the ceramic sheet laminate into a plurality of unit cells so that the through holes are divided into quarters based on the center of the through hole,
A ceramic capacitor manufacturing method comprising firing the ceramic body. 제15항에 있어서,
상기 세라믹 바디를 소성하는 단계 후,
상기 세라믹 바디의 양 단면에 상기 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며,
상기 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면을 덮도록 형성하는 세라믹 커패시터 제조방법.According to claim 15,
After firing the ceramic body,
forming first and second external electrodes respectively connected to the first and second internal electrodes on both end surfaces of the ceramic body;
The first external electrode is formed to cover one end surface of the ceramic body and the first edge cutting surface. 제9항에 있어서,
제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계 후,
상기 세라믹 시트 적층체를 소성하는 단계를 수행하는 세라믹 커패시터 제조방법. According to claim 9,
After the step of manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which a first internal electrode is printed and a dielectric layer on which a second internal electrode is printed,
A ceramic capacitor manufacturing method comprising firing the ceramic sheet laminate.
KR1020210182326A 2021-12-20 2021-12-20 Ceramic capacitor and method for manufacturing thereof KR20230093577A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210182326A KR20230093577A (en) 2021-12-20 2021-12-20 Ceramic capacitor and method for manufacturing thereof
PCT/KR2022/019713 WO2023121057A1 (en) 2021-12-20 2022-12-06 Ceramic capacitor and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210182326A KR20230093577A (en) 2021-12-20 2021-12-20 Ceramic capacitor and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20230093577A true KR20230093577A (en) 2023-06-27

Family

ID=86947077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182326A KR20230093577A (en) 2021-12-20 2021-12-20 Ceramic capacitor and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20230093577A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630040B1 (en) 2014-05-28 2016-06-13 삼성전기주식회사 Multi-layered ceramic capacitor and board having the same mounted thereon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630040B1 (en) 2014-05-28 2016-06-13 삼성전기주식회사 Multi-layered ceramic capacitor and board having the same mounted thereon

Similar Documents

Publication Publication Date Title
JP7315138B2 (en) Multilayer ceramic capacitor
KR101499717B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR101019323B1 (en) Multi-terminal type laminated capacitor and manufacturing method thereof
KR101412950B1 (en) Multilayer ceramic capacitor
US10076036B2 (en) Multilayer capacitor with via electrodes interconnecting internal electrodes and board having the same
KR101792282B1 (en) Multi-layered ceramic capacitor and circuit board for mounting the same
US10515765B2 (en) Multilayer ceramic capacitor
KR20180007865A (en) Multi-layered capacitor and board having the same mounted thereon
KR101963283B1 (en) Capacitor Component
US8964353B2 (en) Multilayer ceramic electronic component
KR20150017966A (en) Multi-layered ceramic capacitor and board for mounting the same
KR20140038915A (en) Multi-layered ceramic capacitor and board for mounting the same
US20180182551A1 (en) Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability
US20160268044A1 (en) Multilayer ceramic component
KR101504002B1 (en) Multi-layered ceramic capacitor and board for mounting the same
US20180042113A1 (en) Multilayer ceramic capacitor having three external electrodes and board having the same
KR20170110467A (en) Multi-layered ceramic capacitor and board for mounting the same
JP5694456B2 (en) Multilayer ceramic electronic component and its mounting board
US20180233286A1 (en) Capacitor component and method of manufacturing the same
US10763041B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101813365B1 (en) Multi-layered capacitor and board having the same
US20220238274A1 (en) Multilayer capacitor and method of manufacturing the same
KR20230093577A (en) Ceramic capacitor and method for manufacturing thereof
US10593484B2 (en) Electronic components
KR20230093579A (en) Ceramic capacitor and method for manufacturing thereof