KR20230090503A - System and method of processing a substrate - Google Patents

System and method of processing a substrate Download PDF

Info

Publication number
KR20230090503A
KR20230090503A KR1020210179338A KR20210179338A KR20230090503A KR 20230090503 A KR20230090503 A KR 20230090503A KR 1020210179338 A KR1020210179338 A KR 1020210179338A KR 20210179338 A KR20210179338 A KR 20210179338A KR 20230090503 A KR20230090503 A KR 20230090503A
Authority
KR
South Korea
Prior art keywords
chamber
semiconductor substrate
etching
chambers
heat treatment
Prior art date
Application number
KR1020210179338A
Other languages
Korean (ko)
Inventor
김종현
김도형
유지원
이현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210179338A priority Critical patent/KR20230090503A/en
Publication of KR20230090503A publication Critical patent/KR20230090503A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Abstract

기판 처리 시스템은 적어도 하나의 공정 챔버, 적어도 하나의 로드락 챔버, 트랜스퍼 챔버, 식각 챔버 및 열처리 챔버를 포함할 수 있다. 상기 공정 챔버는 반도체 기판을 처리할 수 있다. 상기 로드락 챔버는 상기 공정 챔버에 상기 반도체 기판을 반입 및 반출할 수 있다. 상기 트랜스퍼 챔버는 상기 공정 챔버와 상기 로드락 챔버 사이에 배치되어 상기 반도체 기판을 이송할 수 있다. 상기 식각 챔버는 상기 공정 챔버로 반입되기 전에 상기 반도체 기판을 식각할 수 있다. 상기 열처리 챔버는 상기 식각 챔버에서 식각된 상기 반도체 기판을 열처리할 수 있다. 따라서, 식각 챔버와 열처리 챔버가 별도로 분리되어 있으므로, 식각 공정과 열처리 공정을 위한 온도 조정이 필요하지 않게 되어, 반도체 장치의 생산성이 크게 향상될 수 있다.The substrate processing system may include at least one process chamber, at least one load lock chamber, a transfer chamber, an etch chamber, and a thermal treatment chamber. The process chamber may process a semiconductor substrate. The load lock chamber may transport the semiconductor substrate into and out of the process chamber. The transfer chamber may be disposed between the process chamber and the load lock chamber to transfer the semiconductor substrate. The etching chamber may etch the semiconductor substrate before being transported into the process chamber. The heat treatment chamber may heat-treat the semiconductor substrate etched in the etching chamber. Accordingly, since the etching chamber and the heat treatment chamber are separately separated, temperature adjustment for the etching process and the heat treatment process is not required, and productivity of the semiconductor device can be greatly improved.

Description

기판 처리 시스템 및 방법{SYSTEM AND METHOD OF PROCESSING A SUBSTRATE}Substrate processing system and method {SYSTEM AND METHOD OF PROCESSING A SUBSTRATE}

본 발명은 기판 처리 시스템 및 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 기판을 세정한 이후 금속막을 증착하는 시스템 및 이러한 시스템을 이용해서 반도체 기판을 처리하는 방법에 관한 것이다.The present invention relates to substrate processing systems and methods. More specifically, the present invention relates to a system for depositing a metal film after cleaning a semiconductor substrate and a method for processing a semiconductor substrate using such a system.

일반적으로, 기판 처리 시스템은 복수개의 공정 챔버들, 로드락 챔버, 트랜스퍼 챔버, 식각 챔버 및 디가스(degas) 챔버를 포함할 수 있다. 공정 챔버들은 반도체 기판 상에 금속막을 증착할 수 있다. 로드락 챔버는 반도체 기판을 공정 챔버들에 반입 및 반출시킬 수 있다. 트랜스퍼 챔버는 반도체 기판을 공정 챔버들, 식각 챔버 및 디가스 챔버 사이에서 이송시킬 수 있다. 식각 챔버는 반도체 기판을 처리하기 전에 반도체 기판 상에 형성된 자연 산화막을 제거할 수 있다. 또한, 식각 챔버는 반도체 기판을 열처리할 수 있다. 디가스 챔버는 반도체 기판 내의 가스 성분들을 제거할 수 있다.In general, a substrate processing system may include a plurality of process chambers, a load lock chamber, a transfer chamber, an etch chamber, and a degas chamber. The process chambers may deposit a metal film on a semiconductor substrate. The load lock chamber may carry semiconductor substrates into and out of process chambers. The transfer chamber may transfer the semiconductor substrate between process chambers, an etching chamber, and a degas chamber. The etching chamber may remove a native oxide layer formed on the semiconductor substrate before processing the semiconductor substrate. Also, the etching chamber may heat-treat the semiconductor substrate. The degas chamber may remove gas components in the semiconductor substrate.

관련 기술들에 따르면, 식각 공정과 열처리 공정이 모두 식각 챔버에 의해 수행될 수 있다. 그런데, 열처리 공정은 식각 공정의 온도보다 상대적으로 높은 온도에서 수행할 것이 필수적이다. 따라서, 식각 공정 이후에, 식각 챔버의 온도를 식각 공정의 온도로부터 열처리 공정의 온도까지 상승시켜야만 한다. 또한, 열처리 공정 이후, 식각 챔버의 온도를 다시 하강시킬 필요도 있다.According to related technologies, both an etching process and a heat treatment process may be performed by an etching chamber. However, it is essential that the heat treatment process is performed at a temperature relatively higher than the temperature of the etching process. Therefore, after the etching process, the temperature of the etching chamber must be raised from the temperature of the etching process to the temperature of the heat treatment process. Also, after the heat treatment process, it is necessary to lower the temperature of the etching chamber again.

이로 인하여, 반도체 기판의 처리 시간이 크게 증가되어, 반도체 장치의 생산성이 크게 저하될 수 있다.Due to this, the processing time of the semiconductor substrate is greatly increased, and productivity of the semiconductor device may be greatly reduced.

본 발명은 온도 조정 시간이 요구되지 않는 기판 처리 시스템을 제공한다.The present invention provides a substrate processing system that does not require temperature adjustment time.

또한, 본 발명은 상기된 시스템을 이용해서 기판을 처리하는 방법도 제공한다.The present invention also provides a method of processing a substrate using the system described above.

본 발명의 일 견지에 따른 기판 처리 시스템은 적어도 하나의 공정 챔버, 적어도 하나의 로드락 챔버, 트랜스퍼 챔버, 식각 챔버 및 열처리 챔버를 포함할 수 있다. 상기 공정 챔버는 반도체 기판을 처리할 수 있다. 상기 로드락 챔버는 상기 공정 챔버에 상기 반도체 기판을 반입 및 반출할 수 있다. 상기 트랜스퍼 챔버는 상기 공정 챔버와 상기 로드락 챔버 사이에 배치되어 상기 반도체 기판을 이송할 수 있다. 상기 식각 챔버는 상기 공정 챔버로 반입되기 전에 상기 반도체 기판을 식각할 수 있다. 상기 열처리 챔버는 상기 식각 챔버에서 식각된 상기 반도체 기판을 열처리할 수 있다.A substrate processing system according to one aspect of the present invention may include at least one process chamber, at least one load lock chamber, a transfer chamber, an etching chamber, and a heat treatment chamber. The process chamber may process a semiconductor substrate. The load lock chamber may transport the semiconductor substrate into and out of the process chamber. The transfer chamber may be disposed between the process chamber and the load lock chamber to transfer the semiconductor substrate. The etching chamber may etch the semiconductor substrate before being transported into the process chamber. The heat treatment chamber may heat-treat the semiconductor substrate etched in the etching chamber.

본 발명의 다른 견지에 따른 기판 처리 방법에 따르면, 반도체 기판을 식각 챔버에서 식각할 수 있다. 상기 반도체 기판을 열처리 챔버로 반입하여 상기 반도체 기판을 열처리할 수 있다. 상기 반도체 기판을 공정 챔버들에 반입하여 상기 반도체 기판을 처리할 수 있다.According to a substrate processing method according to another aspect of the present invention, a semiconductor substrate may be etched in an etching chamber. The semiconductor substrate may be transported into a heat treatment chamber to heat treat the semiconductor substrate. The semiconductor substrate may be transported into process chambers to process the semiconductor substrate.

상기된 본 발명에 따르면, 식각 챔버와 열처리 챔버가 별도로 분리되어 있으므로, 식각 공정과 열처리 공정을 위한 온도 조정이 필요하지 않게 된다. 따라서, 기판 처리 시간이 대폭 단축되어, 반도체 장치의 생산성이 크게 향상될 수 있다.According to the present invention described above, since the etching chamber and the heat treatment chamber are separately separated, temperature adjustment for the etching process and the heat treatment process is not required. Therefore, the substrate processing time can be greatly reduced, and the productivity of the semiconductor device can be greatly improved.

도 1은 본 발명의 실시예에 따른 기판 처리 시스템을 나타낸 평면도이다.
도 2는 도 1에 도시된 기판 처리 시스템의 식각 챔버를 나타낸 단면도이다.
도 3은 도 1에 도시된 기판 처리 시스템의 열처리 챔버를 나타낸 단면도이다.
도 4는 도 1에 도시된 시스템을 이용해서 기판을 처리하는 방법을 순차적으로 나타낸 흐름도이다.1 is a plan view showing a substrate processing system according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing an etching chamber of the substrate processing system shown in FIG. 1 .
FIG. 3 is a cross-sectional view showing a heat treatment chamber of the substrate processing system shown in FIG. 1 .
FIG. 4 is a flowchart sequentially illustrating a method of processing a substrate using the system shown in FIG. 1 .

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 기판 처리 시스템을 나타낸 평면도이고, 도 2는 도 1에 도시된 기판 처리 시스템의 식각 챔버를 나타낸 단면도이며, 도 3은 도 1에 도시된 기판 처리 시스템의 열처리 챔버를 나타낸 단면도이다.1 is a plan view showing a substrate processing system according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing an etching chamber of the substrate processing system shown in FIG. 1, and FIG. 3 is a heat treatment of the substrate processing system shown in FIG. A cross-sectional view of the chamber.

도 1을 참조하면, 본 실시예에 따른 기판 처리 시스템은 클러스터(cluster) 구조로 배열된 복수개의 챔버(chamber)들을 포함할 수 있다. 챔버들은 복수개의 공정 챔버(process chamber)들, 복수개의 로드락 챔버(loadlock chamber)들, 복수개의 트랜스퍼 챔버(transfer chamber)들, 복수개의 식각 챔버(etch chamber)들 및 복수개의 열처리 챔버(thermal treatment chamber)들을 포함할 수 있다. 본 실시예의 기판 처리 시스템은 반도체 기판을 사전 세정하는 공정과 금속막을 증착하는 공정을 인-시튜(in-situ)로 수행할 수 있다.Referring to FIG. 1 , the substrate processing system according to the present embodiment may include a plurality of chambers arranged in a cluster structure. The chambers include a plurality of process chambers, a plurality of loadlock chambers, a plurality of transfer chambers, a plurality of etch chambers and a plurality of thermal treatment chambers. chambers) may be included. The substrate processing system of the present embodiment may perform a process of pre-cleaning a semiconductor substrate and a process of depositing a metal film in-situ.

본 실시예에서, 공정 챔버들은 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들로 이루어질 수 있으나, 이에 국한되지 않을 수 있다. 로드락 챔버들은 제 1 및 제 2 로드락 챔버(110, 112)들로 이루어질 수 있으나, 이에 국한되지 않을 수 있다. 트랜스퍼 챔버들은 제 1 및 제 2 트랜스퍼 챔버(160, 162)들로 이루어질 수 있으나, 이에 국한되지 않을 수 있다. 식각 챔버들은 제 1 및 제 2 식각 챔버(140, 142)들로 이루어질 수 있으나, 이에 국한되지 않을 수 있다. 열처리 챔버들은 제 1 및 제 2 열처리 챔버(150, 152)들로 이루어질 수 있으나, 이에 국한되지 않을 수 있다.In this embodiment, the process chambers may include the first to fourth process chambers 120, 122, 130, and 132, but may not be limited thereto. The load lock chambers may include first and second load lock chambers 110 and 112, but may not be limited thereto. The transfer chambers may include first and second transfer chambers 160 and 162, but may not be limited thereto. The etching chambers may include first and second etching chambers 140 and 142, but may not be limited thereto. The heat treatment chambers may include first and second heat treatment chambers 150 and 152, but may not be limited thereto.

제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들은 반도체 기판(semiconductor substrate) 상에 금속막(metal layer)을 증착할 수 있다. 예를 들어서, 제 1 및 제 2 공정 챔버(120, 122)들은 반도체 기판 상에 TiN을 증착할 수 있다. 제 1 및 제 2 공정 챔버(120, 122)들은 대향하도록 배치될 수 있다. 제 3 및 제 4 공정 챔버(130, 132)들은 반도체 기판 상에 Co를 증착할 수 있다. 제 3 및 제 4 공정 챔버(130, 132)들은 대향하도록 배치될 수 있다. 제 1 공정 챔버(120)와 제 3 공정 챔버(130)가 인접하게 위치할 수 있다. 제 2 공정 챔버(122)와 제 4 공정 챔버(132)가 인접하게 위치할 수 있다.The first to fourth process chambers 120, 122, 130, and 132 may deposit a metal layer on a semiconductor substrate. For example, the first and second process chambers 120 and 122 may deposit TiN on a semiconductor substrate. The first and second process chambers 120 and 122 may be disposed to face each other. The third and fourth process chambers 130 and 132 may deposit Co on the semiconductor substrate. The third and fourth process chambers 130 and 132 may be disposed to face each other. The first process chamber 120 and the third process chamber 130 may be located adjacent to each other. The second process chamber 122 and the fourth process chamber 132 may be located adjacent to each other.

제 1 및 제 2 로드락 챔버(110, 112)들은 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들에 반도체 기판을 반입 및 반출시킬 수 있다. 제 1 및 제 2 로드락 챔버(110, 112)들은 인접하게 위치할 수 있다.The first and second load lock chambers 110 and 112 may transport semiconductor substrates into and out of the first to fourth process chambers 120 , 122 , 130 and 132 . The first and second load lock chambers 110 and 112 may be located adjacently.

제 1 및 제 2 식각 챔버(140, 142)들은 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들과 제 1 및 제 2 로드락 챔버(110, 112)들 사이에 배치될 수 있다. 구체적으로, 제 1 식각 챔버(140)는 제 1 공정 챔버(120)와 제 1 로드락 챔버(110) 사이에 위치할 수 있다. 제 2 식각 챔버(142)는 제 2 공정 챔버(122)와 제 2 로드락 챔버(112) 사이에 위치할 수 있다.The first and second etch chambers 140 and 142 may be disposed between the first to fourth process chambers 120 , 122 , 130 and 132 and the first and second load lock chambers 110 and 112 . there is. Specifically, the first etching chamber 140 may be located between the first process chamber 120 and the first load lock chamber 110 . The second etch chamber 142 may be located between the second process chamber 122 and the second load lock chamber 112 .

제 1 및 제 2 열처리 챔버(150, 152)들은 제 1 및 제 2 식각 챔버(140, 142)들과 제 1 및 제 2 로드락 챔버(110, 112)들 사이에 배치될 수 있다. 구체적으로, 제 1 열처리 챔버(150)는 제 1 식각 챔버(140)와 제 1 로드락 챔버(110) 사이에 위치할 수 있다. 제 2 열처리 챔버(152)는 제 2 식각 챔버(142)와 제 2 로드락 챔버(112) 사이에 위치할 수 있다.The first and second heat treatment chambers 150 and 152 may be disposed between the first and second etching chambers 140 and 142 and the first and second load lock chambers 110 and 112 . Specifically, the first heat treatment chamber 150 may be located between the first etching chamber 140 and the first load lock chamber 110 . The second heat treatment chamber 152 may be located between the second etch chamber 142 and the second load lock chamber 112 .

제 1 및 제 2 트랜스퍼 챔버(160, 162)들은 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들, 제 1 및 제 2 로드락 챔버(110, 112)들, 제 1 및 제 2 식각 챔버(140, 142)들 및 제 1 및 제 2 열처리 챔버(150, 152)들로 한정된 공간 내에 배치될 수 있다. The first and second transfer chambers 160 and 162 include the first to fourth process chambers 120, 122, 130 and 132, the first and second load lock chambers 110 and 112, and the first and second process chambers 120, 122, 130 and 132. Two etching chambers 140 and 142 and the first and second heat treatment chambers 150 and 152 may be disposed within a limited space.

구체적으로, 제 1 트랜스퍼 챔버(160)는 제 1 및 제 2 식각 챔버(140, 142)들과 제 1 및 제 2 열처리 챔버(150, 152)들 사이에 위치할 수 있다. 제 1 트랜스퍼 챔버(160)는 제 1 트랜스퍼 로봇(transfer robot)(161)을 포함할 수 있다. 제 1 트랜스퍼 로봇(161)은 반도체 기판을 제 1 및 제 2 로드락 챔버(110, 112), 제 1 및 제 2 식각 챔버(140, 142)들 및 제 1 및 제 2 열처리 챔버(150, 152)들 사이에서 이송시킬 수 있다.Specifically, the first transfer chamber 160 may be located between the first and second etching chambers 140 and 142 and the first and second heat treatment chambers 150 and 152 . The first transfer chamber 160 may include a first transfer robot 161 . The first transfer robot 161 transfers the semiconductor substrate to first and second load lock chambers 110 and 112, first and second etching chambers 140 and 142, and first and second heat treatment chambers 150 and 152. ) can be transferred between them.

제 2 트랜스퍼 챔버(162)는 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들 사이에 위치할 수 있다. 제 2 트랜스퍼 챔버(162)는 제 2 트랜스퍼 로봇(163)을 포함할 수 있다. 제 2 트랜스퍼 로봇(163)은 반도체 기판을 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들 사이에서 이송시킬 수 있다. 또한, 제 1 트랜스퍼 로봇(161)과 제 2 트랜스퍼 로봇(163)은 반도체 기판을 서로 주고 받을 수 있다.The second transfer chamber 162 may be located between the first to fourth process chambers 120 , 122 , 130 , and 132 . The second transfer chamber 162 may include a second transfer robot 163 . The second transfer robot 163 may transfer the semiconductor substrate between the first to fourth process chambers 120 , 122 , 130 , and 132 . In addition, the first transfer robot 161 and the second transfer robot 163 may exchange semiconductor substrates with each other.

제 1 및 제 2 식각 챔버(140, 142)는 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들에서 반도체 기판 상에 금속막을 증착하기 전에, 반도체 기판을 사전에 세정(pre-cleaning)하는 장치일 수 있다. 구체적으로, 제 1 및 제 2 식각 챔버(140, 142)는 반도체 기판 상에 형성된 자연 산화막(native oxide)을 식각하여 제거할 수 있다. 제 1 식각 챔버(140)와 제 2 식각 챔버(140)는 실질적으로 동일한 구조를 가질 수 있다.The first and second etching chambers 140 and 142 pre-clean the semiconductor substrate before depositing the metal film on the semiconductor substrate in the first to fourth process chambers 120, 122, 130, and 132. It can be a cleaning device. Specifically, the first and second etching chambers 140 and 142 may etch and remove a native oxide formed on the semiconductor substrate. The first etch chamber 140 and the second etch chamber 140 may have substantially the same structure.

도 2를 참조하면, 제 1 식각 챔버(140)는 챔버 바디(chamber body)(144), 정전척(electrostatic chuck : ESC)(146), 샤워헤드(showerhead)(148), 온도 컨트롤러(temperature controller)(149) 등을 포함할 수 있다. 반도체 기판은 정전척(146)의 상부면에 안치될 수 있다. 샤워헤드(148)를 통해서 챔버 바디(144) 내로 제공된 소스 가스(source gas)로부터 플라즈마(plasma)가 발생될 수 있다. 플라즈마가 반도체 기판에 적용되어, 반도체 기판 상의 자연 산화막이 제거될 수 있다.Referring to FIG. 2 , the first etching chamber 140 includes a chamber body 144, an electrostatic chuck (ESC) 146, a showerhead 148, and a temperature controller. ) (149) and the like. A semiconductor substrate may be placed on the upper surface of the electrostatic chuck 146 . Plasma may be generated from a source gas supplied into the chamber body 144 through the showerhead 148 . Plasma is applied to the semiconductor substrate so that the native oxide film on the semiconductor substrate can be removed.

특히, 본 실시예에서, 제 1 식각 챔버(140)는 오직 식각 기능만을 가질 수 있다. 따라서, 온도 컨트롤러(149)는 제 1 식각 챔버(140)에 식각 공정 온도로 설정된 제 1 온도를 부여할 수 있다. 제 1 온도는 제 1 내지 제 4 공정 챔버(120, 122, 130, 132)들에 설정된 공정 온도보다 낮을 수 있다. 예를 들어서, 공정 온도가 100°C이면, 제 1 온도는 대략 40°C일 수 있다. 온도 컨트롤러(149)는 제 1 온도를 제 1 식각 챔버(140)에 계속적으로 부여할 수 있다. 따라서, 제 1 식각 챔버(140)는 제 1 온도를 계속 가질 수 있다. 즉, 제 1 식각 챔버(140)의 제 1 온도는 거의 변경되지 않을 수 있다.In particular, in this embodiment, the first etching chamber 140 may have only an etching function. Accordingly, the temperature controller 149 may apply a first temperature set as an etching process temperature to the first etching chamber 140 . The first temperature may be lower than process temperatures set in the first to fourth process chambers 120 , 122 , 130 , and 132 . For example, if the process temperature is 100°C, the first temperature may be approximately 40°C. The temperature controller 149 may continuously apply the first temperature to the first etching chamber 140 . Accordingly, the first etching chamber 140 may continue to have the first temperature. That is, the first temperature of the first etching chamber 140 may hardly change.

제 1 및 제 2 열처리 챔버(150, 152)들은 제 1 및 제 2 식각 챔버(140, 142)와는 별도로 분리될 수 있다. 이러한 제 1 및 제 2 열처리 챔버(150, 152)들은 제 1 및 제 2 식각 챔버(140, 142)들에 의해 자연 산화막이 제거된 반도체 기판을 열처리할 수 있다. 특히, 제 1 및 제 2 열처리 챔버(150, 152)들은 반도체 기판 내의 가스 성분을 제거하는 디가스(degas) 기능과 반응 부산물들을 승화(sublimation)시키는 기능을 동시에 가질 수 있다. 제 1 열처리 챔버(150)와 제 2 열처리 챔버(152)는 실질적으로 동일한 구조를 가질 수 있다.The first and second heat treatment chambers 150 and 152 may be separately separated from the first and second etching chambers 140 and 142 . The first and second heat treatment chambers 150 and 152 may heat-treat the semiconductor substrate from which the natural oxide film is removed by the first and second etching chambers 140 and 142 . In particular, the first and second heat treatment chambers 150 and 152 may simultaneously have a degas function of removing gas components from the semiconductor substrate and a function of sublimating reaction by-products. The first heat treatment chamber 150 and the second heat treatment chamber 152 may have substantially the same structure.

도 3을 참조하면, 제 1 열처리 챔버(150)는 챔버 바디(154), 히터(heater)(156), 진공 펌프(vacuum pump)(158), 온도 컨트롤러(159)를 포함할 수 있다. 반도체 기판은 히터(156)의 상부면에 안치될 수 있다. 히터(156)는 반도체 기판을 가열하여, 반도체 기판을 열처리할 수 있다. 진공 펌프(158)는 챔버 바디(154)로 진공을 부여하여, 반응 부산물들을 챔버 바디(154)로부터 배출시킬 수 있다.Referring to FIG. 3 , the first heat treatment chamber 150 may include a chamber body 154 , a heater 156 , a vacuum pump 158 , and a temperature controller 159 . A semiconductor substrate may be placed on an upper surface of the heater 156 . The heater 156 may heat the semiconductor substrate to heat the semiconductor substrate. The vacuum pump 158 may apply a vacuum to the chamber body 154 to discharge reaction by-products from the chamber body 154 .

본 실시예에서, 온도 컨트롤러(159)는 제 1 열처리 챔버(150)에 제 2 온도를 부여할 수 있다. 제 2 온도는 제 1 온도보다 높을 수 있다. 예를 들어서, 공정 온도가 100°C이면, 제 2 온도는 대략 100°C 이상일 수 있다. 온도 컨트롤러(159)는 제 2 온도를 제 1 열처리 챔버(150)에 계속적으로 부여할 수 있다. 따라서, 제 1 열처리 챔버(150)는 제 2 온도를 계속 가질 수 있다. 즉, 제 1 열처리 챔버(150)의 제 2 온도는 거의 변경되지 않을 수 있다.In this embodiment, the temperature controller 159 may apply a second temperature to the first heat treatment chamber 150 . The second temperature may be higher than the first temperature. For example, if the process temperature is 100°C, the second temperature may be approximately 100°C or higher. The temperature controller 159 may continuously apply the second temperature to the first heat treatment chamber 150 . Accordingly, the first heat treatment chamber 150 may continue to have the second temperature. That is, the second temperature of the first heat treatment chamber 150 may hardly change.

이와 같이, 공정 온도들이 서로 다른 제 1 및 제 2 식각 챔버(140, 142)들과 제 1 및 제 2 열처리 챔버(150, 152)들이 서로 분리되어 있으므로, 열처리 공정을 위해서 온도의 상승 및 하강 시간이 필요하지 않게 된다.As such, since the first and second etching chambers 140 and 142 and the first and second heat treatment chambers 150 and 152 having different process temperatures are separated from each other, the temperature rise and fall times for the heat treatment process this won't be needed.

도 4는 도 1에 도시된 시스템을 이용해서 기판을 처리하는 방법을 순차적으로 나타낸 흐름도이다.FIG. 4 is a flowchart sequentially illustrating a method of processing a substrate using the system shown in FIG. 1 .

도 1 및 도 4를 참조하면, 단계 ST200에서, 제 1 트랜스퍼 로봇(161)이 제 1 로드락 챔버(110) 내의 반도체 기판을 제 1 식각 챔버(140)로 반입시킬 수 있다.Referring to FIGS. 1 and 4 , in step ST200 , the first transfer robot 161 may transfer the semiconductor substrate in the first load lock chamber 110 into the first etching chamber 140 .

단계 ST202에서, 제 1 식각 챔버(140) 내의 반도체 기판에 대해서 식각 공정이 수행되어, 반도체 기판 상의 자연 산화막이 제거될 수 있다. 본 실시예에서, 제 1 온도가 제 1 식각 챔버(140) 내에 부여될 수 있다. 즉, 식각 공정은 제 1 온도 하에서 수행될 수 있다.In step ST202, an etching process is performed on the semiconductor substrate in the first etching chamber 140, so that the native oxide layer on the semiconductor substrate can be removed. In this embodiment, a first temperature may be applied to the first etching chamber 140 . That is, the etching process may be performed at the first temperature.

단계 ST204에서, 식각 공정이 완료되면, 제 1 트랜스퍼 로봇(161)이 반도체 기판을 제 1 식각 챔버(140)로부터 반출시킬 수 있다. 이어서, 제 1 트랜스퍼 로봇(161)이 반도체 기판을 제 1 열처리 챔버(150)로 반입시킬 수 있다.In step ST204 , when the etching process is completed, the first transfer robot 161 may transfer the semiconductor substrate from the first etching chamber 140 . Subsequently, the first transfer robot 161 may transfer the semiconductor substrate into the first heat treatment chamber 150 .

단계 ST206에서, 제 1 열처리 챔버(150)가 반도체 기판을 열처리할 수 있다. 즉, 제 1 열처리 챔버(150) 내의 반도체 기판에 대해서 디가스 공정과 승화 공정이 수행될 수 있다. 본 실시예에서, 제 2 온도가 제 1 열처리 챔버(150)에 부여될 수 있다. 즉, 열처리 공정은 제 2 온도 하에서 수행될 수 있다. 특히, 제 1 식각 챔버(140)와 제 1 열처리 챔버(150)가 분리되어 있으므로, 열처리 공정을 위해서 온도를 상승시키는 시간이 요구되지 않을 수 있다.In step ST206, the first heat treatment chamber 150 may heat the semiconductor substrate. That is, a degas process and a sublimation process may be performed on the semiconductor substrate in the first heat treatment chamber 150 . In this embodiment, the second temperature may be applied to the first heat treatment chamber 150 . That is, the heat treatment process may be performed at the second temperature. In particular, since the first etching chamber 140 and the first heat treatment chamber 150 are separated, time for increasing the temperature may not be required for the heat treatment process.

단계 ST208에서, 열처리 공정이 완료되면, 제 1 트랜스퍼 로봇(161)이 반도체 기판을 제 1 열처리 챔버(150)로부터 반출시킬 수 있다. 이어서, 제 1 트랜스퍼 로봇(161)이 반도체 기판을 제 2 트랜스퍼 로봇(163)으로 전달할 수 있다. 제 2 트랜스퍼 로봇(163)은 반도체 기판을 제 1 및 제 3 공정 챔버(120, 130)들로 반입시킬 수 있다. 본 실시예에서, 열처리 공정 이후, 온도를 하강시키는 온도도 요구되지 않을 수 있다.In step ST208, when the heat treatment process is completed, the first transfer robot 161 may transfer the semiconductor substrate from the first heat treatment chamber 150. Subsequently, the first transfer robot 161 may transfer the semiconductor substrate to the second transfer robot 163 . The second transfer robot 163 may carry the semiconductor substrate into the first and third process chambers 120 and 130 . In this embodiment, after the heat treatment process, the temperature to lower the temperature may not be required.

단계 ST210에서, 제 1 및 제 3 공정 챔버(120, 130)들이 반도체 기판 상에 금속막을 순차적으로 증착할 수 있다.In step ST210, the first and third process chambers 120 and 130 may sequentially deposit a metal film on the semiconductor substrate.

금속막 증착이 완료되면, 제 2 트랜스퍼 로봇(163)이 반도체 기판을 제 1 및 제 3 공정 챔버(120, 130)들로부터 반출시킬 수 있다. 제 2 트랜스퍼 로봇(163)은 반도체 기판을 제 1 트랜스퍼 로봇(161)으로 전달할 수 있다. 제 1 트랜스퍼 로봇(161)은 반도체 기판을 제 1 로드락 챔버(110)로 반출시킬 수 있다.When the metal film deposition is completed, the second transfer robot 163 may transfer the semiconductor substrate from the first and third process chambers 120 and 130 . The second transfer robot 163 may transfer the semiconductor substrate to the first transfer robot 161 . The first transfer robot 161 may transfer the semiconductor substrate to the first load lock chamber 110 .

상기된 본 실시예에 따르면, 식각 챔버와 열처리 챔버가 별도로 분리되어 있으므로, 식각 공정과 열처리 공정을 위한 온도 조정이 필요하지 않게 된다. 따라서, 기판 처리 시간이 대폭 단축되어, 반도체 장치의 생산성이 크게 향상될 수 있다.According to the present embodiment described above, since the etching chamber and the heat treatment chamber are separately separated, temperature control for the etching process and the heat treatment process is not required. Therefore, the substrate processing time can be greatly reduced, and the productivity of the semiconductor device can be greatly improved.

상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although it has been described with reference to the preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention within the scope not departing from the spirit of the present invention described in the claims below. You will understand that it can be done.

110 ; 제 1 로드락 챔버 112 ; 제 2 로드락 챔버
120 ; 제 1 공정 챔버 122 ; 제 2 공정 챔버
130 ; 제 3 공정 챔버 132 ; 제 4 공정 챔버
140 ; 제 1 식각 챔버 142 ; 제 2 식각 챔버
144 ; 챔버 바디 146 ; 정전척
148 ; 샤워헤드 149 ; 온도 컨트롤러
150 ; 제 1 열처리 챔버 152 ; 제 2 열처리 챔버
154 ; 챔버 바디 156 ; 히터
158 ; 진공 펌프 159 ; 온도 컨트롤러
160 ; 제 1 트랜스퍼 챔버 161 ; 제 1 트랜스퍼 로봇
162 ; 제 2 트랜스퍼 챔버 163 ; 제 2 트랜스퍼 로봇110; First load lock chamber 112; 2nd load lock chamber
120; first process chamber 122 ; Second process chamber
130; third process chamber 132 ; 4th process chamber
140; First etch chamber 142 ; Second etch chamber
144; Chamber body 146; electrostatic chuck
148; shower head 149; temperature controller
150; 1st heat treatment chamber 152; Second heat treatment chamber
154; chamber body 156; heater
158; vacuum pump 159; temperature controller
160; 1st transfer chamber 161; 1st transfer robot
162; 2nd transfer chamber 163; 2nd transfer robot

Claims (10)

반도체 기판을 처리하는 적어도 하나의 공정 챔버(120, 122, 130, 132);
상기 공정 챔버(120, 122, 130, 132)에 상기 반도체 기판을 반입 및 반출하기 위한 적어도 하나의 로드락 챔버(110, 112);
상기 공정 챔버(120, 122, 130, 132)와 상기 로드락 챔버(110, 112) 사이에 배치되어 상기 반도체 기판을 이송하는 트랜스퍼 챔버(160, 162);
상기 공정 챔버(120, 122, 130, 132)로 반입되기 전에 상기 반도체 기판을 식각하는 식각 챔버(140, 142); 및
상기 식각 챔버에서 식각된 상기 반도체 기판을 열처리하는 열처리 챔버(150, 152)를 포함하는 기판 처리 시스템.at least one process chamber (120, 122, 130, 132) for processing a semiconductor substrate;
at least one load lock chamber (110, 112) for loading and unloading the semiconductor substrate from the process chamber (120, 122, 130, and 132);
transfer chambers 160 and 162 disposed between the process chambers 120, 122, 130 and 132 and the load lock chambers 110 and 112 to transfer the semiconductor substrate;
etching chambers 140 and 142 for etching the semiconductor substrate before being transported into the process chambers 120, 122, 130 and 132; and
A substrate processing system including heat treatment chambers 150 and 152 for heat treating the semiconductor substrate etched in the etching chamber. 제 1 항에 있어서, 상기 식각 챔버는 제 1 온도를 갖고, 상기 열처리 챔버는 상기 제 1 온도보다 높은 제 2 온도를 갖는 기판 처리 시스템.The substrate processing system of claim 1 , wherein the etching chamber has a first temperature, and the heat treatment chamber has a second temperature higher than the first temperature. 제 1 항에 있어서, 상기 식각 챔버는 상기 반도체 기판 상에 형성된 자연 산화막을 식각하는 기판 처리 시스템.The substrate processing system of claim 1 , wherein the etching chamber etches a natural oxide film formed on the semiconductor substrate. 제 1 항에 있어서, 상기 열처리 챔버는 상기 반도체 기판을 열처리하여 반응 부산물들을 승화시키는 기판 처리 시스템.The substrate processing system of claim 1 , wherein the heat treatment chamber heat-treats the semiconductor substrate to sublime reaction by-products. 제 1 항에 있어서, 상기 공정 챔버들은 상기 반도체 기판 상에 금속막을 증착하는 기판 처리 시스템.The substrate processing system of claim 1 , wherein the process chambers deposit a metal film on the semiconductor substrate. 반도체 기판을 식각 챔버(140, 142)에서 식각하고;
상기 반도체 기판을 열처리 챔버(150, 152)로 반입하여 상기 반도체 기판을 열처리하고; 그리고
상기 반도체 기판을 공정 챔버(120, 122, 130, 132)들에 반입하여 상기 반도체 기판을 처리하는 것을 포함하는 기판 처리 방법.etching the semiconductor substrate in the etching chambers 140 and 142;
carrying the semiconductor substrate into heat treatment chambers 150 and 152 to heat the semiconductor substrate; and
The substrate processing method comprising carrying the semiconductor substrate into process chambers (120, 122, 130, 132) to process the semiconductor substrate. 제 6 항에 있어서, 상기 반도체 기판을 식각하는 것은 제 1 온도에서 수행하고, 상기 반도체 기판을 열처리하는 것은 상기 제 1 온도보다 높은 제 2 온도에서 수행하는 기판 처리 방법.The method of claim 6 , wherein the etching of the semiconductor substrate is performed at a first temperature, and the heat treatment of the semiconductor substrate is performed at a second temperature higher than the first temperature. 제 6 항에 있어서, 상기 반도체 기판을 식각하는 것은 상기 반도체 기판 상에 형성된 자연 산화막을 식각하는 것을 포함하는 기판 처리 방법.7. The method of claim 6, wherein etching the semiconductor substrate comprises etching a natural oxide film formed on the semiconductor substrate. 제 6 항에 있어서, 상기 반도체 기판을 열처리하는 것은 상기 반도체 기판을 열처리하여 반응 부산물들을 승화시키는 기판 처리 방법.7. The method of claim 6, wherein heat treating the semiconductor substrate heat-treats the semiconductor substrate to sublime reaction by-products. 제 6 항에 있어서, 상기 반도체 기판을 처리하는 것은 상기 반도체 기판 상에 금속막을 증착하는 것을 포함하는 기판 처리 방법.

7. The method of claim 6, wherein processing the semiconductor substrate includes depositing a metal film on the semiconductor substrate.
KR1020210179338A 2021-12-15 2021-12-15 System and method of processing a substrate KR20230090503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210179338A KR20230090503A (en) 2021-12-15 2021-12-15 System and method of processing a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210179338A KR20230090503A (en) 2021-12-15 2021-12-15 System and method of processing a substrate

Publications (1)

Publication Number Publication Date
KR20230090503A true KR20230090503A (en) 2023-06-22

Family

ID=86989294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210179338A KR20230090503A (en) 2021-12-15 2021-12-15 System and method of processing a substrate

Country Status (1)

Country Link
KR (1) KR20230090503A (en)

Similar Documents

Publication Publication Date Title
KR100447284B1 (en) Method of cleaning chemical vapor deposition chamber
US10109464B2 (en) Minimization of ring erosion during plasma processes
US11842888B2 (en) Removing metal contamination from surfaces of a processing chamber
US7740768B1 (en) Simultaneous front side ash and backside clean
JP2016105462A (en) Buffer station for thermal control of semiconductor substrates transferred therethrough, and method of transferring semiconductor substrates
US10734243B2 (en) Etching method and substrate processing system
US11538706B2 (en) System and method for aligning a mask with a substrate
CN112219269A (en) System and method for machining a workpiece
US10535513B2 (en) Apparatus and methods for backside passivation
TW201742134A (en) Substrate treatment method
JP6338989B2 (en) Substrate transfer method
TW201921501A (en) Method of removing silicon oxide film
KR20230090503A (en) System and method of processing a substrate
KR20210015710A (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
KR20210050614A (en) Apparatus for processing substrate
US20220051921A1 (en) Method for mask and substrate alignment
CN117425951A (en) Chamber process for backside particle reduction
KR20020081730A (en) Semiconductor production device for removing hume
US9922841B2 (en) Plasma processing method
US11637004B2 (en) Alignment module with a cleaning chamber
JP2007073628A (en) Method and device for manufacturing semiconductor
JP7175151B2 (en) Conveying method
KR20030093790A (en) Metal process system for manufacturing semiconductor device
WO2024030382A1 (en) Reducing thermal bow shift
KR20100036848A (en) Cleaning method of chamber for depositing al-containing metalnitride film