KR20230089557A - Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method - Google Patents

Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method Download PDF

Info

Publication number
KR20230089557A
KR20230089557A KR1020220173055A KR20220173055A KR20230089557A KR 20230089557 A KR20230089557 A KR 20230089557A KR 1020220173055 A KR1020220173055 A KR 1020220173055A KR 20220173055 A KR20220173055 A KR 20220173055A KR 20230089557 A KR20230089557 A KR 20230089557A
Authority
KR
South Korea
Prior art keywords
micro device
magnetic tape
metal line
shielding film
device package
Prior art date
Application number
KR1020220173055A
Other languages
Korean (ko)
Inventor
박상용
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Publication of KR20230089557A publication Critical patent/KR20230089557A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Abstract

본 발명의 기술적 사상은, 절연층, 및 상기 절연층 내에 배치되는 금속선 패턴을 포함하는 금속선 구조; 상기 금속선 구조의 상면 상에 실장되고, 활성면 및 상기 활성면에 반대되는 비활성면을 갖는 마이크로 소자 몸체 및 상기 활성면 상에 형성된 소자층을 포함하는 마이크로 소자 구조; 및 상기 마이크로 소자 구조의 상면 및 측면을 덮고, 상기 금속선 구조의 측면의 적어도 일부를 둘러싸는 차폐막;을 포함하고, 상기 금속선 구조의 측면은 상기 차폐막에 의해 일부가 노출되며, 상기 노출되는 측면의 수직 방향에 따른 두께는 균일한 것을 특징으로 하는 마이크로 소자 패키지를 제공한다.The technical idea of the present invention is a metal wire structure including an insulating layer and a metal wire pattern disposed in the insulating layer; a micro device structure mounted on an upper surface of the metal wire structure and including a micro device body having an active surface and an inactive surface opposite to the active surface, and a device layer formed on the active surface; and a shielding film covering the top and side surfaces of the micro device structure and surrounding at least a portion of the side surface of the metal line structure, wherein a portion of the side surface of the metal wire structure is exposed by the shielding film, and the exposed side surface is vertical It provides a micro device package characterized in that the thickness along the direction is uniform.

Figure P1020220173055
Figure P1020220173055

Description

마이크로 소자 패키지, 마이크로 소자 패키지 제조 장치, 및 마이크로 소자 패키지 제조 방법{Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method}Micro device package, micro device package manufacturing apparatus, and micro device package manufacturing method {Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method}

본 발명은 마이크로 소자 패키지, 마이크로 소자 패키지 제조 장치, 및 마이크로 소자 패키지 제조 방법에 관한 것으로서, 보다 구체적으로는, EMI 차폐막이 정밀하게 형성되는 마이크로 소자 패키지 및 마이크로 소자 패키지 제조 방법에 관한 것이다.The present invention relates to a micro device package, a micro device package manufacturing apparatus, and a micro device package manufacturing method, and more particularly, to a micro device package in which an EMI shielding film is precisely formed and a micro device package manufacturing method.

최근 마이크로 소자 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 개수는 증가함에 따라 전극 접속부 피치가 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다.In recent micro devices, the chip size is reduced and the number of input/output terminals is increased due to miniaturization of process technology and diversification of functions, and the pitch of electrode connection parts is gradually refined. A system-level packaging technology that integrates into a package is emerging.

하지만 시스템 레벨 패키징 기술은 전자 부품의 동작 속도가 빨라지고 다양한 기능이 덧붙여지면서 부품 간 전자파 간섭현상(Electro Magnetic Interference; EMI)이 발생될 수 있으며, 이를 개선하기 위한 별도의 공정이 필요하다.However, system-level packaging technology can cause electromagnetic interference (EMI) between parts as the operating speed of electronic parts increases and various functions are added, and a separate process is required to improve this.

본 발명의 기술적 사상이 해결하려는 과제는, 균일하게 형성된 차폐막을 제공하는 마이크로 소자 패키지, 마이크로 소자 패키지 제조 장치, 및 마이크로 소자 패키지 제조 방법을 제공하는 것이다. An object to be solved by the technical idea of the present invention is to provide a micro device package, a micro device package manufacturing apparatus, and a micro device package manufacturing method that provide a uniformly formed shielding film.

또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다.In addition, the problem to be solved by the technical spirit of the present invention is not limited to the above-mentioned problems, and other problems can be clearly understood by those skilled in the art from the description below.

본 발명은 기술적 과제를 이루기 위하여, 다음과 같은 마이크로 소자 패키지, 마이크로 소자 패키지 제조 장치, 및 마이크로 소자 패키지 제조 방법을 제공한다. 본 발명에 따른 마이크로 소자 패키지는, 절연층, 및 상기 절연층 내에 배치되는 금속선 패턴을 포함하는 금속선 구조; 상기 금속선 구조의 상면 상에 실장되고, 활성면 및 상기 활성면에 반대되는 비활성면을 갖는 마이크로 소자 몸체 및 상기 활성면 상에 형성된 소자층을 포함하는 마이크로 소자 구조; 및 상기 마이크로 소자 구조의 상면 및 측면을 덮고, 상기 금속선 구조의 측면의 적어도 일부를 둘러싸는 차폐막;을 포함하고, 상기 금속선 구조의 측면은 상기 차폐막에 의해 일부가 노출되며, 상기 노출되는 측면의 수직 방향에 따른 두께는 균일한 것을 특징으로 한다.In order to achieve the technical problem, the present invention provides the following micro device package, a micro device package manufacturing apparatus, and a micro device package manufacturing method. A micro device package according to the present invention includes a metal line structure including an insulating layer and a metal line pattern disposed in the insulating layer; a micro device structure mounted on an upper surface of the metal wire structure and including a micro device body having an active surface and an inactive surface opposite to the active surface, and a device layer formed on the active surface; and a shielding film covering the top and side surfaces of the micro device structure and surrounding at least a portion of the side surface of the metal line structure, wherein a portion of the side surface of the metal wire structure is exposed by the shielding film, and the exposed side surface is vertical It is characterized in that the thickness along the direction is uniform.

예시적인 실시예에 따르면, 상기 재버선 구조의 측면에서 상기 차폐막에 의해 노출되는 부분의 수직 방향에 따른 두께는 10μm를 초과하지 않는 것을 특징으로 한다.According to an exemplary embodiment, the thickness along the vertical direction of the portion exposed by the shielding film on the side of the jaboseon structure is characterized in that it does not exceed 10 μm.

예시적인 실시예에 따르면, 상기 금속선 구조는 상기 금속선 패턴과 전기적으로 연결되고, 상기 절연층으로부터 하부로 노출된 미돌출 접속부를 더 포함하고, 상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 한다.According to an exemplary embodiment, the metal line structure further includes a non-protruding connection portion electrically connected to the metal line pattern and exposed to a lower portion from the insulating layer, and a level of a lower surface of the non-protruding connection portion in a vertical direction is the metal line Characterized in that it is higher than the level along the vertical direction of the lower surface of the structure.

예시적인 실시예에 따르면, 상기 마이크로 소자 구조는은 상기 소자층이 상기 금속선 구조를 향하도록 상기 금속선 구조 상에 실장되는 것을 특징으로 한다.According to an exemplary embodiment, the micro device structure may be mounted on the metal line structure such that the device layer faces the metal line structure.

본 발명은 기술적 과제를 이루기 위하여, 다음과 같은 마이크로 소자 패키지 제조 장치를 제공한다.In order to achieve the technical problem, the present invention provides a micro device package manufacturing apparatus as follows.

본 발명에 따른 마이크로 소자 패키지 제조 장치는, 도넛 형상을 갖는 링 프레임; 상기 링 프레임 상에 배치된 자성 테이프; 상기 자성 테이프의 하면 상에 배치된 마그네틱 척; 상기 자성 테이프의 상면 상에 부착된 금속선 구조; 상기 금속선 구조 상에 실장되는 마이크로 소자 구조; 및 상기 금속선 구조 및 상기 마이크로 소자 구조를을 덮는 차폐막;을 포함하고, 상기 차폐막은 상기 자성 테이프의 상면으로부터 수직 방향으로 일정 간격 이격되어 형성되는 것을 특징으로 한다.An apparatus for manufacturing a micro device package according to the present invention includes a ring frame having a donut shape; a magnetic tape disposed on the ring frame; a magnetic chuck disposed on a lower surface of the magnetic tape; a metal wire structure attached to an upper surface of the magnetic tape; a micro device structure mounted on the metal line structure; and a shielding film covering the metal wire structure and the micro device structure, wherein the shielding film is formed at a predetermined distance from the upper surface of the magnetic tape in a vertical direction.

예시적인 실시예에 따르면, 상기 자성 테이프는 상기 자성 테이프와 상기 마그네틱 척 사이의 자기력에 의해 균일하게 펴지는 것을 특징으로 한다.According to an exemplary embodiment, the magnetic tape is uniformly stretched by a magnetic force between the magnetic tape and the magnetic chuck.

예시적인 실시예에 따르면, 상기 금속선 구조는 상기 금속선 패턴과 전기적으로 연결되고, 상기 절연층으로부터 하부로 노출된 미돌출 접속부를 더 포함하고, 상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 한다.According to an exemplary embodiment, the metal line structure further includes a non-protruding connection portion electrically connected to the metal line pattern and exposed to a lower portion from the insulating layer, and a level of a lower surface of the non-protruding connection portion in a vertical direction is the metal line Characterized in that it is higher than the level along the vertical direction of the lower surface of the structure.

예시적인 실시예에 따르면, 상기 금속선 구조의 측면을 감싸는 차폐막의 최하단이 상기 자성 테이프의 상면으로부터 이격된 거리는 10μm를 초과하지 않는 것을 특징으로 한다.According to an exemplary embodiment, the distance at which the lowermost end of the shielding film surrounding the side surface of the metal line structure is separated from the upper surface of the magnetic tape does not exceed 10 μm.

예시적인 실시예에 따르면, 상기 마이크로 소자 구조는은 상기 소자층이 상기 금속선 구조를 향하도록 상기 금속선 구조 상에 실장되고, 상기 금속선 구조는 절연층, 상기 절연층 내에 배치되는 금속선 패턴, 및 상기 금속선 패턴과 전기적으로 연결되는 미돌출 접속부를 포함하며, 상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 한다.According to an exemplary embodiment, the micro device structure is mounted on the metal line structure such that the device layer faces the metal line structure, and the metal line structure includes an insulating layer, a metal line pattern disposed in the insulating layer, and the metal line. It includes a non-protruding connection part electrically connected to the pattern, and a level along the vertical direction of the lower surface of the non-protrusion connection part is higher than a level along the vertical direction of the lower surface of the metal wire structure.

본 발명은 기술적 과제를 이루기 위하여, 다음과 같은 마이크로 소자 패키지 제조 방법을 제공한다.In order to achieve the technical problem, the present invention provides a method for manufacturing a micro device package as follows.

본 발명에 따른 마이크로 소자 패키지 제조 방법은, 웨이퍼를 다이싱하는 단계; 링 프레임 상에 자성 테이프를 배치하는 단계; 다이싱된 복수의 마이크로 소자 구조들을 상기 자성 테이프의 상면 상에 부착하는 단계; 마그네틱 척을 상기 자성 테이프의 하면 상에 제공하는 단계; 상기 마이크로 소자 구조들 상에 차폐막을 형성하는 단계; 및 차폐막이 형성된 상기 마이크로 소자 구조들을 상기 자성 테이프로부터 분리하는 단계를 포함하는 것을 특징으로 한다.A method for manufacturing a micro device package according to the present invention includes dicing a wafer; placing a magnetic tape on the ring frame; attaching a plurality of diced micro device structures on an upper surface of the magnetic tape; providing a magnetic chuck on the lower surface of the magnetic tape; forming a shielding film on the micro device structures; and separating the micro device structures on which the shielding films are formed from the magnetic tape.

예시적인 실시예에 따르면, 상기 마그네틱 척을 상기 자성 테이프의 하면 상에 제공하는 단계에서 상기 자성 테이프는 상기 자성 테이프와 상기 마그네틱 척 사이에 발생하는 자기력에 의해 균일하게 펴지는 것을 특징으로 한다.According to an exemplary embodiment, in the step of providing the magnetic chuck on the lower surface of the magnetic tape, the magnetic tape is uniformly stretched by a magnetic force generated between the magnetic tape and the magnetic chuck.

예시적인 실시예에 따르면, 상기 차폐막이 형성된 상기 마이크로 소자 구조들을 상기 자성 테이프로부터 분리하는 단계에서, 상기 마이크로 소자 구조들 각각은, 상기 차폐막에 의해 노출되는 금속선 구조의 측면의 수직 방향 두께가 10μm를 초과하지 않는 것을 특징으로 한다.According to an exemplary embodiment, in the step of separating the micro device structures on which the shielding film is formed from the magnetic tape, each of the micro device structures has a thickness of 10 μm in a vertical direction of a side surface of the metal line structure exposed by the shielding film. characterized in that it does not exceed

본 발명의 기술적 사상에 의한 마이크로 소자 패키지, 마이크로 소자 패키지 제조 장치, 및 마이크로 소자 패키지 제조 방법은, 차폐막이 균일하게 형성되는 마이크로 소자 패키지를 제공할 수 있다. 이에 따라, 궁극적으로 마이크로 소자의 수율이 향상될 수 있다.A microdevice package, a microdevice package manufacturing apparatus, and a microdevice package manufacturing method according to the technical idea of the present invention can provide a microdevice package in which a shielding film is uniformly formed. Accordingly, the yield of the micro device may ultimately be improved.

도 1은 예시적인 실시예들에 따른 마이크로 소자 패키지를 개략적으로 나타내는 개략도이다.
도 2는 도 1의 AA 부분을 확대한 확대도이다.
도 3은 예시적인 실시예들에 따른 마이크로 소자 패키지 제조 장치를 개략적으로 나타내는 개략도이다.
도 4는 예시적인 실시예들에 따른 마이크로 소자 패키지 제조 방법을 설명하기 위한 흐름도이다.
도 5 내지 도 12는 도 1의 마이크로 소자 패키지가 제조되는 방법을 설명하기 위하여 도시한 도면들이다.
1 is a schematic diagram schematically illustrating a micro device package according to example embodiments.
FIG. 2 is an enlarged view of portion AA of FIG. 1 .
3 is a schematic diagram schematically illustrating an apparatus for manufacturing a micro device package according to example embodiments.
4 is a flowchart illustrating a method of manufacturing a micro device package according to example embodiments.
5 to 12 are drawings for explaining a method of manufacturing the micro device package of FIG. 1 .

이하, 첨부도면을 참조하여 본 개시의 예시적인 실시예들을 상세히 설명하기로 한다. 그러나, 본 개시의 예시적인 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 개시의 예시적인 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 개시의 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 개시의 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.Hereinafter, exemplary embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. However, exemplary embodiments of the present disclosure may be modified in many different forms, and the scope of the present disclosure should not be construed as being limited due to the embodiments described below. Exemplary embodiments of the present disclosure are preferably interpreted as being provided to more completely explain the concept of the present disclosure to those with average knowledge in the art. The same sign means the same element throughout. Further, various elements and areas in the drawings are schematically drawn. Accordingly, the concepts of the present disclosure are not limited by the relative sizes or spacings drawn in the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 반대로 제2 구성 요소는 제1 구성 요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and conversely, a second element may be termed a first element, without departing from the scope of the present disclosure.

본 개시에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 개시의 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present disclosure are used only to describe specific embodiments, and are not intended to limit the concept of the present disclosure. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the expression "comprises" or "has" is intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features or It should be understood that the presence or addition of a number, operation, component, part, or combination thereof is not precluded.

달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 개시의 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.Unless defined otherwise, all terms used herein, including technical terms and scientific terms, have the same meaning as commonly understood by those of ordinary skill in the art to which the concepts of the present disclosure belong. In addition, commonly used terms as defined in the dictionary should be interpreted as having a meaning consistent with what they mean in the context of the technology to which they relate, and in an overly formal sense unless explicitly defined herein. It will be understood that it should not be interpreted.

도 1은 예시적인 실시예들에 따른 마이크로 소자 패키지를 개략적으로 나타내는 개략도이다. 도 2는 도 1의 AA 부분을 확대한 확대도이다.1 is a schematic diagram schematically illustrating a micro device package according to example embodiments. FIG. 2 is an enlarged view of portion AA of FIG. 1 .

도 1, 및 도 2를 참조하면, 마이크로 소자 패키지(10)는 금속선 구조(200), 마이크로 소자 구조(100), 및 차폐막(500)을 포함할 수 있다. 금속선 구조(200)은 마이크로 소자 구조(100)의 하부에 배치되고, 마이크로 소자 구조(100)과 외부 연결 단자를 전기적으로 연결시킬 수 있다. 금속선 구조(200)은 절연층(210), 및 절연층(210) 내에 형성된 금속선 패턴(230)을 포함할 수 있다. Referring to FIGS. 1 and 2 , a micro device package 10 may include a metal line structure 200 , a micro device structure 100 , and a shielding film 500 . The metal line structure 200 may be disposed under the micro device structure 100 and electrically connect the micro device structure 100 to an external connection terminal. The metal line structure 200 may include an insulating layer 210 and a metal line pattern 230 formed in the insulating layer 210 .

절연층(210)은 일 방향으로 적층된 복수의 절연층들을 포함할 수 있으며, 금속선 패턴(230)은 상기 적층된 절연층들 내에 형성된 복수의 패턴들을 포함할 수 있다.The insulating layer 210 may include a plurality of insulating layers stacked in one direction, and the metal line pattern 230 may include a plurality of patterns formed in the stacked insulating layers.

이하 도면들에서, 복수의 절연층들이 적층되는 방향은 Z축 방향으로 이해될 수 있으며, X축 방향 및 Y축 방향은 상기 Z축 방향을 법선 벡터로 갖는 평면에서 서로 수직한 방향으로 이해될 수 있다. 즉 X축 방향 및 Y축 방향은 금속선 구조(200)의 상면 또는 하면의 표면에 평행한 방향을 나타내며, X축 방향 및 Y축 방향은 서로 수직한 방향일 수 있다. Z축 방향은 금속선 구조(200)의 상면 또는 하면의 표면에 수직한 방향, 다시 말해, X-Y 평면에 수직한 방향을 나타낼 수 있다. 또한, 이하 도면들에서 제1 수평 방향, 제2 수평 방향, 및 수직 방향은 다음과 같이 이해될 수 있다. 제1 수평 방향은 X축 방향으로 이해될 수 있고, 제2 수평 방향은 Y축 방향으로 이해될 수 있으며, 수직 방향은 Z축 방향으로 이해될 수 있다.In the following drawings, a direction in which a plurality of insulating layers are stacked may be understood as a Z-axis direction, and an X-axis direction and a Y-axis direction may be understood as directions perpendicular to each other in a plane having the Z-axis direction as a normal vector. there is. That is, the X-axis direction and the Y-axis direction indicate directions parallel to the upper or lower surface of the metal wire structure 200, and the X-axis direction and the Y-axis direction may be directions perpendicular to each other. The Z-axis direction may represent a direction perpendicular to the top or bottom surface of the metal wire structure 200, that is, a direction perpendicular to the X-Y plane. Also, in the following drawings, the first horizontal direction, the second horizontal direction, and the vertical direction may be understood as follows. A first horizontal direction may be understood as an X-axis direction, a second horizontal direction may be understood as a Y-axis direction, and a vertical direction may be understood as a Z-axis direction.

금속선 구조(200)은 수직 방향(Z)으로 적층된 절연층들(210) 내에 형성된 금속선 패턴(230)을 통해 마이크로 소자 구조(100)과 외부 연결 단자를 전기적으로 연결할 수 있다. 금속선 패턴(230)은 절연층(210) 내에 제공될 수 있으며, 금속선 구조(200)의 상면으로부터 하면까지 금속선 구조(200)을 관통하도록 형성되어 전기적 연결 통로의 역할을 수행할 수 있다. The metal line structure 200 may electrically connect the micro device structure 100 and external connection terminals through the metal line pattern 230 formed in the insulating layers 210 stacked in the vertical direction (Z). The metal line pattern 230 may be provided in the insulating layer 210 and may be formed to penetrate the metal line structure 200 from the upper surface to the lower surface of the metal wire structure 200 to serve as an electrical connection passage.

금속선 패턴(230)은 적층된 절연층(210)들 내에서 각각 수평 방향으로 연장되는 재배선 라인 패턴들 및 상기 재배선 라인 패턴들을 전기적으로 연결시키는 금속 비아 패턴들을 포함할 수 있다. 상기 재금속 비아 패턴들은 절연층(210)을 수직 방향(Z)으로 관통하여 수직 방향으로 인접하는 절연층들(210) 내에 각각 제공되는 재배선 라인 패턴들을 전기적으로 연결시킬 수 있다.The metal line patterns 230 may include redistribution line patterns each extending in a horizontal direction within the stacked insulating layers 210 and metal via patterns electrically connecting the redistribution line patterns. The re-metal via patterns may penetrate the insulating layer 210 in the vertical direction (Z) to electrically connect redistribution line patterns respectively provided in the vertically adjacent insulating layers 210 .

일부 실시예들에 있어서, 재금속 비아 패턴들은 하측으로부터 상측으로 수평 폭이 넓어지며 연장되는 테이퍼드(tapered)한 형상을 가질 수 있다. 예를 들면, 복수의 재금속 비아 패턴들은 마이크로 소자 구조(100)에 가까워지면서 수평 폭이 넓어질 수 있다. 일부 실시예들에 있어서, 복수의 재배선 라인 패턴들 중 적어도 일부는 복수의 재금속 비아 패턴 중 일부와 함께 형성되어 일체를 이룰 수 있다.In some embodiments, the re-metal via patterns may have a tapered shape in which a horizontal width is widened and extended from a lower side to an upper side. For example, the horizontal width of the plurality of re-metal via patterns may increase as they approach the micro device structure 100 . In some embodiments, at least some of the plurality of redistribution line patterns may be integrally formed with some of the plurality of redistribution via patterns.

예시적인 실시예들에 따르면, 절연층(210)은, PID(photo imageable dielectric), 또는 감광성 폴리이미드(photosensitive polyimide, PSPI)로부터 형성될 수 있다. 예시적인 실시예들에 따르면, 금속선 패턴(230)은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 금속의 합금일 수 있지만, 이들에 한정되는 것은 아니다. 일부 실시 예에서, 금속선 패턴(230)은 구리, 티타늄, 티타늄 질화물, 또는 티타늄 텅스텐을 포함하는 씨드층 상에 금속 또는 금속의 합금이 적층되어 형성될 수 있다.According to example embodiments, the insulating layer 210 may be formed of photo imageable dielectric (PID) or photosensitive polyimide (PSPI). According to example embodiments, the metal line pattern 230 may include copper (Cu), aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), indium (In), molybdenum (Mo), manganese Metals or metal alloys such as (Mn), Cobalt (Co), Tin (Sn), Nickel (Ni), Magnesium (Mg), Rhenium (Re), Beryllium (Be), Gallium (Ga), Ruthenium (Ru), etc. It may be, but is not limited to these. In some embodiments, the metal line pattern 230 may be formed by depositing a metal or metal alloy on a seed layer including copper, titanium, titanium nitride, or titanium tungsten.

미돌출 접속부(250)는 금속선 구조(200)의 하면에 형성될 수 있다. 미돌출 접속부(250)는 금속선 패턴들(230) 중 금속선 구조(200)의 하면에 형성되어 절연층(210)으로부터 노출된 금속선 패턴일 수 있다. 미돌출 접속부(250)는 복수개가 제공될 수 있다. 미돌출 접속부(250)는 외부 연결 단자와 전기적으로 연결될 수 있다.The non-protruding connection part 250 may be formed on the lower surface of the metal wire structure 200 . The non-protruding connection portion 250 may be a metal line pattern formed on the lower surface of the metal line structure 200 among the metal line patterns 230 and exposed from the insulating layer 210 . A plurality of non-protruding connectors 250 may be provided. The non-protruding connection part 250 may be electrically connected to an external connection terminal.

미돌출 접속부(250)는 금속선 패턴(230)과 전기적으로 연결될 수 있다. 미돌출 접속부(250)는 금속선 구조(200)의 하면으로부터 수직 방향(Z) 위로 들어가도록 형성될 수 있다. 즉, 미돌출 접속부(250)의 하면의 수직 방향(Z)에 따른 레벨은 금속선 구조(200)의 하면의 수직 방향(Z)에 따른 레벨보다 높을 수 있다. 또한, 금속선 구조(200)의 하면은 최하단 절연층(210)의 하면과 동일하므로, 미돌출 접속부(250)의 하면은 금속선 구조(200)의 최하단에 위치하는 절연층(210)의 하면보다 높은 수직 방향(Z) 레벨을 가질 수 있다.The non-protruding connection part 250 may be electrically connected to the metal line pattern 230 . The non-protruding connection portion 250 may be formed to enter upward in the vertical direction (Z) from the lower surface of the metal wire structure 200 . That is, the level along the vertical direction Z of the lower surface of the non-protruding connection part 250 may be higher than the level along the vertical direction Z of the lower surface of the metal wire structure 200 . In addition, since the lower surface of the metal wire structure 200 is the same as that of the lowermost insulating layer 210, the lower surface of the non-protruding connection portion 250 is higher than the lower surface of the insulating layer 210 positioned at the lowermost level of the metal wire structure 200. It may have a vertical direction (Z) level.

마이크로 소자 구조(100)은 금속선 구조(200)의 상면 상에 위치할 수 있다. 예시적인 실시예들에 따르면, 마이크로 소자 패키지(10)는 금속선 구조(200)의 상면과 마이크로 소자 구조(100)의 측면 및 상면을 덮는 몰딩체를 더 포함할 수 있다. 상기 몰딩체는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT 등으로부터 형성될 수 있으나 이에 한정되는 것은 아니며, 몰딩체는 EMC와 같은 몰딩 물질이나 PIE(photoimagable encapsulant)와 같은 감광성 재료로부터 형성될 수 있다. 일부 실시 예에서, 몰딩체의 일부분은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산질화막과 같은 절연성 물질로 이루어질 수 있다.The micro device structure 100 may be positioned on the upper surface of the metal line structure 200 . According to example embodiments, the micro device package 10 may further include a molding body covering a top surface of the metal line structure 200 and side and top surfaces of the micro device structure 100 . The molded body is formed from a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin containing a reinforcing material such as an inorganic filler therein, specifically ABF (Ajinomoto Build-up Film), FR-4, BT, etc. It may be, but is not limited thereto, and the molded body may be formed from a molding material such as EMC or a photosensitive material such as photoimagable encapsulant (PIE). In some embodiments, a portion of the molded body may be made of an insulating material such as a silicon oxide layer, a silicon nitride layer, or a silicon oxynitride layer.

예시적인 실시예들에서, 마이크로 소자 구조(100)과 금속선 구조(200) 사이에는 칩 연결 범프를 감싸는 언더필 물질층이 배치될 수 있다. 언더필 물질층은, 예를 들어 모세관 언더필(capillary under-fill) 방법에 형성되는 에폭시 수지로 이루어질 수 있다. 그러나, 일부 예시적인 실시예들에서, 몰딩층이 몰디드 언더필(molded under-fill) 공정을 통해 마이크로 소자 구조(100)과 금속선 구조(200) 사이의 틈으로 직접 채워질 수도 있다. 이 경우, 언더필 물질층은 생략될 수 있다. In example embodiments, an underfill material layer covering chip connection bumps may be disposed between the micro device structure 100 and the metal line structure 200 . The underfill material layer may be formed of, for example, an epoxy resin formed by a capillary under-fill method. However, in some exemplary embodiments, a molding layer may directly fill a gap between the micro device structure 100 and the metal line structure 200 through a molded under-fill process. In this case, the underfill material layer may be omitted.

마이크로 소자 구조(100)은 금속선 구조(200)의 상면 상에 실장될 수 있다. 마이크로 소자 구조(100)은 메모리 칩, 또는 로직 칩을 포함할 수 있다. The micro device structure 100 may be mounted on the upper surface of the metal line structure 200 . The micro device structure 100 may include a memory chip or a logic chip.

상기 메모리 칩은 예를 들어, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 칩일 수 있다. 상기 로직 칩은 예를 들어, 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphic processing unit, GPU), 또는 어플리케이션 프로세서(application processor, AP)와 같은 마이크로 프로세서, 아날로그 소자, 또는 디지털 시그널 프로세서(digital signal processor)일 수 있다.The memory chip is, for example, a volatile memory chip such as DRAM (Dynamic Random Access Memory) or SRAM (Static Random Access Memory), PRAM (Phase-change Random Access Memory), MRAM (Magnetoresistive Random Access Memory), FeRAM ( It may be a non-volatile memory chip such as Ferroelectric Random Access Memory) or Resistive Random Access Memory (RRAM). The logic chip may be, for example, a microprocessor such as a central processing unit (CPU), a graphic processing unit (GPU), or an application processor (AP), an analog device, or a digital signal. It may be a processor (digital signal processor).

마이크로 소자 구조(100)은 마이크로 소자 몸체(110), 및 소자층(130)을 포함할 수 있다. 마이크로 소자 몸체(110)은 활성면(110a) 및 활성면(110a)과 반대되는 비활성면(110b)을 가질 수 있으며, 마이크로 소자 구조(100)이 플립 칩 방식으로 금속선 구조(200) 상에 실장되는 경우, 활성면(110a)이 금속선 구조(200)를 향하도록 배치될 수 있다.The micro device structure 100 may include a micro device body 110 and a device layer 130 . The micro device body 110 may have an active surface 110a and an inactive surface 110b opposite to the active surface 110a, and the micro device structure 100 is mounted on the metal wire structure 200 in a flip chip method. In this case, the active surface 110a may face the metal line structure 200 .

마이크로 소자 몸체(110)은 실리콘(Si), 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함할 수 있다. 또는, 상기 마이크로 소자 몸체(110)은 저머늄(Ge)과 같은 마이크로소자 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 마이크로 소자를 포함할 수 있다. 한편, 마이크로 소자 몸체(110)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 마이크로 소자 몸체(110)은 BOX 층(buried oxide layer)을 포함할 수 있다. 마이크로 소자 몸체(110)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 마이크로 소자 몸체(110)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.The micro device body 110 may include silicon (Si), for example, crystalline silicon, polycrystalline silicon, or amorphous silicon. Alternatively, the micro device body 110 may be made of a micro device element such as germanium (Ge) or a compound micro such as silicon carbide (SiC), gallium arsenide (GaAs), indium arsenide (InAs), and indium phosphide (InP). may contain elements. Meanwhile, the micro device body 110 may have a silicon on insulator (SOI) structure. For example, the micro device body 110 may include a buried oxide layer (BOX layer). The micro device body 110 may include a conductive region, for example, a well doped with impurities or a structure doped with impurities. In addition, the micro device body 110 may have various device isolation structures such as a shallow trench isolation (STI) structure.

소자층(130)은 마이크로 소자 몸체(110)의 활성면(110a) 상에 형성될 수 있다. 소자층(130)은 복수의 마이크로 소자들 및 상기 소자들을 덮는 층간 절연막을 포함할 수 있다. 상기 마이크로 소자들은, 예컨대, 트랜지스터 등의 스위칭 소자들을 포함할 수 있다.The device layer 130 may be formed on the active surface 110a of the micro device body 110 . The device layer 130 may include a plurality of micro devices and an interlayer insulating layer covering the devices. The micro devices may include, for example, switching devices such as transistors.

몸체 접속부(150)는 소자층(130) 내 형성된 복수의 마이크로 소자들과 금속선 구조(200)의 금속선 패턴(230)을 전기적으로 연결시키도록 구성될 수 있다. 몸체 접속부(150)는 복수개가 제공될 수 있다.The body connector 150 may be configured to electrically connect the plurality of micro devices formed in the device layer 130 and the metal line pattern 230 of the metal line structure 200 . A plurality of body connection parts 150 may be provided.

차폐막(500)은 마이크로 소자 구조(100)의 상면 및 측면을 덮고, 금속선 구조(200)의 측면의 적어도 일부를 덮을 수 있다. 예시적인 실시예들에 따르면, 차폐막(500)은 마이크로 소자 구조(100)의 상면 및 측면을 덮고, 금속선 구조(200)의 측면 일부를 덮으며, 금속선 구조(200)의 측면의 하단 부분은 덮지 않을 수 있다. 즉, 차폐막(500)은 금속선 구조(200)의 측면 하단 부분을 감싸지 않으면서 마이크로 소자 구조(100), 및 금속선 구조(200)를 덮을 수 있다. 따라서, 차폐막(500)은 금속선 구조(200)의 하면의 수직 방향(Z)에 따른 레벨보다 높은 위치에 배치될 수 있다. 구체적으로, 차폐막(500)에서 금속선 구조(200)의 측면을 덮는 부분의 최하단은 금속선 구조(200)의 하면보다 높은 수직 방향(Z) 레벨을 가질 수 있다. 따라서, 금속선 구조(200)의 하면과 차폐막(500)에서 금속선 구조(200)의 측면을 덮는 부분의 최하단 사이에는 도 2에 도시된 것과 같이 간격(D1)이 존재할 수 있다.The shielding film 500 may cover the upper and side surfaces of the micro device structure 100 and at least a portion of the side surface of the metal line structure 200 . According to example embodiments, the shielding film 500 covers the top and side surfaces of the micro device structure 100, covers a portion of the side surface of the metal wire structure 200, and does not cover a lower portion of the side surface of the metal wire structure 200. may not be That is, the shielding film 500 may cover the micro device structure 100 and the metal wire structure 200 without covering the lower portion of the side surface of the metal wire structure 200 . Accordingly, the shielding film 500 may be disposed at a level higher than the level of the lower surface of the metal wire structure 200 along the vertical direction Z. Specifically, the lowermost part of the shielding film 500 covering the side surface of the metal wire structure 200 may have a higher level in the vertical direction (Z) than the lower surface of the metal wire structure 200 . Accordingly, a gap D1 may exist between the lower surface of the metal wire structure 200 and the lowermost end of the portion of the shielding film 500 covering the side surface of the metal wire structure 200 as shown in FIG. 2 .

상기 간격(D1)은 금속선 구조(200)의 측면에서 차폐막(500)에 의해 노출되는 부분의 수직 방향(Z)에 따른 두께와 실질적으로 동일할 수 있다.The distance D1 may be substantially equal to the thickness of a portion exposed by the shielding film 500 on the side of the metal wire structure 200 along the vertical direction Z.

상기 간격(D1)은 차폐막(500) 형성 과정에서 발생하는 간격으로, 차폐막(500) 전반에 걸쳐 균일하게 형성될 수 있다. 즉, 차폐막(500)에서 금속선 구조(200)의 측면을 덮는 부분의 최하단은 금속선 구조(200)의 측면을 따라 균일한 높이로 형성될 수 있다.The interval D1 is an interval generated in the process of forming the shielding layer 500 and may be uniformly formed throughout the shielding layer 500 . That is, the lowermost part of the shielding film 500 covering the side surface of the metal wire structure 200 may be formed with a uniform height along the side surface of the metal wire structure 200 .

또한, 후술할 바와 같이 복수의 마이크로 소자 패키지(10)에 차폐막(500)을 동시에 형성할 때, 상기 복수의 마이크로 소자 패키지들(10) 각각의 상기 간격(D1)은 실질적으로 동일할 수 있다. 이는 링 프레임(300) 상에 제공된 자성 테이프(350), 및 마그네틱 척(400)을 이용하여 자성 테이프(350) 상에 제공된 복수의 마이크로 소자 패키지들(10)이 균일한 평탄도를 가질 수 있기 때문이다.Also, as will be described later, when the shielding film 500 is simultaneously formed on the plurality of micro device packages 10, the distance D1 of each of the plurality of micro device packages 10 may be substantially the same. This is because the magnetic tape 350 provided on the ring frame 300 and the plurality of micro device packages 10 provided on the magnetic tape 350 using the magnetic chuck 400 can have uniform flatness. Because.

예시적인 실시예들에 따르면, 상기 간격(D1)은 10μm를 초과하지 않을 수 있다. 즉, 금속선 구조(200)의 측면에서 차폐막(500)에 의해 노출되는 부분의 수직 방향(Z)에 따른 두께는 10μm를 초과하지 않을 수 있다. 마찬가지로, 이는 후술할 바와 같이, 링 프레임(300) 상에 제공된 자성 테이프(350), 및 마그네틱 척(400)을 이용하여 자성 테이프(350) 상에 제공된 마이크로 소자 패키지(10)가 균일한 평탄도를 가질 수 있기 때문이다.According to exemplary embodiments, the distance D1 may not exceed 10 μm. That is, the thickness along the vertical direction (Z) of the portion exposed by the shielding film 500 on the side of the metal wire structure 200 may not exceed 10 μm. Similarly, as will be described later, this means that the magnetic tape 350 provided on the ring frame 300 and the micro device package 10 provided on the magnetic tape 350 using the magnetic chuck 400 have uniform flatness. because you can have

차폐막(500)은 EMI(Electro Magnetic Interference)를 차폐하도록 구성될 수 있다. 차폐막(500)은 금속 및 세라믹으로 이루어진 그룹에서 선택되는 어느 하나 이상을 포함하는 전도성 물질을 포함할 수 있으며, 구체적으로 구리(Cu), 금(Au), 은(Ag) 및 티타늄(Ti)으로 이루어진 그룹에서 선택되는 어느 하나 이상을 포함할 수 있다.The shielding film 500 may be configured to shield EMI (Electro Magnetic Interference). The shielding film 500 may include a conductive material including at least one selected from the group consisting of metals and ceramics, and specifically made of copper (Cu), gold (Au), silver (Ag), and titanium (Ti). It may include any one or more selected from the group consisting of.

또한, 차폐막(500)은 전도성 수지를 포함할 수 있다. 전도성 수지는 카본계 수지 중에 알루미늄, 세라믹 또는 실리콘 중 하나 이상이 첨가된 조합으로 이루어질 수 있다. In addition, the shielding film 500 may include a conductive resin. The conductive resin may be formed of a combination in which one or more of aluminum, ceramic, or silicon is added to a carbon-based resin.

도 3은 예시적인 실시예들에 따른 마이크로 소자 패키지 제조 장치를 개략적으로 나타내는 개략도이다. 이하에서는 도 1의 마이크로 소자 패키지(10)와 도 3의 마이크로 소자 패키지 제조 장치(20)의 중복된 내용은 생략하고 차이점을 위주로 설명하도록 한다.3 is a schematic diagram schematically illustrating an apparatus for manufacturing a micro device package according to example embodiments. Hereinafter, duplicate contents of the micro device package 10 of FIG. 1 and the micro device package manufacturing apparatus 20 of FIG. 3 will be omitted and the differences will be mainly described.

도 3을 참조하면, 마이크로 소자 패키지 제조 장치(20)는 마이크로 소자 구조(100), 금속선 구조(200), 차폐막(500), 자성 테이프(350), 마그네틱 척(400), 및 링 프레임(300)을 포함할 수 있다.Referring to FIG. 3 , the micro device package manufacturing apparatus 20 includes a micro device structure 100, a metal wire structure 200, a shielding film 500, a magnetic tape 350, a magnetic chuck 400, and a ring frame 300. ) may be included.

금속선 구조(200)은 마이크로 소자 구조(100)의 하부에 배치되고, 마이크로 소자 구조(100)과 외부 연결 단자를 전기적으로 연결시킬 수 있다. 또한, 금속선 구조(200)는 자성 테이프(350)의 상면 상에 배치될 수 있다. 금속선 구조(200)가 자성 테이프(350)의 상면 상에 배치되면서, 금속선 구조(200)의 하면은 자성 테이프(350)의 점성에 의해 자성 테이프(350)의 상면과 부착될 수 있다. 금속선 구조(200)은 절연층(210), 및 절연층(210) 내에 형성된 금속선 패턴(230)을 포함할 수 있다. The metal line structure 200 may be disposed under the micro device structure 100 and electrically connect the micro device structure 100 to an external connection terminal. Also, the metal wire structure 200 may be disposed on the upper surface of the magnetic tape 350 . While the metal wire structure 200 is disposed on the upper surface of the magnetic tape 350, the lower surface of the metal wire structure 200 may be attached to the upper surface of the magnetic tape 350 by the viscosity of the magnetic tape 350. The metal line structure 200 may include an insulating layer 210 and a metal line pattern 230 formed in the insulating layer 210 .

마이크로 소자 구조(100)은 금속선 구조(200)의 상면 상에 배치될 수 있다. 마이크로 소자 구조(100)은 메모리 칩, 또는 로직 칩일 수 있으며, 마이크로 소자 몸체(110), 및 소자층(130)을 포함할 수 있다.The micro device structure 100 may be disposed on the upper surface of the metal line structure 200 . The micro device structure 100 may be a memory chip or a logic chip, and may include a micro device body 110 and a device layer 130 .

자성 테이프(350)는 링 프레임(300) 상에 배치될 수 있다. 자성 테이프(350)는 자성 테이프(350)의 상면 상에 배치되는 마이크로 소자 패키지(10)를 부착하도록 구성될 수 있다. 예시적인 실시예들에 따르면, 자성 테이프(350)는 도전성 섬유 또는 금속 포일 등에 도전성 점착제를 코팅하여 제공될 수 있다. 자성 테이프(350)의 풋프린트는 마이크로 소자 패키지(10)의 풋프린트보다 클 수 있다.The magnetic tape 350 may be disposed on the ring frame 300 . The magnetic tape 350 may be configured to attach the micro device package 10 disposed on the upper surface of the magnetic tape 350 . According to example embodiments, the magnetic tape 350 may be provided by coating a conductive adhesive on a conductive fiber or metal foil. The footprint of the magnetic tape 350 may be larger than that of the micro device package 10 .

링 프레임(300)은 자성 테이프(350)를 지지하도록 구성될 수 있다. 링 프레임(300)은 자성 테이프(350)의 외곽 부분을 지지하도록 구성될 수 있다. 링 프레임(300)은 도넛 형상을 가질 수 있다. 즉, 링 프레임(300)은 수직 방향(Z)에서 바라볼 때, 원 모양을 갖되 내부에 상기 원보다 작은 직경을 갖는 원 모양의 구멍이 뚫린 형상일 수 있다.The ring frame 300 may be configured to support the magnetic tape 350 . The ring frame 300 may be configured to support an outer portion of the magnetic tape 350 . The ring frame 300 may have a donut shape. That is, when viewed in the vertical direction (Z), the ring frame 300 may have a circular shape and have a circular hole having a smaller diameter than the circular hole inside.

자성 테이프(350)는 링 프레임(300) 상에 고정될 수 있다. 이때, 자성 테이프(350)는 평탄하게 펴진 상태로 링 프레임(300) 상에 배치될 수 있다.The magnetic tape 350 may be fixed on the ring frame 300 . At this time, the magnetic tape 350 may be disposed on the ring frame 300 in a flattened state.

마그네틱 척(400)은 링 프레임(300)의 개구, 즉 도넛 형상의 구멍에 위치하고, 자성 테이프(350)를 지지하도록 구성될 수 있다. 즉, 마그네틱 척(400)은 링 프레임(300)의 구멍에 삽입되어 자성 테이프(350)를 지지할 수 있다.The magnetic chuck 400 may be positioned in an opening of the ring frame 300, that is, a donut-shaped hole, and support the magnetic tape 350. That is, the magnetic chuck 400 may be inserted into the hole of the ring frame 300 to support the magnetic tape 350 .

마그네틱 척(400)은 자성을 가질 수 있다. 마그네틱 척(400)은 1000 가우스 내지 1800 가우스 범위에 있는 자기장을 발생시킬 수 있다. 마그네틱 척(400)이 상기 범위의 자기장을 발생시키는 경우, 마그네틱 척(400) 상에 배치된 자성 테이프(350)가 굴곡 없이 고르게 펼쳐질 수 있다. 즉, 자성 테이프(350)는, 1000 가우스 내지 1800 가우스 범위를 갖는 자기장을 발생시키는 마그네틱 척(400)에 의해 상기 마그네틱 척(400) 상에서 평평하게 펴질 수 있다. 마그네틱 척(400)은 원기둥 형상을 가질 수 있다. 마그네틱 척(400)의 상면은 평평한 모양을 가질 수 있다. 마그네틱 척(400)의 자성에 의해, 자성 테이프(350)는 평평하게 펴진 상태로 마그네틱 척(400) 상에 배치될 수 있다. 즉, 자성 테이프(350)는 자성에 의해 마그네틱 척(400)의 상면을 따라 균일하게 부착될 수 있다. 따라서, 자성 테이프(350)와 마그네틱 척(400) 사이에 발생하는 기포 등이 발생하지 않을 수 있으며, 자성 테이프(350)는 균일한 평탄도를 가질 수 있다.The magnetic chuck 400 may have magnetism. The magnetic chuck 400 may generate a magnetic field in the range of 1000 Gauss to 1800 Gauss. When the magnetic chuck 400 generates a magnetic field within the above range, the magnetic tape 350 disposed on the magnetic chuck 400 may be evenly spread without bending. That is, the magnetic tape 350 may be spread flat on the magnetic chuck 400 by the magnetic chuck 400 generating a magnetic field having a range of 1000 Gauss to 1800 Gauss. The magnetic chuck 400 may have a cylindrical shape. An upper surface of the magnetic chuck 400 may have a flat shape. Due to the magnetism of the magnetic chuck 400 , the magnetic tape 350 may be placed on the magnetic chuck 400 in a flattened state. That is, the magnetic tape 350 may be uniformly attached along the upper surface of the magnetic chuck 400 by magnetism. Therefore, air bubbles generated between the magnetic tape 350 and the magnetic chuck 400 may not be generated, and the magnetic tape 350 may have a uniform flatness.

이에 따라, 자성 테이프(350) 상에 배치되는 적어도 하나의 마이크로 소자 패키지(10)도 균일한 평탄도를 가지면서 배치될 수 있다. 또한, 마이크로 소자 패키지(10)가 자성 테이프(350) 상에 배치된 후 형성되는 차폐막(500) 또한 균일하게 형성될 수 있고, 궁극적으로 차폐막(500)과 자성 테이프(350)의 상면이 균일한 간격(D1)을 가질 수 있다.Accordingly, at least one micro device package 10 disposed on the magnetic tape 350 may also be disposed with uniform flatness. In addition, the shielding film 500 formed after the micro device package 10 is disposed on the magnetic tape 350 may also be formed uniformly, and ultimately, the upper surface of the shielding film 500 and the magnetic tape 350 may be uniform. It may have an interval (D1).

뿐만 아니라, 복수의 마이크로 소자 패키지들(10)이 자성 테이프(350) 상에 배치되어 차폐막(500)이 형성될 때에도, 복수의 마이크로 소자 패키지들(10)은 균일한 평탄도를 가지면서 자성 테이프(350) 상에 제공될 수 있다. 따라서, 복수의 마이크로 소자 패키지들(10) 각각에 형성되는 상기 간격들(D1)도 서로 동일하게 형성될 수 있다.In addition, even when the plurality of micro device packages 10 are disposed on the magnetic tape 350 to form the shielding film 500, the plurality of micro device packages 10 have uniform flatness and the magnetic tape (350). Accordingly, the gaps D1 formed in each of the plurality of micro device packages 10 may be formed identically to each other.

도 4는 예시적인 실시예들에 따른 마이크로 소자 패키지 제조 방법을 설명하기 위한 흐름도이다. 도 5 내지 도 12는 도 1의 마이크로 소자 패키지가 제조되는 방법을 설명하기 위하여 도시한 도면들이다. 4 is a flowchart illustrating a method of manufacturing a micro device package according to example embodiments. 5 to 12 are drawings for explaining a method of manufacturing the micro device package of FIG. 1 .

도 4 내지 도 12를 참조하여, 마이크로 소자 패키지를 제조하는 방법을 설명한다. 도 1 내지 도 3을 참조하여 설명한 것과 중복되는 내용은 생략하도록 한다.A method of manufacturing a micro device package will be described with reference to FIGS. 4 to 12 . Contents overlapping those described with reference to FIGS. 1 to 3 will be omitted.

도 4, 내지 도 6을 참조하면, S110 단계에서 웨이퍼(W)의 다이싱이 진행된다. 상기 웨이퍼(W)에 형성된 복수의 소자층(130)은 스크라이브 레인(Scribe Lane)에 의해 소정거리 이격될 수 있다. 상기 스크라이브 레인에는 소자층이 형성되지 않을 수 있다. 상기 웨이퍼(W)를 복수개의 마이크로 소자 패키지들(11, 13, 15, 17)로 절단할 때 스크라이브 레인 상에 가상의 절단 라인(L)이 형성될 수 있다.Referring to FIGS. 4 and 6 , dicing of the wafer W is performed in step S110 . The plurality of device layers 130 formed on the wafer W may be spaced apart by a predetermined distance by scribe lanes. A device layer may not be formed in the scribe lane. When the wafer W is cut into a plurality of micro device packages 11, 13, 15, and 17, a virtual cutting line L may be formed on a scribe lane.

상기 웨이퍼(W)의 절단은 예를 들어, 절단 블레이드를 이용한 절단 장치, 또는 절단용 레이저 광을 이용한 스텔스 레이저 절단 장치에 의해 수행될 수 있다. 다만, 이에 한정되지 않고 보다 다양한 절단 장치들이 사용될 수 있다.Cutting of the wafer W may be performed by, for example, a cutting device using a cutting blade or a stealth laser cutting device using laser light for cutting. However, it is not limited thereto and more various cutting devices may be used.

웨이퍼(W)의 절단에 의해 웨이퍼(W)는 도 6에 도시된 바와 같이 복수의 마이크로 소자 패키지들(11, 13, 15, 17)로 절단될 수 있다. 상기 복수의 마이크로 소자 패키지들(11, 13, 15, 17) 각각은 도 1을 참조하여 설명한 마이크로 소자 패키지(10, 도 1 참조)와 동일한 구성을 가질 수 있다.By cutting the wafer W, the wafer W may be cut into a plurality of micro device packages 11, 13, 15, and 17 as shown in FIG. 6 . Each of the plurality of micro device packages 11 , 13 , 15 , and 17 may have the same configuration as the micro device package 10 (see FIG. 1 ) described with reference to FIG. 1 .

도 4, 도 7, 및 도 8을 참조하면, S120단계에서 링 프레임 상에 자성 테이프를 배치한다. 링 프레임(300)은 도 8에 도시된 바와 같이 도넛 형상을 가질 수 있다. 상기 링 프레임(300) 상에 자성 테이프(350)가 배치될 수 있다. 자성 테이프(350)는 링 평평한 상태로 링 프레임(300) 상에 배치될 수 있다. 즉, 자성 테이프(350)는 최대한 펼쳐진 상태로 링 프레임(300) 상에 배치될 수 있다.4, 7, and 8, in step S120, a magnetic tape is placed on the ring frame. The ring frame 300 may have a donut shape as shown in FIG. 8 . A magnetic tape 350 may be disposed on the ring frame 300 . The magnetic tape 350 may be disposed on the ring frame 300 in a ring flat state. That is, the magnetic tape 350 may be disposed on the ring frame 300 in a maximally spread state.

도 4, 및 도 9를 참조하면, S130 단계에서 다이싱된 마이크로 소자 패키지를 자성 테이프의 상면 상에 부착한다. 예시적인 실시예들에 따르면, 복수의 마이크로 소자 패키지들(11, 13, 15, 17)이 자성 테이프(350) 상에 부착될 수 있다. 자성 테이프(350)가 갖는 점성에 의해 복수의 마이크로 소자 패키지들(11, 13, 15, 17)은 자성 테이프(350) 상에 부착될 수 있다. 복수의 마이크로 소자 패키지들(11, 13, 15, 17)은 제1 수평 방향(X)에 따라 소정 간격을 두고 서로 이격될 수 있다. 즉, 복수의 마이크로 소자 패키지들(11, 13, 15, 17)은 서로 소정 간격에 따라 이격된 상태로 자성 테이프(350) 상에 부착될 수 있다.Referring to FIGS. 4 and 9 , the micro device package diced in step S130 is attached to the upper surface of the magnetic tape. According to example embodiments, a plurality of micro device packages 11 , 13 , 15 , and 17 may be attached on the magnetic tape 350 . Due to the viscosity of the magnetic tape 350 , the plurality of micro device packages 11 , 13 , 15 , and 17 may be attached to the magnetic tape 350 . The plurality of micro device packages 11, 13, 15, and 17 may be spaced apart from each other at predetermined intervals along the first horizontal direction X. That is, the plurality of micro device packages 11 , 13 , 15 , and 17 may be attached to the magnetic tape 350 while being spaced apart from each other at predetermined intervals.

예시적인 실시예들에 따르면, 복수의 마이크로 소자 패키지들(11, 13, 15, 17)은 금속선 구조에 형성된 미돌출 접속부가 자성 테이프(350)를 향하도록 자성 테이프(350) 상에 부착될 수 있다. 또한, 예시적인 실시예들에 따르면, 상기 마이크로 소자 패키지들(11, 13, 15, 17)은 금속선 구조를 포함하지 않는 마이크로 소자 구조들일 수 있다. 따라서, 마이크로 소자 구조의 소자층이 자성 테이프(350)를 향하도록 자성 테이프(350) 상에 배치될 수 있다.According to example embodiments, the plurality of micro device packages 11, 13, 15, and 17 may be attached on the magnetic tape 350 so that non-protruding connections formed on the metal wire structure face the magnetic tape 350. there is. Also, according to exemplary embodiments, the micro device packages 11, 13, 15, and 17 may be micro device structures that do not include a metal line structure. Accordingly, the device layer of the micro device structure may be disposed on the magnetic tape 350 so as to face the magnetic tape 350 .

도 4, 및 도 10을 참조하면, S140 단계에서 마그네틱 척을 자성 테이프 하면 상에 제공한다. 마그네틱 척(400)은 링 프레임(300)의 구멍으로 삽입되면서 자성 테이프(350)의 하면을 지지하도록 배치될 수 있다. 마그네틱 척(400)와 자성 테이프(350) 사이의 자성에 의해 자성 테이프(350)는 평평한 상태로 마그네틱 척(400) 상에 부착될 수 있다. 또한, 자성 테이프(350)의 상면 상에 배치된 마이크로 소자 패키지들(11, 13, 15, 17)도 자성 테이프(350) 상에 평평한 상태로 부착될 수 있다. 따라서, 마이크로 소자 패키지들(11, 13, 15, 17)과 자성 테이프(350) 사이에 공극이 발생하지 않을 수 있다.4 and 10, in step S140, a magnetic chuck is provided on the lower surface of the magnetic tape. The magnetic chuck 400 may be disposed to support the lower surface of the magnetic tape 350 while being inserted into the hole of the ring frame 300 . The magnetic tape 350 may be attached to the magnetic chuck 400 in a flat state due to magnetism between the magnetic chuck 400 and the magnetic tape 350 . In addition, the micro device packages 11 , 13 , 15 , and 17 disposed on the upper surface of the magnetic tape 350 may also be attached to the magnetic tape 350 in a flat state. Accordingly, a gap may not be generated between the micro device packages 11 , 13 , 15 , and 17 and the magnetic tape 350 .

마그네틱 척(400)이 자성 테이프(350)의 하면에 제공될 때, 진공 흡착이 사용될 수 있으나 이에 한정되는 것은 아니며 자성만을 사용하여 자성 테이프(350)의 하면 상에 제공할 수도 있다. When the magnetic chuck 400 is provided on the lower surface of the magnetic tape 350, vacuum suction may be used, but is not limited thereto, and may be provided on the lower surface of the magnetic tape 350 using only magnetism.

도 4, 및 도 11을 참조하면, S140 단계에서 마이크로 소자 패키지에 차폐막을 형성한다. 예시적인 실시예들에 따르면, 자성 테이프(350) 상에 부착된 복수의 마이크로 소자 패키지들(11, 13, 15, 17)에 대한 차폐막(500) 형성이 진행될 수 있다.Referring to FIGS. 4 and 11 , in step S140, a shielding film is formed on the micro device package. According to example embodiments, the shielding film 500 may be formed for the plurality of micro device packages 11, 13, 15, and 17 attached on the magnetic tape 350.

차폐막 형성은, 예를 들어 화학 기상 증착(chemical vapor deposition), 무전해 도금(electroless plating), 전해 도금(electrolytic plating), 스프레잉(spraying), 스퍼터링(sputtering) 등의 방법이 이용될 수 있다. 예시적인 실시예들에 따르면, 차폐막(500)은 구리(Cu), 은(Ag), 백금(Pt) 등의 도전성 물질을 포함할 수 있다. 차폐막(500)은 EMI로 인한 마이크로 소자 패키지의 성능 저하를 방지할 수 있다.For forming the shielding film, a method such as chemical vapor deposition, electroless plating, electrolytic plating, spraying, or sputtering may be used. According to example embodiments, the shielding layer 500 may include a conductive material such as copper (Cu), silver (Ag), or platinum (Pt). The shielding layer 500 may prevent performance degradation of the micro device package due to EMI.

복수의 마이크로 소자 패키지들(11, 13, 15, 17)에 형성된 차폐막(500)은 일체로 형성될 수 있다. 예를 들어, 도 11에 도시된 바와 같이 복수의 마이크로 소자 패키지들(11, 13, 15, 17) 상에 일정 두께를 가지면서 끊김없이 형성될 수 있다.The shielding film 500 formed on the plurality of micro device packages 11, 13, 15, and 17 may be integrally formed. For example, as shown in FIG. 11 , it may be formed on the plurality of micro device packages 11, 13, 15, and 17 without interruption while having a predetermined thickness.

따라서, 차폐막(500)은 마이크로 소자 구조의 상면 및 측면 모두를 덮고, 금속선 구조의 측면 전부를 덮을 수 있다. 더 나아가, 차폐막(500)은 자성 테이프(350)의 상면까지 덮을 수 있다. Thus, the shielding film 500 may cover both the upper and side surfaces of the micro device structure and the entire side surface of the metal line structure. Furthermore, the shielding film 500 may cover up to the upper surface of the magnetic tape 350 .

도 4, 및 도 12를 참조하면, S150 단계에서 마이크로 소자 패키지를 자성 테이프로부터 분리한다. 이때, 마이크로 소자 패키지(11, 13, 15, 17)가 자성 테이프(350)로부터 분리되면서, 차폐막(500)의 일부가 분리될 수 있다. 즉, 마이크로 소자 패키지(11, 13, 15, 17)의 상기 분리 과정에서 차폐막(500)의 일부가 자성 테이프(350) 상에 잔존할 수 있다. 따라서, 차폐막(500)의 상기 분리 과정에서 마이크로 소자 패키지(11, 13, 15, 17)의 측면 일부가 차폐막(500)으로부터 노출될 수 있다. 즉, 도 1 내지 도 3을 참조하여 설명한 간격(D1)이 형성될 수 있다.Referring to FIGS. 4 and 12 , in step S150, the micro device package is separated from the magnetic tape. At this time, while the micro device packages 11 , 13 , 15 , and 17 are separated from the magnetic tape 350 , a portion of the shielding film 500 may be separated. That is, a part of the shielding film 500 may remain on the magnetic tape 350 during the separation process of the micro device packages 11 , 13 , 15 , and 17 . Accordingly, during the separation process of the shielding film 500 , portions of the side surfaces of the micro device packages 11 , 13 , 15 , and 17 may be exposed from the shielding film 500 . That is, the interval D1 described with reference to FIGS. 1 to 3 may be formed.

자성 테이프(350), 및 마그네틱 척(400)에 의해 일정한 평탄도를 갖는 마이크로 소자 패키지(11, 13, 15, 17)는 상기 분리 과정에도 불구하고 균일한 간격을 가질 수 있다. 상기 균일한 간격은 하나의 마이크로 소자 패키지(11, 13, 15, 17 중 어느 하나)에서 마이크로 소자 패키지의 둘레를 따라 형성되는 자성 테이프(350)와의 수직 방향(Z) 간격을 의미할 수 있다. 또한, 복수의 마이크로 소자 패키지들(11, 13, 15, 17) 모두에 형성된 간격(D1) 또한 균일하게 형성될 수 있다. 즉, 마이크로 소자 패키지들(11, 13, 15, 17) 각각에 형성된 간격(D1)은 큰 오차를 갖지 않을 수 있다.The micro device packages 11 , 13 , 15 , and 17 having a certain flatness by the magnetic tape 350 and the magnetic chuck 400 may have uniform intervals despite the separation process. The uniform interval may mean a vertical direction (Z) interval from one micro device package 11 , 13 , 15 , or 17 to the magnetic tape 350 formed along the circumference of the micro device package. In addition, the interval D1 formed in all of the plurality of micro device packages 11, 13, 15, and 17 may also be formed uniformly. That is, the gap D1 formed in each of the micro device packages 11, 13, 15, and 17 may not have a large error.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As above, exemplary embodiments have been disclosed in the drawings and specifications. Embodiments have been described using specific terms in this specification, but they are only used for the purpose of explaining the technical spirit of the present disclosure, and are not used to limit the scope of the present disclosure described in the meaning or claims. Therefore, those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical scope of protection of the present disclosure should be determined by the technical spirit of the appended claims.

W: 웨이퍼, 10, 11, 13, 15, 17: 마이크로 소자 패키지, 20: 마이크로 소자 패키지 제조 장치, 100: 마이크로 소자 구조, 110: 마이크로 소자 몸체, 130: 소자층, 150: 몸체 접속부, 200: 금속선 구조, 210: 절연층, 230: 금속선 패턴, 250: 미돌출 접속부, 300: 링 프레임, 350: 자성 테이프, 400: 마그네틱 척, 500: 차폐막,W: wafer, 10, 11, 13, 15, 17: micro device package, 20: micro device package manufacturing device, 100: micro device structure, 110: micro device body, 130: device layer, 150: body connection portion, 200: 210: insulating layer, 230: metal wire pattern, 250: non-protruding connection part, 300: ring frame, 350: magnetic tape, 400: magnetic chuck, 500: shielding film,

Claims (11)

절연층, 및 상기 절연층 내에 배치되는 금속선 패턴을 포함하는 금속선 구조;
활성면 및 상기 활성면에 반대되는 비활성면을 갖고 상기 금속선 구조의 상면에 위치하는 마이크로 소자 구조; 및
상기 마이크로 소자 구조의 상면 및 측면을 덮고, 상기 금속선 구조의 측면의 적어도 일부를 둘러싸는 차폐막;을 포함하고,
상기 금속선 구조의 측면은 상기 차폐막에 의해 일부가 노출되며, 상기 노출되는 측면의 수직 방향에 따른 두께는 균일한 것을 특징으로 하는 마이크로 소자 패키지.
a metal line structure including an insulating layer and a metal line pattern disposed in the insulating layer;
a micro device structure having an active surface and an inactive surface opposite to the active surface and located on the upper surface of the metal wire structure; and
A shielding film covering upper and side surfaces of the micro device structure and surrounding at least a portion of the side surface of the metal wire structure;
A side surface of the metal line structure is partially exposed by the shielding film, and a thickness of the exposed side surface in a vertical direction is uniform.
제1항에 있어서,
상기 차폐막에 의해 노출되는 금속선 구조 측면의 수직 방향에 따른 두께는 오차 범위 내로 균일하고, 상기 수직 방향에 따른 두께는 10μm를 초과하지 않는 것을 특징으로 하는 마이크로 소자 패키지.
According to claim 1,
A thickness along a vertical direction of a side surface of the metal line structure exposed by the shielding film is uniform within an error range, and a thickness along the vertical direction does not exceed 10 μm.
제1항에 있어서,
상기 금속선 구조는 상기 금속선 패턴과 전기적으로 연결되고, 상기 절연층으로부터 하부로 노출된 미돌출 접속부를 더 포함하고,
상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 하는 마이크로 소자 패키지.
According to claim 1,
The metal line structure further includes a non-protruding connection portion electrically connected to the metal line pattern and exposed downward from the insulating layer;
The micro device package, characterized in that the level along the vertical direction of the lower surface of the non-protruding connection portion is higher than the level along the vertical direction of the lower surface of the metal wire structure.
도넛 형상을 갖는 링 프레임;
상기 링 프레임 상에 배치된 자성 테이프;
상기 자성 테이프의 하면 상에 배치된 마그네틱 척;
상기 자성 테이프의 상면 상에 부착된 금속선 구조;
상기 금속선 구조 상에 실장되는 마이크로 소자 구조; 및
상기 금속선 구조 및 상기 마이크로 소자 구조를 덮는 차폐막;을 포함하고,
상기 차폐막은 상기 자성 테이프의 상면으로부터 수직 방향으로 일정 간격 이격되어 형성되는 것을 특징으로 하는 마이크로 소자 패키지 제조 장치.
A ring frame having a donut shape;
a magnetic tape disposed on the ring frame;
a magnetic chuck disposed on a lower surface of the magnetic tape;
a metal wire structure attached to an upper surface of the magnetic tape;
a micro device structure mounted on the metal line structure; and
A shielding film covering the metal wire structure and the micro device structure;
The micro device package manufacturing apparatus, characterized in that the shielding film is formed spaced apart from the upper surface of the magnetic tape at a predetermined interval in a vertical direction.
제4항에 있어서,
상기 자성 테이프는 상기 자성 테이프와 상기 마그네틱 척 사이의 자기력에 의해 균일하게 펴지는 것을 특징으로 하는 마이크로 소자 패키지 제조 장치.
According to claim 4,
The micro device package manufacturing apparatus, characterized in that the magnetic tape is uniformly stretched by the magnetic force between the magnetic tape and the magnetic chuck.
제4항에 있어서,
상기 금속선 구조는, 상기 금속선 패턴과 전기적으로 연결되고 상기 절연층으로부터 하부로 노출된 미돌출 접속부를 더 포함하고,
상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 하는 마이크로 소자 패키지 제조 장치.
According to claim 4,
The metal line structure further includes a non-protruding connection portion electrically connected to the metal line pattern and exposed downward from the insulating layer;
The micro device package manufacturing apparatus, characterized in that the level along the vertical direction of the lower surface of the non-protruding connection portion is higher than the level along the vertical direction of the lower surface of the metal wire structure.
제4항에 있어서,
상기 금속선 구조의 측면을 감싸는 차폐막의 최하단이 상기 자성 테이프의 상면으로부터 이격된 거리는 10μm를 초과하지 않는 것을 특징으로 하는 마이크로 소자 패키지 제조 장치.
According to claim 4,
The micro device package manufacturing apparatus of claim 1, wherein a distance at which the lowermost end of the shielding film surrounding the side surface of the metal wire structure is separated from the upper surface of the magnetic tape does not exceed 10 μm.
제4항에 있어서,
상기 마이크로 소자 구조는 상기 소자층이 상기 금속선 구조를 향하도록 상기 금속선 구조 상에 실장되고,
상기 금속선 구조는 절연층, 상기 절연층 내에 배치되는 금속선 패턴, 및 상기 금속선 패턴과 전기적으로 연결되는 미돌출 접속부를 포함하며,
상기 미돌출 접속부의 하면의 수직 방향에 따른 레벨은 금속선 구조의 하면의 수직 방향에 따른 레벨보다 높은 것을 특징으로 하는 마이크로 소자 패키지 제조 장치.
According to claim 4,
The micro device structure is mounted on the metal line structure so that the device layer faces the metal line structure;
The metal line structure includes an insulating layer, a metal line pattern disposed in the insulating layer, and a non-protruding connection portion electrically connected to the metal line pattern,
The micro device package manufacturing apparatus, characterized in that the level along the vertical direction of the lower surface of the non-protruding connection portion is higher than the level along the vertical direction of the lower surface of the metal wire structure.
웨이퍼를 다이싱하는 단계;
링 프레임 상에 자성 테이프를 배치하는 단계;
다이싱된 복수의 마이크로 소자 구조들을 상기 자성 테이프의 상면 상에 부착하는 단계;
마그네틱 척을 상기 자성 테이프의 하면 상에 제공하는 단계;
상기 마이크로 소자 구조들 상에 차폐막을 형성하는 단계; 및
차폐막이 형성된 상기 마이크로 소자 구조들을 상기 자성 테이프로부터 분리하는 단계를 포함하는 것을 특징으로 하는 마이크로 소자 패키지 제조 방법.
dicing the wafer;
placing a magnetic tape on the ring frame;
attaching a plurality of diced micro device structures on an upper surface of the magnetic tape;
providing a magnetic chuck on the lower surface of the magnetic tape;
forming a shielding film on the micro device structures; and
and separating the micro device structures on which the shielding film is formed from the magnetic tape.
제9항에 있어서,
상기 마그네틱 척을 상기 자성 테이프의 하면 상에 제공하는 단계에서 상기 자성 테이프는 상기 자성 테이프와 상기 마그네틱 척 사이에 발생하는 자기력에 의해 균일하게 펴지는 것을 특징으로 하는 마이크로 소자 패키지 제조 방법.
According to claim 9,
In the step of providing the magnetic chuck on the lower surface of the magnetic tape, the magnetic tape is uniformly stretched by a magnetic force generated between the magnetic tape and the magnetic chuck.
제9항에 있어서,
상기 차폐막이 형성된 상기 마이크로 소자 구조들을 상기 자성 테이프로부터 분리하는 단계에서, 상기 마이크로 소자 구조들 각각은, 상기 차폐막에 의해 노출되는 금속선 구조의 측면의 수직 방향 두께가 10μm를 초과하지 않는 것을 특징으로 하는 마이크로 소자 패키지 제조 방법.
According to claim 9,
In the step of separating the micro device structures on which the shielding film is formed from the magnetic tape, each of the micro device structures has a vertical thickness of a side surface of a metal line structure exposed by the shielding film not exceeding 10 μm. A method for manufacturing a micro device package.
KR1020220173055A 2021-12-13 2022-12-12 Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method KR20230089557A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210178035 2021-12-13
KR1020210178035 2021-12-13

Publications (1)

Publication Number Publication Date
KR20230089557A true KR20230089557A (en) 2023-06-20

Family

ID=86994923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220173055A KR20230089557A (en) 2021-12-13 2022-12-12 Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method

Country Status (1)

Country Link
KR (1) KR20230089557A (en)

Similar Documents

Publication Publication Date Title
US11011502B2 (en) Semiconductor package
US20210035935A1 (en) Semiconductor structure and method for manufacturing the same
CN109585390B (en) Semiconductor package
US10453762B2 (en) Shielded fan-out packaged semiconductor device and method of manufacturing
US11587845B2 (en) Semiconductor structure
CN109256371A (en) Semiconductor package and forming method thereof
JP2015534287A (en) Semiconductor device and manufacturing method thereof
TWI572004B (en) Semiconductor integrated circuit having a multi-chip structure
US10804212B2 (en) Semiconductor device and package including modified region of less density at edge of device or substrate
US10797004B2 (en) Semiconductor device package
KR102508526B1 (en) Method for manufacturing semiconductor package
US20220310577A1 (en) Semiconductor package
CN110178209A (en) The manufacturing method of semiconductor package part
US20220278061A1 (en) Semiconductor chip and semiconductor package including the same
KR20210044062A (en) Semiconductor package
US11923342B2 (en) Semiconductor package
KR101985236B1 (en) Multi-chip package and method of manufacturing the same
KR20220013737A (en) Semiconductor package
US10600708B2 (en) Electronic package and method for fabricating the same
KR20230089557A (en) Micro device package, micro device package manufacturing apparatus and micro device package manufacturing method
US20220344175A1 (en) Flip chip package unit and associated packaging method
KR20010001159A (en) Wafer level chip scale package using via hole and manufacturing method for the same
KR20240028184A (en) Semiconductor package
US11183483B2 (en) Multichip module and electronic device
KR102633137B1 (en) Semiconductor package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal