KR20230089181A - 차동 lc 네트워크 및 그를 포함하는 전자 회로 - Google Patents

차동 lc 네트워크 및 그를 포함하는 전자 회로 Download PDF

Info

Publication number
KR20230089181A
KR20230089181A KR1020210177611A KR20210177611A KR20230089181A KR 20230089181 A KR20230089181 A KR 20230089181A KR 1020210177611 A KR1020210177611 A KR 1020210177611A KR 20210177611 A KR20210177611 A KR 20210177611A KR 20230089181 A KR20230089181 A KR 20230089181A
Authority
KR
South Korea
Prior art keywords
differential
inductor
network
series
input terminal
Prior art date
Application number
KR1020210177611A
Other languages
English (en)
Inventor
양종렬
신동준
최의규
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020210177611A priority Critical patent/KR20230089181A/ko
Publication of KR20230089181A publication Critical patent/KR20230089181A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 차동 LC 네트워크 및 그를 포함하는 전자 회로에 관한 것이다. 본 발명의 일 실시 예에 따른 차동 LC 네트워크는 상기 차동 LC 네트워크에 바이어스를 공급하는 바이어스부; 및 직류 단락(short)을 방지하는 직류 블록킹부를 포함하고, 상기 바이어스부는 제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터를 포함하고, 상기 직류 블록킹부는 상기 제1 입력 단자 및 제1 출력 단자 사이에 직렬 연결되는 제1 캐패시터; 및 상기 제2 입력 단자 및 제2 출력 단자 사이에 직렬 연결되는 제2 캐패시터를 포함할 수 있다. 상기 차동 LC 네트워크는 비선형성을 이용하며 불요 신호(spurious signal)의 제거가 필요한 회로의 출력단(또는 다단 회로인 경우 중간단)에 위차하여 임피던스 매칭 및 주파수 필터링 기능을 함께 수행할 수 있다.

Description

차동 LC 네트워크 및 그를 포함하는 전자 회로{DIFFERENTIAL LC NETWORK AND ELECTRONIC CIRCUIT HAVING THE SAME}
본 발명은 차동 LC 네트워크 및 그를 포함하는 전자 회로에 관한 것이다.
전자 회로(예: 집적 회로)는 전기적으로 연결되는 다수의 회로(이하, 다단 회로)를 포함할 수 있다. 이때, 다단 회로를 구성하는 각 회로들은 임피던스가 상이할 수 있다. 이와 같은 전기적으로 연결된 회로들 간에 임피던스가 상이한 경우 신호의 일부가 반사될 수 있다. 이를 방지하지 위해, 전자 회로는 다단 회로 사이 또는 다단 회로와 로드 사이에 임피던스 매칭을 위한 매칭 네트워크를 포함할 수 있다.
또한, 다단 회로의 신호들은 원치않는 신호(에: 외부에서 유입되는 노이즈 신호 또는 회로의 비선형 특성으로 인해 발생하는 고조파(harmonic) 신호)를 포함할 수 있다. 상기 원치않는 신호를 제거하기 위해, 전자 회로는 다단 회로의 중간단 또는 다단 회로의 출력단에 필터를 포함할 수 있다.
이와 같이, 다단 회로를 포함하는 전자 회로는 매칭 네트워크 및 필터가 별도로 포함함에 따라, 신호 손실(경로 손실) 및 칩 면적(chip area)이 증가되는 문제점을 가지고 있다.
선행 1. Y. Lee, Y. Hsiao and H. Wang, "A 57-78 GHz Frequency Tripler MMIC in 65-nm CMOS", IEEE Microw. Wireless Compon. Lett., vol. 26, no. 9, pp. 723-725, Sep. 2016. 선행 2. M. Chou, H. Chiu, H. Kao and F. Huang, "A 60-GHz CMOS Frequency Tripler With Broadband Performance", IEEE Microw. Wireless Compon. Lett., vol. 27, no. 3, pp. 281-283, Mar. 2017. 선행 3. W. Lee, T. Dinc and A. Valdes-Garcia, "Multi-Mode 60-GHz Radar Transmitter SoC in 45-nm SOI CMOS", IEEE J. Solid-State Circuits, vol. 55, no. 5, pp. 1187-1198, May 2020.
본 발명은, 상기 문제점을 해결하기 위한 것으로, 다단 회로의 출력단 또는 다단 회로의 중간단(interstage)에 위치하여 원하는 신호에 대한 임피던스 매칭 기능 및 원치않는 주파수 대역의 신호에 대한 필터링 기능을 동시에 수행할 수 있는 차동 LC 네트워크 및 그를 포함하는 전자 회로를 제공할 수 있다.
또한, 본 발명은 출력 전력 및/또는 출력 효율을 향상시킬 수 있는 차동 LC 네트워크 및 그를 포함하는 전자 회로를 제공할 수 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 차동 LC 네트워크는 상기 차동 LC 네트워크에 바이어스를 공급하는 바이어스부; 및 직류 단락(short)을 방지하는 직류 블록킹부를 포함하고, 상기 바이어스부는 제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터를 포함하고, 상기 직류 블록킹부는 상기 제1 입력 단자 및 제1 출력 단자 사이에 직렬 연결되는 제1 캐패시터; 및 상기 제2 입력 단자 및 제2 출력 단자 사이에 직렬 연결되는 제2 캐패시터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 차동 LC 네트워크는 상기 차동 LC 네트워크에 바이어스를 공급하는 바이어스부; 및 직류 단락(short)을 방지하는 직류 블록킹부를 포함하고, 상기 바이어스부는 제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터; 및 제1 출력 단자 및 제2 출력 단자 사이에 위치하고, 서로 직렬 연결되는 제3 인덕터 및 제4 인덕터를 포함하고, 상기 직류 블록킹부는 상기 제1 입력 단자 및 상기 제1 출력 단자 사이에 직렬 연결되고, 상기 제1 인덕터와 일측이 연결되고, 상기 제3 인덕터와 타측이 연결되는 제1 캐패시터; 및 상기 제2 입력 단자 및 상기 제2 출력 단자 사이에 직렬 연결되고, 상기 제2 인덕터와 일측이 연결되고, 상기 제4 인덕터와 타측이 연결되는 제2 캐패시터를 포함할 수 있다.
본 발명의 일 실시 예에 따른 전자 회로는 비선형성을 이용하며, 불요 신호(spurious signal)의 제거가 필요한 회로; 및 상기 회로의 출력단에 연결되고, 상기 회로와 로드 사이의 임피던스 매칭 및 주파수 필터링 기능을 함께 수행하는 차동 LC 네트워크(differential LC network)를 포함할 수 있다.
본 발명의 일 실시 예에 따른 전자 회로는 비선형성을 이용하며, 불요 신호(spurious signal)의 제거가 필요한 다단 회로; 및 상기 다단 회로의 중간단(interstage)에 위치하여, 상기 다단 회로 간의 임피던스 매칭 및 주파수 필터링 기능을 함께 수행하는 차동 LC 네트워크(differential LC network)를 포함할 수 있다.
본 발명에 따른 차동 LC 네트워크는 고조파(harmonic)의 위상 특성을 이용하여, 원하는 신호(예: 밀리미터파 신호)에 대한 임피던스 매칭 및 원치않는 신호에 대한 필터링 기능(원치않는 신호에 대한 하이 임피던스를 가짐)을 동시에 수행할수 있다. 즉, 본 발명에 따른 차동 LC 네트워크를 포함하는 전자 회로는 원치않는 신호(예: 기본 신호(fundamental signal) 및 고조파 신호(예: 2차 고조파 신호))를 필터링하기 위한 필터가 별도로 필요치 않아, 경로 손실 및 칩 면적(chip area)을 감소할 수 있다. 이와 같이, 경로 손실을 감소시킬 수 있어, 본 발명에 따른 차동 LC 네트워크를 이용하는 전자 회로는 원치않는 신호를 충분히 제거(필터링)하면서, 원하는 신호에 대한 출력 효율 및/또는 출력 전력을 향상시킬 수 있다.
또한, 본 발명은 직류 급전 인덕터와 직류 블록킹 캐패시터를 이용하여 차동 LC 네트워크를 간단하게 구현할 수 있다. 이로 인하여, 본 발명은 효과적인 전자 회로의 구현이 가능하다.
도 1은 본 발명의 제1 실시예에 따른 차동 LC 네트워크를 도시한 도면이다.
도 2a는 본 발명의 제1 실시예에 따른 차동 LC 네트워크가 동상 모드(common mode)로 동작할 때의 등가회로를 도시한 도면이다.
도 2b는 본 발명의 제1 실시예에 따른 차동 LC 네트워크가 차동 모드(differential mode)로 동작할 때의 등가회로를 도시한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 차동 LC 네트워크를 도시한 도면이다.
도 4a는 본 발명의 제2 실시예에 따른 차동 LC 네트워크가 동상 모드로 동작할 때의 등가회로를 도시한 도면이다.
도 4b는 본 발명의 제2 실시예에 따른 차동 LC 네트워크가 차동 모드로 동작할 때의 등가회로를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 차동 LC 네트워크를 이용하는 전자 회로를 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 주파수 변화에 따른 삽입 손실을 측정한 그래프이다.
도 7a는 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 입력 주파수에 대한 출력 전력을 측정한 그래프이다.
도 7b는 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 원치않는 신호에 대한 거절 능력을 측정한 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 입력 전력에 대한 변환 효율을 측정한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.
상세한 설명에 앞서, 본 발명의 일 실시 예에 따른 차동 LC 네트워크는 임피던스 매칭 기능 및 필터링 기능을 동시에(또는 함께) 수행할 수 있다. 예를 들어, 상기 차동 LC 네트워크는 비선형성을 이용하며, 불요 신호(spurious signal)의 제거가 필요한 회로의 출력단(또는 다단 회로인 경우 중간단)에 위치하여 임피던스 매칭 기능 및 필터링 기능을 동시에 수행할 수 있다.상기 불요 신호는 회로가 원하는 신호 이외의 불필요한 신호로, 비선형성을 이용하는 회로에서의 기본파 및 고조파들 중 일부(예: 회로가 홀수 차 고조파를 이용하는 경우 짝수 차 고조파), 및 저주파 노이즈(low-frequency noise)(예: 기본파 이하의 주파수)를 포함할 수 있다. 상기 회로는 비선형성을 이용하며, 기본파 및 고조파들 중 일부를 제거(억제)할 필요가 있는 주파수 체배기(frequency multiplier), 업-컨버팅 믹서(up-converting mixer), N-push 전압제어발진기(voltage controlled osilator: VCO), 및 저주파 노이즈를 제거할 필요가 있는 베이스-밴드 증폭기(base-band amplifier) 중 하나 또는 적어도 2개 이상의 회로들(다단 회로)을 포함할수 있다.
이하에서는, 설명의 편의를 위하여, 차동 LC 네트워크가 주파수 체배기 중 3차 고조파를 이용하는 트리플러(triplier)의 출력단에 위치하거나, 트리플러와 버퍼 증폭기 사이에 위치하는 예를 기준으로 설명하기로 한다. 하지만, 본 발명의 차동 LC 네트워크는 상술한 다양한 회로들에 이용(또는 적용)될 수 있음이 본 발명의 기술 분야에서 통상의 기술 자에게 있어 자명할 것이다.
도 1은 본 발명의 제1 실시예에 따른 차동 LC 네트워크를 도시한 도면이고, 도 2a는 본 발명의 제1 실시예에 따른 차동 LC 네트워크가 동상 모드(common mode)로 동작할 때의 등가회로를 도시한 도면이며, 도 2b는 본 발명의 제1 실시예에 따른 차동 LC 네트워크가 차동 모드(differential mode)로 동작할 때의 등가회로를 도시한 도면이다.
도 1 내지 도 2b를 참조하면, 본 발명의 제1 실시예에 따른 차동 LC 네트워크(100)는 바이어스를 공급(예: 직류 급전(feeding))하는 바이어스부(110) 및 직류(direct current: DC) 단락(short)을 방지하는 직류 블록킹부(120)를 포함할 수 있다. 바이어스부(110) 및 직류 블록킹부(120)는 밸런스드된 차동 신호(balanced differential signal)를 이용할 수 있다.
일 실시 예에 따르면, 바이어스부(110)는 제1 단자(101)(예: 양의 입력 단자)와 제2 단자(102)(예: 음의 입력 단자) 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터(111) 및 제2 인덕터(112)를 포함할 수 있다. 제1 인덕터(111) 및 제2 인덕터(112) 사이에 직류 급전을 위한 전원부(미도시)가 연결될 수 있다. 제1 인덕터(111) 및 제2 인덕터(112)는 동일한 값을 가질 수 있다. 직류 블록킹부(120)는 제1 단자(101)와 제3 단자(103)(예: 양의 출력 단자) 사이에 직렬 연결되는 제1 캐패시터(121) 및 제2 단자(102)와 제4 단자(104)(예: 음의 출력 단자) 사이에 직렬 연결되는 제2 캐패시터(122)를 포함할 수 있다. 제1 캐패시터(121) 및 제2 캐패시터(122)는 동일한 값을 가질 수 있다.
일 실시 예에 따르면, 차동 LC 네트워크(100)는 동상 모드(또는 공통 모드로 명칭)(common mode, CM) 또는 차동 모드(differential mode, DM)로 동작할 수 있다.
동상 모드로 동작 시, 차동 LC 네트워크(100)는, 도 2a에 도시된 바와 같이, 신호 경로(제1 단자(101)와 제3 단자(103) 사이의 경로) 상에 제1 캐패시터(121)가 직렬 연결되는 것으로 표현될 수 있다. 이는 동상 모드 시 차동 LC 네트워크(100)의 제2 인덕터(112) 및 제2 캐패시터(122)를 포함하는 하프 노드가 개방 회로(open circuit)로 대체되기 때문이다. 제1 인덕터(111)는 일측이 오픈 상태인 바, 무시될 수 있다.
한편, 차동 모드로 동작 시, 차동 LC 네트워크(100)는, 도 2b에 도시된 바와 같이, 제1 단자(101)와 제3 단자(103) 사이의 신호 경로 상에 제1 캐패시터(121)가 직렬 연결되고, 제1 인덕터(111)가 접지에 연결되는 것으로 표현될 수 있다. 이는, 차동 모드 시 차동 LC 네트워크(100)의 제2 인덕터(112) 및 제2 캐패시터(122)를 포함하는 노드가 접지(ground)로 대체되기 때문이다. 상기 차동 LC 네트워크(100)는, 차동 모드 시, 필터(예: 2차 하이패스 필터)로 동작할 수 있다.
일 실시 예에 따르면, 차동 LC 네트워크(100)는 주파수 체배기의 출력단에 사용될 수 있다. 이때, 주파수 체배기는 입력 신호들 "cos(ω0t)" 및 "cos(ω0t + π)"에 대하여 아래의 <식 1> 및 <식 2>와 같은 출력 신호들을 출력할 수 있다.
OUTP = A0 + A1cos(ω0t) + A2cos(2ω0t) + ... + Ancos(nω0t) …… <식 1>
OUTn= A0 + A1cos(ω0t + π) + A2cos(2ω0t + 2π) + ... + An(nω0t + nπ) ..... <식 2>
상기 <식 1> 및 <식 2>에서 "An"는 n번째 주파수의 진폭(amplitude)이고, "n"은 고조파(harmonic)의 차수이다.
차동 LC 네트워크(100)는 주파수 체배기로부터 출력되는 홀수 차(odd-order)의 출력 신호들(OUTP, OUTn)에 대하여 차동 모드로 동작하고, 짝수 차(even-order)의 출력 신호들(OUTP, OUTn)에 대하여 동상 모드로 동작할 수 있다. 동상 모드 시, 신호 경로 상에 직렬 연결되는 제1 캐패시터(111)는 손실 요소(loss factor)로 동작한다. 이로 인하여, 차동 LC 네트워크(100)는 홀수 차 주파수 체배기(예: 3차 고조파를 출력하는 트리플러(triplier))에 사용(적용)될 수 있다. 유사하게, 차동 LC 네트워크(100)는 홀수 차 고조파를 이용하는 다양한 회로(예: 업-컨버팅 믹서, N-push 전압제어발진기(예: "N"은 홀수))에 유용하게 사용될 수 있다.
일 실시 예에 따르면, 차동 LC 네트워크(100)는 고조파의 출력 위상 특성을 이용하여 임피던스 매칭 및 필터링 기능을 동시에 수행할 수 있다. 이를 위하여, 차동 LC 네트워크(100)의 인덕턴스 및 캐패시턴스는 원하는 신호의 임피던스 매칭 및 원치않는 신호의 필터링 성능을 고려하여 최적화될 수 있다. 상세하게는, 캐패시턴스가 증가되는 경우 차동 모드에서의 필터 기능이 강화되고, 원하는 신호의 손실을 감소할 수 있으나, 차단 주파수를 유지하기 위해 인덕턴스를 감소시켜야 한다. 하지만, 상기 인덕턴스의 감소는 차동 모드에서 인덕터의 RF 초크(chock) 기능의 저하 및 불안정성을 증가시키는 문제가 있다. 또한, 캐패시턴스의 증가는 동상 모드에서 짝수차 고조파를 증가시키는 문제가 있다. 이러한 문제들을 고려하여 차동 LC 네트워크(100)의 인덕턴스 및 캐패시턴스가 결정될 수 있다. 예를 들어, 차동 LC 네트워크(100)의 출력 매칭을 위하여, 최대 출력 전력의 임피던스를 로드(load)의 임피던스(예: 50 옴(Ω))로 변환(매칭)해야 한다. 이를 고려하여, 차동 LC 네트워크(100)의 인덕턴스는 주파수 체배기의 드레인 캐패시턴스에 의해 제한적으로 결정되고(즉, 주파수 체배기와 임피던스 매칭이 되도록 차동 LC 네트워크(100)의 인덕턴스를 결정하고), 차동 LC 네트워크(100)의 캐패시턴스는 2N+1 차 고조파 아래의 신호를 거절(reject)하기에 충분한 하이패스 필터의 차단 주파수를 가지도록 결정(최적화)될 수 있다. 한편, 하이패스 필터의 차단 주파수가 캐패시턴스의 최적화 값으로 2N+1차 고조파 아래의 신호를 거절(reject)하기에 충분할 때, 인덕턴스는 임피던스 매칭 측면에서 최적화될 수 있다.
상술한 차동 LC 네트워크(100)는 비선형성을 이용하며, 불요 신호의 제거가 필요한 회로(예: 주파수 체배기)를 포함하는 전자 회로(예: 밀리미터-파 통신 장치의 송신기)에 사용될 수 있다. 예를 들어, 차동 LC 네트워크는 저주파 신호를 고주파 신호로 체배하는 주파수 체배기의 출력단에 위치하여, 주파수 체배기의 출력과 로드 사이의 임피던스 매칭 및 출력 신호를 통과시키고, 다른 신호를 제거하는 필터링을 동시에 수행할 수 있다. 이와 같이, 본 발명에 따른 차동 LC 네트워크(100)는 임피던스 매칭을 위해서만 사용되지 않고, 주파수 필터링 기능을 가질 수 있다.
도 3은 본 발명의 제2 실시예에 따른 차동 LC 네트워크를 도시한 도면이고, 도 4a는 본 발명의 제2 실시예에 따른 차동 LC 네트워크가 동상 모드로 동작할 때의 등가회로를 도시한 도면이며, 도 4b는 본 발명의 제2 실시예에 따른 차동 LC 네트워크가 차동 모드로 동작할 때의 등가회로를 도시한 도면이다.
도 3 내지 도 4b를 참조하면, 본 발명의 제2 실시예에 따른 차동 LC 네트워크(200)는, 도 1의 차동 LC 네트워크(100)와 유사하게, 바이어스부(210) 및 직류 블록킹부(220)를 포함할 수 있다. 다만, 차동 LC 네트워크(200)는 중간단(interstage)(예: 주파수 체배기와 증폭기(예: 버퍼 증폭기) 사이)에 위치할 수 있다. 이를 위하여, 바이어스부(210)는 제1 인덕터(211), 제2 인덕터(212), 제3 인덕터(213), 및 제4 인덕터(214)를 포함할 수 있고, 직류 블록킹부(220)는 제1 캐패시터(221) 및 제2 캐패시터(222)를 포함할 수 있다. 즉, 차동 LC 네트워크(200)는 바이어스부(210)가 제3 단자(203)(예: 양의 출력 단자)와 제4 단자(204)(예: 음의 출력 단자) 사이에 위치하고, 서로 직렬 연결되는 제3 인덕터(213) 및 제 4 인덕터(214)를 더 포함할 수 있다.
동상 모드로 동작 시, 차동 LC 네트워크(200)는, 도 4a에 도시된 바와 같이, 제1 단자(201) 및 제3 단자(203) 사이의 신호 경로 상에 제1 캐패시터(221)가 직렬 연결되는 것으로 표현될 수 있다. 한편, 차동 모드로 동작 시, 차동 LC 네트워크(200)는, 도 4b에 도시된 바와 같이, 제1 단자(201) 및 제3 단자(203) 사이의 신호 경로 상에 제1 캐패시터(221)가 직렬 연결되고, 제1 인덕터(211) 및 제3 인덕터(213)가 접지에 연결되는 것으로 표현될 수 있다.
차동 LC 네트워크(200)는, 차동 모드 시, 필터(예: 3차 하이패스 필터)로 동작할 수 있다. 차동 모드 시, 차동 LC 네트워크(200)의 차단 주파수(cut-off frequency)는 홀수 차(2N-1 차) 주파수(예: 기본 주파수)와 원하는 주파수(예: 3차 고조파) 사이의 값을 가질 수 있다. 예를 들어, 차동 LC 네트워크(200)의 차단 주파수는 차단 주파수가 3차 고조파와 거의 동일하게 설정되는 경우 손실 및 불안정성이 증가된다는 점을 고려하여 설정될 수 있다. 즉, 차동 LC 네트워크(200)의 차단 주파수는 3차 고조파와 인접하지 않고, 소정의 값만큰 이격되도록 설정될 수 있다.
한편, 차동 LC 네트워크(200)는 낮은 입력 임피던스와 높은 출력 임피던스를 일치(매칭)시키고, 주파수 체배기의 출력 전압을 다음 단계(버퍼 증폭기의 트랜지스터의 게이트)로 전달하기 위하여, 차동 LC 네트워크(200)의 제1 인덕터(211)는 제3 인덕터(213)보다 큰 값을 가져야 한다.
상술한 차동 LC 네트워크(200)는 비선형성을 이용하며, 불요 신호의 제거가 필요한 다단 회로(예: 주파수 체배기 및 버퍼 증폭기)를 포함하는 전자 회로(예: 밀리미터-파 통신 장치)에 사용될 수 있다. 예를 들어, 차동 LC 네트워크(200)는 주파수 체배기와 고조파 신호(예: 3차 고조파)를 증폭하는 버퍼 증폭기 사이에 위치하여, 주파수 체배기와 버퍼 증폭기 사이의 임피던스 매칭 및 원하는 출력 신호(예: 3차 고조파)를 통과시키고 원치않는 신호(예: 기본파 및 2차 고조파)를 제거하는 필터링을 동시에 수행할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 차동 LC 네트워크를 이용하는 전자 회로를 도시한 도면이고, 도 6은 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 주파수 변화에 따른 삽입 손실을 측정한 그래프이고, 도 7a는 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 입력 주파수에 대한 출력 전력을 측정한 그래프이고, 도 7b는 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 원치않는 신호에 대한 거절 능력을 측정한 그래프이며, 도 8은 본 발명의 일 실시 예에 따른 차동 LC 네트워크의 입력 전력에 대한 변환 효율을 측정한 그래프이다.
이하에서는 설명의 편의를 위하여, 차동 LC 네트워크가 중간단(interstage)에 위치하는 전자 회로에 대하여 설명하기로 한다.
도 5 내지 도 8을 참조하면, 본 발명의 일 실시 예에 따른 차동 LC 네트워크를 이용하는 전자 회로는 밀리미터-파 대역의 홀수 차 주파수 체배기일 수 있다. 이하에서는, 설명의 편의를 위하여, 전자 회로가 트리플러(500)인 경우를 예로하여 설명하기로 한다. 트리플러(500)는 차동 쌍(differential pair) 회로를 이용하여 출력 전력을 효율적으로 증가할 수 있다. 또한, 트리플러(500)의 입력 신호 및 출력 신호는 밸런스드된(balanced) 차동 신호일 수 있다.
일 실시 예에 따르면, 트리플러(500)는 입력 매칭 네트워크(510), 주파수 체배기 코어(520), 차동 LC 네트워크(530), 버퍼 증폭기(540), 및 출력 매칭 네트워크(550)를 포함할 수 있다.
입력 매칭 네트워크(510) 및 출력 매칭 네트워크(550)는 광대역(wideband)의 임피던스 매칭을 제공할 수 있다. 예를 들어, 입력 매칭 네트워크(510) 및 출력 매칭 네트워크(550)는 보상 캐패시터(C1, C4)를 가지는 트랜스포머 기반 발룬(transformer-based balun)일 수 있다.
주파수 체배기 코어(520)는 트랜지스터로 구현될 수 있고, 비선형 특성을 이용하여 저주파수의 입력 신호를 체배하여 고주파수의 출력 신호들(예: 고조파(harmonic) 신호들)을 출력할 수 있다. 예를 들어, 주파수 체배기 코어(520)는 입력 주파수(기본 주파수)(예: 19.8GHZ) 및 그의 고조파들(예: 39.6(= 19.8 * 2) Ghz, 59.4(= 19.8 * 4) GHz)을 출력할 수 있다.
차동 LC 네트워크(530)는 도 3의 차동 LC 네트워크(200)일 수 있다. 이에 차동 LC 네트워크(530)에 대한 상세한 설명은 생략하기로 한다.
버퍼 증폭기(540)는 트렌지스터로 구현될 수 있고, 차동 LC 네트워크(530)의 출력 신호를 증폭할 수 있다. 버퍼 증폭기(540)는 출력 전력(output power) 및 출력 효율(output efficiency)을 개선하기 위하여, 포화 영역(saturation region)에서 동작할 수 있다.
이하에서는, 상술한 구성을 가지는 트리플러(500)에 대하여 시뮬레이션 결과 및 실제 제작된 시제품의 측정 결과를 통해 차동 LC 네트워크의 성능 및/효과에 대해 설명하기로 한다. 시뮬레이션 및 측정에 사용된 트리플러(500)의 차동 LC 네트워크(530)는 45 fF의 캐패시터, 122 pH의 인덕터, 및 36 pH의 인덕터로 최적화되었다.
먼저, 도 6을 참조하면, 상기 트리플러(500)는 주파수에 따라 삽입 손실이 변화될 수 있다. 예를 들어, 트리플러(500)는 차동 모드이고 이상적인 소자로 구성된 경우 제1 그래프(601)와 같이 삽입 손실이 변화하고, 차동 모드이고 비이상적인 소자로 구성된 경우 제2 그래프(602)와 같이 삽입 손실이 변화하고, 동상 모드이고 이상적인 소자로 구성된 경우 제3 그래프(603)와 같이 삽입 손실이 변화하며, 동상 모드이고 비이상적인 소자로 구성된 경우 제4 그래프(604)와 같이 삽입 손실이 변화할 수 있다.
도 7a 및 도 7b를 참조하면, 시뮬레이션 결과 및 측정 결과 모두에서, 트리플러(500)는 원하는 신호(예: 3차 고조파)를 출력하고, 원치않는 신호를 거절(rejection)(예: 제거 또는 감쇄(attenuated))함을 알 수 있다. 예를 들어, 트리플러(500)는, 도 7a에 도시된 바와 같이, 입력 전력 10dBm의 기본 주파수(19.8GHz)에 대하여, 약 6.4dB의 최대 전력(peak power), 및 10.4GHz(55 ~ 65.4 GHz)의 3-dB 대역폭을 가지는 출력 신호(3차 고조파)를 출력함을 알 수 있다. 또한, 트리플러(500)는, 도 7b에 도시된 바와 같이, 3-dB 대역폭(55 ~ 65.4 GHz) 내에서 기본파 및 2차 고조파를 각각 약 30.6 dBc 및 20.9dBc 이상으로 거절(rejection)하고 있음을 알 수 있다.
도 8을 참조하면, 트리플러(500)는 5 dBm의 입력 전력일 때 -0.6 dB의 최대 변환 이득(conversion gain)을 가지고, 7 dBm의 입력 전력일 때 3.92 %의 최대 변환 효율(conversion efficiency)을 가짐을 알 수 있다.
한편, 아래의 <표 1>은 선행 문헌에 도시된 종래의 트리플러들(고조파 신호를 제거하기 위한 추가 필터를 포함함)과 본 발명에 따른 트리플러의 성능을 비교 도시하고 있다.
선행 1 선행 2 선행 3 본 발명
CMOS 공정(process) 65 nm 90 nm 45 nm 65 nm
대역폭(GHz) 57 - 78 51.3 - 70.2 36 - 66 55 - 65.4
출력 주파수(GHz) 63 60 60 59.4
입력 전력(dBm) - 5 4 - 8 5
변환 이득(dB) 1.3 -5.24 0 -0.6
포화 출력 전력(dBm) -2 1.8 -4.6 6.4
거절 능력(dBc) 20 이상 29.2 이상 17 이상 20.9 이상
변환 효율(%) 0.71 1.61 0.41 3.92
총 소모 전력(mW) 60 44.3 38 74.4
칩 면적(mm2) 0.45 0.92 N/A 0.48
상기 <표 1>을 참조하면, 본 발명에 따른 트리플러(500)는 가장 높은 포화 전력과 변환 효율을 가짐을 알 수 있다. 즉, 트리플러(500)에 포함된 차동 LC 네트워크(530)는 원하는 신호(3차 고조파)에 대한 임피던스 매칭을 유지하면서, 원치않는 신호에 대한 필터링 기능을 수행함을 알 수 있다. 이는 본 발명에 따른 차동 LC 네트워크를 이용하는 트리플러가 밸런스된 차동 신호를 이용하고, 원치않는 신호를 제거하기 위한 추가 필터가 필요없어 추가 필터로 인한 경로 손실을 감소시킬 수 있으며, 매칭 특성을 유지할 수 있기 때문이다.
한편, 이상에서는 차동 LC 네트워크가 주파수 체배기 중 트리플러에 적용되는 예에 대하여 설명하였다. 하지만, 본 발명에 따른 차동 LC 네트워크는 트리플러에 적용되는 것으로 한정되지 않고, 임피던스 매칭 및 필터링을 동시에 필요로 하는 다양한 회로에 사용될 수 있다. 예를 들어, 차동 LC 네트워크는 비선형성을 이용하며, 출력 신호(예: 3차 고조파 신호) 이외에 다른 신호(예: 기본파 및 일부 고조파 신호(예: 2차 고조파))를 제거(또는 억제)할 필요가 있는 전자 회로(예: 업-컨버팅 믹서(up-converting mixer), N-push 전압제어발진기), 및 저주파 노이즈(low-frequency noise)를 제거할 필요가 있는 회로(예: 베이스-밴드 증폭기(base-band amplifier))의 출력단 또는 상술한 회로들 사이의 중간단에 사용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100/200/530: 차동 LC 네트워크
500: 트리플러
510: 입력 매칭 네트워크 520: 주파수 체배기 코어
540: 버퍼 증폭기 550: 출력 매칭 네트워크

Claims (11)

  1. 차동 LC 네트워크(differential LC network)에 있어서,
    상기 차동 LC 네트워크에 바이어스를 공급하는 바이어스부; 및
    직류 단락(short)을 방지하는 직류 블록킹부를 포함하고,
    상기 바이어스부는
    제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터를 포함하고,
    상기 직류 블록킹부는
    상기 제1 입력 단자 및 제1 출력 단자 사이에 직렬 연결되는 제1 캐패시터; 및
    상기 제2 입력 단자 및 제2 출력 단자 사이에 직렬 연결되는 제2 캐패시터를 포함하는 것을 특징으로 하는 차동 LC 네트워크.
  2. 제 1 항에 있어서,
    상기 차동 LC 네트워크는 짝수 차의 고조파에 대하여 동상 모드로 동작하고, 홀수 차의 고조파에 대하여 차동 모드로 동작하는 것을 특징으로 하는 차동 LC 네트워크.
  3. 제 2 항에 있어서,
    상기 차동 LC 네트워크는, 상기 차동 모드로 동작 시, 상기 홀수 차의 고조파에 대한 필터링 및 임피던스 매칭을 함께 수행하는 것을 특징으로 하는 차동 LC 네트워크.
  4. 차동 LC 네트워크(differential LC network)에 있어서,
    상기 차동 LC 네트워크에 바이어스를 공급하는 바이어스부; 및
    직류 단락(short)을 방지하는 직류 블록킹부를 포함하고,
    상기 바이어스부는
    제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터; 및
    제1 출력 단자 및 제2 출력 단자 사이에 위치하고, 서로 직렬 연결되는 제3 인덕터 및 제4 인덕터를 포함하고,
    상기 직류 블록킹부는
    상기 제1 입력 단자 및 상기 제1 출력 단자 사이에 직렬 연결되고, 상기 제1 인덕터와 일측이 연결되고, 상기 제3 인덕터와 타측이 연결되는 제1 캐패시터; 및
    상기 제2 입력 단자 및 상기 제2 출력 단자 사이에 직렬 연결되고, 상기 제2 인덕터와 일측이 연결되고, 상기 제4 인덕터와 타측이 연결되는 제2 캐패시터를 포함하는 것을 특징으로 하는 차동 LC 네트워크.
  5. 제 4 항에 있어서,
    상기 차동 LC 네트워크는 짝수 차의 고조파에 대하여 동상 모드로 동작하고, 홀수 차의 고조파에 대하여 차동 모드로 동작하는 것을 특징으로 하는 차동 LC 네트워크.
  6. 제 5 항에 있어서,
    상기 차동 LC 네트워크는, 상기 차동 모드로 동작 시, 필터링 기능 및 임피던스 매칭 기능을 함께 수행하는 것을 특징으로 하는 차동 LC 네트워크.
  7. 제 6 항에 있어서,
    상기 제1 인덕터 및 상기 제2 인덕터는 제1 값을 가지고, 상기 제3 인덕터 및 상기 제4 인덕터는 상기 제1 값보다 작은 제2 값을 가지는 것을 특징으로 하는 차동 LC 네트워크.
  8. 전자 회로에 있어서,
    비선형성을 이용하며, 불요 신호(spurious signal)의 제거가 필요한 회로; 및
    상기 회로의 출력단에 연결되고, 상기 회로와 로드(load) 사이의 임피던스 매칭 및 주파수 필터링 기능을 함께 수행하는 차동 LC 네트워크(differential LC network)를 포함하는 것을 특징으로 하는 전자 회로.
  9. 제 8 항에 있어서,
    상기 차동 LC 네트워크는
    제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터;
    상기 제1 입력 단자 및 제1 출력 단자 사이에 직렬 연결되는 제1 캐패시터; 및
    상기 제2 입력 단자 및 제2 출력 단자 사이에 직렬 연결되는 제2 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
  10. 비선형성을 이용하며, 불요 신호(spurious signal)의 제거가 필요한 다단 회로; 및
    상기 다단 회로의 중간단(interstage)에 위치하여, 상기 다단 회로 간의 임피던스 매칭 및 주파수 필터링 기능을 함께 수행하는 차동 LC 네트워크(differential LC network)를 포함하는 것을 특징으로 하는 전자 회로.
  11. 제 10 항에 있어서,
    상기 차동 LC 네트워크는
    제1 입력 단자 및 제2 입력 단자 사이에 위치하고, 서로 직렬 연결되는 제1 인덕터 및 제2 인덕터;
    제1 출력 단자 및 제2 출력 단자 사이에 위치하고, 서로 직렬 연결되는 제3 인덕터 및 제4 인덕터;
    상기 제1 입력 단자 및 상기 제1 출력 단자 사이에 직렬 연결되고, 상기 제1 인덕터와 일측이 연결되고, 상기 제3 인덕터와 타측이 연결되는 제1 캐패시터; 및
    상기 제2 입력 단자 및 상기 제2 출력 단자 사이에 직렬 연결되고, 상기 제2 인덕터와 일측이 연결되고, 상기 제4 인덕터와 타측이 연결되는 제2 캐패시터를 포함하는 것을 특징으로 하는 전자 회로.
KR1020210177611A 2021-12-13 2021-12-13 차동 lc 네트워크 및 그를 포함하는 전자 회로 KR20230089181A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210177611A KR20230089181A (ko) 2021-12-13 2021-12-13 차동 lc 네트워크 및 그를 포함하는 전자 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210177611A KR20230089181A (ko) 2021-12-13 2021-12-13 차동 lc 네트워크 및 그를 포함하는 전자 회로

Publications (1)

Publication Number Publication Date
KR20230089181A true KR20230089181A (ko) 2023-06-20

Family

ID=86995180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210177611A KR20230089181A (ko) 2021-12-13 2021-12-13 차동 lc 네트워크 및 그를 포함하는 전자 회로

Country Status (1)

Country Link
KR (1) KR20230089181A (ko)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
선행 1. Y. Lee, Y. Hsiao and H. Wang, "A 57-78 GHz Frequency Tripler MMIC in 65-nm CMOS", IEEE Microw. Wireless Compon. Lett., vol. 26, no. 9, pp. 723-725, Sep. 2016.
선행 2. M. Chou, H. Chiu, H. Kao and F. Huang, "A 60-GHz CMOS Frequency Tripler With Broadband Performance", IEEE Microw. Wireless Compon. Lett., vol. 27, no. 3, pp. 281-283, Mar. 2017.
선행 3. W. Lee, T. Dinc and A. Valdes-Garcia, "Multi-Mode 60-GHz Radar Transmitter SoC in 45-nm SOI CMOS", IEEE J. Solid-State Circuits, vol. 55, no. 5, pp. 1187-1198, May 2020.

Similar Documents

Publication Publication Date Title
Blaakmeer et al. The blixer, a wideband balun-LNA-I/Q-mixer topology
Ghaffari et al. 8-path tunable RF notch filters for blocker suppression
Szoka et al. Circuit techniques for enhanced channel selectivity in passive mixer-first receivers
JP2010537453A (ja) チューナブルインピーダンス整合回路
Zijie et al. A 1-to 10-GHz RF and Wideband IF Cross-Coupled Gilbert Mixer in 0.13-$\mu\hbox {m} $ CMOS
US20060194559A1 (en) Radio-frequency circuit
Kuo et al. A 60 GHz injection-locked frequency tripler with spur suppression
Ghorbani et al. A 35.6 dB, 43.3% PAE class E differential power amplifier in 2.4 GHz with cross coupling neutralization for IoT applications
Aneja et al. Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology
Shin et al. High-power V-band CMOS frequency tripler with efficient matching networks
US20190348974A1 (en) A Broadband Frequency Tripler
CN101297477B (zh) 跨导级装置
Sunca et al. A wide tunable bandpass filter design based on CMOS active inductor
Khatri et al. A SAW-less CDMA receiver front-end with single-ended LNA and single-balanced mixer with 25% duty-cycle LO in 65nm CMOS
US20050043004A1 (en) Communication apparatus, electronic equipment with communication functions, communication function circuit, amplifier circuit and balun circuit
TW201743556A (zh) 壓控振盪器
KR20230089181A (ko) 차동 lc 네트워크 및 그를 포함하는 전자 회로
Chironi et al. A 5.8–13 GHz SDR RF front-end for wireless sensors network robust to out-of-band interferers in 65nm CMOS
Duan et al. High linearity wide band passive mixer for Ku-band applications in a 180nm CMOS technology
Razavi et al. A 0.4-6 GHz receiver for LTE and WiFi
Hamasawa et al. Dual-band differential outputs CMOS Low Noise Amplifier
Ying et al. A 20–40 GHz high dynamic range HBT N-path receiver with 8.9 dBm OOB B1dB and 8.55 dB NF consuming 130 mW
Shams et al. A wideband RF receiver using a harmonic rejection N-path notch filter for 5G applications
Sah et al. A low power 8 th sub-harmonic injection locked receiver for mm-Wave beamforming applications
Leung et al. A fourth-order CMOS bandpass amplifier with high linearity and high image rejection for GSM receivers

Legal Events

Date Code Title Description
E902 Notification of reason for refusal