KR20230085100A - Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device - Google Patents

Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device Download PDF

Info

Publication number
KR20230085100A
KR20230085100A KR1020220168125A KR20220168125A KR20230085100A KR 20230085100 A KR20230085100 A KR 20230085100A KR 1020220168125 A KR1020220168125 A KR 1020220168125A KR 20220168125 A KR20220168125 A KR 20220168125A KR 20230085100 A KR20230085100 A KR 20230085100A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
layer
substrate
Prior art date
Application number
KR1020220168125A
Other languages
Korean (ko)
Inventor
황성현
강병준
이진형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20230085100A publication Critical patent/KR20230085100A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/124
    • H01L33/0093
    • H01L33/44
    • H01L33/62
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • H01L2933/0025

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

A method of bonding a semiconductor light emitting device for a display pixel according to an embodiment includes the steps of: forming a plurality of semiconductor light emitting devices on a first substrate; forming an insulating layer on the first substrate and the plurality of semiconductor light emitting devices; etching an insulating layer formed between the plurality of semiconductor light emitting devices; compressing the first substrate and a second substrate to allow the plurality of semiconductor light emitting devices to correspond to bonding areas formed on the second substrate; and removing the first substrate. Therefore, it is possible to prevent the semiconductor light emitting device from leaving a transfer substrate.

Description

디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치{Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device}Semiconductor light emitting device for display pixel, bonding method thereof, and display device including semiconductor light emitting device

실시예는 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치에 관한 것이다.Embodiments relate to a semiconductor light emitting device for a display pixel, a bonding method thereof, and a display device including the semiconductor light emitting device.

대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.Large-area displays include liquid crystal displays (LCDs), OLED displays, and micro-LED displays.

마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다. A micro-LED display is a display using a micro-LED, which is a semiconductor light emitting device having a diameter or cross-sectional area of 100 μm or less, as a display device.

마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.Micro-LED display has excellent performance in many characteristics such as contrast ratio, response speed, color reproducibility, viewing angle, brightness, resolution, lifespan, luminous efficiency or luminance because it uses micro-LED, which is a semiconductor light emitting device, as a display element.

특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.In particular, the micro-LED display has the advantage of being free to adjust the size or resolution as screens can be separated and combined in a modular manner, and can implement a flexible display.

그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.However, since a large micro-LED display requires millions of micro-LEDs, there is a technical problem in that it is difficult to quickly and accurately transfer the micro-LEDs to the display panel.

최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다. Transfer technologies that have recently been developed include a pick and place process, a laser lift-off method, or a self-assembly method.

이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.Among them, the self-assembly method is a method in which a semiconductor light emitting device finds an assembly position in a fluid by itself, and is advantageous for implementing a large-screen display device.

최근에 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.Recently, US Patent No. 9,825,202 has proposed a micro-LED structure suitable for self-assembly, but research on a technology for manufacturing a display through self-assembly of micro-LEDs is still insufficient.

특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.In particular, in the case of rapidly transferring millions or more semiconductor light emitting devices to a large display in the prior art, the transfer speed can be improved, but the transfer error rate can be increased, resulting in a low transfer yield. There is a technical problem.

한편, 관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.On the other hand, in related technologies, a self-assembly type transfer process using dielectrophoresis (DEP) has been attempted, but there is a problem in that the self-assembly rate is low due to non-uniformity of DEP force.

한편, 내부기술의 DEP force를 이용한 자가조립 방식은, LED 칩을 마그넷의 자력으로 조립 홀 영역으로 1차 이동시키는 단계, 조립 배선에 교류를 인가하여 DEP force로 조립 홀에 LED 칩을 조립하는 단계를 포함한다.On the other hand, in the self-assembly method using the DEP force of internal technology, the step of first moving the LED chip to the assembly hole area with the magnetic force of the magnet, the step of assembling the LED chip in the assembly hole by applying AC to the assembly wiring and assembling the LED chip with the DEP force includes

그런데 LED 칩은 상측과 하측이 n형 반도체층, p형 반도체층으로 되어 있고, 각각 n 형 전극, p형 전극이 배치되어 있으므로 LED 칩의 상하 방향성을 유지하면서 조립 홀에 조립되는 것이 매우 중요하다. LED 칩의 방향이 기울거나 심지어 반대로 180도 회전된 상태로 조립되는 경우는 이후 진행되는 배선 공정에서 전기적 단선 불량이 발생할 수 있기 때문이다.However, since the upper and lower sides of the LED chip are composed of an n-type semiconductor layer and a p-type semiconductor layer, and an n-type electrode and a p-type electrode are disposed, respectively, it is very important to assemble the LED chip in the assembly hole while maintaining the vertical direction. . This is because electrical disconnection defects may occur in a subsequent wiring process when the direction of the LED chip is tilted or even reversely rotated by 180 degrees.

그러나 내부 연구에 의하면 유체 내에서 이동하는 자가조립 중에 LED 칩을 방향성 있게 제어하는 것은 어려운 문제로 연구되어 있으며 이에 대한 해결방안이 중요하게 요구되고 있다.However, according to internal research, it has been studied as a difficult problem to directionally control LED chips during self-assembly moving in a fluid, and a solution to this problem is critically required.

또한, 내부 기술에서 전사 기판에서 LED 칩이 이탈하는 문제와 이후 반도체 발광 소자를 조립 기판에 조립하는 정조립율이 감소하는 문제가 연구되고 있다.In addition, in the internal technology, the problem of the separation of the LED chip from the transfer substrate and the decrease in the regular assembly rate of assembling the semiconductor light emitting device to the assembly substrate are being studied.

또한, Red 컬러를 발광하는 반도체 발광 소자의 경우, Blue 또는 Green 컬러를 발광하는 반도체 발광 소자보다 물질적 특성으로 인해 광 효율이 감소하는 문제가 있다.In addition, in the case of a semiconductor light emitting device emitting red color, there is a problem in that light efficiency is reduced due to material characteristics compared to a semiconductor light emitting device emitting blue or green color.

실시예의 기술적 과제는 전사 기판에서 반도체 발광소자가 이탈하지 않도록 반도체 발광소자의 본딩 방법을 제공하는 것이다.A technical problem of the embodiment is to provide a bonding method of a semiconductor light emitting device so that the semiconductor light emitting device does not separate from the transfer substrate.

또한, 실시예의 기술적 과제는 반도체 발광소자의 정 조립율을 향상 시킨 반도체 발광소자의 본딩 방법을 제공하는 것이다.In addition, a technical problem of the embodiment is to provide a bonding method of a semiconductor light emitting device with improved assembly ratio of the semiconductor light emitting device.

또한, 실시예의 기술적 과제는 반도체 발광소자간의 장력을 방지할 수 있는 반도체 발광소자의 본딩 방법을 제공하는 것이다.In addition, a technical problem of the embodiment is to provide a bonding method of semiconductor light emitting devices capable of preventing tension between semiconductor light emitting devices.

또한, 실시예의 기술적 과제는 반도체 발광소자의 측면에서 전기적 연결을 할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.In addition, a technical problem of the embodiment is to provide a semiconductor light emitting device capable of electrical connection from the side of the semiconductor light emitting device and a display device including the same.

또한, 실시예의 기술적 과제는 자가조립 시 반도체 발광소자의 상, 하부의 방향성을 제어할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.In addition, a technical problem of the embodiment is to provide a semiconductor light emitting device capable of controlling the directionality of the top and bottom of the semiconductor light emitting device during self-assembly, and a display device including the same.

또한, 실시예의 기술적 과제는 Red 컬러를 발광하는 반도체 발광 소자의 휘도를 향상시키는 것이다.In addition, a technical problem of the embodiment is to improve the luminance of a semiconductor light emitting device emitting red color.

실시예의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 명세서로부터 파악될 수 있는 것을 포함한다.The tasks of the embodiments are not limited to the tasks mentioned above, but include what can be grasped from the specification.

실시예에 따른 반도체 발광소자의 본딩 방법은 제1 기판 상에 복수의 반도체 발광소자를 형성하는 단계; 상기 제1 기판 및 상기 복수의 반도체 발광소자 상에 절연층을 형성하는 단계; 상기 복수의 반도체 발광소자 사이에 형성된 절연층을 에칭하는 단계; 제2 기판에 형성된 본딩 영역에 상기 복수의 반도체 발광소자가 대응되도록 상기 제1 기판과 상기 제2 기판을 압착하는 단계; 및 상기 제1 기판을 제거하는 단계;를 포함한다.A bonding method of a semiconductor light emitting device according to an embodiment includes forming a plurality of semiconductor light emitting devices on a first substrate; forming an insulating layer on the first substrate and the plurality of semiconductor light emitting devices; etching an insulating layer formed between the plurality of semiconductor light emitting devices; pressing the first substrate and the second substrate so that the plurality of semiconductor light emitting devices correspond to a bonding area formed on a second substrate; and removing the first substrate.

또한, 실시예에서 상기 절연층을 에칭하는 단계는 상기 절연층에 상에 상기 복수의 반도체 발광소자 사이를 제외한 영역에 마스크 패턴, 예를 들어 PR mask를 형성하는 단계를 포함할 수 있다.In an embodiment, the etching of the insulating layer may include forming a mask pattern, for example, a PR mask, on the insulating layer except between the plurality of semiconductor light emitting devices.

또한, 실시예에서 상기 절연층을 에칭하는 단계는 상기 복수의 반도체 발광소자 사이의 형성된 상기 절연층 중 적어도 어느 하나를 에칭하지 않을 수 있다.Also, in the etching of the insulating layer in the embodiment, at least one of the insulating layers formed between the plurality of semiconductor light emitting devices may not be etched.

또한, 실시예에서 상기 본딩 영역에 PAC(Photo active compound)이 도포될 수 있다.Also, in an embodiment, a photo active compound (PAC) may be applied to the bonding area.

또한, 실시예에 따른 반도체 발광소자는 제1 반도체층, 상기 제1 반도체층 아래에 배치되는 활성층, 상기 활성층 아래에 배치되는 제2 반도체층을 포함하는 발광구조물; 상기 제2 반도체층 아래에 배치되어, 상기 제2 반도체층과 접촉 하는 제1 금속층; 상기 제1 금속층 아래에 배치되는 자성층; 및 상기 자성층 아래에 배치되는 제2 금속층;을 포함하며, 상기 제2 금속층은 상기 발광구조물의 측면으로 연장되어 배치된다.In addition, a semiconductor light emitting device according to an embodiment includes a light emitting structure including a first semiconductor layer, an active layer disposed under the first semiconductor layer, and a second semiconductor layer disposed under the active layer; a first metal layer disposed below the second semiconductor layer and in contact with the second semiconductor layer; a magnetic layer disposed under the first metal layer; and a second metal layer disposed below the magnetic layer, wherein the second metal layer extends to a side surface of the light emitting structure.

또한, 실시예에서 상기 제2 금속층의 폭은 상기 발광구조물의 폭보다 클 수 있다.Also, in an embodiment, a width of the second metal layer may be greater than a width of the light emitting structure.

또한, 실시예에서 상기 제2 금속층은 상기 자성층 하면에 배치되는 제2-1 금속층 및 상기 자성층의 측면에 배치되는 제2-2 금속층을 포함하며, 상기 제2-2 금속층은 상기 제1 금속층의 측면에 접촉할 수 있다.In addition, in the embodiment, the second metal layer includes a 2-1 metal layer disposed on a lower surface of the magnetic layer and a 2-2 metal layer disposed on a side surface of the magnetic layer, wherein the 2-2 metal layer is the first metal layer. side contact.

또한, 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 기판; 상기 기판 상에 배치되는 조립 배선; 상기 조립 배선 상에 배치되며, 개구부를 구비하는 격벽; 및 제 5항 내지 7항 중의 어느 한 항에 기재된 반도체 발광소자를 포함한다.In addition, a display device including a semiconductor light emitting device according to an embodiment includes a substrate; assembly wiring disposed on the substrate; a barrier rib disposed on the assembled wiring and having an opening; and the semiconductor light emitting device according to any one of claims 5 to 7.

또한 실시예에서 상기 제2 금속층은 상기 조립 배선과 전기적으로 연결될 수 있다.Also, in an embodiment, the second metal layer may be electrically connected to the assembly wiring.

또한, 실시예에서 상기 반도체 발광소자의 상면과 전기적으로 연결되는 패널 배선을 포함할 수 있다.In addition, in an embodiment, a panel wiring electrically connected to an upper surface of the semiconductor light emitting device may be included.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 기판에서 반도체 발광소자가 이탈하지 않는 기술적 효과가 있다.The semiconductor light emitting device and its bonding method according to the embodiment and the display device including the same have a technical effect of preventing the semiconductor light emitting device from being separated from the transfer substrate.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 정 조립률이 향상되는 기술적 효과가 있다.The semiconductor light emitting device according to the embodiment, the bonding method thereof, and the display device including the same have a technical effect of improving the assembly rate of the semiconductor light emitting device during self-assembly.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 과정 중 반도체 발광소자 간의 장력을 방지할 수 있는 기술적 효과가 있다.A semiconductor light emitting device and a bonding method thereof according to an embodiment and a display device including the same have technical effects capable of preventing tension between semiconductor light emitting devices during a transfer process.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 반도체 발광소자의 측면으로 전기적 연결을 할 수 있는 기술적 효과가 있다.A semiconductor light emitting device and a bonding method thereof according to an embodiment and a display device including the same have technical effects capable of electrical connection to the side of the semiconductor light emitting device.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 상, 하부 방향성을 제어할 수 있는 기술적 효과가 있다.A semiconductor light emitting device according to an embodiment, a bonding method thereof, and a display device including the same have technical effects capable of controlling upward and downward directions of the semiconductor light emitting device during self-assembly.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 Red 컬러를 발광하는 반도체 발광 소자의 휘도가 Blue 또는 Green 컬러를 발광하는 반도체 발광 소자의 휘도와 동등하도록 향상시킬 수 있는 기술적 효과가 있다.A semiconductor light emitting device according to an embodiment, a bonding method thereof, and a display device including the same have technical effects capable of improving the luminance of a semiconductor light emitting device emitting red color to be equal to the luminance of a semiconductor light emitting device emitting blue or green color. there is

실시예의 기술적 효과는 본 항목에 기재된 것에 한정되지 않으며, 명세서 전체를 통해 파악될 수 있는 것을 포함한다.The technical effects of the embodiments are not limited to those described in this section, and include those that can be grasped throughout the specification.

도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도이다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도이다.
도 7은 내부 기술에서의 전사 시 LED칩의 이탈 현상을 나타내는 도면이다.
도 8a 내지 도 11은 제1 실시예에 따른 반도체 발광 소자의 반도체 발광소자의 본딩 방법을 설명하는 공정도이다.
도 12는 제2 실시예에 따른 반도체 발광 소자의 단면도이다.
도 13 내지 도 15는 제2 실시예에 따른 반도체 발광 소자의 공정도이다.
도 16은 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 일부를 나타낸 단면도이다.
1 is an exemplary view of a living room of a house in which a display device according to an embodiment is disposed.
2 is a schematic block diagram of a display device according to an exemplary embodiment.
3 is a circuit diagram illustrating an example of a pixel of FIG. 2 .
FIG. 4 is an enlarged view of a first panel area in the display device of FIG. 1 .
FIG. 5 is a cross-sectional view taken along line B1-B2 of area A2 of FIG. 4 .
6 is an exemplary view in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method.
7 is a diagram showing a phenomenon of separation of an LED chip during transfer in an internal technology.
8A to 11 are process charts explaining a method of bonding the semiconductor light emitting device of the semiconductor light emitting device according to the first embodiment.
12 is a cross-sectional view of a semiconductor light emitting device according to a second embodiment.
13 to 15 are process charts of a semiconductor light emitting device according to a second embodiment.
16 is a cross-sectional view showing a portion of a display device including a semiconductor light emitting device according to a third embodiment.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.Hereinafter, embodiments disclosed herein will be described in detail with reference to the accompanying drawings. The suffixes 'module' and 'unit' for the components used in the following description are given or used interchangeably in consideration of ease of writing the specification, and do not themselves have a meaning or role that is distinct from each other. In addition, the accompanying drawings are for easy understanding of the embodiments disclosed in this specification, and the technical idea disclosed in this specification is not limited by the accompanying drawings. Also, when an element such as a layer, region or substrate is referred to as being 'on' another element, this includes being directly on the other element or other intervening elements may be present therebetween. do.

본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.Display devices described in this specification include digital TVs, mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation devices, and slates. ) PC, tablet PC, ultra-book, desktop computer, etc. may be included. However, the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even a new product type to be developed in the future.

이하, 실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치에 대해 설명한다.Hereinafter, a semiconductor light emitting device according to an embodiment, a bonding method thereof, and a display device including the semiconductor light emitting device will be described.

도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.1 illustrates a living room of a house in which a display device 100 according to an exemplary embodiment is disposed.

실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.The display device 100 of the embodiment can display the status of various electronic products such as the washing machine 101, the robot cleaner 102, and the air purifier 103, can communicate with each electronic product based on IOT, and can provide user It is also possible to control each electronic product based on the setting data of the .

실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.The display device 100 according to the embodiment may include a flexible display fabricated on a thin and flexible substrate. A flexible display can be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.

플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.In a flexible display, visual information can be implemented by independently controlling light emission of unit pixels arranged in a matrix form. A unit pixel means a minimum unit for implementing one color. A unit pixel of the flexible display may be implemented by a light emitting device. In the embodiment, the light emitting device may be a Micro-LED or a Nano-LED, but is not limited thereto.

도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.FIG. 2 is a block diagram schematically illustrating a display device according to an exemplary embodiment, and FIG. 3 is a circuit diagram illustrating an example of a pixel of FIG. 2 .

도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로를 포함할 수 있다. Referring to FIGS. 2 and 3 , a display device according to an embodiment may include a display panel 10 , a driving circuit 20 , a scan driving unit 30 and a power supply circuit.

실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.The display device 100 of the embodiment may drive a light emitting element in an active matrix (AM) method or a passive matrix (PM) method.

구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.The driving circuit 20 may include a data driver 21 and a timing controller 22 .

디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.The display panel 10 may be divided into a display area DA and a non-display area NDA disposed around the display area DA. The display area DA is an area where the pixels PX are formed to display an image. The display panel 10 includes data lines (D1 to Dm, where m is an integer greater than or equal to 2), scan lines (S1 to Sn, where n is an integer greater than or equal to 2) crossing the data lines (D1 to Dm), and a high potential voltage. It may include pixels PXs connected to a high-potential voltage line supplied thereto, a low-potential voltage line supplied with a low-potential voltage, data lines D1 to Dm, and scan lines S1 to Sn.

화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다. Each of the pixels PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 . The first sub-pixel PX1 emits light of a first color of a first wavelength, the second sub-pixel PX2 emits light of a second color of a second wavelength, and the third sub-pixel PX3 emits light of a third color. A third color light of a wavelength may be emitted. The first color light may be red light, the second color light may be green light, and the third color light may be blue light, but are not limited thereto. In addition, in FIG. 2, it is illustrated that each of the pixels PX includes three sub-pixels, but is not limited thereto. That is, each of the pixels PX may include four or more sub-pixels.

제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다. Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes at least one of the data lines D1 to Dm, at least one of the scan lines S1 to Sn, and a high voltage signal. It can be connected to the above voltage line. As shown in FIG. 3 , the first sub-pixel PX1 may include light emitting elements LDs, a plurality of transistors for supplying current to the light emitting elements LDs, and at least one capacitor Cst.

도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다. Although not shown in the drawings, each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include only one light emitting element LD and at least one capacitor Cst. may be

발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode. Here, the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but is not limited thereto.

도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.Referring to FIG. 3 , the plurality of transistors may include a driving transistor DT supplying current to the light emitting elements LD and a scan transistor ST supplying a data voltage to a gate electrode of the driving transistor DT. . The driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to a high potential voltage line to which a high potential voltage is applied, and a drain connected to the first electrodes of the light emitting devices LD. electrodes may be included. The scan transistor ST has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1≤k≤n), a source electrode connected to the gate electrode of the driving transistor DT, and data lines Dj, j an integer that satisfies 1≤j≤m).

커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.The capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT. The storage capacitor Cst may charge a difference between the gate voltage and the source voltage of the driving transistor DT.

구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.The driving transistor DT and the scan transistor ST may be formed of thin film transistors. In addition, in FIG. 3, the driving transistor DT and the scan transistor ST have been mainly described as being formed of P-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), but the present invention is not limited thereto. The driving transistor DT and the scan transistor ST may be formed of N-type MOSFETs. In this case, positions of the source and drain electrodes of the driving transistor DT and the scan transistor ST may be changed.

또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.In addition, in FIG. 3 , each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 includes one driving transistor DT, one scan transistor ST, and one capacitor ( 2T1C (2 Transistor - 1 capacitor) having Cst) is illustrated, but the present invention is not limited thereto. Each of the first sub-pixel PX1 , the second sub-pixel PX2 , and the third sub-pixel PX3 may include a plurality of scan transistors ST and a plurality of capacitors Cst.

다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.Referring back to FIG. 2 , the driving circuit 20 outputs signals and voltages for driving the display panel 10 . To this end, the driving circuit 20 may include a data driver 21 and a timing controller 22 .

데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.The data driver 21 receives digital video data DATA and a source control signal DCS from the timing controller 22 . The data driver 21 converts the digital video data DATA into analog data voltages according to the source control signal DCS and supplies them to the data lines D1 to Dm of the display panel 10 .

타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.The timing controller 22 receives digital video data DATA and timing signals from the host system. The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock. The host system may be an application processor of a smart phone or tablet PC, a monitor, a system on chip of a TV, and the like.

스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.The scan driver 30 receives the scan control signal SCS from the timing controller 22 . The scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10 . The scan driver 30 may include a plurality of transistors and be formed in the non-display area NDA of the display panel 10 . Alternatively, the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10 .

전원 공급 회로는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.The power supply circuit generates a high-potential voltage (VDD) and a low-potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate a high-potential voltage line and a low-potential voltage line of the display panel 10. It can be supplied to potential voltage lines. Also, the power supply circuit may generate and supply driving voltages for driving the driving circuit 20 and the scan driving unit 30 from the main power supply.

도 4는 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.FIG. 4 is an enlarged view of the first panel area A1 in the display device of FIG. 1 .

도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.Referring to FIG. 4 , the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.

제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다. The first panel area A1 may include a plurality of light emitting devices 150 disposed for each unit pixel (PX in FIG. 2 ).

예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다. For example, the unit pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 . For example, a plurality of red light emitting elements 150R are disposed in the first sub-pixel PX1, a plurality of green light emitting elements 150G are disposed in the second sub-pixel PX2, and a plurality of blue light emitting elements 150B. may be disposed in the third sub-pixel PX3. The unit pixel PX may further include a fourth sub-pixel in which no light emitting element is disposed, but is not limited thereto. Meanwhile, the light emitting device 150 may be a semiconductor light emitting device.

다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.Next, FIG. 5 is a cross-sectional view taken along line B1-B2 of region A2 of FIG. 4 .

도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다. Referring to FIG. 5 , the display device 100 of the embodiment includes a substrate 200, assembled wires 201 and 202, a first insulating layer 211a, a second insulating layer 211b, and a third insulating layer 206. And it may include a plurality of light emitting devices (150).

조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.The assembly line may include a first assembly line 201 and a second assembly line 202 spaced apart from each other. The first assembling wire 201 and the second assembling wire 202 may be provided to generate dielectrophoretic force for assembling the light emitting device 150 . In addition, the first assembly line 201 and the second assembly line 202 may be electrically connected to the electrode of the light emitting device to function as electrodes of a display panel.

조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.The assembled wires 201 and 202 may be formed of light-transmitting electrodes (ITO) or may include a metal material having excellent electrical conductivity. For example, the assembled wires 201 and 202 may be titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), molybdenum (Mo) ) It may be formed of at least one or an alloy thereof.

상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.A first insulating layer 211a may be disposed between the first assembly wire 201 and the second assembly wire 202 , and a first insulating layer 211a may be disposed on the first assembly wire 201 and the second assembly wire 202 . 2 insulating layers 211b may be disposed. The first insulating layer 211a and the second insulating layer 211b may be an oxide film or a nitride film, but are not limited thereto.

발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150R), 녹색 발광소자(150G) 및 청색 발광소자(150B)를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.The light emitting device 150 may include a red light emitting device 150R, a green light emitting device 150G, and a blue light emitting device 150B to form a sub-pixel, but is not limited thereto, and is a red phosphor. It is also possible to implement red and green, respectively, by providing a green phosphor and the like.

기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.The substrate 200 may be formed of glass or polyimide. In addition, the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET). In addition, the substrate 200 may be a light-transmitting material, but is not limited thereto.

제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.The third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, or the like, and may be integrally formed with the substrate 200 to form a single substrate.

제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.The third insulating layer 206 may be a conductive adhesive layer having adhesiveness and conductivity, and the conductive adhesive layer may be flexible and thus enable a flexible function of the display device. For example, the third insulating layer 206 may be an anisotropy conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles. The conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness but electrically insulating in a direction horizontal to the thickness.

제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. The third insulating layer 206 may include an assembly hole 203 into which the light emitting device 150 is inserted (see FIG. 6 ). Accordingly, during self-assembly, the light emitting device 150 can be easily inserted into the assembly hole 203 of the third insulating layer 206 . The assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, or the like.

조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.The distance between the assembly lines 201 and 202 is smaller than the width of the light emitting element 150 and the width of the assembly hole 203, so that the assembly position of the light emitting element 150 using an electric field can be more precisely fixed.

조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.A third insulating layer 206 is formed on the assembly wires 201 and 202 to protect the assembly wires 201 and 202 from the fluid 1200 and prevent leakage of current flowing through the assembly wires 201 and 202. can The third insulating layer 206 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.

또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.In addition, the third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, or the like, and may be integrally formed with the substrate 200 to form a single substrate.

제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. The third insulating layer 206 may be an adhesive insulating layer or a conductive adhesive layer having conductivity. The third insulating layer 206 is ductile and can enable a flexible function of the display device.

제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다. The third insulating layer 206 has a barrier rib, and an assembly hole 203 may be formed by the barrier rib. For example, when the substrate 200 is formed, a portion of the third insulating layer 206 is removed, so that each of the light emitting devices 150 may be assembled into the assembly hole 203 of the third insulating layer 206 .

기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.An assembly hole 203 to which the light emitting devices 150 are coupled is formed in the substrate 200 , and a surface on which the assembly hole 203 is formed may contact the fluid 1200 . The assembly hole 203 may guide an accurate assembly position of the light emitting device 150 .

한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.Meanwhile, the assembly hole 203 may have a shape and size corresponding to the shape of the light emitting element 150 to be assembled at the corresponding position. Accordingly, it is possible to prevent assembly of another light emitting element or a plurality of light emitting elements into the assembly hole 203 .

도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.6 is a view showing an example in which a light emitting device according to an embodiment is assembled to a substrate by a self-assembly method, and the self-assembly method of the light emitting device will be described with reference to the drawings.

기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.The substrate 200 may be a panel substrate of a display device. In the following description, the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.

도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다. Referring to FIG. 6 , a plurality of light emitting devices 150 may be put into a chamber 1300 filled with a fluid 1200 . The fluid 1200 may be water such as ultrapure water, but is not limited thereto. A chamber may also be called a water bath, container, vessel, or the like.

이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.After that, the substrate 200 may be disposed on the chamber 1300 . Depending on the embodiment, the substrate 200 may be introduced into the chamber 1300 .

도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다. As shown in FIG. 5 , a pair of assembly wires 201 and 202 corresponding to each of the light emitting devices 150 to be assembled may be disposed on the substrate 200 .

도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.Referring to FIG. 6 , after the substrate 200 is disposed, an assembly device 1100 including a magnetic material may move along the substrate 200 . As the magnetic material, for example, a magnet or an electromagnet may be used. The assembly device 1100 may move while in contact with the substrate 200 in order to maximize the area of the magnetic field into the fluid 1200 . Depending on the embodiment, the assembly device 1100 may include a plurality of magnetic bodies or may include a magnetic body having a size corresponding to that of the substrate 200 . In this case, the moving distance of the assembling device 1100 may be limited within a predetermined range.

조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.The light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 by the magnetic field generated by the assembly device 1100 .

발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다. While moving toward the assembly device 1100 , the light emitting device 150 may enter the assembly hole 203 by a dielectrophoretic force (DEP force) and come into contact with the substrate 200 .

구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.In detail, the assembled wires 201 and 202 form an electric field by an externally supplied power, and dielectrophoretic force can be formed between the assembled wires 201 and 202 by the electric field. The light emitting element 150 can be fixed to the assembly hole 203 on the substrate 200 by this dielectrophoretic force.

기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.The light emitting element 150 in contact with the substrate 200 may be prevented from being separated by the movement of the assembly device 1100 by the electric field applied by the assembly wires 201 and 202 formed on the substrate 200 . . According to the embodiment, since the time required to assemble each of the light emitting devices 150 to the substrate 200 can be drastically reduced by the above-described self-assembly method using the electromagnetic field, a large-area high-pixel display can be made more quickly and can be implemented economically.

이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.At this time, a predetermined solder layer (not shown) may be formed between the assembled electrode and the light emitting device 150 assembled on the assembly hole 203 of the substrate 200 to improve the bonding strength of the light emitting device 150 .

다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.Next, a molding layer (not shown) may be formed in the assembly hole 203 of the substrate 200 . The molding layer may be a light-transmissive resin or a resin containing a reflective material or a scattering material.

이하, 도면을 참고하여 기술적 과제를 해결하기 위한 실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치를 설명하기로 한다.Hereinafter, a semiconductor light emitting device and a bonding method thereof according to embodiments for solving technical problems and a display device including the semiconductor light emitting device will be described with reference to drawings.

[실시예][Example]

한편, 도 7은 반도체 발광소자의 본딩과 관련된 내부 기술에 따른 도면이다.Meanwhile, FIG. 7 is a view according to an internal technology related to bonding of a semiconductor light emitting device.

도 7과 같이 내부기술에 따른 반도체 발광소자의 본딩기술에서 성장 기판(10)에서 반도체 발광 소자(50)를 성장시키고, 옥사이드층(40)을 형성한 후 케미칼 리프트 오프(CLO)공정을 진행하여 성장 기판(10)을 제거하면, 옥사이드층(40)의 장력에 의하여 LED 칩들(50) 간에 장력이 발생하고, LED 칩(50)이 본딩 영역에서 이탈하는 문제점이 발생했다. 따라서, 전사율이 감소하고, 이후 LED 칩(50)을 본딩 영역(12)이 구비된 조립 기판(11)에 전사할 때 정조립율이 감소하는 문제가 있었다. 또한, 1차 전사 과정에서 성장 기판으로부터 반도체 발광소자를 분리하는 케미칼 리프트 오프(CLO) 공정을 진행한 후 절연층 제거 시 파티클이 발생하는데, 유체 내에서 자가조립을 하는 경우 파티클이 분술물로 작용하여 자가조립 전사율이 현저히 떨어지는 문제가 있다.As shown in FIG. 7, in the bonding technology of the semiconductor light emitting device according to the internal technology, the semiconductor light emitting device 50 is grown on the growth substrate 10, the oxide layer 40 is formed, and a chemical lift-off (CLO) process is performed. When the growth substrate 10 is removed, tension is generated between the LED chips 50 due to the tension of the oxide layer 40, and the LED chip 50 is detached from the bonding area. Therefore, there is a problem in that the transfer rate decreases, and then, when the LED chip 50 is transferred to the assembly substrate 11 provided with the bonding area 12, the normal assembly rate decreases. In addition, particles are generated when the insulating layer is removed after the chemical lift-off (CLO) process that separates the semiconductor light emitting device from the growth substrate in the primary transfer process. When self-assembling in a fluid, the particles act as powder. Thus, there is a problem in that the self-assembly transfer rate is significantly reduced.

이에 실시예의 기술적 과제 중의 하나는 반도체 발광소자를 전사하는 과정에서 반도체 발광소자가 본딩 영역에서 이탈하는 문제를 해결하고자 함이다.Accordingly, one of the technical problems of the embodiment is to solve the problem of the semiconductor light emitting device being separated from the bonding area in the process of transferring the semiconductor light emitting device.

도 8a 내지 도 11은 반도체 발광소자의 본딩 방법을 나타내는 공정도이다. (이하의 설명에서 '제1 실시예'는 '실시예'로 약칭하기로 한다)8A to 11 are process charts illustrating a bonding method of a semiconductor light emitting device. (In the following description, 'first embodiment' will be abbreviated as 'embodiment')

도 8a를 참조하면, 제1 기판(110)에서 복수의 반도체 발광 소자(150)가 성장할 수 있다. 제1 기판(110)은 반도체 발광 소자를 이루는 3족-5족 화합물 반도체 물질, 2족-6족 화합물 반도체 물질 등일 수 있다. 예를 들어, 제1 기판(110)은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있으며, 반도체 발광 소자(150)의 성장기판으로 이용될 수 있다.Referring to FIG. 8A , a plurality of semiconductor light emitting devices 150 may be grown on the first substrate 110 . The first substrate 110 may be a Group 3-5 compound semiconductor material or a Group 2-6 compound semiconductor material constituting a semiconductor light emitting device. For example, the first substrate 110 may include GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP, etc., and may be used as a growth substrate for the semiconductor light emitting device 150. there is.

또한, 복수의 반도체 발광소자(150)에서 상기 제1 기판(110)과 반대되는 면에는 제1 전극(미도시)이 형성될 수 있다. 상기 제1 전극은 이후 반도체 발광소자의 광 추출효율 향상을 위해 투광성전극(미도시)으로 형성될 수 있다. 상기 투광성 전극층은 ITO(indium tin oxide), IAZO(indium aluminum zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.In addition, a first electrode (not shown) may be formed on a surface opposite to the first substrate 110 in the plurality of semiconductor light emitting devices 150 . The first electrode may be formed as a light-transmitting electrode (not shown) to improve the light extraction efficiency of the semiconductor light emitting device. The light-transmitting electrode layer includes indium tin oxide (ITO), indium aluminum zinc oxide (IAZO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO) to include at least one of may be, but is not limited to these materials.

도 8b를 참조하면, 상기 기판(110)에서 성장한 상기 복수의 반도체 발광소자(150) 상에 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 복수의 반도체 발광소자(150)와 상기 기판(110)을 덮도록 형성될 수 있다. 상기 절연층(140)은 SiO2로 형성될 수 있으나 이에 한정하지 않는다.Referring to FIG. 8B , an insulating layer 140 may be formed on the plurality of semiconductor light emitting devices 150 grown on the substrate 110 . The insulating layer 140 may be formed to cover the plurality of semiconductor light emitting devices 150 and the substrate 110 . The insulating layer 140 may be formed of SiO 2 , but is not limited thereto.

도 8c를 참조하면, 상기 절연층(140) 상에 PR mask(140)가 형성될 수 있다. 상기 PR mask(140)는 상기 기판(110) 상에서 복수의 반도체 발광소자(150)와 중첩되는 절연층 상에만 형성되며, 이후 식각 공정에 이용될 수 있다.Referring to FIG. 8C , a PR mask 140 may be formed on the insulating layer 140 . The PR mask 140 is formed only on an insulating layer overlapping the plurality of semiconductor light emitting devices 150 on the substrate 110, and can be used in a subsequent etching process.

한편, 내부적으로 연구되는 기술에서 사이즈 100um 이상의 미니 LED의 경우, 절연층을 제거하지 않고 LLO(Laser Lift off) 공정 또는 CLO(Chemica Lift off)공정을 통해서 성장 기판을 분리하였다. 반면에, 약 10um 사이즈의 마이크로 LED의 경우, 전사 기판에 본딩을 한 후, CLO공정을 진행하면 본딩 불량이 총 면적의 약 80%이상 발생하였으며, 이는 반도체 에피층과 절연층 간의 스트레스의 존재 때문인 것으로 확인되었다. 따라서, 성장 기판 분리 전에 절연층을 isolation 진행해서 반도체 에피층과 절연층 간의 스트레스를 방지하는 기술이 필요한 상황이다.On the other hand, in the case of a mini LED with a size of 100um or more in internally researched technology, the growth substrate was separated through a laser lift off (LLO) process or a chemical lift off (CLO) process without removing the insulating layer. On the other hand, in the case of a micro LED with a size of about 10um, when the CLO process was performed after bonding to the transfer substrate, bonding defects occurred in about 80% or more of the total area, which is due to the presence of stress between the semiconductor epitaxial layer and the insulating layer. confirmed to be Therefore, there is a need for a technique for preventing stress between the semiconductor epitaxial layer and the insulating layer by isolating the insulating layer before separating the growth substrate.

이어서 도 9a를 참조하면, 마스크 패턴인 PR mask(160)에 의해 덮이지 않은 절연층(140)을 식각하는 공정이 진행된다. 식각공정은 건식 식각 및 습식 식각을 포함할 수 있다. 상기 마스크 패턴(160)은 복수의 반도체 발광소자(150)의 사이에 위치하며, PR mask(160)에 덮이지 않은 절연층(140)은 식각되어 일체형으로 형성되었던 절연층(140)이 isolation되어 분리될 수 있다. 절연층 isolation은 복수의 반도체 발광소자 사이의 각각에서 진행될 수 있다.Subsequently, referring to FIG. 9A , a process of etching the insulating layer 140 not covered by the PR mask 160 as a mask pattern is performed. The etching process may include dry etching and wet etching. The mask pattern 160 is located between the plurality of semiconductor light emitting devices 150, and the insulating layer 140 not covered by the PR mask 160 is etched and the insulating layer 140 formed integrally is isolated. can be separated Insulation layer isolation may be performed between each of the plurality of semiconductor light emitting devices.

이후 isolation된 절연층은 절연층 사이에서 장력이 발생하지 않게 되어, 반도체 발광소자가 전사기판의 본딩영역에 안정적으로 고정될 수 있도록 하는 기술적 효과가 있다.Thereafter, the isolated insulating layer does not generate tension between the insulating layers, so that the semiconductor light emitting device can be stably fixed to the bonding area of the transfer substrate.

또한, 도 9b를 참조하면, 복수의 반도체 발광소자를 그룹화 하여, 절연층(140)의 multi-isolation이 진행될 수 있다. multi-isolation 또한 복수의 반도체 발광소자를 그룹화하여, 그룹 사이가 식각되도록하고 절연층 사이에서의 장력이 줄어들기 때문에 single-isolation과 동일한 효과를 얻을 수 있다.Also, referring to FIG. 9B , multi-isolation of the insulating layer 140 may be performed by grouping a plurality of semiconductor light emitting devices. Multi-isolation also groups a plurality of semiconductor light emitting devices so that the groups are etched and the tension between the insulating layers is reduced, so the same effect as single-isolation can be obtained.

이어서 도 10을 참고하면, 제1 기판(110)에 절연층(140)이 isolation된 상태의 복수의 반도체 발광소자(150)를 제2 기판(111)에 전사한다. 상기 제2 기판(111)은 사파이어 기판 일 수 있으나 이에 한정되는 것은 아니다. 이때, 복수의 반도체 발광소자와 제2 기판의 연결은 PAC(Photo active compound)을 도포한 뒤 제1기판과 제2기판을 압착시키고 경화시켜 본딩하는 방법 등이 이용될 수 있지만 이에 한정되는 것은 아니다.Subsequently, referring to FIG. 10 , the plurality of semiconductor light emitting devices 150 in a state in which the insulating layer 140 is isolated on the first substrate 110 are transferred to the second substrate 111 . The second substrate 111 may be a sapphire substrate, but is not limited thereto. In this case, the connection between the plurality of semiconductor light emitting devices and the second substrate may be performed by applying a photo active compound (PAC), then compressing and curing the first substrate and the second substrate to bond, but is not limited thereto. .

이후 도11을 참고하면, 복수의 반도체 발광소자(150)가 제2 기판에 본딩된 상태에서 제1 기판을 제거하는 공정이 진행된다. 반도체 발광소자(150)가 Blue 또는 Green 컬러를 발광하는 경우 레이저 리프트 오프(LLO) 공정 등이 이용될 수 있으며, 반도체 발광소자(150)가 Red 컬러를 발광하는 경우 케미칼 리프트 오프(CLO) 공정 등이 이용될 수 있으며, 이에 한정되는 것은 아니다. 케미칼 리프트 오프(CLO) 공정에 사용되는 케미칼 용액은 암모니아, 과산화수소수 또는 이들의 혼합물 등이 이용될 수 있으나 이에 한정되는 것은 아니다. Referring to FIG. 11 , a process of removing the first substrate is performed while the plurality of semiconductor light emitting devices 150 are bonded to the second substrate. When the semiconductor light emitting device 150 emits blue or green color, a laser lift-off (LLO) process or the like may be used, and when the semiconductor light emitting device 150 emits red color, a chemical lift-off (CLO) process, etc. This may be used, but is not limited thereto. The chemical solution used in the chemical lift-off (CLO) process may be ammonia, hydrogen peroxide, or a mixture thereof, but is not limited thereto.

케미칼 용액에 의해 상기 제1 기판(110)이 제거 될 수 있으며, 복수의 반도체 발광소자(150)는 제2 기판에 본딩될 수 있다. 복수의 반도체 발광소자(150)를 감싸는 절연층(140)은 서로 isolation 되어 있기 때문에 장력을 가지지 않으며, 이에 따라 실시예에 따른 반도체 발광소자(150)의 본딩 방법은 복수의 반도체 발광소자 간에도 장력이 작용하지 않으며, 본딩 영역에 안정적으로 고정될 수 있는 기술적 효과가 있다. 이로써, 성장 기판에서 전사 기판으로의 전사율이 향상되며, 이후 진행되는 반도체 발광소자의 정조립률이 향상되는 기술적 효과가 있다.The first substrate 110 may be removed by a chemical solution, and the plurality of semiconductor light emitting devices 150 may be bonded to the second substrate. Since the insulating layers 140 surrounding the plurality of semiconductor light emitting devices 150 are isolated from each other, they do not have tension. Accordingly, in the bonding method of the semiconductor light emitting devices 150 according to the embodiment, tension is applied even between the plurality of semiconductor light emitting devices. It does not work, and there is a technical effect that can be stably fixed to the bonding area. As a result, there is a technical effect in that the transfer rate from the growth substrate to the transfer substrate is improved, and the regular assembly rate of the semiconductor light emitting device that proceeds thereafter is improved.

또한, 실시예에 따른 반도체 발광소자 및 이의 본딩방법은 절연층을 제거 후 제1 기판을 분리하여 파티클 이슈를 예방하고, 유체 내에서의 자가조립 전사율을 향상시키는 기술적 효과가 있다.In addition, the semiconductor light emitting device and its bonding method according to the embodiment have technical effects of preventing particle issues and improving self-assembly transfer rate in a fluid by separating the first substrate after removing the insulating layer.

이후, 상기 제2 기판에 본딩된 복수의 반도체 발광소자에 대해 이후 설명과 같이 금속층을 순차적으로 증착할 수 있다. 예를 들어, 오믹층 열처리를 수행할 수 있으며, 자성층을 형성할 수 있다.Subsequently, metal layers may be sequentially deposited on the plurality of semiconductor light emitting devices bonded to the second substrate as will be described later. For example, an ohmic layer heat treatment may be performed, and a magnetic layer may be formed.

이후, 반도체 발광소자는 유체 내로 분산되어 디스플레이 패널 기판으로 조립되어 디스플레이 장치에 이용될 수 있다.Thereafter, the semiconductor light emitting device may be dispersed into a fluid and assembled into a display panel substrate to be used in a display device.

도 12는 제2 실시예에 따른 반도체 발광소자(150)의 단면도이다. 12 is a cross-sectional view of a semiconductor light emitting device 150 according to a second embodiment.

제2 실시예에 따른 반도체 발광소자(150)는 제1 실시예에 따른 반도체 발광소자의 본딩 방법을 통해 형성 및 전사 될 수 있다. 예를 들어, 도 11과 같이 제2 기판(111)에 본딩된 복수의 반도체 발광소자(150)에 대해 이후 설명과 같이 금속층을 순차적으로 증착할 수 있다. 예를 들어, 오믹층 열처리를 수행할 수 있으며, 자성층을 형성할 수 있다. 이후 반도체 발광소자는 유체 내로 분산되어 디스플레이 패널 기판으로 전사되어 디스플레이 장치에 이용될 수 있다.The semiconductor light emitting device 150 according to the second embodiment may be formed and transferred through the bonding method of the semiconductor light emitting device according to the first embodiment. For example, metal layers may be sequentially deposited on the plurality of semiconductor light emitting devices 150 bonded to the second substrate 111 as shown in FIG. 11 as will be described later. For example, an ohmic layer heat treatment may be performed, and a magnetic layer may be formed. Thereafter, the semiconductor light emitting device may be dispersed into a fluid and transferred to a display panel substrate to be used in a display device.

제2 실시예에 따른 반도체 발광소자는 제1 도전형 반도체층(153), 상기 제1 도전형 반도체층(153) 아래에 배치되는 활성층(154), 상기 활성층(154) 아래에 배치되는 제2 도전형 반도체층(155)을 포함하는 발광구조물을 구비한다.The semiconductor light emitting device according to the second embodiment includes a first conductivity-type semiconductor layer 153, an active layer 154 disposed under the first conductivity-type semiconductor layer 153, and a second conductivity-type semiconductor layer disposed under the active layer 154. A light emitting structure including a conductive semiconductor layer 155 is provided.

상기 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)은 화합물 반도체 물질로 이루어질 수 있다. 예컨대, 화합물 반도체 물질은 3족-5족 화합물 반도체 물질, 2족-6족 화합물 물질 등일 수 있다. 예컨대, 화합물 반도체 물질은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있으나 이에 한정하지 않는다.The first conductivity-type semiconductor layer 153, the active layer 154, and the second conductivity-type semiconductor layer 155 may be made of a compound semiconductor material. For example, the compound semiconductor material may be a Group 3-5 compound semiconductor material, a Group 2-6 compound material, or the like. For example, the compound semiconductor material may include GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP, and the like, but is not limited thereto.

예컨대, 제1 도전형 반도체층(153)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(155)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 n형 도펀트이고, 제2 도전형 도펀트는 p형 도펀트일 수 있으나 이에 한정되는 것은 아니다.For example, the first conductivity type semiconductor layer 153 may include a first conductivity type dopant, and the second conductivity type semiconductor layer 155 may include a second conductivity type dopant. For example, the first conductivity type dopant may be an n-type dopant, and the second conductivity type dopant may be a p-type dopant, but is not limited thereto.

활성층(154)은 광을 생성하는 영역으로서, 화합물 반도체의 물질 특성에 따라 특정 파장 대역을 갖는 광을 생성할 수 있다. 즉, 활성층(154)에 포함된 화합물 반도체의 에너지 밴드갭에 의해 파장 대역이 결정될 수 있다. 따라서, 활성층(154)에 포함된 화합물 반도체의 에너지 밴드갭에 따라 실시예의 반도체 발광소자(150)는 UV 광, 청색 광, 녹색 광, 적색 광을 생성할 수 있다. 또한 상기 활성층(154)은 활성층이 다층으로 형성된 MQW(Multi Quantum Wells)일 수 있다.The active layer 154 is a region that generates light, and can generate light having a specific wavelength band according to material properties of the compound semiconductor. That is, the wavelength band may be determined by the energy band gap of the compound semiconductor included in the active layer 154 . Accordingly, the semiconductor light emitting device 150 of the embodiment may generate UV light, blue light, green light, and red light according to the energy band gap of the compound semiconductor included in the active layer 154 . In addition, the active layer 154 may be MQW (Multi Quantum Wells) in which the active layer is formed in multiple layers.

상기 발광구조물 상에는 반도체 발광소자의 전기적 연결을 위한 제1 전극(151)이 배치될 수 있다. 상기 제1 전극(151)은 제1 기판(110) 상에 배치된 상태에서 각 반도체 발광소자 별로 미리 형성될 수 있으나, 이에 한정되는 것은 아니다(도 8a) 참조)A first electrode 151 for electrical connection of the semiconductor light emitting device may be disposed on the light emitting structure. The first electrode 151 may be formed in advance for each semiconductor light emitting device in a state of being disposed on the first substrate 110, but is not limited thereto (see FIG. 8A).

도 12에 도시된 반도체 발광소자(150)는 패널 기판에 전사된 후 제1 전극(151) 상의 절연층이 제거된 상태를 도시한 것이다.The semiconductor light emitting device 150 shown in FIG. 12 shows a state in which the insulating layer on the first electrode 151 is removed after being transferred to the panel substrate.

반도체 발광소자의 상면에 배치되는 상기 제1 전극(151)은 광 추출 효율 향상을 위해 투광성을 갖는 전극으로 형성될 수 있으며, 투광성을 갖는 전극은 ITO(indium tin oxide), IAZO(indium aluminum zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The first electrode 151 disposed on the upper surface of the semiconductor light emitting device may be formed of a light-transmitting electrode to improve light extraction efficiency, and the light-transmitting electrode may be indium tin oxide (ITO) or indium aluminum zinc oxide (IAZO). ), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), and IGZO (In-Ga ZnO).

또한, 상기 발광구조물 아래에는 제1 금속층(156)이 배치될 수 있다. 상기 제1 금속층(156)은 발광구조물과 Ohmic contact가 가능한 AuGe과 Au 또는 AuGe, Ni, Au, Ti 등을 포함할 수 있으나 이에 한정되지 않는다.In addition, a first metal layer 156 may be disposed below the light emitting structure. The first metal layer 156 may include, but is not limited to, AuGe and Au, or AuGe, Ni, Au, Ti, etc. capable of making Ohmic contact with the light emitting structure.

도 11에 도시된 절연층(140) 중 반도체 발광소자(150)의 측면으로 연장된 부분은 제거 후 제1 금속층(156) 형성공정이 진행될 수 있다.A process of forming the first metal layer 156 may be performed after removing a portion of the insulating layer 140 shown in FIG. 11 extending to the side of the semiconductor light emitting device 150 .

이어서, 상기 제1 금속층 아래에는 자성층(157)이 배치될 수 있다. 상기 자성층(157)은 금속층의 접합을 도와주는 역할을 수행할 수 있으며, 이후 반도체 발광소자(150)가 유체 내에서 분산되어 있을 때, 조립 장치(1100)에 의해 조립 기판의 조립 홀로 위치할 수 있도록 자성을 갖는다. 상기 자성층은 Ti, Ni 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 증착되어 형성될 수 있으나, 이에 한정되지 않는다.Subsequently, a magnetic layer 157 may be disposed under the first metal layer. The magnetic layer 157 may play a role of helping the bonding of the metal layer, and then, when the semiconductor light emitting device 150 is dispersed in a fluid, it may be positioned in an assembly hole of an assembly substrate by the assembly device 1100. It has magnetism so that The magnetic layer may include materials such as Ti and Ni, and may be formed by alternately depositing a single layer or multiple layers, but is not limited thereto.

다음으로, 상기 자성층(157) 아래에는 제2 금속층(158)이 배치될 수 있다. 상기 제2 금속층(158)은 Ti, Mo 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 적층되어 형성될 수 있으나, 이에 한정되지 않는다. 상기 제2 금속층(158)은 반도체 발광소자(150)가 다른 배선과 전기적으로 연결될 수 있도록 본딩층의 역할을 수행할 수 있다.Next, a second metal layer 158 may be disposed below the magnetic layer 157 . The second metal layer 158 may include materials such as Ti and Mo, and may be formed by alternately stacking a single layer or multiple layers, but is not limited thereto. The second metal layer 158 may serve as a bonding layer to electrically connect the semiconductor light emitting device 150 to other wires.

또한, 상기 제2 금속층(158)은 상기 제2 금속층 하면에 배치되는 제2-1 금속층(158a)과 상기 제2-1 금속층(158a)의 측면에서 패시베이션층(152)의 측면까지 연장되어 배치되는 제2-2 금속층(158b)을 포함할 수 있다. 상기 제2-2 금속층(158b)은 반도체 발광소자의 측면에서 전기적 연결을 해줄 수 있는 측면 전극의 역할을 수행할 수 있는 기술적 효과가 있다.In addition, the second metal layer 158 extends from the 2-1st metal layer 158a disposed on the lower surface of the second metal layer and from the side surface of the 2-1st metal layer 158a to the side surface of the passivation layer 152. A 2-2 metal layer 158b may be included. The 2-2nd metal layer 158b has a technical effect of serving as a side electrode capable of making an electrical connection on the side of the semiconductor light emitting device.

한편, Blue 컬러 또는 Green 컬러를 발광하는 반도체 발광소자인 경우, 열처리를 수행하지 않더라도 발광이 가능하다. 반면에, Red 컬러를 발광하는 반도체 발광소자인 경우, 반도체 에피층으로 사용되는 물질의 차이로 인해 기존 광 효율이 물성적으로 낮으며, ohmic contact를 형성하기 위해서는 금속층과 고온의 열처리가 필요하다. 이에 따라, Red 컬러를 발광하는 반도체 발광소자의 휘도를 Blue 또는 Green 컬러를 발광하는 반도체 발광소자의 휘도와 동등한 수준으로 향상시키는 기술이 필요한 상황이다. 이하, 제2 실시예의 제조 공정을 통해 상기의 문제의 해결 방안을 설명하도록 한다.On the other hand, in the case of a semiconductor light emitting device that emits blue or green color, it is possible to emit light without performing heat treatment. On the other hand, in the case of a semiconductor light emitting device emitting red color, the existing light efficiency is low due to the difference in materials used for the semiconductor epitaxial layer, and high-temperature heat treatment is required with the metal layer to form an ohmic contact. Accordingly, there is a need for a technology for improving the luminance of a semiconductor light emitting device emitting red color to the same level as that of a semiconductor light emitting device emitting blue or green color. Hereinafter, a solution to the above problem will be described through the manufacturing process of the second embodiment.

도 13 내지 도 15는 제2 실시예에 따른 반도체 발광소자의 제조공정을 나타낸 공정도이다.13 to 15 are process charts showing manufacturing processes of the semiconductor light emitting device according to the second embodiment.

도 13을 참조하면, 발광구조물 아래에 제1 금속층(156)을 형성한다. 특히 Red 컬러를 발광하는 반도체 발광소자의 경우 상기 제1 금속층(156)은 발광구조물과 Ohmic contact가 가능한 AuGe과 Au 또는 AuGe, Ni, Au, Ti 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 금속층(156)은 E-beam으로 증착할 수 있으나 이에 한정하지 않는다.Referring to FIG. 13 , a first metal layer 156 is formed under the light emitting structure. In particular, in the case of a semiconductor light emitting device emitting red color, the first metal layer 156 may include, but is not limited to, AuGe and Au, or AuGe, Ni, Au, Ti, etc. capable of Ohmic contact with the light emitting structure. The first metal layer 156 may be deposited by E-beam, but is not limited thereto.

또한, 상기 발광구조물의 측면에는 패시베이션층(152)이 배치되어 있을 수 있다. 반도체 발광 소자가 Red 컬러를 발광하는 반도체 발광소자일 경우, 반도체 에피층이 장기간 노출이 칩이 변형되는 문제가 발생할 수 있기 때문에, 상기 패시베이션층(152)이 제1 도전형 반도체층(153)과 제2 도전형 반도체층(155)의 측면을 덮을 수 있다.In addition, a passivation layer 152 may be disposed on a side surface of the light emitting structure. When the semiconductor light emitting device is a semiconductor light emitting device that emits red color, long-term exposure of the semiconductor epitaxial layer may cause deformation of the chip. A side surface of the second conductive semiconductor layer 155 may be covered.

도 13 내지 도 15에서는 반도체 발광소자(150)의 제1 전극(151) 상의 절연층의 제거된 상태의 공정을 도시하였으나 제1 전극(151) 상에 절연층이 존재한 상태에서 도 13 내지 도 15의 공정이 진행될 수 있다.13 to 15 show a process in which the insulating layer on the first electrode 151 of the semiconductor light emitting device 150 is removed, but in the state in which the insulating layer is present on the first electrode 151, FIGS. The process of 15 may proceed.

이어서, 도 14를 참조하면, 제1 금속층(156) 형성 후 상기 반도체 발광 소자(150)에 대해 약 350℃ 내지 400℃에서 어닐링의 열처리가 진행될 수 있다. Next, referring to FIG. 14 , after forming the first metal layer 156 , an annealing heat treatment may be performed on the semiconductor light emitting device 150 at about 350° C. to 400° C.

도 15을 참조하면, 이후, 제1 금속층(156) 아래에 자성층(157)이 형성될 수 있다. 상기 자성층은 Ti, Ni 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 증착되어 형성될 수 있으나, 이에 한정되지 않는다.Referring to FIG. 15 , a magnetic layer 157 may be formed under the first metal layer 156 . The magnetic layer may include materials such as Ti and Ni, and may be formed by alternately depositing a single layer or multiple layers, but is not limited thereto.

이후 도 12와 같이 상기 자성층(157) 아래에는 제2 금속층(158)이 형성될 수 있다. 상기 제2 금속층(158)은 Ti, Mo 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 적층되어 형성될 수 있으나, 이에 한정되지 않는다. 상기 제2 금속층(158)은 상기 자성층(157)의 하면에 배치되는 제2-1 금속층(158a) 및 상기 제2-1 금속층(158a)에서 상기 패시베이션층(152)의 측면으로 연장되어 배치되는 제2-2 금속층(158b)을 포함하도록 형성될 수 있다. 상기 제2 금속층(158)은 Step coverage가 좋은 스퍼터(Sputter)공정으로 형성될 수 있다. 상기 제2-1 금속층(158a)은 본딩층 기능을 할 수 있으나 이에 한정되는 것은 아니다.Afterwards, as shown in FIG. 12 , a second metal layer 158 may be formed under the magnetic layer 157 . The second metal layer 158 may include materials such as Ti and Mo, and may be formed by alternately stacking a single layer or multiple layers, but is not limited thereto. The second metal layer 158 extends from the 2-1st metal layer 158a disposed on the lower surface of the magnetic layer 157 and the 2-1st metal layer 158a to the side surface of the passivation layer 152. It may be formed to include the 2-2nd metal layer 158b. The second metal layer 158 may be formed by a sputter process with good step coverage. The 2-1st metal layer 158a may function as a bonding layer, but is not limited thereto.

자세하게, 상기 반도체 발광소자(150)이 Red 컬러를 발광하는 경우, 반도체 발광소자(150)의 후면에 AuGe 또는 Au 물질을 이용하여 ohmic contact를 위한 제1 금속층(156)을 형성하고, 자성층(157) 증착 후, 스퍼터공정을 통해 측면의 패시베이션층(152) 제거 없이 제2 금속층(158)을 증착할 수 있다. 이에 따라, 배선 연결 시 저항이 감소하여 휘도를 높일 수 있는 기술적 효과가 있다.In detail, when the semiconductor light emitting device 150 emits red color, a first metal layer 156 for ohmic contact is formed using AuGe or Au material on the rear surface of the semiconductor light emitting device 150, and the magnetic layer 157 ), the second metal layer 158 may be deposited without removing the side passivation layer 152 through a sputtering process. Accordingly, there is a technical effect of increasing luminance by reducing resistance when wiring is connected.

다음으로, 도 16은 제3 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 단면도이다.Next, FIG. 16 is a cross-sectional view of a display device including a semiconductor light emitting device according to a third embodiment.

도 16을 참조하면, 제3 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 조립기판(210)과 상기 조립기판(210) 상에 상호 이격되어 배치된 제1 조립 배선(221), 제2 조립배선(222)과 소정의 조립 홀(237H)을 포함하며, 상기 제1, 제2 조립배선(221, 222) 상에 배치되는 조립 격벽(230)과, 상기 조립 홀(237H) 내에 배치되며 상기 제1 조립배선(221), 제2 조립배선(222)과 전기적으로 연결되는 반도체 발광소자(150)를 포함할 수 있다.Referring to FIG. 16 , the display device including the semiconductor light emitting device according to the third embodiment includes an assembly board 210 and a first assembly line 221 disposed spaced apart from each other on the assembly board 210, and a second assembly board 210 . It includes an assembly wire 222 and a predetermined assembly hole 237H, and is disposed within the assembly partition 230 disposed on the first and second assembly wires 221 and 222 and the assembly hole 237H, A semiconductor light emitting device 150 electrically connected to the first assembly line 221 and the second assembly line 222 may be included.

또한, 제3 실시예는 상기 조립 홀(237H)를 메우는 투광성 레진으로 형성된 절연층(235) 및 상기 반도체 발광소자(150)와 전기적으로 연결되는 패널 배선(225)을 포함할 수 있다. 상기 패널 배선(225)은 광이 투과되는 투광성 부재로서, 예컨대 ITO를 포함할 수 있다.In addition, the third embodiment may include an insulating layer 235 formed of a light-transmitting resin filling the assembly hole 237H and a panel wiring 225 electrically connected to the semiconductor light emitting device 150 . The panel wiring 225 is a light-transmitting member through which light is transmitted, and may include, for example, ITO.

반도체 발광소자(150)를 자가 조립 시 제1 조립배선(221)과 제2 조립배선(222)에는 서로 다른 전원이 교류로 인가되어 반도체 발광소자(150)가 조립 홀(237H) 조립될 수 있다.When the semiconductor light emitting device 150 is self-assembled, different powers are applied as alternating current to the first assembly wiring 221 and the second assembly wiring 222 so that the semiconductor light emitting device 150 can be assembled in the assembly hole 237H. .

한편, 조립 이후 반도체 발광소자의 하측에 배치된 제2-1 금속층(158a)와 측면에 배치된 제2-2 금속층(158b)이 제1, 제2 조립배선(221, 222)과 전기적으로 연결될 수 있다. 이 때, 제1, 제2 조립배선(221, 222)는 동일한 전원이 인가되며, 제2-2 금속층(158b)를 통해 반도체 발광소자(150)에 전원이 공급되어 조립배선을 화소 전극으로 사용할 수 있는 기술적 효과가 있다.Meanwhile, after assembly, the 2-1st metal layer 158a disposed on the lower side and the 2-2nd metal layer 158b disposed on the side of the semiconductor light emitting device are electrically connected to the first and second assembly lines 221 and 222. can At this time, the same power is applied to the first and second assembly lines 221 and 222, and power is supplied to the semiconductor light emitting device 150 through the 2-2 metal layer 158b to use the assembly lines as pixel electrodes. There are possible technical effects.

따라서, 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 조립 배선이 반도체 발광소자(150)의 조립뿐만 아니라, 반도체 발광소자(150)에게 전기적 신호를 전달하는 화소 전극으로 이용될 수 있는 기술적 효과가 있다.Therefore, in the display device including the semiconductor light emitting device according to the third embodiment, the assembled wiring can be used not only for assembling the semiconductor light emitting device 150, but also as a pixel electrode that transmits an electrical signal to the semiconductor light emitting device 150. There is a technical effect.

또한, 반도체 발광소자(150)는 측면에 배치된 상기 제2-2 금속층(158b)으로 인해, 하부의 폭이 상부의 폭보다 클 수 있다. 하부에 금속층이 배치되고 상부보다 하부의 면적이 크기 때문에 이에 따라, 유체 내에 분산된 반도체 발광소자가 DEP force에 의해 패널 기판의 조립 홀로 자가조립 될 때, 하부가 조립배선과 접하도록 배치되어 반도체 발광소자 상, 하부의 방향성을 제어할 수 있는 기술적 효과가 있다.In addition, the width of the lower part of the semiconductor light emitting device 150 may be greater than that of the upper part due to the 2-2 metal layer 158b disposed on the side surface. Since the metal layer is disposed on the lower part and the area of the lower part is larger than that of the upper part, therefore, when the semiconductor light emitting device dispersed in the fluid is self-assembled into the assembly hole of the panel substrate by the DEP force, the lower part is disposed to be in contact with the assembly wiring to emit semiconductor light. There is a technical effect of controlling the directionality of the upper and lower parts of the device.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 기판에서 반도체 발광소자가 이탈하지 않는 기술적 효과가 있다.The semiconductor light emitting device and its bonding method according to the embodiment and the display device including the same have a technical effect of preventing the semiconductor light emitting device from being separated from the transfer substrate.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 정 조립률이 향상되는 기술적 효과가 있다.The semiconductor light emitting device according to the embodiment, the bonding method thereof, and the display device including the same have a technical effect of improving the assembly rate of the semiconductor light emitting device during self-assembly.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 과정 중 반도체 발광소자 간의 장력을 방지할 수 있는 기술적 효과가 있다.A semiconductor light emitting device and a bonding method thereof according to an embodiment and a display device including the same have technical effects capable of preventing tension between semiconductor light emitting devices during a transfer process.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 반도체 발광소자의 측면으로 전기적 연결을 할 수 있는 기술적 효과가 있다.A semiconductor light emitting device and a bonding method thereof according to an embodiment and a display device including the same have technical effects capable of electrical connection to the side of the semiconductor light emitting device.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 상, 하부 방향성을 제어할 수 있는 기술적 효과가 있다.A semiconductor light emitting device according to an embodiment, a bonding method thereof, and a display device including the same have technical effects capable of controlling upward and downward directions of the semiconductor light emitting device during self-assembly.

실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 Red 컬러를 발광하는 반도체 발광 소자의 휘도가 Blue 또는 Green 컬러를 발광하는 반도체 발광 소자의 휘도와 동등하도록 향상시킬 수 있는 기술적 효과가 있다.A semiconductor light emitting device according to an embodiment, a bonding method thereof, and a display device including the same have technical effects capable of improving the luminance of a semiconductor light emitting device emitting red color to be equal to the luminance of a semiconductor light emitting device emitting blue or green color. there is

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as limiting in all respects and should be considered illustrative. The scope of the embodiments should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent range of the embodiments are included in the scope of the embodiments.

20: 구동 회로
21: 데이터 구동부
22: 타이밍 제어부
100: 디스플레이 장치
PX: 화소
PX1: 제1 서브 화소
PX2: 제2 서브 화소
PX3: 제3 서브 화소
Cst: 커패시터
DT: 구동 트랜지스터
A1: 제1 패널 영역
200: 기판
201, 202: 조립 배선
211a: 제1 절연층
211b: 제2 절연층
206: 제3 절연층
10, 110: 제1 기판
11, 111: 제2 기판
12, 112: 본딩 영역
40, 140: 절연층
150: 반도체 발광소자
151: 제1 전극
152: 패시베이션층
153: 제1 도전형 반도체층
154: 활성층
155: 제2 도전형 반도체층
156: 제1 금속층
157: 자성층
158: 제2 금속층
158a: 제2-1 금속층
158b: 제2-2 금속층
160: PR mask
210: 조립기판:
221: 제1 조립 배선
222: 제2 조립 배선
225: 패널 배선
230: 격벽
235: 절연층
237H: 조립홀
20: drive circuit
21: data driving unit
22: timing control unit
100: display device
PX: pixels
PX1: first sub-pixel
PX2: second sub-pixel
PX3: third sub-pixel
Cst: capacitor
DT: drive transistor
A1: first panel area
200: substrate
201, 202: assembly wiring
211a: first insulating layer
211b: second insulating layer
206: third insulating layer
10, 110: first substrate
11, 111: second substrate
12, 112: bonding area
40, 140: insulating layer
150: semiconductor light emitting element
151: first electrode
152: passivation layer
153: first conductivity type semiconductor layer
154: active layer
155: second conductivity type semiconductor layer
156: first metal layer
157: magnetic layer
158: second metal layer
158a: 2-1st metal layer
158b: 2-2nd metal layer
160: PR mask
210: assembly board:
221: first assembly wiring
222: second assembly wiring
225: panel wiring
230: bulkhead
235: insulating layer
237H: assembly hole

Claims (10)

제1 기판 상에 복수의 반도체 발광소자를 형성하는 단계;
상기 제1 기판 및 상기 복수의 반도체 발광소자 상에 절연층을 형성하는 단계;
상기 절연층 중에 상기 복수의 반도체 발광소자 사이에 형성된 절연층을 에칭하는 단계;
본딩 영역을 구비하는 제2 기판에 상기 복수의 반도체 발광소자가 대응되도록 상기 제1 기판과 상기 제2 기판을 압착하는 단계; 및
상기 제1 기판을 제거하는 단계;를 포함하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
Forming a plurality of semiconductor light emitting devices on a first substrate;
forming an insulating layer on the first substrate and the plurality of semiconductor light emitting devices;
etching an insulating layer formed between the plurality of semiconductor light emitting elements among the insulating layers;
pressing the first substrate and the second substrate so that the plurality of semiconductor light emitting devices correspond to a second substrate having a bonding region; and
A method of bonding a semiconductor light emitting device for a display pixel, comprising: removing the first substrate.
제1항에 있어서,
상기 절연층을 에칭하는 단계는 상기 절연층 상에 상기 복수의 반도체 발광소자와 중첩되지 않도록마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
According to claim 1,
The etching of the insulating layer comprises forming a mask pattern on the insulating layer so as not to overlap with the plurality of semiconductor light emitting elements.
제1항에 있어서,
상기 절연층을 에칭하는 단계는 상기 복수의 반도체 발광소자 사이에 형성된 상기 절연층 중 적어도 어느 하나를 에칭하지 않는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
According to claim 1,
In the etching of the insulating layer, at least one of the insulating layers formed between the plurality of semiconductor light emitting elements is not etched.
제1항에 있어서,
상기 본딩 영역에 PAC(Photo active compound)이 도포되는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
According to claim 1,
A method of bonding a semiconductor light emitting device for a display pixel, characterized in that a photo active compound (PAC) is applied to the bonding area.
제1 반도체층, 상기 제1 반도체층 아래에 배치되는 활성층, 상기 활성층 아래에 배치되는 제2 반도체층을 포함하는 발광구조물;
상기 제2 반도체층 아래에 배치되어, 상기 제2 반도체층과 접촉 하는 제1 금속층;
상기 제1 금속층 아래에 배치되는 자성층; 및
상기 자성층 아래에 배치되는 제2 금속층;을 포함하며,
상기 제2 금속층은 상기 발광구조물의 측면으로 연장되어 배치되는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자.
a light emitting structure including a first semiconductor layer, an active layer disposed below the first semiconductor layer, and a second semiconductor layer disposed below the active layer;
a first metal layer disposed below the second semiconductor layer and in contact with the second semiconductor layer;
a magnetic layer disposed under the first metal layer; and
A second metal layer disposed under the magnetic layer; includes,
The second metal layer is a semiconductor light emitting device for a display pixel, characterized in that disposed extending to the side surface of the light emitting structure.
제5항에 있어서,
상기 제2 금속층의 폭은 상기 발광구조물의 폭보다 큰 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자.
According to claim 5,
A semiconductor light emitting device for a display pixel, characterized in that the width of the second metal layer is greater than the width of the light emitting structure.
제5항에 있어서,
상기 제2 금속층은 상기 자성층 하면에 배치되는 제2-1 금속층 및 상기 자성층의 측면에 배치되는 제2-2 금속층을 포함하며,
상기 제2-2 금속층은 상기 제1 금속층의 측면에 접촉하는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자.
According to claim 5,
The second metal layer includes a 2-1 metal layer disposed on a lower surface of the magnetic layer and a 2-2 metal layer disposed on a side surface of the magnetic layer,
The 2-2nd metal layer is a semiconductor light emitting device for a display pixel, characterized in that in contact with the side surface of the first metal layer.
기판;
상기 기판 상에 배치되는 조립 배선;
상기 조립 배선 상에 배치되며, 개구부를 구비하는 격벽; 및
상기 격벽 내에 배치되는 제 5항 내지 7항 중의 어느 한 항에 기재된 디스플레이 화소용 반도체 발광소자;를 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
Board;
assembly wiring disposed on the board;
a barrier rib disposed on the assembled wiring and having an opening; and
A display device comprising a semiconductor light emitting element comprising: a semiconductor light emitting element for a display pixel according to any one of claims 5 to 7 disposed within the barrier rib.
제8항에 있어서,
제7항의 상기 제2 금속층은 상기 조립 배선과 전기적으로 연결되는 것을 특징으로 하는, 반도체 발광소자를 포함하는 디스플레이 장치.
According to claim 8,
The second metal layer of claim 7 is characterized in that electrically connected to the assembled wiring, a display device including a semiconductor light emitting element.
제8항에 있어서,
상기 반도체 발광소자의 상면과 전기적으로 연결되는 패널 배선을 포함하는 것을 특징으로 하는, 반도체 발광소자를 포함하는 디스플레이 장치.
According to claim 8,
A display device including a semiconductor light emitting element, comprising a panel wiring electrically connected to an upper surface of the semiconductor light emitting element.
KR1020220168125A 2021-12-06 2022-12-05 Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device KR20230085100A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210172687 2021-12-06
KR20210172687 2021-12-06

Publications (1)

Publication Number Publication Date
KR20230085100A true KR20230085100A (en) 2023-06-13

Family

ID=86762818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168125A KR20230085100A (en) 2021-12-06 2022-12-05 Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20230085100A (en)

Similar Documents

Publication Publication Date Title
US9257482B2 (en) Display device using semiconductor light emitting device
US20230059135A1 (en) Display device related to micro-led and manufacturing method therefor
CN113228288B (en) Display apparatus using semiconductor light emitting device and method of manufacturing the same
US9842764B2 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
US20220320371A1 (en) Display device using micro-leds and method for manufacturing same
KR102206782B1 (en) Display device using semiconductor light emitting diode
KR20190122117A (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR20200024177A (en) Method for manufacturing display device and substrate for manufacturing display device
KR20200026677A (en) Display device using micro led
US20240055412A1 (en) Semiconductor light emitting device package for display pixel and display device including the same
CN112567522B (en) Display device using semiconductor light emitting diode and method of manufacturing the same
US20240186472A1 (en) Display device comprising semiconductor light-emitting diode
KR20230085100A (en) Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device
KR20240051274A (en) Display device including semiconductor light emitting device
US20240038825A1 (en) Semiconductor light emitting device for a display pixel and a display device including the same
US20240372041A1 (en) Display device comprising semiconductor light-emitting element
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20240304774A1 (en) Display device comprising semiconductor light-emitting element
KR20230085101A (en) Semiconductor light emitting device for pixel, manufacturing method thereof, and display device including the same
US20230138336A1 (en) Display device including a semiconductor light emitting device
US20240347548A1 (en) Display device comprising semiconductor light emitting element
EP4447136A1 (en) Display device
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
US20240186473A1 (en) Display device comprising semiconductor light emitting element
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal