KR20230077869A - Micro Bump Array - Google Patents
Micro Bump Array Download PDFInfo
- Publication number
- KR20230077869A KR20230077869A KR1020210165048A KR20210165048A KR20230077869A KR 20230077869 A KR20230077869 A KR 20230077869A KR 1020210165048 A KR1020210165048 A KR 1020210165048A KR 20210165048 A KR20210165048 A KR 20210165048A KR 20230077869 A KR20230077869 A KR 20230077869A
- Authority
- KR
- South Korea
- Prior art keywords
- micro
- support member
- bumps
- bump array
- electrically conductive
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 239000010407 anodic oxide Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 33
- 239000000956 alloy Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910017750 AgSn Inorganic materials 0.000 claims description 3
- 229910020658 PbSn Inorganic materials 0.000 claims description 3
- 101150071746 Pbsn gene Proteins 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000011295 pitch Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 238000000034 method Methods 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 239000010949 copper Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 239000011148 porous material Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000010953 base metal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000003313 weakening effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/1318—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 마이크로 범프 어레이에 관한 것이다.The present invention relates to a micro bump array.
기존의 솔더 범프(solder bump)를 이용한 플립 칩(flip chip) 본딩 방식은 와이어 본딩 방식에 비해 칩과 기판간의 접속부 길이가 최소화되어 전기적 성능이 우수하고 입출력 단자의 집적도를 높일 수 있으며 열방출 경로를 분산시켜 내부의 열을 보다 빠르게 외부로 방출할 수 있다는 장점을 가지기 때문에 일반적으로 사용되어 왔다.Compared to the wire bonding method, the conventional flip chip bonding method using solder bumps minimizes the length of the connection between the chip and the board, so it has excellent electrical performance, can increase the degree of integration of input/output terminals, and can reduce the heat dissipation path. It has been generally used because it has the advantage of dissipating internal heat to the outside more quickly.
최근의 반도체 칩은 하나의 칩이 다양한 기능을 수행하고 처리속도도 점점 빨라지는 동시에 필연적으로 입출력단자 수가 증가하고 피치(pitch)는 점점 작아지는 추세이다. In recent semiconductor chips, one chip performs various functions and processing speed gradually increases, while the number of input/output terminals inevitably increases and the pitch gradually decreases.
단자 간의 피치가 감소하면서 자연스럽게 솔더 범프 간의 피치 간격도 협피치화되고 있다. 그런데 기존의 솔더 범프를 이용하는 방식의 경우에는 솔더 범프의 용융 시 인접한 솔더 범프와 단락될 가능성이 높아지는 문제가 발생하게 된다. 이를 해결하기 위해 솔더 범프의 크기를 감소시키는 것을 고려해 볼 수 있다. 그러나 솔더 범프의 크기가 감소하게 되면 칩과 기판간의 거리가 너무 짧아지게 되므로 언더 필 공정에 난이도가 올라가게 되고 칩과 기판간의 거리가 감소함에 따라 고주파 대역에서 기생 커패시턴스가 현저히 증가하는 문제가 발생한다. 또한, 솔더 범프의 크기가 감소하면서 범프 접속부에 전류 밀도와 열에너지 밀도가 증가하는 문제가 발생하게 된다. As the pitch between terminals decreases, the pitch interval between solder bumps naturally narrows. However, in the case of a method using a conventional solder bump, a problem arises in that the possibility of shorting with an adjacent solder bump increases when the solder bump melts. To solve this problem, reducing the size of the solder bump may be considered. However, as the size of the solder bump decreases, the distance between the chip and the board becomes too short, so the difficulty of the underfill process increases. As the distance between the chip and the board decreases, parasitic capacitance significantly increases in the high frequency band. . In addition, as the size of the solder bump decreases, current density and thermal energy density increase at the bump connection portion.
한편 최근 마이크로 LED 디스플레이가 또 하나의 차세대 디스플레이로 부상하고 있다. LCD와 OLED의 핵심소재가 각각 액정(Liquid Crystal), 유기재료인데 반해, 마이크로 LED 디스플레이는 1~100 마이크로미터(㎛) 단위의 LED 칩 자체를 발광재료로 사용하는 디스플레이이다. 마이크로 LED는 마이크로미터(㎛) 단위의 단자 크기와 피치 간격을 가지고 있기 때문에, 이러한 마이크로 LED를 기판(회로 기판)에 기존의 솔더 범프(solder bump)방식을 이용하여 본딩 접합함에 있어서도 상술한 문제가 동일하게 발생하게 된다.Meanwhile, micro LED displays are emerging as another next-generation display. While the core materials of LCD and OLED are liquid crystal and organic materials, respectively, micro LED display is a display that uses 1-100 micrometer (㎛) LED chip itself as a light emitting material. Since the micro LED has a terminal size and pitch interval in micrometers (㎛), the above-mentioned problems are also encountered in bonding these micro LEDs to a board (circuit board) using the conventional solder bump method. the same will happen
한편, 범프의 사이즈가 작아짐에 따라 수많은 범프들을 보다 효과적으로 이송할 수 있는 기술 역시 필요한 상황이다. Meanwhile, as the size of the bumps decreases, a technology capable of more effectively transferring numerous bumps is also required.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 단자들 간의 협피치에 대응가능하면서도 범프 접속부에 전류 밀도와 열에너지 밀도의 증가를 방지할 수 있는 마이크로 범프를 보다 효과적으로 이송할 수 있는 마이크로 범프 어레이를 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above problems, and the present invention is capable of responding to a narrow pitch between terminals, while preventing an increase in current density and thermal energy density at the bump connection, and can more effectively transfer micro bumps. It aims to provide a micro bump array.
상술한 목적을 달성하기 위하여, 본 발명에 따른 마이크로 범프 어레이는, 전기 전도성 재료부를 포함하는 복수개의 마이크로 범프; 및 상기 복수개의 마이크로 범프를 지지하는 지지부재를 포함한다.In order to achieve the above object, a micro bump array according to the present invention includes a plurality of micro bumps including an electrically conductive material portion; and a support member supporting the plurality of micro bumps.
또한, 상기 마이크로 범프의 측면에는 복수개의 미세 트렌치가 구비된다.In addition, a plurality of micro trenches are provided on side surfaces of the micro bumps.
또한, 상기 미세 트렌치는 상기 마이크로 범프의 측면 둘레를 따라 전체적으로 구비된다.In addition, the micro trench is provided entirely along the circumference of the side surface of the micro bump.
또한, 상기 전기 전도성 재료부는 Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질을 포함한다.In addition, the electrically conductive material part includes at least one of Cu, Al, W, Au, Ag, Mo, Ta, or an alloy including these materials.
또한, 상기 지지부재의 상면에 구비되는 양극산화막 재질의 바디를 포함하고, 상기 마이크로 범프는 상기 양극산화막 재질의 바디의 관통홀 내부에 구비된다.In addition, a body made of an anodic oxide film is provided on the upper surface of the support member, and the micro bumps are provided inside through holes of the body made of an anodic oxide film.
또한, 상기 마이크로 범프와 상기 지지부재 사이에 구비되는 금속층을 포함하되, 상기 금속층에 복수개의 상기 마이크로 범프가 연결된다.In addition, a metal layer provided between the micro bumps and the support member is included, and a plurality of the micro bumps are connected to the metal layer.
또한, 상기 마이크로 범프와 상기 관통홀 사이에 이격 공간이 구비된다.In addition, a separation space is provided between the micro bump and the through hole.
또한, 상기 마이크로 범프는, 상기 전기 전도성 재료부의 상부와 하부 중 적어도 일부에 구비되는 접합 재료부를 포함한다.In addition, the micro-bumps include a bonding material portion provided on at least a part of an upper portion and a lower portion of the electrically conductive material portion.
또한, 상기 접합재료부는, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 합금 중 적어도 어느 하나의 재질을 포함한다.In addition, the bonding material part includes at least one of Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn, or an alloy containing Sn.
또한, 상기 지지부재는 연성이 있는 필름이다.In addition, the support member is a flexible film.
또한, 상기 지지부재는, 블루 테이프(Blue Tape) 또는 자외선 테이프(UV Tape)이다. In addition, the support member is a blue tape or a UV tape.
본 발명은 단자들 간의 협피치에 대응가능하면서도 범프 접속부에 전류 밀도와 열에너지 밀도의 증가를 방지할 수 있는 마이크로 범프를 보다 효과적으로 이송할 수 있는 마이크로 범프 어레이를 제공한다.The present invention provides a micro bump array capable of more effectively transferring micro bumps, capable of responding to a narrow pitch between terminals, and preventing an increase in current density and thermal energy density at bump connections.
도 1은 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이를 도시한 도면.
도 2은 본 발명의 바람직한 제1실시예들에 따른 마이크로 범프 어레이를 구성하는 마이크로 범프를 도시한 도면.
도 3은 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면.
도 4는 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이를 도시한 도면.
도 5는 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면.
도 6은 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이를 도시한 도면.
도 7은 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면.
도 8은 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이를 도시한 도면.
도 9는 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면.
도 10은 본 발명의 바람직한 실시예들에 따른 마이크로 범프 어레이를 구성하는 마이크로 범프의 변형례를 도시한 도면.
도 11은 본 발명의 바람직한 실시예들에 따른 마이크로 범프 어레이를 구성하는 마이크로 범프의 변형례를 도시한 도면.1 is a diagram showing a micro bump array according to a first preferred embodiment of the present invention;
2 is a diagram showing micro bumps constituting a micro bump array according to first preferred embodiments of the present invention;
3 is a view for explaining a method of manufacturing a micro bump array according to a first preferred embodiment of the present invention;
4 is a diagram showing a micro bump array according to a second preferred embodiment of the present invention.
5 is a diagram for explaining a method of manufacturing a micro bump array according to a second preferred embodiment of the present invention.
6 is a diagram showing a micro bump array according to a third preferred embodiment of the present invention.
7 is a view for explaining a method of manufacturing a micro bump array according to a third preferred embodiment of the present invention.
8 is a diagram showing a micro bump array according to a fourth preferred embodiment of the present invention.
9 is a view for explaining a method of manufacturing a micro bump array according to a fourth preferred embodiment of the present invention.
10 is a view showing a modified example of micro bumps constituting a micro bump array according to preferred embodiments of the present invention.
11 is a view showing a modified example of micro bumps constituting a micro bump array according to preferred embodiments of the present invention;
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following merely illustrates the principles of the invention. Therefore, those skilled in the art can invent various devices that embody the principles of the invention and fall within the concept and scope of the invention, even though not explicitly described or shown herein. In addition, it should be understood that all conditional terms and embodiments listed in this specification are, in principle, expressly intended only for the purpose of making the concept of the invention understood, and are not limited to such specifically listed embodiments and conditions. .
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.The above objects, features and advantages will become more apparent through the following detailed description in conjunction with the accompanying drawings, and accordingly, those skilled in the art to which the invention belongs will be able to easily implement the technical idea of the invention. .
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 마이크로 범프의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Embodiments described in this specification will be described with reference to sectional views and/or perspective views, which are ideal exemplary views of the present invention. Films and thicknesses of regions shown in these drawings are exaggerated for effective description of technical content. The shape of the illustrative drawings may be modified due to manufacturing techniques and/or tolerances. Also, only a part of the number of micro bumps shown in the drawing is illustratively shown in the drawing. Therefore, embodiments of the present invention are not limited to the specific shapes shown, but also include changes in shapes generated according to manufacturing processes. Technical terms used in this specification are used only to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "comprise" or "comprise" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in this specification, but one or more other It should be understood that it does not preclude the possibility of addition or existence of features, numbers, steps, operations, components, parts, or combinations thereof.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 구체적으로 설명한다. 이하에서 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of various embodiments, the same names and the same reference numbers will be given to components performing the same functions even if the embodiments are different. In addition, configurations and operations already described in other embodiments will be omitted for convenience.
제1실시예Example 1
이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이에 대해 설명한다. Hereinafter, a micro bump array according to a first preferred embodiment of the present invention will be described with reference to FIGS. 1 to 3 .
도 1은 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이를 도시한 도면이고, 도 2은 본 발명의 바람직한 제1실시예들에 따른 마이크로 범프 어레이를 구성하는 마이크로 범프를 도시한 도면이며, 도 3은 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면이다.1 is a diagram showing a micro bump array according to a first preferred embodiment of the present invention, and FIG. 2 is a diagram showing micro bumps constituting the micro bump array according to a first preferred embodiment of the present invention. 3 is a diagram for explaining a method of manufacturing a micro bump array according to a first preferred embodiment of the present invention.
제1실시예에 따른 마이크로 범프 어레이는 복수개의 마이크로 범프(150) 및 복수개의 마이크로 범프(150)를 지지하는 지지부재(200)를 포함한다. The micro bump array according to the first embodiment includes a plurality of
마이크로 범프 어레이는 마이크로 범프(150)를 실장하기 위한 공정단계까지 마이크로 범프(150)들의 정렬을 유지하면서 마이크로 범프(150)의 실장 시 마이크로 범프(150)가 지지부재(200)로부터 쉽게 분리될 수 있도록 한다. The micro bump array can easily separate the
지지부재(200)에는 복수개의 마이크로 범프(150)가 부착된다. 마이크로 범프(150)는 지지부재(200)에 의해 지지됨과 동시에 지지부재(200)에 부착된 상태에서 이송 가능하며, 외력에 의해 마이크로 범프(150)는 지지부재(200)로부터 분리 가능하다. A plurality of
지지부재(200)는 연성이 있는 필름일 수 있다. 또는 지지부재(200)는 블루 테이프(Blue Tape) 또는 자외선 테이프(UV Tape)일 수 있다. 다만 이에 한정되는 것은 아니다. The
도 1a에 도시된 마이크로 범프 어레이는, 마이크로 범프(150)와 지지부재(200) 사이에 구비되는 금속층(300)을 포함한다. 금속층(300)은 0.01㎛ 이상 1㎛이하의 두께로 형성된다. 금속층(300)은 티타늄(Ti), 구리(Cu) 또는 니켈(Ni)의 단일층 또는 이들의 복수층으로 이루어질 수 있다. The micro bump array shown in FIG. 1A includes a
도 1b에 도시된 마이크로 범프 어레이는, 마이크로 범프(150)와 지지부재(200) 사이에 별도의 금속층(300)없이 마이크로 범프(150)가 지지부재(200)에 직접 부착되어 구비된다. In the micro bump array shown in FIG. 1B , the
마이크로 범프(150)는, 전기 전도성 재료부(130)를 포함한다.The
전기 전도성 재료부(130)는, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질을 한다. 일 례로 전기 전도성 재료부(130)는 구리(Cu) 또는 구리(Cu)를 주성분으로 하는 합금 재질일 수 있다. The electrically
마이크로 범프(150)는 원 기둥 형상일 수 있다. 다만, 마이크로 범프(150)의 형상은 이에 한정되는 것은 아니다. 마이크로 범프(150)는 다각 기둥을 포함하여 다양한 형상일 수 있다. The
마이크로 범프(150)는 70㎛ 이상 200㎛ 이하의 높이를 가진다. 또한 마이크로 범프(150)는 10 ㎛ 이상 200㎛ 이하의 직경을 가진다. 물론 이러한 수치는 하나의 예시에 불과하며 더 작은 수치로 마이크로 범프(150)는 형성될 수 있다.The
마이크로 범프(150)와 금속층(300)의 상대적인 두께 차이로 인해, 마이크로 범프(150)를 지지부재(200)로부터 분리할 때, 금속층(300)이 그 사이에 개재되어 있더라도 금속층(300)이 쉽게 파단되어 마이크로 범프(150)는 지지부재(200)로부터 쉽게 분리될 수 있다. Due to the relative thickness difference between the micro-bumps 150 and the
마이크로 범프(150)의 측면에는 미세 트렌치(155)가 구비된다. A
미세 트렌치(155)는 마이크로 범프(150)의 외주면에 형성된다. 미세 트렌치(155)는 마이크로 범프(150)의 측면에서 마이크로 범프(150)의 높이 방향으로 길게 연장되는 홈의 형태로 형성된다. The
보다 구체적으로, 미세 트렌치(155)는 전기 전도성 재료부(130)의 측면에 복수개가 구비된다. 미세 트렌치(155)는 전기 전도성 재료부의 측면 둘레를 따라 둘레 전체에 구비된다. More specifically, a plurality of
미세 트렌치(155)는 전기 전도성 재료부(130)의 측면 모두에 구비된다. The
미세 트렌치(155)는 그 깊이가 20㎚ 이상 1㎛이하의 범위를 가지며, 그 폭 역시 20㎚ 이상 1㎛이하의 범위를 가진다. 여기서 미세 트렌치(155)는, 양극산화막 재질의 바디(110)의 제조시 형성된 포어에 기인한 것이기 때문에 미세 트렌치(155)의 폭과 깊이는 바디(110)에 형성된 포어의 직경의 범위 이하의 값을 가진다. 한편, 바디(110)에 관통홀(123)을 형성하는 과정에서 에칭 용액에 의해 바디(110)의 포어의 일부가 서로 뭉개지면서 양극산화시 형성된 포어의 직경의 범위보다 보다 큰 범위의 깊이를 가지는 미세 트렌치(155)가 적어도 일부 형성될 수 있다. The
바디(110)는 수많은 포어들을 포함하고 이러한 바디(110)의 적어도 일부를 에칭하여 관통홀(123)을 형성하고, 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성하므로, 마이크로 범프(150)의 측면에는 바디(110)의 포어와 접촉하면서 형성되는 미세 트렌치(155)가 구비되는 것이다. Since the
위와 같은 미세 트렌치(155)는 원주방향으로 그 깊이가 20㎚ 이상 1㎛이하의 산과 골이 반복되는 주름진 형태가 되므로, 마이크로 범프(150)의 측면에 있어서 표면적을 크게 할 수 있는 효과를 가진다. 다시 말해 본 발명의 바람직한 일 실시예에 따른 마이크로 범프(150)가 종래의 범프와 동일한 형상 및 치수를 가지더라도, 미세 트렌치(155)의 구성을 통해 마이크로 범프(150)의 측면에서의 표면적을 더욱 크게 할 수 있게 된다. 마이크로 범프(150)의 측면에 형성되는 미세 트렌치(155)의 구성을 통해, 스킨 효과(skin effect)에 따라 전류가 흐르는 표면적을 증대시켜 마이크로 범프(150)를 따라 흐르는 전류의 밀도가 증가되어 마이크로 범프(150)의 전기적인 특성을 향상시킬 수 있다. 또한, 미세 트렌치(155)의 구성을 통해 마이크로 범프(150)에서 발생한 열을 빠르게 방출할 수 있으므로 마이크로 범프(150)의 온도 상승을 억제할 수 있게 된다.Since the
이하에서는 도 3을 참조하여, 본 발명의 바람직한 제1실시예에 따른 마이크로 범프 어레이의 제조방법에 대해서 설명한다. Hereinafter, a method of manufacturing a micro bump array according to a first preferred embodiment of the present invention will be described with reference to FIG. 3 .
마이크로 범프(150) 어레이의 제조방법은, 양극산화막 재질의 바디(110)에 구비된 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성하는 전기 전도성 재료부 형성 단계를 포함한다. The method of manufacturing the
먼저, 도 3a를 참조하면, 양극산화막 재질의 바디(110)를 준비한다. 양극산화막 재질의 바디(110)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 제작된다. 양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어는 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al203) 재질의 양극산화막이 형성된다. 다만 모재 금속은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다, 위와 같이 형성된 양극산화막은 수직 방향으로 내부에 포어가 형성되지 않은 배리어층과, 내부에 포어가 형성된 다공층으로 구분된다. 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막만이 남게 된다. 양극산화막은 양극산화시 형성된 배리어층이 제거되어 포어의 상, 하로 관통되는 구조로 형성되거나 양극산화시 형성된 배리어층이 그대로 남아 포어의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. First, referring to FIG. 3A , a
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 마이크로 범프(150)의 제작 환경에 비록 고온 환경이라 하더라도 열 변형없이 정밀한 마이크로 범프(150)를 제작할 수 있다. The anodic oxide film has a thermal expansion coefficient of 2 to 3 ppm/°C. Due to this, when exposed to a high temperature environment, thermal deformation due to temperature is small. Accordingly, even in a high-temperature environment for manufacturing the micro-bumps 150 ,
다음으로, 도 3b를 참조하면, 양극산화막 재질의 바디(110)의 하부에 금속층(300)을 구비한다. 금속층(300)은 증착 방법에 의해 바디(110)의 일면에 구비된다. 금속층(300)은 전기 도금시 도금 특성을 향상시키기 위해 형성된다. 금속층(300)은 0.01㎛ 이상 1㎛이하의 두께로 형성된다. 금속층(300)은 티타늄(Ti), 구리(Cu) 또는 니켈(Ni)의 단일층 또는 이들의 복수층으로 이루어질 수 있다. Next, referring to FIG. 3B , a
다음으로, 도 3c를 참조하면, 금속층(300)의 하부에 자외선 테이프(UV tape, 401)를 부착하고, 캐리어 기판(402)을 결합한다. Next, referring to FIG. 3C , a
다음으로, 도 3d를 참조하면, 바디(110)에 복수개의 관통홀(123)을 형성하는 단계를 수행한다.Next, referring to FIG. 3D , a step of forming a plurality of through
바디(110)는 포어와는 별도로 포어의 폭보다 더 큰 폭을 갖는 관통홀(123)을 가진다. 관통홀(123)은 수 ㎛이상 ~ 수백 ㎛이하의 폭으로 형성될 수 있다. 관통홀(123)은 에칭 공정에 의해 구비될 수 있다. 관통홀(123)은 양극산화막에 습식 반응하는 에칭용액(예를 들어 알칼리 용액)을 이용하여 한번의 에칭 공정으로 다수의 관통홀(123)을 한꺼번에 형성할 수 있으므로 한 번에 하나의 비아홀을 형성하는 기술 대비 생산속도 및 제조원가 측면에서 유리하다. The
관통홀(123)은 바디(110)의 일면에 포토레지스트(미도시)를 형성하고 이를 패터닝하여 개구영역을 형성한 다음 개구영역을 통해 에칭 용액을 흘려보냄으로써 형성될 수 있다. 따라서 패터닝된 개구영역의 형상이 그대로 모사되어 관통홀(123)의 단면 형상이 제작된다.The through
패터닝된 포토레지스트(미도시)를 마스크로 이용한 에칭 공정을 이용하여 관통홀(123)을 형성하기 때문에, 관통홀(123)의 단면 형상에는 제약이 없고 양극산화막이 에칭 용액과 반응하여 형성되는 관통홀(123)의 내측벽은 수직한 내측벽을 형성하게 된다. Since the through
관통홀(123)은 그 단면이 원형 단면으로 형성될 수 있다. The through
다음으로 도 3e를 참조하면, 금속층(300)을 이용하여 전기 도금하여 전기 전도성 재료부(130)를 형성하는 단계를 수행한다. 이를 통해 바디(110)의 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성한다.Next, referring to FIG. 3E , a step of forming the electrically
다음으로 도 3f를 참조하면, 화학기계적 연마(CMP)공정을 통해 양극산화막 재질의 바디(110)의 상면에 존재하는 전기 전도성 재료부(130)를 제거한다. Next, referring to FIG. 3F , the electrically
다음으로 도 3g를 참조하면, 양극산화막 재질의 바디(110)를 제거한다. Next, referring to FIG. 3G , the
다음으로 도 3h를 참조하면, 마이크로 범프(150)의 상부에 임시 필름(403)을 부착한다. 임시 필름(403)은 저점착성 필름으로서 지지부재(200)를 결합함에 있어서 마이크로 범프(150)를 지지하기 위한 임시적 필름이다.Next, referring to FIG. 3H , a temporary film 403 is attached to the top of the micro bumps 150 . The temporary film 403 is a low-adhesive film for supporting the
다음으로 도 3i를 참조하면, 자외선 테이프(401)의 접착력을 약화시켜 캐리어 기판(402)과 함께 자외선 테이프(401)를 제거한다.Next, referring to FIG. 3I , the
다음으로 도 3j를 참조하면, 금속층(300)의 하부에 지지부재(200)를 부착한다. 지지부재(200)에는 복수개의 마이크로 범프(150)가 부착된다. 마이크로 범프(150)는 지지부재(200)에 의해 지지됨과 동시에 지지부재(200)에 부착된 상태에서 이송 가능하며, 외력에 의해 마이크로 범프(150)는 지지부재(200)로부터 분리 가능하다. 지지부재(200)는 연성이 있는 필름일 수 있다. 또는 지지부재(200)는 블루 테이프(Blue Tape)일 수 있다. 다만 이에 한정되는 것은 아니다. Next, referring to FIG. 3J , the
한편, 금속층(300)은 남겨진 상태로 마이크로 범프 어레이를 구성할 수 있고, 위 공정 단계 중 어느 단계에서 제거됨으로서 금속층(300)이 없는 상태로 마이크로 범프 어레이를 구성할 수도 있다. Meanwhile, the micro bump array may be formed with the
수직한 내측벽을 가지는 관통홀(123)의 내부에 전기 전도성 재료부(130)가 충진되어 기둥 형상으로 형성되는 마이크로 범프(150)를 이루게 된다. 바디(110)의 하면에서 상면에 이르기까지 기둥 형상의 마이크로 범프(150)는 동일한 단면적을 가지게 되므로, 내측벽이 수직한 형상을 이루지 못하는, 예를 들어 구형 또는 원뿔형의 마이크로 범프에 비해 원활한 전기흐름 측면에서 유리하다. 내측벽이 수직한 형상을 이루지 못하고 하면에서 상면으로 갈수록 단면적이 작아지거나 중앙부로 갈수록 단면적이 작아지는 마이크로 범프의 경우에는 열적, 전기적으로 병목 구간을 형성하지만, 본 발명의 바람직한 실시예에 따른 마이크로 범프(150)는 하면에서 상면까지 그 단면적이 동일하므로 열적, 전기적으로 병목 구간이 없는 구성이 된다.An electrically
마이크로 범프(150)는 그 단면이 원형 단면인 원 기둥 형상으로 구성될 수 있다. 이를 통해 기존의 볼(ball) 형태의 솔더 범프보다 더 큰 체적을 가지기 때문에 전류 밀도와 열에너지 밀도를 감소시키는 효과를 가지게 된다. The
또한 본 발명의 바람직한 실시예에 따르면, 전기 전도성 재료부(130)가 도금 공정에 의해 형성되기 때문에 마이크로 범프(150)의 높이는 관통홀(123)의 높이로 한정되도록 하는 것이 가능하여 복수개의 마이크로 범프(150)들의 높이 편차를 줄일 수 있게 된다. In addition, according to a preferred embodiment of the present invention, since the electrically
도금 공정이 완료된 이후에, 고온으로 승온한 후 압력을 가해 도금 공정이 완료된 금속층을 가압함으로써 전기 전도성 재료부(130)가 보다 고밀화되도록 할 수 있다. 포토레지스트 재질을 몰드로 이용할 경우, 도금 공정이 완료된 이후의 금속층 주변에는 포토레지스트가 존재하므로 고온으로 승온하여 압력을 가하는 공정을 수행할 수 없다. 이와는 다르게, 본 발명의 바람직한 실시예에 따르면 도금 공정이 완료된 전기 전도성 재료부(130)의 주변으로는 양극산화막 재질의 바디(110)가 구비되어 있기 때문에 고온으로 승온하더라도 양극산화막의 낮은 열 팽창계수로 인해 변형을 최소화하면서 전기 전도성 재료부(130)를 고밀화시키는 것이 가능하다. 따라서 포토레지스트를 몰드로 이용하는 기술에 비해 보다 고밀화된 전기 전도성 재료부(130)를 얻는 것이 가능하게 된다.After the plating process is completed, the electrically
제2실시예Example 2
다음으로, 본 발명에 따른 제2실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.Next, look at the second embodiment according to the present invention. However, the embodiments described below will be described focusing on characteristic components compared to the first embodiment, and descriptions of components identical or similar to those of the first embodiment will be omitted if possible.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이에 대해 설명한다. 도 4는 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이를 도시한 도면이고, 도 5는 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면이다.Hereinafter, a micro bump array according to a second preferred embodiment of the present invention will be described with reference to FIGS. 4 and 5 . 4 is a diagram showing a micro bump array according to a second preferred embodiment of the present invention, and FIG. 5 is a diagram for explaining a method of manufacturing a micro bump array according to a second preferred embodiment of the present invention.
제2실시예에 따른 마이크로 범프 어레이는 양극산화막 재질의 바디(110)를 구비한다는 점에서 제1실시예에 따른 마이크로 범프 어레이의 구성과 차이가 있다. The micro bump array according to the second embodiment is different from the micro bump array according to the first embodiment in that the
제2실시예에 따른 마이크로 범프 어레이는, 지지부재(200)의 상면에 구비되는 양극산화막 재질의 바디(110)를 포함하고, 마이크로 범프(150)는 양극산화막 재질의 바디(110)의 관통홀(123) 내부에 구비된다. The micro bump array according to the second embodiment includes the
지지부재(200)의 상면에는 금속층(300)이 구비되고, 금속층(300)의 상면에는 마이크로 범프(150) 및 양극산화막 재질의 바디(110)가 구비된다. 마이크로 범프(150)는 양극산화막 재질의 바디(110)에 의해 보다 안정적으로 이송될 수 있다.A
이하에서는 도 5를 참조하여, 본 발명의 바람직한 제2실시예에 따른 마이크로 범프 어레이의 제조방법에 대해서 설명한다. Hereinafter, a method of manufacturing a micro bump array according to a second preferred embodiment of the present invention will be described with reference to FIG. 5 .
먼저, 도 5a를 참조하면, 양극산화막 재질의 바디(110)를 준비한다. First, referring to FIG. 5A , a
다음으로, 도 5b를 참조하면, 양극산화막 재질의 바디(110)의 하부에 금속층(300)을 구비한다. Next, referring to FIG. 5B , a
다음으로, 도 5c를 참조하면, 금속층(300)의 하부에 자외선 테이프(UV tape, 401)를 부착하고, 캐리어 기판(402)을 결합한다. Next, referring to FIG. 5C , a
다음으로, 도 5d를 참조하면, 바디(110)에 복수개의 관통홀(123)을 형성하는 단계를 수행한다.Next, referring to FIG. 5D , a step of forming a plurality of through
다음으로 도 5e를 참조하면, 금속층(300)을 이용하여 전기 도금하여 전기 전도성 재료부(130)를 형성하는 단계를 수행한다. 이를 통해 바디(110)의 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성한다.Next, referring to FIG. 5E , a step of forming the electrically
다음으로 도 5f를 참조하면, 화학기계적 연마(CMP)공정을 통해 양극산화막 재질의 바디(110)의 상면에 존재하는 전기 전도성 재료부(130)를 제거한다. Next, referring to FIG. 5F , the electrically
다음으로 도 5g를 참조하면, 자외선 테이프(401)의 접착력을 약화시켜 캐리어 기판(402)과 함께 자외선 테이프(401)를 제거한다.Next, referring to FIG. 5G , the
다음으로 도 5h를 참조하면, 금속층(300)의 하부에 지지부재(200)를 부착한다. 지지부재(200)에는 복수개의 마이크로 범프(150)가 부착된다. 마이크로 범프(150)는 지지부재(200)에 의해 지지됨과 동시에 지지부재(200)에 부착된 상태에서 이송 가능하며, 외력에 의해 마이크로 범프(150)는 지지부재(200)로부터 분리 가능하다. 지지부재(200)는 연성이 있는 필름일 수 있다. 또는 지지부재(200)는 블루 테이프(Blue Tape)일 수 있다. 다만 이에 한정되는 것은 아니다.Next, referring to FIG. 5H , the
제3실시예3rd embodiment
다음으로, 본 발명에 따른 제3실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.Next, look at the third embodiment according to the present invention. However, the embodiments described below will be described focusing on characteristic components compared to the first embodiment, and descriptions of components identical or similar to those of the first embodiment will be omitted if possible.
이하, 도 6 및 도 7을 참조하여 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이에 대해 설명한다. 도 6은 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이를 도시한 도면이고, 도 7은 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면이다.Hereinafter, a micro bump array according to a third preferred embodiment of the present invention will be described with reference to FIGS. 6 and 7 . 6 is a diagram showing a micro bump array according to a third preferred embodiment of the present invention, and FIG. 7 is a diagram for explaining a method of manufacturing a micro bump array according to a third preferred embodiment of the present invention.
제3실시예에 따른 마이크로 범프 어레이는 양극산화막 재질의 바디(110)를 구비한다는 점에서 제1실시예에 따른 마이크로 범프 어레이의 구성과 차이가 있다. 또한 지지부재(200)의 상면에 금속층(300)이 구비되어 있지 않다는 점에서 제2실시예에 따른 마이크로 범프 어레이의 구성과 차이가 있다. The micro bump array according to the third embodiment is different from the micro bump array according to the first embodiment in that the
제3실시예에 따른 마이크로 범프 어레이는, 지지부재(200)의 상면에 구비되는 양극산화막 재질의 바디(110)를 포함하고, 마이크로 범프(150)는 양극산화막 재질의 바디(110)의 관통홀(123) 내부에 구비된다. The micro bump array according to the third embodiment includes the
이하에서는 도 7을 참조하여, 본 발명의 바람직한 제3실시예에 따른 마이크로 범프 어레이의 제조방법에 대해서 설명한다. Hereinafter, a method of manufacturing a micro bump array according to a third preferred embodiment of the present invention will be described with reference to FIG. 7 .
먼저, 도 7a를 참조하면, 양극산화막 재질의 바디(110)를 준비한다. First, referring to FIG. 7A , a
다음으로, 도 7b를 참조하면, 양극산화막 재질의 바디(110)의 하부에 금속층(300)을 구비한다. Next, referring to FIG. 7B , a
다음으로, 도 7c를 참조하면, 금속층(300)의 하부에 자외선 테이프(UV tape, 401)를 부착하고, 캐리어 기판(402)을 결합한다. Next, referring to FIG. 7C , a
다음으로, 도 7d를 참조하면, 바디(110)에 복수개의 관통홀(123)을 형성하는 단계를 수행한다.Next, referring to FIG. 7D , a step of forming a plurality of through
다음으로 도 7e를 참조하면, 금속층(300)을 이용하여 전기 도금하여 전기 전도성 재료부(130)를 형성하는 단계를 수행한다. 이를 통해 바디(110)의 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성한다.Next, referring to FIG. 7E , a step of forming the electrically
다음으로 도 7f를 참조하면, 화학기계적 연마(CMP)공정을 통해 양극산화막 재질의 바디(110)의 상면에 존재하는 전기 전도성 재료부(130)를 제거한다. Next, referring to FIG. 7F , the electrically
다음으로 도 7g를 참조하면, 자외선 테이프(401)의 접착력을 약화시켜 캐리어 기판(402)과 함께 자외선 테이프(401)를 제거한다. 또한 금속층(300) 역시 제거한다. 금속층(300)은 화학기계적 연마(CMP)공정을 통해 제거될 수 있다. Next, referring to FIG. 7G , the
다음으로 도 7h를 참조하면, 지지부재(200)를 부착한다. 지지부재(200)에는 복수개의 마이크로 범프(150)가 부착된다. 마이크로 범프(150)는 지지부재(200)에 의해 지지됨과 동시에 지지부재(200)에 부착된 상태에서 이송 가능하며, 외력에 의해 마이크로 범프(150)는 지지부재(200)로부터 분리 가능하다. 지지부재(200)는 연성이 있는 필름일 수 있다. 또는 지지부재(200)는 블루 테이프(Blue Tape)일 수 있다. 다만 이에 한정되는 것은 아니다.Next, referring to FIG. 7H , the
제4실시예Example 4
다음으로, 본 발명에 따른 제4실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.Next, look at the fourth embodiment according to the present invention. However, the embodiments described below will be described focusing on characteristic components compared to the first embodiment, and descriptions of components identical or similar to those of the first embodiment will be omitted if possible.
이하, 도 8 및 도 9을 참조하여 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이에 대해 설명한다. 도 8은 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이를 도시한 도면이고, 도 9는 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이의 제조방법을 설명하기 위한 도면이다.Hereinafter, a micro bump array according to a fourth preferred embodiment of the present invention will be described with reference to FIGS. 8 and 9 . 8 is a diagram showing a micro bump array according to a fourth preferred embodiment of the present invention, and FIG. 9 is a diagram for explaining a method of manufacturing a micro bump array according to a fourth preferred embodiment of the present invention.
제4실시예에 따른 마이크로 범프 어레이는 양극산화막 재질의 바디(110)를 구비한다는 점에서 제1실시예에 따른 마이크로 범프 어레이의 구성과 차이가 있다. 또한 상기 마이크로 범프(150)와 관통홀(123) 사이에 이격 공간(404)이 구비된다는 점에서 제2, 3실시예에 따른 마이크로 범프 어레이의 구성과 차이가 있다. The micro bump array according to the fourth embodiment is different from the micro bump array according to the first embodiment in that the
제4실시예에 따른 마이크로 범프 어레이는, 지지부재(200)의 상면에 구비되는 양극산화막 재질의 바디(110)를 포함하고, 마이크로 범프(150)는 양극산화막 재질의 바디(110)의 관통홀(123) 내부에 구비되며, 마이크로 범프(150)는 관통홀(123)의 측벽으로부터 적어도 일부가 이격되어 구비된다. The micro bump array according to the fourth embodiment includes a
마이크로 범프(150)는 전체 둘레에 걸쳐 관통홀(123)의 측벽과 이격되거나 일부 둘레에서 관통홀(123)의 측벽과 이격되는 구조일 수 있다.The
마이크로 범프(150)가 관통홀(123)의 측벽으로부터 이격되는 구조를 통해, 마이크로 범프(150)를 보다 쉽게 분리해 낼 수 있다. Through the structure in which the
이하에서는 도 9을 참조하여, 본 발명의 바람직한 제4실시예에 따른 마이크로 범프 어레이의 제조방법에 대해서 설명한다. Hereinafter, a method of manufacturing a micro bump array according to a fourth preferred embodiment of the present invention will be described with reference to FIG. 9 .
먼저, 도 9a를 참조하면, 양극산화막 재질의 바디(110)를 준비한다. First, referring to FIG. 9A , a
다음으로, 도 9b를 참조하면, 양극산화막 재질의 바디(110)의 하부에 금속층(300)을 구비한다. Next, referring to FIG. 9B , a
다음으로, 도 9c를 참조하면, 금속층(300)의 하부에 자외선 테이프(UV tape, 401)를 부착하고, 캐리어 기판(402)을 결합한다. Next, referring to FIG. 9C , a
다음으로, 도 9d를 참조하면, 바디(110)에 복수개의 관통홀(123)을 형성하는 단계를 수행한다.Next, referring to FIG. 9D , a step of forming a plurality of through
다음으로 도 9e를 참조하면, 금속층(300)을 이용하여 전기 도금하여 전기 전도성 재료부(130)를 형성하는 단계를 수행한다. 이를 통해 바디(110)의 관통홀(123) 내부에 전기 전도성 재료부(130)를 형성한다.Next, referring to FIG. 9E , a step of forming the electrically
다음으로 도 9f를 참조하면, 화학기계적 연마(CMP)공정을 통해 양극산화막 재질의 바디(110)의 상면에 존재하는 전기 전도성 재료부(130)를 제거한다. 또한 전기 전도성 재료부(130)의 주변부의 양극산화막을 에칭하여 제거함으로써, 전기 전도성 재료부(130)의 적어도 일부가 양극산화막 재질의 바디로부터 이격되도록 한다. Next, referring to FIG. 9F , the electrically
다음으로 도 9g를 참조하면, 자외선 테이프(401)의 접착력을 약화시켜 캐리어 기판(402)과 함께 자외선 테이프(401)를 제거한다. Next, referring to FIG. 9G , the
다음으로 도 9h를 참조하면, 지지부재(200)를 부착한다. 지지부재(200)에는 복수개의 마이크로 범프(150)가 부착된다. 마이크로 범프(150)는 지지부재(200)에 의해 지지됨과 동시에 지지부재(200)에 부착된 상태에서 이송 가능하며, 외력에 의해 마이크로 범프(150)는 지지부재(200)로부터 분리 가능하다. 지지부재(200)는 연성이 있는 필름일 수 있다. 또는 지지부재(200)는 블루 테이프(Blue Tape)일 수 있다. 다만 이에 한정되는 것은 아니다.Next, referring to FIG. 9H , the
마이크로 범프(150)의 변형례Modification of the
이하, 도 10 및 도 11을 참조하여, 본 발명의 바람직한 실시예에 따른 마이크로 범프 어레이를 구성하는 마이크로 범프(150)의 변형례에 대해 설명한다. Modifications of the
마이크로 범프(150)는, 전기 전도성 재료부(130)와 전기 전도성 재료부(130)의 상부와 하부 중 적어도 일부에 구비되는 접합재료부(120)를 포함한다. 전기 도금 공정에서 전기 전도성 재료부(130)와 접합재료부(120)를 관통홀(123) 내부에 형성함으로써, 마이크로 범프(150)가 전기 전도성 재료부(130)와 접합재료부(120)를 포함하는 구성을 형성할 수 있다.The
전기 전도성 재료부(130)는, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질을 포함하고, 접합재료부(120)는, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질을 포함한다. 일 례로 전기 전도성 재료부(130)는 구리(Cu) 또는 구리(Cu)를 주성분으로 하는 합금 재질이고, 접합재료부(120)는 주석(Sn) 또는 주석(Sn)을 주성분으로 하는 합금 재질일 수 있다. The electrically
도 10을 참조하면, 접합재료부(120)는 전기 전도성 재료부(130)의 하부에 구비되는 제1접합재료부(121)와, 전기 전도성 재료부(130)의 상부에 구비되는 제2접합재료부(123)를 포함한다. Referring to FIG. 10 , the
제1접합재료부(121)와 제2접합재료부(123)는 서로 동일 재질로 구성될 수 있다. 또는 제1접합재료부(121)와 제2접합재료부(123)는 서로 다른 재질로 구성될 수 있다. 또한 제1접합재료부(121)와 제2접합재료부(123)는 용융점이 서로 상이할 수 있다.The first
도 11을 참조하면, 마이크로 범프(150)는 전기 전도성 재료부(130)의 하부에만 제1접합재료부(121)를 구비한다. 물론 전기 전도성 재료부(130)의 상부에만 제2접합재료부(123)를 구비할 수도 있다. Referring to FIG. 11 , the
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.As described above, although it has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify the present invention within the scope not departing from the spirit and scope of the present invention described in the claims below. Or it can be carried out by modifying.
150: 마이크로 범프
155: 미세 트렌치
200: 지지부재
300: 금속층150: micro bump 155: fine trench
200: support member 300: metal layer
Claims (11)
상기 복수개의 마이크로 범프를 지지하는 지지부재를 포함하는, 마이크로 범프 어레이.
a plurality of micro bumps including an electrically conductive material portion; and
A micro bump array comprising a support member supporting the plurality of micro bumps.
상기 마이크로 범프의 측면에는 복수개의 미세 트렌치가 구비된, 마이크로 범프 어레이.
According to claim 1,
A micro bump array comprising a plurality of micro trenches on side surfaces of the micro bumps.
상기 미세 트렌치는 상기 마이크로 범프의 측면 둘레를 따라 전체적으로 구비되는, 마이크로 범프 어레이.
According to claim 2,
The micro-bump array of claim 1 , wherein the micro-trench is provided entirely along a side circumference of the micro-bump.
상기 전기 전도성 재료부는 Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질을 포함하는, 마이크로 범프 어레이.
According to claim 1,
The electrically conductive material portion includes at least one of Cu, Al, W, Au, Ag, Mo, Ta, or an alloy containing these materials.
상기 지지부재의 상면에 구비되는 양극산화막 재질의 바디를 포함하고,
상기 마이크로 범프는 상기 양극산화막 재질의 바디의 관통홀 내부에 구비되는, 마이크로 범프 어레이.
According to claim 1,
It includes a body made of an anodic oxide film material provided on the upper surface of the support member,
The micro bump array is provided in the through hole of the body made of the anodic oxide film.
상기 마이크로 범프와 상기 지지부재 사이에 구비되는 금속층을 포함하되,
상기 금속층에 복수개의 상기 마이크로 범프가 연결되는, 마이크로 범프 어레이.
According to claim 1,
Including a metal layer provided between the micro bump and the support member,
A micro bump array, wherein a plurality of the micro bumps are connected to the metal layer.
상기 마이크로 범프와 상기 관통홀 사이에 이격 공간이 구비되는, 마이크로 범프 어레이.
According to claim 5,
A micro bump array comprising a separation space between the micro bumps and the through holes.
상기 마이크로 범프는, 상기 전기 전도성 재료부의 상부와 하부 중 적어도 일부에 구비되는 접합 재료부를 포함하는, 마이크로 범프 어레이.
According to claim 1.
The micro bumps include a bonding material portion provided on at least a part of an upper portion and a lower portion of the electrically conductive material portion.
상기 접합재료부는, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 합금 중 적어도 어느 하나의 재질을 포함하는, 마이크로 범프 어레이.
According to claim 8,
The bonding material part includes at least one of Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn, or an alloy containing Sn, the micro bump array.
상기 지지부재는 연성이 있는 필름인. 마이크로 범프 어레이.
According to claim 1,
The support member is a flexible film. microbump array.
상기 지지부재는, 블루 테이프(Blue Tape) 또는 자외선 테이프(UV Tape)인, 마이크로 범프 어레이. According to claim 1,
The support member is a blue tape or an ultraviolet tape, a micro bump array.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210165048A KR102698504B1 (en) | 2021-11-26 | 2021-11-26 | Micro Bump Array |
PCT/KR2022/018530 WO2023096312A1 (en) | 2021-11-26 | 2022-11-22 | Micro bump array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210165048A KR102698504B1 (en) | 2021-11-26 | 2021-11-26 | Micro Bump Array |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230077869A true KR20230077869A (en) | 2023-06-02 |
KR102698504B1 KR102698504B1 (en) | 2024-08-23 |
Family
ID=86539927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210165048A KR102698504B1 (en) | 2021-11-26 | 2021-11-26 | Micro Bump Array |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102698504B1 (en) |
WO (1) | WO2023096312A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000053618A (en) * | 1999-01-27 | 2000-08-25 | 모기 쥰이찌 | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device |
KR20050087932A (en) * | 2004-02-27 | 2005-09-01 | 이엠씨마이크로시스템 주식회사 | Micro bump sheet and its fabrication method and bonding method using micro bump sheet |
KR101610326B1 (en) | 2009-05-06 | 2016-04-07 | 엘지이노텍 주식회사 | Manufacturing Method of Flip chip-micro bump in Semiconductor package |
KR20200139455A (en) * | 2019-06-04 | 2020-12-14 | (주)포인트엔지니어링 | Anodic oxidation for electric contacting and opto electronic display and manufacturing method of opto electronic |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072295A (en) * | 2003-08-26 | 2005-03-17 | Kyowa Densen Kk | Tape carrier structure and its making method |
JP2011091185A (en) * | 2009-10-22 | 2011-05-06 | Shinko Electric Ind Co Ltd | Conductive film, method of manufacturing the same, and semiconductor device and method of manufacturing the same |
KR102536305B1 (en) * | 2018-01-05 | 2023-05-24 | (주)포인트엔지니어링 | Micro led structure and manufactureing method of the same |
JP6887396B2 (en) * | 2018-03-01 | 2021-06-16 | 富士フイルム株式会社 | Manufacturing method of anisotropic conductive member |
-
2021
- 2021-11-26 KR KR1020210165048A patent/KR102698504B1/en active IP Right Grant
-
2022
- 2022-11-22 WO PCT/KR2022/018530 patent/WO2023096312A1/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000053618A (en) * | 1999-01-27 | 2000-08-25 | 모기 쥰이찌 | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device |
KR20050087932A (en) * | 2004-02-27 | 2005-09-01 | 이엠씨마이크로시스템 주식회사 | Micro bump sheet and its fabrication method and bonding method using micro bump sheet |
KR101610326B1 (en) | 2009-05-06 | 2016-04-07 | 엘지이노텍 주식회사 | Manufacturing Method of Flip chip-micro bump in Semiconductor package |
KR20200139455A (en) * | 2019-06-04 | 2020-12-14 | (주)포인트엔지니어링 | Anodic oxidation for electric contacting and opto electronic display and manufacturing method of opto electronic |
Also Published As
Publication number | Publication date |
---|---|
KR102698504B1 (en) | 2024-08-23 |
WO2023096312A1 (en) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943873B2 (en) | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same | |
JP4247690B2 (en) | Electronic parts and manufacturing method thereof | |
US10825800B2 (en) | Semiconductor package including heat sink | |
US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
TWI613784B (en) | Semiconductor structure and method of manufacturing the same | |
US10008466B2 (en) | Semiconductor device and manufacturing method thereof | |
US20170316881A1 (en) | Electronic substrates and interposers made from nanoporous films | |
CN108461406B (en) | Substrate structure, semiconductor packaging structure and manufacturing method thereof | |
JP2013004576A (en) | Semiconductor device | |
US20220189844A1 (en) | Semiconductor device and manufacturing method thereof | |
CN111653489A (en) | Three-dimensional radio frequency module manufacturing method based on multilayer heat dissipation structure | |
US20230136788A1 (en) | Semiconductor substrate structure and manufacturing method thereof | |
US7560374B2 (en) | Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold | |
KR20230077869A (en) | Micro Bump Array | |
CN110634824B (en) | Chip packaging structure and manufacturing method thereof | |
TW202307987A (en) | Micro bump and manufacturing method thereof, interposer for electric connecting, semiconductor package, multi-stage multilayer semiconductor device, and display | |
CN108074895B (en) | Stack package structure and manufacturing method thereof | |
CN112490197A (en) | Semiconductor device package and method of manufacturing the same | |
KR20230117007A (en) | Micro bump and manufacturing method of the same | |
US20240203921A1 (en) | Semiconductor substrate structure, semiconductor structure and manufacturing method thereof | |
KR20220165295A (en) | Micro bump, interposer for electric conecting including the same, semiconductor package including the same, semiconductor device including the same, and display including the same | |
CN220627797U (en) | Electronic device | |
TWI820992B (en) | Mm wave antenna module package structure and manufacturing method thereof | |
KR20230147949A (en) | Metal product and manufacturing method of the same | |
KR20220138732A (en) | Anodized oxide layer - based interposer for electric conecting, and the method for producing the same, and semiconductor package and the method for producing the same, and semiconductor device and the method for producing the same, and display and the method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |