KR20230069801A

KR20230069801A - 이미지 센서 및 이미지 센서의 동작 방법

Info

Publication number: KR20230069801A
Application number: KR1020220080710A
Authority: KR
Inventors: 정유승; 홍석용; 길준영
Original assignee: 삼성전자주식회사
Priority date: 2021-11-12
Filing date: 2022-06-30
Publication date: 2023-05-19

Abstract

복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF(Auto Focus) 픽셀들을 포함하는 픽셀 어레이; 및 상기 픽셀 어레이로 인가되는 신호들을 생성하는 로우 드라이버;를 포함하고, 상기 픽셀 어레이가 포함하는 복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF 픽셀들 각각은 포토 다이오드와, 그에 직렬로 연결되는 전송 트랜지스터를 포함하며, 상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들을 포함하는 제1 공유 픽셀은 상기 제1 공유 픽셀의 컨버전 게인을 제어할 수 있는 제1 컨버전 게인 트랜지스터; 및 제2 컨버전 게인 트랜지스터;를 포함하고, 상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들 중 일부와, 상기 복수의 AF 픽셀들 중 일부를 포함한 제2 공유 픽셀은, 상기 제2 공유 픽셀의 컨버전 게인을 제어할 수 있는 제3 컨버전 게인 트랜지스터; 및 제4 컨버전 게인 트랜지스터;를 포함하고, 상기 복수의 화이트 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 화이트 픽셀 제어 라인이 연결되며, 상기 복수의 칼라 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 칼라 픽셀 제어 라인이 연결되며, 상기 복수의 AF 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 AF 픽셀 제어 라인이 연결되며, 상기 제1 컨버전 게인 트랜지스터, 상기 제2 컨버전 게인 트랜지스터, 상기 제3 컨버전 게인 트랜지스터 및 상기 제4 컨버전 게인 트랜지스터는, 각각 서로 다른 컨버전 게인 제어 라인과 연결되는 이미지 센서가 개시된다.

Description

이미지 센서 및 이미지 센서의 동작 방법{IMAGE SENSOR AND OPERATION METHOD OF THE IMAGE SENSOR}

본 개시의 기술적 사상은 이미지 센서 및 이미지 센서의 동작 방법에 관한 것이다.

화상을 촬영하여 전기적 신호로 변환하는 이미지 센서는 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더와 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치 및 로봇에 장착되는 카메라에도 사용된다. 이러한 이미지 센서는 픽셀 어레이를 구비하며, 픽셀 어레이에 포함된 각각의 픽셀은 광 감지 소자를 포함할 수 있다. 광 감지 소자는 흡수하는 빛의 세기에 따라 전기적 신호를 발생시킬 수 있다.

이미지 센서의 해상도를 높이기 위하여 픽셀의 크기가 지속적으로 감소되고 있으며, 픽셀 사이즈가 감소하여도 이미지의 화질을 유지하거나 또는 증가시키기 위한 기술이 요구된다. 다이나믹 레인지가 이미지 센서의 화질에 영향을 미칠 수 있으며, 높은 다이나믹 레인지(high Dynamic Range, HDR)가 제공되는 경우 이미지의 밝은 영역과 어두운 영역이 함께 세밀하게 표현될 수 있다.

이미지의 다이나믹 레인지(dynamic range)란 이미지에서 어두운 부분에서 밝은 부분까지의 휘도를 표현할 수 있는 범위로, 가장 밝은 픽셀값과 가장 어두운 픽셀값의 비율로 정의될 수 있다. 다이나믹 레인지를 조절하는 과정은 이미지의 휘도 등 밝기를 나타내는 픽셀값을 조정함으로써 이루어진다. 이미지의 다이나믹 레인지를 향상시킴으로써 화질을 개선하는 기술을 하이 다이나믹 레인지(high dynamic range; HDR) 방식이라 한다. 이미지 센서에서 높은 다이나믹 레인지의 확보는 화질 개선 측면에서 필요하다.

본 개시의 기술적 사상이 해결하고자 하는 과제는 RGBW 픽셀을 포함하는 픽셀 어레이에서 HDR을 증가시킬 수 있는 픽셀 어레이의 구조 및 동작 방법을 제안하고자 한다.

상기 기술적 과제를 달성하기 위한 본 개시의 기술적 사상에 따른 이미지 센서가 개시된다.

상기 이미지 센서는, 복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF(Auto Focus) 픽셀들을 포함하는 픽셀 어레이; 및 상기 픽셀 어레이로 인가되는 신호들을 생성하는 로우 드라이버;를 포함하고, 상기 픽셀 어레이가 포함하는 복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF 픽셀들 각각은 포토 다이오드와, 그에 직렬로 연결되는 전송 트랜지스터를 포함하며, 상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들을 포함하는 제1 공유 픽셀은 상기 제1 공유 픽셀의 컨버전 게인을 제어할 수 있는 제1 컨버전 게인 트랜지스터; 및 제2 컨버전 게인 트랜지스터;를 포함하고, 상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들 중 일부와, 상기 복수의 AF 픽셀들 중 일부를 포함한 제2 공유 픽셀은, 상기 제2 공유 픽셀의 컨버전 게인을 제어할 수 있는 제3 컨버전 게인 트랜지스터; 및 제4 컨버전 게인 트랜지스터;를 포함하고, 상기 복수의 화이트 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 화이트 픽셀 제어 라인이 연결되며, 상기 복수의 칼라 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 칼라 픽셀 제어 라인이 연결되며, 상기 복수의 AF 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 AF 픽셀 제어 라인이 연결되며, 상기 제1 컨버전 게인 트랜지스터, 상기 제2 컨버전 게인 트랜지스터, 상기 제3 컨버전 게인 트랜지스터 및 상기 제4 컨버전 게인 트랜지스터는, 각각 서로 다른 컨버전 게인 제어 라인과 연결될 수 있다.

상기 이미지 센서는, 복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF 픽셀들,을 포함하는 픽셀 어레이를 포함하고, 상기 픽셀 어레이는, 2개의 화이트 픽셀들, 및 2개의 칼라 픽셀들,을 포함하는 제1 공유 픽셀; 2개의 화이트 픽셀들, 제1 AFX 픽셀 및 제1 AF 픽셀을 포함하는 제2 공유 픽셀; 및 2개의 칼라 픽셀들, 제2 AFX 픽셀 및 제2 AF 픽셀을 포함하는 제3 공유 픽셀;을 포함하고, 상기 제1 공유 픽셀과, 상기 제2 공유 픽셀에 포함되는 화이트 픽셀들에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 화이트 픽셀 제어 라인에 연결되며, 상기 제1 공유 픽셀과, 상기 제2 공유 픽셀과, 제3 공유 픽셀에 포함되는 칼라 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 칼라 픽셀 제어 라인에 연결되며, 상기 제1 AF 픽셀과 상기 제2 AF 픽셀에 포함되는 서브 픽셀들에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 AF 픽셀 제어 라인에 연결되며, 상기 제1 AFX 픽셀에 포함되는 칼라 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 제1 AFX 픽셀 제어 라인에 연결되고, 상기 제2 AFX 픽셀에 포함되는 화이트 픽셀에 대응하는 포토다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 제2 AFX 픽셀 제어 라인에 연결될 수 있다.

상기 기술적 과제를 달성하기 위한 본 개시의 기술적 사상에 따른 복수의 서브 픽셀들을 포함하는 이미지 센서의 동작 방법이 개시된다.

복수의 서브 픽셀들을 포함하는 이미지 센서의 동작 방법으로서, 상기 복수의 서브 픽셀들은 복수의 화이트 픽셀들, 복수의 칼라 픽셀들, 복수의 AF 픽셀들을 포함하고, 상기 복수의 서브 픽셀들에 인가되는 신호들의 타이밍을 제어할 수 있는 타이밍 컨트롤러;를 포함하며, 상기 타이밍 컨트롤러는, 상기 복수의 화이트 픽셀들과 연결되는 화이트 픽셀 제어 라인에 인가되는 신호와, 상기 복수의 칼라 픽셀들과 연결되는 칼라 픽셀 제어 라인에 인가되는 신호와, 상기 복수의 AF 픽셀들과 연결되는 AF 픽셀 제어 라인에 인가되는 신호 각각의 셔터 구간에서의 제1 턴-온 타이밍과 리드아웃 구간에서의 제2 턴-온 타이밍을 결정하는 단계; 및 상기 타이밍 컨트롤러는, 상기 복수의 AF 픽셀들 중 일부를 포함하지 않는 제1 공유 픽셀의 컨버전 게인을 조절하기 위한 제1 하이 컨버전 제어 라인과 제1 로우 컨버전 제어 라인 각각에 인가되는 신호와, 상기 복수의 AF 픽셀들 중 일부를 포함하는 제2 공유 픽셀의 컨버전 게인을 조절하기 위한 제2 하이 컨버전 제어 라인과 제2 로우 컨버전 제어 라인 각각에 인가되는 신호의 제2 레벨에서 제1 레벨로의 천이 타이밍을 조절하는 단계;를 포함할 수 있다.

본 개시의 기술적 사상에 따르면, RGBW 픽셀을 포함하는 픽셀 어레이에서 칼라 픽셀과 화이트 픽셀의 제어 라인을 별도로 제어하여 칼라 픽셀에서의 EIT와 화이트 픽셀의 EIT를 각각 조절할 수 있다.

본 개시의 기술적 사상에 따르면, 화이트 픽셀의 EIT를 칼라 픽셀의 EIT보다 같거나 길게 조절하는 것을 통해, 화이트 픽셀에서의 저조도 성능을 증가시킬 수 있고, 이를 통해 HDR을 증가시킬 수 있다.

본 개시의 기술적 사상에 따르면, RGBW 픽셀을 포함하는 픽셀 어레이에서, 칼라 픽셀과 화이트 픽셀의 턴온 타이밍에 컨버전 게인을 적절하게 조절하여 HDR을 증가시킬 수 있다.

본 개시의 기술적 사상에 다르면, 화이트 픽셀의 턴온 타이밍에 하이 컨버전 게인으로 동작하도록 함으로써, 저조도에서의 리드 노이즈를 감소시킬 수 있고, SNR을 증가시켜 HDR을 증가시킬 수 있다.

본 개시의 예시적 실시 예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 본 개시의 예시적 실시 예들에 대한 기재로부터 본 개시의 예시적 실시 예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시 예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시 예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.

도 1은 본 개시의 일 예시에 따른 이미지 센서를 나타내는 블록도이다.
도 2a 및 도 2b는 본 개시의 일 예시에 따른 픽셀 어레이를 나타내는 도면이다.
도 3a 및 도 3b는 본 개시의 일 예시에 따른 제1 내지 제3 공유 픽셀의 일 예시와, 그에 연결되는 제어 라인을 설명하기 위한 도면이다.
도 4는 도 2b의 일 예시에 따른 픽셀 어레이에 대응하는 회로도이다.
도 5 내지 도 7은 본 개시의 일 예시에 따른 복수의 제어 라인들에 인가되는 신호들을 나타내는 타이밍도이다.
도 8 내지 도 10은 본 개시의 일 예시에 따른 이미지 센서의 동작 방법을 나타내는 순서도이다.

이하, 본 개시의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다.

도 1은 본 개시의 예시적인 실시예에 따른 이미지 센서를 나타내는 블록도이다.

이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)) 기기, 가전 기기, 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation), 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS) 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.

도 1을 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 리드아웃 회로(130), 램프 신호 생성기(140), 타이밍 컨트롤러(150) 및 신호 처리부(190)를 포함할 수 있고, 리드아웃 회로(130)는 아날로그-디지털 변환 회로(131, 이하에서는 ADC 회로라 지칭함) 및 데이터 버스(132)를 포함할 수 있다.

픽셀 어레이(110)는 복수의 로우 라인(RL)들, 복수의 컬럼 라인(CL)들 및 복수의 로우 라인(RL)들 및 복수의 컬럼 라인(CL)들과 접속되며, 행렬로 배열된 복수의 픽셀(PX)들을 포함한다. 복수의 픽셀(PX)들은 공유 픽셀일 수 있다. 또는 복수의 픽셀(PX)들은 서브 픽셀일 수 있다.

각각의 픽셀(PX)은 적어도 하나의 광전 변환 소자를 포함할 수 있다. 픽셀(PX)은 광전 변환 소자를 이용하여 빛을 감지하고, 감지된 빛에 따른 전기적 신호인 이미지 신호를 출력할 수 있다. 예를 들어, 광전 변환 소자는 무기 포토(photo) 다이오드, 유기 포토 다이오드, 페로브 스카이트 포토 다이오드, 포토 트랜지스터, 포토 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등과 같이, 유기 물질 또는 무기 물질로 구성되는 광 감지 소자일 수 있다. 일 실시 예에 있어서, 각각의 픽셀(PX)은 복수의 광전 변환 소자들을 포함할 수 있다.

한편, 각 픽셀(PX)의 상부, 또는 인접한 픽셀(PX)들로 구성되는 픽셀 그룹들 각각의 상부에 집광을 위한 마이크로 렌즈(미도시)가 배치될 수 있다. 복수의 픽셀(PX)들 각각은 상부에 배치된 마이크로 렌즈를 통해 수신된 빛으로부터 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 픽셀 어레이(110)는 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀(R), 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀(G), 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀(B) 및 노이즈 조절을 위한 화이트 픽셀(W)을 포함할 수 있다. 복수의 픽셀(PX)들 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과 시키기 위한 컬러 필터가 배치될 수 있다. 그러나, 이에 제한되는 것은 아니며, 픽셀 어레이(110)는 레드, 그린 및 블루 외에 다른 스펙트럼 영역의 빛을 전기 신호로 변환하는 픽셀들을 포함할 수 있다. 일 예시에 따르면, 픽셀 어레이(110)가 포함하는 픽셀(PX)은 RGBW 픽셀일 수 있다.

실시 예에 있어서, 픽셀(PX)은 멀티-레이어 구조를 가질 수 있다. 멀티-레이어 구조의 픽셀(PX)은 서로 다른 스펙트럼 영역의 빛을 전기 신호로 변환하는 적층된 복수의 광전 변환 소자들을 포함하며, 복수의 광전 변환 소자들로부터 서로 다른 색상에 대응하는 전기 신호들이 생성될 수 있다. 다시 말해서, 하나의 픽셀(PX)에서 복수의 색에 대응하는 전기 신호들이 출력될 수 있다.

복수의 픽셀(PX)들의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터 어레이가 배치될 수 있으며, 각 픽셀(PX)의 상부에 배치된 컬러 필터에 따라 해당 픽셀(PX)이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 이에 제한되는 것은 아니며, 실시예에 있어서, 특정 광전 변환 소자의 경우, 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라서, 특정 파장대역의 빛을 전기적 신호로 변환할 수도 있다.

각각의 픽셀(PX)에서 포토 다이오드와 같은 광전 변환 소자가 생성한 전하는 플로팅 디퓨전 노드에 축적될 수 있고, 플로팅 디퓨전 노드에 축적된 전하는 전압으로 변환될 수 있다. 이때, 플로팅 디퓨전 노드에 축적된 전하가 전압으로 변환되는 비율을 컨버전 게인(conversion gain)이라 지칭할 수 있다. 컨버전 게인은 플로팅 디퓨전 노드의 커패시턴스에 따라 가변될 수 있다.

구체적으로, 플로팅 디퓨전 노드의 커패시턴스가 증가하면 컨버전 게인은 감소하고, 플로팅 디퓨전 노드의 커패시턴스가 감소하면 컨버전 게인은 증가할 수 있다. 전하가 전압으로 변환되는 비율은 플로팅 디퓨전 노드의 커패시턴스가 낮은 하이 컨버전 게인 모드(high conversion gain mode)에서 가장 높을 수 있고, 플로팅 디퓨전 노드의 커패시턴스가 높은 로우 컨버전 게인 모드(low conversion gain mode)에서 가장 낮을 수 있다.

일부 실시 예에서, 각 픽셀(PX)은 1회의 노출을 수행하는 단일 노출 방식(single exposure) 방식으로 동작할 수 있다. 예를 들어, 픽셀(PX)은 1회의 노출 동작 이후, 포토 다이오드를 통해 픽셀 신호들을 생성하는 단일 노출 방식으로 동작할 수 있다.

로우 드라이버(120)는 픽셀 어레이(110)를 로우 라인(RL) 단위로 구동할 수 있다. 로우 드라이버(120)는 픽셀 어레이(110)를 구성하는 로우 라인(RL)들 중에서 적어도 어느 하나의 로우 라인(RL)을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 복수의 로우 라인(RL)들 중 하나를 선택하는 선택 신호(SEL)를 생성할 수 있다. 픽셀 어레이(110)는 선택 신호(SEL)에 의해 선택되는 로우 라인(RL)으로부터 픽셀 신호를 출력할 수 있다. 픽셀 신호는 리셋 신호와 이미지 신호를 포함할 수 있다.

로우 드라이버(120)는 픽셀 어레이(110)를 제어하기 위한 제어신호들을 생성할 수 있다. 예를 들어, 로우 드라이버(120)는 화이트 픽셀 제어 라인 신호(TG_W), 칼라 픽셀 제어 라인 신호(TG_C), AF 픽셀 제어 라인 신호(TG_AF), AFX 픽셀 제어 라인 신호(TG_AFX), 복수의 컨버전 게인 제어 라인 신호들(HRG, LRG, HRG_AF, LRG_AF) 등을 생성할 수 있다. 로우 드라이버(120)는 복수의 제어 라인들에 인가되는 신호들 각각을 독립적으로 제공할 수 있다. 로우 드라이버(120)는 타이밍 컨트롤러(150)에서 제공되는 타이밍 제어 신호에 응답하여, 복수의 픽셀(PX)들에 제어신호들을 제공할 수 있다.

타이밍 컨트롤러(150)는 로우 드라이버(120), 리드아웃 회로(130) 및 램프 신호 생성기(140)의 타이밍을 제어할 수 있다. 타이밍 컨트롤러(150)로부터는 로우 드라이버(120), 리드아웃 회로(130) 및 램프 신호 생성기(140) 각각에 대하여 동작 타이밍을 제어하는 제어 신호들을 제공할 수 있다. 타이밍 컨트롤러(150)는 로우 드라이버(120)에서 생성되는 복수의 제어 라인 신호들의 타이밍을 조절하여, 제어 라인에 인가되는 신호들의 활성화 및 비활성화 타이밍을 결정할 수 있다. 타이밍 컨트롤러(150)의 구체적인 타이밍 제어 방법에 대해서는 도 8 내지 도 10을 통해 후술하도록 한다.

램프 신호 생성기(140)는 소정의 기울기로 증가 또는 감소하는 램프 신호(RAMP)를 생성하고, 램프 신호(RAMP)를 리드아웃 회로(130)의 ADC 회로(131)에 제공할 수 있다.

리드아웃 회로(130)는 복수의 픽셀(PX)들 중 로우 드라이버(120)에 의해 선택된 로우 라인(RL)의 픽셀(PX)들로부터 픽셀 신호를 리드아웃할 수 있다. 리드아웃 회로(130)는 복수의 컬럼 라인(CL)들을 통해 픽셀 어레이(110)로부터 수신되는 픽셀 신호들을 램프 신호 생성기(140)로부터 제공되는 램프 신호(RAMP)를 기초로 디지털 데이터로 변환함으로써, 복수의 픽셀(PX)에 대응하는 픽셀 값들을 로우 단위로 생성 및 출력할 수 있다.

ADC 회로(131)는 각 컬럼 라인(CL)을 통해 수신되는 픽셀 신호를 램프 신호(RAMP)와 각각 비교하고, 비교 결과들을 기초로 디지털 신호인 픽셀 값을 생성할 수 있다. 예컨대 이미지 신호에서 리셋 신호를 제거하고, 픽셀(PX)에서 감지된 광량을 나타내는 픽셀 값을 생성할 수 있다. ADC 회로(131)는 CDS (Correlated Double Sampling) 방식에 따라 픽셀 신호를 샘플링 및 홀드 할 수 있고, 특정한 노이즈의 레벨(예컨대, 리셋 신호)과 이미지 신호에 따른 레벨을 이중으로 샘플링 하여, 그 차이에 해당하는 레벨을 기초로 비교 신호를 생성할 수 있다. ADC 회로(131)는 DRS(Delta Reset Sampling) 방식에 따라, 이미지 신호를 먼저 리드 아웃한 후 리셋 신호를 리드 아웃하여 제공되는 픽셀 신호를 샘플링 할 수도 있다.

ADC 회로(131)에서 생성되는 복수의 픽셀 값은 데이터 버스(132)를 통해 이미지 데이터(IDT)로서 출력될 수 있다. 이미지 데이터(IDT)는 이미지 센서(100)의 내부 또는 외부의 이미지 신호 처리기(Image Signal Processor)로 제공될 수 있다.

데이터 버스(132)는 ADC 회로(131)로부터 출력된 픽셀 값을 임시 저장한 후 출력할 수 있다. 데이터 버스(132)는 복수의 컬럼 메모리 및 컬럼 디코더를 포함할 수 있다. 복수의 컬럼 메모리에 저장된 복수의 픽셀 값은 컬럼 디코더의 제어 하에 이미지 데이터(IDT)로서 출력될 수 있다.

신호 처리부(190)는 이미지 데이터에 대하여 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리, 비닝 등을 수행할 수 있다. 일부 실시 예에서, 신호 처리부(190)는 픽셀 어레이(110)가 출력되는 이미지 데이터들을 합성하여 출력 이미지를 생성할 수 있다. 한편, 실시 예에 있어서, 신호 처리부(190)는 이미지 센서(100) 외부 프로세서에 구비될 수도 있다.

본 개시에 따른 이미지 센서(100)는, 픽셀 어레이(110)가 포함하는 복수의 공유 픽셀들(PX) 각각이 포함하는 서브 픽셀들의 특성에 따라 별도의 제어 라인으로 제어를 수행할 수 있다. 본 개시에 따른 이미지 센서(100)는, 복수의 제어 라인들을 통해 공유 픽셀들(PX)에 포함되는 화이트 픽셀의 동작 타이밍과, 칼라 픽셀의 동작 타이밍을 별도로 제어할 수 있다. 일 예시에 따르면, 픽셀 어레이(110)가 포함하는 화이트 픽셀은 디테일과 노이즈를 생성할 수 있다. 픽셀 어레이(110)가 포함하는 칼라 픽셀은 칼라 데이터를 생성할 수 있다. 픽셀 어레이(110)가 포함하는 RGBW 패턴을 가지는 픽셀은, 화이트 픽셀의 빛의 고감도를 활용한 SNR(signal to noise ratio) 이득을 목적으로 할 수 있다. 이를 활용하여, 저조도에서는 화이트 픽셀(W)을 통과한 데이터에 칼라 정보만 입혀서 사용하며, 고조도에서는 칼라 픽셀(R, G, B)을 통과한 데이터를 사용하여, HDR이 증가할 수 있다. 화이트 픽셀(W)의 EIT가 증가하게 되면, 화이트 픽셀(W)의 저조도 성능이 증가하여 HDR이 증가할 수 있다. 본 개시에서, EIT는 포토 다이오드가 광 신호를 수신하는 시간일 수 있다. 이미지 센서(100)는, 동작 타이밍을 제어하는 것을 통해 화이트 픽셀과 칼라 픽셀의 EIT를 각각 제어할 수 있다. 이미지 센서(100)는, 화이트 픽셀과 칼라 픽셀의 동작 타이밍에, 컨버전 게인을 조절하여 HDR을 증가시킬 수 있다. 일 예시에 따르면 이미지 센서(100)는 화이트 픽셀의 동작 타이밍에 하이 컨버전 게인 모드로 동작하도록 함으로써, 빠르게 화이트 픽셀의 용량을 채울 수 있도록 함으로써, 리드 노이즈(read noise)가 감소하여 SNR이 증가하고, 이는 HDR의 증가로 이어질 수 있다.

도 2a 및 도 2b는 본 개시의 일 예시에 따른 픽셀 어레이를 나타내는 도면이다.

도 2a를 참조하면, 픽셀 어레이(110)는 다수의 로우들 및 컬럼들에 따라 배치되는 다수의 서브 픽셀들(112)을 포함하며, 예컨대 2 개의 로우들 및 2 개의 컬럼들에 배치되는 픽셀들을 포함하는 단위로 정의되는 공유 픽셀(Shared Pixel)(111)은 각각 4개의 서브 픽셀들(Sub Pixel)(112)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀이란, 플로팅 디퓨전 노드를 공유하는 최소 단위의 픽셀을 의미할 수 있다.

도 2a는 RGBW 패턴 구조를 가지는 픽셀 어레이(110)의 일 예를 도시하는 도면이다. 일 예시에 따르면, 픽셀 어레이(110)는 모든 대역의 광을 받을 수 있는 화이트 픽셀(W)을 포함할 수 있다. 도 2a를 참조하면, 픽셀 어레이(110)는 복수 개의 공유 픽셀들(111)을 포함할 수 있다. 도 2a를 참조하면, 픽셀 어레이(110)는 64개의 공유 픽셀들(111)을 포함하는 일 예시가 도시 된다. 도 2a에 도시된 각각의 공유 픽셀들(111)은, 컬러를 센싱할 수 있는 컬러 픽셀(R, G, B) 및 빠른 데이터 처리를 위한 화이트 픽셀(W)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은 2개의 화이트 픽셀들(W)과, 2개의 컬러 픽셀들(R, G, B 중 하나)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은 2개의 화이트 픽셀들(W)과, 2개의 블루 픽셀들(B)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은 2개의 화이트 픽셀들(W)과, 2개의 레드 픽셀들(R)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은 2개의 화이트 픽셀들(W)과, 2개의 그린 픽셀들G)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은, 2개의 화이트 픽셀들(W)과, 1개의 컬러 픽셀(R, G, B 중 하나), 1개의 AF 픽셀(AF)을 포함할 수 있다. 일 예시에 따르면, 공유 픽셀(111)은 2개의 컬러 픽셀들(R, G, B 중 하나)과, 1개의 화이트 픽셀(W), 1개의 AF 픽셀(AF)을 포함할 수 있다. 일 예시에 따르면, AF 픽셀(AF)이란, 자동 초점 조절(Auto-Focus; AF) 기능을 수행할 수 있는 픽셀일 수 있다. 일 예시에 따르면, AF 픽셀(AF)의 상부에는 하나의 마이크로 렌즈(미도시)가 배치되어, 마이크로 렌즈를 통과한 빛의 초점에 대한 정보를 생성할 수 있다. 공유 픽셀(111)의 구체적인 구조 및 배치 특징에 대해서는, 도 3a를 참조하여 보다 상세하게 설명하도록 한다.

도 2a의 실시 예에 따른 하나의 공유 픽셀(111)은 4개의 서브 픽셀들(112)을 포함하는 일 실시예가 도시 되나, 본 개시는 이에 한정되지 아니할 수 있다. 다른 일 예시에 따르면, 본 개시에 따른 하나의 공유 픽셀(111)은 9개 혹은 16개의 서브 픽셀들(112)을 포함할 수도 있다. 이하에서는, 설명의 편의를 위해 하나의 공유 픽셀(111)이 4개의 서브 픽셀(112)을 포함하는 것을 가정하여 설명하도록 한다.

도 2a를 참조하면 하나의 공유 픽셀(111) 내에 포함되는 서브 픽셀들(112)의 색상은 최대 2개로 개시될 수 있다. 그러나, 본 개시에 따른 픽셀 어레이(110)의 구조는 이에 한정되지 아니하며, 하나의 공유 픽셀(111) 내에 포함되는 서브 픽셀들(112)의 색상은 3개 이상일 수 있다. 일 예시에 따르면, 하나의 공유 픽셀(111)은 4개의 서브 픽셀(112)을 포함할 수 있으며, 대각선 방향으로 맞닿는 2개의 화이트 픽셀(W)과, 대각선 방향으로 맞닿는 1개의 레드 픽셀(R)과 1개의 그린 픽셀(G)을 포함할 수도 있다. 이하에서는 설명의 편의를 위해, 공유 픽셀(111)의 구조가 도 2a에 도시된 바와 같음을 전제하여 설명하도록 한다.

도 2b는 본 개시의 일 예시에 따른 픽셀 어레이의 일 예시를 나타내는 도면이다.

도 2b를 참조하면, 8개의 공유 픽셀들(111_1 내지 111_8)을 포함하는 픽셀 어레이(110')의 일 예시가 도시된다. 일 예시에 따르면, 일부 공유 픽셀(111_6, 111_7)에는 AF 픽셀(112_6, 112_7)이 포함될 수 있다. 일 예시에 따르면, 도 2b에 도시된 AF 픽셀(112_6, 112_7)은 각각 그린 픽셀(G) 및 화이트 픽셀(W)에 대응될 수 있다. 픽셀 어레이(110')의 첫 번째 라인에는, 그린 픽셀(G)과 레드 픽셀(R), 화이트 픽셀(W)을 포함하는 공유 픽셀들(111_1, 111_2, 111_3, 111_4)이 나란히 배치될 수 있다. 픽셀 어레이(110')의 두 번째 라인에는, 블루 픽셀(B)과 그린 픽셀(G), 화이트 픽셀(W)을 포함하는 공유 픽셀들(111_5, 111_6, 111_7, 111_8)이 나란히 배치될 수 있다. 도 2b의 픽셀 어레이(110')에 대응하는 픽셀 회로에 대해서는, 도 4를 통해 후술하도록 한다.

도 3a 및 도 3b는 본 개시의 일 예시에 따른 제1 내지 제3 공유 픽셀의 일 예시와, 그에 연결되는 제어 라인을 설명하기 위한 도면이다.

도 3a를 참조하면, 제1 공유 픽셀(111a)과, 제2 공유 픽셀(111b), 제3 공유 픽셀(111c)이 나란히 배치된 픽셀 어레이가 도시된다. 제1 공유 픽셀(111a)과 제2 공유 픽셀(111b), 제3 공유 픽셀(111c)은 각각 4개의 서브 픽셀들을 포함할 수 있다. 제1 공유 픽셀(111a)은, 2개의 화이트 픽셀들(112a)과 2개의 칼라 픽셀들(112b)을 포함할 수 있다. 제1 공유 픽셀(111a)이 포함하는 2개의 화이트 픽셀들(112a)은 서로 대각선으로 맞닿아 배치될 수 있다. 제1 공유 픽셀(111a)이 포함하는 2개의 칼라 픽셀들(112b)은 서로 대각선으로 맞닿아 배치될 수 있다. 일 예시에 따르면, 제1 공유 픽셀(111a)이 포함하는 칼라 픽셀들(112b)은 그린 픽셀, 블루 픽셀, 레드 픽셀 중 어느 하나일 수 있다. 제2 공유 픽셀(111b)은, 2개의 화이트 픽셀들(112a)과, 1개의 AF 픽셀(112c)과, 1개의 AFX_C 픽셀(112e)을 포함할 수 있다. 제2 공유 픽셀(111b)이 포함하는 2개의 화이트 픽셀들(112a)은 서로 대각선으로 맞닿아 배치될 수 있다. 제2 공유 픽셀(111b)이 포함하는 AF 픽셀(112c)과 AFX_C 픽셀(112e)은 서로 대각선으로 맞닿아 배치될 수 있다. 일 예시에 따르면, AFX_C 픽셀(112e)은 칼라 픽셀일 수 있다. 제3 공유 픽셀(111c)은, 2개의 칼라 픽셀들(112b)과, 1개의 AF 픽셀(112d)과, 1개의 AFX_W 픽셀(112f)을 포함할 수 있다. 제3 공유 픽셀(111c)이 포함하는 2개의 칼라 픽셀들(112b)은 서로 대각선으로 맞닿아 배치될 수 있다. 제3 공유 픽셀(111c)이 포함하는 AF 픽셀(112d)과 AFX_W 픽셀(112f)은 서로 대각선으로 맞닿아 배치될 수 있다. 일 예시에 따르면, AFX_W 픽셀(112f)은 화이트 픽셀일 수 있다. 일 예시에 따르면, 제2 공유 픽셀(111b)과 제3 공유 픽셀(111c)은 서로 나란히 배치될 수 있다. 제2 공유 픽셀(111b)이 포함하는 AF 픽셀(112c)과, 제3 공유 픽셀(111c)이 포함하는 AF 픽셀(112d)의 상부에는 하나의 마이크로 렌즈(미도시)가 배치될 수 있다. 일 예시에 따르면, 제2 공유 픽셀(111b)이 포함하는 AF 픽셀(112c)은 마이크로 렌즈의 좌측 영역에 대응하는 AF 픽셀(AF_L)일 수 있다. 제3 공유 픽셀(111c)이 포함하는 AF 픽셀(112d)은 하나의 마이크로 렌즈의 우측 영역에 대응하는 AF 픽셀(AF_R)일 수 있다.

일 예시에 따르면, AFX_C 픽셀(112e)과 AFX_W 픽셀(112f)은 하나의 공유 픽셀 내에서 각각의 AF 픽셀(112c, 112d)과 대각선 방향으로 맞닿은 픽셀을 의미할 수 있다. AFX_C 픽셀(112e)은, AF 픽셀(112c)과 대각선 방향으로 맞닿은 픽셀이 칼라 픽셀인 경우를 의미할 수 있다. AFX_W 픽셀(112f)은, AF 픽셀(112d)과 대각선 방향으로 맞닿은 픽셀이 화이트 픽셀인 경우를 의미할 수 있다.

도 3a를 참조하면, 제1 공유 픽셀(111a)과 제2 공유 픽셀(111b), 제3 공유 픽셀(111c)이 서로 나란히 배치되는 것으로 도시 되었으나, 이는 이해를 돕기 위한 배치일 뿐 반드시 도 3a에 도시된 바와 같이 배치되어야 함은 아니라는 것을 이해하여야 한다.

이하의 본 개시에서, 제1 공유 픽셀(111a)과 제2 공유 픽셀(111b), 제3 공유 픽셀(111c)에 대응된다의 의미는, 제1 공유 픽셀(111a)과 제2 공유 픽셀(111b), 제3 공유 픽셀(111c)의 픽셀 구조를 가짐을 의미할 수 있다.

도 3b는 도 3a에 도시된 제1 내지 제3 공유 픽셀에 연결되는 복수의 제어 라인을 간단하게 도시한 도면이다.

도 3b를 참조하면, 제1 내지 제3 공유 픽셀들(111a 내지 111c)에 연결되는 복수의 제어 라인들이 도시 된다. 도 3b를 참조하면, 복수의 제어 라인들은 화이트 픽셀 제어 라인(TG_W), 칼라 픽셀 제어 라인(TG_C), AF 픽셀 제어 라인(TG_AF_L, TG_AF_R), AFX 픽셀 제어 라인(TG_AFX_W, TG_AFX_C), 제1 하이 컨버전 게인 제어 라인(HRG), 제1 로우 컨버전 게인 제어 라인(LRG), 제2 하이 컨버전 게인 제어 라인(HRG_AF), 제2 로우 컨버전 제어 라인(LRG_AF)을 포함할 수 있다. 도 3b에 도시된 복수의 제어 라인들은, 로우 드라이버(120)에 연결될 수 있다.

도 3b를 참조하면, 복수의 제어 라인들이 제1 내지 제3 공유 픽셀들(111a 내지 111c)이 각각 포함하는 서브 픽셀들과 연결되는 구성이 도시 된다. 도 3b의 연결은 설명의 편의를 위한 것으로, 일 예시에 따르면 화이트 픽셀 제어 라인(TG_W), 칼라 픽셀 제어 라인(TG_C), AF 픽셀 제어 라인(TG_AF_L, TG_AF_R) 및 AFX 픽셀 제어 라인들(TG_AFX_W, TG_AFX_C)은, 각각의 제어 라인이 연결되는 서브 픽셀이 포함하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트에 연결될 수 있다. 일 예시에 따르면, 제1 하이 컨버전 제어 라인(HRG), 제1 로우 컨버전 제어 라인(LRG), 제2 하이 컨버전 게인 제어 라인(HRG_AF), 제2 로우 컨버전 제어 라인(LRG_AF)은 각각의 공유 픽셀이 포함하는 하이 컨버전 게인 트랜지스터의 게이트 또는 로우 컨버전 게인 트랜지스터의 게이트에 연결될 수 있다. 구체적인 제어 라인과 서브 픽셀의 연결 구조에 대해서는 도 4를 통해 보다 상세하게 설명하도록 한다. 이하에서, 제어 라인이 픽셀에 연결된다의 의미는, 픽셀이 포함하는 전송 트랜지스터 또는 컨버전 게인 트랜지스터의 게이트와 연결됨을 의미할 수 있다.

도 3b를 참조하면, 화이트 픽셀 제어 라인(TG_W)은 제1 공유 픽셀(111a)이 포함하는 화이트 픽셀들(112a)과, 제2 공유 픽셀(111b)이 포함하는 화이트 픽셀들(112a)에 연결될 수 있다. 칼라 픽셀 제어 라인(TG_C)은 제1 공유 픽셀(111a)이 포함하는 칼라 픽셀들(112b)과, 제3 공유 픽셀(111c)이 포함하는 칼라 픽셀들(112b)에 연결될 수 있다. AF 픽셀 제어 라인(TG_AF_L, TG_AF_R)은, 제2 공유 픽셀(111b)이 포함하는 AF 픽셀(112c)과, 제3 공유 픽셀(111c)이 포함하는 AF 픽셀(112d)에 연결될 수 있다. 일 예시에 따르면, AF 픽셀 제어 라인(TG_AF_L, TG_AF_R)은, 제2 공유 픽셀(111b)이 포함하는 좌측 AF 픽셀(AF_L)과 연결되는 제1 AF 픽셀 제어 라인(TG_AF_L)과, 제3 공유 픽셀(111c)이 포함하는 우측 AF 픽셀(AF_R)과 연결되는 제2 AF 픽셀 제어 라인(TG_AF_R)을 포함할 수 있다. AFX 픽셀 제어 라인(TG_AFX_W, TG_AFX_C)은, 제2 공유 픽셀(111b)이 포함하는 AFX_C 픽셀(112e)과, 제3 공유 픽셀(111c)이 포함하는 AFX_W 픽셀(112f)과 연결될 수 있다. AFX 픽셀 제어 라인(TG_AFX_W, TG_AFX_C)은, 제2 공유 픽셀(111b)이 포함하는 칼라 픽셀인 AFX_C 픽셀(112e)과 연결되는 제1 AFX 픽셀 제어 라인(TG_AFX_C)과, 제3 공유 픽셀(111c)이 포함하는 화이트 픽셀인 AFX_W 픽셀(112f)과 연결되는 제2 AFX 픽셀 제어 라인(TG_AFX_W)을 포함할 수 있다. 제1 하이 컨버전 제어 라인(HRG), 제1 로우 컨버전 제어 라인(LRG)은 제1 공유 픽셀(111a)이 포함하는 픽셀 회로의 하이 컨버전 게인 트랜지스터 및 로우 컨버전 게인 트랜지스터에 연결될 수 있다. 제2 하이 컨버전 게인 제어 라인(HRG_AF), 제2 로우 컨버전 제어 라인(LRG_AF)은 제2 공유 픽셀(111b) 및 제3 공유 픽셀(111c)이 각각 포함하는 픽셀 회로의 하이 컨버전 게인 트랜지스터 및 로우 컨버전 게인 트랜지스터에 연결될 수 있다.

도 3b를 참조하면, 제1 내지 제3 공유 픽셀들(111a 내지 111c)이 포함하는 서브 픽셀들에 대응하는 포토 다이오드에 연결되는 전송 트랜지스터의 게이트 각각에는 해당 서브 픽셀의 특징에 대응하는 제어 라인이 연결될 수 있다.

일 예시에 따르면, AF 픽셀을 포함하지 않는 제1 공유 픽셀(111a)에는 화이트 픽셀 제어 라인(TG_W)과, 칼라 픽셀 제어 라인(TG_C)과, 제1 하이 컨버전 제어 라인(HRG)과, 제1 로우 컨버전 제어 라인(LRG)이 연결될 수 있다. 일 예시에 따르면, AF 픽셀(112c)을 포함하는 제2 공유 픽셀(111b)에는 화이트 픽셀 제어 라인(TG_W)과, 제1 AF 픽셀 제어 라인(TG_AF_L), 제1 AFX 픽셀 제어 라인(TG_AFX_C), 제2 하이 컨버전 제어 라인(HRG_AF), 제2 로우 컨버전 제어 라인(LRG_AF)이 연결될 수 있다. 일 예시에 따르면, AF 픽셀(112d)을 포함하는 제3 공유 픽셀(111c)에는 칼라 픽셀 제어 라인(TG_C)과, 제2 AF 픽셀 제어 라인(TG_AF_R), 제2 AFX 픽셀 제어 라인(TG_AFX_W), 제2 하이 컨버전 제어 라인(HRG_AF), 제2 로우 컨버전 제어 라인(LRG_AF)이 연결될 수 있다.

일 예시에 따르면, 나란히 배치되는 제1 공유 픽셀(111a)과, 제2 공유 픽셀(111b) 및 제3 공유 픽셀(111c) 각각이 포함하는 서브 픽셀 중 같은 색상을 가지는 서브 픽셀들은 서로 동일한 제어 라인에 연결될 수 있다. 제1 공유 픽셀(111a)과, 제2 공유 픽셀(111b) 및 제3 공유 픽셀(111c) 각각이 포함하는 서브 픽셀들 중, 같은 색상을 가지는 서브 픽셀이더라도 해당 서브 픽셀이 AF 픽셀(112c, 112d)과 대각선 방향으로 맞닿은 곳에 배치된 서브 픽셀인 경우에는, 별도의 AFX 픽셀 제어 라인(TG_AFX_W, TG_AFX_C)에 연결될 수 있다. AF 픽셀(112c, 112d)과 대각선 방향으로 맞닿은 곳에 배치된 서브 픽셀이 칼라 픽셀인 경우 제1 AFX 픽셀 제어 라인(TG_AFX_C)에 연결될 수 있다. AF 픽셀(112c, 112d)과 대각선 방향으로 맞닿은 곳에 배치된 서브 픽셀이 화이트 픽셀인 경우 제2 AFX 픽셀 제어 라인(TG_AFX_W)에 연결될 수 있다. 제1 공유 픽셀(111a)과, 제2 공유 픽셀(111b) 및 제3 공유 픽셀(111c) 각각이 포함하는 서브 픽셀들 중 AF 픽셀들(112c, 112d)은 AF 픽셀 제어 라인(TG_AF_R, TG_AF_L)에 연결될 수 있다. 도 3b에서는 마이크로 렌즈의 좌측 영역에 배치된 AF 픽셀(112c)과, 마이크로 렌즈의 우측 영역에 배치된 AF 픽셀(112d)에 각각 AF 픽셀 제어 라인(TG_AF_L, TG_AF_R)이 별도로 연결되도록 도시하였으나, 이는 하나의 AF 픽셀 제어 라인(미도시)에 연결될 수도 있다.

도 4는 도 2b의 일 예시에 따른 픽셀 어레이에 대응하는 회로도이다.

도 4를 참조하면, 도 2b에 도시된 8개의 공유 픽셀들(111_1 내지 111_8)에 대응하는 회로도가 도시된다. 도 4를 참조하면, 8개의 공유 픽셀에 대응하여 8개의 픽셀 회로(111_1 내지 111_8)가 도시된다. 각각의 픽셀 회로들(111_1 내지 111_8)은, 4개의 서브 픽셀을 포함하는 하나의 공유 픽셀에 대응될 수 있다. 일 예시에 따르면, 각각의 픽셀 회로들(111_1 내지 111_8)은, 4개의 서브 픽셀 각각에 대응하는 포토 다이오드(PD) 4개와, 복수의 트랜지스터들을 포함할 수 있다. 예컨대, 각각의 픽셀 회로들(111_1 내지 111_8)은, 전송 트랜지스터(TS), 하이 컨버전 게인 트랜지스터(HCG), 로우 컨버전 게인 트랜지스터(LCG), 구동 트랜지스터(DX), 선택 트랜지스터(SX)를 포함할 수 있다. 픽셀 회로(111_1 내지 111_8)에는 복수의 트랜지스터들을 각각 제어할 수 있는 제어신호들이 인가될 수 있으며, 상기 제어신호들 중 적어도 일부는 로우 드라이버에서 생성될 수 있다.

일 예시에 따르면, 8개의 픽셀 회로들(111_1 내지 111_8)의 구성은, 각각의 픽셀 회로(111_1 내지 111_8)가 포함하는 포토 다이오드의 종류를 제외하고는 실질적으로 동일한 바, 하나의 픽셀 회로(111_5)의 구성에 대해서만 설명하도록 한다.

포토 다이오드(PD)는 광의 세기에 따라 가변되는 광 전하를 생성할 수 있다. 예를 들어, 포토 다이오드(PD)는 입사된 광량에 비례하여 전하, 즉, 음의 전하인 전자와 양의 전하인 정공을 생성할 수 있다. 포토 다이오드(PD)에서 생성된 광 전하는 플로팅 디퓨전 노드(FD1 내지 FD3)에 전송되어 축적될 수 있다. 플로팅 디퓨전 노드들(FD1 내지 FD3)에는 기생 커패시터가 형성되거나, 실제 커패시터 소자가 연결될 수 있다.

픽셀 회로(111_5)는 전송 트랜지스터(TS)를 포함할 수 있다. 전송 트랜지스터(TS)의 일 단은 포토 다이오드(PD)와 연결되고, 타 단은 제1 플로팅 디퓨전 노드(FD1)에 연결될 수 있다. 전송 트랜지스터(TS)는 로우 드라이버로부터 수신된 제어 신호에 응답하여 턴-온 또는 턴-오프될 수 있다. 그에 따라, 전송 트랜지스터(TS)는 포토 다이오드(PD)에서 생성된 광 전하를 제1 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다. 각각의 전송 트랜지스터(TS)의 게이트는 전송 트랜지스터(TS)와 직렬로 연결된 포토 다이오드(PD)에 대응하는 서브 픽셀의 특성에 따라 각각 다른 제어 라인에 연결될 수 있다. 이에 대한 상세한 설명은 후술하도록 한다.

픽셀 회로(111_5)는 하이 컨버전 게인 트랜지스터(HCG)를 포함할 수 있다. 하이 컨버전 게인 트랜지스터(HCG)의 일 단은 제1 플로팅 디퓨전 노드(FD1)에 연결될 수 있고, 타 단은 제2 플로팅 디퓨전 노드(FD2)에 연결될 수 있다. 하이 컨버전 게인 트랜지스터(HCG)는 로우 드라이버로부터 수신된 HRG 신호에 응답하여 턴-온 또는 턴-오프될 수 있다. 그에 따라, 하이 컨버전 게인 트랜지스터(HCG)는 제1 플로팅 디퓨전 노드(FD1)와 제2 플로팅 디퓨전 노드(FD2)를 서로 연결하거나 혹은 연결하지 않을 수 있다.

픽셀 회로(111_5)는 로우 컨버전 게인 트랜지스터(LCG)를 포함할 수 있다. 로우 컨버전 게인 트랜지스터(LCG)의 일 단은 제2 플로팅 디퓨전 노드(FD2)에 연결될 수 있고, 타 단은 제3 플로팅 디퓨전 노드(FD3)에 연결될 수 있다. 로우 컨버전 게인 트랜지스터(LCG)는 로우 드라이버로부터 수신된 LRG 신호에 응답하여 턴-온 또는 턴-오프될 수 있다. 그에 따라, 로우 컨버전 게인 트랜지스터(LCG)는 제2 플로팅 디퓨전 노드(FD2)와 제3 플로팅 디퓨전 노드(FD3)를 서로 연결하거나 혹은 연결하지 아니할 수 있다.

일 예시에 따르면, 픽셀 회로(111_5)의 하이 컨버전 게인 트랜지스터(HCG)와, 로우 컨버전 게인 트랜지스터(LCG)의 턴-온 또는 턴-오프 여부에 따라, 픽셀 회로(111_5)의 컨버전 게인이 조절될 수 있다. 하이 컨버전 게인 트랜지스터(HCG)와 로우 컨버전 게인 트랜지스터(LCG)가 모두 턴-온 되는 경우, 제1 플로팅 디퓨전 노드(FD1)와 제2 플로팅 디퓨전 노드(FD2), 제3 플로팅 디퓨전 노드(FD3)가 모두 연결됨에 따라 픽셀 회로의 플로팅 디퓨전 노드의 커패시턴스가 증가하고, 컨버전 게인이 감소할 수 있다. 일 예시에 따르면, 하이 컨버전 게인 트랜지스터(HCG)가 턴-오프되고, 로우 컨버전 게인 트랜지스터(LCG)가 턴-온 되는 경우, 제2 플로팅 디퓨전 노드(FD2)와 제1 플로팅 디퓨전 노드(FD1)는 연결되지 아니하고, 제2 플로팅 디퓨전 노드(FD2)와 제3 플로팅 디퓨전 노드(FD3)가 연결될 수 있다. 로우 컨버전 게인 트랜지스터(LCG)의 턴-온으로 인해, 픽셀 회로의 플로팅 디퓨전 노드는 낮은 커패시턴스를 갖게 되어, 픽셀 회로(111_5)는 하이 컨버전 게인 모드로 동작할 수 있다. 일 예시에 따르면, 하이 컨버전 게인 모드는 저조도 영역에서의 동작 모드일 수 있다. 일 예시에 따르면, 하이 컨버전 게인 트랜지스터(HCG)가 턴-온되고, 로우 컨버전 게인 트랜지스터(LCG)가 턴-오프되는 경우, 제2 플로팅 디퓨전 노드(FD2)와 제1 플로팅 디퓨전 노드(FD1)가 연결되며, 제2 플로팅 디퓨전 노드(FD2)와 제3 플로팅 디퓨전 노드(FD3)가 연결되지 아니할 수 있다. 하이 컨버전 게인 트랜지스터(HCG)의 턴-온으로 인해, 픽셀 회로의 플로팅 디퓨전 노드는 높은 커패시턴스를 갖게 되므로, 픽셀 회로(111_5)는 로우 컨버전 게인 모드로 동작할 수 있다. 일 예시에 따르면, 로우 컨버전 게인 모드는 고조도 영역에서의 동작 모드일 수 있다.

다른 일 예시에 따르면, 하이 컨버전 게인 트랜지스터(HCG)와 로우 컨버전 게인 트랜지스터(LCG)가 모두 오프되면, 픽셀 회로의 플로팅 디퓨전 노드는 낮은 커패시턴스를 갖게 되므로, 픽셀 회로(111_5)는 하이 컨버전 게인 모드로 동작할 수도 있다.

픽셀(PX)은 구동 트랜지스터(DX)를 포함할 수 있다. 구동 트랜지스터(DX)의 일 단은 선택 트랜지스터(SX)에 연결되고, 타 단에 동작 전압(VDDP)이 인가될 수 있다. 구동 트랜지스터(DX)는 컬럼 라인(PIXEL_OUT 0)에 연결된 전류 소스에 의해 생성되는 바이어스 전류를 기초로 소스 팔로워로서 동작할 수 있다. 구동 트랜지스터(DX)는 제1 내지 제3 플로팅 디퓨전 노드들(FD1~FD3) 중 적어도 하나에 축적된 전하에 대응하는 전압을 픽셀 신호로서 출력할 수 있다.

픽셀(PX)은 선택 트랜지스터(SX)를 포함할 수 있다. 선택 트랜지스터(SX)의 일 단은 구동 트랜지스터(DX)에 연결되고, 타 단은 컬럼 라인(PIXEL_OUT 0)에 연결될 수 있다. 선택 트랜지스터(SX)는 로우 드라이버로부터 수신된 선택 신호(SEL)에 응답하여 턴-온 또는 턴-오프될 수 있다. 리드아웃 동작에서 선택 트랜지스터(SX)가 턴-온되면, 컬럼 라인(PIXEL_OUT 0)으로 리셋 동작에 대응하는 리셋 신호 또는 전하 축적 동작에 대응하는 이미지 신호를 포함하는 픽셀 신호가 출력될 수 있다.

일 예시에 따르면, 도 4에 도시된 픽셀 회로(111_1 내지 111_8)는 일 예시일 수 있으며, 본 개시에 따른 픽셀 회로의 구성은 도시된 바에 한정되지 아니하며, 일부 구성요소가 부가되거나 혹은 제거될 수 있다.

도 4의 일 예시에 따르면, 픽셀 회로(111_1 내지 111_8)에 포함된 복수의 트랜지스터들에는 각각 제어 라인들이 연결될 수 있다. 도 4에 도시된 픽셀 회로(111_1 내지 111_8) 각각에 포함되는 트랜지스터는 4개의 포토 다이오드들(PD)에 직렬로 연결되는 전송 트랜지스터(TS) 4개와, 컨버전 게인을 조절할 수 있는 하이 컨버전 게인 트랜지스터(HCG) 1개와, 로우 컨버전 게인 트랜지스터(LCG) 1개와, 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)일 수 있다.

도 4의 일 예시에 따르면, 제1 내지 제4 픽셀 회로(111_1 내지 111_4)와, 제5 내지 제8 픽셀 회로(111_5 내지 111_8)은 별도의 제어 라인들에 연결될 수 있다. 제1 내지 제4 픽셀 회로(111_1 내지 111_4)는 픽셀 어레이의 첫 번째 라인에 배치된 픽셀들일 수 있다. 제5 내지 제8 픽셀 회로(111_5 내지 111_8)는 픽셀 어레이의 두 번째 라인에 배치된 픽셀들일 수 있다. 픽셀 어레이의 첫 번째 라인에 배치된 픽셀들은, 첫 번째로 인가되는 신호 라인에 연결될 수 있다. 픽셀 어레이의 두 번째 라인에 배치된 픽셀들은, 두 번째로 인가되는 신호 라인에 연결될 수 있다.

제1 내지 제4 픽셀 회로(111_1 내지 111_4)는 AF 픽셀을 포함하지 않는 제1 공유 픽셀에 대응하는 픽셀 회로일 수 있다. 제1 내지 제4 픽셀 회로(111_1 내지 111_4)는 각각 하이 컨버전 게인 트랜지스터(HCG)와, 로우 컨버전 게인 트랜지스터(LCG), 화이트 픽셀(W)에 대응하는 포토 다이오드(PD)에 직렬로 연결되는 전송 트랜지스터(TS) 및 칼라 픽셀(G, R, B 중 어느 하나)에 대응하는 포토 다이오드(PD)에 직렬로 연결되는 전송 트랜지스터(TS)를 포함할 수 있다. 제1 내지 제4 픽셀 회로(111_1 내지 111_4)에 포함된 하이 컨버전 게인 트랜지스터(HCG)의 게이트는, 제1 하이 컨버전 게인 제어 라인(HRG<0>)에 연결될 수 있다. 제1 내지 제4 픽셀 회로(111_1 내지 111_4)에 포함된 로우 컨버전 게인 트랜지스터(LCG)의 게이트는, 제1 로우 컨버전 게인 제어 라인(LRG<0>)에 연결될 수 있다.

제1 내지 제4 픽셀 회로(111_1 내지 111_4)에 포함된 화이트 픽셀(W)에 대응하는 포토 다이오드(PD)에 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 화이트 픽셀 제어 라인(TG_W<0>, TG_W<1>)에 연결될 수 있다. 제1 내지 제4 픽셀 회로(111_1 내지 111_4)에 포함된 칼라 픽셀(G, R, B 중 어느 하나)에 대응하는 포토 다이오드(PD)에 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 칼라 픽셀 제어 라인(TG_C<0>, TG_C<1>)에 연결될 수 있다.

제6 내지 제7 픽셀 회로(111_6 내지 111_7)는 AF 픽셀을 포함하는 제2 공유 픽셀 및 제3 공유 픽셀에 대응하는 픽셀 회로일 수 있다. 제5 및 제8 픽셀 회로(111_5, 111_8)는 AF 픽셀을 포함하지 않는 제1 공유 픽셀에 대응하는 픽셀 회로일 수 있다. 제5 및 제8 픽셀 회로(111_5, 111_8)에 포함되는 하이 컨버전 게인 트랜지스터(HCG)의 게이트는, 제1 하이 컨버전 게인 제어 라인(HRG<1>)에 연결될 수 있다. 제5 및 제8 픽셀 회로(111_5, 111_8)에 포함된 로우 컨버전 게인 트랜지스터(LCG)의 게이트는, 제1 로우 컨버전 게인 제어 라인(LRG<1>)에 연결될 수 있다.

제5 및 제8 픽셀 회로(111_5, 111_8)에 포함된 화이트 픽셀에 대응하는 포토 다이오드에 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 화이트 픽셀 제어 라인(TG_W<2>, TG_W<3>)에 연결될 수 있다. 제5 및 제8 픽셀 회로(111_5, 111_8)에 포함된 칼라 픽셀에 대응하는 포토 다이오드에 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 칼라 픽셀 제어 라인(TG_C<2>, TG_C<3>)에 연결될 수 있다.

제6 내지 제7 픽셀 회로(111_6 내지 111_7)에 포함되는 하이 컨버전 게인 트랜지스터(HCG_AF)의 게이트는, 제2 하이 컨버전 게인 제어 라인(HRG_AF<1>)에 연결될 수 있다. 제6 내지 제7 픽셀 회로(111_6 내지 111_7)에 포함되는 로우 컨버전 게인 트랜지스터(LCG_AF)의 게이트는, 제2 로우 컨버전 게인 제어 라인(LRG_AF<1>)에 연결될 수 있다. 제6 내지 제7 픽셀 회로(111_6 내지 111_7)에 포함되는 AF 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, AF 픽셀 제어 라인(TG_AF_R<1>, TG_AF_L<1>)에 연결될 수 있다. 제6 내지 제7 픽셀 회로(111_6 내지 111_7)에 포함되는 AF 픽셀과 대각선으로 맞닿은 AFX 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, AFX 픽셀 제어 라인(TG_AFX_C<1>, TG_AFX_W<1>)에 연결될 수 있다. 일 예시에 따르면, 제6 픽셀 회로(111_6)에 포함되는 AF 픽셀과 대각선으로 맞닿은 AFX 픽셀(G)은 칼라 픽셀인 바, 해당 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 제1 AFX 픽셀 제어 라인(TG_AFX_C<1>)에 연결될 수 있다. 일 예시에 따르면, 제7 픽셀 회로(111_7)에 포함되는 AF 픽셀과 대각선으로 맞닿은 AFX 픽셀(W)은 화이트 픽셀인 바, 해당 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터(TS)의 게이트는, 제2 AFX 픽셀 제어 라인(TG_AFX_W<1>)에 연결될 수 있다.

도 5 내지 도 7은 본 개시의 일 예시에 따른 복수의 제어 라인들에 인가되는 신호들을 나타내는 타이밍도이다.

도 5 내지 도 7을 참조하면, 픽셀(PX)은 셔터 구간 동안 포토 다이오드(PD) 및 제1 내지 제3 플로팅 디퓨전 노드들(FD1~FD3)을 리셋하고, 리드아웃 구간 동안 포토 다이오드(PD)로부터 픽셀 신호들을 리드아웃할 수 있다. 이하에서는, 상기 셔터 구간 및 리드아웃 구간에서 수행되는 동작들을 설명한다.

도 5 내지 도 7의 타이밍도는, 도 3a의 제2 공유 픽셀과, 제3 공유 픽셀에 포함되는 서브 픽셀들에 인가되는 복수의 제어 라인들의 신호 타이밍을 나타낼 수 있다. 일 예시에 따르면, 도 5 내지 도 7의 타이밍도는, 로우 드라이버에서 인가되는 복수의 제어 라인들의 신호 제어 타이밍을 나타낼 수 있다. 일 예시에 따르면, 복수의 제어 라인들에서 제어되는 신호 타이밍은 타이밍 컨트롤러에서 제어될 수 있다.

먼저, 셔터 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)는 T1에서 제1 레벨(예컨대, 로직 로우)에서 제2 레벨(예컨대, 로직 하이)로 천이될 수 있다. 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)과 제1 AFX 픽셀 제어 라인 신호(TG_AFX_W<0>)는 T1에서 제1 레벨에서 제2 레벨로 천이될 수 있다. 일 예시에 따르면, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>), 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)과 제1 AFX 픽셀 제어 라인 신호(TG_AFX_W<0>)는 제2 공유 픽셀에 연결되는 제어 라인들에 인가되는 신호일 수 있다. 일 예시에 따르면, 제2 공유 픽셀에 포함되는 서브 픽셀들의 제1 턴-온 타이밍은 T1으로 동일할 수 있다.

셔터 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)는 T2에서 제1 레벨에서 제2 레벨로 천이될 수 있다. 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)과 제2 AFX 픽셀 제어 라인 신호(TG_AFX_C<0>)는 T2에서 제1 레벨에서 제2 레벨로 천이될 수 있다. 일 예시에 따르면, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>), 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>) 및 제2 AFX 픽셀 제어 라인 신호(TG_AFX_C<0>)은 제3 공유 픽셀에 연결되는 제어 라인들에 인가되는 신호일 수 있다. 일 예시에 따르면, 제3 공유 픽셀에 포함되는 서브 픽셀들의 제1 턴-온 타이밍은 T2로 동일할 수 있다.

도 5를 참조하면, 셔터 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)와, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>), 제1 AFX 픽셀 제어 라인 신호(TG_AFX_W<0>)가 제1 레벨에서 제2 레벨로 천이되는 T1 시점은 제1 턴-온 타이밍으로 지칭할 수 있다. 셔터 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>), 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>) 및 제2 AFX 픽셀 제어 라인 신호(TG_AFX_C<0>)가 제1 레벨에서 제2 레벨로 천이되는 T2 시점은 제1 턴-온 타이밍으로 지칭할 수 있다. 일 예시에 따르면, 셔터 구간에서의 제1 턴-온 타이밍인 T1 및 T2에서 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제2 레벨에서 제1 레벨로 천이될 수 있다. 일 예시에 따르면, 셔터 구간에서의 제1 턴-온 타이밍인 T1 및 T2에서, 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다. 셔터 구간에서, 선택 신호(SEL<0>)는 제1 레벨을 유지할 수 있다.

이에 따라, 제1 하이 컨버전 게인 트랜지스터(HCG)는 턴-오프될 수 있고, 제1 로우 컨버전 게인 트랜지스터(LCG)는 턴-온 될 수 있다. 또한, 제2 하이 컨버전 게인 트랜지스터(HCG_AF)는 턴-오프될 수 있고, 제2 로우 컨버전 게인 트랜지스터(LCG_AF)는 턴-온 될 수 있다. 이를 통해 제1 턴온 타이밍 T1 및 T2에서, 제2 공유 픽셀 및 제3 공유 픽셀은 하이 컨버전 게인 모드로 동작할 수 있다.

리드아웃 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)는 T3에서 제1 레벨에서 제2 레벨로 천이될 수 있다. 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)은 T3에서 제1 레벨에서 제2 레벨로 천이될 수 있다.

리드아웃 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)는 T4에서 제1 레벨에서 제2 레벨로 천이될 수 있다. 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)은 T4에서 제1 레벨에서 제2 레벨로 천이될 수 있다.

도 5를 참조하면, 리드아웃 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)와, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)가 제1 레벨에서 제2 레벨로 천이되는 T3 시점은 제2 턴-온 타이밍으로 지칭할 수 있다. 리드아웃 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)와, 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)가 제1 레벨에서 제2 레벨로 천이되는 T4 시점은 제2 턴-온 타이밍으로 지칭할 수 있다. 일 예시에 따르면, 제2 턴-온 타이밍인 T3, T4에서 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제1 레벨을 유지할 수 있다. 일 예시에 따르면, 제2 턴-온 타이밍인 T3, T4에서, 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다. 리드아웃 구간의 T3와 T4를 포함하는 시점에서, 선택 신호(SEL<0>)는 제2 레벨을 유지할 수 있다.

도 5를 참조하면, 화이트 픽셀 제어 라인의 신호(TG_W<0>, TG_W<1>)에서의 T1과 T3 사이의 기간을 제1 EIT 구간(EIT_1)으로 지칭할 수 있고, 칼라 픽셀 제어 라인의 신호(TG_C<0>, TG_C<1>)에서의 T2와 T4 사이의 기간을 제2 EIT 구간(EIT_2)으로 지칭할 수 있다.

도 5를 참조하면, 제1 EIT 구간(EIT_1)과, 제2 EIT 구간(EIT_2)은 동일한 값을 가질 수 있다. 일 예시에 따르면, 제1 EIT 구간(EIT_1)과, 제2 EIT 구간(EIT_2)이 동일한 값을 가지는 것을 통해, 화이트 픽셀의 EIT와 칼라 픽셀의 EIT가 동일할 수 있다.

일 예시에 따르면, 리드아웃 구간에서, AFX 픽셀 제어 라인(TG_AFX_C<0>, TG_AFX_W<0>)에 인가되는 신호는, 턴-온 되지 아니하고 제1 레벨을 유지할 수 있다. 도 5를 참조하면, 제1 AFX 픽셀 제어 라인(TG_AFX_W<0>)은 T1 시점에서 제1 레벨에서 제2 레벨로 천이되어, 제1 턴-온 될 수 있다. 제1 AFX 픽셀 제어 라인(TG_AFX_W<0>)은 그 후 리드아웃 구간에서 제2 턴-온 되지 아니하고, 제1 레벨을 유지한다. 제2 AFX 픽셀 제어 라인(TG_AFX_C<0>)은 T2 시점에서 제1 레벨에서 천이되어, 제1 턴-온 될 수 있다. 제2 AFX 픽셀 제어 라인(TG_AFX_C<0>)은 그 후 리드아웃 구간에서 제2 턴-온 되지 아니하고, 제1 레벨을 유지한다. 이와 같이, 제1 AFX 픽셀 제어 라인(TG_AFX_W<0>)에 인가되는 신호와, 제2 AFX 픽셀 제어 라인(TG_AFX_C<0>)에 인가되는 신호는 셔터 구간에서 제1 턴-온 되며, 리드아웃 구간에서는 턴-온 되지 아니할 수 있다. 일 예시에 따르면, 제1 AFX 픽셀 제어 라인(TG_AFX_W<0>)과, 제2 AFX 픽셀 제어 라인(TG_AFX_C<0>)은 AF 픽셀과 맞닿은 제1 AFX 픽셀과, 제2 AFX 픽셀에 연결되는 제어 라인일 수 있다. AF 픽셀과 맞닿은 AFX 픽셀의 경우, 리드아웃 동작을 수행하지 않기 때문에, 오버플로우가 발생할 염려가 있을 수 있다. 본 개시에 따르면, AFX 픽셀이 리드아웃 동작을 수행하지 않더라도, 셔터 구간에서 제1 턴-온을 하도록 함으로써 오버플로우 발생을 방지할 수 있다. 일 예시에 따르면, 4개의 서브 픽셀을 포함하는 공유 픽셀은 대각선으로 맞닿은 화이트 픽셀 2개와, 대각선으로 맞닿은 칼라 픽셀 2개를 각각 리드아웃 할 수 있다. 이 때, AF 픽셀을 포함하는 공유 픽셀의 경우, AF 픽셀과 대각선으로 맞닿은 서브 픽셀을 리드아웃 하는 경우, AF 픽셀 데이터와 혼동될 염려가 있어 리드아웃하지 않을 수 있다. 그러나, AF 픽셀과 대각선으로 맞닿은 서브 픽셀인 AFX 픽셀을 아예 턴온 시키지 않는 경우 전하의 오버플로우 염려가 있으므로, 셔터 구간에서 턴온을 수행함으로써 오버플로우를 방지할 수 있다.

도 6은 본 개시의 다른 일 예시에 따른 타이밍도를 나타내는 도면이다.

도 6의 타이밍도에서, 도 5에 도시된 바와 중복되는 특징에 대해서는 설명을 생략한다.

도 6을 참조하면, 셔터 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)와, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>), 제1 AFX 픽셀 제어 라인 신호(TG_AFX_W<0>)가 제1 레벨에서 제2 레벨로 천이되는 T1' 시점은 제1 턴-온 타이밍으로 지칭할 수 있다. 셔터 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)와, 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>), 제2 AFX 픽셀 제어 라인 신호(TG_AFX_C<0>)가 제1 레벨에서 제2 레벨로 천이되는 T2' 시점은 제1 턴-온 타이밍으로 지칭할 수 있다.

리드아웃 구간에서, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)와, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)가 제1 레벨에서 제2 레벨로 천이되는 T3' 시점은 제2 턴-온 타이밍으로 지칭할 수 있다. 리드아웃 구간에서, 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)와, 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)가 제1 레벨에서 제2 레벨로 천이되는 T4' 시점은 제2 턴-온 타이밍으로 지칭할 수 있다.

도 6을 참조하면, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)에서의 T1'과 T3' 사이의 기간을 제1 EIT 구간(EIT_1')으로 지칭할 수 있고, 칼라 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)에서의 T2'와 T4' 사이의 기간을 제2 EIT 구간(EIT_2')으로 지칭할 수 있다.

도 6을 참조하면, 제1 EIT 구간(EIT_1')과, 제2 EIT 구간(EIT_2')은 서로 다른 값을 가질 수 있다. 일 예시에 따르면, 제1 EIT 구간(EIT_1')은 제2 EIT 구간(EIT_2')보다 길 수 있다. 도 6을 참조하면, 화이트 픽셀의 EIT가 칼라 픽셀의 EIT보다 클 수 있다. 도 5 내지 도 6의 일 예시에 따르면, 화이트 픽셀의 EIT를 칼라 픽셀의 EIT보다 같거나 크게 조절하는 것을 통해, 화이트 픽셀에서의 저조도 성능을 증가시킬 수 있다.

도 7은 본 개시의 다른 일 예시에 따른 타이밍도를 나타내는 도면이다.

도 7의 타이밍도에서, 도 6에 도시된 바와 중복되는 특징에 대해서는 설명을 생략한다.

도 7을 참조하면, 셔터 구간과 리드아웃 구간에서의, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>), 컬러 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>), AF 픽셀 제어 라인 신호((TG_AF_L<0>, TG_AF_R<0>), AFX 픽셀 제어 라인 신호(TG_AFX_W<0>, TG_AFX_C<0>)의 제1 턴-온 타이밍 T1', T2'과 제2 턴-온 타이밍 T3', T4'은 도 6에 도시된 바와 동일할 수 있다. 도 7의 타이밍도에 따르면, 화이트 픽셀의 제1 EIT 구간(EIT_1')과, 칼라 픽셀의 제2 EIT 구간(EIT_2')은 상이할 수 있다. 일 실시 예에 따르면, 화이트 픽셀의 제1 EIT 구간(EIT_1')은 칼라 픽셀의 제2 EIT 구간(EIT_2')보다 길 수 있다.

도 7을 참조하면, 화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)과, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)와, 화이트 픽셀을 포함하는 제1 AFX 픽셀 제어 라인 신호(TG_AFX_W<0>)의 셔터 구간에서의 제1 턴-온 타이밍인 T1'에서, 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제2 레벨에서 제1 레벨로 천이될 수 있다. 일 예시에 따르면, 제1 턴-온 타이밍인 T1'에서, 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다. 셔터 구간에서, 선택 신호(SEL<0>)는 제1 레벨을 유지할 수 있다.

도 7을 참조하면, 칼라 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)와, 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)와, 칼라 픽셀을 포함하는 제2 AFX 픽셀 제어 라인 신호(TG_AFX_C<0>)의 셔터 구간에서의 제1 턴-온 타이밍인 T2'에서, 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제2 레벨에서 제1 레벨로 천이될 수 있다. 일 예시에 따르면, 칼라 픽셀의 제1 턴-온 타이밍인 T2'에서, 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다.

화이트 픽셀 제어 라인 신호(TG_W<0>, TG_W<1>)과, 제1 AF 픽셀 제어 라인 신호(TG_AF_L<0>)의 리드아웃 구간에서의 제2 턴-온 타이밍인 T3'에서, 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제1 레벨을 유지할 수 있다. 일 예시에 따르면, 제2 턴-온 타이밍인 T3'에서, 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다. 리드아웃 구간에서, 선택 신호(SEL<0>)는 제2 레벨을 유지할 수 있다.

칼라 픽셀 제어 라인 신호(TG_C<0>, TG_C<1>)와 제2 AF 픽셀 제어 라인 신호(TG_AF_R<0>)의 리드아웃 구간에서의 제2 턴-온 타이밍인 T4'에서, 제 제1 로우 컨버전 제어 라인 신호(LRG<0>)와, 제2 하이 컨버전 제어 라인 신호(HRG_AF<0>)는 제1 레벨을 유지할 수 있다. 일 예시에 따르면, 제2 턴-온 타이밍인 T4'에서, 제1 하이 컨버전 제어 라인 신호(HRG<0>)와, 제2 로우 컨버전 제어 라인 신호(LRG_AF<0>)는 제2 레벨을 유지할 수 있다.

도 7의 타이밍도에 따르면, 화이트 픽셀과 칼라 픽셀의 EIT와, 컨버전 게인은 모두 다른 값을 가지도록 제어될 수 있다. 도 7의 타이밍도에 따르면, 화이트 픽셀의 EIT가 칼라 픽셀의 EIT보다 큰 값을 가질 수 있으며, 화이트 픽셀은 하이 컨버전 게인 동작 모드에서 동작할 수 있으며, 칼라 픽셀은 로우 컨버전 게인 동작 모드에서 동작할 수 있다. 도 7의 일 예시에 따르면, 화이트 픽셀은 하이 컨버전 게인 동작 모드에서 동작하도록 함으로써, SNR을 증가시킬 수 있으며, 칼라 픽셀에 대해서는 로우 컨버전 게인 동작 모드에서 동작하도록 함으로써, 고조도 영역에서의 HDR을 증가시킬 수 있다.

일 예시에 따르면, 도 5 내지 도 7의 타이밍도는 제1 공유 픽셀에 포함되는 서브 픽셀들에 인가되는 제어 라인들의 신호 타이밍에 대해서는 개시되지 아니하였으나, 도 5 내지 도 7의 타이밍도에 도시된 복수의 제어 라인들 중, 제1 공유 픽셀에 포함되는 서브 픽셀들과 연결되는 제어 라인, 예컨대 화이트 픽셀 제어 라인과 칼라 픽셀 제어 라인은 도 5 내지 도 7의 타이밍도에 도시된 바와 유사하게 적용될 수 있다.

도 8 내지 도 10은 본 개시의 일 예시에 따른 이미지 센서의 동작 방법을 나타내는 순서도이다. 도 8은, 본 개시의 이미지 센서에 포함되는 픽셀 어레이의 화이트 픽셀과, 칼라 픽셀의 EIT를 각각 제어할 수 있는 방법을 나타내는 순서도일 수 있다. 도 8 내지 도 10에 도시된 이미지 센서의 동작 방법에서, 복수의 제어 라인들의 턴온 타이밍의 제어는 도 1의 타이밍 컨트롤러(150)에서 제어될 수 있다.

도 8을 참조하면, 화이트 픽셀 제어 라인에 인가되는 신호를 제1 턴-온(S810) 시킬 수 있다. 그 후, 칼라 픽셀 제어 라인 라인에 인가되는 신호를 제1 턴-온(S820) 시킬 수 있다. 화이트 픽셀 제어 라인에 인가되는 신호와, 칼라 픽셀 제어 라인에 인가되는 신호 각각을 제1 턴-온 시키는 것은, 셔터 구간에서 제1 턴-온 될 수 있다. 일 예시에 따르면, 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과, 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍은 상이할 수 있다. 도 5 내지 도 7의 실시 예에서는, 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍이 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍보다 빠른 실시예가 도시 되나, 본 개시는 이에 한정되지 아니할 수 있다. 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍이 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍보다 느릴 수 있다.

셔터 구간에서의 제1 턴-온이 종료되면, 리드아웃 구간에서 화이트 픽셀 제어 라인 라인에 인가되는 신호를 제2 턴-온(S830) 시킬 수 있다. 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온과 제2 턴-온 사이의 기간과 동일하거나 짧도록 칼라 픽셀 제어 라인 라인에 인가되는 신호의 제2 턴-온 타이밍을 제어(S840)할 수 있다.

즉, 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과 제2 턴-온 타이밍 사이의 구간과, 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과 제2 턴-온 타이밍 사이의 구간은 동일할 수 있다. 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과 제2 턴-온 타이밍 사이의 구간은 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과 제2 턴-온 타이밍 사이의 구간보다 길 수 있다.

단계 S840에서, 칼라 픽셀 제어 라인에 인가되는 신호의 제2 턴-온 타이밍을 제어한다고 개시하였으나, 본 개시는 이에 한정되지 아니하며, 화이트 픽셀 제어 라인에 인가되는 신호의 제2 턴-온 타이밍을 제어할 수도 있다.

도 9a 및 도 9b는, 본 개시의 일 실시예에 따라 컨버전 게인을 조절할 수 있는 방법에 대한 순서도일 수 있다.

도 9a를 참조하면, 화이트 픽셀 제어 라인에 인가되는 신호를 제1 턴-온 및 제2 턴-온(S910)시킬 수 있다. 그리고, 칼라 픽셀 제어 라인에 인가되는 신호를 제1 턴-온 및 제2 턴-온(S920)시킬 수 있다. 이 때, 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 및 제2 턴-온 타이밍 및 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 및 제2 턴-온 타이밍에 하이 컨버전 게인 트랜지스터를 턴-오프하고, 로우 컨버전 게인 트랜지스터는 턴-온 상태를 유지(S930)할 수 있다. 이를 통해, 화이트 픽셀과 칼라 픽셀의 동작 시에 하이 컨버전 게인 동작 모드를 유지할 수 있다.

도 9b를 참조하면, 화이트 픽셀 제어 라인에 인가되는 신호를 제1 턴-온 및 제2 턴-온(S911) 시킬 수 있다. 그리고, 칼라 픽셀 제어 라인에 인가되는 신호를 제1 턴-온 및 제2 턴-온(S921)시킬 수 있다. 이 때, 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 및 제2 턴-온 타이밍에 하이 컨버전 게인 트랜지스터를 턴-오프(S931)하고, 로우 컨버전 게인 트랜지스터는 턴-온을 유지할 수 있다. 이 때, 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 및 제2 턴-온 타이밍에 로우 컨버전 게인 트랜지스터를 턴-오프(S941)하고, 하이 컨버전 게인 트랜지스터를 턴-온을 유지할 수 있다. 이를 통해, 화이트 픽셀의 동작 시에 하이 컨버전 게인 동작 모드를 유지할 수 있으며, 칼라 픽셀의 동작 시에 로우 컨버전 게인 동작 모드를 유지할 수 있다.

도 10은, AFX 픽셀에 인가되는 신호 제어 방법을 설명하기 위한 순서도이다. 제어하고자 하는 대상이 되는 서브 픽셀이 AF 픽셀과 대각선 방향으로 맞닿은 서브 픽셀인지 여부를 확인할 수 있다(S110). 제어하고자 하는 대상이 되는 서브 픽셀이 AF 픽셀과 대각선 방향으로 맞닿은 서브 픽셀이 아니라면, 셔터 구간에서 제1 턴-온을 수행하고, 리드아웃 구간에서 제2 턴-온을 수행할 수 있다(S111). 일 예시에 따르면, 셔터 구간에서 제1 턴-온을 수행하고, 리드아웃 구간에서 제2 턴-온을 수행하는 서브 픽셀은, AF 픽셀과 제1 방향과, 제1 방향에 수직한 제2 방향으로 인접하는 서브 픽셀일 수 있다. 일 예시에 따르면, 셔터 구간에서 제1 턴-온을 수행하고, 리드아웃 구간에서 제2 턴-온을 수행하는 서브 픽셀은, AF 픽셀과 X축 방향 및 Y축 방향으로 인접하는 서브 픽셀을 의미할 수 있다. 제어하고자 하는 대상이 되는 서브 픽셀이 하나의 공유 픽셀 내에서 AF 픽셀과 대각선 방향으로 맞닿은 서브 픽셀이라면, 해당 픽셀의 동작을 위한 신호를 인가하는 구간이 셔터 구간인지 여부를 확인(S120)할 수 있다. 셔터 구간으로 확인된 경우(S130), 해당 서브 픽셀이 포함하는 포토 다이오드와 직렬로 연결된 전송 트랜지스터의 게이트에 연결된 AFX 픽셀 제어 라인으로 제1 턴-온 신호가 전달될 수 있고, 그에 따라 셔터 구간에서의 제1 턴-온이 수행될 수 있다. 셔터 구간이 아닌 경우(S121), 제2 턴-온은 수행되지 않을 수 있다. 일 예시에 따르면, 셔터 구간이 아닌 경우는 리드아웃 구간인 경우를 의미할 수 있다. 이를 통해, AF 픽셀과 맞닿은 AFX 픽셀의 오버플로우를 방지할 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF(Auto Focus) 픽셀들을 포함하는 픽셀 어레이; 및
상기 픽셀 어레이로 인가되는 신호들을 생성하는 로우 드라이버;를 포함하고,
상기 픽셀 어레이가 포함하는 복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF 픽셀들 각각은 포토 다이오드와, 그에 직렬로 연결되는 전송 트랜지스터를 포함하며,
상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들을 포함하는 제1 공유 픽셀은 상기 제1 공유 픽셀의 컨버전 게인을 제어할 수 있는 제1 컨버전 게인 트랜지스터; 및 제2 컨버전 게인 트랜지스터;를 포함하고,
상기 복수의 화이트 픽셀들 및 상기 복수의 칼라 픽셀들 중 일부와, 상기 복수의 AF 픽셀들 중 일부를 포함한 제2 공유 픽셀은, 상기 제2 공유 픽셀의 컨버전 게인을 제어할 수 있는 제3 컨버전 게인 트랜지스터; 및 제4 컨버전 게인 트랜지스터;를 포함하고,
상기 복수의 화이트 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 화이트 픽셀 제어 라인이 연결되며,
상기 복수의 칼라 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 칼라 픽셀 제어 라인이 연결되며,
상기 복수의 AF 픽셀 각각에 포함되는 전송 트랜지스터의 게이트에는 AF 픽셀 제어 라인이 연결되며,
상기 제1 컨버전 게인 트랜지스터, 상기 제2 컨버전 게인 트랜지스터, 상기 제3 컨버전 게인 트랜지스터 및 상기 제4 컨버전 게인 트랜지스터는, 각각 서로 다른 컨버전 게인 제어 라인과 연결되는 이미지 센서.
제1항에 있어서,
상기 로우 드라이버에서 생성하는 신호들의 타이밍을 제어하는 타이밍 컨트롤러;를 더 포함하고,
상기 타이밍 컨트롤러는, 상기 화이트 픽셀 제어 라인과, 상기 칼라 픽셀 제어 라인과, 상기 AF 픽셀 제어 라인 각각에 인가되는 신호에 대해,
셔터 구간에서의 제1 턴-온 타이밍과, 리드아웃 구간에서의 제2 턴-온 타이밍을 독립적으로 제어하는 이미지 센서.
제2항에 있어서,
상기 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과, 상기 제2 턴-온 타이밍 사이의 기간인 제1 EIT 구간의 길이는
상기 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과, 상기 제2 턴-온 타이밍 사이의 기간인 제2 EIT 구간의 길이와 동일한 것을 특징으로 하는 이미지 센서.
제2항에 있어서,
상기 화이트 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과, 상기 제2 턴-온 타이밍 사이의 기간인 제1 EIT 구간의 길이는
상기 칼라 픽셀 제어 라인에 인가되는 신호의 제1 턴-온 타이밍과, 상기 제2 턴-온 타이밍 사이의 기간인 제2 EIT 구간의 길이보다 긴 것을 특징으로 하는 이미지 센서.
제2항에 있어서,
상기 타이밍 컨트롤러는,
상기 제2 공유 픽셀이 포함하는 상기 AF 픽셀과 대각선으로 맞닿은 서브 픽셀에 연결된 전송 트랜지스터의 게이트에 연결된 AFX(Auto Focus X) 픽셀 제어 라인에 인가되는 신호에 대해,
셔터 구간에서의 제1 턴-온을 수행하고, 리드아웃 구간에서의 제2 턴-온은 수행하지 않도록 타이밍을 제어하는 이미지 센서.
제2항에 있어서,
상기 화이트 픽셀 제어 라인과, 상기 칼라 픽셀 제어 라인과, 상기 AF 픽셀 제어 라인 각각에 인가되는 신호의 상기 제1 턴-온 타이밍과 상기 제2 턴-온 타이밍의 제어 시에,
상기 타이밍 컨트롤러는,
상기 제1 컨버전 게인 트랜지스터, 상기 제2 컨버전 게인 트랜지스터, 상기 제3 컨버전 게인 트랜지스터 및 상기 제4 컨버전 게인 트랜지스터의 턴-온 여부를 제어하는 이미지 센서.
제6항에 있어서,
상기 타이밍 컨트롤러는,
상기 제1 공유 픽셀 및 상기 제2 공유 픽셀이 모두 하이 컨버전 게인 동작 모드에서 동작할 수 있도록 상기 제1 컨버전 게인 트랜지스터, 상기 제2 컨버전 게인 트랜지스터, 상기 제3 컨버전 게인 트랜지스터 및 상기 제4 컨버전 게인 트랜지스터의 턴-온 여부를 제어하는 이미지 센서.
제6항에 있어서,
상기 타이밍 컨트롤러는,
상기 화이트 픽셀 제어 라인과, 상기 칼라 픽셀 제어 라인과, 상기 AF 픽셀 제어 라인 각각에 인가되는 신호의 상기 제1 턴-온 타이밍과 상기 제2 턴-온 타이밍에,
상기 제1 공유 픽셀의 컨버전 게인을 조절하기 위해 상기 제1 컨버전 게인 트랜지스터가 턴-온 되도록 제어하고, 상기 제2 컨버전 게인 트랜지스터가 턴-오프 되도록 제어하며,
상기 제2 공유 픽셀의 컨버전 게인을 조절하기 위해 상기 제3 컨버전 게인 트랜지스터가 턴-온 되도록 제어하며, 상기 제4 컨버전 게인 트랜지스터가 턴-오프되도록 제어하며,
상기 제1 컨버전 게인 트랜지스터와, 상기 제3 컨버전 게인 트랜지스터는, 로우 컨버전 게인 트랜지스터이며,
상기 제2 컨버전 게인 트랜지스터와, 상기 제4 컨버전 게인 트랜지스터는 하이 컨버전 게인 트랜지스터인 이미지 센서.
제6항에 있어서,
상기 타이밍 컨트롤러는,
상기 화이트 픽셀 제어 라인에 인가되는 신호의 상기 제1 턴-온 타이밍과 상기 제2 턴-온 타이밍의 제어 시에,
상기 제1 컨버전 게인 트랜지스터가 턴-온 되도록 제어하고, 상기 제2 컨버전 게인 트랜지스터가 턴-오프 되도록 제어하며,
상기 AF 픽셀 제어 라인에 인가되는 신호의 상기 제1 턴-온 타이밍과 상기 제2 턴-온 타이밍에,
상기 제3 컨버전 게인 트랜지스터가 턴-온 되도록 제어하며, 상기 제4 컨버전 게인 트랜지스터가 턴-오프되도록 제어하고,
상기 칼라 픽셀 제어 라인에 인가되는 신호의 상기 제1 턴-온 타이밍과 상기 제2 턴-온 타이밍에,
상기 제1 컨버전 게인 트랜지스터가 턴-오프 되도록 제어하고, 상기 제2 컨버전 게인 트랜지스터가 턴-온 되도록 제어하며,
상기 제1 컨버전 게인 트랜지스터와, 상기 제3 컨버전 게인 트랜지스터는, 로우 컨버전 게인 트랜지스터이며,
상기 제2 컨버전 게인 트랜지스터와, 상기 제4 컨버전 게인 트랜지스터는 하이 컨버전 게인 트랜지스터인 이미지 센서.
복수의 화이트 픽셀들, 복수의 칼라 픽셀들 및 복수의 AF 픽셀들,을 포함하는 픽셀 어레이를 포함하고,
상기 픽셀 어레이는,
2개의 화이트 픽셀들, 및 2개의 칼라 픽셀들,을 포함하는 제1 공유 픽셀;
2개의 화이트 픽셀들, 제1 AFX 픽셀 및 제1 AF 픽셀을 포함하는 제2 공유 픽셀; 및
2개의 칼라 픽셀들, 제2 AFX 픽셀 및 제2 AF 픽셀을 포함하는 제3 공유 픽셀;을 포함하고,
상기 제1 공유 픽셀과, 상기 제2 공유 픽셀에 포함되는 화이트 픽셀들에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 화이트 픽셀 제어 라인에 연결되며,
상기 제1 공유 픽셀과, 상기 제2 공유 픽셀과, 제3 공유 픽셀에 포함되는 칼라 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 칼라 픽셀 제어 라인에 연결되며,
상기 제1 AF 픽셀과 상기 제2 AF 픽셀에 포함되는 서브 픽셀들에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 AF 픽셀 제어 라인에 연결되며,
상기 제1 AFX 픽셀에 포함되는 칼라 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 제1 AFX 픽셀 제어 라인에 연결되고,
상기 제2 AFX 픽셀에 포함되는 화이트 픽셀에 대응하는 포토다이오드와 직렬로 연결되는 전송 트랜지스터의 게이트는 제2 AFX 픽셀 제어 라인에 연결되는 이미지 센서.
제10항에 있어서,
상기 제1 공유 픽셀은, 상기 제1 공유 픽셀이 포함하는 서브 픽셀들의 컨버전 게인을 조절할 수 있는 제1 하이 컨버전 게인 트랜지스터; 및 제1 로우 컨버전 게인 트랜지스터;를 포함하며,
상기 제2 공유 픽셀은, 상기 제2 공유 픽셀이 포함하는 서브 픽셀들의 컨버전 게인을 조절할 수 있는 제2 하이 컨버전 게인 트랜지스터; 및 제2 로우 컨버전 게인 트랜지스터;를 포함하며,
상기 제3 공유 픽셀은, 상기 제3 공유 픽셀이 포함하는 서브 픽셀들의 컨버전 게인을 조절할 수 있는 제3 하이 컨버전 게인 트랜지스터; 및 제3 로우 컨버전 게인 트랜지스터;를 포함하는 이미지 센서.
제11항에 있어서,
상기 제1 하이 컨버전 게인 트랜지스터의 게이트는 제1 하이 컨버전 게인 제어 라인과 연결되며,
상기 제1 로우 컨버전 게인 트랜지스터의 게이트는 제1 로우 컨버전 게인 제어 라인과 연결되는 이미지 센서.
제12항에 있어서,
상기 제2 하이 컨버전 게인 트랜지스터의 게이트와, 상기 제3 하이 컨버전 게인 트랜지스터의 게이트는, 제2 하이 컨버전 게인 제어 라인과 연결되며,
상기 제2 로우 컨버전 게인 트랜지스터의 게이트와, 상기 제3 로우 컨버전 게인 트랜지스터의 게이트는, 제2 로우 컨버전 게인 제어 라인과 연결되는 이미지 센서.
제10항에 있어서,
상기 AF 픽셀 제어 라인은,
상기 제1 AF 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 제1 AF 픽셀 제어 라인; 및
상기 제2 AF 픽셀에 대응하는 포토 다이오드와 직렬로 연결되는 제2 AF 픽셀 제어 라인;을 포함하는 이미지 센서.
복수의 서브 픽셀들을 포함하는 이미지 센서의 동작 방법으로서,
상기 복수의 서브 픽셀들은 복수의 화이트 픽셀들, 복수의 칼라 픽셀들, 복수의 AF 픽셀들을 포함하고, 상기 복수의 서브 픽셀들에 인가되는 신호들의 타이밍을 제어할 수 있는 타이밍 컨트롤러;를 포함하며,
상기 타이밍 컨트롤러는, 상기 복수의 화이트 픽셀들과 연결되는 화이트 픽셀 제어 라인에 인가되는 신호와, 상기 복수의 칼라 픽셀들과 연결되는 칼라 픽셀 제어 라인에 인가되는 신호와, 상기 복수의 AF 픽셀들과 연결되는 AF 픽셀 제어 라인에 인가되는 신호 각각의 셔터 구간에서의 제1 턴-온 타이밍과 리드아웃 구간에서의 제2 턴-온 타이밍을 결정하는 단계; 및
상기 타이밍 컨트롤러는, 상기 복수의 AF 픽셀들 중 일부를 포함하지 않는 제1 공유 픽셀의 컨버전 게인을 조절하기 위한 제1 하이 컨버전 제어 라인과 제1 로우 컨버전 제어 라인 각각에 인가되는 신호와, 상기 복수의 AF 픽셀들 중 일부를 포함하는 제2 공유 픽셀의 컨버전 게인을 조절하기 위한 제2 하이 컨버전 제어 라인과 제2 로우 컨버전 제어 라인 각각에 인가되는 신호의 제2 레벨에서 제1 레벨로의 천이 타이밍을 조절하는 단계;를 포함하는 이미지 센서의 동작 방법.
제15항에 있어서,
셔터 구간에서의 제1 턴-온 타이밍과 리드아웃 구간에서의 제2 턴-온 타이밍을 결정하는 단계;는,
상기 제1 공유 픽셀이 포함하는 화이트 픽셀을 상기 제1 턴-온 시키는 단계;
상기 제1 공유 픽셀이 포함하는 칼라 픽셀을 상기 제1 턴-온 시키는 단계;
상기 제1 공유 픽셀이 포함하는 화이트 픽셀을 상기 제2 턴-온 시키는 단계; 및
상기 제1 공유 픽셀이 포함하는 칼라 픽셀을 상기 제2 턴-온 시키는 단계;를 포함하는 이미지 센서의 동작 방법.
제16항에 있어서,
상기 제1 공유 픽셀이 포함하는 화이트 픽셀의 상기 제1 턴-온과, 상기 제2 턴-온 사이의 기간은,
상기 제1 공유 픽셀이 포함하는 칼라 픽셀의 상기 제1 턴-온과, 상기 제2 턴-온 사이의 기간보다 길거나 같도록 조절되는 이미지 센서의 동작 방법.
제17항에 있어서,
상기 화이트 픽셀의 상기 제1 턴-온과, 상기 제2 턴-온 및 상기 칼라 픽셀의 상기 제1 턴-온과 상기 제2 턴-온 시에,
상기 제1 하이 컨버전 제어 라인에 인가되는 신호를, 상기 제2 레벨에서 상기 제1 레벨로 천이시키는 단계; 및
상기 제2 하이 컨버전 제어 라인에 인가되는 신호를, 상기 제2 레벨에서 상기 제1 레벨로 천이시키는 단계;를 포함하는 이미지 센서의 동작 방법.
제17항에 있어서,
상기 화이트 픽셀의 상기 제1 턴-온과, 상기 제2 턴-온 시에,
상기 제1 하이 컨버전 제어 라인에 인가되는 신호를, 상기 제2 레벨에서 상기 제1 레벨로 천이시키는 단계; 를 포함하고,
상기 칼라 픽셀의 상기 제1 턴-온과 상기 제2 턴-온 시에,
상기 제1 로우 컨버전 제어 라인에 인가되는 신호를, 상기 제2 레벨에서 상기 제1 레벨로 천이시키는 단계;를 포함하는 이미지 센서의 동작 방법.
제15항에 있어서,
상기 제2 공유 픽셀이 포함하는 AF 픽셀과 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 인접하는 서브 픽셀들을 제1 턴-온 시키는 단계;
상기 제2 공유 픽셀이 포함하는 AF 픽셀과 대각선 방향에 배치된 서브 픽셀을 제1 턴-온 시키는 단계;
상기 제2 공유 픽셀이 포함하는 AF 픽셀을 제1 턴-온 시키는 단계;
상기 제2 공유 픽셀이 포함하는 AF 픽셀과 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 인접하는 서브 픽셀들을 제2 턴-온 시키는 단계; 및
상기 제2 공유 픽셀이 포함하는 AF 픽셀을 제2 턴-온 시키는 단계; 를 포함하는 이미지 센서의 동작 방법.