KR20230069112A - 초전도성 양자 간섭 디바이스 및 그 용도 - Google Patents

초전도성 양자 간섭 디바이스 및 그 용도 Download PDF

Info

Publication number
KR20230069112A
KR20230069112A KR1020237008672A KR20237008672A KR20230069112A KR 20230069112 A KR20230069112 A KR 20230069112A KR 1020237008672 A KR1020237008672 A KR 1020237008672A KR 20237008672 A KR20237008672 A KR 20237008672A KR 20230069112 A KR20230069112 A KR 20230069112A
Authority
KR
South Korea
Prior art keywords
squid
superconducting
magnetic field
loop
plane
Prior art date
Application number
KR1020237008672A
Other languages
English (en)
Inventor
야프 요아킴 베스도르프
랑주 기즈베르투스 드
Original Assignee
마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 filed Critical 마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Publication of KR20230069112A publication Critical patent/KR20230069112A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

시스템은 평면의 표면(212)을 구비하는 기판(210); 평면의 표면에 평행한 제1 자기장을 인가하도록 구성되는 제1 자석(240); 평면의 표면 상에서 배열되는 회로(220); 및 회로에 동작 가능하게 링크되는 초전도성 양자 간섭 디바이스(230)(SQUID)를 포함한다. SQUID는 초전도성 루프(310)에서 배열되는 조셉슨 접합(312)을 포함한다. 초전도성 루프는 평면의 표면에 수직으로 연장되며 SQUID가 제1 자석에 의해 튜닝 가능하도록 배향되는 부분을 포함한다. SQUID가 평면의 표면에 평행한 자기장을 사용하여 튜닝되는 것을 허용하는 것에 의해, 플럭스 노이즈에서의 감소가 달성될 수도 있다. 또한, SQUID를 동작시키는 방법 및 SQUID가 제공된다.

Description

초전도성 양자 간섭 디바이스 및 그 용도
초전도성 회로(superconducting circuit)는 양자 컴퓨터 디바이스에서 사용될 뿐만 아니라, 더 일반적으로는, 양자 과학 및 기술에서 사용된다. 그러한 회로는 자기장에 민감할 수도 있다. 정적 자기장 및 시간이 지남에 따라 변하는 자기장 둘 모두는 노이즈를 도입할 수 있고, 그에 의해, 회로의 성능을 저하시킬 수 있다.
소정의 초전도성 회로를 동작시키는 것은 회로의 거동을 튜닝하기 위한 자기장의 사용을 수반한다. 이것은 플럭스 튜닝(flux tuning)으로 지칭된다. 플럭스 튜닝은 초전도성 큐비트(superconducting qubit), Josephson(조셉슨) 접합 기반의 파라메트릭 증폭기, 및 초전도성 양자 간섭 디바이스(superconducting quantum interference device; "SQUID") 자력계와 같은 디바이스에 대해 유용할 수도 있다.
통상적으로, 상대적으로 약한 자기장, 예를 들면, SQUID의 루프에 의해 둘러싸이는 면적에 따라 대략 1 내지 100 μT의 강도를 갖는 자기장이 플럭스 튜닝을 위해 사용된다. 다수의 층의 자기 및 초전도성 차폐물을 추가하는 것에 의해 배경 플럭스 노이즈가 억제될 수도 있다. 차폐물은 국소적 차폐물일 수도 있다, 즉, 디바이스는 뮤 메탈 차폐물(mu-metal shielding) 내에서 캡슐화되는 상대적으로 작은 샘플 컨테이너에서 배열될 수도 있고 극저온 챔버에서 배열될 수도 있다. 그 다음, 플럭스 튜닝은 로컬 플럭스 바이어스 라인(local flux bias line) 또는 차폐물 내부의 작은 코일에 의해 수행될 수 있다.
국소적 차폐물은 제로 필드에서 동작하는 디바이스에 대해 적합하지만, 그러나 강한 자기장을 필요로 하는 디바이스에 대해서는 비실용적이다. 차폐물 내부의 작은 코일을 사용하여 강한 필드를 생성하는 것은 불가능하다.
소정의 초전도성 회로는 동작하기 위해 예를 들면, 대략 100 mT 내지 수 테슬라(Tesla)의 상대적으로 강한 자기장의 사용을 필요로 할 수도 있다. 예를 들면, 토폴로지 큐비트(topological qubit)과 같은 반도체-초전도체 하이브리드 구조물을 포함하는 디바이스에서 토폴로지 거동(topological behaviour)을 도입하기 위해서는 강한 자기장이 필요할 수도 있다. 토폴로지 거동은, 반도체가 초전도체와 에너지 레벨 혼성화(energy level hybridisation)를 겪을 때 유도될 수도 있는, Majorana(마조라나) 제로 모드로 지칭되는, 특정한 타입의 여기를 가리킨다. 자기장은 디바이스의 스핀 축퇴를 향상시키기 위해 사용된다, 다시 말하면, 상이한 스핀 상태로 하여금 상이한 에너지 레벨을 갖게 한다. 하이브리드 디바이스의 더욱 자세한 논의는 Stanescu 등등(Physical Review B 84, 144522(2011)) 및 Winkler 등등(Physical Review B 99, 245408(2019))에서 제공된다.
초전도성 회로의 국소적 차폐물은 강한 자기장에서 동작되는 초전도성 회로에서 노이즈를 감소시키기 위한 실용적인 접근법이 아니다. 외부 자속(magnetic flux)을 보상하기 위해 Helmholtz(헬름홀츠) 코일과 결합되는 전체 실험 셋업 주위의 대형 다중 층 차폐물의 사용이 제안되었다. 대안적인 접근법은 경사도 측정 회로 설계(gradiometric circuit design)의 사용이었다. 경사도 측정 설계에서는, 노이즈 민감도와 플럭스 튜닝 가능성 사이에 트레이드오프가 있다. 박막 초전도성 회로가 허용할 수 있는 면외 자기장 강도(out of plane field strength)에는 상한이 있다. 자기장이 너무 강하면, 정적 와류 전류 및 시간이 지남에 따라 변하는 와류 전류가 유도되는데, 이것은 증가된 손실, 유도 노이즈, 및 플럭스 노이즈의 형태로 추가적인 노이즈를 야기한다
하나의 양태에서, 시스템이 제공되는데, 시스템은: 평면의 표면을 구비하는 기판; 평면의 표면에 평행한 제1 자기장을 인가하도록 구성되는 제1 자석; 평면의 표면 상에서 배열되는 회로; 및 회로에 동작 가능하게 링크되는 초전도성 양자 간섭 디바이스(SQUID)를 포함하고; SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고; 그리고 초전도성 루프는 평면의 표면에 수직으로 연장되며 SQUID가 제1 자석에 의해 튜닝 가능하도록 배향되는 부분을 포함한다. SQUID가 평면의 표면에 평행한 자기장을 사용하여 튜닝되는 것을 허용하는 것에 의해, 플럭스 노이즈에서의 감소가 달성될 수도 있다.
다른 양태에서, 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법이 제공되는데, 여기서 SQUID는 기판의 평면의 표면 상에서 배열되는 회로에 동작 가능하게 링크되고, SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고, 초전도성 루프는 평면의 표면에 수직으로 연장되는 부분을 포함하고, 방법은 다음의 것을 포함한다: SQUID를 동작 온도까지 냉각시키는 것; 및 평면의 표면에 평행하며 초전도성 루프를 통과하는 방향에서 제1 자기장을 인가하는 것에 의해 SQUID를 튜닝하는 것. SQUID를 튜닝하기 위해 병렬 필드를 사용하는 것에 의해, 플럭스 노이즈의 영향은 감소될 수도 있다.
여전히 또 다른 양태는 초전도성 양자 간섭 디바이스(SQUID)를 제공하는데, 여기서 SQUID는 기판 상에서 배열되고: 초전도성 루프에서 배열되는 조셉슨 접합; 및 상단 표면(top surface) 및 저부 표면(bottom surface)을 구비하는 지지 부재를 포함하고; 초전도성 루프는 기판의 평면의 표면과 지지 부재의 저부 표면 사이에서 배열되는 저부 부분(bottom portion), 지지 부재의 상단 표면 상에서 배열되는 상단 부분, 및 저부 부분과 상단 부분을 연결하는 두 개의 연결 부분을 포함하고, 연결 부분은 기판의 평면의 표면에 수직인 방향에서 연장된다. 초전도성 루프가 기판과 관련하여 수직으로 배향되고 기판 평면에서 루프가 없기 때문에, SQUID는 기판에 수직인 자기장에 민감하지 않다. 이것은 기판에 평행한 자기장을 사용한 SQUID의 튜닝을 허용한다.
이 개요는 하기의 발명을 실시하기 위한 구체적인 내용(Detailed Description)에서 추가로 설명되는 엄선된 개념을 단순화된 형태로 소개하기 위해 제공된다. 이 개요는 청구된 주제의 주요 피쳐 또는 본질적인 피쳐를 식별하도록 의도되는 것도 아니고, 또한 청구된 주제의 범위를 제한하기 위해 사용되도록 의도되는 것도 아니다. 또한, 청구된 주제는 본원에서 언급되는 단점 중 임의의 것 또는 모두를 해결하는 구현예로 제한되지는 않는다.
본 개시의 실시형태의 이해를 지원하고 그러한 실시형태가 어떻게 실행될 수도 있는지 나타내기 위해, 단지 예에 의해, 첨부의 도면에 대한 참조가 이루어지는데, 첨부의 도면에서:
도 1은 정전기적 게이트 제어식 조셉슨 접합(electrostatically gated Josephson junction)의 단면이다;
도 2는 본 개시에 따른 시스템의 단순화된 개략도이다;
도 3a 내지 도 3c는 SQUID의 제1 예를 예시하며, 각각, yz 평면에서의 사시도, 평면도, 및 측면도이다;
도 4a 내지 도 4c는 SQUID의 제2 예를 예시하며, 각각, yz 평면에서의 사시도, 평면도, 및 측면도이다;
도 5a 내지 도 5c는 경사도 측정기(gradiometer)로서 구성되는 SQUID의 제3 예를 예시하며, 각각, yz 평면에서의 사시도, 평면도, 및 측면도이다;
도 6은 도 4 디바이스의 변형예의 단면도이다;
도 7은 SQUID를 동작시키는 방법을 개설하는(outlining) 플로우차트이다;
도 8a는 SQUID에 대한 하나의 예시적인 사용 사례를 예시하는 단순화된 회로 다이어그램이고;
도 8b는 도 8a의 모듈(Ltotal)의 상세를 나타내는 회로 다이어그램이다;
도 9a는, 예에서 논의되는 바와 같이, 수직 필드를 사용하여 튜닝되는 SQUID의 투톤 스펙트로그램(two-tone spectrogram)을 도시하고;
도 9b는 병렬 필드를 사용하여 튜닝되며, 도 9a에 대한 것과 동일한 판독 설정을 사용하여 기록되는 SQUID의 투톤 스펙트로그램을 도시한다; 그리고
도 10a는 기판의 평면에 수직으로 인가되는 자기장에 대한 예에서 조사되는 LC 공진기 회로의 주파수 응답을 도시하는 플롯이고;
도 10b는 기판의 평면에 평행하게 인가되는 자기장에 대한 예에서 조사되는 LC 공진기 회로의 주파수 응답을 도시하는 플롯이다.
도 1 내지 도 6은 개략적이며, 일정 비율이 아니다. 이들 도면에서 도시되는 컴포넌트의 상대적인 비율은 표현의 용이성을 위해 과장될 수도 있다.
본원에서 사용되는 바와 같이, 동사 '포함하다(to comprise)'는 '포함하다(to include) 또는 구성되다(to consist of)'에 대한 약칭으로서 사용된다. 다시 말하면, 동사 '포함하다(to comprise)'가 열린 용어인 것으로 의도되지만, 이 용어를 닫힌 용어 '구성되다(to consist of)'로 대체하는 것이, 특히, 화학 조성과 관련하여 사용되는 경우에, 명시적으로 고려된다.
"위", "아래", "좌", "우", "상", "하", "수평" 및 "수직" 과 같은 방향성 용어는 본원에서 설명의 편의성을 위해 사용되며, 도면에서 도시되는 방위에 있는 디바이스에 관련된다. 임의의 의심을 없애기 위해, 이 전문 용어(terminology)는 외부 참조 프레임에서 디바이스의 방위를 제한하도록 의도되는 것은 아니다.
본원에서 언급되는 x, y, 및 z 방향은 기판의 평면의 표면에 대해 정의되는 데카르트 축이다. y 방향은 평면의 표면에 수직이다. x 및 z 방향은 평면의 표면에 평행하다. 축은 도 3a, 도 4a, 및 도 5a 각각에서 예시된다.
"평행한" 및 "수직인"과 같은 기하학적 용어는 설명의 편의성을 위해 사용된다. 실제로는, 제조 및 동작 공차(tolerance)가 적용될 것이다.
본원에서 사용되는 바와 같이, 용어 "초전도체(superconductor)", "초전도성(superconductive)", 및 등등은, 컴포넌트의 임계 온도(Tc) 미만의 동작 온도까지 냉각될 때 초전도성 거동을 나타내는 재료 또는 컴포넌트를 지칭하기 위해 사용된다. 이들 용어의 사용은, 사용하지 않을 때, 디바이스의 온도를 제한하도록 의도되는 것은 아니다.
"나노와이어"는 나노 스케일의 폭, 및 적어도 100, 또는 적어도 500, 또는 적어도 1000의 길이 대 폭 비율을 갖는 가늘고 긴 부재이다. 나노와이어의 통상적인 예는 범위 10 내지 500 nm, 옵션 사항으로 50 내지 100 nm 또는 75 내지 125 nm 내의 폭을 갖는다. 길이는 대략 마이크로미터, 예를 들면, 적어도 1 ㎛, 또는 적어도 10 ㎛일 수도 있다.
"반도체-초전도체 하이브리드 구조물"은 소정의 동작 조건 하에서 서로 커플링되게 될 수도 있는 반도체 컴포넌트와 초전도체 컴포넌트를 포함한다. 특히, 이 용어는 마조라나 제로 모드, 또는 양자 컴퓨팅 애플리케이션에 대해 유용한 다른 여기와 같은 토폴로지 거동을 나타낼 수 있는 구조물을 지칭한다. 동작 조건은 일반적으로 구조물을 초전도체 컴포넌트의 Tc 미만의 온도까지 냉각하는 것, 구조물에 자기장을 인가하는 것, 및 구조물에 정전기식 게이트 제어(electrostatic gating)를 적용하는 것을 포함한다. 일반적으로, 반도체 컴포넌트의 적어도 일부는 초전도체 컴포넌트와 밀접하게 접촉하는데, 예를 들면, 초전도체 컴포넌트는 반도체 컴포넌트 상에서 에피택셜하게 성장될 수도 있다. 반도체 컴포넌트와 초전도체 컴포넌트 사이에 하나 이상의 추가적인 컴포넌트를 갖는 소정의 디바이스 구조물이 또한 제안되었다.
본원에서 인용되는 모든 문서의 내용은 참조에 의해 그 전체가 본원에 통합된다.
초전도성 회로는 통상적으로 평면의 표면을 구비하는 기판 상에서 배열되는 초전도체 재료의 박막으로부터 제조된다. 초전도성 회로의 플럭스 튜닝에 대한 과거의 접근법은 평면의 표면에 수직으로 인가되는 자기장의 사용에 의존하였다. 평면의 표면에 평행한 자기장을 사용하여 튜닝될 수도 있는 시스템 및 초전도성 양자 간섭 디바이스가 본원에서 제공된다. 초전도성 회로는 수직 자기장보다는 평행 자기장에 훨씬 더 큰 공차를 갖는다는 것이 밝혀졌다. 초전도성 회로가 박막으로부터 제조되기 때문에, 평면에 평행한 초전도성 회로의 유효 표면적은, 통상적으로, 평면에 수직인 유효 표면적보다 훨씬 더 작다.
본원에서 제공되는 시스템, 디바이스, 및 방법은, 본원에서 "SQUID"로서 약칭되는 초전도성 양자 간섭 디바이스에 기초한다. SQUID는 초전도성 루프에서 배열되는 하나 이상의 조셉슨 접합을 포함한다. 본원에서 설명되는 예는 단일의 조셉슨 접합을 포함하는 라디오 주파수(radio frequency; RF) SQUID를 사용한다. 본원에서 설명되는 원칙은 임의의 타입의 SQUID에 적용 가능한 것으로 여겨진다. 예를 들면, 두 개 이상의 조셉슨 접합을 포함하는 직류(direct current; DC) SQUID가 대안적으로 사용될 수도 있다.
먼저, 조셉슨 접합 디바이스(100)의 한 예가 도 1을 참조하여 설명될 것이다.
조셉슨 접합은 소위 약한 링크에 의해 서로 분리되는 두 개의 초전도성 전극(110a, 110b)을 포함한다. 약한 링크는 초전도성 전극(110a, 110b) 사이에서 에너지 배리어를 제공한다. 에너지 배리어를 통한 양자 터널링에 의해 전극(110a, 110b) 사이에서 초전류(supercurrent)가 흐를 수도 있다. 접합이 지원할 수 있는 가교될 수 있는 초전류의 크기에 대한 상한이 있다. 이것은 임계 전류(Ic)로 지칭된다.
약한 링크는 다양한 방식으로 구현될 수도 있다. 예를 들면, 약한 링크는 두 개의 초전도성 전극 사이에서 배열되는 상전도체(normal conductor)의 일부 또는 절연성 층일 수도 있다. 약한 링크의 다른 가능한 구현은, 그렇지 않으면 연속적인 초전도성 전극에서의 수축이다.
예시적인 디바이스(100)에서, 초전도성 전극(110a, 110b)은 반도체 재료의 나노와이어(112) 상에서 배열되고 갭(111)만큼 서로로부터 이격된다. 갭(111)의 영역에서의 반도체 재료는 약한 링크로서 작용한다.
초전도체 재료의 본질은 특별히 제한되지는 않으며 적절히 선택될 수도 있다. 초전도체는 통상적으로 s파(s-wave) 초전도체이다. 기술 분야에서 공지되어 있는 다양한 s파 초전도체 중 임의의 것이 사용될 수도 있다. 예는 알루미늄, 인듐, 주석, 및 납을 포함한다. 알루미늄이 사용되는 한 구현예에서, 초전도성 전극(110a, 110b)은, 예를 들면, 범위 4 내지 10 nm 내의 두께, 예를 들면, 약 6 nm를 가질 수도 있다.
초전도체 재료의 추가적인 예는 MoRe, TiN 및 NbTiN을 포함한다. 이들 재료는 상대적으로 높은 상위 임계 자기장을 가지는데, 다시 말하면, 상대적으로 강한 자기장에서 초전도성을 유지한다. 예를 들면, MoRe의 임계 자기장은 8T보다 더 크다. 이들 재료는 강한 자기장이 사용될 구현예에서 특히 바람직할 수도 있다.
반도체는 III-V 반도체 재료, 예를 들면, 화학식 1의 재료를 포함할 수도 있는데:
InAsxSb1-x (화학식 1)
여기서 x는 범위 0 내지 1 사이에 있다. 다시 말하면, 반도체 컴포넌트(112)는 인듐 안티몬화물(x = 0), 인듐 비화물(x = 1), 또는 몰 기반으로 50 % 인듐 및 가변 비율의 비소 및 안티몬(0 < x < 1)을 포함하는 삼원 혼합물(ternary mixture)을 포함할 수도 있다.
유용한 반도체 재료의 다른 클래스는 II-VI 반도체 재료이다. II-VI 반도체 재료의 예는 납 텔루르화물 및 주석 텔루르화물을 포함한다.
도 1은 게이트 전극(116, 118)의 세트 및 게이트 유전체(114)를 포함하는 게이트 스택을 추가로 예시한다. 게이트 스택은 나노와이어 아래에서 배열된다. 게이트 스택은 나노와이어(112)와 기판의 표면 사이에서 배치될 수도 있다.
게이트 유전체(114)는 나노와이어(112)와 게이트 전극(116, 118) 사이의 전류의 흐름을 방지하도록 기능한다. 게이트 유전체의 본질은 다르게는 특별히 제한되지는 않는다. 유전체 재료의 예시적인 예는 알루미늄 산화물, 하프늄 산화물, 실리콘 산화물, 및 실리콘 질화물을 포함한다.
게이트 전극은 전계 효과에 기초하여 반도체의 속성을 튜닝하기 위한 것이다. 도 1에서 도시되는 예에서, 게이트 전극은 한 쌍의 플런저 게이트(plunger gate)(116a, 116b) 및 커터 게이트(cutter gate; 118)를 포함한다. 각각의 플런저 게이트는 초전도성 전극(110a, 110b)의 각각의 초전도성 전극 아래에서 배열되고 게이트 유전체(114) 및 나노와이어(112)에 의해 초전도성 전극(110a, 110b)으로부터 이격된다. 커터 게이트(118)는 플런저 게이트(116a, 116b) 사이에서 배열되고 갭(111)과 정렬된다.
도 1에서 도시되는 예시적인 게이트 스택에 대해 다양한 수정이 이루어질 수도 있다. 게이트 전극의 수 및 배열은 사용 사례에 따라 소망되는 대로 선택될 수도 있다. 예시된 예는 저부 게이트 제어된다(bottom-gated). 상단 게이트(top-gated) 제어식 및 측면 게이트 제어식(side-gated) 배열도 또한 고려된다. 측면 게이트 제어식 디바이스에서, 게이트 유전체(114)는 재료의 층에 추가적으로 또는 재료의 층에 대한 대안으로서 빈 공간을 포함한다.
사용시, 조셉슨 접합의 거동은 두 가지 핵심 파라미터에 의해 결정된다. 이들 중 제1의 것은 에너지 배리어의 사이즈이다. 다른 하나는 두 개의 초전도성 전극에서의 초전도성을 설명하는 파동 함수의 위상에서의 차이이다.
정전기식 게이트 제어는 에너지 배리어의 높이를 제어하는 것을 허용한다. SQUID의 초전도성 루프에서 조셉슨 접합이 배열되는 경우, 위상 차이는 루프를 통해 자속을 인가하는 것에 의해 제어될 수도 있다.
도 1은 조셉슨 접합 디바이스의 하나의 예시적인 예이며, 많은 다른 많은 구현예도 가능하다. 특히, 정전기식 게이트 제어의 사용은 옵션 사항이다. 본원에서 제공되는 시스템 및 디바이스에서 사용되는 조셉슨 접합의 정확한 본질은 특별히 제한되지는 않는다.
본 개시의 예시적인 시스템이 이제 도 2를 참조하여 설명될 것이다.
도 2는 시스템의 단순화된 블록 다이어그램을 도시한다.
시스템(200)은 기판(210)의 평면의 표면(212) 상에서 배열되는 회로(220)를 포함한다. 또한, SQUID(230)가 기판 상에서 배열된다.
기판(210)은 통상적으로 반도체 재료의 웨이퍼를 포함한다. 웨이퍼는 단결정성 재료 조각이다. 하나의 예시적인 웨이퍼 재료는, 높은 밴드갭 반도체인 인듐 인화물이다. 웨이퍼 재료의 다른 예는 갈륨 비화물, 인듐 안티몬화물, 인듐 비화물, 및 실리콘(예를 들면, 고저항률 실리콘 또는 P 도핑된 실리콘)을 포함한다.
기판은 웨이퍼로 구성될 수도 있거나 또는 웨이퍼 상에서 또는 웨이퍼 위에서 배열되는 추가적인 구조물을 더 포함할 수도 있다. 예를 들면, 기판은 두 개 이상의 재료의 층을 포함할 수도 있다.
기판은, 상부에 회로(220)가 배열되는 평면의 표면(212)을 갖는다. 선택 영역 성장 반도체 컴포넌트(selective-area-grown semiconductor component)와 같은, 기판 상에서 에피택셜하게 성장되는 컴포넌트의 포함이 고려된다. 몇몇 구현예에서는, 기판 표면 내의 트렌치, 또는 기판의 표면 상의 메사(mesa)가 존재할 수도 있다.
회로(220)의 본질은 특별히 제한되지는 않는다. 회로(220)는 초전도성 회로를 포함할 수도 있다. 초전도성 회로는 적어도 하나의 초전도체 컴포넌트를 포함하는 회로이며, 상시적으로 전도성인 컴포넌트 및/또는 반도체 컴포넌트를 더 포함할 수도 있다. 예시적인 회로(220)는 큐비트 디바이스이다. 회로(220)는 반도체-초전도체 하이브리드 디바이스를 포함할 수도 있다.
특히, 회로(220)는 초전도성 접지 평면을 포함할 수도 있다. 초전도성 접지 평면은 전기 접지를 제공하도록 구성되는 초전도성 재료의 층이다. 통상적으로, 초전도성 접지 평면은 기판 표면의 대부분, 예를 들면, 표면(212)의 60 % 이상, 또는 75 % 이상을 피복한다. 그러한 접지 평면을 포함하는 회로는, 접지 평면의 상대적으로 큰 표면적에 기인하여 수직 자기장의 영향에 특히 민감할 수도 있다. 접지 평면에서의 유도 전류는 초전도성 회로에서의 플럭스 노이즈의 중요한 소스인 것으로 여겨진다.
접지 평면은 와류 전류를 포획하도록 구성되는 결함 사이트를 포함할 수도 있다. 결함 사이트는 와류의 직경보다 더 작게 되도록 선택되는 직경을 갖는 구멍을 포함할 수도 있다. 이러한 결함 사이트는 Kroll 등등의 Phys. Rev. Applied 11, 064053 (2019)에서 설명된다. 결함 사이트의 포함은 노이즈를 감소시키는 데 도움이 될 수도 있다.
회로(220)를 제조하기 위해, 기판(210)의 표면(212)은 초전도체 재료의 층으로 코팅될 수도 있고, 층은, 예를 들면 에칭에 의해, 패턴화되어 회로의 컴포넌트를 형성할 수도 있다.
SQUID(230)는 회로(220)에 동작 가능하게 링크된다. SQUID(230)는 초전도성 루프에서 배열되는 조셉슨 접합을 포함한다. SQUID(230)는 회로(220)에 갈바닉하게 연결될 수도 있거나 또는 회로(220)에 유도 커플링될 수도 있다.
회로(220)는 LC 공진기 회로를 포함할 수도 있다. SQUID는 LC 공진기 회로에 임베딩될 수도 있다. 그러한 구현예에서, SQUID는 LC 공진기 회로에 비선형 인덕턴스를 제공한다. LC 공진기 회로는 트랜스몬 큐비트 디바이스(transmon qubit device), 플럭소늄 큐비트 디바이스(fluxonium qubit device), 또는 다른 초전도성 큐비트 디바이스에서 포함될 수도 있다.
LC 공진기 회로는 주파수 생성기에 연결될 수도 있다. 이것은, LC 공진기 회로의 복잡한 값의 마이크로웨이브 응답을 모니터링하는 것에 의해, SQUID가 모니터링되는 것을 허용한다.
SQUID 및 공진기 회로의 조합을 포함하는 회로의 예뿐만 아니라, 그러한 회로의 기능은, 예를 들면, Tinkham의 "Introduction to Superconductivity (2nd Edition)", Dover Publications Inc, 2004, pp. 230; 및 Fagaly의 "Superconducting quantum interference device instruments and applications", Review of Scientific Instruments 77, 101101(2006)에서 설명된다.
초전도성 회로의 추가적인 예는, 예를 들면, Wendin의 "Quantum information processing with superconducting circuits: a review", Rep. Prog. Phys. 80, 106001(2017)(arXiv:1610.02208v2); Blais 등등의 "Circuit Quantum Electrodynamics", arXiv:2005.12667v1 [quant-ph]; 및 Burkard 등등의 "Superconductor-semiconductor hybrid cavity quantum electrodynamics" Nature Reviews Physics(2020)(arXiv:1905.01155v1 [cond-mat.mes-hall])에서 설명된다.
SQUID(230)의 초전도성 루프는 기판(210)의 평면의 표면(212)으로부터 수직으로 연장된다. 루프는 yz 평면에서 정의된다. 적절한 SQUID의 예시적인 예는 도 3 내지 도 6을 참조하여 하기에서 논의된다.
시스템은 세 개의 자석(240, 250, 및 260)을 더 포함한다. 자석은, 각각, x 방향, y 방향 및 z 방향에서 자기장을 인가하도록 구성된다. y 방향은 기판(210)의 평면의 표면(212)에 수직이다. x 및 z 방향 각각은 평면의 표면(212)에 평행하고 서로 수직이다.
제1 자석(240)은 x 방향에서, 즉, SQUID(230)의 루프를 통해, 제1 자기장(Bx)을 인가하도록 구성된다. 제1 자석(240)은 SQUID의 플럭스 튜닝에 대해 유용하다. 제1 자석(240)에 의해 인가되는 자기장(Bx)은 오프셋을 제공하는 정적 성분, 및 튜닝을 제공하는 가변 성분을 가질 수도 있다.
제2 자석(250)은 z 방향에서 제2 자기장(Bz)을 인가하도록 구성된다. z 방향에서 인가되는 자기장은 기판의 평면에 평행하지만, SQUID(230)의 루프를 통과하지 않는다. 따라서, z 방향에서 인가되는 플럭스는 SQUID(230)의 튜닝을 변경하지 않으며, 이러한 의미에서, SQUID는 제2 자기장(Bz)에 민감하지 않다. 제2 자석(250)은 회로의 하나 이상의 컴포넌트를 동작시키기 위해 또 다른 자기장을 인가하는 것이 바람직한 구현예에서 유용하다. z 방향에서 인가되는 플럭스는 조셉슨 접합 그 자체의 속성을 변경할 수도 있는데, 이것은 토폴로지 거동을 유도하는 데 또는 조셉슨 접합에 대한 z 방향에서의 자기장의 영향을 연구하는 데 유용할 수도 있다.
제3 자석(260)은 y 방향에서, 즉 기판의 평면의 표면에 수직인 방향에서 제3 자기장(By)을 인가하도록 구성된다. 이것은 소정의 초전도성 회로의 컴포넌트를 동작시키 데 유용할 수도 있다.
제1, 제2 및 제3 자기장의 강도는 SQUID의 구성 및 회로의 본질에 따라 적절하게 선택될 수도 있다. 예를 들면, 제1 자기장의 강도는, SQUID의 초전도성 루프에 의해 둘러싸이는 면적에 기초하여 선택될 수도 있다.
제1, 제2 및 제3 자석(240, 250, 260) 각각은 독립적으로 임의의 적절한 타입의 자석일 수도 있으며, 통상적으로 전자석이다. 제1 자석은 통상적으로 조정 가능한 강도의 자기장을 생성하도록 구성된다. 제2 자석은 조정 가능한 강도 자기장을 생성하도록 또한 구성될 수도 있다. 제3 자석은 소정 강도의 자기장 또는 조정 가능한 강도의 자기장을 생성하도록 구성될 수도 있다.
사용시, 기판(210), 회로(220), 및 SQUID(230)는, 회로(220) 및 SQUID(230)를 동작 온도까지 냉각하기 위해, 극저온 챔버(270)에서 배열된다. 제1, 제2 및/또는 제3 자석(240, 250, 및 260)은 소정의 구현예에서 극저온 챔버(270) 내에 또한 배열될 수도 있다. 그러한 구현예에서, 회로(220) 및 자석은 상이한 정도까지 냉각될 수도 있다. 예를 들면, 회로(220) 및 SQUID(230)는 극저온 챔버의 희석 스테이지에 의해 대략 30 mK의 온도까지 냉각될 수도 있는데, 자석(240, 250, 260)은 극저온 챔버의 펄스 튜브에 의해 대략 3 K의 온도까지 냉각된다.
SQUID를 튜닝을 위한 자기장은 제1 자석을 사용하여 인가된다. 이 자기장의 강도는 SQUID로 하여금 소망되는 방식으로 거동하게 하도록 조정될 수도 있다.
회로의 하나 이상의 컴포넌트를 동작시키고 및/또는 조셉슨 접합의 속성을 변경하기 위한 자기장이 제2 및/또는 제3 자석을 사용하여 인가될 수도 있다. 제2 자석에 의해 인가되는 자기장(Bz)은 상당한 플럭스 노이즈를 유발하지 않으면서 변경될 수도 있는데, 그 이유는 이 자기장이 기판의 평면의 표면에 평행하기 때문이다. 또 다른 자기장(By)이 제3 자석에 의해 평면의 표면에 수직으로 인가될 수도 있다. By 자기장에서의 임의의 변동은 SQUID에 의해 생성되는 신호를 측정할 때 바람직하게는 최소화된다.
SQUID(230)의 초전도성 루프가 yz 평면에서 배열되기 때문에, 기판(210)의 평면의 표면에 평행하게 그리고 SQUID의 루프를 통해 자기장(Bx)을 인가하는 것에 의한 SQUID(230)의 플럭스 튜닝은 가능하게 만들어진다. 그러면, 플럭스 튜닝을 위해 수직 필드를 사용하는 것이 더 이상 필요하지 않다. 수직 필드에서의 변동은 와류 전류 또는 재배열 초전류를 생성할 수도 있고, 높은 플럭스 노이즈를 초래할 수도 있다. 예에서 설명되는 바와 같이, 본 발명자는 튜닝을 위해 병렬 필드를 사용하는 것이 상당히 더 적은 플럭스 노이즈를 초래한다는 것을 발견하였다.
게다가, 하기에서 더욱 상세하게 설명될 바와 같이, SQUID의 초전도성 루프에 의해 둘러싸이는 유효 면적이 또한 감소될 수도 있다. 현재 제조 방법을 사용하면, 컴포넌트 사이의 작은 수직 간격을 달성하는 것이 상대적으로 간단하다. 기판의 평면에서의 최소 컴포넌트 사이즈 및 간격은 훨씬 더 제한된다. 초전도성 루프에 의해 둘러싸이는 면적을 감소시키는 것에 의해, 더 적은 플럭스가 루프에 커플링될 수도 있고, 따라서, 노이즈는 더 감소될 수도 있다.
예시적인 시스템에 대한 다양한 수정이 가능하다. 예를 들면, 제2 및 제3 자석은 옵션 사항이며, 이들 자석 중 어느 하나 또는 둘 모두는 몇몇 구현예에서 생략될 수도 있다. 라벨 "제2" 및 "제3"은 논의의 용이성을 위한 임의의 라벨이다는 것이 인식되어야 한다. 제3 자석을 포함하는 그러나 제2 자석을 생략하는 구현예가 고려된다.
도 5를 참조하여 더욱 상세하게 설명되는 바와 같이, 초전도성 루프가 기판의 평면에서 경사도 측정기를 더 포함하는 경우, 그러면, Y 방향에서의 플럭스 노이즈의 완전한 디커플링이 가능하게 된다. 그러한 SQUID는, x 방향에서 평행 필드를 사용하여 플럭스를 튜닝 가능한 상태로 남겨두면서, 수직 자기장에서의 변동에 대한 개선된 공차를 갖는다.
시스템(200)에서 유용한 SQUID(300)의 제1 예가 도 3a 내지 도 3c에서 도시되어 있다. 도 3a는 SQUID(300)의 사시도를 도시한다. 도 3b는 xz 평면에서의 SQUID(300)의 평면도를 도시한다. 도 3c는 yz 평면에서의 SQUID(300)의 측면도를 도시한다. xz 평면은 기판의 평면이다. y 방향은 기판 표면에 수직인 방향이다.
SQUID(300)는 단일의 조셉슨 접합(312)에 의해 차단되는 초전도성 루프(310)를 포함하는 라디오 주파수(RF) SQUID이다. 초전도성 루프(310)의 하나의 부분은 기판의 평면으로부터 수직으로 높이(h) 만큼, 이 예에서는 유전체 재료(314)의 층만큼 이격되어 있다.
도 3b는 xz 평면에서의 SQUID(300)의 투영을 도시한다. 알 수도 있는 바와 같이, 이 평면에는 루프가 존재한다. y 방향에서 기판의 평면에 수직으로 인가되는 임의의 자속(
Figure pct00001
)은 루프에 커플링될 것이다. 따라서, 이 예의 SQUID는 y 방향에서 인가되는 자기장에 민감한 상태로 유지된다. SQUID(300)는 기판의 평면에 수직인 자기장을 인가하기 위한 제2 자석(260)을 포함하지 않는 시스템에서의 사용에 대해 적합하다. SQUID(300)는 xz 평면에서 루프를 통해 회로의 다른 컴포넌트에 커플링될 수도 있다.
도 3c는 yz 평면에서의 투영을 도시한다. 알 수도 있는 바와 같이, 초전도성 루프(310)의 일부가 기판 위에 매달려 있기 때문에, yz 평면에서 효과적인 루프가 있다. 따라서, 기판 평면에 평행한 x 방향에서 인가되는 자속(
Figure pct00002
)은 조셉슨 접합의 거동을 튜닝하기 위해 사용될 수도 있다. 튜닝을 위해 수직 필드는 필요로 되지 않는다.
파라미터 중, yz 평면에서의 루프의 면적을 결정하는 파라미터는 루프(310)의 높이(h)이다. 이 높이는 유전체 층의 두께를 제어하는 것에 의해 변경될 수도 있다. 현재 이용 가능한 기술을 사용하여 광범위한 두께를 갖는 유전체 층을 제조하는 것이 가능하다. 예를 들면, 유전체 층은 범위 5 nm 내지 100 nm, 예를 들면, 20 내지 30 nm 내의 두께를 가질 수도 있다. 예를 들면, 박리에 의해 붕소 질화물 단분자층(monolayer)을 제조하는 것에 의해, 5 nm 미만의 두께를 갖는 층이 가능하다. 유전체 층 두께에 대해서는 특별한 상한이 없다.
따라서, 루프에 의해 둘러싸이는 면적은 유전체 층의 두께를 조정하는 것에 의해 소망되는 대로 선택될 수도 있다. 몇몇 구현예에서, 플럭스 노이즈에 대한 민감도를 감소시키기 위해, 작은 면적을 갖는 루프를 제공하는 것이 유용할 수도 있다. 비교를 통해, 평면의 기판의 표면 상에 제조되는 금속 컴포넌트 사이의 통상적인 최소 간격은 제조 제약에 기인하여 대략 50 nm이다.
설명된 SQUID에 대한 다양한 수정이 가능하다.
조셉슨 접합을 정전기적으로 게이트 제어하기(electrostatically gating) 위한 게이트 스택이 포함될 수도 있다.
기판의 평면으로부터 수직으로 이격되는 초전도성 루프의 부분은 도 3a에서 예시되는 바와 같이 조셉슨 접합을 반드시 포함할 필요는 없다. 소망되는 경우, 사용되는 조셉슨 접합의 형태에 따라, 조셉슨 접합은 기판 상에 직접적으로 있을 수도 있다.
예시된 예에서, 수직 간격은 유전체 층을 사용하여 달성된다. 다른 기술도 가능하다. 예를 들면, 조셉슨 접합, 또는 초전도성 루프의 일부가 나노와이어 상에서 배열될 수도 있다.
조셉슨 접합은 도 1을 참조하여 상기에서 설명되는 타입의 디바이스에 의해 제공될 수도 있다.
SQUID(400)의 제2 예는 도 4a 내지 도 4c에서 예시되어 있다. 도 4a는 SQUID(400)의 사시도를 도시한다. 도 3b는 xz 평면에서의 SQUID(400)의 평면도를 도시한다. 도 3c는 yz 평면에서의 SQUID(400)의 측면도를 도시한다.
초전도성 루프(410)가 수직으로 배열되고, 기판의 평면에 루프가 없다는 점에서, SQUID(400)는 SQUID(300)와는 원칙적으로 상이하다. 따라서, SQUID(300)는 y 방향에서의 자기장에 민감하지 않거나, 또는 다시 말하면, SQUID(300)의 튜닝은 y 방향에서 인가되는 자기장에 의해 영향을 받지 않는다. 그러나, y 방향에서의 자기장은 SQUID의 조셉슨 접합의 속성을 변경할 수도 있다.
초전도성 루프(410)는 기판 상에서 배열되는 저부 부분(410a); 저부 부분(410a) 위에서 그리고 그로부터 수직으로 이격되어 배열되는 상단 부분(410b), 및 상단 및 저부 부분(410a, 410b)를 연결하는 두 개의 수직 부분(410c, 410d)을 포함한다. 상단 부분(410b)은 유전체 층(414)에 의해 지지된다.
SQUID(400)는 SQUID(400)를 회로의 다른 컴포넌트에 링크하기 위한 송신 라인(416a, 416b)을 더 포함한다.
도 4b에서 도시되는 바와 같이, SQUID(400)는 xz 평면에서 루프를 포함하지 않는다. 따라서, SQUID(400)는 기판에 수직으로 인가되는 플럭스에 대한 민감도를 갖지 않는다. 따라서, SQUID(400)는 강력한 수직 필드와 호환 가능하다. SQUID(400)는 y 및 z 방향에서의 플럭스 노이즈에 면역될 수도 있다.
도 4c는 yz 평면에 루프가 존재한다는 것을 예시한다. 따라서, SQUID(400)는 기판의 표면에 평행하게 인가되는 자기장을 사용하여 튜닝 가능한 상태를 유지한다.
SQUID(300)에서와 마찬가지로, SQUID(400)에 대한 다양한 수정이 가능하다. 유전체 층(414)은 나노와이어, 또는 나노와이어와 유전체 층의 조합에 의해 대체될 수도 있다. 조셉슨 접합은, 예시되는 바와 같이 루프의 상단 부분에서 배열되는 것에 대한 대안으로서, 기판의 표면 상에, 또는 초전도성 루프의 수직 부분에서 배열될 수도 있다.
SQUID(400)는 유전체 층(414) 대신 반도체를 사용하는 것에 의해 그리고 반도체로부터 수평으로 이격되는 게이트 스택을 사이드 게이트로서 구성하는 것에 의해, 정전기식 게이트 제어를 허용하도록 수정될 수도 있다. 그러한 예에서 게이트 전극은 상전도체, 또는 수직 루프의 전체 면적을 자기장으로부터 차폐하지 않도록 구성되는 초전도성 전극으로 형성될 수도 있다.
SQUID(500)의 제3 예는 도 5a 내지 도 5c에서 예시되어 있다. 도 5a는 SQUID(500)의 사시도를 도시한다. 도 3b는 xz 평면에서의 SQUID(500)의 평면도를 도시한다. 도 5c는 yz 평면에서의 SQUID(500)의 측면도를 도시한다.
SQUID(500)은 상기에서 설명되는 바와 같은 SQUID(300)와 유사하지만, xz 평면에서의 루프가 경사도 측정기로서 구성된다는 점에서 차이가 난다. y 방향에서의 자기장에 대한 SQUID(500)의 민감도는 경사도 측정기 루프의 상대적인 사이즈를 선택하는 것에 의해 선택될 수도 있다. 동시에, x 방향에서의 자기장에 대한 민감도가 실질적으로 두 배가 된다.
경사도 측정기는 각각의 면적(520L, 520R)을 둘러싸는 한 쌍의 초전도성 루프(510L, 510R)를 포함한다. 초전도성 루프(510L, 510R)는 중앙 섹션을 공통으로 공유한다. 경사도 측정기의 기본 토폴로지는, 예를 들면, Rev. Sci. Instr. 79, 053704(2008) 및 Appl. Phys. Lett. 80, 3638(2002)에 더욱 상세하게 설명되어 있다.
본 예에서, 중앙 섹션은, 도 3을 참조하여 이전에 설명되는 바와 같이, 조셉슨 접합을 포함하고 기판의 평면으로부터 수직으로 이격되어 있다.
도 3b에서 도시되는 바와 같이, xz 평면에는 초전도성 루프가 있다. 그러나, 초전도성 루프 중 하나를 통과하는 자속은 초전도성 루프 중 다른 것을 통과하는 자속의 영향을 상쇄한다. 따라서, y 방향에서의 자속에 대한 민감도는 루프(510L, 510R)에 의해 둘러싸이는 면적(520L, 520R)에서의 차이에 의존한다.
따라서, y 방향에서의 자속에 대한 SQUID(500)의 민감도는 루프(510L, 510R)에 의해 둘러싸이는 면적을 선택하는 것에 의해 제어될 수도 있다. 루프(510L, 510R)의 면적이 같은 경우, 그러면, y 방향에서의 자속의 영향은 상쇄될 수도 있다. 수직 SQUID(400)와 비교하여, 경사도 측정 SQUID(500)는 더 낮은 기생 커패시턴스를 나타낼 수도 있는데, 그 이유는, SQUID(500)가 유전체에 의해 이격되는 초전도성 루프의 두 개의 부분을 포함하지 않기 때문이다.
대안적으로, y 방향에서의 자속에 대한 튜닝의 민감도가 소망되는 경우, 그러면, 루프(510L, 510R)는 동일하지 않은 면적을 둘러싸도록 구성될 수도 있다.
x 방향에서 자기장을 인가하는 효과는 도 5a 및 도 5c를 함께 고려하는 것에 의해 이해될 수도 있다. 도 5c는, x 방향을 따라 보았을 때, SQUID(500)가 도 3c에서 도시되는 것과 유사한 초전도성 루프를 갖는다는 것을 도시한다.
경사도 측정 설계의 결과로서, x 방향에서 인가되는 자기장은 도 5a에서 점선(530L 및 530R)에 의해 강조되는 두 개의 그러한 루프와 조우한다. 루프는 함께 텐트 형상을 형성한다.
x 방향으로부터 유래하는 필드는 루프(530L)를 관통하여, 루프에서 전류를 유도하고 따라서 접합에 걸친 위상 변화를 유도한다. 그 다음 필드는 루프(530R)를 통과한다. 이 루프를 통과하는 플럭스는 루프(530L)를 통과하는 전류와 동일한 방향에서 전류를 유도한다. x 방향에서의 총 자속은 루프(530L) 및 루프(530R)를 관통하는 자속의 합이다. 두 개의 루프는 대략 2 턴(two-turn) 코일로서 생각될 수 있다; 코일의 경우, 총 기전력(electromotive force)은 코일에서의 턴의 수에 비례한다.
따라서, SQUID(500)는 x 방향에서 인가되는 자속을 사용하여 튜닝 가능한데, 도 3의 예와 비교하여 더 큰 민감도를 가지며, 동시에 y 방향에서의 자기장에 기인하는 노이즈에 대한 감소된 민감도를 갖는다.
도 3의 SQUID(300)를 참조하여 상기에서 설명되는 가능한 수정은 SQUID(500)에도 또한 적용 가능하다. 특히, 조셉슨 접합은 정전기적으로 게이트 제어될 수도 있다. 예를 들면, 조셉슨 접합은 도 1에서 도시되는 바와 같이 구현될 수도 있다.
SQUID(500)의 몇몇 구현예에서, 션트 인덕턴스가 SQUID에 커플링되어 y 방향에서의 자기장에 대한 경사도 측정 루프의 민감도를 제어하는 것을 허용할 수도 있다.
도 6은 또 다른 SQUID(600)의 단면도이다. SQUID(600)는 SQUID(400)의 변형예이며, 조셉슨 접합(612)이, 기판(605)의 표면 위에 매달리기보다는, 기판(605)의 표면 상에서 배열된다는 점에서, SQUID(400)와는 상이하다.
SQUID(400)와 유사하게, SQUID(600)는, 기판(605)의 표면에 평행하게 그리고 루프(610)를 통해 자기장을 인가하는 것에 의해 SQUID의 플럭스 튜닝을 허용하기 위해, 수직 방향에서 연장되는 초전도성 루프(610)를 포함한다. 유전체 재료(614)의 일부는 루프(610)의 상단 부분을 지지한다.
이것은 초전도성 루프 내의 조셉슨 접합의 포지션이 소망되는 대로 선택될 수도 있다는 것을 설명한다. 조셉슨 접합을 기판으로부터 수직으로 이격하는 것이 필수적인 것은 아니다.
본원에서 제공되는 SQUID는 임의의 적절한 기술을 사용하여 제조될 수도 있다. 예는 Pita-Vidal 등등의 "a gate tuneable, field-compatible fluxonium", arXiv:1910.07978v2에서 설명되는 것들을 포함한다.
이제, 초전도성 양자 간섭 디바이스를 동작시키는 방법이 도 7에서 도시되는 플로우차트를 참조하여 설명될 것이다.
본 방법은 기판의 평면의 표면 상에서 배열되는 회로에 동작 가능하게 링크되는, 즉 유도 커플링은, 갈바닉하게 연결되는, 또는 기판의 평면의 표면 상에서 배열되는 회로에 임베딩되는 SQUID를 동작시키는 데 유용한데, SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고, 초전도성 루프는 기판의 평면의 표면에 수직으로 연장되는 부분을 포함한다. 특히, 방법은 도 3 내지 도 6의 SQUID를 동작시키는 데 유용하다.
방법은, 블록(701)에서, 예를 들면, 적절한 극저온 챔버를 사용하여 SQUID를 동작 온도까지 냉각시키는 것을 포함한다. 인식될 바와 같이, 동작 온도는 회로의 초전도성 루프 및 임의의 초전도성 컴포넌트의 임계 온도의 또는 임계 온도 미만의 온도이다.
블록(702)에서, SQUID는 평면의 표면에 평행하며 초전도성 루프를 통과하는 방향에서 제1 자기장을 인가하는 것에 의해 튜닝된다. 초전도성 루프가 기판의 평면 밖으로 수직으로 연장되기 때문에, 병렬 필드를 사용한 튜닝이 가능하게 된다. 튜닝을 위해 수직 필드와는 대조적으로 평행 필드를 사용하는 것은 플럭스 노이즈를 감소시킬 수도 있다. 예를 들면, 병렬 필드는 회로의 접지 평면에서 원치 않는 전류를 유도하지 않을 수도 있다.
블록(703)에서, 게이트 전극을 사용하여 조셉슨 접합에 정전기장(electrostatic field)이 인가된다. 플럭스 튜닝 및 정전기식 게이트 제어의 조합을 사용하는 것은 접합, 따라서 SQUID의 거동에 대한 더 세밀한 제어를 허용할 수도 있다.
정전기식 게이트 제어의 사용은 옵션 사항이다. 정전기식 게이트 제어를 사용하는 구현예에서, 동작(702 및 703)은 임의의 순서로, 또는 동시에 수행될 수도 있다.
이제, SQUID가 사용될 수도 있는 회로(800)의 한 예가 도 8a 및 도 8b의 회로 다이어그램을 참조하여 설명될 것이다. 예시적인 회로는, 예를 들면, 강한 자기장에서 조셉슨 접합의 거동에 대한 회로 양자 전기 역학 조사에서 유용하다. 접합은 접합의 상이한 파라미터 설정 하에서 공진기 응답을 살펴보는 것에 의해 면밀히 조사될 수 있는 LC 공진기 인덕턴스를 변조한다.
도 8a에서 도시되는 바와 같이, 회로(800)는 커플링 커패시터(812)를 통해 LC 회로(820)에 그리고 증폭기(830)에 연결되는 주파수 생성기(810)를 포함한다.
LC 회로(820)는 병렬로 연결되는 커패시턴스(CR) 및 인덕턴스(Ltotal)를 포함한다. LC 회로는, 회로에서의 커패시턴스 및 인덕턴스의 크기에 의존하는 공진 주파수를 갖는 전기 공진기이다. 공진 주파수는 수학식 1을 사용하여 계산될 수도 있는데:
Figure pct00003
여기서 f는 Hz 단위의 공진 주파수이고, L은 헨리(kg.m2.s-2.A-2) 단위의 인덕턴스이고, C는 패럿(s4.A2.m-2.kg-1) 단위의 커패시턴스이다.
도 8b는 LC 회로(820)에서의 인덕턴스(Ltotal)의 소스를 더욱 상세하게 도시한다. 인덕턴스는 정전기적으로 게이트 제어된 SQUID와 직렬로 연결되는 인덕터(Lresonator)에 의해 제공된다. 접합 내부의 미시적 Andreev(안드레예프) 구속 상태가 공진기 주파수로부터 멀리 디튜닝되고, 제로 온도에 있는 극한에서, SQUID의 초전도성 루프를 통과하는 자속의 함수로서, 그리고 또한 게이트 전압의 함수로서 변하는 인덕턴스(LJ)를 갖는 완벽한 가변 인덕터로서 거동하도록 SQUID를 근사할 수 있다. 션트 인덕턴스(Lshunt)가 추가로 제공된다.
회로(800)의 LC 공진기의 총 인덕턴스는 다음의 수학식에 의해 설명될 수도 있는데:
Figure pct00004
여기서 LR은 인덕터의 인덕턴스(Lresonator)이고; Ls는 션트의 인덕턴스이고; Lj는 SQUID의 인덕턴스이고,
Figure pct00005
는 SQUID를 통과하는 플럭스이고, 그리고 Vg는 SQUID에 인가되는 게이트 전압이다.
상기의 실시형태는 단지 예로서 설명되었다는 것이 이해될 것이다.
더 일반적으로, 본원에서 개시되는 하나의 양태에 따르면, 시스템이 제공되는데, 시스템은, 평면의 표면을 구비하는 기판; 평면의 표면에 평행한 제1 자기장을 인가하도록 구성되는 제1 자석; 평면의 표면 상에서 배열되는 회로; 및 회로에 동작 가능하게 링크되는 초전도성 양자 간섭 디바이스(SQUID)를 포함한다. SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함한다. 초전도성 루프는 평면의 표면에 수직으로 연장되며 SQUID가 제1 자석을 사용하여 튜닝 가능하도록 배향되는 부분을 포함한다. SQUID가 평면의 표면에 평행한 자기장을 사용하여 튜닝되는 것을 허용하는 것에 의해, 플럭스 노이즈에서의 감소가 달성될 수도 있다.
SQUID는 회로에 임베딩될 수도 있거나; 예를 들면, 송신 라인을 통해, 회로에 전기적으로 연결될 수도 있거나; 또는 회로에 유도 커플링될 수도 있다.
시스템은 SQUID를 동작 온도, 즉 초전도성 루프가 초전도성 거동을 나타내는 온도까지 냉각하기 위한 극저온 챔버를 더 포함할 수도 있다. 대안적으로, 시스템은 극저온 챔버에서 배열될 수도 있다.
회로의 본질은 특별히 제한되지는 않는다. 설명된 시스템은, 예를 들면, 회로 양자 전기 역학의 분야에서, 플럭스 튜닝 가능 조셉슨 접합을 필요로 하는 임의의 컨텍스트에서 유용하다.
회로는 초전도성 회로일 수도 있다. 회로는 평면의 표면 상에 초전도성 접지 평면을 포함할 수도 있다. 초전도성 접지 평면은 수직 필드에 노출되는 경우 플럭스 노이즈를 생성할 수도 있다. 따라서, 튜닝을 위해 수직 필드의 사용을 피하는 것은, 회로가 초전도성 접지 평면을 포함하는 경우에 특히 유리할 수도 있다.
초전도성 접지 평면은 와류 전류를 포획하도록 구성되는 결함 사이트를 포함할 수도 있다. 결함 사이트는 와류의 직경보다 더 작게 되도록 선택되는 직경을 갖는 구멍을 포함할 수도 있다.
회로는 양자 회로일 수도 있다. 회로는 반도체 초전도체 하이브리드 디바이스를 포함할 수도 있다. 양자 회로의 예는, 예를 들면, Pita-Vidal 등등의 arXiv:1910.07978 [cond-mat, physics:quant-ph] (2019); 및 de Lange, G. 등등의 Phys. Rev. Lett. 115, 127002(2015)에서 개시된다.
회로는 LC 공진기 회로를 포함할 수도 있다. SQUID는 LC 공진기 회로에 임베딩될 수도 있다. 그러한 구현예에서, SQUID는 회로에 가변 인덕턴스를 제공할 수도 있다.
LC 회로는 큐비트 디바이스의 컴포넌트, 예를 들면, 트랜스몬 또는 플럭스 큐비트일 수도 있다. 큐비트 디바이스에서, LC 회로는 판독 공진기 또는 송신 라인에 커플링될 수도 있거나; 또는 판독 공진기와 직렬로 연결될 수도 있고 판독 공진기 인덕턴스의 일부를 제공할 수도 있다. 커플링은 트랜스몬의 경우 용량성일 수도 있거나, 또는 플럭스 큐비트의 경우 유도성일 수도 있다.
회로는 큐비트 디바이스, 특히 높은 외부 자기장에서 동작되는 큐비트 디바이스, 옵션 사항으로 토폴로지 큐비트 디바이스 또는 트랜스몬 큐비트 디바이스를 포함할 수도 있다. 예시적인 큐비트 디바이스는 Luthi, F. 등등의 Phys. Rev. Lett. 120, 100502(2018); Bargerbos 등등의 Phys. Rev. Lett. 124, 246802(2020); 및
Figure pct00006
등등의 Phys. Rev. Lett. 124, 246803(2020)에서 개시된다. 특히, 큐비트 디바이스는 Plugge 등등의 New J. Phys. 19, 012001(2017)에서 설명되는 것과 같은, 토폴로지 박스 큐비트(topological box qubit)일 수도 있다.
회로는 회로 양자 전기 역학에 대한 판독 기술의 사용이 토폴로지 체제에서 가능한 안드레예프 구속 상태의 물리학을 조사하는 것을 허용하도록 구성될 수도 있다. 토폴로지 체계에서 안드레예프 구속 상태의 연구를 허용하기 위해서는 강한 자기장이 필요로 될 수도 있다고 여겨진다. 예를 들면,
Figure pct00007
등등의 Phys. Rev. B 92, 134508(2015); Janvier 등등의 Science 349, 1199-1202(2015); Hays 등등의 arXiv:1908.02800 [cond-mat, physics:quant-ph](2019); Hays 등등의 Phys. Rev. Lett. 121, 047001(2018); Tosi 등등의 Phys. Rev. X 9, 011010(2019)을 참조한다.
제1 자석은 SQUID의 거동을 튜닝하는 데 유용하다. 제1 자석은 필드 강도가 가변적이도록 구성될 수도 있다. 필드는 범위 0 내지 12 T 내의 필드 강도를 갖는 정적 오프셋 성분, 가변 튜닝 성분을 포함할 수도 있다.
튜닝을 위해 사용되는 플럭스의 양은 평면의 표면에 수직인 초전도성 루프에 의해 둘러싸이는 면적에 따라 적절하게 선택될 수도 있다. 면적이 증가됨에 따라, SQUID를 튜닝하기 위한 플럭스의 양이 감소된다. 예시로서, 2 mT의 필드 강도에서의 변동은 1 ㎛2 면적을 둘러싸는 루프에 대해 적합할 수도 있고; 1 mT의 필드 강도에서의 변동은 2 ㎛2를 둘러싸는 루프에 대해 적합할 수도 있다.
루프에 의해 둘러싸이는 면적은 사용 사례에 따라 적절하게 선택될 수도 있다. 면적은 범위 0.5 내지 10000 ㎛2, 예를 들면, 100 내지 1000 ㎛2 내에 있을 수도 있다.
초전도성 루프는 평면의 표면 상에서 배열되는 평면의 경사도 측정기 부분(planar gradiometer portion)을 더 포함할 수도 있다. 평면의 경사도 측정기 부분은 기판의 평면 상에서 배열되는 한 쌍의 초전도성 루프 부분을 포함한다. 각각의 루프 부분은 평면의 표면의 동일한 면적을 둘러쌀 수도 있다. 평면의 경사도 측정기의 초전도성 루프 각각은 기판 표면의 동일한 면적을 둘러쌀 수도 있다. 이것은 기판에 수직으로 인가되는 자기장의 효과를 상쇄할 수도 있다.
초전도성 루프는 SQUID가 기판에 수직인 자기장에 민감하도록 구성될 수도 있다. 예를 들면, 초전도성 루프는 기판의 평면에서 루프 부분을 포함한다. 대안적으로, 초전도성 루프는, 기판의 동일하지 않은 면적을 둘러싸는 한 쌍의 초전도성 루프 부분을 포함하는, 평면의 표면 상에서 배열되는 평면의 경사도 측정기를 포함할 수도 있다. 동일하지 않은 사이즈의 루프 부분을 제공하는 것은, 두 개의 루프 부분 사이의 면적에서의 차이와 동일한 면적을 갖는 더 작은 루프를 시뮬레이팅한다.
대안적으로, 초전도성 루프는 SQUID의 튜닝이 기판에 수직인 자기장에 민감하지 않도록 구성될 수도 있다. 예를 들면, 초전도성 루프는, 기판의 평면에서 루프 부분이 없이, 수직으로 배향될 수도 있거나; 또는 기판에 수직인 자기장의 효과를 상쇄하도록 구성되는 기판의 평면에서 경사도 측정기를 포함할 수도 있다.
시스템은 평면의 표면에 평행하고 제1 자기장에 직교하는 제2 자기장을 인가하도록 구성되는 제2 자석을 더 포함할 수도 있다. 제2 자석은 회로에 포함될 수도 있는 소정의 컴포넌트를 동작시키 데 유용할 수도 있다. 초전도성 루프의 방위에 따라, 제1 자석 및 제2 자석을 함께 사용되어 SQUID를 튜닝할 수도 있다.
시스템은, 제2 자석에 대한 대안으로서 또는 제2 자석에 더하여, 평면의 표면에 수직인 제3 자기장을 인가하도록 구성되는 제3 자석을 더 포함할 수도 있다. 수직 필드는 소정의 회로를 동작시키 데 유용할 수도 있다. 수직 필드가 사용되는 구현예에서, 수직 필드는 사용 중일 때 일정한 필드 강도를 가질 수도 있다. SQUID는 수직 필드에 대해 감소된 민감도를 가지도록 구성될 수도 있다.
조셉슨 접합은 나노와이어 상에서 배열될 수도 있다. 나노와이어는 상기에서 설명되는 바와 같은 화학식 1의 재료와 같은 반도체 재료를 포함할 수도 있다. 나노와이어 상에 조셉슨 접합을 배열하는 것은, 평면의 표면에 수직으로 연장되는 부분을 포함하는 초전도성 루프를 제조하기 위한 하나의 편리한 기술이며 조셉슨 접합의 정전기식 게이트 제어를 또한 용이하게 할 수도 있다.
대안적으로, 조셉슨 접합부 또는 초전도성 루프의 일부는 유전체 재료의 층에 의해 평면의 표면으로부터 이격될 수도 있다.
시스템은 조셉슨 접합을 정전기식으로 튜닝하기 위한 적어도 하나의 게이트 전극을 더 포함할 수도 있다. 예를 들면, 시스템은 플런저 게이트 및 커터 게이트를 더 포함할 수도 있다. 정전기식 게이트 제어는 조셉슨 접합의 거동을 제어하기 위한 추가적인 기술을 제공한다.
SQUID는 라디오 주파수(RF) SQUID일 수도 있다. RF SQUID는 초전도성 루프에서 배열되는 단일의 조셉슨 접합을 포함한다. 본원에서 설명되는 예는 RF SQUID를 사용하였다. 그러나, 본 발명의 원리는, 션트 커패시터를 더 포함하는 SQUID 구조물의 변형예인 플럭소늄 또는 DC SQUID와 같은, 조셉슨 접합을 포함하는 초전도성 루프를 포함하는 임의의 자기적으로 튜닝 가능한 디바이스에 적용 가능하다.
다른 양태는 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법을 제공하는데, 여기서 SQUID는 기판의 평면의 표면 상에서 배열되는 회로에 동작 가능하게 링크되고, SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고, 초전도성 루프는 평면의 표면에 수직으로 연장되는 부분을 포함하고, 방법은 다음의 것을 포함한다: SQUID를 동작 온도까지 냉각시키는 것; 및 평면의 표면에 평행하며 초전도성 루프를 통과하는 방향에서 제1 자기장을 인가하는 것에 의해 SQUID를 튜닝하는 것. SQUID를 튜닝하기 위해 병렬 필드를 사용하는 것에 의해, 플럭스 노이즈의 영향은 감소될 수도 있다.
방법은 이전 양태에 따른 시스템을 동작시키는 방법일 수도 있다. 시스템과 관련하여 설명되는 피쳐는 방법의 맥락에서 동일하게 적용 가능하다는 것이 인식될 것이다.
SQUID를 튜닝하는 것은 게이트 전극을 사용하여 조셉슨 접합에 정전기장을 인가하는 것을 더 포함할 수도 있다. 자기식 및 정전기식 튜닝의 조합을 사용하는 것은 SQUID의 거동에 대한 더 세밀한 제어를 허용할 수도 있다.
방법은 평면의 기판에 평행한 제2 자기장을 인가하는 것을 더 포함할 수도 있다. 제2 자기장은 제1 자기장에 직교할 수도 있다. 제2 자기장은, 구현예에 따라, 회로의 하나 이상의 컴포넌트를 동작시키 데 유용할 수도 있다.
방법은 평면의 기판에 수직인 또 다른 자기장을 인가하는 것을 더 포함할 수도 있다. 또 다른 자기장은 일정한 필드 강도를 갖는다. 수직 필드에서의 변동을 방지하는 것은, 예를 들면, 와류 전류 또는 재배열 전류를 유도하는 것을 방지하는 것에 의해, 플럭스 노이즈를 감소시킬 수도 있다. 추가적으로 또는 대안적으로, SQUID의 초전도성 루프는, 시스템과 관련하여 상기에서 설명되는 바와 같이, SQUID의 튜닝이 수직 자기장에 민감하지 않도록 구성될 수도 있다. 또 다른 자기장은 회로의 하나 이상의 컴포넌트를 동작시키 데 유용할 수도 있다.
여전히 또 다른 양태는 초전도성 양자 간섭 디바이스(SQUID)를 제공하는데, 여기서 SQUID는 기판 상에서 배열되고: 초전도성 루프에서 배열되는 조셉슨 접합; 및 상단 표면 및 저부 표면을 구비하는 지지 부재를 포함하고; 초전도성 루프는 기판의 평면의 표면과 지지 부재의 저부 표면 사이에서 배열되는 저부 부분, 지지 부재의 상단 표면 상에서 배열되는 상단 부분, 및 저부 부분과 상단 부분을 연결하는 두 개의 연결 부분을 포함하고, 연결 부분은 기판의 평면의 표면에 수직인 방향에서 연장된다. 초전도성 루프가 기판과 관련하여 수직으로 배향되고 기판 평면에서 루프가 없기 때문에, SQUID의 튜닝은 기판에 수직인 자기장에 민감하지 않다. 이것은 기판에 평행한 자기장을 사용한 SQUID의 튜닝을 허용한다.
SQUID는 기판 상에서 배열되는 회로에 동작 가능하게 링크될 수도 있다. 회로는 상기에서 설명되는 회로 중 임의의 것일 수도 있다. 예를 들면, SQUID는 LC 공진기 회로에서 임베딩될 수도 있다. LC 공진기 회로는 큐비트 디바이스에서 포함될 수도 있다. 회로는 초전도성 접지 평면을 포함할 수도 있다.
지지 부재의 본질은, 지지 부재가 자속에 의해 투과될 수 있다면 특별히 제한되지는 않는다. 예를 들면, 지지 부재는 나노와이어 또는 유전체 재료의 층을 포함할 수도 있다. 몇몇 구현예에서, 소정의 초전도성 재료는 심지어 그들의 두께 및 타입에 기초하여 사용될 수도 있다.
조셉슨 접합은 초전도성 루프의 상단 부분에서 배열될 수도 있다. 조셉슨 접합은 지지 부재의 상단 표면 상에서 배열될 수도 있다. 이러한 방식으로 구성되는 디바이스는 예에서 조사되었다.
대안적으로, 조셉슨 접합은 초전도성 루프의 저부 부분, 또는 연결 부분 중 하나에서 배열될 수도 있다. 초전도성 루프 내에서의 조셉슨 접합의 포지션은 특별히 제한되지는 않는다.
SQUID는 초전도성 루프에서 배열되는 단일의 조셉슨 접합을 포함하는 RF-SQUID일 수도 있다. 대안적으로, SQUID는 초전도성 루프에서 배열되는 두 개의 조셉슨 접합을 포함하는 직류(DC) SQUID일 수도 있다. 본원에서 제시되는 원리는 예시를 통해 RF SQUID를 참조하여 설명되었지만, 그러나 다른 타입의 SQUID에도 또한 적용 가능하다.
여전히 또 다른 양태는 초전도성 양자 간섭 디바이스를 튜닝하기 위한 자기장의 사용을 제공하는데, 여기서 초전도성 양자 간섭 디바이스는 기판의 평면의 표면 상에서 배열되는 회로에 동작 가능하게 링크되고, 자기장은 평면의 표면에 평행하게 인가된다. SQUID를 튜닝하기 위해, 수직인 것과는 대조적으로, 평행인 필드를 사용하는 것에 의해, 플럭스 노이즈의 영향은 감소될 수도 있다.
예
도 5a 내지 도 5c에서 예시되는 타입의 경사도 측정 SQUID는 기판의 표면 상에 제조되었다. SQUID의 중앙 섹션은 도 1에서 도시되는 타입의 정전기적 게이트 제어식 조셉슨 접합 디바이스로 구성된다. 디바이스는 도 8을 참조하여 설명되는 바와 같이 회로에서 배열되었으며, 초전도성 접지 평면에 의해 둘러싸였다.
회로는 기판 상으로 22 nm 두께의 NbTiN 층을 스퍼터링하는 것, 그 다음 SF6 반응성 이온 에칭을 사용하여 단일의 단계에서 LC 공진기 회로, 송신 라인, 게이트 라인, 및 경사도 측정 SQUID 루프를 패턴화하는 것에 의해 제조되었다. 후속하여, 알루미늄 쉘을 갖는 증기-액체-고체 성장 나노와이어가 나노매니퓰레이터(nanomanipulator)를 사용하여 경사도 측정 루프의 중앙으로 이송되었다. 그 다음, 조셉슨 접합부는 알루미늄에서 에칭되었다. 나노와이어의 알루미늄 코팅된 단부는 100 nm NbTiN 콘택 패드를 배치하는 것에 의해 루프에 연결되었다.
초전도성 전극은 6 nm 두께의 알루미늄의 층으로 구성되었다. 제조 동안 목표로 삼은 조셉슨 접합의 초전도성 전극 사이의 간격은 80 nm였다. 제조될 때의 디바이스에서의 간격은, 제조 프로세스의 정확도에 대한 제약에 기인하여, 약 150 nm였던 것으로 여겨진다.
유전체 층은 플라즈마 향상 화학적 증착(plasma enhanced chemical vapour deposition; PECVD)에 의해 제조되는 28 nm 두께의 Si3N4 층이었다.
나노와이어는 80±5 nm의 직경을 갖는 인듐 비화물 나노와이어였다. 초전도성 루프의 한 쪽을 다른 쪽으로부터 이격시키는 나노와이어 길이는 4 ㎛였다.
따라서, yz 평면에서 초전도성 루프에 의해 둘러싸이는 예상된 면적은 다음과 같았다:
(나노와이어의 길이)×(나노와이어 직경 + 유전체 층 두께) = 4 ㎛×(80 nm + 28 nm) = 0.44 ㎛2
도 5를 참조하여 상기에서 설명되는 바와 같이, 디바이스의 경사도 측정 설계에 기인하여, 접합에 걸쳐 위상 차이를 야기하는 xz 평면에서의 유효 면적은 0.88 ㎛2로 두 배가 된다.
본 예에서, 나노와이어가 알루미늄에 의해 부분적으로 가려졌기 때문에, 유효 나노와이어 직경은 감소된 것으로 여겨진다. 알루미늄 층은 Meissner(마이스너) 효과에 기인하여 플럭스를 방출한다. 루프를 통해 단일의 플럭스 양자를 스레딩하기 위한 필수 필드는 인가된 필드에 응답하여 공진기의 발진의 주기를 모니터링하는 것에 의해 결정되었으며, 3.3 mT인 것으로 밝혀졌다. 이것은 나노와이어의 유효 직경이 자신의 전체 직경보다 더 작은 것과 일치한다. 경사도 측정 SQUID 루프의 유효 면적은 약 0.6 ㎛2였다는 것이 추정된다.
xz 평면에서의 경사도 측정 루프는 경사도 측정기의 두 부분 사이의 면적에서의 차이가 0.77 ㎛2이도록 구성되었다.
(기판에 수직인) y 방향에서 그리고 (기판에 평행한) x 방향에서 인가되는 다양한 자속에 대한 SQUID의 응답은 투톤 분광법(two-tone spectroscopy)을 사용하여 조사되었다. 결과는 도 9a 및 도 9b에서 도시되어 있다. 두 개의 분광기(spectrograph)는 동일한 판독 설정(예를 들면, 통합 시간, 게이트 전압, 등등) 및 10 μT의 동일한 필드 분해능을 사용하여 생성되었다.
투톤 분광법은 조사된 시스템의 에너지 레벨의 표현을 제공한다. 도 9a 및 도 9b에서 도시되는 분광기의 관련 부분은 분광기 중앙을 향하는 일반적으로 U자 형상의 트레이스이다. 이 트레이스는 안드레예프 이중선(Andreev doublet)의 그라운드 상태 및 여기 상태 사이의 전이 에너지를 도시한다.
도 9a는 y 방향에서 인가되는 자속을 사용하여 SQUID를 튜닝하는 효과를 도시한다. 알 수도 있는 바와 같이, 노이즈가 많은 중앙 트레이스가 획득되었다. 이것은 디바이스가 수직 자기장을 사용하여 튜닝되었을 때 상대적으로 많은 양의 플럭스 노이즈를 생성하였다는 것을 예시한다.
도 9b는 x 방향에서 인가되는 자속을 사용하여 SQUID를 튜닝하는 효과를 도시한다. 중앙 트레이스는 도 9b에서 도시되는 것보다 실질적으로 더 평활한데, 플럭스 튜닝을 위해 병렬 필드를 사용할 때 플럭스 노이즈에서의 감소가 달성된다는 것을 나타낸다.
평행 방향(x) 및 수직 방향(y)에서의 인가된 플럭스의 함수로서의 공진기 주파수의 측정이 또한 수행되었다. 결과는 도 10a 및 도 10b에서 도시되는데, 도 10a는 수직 필드의 효과를 도시하고, 도 10b는 평행 필드의 결과를 도시한다. 플롯의 검사에 의해 알 수도 있는 바와 같이, 수직 필드와 비교하여 평행 필드를 적용할 때 더 적은 노이즈가 관찰되었다.
개시된 기술의 다른 변형예 또는 사용 사례는, 일단 본원의 개시를 고려하면, 기술 분야의 숙련된 자에게 명백하게 될 수도 있다. 본 개시의 범위는 설명된 실시형태에 의해 제한되는 것이 아니라 첨부된 청구범위에 의해서만 제한된다.

Claims (15)

  1. 시스템에 있어서,
    평면의 표면을 갖는 기판;
    상기 평면의 표면에 평행한 제1 자기장을 인가하도록 구성되는 제1 자석;
    상기 평면의 표면 상에서 배열되는 회로; 및
    상기 회로에 동작 가능하게 링크되는 초전도성 양자 간섭 디바이스(superconducting quantum interference device; SQUID)
    를 포함하고,
    상기 SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고,
    상기 초전도성 루프는 상기 평면의 표면에 수직으로 연장되며 상기 SQUID가 상기 제1 자석에 의해 튜닝 가능하도록 배향되는 부분을 포함하는 것인, 시스템.
  2. 제1항에 있어서,
    상기 초전도성 루프는 상기 평면의 표면 상에서 배열되는 평면의 경사도 측정기 부분(planar gradiometer portion)을 더 포함하는 것인, 시스템.
  3. 제2항에 있어서,
    상기 평면의 경사도 측정기는 상기 평면의 표면의 각각의 면적을 각각 둘러싸는 두 개의 루프 부분을 포함하고, 상기 각각의 면적은 동일하거나; 또는
    상기 평면의 경사도 측정기는 상기 평면의 표면의 각각의 면적을 각각 둘러싸는 두 개의 루프 부분을 포함하고, 상기 각각의 면적은 동일하지 않은 것인, 시스템.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 초전도성 루프는 상기 평면의 표면에 수직인 자기장에 민감하지 않도록 구성되는 것인, 시스템.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 평면의 표면에 평행하고 상기 제1 자기장에 직교하는 제2 자기장을 인가하도록 구성되는 제2 자석; 및/또는
    상기 평면의 표면에 수직인 제3 자기장을 인가하도록 구성되는 제3 자석
    을 더 포함하는, 시스템.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 조셉슨 접합을 정전기적으로 게이트 제어하기(electrostatically gating) 위한 적어도 하나의 게이트 전극을 더 포함하는, 시스템.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 SQUID는 라디오 주파수(radio frequency) SQUID 또는 직류 SQUID인 것인, 시스템.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 회로는 상기 평면의 표면 상에서 초전도성 접지 평면을 포함하고; 그리고/또는
    상기 회로는 반도체-초전도체 하이브리드 디바이스(semiconductor-superconductor hybrid device)를 포함하고; 그리고/또는
    상기 회로는 큐비트 디바이스(qubit device), 옵션 사항으로 토폴로지 큐비트 디바이스(topological qubit device)를 포함하는, 시스템.
  9. 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법에 있어서,
    상기 SQUID는 기판의 평면의 표면 상에서 배열되는 회로에 동작 가능하게 링크되고, 상기 SQUID는 초전도성 루프에서 배열되는 조셉슨 접합을 포함하고, 상기 초전도성 루프는 상기 평면의 표면에 수직으로 연장되는 부분을 포함하고, 상기 방법은:
    상기 SQUID를 동작 온도까지 냉각시키는 단계; 및
    상기 평면의 표면에 평행하며 상기 초전도성 루프를 통과하는 방향에서 제1 자기장을 인가하는 것에 의해 상기 SQUID를 튜닝하는 단계
    를 포함하는, 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법.
  10. 제9항에 있어서,
    게이트 전극을 사용하여 상기 조셉슨 접합에 정전기장을 인가하는 것에 의해 상기 SQUID를 정전기적으로 게이트 제어하는 단계
    를 더 포함하는, 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 방법은 상기 평면의 표면에 평행한 제2 자기장을 인가하는 단계
    를 더 포함하는, 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법.
  12. 제9항 내지 제11항 중 임의의 항에 있어서,
    상기 방법은 상기 평면의 표면에 수직인 또 다른 자기장을 인가하는 단계
    를 더 포함하고, 옵션적으로:
    상기 또 다른 자기장은 일정한 필드 강도를 가지고; 그리고/또는
    상기 SQUID의 상기 초전도성 루프는 상기 또 다른 자기장에 민감하지 않도록 구성되는 것인, 초전도성 양자 간섭 디바이스(SQUID)를 동작시키는 방법.
  13. 초전도성 양자 간섭 디바이스(SQUID)에 있어서,
    상기 SQUID는 기판 상에 배열되고,
    초전도성 루프에서 배열되는 조셉슨 접합; 및
    상단 표면(top surface) 및 저부 표면(bottom surface)을 구비하는 지지 부재
    를 포함하고;
    상기 초전도성 루프는 상기 기판의 평면의 표면과 상기 지지 부재의 저부 표면 사이에서 배열되는 저부 부분, 상기 지지 부재의 상단 표면 상에서 배열되는 상단 부분, 및 상기 저부 부분과 상기 상단 부분을 연결하는 두 개의 연결 부분을 포함하고, 상기 연결 부분은 상기 기판의 상기 평면의 표면에 수직인 방향으로 연장되는 것인, SQUID.
  14. 제13항에 있어서,
    상기 지지 부재는 나노와이어 또는 유전체 재료의 층을 포함하는 것인, SQUID.
  15. 제13항 또는 제14항에 있어서,
    상기 조셉슨 접합은 상기 초전도성 루프의 상기 상단 부분에서 배열되거나 또는 상기 조셉슨 접합은 상기 초전도성 루프의 상기 저부 부분에서 배열되는 것인, SQUID.
KR1020237008672A 2020-09-18 2020-09-18 초전도성 양자 간섭 디바이스 및 그 용도 KR20230069112A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/076191 WO2022058025A1 (en) 2020-09-18 2020-09-18 Superconducting quantum interference devices and uses thereof

Publications (1)

Publication Number Publication Date
KR20230069112A true KR20230069112A (ko) 2023-05-18

Family

ID=72615851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237008672A KR20230069112A (ko) 2020-09-18 2020-09-18 초전도성 양자 간섭 디바이스 및 그 용도

Country Status (5)

Country Link
US (1) US20230270019A1 (ko)
EP (1) EP4214644B1 (ko)
KR (1) KR20230069112A (ko)
AU (1) AU2020467946A1 (ko)
WO (1) WO2022058025A1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11361240B2 (en) * 2016-07-01 2022-06-14 Intel Corporation Flux bias lines below qubit plane
US10700257B2 (en) * 2018-10-15 2020-06-30 International Business Machines Corporation Flux-biasing superconducting quantum processors

Also Published As

Publication number Publication date
WO2022058025A1 (en) 2022-03-24
AU2020467946A1 (en) 2023-05-04
AU2020467946A9 (en) 2024-06-13
US20230270019A1 (en) 2023-08-24
EP4214644B1 (en) 2024-05-29
EP4214644A1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
Kroll et al. Magnetic-field-resilient superconducting coplanar-waveguide resonators for hybrid circuit quantum electrodynamics experiments
Schwarz et al. Low-noise nano superconducting quantum interference device operating in tesla magnetic fields
US8723514B2 (en) Magnetic field sensor device for direct magnetic field imaging and method of fabrication thereof
Hasselbach et al. MicroSQUID magnetometry and magnetic imaging
US8003410B2 (en) Method of operating quantum-mechanical memory and computational devices
Nagel et al. Resistively shunted YBa2Cu3O7 grain boundary junctions and low-noise SQUIDs patterned by a focused ion beam down to 80 nm linewidth
Wyss et al. Magnetic, thermal, and topographic imaging with a nanometer-scale SQUID-on-lever scanning probe
Trabaldo et al. Properties of grooved Dayem bridge based YBa2Cu3O7− δ superconducting quantum interference devices and magnetometers
Schneider et al. Half-h/2e critical current—oscillations of SQUIDs
Il’ichev et al. Characterization of superconducting structures designed for qubit realizations
EP1884791A1 (en) Superconducting quantum interference device
EP4214644B1 (en) Superconducting quantum interference devices and uses thereof
WO2012007736A1 (en) Quantum interference device
Faley et al. Noise analysis of DC SQUIDs with damped superconducting flux transformers
Kim et al. Fluxon dynamics of a long Josephson junction with two-gap superconductors
US20160103192A1 (en) Sensor device for direct magnetic field imaging
Hazard et al. Superconducting-semiconducting voltage-tunable qubits in the third dimension
Ou et al. Quantum transport in topological insulator hybrid structures—A combination of topological insulator and superconductor
Hasnat Performance optimization of the nano-sized pick-up loop of a dc-SQUID
Zarassi From quantum transport in semiconducting nanowires to hybrid semiconducting-superconducting qubits
Vedyayev et al. Voltage dependence of giant tunnel magnetoresistance in triple barrier magnetic systems
De Graaf Fractal superconducting resonators for the interrogation of two-level systems
Shnyrkov et al. Low-Back-Action RF SQUID Readout for a Josephson Flux Qubit Measurement
Pally Crystal-phase defined nanowire quantum dots as a platform for qubits
Bandaru et al. Experimental Investigations of Majorana Modes and Majorana-Bound States (MBS)

Legal Events

Date Code Title Description
A201 Request for examination