KR20230068493A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230068493A
KR20230068493A KR1020210154243A KR20210154243A KR20230068493A KR 20230068493 A KR20230068493 A KR 20230068493A KR 1020210154243 A KR1020210154243 A KR 1020210154243A KR 20210154243 A KR20210154243 A KR 20210154243A KR 20230068493 A KR20230068493 A KR 20230068493A
Authority
KR
South Korea
Prior art keywords
transistor
scan
electrode
voltage
signal
Prior art date
Application number
KR1020210154243A
Other languages
English (en)
Inventor
신경주
마희주
홍성락
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210154243A priority Critical patent/KR20230068493A/ko
Priority to CN202211360838.2A priority patent/CN116110341A/zh
Priority to US18/053,485 priority patent/US20230145644A1/en
Publication of KR20230068493A publication Critical patent/KR20230068493A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Abstract

본 발명의 일 실시예에 따른 화소는 발광 소자, 제1 전원과 발광 소자 사이에 접속되는 제1 트랜지스터, 데이터 라인과 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터, 제1 트랜지스터의 게이트 전극과 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터, 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터, 및 제1 전원과 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함한다.
데이터 라인을 통해 제공되는 전압은, 제2 트랜지스터 및 제3 트랜지스터가 모두 턴-온된 경우에 제1 트랜지스터의 게이트 전극에 제공되는 데이터 전압, 및 제2 트랜지스터는 턴-온되고, 제3 트랜지스터가 턴-오프된 경우에 제1 트랜지스터의 제1 전극에 제공되는 온-바이어스 전압을 포함하는 것을 특징으로 한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 휴대 단말기, 디지털 카메라, 노트북 컴퓨터, 및 네비게이션 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 휴대용 단말기나 태블릿 PC를 중심으로 터치 입력을 인식하는 터치 센서가 표시 장치에 많이 적용되고 있다. 터치 센서는 터치 방식의 편리함으로 기존의 물리적인 입력 장치인 키패드 등을 대체하는 추세이다.
한편, 표시 장치는 가변 구동 주파수로 동작할 수 있다. 하나의 프레임 기간 동안 표시 스캔 기간 및 적어도 하나의 셀프 스캔 기간을 포함할 수 있다. 구동 주파수 가변 시 발생할 수 있는 플리커 현상 등을 방지하기 위해 구동 트랜지스터에 온-바이어스 전압이 제공될 수 있다.
표시 장치는 셀프 스캔 기간 중 외부 입력(예: 사용자의 터치)이 발생하는 경우, 표시 스캔 기간으로 전환될 수 있다. 셀프 스캔 기간 중에 외부 입력으로 인해 표시 스캔으로 전환될 때 걸리는 시간을 지연 시간(latency)으로 정의할 수 있다.
최근 표시 장치를 고해상도로 구현하는 추세에 따라, 화소에 포함되는 트랜지스터의 개수를 증가시키지 않으면서, 지연 시간을 감소시키기 위한 연구가 진행되고 있다.
본 발명의 일 목적은 지연 시간이 감소된 화소 및 이를 포함하는 표시 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 화소는, 발광 소자, 제1 전원과 상기 발광 소자 사이에 접속되는 제1 트랜지스터, 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터, 및 상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함한다.
상기 데이터 라인을 통해 제공되는 전압은, 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 모두 턴-온된 경우에 상기 제1 트랜지스터의 게이트 전극에 제공되는 데이터 전압, 및 상기 제2 트랜지스터는 턴-온되고, 상기 제3 트랜지스터가 턴-오프된 경우에 상기 제1 트랜지스터의 제1 전극에 제공되는 온-바이어스 전압을 포함하는 것을 특징으로 한다.
상기 데이터 라인을 통해 제공되는 전압은, 기 설정된 단위로, 상기 데이터 전압에서 상기 온-바이어스 전압으로 천이를 반복할 수 있다.
상기 기 설정된 단위는 1 수평 주기일 수 있다.
상기 데이터 전압은 복수의 계조값에 대응하는 복수의 전압 레벨을 갖고, 상기 온-바이어스 전압은 기 설정된 정 전압일 수 있다.
상기 제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 접속되는 제5 트랜지스터, 상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 애노드 사이에 접속되는 제6 트랜지스터, 및 애노드 초기화 전원과 상기 발광 소자의 애노드 사이에 접속되는 제7 트랜지스터를 더 포함할 수 있다.
제2 트랜지스터는, 제1 스캔 신호에 의해 턴-온되고, 제3 트랜지스터는, 제2 스캔 신호에 의해 턴-온되고, 제4 트랜지스터는, 제3 스캔 신호에 의해 턴-온되고, 제5 트랜지스터는, 발광 제어 신호에 의해 턴-오프되고, 제6 트랜지스터는, 상기 발광 제어 신호에 의해 턴-오프되고, 제7 트랜지스터는, 제4 스캔 신호에 의해 턴-온되는 것을 특징으로 할 수 있다.
상기 제2 스캔 신호 및 상기 제3 스캔 신호는 리프레시 레이트와 동일한 주파수로 출력될 수 있다.
상기 제1 스캔 신호, 상기 제4 스캔 신호, 및 상기 발광 제어 신호는 상기 리프레시 레이트와 무관하게 기 설정된 주파수로 출력될 수 있다.
상기 기 설정된 주파수는 기준 리프레시 레이트의 2배로 출력될 수 있다.
상기 기준 리프레시 레이트는 120Hz인 것을 특징으로 할 수 있다.
상기 제3 스캔 신호는, 상기 제1 스캔 신호 및 상기 제2 스캔 신호 공급 전에 공급되고, 상기 제2 스캔 신호의 폴링 구간은 상기 제1 스캔 신호의 공급 시기와 중첩될 수 있다.
상기 제1 스캔 신호는, 상기 제4 스캔 신호가 1 수평 주기만큼 시프트된 신호일 수 있다.
상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N형 트랜지스터인 것을 특징으로 할 수 있다.
상기 제2 트랜지스터의 게이트 전극과 상기 스토리지 커패시터의 일 단 사이에 부스트 커패시터를 더 포함할 수 있다.
상기 제1 트랜지스터는 상기 제1 전원에 연결된 하부 메탈 전극을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 데이터 라인에 연결된 화소를 포함하고, 가변 구동 주파수로 동작하는 표시 패널, 및 상기 표시 패널 상에 배치되는 터치 센서를 포함한다.
하나의 프레임 기간은 하나의 표시 스캔 기간 및 적어도 하나의 셀프 스캔 기간을 포함하고, 상기 표시 패널은, 상기 셀프 스캔 기간 동안 상기 터치 센서를 통해 터치 입력이 감지되는 경우, 상기 표시 스캔 기간으로 전환되고, 상기 데이터 라인을 통해 제공되는 전압은, 상기 표시 스캔 기간 동안 기 설정된 단위로, 데이터 전압에서 제1 온-바이어스 전압으로의 천이를 반복한다.
상기 데이터 전압은 복수의 계조값에 대응하는 복수의 전압 레벨을 갖고, 상기 제1 온-바이어스 전압은 기 설정된 정 전압일 수 있다.
상기 데이터 라인을 통해 제공되는 전압은, 상기 셀프 스캔 기간 동안 상기 제1 온-바이어스 전압과 상이한 제2 온-바이어스 전압일 수 있다.
상기 화소는, 발광 소자, 제1 전원과 상기 발광 소자 사이에 접속되는 제1 트랜지스터, 상기 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터, 및 상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함할 수 있다.
상기 표시 스캔 기간에서, 상기 데이터 전압은 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 모두 턴-온된 경우에 상기 제1 트랜지스터의 게이트 전극에 제공되고, 상기 제1 온-바이어스 전압은 상기 제2 트랜지스터는 턴-온되고, 상기 제3 트랜지스터는 턴-오프된 경우에 상기 제1 트랜지스터의 제1 전극에 제공될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 하나의 수평 주기 동안 데이터 라인에 제공되는 전압을 데이터 전압 및 온-바이어스 전압으로 시분할하여 제공함으로써, 지연 시간을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 나타낸다.
도 2는 도 1에 도시된 표시 장치의 개략적인 부분 단면도이다.
도 3은 본 발명의 일 실시예에 의한 터치 센서의 센서부를 나타낸다.
도 4는 본 발명의 일 실시예에 의한 터치 센서의 구동 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 의한 표시 패널 및 표시 구동부를 설명하기 위한 블록도이다.
도 6a는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다.
도 6b는 본 발명의 다른 실시예에 따른 화소를 설명하기 위한 도면이다.
도 7a는 본 발명의 일 실시예에 따른 표시 스캔 기간을 설명하기 위한 파형도이다.
도 7b는 도 7a의 AA 영역을 확대 도시한 파형도이다.
도 7c는 문턱 전압 보상과 데이터 기입 기간 및 온-바이어스 기간 동안 공급되는 데이터 신호의 흐름을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 셀프 스캔 기간을 설명하기 위한 파형도이다.
도 9는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 10a 및 도 10b는 일 실시예에 따른 화소 구동 방법의 효과를 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 어떤 부분이 다른 부분과 "연결된다"고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 나타낸다. 도 2는 도 1에 도시된 표시 장치의 개략적인 부분 단면도이다. 도 3은 본 발명의 일 실시예에 의한 터치 센서의 센서부를 나타낸다. 도 4는 본 발명의 일 실시예에 의한 터치 센서의 구동 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(1000)는 센서부(100), 표시 패널(200), 터치 구동부(300) 및 표시 구동부(400)를 포함할 수 있다. 이 때, 센서부(100)와 터치 구동부(300)는 터치 센서를 구성할 수 있다.
본 발명의 일 실시예에 따르면 표시 장치(1000)는 휴대 단말기에 적용될 수 있다. 별도로 도시하지 않았으나, 표시 장치(1000)는 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등과 함께 브라켓/케이스 등에 배치됨으로써 휴대 단말기를 구성할 수 있다. 다만, 표시 장치(1000)는 이에 한정 적용되는 것은 아니다. 예를 들어, 표시 장치(1000)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에도 적용될 수 있다.
한편, 도 1의 실시예에서는 센서부(100)와 표시 패널(200)을 서로 분리하여 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 센서부(100)와 표시 패널(200)은 일체로 제작될 수도 있다.
실시예에 따라, 센서부(100)는 표시 패널(200)의 적어도 일면 상에 제공될 수 있다. 예를 들어, 센서부(100)는 표시 패널(200)의 양면 중 영상이 출사되는 방향의 일면(예를 들어, 상부면) 상에 배치될 수 있다. 다른 실시예에서, 센서부(100)는 표시 패널(200)의 양면 중 적어도 일면에 직접 형성되거나, 혹은 표시 패널(200)의 내부에 형성될 수 있다. 예를 들어, 센서부(100)는 표시 패널(200)의 상부 기판 또는 하부 기판의 외부면(즉, 상부 기판의 상부면 또는 하부 기판의 하부면) 상에 직접 형성되거나, 혹은 상부 기판 또는 하부 기판의 내부면(즉, 상부 기판의 하부면 또는 하부 기판의 상부면) 상에 직접 형성될 수도 있다.
이러한 센서부(100)는 외부 입력(예: 사용자의 터치)을 감지할 수 있는 터치 활성 영역(101)과, 상기 터치 활성 영역(101)의 외부에 배치된 터치 비활성 영역(102)을 포함할 수 있다. 실시예에 따라, 터치 활성 영역(101)은 표시 패널(200)의 표시 영역(201)에 대응하도록 배치될 수 있다.
실시예에 따라, 센서부(100)는 표시 패널(200)과 적어도 일 영역이 중첩되도록 배치될 수 있다. 예를 들어, 센서부(100)의 적어도 일 영역, 일례로 터치 활성 영역(101)은 표시 패널(200)의 일 영역, 일례로 표시 영역(201) 상에 배치될 수 있다. 실시예에 따라, 터치 활성 영역(101)에는 터치 입력을 검출하기 위한 적어도 하나의 전극, 예를 들어 제1 전극(120) 및 제2 전극(130)이 배치될 수 있다. 즉, 제1 전극(120) 및 제2 전극(130)은 표시 패널(200)의 표시 영역(201) 상에 제공될 수 있다.
터치 비활성 영역(102)에는 터치 활성 영역(101)에 제공된 전극, 예를 들어, 제1 및 제2 전극들(120, 130)을 터치 구동부(300) 등과 전기적으로 연결하기 위한 배선들이 배치될 수 있다. 실시예에 따라, 터치 비활성 영역(102)은 표시 패널(200)의 비표시 영역(202)과 대응하도록 배치될 수 있다.
보다 구체적으로, 센서부(100)는 터치 활성 영역(101)에 제공된 적어도 하나의 제1 전극(120) 및 제2 전극(130)을 포함할 수 있다. 센서부(100)는 다수의 제1 전극들(120)과, 상기 제1 전극들(120)과 교차하는 다수의 제2 전극들(130)을 포함할 수 있다. 실시예에 따라, 제1 전극들(120)은 제1 방향을 따라 연장되고, 제2 전극들(130)은 도시되지 않은 절연막에 의해 제1 전극들(120)과 절연되면서 제1 방향과 교차하는 제2 방향을 따라 연장될 수 있다. 이러한 제1 전극들(120)과 제2 전극들(130)의 사이, 특히 이들의 교차부에는 커패시턴스(Cse)가 형성될 수 있다. 이러한 커패시턴스(Cse)는 해당 지점 또는 그 주변에서 터치 입력이 발생할 시 변화된다. 따라서, 커패시턴스(Cse)의 변화를 검출함으로써 터치 입력을 감지할 수 있다.
제1 전극들(120) 및 제2 전극들(130)의 형상, 크기, 및/또는 배치 방향 등이 특별히 한정되지는 않는다. 이와 관련한 비제한적인 실시예로서, 제1 전극들(120) 및 제2 전극들(130)은 도 3에 도시된 바와 같이 구성될 수 있다.
도 3을 참조하면, 센서부(100)는 터치 활성 영역(101) 및 터치 비활성 영역(102)이 정의된 터치 기판(110)과, 상기 터치 기판(110) 상의 터치 활성 영역(101)에 제공된 제1 전극들(120) 및 제2 전극들(130)과, 상기 터치 기판(110) 상의 터치 비활성 영역(102)에 제공된 배선들(140) 및 패드부(150)를 포함한다.
터치 기판(110)은 센서부(100)의 기재가 되는 기판으로서, 경성 기판 또는 가요성 기판일 수 있다. 예를 들어, 터치 기판(110)은 유리 또는 강화 유리로 구성된 경성 기판, 혹은 유연한 플라스틱 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 한편, 실시예에 따라서는 터치 기판(110)이 생략될 수도 있다. 예를 들어, 제1 및 제2 전극들(120, 130)이 표시 패널(200)을 구성하는 적어도 하나의 기판 상에 직접 형성되는 경우, 센서부(100)를 구성하기 위한 터치 기판(110)은 표시 패널(200)을 구성하는 적어도 하나의 기판, 혹은 박막 봉지층(TFE, 도 2 참조) 등으로 대체될 수도 있다.
제1 전극들(120)은 제1 방향, 일례로 X 방향을 따라 연장될 수 있다. 실시예에 따라, 각 행에 배치된 제1 전극들(120) 각각은 다수의 제1 감지셀들(122)과, 각 행의 제1 감지셀들(122)을 제1 방향을 따라 전기적으로 연결하는 제1 연결부들(124)을 포함할 수 있다. 실시예에 따라, 제1 연결부들(124)은 제1 감지셀들(122)과 일체로 구성되거나, 혹은 브리지(bridge) 형태의 연결 패턴으로 구성될 수 있다. 이러한 제1 전극들(120)은 터치 구동을 위한 터치 구동 신호를 공급받는 구동 전극(Tx 전극), 및/또는 구동 전극으로 입력되는 터치 구동 신호에 대응하는 터치 감지 신호를 출력하는 감지 전극(Rx 전극)일 수 있다. 일례로, 센서부(100)가 상호 정전용량 방식의 터치 센서일 때, 제1 전극들(120)은 감지 전극들로 구현될 수 있다.
제2 전극들(130)은 제2 방향, 일례로 Y 방향을 따라 연장될 수 있다. 실시예에 따라, 각 열에 배치된 제2 전극들(130) 각각은 다수의 제2 감지셀들(132)과, 각 열의 제2 감지셀들(132)을 제2 방향을 따라 전기적으로 연결하는 제2 연결부들(134)을 포함할 수 있다. 실시예에 따라, 제2 연결부들(134)은 제2 감지셀들(132)과 일체로 구성되거나, 혹은 브리지(bridge) 형태의 연결 패턴으로 구성될 수 있다. 이러한 제2 전극들(130)은 터치 구동을 위한 터치 구동 신호를 공급받는 구동 전극, 및/또는 구동 전극으로 입력되는 터치 구동 신호에 대응하는 터치 감지 신호를 출력하는 감지 전극일 수 있다. 일례로, 센서부(100)가 상호 정전용량 방식의 터치 센서일 때, 제1 전극들(120)은 감지 전극들이고, 제2 전극들(130)은 구동 전극들일 수 있다.
배선들(140)은 각각의 제1 전극들(120) 및 제2 전극들(130)을 패드부(150)와 연결한다. 예를 들어, 각각의 배선(140)은 해당 제1 전극(120) 또는 제2 전극(130)을 패드부(150)에 구비된 소정의 패드(152)에 전기적으로 연결할 수 있다.
패드부(150)는 제1 및 제2 전극들(120, 130)을 외부의 구동 회로, 예를 들어 터치 구동부(300)와 연결하기 위한 다수의 패드들(152)을 포함할 수 있다. 이러한 패드부(150)를 통하여 센서부(100)와 터치 구동부(300) 사이에서 신호 전송 및/또는 전원 공급이 이루어질 수 있다.
다시 도 1 및 도 2를 참조하면, 표시 패널(200)은 표시 영역(201)과, 상기 표시 영역(201) 외부의 비표시 영역(202)을 포함한다.
표시 패널(200)은 베이스 기판(BSL), 베이스 기판(BSL) 상에 위치하는 소자층(DSL) 및 소자층(DSL) 상에 위치하는 박막 봉지층(TFE)을 포함할 수 있다.
베이스 기판(BSL)은 소자층(DSL)을 지지하는 기판이다. 몇몇 실시예에서 베이스 기판(BSL)은 유리, 석영, 세라믹, 또는 플라스틱 등으로 이루어진 절연기판일 수 있다.
소자층(DSL)은 베이스 기판(BSL) 상에 위치할 수 있다. 몇몇 실시예에서 소자층(DSL)은 베이스 기판(BSL) 상에 위치하는 복수의 화소(PX) 및 복수의 표시 신호 라인을 포함할 수 있다. 각 화소(PX)는 박막 트랜지스터(thin film transistor, TFT), 커패시터, 및 발광 소자를 포함할 수 있다. 복수의 표시 신호 라인은 각 화소(PX)에 스캔 신호를 전달하는 다수의 스캔 라인들(SL) 및 데이터 신호를 전달하는 데이터 라인들(DL)을 포함할 수 있다. 소자층(DSL)이 포함하는 화소(PX)들은 표시 영역(201) 내에 위치할 수 있다.
소자층(DSL)은 베이스 기판(BSL) 상에 위치하되 표시 영역(201) 내에 위치하는 소자들 및 배선들을 더 포함할 수 있다. 그리고 소자들 및 배선들은 화소(PX)들에 인가되는 각종 신호들을 생성하거나 해당 신호들을 화소(PX)들에 전달할 수 있다.
소자층(DSL) 상에는 박막 봉지층(TFE)이 위치할 수 있다. 박막 봉지층(TFE)은 소자층(DSL)을 보호할 수 있다. 박막 봉지층(TFE)은 복수 개의 박막들을 포함할 수 있다.
센서부(100) 상부에는 커버 윈도우(CW)가 배치될 수 있다. 커버 윈도우(CW)는 표시 패널(200) 상에 배치되며, 표시 패널(200)을 외부의 충격 등으로부터 보호한다. 커버 윈도우(CW)는 투명한 재질, 예를 들어 강화 유리 또는 플라스틱 소재의 필름으로 구현될 수 있다. 도시하지는 않았지만, 표시 장치(1000)는 광학 부재를 더 포함할 수 있다.
도 4를 참조하면, 터치 구동부(300)는 구동 회로(310) 및 감지 회로(320)를 포함할 수 있다. 제1 전극(120) 및 제2 전극(130)의 교차부에는 커패시턴스(Cse)가 형성된다. 제2 전극(130)은 터치 구동부(300)에 구비되는 구동 회로(310)로부터 터치 구동 신호(Std)를 공급받는다. 그러면, 커패시턴스(Cse)의 커플링 작용에 의해 제1 전극(120)으로부터 터치 구동 신호(Std)에 대응하는 터치 감지 신호(Sse)가 출력된다. 이러한 터치 감지 신호(Sse)는 터치 구동부(300)에 구비되는 감지 회로(320)로 입력된다. 감지 회로(320)는 각각의 제1 전극(120)으로부터 입력되는 터치 감지 신호(Sse)를 증폭, 변환 및 신호 처리하고, 그 결과에 따라 터치 입력을 검출한다.
실시예에 따라, 감지 회로(320)는 신호 수신부(322), 아날로그 디지털 변환부(Analog Digital Converter, 이하 ‘ADC’로 약기함)(324) 및 신호 처리부(326)를 포함할 수 있다.
신호 수신부(322)는 각각의 제1 전극(120)으로부터 터치 감지 신호(Sse)를 수신한다. 이러한 신호 수신부(322)는 터치 감지 신호(Sse)를 증폭하여 출력할 수 있다. 일례로, 신호 수신부(322)는 적어도 OP 앰프(Operational Amplifier)를 포함하는 아날로그 프론트 엔드(Analog Front End, 이하 ‘AFE’로 약기함)로 구현될 수 있다. 실시예에 따라, 신호 수신부(322)의 제1 입력 단자(IN1), 예를 들어 OP 앰프의 반전 입력단자는 각각의 제1 전극(120)에 전기적으로 연결될 수 있다. 즉, 제1 입력 단자(IN1)로는 제1 전극(120)으로부터의 터치 감지 신호(Sse)가 입력될 수 있다. 한편, 신호 수신부(322)의 제2 입력 단자(IN2), 예를 들어 OP 앰프의 비반전 입력단자는 그라운드(ground, 이하 ‘GND’로 약기함) 단자에 전기적으로 연결될 수 있다. 즉, 제2 입력 단자(IN2)로는 GND 전압이 입력될 수 있다.
ADC(324)는 신호 수신부(322)로부터 입력되는 아날로그 신호를 디지털 신호로 변환한다. 실시예에 따라, ADC(324)는 각각의 제1 전극(120)에 상응하는 각각의 감지 채널에 1:1로 대응하도록 제1 전극들(120)의 개수만큼 구비될 수 있다. 또는, 다른 실시예에서 ADC(324)는 복수의 제1 전극들(120)이 하나의 ADC(324)를 공유하도록 구성될 수 있다. 이 경우, 신호 수신부(322)와 ADC(324) 사이에는 스위칭 회로가 추가적으로 구비될 수 있다.
신호 처리부(326)는 ADC(324)로부터의 변환 신호(디지털 신호)를 신호 처리하고, 신호 처리 결과에 따라 터치 입력을 검출한다. 일례로, 신호 처리부(326)는 복수의 제1 전극들(120)로부터 신호 수신부(322) 및 ADC(324)를 경유하여 입력되는 신호(증폭 및 변환된 터치 감지 신호(Sse))를 종합적으로 분석하여 터치 입력의 발생 여부 및 그 위치를 검출할 수 있다. 실시예에 따라, 신호 처리부(326)는 마이크로 프로세서(Microprocessor, 이하 ‘MPU’로 약기함)로 구현될 수 있다. 이 경우, 감지 회로(320)의 내부에는 신호 처리부(326)의 구동에 필요한 메모리가 추가적으로 구비될 수 있다. 한편, 신호 처리부(326)의 구성이 이에 한정되지는 않는다. 다른 예로서, 신호 처리부(326)는 마이크로 컨트롤러(Microcontroller, MCU) 등으로 구현될 수도 있다.
도 5는 본 발명의 일 실시예에 의한 표시 패널 및 표시 구동부를 설명하기 위한 블록도이다.
도 1 및 도 5를 참조하면, 일 실시예에 따른 표시 영역(201)에는 다수의 스캔 라인들(SL) 및 데이터 라인들(DL)과, 상기 스캔 라인들(SL) 및 데이터 라인들(DL)에 접속되는 다수의 화소들(PX)이 제공된다. 비표시 영역(202)에는 화소들(PX)을 구동하기 위한 각종 구동신호 및/또는 전원을 공급하기 위한 배선들이 제공될 수 있다.
본 발명에서, 표시 패널(200)의 종류가 특별히 한정되지는 않는다. 예를 들어, 표시 패널(200)은 자발광 표시 패널일 수 있다. 이 경우 표시 패널(200)은 복수의 발광소자들을 포함할 수 있다. 예를 들어, 발광소자는 유기 발광 소자(organic light emitting diode)로 선택될 수 있다. 또한, 발광소자는 마이크로 LED(light emitting diode), 양자점 발광 소자(quantum dot light emitting diode)와 같은 무기 발광 소자(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광소자는 유기물과 무기물이 복합적으로 구성된 소자일 수도 있다.
표시 구동부(400)는 표시 패널(200)과 전기적으로 연결되어 표시 패널(200)의 구동에 필요한 신호를 공급한다. 일 실시예에 따르면, 표시 구동부(400)는, 스캔 라인들(SL)로 스캔신호들을 공급하는 스캔 구동부(SDR), 데이터 라인들(DL)로 데이터 신호들을 공급하는 데이터 구동부(DDR), 스캔 구동부(SDR) 및 데이터 구동부(DDR)를 구동하기 위한 각종 제어신호들 및/또는 영상 데이터를 공급하는 타이밍 제어부(TCON)를 포함할 수 있다.
스캔 구동부(SDR)는 제1 스캔 구동부(SDR1), 제2 스캔 구동부(SDR2), 제3 스캔 구동부(SDR3), 및 제4 스캔 구동부(SDR4)의 구성 및 동작으로 구분될 수 있다. 다만, 스캔 구동부(SDR)의 구분은 설명의 편의를 위한 것이며, 설계에 따라 스캔 구동부들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
일 실시예에서, 표시 장치(1000)는 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압, 제3 전원(Vint)(또는, 초기화 전원)의 전압, 및 제4 전원(Vaint)(또는, 애노드 초기화 전원)의 전압을 표시 패널(200)에 공급하기 위하여 도시되지 않은 전원 공급부를 더 포함할 수 있다. 전원 공급부는 스캔 신호, 제어 신호 및/또는 발광 제어 신호의 게이트-온(gate-on) 레벨 및 게이트-오프(gate-off) 레벨을 결정하는 로우 전원(도 7a의 VGL) 및 하이 전원(도 7a의 VGH)을 스캔 구동부(SDR), 및/또는 발광 구동부(EDR)에 공급할 수 있다. 로우 전원은 하이 전원보다 낮은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 전원(VDD), 제2 전원(VSS), 제3 전원(Vint)(또는, 초기화 전원), 및 제4 전원(Vaint)(또는, 애노드 초기화 전원), 로우 전원, 및 하이 전원 중 적어도 하나는 타이밍 제어부(TCON) 또는 데이터 구동부(DDR)로부터 공급될 수도 있다.
실시예에 따라, 제1 전원(VDD)과 제2 전원(VSS)은 발광 소자의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압 레벨은 제1 전원(VDD)의 전압 레벨보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양(positive)의 전압이고, 제2 전원(VSS)의 전압은 음(negative)의 전압일 수 있다.
초기화 전원(Vint)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어 초기화 전원(Vint)의 전압에 의해 화소(PX)에 포함되는 커패시터 및/또는 트랜지스터가 초기화될 수 있다. 초기화 전원(Vint)은 양의 전압일 수 있다.
애노드 초기화 전원(Vaint)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 애노드 초기화 전원(Vaint)의 전압에 의해 화소(PX)에 포함되는 발광 소자의 애노드가 초기화될 수 있다. 애노드 초기화 전원(Vaint)은 음의 전압일 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 영상 리프레시 레이트(refresh rate, 구동 주파수, 또는 화면 재생률)로 영상을 표시할 수 있다. 영상 리프레시 레이트는 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 영상 리프레시 레이트는 화면 스캔율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 영상 리프레시 레이트에 대응하여, 하나의 수평 라인(또는, 화소행)에 대한 데이터 구동부(DDR)의 출력 주파수 및/또는 기입 스캔 신호를 출력하는 제1 스캔 구동부(SDR1)의 출력 주파수가 결정될 수 있다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라, 하나의 수평 라인(또는, 화소행)에 대한 스캔 구동부(SDR)의 출력 주파수 및 이에 대응하는 데이터 구동부(DDR)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 영상 리프레시 레이트(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
표시 패널(200)은 데이터 라인(DL)들, 스캔 라인들(SL1, SL2, SL3, SL4), 및 발광 제어 라인들(EL)과 각각 연결되는 화소(PX)들을 포함할 수 있다. 화소(PX)들은 외부로부터 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(Vint), 및 애노드 초기화 전원(Vaint)의 전압들을 공급받을 수 있다. 일 실시예에서, 제i 행, 제j(단, i, j는 자연수) 열에 배치되는 화소(PX)는 제i 화소행에 대응하는 스캔 라인들(SL1i, SL2i, SL3i, SL4i), 제i 화소행에 대응하는 발광 제어 라인(ELi), 및 제j 화소열에 대응하는 데이터 라인(DLj)에 연결될 수 있다.
본 발명의 실시예에서는 화소(PX)의 회로 구조에 대응하여 화소(PX)에 연결되는 신호선들(SL1, SL2, SL3, SL4, EL, DL)은 다양하게 설정될 수 있다.
타이밍 제어부(TCON)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 구동 제어 신호(SCS1), 제2 구동 제어 신호(SCS2), 제3 구동 제어 신호(SCS3), 제4 구동 제어 신호(SCS4), 제5 구동 제어 신호(ECS), 및 제6 구동 제어 신호(DCS)를 생성할 수 있다. 제1 구동 제어 신호(SCS1)는 제1 스캔 구동부(SDR1)로 공급되고, 제2 구동 제어 신호(SCS2)는 제2 스캔 구동부(SDR2)로 공급되며, 제3 구동 제어 신호(SCS3)는 제3 스캔 구동부(SDR3)로 공급되고, 제4 구동 제어 신호(SCS4)는 제4 스캔 구동부(SDR4)로 공급되며, 제5 구동 제어 신호(ECS)는 발광 구동부(EDR)로 공급되고, 제6 구동 제어 신호(DCS)는 데이터 구동부(DDR)로 공급될 수 있다. 또한, 타이밍 제어부(TCON)는 외부로부터 공급되는 입력 영상 데이터를 영상 데이터(RGB)로 재정렬하여 데이터 구동부(DDR)에 공급할 수 있다.
제1 구동 제어 신호(SCS1)에는 제1 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제1 스캔 스타트 펄스는 제1 스캔 구동부(SDR1)로부터 출력되는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제1 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제2 구동 제어 신호(SCS2)에는 제2 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제2 스캔 스타트 펄스는 제2 스캔 구동부(SDR2)로부터 출력되는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제2 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제3 구동 제어 신호(SCS3)에는 제3 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제3 스캔 스타트 펄스는 제3 스캔 구동부(SDR3)로부터 출력되는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제3 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제4 구동 제어 신호(SCS4)에는 제4 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제4 스캔 스타트 펄스는 제4 스캔 구동부(SDR4)로부터 출력되는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제4 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제5 구동 제어 신호(ECS)에는 발광 제어 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 발광 제어 스타트 펄스는 발광 구동부(EDR)로부터 출력되는 발광 제어 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 제어 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제6 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 이용될 수 있다.
제1 스캔 구동부(SDR1)는 타이밍 제어부(TCON)로부터 제1 구동 제어 신호(SCS1)를 수신하고, 제1 구동 제어 신호(SCS1)에 기초하여 제1 스캔 라인(SL1)들로 스캔 신호(예를 들어, 제1 스캔 신호)를 공급할 수 있다. 예를 들어, 제1 스캔 구동부(SDR1)는 제1 스캔 라인(SL1)들로 제1 스캔 신호를 순차적으로 공급할 수 있다. 제1 스캔 신호가 순차적으로 공급되면, 화소(PX)들은 수평 라인 단위(또는, 화소행 단위)로 선택되며, 데이터 신호(도 7a의 Data[n]) 및 온-바이어스 전원(도 7a의 Vbias1, 도 8의 Vbias2)이 화소(PX)들에 교번하여 공급될 수 있다. 즉, 제1 스캔 신호는 데이터 기입 및 온-바이어스 전원에 이용되는 신호일 수 있다. 이 때, 온-바이어스 전원은 화소(PX)에 포함되는 구동 트랜지스터의 소스 전극에 소정의 온-바이어스 전압을 공급하기 위한 전원일 수 있다.
제1 스캔 신호는 게이트-온 레벨(예를 들어, 로우 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제1 스캔 신호를 수신하는 트랜지스터는 제1 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
제1 스캔 구동부(SDR1)는 한 프레임의 표시 스캔 기간(도 7a의 DSP)에 제1 스캔 라인(SL1)들로 스캔 신호를 공급할 수 있다. 일례로, 제1 스캔 구동부(SDR1)는 표시 스캔 기간 동안 제1 스캔 라인(SL1)들 각각으로 적어도 하나의 스캔 신호를 공급할 수 있다.
제2 스캔 구동부(SDR2)는 타이밍 제어부(TCON)로부터 제2 구동 제어 신호(SCS2)를 수신하고, 제2 구동 제어 신호(SCS2)에 기초하여 제2 스캔 라인(SL2)들로 스캔 신호(예를 들어, 제2 스캔 신호)를 공급할 수 있다. 예를 들어, 제2 스캔 구동부(SDR2)는 제2 스캔 라인(SL2)들로 제2 스캔 신호를 순차적으로 공급할 수 있다.
제2 스캔 신호는 화소(PX)들에 포함되는 트랜지스터의 문턱 전압 보상을 위해 공급될 수 있다. 제2 스캔 신호가 공급되면, 화소(PX)들은 구동 트랜지스터의 문턱 전압 보상 동작을 수행할 수 있다. 제2 스캔 신호는 게이트-온 레벨(예를 들어, 하이 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제2 스캔 신호를 수신하는 트랜지스터는 제2 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
제2 스캔 구동부(SDR2)는 한 프레임의 표시 스캔 기간 동안 제2 스캔 라인(SL2)들로 스캔 신호를 공급할 수 있다. 일례로, 제2 스캔 구동부(SDR2)는 표시 스캔 기간 동안 제2 스캔 라인(SL2)들 각각으로 적어도 하나의 스캔 신호를 공급할 수 있다.
제3 스캔 구동부(SDR3)는 타이밍 제어부(TCON)로부터 제3 구동 제어 신호(SCS3)를 수신하고, 제3 구동 제어 신호(SCS3)에 기초하여 제3 스캔 라인(SL3)들로 스캔 신호(예를 들어, 제3 스캔 신호)를 공급할 수 있다. 예를 들어, 제3 스캔 구동부(SDR3)는 제3 스캔 라인(SL3)들로 제3 스캔 신호를 순차적으로 공급할 수 있다.
제3 스캔 신호는 화소(PX)들에 포함되는 트랜지스터 및 커패시터의 초기화를 위해 공급될 수 있다. 제3 스캔 신호가 공급되면, 화소(PX)들은 초기화 동작을 수행할 수 있다. 제3 스캔 신호는 게이트-온 레벨(예를 들어, 하이 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제3 스캔 신호를 수신하는 트랜지스터는 제3 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
제4 스캔 구동부(SDR4)는 타이밍 제어부(TCON)로부터 제4 구동 제어 신호(SCS4)를 수신하고, 제4 구동 제어 신호(SCS4)에 기초하여 제4 스캔 라인(SL4)들로 스캔 신호(예를 들어, 제4 스캔 신호)를 공급할 수 있다. 예를 들어, 제4 스캔 구동부(SDR4)는 제4 스캔 라인(SL4)들로 제4 스캔 신호를 순차적으로 공급할 수 있다. 제4 스캔 신호는 화소(PX)들에 포함되는 발광 소자의 초기화를 위해 공급될 수 있다. 제4 스캔 신호가 공급되면, 화소(PX)들은 발광 소자의 초기화 동작을 수행할 수 있다.
제4 스캔 신호는 게이트-온 레벨(예를 들어, 로우 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제4 스캔 신호를 수신하는 트랜지스터는 제4 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
발광 구동부(EDR)는 타이밍 제어부(TCON)로부터 제5 구동 제어 신호(ECS)를 수신하고, 제5 구동 제어 신호(ECS)에 기초하여 발광 제어 라인(EL)들로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 구동부(EDR)는 발광 제어 라인(EL)들로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어 신호가 공급되면, 화소(PX)들이 수평 라인 단위(또는, 화소행 단위)로 비발광될 수 있다. 이를 위해, 발광 제어 신호는 화소(PX)들에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트-오프 레벨(예를 들어, 하이 전압)로 설정될 수 있다. 화소(PX)에 포함되며 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다.
발광 제어 신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 발광 제어 신호는 스캔 신호보다 넓은 폭으로 설정될 수 있다.
일 실시예에서, 한 프레임 기간 동안 발광 제어 신호는 복수의 게이트-오프 레벨(예를 들어, 하이 전압) 기간을 가질 수 있다.
데이터 구동부(DDR)는 타이밍 제어부(TCON)로부터 제6 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(DDR)는 제6 구동 제어 신호(DCS)에 대응하여 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다. 데이터 라인(DL)들로 공급된 데이터 신호는 스캔 신호(예를 들어, 제1 스캔 신호)에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(DDR)는 스캔 신호와 동기되도록 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다.
일 실시예에서, 데이터 구동부(DDR)는 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다. 예를 들어, 데이터 구동부(DDR)는 제1 스캔 라인(SL1)들로 공급되는 스캔 신호와 동기되도록 데이터 신호를 공급할 수 있다.
도 6a는 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 6b는 본 발명의 다른 실시예에 따른 화소를 설명하기 위한 도면이다.
도 6a를 참조하면, 본 발명의 일 실시예에 따른 화소(PX)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함한다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광 소자(LD) 사이에 접속될 수 있다. 즉, 제1 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)의 제2 전극에 연결되고, 제1 트랜지스터(T1)의 제2 전극은 제3 트랜지스터(T3)의 제2 전극에 연결되고, 제1 트랜지스터(T1)의 게이트 전극은 제3 트랜지스터(T3)의 제1 전극에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLj)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 즉, 제2 트랜지스터(T2)의 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 트랜지스터(T2)의 제2 전극이 제1 트랜지스터(T1)의 제1 전극에 연결되고, 제2 트랜지스터(T2)의 게이트 전극이 제1 스캔 라인(SL1i)(또는, 쓰기 게이트 라인)에 연결될 수 있다. 제2 트랜지스터(T2)는 게이트 트랜지스터로 명명될 수도 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극 사이에 접속될 수 있다. 즉, 제3 트랜지스터(T3)의 제1 전극이 제1 트랜지스터(T1)의 게이트 전극에 연결되고, 제3 트랜지스터(T3)의 제2 전극이 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제3 트랜지스터(T3)의 게이트 전극이 제2 스캔 라인(SL2i)(또는, 보상 게이트 라인)에 연결될 수 있다. 제3 트랜지스터(T3)는 다이오드 연결 트랜지스터로 명명될 수도 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 제3 전원(Vint) 사이에 접속될 수 있다. 즉, 제4 트랜지스터(T4)의 제1 전극이 제1 트랜지스터(T1)의 게이트 전극(또는, 스토리지 커패시터(Cst)의 제2 전극)에 연결되고, 제4 트랜지스터(T4)의 제2 전극이 제3 전원(Vint)에 연결되고, 제4 트랜지스터(T4)의 게이트 전극이 제3 스캔 라인(SL3i)(또는, 초기화 게이트 라인)에 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있다. 한편, 제4 트랜지스터(T4)의 게이트 전극은 이전 제2 스캔 라인에 연결될 수 있다. 예를 들어, 제2 스캔 라인(S2i)에 공급되는 제2 스캔 신호는, 이전 제2 스캔 라인에 공급되는 제2 스캔 신호(즉, 제3 스캔 신호(SL3i))가 8 수평 주기만큼 시프트된 신호일 수 있다. 다만, 이는 예시적인 것으로서, 이전 제2 스캔 라인이 이에 한정되는 것은 아니다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 즉, 제5 트랜지스터(T5)의 제1 전극이 제1 전원(VDD)에 연결되고, 제5 트랜지스터(T5)의 제2 전극이 제1 트랜지스터(T1)의 제1 전극에 연결되고, 제5 트랜지스터(T5)의 게이트 전극이 발광 제어 라인(ELi)(또는, 발광 게이트 라인)에 연결될 수 있다. 제5 트랜지스터(T5)는 제1 발광 트랜지스터로 명명될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LD)의 애노드에 접속될 수 있다. 즉, 제6 트랜지스터(T6)의 제1 전극이 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제6 트랜지스터(T6)의 제2 전극이 발광 소자(LD)의 애노드에 연결되고, 제6 트랜지스터(T6)의 게이트 전극이 발광 제어 라인(ELi)(또는, 발광 게이트 라인)에 연결될 수 있다. 제6 트랜지스터(T6)는 제2 발광 트랜지스터로 명명될 수 있다.
제7 트랜지스터(T7)는 제4 전원(Vaint)과 발광 소자(LD)의 애노드에 접속될 수 있다. 즉, 제7 트랜지스터(T7)의 제1 전극이 제4 전원(Vaint)에 연결되고, 제7 트랜지스터(T7)의 제2 전극이 발광 소자(LD)의 애노드(또는, 제6 트랜지스터(T6)의 제2 전극)에 연결되고, 제7 트랜지스터(T7)의 게이트 전극이 제4 스캔 라인(SL4i)(또는, 바이패스 게이트 라인)에 연결될 수 있다. 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 명명될 수 있다. 한편, 제7 트랜지스터(T7)의 게이트 전극은 이전 제1 스캔 라인에 연결될 수 있다. 예를 들어, 제1 스캔 라인(Sli)에 공급되는 제1 스캔 신호는 이전 제1 스캔 라인에 공급되는 제1 스캔 신호(즉, 제4 스캔 신호(SL4i))가 1 수평 주기만큼 시프트된 신호일 수 있다. 다만, 이는 예시적인 것으로서, 이전 제1 스캔 라인이 이에 한정되는 것은 아니다.
스토리지 커패시터(Cst)는 제1 전극이 제1 전원(VDD)에 연결되고, 제2 전극이 제1 트랜지스터(T1)의 게이트 전극에 연결될 수 있다.
발광 소자(LD)는 애노드가 제6 트랜지스터(T6)의 제2 전극(또는, 제7 트랜지스터(T7)의 제2 전극)에 연결되고, 캐소드가 제2 전원(VSS)에 연결될 수 있다. 제2 전원(VSS)에 인가된 전압은 제1 전원(VDD)에 인가된 전압보다 낮게 설정될 수 있다. 발광 소자(LD)는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷 발광 소자(quantum dot light emitting diode) 등일 수 있다.
제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7) 각각은 P형 트랜지스터일 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7) 각각의 채널들은 폴리 실리콘(poly silicon)으로 구성될 수도 있다. 폴리 실리콘 트랜지스터는 LTPS(low temperature poly silicon) 트랜지스터일 수도 있다. 폴리 실리콘 트랜지스터는 높은 전자 이동도를 가지며, 이에 따른 빠른 구동 특성을 갖는다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은 N형 트랜지스터들일 수 있다. 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각의 채널들은 산화물 반도체(oxide semiconductor)로 구성될 수도 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리 실리콘에 비하여 낮은 전하 이동도를 갖는다. 따라서, 산화물 반도체 트랜지스터들은 턴-오프 상태에서 발생하는 누설 전류 량이 폴리 실리콘 트랜지스터들에 비해 작다.
실시예에 따라, 제7 트랜지스터(T7)가 폴리 실리콘이 아닌 N형 산화물 반도체 트랜지스터로 구성될 수도 있다.
도 6b에 도시된 실시예는 화소(PX_1)가 제2 트랜지스터(T2)의 게이트 전극과 스토리지 커패시터(Cst)의 제2 전극 사이에 부스트 커패시터(Cbst)를 더 포함하고, 제1 트랜지스터(T1)가 정 전압이 인가되는 하부 메탈 전극(BML)을 더 포함한다는 점에서 도 6a에 도시된 실시예와 차이점이 있으며, 나머지 구성들 및 구동 방법은 실질적으로 동일하다. 이하 동일한 구성의 반복 설명은 생략하고, 차이점을 위주로 설명한다.
일 실시예에 따르면, 제2 트랜지스터(T2)의 게이트 전극과 스토리지 커패시터(Cst)의 제2 전극 사이에 부스트 커패시터(Cbst)를 더 포함할 수 있다. 이에 따라 제1 스캔 라인(SL1i)에 게이트-오프 전압(예: 하이 전압)의 제1 스캔 신호가 공급될 때, 부스트 커패시터(Cbst)의 커플링에 의해 스토리지 커패시터(Cst)에 걸린 전압이 부스트될 수 있다. 이로 인해, P형 제1 트랜지스터(T1)의 블랙 계조 전압을 확보하는 효과를 기대할 수 있다. 다시 말해, 데이터 라인(DLj)을 통해 목표 블랙 계조에 대응되는 데이터 전압보다 낮은 데이터 전압을 인가하더라도 부스트 커패시터(Cbst)로 인해 데이터 전압이 부스트되므로, 목표 블랙 계조를 달성할 수 있어, 소비 전력 개선 효과를 기대할 수 있다.
일 실시예에 따르면, 제1 트랜지스터(T1)는 정 전압이 인가되는 하부 메탈 전극(BML)을 더 포함할 수 있다. 예를 들어, 하부 메탈 전극(BML)에 인가되는 정전압은 제1 전원(VDD)일 수 있다. 이에 따라 P형 트랜지스터인 제1 트랜지스터(T1)의 문턱 전압이 음의 방향으로 이동하므로, 제1 트랜지스터(T1)를 거쳐 흐르는 누설 전류가 감소하여 표시 장치(1000, 도 1 참조)의 잔상 개선 효과를 기대할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 스캔 기간을 설명하기 위한 파형도이다. 도 7b는 도 7a의 AA 영역을 확대 도시한 파형도이다. 도 7c는 문턱 전압 보상과 데이터 기입 기간 및 온-바이어스 기간 동안 공급되는 데이터 신호의 흐름을 설명하기 위한 도면이다. 이 때, 문턱 전압 보상과 데이터 기입 기간은 도 7b의 제3 기간(P3)에 해당하고, 온-바이어스 기간은 도 7b의 제4 기간(P4)에 해당한다.
도 6a 내지 도 7b를 참조하면, 화소(PX)는 표시 스캔 기간(DSP) 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 표시 스캔 기간(DSP)은 출력 영상에 실제로 대응하는 데이터 신호(Data[n])(또는, 데이터 전압)가 기입되는 기간을 포함할 수 있다.
표시 스캔 기간(DSP) 동안 발광 제어 라인(ELi)으로 발광 제어 신호(EM[n])가 공급되고, 제1 내지 제4 스캔 라인들(SL1i, SL2i, SL3i, SL4i)로 각각 제1 스캔 신호(GW[n]), 제2 스캔 신호(GC[n]), 제3 스캔 신호(GI[n]), 및 제4 스캔 신호(GB[n])가 공급될 수 있다.
먼저, 제1 시점(t1)부터 제10 시점(t10)까지 발광 제어 라인(ELi)으로 게이트-오프 레벨(예: 하이 전압(VGH))의 발광 제어 신호(EM[n])가 공급될 수 있다. 따라서, 제1 시점(t1)부터 제10 시점(t10)까지 제5 및 제6 트랜지스터들(T5, T6)은 턴-오프 상태일 수 있다.
제2 시점(t2)부터 제3 시점(t3)까지의 제1 기간(P1) 동안 제3 스캔 라인(SL3i)으로 게이트-온 레벨(예: 하이 전압(VGH))의 제3 스캔 신호(GI[n])가 공급될 수 있다. 즉, 제3 스캔 신호(GI[n])는 제2 시점(t2)에서 게이트-오프 레벨(예: 로우 전압(VGL))로부터 게이트-온 레벨로 천이되고, 제3 시점(t3)까지 게이트-온 레벨로 유지될 수 있다. 이에 따라, 제1 기간(P1) 동안 제4 트랜지스터(T4)가 턴-온되어, 제1 트랜지스터(T1)의 게이트 전극이 초기화 전원(Vint)의 전압으로 초기화되고, 스토리지 커패시터(Cst)에 의해 유지될 수 있다. 즉, 제1 기간(P1)은 제1 트랜지스터(T1)의 초기화 기간(또는, 제1 초기화 기간)일 수 있다.
제4 시점(t4)에서, 제2 스캔 신호(GC[n])는 게이트-오프 레벨(예: 로우 전압(VGL))로부터 게이트-온 레벨(예: 하이 전압(VGH))로 천이될 수 있다. 이에 따라, 제4 시점(t4)에서 제3 트랜지스터(T3)가 턴-온될 수 있다.
제5 시점(t5)부터 제6 시점(t6)까지의 제2 기간(P2)동안 제4 스캔 라인(SL4i)으로 게이트-온 레벨(예: 로우 전압(VGL))의 제4 스캔 신호(GB[n])가 공급될 수 있다. 즉, 제4 스캔 신호(GB[n])는 제5 시점(t5)에서 게이트-오프 레벨로부터 게이트-온 레벨(예: 로우 전압(VGL))로 천이되고, 제6 시점(t6)까지 게이트-온 레벨로 유지될 수 있다. 이에 따라, 제2 기간(P2)동안 제7 트랜지스터(T7)가 턴-온되어, 발광 소자(LD)의 애노드에 애노드 초기화 전원(Vaint)의 전압이 공급될 수 있다. 즉, 제2 기간(P2)은 발광 소자(LD)의 초기화 기간(또는, 제2 초기화 기간)일 수 있다.
제7 시점(t7)에서, 제1 스캔 신호(GW[n])는 게이트-오프 레벨(예: 하이 전압(VGH))로부터 게이트-온 레벨(예: 로우 전압(VGL))로 천이될 수 있다. 이에 따라, 제7 시점(t7)에서, 제2 트랜지스터(T2)가 턴-온될 수 있다.
제8 시점(t8)에서, 제2 스캔 신호(GC[n])는 게이트-온 레벨(예: 하이 전압(VGH))로부터 게이트-오프 레벨(예: 로우 전압(VGL))로 천이될 수 있다. 이에 따라, 제8 시점(t8)에서 제3 트랜지스터(T3)가 턴-오프될 수 있다.
제9 시점(t9)에서, 제1 스캔 신호(GW[n])는 게이트-온 레벨(예: 로우 전압(VGL))로부터 게이트-오프 레벨(예: 하이 전압(VGH))로 천이될 수 있다. 이에 따라, 제9 시점(t9)에서, 제2 트랜지스터(T2)가 턴-오프될 수 있다.
도 7b를 참조하면, 데이터 라인(DLj)을 통해 제공되는 전압은, 기 설정된 단위로, 데이터 전압(Data[n])에서 제1 온-바이어스 전압(Vbias1)으로 천이를 반복할 수 있다. 이 때, 기 설정된 단위는 1 수평 주기(1H)일 수 있다.
제7 시점(t7)부터 제8 시점(t8) 사이의 제3 기간(P3) 동안, 제1 스캔 라인(SL1i)으로 게이트-온 레벨의 제1 스캔 신호(GW[n])가 제공되고, 제2 스캔 라인(SL2i)으로 게이트-온 레벨의 제2 스캔 신호(GC[n])가 제공되어, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온 상태일 수 있다.
구체적으로, 제3 기간(P3) 동안 제2 스캔 신호(GC[n])는 게이트-온 레벨을 유지하므로, 제3 트랜지스터(T3)는 턴-온 상태를 유지할 수 있다. 이에 따라, 제1 트랜지스터(T1)는 다이오드 연결 형태를 가질 수 있다.
또한, 제3 기간(P3) 동안 제1 스캔 신호(GW[n])는 게이트-온 레벨을 유지하므로, 제2 트랜지스터(T2)도 턴-온 상태이다. 따라서, 제3 기간(P3) 동안 데이터 라인(DLj)에 인가된 화소(PX)의 계조 값(V0~V255)에 대응하는 데이터 신호(Data[n])는, 도 7c에 도시된 바와 같이 제2 트랜지스터(T2), 제1 트랜지스터(T1), 및 제3 트랜지스터(T3)를 경유하여 스토리지 커패시터(Cst)에 기입될 수 있다. 이때, 스토리지 커패시터(Cst)에 기입된 데이터 신호(Data[n])는 제1 트랜지스터(T1)의 문턱 전압의 감소분이 반영된 전압일 수 있다. 즉, 제3 기간(P3)은 문턱전압 보상과 데이터 기입 기간일 수 있다.
한편, 제8 시점(t8)부터 제9 시점(t9) 사이의 제4 기간(P4) 동안, 제1 스캔 라인(SL1i)으로 게이트-온 레벨(예: 로우 전압(VGL))의 제1 스캔 신호(GW[n])가 제공되고, 제2 스캔 라인(SL2i)으로 게이트-오프 레벨(예: 로우 전압(VGL))의 제2 스캔 신호(GC[n])가 제공되어, 제2 트랜지스터(T2)는 턴-온 상태이고, 제3 트랜지스터(T3)는 턴-오프 상태일 수 있다.
구체적으로, 제4 기간(P4) 동안 제2 스캔 신호(GC[n])는 게이트-오프 레벨(예: 로우 전압(VGL))을 유지하므로, 제3 트랜지스터(T3)는 턴-오프 상태일 수 있다. 이에 따라, 제1 트랜지스터(T1)의 제2 전극(또는, 드레인 전극)과 게이트 전극은 전기적으로 연결되지 않을 수 있다. 또한, 제4 기간(P4) 동안, 제1 스캔 신호(GW[n])는 게이트-온 레벨(예: 로우 전압(VGL))을 유지하므로, 제2 트랜지스터(T2)는 턴-온 상태이다. 따라서, 제4 기간(P4) 동안 데이터 라인(DLj)에 인가된 제1 온-바이어스 전압(Vbias1)은, 도 7c에 도시된 바와 같이 제2 트랜지스터(T2)를 통해서, 제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)에 인가될 수 있다. 이에 따라, 제4 기간(P4) 동안 제1 트랜지스터(T1)가 온-바이어스 상태로 유지될 수 있다. 즉, 제4 기간(P4)은 온-바이어스 기간일 수 있다.
다시, 도 7a를 참조하면, 제10 시점(t10)에서 발광 제어 신호(EM[n])는 게이트-오프 레벨(예: 하이 전압(VGH))에서 게이트-온 레벨(예: 로우 전압(VGL))로 천이될 수 있다. 이에 따라, 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되므로, 제10 시점(t10) 이후에 화소(PX)(또는, 발광 소자(LD))가 발광할 수 있다.
도 8은 본 발명의 일 실시예에 따른 셀프 스캔 기간을 설명하기 위한 파형도이다.
도 6a 내지 도 8을 참조하면, 셀프 스캔 기간(SSP)에는 제3 및 제4 트랜지스터들(T3, T4)로 스캔 신호가 공급되지 않는다. 예를 들어, 셀프 스캔 기간(SSP)에서, 제2 스캔 라인(SL2i), 및 제3 스캔 라인(SL3i)으로 각각 공급되는 제2 스캔 신호(GC[n]), 및 제3 스캔 신호(GI[n])는 게이트-오프 레벨(예: 로우 전압(VGL))을 가질 수 있다.
한편, 셀프 스캔 기간(SSP)에서, 게이트-온 레벨(예: 로우 전압(VGL))의 제1 스캔 신호(GW[n]) 및 제4 스캔 신호(GB[n])가 공급될 수 있다. 표시 스캔 기간(DSP)에서 출력되는 영상의 휘도를 유지하기 위해, 셀프 스캔 기간(SSP)에 제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)에 온-바이어스 전압(또는, 제2 온-바이어스 전압(Vbias2))이 인가될 수 있다. 이 때, 제2 온-바이어스 전압(Vbias2)의 크기는 제1 온-바이어스 전압(Vbias1)의 크기와 상이할 수 있다. 다만, 이에 한정되는 것은 아니고, 제2 온-바이어스 전압(Vbias2)의 크기는 제1 온-바이어스 전압(Vbias1)의 크기와 동일할 수도 있다.
먼저, 제11 시점(t11)부터 제16 시점(t16)까지 발광 제어 라인(ELi)으로 게이트-오프 레벨(예: 하이 전압(VGH))의 발광 제어 신호(EM[n])가 공급될 수 있다. 따라서, 제11 시점(t11)부터 제16 시점(t16)까지 제5 및 제6 트랜지스터들(T5, T6)은 턴-오프 상태일 수 있다.
제12 시점(t12)부터 제13 시점(t13)까지의 제5 기간(P5)동안 제4 스캔 라인(SL4i)으로 게이트-온 레벨(예: 로우 전압(VGL))의 제4 스캔 신호(GB[n])가 공급될 수 있다. 즉, 제4 스캔 신호(GB[n])는 제12 시점(t12)에서 게이트-오프 레벨로부터 게이트-온 레벨로 천이되고, 제13 시점(t13)까지 게이트-온 레벨로 유지될 수 있다. 이에 따라, 제5 기간(P5)동안 제7 트랜지스터(T7)가 턴-온되어, 발광 소자(LD)의 애노드에 애노드 초기화 전원(Vaint)의 전압이 공급될 수 있다. 즉, 제5 기간(P5)동안, 발광 소자(LD)의 애노드가 애노드 초기화 전원(Vaint)의 전압으로 초기화될 수 있다.
제14 시점(t14)부터 제15 시점(t15)까지의 제6 기간(P6)동안 제1 스캔 라인(SL1i)으로 게이트-온 레벨(예: 로우 전압(VGL))의 제1 스캔 신호(GW[n])가 공급될 수 있다. 즉, 제1 스캔 신호(GW[n])는 제14 시점(t14)에서 게이트-오프 레벨로부터 게이트-온 레벨로 천이되고, 제15 시점(t15)까지 게이트-온 레벨로 유지될 수 있다. 이에 따라, 제6 기간(P6)동안 제2 트랜지스터(T2)가 턴-온될 수 있다. 이 때, 제2 스캔 신호(GC[n])는 게이트-오프 레벨(예: 로우 전압(VGL))을 유지하므로, 제3 트랜지스터(T3)는 턴-오프 상태일 수 있다. 이에 따라, 제1 트랜지스터(T1)의 제2 전극(또는, 드레인 전극)과 게이트 전극은 전기적으로 연결되지 않을 수 있다. 따라서, 제6 기간(P6) 동안 데이터 라인(DLj)에 인가된 제2 바이어스 전압(Vbias2)은 제2 트랜지스터(T2)를 통해서, 제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)에 인가될 수 있다. 이에 따라, 제6 기간(P6) 동안 제1 트랜지스터(T1)가 온-바이어스 상태로 유지될 수 있다.
제16 시점(t16)에서 발광 제어 신호(EM[n])는 게이트-오프 레벨(예: 하이 전압(VGH))에서 게이트-온 레벨(예: 로우 전압(VGL))로 천이될 수 있다. 이에 따라, 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되므로, 제16 시점(t16) 이후에 화소(PX)(또는, 발광 소자(LD))가 발광할 수 있다.
한편, 셀프 스캔 기간(SSP)에서 데이터 구동부(도 5의 DDR)는 화소(PX)에 데이터 신호(Data[n])를 공급하지 않을 수 있다. 따라서, 소비 전력이 더욱 저감될 수 있다.
도 9는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 5 내지 도 9를 참조하면, 화소(PX)는, 표시 스캔 기간(DSP)에서 도 7a의 동작을 수행하고, 셀프 스캔 기간(SSP)에 도 8의 동작을 수행할 수 있다.
일 실시예에서, 영상 리프레시 레이트(RR)에 따라, 제2 스캔 신호(GC[n]) 및 제3 스캔 신호(GI[n])의 출력 주파수가 달라질 수 있다. 예를 들어, 제2 스캔 신호(GC[n]) 및 제3 스캔 신호(GI[n])는 영상 리프레시 레이트(RR)와 동일한 주파수로 출력될 수 있다.
일 실시예에서, 영상 리프레시 레이트(RR)와 무관하게, 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])는 일정한 주파수로 출력될 수 있다. 예를 들어, 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])의 출력 주파수는 표시 장치(1000)의 기준 리프레시 레이트(예: 120Hz)의 2배로 설정될 수 있다.
일 실시예에서, 표시 스캔 기간(DSP)과 셀프 스캔 기간(SSP)의 길이는 실질적으로 동일할 수 있다. 다만, 한 프레임 기간에 포함되는 셀프 스캔 기간(SSP)들의 개수는 영상 리프레시 레이트(RR)에 따라 결정될 수 있다.
도 9에 도시된 바와 같이, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 스캔 기간(DSP) 및 하나의 셀프 스캔 기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
또한, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 스캔 기간(DSP)과 연속된 두 개의 셀프 스캔 기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
상기와 유사한 방식으로 표시 장치(1000)는 한 프레임 기간에 포함되는 셀프 스캔 기간(SSP)의 개수를 조절함으로써 60Hz, 48Hz, 30Hz 등의 구동 주파수로 구동될 수 있다.
또한, 구동 주파수가 감소할수록 셀프 스캔 기간(SSP)의 개수가 증가됨으로써, 화소(PX)들 각각에 포함되는 제1 트랜지스터(T1)들 각각에 일정한 크기의 온-바이어스가 주기적으로 인가될 수 있다. 따라서, 저주파수 구동에서의 휘도 감소, 플리커(깜빡임), 화면 끌림이 개선될 수 있다.
도 10a 및 도 10b는 일 실시예에 따른 화소 구동 방법의 효과를 설명하기 위한 도면이다.
도 9 및 도 10a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 영상 리프레시 레이트(RR)와 상관 없이, 하나의 프레임(F) 동안 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])를 화소(PX)에 복수회(예: 2회) 제공할 수 있다.
예를 들어, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임(F)은 하나의 표시 스캔 기간(DSP) 및 하나의 셀프 스캔 기간(SSP)을 포함하므로, 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])의 출력 주파수는 240Hz일 수 있다. 따라서, 표시 스캔 기간(DSP) 및 셀프 스캔 기간(SSP) 각각의 길이는 약 4.2ms일 수 있다.
도 1 내지 도 4를 통해, 센서부(100)와 터치 구동부(300)로 구성된 터치 센서를 상술하였다. 일 실시예에 따른 표시 장치(1000)는 표시 패널(200)에 표시되는 영상이 정지 영상에 해당하는 경우, 낮은 영상 리프레시 레이트(RR)로 구동될 수 있다. 이 때, 표시 장치(1000)는 셀프 스캔 기간(SSP) 중 외부 입력(예: 사용자의 터치)이 감지되는 경우, 표시 스캔 기간(DSP)으로 전환될 수 있다. 셀프 스캔 기간(SSP) 중에 외부 입력으로 인해 표시 스캔 기간(DSP)으로 전환될 때 걸리는 시간을 지연 시간(latency)으로 정의할 수 있다. 즉, 최대 지연 시간은 셀프 스캔 기간(SSP)의 길이에 대응될 수 있다. 따라서, 본 발명의 실시예에 따른 표시 장치(1000)의 최대 지연 시간은 약 4.2ms일 수 있다.
반면에, 도 10b를 참조하면, 하나의 프레임(F’) 동안 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])를 화소(PX)에 1회씩 제공하는 종래의 표시 장치는 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임(F’)은 하나의 표시 스캔 기간(DSP’) 및 하나의 셀프 스캔기간(SSP’)을 포함하므로, 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])의 출력 주파수는 120Hz일 수 있다. 따라서, 표시 스캔 기간(DSP) 및 셀프 스캔 기간(SSP) 각각의 길이는 약 8.3ms일 수 있다. 즉, 종래 표시 장치(1000)의 최대 지연 시간은 약 8.3ms일 수 있다.
예를 들어, 표시 장치(1000)에 인터넷 브라우저 어플리케이션이 실행 중인 경우, 사용자로부터 별도의 입력이 제공되지 않으면 표시 패널(200)에 정지 영상을 표시하게 되어 낮은 영상 리프레시 레이트(RR)로 구동될 수 있다. 이 때, 사용자가 다음 페이지를 보기 위해 표시 패널(200)에 스크롤과 같은 외부 입력을 제공하는 경우, 셀프 스캔 기간(SSP)에서 표시 스캔 기간(DSP)으로 전환될 수 있다. 이 경우, 다음 페이지를 표시 패널(200)에 표시하는데 걸리는 시간은 지연 시간에 비례할 수 있다. 따라서, 본 발명의 실시예에 따른 표시 장치(1000)는 종래 표시 장치(1000) 대비 지연 시간을 절반으로 감소시킬 수 있다.
또한, 본원 발명의 실시예에 따른 표시 장치(1000)는 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])의 출력 주파수가 240Hz이므로, 80Hz 및 48Hz 영상 리프레시 레이트(RR)로 구동 가능하나, 종래의 표시 장치는 제1 스캔 신호(GW[n]), 제4 스캔 신호(GB[n]), 및 발광 제어 신호(EM[n])의 출력 주파수가 120Hz이므로 80Hz 및 48Hz 영상 리프레시 레이트(RR)로 구동이 불가하다.
한편, 본 발명의 실시예에 따른 표시 장치(1000)가 60Hz 및 30Hz 영상 리프레시 레이트(RR)로 구동되는 경우를 살펴보면, 하나의 프레임 기간에 포함된 전체 셀프 스캔 기간(SSP)의 길이가 종래 표시 장치의 전체 셀프 스캔 기간(SSP') 대비 증가할 수 있다. 이로 인해, 표시 장치(1000)의 소비 전력이 더 저감되는 효과를 기대할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 센서부 200: 표시 패널
300: 터치 구동부 400: 표시 구동부
SDR1, SDR2, SDR3, SDR4: 제1 내지 제4 스캔 구동부들
DDR: 데이터 구동부 TCON: 타이밍 제어부
EDR: 발광 구동부 1000: 표시 장치
LD: 발광 소자 PX, PX_1: 화소
T1~T7: 제1 내지 제7 트랜지스터들
DSP: 표시 스캔 기간 SSP: 셀프 스캔 기간

Claims (20)

  1. 발광 소자;
    제1 전원과 상기 발광 소자 사이에 접속되는 제1 트랜지스터;
    데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터; 및
    상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함하되,
    상기 데이터 라인을 통해 제공되는 전압은,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터가 모두 턴-온된 경우에 상기 제1 트랜지스터의 게이트 전극에 제공되는 데이터 전압; 및
    상기 제2 트랜지스터는 턴-온되고, 상기 제3 트랜지스터가 턴-오프된 경우에 상기 제1 트랜지스터의 제1 전극에 제공되는 온-바이어스 전압을 포함하는 것을 특징으로 하는 화소.
  2. 제1 항에 있어서,
    상기 데이터 라인을 통해 제공되는 전압은, 기 설정된 단위로, 상기 데이터 전압에서 상기 온-바이어스 전압으로 천이를 반복하는 화소.
  3. 제2 항에 있어서,
    상기 기 설정된 단위는 1 수평 주기인 화소.
  4. 제1 항에 있어서,
    상기 데이터 전압은 복수의 계조값에 대응하는 복수의 전압 레벨을 갖고, 상기 온-바이어스 전압은 기 설정된 정 전압인 화소.
  5. 제1 항에 있어서,
    상기 제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 접속되는 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 애노드 사이에 접속되는 제6 트랜지스터; 및
    애노드 초기화 전원과 상기 발광 소자의 애노드 사이에 접속되는 제7 트랜지스터;를 더 포함하는 화소.
  6. 제5 항에 있어서,
    제2 트랜지스터는, 제1 스캔 신호에 의해 턴-온되고,
    제3 트랜지스터는, 제2 스캔 신호에 의해 턴-온되고,
    제4 트랜지스터는, 제3 스캔 신호에 의해 턴-온되고,
    제5 트랜지스터는, 발광 제어 신호에 의해 턴-오프되고,
    제6 트랜지스터는, 상기 발광 제어 신호에 의해 턴-오프되고,
    제7 트랜지스터는, 제4 스캔 신호에 의해 턴-온되는 것을 특징으로 하는 화소.
  7. 제6 항에 있어서,
    상기 제2 스캔 신호 및 상기 제3 스캔 신호는 리프레시 레이트와 동일한 주파수로 출력되는 화소.
  8. 제7 항에 있어서,
    상기 제1 스캔 신호, 상기 제4 스캔 신호, 및 상기 발광 제어 신호는 상기 리프레시 레이트와 무관하게 기 설정된 주파수로 출력되는 화소.
  9. 제8 항에 있어서,
    상기 기 설정된 주파수는 기준 리프레시 레이트의 2배로 출력되는 화소.
  10. 제9 항에 있어서,
    상기 기준 리프레시 레이트는 120Hz인 것을 특징으로 하는 화소.
  11. 제6 항에 있어서,
    상기 제3 스캔 신호는, 상기 제1 스캔 신호 및 상기 제2 스캔 신호 공급 전에 공급되고, 상기 제2 스캔 신호의 폴링 구간은 상기 제1 스캔 신호의 공급 시기와 중첩되는 화소.
  12. 제6 항에 있어서,
    상기 제1 스캔 신호는, 상기 제4 스캔 신호가 1 수평 주기만큼 시프트된 신호인 화소.
  13. 제1 항에 있어서,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 화소.
  14. 제1 항에 있어서,
    상기 제2 트랜지스터의 게이트 전극과 상기 스토리지 커패시터의 일 단 사이에 부스트 커패시터를 더 포함하는 화소.
  15. 제1 항에 있어서,
    상기 제1 트랜지스터는 상기 제1 전원에 연결된 하부 메탈 전극을 더 포함하는 화소.
  16. 데이터 라인에 연결된 화소를 포함하고, 가변 구동 주파수로 동작하는 표시 패널; 및
    상기 표시 패널 상에 배치되는 터치 센서;를 포함하되,
    하나의 프레임 기간은 하나의 표시 스캔 기간 및 적어도 하나의 셀프 스캔 기간을 포함하고,
    상기 표시 패널은, 상기 셀프 스캔 기간 동안 상기 터치 센서를 통해 터치 입력이 감지되는 경우, 상기 표시 스캔 기간으로 전환되고,
    상기 데이터 라인을 통해 제공되는 전압은, 상기 표시 스캔 기간 동안 기 설정된 단위로, 데이터 전압에서 제1 온-바이어스 전압으로의 천이를 반복하는 표시 장치.
  17. 제16 항에 있어서,
    상기 데이터 전압은 복수의 계조값에 대응하는 복수의 전압 레벨을 갖고, 상기 제1 온-바이어스 전압은 기 설정된 정 전압인 표시 장치.
  18. 제16 항에 있어서,
    상기 데이터 라인을 통해 제공되는 전압은, 상기 셀프 스캔 기간 동안 상기 제1 온-바이어스 전압과 상이한 제2 온-바이어스 전압인 표시 장치.
  19. 제16 항에 있어서,
    상기 화소는,
    발광 소자;
    제1 전원과 상기 발광 소자 사이에 접속되는 제1 트랜지스터;
    상기 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되며, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 접속되며, 게이트 전극이 제2 스캔 라인에 접속되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 접속되며, 게이트 전극이 제3 스캔 라인에 접속되는 제4 트랜지스터; 및
    상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 접속되는 스토리지 커패시터를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 스캔 기간에서, 상기 데이터 전압은 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 모두 턴-온된 경우에 상기 제1 트랜지스터의 게이트 전극에 제공되고, 상기 제1 온-바이어스 전압은 상기 제2 트랜지스터는 턴-온되고, 상기 제3 트랜지스터는 턴-오프된 경우에 상기 제1 트랜지스터의 제1 전극에 제공되는 표시 장치.
KR1020210154243A 2021-11-10 2021-11-10 화소 및 이를 포함하는 표시 장치 KR20230068493A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210154243A KR20230068493A (ko) 2021-11-10 2021-11-10 화소 및 이를 포함하는 표시 장치
CN202211360838.2A CN116110341A (zh) 2021-11-10 2022-11-02 像素以及包括其的显示装置
US18/053,485 US20230145644A1 (en) 2021-11-10 2022-11-08 Pixel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154243A KR20230068493A (ko) 2021-11-10 2021-11-10 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230068493A true KR20230068493A (ko) 2023-05-18

Family

ID=86229289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154243A KR20230068493A (ko) 2021-11-10 2021-11-10 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230145644A1 (ko)
KR (1) KR20230068493A (ko)
CN (1) CN116110341A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法

Also Published As

Publication number Publication date
CN116110341A (zh) 2023-05-12
US20230145644A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US10777140B2 (en) Organic light emitting display device and driving method thereof
US10606384B2 (en) Display device and electronic apparatus
US10338727B2 (en) Display device and method for driving same
US9477345B2 (en) Display device, and device and method for driving the same
EP3159882B1 (en) Pixel circuit, driving method therefor and display device
US10109240B2 (en) Displays with multiple scanning modes
US9727163B2 (en) Touch detection device, display device with touch detection function, and electronic apparatus
KR102138369B1 (ko) 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기
US9645662B2 (en) Pixel circuit, display panel and display apparatus
US10559272B2 (en) Display device and method of driving the same
KR20150106372A (ko) 표시장치 및 그 구동방법
US9437142B2 (en) Pixel circuit and display apparatus
JP2007199724A (ja) 液晶表示装置及び表示装置
JP2012053322A (ja) ディスプレイ装置及びこれを有する電子機器
KR102390982B1 (ko) 표시장치와 그 구동 장치 및 방법
TWI607429B (zh) 用於顯示裝置的驅動方法及相關的驅動裝置
JP2012237806A (ja) 表示装置及び電子機器
TW200903424A (en) Display, method for driving display, electronic apparatus
KR20230068493A (ko) 화소 및 이를 포함하는 표시 장치
US11922888B2 (en) Display device, data driving circuit and display driving method
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230060927A (ko) 표시장치
JP2012078379A (ja) 表示装置
KR20230009258A (ko) 게이트 구동부 및 이를 이용한 표시 장치
KR20070062691A (ko) 표시 장치