KR20230065141A - Current mirror circuit and neuromorphic device comprising the same - Google Patents

Current mirror circuit and neuromorphic device comprising the same Download PDF

Info

Publication number
KR20230065141A
KR20230065141A KR1020220072160A KR20220072160A KR20230065141A KR 20230065141 A KR20230065141 A KR 20230065141A KR 1020220072160 A KR1020220072160 A KR 1020220072160A KR 20220072160 A KR20220072160 A KR 20220072160A KR 20230065141 A KR20230065141 A KR 20230065141A
Authority
KR
South Korea
Prior art keywords
switching element
terminal
current mirror
mirror circuit
current
Prior art date
Application number
KR1020220072160A
Other languages
Korean (ko)
Inventor
박병국
박종혁
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to PCT/KR2022/013961 priority Critical patent/WO2023080433A1/en
Priority to US17/978,733 priority patent/US20230135734A1/en
Publication of KR20230065141A publication Critical patent/KR20230065141A/en
Priority to KR1020230084979A priority patent/KR102683553B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

The present invention relates to a current mirror circuit and a neuromorphic device including the same. The current mirror circuit comprises: a first switching element for applying a power voltage to a first terminal, wherein a second terminal of the first switching element is grounded and the first switching element includes a third terminal; a second switching element of which a second terminal is grounded; and a compensation circuit connected in parallel to the second switching element. Therefore, the current mirror circuit can increase linearity of the current mirror circuit even though a voltage of an input node increases.

Description

커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치{CURRENT MIRROR CIRCUIT AND NEUROMORPHIC DEVICE COMPRISING THE SAME}Current mirror circuit and neuromorphic device including the same

본 발명의 실시예는 커런트 미러 회로에 관한 것으로서, 보다 상세하게는 뉴로모픽 장치에 적용될 수 있는 커런트 미러 회로에 관한 것이다. An embodiment of the present invention relates to a current mirror circuit, and more particularly, to a current mirror circuit that can be applied to a neuromorphic device.

최근 인공신경망에 기반한 컴퓨팅 기술이 발전함과 더불어, 스파이킹 뉴럴 네트워크(Spiking Neural Network, SNN)에 대한 연구 개발도 활발하게 이루어지고 있다. 스파이킹 뉴럴 네트워크는 실제 생물학적 신경계의 모방(기억, 학습, 추론에 대한 개념)으로부터 시작되었지만, 유사한 네트워크 구조를 채택할 뿐, 신호 전달 및 정보 표현 방법, 학습 방법 등 다양한 측면에서 실제 생물학적 신경계와는 차이점이 있다.Recently, with the development of computing technology based on artificial neural networks, research and development on spiking neural networks (SNNs) are also being actively conducted. Although the Spiking Neural Network originated from the imitation of the actual biological nervous system (the concept of memory, learning, and reasoning), it adopts a similar network structure and differs from the actual biological nervous system in various aspects such as signal transmission, information expression method, and learning method. There is a difference.

한편, 실제 신경계와 거의 동일하게 동작하는 하드웨어 기반 SNN은 아직 기존의 뉴럴 네트워크를 뛰어넘는 성능을 보이는 학습 방법이 개발되지 않아, 실제 산업에서 사용되고 있는 사례는 드물다. 하지만 기존 뉴럴 네트워크를 사용하여 시냅스 가중치를 도출하고 이를 활용해 SNN 방식으로 추론 한다면, 높은 정확도와 동시에 초저전력 컴퓨팅 시스템을 구현할 수 있어, 이에 대한 연구가 활발히 진행되고 있다. On the other hand, hardware-based SNNs that operate almost the same as real neural networks are rarely used in actual industries because a learning method that outperforms existing neural networks has not yet been developed. However, if synaptic weights are derived using an existing neural network and inference is made using the SNN method, a high-accuracy and ultra-low-power computing system can be implemented, and research on this is being actively conducted.

이러한 SNN을 비롯한 뉴럴 네트워크를 하드웨어로 구현하기 위해, 커런트 미러(Current mirror) 회로가 사용될 수 있다. 도 1에 도시된 바와 같이, 종래의 커런트 미러 회로는 모스펫(MOSFET) 2개를 이용하여 구현된다. 종래의 커런트 미러 회로는 흘려줘야 하는 전류의 값이 증가할수록, 입력 노드의 전압이 올라가게 된다. In order to implement such a neural network including an SNN in hardware, a current mirror circuit may be used. As shown in FIG. 1, a conventional current mirror circuit is implemented using two MOSFETs. In the conventional current mirror circuit, the voltage at the input node increases as the value of current to flow increases.

커런트 미러 회로의 입력 노드 전압이 증가함에 따라, 커런트 미러 회로에서 생성되어야하는 이상적인 전류값보다 작은 전류값이 생성되게 된다. 따라서, 종래의 커런트 미러 회로의 경우, 입력 노드의 전압이 증가함에 따라 선형성이 나빠지게 된다. 이에 따라, 뉴럴 네트워크를 하드웨어적으로 구현한 뉴로모픽 장치에 일반적인 커런트 미러 회로를 적용하기에는 어려움이 있다. As the input node voltage of the current mirror circuit increases, a current value smaller than an ideal current value to be generated in the current mirror circuit is generated. Therefore, in the case of the conventional current mirror circuit, linearity deteriorates as the voltage of the input node increases. Accordingly, it is difficult to apply a general current mirror circuit to a neuromorphic device in which a neural network is implemented in hardware.

본 발명의 실시예에 따른 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치는 입력 노드의 전압이 증가하여도 커런트 미러 회로의 선형성을 향상시키기 위한 것이다. A current mirror circuit and a neuromorphic device including the current mirror circuit according to an embodiment of the present invention are intended to improve the linearity of the current mirror circuit even when the voltage of an input node increases.

다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problem to be achieved by the present embodiment is not limited to the technical problem as described above, and other technical problems may exist.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 실시예에 따른 커런트 미러 회로는, 제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함하는 제1 스위칭 소자, 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속되는 제2 스위칭 소자 및 상기 제2 스위칭 소자에 병렬 접속된 보상회로를 포함하되, 상기 보상 회로는, 상기 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다. As a technical means for achieving the above-described technical problem, the current mirror circuit according to the embodiment has a power supply voltage applied to a first terminal, a second terminal grounded, and a third terminal diode-connected to the first terminal. A first switching element comprising a first switching element, a second terminal of which is grounded, a third terminal of which is connected to a third terminal of the first switching element, and a compensation circuit connected in parallel to the second switching element, The compensation circuit compensates for a current equal to the difference between the ideal current value of the current mirror circuit corresponding to the power supply voltage and the actual current value flowing through the current mirror circuit, so that the current mirror circuit has an ideal current value corresponding to the power supply voltage. let it flow

또한, 실시예에 따른 보상회로는, 제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자를 포함한다. In addition, in the compensation circuit according to the embodiment, a first terminal is connected to the first terminal of the second switching element, the second terminal is grounded, and a third terminal is connected to the third terminal of the first switching element. It includes at least one third switching element connected to the connection node of the third terminal of the two switching elements.

본 발명의 실시예에 따른 커런트 미러 회로 및 이를 포함하는 뉴로모픽 장치는 입력 노드의 전압이 증가하여도 커런트 미러 회로의 선형성을 향상 시킬 수 있다. The current mirror circuit according to an embodiment of the present invention and the neuromorphic device including the current mirror circuit can improve the linearity of the current mirror circuit even when the voltage of the input node increases.

도 1은 종래의 커런트 미러 회로의 회로도이다.
도 2는 실시예에 따른 커런트 미러 회로의 개념도이다.
도 3은 실시예에 따른 커런트 미러 회로의 회로도이다.
도 4는 실시예에 따른 커런트 미러 회로의 특성 그래프이다.
도 5는 실시예에 따른 보상 회로의 보상 전류 그래프이다.
도 6는 실시예에 따른 커런트 미러 회로가 적용된 뉴로모픽 장치의 회로도이다. 1 is a circuit diagram of a conventional current mirror circuit.
2 is a conceptual diagram of a current mirror circuit according to an embodiment.
3 is a circuit diagram of a current mirror circuit according to an embodiment.
4 is a characteristic graph of a current mirror circuit according to an embodiment.
5 is a compensation current graph of a compensation circuit according to an embodiment.
6 is a circuit diagram of a neuromorphic device to which a current mirror circuit according to an embodiment is applied.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail so that those skilled in the art can easily practice the present invention with reference to the accompanying drawings. However, the present invention may be embodied in many different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is said to be "connected" to another part, this includes not only the case where it is "directly connected" but also the case where it is "electrically connected" with another element interposed therebetween. . In addition, when a certain component is said to "include", this means that it may further include other components without excluding other components unless otherwise stated.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout the present specification, when a member is said to be located “on” another member, this includes not only a case where a member is in contact with another member, but also a case where another member exists between the two members.

또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. In addition, the accompanying drawings are only for easy understanding of the embodiments disclosed in this specification, the technical idea disclosed in this specification is not limited by the accompanying drawings, and all changes included in the spirit and technical scope of the present invention , it should be understood to include equivalents or substitutes.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinal numbers, such as first and second, may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this application, terms such as "comprise" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

이하, 도 2 및 도 3을 참조하여 실시예에 따른 커런트 미러 회로를 설명한다. Hereinafter, a current mirror circuit according to an embodiment will be described with reference to FIGS. 2 and 3 .

도 2에 도시된 바와 같이 실시예에 따른 커런트 미러 회로(1)는 종래의 커런트 미러(100)에 보상 회로(200)가 추가된 구조를 가진다. 보상 회로(200)는 커런트 미러(100)와 병렬 연결되며, 입력 노드(n1)의 전압 변화에 따라 왜곡되는 커런트 미러(100)의 전류량(이상적인 전류 값- 실제 흐르는 전류 값)만큼의 보상 전류를 흘려주어 커런트 미러(100)의 선형성을 향상시킨다. As shown in FIG. 2 , the current mirror circuit 1 according to the embodiment has a structure in which a compensation circuit 200 is added to the conventional current mirror 100 . The compensation circuit 200 is connected in parallel with the current mirror 100, and compensates for the amount of current (ideal current value-actually flowing current value) of the current mirror 100 that is distorted according to the voltage change of the input node n1. By flowing it, the linearity of the current mirror 100 is improved.

커런트 미러(100)에서, 컨덕턴스부(G, 110)는 제1 노드(n1)에 연결된 구성의 컨덕턴스 값에 대응될 수 있다. 따라서, 컨덕턴스부 (110)는 제1 노드에 연결된 회로, 장치의 컨덕턴스 값을 의미할 수 있다. In the current mirror 100, the conductance part (G, 110) may correspond to the conductance value of the configuration connected to the first node (n1). Accordingly, the conductance unit 110 may refer to a conductance value of a circuit or device connected to the first node.

실시예에 따른 커런트 미러 회로(1)는 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2) 및 보상 회로를 포함한다. 제1 스위칭 소자(S1)는 제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함한다. 제2 스위칭 소자(S2)는 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속된다. The current mirror circuit 1 according to the embodiment includes a first switching element S1 and a second switching element S2 and a compensation circuit. The first switching element S1 includes a third terminal to which a power voltage is applied to a first terminal, a second terminal to be grounded, and a third terminal diode-connected to the first terminal. A second terminal of the second switching element S2 is grounded and a third terminal is connected to the third terminal of the first switching element.

제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)는 모스펫(MOSFET) 소자 또는 NMOS소자를 이용할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다. The first switching element S1 and the second switching element S2 may use a MOSFET element or an NMOS element. However, the present invention is not limited thereto and it is possible to use other types of switching elements.

제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)로 NMOS가 사용되는 경우, 제1 스위칭 소자(S1)는, 제1 노드(n1)에 연결된 드레인, 제1 노드(n1)에 연결된 게이트, 및 접지에 연결된 소스를 포함한다. 제2 스위칭 소자(S2)는 제1 노드(n1)에 연결되는 게이트, 제2 노드(n2)에 연결되는 드레인, 및 접지에 연결된 소스를 포함한다. When NMOS is used as the first switching element S1 and the second switching element S2, the first switching element S1 has a drain connected to the first node n1 and a gate connected to the first node n1. , and a source connected to ground. The second switching element S2 includes a gate connected to the first node n1, a drain connected to the second node n2, and a source connected to ground.

이와 같이, 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)는 각각의 게이트와 소스 가 동일한 전압값을 가지게 된다. 따라서, 제1 스위칭 소자(S1)와 제2 스위칭 소자(S2)의 W(채널 폭) 의 비에 따라 전류를 복사하게 된다. In this way, the gate and source of the first switching element S1 and the second switching element S2 have the same voltage value. Accordingly, the current is radiated according to the ratio of W (channel width) of the first switching element S1 and the second switching element S2.

하지만, 실시예에 따른 커런트 미러(100)의 구체적인 회로 구성은 예시적인 것으로서, 종래에 알려진 다른 형태의 회로를 통해서도 구현될 수 있다.However, the specific circuit configuration of the current mirror 100 according to the embodiment is exemplary, and may be implemented through other types of circuits known in the art.

보상 회로(200)는 제2 스위칭 소자(S2)에 병렬 접속된 것으로서, 전원 전압에 대응하는 커런트 미러(100)의 이상적인 전류값과 커런트 미러(100)에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러(100)에 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다. The compensation circuit 200 is connected in parallel to the second switching element S2, and a current equal to the difference between the ideal current value of the current mirror 100 corresponding to the power supply voltage and the actual current value flowing through the current mirror 100 By compensating for , an ideal current value corresponding to the power supply voltage flows through the current mirror 100 .

보상 회로(200)는 제2 스위칭 소자(S2)에 병렬로 연결되는 제3 스위칭 소자(S3)를 포함할 수 있다. 제3 스위칭 소자(S3)는 제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속된다. The compensation circuit 200 may include a third switching element S3 connected in parallel to the second switching element S2. The third switching element (S3) has a first terminal connected to the first terminal of the second switching element, a second terminal is grounded, and a third terminal is connected to the third terminal of the first switching element and the second switching element. It is connected to the connection node of the third terminal of the element.

제3 스위칭 소자(S3)는 모스펫(MOSFET) 소자 또는 NMOS를 이용할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다. The third switching element S3 may use a MOSFET or NMOS. However, the present invention is not limited thereto and it is possible to use other types of switching elements.

보상 회로(200)가 NMOS 소자를 이용하는 경우, 제3 스위칭 소자(S3)는 제1 노드(n1)에 연결된 게이트, 제2 노드(n2)에 연결된 드레인, 및 접지에 연결된 소스를 포함한다. When the compensation circuit 200 uses an NMOS device, the third switching device S3 includes a gate connected to the first node n1, a drain connected to the second node n2, and a source connected to ground.

이 때, 커런트 미러(100)를 구성하는 제1 스위칭 소자(S1)와 제2 제 스위칭 소자(S2) 는 숏 채널(Short Channel)을 가지며, 제3 스위칭 소자(S3)는 롱 채널(Long Channel)을 가질 수 있다. At this time, the first switching element S1 and the second switching element S2 constituting the current mirror 100 have a short channel, and the third switching element S3 has a long channel ) can have.

또한, 보상 회로(200)는 커런트 미러(100)에 1개의 스위칭 소자가 병렬로 연결되는 구조 이외에도, 커런트 미러(100)에 복수개의 스위칭 소자가 병렬로 연결되는 구조를 포함할 수 있다. 따라서, 제3 스위칭 소자(S3)는 복수개의 스위칭 소자를 의미할 수 있다. In addition, the compensation circuit 200 may include a structure in which a plurality of switching elements are connected in parallel to the current mirror 100 in addition to a structure in which one switching element is connected to the current mirror 100 in parallel. Accordingly, the third switching element S3 may mean a plurality of switching elements.

커런트 미러(100)로 입력되는 전류(Iin)의 값이 증가하는 경우, 제1 노드(n1)의 전압이 상승한다. 제1 노드(n1)의 전압이 상승하는 경우에도 보상 회로(200)가 전류의 왜곡 값을 추가로 흘려주기 때문에 커런트 미러 회로(1)의 선형성을 향상시킬 수 있다.When the value of the current I in input to the current mirror 100 increases, the voltage of the first node n1 increases. Even when the voltage of the first node n1 increases, the linearity of the current mirror circuit 1 can be improved because the compensation circuit 200 additionally flows a current distortion value.

즉, 보상 회로는 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 전원 전압에 대응하는 이상적인 전류값이 흐르도록 한다. That is, the compensation circuit compensates for the current corresponding to the difference between the ideal current value of the current mirror circuit corresponding to the power supply voltage and the actual current value flowing through the current mirror circuit, so that the ideal current value corresponding to the power supply voltage flows in the current mirror circuit. let it be

따라서, 실시예에 따른 커런트 미러 회로(1)는 전원 전압에 대응하는 이상적인 전류값을 생성하기 때문에, 전력 소모 측면에서도 이상적인 전력 소모가 가능하다. Therefore, since the current mirror circuit 1 according to the embodiment generates an ideal current value corresponding to the power supply voltage, ideal power consumption is possible in terms of power consumption.

이하, 도 4를 참조하여 실시예에 따른 커런트 미러 회로(1)의 선형성을 설명한다. Hereinafter, the linearity of the current mirror circuit 1 according to the embodiment will be described with reference to FIG. 4 .

도 4는, 커런트 미러 회로의 이상적인 전류 특성(Ideal), 실시예에 따른 커런트 미러 회로(1)의 전류 특성(Compensated), 종래 커런트 미러 회로(100)의 전류 특성(Uncompensated)을 나타낸다. 4 shows ideal current characteristics (Ideal) of the current mirror circuit, current characteristics (Compensated) of the current mirror circuit 1 according to the embodiment, and current characteristics (Uncompensated) of the conventional current mirror circuit 100 .

도 4에 도시된 바와 같이, 종래의 커런트 미러 회로(100)는 이상적인 전류(Ideal Current)의 값이 증가하는 경우, 이상적인 전류(Ideal Current)와 생성되는 전류(Drain Current)의 값 사이의 선형성이 감소하게 된다. As shown in FIG. 4 , in the conventional current mirror circuit 100, when the value of the ideal current (Ideal Current) increases, the linearity between the value of the ideal current (Ideal Current) and the generated current (Drain Current) is will decrease

실시예에 따른 커런트 미러 회로(1)는 보상 회로(200)가 연결되어 왜곡된 전류의 값을 보상할 수 있다. 따라서, 이상적인 전류(Ideal Current)의 값이 증가하는 경우에도, 이상적인 전류(Ideal Current)와 생성되는 전류(Drain Current)의 값 사이의 선형성이 유지된다. In the current mirror circuit 1 according to the embodiment, the compensating circuit 200 may be connected to compensate for a distorted current value. Therefore, even when the value of the ideal current (Ideal Current) increases, the linearity between the value of the ideal current (Ideal Current) and the generated current (Drain Current) is maintained.

이하, 도 5를 참조하여, 실시예에 따른 보상 회로(200)의 보상 전류를 나타낸다. Hereinafter, referring to FIG. 5 , compensation current of the compensation circuit 200 according to the embodiment is shown.

도 5에 도시된 바와 같이, 제1 노드(n1)의 전압은 0.3V 에서 0.8V 범위로 조절될 수 있다. 도 5의 그래프는 제1 노드(n1)의 전압에 따른 커런트 미러 회로의 이상적인 전류값과 실제 전류값의 차이를 나타낸다. 즉, 제1 노드(n1)의 전압이 증가하는 경우 커런트 미러 회로(100)의 이상적인 전류값과 실제 전류 값의 차이는 증가한다. As shown in FIG. 5 , the voltage of the first node n1 may be adjusted in the range of 0.3V to 0.8V. The graph of FIG. 5 shows a difference between an ideal current value and an actual current value of the current mirror circuit according to the voltage of the first node n1. That is, when the voltage of the first node n1 increases, the difference between the ideal current value and the actual current value of the current mirror circuit 100 increases.

따라서, 보상 회로(200)는 도 5에 도시된 이상적인 전류값과 실제 전류 값의 차이만큼의 보상 전류를 흐르게 한다. 즉, 보상 회로(200)는 제1 노드(n1)의 전압값이 증가할수록 더 많은 보상 전류를 흐르게 하여 커런트 미러 회로(1)의 선형성을 향상 시킬 수 있다. Accordingly, the compensation circuit 200 causes a compensation current equal to the difference between the ideal current value and the actual current value shown in FIG. 5 to flow. That is, the compensation circuit 200 can improve the linearity of the current mirror circuit 1 by allowing more compensation current to flow as the voltage value of the first node n1 increases.

구체적으로, 실시예에 따른 커런트 미러 회로(1)의 동작은 아래의 수학식을 이용하여 표현될 수 있다. 먼저, 수학식 1을 이용하여 커런트 미러(100)에 흘러야 하는 이상적인 전류값을 도출할 수 있다. 그리고, 수학식 2를 이용하여 커런트 미러(100)에 흐르는 실제 전류값을 도출할 수 있다. Specifically, the operation of the current mirror circuit 1 according to the embodiment can be expressed using the following equation. First, an ideal current value that should flow through the current mirror 100 can be derived using Equation 1. Also, an actual current value flowing through the current mirror 100 may be derived using Equation 2.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

여기서, Iin, ideal은 커런트 미러 회로(100)의 입력단에 흘러야 하는 이상적인 전류값, VDD는 전원 전압값, Vth은 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)의 문턱 전압값(Threshold voltage), G는 제1 노드에 연결된 장치 또는 회로의 컨덕턴스 값을 의미한다. Here, I in, ideal is an ideal current value that should flow to the input terminal of the current mirror circuit 100, V DD is a power supply voltage value, and V th is the threshold voltage of the first switching element S1 and the second switching element S2 A threshold voltage, G, means a conductance value of a device or circuit connected to the first node.

[수학식 2][Equation 2]

Figure pat00002
Figure pat00002

여기서, Iin, real은 커런트 미러 (100)의 입력단에 흐르는 실제 전류값, VDD는 전원 전압값, Vn1은 제1 노드 전압값, G1은 제1 스위칭 소자(S1)의 트랜스 컨덕턴스(transconductance)값이다. 수학식 2에서 제1 노드 전압값을 구하면 다음의 수학식 3과 같다. Here, I in, real is the actual current value flowing through the input terminal of the current mirror 100, V DD is the power supply voltage value, V n1 is the first node voltage value, and G 1 is the transconductance of the first switching element S1 ( transconductance) value. When the first node voltage value is obtained from Equation 2, the following Equation 3 is obtained.

[수학식 3][Equation 3]

Figure pat00003
Figure pat00003

수학식 3을 수학식 2에 대입하고, 수학식 1을 이용하면 다음의 수학식 4를 도출할 수 있다. By substituting Equation 3 into Equation 2 and using Equation 1, the following Equation 4 can be derived.

[수학식 4][Equation 4]

Figure pat00004
Figure pat00004

여기서, Iin, max은 커런트 미러(100)의 입력단에 흐르는 최대 전류값으로 다음의 수학식 5를 이용하여 도출될 수 있다. Here, I in, max is the maximum current value flowing through the input terminal of the current mirror 100 and can be derived using Equation 5 below.

[수학식 5][Equation 5]

Figure pat00005
Figure pat00005

입력 전류값(Iin, max)을 도출하는 방식과 동일한 방식을 이용하여, 출력 전류값(Iout, max)에 관한 아래의 수학식 6을 도출할 수 있다. The following Equation 6 regarding the output current value (I out, max ) may be derived using the same method as the method of deriving the input current value (I in, max ).

[수학식 6][Equation 6]

Figure pat00006
Figure pat00006

여기서, Iout, real은 커런트 미러(100)의 출력단에 흐르는 실제 전류값, VDD는 전원 전압값, Vn1은 제1 노드 전압값, G2은 제2 스위칭 소자(S2)의 트랜스 컨덕턴스(transconductance)값이다. Here, I out, real is the actual current value flowing through the output terminal of the current mirror 100, V DD is the power supply voltage value, V n1 is the first node voltage value, and G 2 is the transconductance of the second switching element S2 ( transconductance) value.

따라서, 이상적으로 흘려주어야 하는 전류와 실제 흐르는 전류값의 차이만큼 보상을 해야한다. 보상 전류값(Icompensation)을 도출하기 위해서 아래의 수학식 7을 이용할 수 있다. Therefore, compensation should be made by the difference between the current that should ideally flow and the current that actually flows. Equation 7 below can be used to derive the compensation current value (I compensation ).

[수학식 7][Equation 7]

Figure pat00007
Figure pat00007

또한, 수학식 7을 2차식으로 근사하면, 아래의 수학식 8을 도출할 수 있다. 따라서, 롱 채널(Long Channel) 모스펫(MOSFET)을 보상회로로 사용할 수 있다. In addition, if Equation 7 is approximated by a quadratic equation, Equation 8 below can be derived. Therefore, a long channel MOSFET can be used as a compensation circuit.

[수학식 8][Equation 8]

Figure pat00008
Figure pat00008

여기서, G3은 보상회로에 포함된 제3 스위칭 소자(S3)의 트랜스 컨덕턴스(transconductance)값이다. Here, G 3 is a transconductance value of the third switching element S3 included in the compensation circuit.

이와 같이, 보상 회로는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 이상적인 전류값이 흐르도록 할 수 있다. In this way, the compensation circuit compensates for a current corresponding to a difference between an ideal current value of the current mirror circuit and an actual current value flowing through the current mirror circuit, so that an ideal current value flows through the current mirror circuit.

이하, 도 6을 참조하여, 실시예에 따른 커런트 미러 회로가 적용된 뉴로모픽 장치의 구조를 설명한다. Hereinafter, a structure of a neuromorphic device to which a current mirror circuit according to an exemplary embodiment is applied will be described with reference to FIG. 6 .

뉴로모픽 장치는 커런트 미러 회로의 입력단에 연결되는 시냅스(300), 커런트 미러 회로의 출력단에 연결되는 발화부(400)를 포함할 수 있다. The neuromorphic device may include a synapse 300 connected to an input terminal of the current mirror circuit and an ignition unit 400 connected to an output terminal of the current mirror circuit.

시냅스(300) 는 복수의 시냅스 소자를 포함하는 시냅스 어레이 형태로 구현되며, 실질적으로 동일한 형태를 갖도록 구현될 수 있다. 시냅스 어레이는 뇌의 시냅스와 동일한 기능을 발휘하도록 구현된 것으로, 통상적으로는 비휘발성 메모리 소자에 기반하여 구현되고 있다. The synapse 300 is implemented in the form of a synapse array including a plurality of synapse elements, and may be implemented to have substantially the same shape. A synapse array is implemented to exert the same function as a synapse in the brain, and is typically implemented based on a non-volatile memory device.

시냅스 어레이는 복수의 시냅스 셀과 대응하는 것으로, 소정의 가중치를 각각 저장하고 있다. 시냅스 어레이에는 전단 뉴런 회로와 후단 뉴런 회로가 결합되는데, 전단 뉴런 회로와 후단 뉴런 회로의 개수의 곱에 해당하는 시냅스 셀을 포함할 수 있다. The synaptic array corresponds to a plurality of synaptic cells and stores predetermined weights, respectively. The synapse array may include synaptic cells corresponding to the product of the number of front-end neuron circuits and back-end neuron circuits.

시냅스 어레이에 대하여 가중치를 저장하는 동작이나, 저장된 가중치를 독출하는 과정은, 일반적인 비휘발성 메모리 소자에서 수행되는 프로그램 동작 또는 독출동작과 마찬가지 원리를 통해 수행된다. 여기서, 가중치라 함은 인공 신경망 모형을 나타내는 퍼셉트론 구조 등에서 입력 신호에 곱해지는 가중치(weight)를 의미하며, 추가적으로 입력이 1인 특별한 가중치인 바이어스(bias)를 포함하는 개념으로서 정의한다.An operation of storing weights in the synapse array or a process of reading the stored weights is performed through the same principle as a program operation or a read operation performed in a general non-volatile memory device. Here, the weight means a weight that is multiplied to an input signal in a perceptron structure representing an artificial neural network model, and is additionally defined as a concept including a bias, a special weight having an input of 1.

커런트 미러(100)는 시냅스(300)를 통해 전달되는 신호를 커패시터 등과 같은 충전 소자에 축적한다. 발화부(400)는 충전 소자의 충전 전압이 일정 레벨 이상이 되면 스파이크를 발생시키게 된다. The current mirror 100 accumulates a signal transmitted through the synapse 300 in a charging element such as a capacitor. The ignition unit 400 generates a spike when the charging voltage of the charging element exceeds a certain level.

상술한 바와 같이, 커런트 미러(100)에 보상 회로(200)를 병렬 연결함에 따라 커런트 미러(100)의 선형성을 향상시킬 수 있다. 따라서, 뉴로모픽 장치의 동작 정확도 및 성능 또한 향상시킬 수 있다. As described above, the linearity of the current mirror 100 can be improved by connecting the compensation circuit 200 to the current mirror 100 in parallel. Accordingly, operation accuracy and performance of the neuromorphic device may also be improved.

구체적으로 도 6에 도시된 바와 같이, 뉴로모픽 장치는 시냅스(300), 제1 커런트 미러 회로(100), 보상 회로(200), 제2 커런트 미러 회로(120), 커패시터(Cmem) 및 발화부(400) 중 어느 하나 이상을 포함할 수 있다. Specifically, as shown in FIG. 6, the neuromorphic device includes a synapse 300, a first current mirror circuit 100, a compensation circuit 200, a second current mirror circuit 120, a capacitor (C mem ) and Any one or more of the ignition units 400 may be included.

시냅스(300)는, 제1 커런트 미러 회로(100)의 입력단인 제1 노드(n1)에 연결된다. 제1 커런트 미러 회로(100)는 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)를 포함한다. 따라서, 시냅스(300)의 출력단이 제1 스위칭 소자(S1)의 제1 단자에 접속된다. The synapse 300 is connected to the first node n1, which is an input terminal of the first current mirror circuit 100. The first current mirror circuit 100 includes a first switching element S1 and a second switching element S2. Therefore, the output terminal of the synapse 300 is connected to the first terminal of the first switching element (S1).

제1 스위칭 소자(S1)은, 제1 단자가 시냅스(300)의 출력단에 접속되고, 제 2단자는 접지되며, 제 1 단자와 다이오드 접속된 제 3 단자를 포함한다. 제2 스위칭 소자(S2)는 제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속된다. The first switching element (S1) has a first terminal connected to the output terminal of the synapse 300, a second terminal is grounded, and includes a third terminal diode-connected to the first terminal. A second terminal of the second switching element S2 is grounded and a third terminal is connected to the third terminal of the first switching element.

상술한 바와 같이, 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)는 모스펫 소자 또는 NMOS가 이용될 수 있다. 제1 스위칭 소자(S1) 및 제2 스위칭 소자(S2)가 NMOS 소자를 이용하는 경우, 제1 스위칭 소자(S1)는 제1 드레인 단자와 제1 게이트 단자가 제1 노드(n1)에 연결되고 제1 소스 단자는 접지에 연결된다. 제2 스위칭 소자(S2)는, 제2 게이트 단자가 제1 노드(n1)에 연결되고, 제2 드레인 단자가 제2 노드(n2)에 연결되고, 제2 소드 단자는 접지에 연결된다. As described above, as the first switching element S1 and the second switching element S2, MOSFET elements or NMOS may be used. When the first switching element S1 and the second switching element S2 use NMOS elements, the first switching element S1 has a first drain terminal and a first gate terminal connected to the first node n1, and 1 The source terminal is connected to ground. The second switching element S2 has a second gate terminal connected to the first node n1, a second drain terminal connected to the second node n2, and a second source terminal connected to ground.

보상 회로(200)는 제2 스위칭 소자(S2)와 병렬 연결되는 제3 스위칭 소자(S3)를 포함할 수 있다. 제3 스위칭 소자(S3)는 제1 커런트 미러 회로(100)와 동일한 스위칭 소자가 이용될 수 있다. 따라서, 제3 스위칭 소자(S3)는 모스펫(MOSFET) 소자 또는 NMOS소자가 이용될 수 있다. The compensation circuit 200 may include a third switching element S3 connected in parallel with the second switching element S2. The same switching element as that of the first current mirror circuit 100 may be used as the third switching element S3 . Accordingly, a MOSFET device or an NMOS device may be used as the third switching device S3.

보상 회로(200)가 NMOS 소자를 이용하는 경우, 제3 스위칭 소자(S3)는, 제3 게이트 단자가 제1 노드(n1)에 연결되고, 제3 드레인 단자는 제2 노드(n1)에 연결되며, 제3 소스 단자는 접지에 연결된다. When the compensation circuit 200 uses an NMOS device, the third switching device S3 has a third gate terminal connected to the first node n1 and a third drain terminal connected to the second node n1. , the third source terminal is connected to ground.

이 때, 커런트 미러(100)를 구성하는 제1 스위칭 소자(S1)와 제2 제 스위칭 소자(S2) 는 숏 채널(Short Channel)을 가지며, 제3 스위칭 소자(S3)는 롱 채널(Long Channel)을 가질 수 있다. At this time, the first switching element S1 and the second switching element S2 constituting the current mirror 100 have a short channel, and the third switching element S3 has a long channel ) can have.

또한, 제3 스위치 소자(S3)는 한 개의 스위칭 소자가 아닌 복수개의 스위칭 소자를 의미할 수 있다. 즉, 보상 회로(200)는 한 개의 스위칭 소자로 구성되는 것뿐만 아니라, 복수개의 스위칭 소자가 병렬로 연결되는 구조를 포함할 수 있다.Also, the third switch element S3 may mean a plurality of switching elements instead of one switching element. That is, the compensation circuit 200 may include a structure in which a plurality of switching elements are connected in parallel as well as being composed of one switching element.

제2 커런트 미러 회로(120)는 제1 커런트 미러 회로(100)의 출력단과 연결된다. 제2 커런트 미러 회로(120)는 제1 커런트 미러 회로(100)의 제2 스위칭 소자(S2)에 흐르는 전류가 입력되는 제3 스위칭 소자(S3) 및 제3 스위칭 소자(S3)의 전류가 복사되어 흐르는 제4 스위칭 소자(S4)를 포함할 수 있다. The second current mirror circuit 120 is connected to the output terminal of the first current mirror circuit 100 . In the second current mirror circuit 120, the third switching element S3 to which the current flowing through the second switching element S2 of the first current mirror circuit 100 is input and the current of the third switching element S3 is copied. It may include a fourth switching element (S4) that flows.

제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)는 제1 커런트 미러 회로(100)에 사용되는 스위칭 소자와 다른 타입의 스위칭 소자가 사용된다. 따라서, 제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)는 PMOS를 이용할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며 다른 형태의 스위칭 소자를 사용하는 것도 가능하다. The fourth switching element S4 and the fifth switching element S5 are different types of switching elements from those used in the first current mirror circuit 100 . Therefore, the fourth switching element S4 and the fifth switching element S5 may use PMOS. However, the present invention is not limited thereto and it is possible to use other types of switching elements.

제4 스위칭 소자(S4) 및 제5 스위칭 소자(S5)가 PMOS 소자를 이용하는 경우, 제4 스위칭 소자(S4)는 제4 드레인 단자가 전압원(VDD)에 연결되며, 제4 게이트 단자와 제4 소스 단자가 제2 노드(n2)에 연결된다. 제5 스위칭 소자(S5)는, 제5 드레인 단자가 전압원(VDD)에 연결되며, 제5 게이트 단자가 제2 단자(n2)에 연결되고, 제5 소스 단자는 제3 노드(n3)에 연결된다. When the fourth switching element S4 and the fifth switching element S5 use PMOS elements, the fourth switching element S4 has a fourth drain terminal connected to the voltage source V DD , and a fourth gate terminal and a fourth switching element S4. 4 source terminals are connected to the second node n2. In the fifth switching element S5, the fifth drain terminal is connected to the voltage source V DD , the fifth gate terminal is connected to the second terminal n2, and the fifth source terminal is connected to the third node n3. Connected.

커패시터(Cmem)는 시냅스(300)의 출력 신호를 축적하여 저장할 수 있다. 구체적으로, 시냅스(300)의 출력 신호가 제1 커런트 미러 회로(100) 및 제2 커런트 미러 회로(120)를 통해 커패시터(Cmem)에 축적될 수 있다. 즉, 커패시터(Cmem)는, 시냅스 어레이의 출력 전류를 축적할 수 있다. The capacitor C mem may accumulate and store the output signal of the synapse 300 . Specifically, the output signal of the synapse 300 may be accumulated in the capacitor C mem through the first current mirror circuit 100 and the second current mirror circuit 120 . That is, the capacitor C mem may accumulate the output current of the synaptic array.

커패시터(Cmem)는 일단이 제2 커런트 미러 회로(120)의 출력단에 접속하고, 타단은 접지된다. 즉, 커패시터(Cmem)는 일단이 제3 노드(n3)에 연결되고 타단이 접지에 연결된다.The capacitor C mem has one end connected to the output terminal of the second current mirror circuit 120 and the other end connected to ground. That is, the capacitor C mem has one end connected to the third node n3 and the other end connected to the ground.

발화부(400)는 커패시터(Cmem)의 충전 전압이 일정 레벨 이상이 되면 스파이크를 발생시켜 다음 뉴런 회로로 전달할 수 있다. 발화부(400) 및 다음 뉴런 회로의 시냅스는, 제3 노드에 직렬로 연결된다. 즉, 발화부(400)는 입력단이 제2 커런트 미러 회로(120)의 출력단에 접속하고, 타단은 다음 뉴런 회로의 시냅스와 접속된다. The ignition unit 400 may generate a spike when the charging voltage of the capacitor C mem exceeds a certain level and transmit the spike to the next neuron circuit. The firing unit 400 and the synapse of the next neuron circuit are connected in series to the third node. That is, the input terminal of the ignition unit 400 is connected to the output terminal of the second current mirror circuit 120, and the other terminal is connected to the synapse of the next neuron circuit.

이와 같이, 뉴로모픽 장치 또는 SNN 회로에 있어서, 시냅스 각각에 저장되어 있는 가중치 값과 입력 값을 곱한 가중치 합을 커런트 미러 회로를 이용하여 흘려줄 때, 커런트 미러 회로(100)에 보상 회로(200)가 추가됨에 따라 이상적인 전류값을 커런트 미러 회로에서 흐르게 할 수 있다. 따라서, 뉴로모픽 장치 또는 SNN 회로의 동작 정확도 및 성능을 향상 시킬 수 있다, In this way, in the neuromorphic device or SNN circuit, when the weight sum obtained by multiplying the input value and the weight value stored in each synapse is passed using the current mirror circuit, the compensation circuit 200 to the current mirror circuit 100 ) is added, an ideal current value can flow in the current mirror circuit. Therefore, the operational accuracy and performance of neuromorphic devices or SNN circuits can be improved.

본 발명의 일 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다. An embodiment of the present invention may be implemented in the form of a recording medium including instructions executable by a computer, such as program modules executed by a computer. Computer readable media can be any available media that can be accessed by a computer and includes both volatile and nonvolatile media, removable and non-removable media. Also, computer readable media may include computer storage media. Computer storage media includes both volatile and nonvolatile, removable and non-removable media implemented in any method or technology for storage of information such as computer readable instructions, data structures, program modules or other data.

본 발명의 방법 및 시스템은 특정 실시예와 관련하여 설명되었지만, 그것들의 구성 요소 또는 동작의 일부 또는 전부는 범용 하드웨어 아키텍쳐를 갖는 컴퓨터 시스템을 사용하여 구현될 수 있다.Although the methods and systems of the present invention have been described with reference to specific embodiments, some or all of their components or operations may be implemented using a computer system having a general-purpose hardware architecture.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present application is for illustrative purposes, and those skilled in the art will understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present application. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts thereof should be construed as being included in the scope of the present application.

1: 커런트 미러 회로
100: 제1 커런트 미러 회로
200: 보상 회로
300: 시냅스
400: 발화부 1: Current mirror circuit
100: first current mirror circuit
200: compensation circuit
300: Synapse
400: ignition unit

Claims (7)

커런트 미러 회로에 있어서,
제1 단자에 전원 전압이 인가되고, 제2 단자는 접지되며, 상기 제1 단자와 다이오드 접속된 제3 단자를 포함하는 제1 스위칭 소자;
제2 단자가 접지되고, 제3 단자가 상기 제1 스위칭 소자의 제3 단자와 접속되는 제2 스위칭 소자 및
상기 제2 스위칭 소자에 병렬 접속된 보상 회로를 포함하되,
상기 보상 회로는, 상기 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 하는, 커런트 미러 회로. In the current mirror circuit,
a first switching element including a third terminal to which a power supply voltage is applied to a first terminal, a second terminal to be grounded, and a third terminal diode-connected to the first terminal;
A second switching element having a second terminal grounded and a third terminal connected to the third terminal of the first switching element; and
A compensation circuit connected in parallel to the second switching element,
The compensation circuit compensates for a current equal to the difference between the ideal current value of the current mirror circuit corresponding to the power supply voltage and the actual current value flowing through the current mirror circuit, so that the current mirror circuit has an ideal current value corresponding to the power supply voltage. A current mirror circuit that allows this to flow. 제1항에 있어서,
상기 보상 회로는,
제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자
를 포함하는, 커런트 미러 회로.According to claim 1,
The compensation circuit,
A first terminal is connected to the first terminal of the second switching element, the second terminal is grounded, and the third terminal is a connection node between the third terminal of the first switching element and the third terminal of the second switching element. One or more third switching elements connected to
Including, the current mirror circuit. 제2항에 있어서,
상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 모스펫(MOSFET) 소자를 포함할 수 있으며,
상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 숏 채널(Short Channel)을 가지며, 상기 제3 스위칭 소자는 롱 채널(Long Channel)을 가지는, 커런트 미러 회로.According to claim 2,
The first switching element, the second switching element, and the third switching element may include a MOSFET element,
The first switching element and the second switching element have a short channel (Short Channel), the third switching element has a long channel (Long Channel), the current mirror circuit. 뉴로모픽 장치에 있어서,
시냅스, 제1 커런트 미러 회로, 제2 커런트 미러 회로, 커패시터및 발화부를 포함하며,
상기 제 1 커런트 미러 회로는 제 1 단자에 상기 시냅스의 출력단이 접속되고, 제 2단자는 접지되며, 상기 제 1 단자와 다이오드 접속된 제 3 단자를 포함하는 제 1 스위칭 소자;
제 2 단자가 접지되고, 제 3 단자가 상기 제 1 스위칭 소자의 제 3 단자와 접속되는 제2 스위칭 소자 및
상기 제 2 스위칭 소자에 병렬 접속된 보상 회로를 포함하되,
상기 보상 회로는, 전원 전압에 대응하는 커런트 미러 회로의 이상적인 전류값과 커런트 미러 회로에 흐르는 실제 전류값의 차이값만큼의 전류를 보상하여, 커런트 미러 회로에 상기 전원 전압에 대응하는 이상적인 전류값이 흐르도록 하는, 뉴로모픽 장치.In the neuromorphic device,
It includes a synapse, a first current mirror circuit, a second current mirror circuit, a capacitor, and an ignition unit,
The first current mirror circuit includes a first switching element including a third terminal connected to a first terminal of the output terminal of the synapse, a second terminal to a ground, and diode-connected to the first terminal;
A second switching element whose second terminal is grounded and whose third terminal is connected to the third terminal of the first switching element; and
A compensation circuit connected in parallel to the second switching element,
The compensation circuit compensates for a current equal to the difference between the ideal current value of the current mirror circuit corresponding to the power supply voltage and the actual current value flowing through the current mirror circuit, so that the current mirror circuit has an ideal current value corresponding to the power supply voltage. A neuromorphic device that allows flow. 제4항에 있어서,
상기 보상 회로는,
제1 단자가 상기 제2 스위칭 소자의 제1 단자와 접속되고, 제2 단자는 접지되며, 제3 단자는 상기 제1 스위칭 소자의 제3 단자와 상기 제2 스위칭 소자의 제3 단자의 접속노드에 접속되는 하나 이상의 제3 스위칭 소자
를 포함하는, 뉴로모픽 장치.According to claim 4,
The compensation circuit,
A first terminal is connected to the first terminal of the second switching element, the second terminal is grounded, and the third terminal is a connection node between the third terminal of the first switching element and the third terminal of the second switching element. One or more third switching elements connected to
Including, neuromorphic device. 제5항에 있어서,
상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는 모스펫(MOSFET) 소자를 포함할 수 있으며,
상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 숏 채널(Short Channel)을 가지며, 상기 제3 스위칭 소자는 롱 채널(Long Channel)을 가지는, 뉴로모픽 장치.According to claim 5,
The first switching element, the second switching element, and the third switching element may include a MOSFET element,
The first switching element and the second switching element have a short channel, and the third switching element has a long channel. 제4항에 있어서,
상기 제2 커런트 미러 회로는,
상기 제1 커런트 미러 회로의 제2 스위칭 소자에 흐르는 전류가 입력되는 제3 스위칭 소자 및
상기 제3 스위칭 소자의 전류가 복사되어 흐르는 제4 스위칭 소자를 포함하는, 뉴로모픽 장치.According to claim 4,
The second current mirror circuit,
A third switching element to which the current flowing in the second switching element of the first current mirror circuit is input; and
and a fourth switching element through which the current of the third switching element is copied.
KR1020220072160A 2021-11-04 2022-06-14 Current mirror circuit and neuromorphic device comprising the same KR20230065141A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2022/013961 WO2023080433A1 (en) 2021-11-04 2022-09-19 Current mirror circuit and neuromorphic device comprising same
US17/978,733 US20230135734A1 (en) 2021-11-04 2022-11-01 Current mirror circuit and neuromorphic device including same
KR1020230084979A KR102683553B1 (en) 2021-11-04 2023-06-30 Current mirror circuit and neuromorphic device comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210150804 2021-11-04
KR20210150804 2021-11-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230084979A Division KR102683553B1 (en) 2021-11-04 2023-06-30 Current mirror circuit and neuromorphic device comprising the same

Publications (1)

Publication Number Publication Date
KR20230065141A true KR20230065141A (en) 2023-05-11

Family

ID=86379073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220072160A KR20230065141A (en) 2021-11-04 2022-06-14 Current mirror circuit and neuromorphic device comprising the same

Country Status (1)

Country Link
KR (1) KR20230065141A (en)

Similar Documents

Publication Publication Date Title
US11626884B2 (en) System and methods for mixed-signal computing
US10453527B1 (en) In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture
WO2018228424A1 (en) Method and device for training neural network
US10783963B1 (en) In-memory computation device with inter-page and intra-page data circuits
US20190279079A1 (en) Neuromorphic system with transposable memory and virtual look-up table
CN111373414A (en) Synaptic weight transfer between pairs of conductance with polarity reversal for reducing fixed device asymmetry
US20200118619A1 (en) Apparatus for deep learning operations on resistive crossbar array
US5155377A (en) Charge domain differential conductance synapse cell for neural networks
KR102683553B1 (en) Current mirror circuit and neuromorphic device comprising the same
KR20230065141A (en) Current mirror circuit and neuromorphic device comprising the same
CN111340203A (en) Neuromorphic system performing supervised learning using error backpropagation
CN113741795A (en) Memory device and operation method thereof
US20230135734A1 (en) Current mirror circuit and neuromorphic device including same
KR102514649B1 (en) Neuromorphic device and neuron circuit compensating for changes in synaptic characteristics
Chen et al. Surrogate gradient scaling for directly training spiking neural networks
GB2267171A (en) Neural network employing absolute value calculating synapse
US5805007A (en) Low-power, low-voltage four-quadrant analog multiplier, particularly for neural applications
Seo et al. A low power integrate and fire neuron circuit for spiking neural network
Figueroa et al. On-chip compensation of device-mismatch effects in analog VLSI neural networks
CN112580790B (en) Neural network computing circuit, chip and system
Zohora et al. Probabilistic Metaplasticity for Continual Learning with Memristors
US20040083193A1 (en) Expandable on-chip back propagation learning neural network with 4-neuron 16-synapse
KR102514656B1 (en) Spiking neural network providing device and method of operation thereof
KR102514650B1 (en) Neuromorphic device and method for compensating for variation characteristics in neuromorphic device
KR20230152336A (en) Neuron circuit

Legal Events

Date Code Title Description
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination