KR20230063119A - Frequency reconfigurable pre-distortion linearizer - Google Patents
Frequency reconfigurable pre-distortion linearizer Download PDFInfo
- Publication number
- KR20230063119A KR20230063119A KR1020210148017A KR20210148017A KR20230063119A KR 20230063119 A KR20230063119 A KR 20230063119A KR 1020210148017 A KR1020210148017 A KR 1020210148017A KR 20210148017 A KR20210148017 A KR 20210148017A KR 20230063119 A KR20230063119 A KR 20230063119A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- bias
- output
- transistor
- input signal
- Prior art date
Links
- 238000004804 winding Methods 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 230000006698 induction Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 29
- 238000004891 communication Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 주파수 가변 전치 왜곡 선형화기에 관한 것으로서, 보다 상세하게는 고주파 전력 증폭기의 왜곡 보상이 가능한 주파수 가변 전치 왜곡 선형화기에 관한 것이다. The present invention relates to a frequency variable predistortion linearizer, and more particularly, to a frequency variable predistortion linearizer capable of compensating for distortion of a high frequency power amplifier.
전력 증폭기는 송신기의 최후단에 위치하며, 무선 통신을 위해 입력된 전기적 신호의 세기(전력)를 증가시키는 역할을 한다. 이론적으로 전력 증폭기는 입력된 신호의 세기만을 증가시켜야 하지만, 전력 증폭기가 보유하고 있는 비선형성에 의하여 강한 신호가 전력 증폭기로 인가되는 경우에는 신호의 왜곡이 발생한다.The power amplifier is located at the rear end of the transmitter and serves to increase the strength (power) of an electrical signal input for wireless communication. Theoretically, the power amplifier should increase only the strength of the input signal, but signal distortion occurs when a strong signal is applied to the power amplifier due to nonlinearity possessed by the power amplifier.
도 1은 전력 증폭기 비선형성에 의해 발생하는 진폭 변조 (Amplitude modulation : AM)에 따른 진폭 변조 왜곡 (AM-AM 왜곡)을 나타낸 도면이다. 1 is a diagram showing amplitude modulation distortion (AM-AM distortion) according to amplitude modulation (AM) caused by nonlinearity of a power amplifier.
도 1을 참조하면, 이상적인 전력 증폭기의 경우에는 입력 전력에 따라 일정한 이득을 보유하나, 실제 전력 증폭기에서는 입력 전력이 일정 수준 이상 증가하는 경우, 이득이 감소하게 된다. 이와 같은 입력 전력에 따른 전력 증폭기 이득의 변화를 AM-AM 왜곡이라 한다.Referring to FIG. 1, an ideal power amplifier has a constant gain according to input power, but in an actual power amplifier, when the input power increases above a certain level, the gain decreases. Such a change in the power amplifier gain according to the input power is referred to as AM-AM distortion.
도 2는 전력 증폭기 비선형성에 의해 발생하는 진폭 변조 (Amplitude modulation : AM)에 따른 위상 변조 (Phase modulation : PM) 왜곡 (AM-PM 왜곡) 현상을 나타낸 도면이다. 2 is a diagram showing phase modulation (PM) distortion (AM-PM distortion) according to amplitude modulation (AM) caused by nonlinearity of a power amplifier.
도 2에서 도시된 바와 같이 이상적인 전력 증폭기의 경우에는 입력 전력에 관계없이 일정한 위상을 가지는 신호를 출력하지만, 실제 전력 증폭기에서는 입력 전력이 증가함에 따라 출력 신호의 위상이 변화하게 된다. 이와 같은 입력 전력에 따른 출력 신호 위상의 변화를 AM-PM 왜곡이라 한다.As shown in FIG. 2, an ideal power amplifier outputs a signal having a constant phase regardless of input power, but in an actual power amplifier, the phase of an output signal changes as input power increases. Such a change in output signal phase according to input power is referred to as AM-PM distortion.
도 3은 AM-AM 및 AM-PM 왜곡이 실제 무선 통신에 미치는 영향을 설명하기 위한 도면이다. 3 is a diagram for explaining the effect of AM-AM and AM-PM distortion on actual wireless communication.
도 3은 왜곡을 겪지 않은 이상적인 16-QAM 신호의 성상도와 전력 증폭기를 통과하여 AM-AM 및 AM-PM 왜곡 현상을 겪은 16-QAM 신호의 성상도를 나타낸다. 3 shows a constellation diagram of an ideal 16-QAM signal without distortion and a constellation diagram of a 16-QAM signal subjected to AM-AM and AM-PM distortion through a power amplifier.
도 3에 도시된 바와 같이 상대적으로 낮은 세기의 신호가 전력 증폭기에 입/출력 되는 경우 (Plow)이상적인 16-QAM 신호의 성상도와 일치하는 것으로 확인되지만, 강한 세기의 신호가 전력 증폭기에 입/출력되는 경우 (Phigh) AM-AM 및 AM-PM 왜곡이 일어나 이상적인 16-QAM 성상도에서 벗어나는 것을 확인할 수 있다. As shown in FIG. 3, when a signal of relatively low intensity is input/output to the power amplifier (P low ), it is confirmed that it matches the constellation of an ideal 16-QAM signal, but a signal of strong intensity is input/output to the power amplifier. When output (P high ), it can be seen that AM-AM and AM-PM distortions occur and deviate from the ideal 16-QAM constellation.
이와 같은 성상도의 왜곡은 통신 신호의 Error-Vector-Magnitue (EVM) 성능을 낮추고 Bit-Error-Rate (BER)을 크게 증가시킨다. 고속 무선 통신을 위해서는 QAM 변조 방식을 사용하는 것이 필수적이고 16-QAM, 64-QAM, 256-QAM으로 변조 방식이 고도화 될수록 AM-AM 및 AM-PM 왜곡에 의한 EVM 성능 저하가 치명적이다. Such constellation distortion lowers the Error-Vector-Magnitue (EVM) performance of the communication signal and greatly increases the Bit-Error-Rate (BER). For high-speed wireless communication, it is essential to use the QAM modulation method, and as the modulation method is advanced to 16-QAM, 64-QAM, and 256-QAM, EVM performance degradation due to AM-AM and AM-PM distortion becomes fatal.
상기한 EVM 성능 저하를 막기 위해 기존에 디지털 전치 왜곡 선형화기 및 아날로그 전치 왜곡 선형화기가 제안되었다. In order to prevent the above EVM performance degradation, a digital predistortion linearizer and an analog predistortion linearizer have been proposed.
디지털 전치 왜곡 선형화기는 디지털 신호 처리를 통해 전력 증폭기 입력 신호 대비 출력 신호의 비선형 왜곡 정도를 확인하여 그에 따라 왜곡 신호와는 진폭 및 위상이 반대되는 신호를 생성, 인가하여 시스템 출력 신호의 선형 특성을 개선시킨다. The digital predistortion linearizer checks the degree of nonlinear distortion of the output signal compared to the input signal of the power amplifier through digital signal processing, and generates and applies a signal that is opposite in amplitude and phase to the distortion signal to improve the linear characteristics of the system output signal. let it
그러나, 종래의 디지털 전치 왜곡 선형화기는 다수의 회로 블록을 포함하기 때문에 시스템의 면적 및 복잡도를 크게 증가시키며, DC 소모가 크고 대역폭이 제한되는 문제점이 있다. However, since the conventional digital predistortion linearizer includes a large number of circuit blocks, the area and complexity of the system are greatly increased, and DC consumption is high and bandwidth is limited.
종래의 아날로그 전치 왜곡 선형화기 중 varactor 기반의 전치 왜곡 선형화기는 입력 전력의 크기에 따라 varactor의 손실 및 캐패시턴스를 적절히 변화시켜 AM-AM 및 AM-PM 왜곡을 보상한다. Among conventional analog predistortion linearizers, the varactor-based predistortion linearizer compensates for AM-AM and AM-PM distortions by appropriately changing the loss and capacitance of the varactor according to the magnitude of input power.
종래의 varactor 기반의 아날로그 전치 왜곡 선형화기는 전력 증폭기 입력으로 보이는 캐패시턴스를 늘리기 때문에 매칭 네트워크 구성의 난이도를 증가시키며, 회로의 캐패시턴스 증가에 따라 회로 전체의 대역폭 성능을 제한한다. A conventional varactor-based analog predistortion linearizer increases the difficulty of configuring a matching network because it increases the capacitance seen as the input of the power amplifier, and limits the bandwidth performance of the entire circuit according to the increase in the capacitance of the circuit.
상기한 종래기술의 문제점을 해결하기 위해, 본 발명은 복잡도는 낮추면서 AM-AM 및 AM-PM 왜곡을 보상하여 성상도의 왜곡을 최소화하고, 전력 증폭기의 통신 성능을 향상시킬 수 있는 주파수 가변 전치 왜곡 선형화기를 제안하고자 한다. In order to solve the problems of the prior art, the present invention minimizes constellation distortion by compensating for AM-AM and AM-PM distortion while reducing complexity, and a frequency variable prefix capable of improving communication performance of a power amplifier. We would like to propose a distortion linearizer.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 고주파 전력 증폭기의 왜곡을 보상하는 전치 왜곡 선형화기로서, 고주파 입력 신호가 인가되는 1차 와인딩, 상기 고주파 입력 신호의 인가에 따른 개별 유도 전류에 의해 복수의 개별 전력 증폭기에 신호를 전달하는 복수의 2차 와인딩 및 가변 저항과 상기 고주파 입력 신호의 인가에 따른 제어 유도 전류에 의해 상기 1차 와인딩 및 상기 복수의 2차 와인딩의 인덕턴스를 변화시키는 컨트롤 와인딩을 포함하는 다중 구조 가변 트랜스포머; 및 복수의 트랜지스터, 전압 분배를 위한 복수의 저항 및 캐패시터를 통해 상기 가변 저항을 변화시키기 위한 출력 DC 전압을 결정하는 바이어스 컨트롤 회로를 포함하는 전치 왜곡 선형화기가 제공된다. In order to achieve the above object, according to an embodiment of the present invention, as a predistortion linearizer for compensating distortion of a high frequency power amplifier, a primary winding to which a high frequency input signal is applied, of the primary winding and the plurality of secondary windings by the control induced current according to the application of the variable resistance and the high-frequency input signal to the plurality of secondary windings that transmit signals to the plurality of individual power amplifiers by the individual induced currents according to the A multi-structure variable transformer including a control winding that changes inductance; and a bias control circuit for determining an output DC voltage for varying the variable resistor through a plurality of transistors, a plurality of resistors and capacitors for voltage division, and a bias control circuit.
상기 가변 저항은 소스, 드레인 및 게이트를 포함하는 트랜지스터이며, 상기 출력 DC 전압에 의해 게이트 바이어스가 변화할 수 있다. The variable resistor is a transistor including a source, drain, and gate, and a gate bias may be changed by the output DC voltage.
상기 복수의 트랜지스터는 소스, 드레인 및 게이트를 갖는 제1 및 제2 트랜지스터를 포함하며, 상기 바이어스 컨트롤 회로는 상기 제1 및 제2 트랜지스터의 소스, 드레인 및 게이트 중 하나에 복수의 바이어스를 인가하여 상기 출력 DC 전압을 결정할 수 있다. The plurality of transistors include first and second transistors having sources, drains, and gates, and the bias control circuit applies a plurality of biases to one of the source, drain, and gate of the first and second transistors to The output DC voltage can be determined.
상기 제1 트랜지스터는 소스와 드레인에 동일한 제1 바이어스가 인가되고, 게이트에 제2 바이어스를 인가 받아 가변 저항으로 동작하여 상기 제2 트랜지스터의 게이트에 전달되는 신호의 크기를 조절할 수 있다. The first transistor may have the same first bias applied to its source and drain and a second bias applied to its gate, thereby operating as a variable resistor to adjust the level of a signal transmitted to the gate of the second transistor.
상기 제2 트랜지스터는 상기 고주파 입력 신호의 크기에 따라 상기 드레인에 흐르는 DC 전류의 양과 상기 제2 트랜지스터에 연결된 제2 저항의 크기에 의해 결정되는 상기 출력 DC 전압을 결정할 수 있다. The second transistor may determine the output DC voltage determined by an amount of DC current flowing through the drain and a magnitude of a second resistor connected to the second transistor according to the magnitude of the high frequency input signal.
상기 고주파 입력 신호가 미리 설정된 크기 이하인 경우, 상기 제1 바이어스에 의해 상기 출력 DC 전압이 결정될 수 있다. When the high frequency input signal is equal to or less than a preset level, the output DC voltage may be determined by the first bias.
상기 고주파 입력 신호가 미리 설정된 크기 이상인 경우, 상기 제2 트랜지스터의 소스단에 연결되는 제3 바이어스에 의해 상기 출력 DC 전압이 결정될 수 있다. The output DC voltage may be determined by a third bias connected to a source terminal of the second transistor when the high frequency input signal is greater than or equal to a predetermined level.
상기 제2 바이어스에 의해 상기 출력 DC 전압의 증가 시작 지점이 결정될 수 있다. An increase start point of the output DC voltage may be determined by the second bias.
상기 개별 전력 증폭기는 N개이며, 상기 2차 와인딩은 N개를 포함할 수 있다. The number of individual power amplifiers is N, and the secondary winding may include N number.
상기 2차 와인딩은 N개의 차동 출력 포트를 가질 수 있으며, 상기 개별 전력 증폭기는 N개의 차동 전력 증폭기일 수 있다.The secondary winding may have N differential output ports, and the individual power amplifiers may be N differential power amplifiers.
본 발명에 따르면, 디지털 전치 왜곡 선형화기와 비교하여 상대적으로 적은 면적을 가지고 상대적으로 DC 소모를 가지며, 아날로그 전치 왜곡 선형화기와 비교하여 매칭 네트워크 구성의 난이도를 증가시키지 않고 복잡도는 낮출 수 있는 장점이 있다. According to the present invention, compared to a digital predistortion linearizer, it has a relatively small area and relatively DC consumption, and compared to an analog predistortion linearizer, there are advantages in that complexity can be reduced without increasing the difficulty of configuring a matching network.
또한, 본 실시예에 따르면 사용하고자 하는 주파수와 관계없이 우수한 선형화 특성을 가지며, 주파수 조절이 가능한 장점이 있다. In addition, according to this embodiment, it has excellent linearization characteristics regardless of the frequency to be used and has the advantage of being able to adjust the frequency.
나아가, 선형화기 내부의 트랜스포머 구조를 조절하여 single-ended 구조의 전력 증폭기, 차동 구조의 전력 증폭기에 모두 적용 가능한 장점이 있다. Furthermore, there is an advantage that it can be applied to both a single-ended structure power amplifier and a differential structure power amplifier by adjusting the transformer structure inside the linearizer.
도 1은 전력 증폭기 비선형성에 의해 발생하는 진폭 변조 (Amplitude modulation : AM)에 따른 진폭 변조 왜곡 (AM-AM 왜곡)을 나타낸 도면이다.
도 2는 전력 증폭기 비선형성에 의해 발생하는 진폭 변조 (Amplitude modulation : AM)에 따른 위상 변조 (Phase modulation : PM) 왜곡 (AM-PM 왜곡) 현상을 나타낸 도면이다.
도 3은 AM-AM 및 AM-PM 왜곡이 실제 무선 통신에 미치는 영향을 설명하기 위한 도면이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 전치 왜곡 선형화기가 적용된 전력 증폭기의 블록도를 도시한 도면이다.
도 5는 본 실시예에 따른 다중 구조 가변 트랜스포머의 상세 구성을 도시한 도면이다.
도 6은 본 실시예에 따른 다중 구조 가변 트랜스포머의 등가 회로를 나타낸 도면이다.
도 7은 다중 구조 가변 트랜스포머의 출력 신호 위상 및 손실 특성을 나타낸 것이다.
도 8은 본 실시예에 따른 가변 저항 구조를 나타낸 도면이다.
도 9는 트랜지스터 MC의 게이트 바이어스에 따른 저항을 나타낸 도면이다.
도 10은 본 실시예에 따른 바이어스 컨트롤 회로의 상세 구성을 도시한 도면이다.
도 11은 본 실시예에 따른 바이어스 컨트롤 회로의 입력 신호에 따른 출력 DC 전압을 나타낸다.
도 12는 본 실시예에 따른 바이어스 컨트롤 회로에 대신호가 인가되는 경우의 트랜지스터 M2의 게이트에 문턱 전압 이상의 전압이 걸리는 구간을 나타낸 도면이다.
도 13은 입력 신호에 따라 다중 구조 가변 트랜스포머의 위상 및 손실을 변화를 나타낸 도면이다.
도 14는 VSW의 값에 따라 트랜지스터 M2의 게이트에 전달되는 RF 신호를 나타낸 도면이다.
도 15는 본 실시예에 따른 바이어스 컨트롤 회로의 바이어스를 주파수에 따라 달리하였을 때 전치 왜곡 선형화기의 손실 및 위상 특성을 나타낸 것이다.
도 16은 본 실시예에 따른 바이어스 컨트롤 회로와 다중 구조 가변 트랜스포머를 결합하여 아날로그 전치 왜곡 선형화기를 구성할 경우의 기대되는 동작을 나타낸 것이다.
도 17은 본 실시예의 다른 실시예에 따른 아날로그 전치 왜곡 선형화기의 구조를 도시한 도면이다.
도 18은 본 발명의 또 다른 실시예에 따른 아날로그 전치 왜곡 선형화기의 구조를 도시한 도면이다.
도 19는 본 실시예에 따른 아날로그 전치 왜곡 선형화기가 적용된 전력 증폭기의 회로도를 나타낸다.
도 20은 설계된 전력 증폭기의 선형화기가 off된 경우 (바이어스 컨트롤 회로의 바이어스가 모두 0인 경우)와 on된 경우 30 GHz에서의 AM-AM (a) 및 AM-PM (b) 왜곡 성능을 나타낸 도면이다.
도 21은 설계된 전력 증폭기의 선형화기가 on 된 경우 입력 전력에 따라 AM-AM (a) 및 AM-PM (b) 왜곡 성능을 주파수에 따라 나타낸 도면이다. 1 is a diagram showing amplitude modulation distortion (AM-AM distortion) according to amplitude modulation (AM) caused by nonlinearity of a power amplifier.
2 is a diagram showing phase modulation (PM) distortion (AM-PM distortion) according to amplitude modulation (AM) caused by nonlinearity of a power amplifier.
3 is a diagram for explaining the effect of AM-AM and AM-PM distortion on actual wireless communication.
4 is a block diagram of a power amplifier to which a predistortion linearizer according to a preferred embodiment of the present invention is applied.
5 is a diagram showing the detailed configuration of the multi-structure variable transformer according to the present embodiment.
6 is a diagram showing an equivalent circuit of the multi-structure variable transformer according to the present embodiment.
7 shows output signal phase and loss characteristics of a multi-structure variable transformer.
8 is a diagram illustrating a variable resistor structure according to an exemplary embodiment.
9 is a diagram showing resistance according to the gate bias of transistor M C .
10 is a diagram showing the detailed configuration of the bias control circuit according to the present embodiment.
11 shows an output DC voltage according to an input signal of the bias control circuit according to the present embodiment.
FIG. 12 is a diagram showing a section where a voltage equal to or higher than the threshold voltage is applied to the gate of the transistor M 2 when a large signal is applied to the bias control circuit according to the present embodiment.
13 is a diagram illustrating changes in phase and loss of a multi-structured variable transformer according to an input signal.
14 is a diagram illustrating an RF signal transmitted to the gate of the transistor M 2 according to the value of V SW .
15 illustrates loss and phase characteristics of the predistortion linearizer when the bias of the bias control circuit according to the present embodiment is varied according to frequency.
16 illustrates an expected operation when an analog predistortion linearizer is configured by combining a bias control circuit and a multi-structured variable transformer according to the present embodiment.
17 is a diagram showing the structure of an analog predistortion linearizer according to another embodiment of the present embodiment.
18 is a diagram showing the structure of an analog predistortion linearizer according to another embodiment of the present invention.
19 is a circuit diagram of a power amplifier to which an analog predistortion linearizer according to the present embodiment is applied.
20 is a diagram showing distortion performance of AM-AM (a) and AM-PM (b) at 30 GHz when the linearizer of the designed power amplifier is off (when all biases of the bias control circuit are 0) and when it is on am.
21 is a diagram showing distortion performance of AM-AM (a) and AM-PM (b) according to frequency according to input power when the linearizer of the designed power amplifier is turned on.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.Since the present invention can make various changes and have various embodiments, specific embodiments are illustrated in the drawings and described in detail.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
도 4는 본 발명의 바람직한 일 실시예에 따른 전치 왜곡 선형화기가 적용된 전력 증폭기의 블록도를 도시한 도면이다. 4 is a block diagram of a power amplifier to which a predistortion linearizer according to a preferred embodiment of the present invention is applied.
도 4를 참조하면, 본 실시예에 따른 전치 왜곡 선형화기는 아날로그 전치 왜곡 선형화기로 정의될 수 있으며, 다중 구조 가변 트랜스포머(400) 및 바이어스 컨트롤 회로(404)를 포함할 수 있다 Referring to FIG. 4 , the predistortion linearizer according to the present embodiment may be defined as an analog predistortion linearizer and may include a
도 5는 본 실시예에 따른 다중 구조 가변 트랜스포머의 상세 구성을 도시한 도면이다. 5 is a diagram showing the detailed configuration of the multi-structure variable transformer according to the present embodiment.
도 4 내지 도 5를 참조하면, 다중 구조 가변 트랜스포머(400)는 고주파 입력 신호(입력 전력)가 인가되는 1차 와인딩(primary winding, 410), 고주파 입력 신호의 인가에 따른 개별 유도 전류에 의해 복수의 개별 전력 증폭기에 신호를 전달하는 복수의 2차 와인딩(secondary winding, 412) 및 가변 저항과 고주파 입력 신호의 인가에 따른 제어 유도 전류에 의해 1차 와인딩(410) 및 복수의 2차 와인딩(412)의 인덕턴스를 변화시키는 컨트롤 와인딩(control winding, 414)을 포함한다. Referring to FIGS. 4 and 5 , the
도 5에서, LP, L1, L2, LC는 각 와인딩(410,412,414)의 자가 인덕턴스이며, 각 와인딩간의 결합 계수는 각각 kP1, kP2, kPC, k1C, k2C으로 표현한다.In FIG. 5, L P , L 1 , L 2 , and L C are the self-inductances of each winding 410, 412, and 414, and the coupling coefficients between each winding are expressed as k P1 , k P2 , k PC , k 1C , and k 2C , respectively. .
1차 와인딩(410)은 입력으로 동작하며, 2차 와인딩(412)은 개별 전력 증폭기(Unit PA, 420)에 연결되어 개별 전력 증폭기(420)에 신호를 전달한다. The primary winding 410 operates as an input, and the secondary winding 412 is connected to an individual power amplifier (Unit PA) 420 to deliver a signal to the
컨트롤 와인딩(414)의 양 끝단에는 가변 저항(Rc)이 연결된다. A variable resistor Rc is connected to both ends of the control winding 414 .
도 5에서는 2개의 2차 와인딩(412)에 제공되는 이중 구조 가변 트랜스포머를 도시하였으나, 반드시 이에 한정되는 것은 아니다. In FIG. 5, a dual structure variable transformer provided to two
고주파 입력 신호 IP가 1차 와인딩(410)에 인가되는 경우 2차 와인딩(412)에 유도 전류 I1, I2가 발생하여 개별 전력 증폭기(420)로 신호를 전달한다. When the high-frequency input signal I P is applied to the primary winding 410 , induced currents I 1 and I 2 are generated in the secondary winding 412 and transfer the signal to the
이처럼 다중 구조 가변 트랜스포머는 전력 분배기로 동작한다.As such, the multi-structure variable transformer operates as a power divider.
입력 신호 IP가 1차 와인딩(410)에 인가되는 경우 컨트롤 와인딩(414)에도 제어 유도 전류 IC가 발생한다. IC의 크기는 가변 저항 RC의 크기에 의해서 조절된다.When the input signal I P is applied to the primary winding 410, a control induced current I C is also generated in the control winding 414. The size of I C is controlled by the size of variable resistor R C .
도 5와 같이 네트워크를 구성하는 경우, 1차 및 2차 와인딩(410,412) 각각에서 보이는 자가 및 유도 인덕턴스 (Li,eff, Mij,eff) 및 저항 (Ri,eff)은 다음과 같이 표현된다. When the network is configured as shown in FIG. 5, the self and inductive inductances (L i,eff , M ij,eff ) and resistance (R i,eff ) seen in the primary and
이에 따라 본 실시예에 따른 다중 구조 가변 트랜스포머의 등가 회로는 도 6과 같이 표현된다.Accordingly, an equivalent circuit of the multi-structured variable transformer according to the present embodiment is expressed as shown in FIG. 6 .
도 7은 다중 구조 가변 트랜스포머의 출력 신호 위상 및 손실 특성을 나타낸 것이다. 7 shows output signal phase and loss characteristics of a multi-structure variable transformer.
도 7을 참조하면, 가변 인덕턴스 성분은 다중 구조 가변 트랜스포머의 출력 신호 위상을 변화시키고, 가변 저항 성분은 다중 구조 가변 트랜스포머의 손실 특성을 변화시킨다. Referring to FIG. 7 , the variable inductance component changes the output signal phase of the multi-structure variable transformer, and the variable resistance component changes the loss characteristics of the multi-structure variable transformer.
따라서, 컨트롤 와인딩(414)의 가변 저항(RC)을 입력 신호에 따라 적절히 조절함으로써 입력 신호에 따라 변화하는 전력 증폭기의 AM-AM 및 AM-PM 왜곡을 보상할 수 있을 것으로 추정이 가능하다.Therefore, it can be estimated that the AM-AM and AM-PM distortions of the power amplifier, which change according to the input signal, can be compensated by appropriately adjusting the variable resistance (R C ) of the control winding 414 according to the input signal.
도 8은 본 실시예에 따른 가변 저항 구조를 나타낸 도면이다. 8 is a diagram illustrating a variable resistor structure according to an exemplary embodiment.
도 8에 도시된 바와 같이, 본 실시예에 따른 전치 왜곡 선형화기에서 가변 저항은 소스, 드레인 및 게이트를 갖는 트랜지스터 Mc로 구현된다. As shown in FIG. 8, in the predistortion linearizer according to this embodiment, the variable resistor is implemented as a transistor M c having a source, drain, and gate.
소스와 드레인이 같은 DC 전압을 공유할 때, 트랜지스터 MC는 게이트 전압에 의해 조절되는 가변 저항으로써 동작하며 게이트 바이어스에 따른 저항은 도 9와 같다.When the source and drain share the same DC voltage, the transistor M C operates as a variable resistor controlled by the gate voltage, and the resistance according to the gate bias is shown in FIG. 9 .
따라서 트랜지스터 MC의 게이트 바이어스를 적절히 조절함으로써 필요한 전치 왜곡 선형화기의 위상 특성을 얻어낼 수 있다.Accordingly, the necessary phase characteristics of the predistortion linearizer can be obtained by appropriately adjusting the gate bias of the transistor M C .
도 1 및 2에서 설명한 바와 같이 전력 증폭기의 AM-AM 및 AM-PM 왜곡은 입력 전력이 증가함에 따라 일어난다. 따라서 전력 증폭기의 왜곡을 보상하기 위해서는 전치 왜곡 선형화기의 손실 및 위상 특성 또한 입력 신호에 따라 변화하여야 한다. 1 and 2, the AM-AM and AM-PM distortions of the power amplifier occur as the input power increases. Therefore, in order to compensate for the distortion of the power amplifier, the loss and phase characteristics of the predistortion linearizer must also change according to the input signal.
본 실시예에 따른 전치 왜곡 선형화기의 손실 및 위상은 트랜지스터 MC의 게이트 바이어스 (VC)에 의해 조절되므로 VC를 입력 신호에 따라 조절하기 위한 네트워크 즉, 바이어스 컨트롤 회로(402)가 필요하다.Since the loss and phase of the predistortion linearizer according to this embodiment are controlled by the gate bias (V C ) of the transistor MC , a network for adjusting V C according to the input signal, that is, the
도 10은 본 실시예에 따른 바이어스 컨트롤 회로의 상세 구성을 도시한 도면이고, 도 11은 본 실시예에 따른 바이어스 컨트롤 회로의 입력 신호에 따른 출력 DC 전압을 나타낸다. 10 is a diagram showing the detailed configuration of a bias control circuit according to this embodiment, and FIG. 11 shows an output DC voltage according to an input signal of the bias control circuit according to this embodiment.
도 10 내지 도 11을 참조하면, 바이어스 컨트롤 회로(402)는 복수의 트랜지스터, 전압 분배를 위한 복수의 저항 및 캐패시터를 통해 컨트롤 와인딩(414)의 가변 저항(트랜지스터 Mc)을 변화시키기 위한 DC 전압(게이트 바이어스)을 출력한다. 10 to 11, the
바이어스 컨트롤 회로(402)는 제1 및 제2 트랜지스터(M1, M2) 및 여기에 전압을 분배하기 위한 R1, R2 및 캐패시터(Cbyp)를 포함하며, 3개의 바이어스 (VSW, VGG, VDD)를 사용하여 바이어스 네트워크의 동작을 조절한다. The
트랜지스터 M1의 소스와 드레인은 동일한 DC 전압을 인가받게 되므로, 트랜지스터 M1은 게이트에 인가되는 VSW(제1 바이어스)에 의해 조절되는 가변 저항으로써 동작한다.Since the same DC voltage is applied to the source and drain of the transistor M 1 , the transistor M 1 operates as a variable resistor controlled by V SW (first bias) applied to the gate.
트랜지스터 M2는 문턱 전압 이하의 제1 바이어스가 인가되어 동작하며, 트랜지스터 M2에 의해 결정되는 DC 전류의 양과 R2의 크기에 따라 출력 DC 전압 VC가 결정된다.Transistor M 2 operates by applying a first bias equal to or less than the threshold voltage, and the output DC voltage V C is determined according to the amount of DC current determined by transistor M 2 and the size of R 2 .
바이어스 컨트롤 회로(402)에 미리 설정된 크기 이하(예를 들어, -20dBm 이하)의 소신호가 인가되는 경우 트랜지스터 M2의 게이트 전압은 VGG(제2 바이어스)에 의해서 결정된다. M2의 게이트 전압이 문턱 전압 이하이므로 트랜지스터 M2에는 전류가 흐르지 않는다. 따라서, R2에 전압 강하가 발생하지 않아 매우 낮은 DC 전압을 출력한다.When a small signal of a preset magnitude or less (eg, -20 dBm or less) is applied to the
도 12에 도시된 바와 같이, 바이어스 컨트롤 회로(402)에 미리 설정된 크기 이상(예를 들어, 5dBm 이상)의 대신호가 인가되는 경우, 트랜지스터 M2의 게이트 전압은 시간에 따라 크게 변하게 되고 문턱 전압 이상의 전압이 게이트에 걸리는 구간이 발생한다. As shown in FIG. 12 , when a large signal of a preset magnitude or more (eg, 5 dBm or more) is applied to the
게이트 전압이 문턱 전압을 넘어서는 구간에서 트랜지스터 M2는 전류를 통과시키게 된다. 이때. M2의 드레인 전류는 DC 성분과 RF 주파수 성분 및 고조파 성분으로 분리해낼 수 있고, DC 성분을 제외한 성분들 트랜지스터 M2 아래의 캐패시터 (Cbyp)로 모두 빠져나가게 된다. 따라서, 저항 R2에는 DC 전류만이 흐르기 때문에 바이어스 컨트롤 회로(402)는 출력으로 DC 전압 (Vout)만을 출력하게 된다.Transistor M 2 passes current in a section where the gate voltage exceeds the threshold voltage. At this time. The drain current of M 2 can be separated into DC component, RF frequency component, and harmonic component, and components except for the DC component are all drained to the capacitor (C byp ) under the transistor M 2 . Therefore, since only a DC current flows through the resistor R 2 , the
M2 드레인 전류의 DC 성분은 M2의 게이트에 인가되는 RF 신호의 세기에 비례하므로 입력 신호에 따라 출력 DC 전압이 증가한다.Since the DC component of the M 2 drain current is proportional to the strength of the RF signal applied to the gate of M 2 , the output DC voltage increases according to the input signal.
이와 같은 바이어스 컨트롤 회로(402)의 출력을 다중 구조 가변 트랜스포머의 트랜지스터 MC에 적용하는 경우 도 13과 같이 입력 신호에 따라 다중 구조 가변 트랜스포머의 위상 및 손실을 변화시킬 수 있다.When the output of the
전술한 바와 같이, 출력 DC 전압의 경향은 3개의 바이어스, VGG, VDD, VSW에 의해 조절된다. 각 전압의 역할 및 출력 DC 전압 조절의 원리를 설명한다.As mentioned above, the trend of the output DC voltage is controlled by three biases, V GG , V DD , and V SW . The role of each voltage and the principle of output DC voltage regulation are explained.
VGG는 소신호가 인가될 때 바이어스 네트워크의 출력 DC 전압을 결정한다.V GG determines the output DC voltage of the bias network when a small signal is applied.
트랜지스터 M2에 흐르는 드레인 전류는 VGG에 의해 결정되며, PMOS에서는 게이트 전압을 증가시킬 경우 드레인 전류가 감소한다. 따라서 VGG를 감소시키는 경우 M2의 드레인 전류가 증가, R2에 발생하는 전압 강하가 증가하게 된다. 반대로 VGG를 증가시키는 경우 M2의 드레인 전류가 감소, R2에 발생하는 전압 강하가 감소하여 출력 DC 전압을 감소시킨다.The drain current flowing through the transistor M 2 is determined by V GG , and in PMOS, the drain current decreases when the gate voltage is increased. Therefore, when V GG is decreased, the drain current of M 2 increases and the voltage drop occurring in R 2 increases. Conversely, when V GG is increased, the drain current of M 2 decreases and the voltage drop across R 2 decreases, reducing the output DC voltage.
VDD는 대신호가 인가될 때 바이어스 네트워크의 출력 DC 전압을 결정한다.V DD determines the output DC voltage of the bias network when a large signal is applied.
대신호가 인가될 때 트랜지스터 M2는 드레인 바이어스 VDD와 관계없이 항상 매우 큰 DC 전류를 발생시킨다. 따라서 트랜지스터 R2에 인가되는 전압이 증가하여 트랜지스터 M2이 triode 영역에 진입하게 한다. 트랜지스터가 triode 영역에서 동작하는 경우, 트랜지스터는 일종의 저항으로 간주될 수 있으며, 출력 전압 Vout은 VDD에 비례하게 된다.When a large signal is applied, transistor M 2 always generates a very large DC current regardless of the drain bias V DD . Therefore, the voltage applied to transistor R 2 increases and causes transistor M 2 to enter the triode region. When a transistor operates in the triode region, the transistor can be regarded as a kind of resistance, and the output voltage V out is proportional to V DD .
VSW는 바이어스 컨트롤 회로(402)의 출력 DC 전압이 증가하기 시작하는 지점을 결정한다.V SW determines the point at which the output DC voltage of
앞서 설명한 바와 같이, 트랜지스터 M1은 가변 저항으로써 동작하며, M1의 저항 값에 따라서 트랜지스터 M2의 게이트에 전달되는 RF 신호의 세기를 결정할 수 있다. As described above, the transistor M 1 operates as a variable resistor, and the strength of an RF signal transmitted to the gate of the transistor M 2 may be determined according to the resistance value of the transistor M 1 .
도 14에 도시된 바와 같이, VSW의 값이 작은 경우 (트랜지스터 M1의 저항값이 큰 경우) 트랜지스터 M2의 게이트에 전달되는 RF 신호의 값이 상대적으로 작아 강한 신호가 들어올 때 Vout이 증가하기 시작하는 입력 전력 (Pth2)이 매우 높다.As shown in FIG. 14, when the value of V SW is small (when the resistance value of the transistor M 1 is large), the value of the RF signal transmitted to the gate of the transistor M 2 is relatively small, and when a strong signal comes in, V out The input power (P th2 ) that starts to increase is very high.
VSW의 값이 큰 경우 (트랜지스터 M1의 저항값이 작은 경우) 트랜지스터 M2의 게이트에 전달되는 RF 신호의 값이 상대적으로 커 Vout이 증가하기 시작하는 입력 전력 (Pth1)이 매우 낮다When the value of V SW is large (when the resistance value of the transistor M 1 is small), the value of the RF signal transmitted to the gate of the transistor M 2 is relatively large, and the input power (P th1 ) at which V out starts to increase is very low
이와 같이 Vout의 경향을 주파수에 따라 조절하여, 주파수에 따라 변화하는 전력 증폭기의 AM-AM 및 AM-PM 왜곡을 보상하는 것이 가능하다.In this way, it is possible to compensate for the AM-AM and AM-PM distortions of the power amplifier, which change according to the frequency, by adjusting the tendency of V out according to the frequency.
도 15는 본 실시예에 따른 바이어스 컨트롤 회로의 바이어스를 주파수에 따라 달리하였을 때 전치 왜곡 선형화기의 손실 및 위상 특성을 나타낸 것이다. 15 illustrates loss and phase characteristics of the predistortion linearizer when the bias of the bias control circuit according to the present embodiment is varied according to frequency.
도 15에 도시된 바와 같이, 주파수에 따라 손실 및 위상 특성이 변화하는 것을 확인할 수 있다. As shown in FIG. 15, it can be confirmed that the loss and phase characteristics change according to the frequency.
도 16은 본 실시예에 따른 바이어스 컨트롤 회로와 다중 구조 가변 트랜스포머를 결합하여 아날로그 전치 왜곡 선형화기를 구성할 경우의 기대되는 동작을 나타낸 것이다. 16 illustrates an expected operation when an analog predistortion linearizer is configured by combining a bias control circuit and a multi-structured variable transformer according to the present embodiment.
도 16에 도시된 바와 같이, 동작 주파수 (f1 - f4)가 바뀌는 경우, 그에 따라 바이어스 컨트롤 회로(402)의 각 바이어스를 조절하여 각 주파수에 따라 발생하는 전력 증폭기의 왜곡을 보상하는 것이 가능하다.As shown in FIG. 16, when the operating frequency (f 1 - f 4 ) changes, it is possible to adjust each bias of the
도 17은 본 실시예의 다른 실시예에 따른 아날로그 전치 왜곡 선형화기의 구조를 도시한 도면이다. 17 is a diagram showing the structure of an analog predistortion linearizer according to another embodiment of the present embodiment.
도 17에 도시된 바와 같이, 본 실시예에 따른 아날로그 전치 왜곡 선형화기는 트랜스포머를 적층하여 N개의 출력 포트를 가지도록 구성할 수 있다. As shown in FIG. 17, the analog predistortion linearizer according to the present embodiment may be configured to have N output ports by stacking transformers.
이와 같이 구성할 경우 N개의 개별 전력 증폭기에 전력 분배가 가능한 N-way 전력 분배기로 동작이 가능하며, 동시에 N개의 전력 증폭기의 AM-PM 왜곡을 동시에 보상하는 것이 가능하다. In this configuration, it is possible to operate as an N-way power divider capable of distributing power to N individual power amplifiers, and simultaneously compensate for AM-PM distortion of N power amplifiers.
도 18은 본 발명의 또 다른 실시예에 따른 아날로그 전치 왜곡 선형화기의 구조를 도시한 도면이다. 18 is a diagram showing the structure of an analog predistortion linearizer according to another embodiment of the present invention.
도 18에 도시된 바와 같이, 아날로그 전치 왜곡 선형화기가 N개의 차동 출력 포트를 가지도록 구성할 수 있다. As shown in FIG. 18, the analog predistortion linearizer may be configured to have N differential output ports.
도 18과 같이 구성하는 경우, N개의 개별 차동 전력 증폭기에 전력 분배가 가능한, N-way 차동 전력 분배기로 동작하며, 동시에 N개의 차동 전력 증폭기의 왜곡을 동시에 보상하는 것이 가능하다.In the case of the configuration as shown in FIG. 18, it operates as an N-way differential power divider capable of distributing power to N individual differential power amplifiers, and it is possible to simultaneously compensate for distortion of the N differential power amplifiers.
도 19는 본 실시예에 따른 아날로그 전치 왜곡 선형화기가 적용된 전력 증폭기의 회로도를 나타낸다.19 is a circuit diagram of a power amplifier to which an analog predistortion linearizer according to the present embodiment is applied.
전력 증폭기는 28-nm CMOS 공정을 사용, 30 GHz 대역을 목표 주파수로 설계되었다. 출력 전력 성능을 높이기 위하여 캐스코드 및 전류 결합 구조를 채택하였고 적절한 이득을 얻기 위해 2단으로 구현되었으며, 효율을 증대시키기 위해 각 증폭기의 게이트 바이어스를 입력 전력에 따라 증가 또는 감소하도록 조절하는 바이어스 컨트롤 회로를 추가로 적용하여 설계되었다.The power amplifier is designed with a target frequency of 30 GHz using a 28-nm CMOS process. A cascode and current coupling structure was adopted to increase the output power performance, and a two-stage implementation was implemented to obtain an appropriate gain. A bias control circuit that adjusts the gate bias of each amplifier to increase or decrease according to the input power to increase efficiency. It was designed by applying additionally.
설계에 사용된 아날로그 전치 왜곡 선형화기는 AM-AM 및 AM-PM 왜곡을 보상함과 동시에 2개의 전력 증폭기에 전력을 분배 가능하도록 다중 구조 가변 트랜스포머를 사용하여 구성되었다. The analog predistortion linearizer used in the design was constructed using a multi-structure variable transformer to compensate for AM-AM and AM-PM distortion while simultaneously distributing power to the two power amplifiers.
도 20은 설계된 전력 증폭기의 선형화기가 off된 경우 (바이어스 컨트롤 회로의 바이어스가 모두 0인 경우)와 on된 경우 30 GHz에서의 AM-AM (a) 및 AM-PM (b) 왜곡 성능을 나타낸다. 20 shows AM-AM (a) and AM-PM (b) distortion performance at 30 GHz when the linearizer of the designed power amplifier is off (when all biases of the bias control circuit are 0) and on.
도 20에 나타난 바와 같이, 선형화기가 on된 경우 왜곡 성능이 크게 개선된 것을 확인할 수 있다.As shown in FIG. 20 , it can be confirmed that distortion performance is greatly improved when the linearizer is turned on.
도 21은 설계된 전력 증폭기의 선형화기가 on 된 경우 입력 전력에 따라 AM-AM (a) 및 AM-PM (b) 왜곡 성능을 주파수에 따라 나타낸다. 21 shows distortion performance of AM-AM (a) and AM-PM (b) according to frequency according to input power when the linearizer of the designed power amplifier is turned on.
도 21에 도시된 바와 같이 바이어스 컨트롤 회로를 조절하여, 광대역한 주파수 대역에서 우수한 왜곡 성능을 보유하고 있는 것을 알 수 있다.As shown in FIG. 21, it can be seen that excellent distortion performance is maintained in a wide frequency band by adjusting the bias control circuit.
실시예에서는 회로의 입력 정합 네트워크를 선형화기 내부의 다중 구조 가변 트랜스포머를 사용하여 구성하였으며, 이미 50 Ohm 정합이 되어있는 회로의 경우 정합에 영향을 미치지 않는 다중 구조 가변 트랜스포머를 사용하여 구성이 가능하다. In the embodiment, the input matching network of the circuit is configured using a multi-structure variable transformer inside the linearizer, and in the case of a circuit that is already 50 Ohm matched, it can be configured using a multi-structure variable transformer that does not affect the matching. .
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.The embodiments of the present invention described above have been disclosed for illustrative purposes, and those skilled in the art having ordinary knowledge of the present invention will be able to make various modifications, changes, and additions within the spirit and scope of the present invention, and such modifications, changes, and additions will be considered to fall within the scope of the following claims.
Claims (10)
고주파 입력 신호가 인가되는 1차 와인딩, 상기 고주파 입력 신호의 인가에 따른 개별 유도 전류에 의해 복수의 개별 전력 증폭기에 신호를 전달하는 복수의 2차 와인딩 및 가변 저항과 상기 고주파 입력 신호의 인가에 따른 제어 유도 전류에 의해 상기 1차 와인딩 및 상기 복수의 2차 와인딩의 인덕턴스를 변화시키는 컨트롤 와인딩을 포함하는 다중 구조 가변 트랜스포머; 및
복수의 트랜지스터, 전압 분배를 위한 복수의 저항 및 캐패시터를 통해 상기 가변 저항을 변화시키기 위한 출력 DC 전압을 결정하는 바이어스 컨트롤 회로를 포함하는 전치 왜곡 선형화기.A predistortion linearizer for compensating distortion of a high frequency power amplifier, comprising:
A primary winding to which a high-frequency input signal is applied, a plurality of secondary windings to transmit signals to a plurality of individual power amplifiers by individual induced currents according to the application of the high-frequency input signal, and a variable resistor and a variable resistor according to the application of the high-frequency input signal a multi-structure variable transformer including a control winding that changes inductance of the primary winding and the plurality of secondary windings by a controlled induction current; and
A predistortion linearizer comprising a plurality of transistors, a bias control circuit for determining an output DC voltage for varying the variable resistance through a plurality of resistors and capacitors for voltage division.
상기 가변 저항은 소스, 드레인 및 게이트를 포함하는 트랜지스터이며, 상기 출력 DC 전압에 의해 게이트 바이어스가 변화하는 전치 왜곡 선형화기. According to claim 1,
The variable resistor is a transistor including a source, a drain, and a gate, and a gate bias is changed by the output DC voltage.
상기 복수의 트랜지스터는 소스, 드레인 및 게이트를 갖는 제1 및 제2 트랜지스터를 포함하며, 상기 바이어스 컨트롤 회로는 상기 제1 및 제2 트랜지스터의 소스, 드레인 및 게이트 중 하나에 복수의 바이어스를 인가하여 상기 출력 DC 전압을 결정하는 전치 왜곡 선형화기. According to claim 1,
The plurality of transistors include first and second transistors having sources, drains, and gates, and the bias control circuit applies a plurality of biases to one of the source, drain, and gate of the first and second transistors to A predistortion linearizer that determines the output DC voltage.
상기 제1 트랜지스터는 소스와 드레인에 동일한 제1 바이어스가 인가되고, 게이트에 문턱 전압 이하의 제2 바이어스를 인가 받아 가변 저항으로 동작하여 상기 제2 트랜지스터의 게이트에 전달되는 신호의 크기를 조절하는 전치 왜곡 선형화기. According to claim 3,
The first transistor has the same first bias applied to its source and drain, and the gate receives a second bias less than or equal to a threshold voltage, and operates as a variable resistor to adjust the level of a signal transmitted to the gate of the second transistor. Distortion Linearizer.
상기 제2 트랜지스터는 상기 고주파 입력 신호의 크기에 따라 상기 드레인에 흐르는 DC 전류의 양과 상기 제2 트랜지스터에 연결된 제2 저항의 크기에 의해 결정되는 따라 상기 출력 DC 전압을 결정하는 전치 왜곡 선형화기. According to claim 4,
wherein the second transistor determines the output DC voltage according to an amount of DC current flowing through the drain according to the magnitude of the high-frequency input signal and a magnitude of a second resistor connected to the second transistor.
상기 고주파 입력 신호가 미리 설정된 크기 이하인 경우, 상기 제1 바이어스에 의해 상기 출력 DC 전압이 결정되는 전치 왜곡 선형화기. According to claim 5,
The predistortion linearizer, wherein the output DC voltage is determined by the first bias when the high frequency input signal is equal to or less than a preset level.
상기 고주파 입력 신호가 미리 설정된 크기 이상인 경우, 상기 제2 트랜지스터의 소스단에 연결되는 제3 바이어스에 의해 상기 출력 DC 전압이 결정되는 전치 왜곡 선형화기. According to claim 5,
The predistortion linearizer, wherein the output DC voltage is determined by a third bias connected to a source terminal of the second transistor when the high frequency input signal is equal to or greater than a predetermined level.
상기 제2 바이어스에 의해 상기 출력 DC 전압의 증가 시작 지점이 결정되는 전치 왜곡 선형화기. According to claim 5,
A predistortion linearizer in which an increase start point of the output DC voltage is determined by the second bias.
상기 개별 전력 증폭기는 N개이며, 상기 2차 와인딩은 N개를 포함하는 전치 왜곡 선형화기. According to claim 1,
The predistortion linearizer comprising N individual power amplifiers and N secondary windings.
상기 2차 와인딩은 N개의 차동 출력 포트를 가지며, 상기 개별 전력 증폭기는 N개의 차동 전력 증폭기인 전치 왜곡 선형화기. According to claim 1,
The secondary winding has N differential output ports, and the individual power amplifiers are N differential power amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210148017A KR102602804B1 (en) | 2021-11-01 | 2021-11-01 | Frequency reconfigurable pre-distortion linearizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210148017A KR102602804B1 (en) | 2021-11-01 | 2021-11-01 | Frequency reconfigurable pre-distortion linearizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230063119A true KR20230063119A (en) | 2023-05-09 |
| KR102602804B1 KR102602804B1 (en) | 2023-11-15 |
Family
ID=86408307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210148017A KR102602804B1 (en) | 2021-11-01 | 2021-11-01 | Frequency reconfigurable pre-distortion linearizer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102602804B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070285162A1 (en) * | 2006-05-22 | 2007-12-13 | Theta Microelectronics, Inc. | Highly linear Low-noise amplifiers |
| US20090256631A1 (en) * | 2008-04-10 | 2009-10-15 | Bockelman David E | Providing pre-distortion to an input signal |
| KR101947066B1 (en) | 2011-09-15 | 2019-02-12 | 인텔 코포레이션 | Digital pre-distortion filter system and method |
-
2021
- 2021-11-01 KR KR1020210148017A patent/KR102602804B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070285162A1 (en) * | 2006-05-22 | 2007-12-13 | Theta Microelectronics, Inc. | Highly linear Low-noise amplifiers |
| US20090256631A1 (en) * | 2008-04-10 | 2009-10-15 | Bockelman David E | Providing pre-distortion to an input signal |
| KR101947066B1 (en) | 2011-09-15 | 2019-02-12 | 인텔 코포레이션 | Digital pre-distortion filter system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102602804B1 (en) | 2023-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038539B2 (en) | RF amplifier employing active load linearization | |
| US10158328B2 (en) | Amplifiers operating in envelope tracking mode or non-envelope tracking mode | |
| CN109951159B (en) | Doherty power amplifier based on transformer | |
| US10250192B2 (en) | Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method | |
| US9231527B2 (en) | Circuits and methods for power amplification with extended high efficiency | |
| US9093960B2 (en) | Transmitter and method with RF power amplifier having predistorted bias | |
| US9118279B2 (en) | Power amplifiers with signal conditioning | |
| US20220416730A1 (en) | Compensation circuit of amplitude modulation-phase modulation, radio frequency power amplifier and device | |
| KR20160113349A (en) | Power amplifier | |
| US10979001B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| US9479123B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| CN104348421B (en) | Switch-mode amplifiers | |
| KR102602804B1 (en) | Frequency reconfigurable pre-distortion linearizer | |
| KR101890579B1 (en) | Power amplifier capable of reducing phase modulation distortion | |
| US20180138868A1 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| WO2015006441A2 (en) | Transmitter and method with rf power amplifier having stabilized bias | |
| CN116647199B (en) | Tuning transformer and Doherty power amplifier comprising same | |
| CN118117977A (en) | Linearization circuit, power amplifier, chip and equipment | |
| CN116979906A (en) | Linearizing differential radio frequency power amplifier by bias control using cross-coupling components | |
| Solar Ruiz et al. | Enhancement techniques for cmos linear pas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |