KR20230057247A - 양자 회로 시뮬레이션을 위한 저장장치 시스템 - Google Patents

양자 회로 시뮬레이션을 위한 저장장치 시스템 Download PDF

Info

Publication number
KR20230057247A
KR20230057247A KR1020220043557A KR20220043557A KR20230057247A KR 20230057247 A KR20230057247 A KR 20230057247A KR 1020220043557 A KR1020220043557 A KR 1020220043557A KR 20220043557 A KR20220043557 A KR 20220043557A KR 20230057247 A KR20230057247 A KR 20230057247A
Authority
KR
South Korea
Prior art keywords
storage devices
storage
data
host device
main memory
Prior art date
Application number
KR1020220043557A
Other languages
English (en)
Inventor
이재진
박대영
김희훈
김진표
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to PCT/KR2022/005229 priority Critical patent/WO2023068463A1/ko
Priority to EP22883694.6A priority patent/EP4418096A1/en
Publication of KR20230057247A publication Critical patent/KR20230057247A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 개시에 따른 양자 회로 시뮬레이션을 위한 저장장치 시스템은, 복수 개의 저장장치를 포함하고, 상기 복수 개의 저장장치는 RAID 확장 카드를 통해 호스트 장치와 연결되고, 상기 호스트 장치의 메인 메모리 상에서 연산을 위한 데이터 읽기 요청에 응답하여 상기 복수 개의 저장장치 중 제1 저장장치에 연속하여 저장된 데이터를 상기 제1 저장장치에 대한 한번의 접근으로 상기 메인 메모리로 읽어들일 수 있다.

Description

양자 회로 시뮬레이션을 위한 저장장치 시스템{STORAGE SYSTEM FOR QUANTUM CIRCUIT SIMULATION}
저장장치 시스템에 연관되며, 보다 구체적으로는 고전적 컴퓨터(classical computers)를 이용해 양자 회로로 기술된 알고리즘을 실행하기 위한 저장장치 시스템에 연관된다.
양자 컴퓨팅은 양자 중첩(superposition) 및 얽힘(entanglement) 등의 양자 역학적 현상을 이용한 컴퓨팅 패러다임이다. 양자 컴퓨팅의 최소 단위는 큐비트(qubit)로, 고전적 컴퓨팅의 비트(bit)와 달리 0과 1 둥의 중첩 상태를 나타낼 수 있다. 양자 컴퓨팅의 계산 모델은 양자 회로(quantum circuit)라 하고, 양자 회로는 N개의 큐비트와 이 큐비드들에 작용하는 일련의 양자 게이트(quantum gate) 집합이다.
양자 정보를 고전적 컴퓨터에서 나타내기 위해서는 지수적으로 증가하는 메모리가 요구된다. N개의 큐비트가 표현하는 상태는 총 2n개의 진폭(amplitude)으로 나타낼 수 있다. 각 진폭은 복소수로 표현되며, 일반적으로 16바이트의 메모리로 나타낼 수 있다. 따라서 N개의 큐비트로 이루어진 양자 회로를 시뮬레이션하기 위해서는 2(N+4) 바이트의 저장 공간이 필요하다. 지수적으로 증가하는 메모리 요구량은 양자 회로 시뮬레이션의 가장 큰 장벽이다.
기존 양자 회로 시뮬레이션 기술은 막대한 메모리 요구량을 감당하기 위해 수천~수만 노드 규모의 슈퍼컴퓨터를 사용한다. 그러나 이러한 기술은 현재 가장 큰 슈퍼 컴퓨터를 사용한다고 하더라도 50 큐비트 이상의 양자 회로 시뮬레이션이 어렵다. 뿐만 아니라, 이러한 슈퍼컴퓨터를 사용하는 것은 막대한 비용을 요구하고, 일반 사용자들은 접근조차 어렵다는 단점을 지닌다.
실시 예들에 따르면, 거대 규모의 연산을 실행하는 예를 들어 양자 회로 시뮬레이션을 위해 메모리 대비 저렴하고 저장용량이 큰 예를 들어 HDD, SSD, NVMe 등의 저장장치를 활용한 확장된 저장장치 시스템이 제공될 수 있다.
실시 예들에 따르면, 슈퍼 컴퓨터를 사용하지 않고도 지수적으로 증가하는 양자 회로 시뮬레이션을 위한 메모리 요구량을 충족시키는 대용량의 저장장치를 복수 개 연결한 저장장치 시스템이 제공될 수 있다.
전술한 것 외의 다른 측면, 특징, 및 이점이 이하의 도면, 청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
실시 예의 일 측에 해당하는 저장장치 시스템은 복수 개의 저장장치를 포함하고, 상기 복수 개의 저장장치는 RAID 확장 카드를 통해 호스트 장치와 연결되고, 상기 호스트 장치의 메인 메모리 상에서 연산을 위한 데이터 읽기 요청에 응답하여, 상기 복수 개의 저장장치 중 제1 저장장치에 연속하여 저장된 데이터를 상기 제1 저장장치에 대한 한번의 접근으로 상기 메인 메모리로 읽어들이도록 할 수 있다.
실시 예의 다른 일 측에 해당하는 복수 개의 저장장치를 이용한 연산 방법은 호스트 장치가 메인 메모리 상에서 연산을 위한 데이터 읽기를 요청하는 단계, 및 복수 개의 저장장치 중 제1 저장장치에 연속하여 저장된 데이터를 상기 제1 저장장치에 대한 한번의 접근으로 상기 메인 메모리로 읽어들이는 단계를 포함하고, 상기 복수 개의 저장장치는 상기 호스트 장치와 RAID 확장 카드를 통해 연결되도록 할 수 있다.
종래 기술에서 사용되는 DRAM은 GB당 비용을 기준으로 HDD보다 297배 비쌀 뿐만 아니라, 2021년 세계 최고의 성능을 지닌 슈퍼 컴퓨터의 경우에도 50 큐비트급 양자 회로 시뮬레이션이 불가능하다. 그러나, 본 개시의 실시 예들에 따르면, 50 큐비트 크기의 양자 회로를 시뮬레이션 하기 위해 예를 들어, 80x 16TB HDD 의 저장장치 16개만으로 저장장치 시스템을 구성할 수 있다.
실시 예들에 따르면, 저비용 고용량의 저장장치만으로 구성된 저장장치 시스템으로 양자 회로 시뮬레이션, 딥러닝 학습 등의 거대 규모의 연산을 수행할 수 있다.
도 1은 일 실시 예에 따른 저장장치 시스템을 포함하는 양자 회로 시뮬레이션 장치의 블록도이다.
도 2는 일 실시 예에 따른 저장장치 시스템의 아키텍처 예시이다.
도 3a는 일 실시 예에 따른 HDD를 이용한 저장장치 시스템의 구현 예시이다.
도 3b는 일 실시 예에 따른 SSD를 이용한 저장장치 시스템의 구현 예시이다.
도 3c는 일 실시 예에 따른 NVMe를 이용한 저장장치 시스템의 구현 예시이다.
도 4는 일 실시 예에 따른 양자 회로를 시뮬레이션 하는 방법의 순서도이다.
이하에서, 실시 예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시 예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시 예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
도 1은 일 실시 예에 따른 저장장치 시스템(120)을 포함하는 전자 장치(100)의 블록도이다. 전자 장치(100)는 호스트 시스템(110)과 저장장치 시스템(120)을 포함할 수 있다. 호스트 시스템(110)은 실제 연산이 실행되는 시스템으로 CPU, 메인 메모리를 가지고 GPU를 포함하는 이종 시스템을 망라한다. 저장장치 시스템(120)은 복수 개의 저장장치(121)로 구성된 시스템으로, 저장장치는 예를 들어, HDD, SSD, NVMe 등이다. 복수 개의 저장장치(121)는 파워(124)와 연결된다. 저장장치 시스템(120)은 호스트 시스템(110)과 RAID(Redundant Array of Independent Disks; RAID) 카드(122) 및 PCIe 슬롯(123)을 매개로 연결될 수 있다. RAID 카드(122)는 복수 배열 독립 디스크를 호스트 CPU와 연결하기 위한 것으로, 주로 PCIe 슬롯(123)에 결합하여 동작할 수 있다. PCIe(PCI express)(123)는 입출력을 위한 직렬 구조의 인터페이스를 말한다.
전자 장치(100)는 거대 규모 연산을 메인 메모리 상에서 실행 가능한 단위로 분할한 부분 실행 단위에 해당하는 데이터를 저장장치 시스템(120)으로부터 읽어들이고, 부분 연산 후에 저장장치 시스템(120)에 연산 결과 데이터를 쓰도록 할 수 있다. 일 실시 예에서, 전자 장치(100)는 양자 회로 시뮬레이션을 위해 양자 회로를 부분 회로 분할(sub-circuit partitioning) 과정을 통해 여러 개의 부분 회로로 분할하고, 각 부분 회로 단위로 모든 부분 회로를 순차적으로 시뮬레이션할 수 있다. 일 실시 예에서, 전자 장치(100)는 딥 러닝 알고리즘을 실행하기 위해 메인 메모리 상에서 실행 가능한 단위로 예를 들어, 합성곱 연산에 관련된 학습 데이터를 저장장치 시스템(120)으로부터 읽어들이고, 각 합성곱 연산 후에 저장장치 시스템(120)에 연산 결과 데이터를 쓰도록 할 수 있다.
도 2는 일 실시 예에 따른 저장장치 시스템(200)의 아키텍처 예시이다.
복수 개의 저장장치(121)는 저장장치를 부착하기 위한 모듈들(210a, 210b)의 위치에 결합될 수 있다. 저장장치 시스템(200)은 각각 5개의 구분된 모듈(210a, 210b)을 지니고 있는 구조를 가질 수 있다. 각 모듈(210a, 210b)은 최대 4개의 저장장치(예, HDD, SSD 또는 NVMe)를 수용할 수 있으며, 도 2의 아키텍처에서는 최대 40개의 저장장치를 부착할 수 있다. 각 모듈(210a, 210b)에 부착되는 저장장치는 적합한 인터페이스를 지원할 수 있다. 예를 들어, HDD는 SAS3 혹은 SATA3를 지원하는 장치가 부착될 수 있다. 각 모듈에 부착되는 SSD는 SAS3 혹은 STAT3를 지원해야 한다. 각 모듈에 부착되는 NVMe는 M.2 혹은 U.2 인터페이스를 지원해야 한다. 한 저장장치 시스템(200)에 여러 개의 저장장치가 섞일 수도 있다. 다만, 하나로써 동작하는 저장장치 시스템(200)에 동일한 종류의 저장장치가 부착되었을 경우 최적의 성능을 달성할 수 있다.
도면 부호(220)는 PCIe 확장 카드와 이에 연결된 RAID 확장 카드를 나타낸다. PCIe 확장 카드(220)는 파워(230)에서 제공되는 전원을 공급받아 동작한다. RAID 확장 카드(220)는 SAS3를 지원하고, 1개 이상의 외부 포트와 5개 이상의 내부 포트를 구비하고 있어야 한다. 복수 개의 저장장치(121)들은 RAID 카드 혹은 다른 저장장치 시스템과 연결될 수 있다.
DC 컨버터가 부착된 패널(231)은 복수 개의 저장장치(121)에 파워(230)를 공급하기 위해 위치한다. 각 패널(231)은 최대 4개의 12V->5V DC 컨버터를 부착할 수 있다. 저장장치 시스템(200)은 파워 서플라이(230)를 포함한다. 파워 서플라이(230)는 복수 개의 저장장치들(210a, 210b) 및 DC 컨버터가 부착된 패널(231)에 전원을 공급한다.
도 3a는 일 실시 예에 따른 HDD를 이용한 저장장치 시스템의 구현 예시이다.
저장장치 시스템(120)은 2개의 SAS3 확장 카드와 40개의 SATA3 HDD로 구성되어 있다. 이 때, 각 SAS3 확장 카드는 5개 이상의 SFF8643 내부 포트를 지니고 있으며, 각 포트는 SFF8643-4xSATA3 케이블을 이용해 4개의 HDD와 연결된다. 결과적으로 각 SAS3 확장 카드는 5개의 포트를 통해 20개의 HDD와 연결되며, 2개의 SAS3 확장 카드는 총 40개의 HDD와 연결된다. 저장장치 시스템(120)은 호스트 시스템(110)과 연결되기 위해 PCIe x8 레인(lane)에 RAID 카드를 부착할 수 있다. RAID 카드는 2개 이상의 SFF8644 외부 포트를 지니고 있다. RAID 카드와 SAS3 확장 카드는 SFF8644-SFF8644 케이블을 통해 연결된다. 물리적으로 RAID 카드는 호스트 시스템(110)에 직접 부착될 수 있고, SAS3 확장 카드는 복수 개의 저장장치와 직접 연결될 수 있다.
도 3a의 저장장치 시스템(120)은 각 통신 인터페이스의 대역폭을 계산하여, 호스트 시스템(110)에 충분한 성능을 제공하도록 설계되었다. SATA3 HDD의 대역폭은 ~220MB/s, SATA3 연결의 대역폭은 768MB/s, SAS3x4 (e.g., SFF8643, SFF8644) 연결의 대역폭은 6GB/s이다. 따라서, 하나의 SATA3 연결은 하나의 HDD를 위한 충분한 대역폭을 제공한다. 또한, 하나의 SAS3x4 연결은 20개의 HDD를 위한 충분한 대역폭을 제공한다. 따라서 2개의 SAS3x4 연결은 40개의 HDD에 대한 충분한 대역폭을 제공한다.
도 3b는 일 실시 예에 따른 SSD를 이용한 저장장치 시스템의 구현 예시이다.
저장장치 시스템(120)은 2개의 SAS3 확장 카드와 16개의 SSD로 구성되어 있다. 각 SAS3 확장 카드의 2개 이상의 SFF8643 내부 포트를 지니고 있으며, 각 포트는 SFF8643-4xSATA3 케이블을 이용해 4개의 SSD와 연결된다. 결과적으로 각 SAS3 확장 카드는 2개의 포트를 통해 8개의 SSD와 연결되며, 2개의 SAS3 확장 카드는 총 16개의 SSD와 연결된다. 호스트 시스템(110) 및 저장장치 시스템 실시 예와의 연결은 도 3a의 경우와 같다(SFF8644-SFF8644).
도 3b 실시 예에서 SSD의 대역폭은 ~550MB/s이며, 6GB/s의 SAS3x4는 8개의 SSD를 위한 충분한 대역폭을 제공한다. 최종적으로 2개의 SAS3x4 연결은 16개의 SSD에 대한 충분한 대역폭을 제공한다.
도 3c는 일 실시 예에 따른 NVMe를 이용한 저장장치 시스템의 구현 예시이다.
저장장치 시스템(120)은 2개의 SAS3 확장 카드와 8개의 M.2 NVMe로 구성되어 있다. 각 SAS3 확장 카드의 4개 이상의 SFF8643 내부 포트를 지니고 있으며, 각 포트는 SFF8643-M.2 케이블을 이용해 1개의 NVMe와 연결될 수 있다. 결과적으로 각 SAS3 확장 카드는 4개의 포트를 통해 4개의 NVMe와 연결되며, 2개의 SAS3 확장 카드는 총 8개의 NVMe와 연결된다. 호스트 시스템(110) 및 저장장치 시스템 실시 예와의 연결은 도 3a의 경우와 같다(SFF8644-SFF8644).
다만, HDD로 구성된 도 3a의 실시예와 달리 도 3c의 경우 RAID 카드와 SAS3 확장 카드를 연결하는 SAS3 x4 연결의 대역폭에 성능의 병목이 생긴다. 이는 최신 NVMe의 장치의 대역폭이 ~6GB/s로 HDD와 비교해 월등히 높기 때문이다. 그러나 RAID 구성을 통해 저장장치 고장에 따른 자료 손실의 가능성을 줄일 수 있다. 또한 NVMe는 HDD보다 수명이 훨씬 짧고 총 쓰기 연산의 크기가 제한되어 있기 때문에 RAID 구성을 쓰기 연산을 분산하여 보다 오랫동안 사용할 수 있는 이점을 얻을 수 있다. 다양한 실시 예에서, 호스트 시스템의 목적 및 기능에 따라 적절한 저장장치를 선택하여 아키텍처를 설계할 수 있다.
도 4는 일 실시 예에 따른 복수 개의 저장장치를 이용한 연산 방법의 순서도이다.
S401 단계에서, 호스트 장치가 메인 메모리 상에서 연산을 위한 데이터 읽기를 요청할 수 있다. 일 실시 예에서, 호스트 장치는 양자 회로를 분할한 하나 이상의 부분 회로 단위로 시뮬레이션 하기 위해 복수 개의 저장장치에 저장된 하나 이상의 부분 회로에 대한 확률 진폭 데이터 읽기를 요청할 수 있다.
S402 단계에서, 복수 개의 저장장치 중 어느 한 저장장치에 연속하여 저장된 각 부분 회로의 확률 진폭 데이터를 상기 저장장치에 대한 한번의 접근으로 메인 메모리로 읽어들일 수 있다. 각 부분 회로의 확률 진폭 데이터는 복수 개의 저장장치 중 어느 한 저장장치에 연속하여 저장되어 있고, 데이터 요청에 의해 저장장치에 대한 한번의 접근으로 확률 진폭 데이터를 연속하여 읽어들일 수 있다. 호스트 장치는 각 부분 회로에 대한 시뮬레이션 실행(예, 게이트 연산) 중에는 해당 부분 회로의 실행을 위해 저장장치에 대한 추가 접근을 필요로 하지 않는다.
S403 단계에서, 호스트 장치가 메인 메모리 상에서 연산을 실행할 수 있다. 일 실시 예에서, 호스트 장치는 양자 회로를 분할한 하나 이상의 부분 회로에 대한 각 시뮬레이션을 실행할 수 있고, 양자 게이트 연산에 따라 부분 회로에 대한 확률 진폭 데이터 값이 갱신될 수 있다. 호스트 장치가 하나 이상의 부분 회로 각각의 블록 순열 연산을 실행하는 것에 대응하여, 저장장치 상에서 각 부분 회로 데이터의 레이아웃을 변경할 수 있다. 일 실시 예에 따른 호스트 장치는 하나 이상의 부분 회로 각각에 대한 순열 연산을 1단계 인메모리 순열(in-memory permutation) 연산, 2단계 블록 순열(block permutation) 연산 및 3단계 인메모리 순열 연산으로 변환하여 순차로 실행할 수 있다. 일 실시 예에서, 1단계 인메모리 순열 연산 및 3단계 인메모리 순열 연산은 메인 메모리 상에서 데이터 레이아웃을 변경하고, 2단계 블록 순열 연산을 저장장치 상에서 데이터 레이아웃을 변경할 수 있다. 3단계 순열 연산을 사용하여 모든 저장장치에 대한 접근 연산의 최소 단위를 비교적 크게 고정시킴으로써, 단순한 메모리 접근 연산을 수행하는 것보다 훨씬 저장장치의 대역폭을 잘 활용하는 효과를 가진다. 다만, 2개의 인메모리 순열을 위한 추가 메모리 연산이 소요되지만, 이는 메모리에 대한 접근이고 저장장치 접근보다 훨씬 빠르기 때문에 전체 연산시간을 고려할 때, 3단계 순열 연산을 적용하는 것이 더 효율적이다.
S404 단계에서, 호스트 장치는 연산 결과 메인 메모리 상에 연속으로 저장된 데이터를 저장장치에 쓰기 요청할 수 있다. 일 실시 예에서, 호스트 장치는 양자 회로의 부분 회로 각각에 대한 시뮬레이션 결과 메인 메모리에 저장된 확률 진폭 데이터의 갱신된 값을 오직 한번의 접근으로 저장장치에 연속으로 쓰기할 수 있다.
일 실시 예에서, 복수 개의 저장장치는 HDD, SSD 및 NVMe 중 어느 하나의 종류로 구성될 수 있다. 즉, 도 3a 내지 3c와 같이 한 종류의 저장장치들로 구성될 수 있다. 또 다른 일 실시 예에서, 복수 개의 저장장치는 HDD, SSD 및 NVMe 중 하나 이상의 종류를 포함하여 구성될 수 있다. 저장장치는 HDD, SSD 또는 NVMe으로 제한되는 것은 아니며, 다양한 실시 예에서 다양한 장치를 이용하여 설계할 수 있음은 당업자에 자명하다.
일 실시 예에서, 상기 호스트 장치가 상기 하나 이상의 부분 회로 중 제1 부분 회로의 연산을 실행하는 동안, 상기 제1 부분 회로의 다음 부분 회로에 대한 확률 진폭 데이터를 상기 메인 메모리로 로드하는 단계를 더 포함할 수 있다. 분할된 부분회로들은 순차로 시뮬레이션하기 때문에, 호스트 장치는 현재 실행 중인 부분회로 다음으로 사용될 부분회로에 대한 확률 진폭 데이터의 정확한 위치 값을 알 수 있다. 따라서, 호스트 장치는 시뮬레이션을 최적화하기 위해 프리페칭 기술을 적용할 수 있다. 호스트 장치는 현재 실행 중인 제1 부분 회로 다음에 실행될 제2 부분 회로에 대한 확률 진폭 데이터를 미리 즉, 제1 부분 회로 실행 중에 메인 메모리로 로딩할 수 있다.
이상에서 설명된 실시 예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시 예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 컨트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시 예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시 예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시 예들이 비록 한정된 실시 예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시 예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 전자 장치
110: 호스트 시스템
120: 저장장치 시스템

Claims (15)

  1. 복수 개의 저장장치를 포함하고,
    상기 복수 개의 저장장치는 RAID 확장 카드를 통해 호스트 장치와 연결되고,
    상기 호스트 장치의 메인 메모리 상에서 연산을 위한 데이터 읽기 요청에 응답하여, 상기 복수 개의 저장장치 중 제1 저장장치에 연속하여 저장된 데이터를 상기 제1 저장장치에 대한 한번의 접근으로 상기 메인 메모리로 읽어들이도록 하는 저장장치 시스템.
  2. 제1항에 있어서,
    상기 호스트 장치의 데이터 쓰기 요청에 응답하여, 상기 메인 메모리 상에 연속하여 저장된 연산 결과 데이터를 상기 복수 개의 저장장치 중 제2 저장장치에 한번의 접근으로 연속적으로 쓰도록 하는 저장장치 시스템.
  3. 제1항에 있어서,
    상기 복수 개의 저장장치는, HDD, SSD 및 NVMe 중 어느 하나의 종류로 구성되도록 하는 저장장치 시스템.
  4. 제1항에 있어서,
    상기 복수 개의 저장장치는, HDD, SSD 및 NVMe 중 하나 이상의 종류를 포함하여 구성되도록 하는 저장장치 시스템.
  5. 제1항에 있어서,
    상기 호스트 장치는 양자 회로를 분할한 하나 이상의 부분 회로 각각을 시뮬레이션하기 위해 상기 하나 이상의 부분 회로 각각에 대한 확률 진폭 데이터를 읽기 요청하도록 하는 저장장치 시스템.
  6. 제5항에 있어서,
    상기 호스트 장치에서 상기 하나 이상의 부분 회로 각각의 블록 순열 연산을 실행하는 것에 대응하여 상기 저장장치 상에서 상기 각 부분 회로 데이터의 레이아웃을 변경하도록 하는 저장장치 시스템.
  7. 제1항에 있어서,
    상기 복수 개의 저장장치는 상기 RAID 확장 카드를 통해 다른 저장장치 시스템과 연결되도록 하는 저장장치 시스템.
  8. 제1항에 있어서,
    상기 저장장치 시스템의 대역폭은 상기 복수 개의 저장장치와 연결된 SAS3 확장 카드 개수에 따라 결정되도록 하는 저장장치 시스템.
  9. 호스트 장치가 메인 메모리 상에서 연산을 위한 데이터 읽기를 요청하는 단계; 및
    복수 개의 저장장치 중 제1 저장장치에 연속하여 저장된 데이터를 상기 제1 저장장치에 대한 한번의 접근으로 상기 메인 메모리로 읽어들이는 단계
    를 포함하고,
    상기 복수 개의 저장장치는 상기 호스트 장치와 RAID 확장 카드를 통해 연결되도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  10. 제9항에 있어서,
    상기 호스트 장치의 데이터 쓰기 요청에 따라, 상기 메인 메모리 상에 연속하여 저장된 연산 결과 데이터를 상기 복수 개의 저장장치 중 제2 저장장치에 한번의 접근으로 연속적으로 쓰도록 하는 단계
    를 더 포함하도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  11. 제9항에 있어서,
    상기 복수 개의 저장장치는 HDD, SSD 및 NVMe 중 어느 하나의 종류로 구성되도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  12. 제9항에 있어서,
    상기 복수 개의 저장장치는, HDD, SSD 및 NVMe 중 하나 이상의 종류를 포함하여 구성되도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  13. 제9항에 있어서,
    상기 데이터 읽기를 요청하는 단계는,
    상기 호스트 장치가 양자 회로를 분할한 하나 이상의 부분 회로 각각을 시뮬레이션 하기 위해 상기 하나 이상의 부분 회로 각각에 대한 확률 진폭 데이터를 읽기 요청하도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  14. 제9항에 있어서,
    상기 복수 개의 저장장치는 상기 RAID 확장 카드를 통해 서로 연결되도록 하는 복수 개의 저장장치를 이용한 연산 방법.
  15. 제9항 내지 제14항 중 어느 한 항에 따른 복수 개의 저장장치를 이용한 연산 방법을 프로세서에 의해 실행하도록 구성된 적어도 하나의 명령어를 포함한 컴퓨터 프로그램을 저장한 컴퓨터 판독 가능한 비 일시적 기록 매체.

KR1020220043557A 2021-10-21 2022-04-07 양자 회로 시뮬레이션을 위한 저장장치 시스템 KR20230057247A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2022/005229 WO2023068463A1 (ko) 2021-10-21 2022-04-11 양자 회로 시뮬레이션을 위한 저장장치 시스템
EP22883694.6A EP4418096A1 (en) 2021-10-21 2022-04-11 Storage device system for quantum circuit simulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210141159 2021-10-21
KR20210141159 2021-10-21

Publications (1)

Publication Number Publication Date
KR20230057247A true KR20230057247A (ko) 2023-04-28

Family

ID=86143370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043557A KR20230057247A (ko) 2021-10-21 2022-04-07 양자 회로 시뮬레이션을 위한 저장장치 시스템

Country Status (1)

Country Link
KR (1) KR20230057247A (ko)

Similar Documents

Publication Publication Date Title
US10795612B2 (en) Offload processing using storage device slots
US9104532B2 (en) Sequential location accesses in an active memory device
US20150324685A1 (en) Adaptive configuration of a neural network device
US8135869B2 (en) Task scheduling to devices with same connection address
US11003539B2 (en) Offload processing using a storage slot
US20170115934A1 (en) Logical block addresses used for executing host commands
JP2011527047A (ja) 分散型ｒａｉｄと関連するアプリケーションの実行のための方法およびシステム
US10318474B1 (en) Data storage system with heterogenous parallel processors
CN104915213A (zh) 一种可重构系统的局部重构控制器
WO2023068463A1 (ko) 양자 회로 시뮬레이션을 위한 저장장치 시스템
US10223260B2 (en) Compiler-generated memory mapping hints
US20180157419A1 (en) Electronic system with interface control mechanism and method of operation thereof
US20220318015A1 (en) Enforcing data placement requirements via address bit swapping
KR20230057247A (ko) 양자 회로 시뮬레이션을 위한 저장장치 시스템
US10521156B2 (en) Apparatus and method of managing multi solid state disk system
KR102707708B1 (ko) 전체 시스템 시뮬레이터 기반의 차세대 메모리와 스토리지의 성능 분석 장치, 방법, 컴퓨터 판독 가능한 기록 매체 및 컴퓨터 프로그램
CN104601729A (zh) 一种采用NVMe实现高性能云存储的方法
KR20240063438A (ko) 메모리 장치의 메모리 영역을 동적으로 재설정하는 장치 및 방법
KR102688393B1 (ko) 벡터 술어 요약 생성
US10983932B2 (en) Processor and information processing apparatus
EP4418162A1 (en) Quantum circuit simulation system using storage device, and operation method thereof
KR20230057246A (ko) 저장장치를 이용한 양자 회로 시뮬레이션 시스템 및 그 동작 방법
JP2024539890A (ja) 貯蔵装置を用いた量子回路シミュレーションシステム及びその動作方法
CN118140224A (zh) 利用存储装置的量子电路模拟系统及其操作方法
US20230205500A1 (en) Computation architecture synthesis