KR20230056402A - Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same - Google Patents
Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same Download PDFInfo
- Publication number
- KR20230056402A KR20230056402A KR1020210140396A KR20210140396A KR20230056402A KR 20230056402 A KR20230056402 A KR 20230056402A KR 1020210140396 A KR1020210140396 A KR 1020210140396A KR 20210140396 A KR20210140396 A KR 20210140396A KR 20230056402 A KR20230056402 A KR 20230056402A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- core
- layer
- printed circuit
- reinforcing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000000231 atomic layer deposition Methods 0.000 title claims description 73
- 239000011247 coating layer Substances 0.000 claims abstract description 116
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 88
- 239000012792 core layer Substances 0.000 claims abstract description 82
- 239000012779 reinforcing material Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000011810 insulating material Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims description 64
- 230000017525 heat dissipation Effects 0.000 claims description 41
- 229910044991 metal oxide Inorganic materials 0.000 claims description 26
- 150000004706 metal oxides Chemical class 0.000 claims description 26
- 229910001374 Invar Inorganic materials 0.000 claims description 23
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 16
- 239000000395 magnesium oxide Substances 0.000 claims description 16
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 16
- 239000000945 filler Substances 0.000 claims description 14
- 239000003365 glass fiber Substances 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- 239000002952 polymeric resin Substances 0.000 claims description 10
- 229920003002 synthetic resin Polymers 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 7
- 239000003063 flame retardant Substances 0.000 claims description 7
- 229920002493 poly(chlorotrifluoroethylene) Polymers 0.000 claims description 7
- 239000005023 polychlorotrifluoroethylene (PCTFE) polymer Substances 0.000 claims description 7
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 claims description 6
- -1 Poly(tetrafluoroethylene) Polymers 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 229920005569 poly(vinylidene fluoride-co-hexafluoropropylene) Polymers 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 239000004809 Teflon Substances 0.000 claims description 3
- 229920006362 Teflon® Polymers 0.000 claims description 3
- 239000002518 antifoaming agent Substances 0.000 claims description 3
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- 239000002270 dispersing agent Substances 0.000 claims description 3
- 239000004034 viscosity adjusting agent Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 claims 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 9
- 238000009501 film coating Methods 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910052755 nonmetal Inorganic materials 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GSASEFOFNLCDNX-UHFFFAOYSA-N (4,5-diamino-2,3-diphenyl-6-sulfanylphenyl)-(3,4-diaminophenyl)methanone Chemical compound C1=CC=C(C=C1)C2=C(C(=C(C(=C2C(=O)C3=CC(=C(C=C3)N)N)S)N)N)C4=CC=CC=C4 GSASEFOFNLCDNX-UHFFFAOYSA-N 0.000 description 1
- BQCIDUSAKPWEOX-UHFFFAOYSA-N 1,1-Difluoroethene Chemical compound FC(F)=C BQCIDUSAKPWEOX-UHFFFAOYSA-N 0.000 description 1
- KJCVRFUGPWSIIH-UHFFFAOYSA-N 1-naphthol Chemical compound C1=CC=C2C(O)=CC=CC2=C1 KJCVRFUGPWSIIH-UHFFFAOYSA-N 0.000 description 1
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- LJGHYPLBDBRCRZ-UHFFFAOYSA-N 3-(3-aminophenyl)sulfonylaniline Chemical compound NC1=CC=CC(S(=O)(=O)C=2C=C(N)C=CC=2)=C1 LJGHYPLBDBRCRZ-UHFFFAOYSA-N 0.000 description 1
- ZMPZWXKBGSQATE-UHFFFAOYSA-N 3-(4-aminophenyl)sulfonylaniline Chemical compound C1=CC(N)=CC=C1S(=O)(=O)C1=CC=CC(N)=C1 ZMPZWXKBGSQATE-UHFFFAOYSA-N 0.000 description 1
- IBOFVQJTBBUKMU-UHFFFAOYSA-N 4,4'-methylene-bis-(2-chloroaniline) Chemical group C1=C(Cl)C(N)=CC=C1CC1=CC=C(N)C(Cl)=C1 IBOFVQJTBBUKMU-UHFFFAOYSA-N 0.000 description 1
- MQJKPEGWNLWLTK-UHFFFAOYSA-N Dapsone Chemical compound C1=CC(N)=CC=C1S(=O)(=O)C1=CC=C(N)C=C1 MQJKPEGWNLWLTK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical compound OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000009421 internal insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003541 multi-stage reaction Methods 0.000 description 1
- GKTNLYAAZKKMTQ-UHFFFAOYSA-N n-[bis(dimethylamino)phosphinimyl]-n-methylmethanamine Chemical compound CN(C)P(=N)(N(C)C)N(C)C GKTNLYAAZKKMTQ-UHFFFAOYSA-N 0.000 description 1
- AUONHKJOIZSQGR-UHFFFAOYSA-N oxophosphane Chemical compound P=O AUONHKJOIZSQGR-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
Description
본 발명은 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지에 관한 것으로, 보다 상세하게는 단일 성분으로 구성된 보강재를 원자층 증착(Atomic layer deposition) 공법을 이용하여 박막 코팅을 실시하여 복합 성분의 소재로 변경하는 것에 의해 기계적, 열적 및 전기적 물성을 향상시킨 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지에 관한 것이다.The present invention relates to a printed circuit board for a semiconductor package using an ALD method and a semiconductor package thereof, and more particularly, to a reinforcing material composed of a single component by applying a thin film coating using an atomic layer deposition method to composite components. It relates to a printed circuit board for a semiconductor package using an ALD method in which mechanical, thermal, and electrical properties are improved by changing the material of the semiconductor package and the semiconductor package.
전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 특히, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 단말 기기의 두께를 줄이기 위해, 이에 탑재되는 부품의 두께 감소가 크게 요구되고 있다.BACKGROUND ART With the miniaturization of electronic devices, electronic components are becoming more highly functional and more miniaturized. In particular, in order to reduce the thickness of portable terminal devices such as mobile phones and portable computers, there is a great demand for reducing the thickness of components mounted thereon.
부품의 소형화를 위해서 부품 패키지의 두께를 감소시키는 요구가 증대되고 있다. 이에 따라, 소자들이 실장되는 인쇄회로기판의 전체 두께 또한 얇을 것을 요구하고 있다.There is an increasing demand for reducing the thickness of component packages for miniaturization of components. Accordingly, the entire thickness of the printed circuit board on which the elements are mounted is also required to be thin.
최근, 전자 제품에서의 경량화, 초소형화 및 박형화로 인쇄회로기판의 전체 두께는 중요한 역할을 하게 되었다.Recently, the overall thickness of a printed circuit board has played an important role due to light weight, miniaturization, and thinning of electronic products.
도 1은 종래에 따른 인쇄회로기판용 코어층을 나타낸 단면도로, 이를 참조하여 보다 구체적으로 설명하도록 한다.1 is a cross-sectional view showing a conventional core layer for a printed circuit board, which will be described in more detail with reference to this.
도 1에 도시된 바와 같이, 종래의 반도체 패키지용 인쇄회로기판은 내부 절연을 위해 코어층(10)의 절연재(12)로 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등의 열경화성 수지를 주로 이용하고 있으나, 그 자체만으로 기계적 물성, 열변형 특성, 전기적 물성 및 방열과 같은 특성 등을 모두 만족할 수 없다.As shown in FIG. 1, a conventional printed circuit board for a semiconductor package uses a thermosetting resin such as prepreg or ABF (Ajinomoto Build-up Film) as an
따라서, 부족한 물성을 보완하기 위해 베이스 수지인 절연재(12)에 각종 첨가제를 합성하게 되며, 특히 베이스 수지 외에 필러(Filler)와 유리섬유(Glass Fiber)와 같은 보강재(14)를 주 재료로 사용하게 된다.Therefore, in order to compensate for the insufficient physical properties, various additives are synthesized in the
그러나, 이러한 보강재(14)는 대부분 단일 성분으로 구성되어 있으며, 이는 보강재(14)가 첨가된 절연재(12) 역시 위에서 언급된 모든 물성을 만족할 수 없다는 것을 의미한다.However, most of these reinforcing
관련 선행문헌으로는 대한민국 등록특허공보 제10-1454116호(2014.10.22 공고)가 있으며, 상기 문헌에는 열팽창률이 낮은 인쇄회로기판용 절연수지 조성물, 이를 이용한 프리프레그 및 인쇄회로기판이 기재되어 있다.As a related prior literature, there is Korean Patent Registration No. 10-1454116 (published on October 22, 2014), which describes an insulating resin composition for a printed circuit board with a low thermal expansion coefficient, a prepreg and a printed circuit board using the same. .
본 발명의 목적은 단일 성분으로 구성된 보강재를 ALD 공법을 이용하여 박막 코팅을 실시하여 복합 성분의 소재로 변경하는 것에 의해 기계적, 열적 및 전기적 물성을 향상시킨 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지를 제공하는 것이다.An object of the present invention is a printed circuit board for a semiconductor package using an ALD method in which mechanical, thermal and electrical properties are improved by changing a stiffener composed of a single component to a material of a composite component by performing thin film coating using the ALD method, and It is to provide the semiconductor package.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 코어층; 상기 코어층의 적어도 일면에 배치된 내부 회로패턴; 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층; 및 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴; 을 포함하며, 상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 코팅층을 갖는 것을 특징으로 한다.A printed circuit board for a semiconductor package using an ALD method according to an embodiment of the present invention for achieving the above object includes a core layer; an internal circuit pattern disposed on at least one surface of the core layer; an interlayer insulating layer covering at least one surface of the core layer and an internal circuit pattern; and an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern. Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed within the insulating material, and the reinforcing material includes a reinforcing core and a coating layer covering a surface of the reinforcing core.
상기 보강재의 보강 코어는 필러 및 유리섬유 중 하나 이상을 포함한다.The reinforcing core of the reinforcing material includes at least one of a filler and glass fibers.
상기 코팅층은 인바(invar) 재질로 형성된다.The coating layer is formed of an invar material.
여기서, 상기 인바(invar)는 Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금인 것이 바람직하다.Here, the invar is Fe: 60 ~ 65wt% and Ni: 35 ~ 40wt% is preferably a Fe-Ni alloy composition.
또한, 상기 코팅층은 방열용 금속산화물 재질로 형성될 수 있다.In addition, the coating layer may be formed of a metal oxide material for heat dissipation.
상기 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함한다.The metal oxide for heat dissipation includes at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO), and aluminum hydroxide (Al(OH) 3 ).
아울러, 상기 코팅층은 TiO2 재질로 형성될 수 있다.In addition, the coating layer may be formed of a TiO 2 material.
또한, 상기 코팅층은 불소계 고분자 수지 재질로 형성될 수 있다.In addition, the coating layer may be formed of a fluorine-based polymer resin material.
상기 불소계 고분자 수지는 폴리(테트라플루오로에틸렌(poly(tetrafluoroethylene), 테프론), 폴리(에틸렌-코-테트라플루오로에틸렌)(poly(ethylene-co-tetrafluoroethylene)), 폴리(에틸렌-코-클로로트리플루오로에틸렌)poly(ethylene-co-chlorotrifluoroethylene), 폴리(비닐리덴 플루오라이드-코-헥사플루오로프로필렌)(poly(vinylidene fluoride-co-hexafluoropropylene)), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)), 폴리(테트라플루오로에틸렌-코-헥사플루오로프로필 렌)(poly(tetrafluoroethylene-co-hexafluoropropylene)) 및 폴리클로로트리플루오로에틸렌(polychlorotri fluoro ethylene, PCTFE) 중 선택된 1종 이상을 포함한다.The fluorine-based polymer resin is poly(tetrafluoroethylene, Teflon), poly(ethylene-co-tetrafluoroethylene), poly(ethylene-co-tetrafluoroethylene), poly(ethylene-co-chlorotri Poly(ethylene-co-chlorotrifluoroethylene), poly(vinylidene fluoride-co-hexafluoropropylene), poly(vinylidene fluoride-co-hexafluoropropylene) fluoride)), poly(tetrafluoroethylene-co-hexafluoropropylene) and polychlorotrifluoroethylene (PCTFE). do.
상기 코팅층은 원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성된다.The coating layer is formed to have a thickness of 0.001 to 10 μm using an atomic layer deposition method.
상기 절연재는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된다.The insulating material is formed of at least one material selected from prepreg, ABF (Ajinomoto Build-up Film), polyimide resin, epoxy resin, RCC (resin coated copper), and PID (Photo-Image able Dielectric).
상기 코어층 및 층간 절연층 각각은 경화제, 난연제, 소포제, 분산제, 점도조절제 및 산화방지제 중 선택된 1종 이상의 첨가제를 더 포함할 수 있다.Each of the core layer and the interlayer insulating layer may further include one or more additives selected from a curing agent, a flame retardant, an antifoaming agent, a dispersing agent, a viscosity modifier, and an antioxidant.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 코어층; 상기 코어층의 적어도 일면에 배치된 내부 회로패턴; 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층; 및 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴; 을 포함하며, 상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 복수의 코팅층을 가지며, 상기 복수의 코팅층은 서로 상이한 재질로 형성된 것을 특징으로 한다.A printed circuit board for a semiconductor package using an ALD method according to another embodiment of the present invention for achieving the above object includes a core layer; an internal circuit pattern disposed on at least one surface of the core layer; an interlayer insulating layer covering at least one surface of the core layer and an internal circuit pattern; and an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern. Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed in the insulating material, the reinforcing material having a reinforcing core and a plurality of coating layers covering the surface of the reinforcing core, and the plurality of coating layers. is characterized in that it is formed of different materials from each other.
상기 복수의 코팅층은 상기 보강 코어의 표면을 덮어, 상기 보강 코어의 표면을 피복하는 제1 코팅층과, 상기 제1 코팅층의 표면을 덮어, 상기 제1 코팅층의 표면을 피복하는 제2 코팅층을 포함한다.The plurality of coating layers include a first coating layer covering the surface of the reinforcing core and coating the surface of the reinforcing core, and a second coating layer covering the surface of the first coating layer and coating the surface of the first coating layer. .
상기 제1 코팅층은 인바(invar) 재질로 형성되고, 상기 제2 코팅층은 방열용 금속산화물 재질로 형성된다.The first coating layer is formed of an invar material, and the second coating layer is formed of a metal oxide material for heat dissipation.
상기 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함한다.The metal oxide for heat dissipation includes at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO), and aluminum hydroxide (Al(OH) 3 ).
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 ALD 공법을 이용한 반도체 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및 상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며, 상기 인쇄회로기판은 코어층과, 상기 코어층의 적어도 일면에 배치된 내부 회로패턴과, 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층과, 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴을 포함하며, 상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 코팅층을 갖는 것을 특징으로 한다.A semiconductor package using an ALD method according to an embodiment of the present invention for achieving the above object includes a printed circuit board; at least one semiconductor chip mounted on the printed circuit board; and a sealing member sealing one surface of the semiconductor chip and the printed circuit board, wherein the printed circuit board includes a core layer, an internal circuit pattern disposed on at least one surface of the core layer, and at least one surface of the core layer. An interlayer insulating layer covering the internal circuit pattern, and an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern, wherein each of the core layer and the interlayer insulating layer includes an insulating material and inserted into the insulating material. It includes a reinforcing material, characterized in that the reinforcing material has a reinforcing core and a coating layer covering a surface of the reinforcing core.
상기 보강재의 보강 코어는 필러 및 유리섬유 중 하나 이상을 포함하고, 상기 코팅층은 원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성된다.The reinforcing core of the reinforcing material includes at least one of a filler and glass fibers, and the coating layer is formed to have a thickness of 0.001 to 10 μm using an atomic layer deposition method.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 ALD 공법을 이용한 반도체 패키지는 인쇄회로기판; 상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및 상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며, 상기 인쇄회로기판은 코어층과, 상기 코어층의 적어도 일면에 배치된 내부 회로패턴과, 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층과, 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴을 포함하며, 상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 복수의 코팅층을 가지며, 상기 복수의 코팅층은 서로 상이한 재질로 형성된 것을 특징으로 한다.A semiconductor package using an ALD method according to another embodiment of the present invention for achieving the above object is a printed circuit board; at least one semiconductor chip mounted on the printed circuit board; and a sealing member sealing one surface of the semiconductor chip and the printed circuit board, wherein the printed circuit board includes a core layer, an internal circuit pattern disposed on at least one surface of the core layer, and at least one surface of the core layer. An interlayer insulating layer covering the internal circuit pattern, and an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern, wherein each of the core layer and the interlayer insulating layer includes an insulating material and inserted into the insulating material. It includes a reinforcing material, wherein the reinforcing material has a reinforcing core and a plurality of coating layers covering a surface of the reinforcing core, and the plurality of coating layers are formed of different materials.
상기 복수의 코팅층은 상기 보강 코어의 표면을 덮어, 상기 보강 코어의 표면을 피복하는 제1 코팅층과, 상기 제1 코팅층의 표면을 덮어, 상기 제1 코팅층의 표면을 피복하는 제2 코팅층을 포함한다.The plurality of coating layers include a first coating layer covering the surface of the reinforcing core and coating the surface of the reinforcing core, and a second coating layer covering the surface of the first coating layer and coating the surface of the first coating layer. .
상기 제1 코팅층은 인바(invar) 재질로 형성되고, 상기 제2 코팅층은 방열용 금속산화물 재질로 형성되며, 상기 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함한다.The first coating layer is formed of an invar material, the second coating layer is formed of a metal oxide material for heat dissipation, and the metal oxide for heat dissipation is aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), oxide It includes at least one selected from zinc (ZnO) and aluminum hydroxide (Al(OH) 3 ).
본 발명에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 보강 코어의 표면을 감싸 피복하는 코팅층으로 열팽창계수(CTE)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질이 이용되는 것에 의해, 코어층의 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있게 된다.A printed circuit board for a semiconductor package using the ALD method according to the present invention and a semiconductor package thereof are a coating layer covering and covering the surface of a reinforcing core, and an invar material, which is an Fe-Ni alloy having a considerably low coefficient of thermal expansion (CTE), is used. Accordingly, it is possible to improve mechanical properties such as modulus while improving dimensional stability by minimizing the coefficient of thermal expansion of the core layer.
또한, 본 발명에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 방열 특성이 우수한 방열용 금속산화물이나 탈착 처리 또는 Pb 흡착이 용이한 물질인 TiO2를 ALD 공법을 이용하여 보강 코어의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재 내의 방열 특성을 개선하거나, 코어층의 절연재와 금속 재질의 내부 회로패턴 간의 접착력을 향상시킬 수 있게 된다.In addition, a printed circuit board for a semiconductor package using the ALD method according to the present invention and a semiconductor package thereof are a metal oxide for heat dissipation having excellent heat dissipation characteristics or TiO 2 , which is a material that is easy to desorb or absorb Pb, as a reinforcing core using the ALD method. By coating to cover the surface of the core layer, it is possible to improve heat dissipation characteristics within the insulating material of the core layer or to improve the adhesion between the insulating material of the core layer and the internal circuit pattern made of metal.
또한, 본 발명에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 비분극 특성 또는 분극 특성 억제용 물질인 불소계 고분자 수지를 ALD 공법을 이용하여 보강 코어의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재의 유전율 및 유전손실률을 크게 낮출 수 있게 된다.In addition, the printed circuit board for a semiconductor package using the ALD method according to the present invention and the semiconductor package are coated with a fluorine-based polymer resin, which is a material for suppressing non-polarization characteristics or polarization characteristics, to cover the surface of the reinforcing core using the ALD method. As a result, the dielectric constant and dielectric loss factor of the insulating material of the core layer can be greatly reduced.
아울러, 본 발명에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 열팽창계수(CTE)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질로 이루어진 제1 코팅층과, 방열 특성이 우수한 방열용 금속산화물 재질로 이루어진 제2 코팅층이 차례로 적층되는 적층 구조를 갖는 코팅층을 적용하는 것에 의해, 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있고, 금속 재질의 제1 코팅층의 절연 확보가 가능하면서 코어층의 절연재 내의 방열 특성을 개선할 수 있게 된다.In addition, a printed circuit board for a semiconductor package using the ALD method according to the present invention and a semiconductor package thereof have a first coating layer made of invar, an Fe-Ni alloy having a very low coefficient of thermal expansion (CTE), and excellent heat dissipation characteristics By applying a coating layer having a laminated structure in which second coating layers made of a metal oxide material for heat dissipation are sequentially laminated, it is possible to improve mechanical properties such as modulus while improving dimensional stability by minimizing the coefficient of thermal expansion, , It is possible to secure the insulation of the first coating layer made of metal, while improving the heat dissipation characteristics within the insulating material of the core layer.
도 1은 종래에 따른 인쇄회로기판용 코어층을 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판을 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 인쇄회로기판용 코어층을 나타낸 단면도.
도 4 내지 도 7은 본 발명의 제1 실시예에 따른 보강재들을 확대하여 나타낸 단면도.
도 8은 본 발명의 제2 실시예에 따른 보강재를 확대하여 나타낸 단면도.
도 9는 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지를 나타낸 단면도.1 is a cross-sectional view showing a core layer for a printed circuit board according to the related art.
2 is a cross-sectional view showing a printed circuit board for a semiconductor package using an ALD method according to an embodiment of the present invention.
3 is a cross-sectional view showing a core layer for a printed circuit board according to an embodiment of the present invention.
4 to 7 are cross-sectional views showing enlarged reinforcing members according to a first embodiment of the present invention.
8 is an enlarged cross-sectional view of a reinforcing material according to a second embodiment of the present invention.
9 is a cross-sectional view illustrating a semiconductor package using an ALD method according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various forms different from each other, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to completely inform the person who has the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numbers designate like elements throughout the specification.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a printed circuit board for a semiconductor package using an ALD method according to a preferred embodiment of the present invention and a semiconductor package thereof will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판을 나타낸 단면도이고, 도 3은 본 발명의 실시예에 따른 인쇄회로기판용 코어층을 나타낸 단면도이다.2 is a cross-sectional view showing a printed circuit board for a semiconductor package using an ALD method according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view showing a core layer for a printed circuit board according to an embodiment of the present invention.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판(100)은 코어층(110), 내부 회로패턴(120), 층간 절연층(130) 및 외부 회로패턴(140)을 포함한다.2 and 3, the printed
코어층(110)은 일면(110a) 및 일면(110a)에 반대되는 타면(110b)을 갖는 플레이트 형상을 가질 수 있다.The
이러한 코어층(110)은 절연재(112)와, 절연재(112) 내에 삽입 배치된 보강재(114)를 포함하고, 보강재(114)는 보강 코어(114a) 및 보강 코어(114a)의 표면을 덮는 코팅층(114b)을 갖는다.The
여기서, 코어층(110)의 절연재(112)는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된다.Here, the insulating
아울러, 보강재(114)의 보강 코어(114a)는 필러 및 유리섬유 중 하나 이상을 포함한다. 이때, 코어층(110)의 보강 코어(114a)는 필러 및 유리섬유가 모두 첨가된 것이 주로 사용된다.In addition, the reinforcing
내부 회로패턴(120)은 코어층(110)의 적어도 일면(110a)에 배치된다. 이러한 내부 회로패턴(120)은 코어층(110)의 일면(110a)에 배치된 제1 내부 회로패턴(122)과, 코어층(110)의 타면(110b)에 배치된 제2 내부 회로패턴(124)과, 코어층(110)의 내부에 배치되어, 제1 및 제2 내부 회로패턴(122, 124)을 전기적으로 연결하는 내부 관통비아(126)를 포함할 수 있다. 이러한 내부 회로패턴(120)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.The
층간 절연층(130)은 코어층(110)의 적어도 일면(110A)과 내부 회로패턴(120)을 덮는다. 이러한 층간 절연층(130)은 코어층(110)의 일면(110a) 및 타면(110b)에 각각 배치되고, 코어층(110)의 일면(110a) 및 타면(110b)과 내부 회로패턴(120)을 덮는 것이 보다 바람직하다.The interlayer insulating
도면으로 상세히 나타내지는 않았지만, 층간 절연층(130)은, 코어층(110)과 마찬가지로, 절연재와, 절연재 내에 삽입 배치된 보강재를 포함하고, 보강재는 보강 코어 및 보강 코어의 표면을 덮는 코팅층을 갖는다.Although not shown in detail in the drawing, the
여기서, 층간 절연층(130)의 절연재는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된다.Here, the insulating material of the interlayer insulating
아울러, 보강재의 보강 코어는 필러 및 유리섬유 중 하나 이상을 포함한다. 이때, 층간 절연층(130)은 보강 코어로 필러 및 유리섬유가 첨가된 것이 이용될 수 있다. 이와 달리, 층간 절연층(130)은 보강 코어로 유리섬유가 첨가되지 않고, 필러만이 첨가된 것이 이용될 수도 있다.In addition, the reinforcing core of the reinforcing material includes at least one of a filler and glass fibers. At this time, as the
외부 회로패턴(140)은 층간 절연층(130) 상에 배치되어, 내부 회로패턴(120)과 전기적으로 연결된다.The
이러한 외부 회로패턴(140)은 층간 절연층(130) 상에 배치된 외부 전극패드(132)와, 층간 절연층(130)의 내부에 배치된 외부 관통비아(134)를 포함한다. 이러한 외부 관통비아(134)는 제1 및 제2 내부 회로패턴(122, 124)에 각각 연결되어, 내부 회로패턴(120)과 외부 회로패턴(130)을 전기적으로 연결시킨다.The
외부 회로패턴(140)은, 내부 회로패턴(120)과 마찬가지로, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.Like the
또한, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판(100)은 솔더 마스크 패턴(150)을 더 포함할 수 있다.In addition, the printed
솔더 마스크 패턴(150)은 개구(G)에 의해 노출된 외부 회로패턴(140)을 제외하고, 외부 회로패턴(140) 및 층간 절연층(130)의 상부 및 하부를 모두 덮도록 형성된다. 이러한 솔더 마스크 패턴(150)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나의 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.The
본 발명의 코어층(110) 및 층간 절연층(130)은 실질적으로 동일한 구성을 갖는바, 이하에서는 코어층(110)의 세부 구성을 참고하여 보다 구체적으로 설명하도록 한다.The
도 1 및 도 2에 도시된 바와 같이, 본 발명의 코어층(110)은 절연재(112)와, 절연재(112) 내에 삽입 배치된 보강재(114)를 포함한다. 또한, 코어층(110)은 경화제, 난연제, 소포제, 분산제, 점도조절제 및 산화방지제 중 선택된 1종 이상의 첨가제를 더 포함할 수 있다.As shown in FIGS. 1 and 2 , the
여기서, 경화제는 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2', 3,3'-테트라클로로-4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐술피도, 3,3'-디아미노벤조페논, 3,3'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰을 포함하는 방향족 아민류, 페놀노볼락 수지, 크레졸 노볼락 수지, 나프톨 노볼락 수지를 포함하는 노볼락 수지 등에서 선택된 1종 이상이 이용될 수 있으나, 이에 제한되는 것은 아니다.Here, the curing agent is 3,3'-dichloro-4,4'-diaminodiphenylmethane, 2,2', 3,3'-tetrachloro-4,4'-diaminodiphenylmethane, 4,4' -Diaminodiphenylsulfido, 3,3'-diaminobenzophenone, 3,3'-diaminodiphenylsulfone, 4,4'-diaminodiphenylsulfone, 3,4'-diaminodiphenylsulfone At least one selected from aromatic amines including, phenol novolak resins, cresol novolac resins, and novolak resins including naphthol novolak resins may be used, but is not limited thereto.
난연제는 당업계에 공지된 것이라면 특별히 한정되지 않으나, 인계 난연제인 것이 바람직하다. 이러한 인계 난연제의 비제한적인 예로는 포스파젠(Phosphazene)계, 인산염(Phosphate)계, 산화 포스핀(Phosphine oxide)계, 포스폰산(Phosphonate)계 등이 있다.The flame retardant is not particularly limited as long as it is known in the art, but is preferably a phosphorus-based flame retardant. Non-limiting examples of the phosphorus-based flame retardant include phosphazene-based, phosphate-based, phosphine oxide-based, and phosphonic acid-based flame retardants.
절연재(112)는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된다.The insulating
아울러, 보강재(114)는 보강 코어(114a) 및 보강 코어(114a)의 표면을 덮는 코팅층(114b)을 갖는다.In addition, the reinforcing
보강 코어(114a)는 모듈러스(Modulus)를 향상시킴과 더불어, 치수 변형(CTE)을 최소화하여 치수 안정성을 향상시키기 위해 첨가된다.The reinforcing
이를 위해, 보강 코어(114a)로는 필러 및 유리섬유 중 하나 이상을 포함한다. 여기서, 필러는 SiO2 등의 무기 필러가 이용될 수 있으나, 이에 제한되는 것은 아니다. 아울러, 유리섬유는 SiO2를 주성분으로 하고, B2O3, Al2O3, CaO 등이 미량으로 첨가되어 있을 수 있다.To this end, the reinforcing
코팅층(114b)은 보강 코어(114a)의 표면을 덮도록 형성되어, 보강 코어(114a)를 피복하게 된다. 이와 같이, 본 발명에서는 단일 성분으로 구성되던 보강재를 원자층 증착 공법을 이용하여 금속 및 비금속 중 1종 이상의 물질을 박막 코팅을 실시하여 복합 성분의 소재로 변경한 것이다.The
이러한 코팅층(114b)은 금속 및 비금속 중 1종 이상을 원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성되는 것이 바람직하고, 보다 바람직한 범위로는 1 ~ 7㎛를 제시할 수 있고, 가장 바람직하게는 3 ~ 5㎛를 제시할 수 있다.The
코팅층(114b)의 두께가 0.001㎛ 미만일 경우에는 보강 코어(114a)의 표면을 완벽하게 피복하지 못할 우려가 있다. 반대로, 코팅층(114b)의 두께가 10㎛를 초과할 경우에는 과도한 두께 설계로 인하여 제조 비용만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.When the thickness of the
만일, 금속 및 비금속 중 1종 이상을 스퍼터링, CVD, PVD 방식 등에서 선택된 어느 하나의 방식으로 코팅층을 형성할 경우, 1-스텝(1-Step) 다단 반응으로 인한 두께 제어 및 박막의 균일성 확보가 어려워 스텝 커버리지 확보에 어려움이 따를 수 있다.If the coating layer is formed by any one method selected from sputtering, CVD, PVD, etc. of at least one of metal and non-metal, thickness control and uniformity of thin film due to 1-step multi-step reaction are secured. It is difficult to secure step coverage.
반면, 본 발명에서와 같이, ALD 공법을 이용할 경우에는 1-스텝(1-Step) 반응 처리로 원하는 신규 생성물이 형성되며, 이는 얇은 박막을 원자 단위로 코팅 가능함을 의미한다. 1-스텝(1-Step) 반응 후 가스 퍼지(Gas Purge)를 통해 추가적인 반응은 일어날 수 없다.On the other hand, in the case of using the ALD method as in the present invention, a desired new product is formed through a 1-step reaction process, which means that a thin film can be coated on an atomic basis. After the 1-Step reaction, additional reactions cannot occur through Gas Purge.
따라서, 여러 번의 반응 스텝 및 퍼지(Step & Purge) 공정을 반복함으로써 불균일한 표면 조도를 갖는 보강 코어(114a)의 표면에 금속 및 비금속 중 1종 이상을 원하는 형태로 증착하는 것에 의해 균일하면서 얇게 코팅할 수 있게 되는 것이다. 여기서, 금속은 단일 금속 또는 합금일 수 있고, 비금속은 고분자 합성 물질을 포함할 수 있다.Therefore, by repeating the reaction step and the step & purge process several times, at least one of metal and non-metal is deposited in a desired shape on the surface of the reinforcing
즉, 단일 성분으로 구성되던 보강재를 ALD 공법을 이용하여 박막 코팅을 실시하여 복합 성분의 소재로 변경하게 되면, 불균일한 표면 조도를 갖는 보강 코어(114a)의 표면에 균일한 금속 및 비금속 중 1종 이상을 증착하는 것이 가능하여 스텝 커버리지 및 등방각 특성이 좋은 막질 구조의 코팅층(114b)을 형성할 수 있게 되는 것이다.That is, when a reinforcing material composed of a single component is changed to a composite material by performing thin film coating using the ALD method, one of metal and non-metal is uniform on the surface of the reinforcing
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판(100)은 단일 성분으로 구성된 보강재를 ALD 공법을 이용하여 박막 코팅을 실시하여 복합 성분의 소재로 변경하는 것에 의해 기계적, 열적 및 전기적 물성을 향상시킬 수 있게 된다.As a result, the printed
이하, 첨부된 도면들을 참조하여 본 발명의 제1 실시예에 따른 보강재들에 대하여 보다 구체적으로 설명하도록 한다.Hereinafter, reinforcing materials according to a first embodiment of the present invention will be described in more detail with reference to the accompanying drawings.
도 4 내지 도 7은 본 발명의 제1 실시예에 따른 보강재들을 확대하여 나타낸 단면도이다.4 to 7 are cross-sectional views showing enlarged reinforcing members according to a first embodiment of the present invention.
먼저, 도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)와, 보강 코어(114a)의 표면을 인바(invar) 재질의 코팅층(114b)이 감싸는 2층 구조의 복합 재질로 이루어질 수 있다.First, as shown in FIG. 4, the reinforcing
이와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)의 표면에 ALD 공법을 이용하여 인바(invar)를 0.001 ~ 10㎛의 균일한 두께로 증착하여 코팅층(114b)으로 피복하였다. 보다 구체적으로, 인바(invar)는 Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금을 이용하는 것이 바람직하다.In this way, the reinforcing
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 보강 코어(114a)의 표면을 감싸 피복하는 코팅층(114b)으로 열팽창계수(CTE : Coefficient of Thermal Expansion)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질이 이용되는 것에 의해, 코어층의 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있게 된다.As a result, the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention has a
또한, 도 5에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)와, 보강 코어(114a)의 표면을 방열용 금속산화물 재질의 코팅층(114b)이 감싸는 2층 구조의 복합 재질로 이루어질 수도 있다.In addition, as shown in FIG. 5, the reinforcing
이와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)의 표면에 ALD 공법을 이용하여 방열용 금속산화물을 0.001 ~ 10㎛의 균일한 두께로 증착하여 코팅층(114b)을 피복하였다.As such, in the reinforcing
여기서, 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함할 수 있으며, 이 중 산화 알루미늄(Al2O3)을 이용하는 것이 보다 바람직하다.Here, the metal oxide for heat dissipation may include at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO), and aluminum hydroxide (Al(OH) 3 ), among which It is more preferable to use aluminum oxide (Al 2 O 3 ).
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 보강 코어(114a)의 표면을 감싸 피복하는 코팅층(114b)으로 방열 특성이 우수한 방열용 금속산화물이 이용되는 것에 의해, 코어층의 절연재 내의 방열 특성을 개선하는 것이 가능해질 수 있다.As a result, in the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention, a metal oxide for heat dissipation having excellent heat dissipation characteristics is used as a
또한, 도 6에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)와, 보강 코어(114a)의 표면을 TiO2 재질의 코팅층(114b)이 감싸는 2층 구조로 이루어진 복합 재질로 이루어질 수도 있다.In addition, as shown in FIG. 6, the reinforcing
이와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)의 표면에 ALD 공법을 이용하여 탈착 처리 또는 Pb 흡착이 용이한 TiO2를 0.001 ~ 10㎛의 균일한 두께로 증착하여 코팅층(114b)으로 피복하였다.As described above, the reinforcing
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 탈착 처리 또는 Pb 흡착이 용이한 물질인 TiO2를 ALD 공법을 이용하여 보강 코어(114a)의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재와 금속 재질의 내부 회로패턴 간의 접착력을 향상시킬 수 있게 된다.As a result, the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention is coated with TiO 2 , a material that is easy to desorb or adsorb Pb, to cover the surface of the reinforcing
아울러, 도 7에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)와, 보강 코어(114a)의 표면을 불소계 고분자 수지 재질의 코팅층(114b)이 감싸는 2층 구조로 이루어진 복합 재질로 이루어질 수도 있다.In addition, as shown in FIG. 7, the reinforcing
이와 같이, 본 발명의 제1 실시예에 따른 보강재(114)는 SiO2를 주성분으로 하는 보강 코어(114a)의 표면에 ALD 공법을 이용하여 비분극 특성 또는 분극 특성 억제용 물질인 불소계 고분자 수지를 0.001 ~ 10㎛의 균일한 두께로 증착하여 코팅층(114b)으로 피복하였다.In this way, the reinforcing
여기서, 불소계 고분자 수지는 폴리(테트라플루오로에틸렌(poly(tetrafluoroethylene), 테프론), 폴리(에틸렌-코-테트라플루오로에틸렌)(poly(ethylene-co-tetrafluoroethylene)), 폴리(에틸렌-코-클로로트리플루오로에틸렌)poly(ethylene-co-chlorotrifluoroethylene), 폴리(비닐리덴 플루오라이드-코-헥사플루오로프로필렌)(poly(vinylidene fluoride-co-hexafluoropropylene)), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)), 폴리(테트라플루오로에틸렌-코-헥사플루오로프로필 렌)(poly(tetrafluoroethylene-co-hexafluoropropylene)) 및 폴리클로로트리플루오로에틸렌(polychlorotri fluoro ethylene, PCTFE) 중 선택된 1종 이상을 포함한다.Here, the fluorine-based polymer resin is poly(tetrafluoroethylene, Teflon), poly(ethylene-co-tetrafluoroethylene) (poly(ethylene-co-tetrafluoroethylene)), poly(ethylene-co-chloro poly(ethylene-co-chlorotrifluoroethylene), poly(vinylidene fluoride-co-hexafluoropropylene), poly(vinylidene fluoride-co-hexafluoropropylene) vinylidene fluoride)), poly(tetrafluoroethylene-co-hexafluoropropylene)) and polychlorotrifluoroethylene (PCTFE). include
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 비분극 특성 또는 분극 특성 억제용 물질인 불소계 고분자 수지를 ALD 공법을 이용하여 보강 코어(114a)의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재의 유전율 및 유전손실률을 크게 낮출 수 있게 된다.As a result, the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention uses a fluorine-based polymer resin, which is a material for suppressing non-polarization characteristics or polarization characteristics, to cover the surface of the reinforcing
한편, 도 8은 본 발명의 제2 실시예에 따른 보강재를 확대하여 나타낸 단면도이다.Meanwhile, FIG. 8 is an enlarged cross-sectional view of a reinforcing material according to a second embodiment of the present invention.
도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 보강재(114)는 보강 코어(114a) 및 보강 코어(114a)의 표면을 덮는 복수의 코팅층(114b)을 갖는다.As shown in FIG. 8 , the reinforcing
이때, 복수의 코팅층(114b)은 2 ~ 10개의 층이 차례로 적층될 수 있으나, 보다 바람직하게는 2 ~ 3개의 층으로 이루어지는 것이 좋다.At this time, the plurality of
여기서, 복수의 코팅층(114b)은 서로 상이한 재질로 형성된다.Here, the plurality of
일 예로, 복수의 코팅층(114b)은 보강 코어(114a)의 표면을 덮어, 보강 코어(114a)의 표면을 피복하는 제1 코팅층(114b-1)과, 제1 코팅층(114b-1)의 표면을 덮어, 제1 코팅층(114b-1)의 표면을 피복하는 제2 코팅층(114b-2)을 포함할 수 있다.For example, the plurality of
제1 코팅층(114b-1)은 인바(invar) 재질로 형성되고, 제2 코팅층(114b-2)은 방열용 금속산화물 재질로 형성된다.The
여기서, 인바(invar)는 Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금을 이용하는 것이 바람직하다. 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함할 수 있으며, 이 중 산화 알루미늄(Al2O3)을 이용하는 것이 보다 바람직하다.Here, it is preferable to use an Fe-Ni alloy composed of Fe: 60 to 65 wt% and Ni: 35 to 40 wt% for invar. The metal oxide for heat dissipation may include at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO), and aluminum hydroxide (Al(OH) 3 ), among which aluminum oxide It is more preferable to use (Al 2 O 3 ).
이와 같이, 본 발명의 제2 실시예에 따른 보강재(114)는 보강 코어(114a)의 표면을 감싸 피복하는 코팅층(114b)으로 열팽창계수(CTE : Coefficient of Thermal Expansion)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질로 이루어진 제1 코팅층(114b-1)과, 제1 코팅층(114b-1) 상에 방열 특성이 우수한 방열용 금속 산화물 재질로 제2 코팅층(114b-2)이 차례로 적층되는 적층 구조를 갖는다.As such, the reinforcing
이에 따라, 복수의 코팅층(114b)은 열팽창계수(CTE)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질로 이루어진 제1 코팅층(114b-1)과, 방열 특성이 우수한 방열용 금속 산화물 재질로 이루어진 제2 코팅층(114b-2)이 차례로 적층되는 적층 구조를 갖는다.Accordingly, the plurality of
이 결과, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판은 인바(invar) 재질로 이루어진 제1 코팅층(114b-1)에 의해 코어층의 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있고, 방열 특성이 우수한 방열용 금속산화물 재질로 이루어진 제2 코팅층(114b-2)에 의해 금속 재질의 제1 코팅층(114b-1)의 절연 확보가 가능하면서 코어층의 절연재 내의 방열 특성을 개선할 수 있게 된다.As a result, the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention improves dimensional stability by minimizing the thermal expansion coefficient of the core layer by the
한편, 도 9는 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지를 나타낸 단면도이다.Meanwhile, FIG. 9 is a cross-sectional view showing a semiconductor package using an ALD method according to an embodiment of the present invention.
도 9를 참조하면, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지(300)는 인쇄회로기판(100)과, 인쇄회로기판(100) 상에 실장된 적어도 하나의 반도체 칩(210)과, 반도체 칩(210) 및 인쇄회로기판(100)의 일면을 밀봉하는 봉지 부재(240)를 포함한다.Referring to FIG. 9 , a
인쇄회로기판(100)은 코어층(110)과, 코어층(110)의 적어도 일면(110a)에 배치된 내부 회로패턴(120)과, 코어층(110)의 적어도 일면(110a)과 내부 회로패턴(120)을 덮는 층간 절연층(130)과, 층간 절연층(130) 상에 배치되어, 내부 회로패턴(120)과 연결된 외부 회로패턴(140)을 포함한다.The printed
코어층(110) 및 층간 절연층(130) 각각은 절연재와, 절연재 내에 삽입 배치된 보강재를 포함하며, 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 적어도 하나의 코팅층을 갖는다.Each of the
절연재는 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된다.The insulating material is formed of one or more materials selected from prepreg, ABF (Ajinomoto Build-up Film), polyimide resin, epoxy resin, RCC (resin coated copper), and PID (Photo-Image able Dielectric).
보강재는 도 4 내지 도 7을 참조하여 설명한 본 발명의 제1 실시예에 따른 보강재 중 어느 하나가 이용될 수 있다.As the reinforcing material, any one of the reinforcing materials according to the first embodiment of the present invention described with reference to FIGS. 4 to 7 may be used.
즉, 보강재는 보강 코어 및 보강 코어의 표면을 덮는 코팅층을 갖는다.That is, the reinforcing material has a reinforcing core and a coating layer covering the surface of the reinforcing core.
보강 코어로는 필러 및 유리섬유 중 하나 이상을 포함한다. 여기서, 필러는 SiO2 등의 무기 필러가 이용될 수 있으나, 이에 제한되는 것은 아니다. 아울러, 유리섬유는 SiO2를 주성분으로 하고, B2O3, Al2O3, CaO 등이 미량으로 첨가되어 있을 수 있다.The reinforcing core includes at least one of a filler and glass fibers. Here, the filler may be an inorganic filler such as SiO 2 , but is not limited thereto. In addition, glass fiber has SiO 2 as a main component, and B 2 O 3 , Al 2 O 3 , CaO, and the like may be added in small amounts.
코팅층은 보강 코어의 표면을 덮도록 형성되어, 보강 코어를 피복하게 된다. 이와 같이, 본 발명에서는 단일 성분으로 구성되던 보강재를 원자층 증착 공법 이용하여 금속 및 비금속 중 1종 이상의 물질을 박막 코팅을 실시하여 복합 성분의 소재로 변경한 것이다.The coating layer is formed to cover the surface of the reinforcing core to cover the reinforcing core. As such, in the present invention, a reinforcing material composed of a single component is changed to a material of a composite component by performing thin film coating on one or more types of materials among metals and non-metals using the atomic layer deposition method.
이러한 코팅층은 금속 및 비금속 중 1종 이상을 원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성되는 것이 바람직하고, 보다 바람직한 범위로는 1 ~ 7㎛를 제시할 수 있고, 가장 바람직하게는 3 ~ 5㎛를 제시할 수 있다.Such a coating layer is preferably formed to have a thickness of 0.001 to 10 μm using at least one of metal and non-metal using an atomic layer deposition method, and a more preferable range may be 1 to 7 μm, and most preferably Preferably, 3 to 5 μm may be suggested.
코팅층의 두께가 0.001㎛ 미만일 경우에는 보강 코어의 표면을 완벽하게 피복하지 못할 우려가 있다. 반대로, 코팅층의 두께가 10㎛를 초과할 경우에는 과도한 두께 설계로 인하여 제조 비용만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.When the thickness of the coating layer is less than 0.001 μm, there is a concern that the surface of the reinforcing core may not be completely covered. Conversely, when the thickness of the coating layer exceeds 10 μm, it is not economical because it may act as a factor that only increases manufacturing cost due to excessive thickness design.
또한, 보강재는 도 8을 참조하여 설명한 본 발명의 제2 실시예에 따른 보강재가 이용될 수 있다.In addition, the reinforcing material according to the second embodiment of the present invention described with reference to FIG. 8 may be used.
즉, 복수의 코팅층은 보강 코어의 표면을 덮어, 보강 코어의 표면을 피복하는 제1 코팅층과, 제1 코팅층의 표면을 덮어, 제1 코팅층의 표면을 피복하는 제2 코팅층을 포함할 수 있다. 이때, 제1 코팅층은 인바(invar) 재질로 형성되고, 제2 코팅층은 방열용 금속산화물 재질로 형성된다.That is, the plurality of coating layers may include a first coating layer covering the surface of the reinforcing core and a second coating layer covering the surface of the first coating layer and coating the surface of the first coating layer. At this time, the first coating layer is formed of an invar material, and the second coating layer is formed of a metal oxide material for heat dissipation.
또한, 인쇄회로기판(100)은 솔더 마스크 패턴(150) 및 외부 접속 부재(160)를 더 포함할 수 있다.In addition, the printed
솔더 마스크 패턴(150)은 개구(G)에 의해 노출된 외부 회로패턴(140)을 제외하고, 외부 회로패턴(140) 및 층간 절연층(130)의 상부 및 하부를 모두 덮도록 형성된다. 이러한 솔더 마스크 패턴(150)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나의 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.The
외부 접속 부재(160)는 층간 절연층(130) 하부를 덮는 솔더 마스크 패턴(150)의 개구(G)에 의해 노출된 외부 회로패턴(140)에 부착된다. 이러한 외부 접속 부재(160)로는 솔더 볼이 이용될 수 있다.The
반도체 칩(210)은 반도체 칩(210)의 본딩 패드(212)와 개구(G)에 의해 노출된 외부 회로패턴(140) 간을 접속 부재(220)를 이용하여 전기적으로 연결됨과 더불어, 반도체 칩(210)과 솔더 마스크 패턴(150) 사이에 위치하는 접착 부재(230)를 매개로 물리적으로 연결된다. 이러한 반도체 칩(210)은 메모리 반도체 칩, 시스템 반도체 칩 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. 이때, 접속 부재(220)로는 금속 와이어, 금속 범프, 관통 비아(TSV) 등에서 선택된 적어도 하나가 이용될 수 있다.In the
봉지 부재(240)는 반도체 칩(210) 및 인쇄회로기판(100)의 일면(110a)을 밀봉한다. 이러한 봉지 부재(240)는 외부 충격으로부터 반도체 칩(210) 및 인쇄회로기판(100)의 외부 회로패턴(140)을 보호하는 역할을 한다. 일 예로, 봉지 부재(240)는 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.The sealing
지금까지 살펴본 바와 같이, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 보강 코어의 표면을 감싸 피복하는 코팅층으로 열팽창계수(CTE)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질이 이용되는 것에 의해, 코어층의 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있게 된다.As described above, the printed circuit board for a semiconductor package using the ALD method and the semiconductor package according to an embodiment of the present invention is a Fe-Ni alloy having a significantly low coefficient of thermal expansion (CTE) as a coating layer covering and covering the surface of a reinforcing core. By using an invar material, it is possible to improve mechanical properties such as modulus while improving dimensional stability by minimizing the thermal expansion coefficient of the core layer.
또한, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 방열 특성이 우수한 방열용 금속산화물이나 탈착 처리 또는 Pb 흡착이 용이한 물질인 TiO2를 ALD 공법을 이용하여 보강 코어의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재 내의 방열 특성을 개선하거나, 코어층의 절연재와 금속 재질의 내부 회로패턴 간의 접착력을 향상시킬 수 있게 된다.In addition, a printed circuit board for a semiconductor package using the ALD method and the semiconductor package according to an embodiment of the present invention uses a metal oxide for heat dissipation with excellent heat dissipation characteristics or TiO 2 , which is a material that is easy to desorb or absorb Pb, using the ALD method. By covering the surface of the reinforcing core to cover the surface of the reinforcing core, it is possible to improve heat dissipation characteristics within the insulating material of the core layer or to improve adhesion between the insulating material of the core layer and the internal circuit pattern made of metal.
또한, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 비분극 특성 또는 분극 특성 억제용 물질인 불소계 고분자 수지를 ALD 공법을 이용하여 보강 코어의 표면을 감싸도록 피복하는 것에 의해, 코어층의 절연재의 유전율 및 유전손실률을 크게 낮출 수 있게 된다.In addition, the printed circuit board for a semiconductor package using the ALD method according to an embodiment of the present invention and the semiconductor package thereof cover the surface of the reinforcing core by using a fluorine-based polymer resin, which is a material for suppressing non-polarization characteristics or polarization characteristics, using the ALD method. By coating, the dielectric constant and dielectric loss factor of the insulating material of the core layer can be greatly reduced.
아울러, 본 발명의 실시예에 따른 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지는 열팽창계수(CTE)가 상당히 낮은 Fe-Ni 합금인 인바(invar) 재질로 이루어진 제1 코팅층과, 방열 특성이 우수한 방열용 금속산화물 재질로 이루어진 제2 코팅층이 차례로 적층되는 적층 구조를 갖는 코팅층을 적용하는 것에 의해, 열팽창계수를 최소화하여 치수 안정성을 향상시킬 수 있으면서 모듈러스(modulus) 등의 기계적 물성을 향상시킬 수 있고, 금속 재질의 제1 코팅층의 절연 확보가 가능하면서 코어층의 절연재 내의 방열 특성을 개선할 수 있게 된다.In addition, a printed circuit board for a semiconductor package using the ALD method and the semiconductor package according to an embodiment of the present invention includes a first coating layer made of invar material, which is an Fe-Ni alloy having a significantly low coefficient of thermal expansion (CTE), and heat dissipation. By applying a coating layer having a laminated structure in which second coating layers made of a metal oxide material for heat dissipation with excellent characteristics are sequentially laminated, it is possible to improve dimensional stability by minimizing the coefficient of thermal expansion and improve mechanical properties such as modulus. And it is possible to improve the heat dissipation characteristics in the insulating material of the core layer while ensuring the insulation of the first coating layer made of a metal material.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.Although the above has been described based on the embodiments of the present invention, various changes or modifications may be made at the level of a technician having ordinary knowledge in the technical field to which the present invention belongs. Such changes and modifications can be said to belong to the present invention as long as they do not deviate from the scope of the technical idea provided by the present invention. Therefore, the scope of the present invention will be determined by the claims described below.
100 : 인쇄회로기판
110 : 코어층
112 : 절연재
114 : 보강재
114a : 보강 코어
114b : 코팅층
120 : 내부 회로 패턴
130 : 층간 절연층
140 : 외부 회로패턴
150 : 솔더 마스크 패턴
G : 개구100: printed circuit board 110: core layer
112: insulating material 114: reinforcing material
114a: reinforcing
120: internal circuit pattern 130: interlayer insulating layer
140: external circuit pattern 150: solder mask pattern
G: opening
Claims (21)
상기 코어층의 적어도 일면에 배치된 내부 회로패턴;
상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층; 및
상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴; 을 포함하며,
상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 코팅층을 갖는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
core layer;
an internal circuit pattern disposed on at least one surface of the core layer;
an interlayer insulating layer covering at least one surface of the core layer and an internal circuit pattern; and
an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern; Including,
Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed within the insulating material, and the reinforcing material has a reinforcing core and a coating layer covering a surface of the reinforcing core for semiconductor packaging using an ALD method, characterized in that printed circuit board.
상기 보강재의 보강 코어는
필러 및 유리섬유 중 하나 이상을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The reinforcing core of the reinforcing material is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it contains at least one of a filler and glass fibers.
상기 코팅층은 인바(invar) 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The coating layer is a printed circuit board for a semiconductor package using an ALD method, characterized in that formed of an invar (invar) material.
상기 인바(invar)는
Fe : 60 ~ 65wt% 및 Ni : 35 ~ 40wt%로 조성된 Fe-Ni 합금인 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 3,
The invar is
Fe: 60 ~ 65wt% and Ni: A printed circuit board for a semiconductor package using an ALD method, characterized in that the Fe-Ni alloy composed of 35 ~ 40wt%.
상기 코팅층은
방열용 금속산화물 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 2,
The coating layer is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it is formed of a metal oxide material for heat dissipation.
상기 방열용 금속산화물은
산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 5,
The metal oxide for heat dissipation is
Printing for semiconductor packages using an ALD method comprising at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO) and aluminum hydroxide (Al(OH) 3 ) circuit board.
상기 코팅층은
TiO2 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The coating layer is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it is formed of a TiO 2 material.
상기 코팅층은
불소계 고분자 수지 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The coating layer is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it is formed of a fluorine-based polymer resin material.
상기 불소계 고분자 수지는
폴리(테트라플루오로에틸렌(poly(tetrafluoroethylene), 테프론), 폴리(에틸렌-코-테트라플루오로에틸렌)(poly(ethylene-co-tetrafluoroethylene)), 폴리(에틸렌-코-클로로트리플루오로에틸렌)poly(ethylene-co-chlorotrifluoroethylene), 폴리(비닐리덴 플루오라이드-코-헥사플루오로프로필렌)(poly(vinylidene fluoride-co-hexafluoropropylene)), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)), 폴리(테트라플루오로에틸렌-코-헥사플루오로프로필 렌)(poly(tetrafluoroethylene-co-hexafluoropropylene)) 및 폴리클로로트리플루오로에틸렌(polychlorotri fluoro ethylene, PCTFE) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 8,
The fluorine-based polymer resin is
Poly(tetrafluoroethylene), Teflon, poly(ethylene-co-tetrafluoroethylene), poly(ethylene-co-chlorotrifluoroethylene)poly (ethylene-co-chlorotrifluoroethylene), poly(vinylidene fluoride-co-hexafluoropropylene), poly(vinylidene fluoride), poly (Tetrafluoroethylene-co-hexafluoropropylene) (poly (tetrafluoroethylene-co-hexafluoropropylene)) and polychlorotrifluoroethylene (polychlorotri fluoro ethylene, PCTFE) characterized in that it contains at least one selected from Printed circuit board for semiconductor package using ALD method.
상기 코팅층은
원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The coating layer is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it is formed to have a thickness of 0.001 to 10 μm using an atomic layer deposition method.
상기 절연재는
프리프레그(prepreg), ABF(Ajinomoto Build-up Film), 폴리이미드 수지, 에폭시 수지, RCC(resin coated copper) 및 PID(Photo-Image able Dielectric) 중 선택된 1종 이상의 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
The insulating material is
ALD characterized by being formed of one or more materials selected from prepreg, ABF (Ajinomoto Build-up Film), polyimide resin, epoxy resin, RCC (resin coated copper) and PID (Photo-Image able Dielectric) Printed circuit board for semiconductor package using construction method.
상기 코어층 및 층간 절연층 각각은
경화제, 난연제, 소포제, 분산제, 점도조절제 및 산화방지제 중 선택된 1종 이상의 첨가제를 더 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 1,
Each of the core layer and the interlayer insulating layer is
A printed circuit board for a semiconductor package using an ALD method, characterized in that it further comprises at least one additive selected from a curing agent, a flame retardant, an antifoaming agent, a dispersing agent, a viscosity modifier and an antioxidant.
상기 코어층의 적어도 일면에 배치된 내부 회로패턴;
상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층; 및
상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴; 을 포함하며,
상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 복수의 코팅층을 가지며,
상기 복수의 코팅층은 서로 상이한 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
core layer;
an internal circuit pattern disposed on at least one surface of the core layer;
an interlayer insulating layer covering at least one surface of the core layer and an internal circuit pattern; and
an external circuit pattern disposed on the interlayer insulating layer and connected to the internal circuit pattern; Including,
Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed within the insulating material, the reinforcing material having a reinforcing core and a plurality of coating layers covering the surface of the reinforcing core,
The plurality of coating layers are printed circuit boards for semiconductor packages using an ALD method, characterized in that formed of different materials.
상기 복수의 코팅층은
상기 보강 코어의 표면을 덮어, 상기 보강 코어의 표면을 피복하는 제1 코팅층과,
상기 제1 코팅층의 표면을 덮어, 상기 제1 코팅층의 표면을 피복하는 제2 코팅층을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 13,
The plurality of coating layers are
A first coating layer covering the surface of the reinforcing core and covering the surface of the reinforcing core;
A printed circuit board for a semiconductor package using an ALD method, characterized in that it comprises a second coating layer covering the surface of the first coating layer and covering the surface of the first coating layer.
상기 제1 코팅층은 인바(invar) 재질로 형성되고,
상기 제2 코팅층은 방열용 금속산화물 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 14,
The first coating layer is formed of an invar material,
The second coating layer is a printed circuit board for a semiconductor package using an ALD method, characterized in that formed of a metal oxide material for heat dissipation.
상기 방열용 금속산화물은
산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지용 인쇄회로기판.
According to claim 15,
The metal oxide for heat dissipation is
Printing for semiconductor packages using an ALD method comprising at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO) and aluminum hydroxide (Al(OH) 3 ) circuit board.
상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및
상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며,
상기 인쇄회로기판은 코어층과, 상기 코어층의 적어도 일면에 배치된 내부 회로패턴과, 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층과, 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴을 포함하며,
상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 코팅층을 갖는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지.
printed circuit board;
at least one semiconductor chip mounted on the printed circuit board; and
Including; sealing member for sealing one surface of the semiconductor chip and the printed circuit board,
The printed circuit board is disposed on a core layer, an internal circuit pattern disposed on at least one surface of the core layer, an interlayer insulating layer covering at least one surface of the core layer and the internal circuit pattern, and the interlayer insulating layer, It includes an external circuit pattern connected to an internal circuit pattern,
Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed within the insulating material, and the reinforcing material has a reinforcing core and a coating layer covering a surface of the reinforcing core. Semiconductor package using an ALD method.
상기 보강재의 보강 코어는 필러 및 유리섬유 중 하나 이상을 포함하고,
상기 코팅층은 원자층 증착 공법을 이용하여, 0.001 ~ 10㎛의 두께를 갖도록 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지.
According to claim 17,
The reinforcing core of the reinforcing material includes at least one of a filler and glass fibers,
The coating layer is a semiconductor package using an ALD method, characterized in that formed to have a thickness of 0.001 ~ 10㎛ using an atomic layer deposition method.
상기 인쇄회로기판 상에 실장된 적어도 하나의 반도체 칩; 및
상기 반도체 칩 및 인쇄회로기판의 일면을 밀봉하는 봉지 부재;를 포함하며,
상기 인쇄회로기판은 코어층과, 상기 코어층의 적어도 일면에 배치된 내부 회로패턴과, 상기 코어층의 적어도 일면과 내부 회로패턴을 덮는 층간 절연층과, 상기 층간 절연층 상에 배치되어, 상기 내부 회로패턴과 연결된 외부 회로패턴을 포함하며,
상기 코어층 및 층간 절연층 각각은 절연재와, 상기 절연재 내에 삽입 배치된 보강재를 포함하며, 상기 보강재는 보강 코어 및 상기 보강 코어의 표면을 덮는 복수의 코팅층을 가지며,
상기 복수의 코팅층은 서로 상이한 재질로 형성된 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지.
printed circuit board;
at least one semiconductor chip mounted on the printed circuit board; and
Including; sealing member for sealing one surface of the semiconductor chip and the printed circuit board,
The printed circuit board is disposed on a core layer, an internal circuit pattern disposed on at least one surface of the core layer, an interlayer insulating layer covering at least one surface of the core layer and the internal circuit pattern, and the interlayer insulating layer, It includes an external circuit pattern connected to an internal circuit pattern,
Each of the core layer and the interlayer insulating layer includes an insulating material and a reinforcing material inserted and disposed within the insulating material, the reinforcing material having a reinforcing core and a plurality of coating layers covering the surface of the reinforcing core,
A semiconductor package using an ALD method, characterized in that the plurality of coating layers are formed of different materials.
상기 복수의 코팅층은
상기 보강 코어의 표면을 덮어, 상기 보강 코어의 표면을 피복하는 제1 코팅층과,
상기 제1 코팅층의 표면을 덮어, 상기 제1 코팅층의 표면을 피복하는 제2 코팅층을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지.
According to claim 19,
The plurality of coating layers are
A first coating layer covering the surface of the reinforcing core and covering the surface of the reinforcing core;
The semiconductor package using the ALD method, characterized in that it comprises a second coating layer covering the surface of the first coating layer to cover the surface of the first coating layer.
상기 제1 코팅층은 인바(invar) 재질로 형성되고, 상기 제2 코팅층은 방열용 금속산화물 재질로 형성되며,
상기 방열용 금속산화물은 산화 알루미늄(Al2O3), 산화 마그네슘(MgO), 산화 아연(ZnO) 및 수산화 알루미늄(Al(OH)3) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 ALD 공법을 이용한 반도체 패키지.According to claim 20,
The first coating layer is formed of an invar material, and the second coating layer is formed of a metal oxide material for heat dissipation.
The metal oxide for heat dissipation includes at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO) and aluminum hydroxide (Al(OH) 3 ). Semiconductor package using.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210140396A KR102573552B1 (en) | 2021-10-20 | 2021-10-20 | Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210140396A KR102573552B1 (en) | 2021-10-20 | 2021-10-20 | Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230056402A true KR20230056402A (en) | 2023-04-27 |
| KR102573552B1 KR102573552B1 (en) | 2023-09-01 |
Family
ID=86099849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210140396A KR102573552B1 (en) | 2021-10-20 | 2021-10-20 | Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102573552B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077503A (en) * | 2000-02-22 | 2002-10-11 | 피피지 인더스트리즈 오하이오, 인코포레이티드 | Electronic supports and methods and apparatus for forming apertures in electronic supports |
| KR20140013393A (en) * | 2012-07-23 | 2014-02-05 | 현대모비스 주식회사 | Card key and making method of the same |
| KR20170045630A (en) * | 2015-10-19 | 2017-04-27 | 삼성전기주식회사 | Circuit board and method for manufacturing same |
| KR20170048869A (en) * | 2015-10-27 | 2017-05-10 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
| KR20180110712A (en) * | 2017-03-29 | 2018-10-11 | 주식회사 심텍 | Ultra-thin thickness printed circuit board applying window prame and method of manufacturing the same |
| KR20200038716A (en) * | 2018-10-04 | 2020-04-14 | 울산과학기술원 | Catalyst for methane oxidation having a core-shell structure, a process for producing the same, and a process for the oxidation of methane using the same |
| KR20210065957A (en) * | 2018-10-02 | 2021-06-04 | 로저스코포레이션 | Printed Circuit Board Substrate Containing Coated Boron Nitride |
-
2021
- 2021-10-20 KR KR1020210140396A patent/KR102573552B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077503A (en) * | 2000-02-22 | 2002-10-11 | 피피지 인더스트리즈 오하이오, 인코포레이티드 | Electronic supports and methods and apparatus for forming apertures in electronic supports |
| KR20140013393A (en) * | 2012-07-23 | 2014-02-05 | 현대모비스 주식회사 | Card key and making method of the same |
| KR20170045630A (en) * | 2015-10-19 | 2017-04-27 | 삼성전기주식회사 | Circuit board and method for manufacturing same |
| KR20170048869A (en) * | 2015-10-27 | 2017-05-10 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
| KR20180110712A (en) * | 2017-03-29 | 2018-10-11 | 주식회사 심텍 | Ultra-thin thickness printed circuit board applying window prame and method of manufacturing the same |
| KR20210065957A (en) * | 2018-10-02 | 2021-06-04 | 로저스코포레이션 | Printed Circuit Board Substrate Containing Coated Boron Nitride |
| KR20200038716A (en) * | 2018-10-04 | 2020-04-14 | 울산과학기술원 | Catalyst for methane oxidation having a core-shell structure, a process for producing the same, and a process for the oxidation of methane using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102573552B1 (en) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793219B2 (en) | Semiconductor element built-in wiring board and method for manufacturing the same | |
| US9536801B2 (en) | Electronic component having encapsulated wiring board and method for manufacturing the same | |
| JP5003260B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN106304613B (en) | Circuit board and method for manufacturing the same | |
| US8642897B2 (en) | Wiring board and method for manufacturing the same | |
| US7602062B1 (en) | Package substrate with dual material build-up layers | |
| KR101025520B1 (en) | manufacturing method for multi-layer PCB | |
| US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
| US20140102768A1 (en) | Wiring board and method for manufacturing the same | |
| JP2008085089A (en) | Resin wiring board and semiconductor device | |
| KR20230149283A (en) | Semiconductor device and method for manufacturing same | |
| US20140060896A1 (en) | Printed circuit board | |
| US9961767B2 (en) | Circuit board and method of manufacturing circuit board | |
| JP2017073531A (en) | Printed circuit board and manufacturing method thereof | |
| KR102573552B1 (en) | Printed circuit board for semiconductor package using atomic layer deposition method and semiconductor package including the same | |
| EP2705736B1 (en) | The printed circuit board and the method for manufacturing the same | |
| US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
| JP2013219204A (en) | Core board for wiring board manufacturing and wiring board | |
| KR20190023297A (en) | Insulating film and circuit board having the same | |
| US11076482B2 (en) | Printed circuit board | |
| KR20220001803A (en) | Core for printed circuit board and printed circuit board having the same and semiconductor package including the same | |
| KR20100132814A (en) | Package substrate | |
| KR101771801B1 (en) | Printed circuit board and manufacturing method of the same | |
| US20240021524A1 (en) | Semiconductor package | |
| US10356916B2 (en) | Printed circuit board with inner layer and outer layers and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |