KR20230056288A - Method for analyzing impurities on surface of silicon wafer - Google Patents
Method for analyzing impurities on surface of silicon wafer Download PDFInfo
- Publication number
- KR20230056288A KR20230056288A KR1020210140145A KR20210140145A KR20230056288A KR 20230056288 A KR20230056288 A KR 20230056288A KR 1020210140145 A KR1020210140145 A KR 1020210140145A KR 20210140145 A KR20210140145 A KR 20210140145A KR 20230056288 A KR20230056288 A KR 20230056288A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- etching
- sccm
- impurities
- analyzing impurities
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 98
- 239000010703 silicon Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000012535 impurity Substances 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000006227 byproduct Substances 0.000 claims abstract description 15
- 238000001035 drying Methods 0.000 claims abstract description 6
- 230000000903 blocking effect Effects 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 83
- 230000000052 comparative effect Effects 0.000 description 18
- 239000010409 thin film Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000011109 contamination Methods 0.000 description 10
- 238000011084 recovery Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000012159 carrier gas Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000012153 distilled water Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000029087 digestion Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 실리콘 웨이퍼 표면의 불순물 분석 방법에 관한 것으로, 보다 상세하게는, 실리콘 웨이퍼의 표면을 에칭하고 부산물을 회수하여, 에칭 부산물 내의 불순물을 검출하여 실리콘 웨이퍼 표면의 불순물을 분석하는 방법을 제공한다.The present invention relates to a method for analyzing impurities on the surface of a silicon wafer, and more particularly, provides a method for analyzing impurities on the surface of a silicon wafer by etching the surface of a silicon wafer, recovering by-products, and detecting impurities in etching by-products. .
반도체 소자의 제조시에 기판으로 사용되는 실리콘 웨이퍼는 웨이퍼 제조 및 반도체 소자 제조 과정 중에 실리콘 웨이퍼의 표면 및 내부에 철, 구리, 알루미늄 등과 같은 원치않는 금속 불순물에 의한 오염이 발생할 수 있다.A silicon wafer used as a substrate in manufacturing a semiconductor device may be contaminated by unwanted metal impurities such as iron, copper, aluminum, and the like on the surface and inside of the silicon wafer during wafer manufacturing and semiconductor device manufacturing processes.
특히, 실리콘 웨이퍼 벌크(bulk) 내에 존재하는 금속 오염은 반도체 제조 공정에서 소자의 신뢰성을 저하시킬 뿐만 아 니라 소자 제조 공정 자체의 수율 저하 및 원활한 공정 진행을 저해하는 요인이 될 수도 있다.In particular, metal contamination present in the bulk of the silicon wafer may not only degrade the reliability of devices in the semiconductor manufacturing process, but may also be a factor in reducing the yield of the device manufacturing process itself and impeding smooth process progress.
따라서, 실리콘 웨이퍼의 벌크에 존재하는 금속 오염의 문제가 충분히 안정적으로 제어될 수 있어야 하며, 그러한 오염에 대한 정확한 분석과 평가가 이루어져야 후속하여 제조되는 반도체 소자의 신뢰성을 향상시킬 수 있다.Therefore, the problem of metal contamination present in the bulk of the silicon wafer must be sufficiently and stably controlled, and the reliability of semiconductor devices manufactured subsequently can be improved only when accurate analysis and evaluation of such contamination are performed.
실리콘 웨이퍼의 벌크 내의 오염을 분석하는 방법은 저온 열처리를 통하여 오염물을 표면으로 확산시키는 방법인 LTOD(Low Temperature Out Diffusion) 방법과, 웨이퍼를 조각내어 전부 녹여서 분석하는 WD(Wafer Digestion) 방법, 높은 온도에서 폴리 실리콘(Poly Silicon)을 증착하여 실리콘 바운더리(Silicon Boundary) 와 스트레스(Stress)로 벌크 내의 오염을 포획하여 폴리 실리콘층을 에칭하여 분석하는 PUTP (Polysilicon Ultra Trace Profiling) 방법 등이 있다.Methods for analyzing contamination in the bulk of silicon wafers include the LTOD (Low Temperature Out Diffusion) method, which is a method of diffusing contaminants to the surface through low-temperature heat treatment, the WD (Wafer Digestion) method, which analyzes by melting the wafer in pieces, and high temperature There is a PUTP (Polysilicon Ultra Trace Profiling) method in which polysilicon is deposited, and contaminants in the bulk are captured by silicon boundary and stress, and the polysilicon layer is etched and analyzed.
LTOD 방법의 경우는 저온 열처리이므로 벌크 내 오염의 회수율이 낮은 단점이 있고, 도펀트가 다량으로 존재하는 제품에 대해서는 저온 열처리로 표면확산이 되지 않을 수 있다.In the case of the LTOD method, since it is a low-temperature heat treatment, the recovery rate of contamination in the bulk is low, and for products with a large amount of dopants, surface diffusion may not be performed by low-temperature heat treatment.
WD 방법은 제품을 전체 녹여서 분석하는 방법이기 때문에 전처리의 대한 영향은 없으나, 5그램 이하의 실리콘 웨이퍼 조각을 분석하기 때문에 제품의 대표성을 나타내기 어렵다.Since the WD method analyzes the entire product by melting it, it has no effect on the pretreatment, but it is difficult to represent the product because it analyzes a piece of silicon wafer weighing less than 5 grams.
PUTP 방법은 제품의 종류에 상관없이 분석이 가능하고, 고온 열처리이므로 회수율이 높아 분석 효율이 높다. PUTP 방법은 에칭 과정이 있기 때문에 에칭 조건에 따라 벌크 내 오염의 회수율이 차이가 발생한다. The PUTP method can be analyzed regardless of the type of product, and because it is heat treated at high temperature, the recovery rate is high and the analysis efficiency is high. Since there is an etching process in the PUTP method, the recovery rate of contamination in the bulk varies depending on the etching conditions.
특히, 종래의 PUTP 방법은 아래와 같은 문제점이 있다.In particular, the conventional PUTP method has the following problems.
도 1은 종래의 PUTP 방법에서 에칭 후 실리콘 산화막의 두께를 나타낸 도면이다.1 is a diagram showing the thickness of a silicon oxide film after etching in a conventional PUTP method.
폴리 실리콘을 증착하고 에칭을 하면, 에칭 두께가 일정하지 않아서 도시된 바와 같이 웨이퍼의 중앙 영역과 에지 영역에서 두께 편차가 발생한다. 이러한 두께 편차는, 특히 실리콘 웨이퍼의 상부에 플레이트가 설치되어, 에칭 가스가 실리콘 웨이퍼에 직접 공급되지 않을 때 발생할 수 있다.When polysilicon is deposited and then etched, the etching thickness is not constant, and as shown, a thickness deviation occurs in the central region and the edge region of the wafer. Such thickness variation may occur especially when a plate is installed on top of the silicon wafer and the etching gas is not directly supplied to the silicon wafer.
대한민국 공개특허 10-2018-0007917호(2018.01.24 공개)는 실리콘 웨이퍼의 금속오염 분석장치 및 이를 이용한 분석방법을 개시하는데, 실리콘 웨이퍼의 상부에 플레이트를 구비하는 에칭 방법에 대하여 개시하지 않는다.Republic of Korea Patent Publication No. 10-2018-0007917 (published on January 24, 2018) discloses a metal contamination analyzer of a silicon wafer and an analysis method using the same, but does not disclose an etching method having a plate on top of a silicon wafer.
대한민국 공개특허 10-2015-0033433호(2015. 04.01 공개)는 반도체 기판의 금속 오염 평가 방법을 개시하는데, 실리콘 웨이퍼의 상부에 플레이트를 구비하는 에칭 방법에 대하여 개시하지 않으며, 웨이퍼의 중앙 영역과 에지 영역에서의 균일한 에칭에 대하여도 개시하지 않는다.Korean Patent Publication No. 10-2015-0033433 (published on April 1, 2015) discloses a method for evaluating metal contamination of a semiconductor substrate, but does not disclose an etching method having a plate on top of a silicon wafer, and the central region and edge of the wafer Even uniform etching in the area is not disclosed.
본 발명은 실리콘 웨이퍼 표면의 불순물 분석 방법에서 실리콘 웨이퍼 전면의 중앙과 에지 영역을 고르게 에칭시키고자 한다.The present invention intends to evenly etch the center and edge regions of the entire surface of a silicon wafer in a method for analyzing impurities on the surface of a silicon wafer.
실시예는 챔버 내에서 실리콘 웨이퍼의 표면을 에칭하는 단계; 상기 에칭된 실리콘 웨이퍼를 건조하는 단계; 상기 실리콘 웨이퍼로부터 에칭 부산물을 회수하는 단계; 및 상기 에칭 부산물 내의 불순물을 검출하는 단계를 포함하고, 상기 에칭 단계에서, 상기 실리콘 웨이퍼 위에 에칭 가스의 직접 공급을 차단하는 플레이트를 구비하고, 상기 실리콘 웨이퍼의 전면과 상기 플레이트는 적어도 7 센티미터 이격되는 실리콘 웨이퍼 표면의 불순물 분석 방법을 제공한다.An embodiment includes etching a surface of a silicon wafer in a chamber; drying the etched silicon wafer; recovering etching byproducts from the silicon wafer; and detecting impurities in the etching by-product, wherein in the etching step, a plate is provided to block direct supply of an etching gas onto the silicon wafer, and the front surface of the silicon wafer and the plate are spaced at least 7 centimeters apart. A method for analyzing impurities on the surface of a silicon wafer is provided.
에칭 단계에서, 상기 챔버 내에 질소와 오존 및 불산을 공급할 수 있다.In the etching step, nitrogen, ozone, and hydrofluoric acid may be supplied into the chamber.
질소를 1000 SCCM 내지 1500 SCCM의 유량으로 공급할 수 있다.Nitrogen may be supplied at a flow rate of 1000 SCCM to 1500 SCCM.
오존을 4000 SCCM 내지 6000 SCCM의 유량으로 공급할 수 있다.Ozone can be supplied at a flow rate of 4000 SCCM to 6000 SCCM.
불산을 1000 SCCM 내지 2000 SCCM의 유량으로 공급할 수 있다.Hydrofluoric acid may be supplied at a flow rate of 1000 SCCM to 2000 SCCM.
에칭 후 상기 실리콘 웨이퍼 전면의 실리콘 산화막의 두께 균일도는 0.05 이하일 수 있다.After etching, thickness uniformity of the silicon oxide film on the entire surface of the silicon wafer may be 0.05 or less.
본 발명의 실시예들에 따른 웨이퍼 표면의 불순물 분석 방법에 따르면, 실리콘 웨이퍼와 플레이트 사이의 이격 거리를 증가시켜서 에칭 가스 등의 흐름을 변경하여, 실리콘 웨이퍼의 전면의 중앙과 에지 영역에서 에칭이 고르게 이루어지도록 할 수 있다.According to the method for analyzing impurities on the surface of a wafer according to embodiments of the present invention, etching is evenly performed in the center and edge regions of the front surface of a silicon wafer by changing the flow of an etching gas by increasing the separation distance between the silicon wafer and the plate. can make it happen.
도 1은 종래의 PUTP 방법에서 에칭 후 실리콘 산화막의 두께를 나타낸 도면이다.
도 2는 실시예에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법의 흐름도이다.
도 3은 실시예에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법에 사용되는 에칭 장치를 나타낸 도면이다.
도 4는 비교예 1 내지 3과 실시예 1에 따른 에칭 후의 실리콘 웨이퍼의 박막 두께를 나타낸 도면이다.
도 5는 비교예 1 내지 3과 실시예 1에 따른 에칭 후의 실리콘 웨이퍼의 박막 균일도(uniformity)를 나타낸다.
도 6은 비교예 4와 실시예 2에 따른 에칭 후의 실리콘 웨이퍼의 박막 두께를 나타낸 도면이다.
도 7은 비교예 4와 실시예 2에 따른 에칭 후의 실리콘 웨이퍼의 박막 균일도(uniformity)를 나타낸 도면이다.
도 8은 구리와 니켈의 오염 깊이 프로파일(depth profile)을 나타낸 도면이다.1 is a diagram showing the thickness of a silicon oxide film after etching in a conventional PUTP method.
2 is a flowchart of a method for analyzing impurities on a surface of a silicon wafer according to an embodiment.
3 is a diagram showing an etching device used in a method for analyzing impurities on a surface of a silicon wafer according to an embodiment.
4 is a diagram showing the thickness of a thin film of a silicon wafer after etching according to Comparative Examples 1 to 3 and Example 1;
5 shows thin film uniformity of silicon wafers after etching according to Comparative Examples 1 to 3 and Example 1. FIG.
6 is a diagram showing thin film thicknesses of silicon wafers after etching according to Comparative Example 4 and Example 2;
7 is a view showing thin film uniformity of silicon wafers after etching according to Comparative Example 4 and Example 2;
8 is a view showing contamination depth profiles of copper and nickel.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, examples will be described in order to explain the present invention in detail, and will be described in detail with reference to the accompanying drawings to help understanding of the present invention.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.However, embodiments according to the present invention can be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.In addition, relational terms such as "first" and "second", "upper" and "lower" used below do not necessarily require or imply any physical or logical relationship or order between such entities or elements. As such, it may be used only to distinguish one entity or element from another entity or element.
도 2는 실시예에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법의 흐름도이고, 도 3은 실시예에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법에 사용되는 에칭 장치를 나타낸 도면이다.2 is a flowchart of a method for analyzing impurities on a surface of a silicon wafer according to an embodiment, and FIG. 3 is a diagram showing an etching apparatus used in a method for analyzing impurities on a surface of a silicon wafer according to an embodiment.
이하에서, 도 2 내지 도 3을 참조하여, 본 발명에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법을 설명한다.Hereinafter, referring to FIGS. 2 and 3 , a method for analyzing impurities on a surface of a silicon wafer according to the present invention will be described.
본 발명에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법의 일 실시예는, 챔버 내에서 실리콘 웨이퍼의 표면을 에칭하는 단계(S110)와, 에칭된 실리콘 웨이퍼를 건조하는 단계(S120)와, 실리콘 웨이퍼로부터 에칭 부산물을 회수하는 단계(S130) 및 에칭 부산물 내의 불순물을 검출하는 단계(S140)를 포함할 수 있다.One embodiment of the method for analyzing impurities on the surface of a silicon wafer according to the present invention includes etching the surface of the silicon wafer in a chamber (S110), drying the etched silicon wafer (S120), and etching from the silicon wafer. It may include recovering byproducts (S130) and detecting impurities in etching byproducts (S140).
실리콘 웨이퍼 표면의 불순물 분석 방법에 사용되는 에칭 장치(100)는, 밀폐된 공간을 형성하는 챔버(110) 내에 서셉터(120)의 핀(130) 위에 실리콘 웨이퍼(wafer)가 배치될 수 있고, 가스 분사부(140)를 통하여 에칭 가스 등이 분사될 수 있다. 그리고, 실리콘 웨이퍼의 전면과 마주보고 이격되어 플레이트(160)가 구비되는데, 플레이트(160)는 암(arm, 150)에 의하여 챔버(110)에 고정될 수 있다.In the
본 발명에 따른 실리콘 웨이퍼 표면의 불순물 분석 방법의 일 실시예를 상세히 설명하면 다음과 같다.An embodiment of a method for analyzing impurities on a surface of a silicon wafer according to the present invention will be described in detail.
챔버 내에서 실리콘 웨이퍼의 표면을 에칭하는 단계에서, 실리콘 웨이퍼의 전면에 에칭 가스가 균일하게 공급되도록 하는 것이 바람직하다. 에칭 가스가 실리콘 웨이퍼에 직접 공급될 경우, 실리콘 웨이퍼의 특정 영역에 에칭 가스가 집중될 수 있다. 따라서, 실리콘 웨이퍼의 전면과 일정 간격 이격되게 플레이트를 구비하면, 플레이트와 실리콘 웨이퍼의 사이에 에칭 가스의 흐름(flow)이 형성되어, 실리콘 웨이퍼의 전면의 전 영역에 에칭 가스가 고르게 공급될 수 있다.In the step of etching the surface of the silicon wafer in the chamber, it is preferable to uniformly supply the etching gas to the entire surface of the silicon wafer. When the etching gas is directly supplied to the silicon wafer, the etching gas may be concentrated in a specific region of the silicon wafer. Therefore, when the plate is provided at a predetermined distance from the front surface of the silicon wafer, a flow of etching gas is formed between the plate and the silicon wafer, so that the etching gas can be evenly supplied to the entire area of the front surface of the silicon wafer. .
즉, 플레이트는 실리콘 웨이퍼에 에칭 가스가 직접 공급되는 것을 차단할 수 있는데, 이때, 실리콘 웨이퍼의 전면과 플레이트의 이격 거리(h)가 너무 작으면, 에칭 가스의 흐름이 실리콘 웨이퍼의 중앙 영역으로는 원활하게 진행되지 않을 수 있다.That is, the plate can block the direct supply of the etching gas to the silicon wafer. At this time, if the separation distance (h) between the front surface of the silicon wafer and the plate is too small, the flow of the etching gas smoothly into the central region of the silicon wafer. may not proceed smoothly.
비교예 1 내지 3은 실리콘 웨이퍼의 전면(front surface)과 플레이트를 각각 4cm와, 5cm와, 6cm 이격시키고, 실시예 1는 실리콘 웨이퍼의 전면과 플레이트의 이격 거리를 7cm 이격시키고, 실리콘 웨이퍼를 에칭 가스를 사용하여 에칭한 후에 박막의 두께를 측정하였다.In Comparative Examples 1 to 3, the front surface of the silicon wafer and the plate are separated by 4 cm, 5 cm, and 6 cm, respectively, and in Example 1, the front surface of the silicon wafer and the plate are separated by 7 cm, and the silicon wafer is etched. After etching with gas, the thickness of the thin film was measured.
도 4에서, 좌측으로부터 우측으로, 비교예 1 내지 3과 실시예 1에 따른 에칭 후의 실리콘 웨이퍼의 박막 두께를 나타내고, 도 5는, 좌측으로부터 우측으로, 비교예 1 내지 3과 실시예 1에 따른 에칭 후의 실리콘 웨이퍼의 박막 균일도(uniformity)를 나타낸다.4 shows, from left to right, the thin film thickness of the silicon wafer after etching according to Comparative Examples 1 to 3 and Example 1, and FIG. 5 shows, from left to right, Comparative Examples 1 to 3 and Example 1 The thin film uniformity of the silicon wafer after etching is shown.
박막 균일도는 예를 들어, 실리콘 웨이퍼의 전면의 전영역에서 에칭된 두께가 동일하다면 0(zero)일 수 있다. 박막 균일도는 아래의 수학식으로 구할 수 있다.The uniformity of the thin film may be 0 (zero) if, for example, the etched thickness is the same in all areas of the front surface of the silicon wafer. Thin film uniformity can be obtained by the following equation.
박막 균일도=(Max-Min)/(2×Avg.)Thin film uniformity = (Max-Min)/(2×Avg.)
여기서, Max는 에칭된 최대 두께이고, Min은 에칭된 최소 두께이고, Avg.는 에칭된 평균 두께를 의미한다.Here, Max is the maximum etched thickness, Min is the minimum etched thickness, and Avg. means the average etched thickness.
비교예 1 내지 3과, 실시예 1에서, 온도, 압력, 가스 공급량 등의 다른 조건은 모두 동일하고, 예를 들면 불산은 1500 SCCM의 유량으로, 오존은 5000 SCCM의 유량으로 공급될 수 있다.In Comparative Examples 1 to 3 and Example 1, all other conditions such as temperature, pressure, and gas supply amount are the same. For example, hydrofluoric acid may be supplied at a flow rate of 1500 SCCM and ozone may be supplied at a flow rate of 5000 SCCM.
도 4에서, 비교예 1 내지 3에 비하여 실시예 1에서, 에칭 후의 실리콘 박막의 중앙 영역에서의 두께와 가장 자리 영역에서의 두께의 차이가 작음을 알 수 있다.In FIG. 4 , it can be seen that in Example 1, compared to Comparative Examples 1 to 3, the difference between the thickness in the central region and the thickness in the edge region of the silicon thin film after etching is small.
그리고, 도 5에서 에칭 후의 실리콘 웨이퍼의 박막 균일도가 비교예 1 내지 3에 비하여 실시예 1에서는 개선됨을 알 수 있다.In addition, it can be seen from FIG. 5 that the uniformity of the thin film of the silicon wafer after etching is improved in Example 1 compared to Comparative Examples 1 to 3.
상술한 도 4와 도 5에 도시된 비교예 1 내지 3과 실시예 1로부터, 실리콘 웨이퍼의 전면과 플레이트가 7cm(센티미터) 이상 이격되는 것이 바람직함을 알 수 있다.From Comparative Examples 1 to 3 and Example 1 shown in FIGS. 4 and 5 described above, it can be seen that it is preferable that the front surface of the silicon wafer and the plate be separated by 7 cm (centimeters) or more.
가스 분사부에서 공급되는 가스 전체를 에칭 가스라고 할 수 있으나, 산화 가스와 에칭 가스 및 캐리어 가스로 구분할 수도 있다. 가스 분사부에서는 오존(O3)와 질소(N2) 및 불산(HF)가 공급되는데, 각각 산화제와 캐리서 가스 및 에칭 가스로 작용할 수 있다.The entire gas supplied from the gas injection unit may be referred to as an etching gas, but may also be classified into an oxidizing gas, an etching gas, and a carrier gas. Ozone (O 3 ), nitrogen (N 2 ), and hydrofluoric acid (HF) are supplied from the gas injection unit, and may act as an oxidizing agent, a carrier gas, and an etching gas, respectively.
먼저, 오존이 아래의 화학식과 같이 산화제로 작용하여 실리콘 웨이퍼의 표면 특히 전면에서 실리콘을 산화시킬 수 있다.First, ozone can act as an oxidizing agent as shown in the following chemical formula to oxidize silicon on the surface of the silicon wafer, especially on the entire surface.
2Si + 2O3 -> 2SiO2 + O2 2Si + 2O 3 -> 2SiO 2 + O 2
그리고, 불산이 아래의 화학식과 같이 실리콘 산화물을 에칭하게 된다.Then, the hydrofluoric acid etches the silicon oxide as shown in the chemical formula below.
SiO2 + 4HF -> SiF4(g) + 2H2OSiO 2 + 4HF -> SiF 4 (g) + 2H 2 O
상술한 산화제와 에칭 가스 및 캐리어 가스는 함께 공급되며, 산화와 에칭 반응도 동시에 일어날 수 있다.The above-described oxidizing agent, etching gas, and carrier gas are supplied together, and oxidation and etching reactions may also occur simultaneously.
위의 화학식에 기재된 반응이 계속되며, 실리콘 웨이퍼의 전면이 에칭되는데, 이때 질소는 캐리어 가스로 작용하여, 질소의 유량 조절을 통하여 에칭 균일도를 조절할 수 있다. 즉, 산화제인 오존과 에칭 가스인 질산의 유량 변경시 에칭 정도를 변경할 수 있고, 질소의 유량을 변경하면 실리콘 웨이퍼의 중앙 영역과 에지 영역에서의 에칭 균일도를 조절할 수 있다.The reaction described in the above chemical formula continues, and the entire surface of the silicon wafer is etched. At this time, nitrogen acts as a carrier gas, and etching uniformity can be controlled by adjusting the flow rate of nitrogen. That is, the degree of etching can be changed when the flow rate of ozone as an oxidizing agent and nitric acid as an etching gas is changed, and the etching uniformity in the central region and the edge region of the silicon wafer can be controlled by changing the flow rate of nitrogen.
이러한 방법은 VPE(Vapor Phase Etching) 방법으로 실리콘 웨이퍼를 표면에서 약 5um의 깊이까지 에칭할 수 있다.This method is a VPE (Vapor Phase Etching) method and can etch a silicon wafer to a depth of about 5 μm from the surface.
도 6은 비교예 4와 실시예 2에 따른 에칭 후의 실리콘 웨이퍼의 박막 두께를 나타낸 도면이고, 도 7은 비교예 4와 실시예 2에 따른 에칭 후의 실리콘 웨이퍼의 박막 균일도(uniformity)를 나타낸 도면이다. 비교예 4와 실시예 2에서, 실리콘 웨이퍼의 전면과 플레이트의 이격 거리는 상술한 실시예 1과 동일하다.6 is a view showing the thin film thickness of a silicon wafer after etching according to Comparative Example 4 and Example 2, and FIG. 7 is a view showing the uniformity of thin film of a silicon wafer after etching according to Comparative Example 4 and Example 2 . In Comparative Example 4 and Example 2, the separation distance between the front surface of the silicon wafer and the plate is the same as in Example 1 described above.
도 6의 좌측의 비교예 4에서 캐리어 가스로 질소를 1000 SCCM 내지 1500 SCCM의 유량으로 공급하였고, 우측의 실시예 2에서 질소를 2000 SCCM의 유량으로 공급하였다.In Comparative Example 4 on the left side of FIG. 6, nitrogen was supplied as a carrier gas at a flow rate of 1000 SCCM to 1500 SCCM, and in Example 2 on the right side, nitrogen was supplied at a flow rate of 2000 SCCM.
비교예 4와 실시예 2에서 캐리어 가스인 질소 외에, 산화제인 오존은 4000 SCCM 내지 6000 SCCM의 유량으로 예를 들면 5000 SCCM으로 동일하게 공급하였고, 에칭 가스인 불산을 1000 SCCM 내지 2000 SCCM의 유량으로 예를 들면 1500 SCCM으로 동일하게 공급하였다.In Comparative Example 4 and Example 2, in addition to nitrogen as a carrier gas, ozone as an oxidizing agent was equally supplied at a flow rate of 4000 SCCM to 6000 SCCM, for example, 5000 SCCM, and hydrofluoric acid as an etching gas was supplied at a flow rate of 1000 SCCM to 2000 SCCM. The same was supplied at 1500 SCCM, for example.
도 6에서, 비교예 4에 비하여 실시예 2에서, 에칭 후의 실리콘 박막의 중앙 영역에서의 두께와 가장 자리 영역에서의 두께의 차이가 작음을 알 수 있다.6, it can be seen that in Example 2, compared to Comparative Example 4, the difference between the thickness in the central region and the thickness in the edge region of the silicon thin film after etching is small.
그리고, 도 7에서 에칭 후의 실리콘 웨이퍼의 박막 균일도가 비교예 4의 0.063에 비하여 실시예 2에서는 0.041로 개선됨을 알 수 있다.In addition, it can be seen from FIG. 7 that the uniformity of the thin film of the silicon wafer after etching is improved to 0.041 in Example 2 compared to 0.063 in Comparative Example 4.
그리고, 에칭된 실리콘 웨이퍼를 건조시킬 수 있다. 상술한 에칭시의 공정 챔버의 온도가 100℃ 정도일때, 건조 온도는 10℃ 내지 15℃일 수 있다.Then, the etched silicon wafer may be dried. When the temperature of the process chamber at the time of etching described above is about 100 °C, the drying temperature may be 10 °C to 15 °C.
그리고, 실리콘 웨이퍼의 전면에서 에칭 부산물을 회수할 수 있다. 상세하게는, 에칭 후 건조된 실리콘 웨이퍼의 표면에 회수액을 공급하고, 진공 노즐로 회수액에 실리콘 산화막에서 에칭된 부산물, 주로 금속 성분을 흡입하여 회수할 수 있다.In addition, etching by-products can be recovered from the entire surface of the silicon wafer. Specifically, the recovery liquid may be supplied to the surface of the silicon wafer dried after etching, and by-products, mainly metal components, etched from the silicon oxide film may be sucked into the recovery liquid using a vacuum nozzle to recover the recovery liquid.
이때, 회수액은 불산과 과산화수소수(H2O2) 및 증류수(DIW)의 혼합액일 수 있으며, 회수액 내에서 불산은 0.5~5%의 중량비로, 과산화수소수는 0.2~5%의 중량비로, 그리고 증류수는 80~99.3%의 중량비로 포함될 수 있다.At this time, the recovery liquid may be a mixture of hydrofluoric acid, hydrogen peroxide (H 2 O 2 ), and distilled water (DIW), and in the recovery liquid, hydrofluoric acid is present at a weight ratio of 0.5 to 5%, hydrogen peroxide at a weight ratio of 0.2 to 5%, and Distilled water may be included in a weight ratio of 80 to 99.3%.
그리고, 에칭 부산물 내의 불순물을 검출할 수 있다.In addition, impurities in the etching by-products may be detected.
상술한 제2 실시예에 따른 방법으로 실리콘 웨이퍼의 에칭을 진행하고, 건조 공정과 에칭 부산물의 회수 공정 후에 에칭 부산물 내의 불순물을 검출하면, 대표적인 오염원소인 구리(Cu)와 니켈(Ni) 등을 포함한 20여종의 오염 원소를 검출할 수 있다.When the etching of the silicon wafer is performed by the method according to the second embodiment described above and impurities in the etching by-products are detected after the drying process and the recovery process of the etching by-products, representative contaminants such as copper (Cu) and nickel (Ni) are included. It can detect 20 kinds of contaminants.
표 1은 대표적인 20종의 원소의 검출 하한을 나타낸다. 즉, 표 1의 각 원소들은 기재된 밀도 이상에서 상술한 방법으로 검출이 가능하다. 예를 들어, 철(Fe)은 1cm3당 1×106개 이상으로 분포할 때 검출이 가능하다.Table 1 shows the lower limits of detection for representative 20 elements. That is, each element in Table 1 can be detected by the above-described method at a density equal to or higher than that described. For example, iron (Fe) can be detected when more than 1×10 6 per 1 cm 3 is distributed.
도 8은 구리와 니켈의 오염 깊이 프로파일(depth profile)을 나타낸 도면이다.8 is a diagram showing a contamination depth profile of copper and nickel.
상술한 실리콘 웨이퍼 표면의 불순물 분석 방법으로 검출한 구리와 니켈 각 원소의 실리콘 웨이퍼의 표면으로부터 깊이 구간에 따른 밀도를 나타낸다.Density according to the depth section from the surface of the silicon wafer of each element of copper and nickel detected by the method of analyzing impurities on the surface of the silicon wafer described above is shown.
상술한 본 발명의 실시예들에 따른 웨이퍼 표면의 불순물 분석 방법에 따르면, 실리콘 웨이퍼와 플레이트 사이의 이격 거리를 증가시켜서 에칭 가스 등의 흐름을 변경하여, 실리콘 웨이퍼의 전면의 중앙과 에지 영역에서 에칭이 고르게 이루어지도록 할 수 있다.According to the above-described method for analyzing impurities on a wafer surface according to embodiments of the present invention, the separation distance between the silicon wafer and the plate is increased to change the flow of the etching gas, etc., thereby etching the center and edge regions of the front surface of the silicon wafer. This can be done evenly.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100: 에칭 장치 110: 챔버
120: 서셉터 130: 핀
140: 가스 분사부 150: 암
160: 플레이트100: etching device 110: chamber
120: susceptor 130: pin
140: gas injection unit 150: arm
160: plate
Claims (6)
상기 에칭된 실리콘 웨이퍼를 건조하는 단계;
상기 실리콘 웨이퍼로부터 에칭 부산물을 회수하는 단계; 및
상기 에칭 부산물 내의 불순물을 검출하는 단계를 포함하고,
상기 에칭 단계에서,
상기 실리콘 웨이퍼 위에 에칭 가스의 직접 공급을 차단하는 플레이트를 구비하고, 상기 실리콘 웨이퍼의 전면과 상기 플레이트는 적어도 7 센티미터 이격되는 실리콘 웨이퍼 표면의 불순물 분석 방법.etching the surface of the silicon wafer within the chamber;
drying the etched silicon wafer;
recovering etching byproducts from the silicon wafer; and
detecting impurities in the etching byproduct;
In the etching step,
A method for analyzing impurities on a surface of a silicon wafer having a plate for blocking direct supply of an etching gas on the silicon wafer, wherein the front surface of the silicon wafer and the plate are spaced at least 7 centimeters apart.
상기 에칭 단계에서, 상기 챔버 내에 질소와 오존 및 불산을 공급하는 실리콘 웨이퍼 표면의 불순물 분석 방법.According to claim 1,
In the etching step, nitrogen, ozone and hydrofluoric acid are supplied into the chamber.
상기 질소를 1000 SCCM 내지 1500 SCCM의 유량으로 공급하는 실리콘 웨이퍼 표면의 불순물 분석 방법.According to claim 2,
A method for analyzing impurities on a silicon wafer surface by supplying the nitrogen at a flow rate of 1000 SCCM to 1500 SCCM.
상기 오존을 4000 SCCM 내지 6000 SCCM의 유량으로 공급하는 실리콘 웨이퍼 표면의 불순물 분석 방법.According to claim 2,
A method for analyzing impurities on a silicon wafer surface by supplying the ozone at a flow rate of 4000 SCCM to 6000 SCCM.
상기 불산을 1000 SCCM 내지 2000 SCCM의 유량으로 공급하는 실리콘 웨이퍼 표면의 불순물 분석 방법.According to claim 2,
A method for analyzing impurities on a silicon wafer surface by supplying the hydrofluoric acid at a flow rate of 1000 SCCM to 2000 SCCM.
상기 에칭 후 상기 실리콘 웨이퍼 전면의 실리콘 산화막의 두께 균일도는 0.05 이하인 실리콘 웨이퍼 표면의 불순물 분석 방법.According to claim 1,
After the etching, the thickness uniformity of the silicon oxide film on the front surface of the silicon wafer is 0.05 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210140145A KR20230056288A (en) | 2021-10-20 | 2021-10-20 | Method for analyzing impurities on surface of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210140145A KR20230056288A (en) | 2021-10-20 | 2021-10-20 | Method for analyzing impurities on surface of silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230056288A true KR20230056288A (en) | 2023-04-27 |
Family
ID=86100559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210140145A KR20230056288A (en) | 2021-10-20 | 2021-10-20 | Method for analyzing impurities on surface of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230056288A (en) |
-
2021
- 2021-10-20 KR KR1020210140145A patent/KR20230056288A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102417931B1 (en) | Substrate supporting device and substrate processing apparatus including the same | |
| US9564341B1 (en) | Gas-phase silicon oxide selective etch | |
| US10727080B2 (en) | Tantalum-containing material removal | |
| US4713141A (en) | Anisotropic plasma etching of tungsten | |
| US5968279A (en) | Method of cleaning wafer substrates | |
| US10199215B2 (en) | Apparatus and method for selective deposition | |
| US5963833A (en) | Method for cleaning semiconductor wafers and | |
| US7288284B2 (en) | Post-cleaning chamber seasoning method | |
| US20190221654A1 (en) | Ultrahigh selective polysilicon etch with high throughput | |
| US20110297088A1 (en) | Thin edge carrier ring | |
| CN1230879C (en) | Method for improving uniformity and reducing etch rate variation of etching polysilicon | |
| US6967170B2 (en) | Methods of forming silicon nitride spacers, and methods of forming dielectric sidewall spacers | |
| TW201417183A (en) | Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition | |
| KR101276258B1 (en) | Apparatus and method for manufacturing semiconductor devices | |
| TW201738936A (en) | Method of semiconductor device fabrication | |
| CN115485821A (en) | System and method for removing aluminum-containing films | |
| US8980761B2 (en) | Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment | |
| KR20230056288A (en) | Method for analyzing impurities on surface of silicon wafer | |
| KR101131730B1 (en) | Method for protecting semiconductor wafer and process for producing semiconductor device | |
| KR20230061549A (en) | Methods for Selective Dry Etching of Gallium Oxide | |
| CN116254518B (en) | Preparation method of silicon nitride film | |
| US5879573A (en) | Method for optimizing a gap for plasma processing | |
| JP2008532324A (en) | Etching method with controlled processing result distribution | |
| KR20210058954A (en) | Etching method, etching residue removal method, and storage medium | |
| Muthukrishnan et al. | Characterization of Titanium Etching in Cl2/N 2 Plasmas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |