KR20230049881A - 스토리지 장치 및 스토리지 장치의 동작 방법 - Google Patents

스토리지 장치 및 스토리지 장치의 동작 방법 Download PDF

Info

Publication number
KR20230049881A
KR20230049881A KR1020210132919A KR20210132919A KR20230049881A KR 20230049881 A KR20230049881 A KR 20230049881A KR 1020210132919 A KR1020210132919 A KR 1020210132919A KR 20210132919 A KR20210132919 A KR 20210132919A KR 20230049881 A KR20230049881 A KR 20230049881A
Authority
KR
South Korea
Prior art keywords
read
cells
llr
ecc
memory
Prior art date
Application number
KR1020210132919A
Other languages
English (en)
Inventor
오은주
석준영
송영걸
장병철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210132919A priority Critical patent/KR20230049881A/ko
Priority to US17/749,691 priority patent/US20230111033A1/en
Priority to CN202210882852.2A priority patent/CN115952027A/zh
Publication of KR20230049881A publication Critical patent/KR20230049881A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

스토리지 장치는 비휘발성 메모리 장치 및 스토리지 컨트롤러를 포함한다. 상기 비휘발성 메모리 장치는 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치의 동작을 제어한다. 상기 스토리지 컨트롤러는 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, 에러 정정 코드(error correction code, 이하 'ECC') 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행하는 ECC 디코더를 포함한다.

Description

스토리지 장치 및 스토리지 장치의 동작 방법{STORAGE DEVICE AND METHOD OF OPERATING STORAGE DEVICE}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 상세하게는 스토리지 장치 및 이를 포함하는 스토리지 장치의 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 비휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 반면에 비휘발성 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 비휘발성 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다. 비휘발성 메모리 장치 중 하나인 플래시 메모리장치는 저소음, 저전력, 빠른 동작 속도 등의 장점을 갖기 때문에, 다양한 분야에서 사용된다. 예를 들어, 스마트폰, 태블릿 PC와 같은 모바일 시스템은 스토리지 매체로서 대용량 플래시 메모리 장치를 사용한다.
플래시 메모리 장치의 메모리 셀들이 점점 미세화되고 적층됨에 따라 메모리 셀들이 열화되고 메모리 셀들의 데이터 보유 특성이 저하되고 있다.
본 발명의 일 목적은 에러 정정 능력을 향상시킬 수 있는 스토리지 장치를 제공하는 것이다.
본 발명의 일 목적은 에러 정정 능력을 향상시킬 수 있는 스토리지 장치의 동작 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예들에 따른 스토리지 장치는 비휘발성 메모리 장치 및 스토리지 컨트롤러를 포함한다. 상기 비휘발성 메모리 장치는 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치의 동작을 제어한다. 상기 스토리지 컨트롤러는 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, 에러 정정 코드(error correction code, 이하 'ECC') 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행하는 ECC 디코더를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시예들에 따른 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치를 제어하는 스토리지 장치의 동작 방법에서는 상기 스토리지 컨트롤러가 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, 상기 스토리지 컨트롤러에 포함되는 에러 정정 코드(error correction code, 이하 'ECC') 디코더가 ECC 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 아우터 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하고, 상기 ECC 디코더가 상기 적용된 서로 다른 LLR 값들에 기초하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행한다.
상기 목적을 달성하기 위한 본 발명의 실시예들에 따른 스토리지 장치는 비휘발성 메모리 장치 및 스토리지 컨트롤러를 포함한다. 상기 비휘발성 메모리 장치는 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치의 동작을 제어한다. 상기 스코리지 컨트롤러는 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, 에러 정정 코드(error correction code, 이하 'ECC') 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행하는 ECC 디코더를 포함한다.
상기 ECC 디코더는 상기 아우터 셀 비트들에 대하여는 제1 세트의 LLR 값들을 적용하고, 상기 인너 셀 비트들에 대하여는 제2 세트의 LLR 값들을 적용한다. 상기 제1 세트의 LLR 값들의 제1 수는 상기 제2 세트의 LLR 값들의 제2 수보다 크다. 상기 ECC 디코더는 상기 아우터 셀 비트들과 상기 인너 셀 비트들에 대하여 서로 다른 LLR 구간들을 적용하여 상기 ECC 섹터에 대한 연판정 디코딩을 수행하고, 상기 서로 다른 LLR 구간들 중 동일한 LLR 구간에 대하여 상기 아우터 셀 비트들에 적용되는 LLR 값의 절대값이 상기 인너 셀 비트들에 적용되는 LLR 값보다 작도록 한다.
본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법에서는 로케이션 인덱스에 기초하여 타겟 페이지의 메모리 셀들을 워드라인 컷 영역으로부터의 상대적 거리에 기초하여 아우터 셀들 및 인너 셀들로 구분하고, 상기 타겟 페이지에 대한 독출 동작에서, 상기 아우터 셀들로부터 독출된 아우터 셀 비트들 및 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 LLR 값들을 적용하여 연판정 디코딩을 수행한다. 즉, 아우터 셀 비트들에 대한 신뢰도를 인너 셀 비트들에 대한 신뢰도보다 낮게 하여, 에러 발생 확률이 높은 아우터 셀 비트들에서 발생하는 에러를 효율적으로 정정할 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 호스트를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 스토리지 컨트롤러의 구성을 나타내는 블록도이다.
도 4는 도 1의 스토리지 장치에서 스토리지 컨트롤러와 하나의 비휘발성 메모리 장치의 연결을 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 도 4에서 비휘발성 메모리 장치를 나타내는 블록도이다.
도 6은 도 5의 비휘발성 메모리 장치에서 메모리 셀 어레이를 나타내는 블록도이다.
도 7은 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 회로도이다.
도 8은 도 7의 메모리 블록의 하나의 낸드 스트링의 구조의 예를 보여준다.
도 9는 본 발명의 실시예들에 따른 도 5의 비휘발성 메모리 장치에서 메모리 셀 어레이의 구성의 예를 나타내는 블록도이다.
도 10은 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 사시도이다.
도 11a 내지 도 11c는 각각 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 평면도이다.
도 12는 도 11의 메모리 블록에 포함되는 낸드 스트링들의 연결을 나타내는 회로도이다.
도 13a는 도 5의 메모리 셀 어레이에 포함된 메모리 셀이 4 비트 쿼드러플 레벨 셀인 경우, 메모리 셀들의 문턱 전압에 따른 산포를 나타내는 그래프이다.
도 13b 및 도 13c는 각각 도 13a의 그래프에서 메모리 셀의 문턱 전압이 변경된 경우를 나타내는 그래프이다.
도 13d는 본 발명의 실시예들에 따라 메모리 셀들에 대한 프로그램을 위한 비트 맵핑을 설명하기 위한 도면이다.
도 14는 본 발명의 실시예들에 따른 ECC 디코딩을 설명하기 위한 태너 그래프를 나타낸다.
도 15는 본 발명의 실시예들에 따른 ECC 디코더의 구성을 나타내는 블록도이다.
도 16은 도 15에서 독출 데이터의 구성을 나타낸다.
도 17은 도 16에서 제1 ECC 섹터의 데이터 비트들을 나타낸다.
도 18 및 도 19는 각각 ECC 디코더가 인너 셀들로부터 독출된 데이터 비트들 및 아우터 셀들로부터 독출된 데이터 비트들에 대하여 ECC 디코딩을 수행하는 것을 나타낸다.
도 20은 도 13a의 제1 프로그램 상태 및 제2 프로그램 상태(P2)를 확대하여 나타낸 그래프이다.
도 21은 본 발명의 실시예들에 따른 도 6의 메모리 셀 어레이가 형성되는 셀 영역을 나타낸다.
도 22a 및 도 22b는 도 21의 메모리 블록들에 각각 포함된 낸드 스트링들의 단면들을 예시적으로 나타낸다.
도 23은 도 21의 하나의 채널 홀의 수직 구조를 나타낸다.
도 24는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 흐름도이다.
도 25는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
도 26은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 1을 참조하면, 스토리지 시스템(50)은 호스트(100) 및 스토리지 장치(200)를 포함할 수 있다. 호스트(100)는 스토리지 인터페이스(140)를 포함한다.
도 1의 스토리지 장치(200)는 데이터를 저장할 수 있는 임의의 종류의 저장 장치일 수 있다.
스토리지 장치(200)는 스토리지 컨트롤러(300), 복수의 비휘발성 메모리 장치들(400a~400k), 전력관리 집적회로(이하 'PMIC', 600) 및 호스트 인터페이스(240)를 포함할 수 있다. 호스트 인터페이스(240)는 신호 커넥터(241) 및 전원 커넥터(243)를 포함할 수 있다. 스토리지 장치(200)는 휘발성 메모리 장치(250)를 더 포함할 수 있다.
복수의 비휘발성 메모리 장치들(400a~400k)은 스토리지 장치(200)의 저장 매체로서 사용된다. 비휘발성 메모리 장치들(400a~400k) 각각은 플래시 메모리 또는 수직형 낸드 메모리 장치로 구현될 수 있다. 스토리지 컨트롤러(300)는 복수의 채널들(CHK1~CHk) 각각을 통하여 비휘발성 메모리 장치들(400a~400k) 각각과 연결된다.
스토리지 컨트롤러(300)는 신호 커넥터(241)를 통해 호스트(100)로부터 리퀘스트(REQ)를 수신하고, 호스트(100)와 데이터(DTA)를 송수신한다. 스토리지 컨트롤러(300)는 호스트(100)로부터 수신되는 리퀘스트(REQ)에 기초하여 비휘발성 메모리 장치들(400a~400k)에 데이터(DTA)를 기입하거나 비휘발성 메모리 장치들(400a~400k)로부터 데이터(DTA)를 독출한다.
이 경우에, 스토리지 컨트롤러(300)는 휘발성 메모리 장치(250)를 입출력 버퍼로서 사용하여 호스트(100)와 데이터(DTA)를 송수신할 수 있다. 일 실시예에 있어서, 휘발성 메모리 장치(250)는 DRAM(Dynamic Random Access Memory)을 포함할 수 있다.
PMIC(600)는 전원 커넥터(243)를 통해 호스트(100)로부터 복수의 전원 전압들(또는 외부 전원전압들, VES1~VESt)을 수신할 수 있다. 예를 들어, 전원 커넥터(243)는 복수의 전력 라인들(P1~Pt)을 포함하고, PMIC(600)는 호스트(100)로부터 전력 라인들(P1~Pt)을 통해 전원 전압들(VES1~VESt)을 각각 수신할 수 있다. 여기서, t는 2 이상의 양의 정수를 나타낸다.
PMIC(600)는 전원 전압들(VES1~VESt)에 기초하여 스토리지 컨트롤러(300)의 동작에 필요한 적어도 하나의 제1 동작 전압(VOP1), 비휘발성 메모리 장치들(400a~400k)의 동작에 필요한 적어도 하나의 제2 동작 전압(VOP2), 및 휘발성 메모리 장치(250)의 동작에 필요한 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
예를 들어, PMIC(600)는 호스트(100)로부터 전원 전압들(VES1~VESt)을 모두 수신하는 경우, 전원 전압들(VES1~VESt)을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다. 반면에, PMIC(500)는 호스트(100)로부터 전원 전압들(VES1~VESt) 중의 일부만을 수신하는 경우, 상기 수신되는 일부의 전원 전압들을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
도 2는 본 발명의 실시예들에 따른 도 1의 호스트를 나타내는 블록도이다.
도 2를 참조하면, 호스트(100)는 중앙 처리 장치(central processing unit, 이하 CPU; 110), ROM(120), 메인 메모리(130), 스토리지 인터페이스(140), 사용자 인터페이스(150) 및 버스(160)를 포함할 수 있다.
버스(160)는 호스트(100)의 CPU(110), 롬(120), 메인 메모리(130), 스토리지 인터페이스(140) 및 사용자 인터페이스(150) 간의 데이터를 전송하는 전송로를 의미한다. 롬(120)에는 다양한 어플리케이션(application) 프로그램들이 저장되어 있다. 실시예에 있어서, ATA(Advanced Technology Attachment), SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card), UFS(Unix File System) 등과 같은 스토리지 프로토콜을 지원하는 애플리케이션 프로그램들이 롬(120)에 저장될 수 있다.
메인 메모리(130)에는 데이터 또는 프로그램이 일시적으로 저장될 수 있다. 사용자 인터페이스(150)는 사용자와 호스트 기기, 컴퓨터 프로그램 등 사이에서 정보를 주고받을 수 있는 물리적 또는 가상적 매개체로서 물리적인 하드웨어와 논리적인 소프트웨어를 포함한다. 즉, 사용자 인터페이스(150)는 사용자가 호스트(100)를 조작할 수 있는 입력 장치와 사용자 입력에 대한 처리 결과를 표시하는 출력 장치를 포함할 수 있다.
CPU(110)는 호스트(100)의 전반적인 동작을 제어한다. CPU(110)는 ROM(120)에 저장된 어플리케이션(application) 또는 툴(tool)을 이용하여 스토리지 장치(200)에 데이터를 저장하기 위한 리퀘스트(또는 커맨드) 또는 스토리지 장치(200)로부터 데이터를 읽어내기 위한 커맨드와 전원 전압들(VES1~VESt)을 생성시켜 스토리지 인터페이스(140)를 통하여 스토리지 장치(200)로 전달하도록 제어할 수 있다.
도 3은 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 스토리지 컨트롤러의 구성을 나타내는 블록도이다.
도 3을 참조하면, 스토리지 컨트롤러(300)는 버스(305)를 통하여 서로 연결되는 프로세서(310), 에러 정정 코드(error correction code, 이하 'ECC') 엔진(500), 온-칩 메모리(330), 랜더마이저(340), 호스트 인터페이스(350), 롬(360) 및 메모리 인터페이스(370)를 포함할 수 있다.
프로세서(310)는 스토리지 컨트롤러(300)의 제반 동작을 제어한다. 프로세서(310)는 온-칩 메모리(330), ECC 엔진(500), 랜더마이저(540) 및 메모리 인터페이스(370)를 제어할 수 있다. 프로세서(310)는 하나 이상의 코어들(예를 들어, 동종 멀티-코어 또는 이종 멀티-코어)을 포함할 수 있다. 예를 들어, 프로세서(310)는 CPU(Central Processing Unit), ISP(Image Signal Processing Unit), DSP(Digital Signal Processing Unit), GPU(Graphics Processing Unit), VPU(Vision Processing Unit), 및 NPU(Neural Processing Unit) 중 적어도 하나를 포함할 수 있다. 프로세서(310)는 온-칩 메모리(130)에 로드된 다양한 응용 프로그램들(예를 들어, 플래시 변환 계층(Flash Translation layer, 이하 'FTL')), 펌웨어 등)을 실행할 수 있다.
온-칩 메모리(330)는 프로세서(310)에 의해 실행되는 다양한 응용 프로그램들을 저장할 수 있다. 온-칩 메모리(330)는 프로세서(310)에 인접한 캐시 메모리로서 동작할 수 있다. 온-칩 메모리(330)는 프로세서(110)에 의해 처리될 명령, 어드레스, 데이터 등을 저장하거나 프로세서(310)의 처리 결과를 저장할 수 있다. 예를 들어, 온-칩 메모리(330)는 래치(Latch), 레지스터(Register), SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), TRAM(Thyristor Random Access Memory), TCM(Tightly Coupled Memory) 등을 포함하는 저장 매체 또는 워킹 메모리일 수 있다.
프로세서(310)는 온-칩 메모리(330)에 로드된 FTL(335)을 실행할 수 있다. FTL(335)은 비휘발성 메모리 장치들(400a~400k) 중 하나에 저장된 펌웨어 또는 프로그램으로서 온-칩 메모리(330)에 로드될 수 있다. FTL(335)은 논리 어드레스와 비휘발성 메모리 장치들(400a~400k)의 물리 어드레스 간의 맵핑을 관리하고 갱신하는 어드레스 맵핑 테이블 관리자를 포함할 수 있다. FTL(335)은 상술한 어드레스 맵핑 이외에도 가비지 컬렉션(Garbage Collection), 웨어 레벨링(Wear Leveling) 등을 더 수행할 수 있다. FTL(335)은 비휘발성 메모리 장치들(400a~400k)이 갖는 제약(예를 들어 덮어쓰기(Overwrite 또는 In-place Write) 불가, 메모리 셀의 수명, 한정된 P/E(Program-Erase) 사이클, 소거 속도가 기입 속도보다 느림, 등)을 해소하기 위해 프로세서(310)에 의해 실행될 수 있다.
특히 FTL(335)은 비휘발성 메모리 장치들(400a~400k) 각각의 페이지들에 포함되는 메모리 셀들을 워드라인 컷 영역으로부터의 거리에 따라 외부 셀들 및 내부 셀들로 구분하는 로케이션 인덱스(LIDX)를 ECC 엔진(500)에 제공할 수 있다. 로케이션 인덱스(LIDX)는 각각의 페이지에 포함되는 메모리 셀들을 워드라인 컷 영역으로부터의 거리가 상대적으로 가까운 아우터 셀들 및 워드라인 컷 영역으로부터의 거리가 상대적으로 먼 인너 셀들로 구분할 수 있다.
비휘발성 메모리 장치들(400a~400k)에 포함된 메모리 셀들은 프로그램 경과 시간, 온도, 프로그램 교란, 독출 교란 등과 같은 요인들로 인하여 문턱 전압 산포가 변화하는 물리적 특성을 갖는다. 즉, 상술된 요인들로 인하여 비휘발성 메모리 장치들(400a~400k)에 저장된 데이터에 오류가 발생할 수 있다.
스토리지 컨트롤러(300)는 이러한 오류들을 정정하기 위하여 다양한 에러 정정 기법을 사용할 수 있다. 예를 들어, 스토리지 컨트롤러(300)는 ECC 엔진(500)을 포함할 수 있다. ECC 엔진(500)은 비휘발성 메모리 장치들(400a~400k)에 저장된 데이터에 발생한 오류들을 정정한다. ECC 엔진(500)은 ECC 인코더(510) 및 ECC 디코더(520)를 포함할 수 있다. ECC 인코더(510)는 비휘발성 메모리 장치들(400a~400k)에 저장될 데이터에 대하여 ECC 인코딩을 수행하고, ECC 디코더(520)는 비휘발성 메모리 장치들(400a~400k)로부터 독출된 데이터에 대하여 ECC 디코딩을 수행할 수 있다.
ECC 디코더(520)는 비휘발성 메모리 장치들(400a~400k) 중 하나의 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 상기 워드라인 컷 영역으로부터의 거리에 관련된 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, ECC 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 제1 데이터 비트들과 상기 인너 셀들로부터 독출된 제2 데이터 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행할 수 있다.
ROM(360)은 스토리지 컨트롤러(300)가 동작하는데 요구되는 다양한 정보를 펌웨어 형태로 저장할 수 있다.
랜더마이저(340)는 비휘발성 메모리 장치들(400a~400k) 중 하나에 저장될 데이터를 랜더마이징(randomizing)할 수 있다. 예를 들어, 랜더마이저(340)는 비휘발성 메모리 장치들(400a~400k) 중 하나에 저장될 데이터를 워드라인 단위로 랜더마이징할 수 있다.
예를 들어, 랜더마이저(340)는 페이지 데이터를 랜더마이징할 수 있다. 예시적으로, 간결한 설명을 위하여 이상적인(ideal) 랜더마이저(340)의 구성이 설명되었다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 실제 랜더마이저(340)는 하나의 워드라인에 연결된 메모리 셀들 중 소거 상태 및 제 1 내지 제15 프로그램 상태들 각각을 갖는 메모리 셀들의 개수가 실질적으로 서로 동일한 값에 가깝도록 데이터를 랜더마이징할수 있다. 즉, 실제 랜더마이징된 데이터(randomized data)가 저장된 메모리 셀들은 실질적으로 서로 비슷한 개수의 프로그램 상태들을 가질 수 있다.
스토리지 컨트롤러(300)는 호스트 인터페이스(350)를 통해 호스트(100)와 통신할 수 있다. 예를 들어, 호스트 인터페이스(350)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), NVMe(Nonvolatile Memory-express), UFS(Universal Flash Storage Interface) 등과 같은 다양한 인터페이스들 중 적어도 하나로 제공될 수 있다. 스토리지 컨트롤러(300)는 메모리 인터페이스(370)를 통해 비휘발성 메모리 장치들(400a~400k)과 통신할 수 있다.
도 4는 도 1의 스토리지 장치에서 스토리지 컨트롤러와 하나의 비휘발성 메모리 장치의 연결을 나타내는 블록도이다.
도 4를 참조하면, 스토리지 컨트롤러(300)는 제1 동작 전압(VOP1)을 기반으로 동작한다.
비휘발성 메모리 장치(400a)는 스토리지 컨트롤러(300)의 제어에 따라 소거, 기입, 독출 동작 등을 수행할 수 있다. 이를 위하여, 비휘발성 메모리 장치(400a)는 입출력 라인을 통해 커맨드(CMD), 어드레스(ADDR) 및 데이터(DTA, 또는 기입 데이터(WD))를 입력받는다. 또한, 비휘발성 메모리 장치(400a)는 제어 라인을 통하여 제어 신호(CTRL)를 제공받을 수 있고 파워 라인을 통해 파워(PWR1)를 제공받을 수 있다. 또한, 비휘발성 메모리 장치(400a)는 제어 라인을 통하여 상태 신호(RnB)를 스토리지 컨트롤러(300)에 제공할 수 있다. 또한, 비휘발성 메모리 장치(400a)는 데이터(DTA, 또는 독출 데이터(RD))를 스토리지 컨트롤러(300)에 제공할 수 있다.
스토리지 컨트롤러(300)는 ECC 엔진(500)을 포함할 수 있고, ECC 엔진(500)은 ECC 인코더(510) 및 ECC 디코더(520)를 포함할 수 있다. ECC 인코더(510)는 비휘발성 메모리 장치(400a)에 저장될 데이터에 대하여 ECC 인코딩을 수행하고, ECC 디코더(520)는 비휘발성 메모리 장치(400a)로부터 독출된 데이터에 대하여 ECC 디코딩을 수행할 수 있다.
ECC 디코더(520)는 비휘발성 메모리 장치(400a)의 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 상기 워드라인 컷 영역으로부터의 거리에 관련된 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, ECC 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 제1 데이터 비트들과 상기 인너 셀들로부터 독출된 제2 데이터 비트들에 대하여 서로 다른 LLR 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행할 수 있다.
도 5는 본 발명의 실시예들에 따른 도 4에서 비휘발성 메모리 장치를 나타내는 블록도이다.
도 5를 참조하면, 비휘발성 메모리 장치(400a)는 메모리 셀 어레이(420), 어드레스 디코더(450), 페이지 버퍼 회로(430), 데이터 입출력 회로(440), 제어 회로(460) 및 전압 생성기(470)를 포함할 수 있다.
메모리 셀 어레이(420)는 스트링 선택 라인(SSL), 복수의 워드라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(450)와 연결될 수 있다. 또한, 메모리 셀 어레이(420)는 복수의 비트라인들(BLs)을 통해 페이지 버퍼 회로(430)와 연결될 수 있다. 메모리 셀 어레이(420)는 복수의 워드라인들(WLs) 및 복수의 비트라인들(BLs)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(420)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(420)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 복수의 낸드 스트링들을 포함할 수 있다.
도 6은 도 5의 비휘발성 메모리 장치에서 메모리 셀 어레이를 나타내는 블록도이다.
도 6을 참조하면, 메모리 셀 어레이(420)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 제1 수평 방향(HD1), 제2 수평 방향(HD2) 및 수직 방향(VD)을 따라 신장된다. 실시예에 있어서, 메모리 블록들(BLK1~BLKz)은 도 5에 도시된 어드레스 디코더(450)에 의해 선택된다. 예를 들면, 어드레스 디코더(450)는 메모리 블록들(BLK1~BLKz) 중 블록 어드레스에 대응하는 메모리 블록(BLK)을 선택할 수 있다.
도 7은 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 회로도이다.
도 7에 도시된 메모리 블록(BLKi)은 기판(SUB) 상에 삼차원 구조로 형성되는 삼차원 메모리 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판(SUB)과 수직한 방향(VD)으로 적층될 수 있다.
도 7을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 워드 라인(WL1, WL2, ..., WL8)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다.
도 8은 도 7의 메모리 블록의 하나의 낸드 스트링의 구조의 예를 보여준다.
도 7 및 도 8을 참조하면, 낸드 스트링(NS11)에는 기판(SUB) 위에 기판과 수직인 방향으로 신장되어 기판(SUB)과 접촉하는 필라(PL)가 제공될 수 있다. 도 7에 도시된 접지 선택 라인(GSL1), 워드 라인들(WL1~WL8), 그리고 스트링 선택 라인(SSL1)은 각각 기판(SUB)과 평행한 도전 물질들, 예를 들어 금속 물질들로 형성될 수 있다. 필라(PL)는 접지 선택 라인(GSL1), 워드 라인들(WL1~WL8), 그리고 스트링 선택 라인(SSL1)을 형성하는 도전 물질들을 관통하여 기판(SUB)과 접촉할 수 있다.
도 8에서, 절단 선(A-A')에 따른 단면도가 함께 도시되어 있다. 예시적으로, 제1 워드 라인(WL1)에 대응하는 제1 메모리 셀(MC1)의 단면도가 도시된다. 필라(PL)는 원통형의 바디(BD)를 포함할 수 있다. 바디(BD)의 내부에 에어갭(AG)이 제공될 수 있다.
바디(BD)는 P-타입 실리콘을 포함하며, 채널이 형성되는 영역일 수 있다. 필라(PL)는 바디(BD)를 둘러싸는 원통형의 터널 절연막(TI) 및 터널 절연막(TI)을 둘러싸는 원통형의 전하 포획 막(CT)을 더 포함할 수 있다.
제1 워드라인(WL1) 및 필라(PL)의 사이에 블로킹 절연막(BI)이 제공될 수 있다. 바디(BD), 터널 절연막(TI), 전하 포획 막(CT), 블로킹 절연막(BI), 그리고 제1 워드라인(WL1)은 기판(SUB) 또는 기판(SUB)의 상부 면과 수직인 방향으로 형성된 전하 포획형 트랜지스터일 수 있다. 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST) 및 다른 메모리 셀들은 제1 메모리 셀(MC1)과 동일한 구조를 가질 수 있다.
다시 도 5를 참조하면, 제어 회로(460)는 스토리지 컨트롤러(300)로부터 커맨드(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스 신호(ADDR)에 기초하여 비휘발성 메모리 장치(400a)의 소거 루프, 프로그램 루프 및 독출 동작을 제어할 수 있다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함할 수 있고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다.
예를 들어, 제어 회로(460)는 커맨드 신호(CMD)에 기초하여 전압 생성기(470)를 제어하기 위한 제어 신호들(CTLs)을 생성하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(460)는 로우 어드레스(R_ADDR)를 어드레스 디코더(450)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(440)에 제공할 수 있다.
어드레스 디코더(450)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(420)와 연결될 수 있다. 프로그램 동작 또는 독출 동작 시, 어드레스 디코더(450)는 제어 회로(460)로부터 제공되는 로우 어드레스(R_ADDR)에 기초하여 복수의 워드 라인들(WLs) 중의 하나를 선택 워드라인인 제1 워드라인 결정하고, 복수의 워드 라인들(WLs) 중에서 제1 워드라인을 제외한 나머지 워드 라인들을 비선택 워드라인들로 결정할 수 있다.
전압 생성기(470)는 제어 회로(460)로부터 제공되는 제어 신호들(CTLs)에 기초하여 파워(PWR1)를 이용하여 비휘발성 메모리 장치(400a)의 동작에 필요한 워드 라인 전압들(VWLs)을 생성할 수 있다. 전압 생성기(470)로부터 생성되는 워드 라인 전압들(VWLs)은 어드레스 디코더(450)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
예를 들어, 소거 동작 시, 전압 생성기(470)는 메모리 블록의 웰에 소거 전압을 인가하고 메모리 블록의 모든 워드라인들에 접지 전압을 인가할 수 있다. 소거 검증 동작 시, 전압 생성기(470)는 하나의 메모리 블록의 모든 워드라인들에 소거 검증 전압을 인가하거나 워드라인 단위로 소거 검증 전압을 인가할 수 있다.
예를 들어, 프로그램 동작 시, 전압 생성기(470)는 제1 워드라인에 프로그램 전압을 인가하고, 비선택 워드라인들에는 프로그램 패스 전압을 인가할 수 있다. 또한 프로그램 검증 동작 시, 전압 생성기(470)는 제1 워드라인에 프로그램 검증 전압을 인가하고, 비선택 워드라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 독출 동작 시, 전압 생성기(470)는 제1 워드라인에 독출 전압을 인가하고, 비선택 워드라인들에는 독출 패스 전압을 인가할 수 있다.
페이지 버퍼 회로(430)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(420)와 연결될 수 있다. 페이지 버퍼 회로(430)는 복수의 페이지 버퍼를 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(430)는 프로그램 동작 시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작 시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(440)는 데이터 라인들(DLs)을 통해 페이지 버퍼 회로(430)와 연결될 수 있다. 프로그램 동작 시, 데이터 입출력 회로(440)는 스토리지 컨트롤러(300)로부터 사용자 데이터(DTA)를 수신하고, 제어 회로(460)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 사용자 데이터(DTA)를 페이지 버퍼 회로(430)에 제공할 수 있다.
독출 동작 시, 데이터 입출력 회로(440)는 제어 회로(500)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(430)에 저장된 사용자 데이터(DTA)를 상기 스토리지 컨트롤러(300)에 제공할 수 있다.
페이지 버퍼 회로(430)와 데이터 입출력 회로(440)는 제어 회로(460)에 의하여 제어될 수 있다.
제어 회로(460)는 메모리 셀 어레이(420)에 대한 프로그램 동작, 소거 동작 및 독출 동작의 완료 및/또는 진행 여부를 나타내는 상태 신호(RnB)를 생성하는 상태 신호 생성기(465)를 포함할 수 있다.
스토리지 컨트롤러(300)는 상태 신호(RnB)에 기초하여 비휘발성 메모리 장치들(400a~400k) 각각의 유휴 상태 및 비지 상태를 판단할 수 있다.
도 9는 본 발명의 실시예들에 따른 도 5의 비휘발성 메모리 장치에서 메모리 셀 어레이의 구성의 예를 나타내는 블록도이다.
도 9를 참조하면, 메모리 셀 어레이(420)는 복수의 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 블록들(BLK1~BLKz) 각각은 복수의 페이지들(PAG1~PAGq, q는 2 이상의 자연수)을 포함할 수 있다.
또한, 메모리 셀 어레이(420)는 사용자 데이터(DTA)가 저장되는 노멀 셀 영역(NCA) 및 패리티 비트들이 저장되는 패리티 셀 영역(PCA)을 포함할 수 있다.
노멀 셀 영역(NCA) 및 패리티 셀 영역(PCA)의 메모리 셀들은 비트라인들(BL1~BLn, n은 4 이상의 자연수)에 연결될 수 있다. 노멀 셀 영역(NCA) 및 패리티 셀 영역(PCA)의 페이지들 각각은 복수의 섹터들(SEC1~SECk, k는 3 이상의 자연수)을 포함할 수 있다.
도 10은 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 사시도이고, 도 11은 도 10의 메모리 블록의 평면도이다.
도 10을 참조하면, 메모리 블록(BLKi) 워드라인 컷 영역들(WLC) 사이에 적어도 하나의 접지 스트링 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 수직 방향(VD)으로 기판(SUB) 위에 적층되는 형태로 구현될 수 있다. 워드라인 컷 영역들(WLC)의 기판(SUB) 상부에는 도핑 영역들(DOP)이 형성될 수 있고, 도핑 영역들(DOP)은 공통 소스 전압이 공급되는 공통 소스 라인(CSL: common source line) 또는 또는 공통 소스 노드(CSN: common source node)로 이용될 수 있다. 적어도 하나의 스트링 선택 라인(SSL)은 제1 수평 방향(HD1)으로 연장되는 스트링 선택 라인 컷 영역(SSLC)에 의하여 구분될 수 있다.
복수의 수직 채널들 또는 채널 홀들이 적어도 하나의 접지 스트링 라인 기판(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통한다. 여기서 적어도 하나의 접지 스트링 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)은 기판 형태로 구현될 수 있다. 복수의 수직 채널들의 상부면에는 제2 수평 방향(HD2)으로 연장되는 비트라인들(BL)이 연결된다.
도 11a 내지 도 11c는 각각 도 6의 메모리 블록들 중 하나의 메모리 블록을 나타내는 평면도이고, 도 12는 도 11a의 메모리 블록에 포함되는 낸드 스트링들의 연결을 나타내는 회로도이다.
도 11a에서 점을 찍지 않은 원(white circle) 원은 인너(inner) 셀 또는 인너 채널 홀을 나타내고 점을 찍은 원(dotted circle)은 아우터(outer) 셀 또는 아우터 채널 홀을 나타낸다. 워드라인 컷 영역(WLC) 내부에는 도 9에 도시된 도핑 영역들(DOP)에 상응하는 공통 소스 라인들이 배치된다.
도 11a를 참조하면, 메모리 블록(BLKi)에는 채널 홀들이 지그-재그(Zig-Zag) 구조로 배치될 수 있다. 이러한 지그-재그 구조는 메모리 블록(BLKi)을 포함하는 메모리 셀 어레이의 면적을 감소시키는 효과가 있다. 메모리 블록(BLKi)에는 서로 인접하는 두 개의 워드라인 컷 영역들(WLC) 사이에 제2 수평 방향(HD2)으로 아우터 채널 홀들 및 인너 채널 홀들이 배치될 수 있다. 이와 같이 제2 수평 방향(HD2)으로 배치된 아우터 채널 홀들 및 인너 채널 홀 중 하나는 짝수 번째 비트라인에 연결되고 다른 하나는 홀수 번째 비트라인에 연결될 수 있다. 도 11a에는 편의상 하나의 비트라인 쌍(BLi, BLo)이 도시되어 있으며, 다른 비트라인들은 생략되어 있다.
도 12에 도시된 바와 같이, 아우터 셀들은 워드라인 컷 영역(WLC)으로부터의 거리(Do)가 상대적으로 가까운 아우터 채널 홀들에 형성되고 인너 셀들은 워드라인 컷 영역(WLC)으로부터의 거리(Di)가 상대적으로 먼 인너 채널 홀들에 형성된다.
도 12를 참조하면, 내부 낸드 스트링(NSi)은 인너 채널 홀에 형성되고 아우터 낸드 스트링은 아우터 채널 홀에 형성된다. 인너 낸드 스트링(NSi)의 일단은 인너 비트라인(BLi)에 연결되고 타단은 인너 저항(Ri)을 통하여 공통 소스 라인(CSL)에 연결된다. 아우터 낸드 스트링(NSo)의 일단은 아우터 비트라인(BLo)에 연결되고 타단은 아우터 저항(Ro)을 통하여 공통 소스 라인(CSL)에 연결된다.
도 11a를 참조하여 전술한 바와 같이 인너 낸드 스트링(NSi)(즉 인너 채널 홀)과 공통 소스 라인(즉 워드라인 컷 영역) 사이의 거리(Di)가 아우터 낸드 스트링(NSo)(즉 아우터 채널 홀)과 공통 소스 라인 사이의 거리(Do)보다 크기 때문에 인너 저항(Ri)은 아우터 저항(Ro)보다 큰 값을 갖는다.
이와 같이, 인너 낸드 스트링(NSi)과 아우터 낸드 스트링(NSo)이 서로 다른 값의 저항들(Ri, Ro)을 통하여 공통 소스 라인(CSL)에 연결됨을 알 수 있다. 즉 인너 낸드 스트링(NSi)과 아우터 낸드 스트링(NSo)이 비대칭의 연결 구조를 갖기 때문에 인너 낸드 스트링(NSi)의 인너 셀들과 아우터 낸드 스트링(NSo)의 아우터 셀들은 동작에 있어서 전기적인 특성 차이가 발생될 수 있다. 이러한 특성 차이는 에러 비트 수준의 차이로 나타날 수 있다. 즉, 워드라인 컷 영역에 더 가까운 아우터 낸드 스트링(NSo)의 아우터 셀들에서 에러 발생 확률이 더 높을 수 있다.
도 11b를 참조하면, 도 3의 스토리지 컨트롤러(300)는 메모리 블록의 메모리 셀들을 워드라인 컷 영역(WLC)로부터의 거리에 따라 워드라인 컷 영역(WLC)으로부터 제1 거리(D11) 내에 위치하는 아우터 셀들, 제1 거리(D11)보다 크고 제2 거리(D22) 내의 영역에 위치하는 인너 셀들 및 제2 거리(D12)보다 큰 영역, 즉 인너 셀들 사이에 위치하는 미드 셀들로 구분할 수 있다. 도 3의 ECC 디코더(520)는 아우터 셀들로부터 독출된 아우터 셀 비트들, 인너 셀들로부터 독출된 인너 셀 비트들 및 미드 셀들로부터 독출된 미드 셀 비트들에 대하여 서로 다른 LLR 값들을 적용하여 ECC 디코딩을 수행할 수 있다.
도 11c를 참조하면, 도 3의 스토리지 컨트롤러(300)는 메모리 블록의 메모리 셀들을 워드라인 컷 영역(WLC)로부터의 거리에 따라 워드라인 컷 영역(WLC)으로부터 제1 거리(D21) 내에 위치하는 아우터 셀들, 제1 거리(D21)보다 큰 제2 거리(D22) 이상의 영역에 위치하는 인너 셀들로 구분하고, 상기 아우터 셀들 및 인너 셀들 각각을 워드라인 컷 영역(WLC)으로부터 거리에 따라 적어도 두 개의 그룹으로 분할할 수 있다. 도 3의 ECC 디코더(520)는 상기 아우터 셀들 및 인너 셀들의 각각의 그룹들로부터 독출된 비트들에 대하여 서로 다른 LLR 값들을 적용하여 ECC 디코딩을 수행할 수 있다
도 13a는 도 5의 메모리 셀 어레이에 포함된 메모리 셀이 4 비트 쿼드러플 레벨 셀(QLC)인 경우, 메모리 셀들의 문턱 전압에 따른 산포를 나타내는 그래프이다.
메모리 셀이 4 비트로 프로그램되는 4 비트 멀티 레벨 셀인 경우에, 메모리 셀은 소거 상태(E) 또는 제1 내지 제15 프로그램 상태(P1~P15) 중 하나를 가질 수 있다. 싱글 레벨 셀에 비하여 멀티 레벨 셀의 경우, 문턱 전압(Vth) 분포들 사이의 간격이 좁으므로, 멀티 레벨 셀에서는 문턱 전압(Vth)의 작은 변화에 의해 중대한 문제가 야기될 수 있다.
제1 독출 전압(Vr1)은 소거 상태(E)를 가지는 메모리 셀의 산포와 제1 프로그램 상태(P1)를 가지는 메모리 셀의 산포 사이의 전압 레벨을 가진다. 제2 내지 제15 독출 전압(Vr2~Vr15)은 각각의 인접하는 해당 프로그램 상태(P1~P15)의 산포를 갖는 메모리 셀들 사이의 전압 레벨을 갖는다.
일 실시예에서, 제1 독출 전압(Vr1)을 인가하여 메모리 셀이 턴온되면 데이터가 '1'이 저장되고, 메모리 셀이 턴오프되면 데이터가 '0'이 저장된 것으로 구별될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 다른 실시예에서, 제1 독출 전압(Vr1)을 인가하여 메모리 셀이 턴온되면 데이터가 '0'이 저장되고, 메모리 셀이 턴오프되면 데이터가 '1'이 저장된 것으로 구별할 수도 있다. 이와 같이, 데이터의 논리 레벨의 할당은 실시예에 따라 변경될 수 있다.
도 13b 및 도 13c는 각각 도 13a의 그래프에서 메모리 셀의 문턱 전압이 변경된 경우를 나타내는 그래프이다.
도 13b는 인너 셀들의 문턱 전압이 변경된 것을 나타내고, 도 13c는 아우터 셀들의 문턱 전압이 변경된 것을 나타낸다.
도 13b 및 도 13c를 참조하면, 소거 상태(E), 제1 내지 제15 프로그램 상태(P1 내지 P15)로 각각 프로그램된 메모리 셀들)은 독출 환경에 따라 도 13b 및 도 13c에 도시된 바와 같이 변경된 분포를 가질 수 있다. 도 13b 및 도 13c에서, 빗금 친 부분에 속하는 메모리 셀들은 독출 오류가 발생할 수 있고, 이에 따라, 메모리 장치의 신뢰성이 저하될 수 있다. 도 13c의 경우가 도 13b의 경우보다 더 많은 독출 오류가 발생할 수 있다.
예를 들어, 제1 독출 전압(Vr1)을 이용하여 메모리 장치에 대한 독출 동작을 수행할 경우, 빗금 친 부분에 속하는 메모리 셀들은 제1 프로그램 상태(P1)로 프로그램 되었음에도 불구하고, 문턱 전압(Vth)의 감소에 의해 소거 상태(E)로 판단될 수 있다. 이에 따라, 독출 동작에 오류가 발생되어 메모리 장치의 신뢰성이 저하될 수 있다.
낸드 플래시 메모리 장치(200)로부터 데이터를 독출하는 경우 RBER(raw bit error rate)은 독출 전압의 전압 레벨에 따라 달라지는데, 독출 전압의 최적 전압 레벨은 메모리 셀들의 산포 모양에 따라 결정될 수 있다. 따라서, 메모리 셀들의 산포가 변화함에 따라 메모리 장치로부터 데이터를 독출하는데 필요한 독출 전압의 최적 전압 레벨도 변경될 수 있다.
도 13d는 본 발명의 실시예들에 따라 메모리 셀들에 대한 프로그램을 위한 비트 맵핑을 설명하기 위한 도면이다.
도 13d에서는 메모리 셀들이 QLC인 경우를 가정한 것이나, 이는 설명의 편의를 위한 것일 뿐 이에 한정되는 것은 아니다.
도 13d를 참조하면, 메모리 셀이 QLC인 경우, 메모리 셀들은 각각 LSB, ESB, USB 및 MSB를 저장할 수 있다. 도 8을 더 참조하면, 워드 라인(WL1)에 연결된 메모리 셀들 중 첫 번째 행의 메모리 셀들에 저장되는 LSB는 최하위 비트 페이지를 형성하고, MSB는 최상위 비트 페이지를 형성할 수 있다. 또한, USB는 차상위 비트 페이지를 형성하고, ESB는 USB와 LSB 사이의 비트 페이지를 형성할 수 있다.
도 14는 본 발명의 실시예들에 따른 ECC 디코딩을 설명하기 위한 태너 그래프를 나타낸다.
도 14에서는 도 4의 ECC 디코더(520)는 LDPC(low-density parity-check) 코드를 사용하여 ECC 디코딩을 수행하는 것으로 가정한다.
LDPC 코드는 채널 용량에 거의 근접하는 정정 능력을 가지는 코드 중의 하나이며, 이러한 우수한 정정 능력 때문에 통신 시스템, 통신 표준, 메모리 용 콘트롤러 등에 많이 사용되고 있다. LDPC 코드는 선형 블록 코드이므로 패리티 체크 매트릭스(parity check matrix, 이하 PCM)로 정의할 수 있다. 여기서 코드의 정의는 정보어(information)와 패리티(parity) 간의 관계를 나타내는 것이다.
코드워드 길이 n, 정보어 길이 k를 가지는 LDPC 코드는 (n-k) x n 크기의 PCM으로 나타낼 수 있는데, 일반적으로 LDPC 코드는 코드워드 길이(n)가 길수록 우수한 정정 능력을 가진다. 여기서 코드워드는 ECC 섹터에 해당할 수 있다.
도 14를 참조하면, 태너 그래프는 변수 노드들(variable nodes)(a, b, c, d, e, f), 체크 노드들(check nodes)(A, B, C, D) 및 이들을 연결하는 에지들(edges)을 포함한다. 변수 노드들은 코드워드들의 비트들과 연관되고 체크 노드들은 패리티-체크 제약(parity check constraints)과 연관된다. PCM의 "1" 성분은 태너 그래프의 에지에 상응한다. 각 노드에 연결된 에지들의 개수는 노드의 차수(degree)로 정의된다.
변수 노드들(a, d)에는 제1 LLR 값들(LLRV1)이 적용되고, 변수 노드들(b, c, e, f)에는 제2 LLR 값들(LLRV2)이 적용될 수 있다.
도 15는 본 발명의 실시예들에 따른 ECC 디코더의 구성을 나타내는 블록도이다.
비휘발성 메모리 장치(400a)는 타겟 페이지에 대하여 경판정(Hard Decision) 독출 동작 및/또는 연판정(Soft Decision) 독출 동작을 포함하는 독출 동작을 수행할 수 있다. 경판정 독출 동작은 타겟 워드라인에 기본 독출 전압을 인가하여 상기 타겟 워드라인에 연결된 메모리 셀들의 온/오프 상태에 따라 상기 메모리 셀들로부터 경판정 데이터를 독출하는 동작으로서, 스토리지 컨트롤러(300)의 ECC 디코더(520)는 상기 경판정 데이터와 에러 정정 코드(예를 들어, LDPC 코드)만을 이용하여 경판정 방식의 에러 정정을 수행할 수 있다. 또한, 연판정 독출 동작은 타겟 워드라인에 일정한 간격을 가지는 복수의 오프셋 독출 전압들을 인가하여 상기 타겟 워드라인에 연결된 메모리 셀들로부터 상기 경판정 데이터에 대한 신뢰성 정보를 가지는 연판정 데이터를 독출하는 동작으로서, 상기 ECC 디코더(520)는 상기 경판정 데이터 및 상기 에러 정정 코드(예를 들어, LDPC 코드)와 함께 상기 경판정 데이터에 대한 신뢰성 정보를 이용하여 연판정 방식의 에러 정정을 수행할 수 있다.
도 15를 참조하면, ECC 디코더(520)는 독출 데이터 관리자(525), LLR 맵퍼(530), LLR 레지스터(540) 및 디코더(550)를 포함할 수 있다.
독출 데이터 관리자(525)는 타겟 워드라인에 연결된 타겟 페이지로부터 독출된 데이터(RD)를 저장하고, 저장된 독출 데이터(RD)를 ECC 섹터 단위로 LLR 맵퍼(530)에 제공할 수 있다. 또한, 독출 데이터 관리자(525)는 ECC 섹터 단위의 독출 데이터에 포함되는 데이터 비트들 각각의 로케이션 인덱스(LIDX)를 LLR 맵퍼(530)에 제공할 수 있다. 독출 데이터 관리자(525)는 기본 독출 전압을 이용하여 상기 타겟 페이지로부터 독출된 데이터를 제1 독출 데이터(RD1)로서 저장하고, 상기 기본 독출 전압과는 다른 오프셋 독출 전압들을 이용하여 상기 타겟 페이지로부터 독출된 데이터를 제2 독출 데이터(RD2)로서 저장할 수 있다. 또한 독출 데이터 관리자(525)는 제1 독출 데이터(RD1)와 제2 독출 데이터(RD2)를 LLR 맵퍼(530)에 제공하고, 제2 독출 데이터(RD2)와 함께 로케이션 인덱스(LIDX)를 LLR 맵퍼(530)에 제공할 수 있다.
LLR 레지스터(540)는 제1 세트의 LLR 값들(LLRST1), 제2 세트의 LLR 값들(LLRST2) 및 제3 세트의 LLR 값들(LLRST3)를 포함하는 복수의 세트의 LLR 값들을 저장하고, 복수의 세트의 LLR 값들을 LLR 맵퍼(530)에 제공할 수 있다.
LLR 맵퍼(530)는 제2 독출 데이터(RD2)에 대한 연판정 디코딩시에, 독출 데이터 관리자(252)로부터 제공되는 상기 ECC 섹터 단위의 독출 데이터에 대하여 상기 제1 세트의 LLR 값들(LLRST1) 및 상기 제2 세트의 LLR 값들(LLRST2)을 매핑하여 LLR 데이터(LLRD)로 출력할 수 있다. LLR 맵퍼(530)는 제2 독출 데이터(RD2)의 상기 아우터 셀 비트들에 대하여는 제1 세트의 LLR 값들(LLRST1)을 맵핑하고, 제2 독출 데이터(RD2)의 상기 인너 셀 비트들에 대하여는 상기 제2 세트의 LLR 값들(LLRST2)을 맵핑할 수 있다.
실시예에 있어서, LLR 맵퍼(530)는 제2 독출 데이터(RD2)의 미드 셀 비트들에 대하여는 상기 제3 세트의 LLR 값들(LLRST3)을 맵핑할 수 있다.
디코더(550)는 LLR 데이터(LLRD)에 기초하여 노드 연산을 수행하여 변수 노드들의 값들 및 체크 노드들의 값들을 갱신하고, 상기 갱신된 변수 노드들의 값들에 기초하여 LLR 데이터(LLRD)에 대한 디코딩을 수행하여 디코딩된(CD) 또는 독출 에러 메시지(ERR)를 출력할 수 있다. 디코딩이 올바로 수행되었으면, 디코더(550)는 디코딩된 데이터(CD)를 출력하고, 올바른 디코딩이 수행되지 않았으면(즉, 독출 데이터(RD)의 에러가 모두 정정되지 않았으면) 디코더(550)는 독출 에러 메시지(ERR)를 출력할 수 있다.
디코더(550)는 변수 노드 프로세서(VNP, 551), 제1 스위치 네트워크(SWN1, 553), 체크 노드 프로세서(CNP, 555), 제2 스위치 네트워크(SWN2, 557) 및 판정 로직(560)을 포함할 수 있다.
LDPC 디코딩에서 패리티 검사 매트릭스의 0이 아닌(nonzero) 원소는 대응되는 변수 노드와 체크 노드가 서로 연결되는 것을 의미한다. 그리고, 이러한 변수 노드와 체크 노드의 연결에 따라 전달되는 데이터를 통해 디코딩이 수행된다.
변수 노드 프로세서(551)는 도 13의 변수 노드들(a, b, c, d, e, f)을 포함하여, LLR 데이터(LLRD)를 저장하고, LLR 데이터(LLRD)를 변수 노드 메시지(VNM)로서 제1 스위치 네트워크(553)에 제공할 수 있다. 체크 노드 프로세서(555)는 제1 스위치 네트워크(553)를 통하여 변수 노드 프로세서(551)와 연결되고 도 13의 체크 노드들(A, B, C, D)를 포함하고, 변수 노드 메시지(VNM)를 참조하여 상기 체크 노드들 각각에 대한 변수 노드들의 값을 처리하여 체크 노드 메시지(CNM)를 제2 스위치 네트워크(557)에 제공할 수 있다.
변수 노드 프로세서(551)는 제2 스위치 네트워크(557)를 통하여 체크 노드 프로세서(55)에 연결되고, 체크 노드 메시지(CNM)를 참조하여 변수 노드의 값들을 갱신하고, 갱신된 변수 노드들의 값들에 기초하여 상기 LLR 데이터에 대한 디코딩을 수행할 수 있다.
판정 로직(560)은 변수 노드 프로세서(551)의 디코딩 결과에 기초하여 ECC 섹터 단위의 제2 독출 데이터(RD2)의 에러를 정정하여 디코딩된 데이터(CD)를 제공하거나 에러를 정정할 수 없는 경우에는 독출 에러 메시지(ERR)을 출력할 수 있다.
도 16은 도 15에서 독출 데이터의 구성을 나타낸다.
도 16을 참조하면, 독출 데이터(RD)는 제1 내지 제4 ECC 섹터들(ECCS1, ECCS2, ECCS3, ECCS4)를 포함할 수 있다.
상술한 바와 같이, ECC 섹터는 ECC 디코딩이 수행되는 단위일 수 있다.
도 17은 도 16에서 제1 ECC 섹터의 데이터 비트들을 나타낸다.
도 17을 참조하면, 제1 ECC 섹터(ECCS1)는 워드라인 컷 영역으로부터 거리가 상대적으로 가까운 아우터 셀들로부터 독출된 아우터 셀 비트들(OCD, 제1 데이터 비트들) 및 는 워드라인 컷 영역으로부터 거리가 상대적으로 가까운 인너 셀들로부터 독출된 인너 셀 비트들(ICD, 제2 데이터 비트들)을 포함할 수 있다.
ECC 디코더(520)는 아우터 셀 비트들(OCD)에는 제1 세트의 LLR 값들(LLRVS1)을 적용하고, 인너 셀 비트들(ICD)에는 제2 세트의 LLR 값들(LLRVS2)을 적용할 수 있다.
도 18 및 도 19는 각각 ECC 디코더가 인너 셀들로부터 독출된 데이터 비트들 및 아우터 셀들로부터 독출된 데이터 비트들에 대하여 ECC 디코딩을 수행하는 것을 나타낸다.
도 18을 참조하면, ECC 디코더(520)는 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 기본 독출 전압(VH)를 이용하여 경판정 디코딩(HD)를 수행하고, 오프셋 독출 전압들(VS11, VS12, VS21, VS22)을 이용하여 인너 셀 비트들에 대하여 제1 연판정 디코딩(SD1)과 제2 연판정 디코딩(SD2)를 수행할 수 있다. 이 경우에, 경판정 디코딩(HD)이 수행된 인너 셀 비트들의 신뢰도는 각각 제2 세트의 LLR 값들(LLRST2)에 의하여 정해지는 -6, -2, -1, 1, 2, 6 일 수 있다. 제2 세트의 LLR 값들(LLRST2)은 6개(제1 수)의 값들을 가질 수 있다.
도 19를 참조하면, ECC 디코더(520)는 아우터 셀들로부터 독출된 아우터 셀 비트들에 대하여 기본 독출 전압(VH)를 이용하여 경판정 디코딩(HD)를 수행하고, 오프셋 독출 전압들(VS11, VS12, VS21, VS22, VS31, VS32)을 이용하여 아우터 셀 비트들에 대하여 제1 연판정 디코딩(SD1)과 제2 연판정 디코딩(SD2)를 수행할 수 있다. 이 경우에, 경판정 디코딩(HD)이 수행된 아우터 셀 비트들의 신뢰도는 각각 제1 세트의 LLR 값들(LLRST1)에 의하여 정해지는 -6, -2, -1, -0.5, 0.5, 1, 2, 6 일 수 있다. 제1 세트의 LLR 값들(LLRST1)은 8개(제2 수)의 값들을 가질 수 있다.
즉, ECC 디코더(520)는 아우터 셀 비트들과 인너 셀 비트들에 대하여 서로 다른 LLR 값들을 적용할 수 있고, 서로 다른 구간들을 적용할 수 있다. 아우터 셀 비트들에 적용되는 LLR 값들의 구간들은 인너 셀 비트들에 적용되는 LLR 값들의 구간보다 클 수 있다. 또한 동일한 LLR 구간에 대하여 아우터 셀 비트들에 적용되는 LLR 값의 절대값이 인너 셀 비트들에 적용되는 LLR 값보다 작도록 프로세서(310)는 ECC 디코더(520)를 제어할 수 있다. 즉, 프로세서(310)는 에러 발생 확률이 높은 아우터 셀들로부터 독출된 아우터 셀 비트들의 신뢰도가 에러 발생 확률이 낮은 인너 셀들로부터 독출된 인너 셀 비트들의 신뢰도보다 낮도록 ECC 디코더(520)를 제어할 수 있다.
도 20은 도 13a의 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2)를 확대하여 나타낸 그래프이다.
도 20을 참조하면, 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2) 사이의 "독출 윈도우(Read Window)(RDW)"는 제1 프로그램 상태(P1)에 대한 하강(fall) 전압(VF)과 제2 프로그램 상태(P2)에 대한 상승(rise) 전압(VR)의 차이로 정의될 수 있다. 여기서, 하강 전압(VF)은 제1 프로그램 상태(P1)로 프로그램된 메모리 셀들에 대한 오프 셀 카운트 결과, 오프 셀들의 개수가 기준 개수(REF)에 대응하는 문턱 전압을 나타낸다. 상승 전압(VR)은 제2 프로그램 상태(P2)로 프로그램된 메모리 셀들에 대한 온 셀 카운트 결과, 온 셀들의 개수가 기준 개수(REF)에 대응하는 문턱 전압을 나타낸다. 제2 프로그램 상태(P2)를 판별하기 위한 독출 전압(Vr2)은 독출 윈도우(RDW) 사이에 전압 레벨을 가져야 하며, 독출 오류를 감소시키기 위해서는 독출 윈도우(RDW)가 충분히 넓게 확보되어야 한다. 워드라인 컷 영역으로부터 거리가 상대적으로 가까운 아우터 셀들의 독출 윈도우는 워드라인 컷 영역으로부터 거리가 상대적으로 가까운 인너 셀들의 독출 윈도우보다 작을 수 있다.
도 21은 본 발명의 실시예들에 따른 도 6의 메모리 셀 어레이가 형성되는 셀 영역을 나타낸다.
도 21을 참조하면, 셀 영역(CR)은 복수의 채널 홀들(CH)을 포함한다.
채널 홀 사이즈, 예를 들어, 채널 홀 직경(diameter)은 셀 영역(CR) 내의 위치에 따라 다를 수 있다. 구체적으로, 제1 및 제2 에지들(EDG1, EDG2)에 인접한 채널 홀들(CHa)의 경우 주변 밀도가 낮으므로, 공정 상의 이유로 다른 채널 홀들(CHb)과 직경이 다를 수 있다. 셀 영역(CR)의 중심 영역에 위치한 채널 홀들(CHb)의 직경은, 제1 및 제2 에지들(EDG1, EDG2)에 인접한 채널 홀들(CHa)의 직경보다 클 수 있다. 메모리 블록(BLKa)은 제2 에지(EDG2)에 인접하고, 제2 에지(EDG2)로부터 제1 거리(d1)만큼 이격될 수 있다. 메모리 블록(BLKb)은 제1 및 제2 에지들(EDG1, EDG2)에 인접하지 않고, 셀 영역(CR)의 중심에 위치하며, 제2 에지(EDG2)로부터 제2 거리(d2)만큼 이격될 수 있다. 메모리 블록(BLKa)에 포함된 제1 채널 홀(CHa)의 제1 직경(D1)은, 메모리 블록(BLKb)에 포함된 제2 채널 홀(CHb)의 제2 직경(D2)보다 작을 수 있다.
도 22a 및 도 22b는 도 21의 메모리 블록들에 각각 포함된 낸드 스트링들의 단면들을 예시적으로 나타낸다.
도 22a를 참조하면, 메모리 블록(BLKa)에 포함된 제1 채널 홀(CHa)에는 표면층(314) 및 내부층(315)를 포함하는 필라가 형성될 수 있고, 제1 채널 홀(CHa)의 둘레에는 전하 저장층(CS)이 형성될 수 있고, 전하 저장층(CS)은 ONO 구조를 가질 수 있다.
도 22b를 참조하면, 메모리 블록(BLKb)에 포함된 제2 채널 홀(CHb)에는 표면층(314) 및 내부층(315)를 포함하는 필라가 형성될 수 있고, 제2 채널 홀(CHb)의 둘레에는 전하 저장층(CS)이 형성될 수 있고, 전하 저장층(CS)은 ONO 구조를 가질 수 있다.
실시예에서, 메모리 블록(BLKb)에 포함된 전하 저장층(CS)의 두께는, 메모리 블록(BLKa)에 포함된 전하 저장층(CS)의 두께와 다를 수 있다. 이러한 채널 홀 직경의 차이로 인해, 메모리 셀의 특성의 차이가 발생할 수 있다. 구체적으로, 채널 홀의 둘레에 게이트 전극이 위치하는 게이트 올 어라운드(gate all around) 형태의 수직형 메모리 장치의 경우, 채널 홀 직경이 작아지면 게이트 전극에서 채널 영역(314)으로 형성되는 전기장의 집속도가 높아지게 된다. 따라서, 제1 채널 홀(CHa)과 같이 채널 홀 직경(D1)이 작은 메모리 셀은, 제2 채널 홀(CHb)과 같이 채널 홀 직경(D2)이 큰 메모리 셀에 비해, 프로그램 및 소거 동작의 속도가 빨라지게 된다.
다시 도 21을 참조하면, 셀 영역(CR) 내에서 하나의 메모리 블록은 제1 수평 방향(VD1)으로, 즉, 워드 라인 방향으로 한 페이지에 해당하는 모든 메모리 셀들을 포함하고, 제2 수평 방향(VD2)으로, 즉, 비트 라인 방향으로 몇 개의 스트링들을 포함하도록 구성된다. 따라서, 각 메모리 블록은 제1 수평 방향으로 길게 구성되어, 채널 홀 사이즈, 즉, 직경의 차이는 메모리 블록 단위로 나타날 수 있다. 따라서, 메모리 블록(BLKa)에 포함된 메모리 셀들의 프로그램 속도 및 소거 속도는 메모리 블록(BLKb)에 포함된 메모리 셀들의 프로그램 속도 및 소거 속도보다 빠를 수 있다.
도 23은 도 21의 하나의 채널 홀의 수직 구조를 나타낸다.
도 23을 참조하면, 낸드 플래시 메모리 장치에 포함된 하나의 낸드 스트링에 대응하는 채널 홀(CH1)이 도시되었다. 채널 홀(CH1)은 기판 상에 적층된 게이트 전극들 및 절연막들의 일부 영역을 식각함으로써 형성되므로, 표면으로부터 깊이가 커질수록 식각이 잘 이루어지지 않을 수 있다. 이에 따라, 채널 홀(CH1)의 직경은 기판쪽으로 갈수록 작아질 수 있다.
일 실시예에서, 채널 홀(CH1)을 채널 홀 직경에 따라 세 개의 구역들로 구분할 수 있다. 예를 들어, 채널 홀 직경이 제1 값보다 작은 구역을 제1 구역(Z1)으로 결정하고, 채널 홀 직경이 제1 값 이상이고, 제2 값보다 보다 작은 구역을 제2 구역(Z2)으로 결정하고, 채널 홀 직경이 제2 값 이상이고, 제3 값보다 작은 구역을 제3 구역(Z3)으로 결정할 수 있다. 따라서, 하나의 낸드 스트링에서도 워드라인의 수직 방향(VD)의 위치에 따른 채널 홀 직경의 차이로 인해, 메모리 셀의 특성의 차이가 발생할 수 있다.
또한, 제1 구역(Z1)에는 워드라인(WLb)이 배치되고, 제2 구역(Z2)에는 워드라인(WLa)이 배치되고, 제3 구역(Z3)에는 워드라인(WLc)이 배치된다. 워드라인(WLb)은 채널 홀(CH1)의 하부 에지에 인접하므로, 워드라인(WLb)은 접지 선택 라인 또는 기판과 인접하게 배치되어, 워드라인(WLb)과 채널 사이에서 브릿지가 발생할 확률이 높아진다, 워드라인(WLb)과 채널 사이에서 브릿지가 발생하면, 상기 브릿지를 통하여 누설 전류가 발생하고, 누설 전류에 따라 프로그램/독출 동작 및 소거 동작에 불량이 발생할 수 있다. 또한, 워드라인(WLc)은 채널 홀(CH1)의 상부 에지에 인접하므로, 워드라인(WLc)은 스트링 선택 라인과 인접하게 배치되어 워드라인(WLc)에서 브릿지가 발생할 확률이 높아진다.
따라서, 채널 홀(CH1)의 상부 에지에 인접하게 배치되는 워드라인(WLc)에 연결되는 페이지들 및 채널 홀(CH1)의 하부 에지에 인접하게 배치되는 워드라인(WLb)에 연결되는 페이지들의 에러 발생 확률은 채널 홀(CH1)의 중심부에 배치되는 워드라인(WLa)에 연결되는 페이지들의 에러 발생 확률보다 높을 수 있다.
도 20 내지 도 23은 본 발명의 실시예들에 따른 타겟 워드라인의 위치에 따라 타겟 페이지의 에러 속성이 달라지고, 에러 속성에 기초하여 타겟 페이지의 에러 발생 확률이 달라짐을 설명하기 위한 도면들이다.
본 발명의 실시예들에 따른 스토리지 컨트롤러(300)의 프로세서(310)는 낸드 스트링들 각각에 개별적인 로케이션 인덱스를 적용할 수 있다. 또한 실시예에 있어서, 프로세서(310)는 낸드 스트링들 중에서 중에서 동일한 채널 홀을 공유하는 적어도 두 개의 낸드 스트링들에서는 동일한 로케이션 인덱스를 적용할 수 있다. 또한 실시예에 있어서, 프로세서(310)는 복수의 메모리 블록들 각각에 대하여 개별적인 로케이션 인덱스를 적용할 수 있다. 또한, 실시예에 있어서, 프로세서(310)는 복수의 워드라인들 중 인너 셀들과 아우터 셀들의 에러 발생 확률의 차이가 큰 적어도 하나의 워드라인 또는 일부 워드라인들에 대하여 상기 로케이션 인덱스를 적용할 수 있다.
도 24는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 흐름도이다.
도 3 내지 도 24를 참조하면, 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치(400a) 및 상기 비휘발성 메모리 장치를 제어하는 스토리지 장치(300)의 동작 방법에 제공된다.
상기 방법에 따르면, 스토리지 컨트롤러(300)가 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스(LIDX)에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분한다(S110).
스토리지 컨트롤러(300)에 포함되는 ECC 디코더(520)가 상기 ECC 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 LLR 값들을 적용한다(S130).
ECC 디코더(520)가 상기 적용된 서로 다른 LLR 값들에 기초하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행한다(S150).
실시에에 있어서, 아우터 셀 비트들과 인너 셀 비트들에 서로 다른 LLR 값들을 적용하기 위하여 ECC 디코더(520)에 포함되는 LLR 맵퍼(530) 상기 아우터 셀 비트들에 대하여는 제1 세트의 LLR 값들(LLRST1)을 적용하고 상기 인너 셀 비트들에 대하여는 제2 세트의 LLR 값들(LLRST2)을 적용할 수 있다.
따라서 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법에서는 로케이션 인덱스에 기초하여 타겟 페이지의 메모리 셀들을 워드라인 컷 영역으로부터의 상대적 거리에 기초하여 아우터 셀들 및 인너 셀들로 구분하고, 상기 타겟 페이지에 대한 독출 동작에서, 상기 아우터 셀들로부터 독출된 아우터 셀 비트들 및 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 LLR 값들을 적용하여 연판정 디코딩을 수행한다. 즉, 아우터 셀 비트들에 대한 신뢰도를 인너 셀 비트들에 대한 신뢰도보다 낮게 하여, 에러 발생 확률이 높은 아우터 셀 비트들에서 발생하는 에러를 효율적으로 정정할 수 있다.
도 25는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
도 25를 참조하면, 비휘발성 메모리 장치(2000)는 C2C(chip to chip) 구조일 수 있다. C2C 구조는 제1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩(제1 칩)을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩(제2 칩)을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 상기 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 상기 본딩 메탈이 구리(Cu)로 형성된 경우, 상기 본딩 방식은 Cu-to-Cu 본딩 방식일 수 있으며, 상기 본딩 메탈은 알루미늄(Al) 혹은 텅스텐(W)으로도 형성될 수 있다.
비휘발성 메모리 장치(2000)의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다.
주변 회로 영역(PERI)은 제1 기판(2210), 층간 절연층(2215), 제1 기판(2210)에 형성되는 복수의 회로 소자들(2220a, 2220b, 2220c), 복수의 회로 소자들(2220a, 2220b, 2220c) 각각과 연결되는 제1 메탈층(2230a, 2230b, 2230c), 제1 메탈층(2230a, 2230b, 2230c) 상에 형성되는 제2 메탈층(2240a, 2240b, 2240c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(2230a, 2230b, 2230c)은 상대적으로 전기적 비저항이 높은 텅스텐으로 형성될 수 있고, 제2 메탈층(2240a, 2240b, 2240c)은 상대적으로 전기적 비저항이 낮은 구리로 형성될 수 있다.
본 명세서에서는 제1 메탈층(2230a, 2230b, 2230c)과 제2 메탈층(2240a, 2240b, 2240c)만 도시되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(2240a, 2240b, 2240c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수도 있다. 제2 메탈층(2240a, 2240b, 2240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈층(2240a, 2240b, 2240c)을 형성하는 구리보다 더 낮은 전기적 비저항을 갖는 알루미늄 등으로 형성될 수 있다.
층간 절연층(2215)은 복수의 회로 소자들(2220a, 2220b, 2220c), 제1 메탈층(2230a, 2230b, 2230c), 및 제2 메탈층(2240a, 2240b, 2240c)을 커버하도록 제1 기판(2210) 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(2240b) 상에 하부 본딩 메탈(2271b, 2272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)은 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(2271b, 2272b)과 상부 본딩 메탈(2371b, 2372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다.
셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 상기 적어도 하나의 메모리 블록은 제1 영역과 제2 영역을 포함할 수 있고, 제1 영역은 상술한 보상 데이터 세트를 저장할 수 있고, SLC 블록일 수 있다. 셀 영역(CELL)은 제2 기판(2310)과 공통 소스 라인(2320)을 포함할 수 있다. 제2 기판(2310) 상에는, 제2 기판(2310)의 상면에 수직하는 제3 방향(VD)을 따라 복수의 워드라인들(2331, 2332, 2333, 2334, 2335, 2336, 2337, 2338; 2330)이 적층될 수 있다. 워드라인들(2330)의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들(2330)이 배치될 수 있다.
비트라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제2 기판(2310)의 상면에 수직하는 방향(VD)으로 연장되어 워드라인들(2330), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(2350c) 및 제2 메탈층(2360c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(2350c)은 비트라인 컨택일 수 있고, 제2 메탈층(2360c)은 비트라인일 수 있다. 일 실시예에서, 비트라인(2360c)은 제2 기판(2310)의 상면에 평행한 제2 수평 방향(HD2)을 따라 연장될 수 있다.
도 25의 예에서, 채널 구조체(CH)와 비트라인(2360c) 등이 배치되는 영역이 비트라인 본딩 영역(BLBA)으로 정의될 수 있다. 비트라인(2360c)은 비트라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이지 버퍼(2393)를 제공하는 회로 소자들(2220c)과 전기적으로 연결될 수 있다. 일례로, 비트라인(2360c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(2371c, 2372c)과 연결되며, 상부 본딩 메탈(2371c, 2372c)은 페이지 버퍼(2393)의 회로 소자들(2220c)에 연결되는 하부 본딩 메탈(2271c, 2272c)과 연결될 수 있다.
워드라인 본딩 영역(WLBA)에서, 워드라인들(2330)은 제1 수평 방향(HD1)에 수직하면서 제2 기판(310)의 상면에 평행한 제2 수평 방향(HD2)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(2341, 2342, 2343, 2344, 2345, 2346, 3347; 3340)과 연결될 수 있다. 워드라인들(2330)과 셀 컨택 플러그들(2340)은, 제1 수평 방향(HD1)을 따라 워드라인들(2330) 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드라인들(2330)에 연결되는 셀 컨택 플러그들(2340)의 상부에는 제1 메탈층(2350b)과 제2 메탈층(2360b)이 차례로 연결될 수 있다. 셀 컨택 플러그들(2340)은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다.
셀 컨택 플러그들(2340)은 주변 회로 영역(PERI)에서 어드레스 디코더 또는 로우 디코더(2394)를 형성하는 회로 소자들(2220b)과 전기적으로 연결될 수 있다. 일 실시예에서, 로우 디코더(2394)를 형성하는 회로 소자들(2220b)의 동작 전압은, 페이지 버퍼(2393)를 형성하는 회로 소자들(2220c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼(2393)를 형성하는 회로 소자들(2220c)의 동작 전압이 로우 디코더(2394)를 형성하는 회로 소자들(2220b)의 동작 전압보다 클 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그(2380)가 배치될 수 있다. 공통 소스 라인 컨택 플러그(2380)는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(2320)과 전기적으로 연결될 수 있다. 공통 소스 라인 컨택 플러그(2380) 상부에는 제1 메탈층(2350a)과 제2 메탈층(2360a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그(2380), 제1 메탈층(2350a), 및 제2 메탈층(2360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다.
한편, 외부 패드 본딩 영역(PA)에는 입출력 패드들(2205, 2305)이 배치될 수 있다. 제1 기판(2210)의 하부에는 제1 기판(2210)의 하면을 덮는 하부 절연막(2201) 이 형성될 수 있으며, 하부 절연막(2201) 상에 제1 입출력 패드(2205)가 형성될 수 있다. 제1 입출력 패드(2205)는 제1 입출력 컨택 플러그(2203)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(2220a, 2220b, 2220c) 중 적어도 하나와 연결되며, 하부 절연막(2201)에 의해 제1 기판(2210)과 분리될 수 있다. 또한, 제1 입출력 컨택 플러그(2203)와 제1 기판(2210) 사이에는 측면 절연막이 배치되어 제1 입출력 컨택 플러그(2203)와 제1 기판(2210)을 전기적으로 분리할 수 있다.
제2 기판(2310)의 상부에는 제2 기판(2310)의 상면을 덮는 상부 절연막(2301)이 형성될 수 있으며, 상부 절연막(2301) 상에 제2 입출력 패드(2305)가 배치될 수 있다. 제2 입출력 패드(2305)는 제2 입출력 컨택 플러그(2303)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(2220a, 2220b, 2220c) 중 적어도 하나와 연결될 수 있다. 일 실시예에서, 제2 입출력 패드(2305)는 회로 소자(2220a)와 전기적으로 연결될 수 있다.
실시예에 따라서, 제2 입출력 컨택 플러그(2303)가 배치되는 영역에는 제2 기판(2310) 및 공통 소스 라인(2320) 등이 배치되지 않을 수 있다. 또한, 제2 입출력 패드(2305)는 제3 방향(D3)에서 워드라인들(2380)과 오버랩되지 않을 수 있다. 제2 입출력 컨택 플러그(2303)는 제2 기판(2310)의 상면에 평행한 방향에서 제2 기판(2310)과 분리되며, 셀 영역(CELL)의 층간 절연층(2315)을 관통하여 제2 입출력 패드(2305)에 연결될 수 있다.
실시예에 따라서, 제1 입출력 패드(2205)와 제2 입출력 패드(2305)는 선택적으로 형성될 수 있다. 일례로, 비휘발성 메모리 장치(2000)는 제1 기판(2201)의 상부에 배치되는 제1 입출력 패드(2205)만을 포함하거나, 또는 제2 기판(2301)의 상부에 배치되는 제2 입출력 패드(2305)만을 포함할 수 있다. 또는, 메모리 장치(2000)가 제1 입출력 패드(2205)와 제2 입출력 패드(2305)를 모두 포함할 수도 있다.
셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다.
비휘발성 메모리 장치(2000)는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(2372a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(2372a)과 동일한 형태의 하부 메탈 패턴(2273a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2273a)은 주변 회로 영역(PERI)에서 별도의 콘택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2273a)에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(2273a)과 동일한 형태의 상부 메탈 패턴(2372a)을 형성할 수도 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(2240b) 상에는 하부 본딩 메탈(2271b, 2272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)은 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
또한, 비트라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2252)에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(2252)과 동일한 형태의 상부 메탈 패턴(2392)을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(2392) 상에는 콘택을 형성하지 않을 수 있다.
전술한 워드라인 전압들이 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)과 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)을 통하여 셀 영역(CELL)의 적어도 하나의 메모리 블록에 제공될 수 있다.
도 26은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템을 나타내는 블록도이다.
도 26을 참조하면, 전자 시스템(3000)은 반도체 장치(3100) 및 반도체 장치(3100)와 전기적으로 연결되는 컨트롤러(3200)를 포함할 수 있다. 전자 시스템(3000)은 하나 또는 복수의 반도체 장치들(3100)을 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 전자 시스템(3000)은 하나 또는 복수의 반도체 장치들(3100)을 포함하는 에스에스디(Solid State Drive: SSD) 장치, 유에스비(Universal Serial Bus: USB), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
반도체 장치(3100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 도 5 내지 도 13d를 참조하여 상술한 비휘발성 메모리 장치일 수 있다. 반도체 장치(3100)는 제1 구조물(3100F) 및 제1 구조물(3100F) 상의 제2 구조물(3100S)을 포함할 수 있다. 제1 구조물(3100F)은 디코더 회로(3110), 페이지 버퍼 회로(3120), 및 로직 회로(3130)를 포함하는 주변 회로 구조물일 수 있다. 제2 구조물(3100S)은 비트라인(BL), 공통 소스 라인(CSL), 워드라인들(WL), 제1 및 제2 게이트 상부 라인들(UL1, UL2), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 및 비트 라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 낸드 스트링들(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 구조물(3100S)에서, 각각의 메모리 낸드 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터들(LT1, LT2), 비트 라인(BL)에 인접하는 상부 트랜지스터들(UT1, UT2), 및 하부 트랜지스터들(LT1, LT2)과 상부 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 하부 트랜지스터들(LT1, LT2)의 개수와 상부 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
예시적인 실시예들에서, 상부 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있고, 하부 트랜지스터들(LT1, LT2)은 그라운드 선택 트랜지스터를 포함할 수 있다. 하부 게이트 라인들(LL1, LL2)은 각각 하부 트랜지스터들(LT1, LT2)의 게이트 전극일 수 있다. 워드 라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극들일 수 있고, 상부 게이트 라인들(UL1, UL2)은 각각 상부 트랜지스터들(UT1, UT2)의 게이트 전극일 수 있다.
예시적인 실시예들에서, 하부 트랜지스터들(LT1, LT2)은 직렬 연결된 하부 소거 제어 트랜지스터(LT1) 및 그라운드 선택 트랜지스터(LT2)를 포함할 수 있다. 상부 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 상부 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 하부 소거 제어 트랜지스터(LT1) 및 상부 소거 제어 트랜지스터(UT1) 중 적어도 하나는 게이트 유도 누설 전류(Gate Induce Drain Leakage: GIDL) 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 및 제2 하부 게이트 라인들(LL1, LL2), 워드 라인들(WL), 및 제1 및 제2 상부 게이트 라인들(UL1, UL2)은, 제1 구조물(3100F) 내에서 제2 구조물(1100S)까지 연장되는 제1 연결 배선들(3115)을 통해 디코더 회로(3110)와 전기적으로 연결될 수 있다. 비트 라인들(BL)은 제1 구조물(3100F) 내에서 제2 구조물(3100S)까지 연장되는 제2 연결 배선들(3125)을 통해 페이지 버퍼 회로(3120)와 전기적으로 연결될 수 있다.
제1 구조물(3100F)에서, 디코더 회로(1110) 및 페이지 버퍼 회로(3120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(3110) 및 페이지 버퍼 회로(3120)는 로직 회로(3130)에 의해 제어될 수 있다. 반도체 장치(3000)는 로직 회로(3130)와 전기적으로 연결되는 입출력 패드(3101)를 통해, 컨트롤러(3200)와 통신할 수 있다. 입출력 패드(3101)는 제1 구조물(3100F) 내에서 제2 구조물(3100S)까지 연장되는 입출력 연결 배선(3135)을 통해 로직 회로(3130)와 전기적으로 연결될 수 있다.
컨트롤러(3200)는 프로세서(3210), NAND 컨트롤러(3220), 및 호스트 인터페이스(1230)를 포함할 수 있다. 실시예들에 따라, 전자 시스템(3000)은 복수의 반도체 장치들(3100)을 포함할 수 있으며, 이 경우, 컨트롤러(3200)는 복수의 반도체 장치들(3000)을 제어할 수 있다.
프로세서(3210)는 컨트롤러(3200)를 포함하는 전자 시스템(3000) 전반의 동작을 제어할 수 있다. 프로세서(3210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(3220)를 제어하여 반도체 장치(3100)에 액세스할 수 있다. NAND 컨트롤러(3220)는 반도체 장치(3100)와의 통신을 처리하는 NAND 인터페이스(3221)를 포함할 수 있다. NAND 인터페이스(3221)를 통해, 반도체 장치(3100)를 제어하기 위한 커맨드, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 반도체 장치(3100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(3230)는 전자 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(3230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 반도체 장치(1100)를 제어할 수 있다.
본 발명은 스토리지 장치를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 스토리지 장치를 구비하는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치의 동작을 제어하는 스토리지 컨트롤러를 포함하고,
    상기 스토리지 컨트롤러는 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하고, 에러 정정 코드(error correction code, 이하 'ECC') 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 인너 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행하는 ECC 디코더를 포함하는 스토리지 장치.
  2. 제1항에 있어서, 상기 ECC 디코더는
    상기 아우터 셀 비트들에 대하여는 제1 세트의 LLR 값들을 적용하고,
    상기 인너 셀 비트들에 대하여는 제2 세트의 LLR 값들을 적용하고,
    상기 제1 세트의 LLR 값들의 제1 수는 상기 제2 세트의 LLR 값들의 제2 수보다 큰 것을 특징으로 하는 스토리지 장치.
  3. 제2항에 있어서,
    상기 스토리지 컨트롤러는 상기 아우터 셀들과 인너 셀들 각각을 상기 워드라인 컷 영역으로부터의 거리에 기초하여 적어도 두 개의 그룹들로 분할하고,
    상기 ECC 디코더는 상기 아우터 셀들 및 상기 인너 셀들 각각의 상기 그룹들로부터 독출된 비트들에 대하여 서로 다른 LLR 값들을 적용하는 것을 특징으로 하는 스토리지 장치.
  4. 제1항에 있어서,
    상기 ECC 디코더는 상기 아우터 셀 비트들과 상기 인너 셀 비트들에 대하여 서로 다른 LLR 구간들을 적용하여 상기 ECC 섹터에 대한 연판정 디코딩을 수행하고,
    상기 ECC 디코더는 상기 서로 다른 LLR 구간들 중 동일한 LLR 구간에 대하여 상기 아우터 셀 비트들에 적용되는 LLR 값의 절대값이 상기 인너 셀 비트들에 적용되는 LLR 값보다 작도록 하는 것을 특징으로 하는 스토리지 장치.
  5. 제1항에 있어서,
    상기 워드라인들 및 상기 채널들은 상기 수직 방향을 따라 배치되는 복수의 메모리 셀들을 각각 포함하는 복수의 낸드 스트링들을 포함하고,
    상기 스토리지 컨트롤러는 상기 ECC 디코더를 제어하는 프로세서를 더 포함하고,
    상기 프로세서는 복수의 낸드 스트링들 중 상기 복수의 채널들 중 동일한 채널을 공유하는 적어도 두 개의 낸드 스트링들에는 동일한 상기 어드레스 인덱스를 적용하는 것을 특징으로 하는 스토리지 장치.
  6. 제1항에 있어서,
    상기 스토리지 컨트롤러는 상기 ECC 디코더를 제어하는 프로세서를 더 포함하고,
    상기 프로세서는 상기 복수의 워드라인들 중 일부 워드라인들에 대하여 상기 서로 다른 LLR 값들을 적용하도록 상기 ECC 디코더를 제어하는 것을 특징으로 하는 스토리지 장치.
  7. 제1항에 있어서, 상기 ECC 디코더는
    상기 타겟 워드라인으로부터 독출된 독출 데이터를 저장하고, 상기 저장된 독출 데이터를 상기 ECC 섹터 단위로 제공하는 독출 데이터 관리자;
    제1 세트의 LLR 값들 및 제2 세트의 LLR 값들을 포함하는 복수의 세트의 LLR 값들을 저장하는 레지스터;
    상기 독출 데이터 관리자로부터 제공되는 상기 ECC 섹터에 대하여 상기 제1 세트의 LLR 값들 및 상기 제2 세트의 LLR 값들을 매핑하여 LLR 데이터로 출력하는 LLR 맵퍼; 및
    상기 LLR 데이터에 기초하여 노드 연산을 수행하여 변수 노드들의 값들 및 체크 노드들의 값들을 갱신하고, 상기 갱신된 변수 노드들의 값들에 기초하여 상기 LLR 데이터에 대한 디코딩을 수행하여 디코딩된 데이터 또는 독출 에러 메세지를 출력하는 디코더를 포함하는 것을 특징으로 하는 스토리지 장치.
  8. 제7항에 있어서, 상기 독출 데이터 관리자는
    기본 독출 전압을 이용하여 상기 타겟 페이지로부터 독출된 데이터를 제1 독출 데이터로서 저장하고,
    상기 기본 독출 전압과는 다른 오프셋 독출 전압들을 이용하여 상기 타겟 페이지로부터 독출된 데이터를 제2 독출 데이터로서 저장하고,
    상기 LLR 맵퍼는, 상기 오프셋 독출 전압들을 이용하는 연판정 독출 동작 시에,
    상기 제2 독출 데이터의 상기 아우터 셀 비트들에 대하여는 상기 제1 세트의 LLR 값들을 맵핑하고, 상기 제2 독출 데이터의 상기 인너 셀 비트들에 대하여는 상기 제2 세트의 LLR 값들을 맵핑하는 것을 특징으로 하는 스토지리 장치.
  9. 제7항에 있어서, 상기 디코더는
    상기 변수 노드들을 포함하여 상기 LLR 데이터를 저장하고, 상기 저장된 LLR 데이터를 변수 노드 메시지로서 제1 스위치 네트워크에 제공하는 변수 노드 프로세서;
    상기 제1 스위치 네트워크와 연결되며, 상기 체크 노드들을 포함하고, 상기 변수 노드 메시지를 참조하여 상기 체크 노드들 각각에 대한 변수 노드들의 값을 처리하여 체크 노드 메시지를 제2 스위치 네트워크에 제공하는 체크 노드 프로세서; 및
    상기 변수 노드 프로세서에 연결되는 판정 로직을 포함하고,
    상기 변수 노드 프로세서는 상기 체크 노드 메시지를 참조하여 상기 변수 노드의 값들을 갱신하고, 상기 갱신된 변수 노드들의 값들에 기초하여 상기 LLR 데이터에 대한 상기 디코딩을 수행하고,
    상기 판정 로직은 상기 디코딩 결과에 기초하여 상기 디코딩된 데이터 또는 상기 독출 에러 메시지를 출력하는 것을 특징으로 하는 스토리지 장치.
  10. 기판의 상면 위에 적층되는 복수의 워드라인들, 상기 기판에 수직 방향으로 신장되는 채널 홀들에 형성되는 복수의 메모리 셀들 및 제1 수평 방향으로 연장되며 상기 워드라인들을 복수의 메모리 블록들로 구분하는 워드라인 컷 영역들을 구비하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치를 제어하는 스토리지 장치의 동작 방법으로서,
    상기 스토리지 컨트롤러가 상기 복수의 워드라인들 중 타겟 워드라인에 연결되는 타겟 페이지의 메모리 셀들에 대한 독출 동작에서 상기 메모리 셀들 각각의 로케이션 인덱스에 기초하여 상기 메모리 셀들을 상기 워드라인 컷 영역으로부터의 상대적 거리가 가까운 아우터 셀들 및 상기 워드라인 컷 영역으로부터의 상대적 거리가 먼 인너 셀들로 구분하는 단계;
    상기 스토리지 컨트롤러에 포함되는 에러 정정 코드(error correction code, 이하 'ECC') 디코더가 ECC 동작의 단위인 ECC 섹터 내의 상기 아우터 셀들로부터 독출된 아우터 셀 비트들과 상기 인너 셀들로부터 독출된 아우터 셀 비트들에 대하여 서로 다른 로그 우도 비(log likelihood ratio, 이하 'LLR') 값들을 적용하는 단계; 및
    상기 ECC 디코더가 상기 적용된 서로 다른 LLR 값들에 기초하여 상기 ECC 섹터에 대한 ECC 디코딩을 수행하는 단계를 포함하는 스토리지 장치의 동작 방법.
KR1020210132919A 2021-10-07 2021-10-07 스토리지 장치 및 스토리지 장치의 동작 방법 KR20230049881A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210132919A KR20230049881A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 스토리지 장치의 동작 방법
US17/749,691 US20230111033A1 (en) 2021-10-07 2022-05-20 Storage devices and methods of operating storage devices
CN202210882852.2A CN115952027A (zh) 2021-10-07 2022-07-26 存储设备和操作存储设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210132919A KR20230049881A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 스토리지 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230049881A true KR20230049881A (ko) 2023-04-14

Family

ID=85797494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132919A KR20230049881A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 스토리지 장치의 동작 방법

Country Status (3)

Country Link
US (1) US20230111033A1 (ko)
KR (1) KR20230049881A (ko)
CN (1) CN115952027A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8656257B1 (en) * 2012-01-11 2014-02-18 Pmc-Sierra Us, Inc. Nonvolatile memory controller with concatenated error correction codes
KR102081588B1 (ko) * 2013-08-08 2020-02-26 삼성전자 주식회사 Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
KR102108386B1 (ko) * 2013-12-23 2020-05-08 삼성전자주식회사 저장 장치 및 그것의 데이터 엔코딩 및 디코딩 방법들

Also Published As

Publication number Publication date
US20230111033A1 (en) 2023-04-13
CN115952027A (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN105989885B (zh) 存储系统及其操作方法
US10019376B2 (en) Memory system and operating method thereof
US20160371024A1 (en) Memory system and operating method thereof
CN105938418B (zh) 存储系统及其操作方法
US20170242786A1 (en) Memory system and operation method thereof
US10013209B2 (en) Memory system and operating method of memory system
US20160328155A1 (en) Memory system and operating method thereof
EP4163792B1 (en) Storage devices
US12056007B2 (en) Storage devices and methods of operating storage devices
US9977625B2 (en) Data processing system
US20230207017A1 (en) Storage device and method of operating storage device
US10007617B2 (en) Data processing system and operation method thereof
US11699490B2 (en) Non-volatile memory device, operating method thereof, controller for controlling the same, and storage device including the same
JP2023167896A (ja) メモリシステム
KR20230049881A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US12094535B2 (en) Nonvolatile memory devices for reducing degradation due to difference of threshold voltage distributions between outer cells and inner cells
KR20230050197A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US20240184669A1 (en) Error correction code decoder, storage controller and storage device
US12079493B2 (en) Storage devices and methods of operating storage devices
US12073887B2 (en) Semiconductor device performing block program and operating method thereof
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof
KR20240146946A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제어 방법
KR20230072363A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20240131563A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination