KR20230044578A - Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor - Google Patents
Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor Download PDFInfo
- Publication number
- KR20230044578A KR20230044578A KR1020210126837A KR20210126837A KR20230044578A KR 20230044578 A KR20230044578 A KR 20230044578A KR 1020210126837 A KR1020210126837 A KR 1020210126837A KR 20210126837 A KR20210126837 A KR 20210126837A KR 20230044578 A KR20230044578 A KR 20230044578A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- volatile
- ferroelectric
- function logic
- majority
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 146
- 238000000034 method Methods 0.000 claims description 10
- 238000011156 evaluation Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 75
- 238000010586 diagram Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000010287 polarization Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000006386 memory function Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229910020279 Pb(Zr, Ti)O3 Inorganic materials 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229920001166 Poly(vinylidene fluoride-co-trifluoroethylene) Polymers 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- -1 diffusion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
아래의 실시예들은 비휘발성 다수결 함수 로직-인-메모리(Nonvolatile majority function logic-in-memory)에 대한 것으로, 보다 상세하게는 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)를 기반으로 하는 비휘발성 다수결 함수 로직-인-메모리에 관한 기술이다.The following embodiments relate to a nonvolatile majority function logic-in-memory, and more specifically, a nonvolatile based ferroelectric field effect transistor (FeFET). It is a technique of majority voting function logic-in-memory.
사물 인터넷(IoT)의 출현으로 각종 장치에 초 저전력 및 높은 에너지 효율성을 갖춘 반도체의 개발이 요구되고 있다.With the advent of the Internet of Things (IoT), the development of semiconductors with ultra-low power and high energy efficiency is required for various devices.
그러나 반도체 미세공정의 발달로, 배선 지연 및 배선 면적 증가로 인한 전력 소모 증가 및 전달 지연 시간 증가 등의 성능 저하 문제가 대두되고 있다.However, with the development of semiconductor microprocesses, performance degradation problems such as increased power consumption and increased transfer delay time due to wiring delay and wiring area increase have emerged.
이러한 배선 관련 문제의 대부분은, 연산 기능과 메모리 기능이 분리된 회로를 구성하는 기존의 폰 노이만 아키텍처에서 발생된다.Most of these wiring-related problems occur in the existing von Neumann architecture, which constitutes a circuit in which an arithmetic function and a memory function are separated.
이에, 연산 기능과 메모리 기능이 통합된 고성능의 로직-인 메모리가 제안될 필요가 있다.Accordingly, it is necessary to propose a high-performance logic-in memory in which an arithmetic function and a memory function are integrated.
한편, 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)는 강유전체의 분극 방향에 따라 트랜지스터의 문턱 전압을 이동시키는 소자로서, 분극 방향(채널을 향하거나 멀어지는 방향)으로 강유전체 전계효과 트랜지스터의 문턱 전압을 각각 낮거나 높게 설정할 수 있다. 강유전체 전계효과 트랜지스터는 전기장에 의해 프로그램 동작(쓰기 동작을 수행하기 때문에, 적은 프로그램 전류(쓰기 전류)를 사용하여 우수한 에너지 효율성을 가질 수 있다. 또한, 강유전체 전계효과 트랜지스터는 트랜지스터 증폭 프로세스의 도움을 받아 판독 동작(읽기 동작)을 수행하기 때문에, 매우 빠르고 안정적이며 비파괴적인 판독 동작을 가능하게 할 수 있다.On the other hand, a ferroelectric field effect transistor (FeFET) is a device that moves the threshold voltage of a transistor according to the polarization direction of a ferroelectric. Each can be set low or high. Since the ferroelectric field effect transistor performs a program operation (write operation) by an electric field, it can have excellent energy efficiency using a small program current (write current). In addition, the ferroelectric field effect transistor is supported by a transistor amplification process. Since the read operation (read operation) is performed, it is possible to enable a very fast, stable, and non-destructive read operation.
따라서, 아래의 실시예들은 전술된 배선 관련 문제를 해결하는 동시에 강유전체 전계효과 트랜지스터가 갖는 이점들을 도모하기 위해, 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리를 제안하고자 한다.Accordingly, the following embodiments intend to propose a non-volatile majority function logic-in-memory based on a ferroelectric field effect transistor in order to solve the aforementioned wiring-related problems and at the same time to promote the advantages of the ferroelectric field effect transistor.
일 실시예들은 배선 지연 및 배선 면적 증가로 인한 전력 소모 증가 및 전달 지연 시간 증가 등의 성능 저하 문제를 해결하는 동시에, 메모리 동작의 속도 및 에너지 효율성을 개선하고 비파괴적인 메모리 동작이 가능하도록 하는 효과를 달성하고자, 강유전체 전계효과 트랜지스터를 기반으로 연산 기능과 메모리 기능을 통합한 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리를 제안한다.Embodiments provide an effect of improving the speed and energy efficiency of memory operations and enabling non-destructive memory operations while solving performance degradation problems such as increased power consumption and increased transfer delay time due to wiring delay and increased wiring area. To achieve this, we propose a non-volatile majority function logic-in-memory based on a ferroelectric field effect transistor that integrates an arithmetic function and a memory function based on a ferroelectric field effect transistor.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and can be variously expanded without departing from the technical spirit and scope of the present invention.
일 실시예에 따르면, 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리(Nonvolatile majority function logic-in-memory)는, 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)를 포함하고, 상기 강유전체 전계효과 트랜지스터의 게이트에는 복수의 강유전체 커패시터들이 연결되는 것을 특징으로 할 수 있다.According to one embodiment, a nonvolatile majority function logic-in-memory based on a ferroelectric field effect transistor includes a ferroelectric field effect transistor (FeFET), and the A plurality of ferroelectric capacitors may be connected to the gate of the ferroelectric field effect transistor.
일 측에 따르면, 상기 복수의 강유전체 커패시터들은, 상기 전계효과 트랜지스터의 게이트에 병렬로 연결되는 것을 특징으로 할 수 있다.According to one side, the plurality of ferroelectric capacitors may be connected in parallel to the gate of the field effect transistor.
다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 상기 복수의 강유전체 커패시터들 중 어느 하나의 강유전체 커패시터를 판독 동작에만 사용하고, 상기 복수의 강유전체 커패시터들 중 상기 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들을 프로그램 동작에 사용하는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory uses one ferroelectric capacitor among the plurality of ferroelectric capacitors only for a read operation, and the one ferroelectric capacitor among the plurality of ferroelectric capacitors It may be characterized in that the remaining ferroelectric capacitors except for are used for a program operation.
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 상기 나머지 강유전체 커패시터들 중 프로그램 동작의 대상이 되는 선택된 강유전체 커패시터의 상부 전극에 상기 나머지 강유전체 커패시터들 중 상기 선택된 강유전체 커패시터를 제외한 비선택된 강유전체 커패시터들 각각의 상부 전극에 인가되는 전압과 상이한 전압을 인가하여, 상기 선택된 강유전체 커패시터에 대한 프로그램 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory may, except for the selected ferroelectric capacitor among the remaining ferroelectric capacitors, attach an upper electrode of a selected ferroelectric capacitor to be a program operation target among the remaining ferroelectric capacitors. It may be characterized in that a program operation for the selected ferroelectric capacitor is performed by applying a voltage different from the voltage applied to the upper electrode of each of the non-selected ferroelectric capacitors.
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 상기 어느 하나의 강유전체 커패시터의 상부 전극에 판독 전압을 인가하여 상기 나머지 강유전체 커패시터들에 대한 판독 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory performs a read operation on the remaining ferroelectric capacitors by applying a read voltage to an upper electrode of the one ferroelectric capacitor. can
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 상기 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 개수별 문턱 전압에 기초하여, 상기 판독 전압을 설정하는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority-majority function logic-in-memory may set the read voltage based on a threshold voltage for each number of data programmed into each of the remaining ferroelectric capacitors. .
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 클록이 0인 경우 프리차지 상태에서 프로그램 동작을 수행하고, 상기 클록이 1인 경우 평가 상태에서 상기 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 다수결 함수 값을 산출하는 동적 논리 회로로 사용되는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory performs a program operation in a precharge state when the clock is 0, and in an evaluation state when the clock is 1, each of the remaining ferroelectric capacitors It may be characterized in that it is used as a dynamic logic circuit that calculates a majority function value of programmed data.
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, CMOS 회로에 연결된 채, 상기 CMOS 회로의 입력 및 출력을 저장하는 용도로 사용되는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory may be used for storing inputs and outputs of the CMOS circuit while being connected to the CMOS circuit.
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 상기 나머지 강유전체 커패시터들 중 어느 하나의 강유전체 커패시터를 제어 입력으로 사용하거나, 상기 나머지 강유전체 커패시터들 중 두 개의 강유전체 커패시터들의 AND 로직 또는 OR 로직을 사용하여, 재구성 가능한 컴퓨팅에 활용되는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory uses one ferroelectric capacitor among the remaining ferroelectric capacitors as a control input, or uses AND logic of two ferroelectric capacitors among the remaining ferroelectric capacitors. Alternatively, it may be characterized in that it is utilized for reconfigurable computing using OR logic.
또 다른 일 측에 따르면, 상기 비휘발성 다수결 함수 로직-인-메모리는, 복수 개 구비된 채 비휘발성 전가산기 회로에 포함되어, 상기 비휘발성 전가산기 회로의 입력들과 캐리를 저장하는데 사용되는 것을 특징으로 할 수 있다.According to another aspect, the non-volatile majority function logic-in-memory is included in a non-volatile full adder circuit while being provided in plurality and is used to store inputs and carry of the non-volatile full adder circuit. can be characterized.
일 실시예에 따르면, 게이트에 병렬로 연결되는 복수의 강유전체 커패시터들을 포함하는 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)로 구성되는 비휘발성 다수결 함수 로직-인-메모리(Nonvolatile majority function logic-in-memory)의 프로그램 동작 방법은, 상기 복수의 강유전체 커패시터들 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들 중 프로그램 동작의 대상이 되는 어느 하나의 강유전체 커패시터를 선택하는 단계; 및 상기 선택된 강유전체 커패시터의 상부 전극에 상기 나머지 강유전체 커패시터들 중 상기 선택된 강유전체 커패시터를 제외한 비선택된 강유전체 커패시터들 각각의 상부 전극에 인가되는 전압과 상이한 전압을 인가하여, 상기 선택된 강유전체 커패시터에 대한 프로그램 동작을 수행하는 단계를 포함할 수 있다.According to one embodiment, a nonvolatile majority function logic-in-memory consisting of a Ferroelectric Field Effect Transistor (FeFET) including a plurality of ferroelectric capacitors connected in parallel to a gate. The program operation method of the -memory) includes selecting one ferroelectric capacitor to be subjected to a program operation among ferroelectric capacitors other than one ferroelectric capacitor used only for a read operation among the plurality of ferroelectric capacitors; and applying a voltage different from the voltage applied to the upper electrode of each of the non-selected ferroelectric capacitors excluding the selected ferroelectric capacitor among the remaining ferroelectric capacitors to the upper electrode of the selected ferroelectric capacitor, thereby performing a program operation on the selected ferroelectric capacitor. steps may be included.
일 실시예에 따르면, 게이트에 병렬로 연결되는 복수의 강유전체 커패시터들을 포함하는 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)로 구성되는 비휘발성 다수결 함수 로직-인-메모리(Nonvolatile majority function logic-in-memory)의 판독 동작 방법은, 상기 복수의 강유전체 커패시터들 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 개수별 문턱 전압에 기초하여, 판독 전압을 설정하는 단계; 및 상기 어느 하나의 강유전체 커패시터의 상부 전극에 판독 전압을 인가하여, 상기 나머지 강유전체 커패시터들에 대한 판독 동작을 수행하는 단계를 포함할 수 있다.According to one embodiment, a nonvolatile majority function logic-in-memory consisting of a Ferroelectric Field Effect Transistor (FeFET) including a plurality of ferroelectric capacitors connected in parallel to a gate. -memory) read operation method sets the read voltage based on the threshold voltage for each number of data programmed in each of the ferroelectric capacitors except for one ferroelectric capacitor used only for the read operation among the plurality of ferroelectric capacitors. doing; and applying a read voltage to an upper electrode of one of the ferroelectric capacitors to perform a read operation on the remaining ferroelectric capacitors.
일 실시예들은 강유전체 전계효과 트랜지스터를 기반으로 연산 기능과 메모리 기능을 통합한 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리를 제안함으로써, 배선 지연 및 배선 면적 증가로 인한 전력 소모 증가 및 전달 지연 시간 증가 등의 성능 저하 문제를 해결하는 동시에, 메모리 동작의 속도 및 에너지 효율성을 개선하고 비파괴적인 메모리 동작이 가능하도록 하는 효과를 달성할 수 있다.Embodiments propose a non-volatile majority function logic-in-memory based on a ferroelectric field effect transistor in which an arithmetic function and a memory function are integrated based on a ferroelectric field effect transistor, thereby increasing power consumption due to wiring delay and wiring area increase, and It is possible to achieve an effect of improving the speed and energy efficiency of a memory operation and enabling a non-destructive memory operation while solving a performance degradation problem such as an increase in transfer delay time.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and can be variously extended without departing from the technical spirit and scope of the present invention.
도 1a 내지 1b는 일 실시예에 따른 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리를 도시한 도면이다.
도 2a 내지 2d는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 동작 원리를 설명하기 위한 도면이다.
도 3은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리에서의 문턱 전압을 설명하기 위한 도면이다.
도 4a 내지 4c는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 프로그램 동작을 설명하기 위한 도면이다.
도 5a 내지 5b는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 판독 동작을 설명하기 위한 도면이다.
도 6은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 동적 논리 회로로 사용되는 것을 설명하기 위한 도면이다.
도 7a 내지 7c는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 재구성 가능한 컴퓨팅에 활용되는 것을 설명하기 위한 도면이다.
도 8은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 비휘발성 전가산기 회로에 사용되는 것을 설명하기 위한 도면이다.1A and 1B are diagrams illustrating a non-volatile majority-majority function logic-in-memory based on a ferroelectric field effect transistor according to an exemplary embodiment.
2A to 2D are diagrams for explaining the operating principle of the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 .
FIG. 3 is a diagram for explaining a threshold voltage in the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 .
4A to 4C are diagrams for explaining a program operation of the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 .
5A to 5B are views for explaining a read operation of the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1;
FIG. 6 is a diagram for explaining the use of the non-volatile majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 as a dynamic logic circuit.
7A to 7C are views for explaining that the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 is used for reconfigurable computing.
FIG. 8 is a diagram for explaining that the non-volatile majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 is used in a non-volatile full adder circuit.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.
또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다.In addition, terms used in this specification (terminology) are terms used to appropriately express preferred embodiments of the present invention, which may vary according to the intention of a viewer or operator or customs in the field to which the present invention belongs. Therefore, definitions of these terms will have to be made based on the content throughout this specification. For example, in this specification, singular forms also include plural forms unless specifically stated otherwise in a phrase. Also, as used herein, "comprises" and/or "comprising" means that a referenced component, step, operation, and/or element is one or more other components, steps, operations, and/or elements. The presence or addition of elements is not excluded. In addition, although terms such as first and second are used in this specification to describe various regions, directions, shapes, etc., these regions, directions, and shapes should not be limited by these terms. These terms are only used to distinguish one area, direction or shape from another area, direction or shape. Accordingly, a portion referred to as a first portion in one embodiment may be referred to as a second portion in another embodiment.
또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.Also, it should be understood that the various embodiments of the present invention are different from each other but are not necessarily mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in one embodiment in another embodiment without departing from the spirit and scope of the present invention. In addition, it should be understood that the location, arrangement, or configuration of individual components in the scope of each embodiment presented may be changed without departing from the spirit and scope of the present invention.
종래의 로직-인-메모리는 CMOS 기반의 AND 로직과 인버터가 다른 로직을 생성하는 AIG(AND-inverter graph)를 이용한 로직 합성에 중점을 두고 있으나, AIG가 최적의 논리 합성이 아니라는 한계를 갖는다.Conventional logic-in-memory focuses on logic synthesis using a CMOS-based AND logic and an AND-inverter graph (AIG) in which an inverter generates another logic, but AIG has limitations in that it is not optimal logic synthesis.
한편, 입력들 중 절반 이상이 참인 경우 참으로 정의되는 다수결 함수 기반의 MIG(Majority inverter graph)는, 논리 합성을 위한 면적, 지연 시간, 전력 면에서 AIG에 비해 우수한 성능을 갖지만, 단일 입력 MOSFET을 사용하여 합성하기 어려운 문제를 갖는다.On the other hand, a majority inverter graph (MIG) based on a majority vote function defined as true when more than half of the inputs are true has superior performance compared to AIG in terms of area, delay time, and power for logic synthesis, but requires a single input MOSFET. It has a problem that is difficult to synthesize using.
이에, 아래에서는 설명된 한계 및 문제를 해결하는 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 개시된다. 이하 설명되는 비휘발성 다수결 함수 로직-인-메모리는 강유전체 전계효과 트랜지스터에 복수의 강유전체 커패시터들이 연결된 구조를 통해, 배선 지연 및 배선 면적 증가로 인한 전력 소모 증가 및 전달 지연 시간 증가 등의 성능 저하 문제를 해결하는 동시에, 메모리 동작의 속도 및 에너지 효율성을 개선하고 비파괴적인 메모리 동작이 가능하도록 하는 효과를 달성할 수 있다.Accordingly, a non-volatile majority-majority function logic-in-memory based on a ferroelectric field effect transistor that solves the limitations and problems described below is disclosed. The non-volatile majority-majority function logic-in-memory described below solves performance degradation problems such as increased power consumption and increased transfer delay time due to wiring delay and wiring area increase through a structure in which a plurality of ferroelectric capacitors are connected to a ferroelectric field effect transistor. At the same time, it is possible to achieve the effect of improving the speed and energy efficiency of memory operation and enabling non-destructive memory operation.
도 1a 내지 1b는 일 실시예에 따른 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리를 도시한 도면으로, 도 1b는 도 1a에 도시된 비휘발성 다수결 함수 로직-인-메모리의 등가 회로를 나타낸 개념도이고, 도 2a 내지 2d는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 동작 원리를 설명하기 위한 도면이며, 도 3은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리에서의 문턱 전압을 설명하기 위한 도면이다.1A to 1B are diagrams illustrating a non-volatile majority-majority function logic-in-memory based on a ferroelectric field effect transistor according to an embodiment, and FIG. 1B is an equivalent of the non-volatile majority-majority function logic-in-memory shown in FIG. 1A 2A to 2D are diagrams for explaining the operating principle of the non-volatile majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1, and FIG. 3 is the ferroelectric shown in FIG. 1. It is a diagram for explaining the threshold voltage in a non-volatile majority function logic-in-memory based on a field effect transistor.
도 1a 내지 1b를 참조하면, 일 실시예에 따른 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리(100)(이하, 비휘발성 다수결 함수 로직-인-메모리로 기재됨)는, 강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)(110)에 복수의 강유전체 커패시터들(120, 121, 122, 123)이 연결된 구조를 갖는다.Referring to FIGS. 1A and 1B , a non-volatile majority-majority function logic-in-
보다 상세하게, 강유전체 전계효과 트랜지스터(110)는, 기판(111), 채널(112), 소스(113) 및 드레인(114), 게이트 절연막(115), 게이트(116)와, 게이트(116)에 연결되는 복수의 강유전체 커패시터들(120, 121, 122, 123)을 포함할 수 있다.More specifically, the ferroelectric
기판(111)은 실리콘(Silicon), 게르마늄(Germanium), 실리콘 게르마늄(Silicon-germanium), 인장 실리콘(Strained silicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon-germanium), 절연층 매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형성될 수 있다.The
채널(112)은, 기판(111) 상 소스(113) 및 드레인(114) 사이에 형성되는 영역으로, 플래너(Planar) 구조, 핀(fin) 구조, 나노시트(Nanosheet) 구조, 나노와이어(Nanowire) 구조를 포함하는 돌출형 채널 구조 또는 매립형 채널 구조 중 어느 하나의 구조를 가질 수 있다.The
소스(113) 및 드레인(114)은, 기판(111) 상 채널(112)을 사이에 두는 기판(111)의 양단에 n형 실리콘, p형 실리콘 또는 금속실리사이드 중 어느 하나로 형성될 수 있다. 일례로, 소스(113) 및 드레인(114)은, n형 실리콘 또는 p형 실리콘으로 형성되는 경우, 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장, 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 하나의 방식에 기초하여 형성될 수 있다. 만약, 소스(113) 및 드레인(114)이, 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 또는 이리듐(Ir)와 같은 금속실리사이드로 형성되는 경우, 도펀트 편석(Dopant segregation)을 이용하여 접합이 개선될 수 있다.The source 113 and the drain 114 may be formed of any one of n-type silicon, p-type silicon, or metal silicide at both ends of the
이와 같은 소스(113) 및 드레인(114)은 채널(112)과 동일한 물질로 형성될 수 있다. 일례로, 채널(112), 소스(113) 및 드레인(114)은 실리콘(Silicon), 게르마늄(Germanium), 실리콘 게르마늄(Silicon-germanium), 인장 실리콘(Strained silicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon-germanium) 및 절연층 매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 채널(112), 소스(113) 및 드레인(114)은 각기 서로 다른 물질로 형성될 수 있다.The source 113 and the drain 114 may be formed of the same material as the
게이트 절연막(115)은, 게이트(116)와 채널(112)을 절연시키는 구성요소로서, 메모리 특성을 보이지 않는 임의의 절연 물질로 형성될 수 있다. 일례로, 게이트 절연막(115)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산화질화물(SiON), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 지르코늄 옥사이드(ZrO2), 하프늄 지르코늄 옥사이드(HZO) 또는 하프늄 옥시나이트라이드(HfON) 중 적어도 하나로 형성될 수 있다.The gate insulating layer 115 is a component that insulates the
게이트(116)는, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다결정 실리콘 또는 실리사이드 중 적어도 하나의 물질로 형성될 수 있다. 여기서, 실리사이드는 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi or CoSi2), 니클 실리사이드(NiSi or NiSi2) 등을 포함할 수 있다.The
복수의 강유전체 커패시터들(120, 121, 122, 123) 각각은, 각각의 상부 전극(130, 131, 132, 133) 및 게이트(116)에 인가되는 전압에 의한 전압차로 쌍극자의 정렬 상태(분극 상태)를 표현 및 유지함으로써, 데이터의 값을 나타내고 저장하는 메모리 셀의 기능을 구현할 수 있다.Each of the plurality of
이를 위해, 복수의 강유전체 커패시터들(120, 121, 122, 123) 각각은, 분극 현상이 발생되는 사방정계(orthorhombic) 결정 구조를 갖는 물질로 형성될 수 있다. 예를 들어, 복수의 강유전체 커패시터들(120, 121, 122, 123) 각각은, HfOx, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나의 물질을 포함할 수 있다. 그러나 복수의 강유전체 커패시터들(120, 121, 122, 123) 각각은 이에 제한되거나 한정되지 않고, 설명된 물질 이외에도 쌍극자의 분극 현상을 발생시킬 수 있는 다양한 강유전성 물질로 형성될 수 있다.To this end, each of the plurality of
특히, 복수의 강유전체 커패시터들(120, 121, 122, 123)은 게이트(116)에 병렬로 연결됨으로써, 비휘발성 다수결 함수 로직-인-메모리(100)가 1T(Transistor)-nC(n Capacitor)의 구조를 갖게 할 수 있다. 이하, 도면을 통해 복수의 강유전체 커패시터들(120, 121, 122, 123)이 네 개인 경우로 설명되나 이에 제한되거나 한정되지 않고 두 개 이상의 다양한 개수로 구현될 수 있다.In particular, the plurality of
이와 같은 1T-nC 구조에서, 복수의 강유전체 커패시터들(120, 121, 122, 123) 중 어느 하나의 강유전체 커패시터(120)는 판독 동작(읽기 동작)에만 사용되고, 복수의 강유전체 커패시터들(120, 121, 122, 123) 중 어느 하나의 강유전체 커패시터(120)를 제외한 나머지 강유전체 커패시터들(121, 122, 123)이 프로그램 동작(쓰기 동작)에 사용될 수 있다. 즉, 어느 하나의 강유전체 커패시터(120)에는 데이터가 저장되지 않아 판독 동작에서만 사용될 수 있다.In such a 1T-nC structure, one
프로그램 동작과 관련하여, 비휘발성 다수결 함수 로직-인-메모리(100)는 프로그램 동작 시 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향으로 데이터 "0" 또는 "1"의 값을 나타내고 저장할 수 있다.Regarding the program operation, the non-volatile majority function logic-in-
예를 들어, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향이 도 2a에 도시된 바와 같이 정렬된다면, 나머지 강유전체 커패시터들(121, 122, 123) 각각이 "1"의 데이터를 저장함에 따라, 비휘발성 다수결 함수 로직-인-메모리(100)는 "111"의 데이터를 저장할 수 있다.For example, if the polarization direction of each of the remaining
다른 예를 들면, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향이 도 2b에 도시된 바와 같이 정렬된다면, 제1 강유전체 커패시터(121) 및 제2 강유전체 커패시터(122) 각각이 "1"의 데이터를 저장하고 제3 강유전체 커패시터(123)가 "0"의 데이터를 저장함에 따라, 비휘발성 다수결 함수 로직-인-메모리(100)는 "110"의 데이터를 저장할 수 있다.For another example, if the polarization direction of each of the remaining
또 다른 예를 들면, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향이 도 2c에 도시된 바와 같이 정렬된다면, 제1 강유전체 커패시터(121)가 "1"의 데이터를 저장하고 제2 강유전체 커패시터(122) 및 제3 강유전체 커패시터(123) 각각이 "0"의 데이터를 저장함에 따라, 비휘발성 다수결 함수 로직-인-메모리(100)는 "100"의 데이터를 저장할 수 있다.For another example, if the polarization direction of each of the remaining
또 다른 예를 들면, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향이 도 2d에 도시된 바와 같이 정렬된다면, 나머지 강유전체 커패시터들(121, 122, 123) 각각이 "0"의 데이터를 저장함에 따라, 비휘발성 다수결 함수 로직-인-메모리(100)는 "000"의 데이터를 저장할 수 있다.As another example, if the polarization direction of each of the remaining
이 때, 프로그램 동작 및 판독 동작에서 비휘발성 다수결 함수 로직-인-메모리(100)의 문턱 전압은, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향에 따라 결정될 수 있다.In this case, the threshold voltage of the non-volatile majority function logic-in-
예를 들어, 나머지 강유전체 커패시터들(121, 122, 123) 각각의 분극 방향에 따라 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수에 의해 비휘발성 다수결 함수 로직-인-메모리(100)의 문턱 전압이 결정될 수 있다.For example, by the number of data of “1” stored in the remaining
보다 구체적인 예를 들면, 비휘발성 다수결 함수 로직-인-메모리(100)의 문턱 전압은 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 많을수록 작은 값을 갖게 될 수 있다.For a more specific example, the threshold voltage of the non-volatile majority-majority function logic-in-
이와 관련하여 도 3을 참조하면, 비휘발성 다수결 함수 로직-인-메모리(100)의 문턱 전압은, 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 3개인 경우("111"의 데이터가 저장되는 경우), 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 2개인 경우("110"의 데이터가 저장되는 경우), 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 1개인 경우("100"의 데이터가 저장되는 경우) 및 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 0개인 경우("000"의 데이터가 저장되는 경우)의 순서로 작은 값을 가질 수 있다.In this regard, referring to FIG. 3 , the threshold voltage of the non-volatile majority function logic-in-
이에, 비휘발성 다수결 함수 로직-인-메모리(100)는, 판독 동작에서 인가될 판독 전압을 나머지 강유전체 커패시터들(121, 122, 123) 각각에 프로그램된 데이터의 개수별 문턱 전압에 따라 설정함으로써, 나머지 강유전체 커패시터들(121, 122, 123) 각각에 프로그램된 데이터를 판독할 수 있다.Accordingly, the non-volatile majority-majority function logic-in-
예를 들어, 비휘발성 다수결 함수 로직-인-메모리(100)는 판독 전압을 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 2개인 경우의 문턱 전압과 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 1개인 경우의 문턱 전압 사이의 값으로 설정함으로써, 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 2개 이상인 경우 판독 동작의 결과로서 On 전류를 산출하고, 나머지 강유전체 커패시터들(121, 122, 123)에 저장되는 "1"의 데이터의 개수가 2개 미만인 경우 Off 전류를 산출할 수 있다.For example, the non-volatile majority function logic-in-
이하에서는, 설명된 구조의 비휘발성 다수결 함수 로직-인-메모리(100)가 수행하는 프로그램 동작 및 판독 동작에 대해 설명된다.Hereinafter, a program operation and a read operation performed by the non-volatile majority-majority function logic-in-
도 4a 내지 4c는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 프로그램 동작을 설명하기 위한 도면이다.4A to 4C are diagrams for explaining a program operation of the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 .
도 4a 내지 4c를 참조하면, 단계(S410)에서 비휘발성 다수결 함수 로직-인-메모리(100)는, 복수의 강유전체 커패시터들(120, 121, 122, 123) 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터(120)를 제외한 나머지 강유전체 커패시터들(121, 122, 123) 중 프로그램 동작의 대상이 되는 어느 하나의 강유전체 커패시터(121)를 선택할 수 있다.4A to 4C, in step S410, the non-volatile majority function logic-in-
이에, 단계(S420)에서 비휘발성 다수결 함수 로직-인-메모리(100)는, 선택된 강유전체 커패시터(121)의 상부 전극(131)에 나머지 강유전체 커패시터들(121, 122, 123) 중 선택된 강유전체 커패시터(121)를 제외한 비선택된 강유전체 커패시터들(122, 123) 각각의 상부 전극(132, 133)에 인가되는 전압과 상이한 전압을 인가하여, 선택된 강유전체 커패시터(122)에 대한 프로그램 동작을 수행할 수 있다.Accordingly, in step S420, the non-volatile majority function logic-in-
예를 들어, 비휘발성 다수결 함수 로직-인-메모리(100)는 도 4b에 도시된 바와 같이 판독 동작에서만 사용되는 어느 하나의 강유전체 커패시터(120)의 상부 전극(130)에 접지 전압(0V)을 인가하는 가운데, 선택된 강유전체 커패시터(121)의 상부 전극(131)에 프로그램 전압(Vwrite)을 인가하고 비선택된 강유전체 커패시터들(122, 123) 각각의 상부 전극(132, 133)에 접지 전압(0V)을 인가함으로써, 선택된 강유전체 커패시터(121)에 "1"의 데이터를 프로그램할 수 있다.For example, the non-volatile majority function logic-in-
다른 예를 들면, 비휘발성 다수결 함수 로직-인-메모리(100)는 도 4c에 도시된 바와 같이 판독 동작에서만 사용되는 어느 하나의 강유전체 커패시터(120)의 상부 전극(130)에 접지 전압(Vwrite)을 인가하는 가운데, 선택된 강유전체 커패시터(121)의 상부 전극(131)에 접지 전압(0V)을 인가하고 비선택된 강유전체 커패시터들(122, 123) 각각의 상부 전극(132, 133)에 프로그램 전압(Vwrite)을 인가함으로써, 선택된 강유전체 커패시터(121)에 "0"의 데이터를 프로그램할 수 있다.As another example, the non-volatile majority function logic-in-
이상 설명된 "1"의 데이터 또는 "0"의 데이터를 프로그램하는 프로그램 동작과 관련되어 비휘발성 다수결 함수 로직-인-메모리(100)의 각 구성요소에 인가되는 전압은 아래의 표 1과 같다.Table 1 below shows voltages applied to each component of the non-volatile majority-majority function logic-in-
도 5a 내지 5b는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리의 판독 동작을 설명하기 위한 도면이다.5A to 5B are views for explaining a read operation of the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1;
도 5a 내지 5c를 참조하면, 단계(S510)에서 비휘발성 다수결 함수 로직-인-메모리(100)는, 복수의 강유전체 커패시터들(120, 121, 122, 123) 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터(120)를 제외한 나머지 강유전체 커패시터들(121, 122, 123) 각각에 프로그램된 데이터의 개수별 문턱 전압에 기초하여, 판독 전압을 설정할 수 있다.5A to 5C, in step S510, the non-volatile majority function logic-in-
이에, 단계(S520)에서 비휘발성 다수결 함수 로직-인-메모리(100)는, 어느 하나의 강유전체 커패시터(120)의 상부 전극(130)에 판독 전압을 인가하여, 나머지 강유전체 커패시터들(121, 122, 123)에 대한 판독 동작을 수행할 수 있다.Accordingly, in step S520, the non-volatile majority-majority function logic-in-
예를 들어, 비휘발성 다수결 함수 로직-인-메모리(100)는 도 5b에 도시된 바와 같이 판독 동작에서만 사용되는 어느 하나의 강유전체 커패시터(120)의 상부 전극(130)에 판독 전압(Vread)을 인가하고 나머지 강유전체 커패시터들(121, 122, 123) 각각의 상부 전극(131, 132, 133)에 플로팅(Floating) 전압을 인가함으로써, 나머지 강유전체 커패시터들(121, 122, 123)에 대한 판독 동작을 수행할 수 있다.For example, the non-volatile majority function logic-in-
이상 설명된 판독 동작과 관련되어 비휘발성 다수결 함수 로직-인-메모리(100)의 각 구성요소에 인가되는 전압은 아래의 표 2와 같다.In relation to the above-described read operation, voltages applied to each component of the non-volatile majority-majority function logic-in-
이상 설명된 비휘발성 다수결 함수 로직-인-메모리(100)는 동적 논리 회로에 사용되거나, 재구성 가능한 컴퓨팅에 활용되거나, 비휘발성 전가산기 회로에 사용될 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.The above-described non-volatile majority-major function logic-in-
도 6은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 동적 논리 회로로 사용되는 것을 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining the use of the non-volatile majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 as a dynamic logic circuit.
도 6을 참조하면, 비휘발성 다수결 함수 로직-인-메모리(100)는 아래의 표 3과 같이 클록의 입력이 0인 경우 프리차지 상태에서 프로그램 동작을 수행하고, 클록의 입력이 1인 경우 평가 상태에서 나머지 강유전체 커패시터들(121, 122, 123) 각각에 프로그램된 데이터의 다수결 함수 값(Majority-Not)을 산출하는 동적 논리 회로로 사용될 수 있다.Referring to FIG. 6, the non-volatile majority function logic-in-
또한, 비휘발성 다수결 함수 로직-인-메모리(100)는 CMOS 회로에 연결된 채, CMOS 회로의 입력 및 출력을 저장하는 용도로 사용될 수 있다. 이 때, CMOS 회로는 NOT, AND, OR, NAND, NOR, XOR, XNOR, MUX, 인버터, 인코더, 디코더, 전가산기, 반가산기, 전감산기, 반감산기, 플립 플랍, TCAM 등을 포함하는 임의의 CMOS 회로일 수 있다. 이에 대한 상세한 예시는 아래의 도 7a 내지 8을 참조하여 기재된다.In addition, the non-volatile majority function logic-in-
도 7a 내지 7c는 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 재구성 가능한 컴퓨팅에 활용되는 것을 설명하기 위한 도면이다.7A to 7C are views for explaining that the non-volatile majority-majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 is used for reconfigurable computing.
도 7a 내지 7c를 참조하면, 비휘발성 다수결 함수 로직-인-메모리(100)는 도 7a에 도시된 바와 같이 나머지 강유전체 커패시터들(121, 122, 123) 중 어느 하나의 강유전체 커패시터(121)를 제어 입력으로 사용하거나, 도 7b 내지 7c에 도시된 바와 같이 나머지 강유전체 커패시터들(121, 122, 123) 중 두 개의 강유전체 커패시터들의 AND 로직 또는 OR 로직을 사용하여 재구성 가능한 컴퓨팅에 활용될 수 있다.Referring to FIGS. 7A to 7C, the non-volatile majority-majority function logic-in-
도 8은 도 1에 도시된 강유전체 전계효과 트랜지스터 기반의 비휘발성 다수결 함수 로직-인-메모리가 비휘발성 전가산기 회로에 사용되는 것을 설명하기 위한 도면이다.FIG. 8 is a diagram for explaining that the non-volatile majority function logic-in-memory based on the ferroelectric field effect transistor shown in FIG. 1 is used in a non-volatile full adder circuit.
도 8을 참조하면, 비휘발성 다수결 함수 로직-인-메모리(100)는 도면에 도시된 바와 같이 복수 개 구비된 채, 비휘발성 전가산기 회로(800)에 포함되어, 비휘발성 전가산기 회로(800)의 입력들(A, B)과 캐리(C)를 저장하는데 사용될 수 있다.Referring to FIG. 8 , as shown in the drawing, a plurality of non-volatile majority-majority function logic-in-
보다 상세하게, CLK 신호가 0일 경우 프리차지 상태로 CLK와 연결된 PMOS가 켜지고 비휘발성 다수결 함수 로직-인-메모리(100)가 꺼져, /Cout와 /Sum가 1로 충전되게 된다. 인버터를 통해 /Cout와 /Sum 신호는 반전되어 모든 출력신호는 0이 되고 CLK 신호가 1인 경우에만 Pull-down 회로에 의해 출력신호가 결정되고 각각의 입력에 따라 아래의 표 4와 같은 출력 신호가 나타나게 된다.More specifically, when the CLK signal is 0, the PMOS connected to CLK is turned on in a precharged state, and the non-volatile majority function logic-in-
이상 1bit데이터를 저장하는 전가산기 회로가 설명되었으나, 이에 제한되거나 한정되지 않고 비휘발성 다수결 함수 로직-인-메모리(100)는 1bit 이상의 데이터를 저장하는 전가산기 회로에 사용될 수 있다.Although the full-adder circuit for storing 1-bit data has been described above, the non-volatile majority-majority function logic-in-
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or the components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
100: 비휘발성 다수결 함수 로직-인-메모리
110: 강유전체 전계효과 트랜지스터
111: 기판
112: 채널
113: 소스
114: 드레인
115: 게이트 절연막
116: 게이트
120, 121, 122, 123: 복수의 강유전체 커패시터들100: non-volatile majority voting function logic-in-memory
110: ferroelectric field effect transistor
111 substrate
112: channel
113: source
114: drain
115: gate insulating film
116: gate
120, 121, 122, 123: a plurality of ferroelectric capacitors
Claims (12)
강유전체 전계효과 트랜지스터(Ferroelectric Field Effect Transistor; FeFET)
를 포함하고,
상기 강유전체 전계효과 트랜지스터의 게이트에는 복수의 강유전체 커패시터들이 연결되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.In a nonvolatile majority function logic-in-memory based on a ferroelectric field effect transistor,
Ferroelectric Field Effect Transistor (FeFET)
including,
Non-volatile majority function logic-in-memory, characterized in that a plurality of ferroelectric capacitors are connected to the gate of the ferroelectric field effect transistor.
상기 복수의 강유전체 커패시터들은,
상기 전계효과 트랜지스터의 게이트에 병렬로 연결되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 1,
The plurality of ferroelectric capacitors,
Non-volatile majority function logic-in-memory, characterized in that connected in parallel to the gate of the field effect transistor.
상기 비휘발성 다수결 함수 로직-인-메모리는,
상기 복수의 강유전체 커패시터들 중 어느 하나의 강유전체 커패시터를 판독 동작에만 사용하고, 상기 복수의 강유전체 커패시터들 중 상기 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들을 프로그램 동작에 사용하는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 1,
The non-volatile majority function logic-in-memory,
Non-volatile majority rule characterized in that one ferroelectric capacitor among the plurality of ferroelectric capacitors is used only for a read operation, and the remaining ferroelectric capacitors other than the one ferroelectric capacitor among the plurality of ferroelectric capacitors are used for a program operation. Functional logic-in-memory.
상기 비휘발성 다수결 함수 로직-인-메모리는,
상기 나머지 강유전체 커패시터들 중 프로그램 동작의 대상이 되는 선택된 강유전체 커패시터의 상부 전극에 상기 나머지 강유전체 커패시터들 중 상기 선택된 강유전체 커패시터를 제외한 비선택된 강유전체 커패시터들 각각의 상부 전극에 인가되는 전압과 상이한 전압을 인가하여, 상기 선택된 강유전체 커패시터에 대한 프로그램 동작을 수행하는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
A voltage different from the voltage applied to the upper electrode of each of the non-selected ferroelectric capacitors excluding the selected ferroelectric capacitor among the remaining ferroelectric capacitors is applied to the upper electrode of the selected ferroelectric capacitor that is the target of the program operation among the remaining ferroelectric capacitors. , Non-volatile majority-majority function logic-in-memory, characterized in that performing a program operation for the selected ferroelectric capacitor.
상기 비휘발성 다수결 함수 로직-인-메모리는,
상기 어느 하나의 강유전체 커패시터의 상부 전극에 판독 전압을 인가하여 상기 나머지 강유전체 커패시터들에 대한 판독 동작을 수행하는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
and performing a read operation on the remaining ferroelectric capacitors by applying a read voltage to an upper electrode of one of the ferroelectric capacitors.
상기 비휘발성 다수결 함수 로직-인-메모리는,
상기 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 개수별 문턱 전압에 기초하여, 상기 판독 전압을 설정하는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 5,
The non-volatile majority function logic-in-memory,
and setting the read voltage based on a threshold voltage for each number of data programmed into each of the remaining ferroelectric capacitors.
상기 비휘발성 다수결 함수 로직-인-메모리는,
클록이 0인 경우 프리차지 상태에서 프로그램 동작을 수행하고, 상기 클록이 1인 경우 평가 상태에서 상기 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 다수결 함수 값을 산출하는 동적 논리 회로로 사용되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
Characterized in that it is used as a dynamic logic circuit that performs a program operation in a precharge state when the clock is 0 and calculates a majority function value of data programmed into each of the remaining ferroelectric capacitors in an evaluation state when the clock is 1 Non-volatile majority voting function logic-in-memory.
상기 비휘발성 다수결 함수 로직-인-메모리는,
CMOS 회로에 연결된 채, 상기 CMOS 회로의 입력 및 출력을 저장하는 용도로 사용되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
Non-volatile majority function logic-in-memory, characterized in that used for storing inputs and outputs of the CMOS circuit while connected to the CMOS circuit.
상기 비휘발성 다수결 함수 로직-인-메모리는,
상기 나머지 강유전체 커패시터들 중 어느 하나의 강유전체 커패시터를 제어 입력으로 사용하거나, 상기 나머지 강유전체 커패시터들 중 두 개의 강유전체 커패시터들의 AND 로직 또는 OR 로직을 사용하여, 재구성 가능한 컴퓨팅에 활용되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
Non-volatile, characterized in that used for reconfigurable computing by using one ferroelectric capacitor among the remaining ferroelectric capacitors as a control input or using AND logic or OR logic of two ferroelectric capacitors among the remaining ferroelectric capacitors Majority function logic-in-memory.
상기 비휘발성 다수결 함수 로직-인-메모리는,
복수 개 구비된 채 비휘발성 전가산기 회로에 포함되어, 상기 비휘발성 전가산기 회로의 입력들과 캐리를 저장하는데 사용되는 것을 특징으로 하는 비휘발성 다수결 함수 로직-인-메모리.According to claim 3,
The non-volatile majority function logic-in-memory,
A non-volatile majority-majority function logic-in-memory, characterized in that it is included in a non-volatile full-adder circuit with a plurality of them and used to store inputs and a carry of the non-volatile full-adder circuit.
상기 복수의 강유전체 커패시터들 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들 중 프로그램 동작의 대상이 되는 어느 하나의 강유전체 커패시터를 선택하는 단계; 및
상기 선택된 강유전체 커패시터의 상부 전극에 상기 나머지 강유전체 커패시터들 중 상기 선택된 강유전체 커패시터를 제외한 비선택된 강유전체 커패시터들 각각의 상부 전극에 인가되는 전압과 상이한 전압을 인가하여, 상기 선택된 강유전체 커패시터에 대한 프로그램 동작을 수행하는 단계
를 포함하는 비휘발성 다수결 함수 로직-인-메모리의 프로그램 동작 방법.Program operation of a nonvolatile majority function logic-in-memory consisting of a ferroelectric field effect transistor (FeFET) including a plurality of ferroelectric capacitors connected in parallel to a gate. in the method,
selecting one ferroelectric capacitor to be subjected to a program operation from among ferroelectric capacitors other than one ferroelectric capacitor used only for a read operation among the plurality of ferroelectric capacitors; and
A program operation is performed on the selected ferroelectric capacitor by applying a voltage different from the voltage applied to the upper electrode of each of the non-selected ferroelectric capacitors excluding the selected ferroelectric capacitor among the remaining ferroelectric capacitors to the upper electrode of the selected ferroelectric capacitor. step to do
A program operating method of a non-volatile majority function logic-in-memory comprising a.
상기 복수의 강유전체 커패시터들 중 판독 동작에만 사용되는 어느 하나의 강유전체 커패시터를 제외한 나머지 강유전체 커패시터들 각각에 프로그램된 데이터의 개수별 문턱 전압에 기초하여, 판독 전압을 설정하는 단계; 및
상기 어느 하나의 강유전체 커패시터의 상부 전극에 판독 전압을 인가하여, 상기 나머지 강유전체 커패시터들에 대한 판독 동작을 수행하는 단계
를 포함하는 비휘발성 다수결 함수 로직-인-메모리의 판독 동작 방법.
Read operation of a nonvolatile majority function logic-in-memory consisting of a ferroelectric field effect transistor (FeFET) including a plurality of ferroelectric capacitors connected in parallel to a gate in the method,
setting a read voltage based on a threshold voltage for each number of data programmed into each of the ferroelectric capacitors except for one ferroelectric capacitor used only for a read operation among the plurality of ferroelectric capacitors; and
Applying a read voltage to an upper electrode of one of the ferroelectric capacitors to perform a read operation on the remaining ferroelectric capacitors.
A read operation method of a non-volatile majority function logic-in-memory comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210126837A KR102655202B1 (en) | 2021-09-27 | 2021-09-27 | Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210126837A KR102655202B1 (en) | 2021-09-27 | 2021-09-27 | Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230044578A true KR20230044578A (en) | 2023-04-04 |
| KR102655202B1 KR102655202B1 (en) | 2024-04-08 |
Family
ID=85928453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210126837A KR102655202B1 (en) | 2021-09-27 | 2021-09-27 | Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102655202B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266568A (en) * | 2000-03-21 | 2001-09-28 | Sanyo Electric Co Ltd | Ferroelectric memory and semiconductor memory |
| KR20170063611A (en) * | 2014-09-26 | 2017-06-08 | 래디언트 테크놀러지즈, 인코포레이티드 | Cmos analog memories utilizing ferroelectric capacitors |
-
2021
- 2021-09-27 KR KR1020210126837A patent/KR102655202B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266568A (en) * | 2000-03-21 | 2001-09-28 | Sanyo Electric Co Ltd | Ferroelectric memory and semiconductor memory |
| KR20170063611A (en) * | 2014-09-26 | 2017-06-08 | 래디언트 테크놀러지즈, 인코포레이티드 | Cmos analog memories utilizing ferroelectric capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102655202B1 (en) | 2024-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424379B2 (en) | Polarization-based configurable logic gate | |
| US10043567B2 (en) | Multilevel ferroelectric memory cell for an integrated circuit | |
| US7208793B2 (en) | Scalable integrated logic and non-volatile memory | |
| TWI787016B (en) | Memory device including semiconductor element related applications | |
| US7551491B2 (en) | Unit cell of a non-volatile memory device, a non-volatile memory device and method thereof | |
| US11955201B2 (en) | Memory device | |
| JP4761946B2 (en) | NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INCLUDING NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT | |
| US10839909B2 (en) | Parallel-connected merged-floating-gate nFET-pFET EEPROM cell and array | |
| CN113948581B (en) | Memory cell, memory cell arrangement and method therefor | |
| JP2009087400A (en) | Driving method of nonvolatile semiconductor memory device, and nonvolatile semiconductor memory device | |
| TWI636554B (en) | Non-volatile semiconductor memory device | |
| US7973348B1 (en) | Single transistor charge transfer random access memory | |
| US11282851B2 (en) | Vertical capacitor structure and non-volatile memory device including the same | |
| US11935883B2 (en) | Capacitor structures and apparatus containing such capacitor structures | |
| KR102655202B1 (en) | Nonvolatile majority function logic-in-memory based on ferroelectric field effect transistor | |
| US10361093B2 (en) | Multi time programmable memories using local implantation in high-K/ metal gate technologies | |
| US11848053B2 (en) | Multi-gate transistors and memories having multi-gate transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |