KR20230041789A - 기판 상의 라인 결함을 식별하기 위한 방법, 및 기판 상의 라인 결함을 식별하기 위한 장치 - Google Patents

Abstract

기판 상에 로케이팅된 디스플레이를 갖는 기판 상의 라인 결함을 식별하기 위한 방법이 설명된다. 이 방법은 제1 테스트로 라인 결함을 결정하는 단계 ― 라인 결함은 제1 배향을 가짐 ―; 라인 재테스트를 위한 라인 테스트 파라미터들을 설정하는 단계; 및 제1 배향을 따라 배향된 하나 이상의 제1 스트라이프들을 테스트하는 단계 ― 하나 이상의 제1 스트라이프들은 라인 결함에 평행하고, 하나 이상의 제1 스트라이프들은 제1 치수 및 제2 치수를 갖고, 제1 치수는 적어도 하전 입자 빔 디바이스의 시야를 따라 연장되고, 제2 치수는 시야의 일부만을 따라 연장됨 ― 를 포함한다.

Description

기판 상의 라인 결함을 식별하기 위한 방법, 및 기판 상의 라인 결함을 식별하기 위한 장치

[0001] 본 개시내용의 실시예들은 기판들, 특히 디스플레이 제조를 위한 대면적 기판들의 테스트에 관한 것이다. 실시예들은 결함 식별에 관한 것이다. 본 개시내용의 실시예들은 일반적으로 전자 디바이스들이 상부에 형성되어 있는 대면적 기판들을 위한 테스트 시스템들에 관한 것으로서, 보다 구체적으로, 전자 디바이스들을 위한 라인 결함들에 관한 것이다. 특히, 실시예들은 기판 상에 로케이팅된 디스플레이의 복수의 픽셀들을 갖는 기판 상의 결함을 식별하기 위한 방법, 대응되는 방법을 위한 프로그램을 포함하는 컴퓨터 판독가능 매체, 및 기판 상의 라인 결함을 식별하기 위한 장치에 관한 것이다.

[0002] 많은 애플리케이션들에서, 기판의 품질을 모니터링하기 위해 기판을 검사하는 것이 필요하다. 예를 들어, 코팅 재료 층들이 증착된 유리 기판들은 디스플레이 시장용으로 제조된다. 기판들을 프로세싱하는 동안, 예를 들어 기판들을 코팅하거나 또는 코팅된 층들을 구조화하는 동안, 결함들이 발생할 수 있으므로, 결함들을 검토하고 디스플레이들의 품질을 모니터링하기 위한 기판의 검사가 필요하다.

[0003] 디스플레이들은 종종 기판 크기들이 지속적으로 증가하는 대면적 기판들 상에 제조된다. 또한, TFT 디스플레이들과 같은 디스플레이들은 지속적으로 개선되고 있다. 예를 들어, 디스플레이 베젤들은 점점 좁아지고 있고, OLED 디스플레이들은 모바일 디바이스들 외에도 랩톱들, 데스크톱 PC 모니터들 및 TV들에 대해서도 또한 점점 더 많이 사용되고 있으며, 첫 번째 μ-LED 디스플레이들이 상업적으로 입수 가능하다.

[0004] 능동 매트릭스 액정 디스플레이(LCD)들 및 OLED 디스플레이들은 컴퓨터 및 텔레비전 모니터들, 휴대폰 디스플레이들, PDA(personal digital assistant)들, 및 점점 더 많은 다른 디바이스들과 같은 애플리케이션들에 일반적으로 사용된다. 일반적으로, 능동 매트릭스 LCD 또는 OLED 디스플레이는 각각 액정 재료들 또는 OLED 재료 층을 갖는 2 개의 평판들 또는 패널들을 포함하며, 그 재료 층은 평판들 사이에 샌드위치(sandwich)된다. 평판들은 전형적으로 유리, 폴리머, 또는 전자 디바이스들이 상부에 형성되기에 적합한 다른 재료로 제조된다. 디스플레이는 전형적으로 각각 픽셀에 결합된 박막 트랜지스터(TFT)들의 어레이를 포함한다. 각각의 픽셀은 데이터 및 게이트 라인들 및 트랜지스터들과 같은 드라이버 회로들에 신호들을 제공함으로써 활성화되며, 픽셀의 활성화는 적절한 데이터 라인 및 게이트 라인을 동시에 어드레싱함으로써 제공될 수 있다. TFT들은 개개의 TFT와 컬러 필터의 부분 사이에 전기장을 생성하도록 스위칭 온(switch on) 또는 오프(off)될 수 있다. TFT들은 OLED 또는 μ-LED를 통해 전류를 구동하기 위해 스위칭 온 또는 오프될 수 있다. 높은 픽셀 밀도들, 게이트 라인들과 데이터 라인들의 매우 근접성, 및 TFT 형성의 복잡성으로 인해, 제조 프로세스 동안 결함들의 높은 확률이 존재한다.

[0005] 위에 설명된 바와 같이, TFT 어레이는 LCD 디스플레이들에 대해 이용될 수 있다. 그러나, 또한 OLED 및 μ-LED 디스플레이들 및 다른 디스플레이들은 TFT 어레이 백플레인(backplane)을 기반으로 할 수 있으며, 여기서 픽셀 전극은 디스플레이의 픽셀을 활성화하기 위해 충전된다.

[0006] 특히 디스플레이의 제조 동안, 디스플레이의 테스트를 위해, 특별한 테스트 패턴을 갖는 테스트들이 실행될 수 있다. 예를 들어, 라인 개방 결함들 및 라인 단락 결함들과 같은 특정 결함들에 대해 특정 테스트들이 제공될 수 있다. 예를 들어, 제로 보더(zero-border) 패널을 제공하기 위해 디스플레이의 베젤을 좁히기 위해, 또는 OLED 기술을 위해, 추가 라인들이 제공될 수 있다. 라인 결함들의 가능성이 증가된다. 따라서, 추가 테스트들이 유익할 수 있지만, 그러나 이는 택트 타임(tact time)을 증가시키고, 이에 따라, 처리량을 감소시킬 수 있다.

[0007] 결함 검출을 위한 처리량을 추가로 증가시키기 위해, 테스트 방법들 및 테스트 장치들의 추가 개선이 유익하다.

[0008] 위의 점을 고려하여, 기판 상의 결함을 식별하기 위한 방법, 기판 상의 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독가능 매체, 및 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 장치가 제공된다. 추가 양상들, 이점들, 및 특징들은 종속 청구항들, 상세한 설명, 및 첨부된 도면들로부터 명백하다.

[0009] 실시예에 따르면, 기판 상에 로케이팅된 디스플레이를 갖는 기판 상의 라인 결함을 식별하기 위한 방법이 제공된다. 이 방법은 제1 테스트로 라인 결함을 결정하는 단계 ― 라인 결함은 제1 배향을 가짐 ―; 라인 재테스트(retest)를 위한 라인 테스트 파라미터들을 설정하는 단계; 및 제1 배향을 따라 배향된 하나 이상의 제1 스트라이프(stripe)들을 테스트하는 단계 ― 하나 이상의 제1 스트라이프들은 라인 결함에 평행하고, 하나 이상의 제1 스트라이프들은 제1 치수 및 제2 치수를 갖고, 제1 치수는 적어도 하전 입자 빔 디바이스의 시야를 따라 연장되고, 제2 치수는 시야의 일부만을 따라 연장됨 ― 를 포함한다.

[0010] 실시예에 따르면, 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 장치가 제공된다. 이 장치는 기판 상의 전압 콘트라스트(contrast) 이미지 생성을 위해 구성된 검출기; 및 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독가능 매체를 포함하며, 프로그램은, 프로세서에 의해 실행될 때, 본 개시내용의 실시예들 중 임의의 실시예에 따른 방법을 수행된다.

[0011] 본 개시내용의 위에 인용된 특징들이 상세히 이해될 수 있도록, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 그 범위를 제한하는 것으로 간주되지 않아야 하고, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 점에 유의해야 한다.
[0012] 도 1은 본 개시내용의 실시예에 따른 전자 빔 테스트에 사용될 수 있는 전자 빔 테스트 장치를 예시한다.
[0013] 도 2는 본 명세서에 설명된 실시예들에 따라 테스트될 수 있는 게이트 드라이버들 및 게이트 라인들 및 데이터 라인들을 갖고 각각 픽셀에 결합된 박막 트랜지스터(TFT)들의 어레이를 갖는 예시적인 대면적 평면 패널 기판을 예시한다.
[0014] 도 3a 및 도 3b는 본 개시내용의 실시예들에 따른 테스트 시퀀스들을 예시하는 표들을 도시한다.
[0015] 도 4는 기판 상에 제조된 복수의 디스플레이들을 갖는 유리 기판, 및 본 개시내용의 실시예들을 예시하기 위한 빔 테스트 장치와 연관된 테스트 구역들을 도시한다.
[0016] 도 5는 본 개시내용의 실시예들에 따라, 기판 상의 결함, 특히 기판 상의 라인 결함을 식별하는 방법들을 예시하기 위해 유리 기판의 일부 및 기판 상의 디스플레이를 각각 도시한다.
[0017] 도 6은 본 개시내용의 실시예들에 따라, 기판 상의 결함, 특히 기판 상의 라인 결함을 식별하는 방법들을 예시하기 위해 유리 기판의 일부 및 기판 상의 디스플레이를 각각 도시한다.
[0018] 도 7은 본 개시내용의 실시예들에 따라, 기판 상의 결함, 특히 기판 상의 라인 결함을 식별하는 방법들을 예시하기 위해 유리 기판의 일부 및 기판 상의 디스플레이를 각각 도시한다.
[0019] 도 8은 본 개시내용의 실시예들에 따라, 기판 상의 결함, 특히 기판 상의 라인 결함을 식별하는 방법들을 예시하기 위해 유리 기판의 일부 및 기판 상의 디스플레이를 각각 도시한다.
[0020] 도 9는 본 개시내용의 실시예들에 따라, 기판 상의 결함, 특히 기판 상의 라인 결함을 식별하는 방법들을 예시하기 위해 유리 기판의 일부 및 기판 상의 디스플레이를 각각 도시한다.
[0021] 도 10은 본 개시내용의 실시예들에 따른 하전 입자 빔 디바이스를 도시한다.
[0022] 도 11은 본 개시내용의 실시예에 따라 라인 결함이 존재하는지 여부를 식별하기 위한 예시적인 동작들의 흐름도이다.
[0023] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들은 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.

[0024] 이제 예시적인 실시예들을 상세히 참조할 것이며, 그 중 하나 이상의 예들이 도면들에 예시되어 있다. 각각의 예는 설명하기 위해 제공되며, 제한으로 의미되지 않는다. 예를 들어, 하나의 실시예의 일부로서 예시되거나 또는 설명된 특징들은 또 다른 실시예들을 생성하기 위해 다른 실시예들에 대해 또는 다른 실시예들과 함께 사용될 수 있다. 본 개시내용은 그러한 수정들 및 변형들을 포함하는 것으로 의도된다.

[0025] 도면들에 대한 이하의 설명 내에서, 동일한 참조 번호들은 동일한 컴포넌트들을 지칭한다. 개별 실시예들에 대한 차이점들만이 설명된다. 도면들에 도시된 구조들은 반드시 실제 비율로 묘사된 것은 아니지만, 그러나 실시예들을 보다 잘 이해하는 데 도움이 된다.

[0026] 본 개시내용의 실시예들은 라인 결함이 디스플레이 내에 제공되어 있는지 여부를 결정하고, 특히 라인 결함을 특성화하기 위한 기술들 및 장치를 제공한다. 본 개시내용의 실시예들은 특히 라인 결함들의 검출을 위한 증가된 처리량을 제공한다. 특정 예들의 경우, 일반적으로 약 20 초 이내에 검출될 수 있는 대형 고해상도 디스플레이에서 게이트 라인 개방은 2 초 미만의 시간 기간 내에 검출될 수 있다. 따라서, 테스트 시간의 상당한 감소가 제공될 수 있다.

[0027] 본 개시내용의 실시예들에 따르면, 라인 결함을 식별하기 위해 이용되는 특정 테스트들에 대해, 하전 입자 빔 디바이스의 전체 디스플레이 영역 또는 전체 시야의 검출이 생략될 수 있다. 라인 결함은 제1 테스트 스트라이프, 즉, 테스트되는 감소된 개수의 픽셀들, 또는 표준 테스트로 검출될 수 있다. 검출된 라인 결함들을 따른 또는 이에 평행한 하나 이상의 후속 제2 테스트 스트라이프들이 라인 개방 또는 라인 단락 포지션을 로컬라이징(localize)하고 및/또는 이들을 식별하기 위해 제공될 수 있다.

[0028] 일반적으로 아날로그 스캐닝 기술 및 디지털 스캐닝 기술은 구분될 수 있다. 아날로그 스캐닝 기술은 미리 결정된 주파수로 스캐닝 편향기 조립체에 제공되는 아날로그 톱니파 신호를 포함할 수 있다. 톱니파 신호는 기판의 스캔 영역으로의 연속적 또는 준-연속적 기판 이동과 조합될 수 있다. 디지털 스캐닝 기술은 기판 상에서 하전 입자 빔의 x-포지셔닝 및 y-포지셔닝에 대한 이산 값들을 제공하고, 스캐닝된 이미지의 개별 픽셀들은 좌표 값들에 의해 픽셀 단위로, 즉, 디지털 방식으로 어드레싱된다. 스캐닝 속도 및 감소된 복잡성으로 인해 반도체 웨이퍼 SEM 검사에 바람직하다고 간주될 수 있는 아날로그 스캐닝 기술("플라잉 스테이지(flying stage)")은 미리 결정된 영역들을 허용할 수 있고, 여기서 전체 영역이 측정된다. 본 개시내용의 일부 실시예들에 따르면, 스캐닝될 영역들은 디지털 방식으로, 즉, 원하는 빔 포지션 좌표들의 목록을 제공함으로써 스캐닝될 수 있다. 즉, 디스플레이 또는 기판 상의 특정 스트라이프들은 디지털 스캐닝 기술, 즉, 디지털 스캐너로 스캐닝될 수 있다. 좌표들을 개별적으로 어드레싱하면 테스트 스트라이프들과 같은 스캐닝 영역들의 가변 정의를 허용하여, 기판을 테스트하는 처리량을 증가시킬 수 있다.

[0029] 도 1은 본 개시내용의 하나 이상의 실시예들과 관련하여 전자 빔 테스트에 사용될 수 있는 예시적인 전자 빔 테스트 시스템(100)(e-빔 테스트 시스템)의 외부도를 예시한다. 전자 빔 테스트 시스템(100)은 최소한의 공간을 필요로 하는 통합 시스템으로서, 1.25 m x 1.5 m까지 그리고 이를 초과하는, 예를 들어 2.94 m x 3.37 m까지 그리고 이를 초과하는 대형 유리 패널 기판들을 테스트할 수 있다. 전자 빔 테스트 시스템(100)은 로드록 챔버(load lock chamber)(104) 및 테스트 챔버(150)를 포함할 수 있다. 또한, 선택적으로, 프로버(prober) 저장 조립체 및/또는 프로버 이송 조립체가 제공될 수 있다.

[0030] 일부 실시예들에 따르면, 대면적 기판들은 적어도 1.375 m²의 크기를 가질 수 있다. 크기는 약 1.375 m²(1100 mm x 1250 mm - GEN 5) 내지 약 9 m², 보다 구체적으로는 약 2 m² 내지 약 9 m² 또는 심지어 최대 12 m²일 수 있다. 본 명세서에 설명된 실시예들에 따른 구조들, 장치들, 및 방법들이 제공되는 기판들 또는 기판 수용 영역들은 본 명세서에 설명된 바와 같은 대면적 기판들일 수 있다. 예를 들어, 대면적 기판 또는 캐리어는 약 1.375 m² 기판들(1.1 m x 1.25 m)에 대응하는 GEN 5, 약 4.39 m² 기판들(1.95 m x 2.25 m)에 대응하는 GEN 7.5, 약 5.7 m² 기판들(2.2 m x 2.5 m)에 대응하는 GEN 8.5, 또는 심지어 약 10.5 m² 기판들(2.94 m × 3.37 m)에 대응하는 GEN 10.5 일 수 있다. GEN 11 및 GEN 12와 같은 더 큰 세대들 및 대응하는 기판 영역들도 유사하게 구현될 수 있다.

[0031] 프로버 저장 조립체가 제공될 수 있고, 예를 들어 하나 이상의 프로버들을 수용할 수 있거나 또는 용이한 사용 및 회수를 위해 테스트 챔버(150) 근처에 프로버 바(bar)들을 포함할 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 유익한 실시예들에 따르면, 테스트 챔버(150)는 대면적 기판 상의 디스플레이들의 다양한 구성들 또는 설계들에 적응될 수 있는 프로버 바를 포함한다. 따라서, 기판 상의 디스플레이 레이아웃을 위한 특정 프로버들이 회피될 수 있고, 프로버 저장 조립체도 또한 회피될 수 있다.

[0032] 전자 빔 테스트 시스템(100)은 10 개 이상의 EBT(electron beam test) 열(column)들과 같이 4 개 이상의 EBT 열들(125)을 더 포함할 수 있다. EBT 열들은 테스트 챔버(150)의 상부 표면 상에 배치될 수 있다. 전자 빔 테스트 중에, 하나 이상의 프로버들을 사용하여 특정 전압들이 TFT들에 인가될 수 있으며, EBT 열로부터의 전자 빔은 조사 중인 개별 픽셀들 및/또는 드라이버 회로를 위한 접촉 패드들로 지향된다. 특히, 2차 전자들 또는 신호 전자들은 전압 콘트라스트 이미지를 제공할 수 있다. 전압 콘트라스트 이미지를 생성하기 위해 신호 전자들의 검출을 위해 에너지 필터가 사용될 수 있다.

[0033] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 대면적 기판의 테스트는 2 개 이상의 전자 빔 테스트 열들의 작동을 포함할 수 있다. 특정 구현들에서, 이웃하는 테스트 열들의 동작은 이웃하는 열들 사이의 크로스토크(crosstalk)를 감소시키기 위해 동기화될 수 있다.

[0034] 전자 빔 테스트 열들, 즉, 하전 입자 빔 디바이스들 각각은 시야(FOV)를 갖는다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 하전 입자 빔 디바이스 또는 EBT 열은 200 mm 이상의 치수를 갖는 시야를 갖는다. 당업자는 예를 들어 반도체 산업에서 고해상도 이미징을 위한 스캐닝 전자 현미경이 이러한 디바이스의 제한된 시야 크기를 고려할 때, 대면적 기판들을 고속으로 테스트하는 데 적합한 장치가 아닐 수 있다는 것을 이해할 것이다.

[0035] 하나 이상의 디스플레이들이 상부에 배치된 대면적 기판은 로드록 챔버로부터 테스트 챔버로 수송될 수 있다. 디스플레이의 제1 부분이 EBT 열의 시야 내에서 테스트될 수 있도록, 디스플레이의 제1 부분이 EBT 열들 아래에 제공될 수 있다. 디스플레이의 제1 부분에 대해 복수의 테스트들이 수행될 수 있다. 디스플레이의 제1 부분의 테스트들이 완료된 후, 디스플레이의 제2 부분이 테스트 열들 아래에 제공되도록 기판은 이동될 수 있다. EBT 테스트 열들 각각은 EBT 열 또는 하전 입자 빔 디바이스의 FOV로 디스플레이들의 하위 부분을 테스트할 수 있다. 하전 입자 빔 디바이스의 FOV의 영역은 테스트 목적들을 위한 서브 디스플레이로 또한 지칭될 수 있다.

[0036] 각각의 서브 디스플레이는 상이한 테스트들의 시퀀스로 테스트될 수 있다. 상이한 테스트는 메인 테스트의 재테스트를 포함할 수 있으며, 여기서 메인 테스트와 비교할 때 동일한 테스트 패턴이 서브 디스플레이 상에 생성된다. 예를 들어, 동일한 조건들 하에서 메인 테스트의 결과를 재테스트로 확인할 수 있다. 추가적으로 또는 대안적으로, 재테스트는 메인 테스트와 비교하여 상이한 패턴, 상이한 전압들, 또는 신호들의 상이한 타이밍으로 수행될 수 있다. 따라서, 결함 특성화 또는 추가 결함들의 식별이 재테스트에 대해 제공될 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 또 다른 실시예들에 따르면, 테스트들의 시퀀스는 상이한 메인 테스트를 더 포함할 수 있고, 여기서 재테스트는 선택적으로 메인 테스트들 중 하나 이상에 대해 제공될 수 있다.

[0037] 도 2는 복수의 픽셀들(12)을 갖는 평면 패널 기판(200)의 단면을 예시한다. 평면 패널 기판(200)은 전형적으로 평평한 직사각형의 유리 조각, 폴리머 재료, 또는 상부에 전자 디바이스들이 형성될 수 있는 다른 적합한 재료이고, 전형적으로 큰 표면적을 갖는다. 하나 이상의 박막 트랜지스터들(18)(TFT) 및 예를 들어 하나 이상의 커패시터(capacitor)들은 각각의 픽셀(12)과 연관될 수 있다. 평면 패널 기판(200)은 데이터 라인들(14) 및 게이트 라인들(16)을 더 포함한다. 또한, 공통 라인들 및 또한 필요에 따라 다른 라인들도 제공될 수 있다. 픽셀들(12), 박막 트랜지스터들(18), 데이터 라인들(14), 및 게이트 라인들(16)은 화학 기상 증착(CVD), 플라즈마 강화 화학 기상 증착(PECVD), 물리 기상 증착(PVD), 포토리소그래피 방법들, 또는 다른 적합한 제조 프로세스들에 의해 평면 패널 기판(200) 상에 형성될 수 있다.

[0038] 드라이버 회로들(20), 예를 들어 게이트 드라이버 회로들은 개개의 라인, 예를 들어 게이트 라인(16)에 연결된다. 평면 패널 기판(200)을 테스트하는 동안, 드라이버 회로들(20)은 동작하여 픽셀들(12)을 구동할 수 있다. 게이트 드라이버 회로들인 드라이버 회로들(20)은 데이터 라인들, 즉, 신호 라인들의 동작과 조합하여 동작될 수 있다. 데이터 라인들은 외부 드라이버 회로에 의해, 하나 이상의 단락 바들을 바이어싱(bias)하거나, 또는 다른 동작 방법에 의해 동작될 수 있다.

[0039] 픽셀들(12)은 예를 들어 픽셀 상에 제공되는 전하를 결정하는 전압 콘트라스트 측정에 의해 테스트될 수 있다. 예를 들어, 픽셀(12)의 트랜지스터는 트랜지스터의 게이트에 +15 V를 인가함으로써 개방될 수 있고, 신호 라인을 통해 픽셀 전극에 5 V의 전압이 제공될 수 있고, 트랜지스터는 -15 V의 게이트 전압으로 폐쇄될 수 있고, 폐쇄된 트랜지스터로 인해, -10 V의 전압이 신호 라인에 제공될 수 있다. 단락 또는 개방과 같은 결함이 없으면, 픽셀 전극의 폐쇄된 트랜지스터에 대해 5 V의 전하가 남아 있어야 한다. 디스플레이의 행 및/또는 열에 있는 하나 이상의 픽셀들에 대한 예상 값에서 벗어난 측정된 전압 값에 따라, 결함 및 심지어 유형 식별이 가능할 수 있다. 라인 결함들, 트랜지스터의 결함들, 또는 다른 결함들을 검출하기 위해 매우 다양한 패턴들 및 테스트 알고리즘들이 제공될 수 있다. 평면 패널 기판들 상의 결함들은 픽셀 결함들, 라인 결함들 및/또는 드라이버 회로의 결함들을 포함할 수 있다. 픽셀 결함들은 픽셀 게이트 라인에 대한 단락 및 픽셀 데이터 라인에 대한 단락 포함할 수 있다. 라인 결함들은 라인간 단락들(예를 들어, 데이터 라인 대 데이터 라인 또는 게이트 라인 대 게이트 라인), 교차 단락들(예를 들어, 데이터 라인 대 게이트 라인), 및 개방 라인 결함들을 포함할 수 있다. 인쇄 회로 기판들 및 다중 칩 모듈들과 같은 다른 평면 회로 패널들도 또한 여기에 설명된 다양한 실시예들에 따라 테스트될 수 있다.

[0040] 도 3a 및 도 3b는 기판 상에 제공될 수 있는 테스트 시퀀스들의 예들을 예시하는 표들을 도시한다. 라인 테스트들 및 라인 재테스트들의 실시예들은 아래에서 더 상세히 설명된다. 일반적으로, 테스트들의 시퀀스가 존재한다. 선택적으로, 테스트들의 시퀀스 중 하나 이상의 테스트들에 대해, 재테스트가 제공될 수 있다. 도 3a에 도시된 예에서, 제1 테스트, 즉, "테스트 1"은 표준 메인 테스트이다. 그 후, 추가 메인 테스트, 즉, "특정 테스트 1" 또는 "테스트 2"가 제공된다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 추가 메인 테스트에는 디스플레이 또는 서브 디스플레이 상의 상이한 패턴, 상이한 전압들, 및/또는 상이한 타이밍, 예를 들어, 픽셀들 구동과 픽셀들 테스트 사이의 지연이 제공될 수 있다. 위에 설명된 테스트 특성들 및 추가 테스트 특성들은 테스트 파라미터들로 지칭될 수 있다.

[0041] "테스트 2"의 결과에 따라, 하나 이상의 재테스트들이 제공될 수 있다. 예를 들어, "재테스트 1" 및/또는 "재테스트 2"는 특히 추가 메인 테스트의 결과에 기초한 조건 하에서 제공될 수 있다. 재테스트들에는 동일한 테스트 파라미터들 또는 상이한 테스트 파라미터들이 제공될 수 있다. "테스트 2"에 이후, 또 다른 메인 테스트 "테스트 3"이 제공될 수 있다.

[0042] 본 개시내용의 실시예들에 따르면, 메인 테스트 또는 재테스트는 라인 테스트일 수 있으며, 여기서 본 개시내용의 실시예들에 따라 스트라이프를 테스트하여 라인 결함들이 식별된다. 예를 들어 "테스트 4"는 라인 결함들에 대한 특정 메인 테스트일 수 있다. 또한, "테스트 4"에 대한 재테스트로서 라인 결함들에 대한 재테스트가 제공될 수 있다.

[0043] 본 개시내용의 실시예들에 따르면, 라인 결함을 식별하는 것은 메인 테스트의 라인 결함을 추가로 특성화하기 위한 그리고/또는 라인 결함을 식별하기 위한 적어도 하나의 재테스트를 포함한다. 메인 테스트는 표준 메인 테스트 또는 일반적인 특정 메인 테스트일 수 있다. 또한, 메인 테스트는 라인 테스트일 수 있다.

[0044] 도 3b에 예시된 예에서, 라인 결함을 식별하기 위한 재테스트는 표준 메인 테스트의 재테스트, 예를 들어 "테스트 1"이다. 추가 테스트들은 도 3a 및 도 3b에 예시된 바와 같이 그리고 위에 설명된 바와 같이 제공될 수 있다.

[0045] 도 4는 평면 패널 기판(200)과 같은 기판을 도시한다. 도시된 예에서, 6 개의 디스플레이들(402)이 기판 상에 제조된다. 참조 번호들 420 내지 431로 표시된 바와 같이, 복수의 시야들 또는 서브 디스플레이들이 제공된다. 각각의 시야 또는 서브 디스플레이는 도 10에 도시된 바와 같은 하전 입자 빔 디바이스의 시야에 각각 대응한다. 대응하는 시야를 동시에 테스트하기 위해 복수의 하전 입자 빔 디바이스들이 제공될 수 있다. 테스트하는 동안, 디스플레이들은 예를 들어 드라이버 회로에 의해 구동될 수 있다. 예를 들어, 각각의 디스플레이는 개개의 디스플레이의 좌측 및/또는 개개의 디스플레이의 우측으로부터 구동될 수 있다. 도 3a 및 도 3b에 예시적으로 도시된 바와 같은 테스트 시퀀스의 복수의 테스트들은 참조 번호들 420 내지 431로 표시된 시야들 또는 서브 디스플레이들에서 수행된다. 서브 디스플레이들의 테스트 완료 후, 기판은 화살표(432)로 표시된 바와 같이 이동될 수 있다. 하전 입자 빔 디바이스들의 시야들에 추가 서브 디스플레이들이 제공된다.

[0046] 본 개시내용의 실시예들에 따르면, 테스트 시퀀스의 복수의 테스트들은 각각의 시야 또는 각각의 서브 디스플레이에 대해 각각 제공된다. 하나의 FOV에 대응되는 하나의 하전 입자 빔 디바이스의 테스트 결과들은 동일한 하전 입자 빔 디바이스 및 대응되는 동일한 FOV의 추가 테스트들을 정의한다. 상이한 하전 입자 빔 디바이스들의 테스트 결과들은 서로 독립적으로 분석될 수 있다.

[0047] 본 개시내용의 실시예에 따르면, 기판 상에 로케이팅된 디스플레이의 복수의 픽셀들을 갖는 기판 상의 라인 결함을 식별하기 위한 방법이 제공된다. 이 방법은 제1 테스트로 라인 결함을 결정하는 단계를 포함하고, 이 라인 결함은 제1 배향을 갖는다. 제1 테스트 후, 라인 재테스트를 위한 라인 테스트 패턴이 설정된다. 제1 배향을 따라 배향된 적어도 제1 스트라이프가 테스트된다. 예를 들어, 하나 이상의 제1 스트라이프들이 테스트될 수 있다. 하나 이상의 제1 스트라이프들은 라인 결함과 평행하다. 하나 이상의 제1 스트라이프들은 제1 치수 및 제2 치수를 가지며, 제1 치수는 적어도 하전 입자 빔 디바이스의 시야를 따라 연장되고, 제2 치수는 시야의 일부만을 따라 연장된다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 제1 치수와 제2 치수 사이의 종횡비는 적어도 10:1, 특히 적어도 40:1, 보다 특히 적어도 100:1일 수 있다. 따라서, 스트라이프는 하나의 치수에서 적어도 전체 시야 또는 서브 디스플레이의 길이를 가질 수 있고, 단지 몇 10 픽셀들의 폭을 가질 수 있다. 예를 들어, 서브 디스플레이 상에서 테스트되는 스트라이프의 픽셀들, 즉, 디스플레이 픽셀들의 개수는 200 이하, 예를 들어 100 이하, 예를 들어 약 50 일 수 있다. 따라서, 테스트되는 영역은 서브 디스플레이의 크기에 비해 훨씬 더 작다. 개별 픽셀들을 디지털 방식으로 스캐닝하는 옵션으로 인해, 개별 테스트 또는 재테스트를 위한 시간이 상당히 감소될 수 있다. 예를 들어, 하나 이상의 디스플레이들을 갖는 기판을 테스트하는 테스트 처리량이 증가될 수 있다.

[0048] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 제2 테스트, 즉, 재테스트는 제1 테스트의 검출된 라인 결함들, 예를 들어 데이터 라인 결함들과 평행한 스트라이프 테스트들로서 실행될 수 있다. 테스트를 실행하는 소프트웨어는 스캔 방향에 수직인 라인 결함들을 찾고, 교차점을 단락 포지션으로 보고할 수 있다.

[0049] 도 5는 디스플레이(402)를 도시하고, 본 개시내용의 실시예들에 따른 테스트 절차를 예시한다. 도 5는 도 11에 도시된 기판 상의 라인 결함을 식별하기 위한 방법(1100)의 모든 테스트 동작들을 예시한다. 또한, 도 5는 라인 결함, 즉, 결함이 있는 게이트 라인(510) 및 박스(504) 내의 대응하는 게이트 개방 포지션을 식별하는 방법의 결과를 도시한다. 결함이 있는 게이트 라인 및 대응하는 게이트 개방 포지션은, 도 5에 도시되어 있지만, 아래에 설명되는 바와 같이 도 5에 예시된 다른 테스트 동작들 후 라인 결함을 식별하기 위한 방법의 결과이다.

[0050] 동작(190)에서, 라인 결함이 제1 테스트로 결정된다. 제1 테스트는 도 1에 도시된 스트라이프(502)의 스트라이프 테스트일 수 있다. 수평 라인들, 예를 들어 디스플레이(402)의 게이트 라인들은 도 5의 좌측으로부터 구동될 수 있다. 수직 스트라이프(502)는 디스플레이(402)의 우측에서 테스트된다. 도 5에 도시된 바와 같이, 각각의 서브 디스플레이(420-1 내지 421-2)의 우측에 수직 스트라이프(502)가 테스트된다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 라인들은 디스플레이의 제1 측면으로부터 구동될 수 있고, 스트라이프 테스트는 각각 디스플레이 또는 서브 디스플레이의 제2 측면에 제공될 수 있으며, 여기서 제2 측면은 제1 측면과 반대쪽이다.

[0051] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 대형 디스플레이들에 대해 유익한 값들을 초과할 수 있는 라인들의 저항 및/또는 커패시턴스로 인해, 더 대형의 디스플레이들이 2 개의 반대편의 측면들로부터 구동될 수 있다. 따라서, 일부 디스플레이들의 경우, 게이트 라인들과 같은 라인들이 양쪽 측면들로부터 구동될 수 있다. 양쪽 측면들로부터 구동 시, 게이트 라인 개방들과 같은 라인 개방들은 검출될 수 없다. 한쪽 측면만을 구동하는 추가 테스트, 예를 들어, 하나의 게이트만의 테스트가 라인 개방 검출을 위해 실행될 수 있다. 이러한 테스트는 스트라이프 테스트에 의해 실행될 수 있다. 예를 들어, 서브 디스플레이의 반대편 측면들 상의 후속 스트라이프 테스트들이 제공될 수 있다.

[0052] 일부 실시예들에 따르면, 디스플레이는 작을 수 있는데, 즉, 디스플레이는 하전 입자 빔 디바이스의 시야와 같거나 또는 이보다 작을 수 있다. 이러한 경우, 본 명세서에서 설명되는 바와 같이 서브 디스플레이들의 테스트는 디스플레이, 즉, 광전자 디바이스의 전체 영역의 테스트를 위해 수행될 수 있는데, 이는 디스플레이 크기가 완전히 시야 내에 있기 때문이다.

[0053] 따라서, 일부 실시예들에 따르면, 제1 테스트는 디스플레이들이 반대편의 제1 측면으로부터 구동되는 동안 제2 측면 상의 제1 스트라이프, 예를 들어 스트라이프(502)의 테스트를 포함할 수 있고, 디스플레이들이 반대편의 제2 측면으로부터 구동되는 동안 제1 측면 상의 제2 스트라이프 테스트(도 5에 도시되지 않음)를 포함할 수 있다. 도 5에 도시된 바와 같이, 일부 실시예들에 따르면, 제1 테스트는 스트라이프 테스트 형태의 메인 테스트일 수 있다. 제1 테스트는 박스(504) 내의 결함이 있는 라인, 예를 들어 게이트 라인, 즉, 대응하는 교차 포지션을 드러낸다. 도 11의 동작(192)에서, 라인 재테스트를 위한 라인 테스트 파라미터들이 제공된다.

[0054] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 라인 테스트 파라미터들은 디스플레이 또는 서브 디스플레이 상의 상이한 패턴, 상이한 전압들, 및/또는 상이한 타이밍, 예를 들어, 픽셀들 구동과 픽셀들 테스트 사이의 지연을 포함할 수 있다. 일부 실시예들에 따르면, 전체 디스플레이는 하나 이상의 서브 디스플레이들을 테스트하는 동안 한 세트의 라인 테스트 파라미터들로 구동된다.

[0055] 박스들(504) 내의 결함이 있는 라인은 제1 배향, 예를 들어, 도 5의 예에서 수평 배향을 갖는다. 제1 배향을 따른 스트라이프(512)는 동작(194)에서 테스트된다. 스트라이프(512)를 테스트하는 것은 스트라이프(502)를 테스트하는 제1 테스트의 재테스트로 간주될 수 있다. 재테스트를 위해 설정된 라인 테스트 파라미터들은 제1 테스트와 동일한 테스트 파라미터들일 수 있거나, 또는 상이한 파라미터들일 수 있다. 도 5에 도시된 예에서, 스트라이프(512)는 박스(504)에서 결정된 라인 결함을 포함하도록 포지셔닝된다. 일부 실시예들에 따르면, 테스트된 스트라이프는 라인 결함을 포함할 수 있다. 도 11의 동작(196)에서, 도 5에서 박스(514)에 도시된 게이트 개방 포지션, 즉, 대응되는 교차 포지션이 드러난다. 따라서, 기판 상의 라인 결함이 식별될 수 있다.

[0056] 도 5 및 도 11과 관련하여 위에서 설명된 실시예들은 디스플레이(402)의 테스트를 참조한다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 기판 상의 라인 결함을 식별하기 위한 방법은 서브 디스플레이 또는 하전 입자 빔 디바이스의 시야를 각각 참조할 수 있다. 도 5는 4 개의 서브 디스플레이들(420-1, 421-1, 420-2, 421-2)을 도시하고 있다. 제1 기판 포지션에서, 상부 서브 디스플레이들(420-1, 421-2)이 테스트된다. 제1 테스트, 즉, 제1 메인 스트라이프 테스트에서는 결함이 드러나지 않는다. 기판은 하부 서브 디스플레이들(420-2, 421-2)이 테스트될 수 있도록 2 개의 시야들에 대응하는 하전 입자 빔 디바이스들 아래에 디스플레이(402)를 포지셔닝시키도록 이동될 수 있다. 따라서, 스트라이프(502)는 스트라이프의 제1 부분, 즉, 스트라이프의 상부 부분 및 스트라이프의 제2 부분, 즉, 스트라이프의 하부 부분을 후속적으로 테스트함으로써 테스트된다. 스트라이프의 하부 부분을 테스트할 때, 라인 결함은 박스(504)에서 결정된다. 즉, 대응되는 교차 포지션이 드러난다. 하부 서브 디스플레이들(420-2, 421-2)에 대해 스트라이프(512)로 후속 재테스트가 수행된다. 박스(514) 내의 게이트 개방 포지션이 식별된다.

[0057] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 제1 테스트들로 라인 결함을 결정하는 것은 하나 이상의 제2 스트라이프들, 예를 들어, 제1 배향과는 상이한 제2 배향을 따라 배향된 도 5에 도시된 스트라이프(502)로 메인 스트라이프 테스트를 수행하는 것을 포함할 수 있고, 하나 이상의 제2 스트라이프들은 제1 치수 및 제2 치수를 갖는다. 제2 스트라이프, 즉 스트라이프(502)는 라인 결함에 수직이다. 제2 치수는 적어도 하전 입자 빔 디바이스의 시야를 따라 연장되고, 제1 치수는 시야의 일부만을 따라 연장된다. 이전에 설명된 바와 같이, 제1 치수와 제2 치수 사이의 종횡비는 적어도 10:1, 특히 적어도 40:1, 더 특히 적어도 100:1일 수 있다. 따라서, 스트라이프는 하나의 치수에서 적어도 전체 시야 또는 서브 디스플레이의 길이를 가질 수 있고, 단지 몇 10 픽셀들의 폭을 가질 수 있다.

[0058] 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 제1 메인 스트라이프 테스트는 디스플레이의 제1 측면으로부터 디스플레이를 구동하는 것 및 제1 측면에 대향하는 디스플레이의 제2 측면에서 제2 스트라이프를 테스트하는 것을 포함할 수 있다. 예를 들어, 제1 메인 스트라이프 테스트는 디스플레이의 제2 측면으로부터 디스플레이를 구동하는 것 및 디스플레이의 제1 측면에서 제3 스트라이프를 테스트하는 것을 더 포함할 수 있다. 또 다른 추가적인 또는 대안적인 실시예들에 따르면, 라인 결함을 식별하는 것은 제1 라인과 제2 라인 사이의 교차 포지션을 로케이팅하는 것을 포함할 수 있다. 적어도 제1 스트라이프 및/또는 제2 스트라이프는 디지털 스캐너로 스캐닝될 수 있다. 디지털 스캐너에 의해, 서브 디스플레이들 또는 시야들에 대해 각각 다양한 스트라이프들을 정의하는 유연성이 제공되어, 테스트를 위한 처리량의 유연한 개선을 제공할 수 있다.

[0059] 도 6은 기판 상에 하나 이상의 디스플레이들을 갖는 기판 상의 라인 결함을 식별하기 위한 방법의 다른 예를 도시한다. 도 6은 기판의 일부로서 디스플레이(402)를 도시한다. 또한, 참조 번호들 420 내지 424로 표시된 서브 디스플레이들이 도시된다. 서브 디스플레이들의 상부 행은 복수의 시야들 아래에서 테스트를 위한 상황을 도시한다. 서브 디스플레이들의 중간 행은 복수의 시야들 아래에서 후속 테스트를 위한 상황을 도시한다. 서브 디스플레이들의 하부 행은 시야들 아래에서 더 추가적인 후속 테스트를 위한 상황을 도시한다. 다음에서, 기판 상의 하나 이상의 디스플레이들 중 하나의 디스플레이를 테스트하는 것과 관련하여 테스트 시퀀스가 설명된다. 테스트 시퀀스는, 본 개시내용의 실시예들에 따라, 서브 디스플레이에 대해 제공될 수 있음을 이해해야 한다.

[0060] 일부 실시예들에 따르면, 그리고 도 6에 예시적으로 도시된 바와 같이, 표준 메인 테스트는 게이트 라인(510)의 게이트 라인 결함을 드러낸다. 표준 메인 테스트는 개개의 서브 디스플레이들에 대한 전체 시야의 테스트를 포함한다. 따라서, 제1 테스트, 예를 들어, 표준 메인 테스트로 라인 결함을 결정하는 것은, 라인 테스트 파라미터들과 상이한 메인 테스트 파라미터들을 설정하는 것을 포함한다. 또한, 제1 테스트는 제1 치수 및 제2 치수에서 시야를 따른 연장으로 시야를 테스트하는 것을 포함할 수 있다. 표준 메인 테스트의 재테스트(예를 들어 도 3b 참조)는 스트라이프(512)를 테스트하기 위해 제공될 수 있다. 재테스트, 즉, 게이트 라인(510)의 제1 배향을 따라 적어도 제1 스트라이프를 테스트하는 것은 데이터 라인(610) 및 박스(514) 내의 교차 포지션을 드러낸다.

[0061] 도 7은 스트라이프 테스트로 기판 상의 라인 결함을 식별하기 위한 방법의 추가 예를 도시한다. 도 7의 예에서, 제1 테스트는 수직 라인, 예를 들어, 데이터 라인(712)이 결함이 있는 것으로 드러내는 표준 메인 테스트이다. 테스트 라인 파라미터들은 라인-재테스트에 대해 설정된다. 표준 메인 테스트로 표시된 데이터 라인(712)은 도 7에 도시된 예에서 수직 라인이다. 3 개의 스트라이프들(713)은 재테스트에서 테스트된다. 스트라이프(713)는 데이터 라인(712)에 평행하다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 메인 테스트에 기초하여 테스트된 적어도 제1 스트라이프는 제1 테스트의 라인 결함과 평행하고 및/또는 제1 테스트들에 의해 테스트된 라인 결함을 배제한다. 추가적으로 또는 대안적으로, 적어도 제1 드라이브는 시야 내의 복수의 스트라이프들일 수 있다. 예를 들어, 도 7은 상부 시야 내에서 연장되는 스트라이프들(713)을 도시한다.

[0062] 본 명세서에 설명된 일부 샘플들에서, 스트라이프들은 디스플레이를 따라 연장될 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 서브 디스플레이를 따라 스트라이프가 연장된다. 특히, 각각의 서브 디스플레이가 개별적으로 테스트되기 때문에, 본 개시내용의 실시예들에 따른 스트라이프는 서브 디스플레이를 따라 연장된다.

[0063] 도 7에서, 결함이 있는 게이트 라인(710)은 박스들(714)에 의해 표시된 바와 같이 스트라이프(713)에 의해 재테스트에서 드러난다. 예를 들어, 도 7에 도시된 테스트는 데이터 통신 단락 결함을 식별할 수 있다.

[0064] 도 8은 디스플레이(402)의 테스트를 나타낸다. 위에 설명된 실시예들과 유사하게, 참조 번호들 420 내지 424로 표시된 서브 디스플레이들은 개별적으로 테스트된다. 디스플레이(402)의 테스트가 참조된다. 서브 디스플레이들은 별도로 테스트될 수 있다. 다양한 서브 디스플레이들을 특히 동시에 테스트할 때, 참조 번호들 420 내지 424로 표시된 상부 서브 디스플레이들, 및 서브 디스플레이들 및 하부 서브 디스플레이들을 하전 입자 빔 디바이스의 대응하는 시야 내에서 중앙에 위치시키는 기판의 이동 후, 스트라이프들(512)과 같은 수평 스트라이프들을 이용한 메인 테스트는 데이터 라인(712)을 라인 결함으로 드러냈다. 데이터 라인(712)은 박스들(813) 내에서 교차 포지션을 제공한다. 이어서, 스트라이프(713), 특히 박스들(813)을 포함하는 스트라이프(713)의 테스트는 박스(814) 내의 게이트 라인(510)과의 교차 포지션을 드러낸다. 예를 들어, 도 8에 도시된 테스트는 콤-실드(Com-Shield) 단락 결함을 식별할 수 있다.

[0065] 도 9는 메인 테스트가 스트라이프 테스트인 경우의 예를 도시한다. 도 8과 비교하여, 테스트되고 있는 방향들 또는 배향들의 순서가 바뀐다. 제1 서브 디스플레이들(420-1 내지 424-1)은 스트라이프(713)를 갖는 개개의 시야들로 테스트된다. 이어서, 제2 서브 디스플레이들(420-2 내지 424-2)은 스트라이프(713)를 갖는 개개의 시야들로 테스트된다. 이어서, 제3 서브 디스플레이들(420-3 내지 424-3)은 스트라이프(713)를 갖는 개개의 시야들로 테스트된다. 제3 서브 디스플레이들의 테스트를 위해, 게이트 라인(510)에 대한 라인 결함이 검출된다. 이것은 박스들(514)로 표시된다. 박스들(514)은 서브 디스플레이들(421-3 내지 424-3) 내에 배치된다. 게이트 라인(510)은 도 9에 도시된 수평 게이트 라인이다. 서브 디스플레이들(421-3 내지 424-3) 내에는 스트라이프 재테스트가 제공되어, 스트라이프(713)로 제1 테스트의 라인 결함을 결정한다. 스트라이프 재테스트는 스트라이프들(512)에 의해 제공될 수 있다. 스트라이프 재테스트는 박스(914) 내에서 교차 포지션을 갖는 데이터 라인(712)을 드러낸다. 본 개시내용의 실시예들에 따르면, 서브 디스플레이(420-3) 및 참조 부호 말미에 "-1" 및 "-2"가 붙은 서브 디스플레이들에서는 게이트 라인(512)의 라인 결함이 발생하지 않는다. 따라서, 이들 서브 디스플레이들에는 스트라이프(512)가 제공되지 않는다. 예를 들어, 도 9에 도시된 테스트는 콤-실드 단락 결함을 식별할 수 있으며, 여기서 수직 스트라이프가 메인 테스트로 제공된다.

[0066] 본 명세서에 설명된 샘플들은 수평으로 배향된 게이트 라인들 및 수직으로 배향된 데이터 라인들을 지칭한다. 또한, 디스플레이의 라인들의 배향들이 제공될 수 있으며, 특히 서로에 대해 수직일 수 있다. 본 개시내용의 실시예들은 수평 게이트 라인들 및 수직 데이터 라인들에 한정되지 않는다. 게이트 라인들은 수직으로 배향될 수 있고, 데이터 라인들은 수평으로 배향될 수 있다. 또한, 추가 라인들은 수평으로 및/또는 수직으로 배향될 수 있다. 또한, 디스플레이 상의 라인들은 일반적으로 수직이거나 또는 수평인 것으로 설명된다. 본 개시내용의 실시예들에 따르면, 라인 결함에 대해 테스트되는 라인들은 임의의 다른 임의의 좌표계에서 제공될 수 있다.

[0067] 도 10은 전자 빔(e-beam) 테스트 장치, 예를 들어 TFT 어레이와 같은 대면적 기판의 오작동 픽셀들과 연관된, 예를 들어 픽셀 및/또는 라인의 결함들을 로컬라이징하기 위한 하전 입자 빔 디바이스(900)를 예시한다. 하전 입자 빔 디바이스는 EBT 열일 수 있다. 테스트 장치에서, 하전 입자 빔 건(gun), 예를 들어, e-빔 건에 대한 전력은 전력 공급기로부터 공급될 수 있다. 제어기는 또한 전자 빔을 TFT 어레이 상에 제조된 픽셀 어레이의 개별 픽셀들로 스캐닝하기 위한 또는 전압 콘트라스트 이미지, 예를 들어 SEM 이미지의 생성을 위해 스캐닝하기 위한 노력으로 편향 요소들(예를 들어, 편향 코일들 또는 플레이트들)의 동작을 (예를 들어, 실행 가능한 소프트웨어를 통해) 제어할 수 있다. 신호 입자들, 예를 들어 후방 산란 또는 2차 전자들로부터 전압을 감지하기 위해, 검출기가 제공될 수 있다.

[0068] 도 10은 하전 입자 빔 디바이스 또는 하전 입자 빔 디바이스(900)를 도시한다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 하전 입자 빔 디바이스 또는 하전 입자 빔 현미경은 200 mm 이상의 치수를 갖는 시야를 갖는다. 당업자는 예를 들어 반도체 산업에 대한 고해상도 이미징을 위한 스캐닝 전자 현미경이 이러한 디바이스의 제한된 시야 크기를 고려할 때 고속으로 대면적 기판들을 테스트하는 데 적합한 장치가 아닐 수 있다는 것을 이해할 것이다. 전자 빔 소스(912)에 의해 전자 빔(점선)이 생성될 수 있다. 건 챔버(910) 내에서, 억제기, 추출기, 및/또는 양극과 같은 추가 빔 형성 요소들이 제공될 수 있다. 전자 빔 소스는 TFE 이미터(emitter)를 포함할 수 있다. 건 챔버는 10^-8 mbar 내지 10^-9 mbar의 압력으로 배기(evacuate)될 수 있다. 예들에서 스캐닝 전자 빔 디바이스를 참조하지만, 일반적으로 하전 입자 빔 디바이스가 이용될 수 있다.

[0069] 하전 입자 빔 디바이스(900)의 열, 예를 들어 EBT 열의 추가 진공 챔버(920)에서, 집광 렌즈가 제공될 수 있다. 추가 전자 광학 요소들이 추가 진공 챔버에 제공될 수 있다. 추가 전자 광학 요소들은, 스티그메이터(stigmator), 색수차 및/또는 구면 수차에 대한 보정 요소들로 구성된 그룹에서 선택될 수 있다.

[0070] 1차 전자 빔 또는 1차 하전 입자 빔은 대물 렌즈(924)에 의해 기판(200) 상에 포커싱될 수 있다. 기판(200)은 기판 지지체(935) 상의 기판 포지션 상에 포지셔닝된다. 전자 빔이 기판(200) 상으로 충돌할 때, 신호 전자들, 예를 들어 2차 및/또는 후방 산란 전자들, 및/또는 x-선들이 기판(200)으로부터 방출되고, 이는 검출기(940)에 의해 검출될 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 그리드(941)와 같은 전압 콘트라스트 필터가 제공될 수 있다. 그리드(941)는 일정 전위로 바이어스되어, 특정 전압 초과의 전자들은 그리드를 통과하는 반면, 해당 전압 미만의 에너지를 갖는 전자들은 밀어내게 할 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 또 다른 실시예에 따르면, 에너지 필터링을 위해 2차 전자들에 필드를 생성하기 위해, 즉, 전압 콘트라스트 이미지를 생성하기 위해 전압이 기판에 제공될 수 있다(제공된 전압들은 시프트될 수 있음).

[0071] 도 9와 관련하여 설명된 예시적인 실시예들에서, 집광 렌즈(923)가 제공된다. 도 9에 도시된 바와 같이, 대물 렌즈(924)는, 극편(pole piece)들을 갖고 코일을 갖는 자기 렌즈 컴포넌트를 가질 수 있다. 대물렌즈는 1차 전자 빔을 기판(200) 상에 포커싱한다. 대물 렌즈는 예를 들어 축 방향 갭 또는 방사형 갭을 갖는 정전기-자기 복합 렌즈일 수 있거나, 또는 대물 렌즈는 정전기 지연 필드 렌즈(electrostatic retarding field lens)일 수 있다.

[0072] 또한, 스캐닝 편향기 조립체가 제공될 수 있다. 스캐닝 편향기 조립체는 예를 들어 높은 픽셀 레이트들을 위해 구성된 자기 및/또는 정전기 스캐닝 편향기 조립체일 수 있다. 스캐닝 편향기 조립체는 단일 스테이지 조립체일 수 있다. 대안적으로, 스캐닝을 위해 2-스테이지 또는 심지어 3-스테이지 편향기 조립체가 또한 제공될 수도 있다. 각각의 스테이지는 광축을 따라 상이한 포지션에 제공될 수 있다.

[0073] 본 명세서에서 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 자기 스캐닝 편향기(971) 및 정전기 스캐닝 편향기(972)가 조합될 수 있다. 자기 스캐닝 편향기와 정전기 스캐닝 편향기의 조합은 예를 들어 자기 스캐닝 편향기에 의해 제공되는 넓은 시야를 허용한다. 또한, 더 넓은 시야 내에서, 시야의 하위 구역은 정전기 스캐닝 편향기를 사용하여 더 빠른 속도로 스캐닝될 수 있다. 따라서, 자기 스캐닝 편향기와 정전기 스캐닝 편향기의 조합에 의해 빠른 이미지 획득이 제공될 수 있다. 일부 실시예들에 따르면, 자기 스캐닝 편향기는 빔을 하위 구역으로 조향(steer)할 수 있다. 정전기 스캐닝 편향기는 예를 들어 20 ㎛ 이하, 예를 들어 5 ㎛의 해상도로 하위 구역 내에서 빔을 스캐닝할 수 있다. 하위 구역이 스캐닝된 후, 자기 스캐닝 편향기는 빔을 추가 구역으로 조향할 수 있으며, 이는 결국 정전기 스캐닝 편향기에 의해 스캐닝된다. 따라서, 자기 스캐닝 편향기의 정밀도는 정전기 편향기의 자기 히스테리시스(hysteresis)의 결여(및 대응하는 감소된 스캐닝 속도)와 조합될 수 있다. 도 9에 도시된 하전 입자 빔 디바이스(900)는 검출기(940)를 포함한다. 검출기(940)는 신틸레이터(scintillator) 배열체 및 예를 들어 광전자 증배기(photo multiplier)를 포함한다.

[0074] 본 개시내용의 실시예들에 따르면, 하전 입자 빔 디바이스 및/또는 하전 입자 빔 디바이스를 포함하는 테스트 시스템은 제어기(930)를 포함하고, 이 제어기는, 신호 라인(932)으로 하전 입자 빔 디바이스에 연결되어 본 개시내용의 실시예들에 따라 스트라이프 테스트로 라인 결함들을 식별하기 위한 하전 입자 빔 디바이스 또는 EBT 열의 제어를 제공한다.

[0075] 하전 입자 빔 디바이스 및/또는 테스트 시스템의 제어기는 중앙 프로세싱 유닛(CPU), 메모리 및 예를 들어 지원 회로들을 포함할 수 있다. 하전 입자 빔 디바이스의 제어를 용이하게 하기 위해, CPU는 다양한 컴포넌트들 및 하위 프로세서들을 제어하기 위해 산업 환경에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 메모리는 CPU에 결합된다. 메모리 또는 컴퓨터 판독가능 매체는 랜덤 액세스 메모리, 읽기 전용 메모리, 플로피 디스크, 하드 디스크, 또는 로컬 또는 원격의 임의의 다른 형태의 디지털 스토리지와 같은 하나 이상의 쉽게 사용 가능한 메모리 디바이스들일 수 있다. 지원 회로들은 종래의 방식으로 프로세서를 지원하기 위해 CPU에 결합될 수 있다. 회로들은 캐시, 전력 공급기들, 클록 회로들, 입력/출력 회로부 및 관련 하위 시스템들 등을 포함한다. 테스트 프로세스 명령어들 및/또는 라인 결함들의 식별을 위한 명령어들은 전형적으로 레시피(recipe)로 알려진 소프트웨어 루틴으로서 메모리에 저장될 수 있다. 소프트웨어 루틴은 또한 CPU에 의해 제어되는 하드웨어로부터 원격으로 로케이팅된 제2 CPU에 의해 저장 및/또는 실행될 수 있다. 소프트웨어 루틴은, CPU에 의해 실행될 때, 범용 컴퓨터를 하전 입자 빔 디바이스를 제어하는 특정 목적 컴퓨터(제어기)로 변환하고, 본 개시내용의 실시예들 중 임의의 실시예에 따라 라인 결함들의 식별을 제공할 수 있다. 본 개시내용의 방법 및/또는 프로세스가 소프트웨어 루틴으로 구현되는 것으로 논의되지만, 여기에 개시된 방법 동작들 중 일부는 소프트웨어 제어기에 의해 수행될 수 있을 뿐만 아니라 하드웨어에서도 수행될 수 있다. 따라서, 실시예들은 컴퓨터 시스템 상에서 실행되는 소프트웨어, 및 주문형 집적 회로 또는 다른 유형의 하드웨어 구현으로서의 하드웨어, 또는 소프트웨어와 하드웨어의 조합으로 구현될 수 있다. 제어기는 본 개시내용의 실시예들에 따른, 예를 들어 디스플레이 제조를 위해 기판 상에 로케이팅된 디스플레이의 복수의 픽셀들을 갖는 기판 상의 결함을 식별하기 위한 방법을 실행 또는 수행할 수 있다.

[0076] 본 명세서에 설명된 실시예들에 따르면, 본 개시내용의 방법들은 CPU, 메모리, 사용자 인터페이스, 및 장치의 상응하는 컴포넌트들과 통신하는 입력 및 출력 디바이스들을 가질 수 있는 컴퓨터 프로그램들, 소프트웨어, 컴퓨터 소프트웨어 제품들 및 상호 관련된 제어기들을 사용하여 수행될 수 있다.

[0077] 특히 디스플레이의 제조 동안, 즉, 제조 프로세스가 완료되기 전에, 디스플레이 기판을 테스트하기 위한 방법들, 및 대응하는 장치들은 전형적으로 라인들 및/또는 기판 픽셀들을 테스트하는 것을 포함한다. 액정 디스플레이(LCD) 패널 또는 OLED 패널과 같은 대면적 기판에서 오작동하는 픽셀을 결정하는 것은, 픽셀, 해당 픽셀을 위한 드라이버 회로, 라인(게이트 라인, 신호 라인 또는 다른 라인들), 또는 위의 것들의 조합을 기반으로 할 수 있다. 또한, 라인 결함들을 로컬라이징하는 것은 특히 테스트 시간 기간 단축에 유익하다.

[0078] 실시예에 따르면, 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 장치가 제공된다. 이 장치는 기판 상에 전압 콘트라스트 이미지 생성을 위해 구성된 검출기, 및 프로세서에 의해 실행될 때, 본 개시내용의 실시예들 중 임의의 실시예에 따른 방법을 수행하는, 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독가능 매체를 포함한다.

[0079] 예를 들어, 기판 상의 픽셀들 외에도, 기판 상의 라인 결함의 테스트는 전압 콘트라스트 이미징을 포함할 수 있다. 예를 들어, 아래에 설명되는 바와 같이, EBT 열에 의해 실행되는 전압 콘트라스트를 포함하는 스캐닝 전자 현미경 이미지가 제공될 수 있다. 본 명세서에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 스트라이프 테스트는 고해상도 스캔, 즉, 픽셀 스캔과 비교하여 이미징 스캔으로서 추가적으로 제공될 수 있다. 고해상도 스캔은 데이터 라인들, 게이트 라인들, 또는 다른 라인들과 같은 하나 이상의 라인들을 따라 제공되어, 단락 포지션들을 로컬라이징하는 데 도움을 줄 수 있다.

[0080] 평행 라인들을 따른 단락들, 예를 들어 Gate/Com, Data/Data 또는 경계가 없는 패널들의 경우, 또한 수직 Gate 또는 Com to Data는, 전형적으로 단지 하나의 좌표(게이트 또는 데이터)만이 명확하게 식별될 수 있기 때문에, 로컬라이징하는 데 어려울 수 있다. 검출된 데이터 또는 게이트 라인을 따른 고해상도(예를 들어, 5 ㎛ 픽셀 피치) 스트라이프 이미지가 제공될 수 있다. 결함 포지션은 각각의 픽셀 옆의 라인의 이미지와 이웃 픽셀의 이미지를 비교함으로써 발견될 수 있다. 단락 포지션에서, 이미지는 결함이 없는 주변을 벗어날 수 있다. 따라서, 고해상도 이미지들에 의해 라인 결함들의 식별이 추가로 개선될 수 있다.

[0081] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (14)

1. 기판 상에 로케이팅된 디스플레이를 갖는 상기 기판 상의 라인 결함을 식별하기 위한 방법으로서,
   제1 테스트로 라인 결함을 결정하는 단계 ― 상기 라인 결함은 제1 배향을 가짐 ―;
   라인 재테스트(retest)를 위한 라인 테스트 파라미터들을 설정하는 단계; 및
   상기 제1 배향을 따라 배향된 하나 이상의 제1 스트라이프(stripe)들을 테스트하는 단계 ― 상기 하나 이상의 제1 스트라이프들은 상기 라인 결함에 평행하고, 상기 하나 이상의 제1 스트라이프들은 제1 치수 및 제2 치수를 갖고, 상기 제1 치수는 적어도 하전 입자 빔 디바이스의 시야를 따라 연장되고, 상기 제2 치수는 상기 시야의 일부만을 따라 연장됨 ― 를 포함하는, 라인 결함을 식별하기 위한 방법.
2. 제1항에 있어서,
   상기 제1 치수와 상기 제2 치수 사이의 종횡비는 적어도 10:1, 특히 적어도 40:1, 더 특히 적어도 100:1인, 라인 결함을 식별하기 위한 방법.
3. 제1항 또는 제2항에 있어서,
   상기 하나 이상의 제1 스트라이프들은 상기 라인 결함을 포함하는, 라인 결함을 식별하기 위한 방법.
4. 제1항 또는 제2항에 있어서,
   상기 하나 이상의 제1 스트라이프들은 상기 라인 결함을 배제하는, 라인 결함을 식별하기 위한 방법.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,
   상기 하나 이상의 제1 스트라이프들은 상기 시야 내의 복수의 스트라이프들인, 라인 결함을 식별하기 위한 방법.
6. 제1항 내지 제5항 중 어느 한 항에 있어서,
   상기 제1 테스트로 상기 라인 결함을 결정하는 단계는, 상기 라인 테스트 파라미터들과 상이한 메인 테스트 파라미터들을 설정하는 단계를 포함하는, 라인 결함을 식별하기 위한 방법.
7. 제1항 내지 제6항 중 어느 한 항에 있어서,
   상기 제1 테스트로 상기 라인 결함을 결정하는 단계는, 상기 제1 치수 및 상기 제2 치수에서 상기 시야를 따른 연장으로 상기 시야를 테스트하는 단계를 포함하는, 라인 결함을 식별하기 위한 방법.
8. 제1항 내지 제6항 중 어느 한 항에 있어서,
   상기 제1 테스트로 상기 라인 결함을 결정하는 단계는, 상기 제1 배향과 상이한 제2 배향을 따라 배향된 하나 이상의 제2 스트라이프들로 메인 스트라이프 테스트를 수행하는 단계를 포함하며,
   상기 하나 이상의 제2 스트라이프들은 제1 치수 및 제2 치수를 갖고, 상기 제2 치수는 적어도 상기 하전 입자 빔 디바이스의 상기 시야를 따라 연장되고, 상기 제1 치수는 상기 시야의 일부만을 따라 연장되는, 라인 결함을 식별하기 위한 방법.
9. 제8 항에 있어서,
   상기 메인 스트라이프 테스트는, 상기 디스플레이의 제1 측면으로부터 디스플레이를 구동하고, 상기 제1 측면 반대편의 상기 디스플레이의 제2 측면에 배치된 하나의 제2 스트라이프를 테스트하는 것을 포함하는, 라인 결함을 식별하기 위한 방법.
10. 제9항에 있어서,
    상기 메인 스트라이프 테스트는, 상기 디스플레이의 상기 제2 측면으로부터 상기 디스플레이를 구동하고, 상기 디스플레이의 상기 제1 측면에서 제3 스트라이프를 테스트하는 것을 더 포함하는, 라인 결함을 식별하기 위한 방법.
11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 라인 결함을 갖는 라인을 따라 고해상도 이미지를 스캐닝하는 단계를 더 포함하는, 라인 결함을 식별하기 위한 방법.
12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 라인 결함을 식별하는 것은 제1 라인과 제2 라인 사이의 교차 포지션을 로케이팅하는 것을 포함하는, 라인 결함을 식별하기 위한 방법.
13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 하나 이상의 제1 스트라이프들은 디지털 스캐너로 스캐닝되는, 라인 결함을 식별하기 위한 방법.
14. 복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 장치로서,
    상기 기판 상의 전압 콘트라스트(contrast) 이미지 생성을 위해 구성된 검출기; 및
    복수의 픽셀들이 상부에 로케이팅되어 있는 기판 상의 라인 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독가능 매체를 포함하며,
    상기 프로그램은, 프로세서에 의해 실행될 때, 제1항 내지 제13항 중 어느 한 항에 따른 방법을 수행하는, 라인 결함을 식별하기 위한 장치.

Images