KR20230015671A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230015671A
KR20230015671A KR1020210097102A KR20210097102A KR20230015671A KR 20230015671 A KR20230015671 A KR 20230015671A KR 1020210097102 A KR1020210097102 A KR 1020210097102A KR 20210097102 A KR20210097102 A KR 20210097102A KR 20230015671 A KR20230015671 A KR 20230015671A
Authority
KR
South Korea
Prior art keywords
sub
disposed
pixel
layer
absorbing material
Prior art date
Application number
KR1020210097102A
Other languages
English (en)
Inventor
이명호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210097102A priority Critical patent/KR20230015671A/ko
Priority to CN202210669974.3A priority patent/CN115692425A/zh
Priority to US17/841,457 priority patent/US20230028691A1/en
Publication of KR20230015671A publication Critical patent/KR20230015671A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H01L51/5284—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/22—Absorbing filters
    • H01L27/3211—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/5036—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 일 실시예에 따른 표시 장치는 제1 내지 제4 서브 화소를 포함하며 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층. 보호층 상에 배치되며, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 컬러 필터 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 그리고 광 필터층 상에 배치된 발광소자를 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 명세서는 영상을 표시하는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 퀀텀닷발광 표시 장치 (QLED: Quantum dot Light Emitting Display), 무기발광 표시 장치, 유기발광 표시 장치(OLED, Organic Light Emitting Display), 및 마이크로 엘이디 표시 장치 (Micro-LED Display)와 같은 여러 가지 표시 장치가 활용되고 있다.
표시 장치들 중에서 유기발광 표시 장치, 퀀텀닷발광 표시 장치, 무기발광 표시 장치, 및 마이크로 엘이디 표시 장치는 전계발광 표시 장치로서 자체발광형이다. 전계발광 표시 장치는 기존의 액정표시 장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 자체발광형 표시 장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
전계발광 표시 장치는 제 1 전극, 제 2 전극 및 발광층을 포함하는 발광소자의 구조에 따라 상부 발광(Top emission) 방식 또는 하부 발광(bottom emission) 방식 등의 형태로 화상을 표시한다. 하부 발광방식은 발광층에서 발생된 가시광을 TFT가 형성된 기판 하부쪽으로 표시하는 데 반해, 상부 발광 방식은 발광층에서 발생된 가시광을 TFT가 형성된 기판 상부쪽으로 표시한다.
한편, 전계발광 표시 장치는 편광판을 구비하는데 이를 통해, 전계발광 표시 장치의 블랙(black) 색감을 구현하고 외광 반사를 줄여 시인성을 향상시킨다. 그러나, 전계발광 표시 장치가 편광판을 사용하는 경우 투과율이 감소됨으로써, 패널 효율을 떨어뜨리고 소비전력을 증가시키는 문제가 있다.
이러한 문제를 해결하기 위해, 투과율을 감소시키는 편광판을 사용하지 않고서 외광 반사를 줄일 수 있는 방안이 요구되고 있다.
본 명세서는 편광판을 사용하지 않고서 외광 반사율을 줄일 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서의 일 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층. 보호층 상에 배치되며, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 컬러 필터 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 그리고 광 필터층 상에 배치된 발광소자를 포함할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층, 보호층 상에 배치되며, 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 컬러 필터 및 보호층 상에 배치된 유기 절연층, 유기 절연층에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 그리고 광 필터층 상에 배치된 발광소자를 포함할 수 있다.
본 명세서의 또 다른 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층, 보호층 상에 배치되며, 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 보호층 상에서 제4 서브 화소의 발광 영역에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 광 필터층, 컬러 필터 및 보호층 상에 배치된 유기 절연층, 그리고 유기 절연층에 상에 배치된 발광소자를 포함할 수 있다.
본 명세서에 따르면, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함한 광 필터층은 비발광 모드에서 외부광의 반사를 저감하고, 발광모드에서 광의 투과율을 개선할 수 있다. 따라서, 광 필터층을 포함한 표시 장치는 발광층에 발광된 광의 손실을 줄여 투과율을 향상시키면서도, 외부광의 반사 시감을 개선할 수 있다.
또한, 본 명세서에 따르면, 광필터층을 구비한 표시 장치는 편광판(POL)을 부착한 표시 장치 보다 더 우수한 반사 시감 개선 효과를 가지면서도, 편광판(POL)을 부착한 표시 장치 보다 더 우수한 투과율을 가질 수 있다.
본 명세서에 따르면, 표시 장치는, 사용자에게 쉽게 인지될 수 있는 520nm~580nm의 파장대의 빛을 주로 흡수하는 광 필터층을 포함하고 있기에, 외부광에 의한 반사 시감을 개선할 수 있다.
본 명세서에 따르면, 광필터층을 구비한 표시 장치는 외부광의 반사율을 저감하면서도, 발광소자의 발광층에서 발광된 빛의 투과율을 향상시킬 수 있다.
본 명세서에 따르면, 발광소자의 발광층이 발광을 하지 않는 비발광 모드인 경우에, 외부광이 하부 기판을 통과하여 광 필터층을 통과할 때 일부 흡수될 수 있다. 그리고, 광 필터층을 통과한 외부광은 발광 영역(EA)에 배치된 발광 소자의 제2 전극에서 반사될 수 있다. 제2 전극에서 반사된 외부광은 광 필터층을 통과하면서 광이 다시 한번 흡수될 수 있다. 따라서, 외부광에 의한 표시 장치의 반사 시감이 개선될 수 있다.
위에서 언급된 본 명세서의 효과 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예 따른 표시 장치의 개략도이다.
도 2는 도 1에 도시된 화소(P)내에 포함된 복수의 서브 화소중 어느 하나의 서브 화소(SP)에 대한 회로도이다.
도 3은 도 1에 도시된 화소(P)내의 구조를 도시한 평면도이다.
도 4는 본 명세서의 일 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 5a는 표시 장치가 비발광 모드일 때 외부광의 반사율을 비교한 그래프이다.
도 5b는 표시 장치가 비발광 모드일 때 외부광의 반사 저감을 나타낸 단면도이다.
도 5c는 표시 장치가 발광 모드일 때 투과율을 비교한 그래프이다.
도 6는 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 7는 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 8은 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I’ 라인의 단면도이다.
도 9는 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I’ 라인의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 명세서에 따른 표시 장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개략도이다.
본 명세서의 일 실시예에 따른 표시 장치는, 도 1에 도시된 바와 같이, 표시 패널(DP), 게이트 드라이버(GD), 데이터 드라이버(DDR) 및 제어부(CT)를 포함할 수 있다. 그리고, 표시 패널(DP)은 정보를 표시하는 표시 영역(DA)과 정보가 표시되지 않는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 게이트 라인(GL)들과 데이터 라인(DL)들의 교차 영역에 배치된 화소(P)를 포함할 수 있다. 화소(P)는, 표시소자 및 표시소자를 구동하는 화소 구동부(PDC)를 포함한다. 화소(P)의 구동에 의해 표시 패널(DP)에 영상이 표시될 수 있다
제어부(CT)는 게이트 드라이버(GD)와 데이터 드라이버(DDR)를 제어할 수 있다.
제어부(CT)는 외부 시스템(미도시)으로부터 공급되는 수직/수평 동기신호와 클럭 신호를 이용하여, 게이트 드라이버(GD)를 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(DDR)를 제어하기 위한 데이터 제어신호(DCS)를 출력할 수 있다. 또한, 제어부(CT)는 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후 이를 재정렬하여, 영상데이터(RGB)를 데이터 드라이버(DDR)에 공급할 수 있다.
게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트 신호(Vst) 및 게이트 클럭(GCLK) 등을 포함할 수 있다. 또한, 게이트 제어신호(GCS)에는 쉬프트 레지스터를 제어하기 위한 제어신호들이 포함될 수 있다.
데이터 제어신호(DCS)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등을 포함할 수 있다.
데이터 드라이버(DDR)는 표시 패널(DP)의 데이터 라인(DL1~DLn: DL)들로 데이터 전압을 공급할 수 있다. 구체적으로, 데이터 드라이버(DDR)는 제어부(CT)로부터 입력된 영상데이터(RGB)를 데이터 전압으로 변환하여, 데이터 전압을 데이터 라인(DL)들에 공급할 수 있다.
게이트 드라이버(GD)는 1 프레임 동안 게이트 라인(GL1~GLn: GL)들에 게이트 펄스(GP)를 순차적으로 공급할 수 있다. 여기서, 1 프레임이란, 표시 패널(DP)을 통해 하나의 이미지가 출력되는 기간을 말한다. 또한, 게이트 드라이버(GD)는 1 프레임 중 게이트 펄스(GP)가 공급되지 않는 나머지 기간 동안에는, 스위칭 소자를 턴오프시킬 수 있는 게이트 오프 신호(Goff)를 게이트 라인(GL)에 공급할 수 있다. 이하, 게이트 펄스(GP)와 게이트 오프 신호(Goff)를 총칭하여 스캔신호(SS)라 한다.
본 명세서의 일 실시예에 따르면, 게이트 드라이버(GD)는 표시 패널(DP)에 실장될 수 있다. 이와 같이, 게이트 드라이버(GD)가 표시 패널(DP)에 직접 실장되어 있는 구조를 게이트 인 패널(Gate In Panel: GIP) 구조라고 한다.
도 2는 도 1에 도시된 화소(P)내에 포함된 복수의 서브 화소중 어느 하나의 서브 화소(SP)에 대한 회로도이다.
도 2를 참조하면, 본 명세의의 일 실시예에 따른 표시 장치(100)의 표시 패널은(DP)은 화소 구동부(PDC) 및 화소 구동부(PDC)와 연결된 발광 소자(160)를 포함할 수 있다.
도 2의 회로도는 발광 소자(160)로 발광 다이오드(LED)를 포함하는 표시 장치(100)의 한 화소(P)에 배치된 하나의 서브 화소(SP)에 대한 등가 회로도이다.
도 2의 화소 구동부(PDC)는 스위칭 트랜지스터(STr) 및 구동 트랜지스터(DTr)를 포함할 수 있다. 도 2에 도시된 바와 같이, 스위칭 트랜지스터(STr)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결될 수 있다. 그리고, 스위칭 트랜지스터(STr)는 게이트 라인(GL)을 통해 공급되는 스캔 신호(SS)에 의해 턴온 또는 턴오프될 수 있다.
데이터 라인(DL)은 화소 구동부(PDC)로 데이터 전압(Vdata)을 제공하며, 스위칭 박막 트랜지스터(STr)는 데이터 전압(Vdata)의 인가를 제공할 수 있다.
전원 라인(PL)은 발광소자(160)로 구동 전압(Vdd)을 제공하며, 구동 박막 트랜지스터(DTr)는 구동 전압(Vdd)을 제어할 수 있다. 여기서, 구동 전압(Vdd)은 발광소자(160)를 구동하기 위한 화소 구동 전압이다.
데이터 라인(DL) 및 전원 라인(PL)은 신호를 전달하는 라인들이다. 따라서, 본 명세서의 일 실시예에 따르면, 데이터 라인(DL) 및 전원 라인(PL)을 신호 라인이라고 한다. 또한, 게이트 라인(GL) 역시 신호를 전달하기 때문에 신호 라인이라고 할 수 있다.
스위칭 박막 트랜지스터(STr)가 턴온될 때, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이, 발광 소자(160)와 연결된 구동 박막 트랜지스터(DTr)의 게이트 전극으로 공급될 수 있다. 데이터 전압(Vdata)은 구동 박막 트랜지스터(DTr)의 게이트 전극(G)과 드레인 전극(D) 사이에 형성된 스토리지 커패시터(Cst)에 충전될수 있다.
데이터 전압(Vdata)에 의해 구동 박막 트랜지스터(DTr)을 통해 발광 소자(160)로 공급되는 전류의 양이 제어될 수 있다. 또한, 데이터 전압(Vdata)에 의해, 발광 소자(160)로부터 출력되는 광의 계조가 제어될 수 있다.
도 3은 도 1에 도시된 화소(P)내의 구조를 개략적으로 도시한 평면도이다. 보다 구체적으로는, 도 3은 도 1에 도시된 화소(P)내에 형성된 복수의 서브 화소의 구조를 개략적으로 도시한 평면도이다.
그리고, 도 4는 도 3의 I-I' 라인의 단면도이다. 도4는 도 3의 절취선 I-I' 선을 따라 자른 본 명세서의 일 실시예에 따른 표시 장치의 화소(P) 구조를 개략적으로 도시한 단면도이다.
도 5a는 표시 장치가 비발광 모드일 때 외부광의 반사율을 비교한 그래프이다. 또한, 도 5b는 표시 장치가 비발광 모드일 때 외부광의 반사 저감을 나타낸 단면도이다. 그리고, 도 5c는 표시 장치가 발광 모드일 때 투과율을 비교한 그래프이다.
전계발광 표시 장치는 발광된 광의 투과방향에 따라 상부 발광(Top Emission) 방식과 하부 발광 (Bottom Emission)방식으로 구분될 수 있다. 이하 본 명세서의 실시예에 따른 표시 장치는 하부 발광방식을 일예로 설명하도록 한다.
도 3 및 도 4를 참조하면, 본 명세서의 일 실시예에 따른 표시 장치(100)는 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 스위칭 박막 트랜지스터(STr), 구동 박막 트랜지스터(DTr), 컬러 필터(130a, 130b, 130c), 발광소자(160), 하부 기판(101), 상부 기판(108), 봉지부(170), 뱅크(150) 및 광 필터층(140)을 포함할 수 있다.
그리고, 화소(P)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4)를 포함할 수 있다. 또한, 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4)는 각각 발광 영역(EA) 및 비발광 영역(NEA)을 포함할 수 있다
또한, 스위칭 박막 트랜지스터(STr)는 게이트 전극(SG), 반도체층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함하며, 구동 박막 트랜지스터(DTr)는 게이트 전극(DG), 반도체층(120), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다.
본 명세서의 일 실시예에 따른 표시 장치(100)는, 데이터 라인(DL) 및 데이터 라인(DL)과 교차하는 게이트 라인(GL)이 기판 (101) 상에 배치될 수 있다. 그리고, 데이터 라인(DL)과 게이트 라인(GL)의 교차 영역에 매트릭스 형태로 배열되어 화상을 표시하는 복수의 화소(P)가 배치될 수 있다.
그리고, 도 3을 참조하면, 화소(P)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3), 제4 서브 화소(SP4)를 포함할 수 있다.
제1 서브 화소(SP1)는 적색 서브 화소(R)이고, 제2 서브 화소(SP2)는 녹색 서브 화소(G)일 수 있다. 그리고, 제3 서브 화소(SP3)는 청색 서브 화소(B)이고, 제4 서브 화소(SP4)는 백색 서브 화소(W)일 수 있다. 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4)는 제1 방향(X축 방향)으로 인접하게 배치될 수 있다. 그리고, 동일한 색상의 서브 화소들은 제2 방향(Y축 방향)으로 인접하게 배치될 수 있다. 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4) 각각은 게이트 라인(GL)의 게이트 신호가 입력되면 데이터 라인(DL)의 데이터 전압에 따라 발광소자(160)에 소정의 전류를 공급할 수 있다. 이로 인해, 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4) 각각의 발광소자(160)는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 또한, 전원 라인(PL)에는 전원 전압(VDD)이 공급될 수 있다. 그리고, 전원 라인(PL)은 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4) 들 각각에 전원 전압을 공급할 수 있다.
본 명세서의 일 실시예에 따른 표시 장치에서 각각의 서브 화소(SP1, SP2, SP3, SP4)가 동일한 너비로 나란히 위치하는 것으로 도시하였으나, 이에 한정되지는 않는다. 각 서브 화소(SP1, SP2, SP3, SP4)는 서로 다른 너비를 가질 수 있다. 또한, 각 서브 화소(SP1, SP2, SP3, SP4)는 서로 다른 형상을 가질 수도 있다.
그리고, 도 3을 참조하면, 화소(P)에서 각각의 서브 화소(SP1, SP2, SP3, SP4)배열은 적색 서브 화소 (R), 녹색 서브 화소(G), 청색 서브 화소(B) 및 백색 서브 화소(W) 순으로 배치된 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 화소(P)에서 적색 서브 화소(R), 백색 서브 화소(W), 녹색 서브 화소(G) 및 청색 서브 화소(B)순으로 배치될 수 있다. 또는, 단위 화소(P)에서 적색 서브 화소(R), 백색 서브 화소(W), 청색 서브 화소(B) 및 녹색 서브 화소(G) 순으로 배치될 수 있다. 이와 같이, 화소(P)에서 서브 화소들은 다양하게 배치될 수 있다.
도 3을 참조하면, 각각의 서브 화소(SP1, SP2, SP3, SP4)에는 발광 영역(EA) 및 비발광 영역(NEA)을 포함할 수 있다. 그리고, 도 4에 도시된 바와 같이, 발광 영역(EA)은 뱅크(150)의 오픈 영역에 의해 정의될 수 있다. 발광 영역(EA)에 대해서는 도 4를 참조하여 상세히 후술하도록 한다.
발광 영역(EA)은 제1 전극(161) 및 컬러 필터(130a, 130b, 130c)와 중첩할 수 있다. 제1 전극(161)은 발광소자(160, 도2 참조)의 제1 전극(161)이다. 비발광 영역(NEA)은 구동 박막 트랜지스터(DTr), 스위칭 박막 트랜지스터(STr), 게이트 라인(GL), 데이터 라인(DL) 및 전원배선(PL)과 중첩할 수 있다.
본 명세서의 일 실시예에 따른 표시 장치에서, 발광소자(160, 도2 참조)는 백색광을 발광할 수 있다. 그리고, 제1 서브 화소(SP1)의 발광 영역(EA)은 적색(red) 광을 방출하며, 제2 서브 화소(SP2)의 발광 영역(EA)은 녹색(green) 광을 방출하고, 제3 서브 화소(SP3)의 발광 영역(EA)은 청색(blue) 광을 방출하고, 제4 서브 화소(SP4)의 발광 영역(EA)은 백색(white) 광을 방출할 수 있다. 따라서, 제1 서브 화소(SP1)의 발광 영역(EA)에는 발광된 백색광을 적색으로 변환하기 위한 적색 컬러 필터(130a)가 배치되며, 제2 서브 화소(SP2)의 발광 영역(EA)에는 발광된 백색광을 녹색으로 변환하기 위한 녹색 컬러 필터(130b)가 배치되고, 제3 서브 화소(SP3)의 발광 영역(EA)에는 발광된 백색광을 청색으로 변환하기 위한 청색 컬러 필터(130c)가 배치될 수 있다. 그리고, 제4 서브 화소(SP4)의 발광 영역(EA)에는 컬러 필터가 배치되지 않을 수 있다. 따라서, 제4 서브 화소(SP4)의 발광 영역(EA)에서는 발광된 백색광이 그대로 투과하여 방출될 수 있다.
도 3을 참조하면, 각 서브 화소(SP1, SP2, SP3, SP4)의 비발광 영역(NEA)에는 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(STr)가 배치될 수 있다. 그리고, 도 3에 도시된 바와 같이, 각 서브 화소(SP1, SP2, SP3, SP4)의 발광 영역(EA) 상에는 각각 제1 전극(161), 발광층(162) 및 제2 전극(163)을 포함하는 발광소자(160)가 배치될 수 있다.
도 3에 도시된 바와 같이, 스위칭 박막 트랜지스터(STr)와 구동 박막 트랜지스터(DTr)는 서로 연결되며, 구동 박막 트랜지스터(DTr)는 발광소자(160, 도4 참조)의 제1 전극(161)과 연결될 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 스위칭 박막 트랜지스터(STr)의 드레인 전극(SD)은 구동 박막 트랜지스터(DTr)의 게이트 전극(DG)과 연결될 수 있다. 그리고, 구동 박막 트랜지스터(DTr)의 드레인 전극(DD)은 발광 소자(160)의 제1 전극(161)과 연결될 수 있다.
도 3을 참조하면, 표시 패널(DP)의 기판 상에 배치된 게이트 라인(GL), 데이터 라인(DL) 및 전원배선(PL)에 의하여 각각의 서브 화소(SP1, SP2, SP3, SP4)가 정의될 수 있다.
게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 스위칭 박막 트랜지스터(STr)가 배치될 수 있다. 그리고, 스위칭 박막 트랜지스터(STr)는 각 서브 화소 (SP1, SP2, SP3, SP4)에 신호를 인가하기 위한 스위칭 역할을 할 수 있다. 스위칭 박막 트랜지스터(STr)은 게이트 전극(SG), 반도체층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함할 수 있다. 스위칭 박막 트랜지스터(STr)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결될 수 있다. 예를 들어, 스위칭 박막 트랜지스터(STr)의 게이트 전극(SG)은 게이트 라인(GL)과 연결될 수 있다. 그리고, 스위칭 박막 트랜지스터(STr)의 소스 전극(SG)은 데이터 라인(DL)과 연결될 수 있다.
또한, 스위칭 박막 트랜지스터(STr)의 반도체층(SA)의 일측은 컨택홀을 통하여 스위칭 박막 트랜지스터(STr)의 소스 전극(SS)과 연결될 수 있다. 그리고, 반도체층(SA)의 타측은 컨택홀을 통하여 스위칭 박막 트랜지스터(STr)의 드레인 전극(SD)과 연결될 수 있다.
스위칭 박막 트랜지스터(STr)는 게이트 라인(GL)을 통해 공급되는 스캔 신호에 의해 턴온 또는 턴오프될 수 있다. 따라서, 데이터 라인(DL)을 통하여 데이터 전압이 제공되면, 스위칭 박막 트랜지스터(STr)는 스캔 신호를 통하여 데이터 전압이 각 서브 화소로 인가되는 것을 제어할 수 있다.
구동 박막 트랜지스터(DTr)는 스위칭 박막 트랜지스터(STr)에 의해 인가된 신호를 바탕으로 각 서브 화소(SP1, SP2, SP3, SP4)의 발광소자(160)를 구동하는 역할을 할 수 있다. 도 3을 참조하면, 구동 박막 트랜지스터(DTr)의 게이트 전극(DG)은 스위칭 박막 트랜지스터(STr)의 드레인 전극(SD)과 컨택홀을 통하여 연결될 수 있다. 또한, 구동 박막 트랜지스터(DTr)의 소스 전극(DS)은 전원 라인(PL)과 연결될 수 있다. 그리고, 구동 박막 트랜지스터(DTr)의 드레인 전극(DD)은 컨택홀을 통하여 발광소자(160)의 제1 전극(161)과 연결될 수 있다.
구동 박막 트랜지스터(DTr)의 반도체층(120)의 일측은 컨택홀을 통하여 구동 박막 트랜지스터(DTr)의 소스 전극(DS)과 연결될 수 있다. 그리고, 반도체층(120)의 타측은 컨택홀을 통하여 구동 박막 트랜지스터(DTr)의 드레인 전극(DD)과 연결될 수 있다.
도 4를 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 하부 기판(101), 저반사 금속층(110), 구동 박막 트랜지스터(DTr), 전원라인(PL), 데이터 라인(DL), 컬러 필터 (130a, 103b, 130c), 광 필터층(140), 뱅크(150), 발광소자(160), 봉지층(170), 상부 기판(108), 버퍼층(102), 제1 층간 절연층(103), 게이트 절연층(104), 제2 층간 절연층(105), 보호층(106)을 포함할 수 있다.
또한, 본 명세서의 실시예에 따른 표시 장치(100)는 복수의 화소(P)를 포함하며, 하나의 단위 화소(P)에는 복수의 서브 화소(SP)가 배치될 수 있다. 복수의 서브 화소(SP)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4)를 포함할 수 있다. 그리고, 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4) 각각은 발광 영역(EA) 및 비발광 영역(NEA)을 포함할 수 있다.
하부 기판(101)은 표시 장치(100)의 다양한 구성 요소들을 지지할 수 있다. 하부 기판(101)은 플렉서블리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 하부 기판(101)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다. 그러나, 이에 한정되는 것은 아니며, 하부 기판(101)은 유리로 이루어질 수도 있다.
도 4를 참조하면, 기판(101) 상에는 단층 또는 다층구조의 버퍼층(102)이 배치될 수 있다. 기판(101)상에 배치된 버퍼층(102)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다.
버퍼층(102)은 버퍼층(102) 상에 형성되는 층들과 기판(101)간의 접착력을 향상시키고, 기판(101)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 그리고, 버퍼층(102)은 필수적인 구성요소는 아니며, 기판(101)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.
도 4를 참조하면, 화소(P)의 비발광 영역(NEA)에서, 저반사 금속층(110)이 버퍼층(102) 상에 배치될 수 있다. 저반사 금속층(110)은 하부 금속층, 투명 도전층 및 상부 금속층 순으로 적층되어 형성될 수 있다. 저반사 금속층(110)은 외부 광이 박막 트랜지스터 또는 신호라인에 의해 반사되는 것을 방지하기 위하여 상기 박막 트랜지스터 또는 신호라인과 중첩하도록 배치될 수 있다. 저반사 금속층(110)은 비발광 영역(NEA)에 배치될 수 있다.
그리고, 저반사 금속층(110)의 하부 금속층은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 이루어질 수 있으며, 금속층의 물질은 이에 한정되는 것은 아니다. 또한, 하부 금속층과 상부 금속층 사이에 배치되는 투명 도전층은 ITO(indium-zinc-oxide), IZO(indium-zinc-oxide) 및 산화 아연(Zno)과 같은 투명 도전성 물질로 이루어질 수 있다. 그리고, 상부 금속층은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 이루어질 수 있다. 상부 금속층과 하부 금속층은 동일한 물질로 이루어질 수 있다.
외부광의 일부는 저반사 금속층(110)을 통과하여 박막 트랜지스터 또는 신호라인에 의해 반사되어 다시 저반사 금속층(110)을 투과하면서 소멸되거나 저감될 수 있다. 또한, 외부광의 다른 일부는 하부 기판(101)을 투과한 후에 저반사 금속층(110)의 하부 금속층에서 반사되고 광과, 투명 도전층을 통과하여 상부 금속층에서 반사된 후 다시 투명 도전층을 통과되는 광의 광학적 상쇄 간섭에 의하여 소멸되거나 저감될 수 있다.
도 4를 참조하면, 저반사 금속층(110) 상에 제1 층간 절연층(103)이 배치될 수 있다. 제1 층간 절연층(103)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
도 4에 도시된 바와 같이, 화소(P)의 비발광 영역(NEA)에서, 구동 박막 트랜지스터(DTr)는 제1 층간 절연층(103) 상에 배치될 수 있다. 구동 박막 트랜지스터(DTr)는 반도체층(120), 게이트 전극(DG), 소스 전극(DS) 및 드레인 전극(DD)을 포함할 수 있다. 여기에서, 화소(P)의 서브 화소(SP)내 회로의 설계에 따라서, 소스 전극(DS)이 드레인 전극이 될 수 있으며, 드레인 전극(DD)이 소스 전극이 될 수 있다.
기판(101)의 제1 층간 절연층(103) 상에는 구동 박막 트랜지스터(DTr)의 반도체층(120)이 배치될 수 있다.
반도체층(120)은 폴리 실리콘(Poly-Silicon)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX) 등에 적용될 수 있다. 본 명세서의 실시예에 따른 표시 장치에서, 반도체층(120)은 구동 박막 트랜지스터(DTr)의 액티브층으로 적용될 수 있다. 그러나, 이에 한정되지는 않는다. 예를 들면, 표시 장치의 특성에 따라 스위칭 박막 트랜지스터(STr)의 액티브층으로 적용될 수도 있다. 제1 층간 절연층(103) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 반도체층(120)이 형성될 수 있다. 반도체층(120)은 구동 박막 트랜지스터(DTr)의 구동 시 채널이 형성되는 채널 영역(120a), 채널 영역(120a) 양 측의 소스 영역(120b) 및 드레인 영역(120c)을 포함할 수 있다. 소스 영역(120b)은 소스 전극(DS)과 연결된 반도체층(120)의 부분을 의미하며, 드레인 영역(120c)은 드레인 전극(DD)과 연결된 반도체층(120)의 부분을 의미한다. 소스 영역(120b) 및 드레인 영역(120c)은 반도체층(120)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 소스 영역(120b) 및 드레인 영역(120c)은 폴리 실리콘 물질에 이온 도핑하여 생성될 수 있으며, 채널 영역(120a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.
또한, 반도체층(120)은 산화물 반도체로 이루어질 수도 있다. 산화물 반도체 물질은 폴리 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으나, 이에 한정되지는 않는다. 표시 장치의 특성에 따라서, 구동 박막 트랜지스터로 적용될 수도 있다. 그리고, 오프-전류가 작아서 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 예를 들면, 반도체층(120)은 금속 산화물로 이루어지고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 구동 박막 트랜지스터(DTr)의 반도체층(120)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다. 반도체층(120)은, 금속 산화물을 제1 층간 절연층(103) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다.
제1 층간 절연층(103) 그리고 구동 박막 트랜지스터(DTr)의 반도체층(120) 상에 게이트 절연층(104)이 배치될 수 있다. 게이트 절연층(104)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(104)에는 구동 박막 트랜지스터(DTr)의 소스 전극(DS) 및 드레인 전극(DD) 각각이 구동 박막 트랜지스터(DTr)의 반도체층(120)의 소스 영역(120b) 및 드레인 영역(120c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다.
게이트 절연층(104) 상에 구동 박막 트랜지스터(DTr)의 게이트 전극(DG), 게이트 전극(DG)과 연결되는 게이트 라인(GL)이 배치될 수 있다. 게이트 전극(DG) 및 게이트 라인(GL)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 게이트 전극(DG)은 구동 박막 트랜지스터(DTr)의 반도체층(120)의 채널 영역(120a)과 중첩되도록 게이트 절연층(104) 상에 형성될 수 있다.
게이트 절연층(104) 상에는 게이트 전극(DG) 및 게이트 라인(GL)을 커버하도록 제2 층간 절연층(105)이 배치될 수 있다. 제2 층간 절연층(105)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
도 4를 참조하면, 게이트 절연층(104) 및 제2 층간 절연층(105)에는 구동 박막 트랜지스터(DTr)의 반도체층(120)을 노출하기 위한 컨택홀이 형성될 수 있다. 예를 들어, 반도체층(120)의 소스 영역(120b) 및 드레인 영역(120c)을 노출시키기 위한 컨택홀이 형성될 수 있다.
제2 층간 절연층(105) 상에는 구동 박막 트랜지스터(DTr)의 소스 전극(DS) 및 드레인 전극(DD)이 배치될 수 있다. 구동 박막 트랜지스터(DTr)의 소스 전극(DS) 및 드레인 전극(DD)은 게이트 절연층(104) 및 제2 층간 절연층(105)에 형성된 컨택홀을 통하여 구동 박막 트랜지스터(DTr)의 반도체층(120)과 연결될 수 있다. 따라서, 구동 박막 트랜지스터(DTr)의 소스 전극(DS)은 게이트 절연층(104) 및 제2 층간 절연층(105)에 형성된 컨택홀을 통하여 반도체층(120)의 소스 영역(120b)과 연결될 수 있다. 그리고, 구동 박막 트랜지스터(DTr)의 드레인 전극(DD)은 게이트 절연층(104) 및 제2 층간 절연층(105)에 형성된 컨택홀을 통하여 반도체층(120)의 드레인 영역(120c)과 연결될 수 있다. 또한, 제2 층간 절연층(105) 상에는 전원 라인(PL) 및 데이터 라인(DL)이 배치될 수 있다. 전원 라인(PL) 및 데이터 라인(DL)은 비발광 영역(NEA)에 배치될 수 있다. 그리고, 전원 라인(PL) 및 데이터 라인(DL)은 저반사 금속층(110)과 중첩할 수 있다.
전원 라인(PL), 데이터 라인(DL), 소스 전극(DS) 및 드레인 전극(DD)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 전원 라인(PL), 데이터 라인(DL), 소스 전극(DS) 및 드레인 전극(DD)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있다.
전원 라인(PL), 데이터 라인(DL), 소스 전극(DS) 및 드레인 전극(DD) 상에는 보호층(106)이 배치될 수 있다. 보호층(106)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 그러나, 이에 한정되지는 않으며, 보호층(106)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다.
보호층(106) 상에는 보조 보호층이 더 배치될 수 있다. 보조 보호층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있으나, 이에 한정되지는 않는다.
도 4를 참조하면, 보호층(106) 상에는 컬러 필터(130a, 130b, 130c)가 배치될 수 있다. 컬러 필터(130a, 130b, 130c)는 화소(P)내의 발광 영역(EA)에 배치될 수 있다. 보다 구체적으로는, 컬러 필터(130a, 130b, 130c)는 각 서브 화소(SP1, SP2, SP3) 내의 발광 영역(EA)에 배치될 수 있다.
컬러 필터(130a, 130b, 130c)는 발광소자(160)의 발광층(162)에서 발광된 백색광의 색을 변환시키기 위한 것이다. 제1 서브 화소(SP1)의 발광 영역(EA)에는 발광층(162)에서 발광된 백색광을 적색으로 변환하기 위한 적색 컬러 필터(130a)가 배치되며, 제2 서브 화소(SP2)의 발광 영역(EA)에는 발광층(162)에서 발광된 백색광을 녹색으로 변환하기 위한 녹색 컬러 필터(130b)가 배치될 수 있다. 그리고, 제3 서브 화소(SP3)의 발광 영역(EA)에는 발광층(162)에서 발광된 백색광을 청색으로 변환하기 위한 청색 컬러 필터(130c)가 배치될 수 있다. 또한, 제4 서브 화소(SP4)의 발광 영역(EA)에는 컬러 필터가 배치되지 않을 수 있다. 따라서, 제4 서브 화소(SP4)의 발광 영역(EA)에서는 발광층(162)에서 발광된 백색광이 하부 기판을 투과하여 방출될 수 있다.
도 4를 참조하면, 컬러 필터 (130a, 130b, 130c) 및 보호층 (106) 상에는 광 필터층(140)이 배치될 수 있다. 광 필터층(140)의 주 흡수 파장대는 520nm~580nm이며, 바람직하게는 550nm 파장대를 주로 흡수할 수 있다. 광 필터층은(140)은 유기층에 흡수 물질(141)이 포함되어 형성될 수 있다. 유기층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다. 흡수 물질(141)은 400nm~750nm의 파장대를 흡수할 수 있다. 흡수 물질(141)은 400nm~750nm의 파장대에서도 520nm~580nm의 파장대를 주로 흡수하는 물질일 수 있다.
흡수 물질(141)은 제1 흡수 물질(141a), 제2 흡수 물질(141b) 및 제3 흡수 물질(141c)을 포함할 수 있다. 제1 흡수 물질(141a)의 주 흡수 파장대는 400nm~580nm이며, 제2 흡수 물질(141b)의 주 흡수 파장대는 520nm~750nm 파장대이다. 그리고, 제3 흡수 물질(141c)의 주 흡수 파장대는 400nm~520nm 및 580~750nm이다. 그리고, 제2 흡수 물질(141b)의 양이 제1 흡수 물질(141a) 또는 제3 흡수 물질(141c)의 양보다 많을 수 있다. 그리고, 제1 흡수 물질(141a) 또는 제2 흡수 물질(141b)의 양은 제3 흡수 물질(141c)의 양보다 많을 수 있다. 따라서, 광 필터층(140)에 포함된 제1 흡수 물질(141a)의 양은 제3 흡수 물질(141c)의 양 보다 많고, 제2 흡수 물질(141b)의 양은 제3 흡수 물질(141c)의 양보다 많을 수 있다. 그리고, 제1 흡수 물질(141a)과 제2 흡수 물질(141b) 각각의 양의 상관 관계는 표시 장치의 색온도에 따라 달라 질 수 있다.
제1 흡수 물질(141a), 제2 흡수 물질(141b) 및 제3 흡수 물질(141c)의 혼합 비율은 '제2 흡수 물질(141b) > 제1 흡수 물질(141a) > 제 3 흡수 물질(141c)' 또는 '제1 흡수 물질(141a) > 제2 흡수 물질(141b) > 제 3 흡수 물질(141c)' 과 같은 관계식을 만족한다. 예를 들어, 표시 장치가 높은 색온도를 가지는 경우에는, '제2 흡수 물질(141b) > 제1 흡수 물질(141a) > 제 3 흡수 물질(141c)'의 관계식을 만족한다. 그리고, 표시 장치가 낮은 색온도를 가지는 경우에는, '제1 흡수 물질(141a) > 제2 흡수 물질(141b) > 제 3 흡수 물질(141c)' 의 관계식을 만족한다.
제1 흡수 물질(141a), 제2 흡수 물질(141b) 및 제3 흡수 물질(141c)을 포함한 광 필터층(140)은 비발광 모드에서 외부광의 반사를 저감하고, 발광모드에서 광의 투과율을 개선할 수 있다. 따라서, 광 필터층(140)을 포함한 표시 장치는 발광층에 발광된 광의 손실을 줄여 투과율을 향상시키면서도, 외부광의 반사 시감을 개선할 수 있다.
도 5a를 참조하면, 광 필터층(140)은 외부광에서 400nm~750nm의 파장대를 흡수할 수 있다. 광 필터층(140)은 400nm~750nm의 파장대 중에서도 특히 520nm~580nm의 파장대의 빛을 대부분 흡수할 수 있다. 도 5a는 비발광 모드일 때 외부광의 반사율을 비교한 그래프이다. 도 5a는 발광층이 발광하지 않고, 블랙 영상을 표시하는 모드일 때, 외부광이 하부 기판(101)을 투과하여 발광소자(160)의 제2 전극(163)에서 반사된 후에, 반사된 외부광이 하부 기판(101)을 다시 통과하여 외부로 출사되는 것을 측정하여 그래프로 나타낸 값이다. X축은 광의 파장대(nm)를 표시하는 것이며, Y축은 반사율(%)을 표시하는 것이다. 그리고, 실선으로 표시된 A 라인은 편광판(POL)이 미부착된 표시 장치에서의 반사율을 나타내는 것이며, 점선으로 표시된 B 라인은 편광판(POL)을 부착한 표시 장치에서 반사율을 나타내는 것이다. 또한, 파선으로 표시된 C 라인은 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서 반사율을 나타내는 그래프이다.
도 5a에 도시된 바와 같이, 편광판 (POL)을 미부착 표시 장치에서 외부광의 반사율은 90%에 가까운 것을 확인할 수 있다. 따라서, 외부광의 대부분이 반사되어 사용자에게 인지되는 문제점을 가지고 있는 것이다. 그리고, 편광판 (POL)을 부착한 표시 장치에서는 외부광의 반사율은 대략 40% 수준인 것을 확인할 수 있다.
마지막으로, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서는 외부광은 반사율은 15%~38% 수준인 것을 확인할 수 있다. 또한, 사용자가 쉽게 인지할 수 있는 550nm 파장대에서의 반사율은 15% 수준으로 매우 낮은 것을 확인할 수 있다.
이와 같이, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치는 편광판(POL)을 부착한 표시 장치 보다 더 우수한 반사 시감 개선 효과를 가진다.
520nm~580nm의 파장대의 빛이 사용자에게 쉽게 인지될 수 있는 파장대의 광이기에, 본 명세서에 따른 표시 장치에서 광 필터층(140)은 520nm~580nm의 파장대를 주로 흡수하는 흡수 물질(141)을 포함할 수 있다. 520nm~580nm의 파장대에서 특히 550nm 파장대의 빛이 사용자에게 쉽게 인지될 수 있다. 따라서, 외부광에서 550nm 파장대의 빛이 광 필터층(140)에서 흡수될 수 있도록 함으로써, 반사 시감 개선의 효과를 향상시킬 수 있다.
광 필터층(140)은 400nm~750nm의 파장대를 흡수할 수 있다. 광 필터층(140)은 400nm~750nm의 파장대 중에서도 특히 520nm~580nm의 파장대를 주로 흡수할 수 있다. 본 명세서의 실시예에 따르면, 주 흡수 파장대가 400nm~580nm인 제1 흡수 물질(141a), 주 흡수 파장대가 520nm~750nm인 제2 흡수 물질(141b), 그리고 주 흡수 파장대가 400nm~520nm 및 580~750nm인 제3 흡수 물질(141c)을 혼합함으로써 520nm~580nm의 파장대를 주로 흡수하는 광 필터층(140)을 형성할 수 있다.
도 5b를 참조하면, 발광소자(160)의 발광층(162)이 발광을 하지 않는 비발광 모드일 때, 외부광이 하부 기판(101)을 통과하여 광 필터층(140)을 통과할 때 일부 흡수될 수 있다. 그리고, 광 필터층(140)을 통과한 외부광은 발광 영역(EA)에 배치된 발광 소자(160)의 제2 전극(163)에서 반사될 수 있다. 제2 전극(163)에서 반사된 외부광은 광 필터층(140)을 통과하면서 광이 다시 한번 흡수될 수 있다. 따라서, 외부광에 의한 표시 장치의 반사 시감이 개선될 수 있다.
도 5c 를 참조하면, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치는 외부광의 반사율을 저감하면서도, 발광소자(160)의 발광층(162)에서 발광된 빛의 투과율을 향상시킨다.
도 5c는 발광 모드일 때 발광된 빛의 투과율을 비교한 그래프이다. 도 5c는 발광소자(160)의 발광층(162)에서 발광하는 빛을 100%로 기준했을 때, 최종적으로 하부 기판(101)을 통과하는 빛의 양을 파장대 별로 나타낸 그래프이다. X축은 광의 파장대(nm)를 표시하는 것이며, Y축은 투과율(%)을 표시하는 것이다. 그리고, 실선으로 표시된 A 라인은 편광판(POL)이 미부착된 표시 장치에서의 투과율을 나타내는 것이며, 점선으로 표시된 B 라인은 편광판(POL)을 부착한 표시 장치에서의 투과율을 나타내는 것이다. 또한, 파선으로 표시된 C 라인은 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서 투과율을 나타내는 그래프이다.
도 5c에 도시된 바와 같이, 편광판 (POL)을 미부착 표시 장치에서 발광된 빛의 투과율은 8~40%인 것을 확인할 수 있다. 그리고, 편광판 (POL)을 부착한 표시 장치에서는 발광된 빛의 투과율은 4~15%인 것을 확인할 수 있다. 이와 같이, 편광판 (POL)을 부착하는 경우, 빛의 투과율이 낮아지는 문제점이 있다.
마지막으로, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서는 발광된 빛의 투과율은 5%~25% 수준인 것을 확인할 수 있다.
도 5c를 참조하면, 편광판 (POL)을 미부착 표시 장치에서는 청색 파장대인 450nm에서 40%의 투과율을 가지며, 녹색 파장대인 550nm에서는 15%의 투과율을 가지며, 적색 파장대인 650nm에서는 8%의 투과율을 가진다.
그리고, 편광판(POL)을 부착한 표시 장치에서는, 청색 파장대인 450nm에서 15%의 투과율을 가지며, 녹색 파장대인 550nm에서는 8%의 투과율을 가지며, 적색 파장대인 650nm에서는 4%의 투과율을 가진다.
마지막으로, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서는, 청색 파장대인 450nm에서 25%의 투과율을 가지며, 녹색 파장대인 550nm에서는 8%의 투과율을 가지며, 적색 파장대인 650nm에서는 5%의 투과율을 가진다.
이와 같이, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치는 편광판(POL)을 부착한 표시 장치 보다 더 우수한 투과율을 가진다.
도 5a 및 도 5c에 도시된 바와 같이, 명세서의 일 실시예에 따른 광필터층을 구비한 표시 장치에서, 외부광에 의한 반사 시감을 개선 하면서도 발광된 빛을 투과율을 향상시킬 수 있다.
광 필터층(140)에 포함된 제1 흡수 물질(141a)은 청색 컬러 필터(130c)와 동일한 물질일 수 있다. 그리고, 제2 흡수 물질(141b)은 적색 컬러 필터(130a)와 동일한 물질일 수 있으며, 제3 흡수 물질(141c)은 녹색 컬러 필터(130c)와 동일한 물질일 수 있다.
제1 흡수 물질(141a), 제2 흡수 물질(141b) 및 제3 흡수 물질(141c)은 안료 물질을 포함할 수 있다. 예를 들어, 제1 흡수 물질(141a)은 C.I pigment Blue 15:6을 포함할 수 있으며, 제2 흡수 물질(141b) C.I pigment Yellow 185 을 포함할 수 있다. 그리고, 제3 흡수 물질(141c)은 C.I pigment Green 7을 포함할 수 있다. 따라서, C.I pigment Green 7, C.I pigment Yellow 185 및 C.I pigment Blue 15:6이 조합되어 구성될 수 있으나, 이에 국한되는 것은 아니다.
제1 흡수 물질(141a), 제2 흡수 물질(141b) 및 제3 흡수 물질(141c)은 염료 물질을 포함할 수도 있다.
도 4를 참조하면, 광 필터층(140) 상에 발광소자(160)의 제1 전극(161)이 배치될 수 있다. 제1 전극(161)은 광 필터층(140), 보호층(106), 제2 층간 절연층(105) 및 게이트 절연층(104)에 형성된 컨택홀을 통하여 구동 박막 트랜지스터(DTr)와 전기적으로 연결될 수 있다. 예를 들어, 발광소자(160)의 제1 전극(161)은 컨택홀을 통하여 구동 박막 트랜지스터(DTr)의 드레인 전극(DD)과 전기적으로 연결되어, 발광소자를 구동하기 위한 전류가 공급될 수 있다.
제1 전극(161)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다. 제1 전극(161)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이러한 제1 전극(161)은 애노드 전극일 수 있다. 그러나, 이에 한정되지는 않으며, 제1 전극(161)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수도 있다.
제1 전극(161)은 광 필터층(140) 상에서 서브 화소 (SP1, SP2, SP3, SP4) 별로 패터닝되어 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)에 배치된 광 필터층(140) 상에 하나의 제1 전극(161)이 형성되고, 제2 서브 화소(SP2)에 배치된 광 필터층(140) 상에 다른 하나의 제1 전극(161)이 형성되고, 제3 서브 화소(SP3)에 배치된 광 필터층(140)상에 또 다른 하나의 제1 전극(161)이 형성될 수 있다. 또한, 제4 서브 화소(SP4)에 배치된 광 필터층(140)상에 또 다른 하나의 제1 전극(161)이 형성될 수 있다.
도 4를 참조하면, 제1 전극(161)은 광 필터층(140)의 상부면과 직접 접촉하도록 배치될 수 있다. 그리고, 제1 전극(161)은 발광 영역(EA)과 중첩하도록 배치될 수 있다. 따라서, 제1 전극(161)은 컬러 필터(130a, 130b, 130c)와 중첩할 수 있다.
뱅크(150)는 제1 전극(161) 및 광 필터층(140) 상에 배치될 수 있다. 뱅크(150)는 서브 화소들(SP1, SP2, SP3, SP4) 각각에 구비된 제1 전극들(161) 사이에 구비될 수 있다. 또한, 뱅크(150)는 제1 전극들(161) 각각의 끝단을 덮고 제1 전극(161) 각각의 일부가 노출되도록 형성될 수 있다. 이에 따라, 뱅크(150)는 제1 전극(161)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.
뱅크(150)는 복수의 서브 화소들(SP1, SP2, SP3, SP4) 각각에 발광 영역(EA)을 정의할 수 있다. 뱅크(150)는 표시 장치(100)의 발광 영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다. 예를 들어, 각각의 서브 화소(SP1, SP2, SP3, SP4)에서 뱅크(150)가 형성되지 않고 제1 전극(161)이 노출된 영역이 발광 영역(EA)이 될 수 있다. 그리고, 발광 영역(EA)을 제외한 영역은 비발광 영역(NEA)이 될 수 있다. 도 4에 도시된 바와 같이, 각각의 서브 화소(SP1, SP2, SP3, SP4)에서 뱅크(180)의 오픈부에 의해 노출된 제1 전극(161)의 상부면이 발광층(162)의 하부면과 직접 접촉하고 있는 영역이 발광 영역(EA)으로 정의될 수 있다. 그리고, 발광 영역(EA)을 제외한 영역이 비발광 영역(NEA)이 된다.
도 4를 참조하면, 뱅크(150)는 비발광 영역(NEA)에 배치될 수 있다. 따라서, 뱅크(150)는 구동 박막 트랜지스터(DTr), 전원라인(PL), 데이터 라인(DL) 및 저반사 금속층(110)과 중첩할 수 있다. 또한, 뱅크(150)는 스위층 박막 트랜지?쳔?(STr)과도 중첩할 수 있다.
그리고, 뱅크(150)는 유기물질을 포함할 수 있다. 예를 들어, 뱅크(150)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있다. 또한, 뱅크(150)는 흡광 물질을 포함할 수 있다. 그리고, 뱅크(150)는 블랙 계열의 색을 가질 수 있다. 따라서, 뱅크(150)는 블랙 뱅크일 수 있다. 예를 들어, 뱅크(150)는 블랙 수지 또는 그라파이트(Graphite)와 같은 절연성 흡광 물질을 포함할 수 있다. 흡광 물질을 포함하는 뱅크(150)는 인접한 서브 화소(SP1, SP2, SP3, SP4)의 발광 영역(EA) 방향으로 진행하는 빛을 차단할 수 있다.
도 4를 참조하면, 뱅크(150) 및 제1 전극(161) 상에 발광 소자(160)의 발광층(162)이 배치될 수 있다. 발광층(162)은 단절되지 않고, 인접한 복수의 서브 화소들 사이에서 연결될 수 있다.
발광층(162)은 백색광을 발광하는 층일수 있다. 발광층(162)은 전하 생성층(Charge Generation Layer: CGL)을 사이에 두고 대향하는 제1 발광층 및 제2 발광층을 포함할 수 있다. 이 경우, 제1 발광층 및 제2 발광층 중 어느 하나의 발광층은 청색광을 생성하고, 제1 및 제2 발광층 중 나머지 하나의 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광층을 통해 백색광이 생성될 수 있다. 발광층(162)에서 생성된 백색광은 발광층 하부에 위치하는 컬러 필터(130a, 130b, 130c)에 입사되어 컬러 영상으로 구현할 수 있다.
예를 들어, 제1 색의 광을 발광하는 제1 발광 스택, 제2 색의 광을 발광하는 제2 발광 스택, 및 제1 발광 스택과 제2 발광 스택 사이에 구비된 전하 생성층(CGL)을 포함할 수 있다. 그러나, 이에 한정되지는 않는다. 예를 들어, 발광소자는 제1 발광 스택, 제2 발광 스택 및 제 3 발광 스택이 적층되어 형성될 수 있다. 그리고, 제1 발광 스택과 제2 발광 스택 사이에는 제1 전하 생성층이 배치될 수 있으며, 제2 발광 스택과 제3 발광 스택 사이에는 제2 전하 생성층이 배치될 수 있다. 또는, 발광 소자는 제1 내지 제4 발광 스택 및 제1 내지 제3 전하 생성층을 포함한 구조를 가질 수도 있다. 본 명세서에 따른 표시 장치에서는, 제1 발광 스택, 제2 발광 스택, 그리고, 제1 발광 스택과 제2 발광 스택 사이에 구비된 전하 생성층(CGL)을 포함하는 발광 소자를 예로써 설명하도록 한다.
제1 발광 스택은 제1 전극(161) 상에 배치될 수 있다. 제1 발광 스택은 정공주입층(Hole Injecting Layer; HIL), 정공수송층(Hole Transporting Layer; HTL), 제1 색의 광을 발광하는 제1 발광층, 및 전자 수송층(Electron Transporting Layer; ETL)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 제1 발광층은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
전하 생성층(CGL)은 제1 발광 스택에 전자(electron)를 제공하기 위한 N형 전하 생성층 및 제2 발광 스택에 정공(hole)을 제공하기 위한 P형 전하 생성층이 적층된 구조로 이루어질 수 있다.
제2 발광 스택은 전하 생성층 상에 배치될 수 있다. 제2 발광 스택은 정공수송층(HTL), 제2 색의 광을 발광하는 제2 발광층, 전자 수송층(ETL), 전자 주입층(Electron Injecting Layer; EIL)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 제2 발광층은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 청색 광을 발광하는 청색 발광층 및 황색 광을 발광하는 황색 발광층 중 적어도 하나일 수 있으나, 반드시 이에 한정되는 것은 아니다.
다만, 제2 발광층은 제1 발광층과 상이한 색의 광을 발광할 수 있다. 예를 들어, 제1 발광층은 청색 광을 발광하는 청색 발광층을 포함하고, 제2 발광층은 황색 광을 발광하는 황색 발광층을 포함할 수 있다. 다른 예를 들어, 제1 발광층은 청색 광을 발광하는 청색 발광층을 포함하고, 제2 발광층은 적색 광을 발광하는 적색 발광층 및 녹색 광을 발광하는 녹색 발광층을 포함할 수 있다.
도 4를 참조하면, 발광층(162) 상에 제2 전극(163)이 배치될 수 있다. 제2 전극(163)은 단절되지 않고, 인접한 복수의 서브 화소들 사이에서 연결될 수 있다.
이러한 제2 전극(163)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. 이에 한정되지는 않으며, 제2 전극(163)은 알루니늄 (Al), 구리 (Cu), 몰리브덴-티타늄 합금(MoTi), 몰리브덴(Mo), 및 티타늄(Ti) 등으로 금속물질로 이루어진 단일층으로 형성될 수도 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제2 전극(163)은 캐소드 전극일 수 있다.
봉지부(170)는 발광소자(160) 상에 배치될 수 있다. 예를 들어, 발광소자(160)의 제2 전극(163) 상에는 수분 침투를 억제하는 봉지부(170)가 더 배치될 수 있다.
봉지부(170)는 제1 무기 봉지층(171), 제2 유기 봉지층(172), 및 제3 무기 봉지층(173)을 포함할 수 있다. 봉지부(170)의 제1 무기 봉지층(171)은 제2 전극(163)상에 배치될 수 있다. 그리고, 제2 유기 봉지층(172)은 제1 무기 봉지층(171)상에 배치될 수 있다. 또한, 제3 무기 봉지층(173)은 제2 무기 봉지층(172)상에 배치될 수 있다. 봉지부(170)의 제1 무기 봉지층(171) 및 제3 무기 봉지층(173)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 봉지부(170)의 제2 유기 봉지층(172)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.
도 4를 참조하면, 봉지부 (170) 상에 상부 기판(108)이 배치될 수 있다. 상부 기판(108)은 플렉서블리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 상부 기판(108)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다. 그러나, 이에 한정되는 것은 아니며, 상부 기판(108)은 유리로 이루어질수도 있다.
도 6은 본 명세서의 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 6을 참조하면, 본 명세서의 다른 실시예에 따른 표시 장치는(200)는 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 구동 박막 트랜지스터(DTr), 컬러 필터(230a, 230b, 230c), 발광소자(260), 하부 기판(201), 상부 기판(208), 봉지부(270), 뱅크(250), 유기 절연층(207) 및 광 필터층(240)을 포함할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치 (200)는 유기 절연층(207)을 제외한 구성들이 도 1 내지 도 4에 도시된 표시 장치(100)의 구성들과 실질적으로 동일하다.
이하에서는, 본 명세서의 다른 실시예에 따른 표시 장치(200)의 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 스위칭 박막 트랜지스터(STr), 구동 박막 트랜지스터(DTr), 컬러 필터(230a, 230b, 230c), 발광소자(260), 하부 기판(201), 상부 기판(208), 봉지부(270), 뱅크(250) 및 광 필터층(240)에 대한 구체적인 설명은 생략하도록 한다.
도 6을 참조하면, 컬러 필터 (230a, 230b, 230c) 및 보호층 (206) 상에는 유기 절연층(207)이 형성될 수 있다. 유기 절연층(207)은 유기 절연층(207) 하부에 위치하는 컬러 필터 (230a, 230b, 230c)를 보호하는 역할을 할 수 있다. 그리고, 유기 절연층 (207) 하부에 형성된 박막 트랜지스터 및 신호 라인 들에 의하여 발생된 단차를 평탄화화는 역할을 할 수 있다.
유기 절연층(207)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다.
그리고, 유기 절연층 (207)의 상부면 상에 광 필터층(240)이 배치될 수 있다. 광 필터층(240)의 주 흡수 파장대는 520nm~580nm이며, 바람직하게는 550nm 파장대를 주로 흡수할 수 있다. 광 필터층은(240)은 유기층에 흡수 물질(241)이 포함되어 형성될 수 있다. 유기층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다. 흡수 물질(241)은 520nm~580nm의 파장대를 주로 흡수하는 물질일 수 있다.
흡수 물질(241)은 제1 흡수 물질(241a), 제2 흡수 물질(241b) 및 제3 흡수 물질(241c)을 포함할 수 있다. 제1 흡수 물질(241a)의 주 흡수 파장대는 400nm~580nm이며, 제2 흡수 물질(241b)의 주 흡수 파장대는 520nm~750nm 파장대이다. 그리고, 제3 흡수 물질(241c)의 주 흡수 파장대는 400nm~520nm 및580~750nm이다. 그리고, 제2 흡수 물질(241b) 또는 제1 흡수 물질(241a)의 양은 제3 흡수 물질(241c)의 양보다 많을 수 있다.따라서, 광 필터층(240)에 포함된 제1 흡수 물질(241a), 제2 흡수 물질(241b) 및 제3 흡수 물질(241c)의 혼합 비율은 '제2 흡수 물질 (241b) > 제1 흡수 물질 (241a) > 제 3 흡수 물질 (241c)' 또는 '제1 흡수 물질 (241a) >2 흡수 물질 (241b) > 제 3 흡수 물질 (241c)'과 같은 관계식을 만족한다.
제1 흡수 물질(241a), 제2 흡수 물질 (241b) 및 제3 흡수 물질(241c)을 포함한 광 필터층(240)은 비발광 모드에서 외부광의 반사를 저감하고, 발광모드에서 광의 투과율을 개선할 수 있다. 따라서, 광 필터층(240)을 포함한 표시 장치는 발광층에 발광된 광의 손실을 줄여 투과율을 향상시키면서도, 외부광의 반사 시감을 개선할 수 있다.
도 7은 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 7을 참조하면, 본 명세서의 또 다른 실시예에 따른 표시 장치는(300)는 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 구동 박막 트랜지스터(DTr), 컬러 필터(330a, 330b, 330c), 발광소자(360), 하부 기판(301), 상부 기판(308), 봉지부(370), 뱅크(350), 유기 절연층(307) 및 광 필터층(340)을 포함할 수 있다.
본 명세서의 또 다른 실시예에 따른 표시 장치(300)는 유기 절연층(307) 및 광 필터층(340)을 제외한 구성들이 도 1 내지 도 4에 도시된 표시 장치(100)의 구성들과 실질적으로 동일하다.
이하에서는, 본 명세서의 또 다른 실시예에 따른 표시 장치(300)의 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 스위칭 박막 트랜지스터(STr), 구동 박막 트랜지스터(DTr), 컬러 필터(330a, 330b, 330c), 발광소자(360), 하부 기판(301), 상부 기판(308), 봉지부(370), 및 뱅크(350)에 대한 구체적인 설명은 생략하도록 한다.
도 7을 참조하면, 컬러 필터(330a, 330b, 330c) 및 보호층(306) 상에는 유기 절연층(307)이 형성될 수 있다.
그리고, 유기 절연층 (307)의 상부면 상에 광 필터층(340)이 배치될 수 있다. 광 필터층(340)은 발광 영역(EA)에만 형성될 수 있다. 따라서, 광 필터층 (340)은 발광 영역(EA)에만 배치될 수 있도록 패터닝될 수 있다. 도 7에 도시된 바와 같이, 광 필터층(340)은 각 서브 화소(SP1, SP2, SP3, SP4)의 발광 영역(EA)에 중첩하도록 배치되며, 비발광 영역(NEA)에서는 서로 이격될 수 있다.
도 7을 참조하면, 광 필터층(340)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)에 배치된 컬러 필터(330a, 330b, 330c)와 중첩할 수 있다.
광 필터층(340)의 주 흡수 파장대는 520nm~580nm이며, 바람직하게는 550nm 파장대를 주로 흡수할 수 있다. 광 필터층은(340)은 유기층에 흡수 물질(341)이 포함되어 형성될 수 있다. 유기층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다. 흡수 물질(341)은 520nm~580nm의 파장대를 주로 흡수하는 물질일 수 있다.
흡수 물질(341)은 제1 흡수 물질(341a), 제2 흡수 물질(341b) 및 제3 흡수 물질(341c)을 포함할 수 있다. 제1 흡수 물질(341a)의 주 흡수 파장대는 400nm~580nm이며, 제2 흡수 물질(341b)의 주 흡수 파장대는 520nm~750nm 파장대이다. 그리고, 제3 흡수 물질(341c)의 주 흡수 파장대는 400nm~520nm 및580~750nm이다. 그리고, 제2 흡수 물질(341b) 또는 제1 흡수 물질(341a)의 양은 제3 흡수 물질(341c)의 양보다 많을 수 있다. 따라서, 광 필터층(340)에 포함된 제1 흡수 물질(341a), 제2 흡수 물질(341b) 및 제3 흡수 물질(341c)의 혼합 비율은 '제2 흡수 물질 (341b) > 제1 흡수 물질 (341a) > 제 3 흡수 물질 (341c)' 또는 '제1 흡수 물질 (341a) > 제2 흡수 물질 (341b) > 제 3 흡수 물질 (341c)'과 같은 관계식을 만족한다.
제1 흡수 물질(341a), 제2 흡수 물질 (341b) 및 제3 흡수 물질(341c)을 포함한 광 필터층(340)은 비발광 모드에서 외부광의 반사를 저감하고, 발광모드에서 광의 투과율을 개선할 수 있다. 따라서, 광 필터층(340)을 포함한 표시 장치는 발광층에 발광된 광의 손실을 줄여 투과율을 향상시키면서도, 외부광의 반사 시감을 개선할 수 있다.
도 7을 참조하면, 광 필터층(340) 상에 발광소자(360)의 제1 전극(361)이 배치될 수 있다. 제1 전극(361)은 유기 절연층(307), 보호층(306), 제2 층간 절연층(305) 및 게이트 절연층(304)에 형성된 컨택홀을 통하여 구동 박막 트랜지스터(DTr)와 전기적으로 연결될 수 있다.
제1 전극(361)은 광 필터층(340) 상에서 서브 화소 (SP1, SP2, SP3, SP4) 별로 패터닝되어 배치될 수 있다. 예를 들어, 제1 서브 화소(SP1)의 발광 영역(EA)에 배치된 광 필터층(340) 상에 하나의 제1 전극(361)이 형성되고, 제2 서브 화소(SP2)의 발광 영역(EA)에 배치된 광 필터층(340) 상에 다른 하나의 제1 전극(361)이 형성될 수 있다. 그리고, 제3 서브 화소(SP3)의 발광 영역(EA)에 배치된 광 필터층(340)상에 또 다른 하나의 제1 전극(361)이 형성되고, 제4 서브 화소(SP4)의 발광 영역(EA)에 배치된 광 필터층(340)상에 또 다른 하나의 제1 전극(361)이 형성될 수 있다.
도 7을 참조하면, 발광 소자(360)의 제1 전극(361)은 광 필터층(340)의 상부면과 직접 접촉하도록 배치될 수 있다. 그리고, 제1 전극(361)은 광 필터층(340)의 상부면과 양측면을 직접 덮을 수 있다. 따라서, 광 필터층(340)의 하부면은 유기 절연층(307)에 의해 직접 덮이며, 광 필터층(340)의 상부면과 양측면은 제1 전극(361)에 의해 덮일 수 있다.
또한, 제1 전극(361)은 각 서브 화소 (SP1, SP2, SP3, SP4)의 발광 영역(EA)과 중첩하도록 배치될 수 있다. 그리고, 제1 전극(361)은 컬러 필터(330a, 330b, 330c)와 중첩할 수 있다.
뱅크(350)는 제1 전극(361), 광 필터층(340) 및 유기 절연층(307) 상에 배치될 수 있다. 뱅크(350)는 서브 화소들(SP1, SP2, SP3, SP4) 각각에 구비된 제1 전극들(361) 사이에 구비될 수 있다. 또한, 뱅크(350)는 제1 전극들(361) 각각의 끝단을 덮고 제1 전극(361) 각각의 일부가 노출되도록 형성될 수 있다.
그리고, 뱅크(350)는 서브 화소들(SP1, SP2, SP3, SP4) 각각에 구비된 광 필터층(340) 사이에 배치될 수 있다. 또한, 뱅크(350)는 광 필터층들 (340) 각각의 끝단을 덮을 수 있다. 따라서, 뱅크(350)와 유기 절연층(307) 사이에는 제1 전극(361) 및 광 필터층(340)의 양 끝단이 위치할 수 있다.
뱅크(350)는 비발광 영역(NEA)에 배치될 수 있다. 따라서, 뱅크(350)는 구동 박막 트랜지스터(DTr), 전원라인(PL), 데이터 라인(DL) 및 저반사 금속층(310)과 중첩할 수 있다. 또한, 뱅크(350)는 스위층 박막 트랜지?쳔?(STr)과도 중첩할 수 있다. 그리고, 뱅크(350)는 유기물질을 포함할 수 있다. 또한, 뱅크(350)는 흡광 물질을 포함할 수 있다. 그리고, 뱅크(350)는 블랙 계열의 색을 가질 수 있다. 따라서, 뱅크(350)는 블랙 뱅크일 수 있다.
그리고, 뱅크(350) 및 제1 전극(361) 상에 발광 소자(360)의 발광층(362)이 배치될 수 있다. 발광층(362)은 백색광을 발광하는 층일수 있다. 발광층(362) 상에 제2 전극(363)이 배치될 수 있다. 그리고, 발광 소자 (360) 상에 봉지부(370)가 배치될 수 있다.
도8은 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 8을 참조하면, 본 명세서의 또 다른 표시 장치는(400)는 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 구동 박막 트랜지스터(DTr), 컬러 필터(430a, 430b, 430c), 발광소자(460), 하부 기판(401), 상부 기판(408), 봉지부(470), 뱅크(450), 유기 절연층(407) 및 광 필터층(440)을 포함할 수 있다.
본 명세서의 또 다른 실시예에 따른 표시 장치(400)는 광 필터층(440)을 제외한 구성들이 도 7에 도시된 표시 장치(300)의 구성들과 실질적으로 동일하다. 따라서, 도 7과 실질적으로 동일한 구성에 대해서는 구체적인 설명은 생략하도록 한다.
도 8을 참조하면, 유기 절연층(407)의 상부면 상에 광 필터층(440)이 배치될 수 있다. 광 필터층(440)은 제2 서브 화소(SP2)의 발광 영역(EA)과 제4 서브 화소(EA)의 발광 영역(EA)에만 배치될 수 있다. 예를 들어, 광 필터층(440)은 녹색 서브 화소(G)의 발광 영역(EA)과 백색 서브 화소(W)의 발광 영역(EA)에만 배치될 수 있도록 패터닝 될 수 있다. 도 8에 도시된 바와 같이, 서브 화소(SP1, SP2, SP3, SP4)에서 제1 서브 화소(SP1) 및 제3 서브 화소(SP3)에는 형성되지 않고, 제2 서브 화소(SP2)와 제4 서브 화소(SP4)에만 형성될 수 있다.
광 필터층(440)의 주 흡수 파장대는 520nm~580nm이며, 바람직하게는 550nm 파장대를 주로 흡수할 수 있다. 광 필터층은(440)은 유기층에 흡수 물질(441)이 포함되어 형성될 수 있다. 유기층은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등과 같은 유기 물질로 형성될 수도 있다. 흡수 물질(441)은 520nm~580nm의 파장대를 주로 흡수하는 물질일 수 있다.
흡수 물질(441)은 제1 흡수 물질(441a), 제2 흡수 물질(441b) 및 제3 흡수 물질(441c)을 포함할 수 있다. 제1 흡수 물질(441a)의 주 흡수 파장대는 400nm~580nm이며, 제2 흡수 물질(441b)의 주 흡수 파장대는 520nm~750nm 파장대이다. 그리고, 제3 흡수 물질(441c)의 주 흡수 파장대는 400nm~520nm & 580~750nm이다. 그리고, 제2 흡수 물질(441b) 또는 제1 흡수 물질(441a)의 양은 제3 흡수 물질(441c)의 양보다 많을 수 있다. 따라서, 광 필터층(440)에 포함된 제1 흡수 물질(441a), 제2 흡수 물질(441b) 및 제3 흡수 물질(441c)의 혼합 비율은 '제2 흡수 물질 (441b) > 제1 흡수 물질 (441a) > 제 3 흡수 물질 (441c)' 또는 '제1 흡수 물질 (441a) > 제2 흡수 물질 (441b) > 제 3 흡수 물질 (441c)'과 같은 관계식을 만족한다.
제1 흡수 물질(441a), 제2 흡수 물질 (441b) 및 제3 흡수 물질(441c)을 포함한 광 필터층(440)은 비발광 모드에서 외부광의 반사를 저감하고, 발광모드에서 광의 투과율을 개선할 수 있다. 따라서, 광 필터층(440)을 포함한 표시 장치는 발광층에 발광된 광의 손실을 줄여 투과율을 향상시키면서도, 외부광의 반사 시감을 개선할 수 있다.
서브 화소(SP1, SP2, SP3, SP4)에서 녹색 서브 화소인 제2 서브 화소(SP2)와 백색 서브 화소인 제4 서브 화소(SP4)에서 외부광에 의한 반사 시감이 가장 좋지 않다. 520nm~580nm의 파장대의 빛이 사용자에게 쉽게 인지될 수 있는 파장대의 광이다. 발광 소자(460)의 제2 전극(463)에서 반사된 외부광이 520nm~580nm의 파장대에서 특히 550nm 파장대의 빛을 내도록 배치된 컬러 필터(430b)를 투과하기에 사용자에게 쉽게 인지될 수 있는 것이다.
그리고, 백색 서브 화소인 제4 서브 화소(SP4) 경우에는, 하부 기판(402)과 발광 소자 (460) 사이에는 절연층 이외에는 다른 구성 요소가 배치되어 있지 않다. 따라서, 발광 소자(460)의 제2 전극(463)에서 반사된 외부광이 절연층을 통과하여 사용자에게 쉽게 인지될 수 있는 것이다.
따라서, 다른 서브 화소에 비하여 반사된 외부광이 사용자에게 쉽게 인지될 수 있는, 녹색 서브 화소인 제2 서브 화소(SP2)와 백색 서브 화소인 제4 서브 화소(SP4)의 발광 영역(EA)에 광 필터층(440)을 배치할 수 있다.
이와 같이, 서브 화소(SP1, SP2, SP3, SP4)에서 선택적으로 광 필터층(440)을 배치함으로써, 발광 소자(460)의 발광층(462)에서 발광된 빛의 손실을 줄일 수 있다. 따라서, 발광층(462)에서 발광된 빛의 투과율을 향상시킬 수 있다.
도 9는 본 명세서의 또 다른 실시예에 따른 표시 장치에서 도 3의 I-I' 라인의 단면도이다.
도 9를 참조하면, 본 명세서의 또 다른 표시 장치는(500)는 화소(P), 데이터 라인(DL), 게이트 라인(GL), 전원 라인(PL), 구동 박막 트랜지스터(DTr), 컬러 필터(530a, 530b, 530c), 발광소자(560), 하부 기판(501), 상부 기판(508), 봉지부(570), 뱅크(550), 유기 절연층(507) 및 광 필터층(540)을 포함할 수 있다.
본 명세서의 또 다른 실시예에 따른 표시 장치(500)는 광 필터층(540)을 제외한 구성들이 도 7에 도시된 표시 장치(300)의 구성들과 실질적으로 동일하다. 따라서, 도 7과 실질적으로 동일한 구성에 대해서는 구체적인 설명은 생략하도록 한다.
도 9를 참조하면, 보호층 (506) 상에 컬러 필터 (530a, 530b, 530c) 및 광 필터층(540)이 배치될 수 있다. 컬러 필터 (530a, 530b, 530c)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)의 발광 영역(EA)에 배치될 수 있다. 그리고, 광 필터층(540)은 제4 서브 화소(SP4)의 발광 영역(EA)에 배치될 수 있다. 예를 들어, 컬러 필터 (530a, 530b, 530c)는 적색 서브 화소인 제1 서브 화소(SP1), 녹색 서브 화소(G)인 제2 서브 화소(SP2), 및 청색 서브 화소(B)인 제3 서브 화소(SP3) 내의 발광 영역(EA)에 배치될 수 있다. 그리고, 광 필터층(540)은 백색 서브 화소(W)인 제4 서브 화소(SP4) 내의 발광 영역(EA)에 배치될 수 있다.
제1 서브 화소(SP1)의 발광 영역(EA)에는 발광층(562)에서 발광된 백색광을 적색으로 변환하기 위한 적색 컬러 필터(530a)가 배치되며, 제2 서브 화소(SP2)의 발광 영역(EA)에는 발광층(562)에서 발광된 백색광을 녹색으로 변환하기 위한 녹색 컬러 필터(530b)가 배치될 수 있다. 그리고, 제3 서브 화소(SP3)의 발광 영역(EA)에는 발광층(562)에서 발광된 백색광을 청색으로 변환하기 위한 청색 컬러 필터(530c)가 배치될 수 있다. 또한, 제4 서브 화소(SP4)의 발광 영역(EA)에는 외부광의 반사를 저감하기 하기위한 광 필터층(540)이 배치될 수 있다. 따라서, 제4 서브 화소(SP4)의 발광 영역(EA)에서는 발광소자(560)의 제2 전극(563)에서 반사된 외부광이 광 필터층(540)을 통하여 저감될 수 있다.
이와 같이, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)에 배치된 컬러 필터(530a, 530b, 530c)와 같이 동일한 층 상에 광 필터층(540)을 배치함으로써, 제4 서브 화소(SP4)와 다른 서브 화소(SP1, SP2, SP3) 간의 단차 발생을 방지할 수 있다. 따라서, 광 필터층(540)이 형성된 제4 서브 화소(SP4)와 광 필터층(540)이 형성되지 않은 다른 서브 화소 (SP1, SP2, SP3)간의 단차 발생을 방지할 수 있다.
또한, 서브 화소(SP1, SP2, SP3, SP4)에서 선택적으로 광 필터층(540)을 배치함으로써, 발광 소자(560)의 발광층(562)에서 발광된 빛의 손실을 줄일 수 있다. 따라서, 발광층(562)에서 발광된 빛의 투과율을 향상시킬 수 있다.
도 9를 참조하면, 광 필터층(540), 컬러 필터 (530a, 530b, 530c) 및 보호층 (506) 상에는 유기 절연층(507)이 배치될 수 있다.
그리고, 유기 절연층 (507) 상에는 발광소자(560)의 제1 전극(561)이 배치될 수 있다. 제1 전극(561)은 유기 절연층(507)상에서 서브 화소 (SP1, SP2, SP3, SP4) 별로 패터닝되어 배치될 수 있다. 또한, 제 1 전극(561) 및 유기 절연층(507) 상에 뱅크(550)가 배치될 수 있다. 또한, 뱅크(550)는 제1 전극들(561) 각각의 끝단을 덮고 제1 전극(561) 각각의 일부가 노출되도록 형성될 수 있다. 뱅크(550)는 블랙 뱅크일 수 있다. 뱅크(550) 및 제1 전극(561) 상에 발광 소자(560)의 발광층(562)이 배치될 수 있다. 발광층(562)은 백색광을 발광하는 층일수 있다. 발광층(562) 상에 제2 전극(563)이 배치될 수 있다.
또한, 발광 소자 (560)의 제2 전극(563) 상에 봉지부(570)가 배치되고, 봉지부 (570) 상에 상부 기판(508)이 배치될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층. 보호층 상에 배치되며, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 컬러 필터 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 그리고 광 필터층 상에 배치된 발광소자를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 광 필터층의 흡수 파장대는 400nm~750nm이고, 광 필터층의 주 흡수 파장대는 520nm~580nm일 수 있다.
본 명세서의 일 실시예에 따르면, 제1 흡수 물질의 주 흡수 파장대는 400nm~580nm 이며, 제2 흡수 물질의 주 흡수 파장대는 520nm~750nm 이고, 제3 흡수 물질의 주 흡수 파장대는 400nm~520nm 및 580~750nm일 수 있다.
본 명세서의 일 실시예에 따르면, 제2 흡수 물질 또는 제1 흡수 물질의 양은 제3 흡수 물질의 양보다 많을 수 있다.본 명세서의 일 실시예에 따르면, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족할 수 있다.
'제2 흡수 물질 > 제1 흡수 물질 > 제 3 흡수 물질'
본 명세서의 일 실시예에 따르면, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족할 수 있다.
'제1 흡수 물질 > 제2 흡수 물질 > 제 3 흡수 물질'
본 명세서의 일 실시예에 따르면, 광 필터층과 보호층 사이에 배치된 유기 절연층을 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 발광 소자는 광 필터층 상에 배치된 제1 전극, 제1 전극 상에 배치되며 백색광을 발광하는 발광층, 및 발광층 상에 배치된 제2 전극을 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 광 필터층 상에 배치되며, 제1 전극의 가장자리를 덮는 뱅크를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 뱅크는 흡광 물질을 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 제2 서브 화소는 제1 방향을 기준으로 제1 서브 화소에 인접하여 배치되고, 제3 서브 화소는 제1 방향을 기준으로 제2 서브 화소에 인접하여 배치되고, 제4 서브 화소는 제1 방향을 기준으로 제3 서브 화소에 인접하여 배치될 수 있다.
본 명세서의 일 실시예에 따르면, 제1 내지 제4 서브 화소의 비발광 영역에 각각 배치된 저반사 금속층을 더 포함하고, 저반사 금속층은 하부 금속층, 하부 금속층 상에 배치된 상부 금속층, 및 하부 금속층과 상부 금속층 사이에 배치된 투명 도전층으로 이루어질 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층, 보호층 상에 배치되며, 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 컬러 필터 및 보호층 상에 배치된 유기 절연층, 유기 절연층 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 그리고 광 필터층 상에 배치된 발광소자를 포함할 수 있다.
본 명세서의 다른 실시예에 따르면, 제1 흡수 물질의 주 흡수 파장대는 400nm~580nm이며, 제2 흡수 물질의 주 흡수 파장대는 520nm~750nm이고, 제3 흡수 물질의 주 흡수 파장대는 400nm~520nm 및 580~750nm이일 수 있다.
본 명세서의 다른 실시예에 따르면, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질의 혼합 비율은 '제2 흡수 물질 > 제1 흡수 물질 > 제 3 흡수 물질' 또는 '제1 흡수 물질 > 제2 흡수 물질 > 제 3 흡수 물질'과 같은 관계식을 만족할 수 있다.
본 명세서의 다른 실시예에 따르면, 발광 소자는 광 필터층에 상에 배치된 제1 전극, 제1 전극 상에 배치되며 백색광을 발광하는 발광층, 및 발광층 상에 배치된 제2 전극을 포함할 수 있다.
본 명세서의 다른 실시예에 따르면, 광 필터층은 제1 전극과 유기 절연층 사이에 배치되며, 제1 전극은 광 필터층의 상부면과 양측면을 직접 덮도록 배치될 수 있다.
본 명세서의 다른 실시예에 따르면, 광 필터층은 발광 영역 에만 배치되며, 비발광 영역에서는 서로 이격하도록 배치될 수 있다.
본 명세서의 다른 실시예에 따르면, 제1 서브 화소는 적색 서브 화소이며, 제2 서브 화소는 녹색 서브 화소이며, 제3 서브 화소는 청색 서브 화소이고, 제4 서브 화소는 백색 서브 화소일 수 있다.
본 명세서의 다른 실시예에 따르면, 광 필터층은 녹색 서브 화소인 제2 서브 화소의 발광 영역과 백색 서브 화소인 제4 서브 화소의 발광 영역에만 배치될 수 있다.
본 명세서의 또 다른 실시예에 따른 표시 장치는, 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판, 기판의 비발광 영역에 배치된 박막 트랜지스터, 박막 트랜지스터 상에 배치된 보호층, 보호층 상에 배치되며, 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터, 보호층 상에서 제4 서브 화소의 발광 영역에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층, 광 필터층, 컬러 필터 및 보호층 상에 배치된 유기 절연층, 그리고 유기 절연층 상에 배치된 발광소자를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
101: 하부 기판
108: 상부 기판
STr: 스위칭 박막 트랜지스터
DTr: 구동 박막 트랜지스터
160: 발광 소자
170: 봉지부
P: 화소
SP1, SP2, SP3, SP4: 서브 화소
150: 뱅크
140: 광 필터층
130a, 130b, 130c: 컬러 필터
전원라인: PL
데이터 라인: DL
게이트 라인: GL

Claims (23)

  1. 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판;
    상기 기판의 상기 비발광 영역에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치된 보호층;
    상기 보호층 상에 배치되며, 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터;
    상기 컬러 필터 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층; 및
    상기 광 필터층 상에 배치된 발광소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 광 필터층의 흡수 파장대는 400nm~750nm인 표시 장치.
  3. 제2 항에 있어서,
    상기 광 필터층의 주 흡수 파장대는 520nm~580nm인 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 흡수 물질의 주 흡수 파장대는 400nm~580nm이며,
    상기 제2 흡수 물질의 주 흡수 파장대는 520nm~750nm이고,
    상기 제3 흡수 물질의 주 흡수 파장대는 400nm~520nm 및 580~750nm인 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 흡수 물질 또는 상기 제1 흡수 물질의 양은 상기 제3 흡수 물질의 양보다 많은 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 흡수 물질, 상기 제2 흡수 물질 및 상기 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족하는 표시 장치.
    상기 제2 흡수 물질 > 상기 제1 흡수 물질 > 상기 제3 흡수 물질
  7. 제4 항에 있어서,
    상기 제1 흡수 물질, 상기 제2 흡수 물질 및 상기 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족하는 표시 장치.
    상기 제1 흡수 물질 > 상기 제2 흡수 물질 > 상기 제3 흡수 물질
  8. 제1 항에 있어서,
    상기 광 필터층과 상기 보호층 사이에 배치된 유기 절연층을 더 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 발광 소자는 상기 광 필터층 상에 배치된 제1 전극, 상기 제1 전극 상에 배치되며, 백색광을 발광하는 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 광 필터층 상에 배치되며, 상기 제1 전극의 가장자리를 덮는 뱅크를 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 뱅크는 흡광 물질을 포함하는 표시 장치.
  12. 제1항에 있어서,
    상기 제2 서브 화소는 제1 방향을 기준으로 상기 제1 서브 화소에 인접하여 배치되고, 상기 제3 서브 화소는 상기 제1 방향을 기준으로 상기 제2 서브 화소에 인접하여 배치되고, 상기 제4 서브 화소는 상기 제1 방향을 기준으로 상기 제3 서브 화소에 인접하여 배치된 표시 장치.
  13. 제1항에 있어서,
    상기 제1 내지 제4 서브 화소의 상기 비발광 영역에 각각 배치된 저반사 금속층을 더 포함하고,
    상기 저반사 금속층은 하부 금속층, 상기 하부 금속층 상에 배치된 상부 금속층, 및 상기 하부 금속층과 상기 상부 금속층 사이에 배치된 투명 도전층으로 이루어진 표시 장치.
  14. 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판;
    상기 기판의 상기 비발광 영역에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치된 보호층;
    상기 보호층 상에 배치되며, 상기 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터;
    상기 컬러 필터 및 상기 보호층 상에 배치된 유기 절연층;
    상기 유기 절연층 상에 배치되며, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층; 및
    상기 광 필터층 상에 배치된 발광소자를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 흡수 물질의 주 흡수 파장대는 400nm~580nm이며,
    상기 제2 흡수 물질의 주 흡수 파장대는 520nm~750nm이고,
    상기 제3 흡수 물질의 주 흡수 파장대는 400nm~520nm 및 580~750nm인 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 흡수 물질, 상기 제2 흡수 물질 및 상기 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족하는 표시 장치.
    상기 제2 흡수 물질 > 상기 제1 흡수 물질 > 상기 제3 흡수 물질
  17. 제15 항에 있어서,
    상기 제1 흡수 물질, 상기 제2 흡수 물질 및 상기 제3 흡수 물질의 혼합 비율은 아래와 같은 관계식을 만족하는 표시 장치.
    상기 제1 흡수 물질 > 상기 제2 흡수 물질 > 상기 제3 흡수 물질
  18. 제14 항에 있어서,
    상기 발광 소자는 상기 광 필터층에 상에 배치된 제1 전극, 상기 제1 전극 상에 배치되며, 백색광을 발광하는 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 광 필터층은 상기 제1 전극과 상기 유기 절연층 사이에 배치되며,
    상기 제1 전극은 상기 광 필터층의 상부면과 양측면을 직접 덮도록 배치된, 표시 장치.
  20. 제19 항에 있어서,
    상기 광 필터층은 상기 발광 영역 에만 배치되며, 상기 비발광 영역에서는 서로 이격하는 표시 장치.
  21. 제19 항에 있어서,
    상기 제1 서브 화소는 적색 서브 화소이며, 상기 제2 서브 화소는 녹색 서브 화소이며, 상기 제3 서브 화소는 청색 서브 화소이고, 상기 제4 서브 화소는 백색 서브 화소인 표시 장치.
  22. 제21 항에 있어서,
    상기 광 필터층은 상기 녹색 서브 화소인 상기 제2 서브 화소의 상기 발광 영역과 상기 백색 서브 화소인 상기 제4 서브 화소의 상기 발광 영역에만 배치되는 표시 장치.
  23. 제1 내지 제4 서브 화소를 포함하며, 각 서브 화소별로 발광 영역 및 비발광 영역을 가지는 기판;
    상기 기판의 상기 비발광 영역에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치된 보호층;
    상기 보호층 상에 배치되며, 상기 제1 내지 제3 서브 화소의 발광 영역에 각각 배치된 컬러 필터;
    상기 보호층 상에 배치되며, 상기 제4 서브 화소의 발광 영역에 위치하고, 제1 흡수 물질, 제2 흡수 물질 및 제3 흡수 물질을 포함하는 광 필터층;
    상기 광 필터층, 상기 컬러 필터 및 상기 보호층 상에 배치된 유기 절연층; 및
    상기 유기 절연층 상에 배치된 발광소자를 포함하는 표시 장치.

KR1020210097102A 2021-07-23 2021-07-23 표시 장치 KR20230015671A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210097102A KR20230015671A (ko) 2021-07-23 2021-07-23 표시 장치
CN202210669974.3A CN115692425A (zh) 2021-07-23 2022-06-14 显示装置
US17/841,457 US20230028691A1 (en) 2021-07-23 2022-06-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210097102A KR20230015671A (ko) 2021-07-23 2021-07-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20230015671A true KR20230015671A (ko) 2023-01-31

Family

ID=84976125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210097102A KR20230015671A (ko) 2021-07-23 2021-07-23 표시 장치

Country Status (3)

Country Link
US (1) US20230028691A1 (ko)
KR (1) KR20230015671A (ko)
CN (1) CN115692425A (ko)

Also Published As

Publication number Publication date
CN115692425A (zh) 2023-02-03
US20230028691A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
CN107664862B (zh) 显示装置及其制造方法
KR100995067B1 (ko) 유기 발광 표시 장치
US8368299B2 (en) Organic light emitting diode display
WO2018054149A1 (zh) 有机发光二极管(oled)阵列基板及其制备方法、显示装置
US8421345B2 (en) Electroluminescent device including white color filter pattern having blue light transmittance greater than red and green light transmittance
KR101945237B1 (ko) 유기 발광 표시 장치
US9368754B2 (en) Display device
KR20100024710A (ko) 유기 발광 표시 장치
CN105679791A (zh) 有机发光显示装置及其制造方法
CN109728183B (zh) 有机发光二极管显示设备
KR102402173B1 (ko) 양방향 유기발광표시장치
US10665820B2 (en) Display device
KR102515631B1 (ko) 유기 발광 표시 장치
US11978398B2 (en) Viewing angle switchable display device
EP4207972A1 (en) Viewing angle switchable display device
KR102564169B1 (ko) 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
KR20230015671A (ko) 표시 장치
KR100989132B1 (ko) 유기 발광 표시 장치
KR102089320B1 (ko) 유기전계발광표시장치
US20230197009A1 (en) Organic Light Emitting Diode Display Device Including Low Level Line
US20240260325A1 (en) Light emitting display device
US20230217768A1 (en) Display device
US20240224661A1 (en) Dual-side organic light emitting display device
KR101889020B1 (ko) 유기전계 발광소자
KR20120061541A (ko) 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination