KR20230014913A - Substrate for power semiconductor and manufacturing method of the same - Google Patents
Substrate for power semiconductor and manufacturing method of the same Download PDFInfo
- Publication number
- KR20230014913A KR20230014913A KR1020210095699A KR20210095699A KR20230014913A KR 20230014913 A KR20230014913 A KR 20230014913A KR 1020210095699 A KR1020210095699 A KR 1020210095699A KR 20210095699 A KR20210095699 A KR 20210095699A KR 20230014913 A KR20230014913 A KR 20230014913A
- Authority
- KR
- South Korea
- Prior art keywords
- palladium
- walled carbon
- substrate
- layer
- carbon nanotube
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 68
- 239000013078 crystal Substances 0.000 claims abstract description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 124
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 107
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 95
- 229910052799 carbon Inorganic materials 0.000 claims description 83
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 79
- 229910052759 nickel Inorganic materials 0.000 claims description 78
- 229910052763 palladium Inorganic materials 0.000 claims description 58
- 238000007772 electroless plating Methods 0.000 claims description 24
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 20
- 229910052594 sapphire Inorganic materials 0.000 claims description 19
- 239000010980 sapphire Substances 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 16
- 239000007921 spray Substances 0.000 claims description 15
- 239000002109 single walled nanotube Substances 0.000 claims description 14
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 6
- -1 palladium ions Chemical class 0.000 claims description 5
- MUJIDPITZJWBSW-UHFFFAOYSA-N palladium(2+) Chemical compound [Pd+2] MUJIDPITZJWBSW-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 28
- 239000002041 carbon nanotube Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 229910021393 carbon nanotube Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 238000001530 Raman microscopy Methods 0.000 description 6
- 238000000089 atomic force micrograph Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 208000012868 Overgrowth Diseases 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 239000012190 activator Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- 101150003085 Pdcl gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
Description
본 발명은 전력반도체용 기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 단일벽탄소나노튜브 표면에 팔라듐을 석출 시킨 후 니켈 무전해 도금을 한 단일벽탄소나노튜브-팔라듐-니켈층 상에 나노 사이즈 수평성장기법(nano ELOG)을 이용하여 고품질 산화갈륨층이 형성된 전력반도체용 기판 및 이의 제조방법에 관한 것이다.The present invention relates to a substrate for power semiconductors and a method for manufacturing the same, and more particularly, to a single-walled carbon nanotube-palladium-nickel layer on which palladium is deposited on the surface of the single-walled carbon nanotube and nickel electroless plating is performed. It relates to a substrate for a power semiconductor on which a high-quality gallium oxide layer is formed using a size horizontal growth technique (nano ELOG) and a manufacturing method thereof.
최근 기존 Si 기반 전력반도체 소자는 본질적인 물성 한계로 인하여 기술발전 대비 성능 개선의 한계에 도달하여 WBG (Wide bandgap)와 UWB (Ultra-wide bandgap) 특성을 갖는 전력 반도체 소재의 산업적 필요성이 점점 확대 되고 있다. Recently, existing Si-based power semiconductor devices have reached the limit of performance improvement compared to technological development due to inherent physical property limitations, and the industrial need for power semiconductor materials with WBG (Wide bandgap) and UWB (Ultra-wide bandgap) characteristics is gradually expanding. .
상기 UWB Ga2O3 소재는 GaN 또는 SiC 대비 제조비용이 1/3 내지 1/5배 저렴하여 가격 경쟁력을 갖춘 차세대 전력반도체용 기판으로서 Ga2O3 UWB 반도체 소재 및 이를 이용한 전력 반도체 소자 기술은 GaN, SiC 기반 전력 소자 이후의 차세대 소자로서 대체 가능하다는 평가를 받고 있다.The UWB Ga 2 O 3 material is a substrate for next-generation power semiconductors with price competitiveness because its manufacturing cost is 1/3 to 1/5 times cheaper than GaN or SiC. The Ga 2 O 3 UWB semiconductor material and power semiconductor device technology using the same are It is evaluated that it can be replaced as a next-generation device after GaN and SiC-based power devices.
하지만 Ga2O3 의 경우 독립적으로 성장이 불가능하여 사파이어 상에 성장을 하게 되는데 종래 기판과 구조체 사이의 격자상수 차이로 인해 발생하는 관통 전위 및 스트레인이 증가하여 에피텍시얼(epitaxal)의 결정성에 영향을 미쳐서 박막의 품질이 저하되는 문제가 있었다.However, in the case of Ga 2 O 3 it is impossible to grow independently, so it grows on sapphire. Threading dislocation and strain caused by the difference in lattice constant between the conventional substrate and the structure increase, resulting in an epitaxial crystallinity There was a problem that the quality of the thin film was degraded due to the influence.
이러한 반도체용 소자에 적용하기 위해서는 박막의 품질과 안정적인 두께성장이 필수적이다. 따라서 종래 기판과 구조체 사이에 관통 전위와 스트레인에 대한 문제점을 해결하기 위하여 금속 클러스터(Ag, Pt, Au)나 SiO2 나노 로드를 이용하여 수평성장기법에 의해 전위를 감소시키는 방법이 통용되었으나 그 상기 방법은 반응 효과가 충분하지 못하고 반응 단계가 매우 복잡하다는 문제가 있었다.In order to apply these semiconductor devices, the quality of thin films and stable thickness growth are essential. Therefore, in order to solve the problem of threading dislocation and strain between the conventional substrate and the structure, a method of reducing the dislocation by a horizontal growth technique using metal clusters (Ag, Pt, Au) or SiO 2 nanorods has been commonly used, but the above The method has a problem that the reaction effect is not sufficient and the reaction step is very complicated.
상기 문제를 해결하기 위하여 상기 결함을 극복하면서도 에피텍시얼 층(epitaxial layer)에 영향을 주지 않는 전력반도체용 기판을 연구할 필요성이 있다. In order to solve the above problem, there is a need to study a substrate for a power semiconductor that overcomes the above defects and does not affect an epitaxial layer.
본 발명이 이루고자 하는 기술적 과제는 전력반도체용 기판 및 이의 제조방법을 제공하는 것이다.A technical problem to be achieved by the present invention is to provide a substrate for a power semiconductor and a manufacturing method thereof.
또한, 단일벽탄소나노튜브 표면에 팔라듐을 석출 시킨 후 니켈 무전해 도금을 한 단일벽탄소나노튜브-팔라듐-니켈 층 상에 나노 사이즈 수평성장기법(nano ELOG)을 이용하여 고품질 산화갈륨층을 형성하는 방법을 제공하는 것이다. In addition, after depositing palladium on the surface of the single-walled carbon nanotubes, a high-quality gallium oxide layer is formed on the single-walled carbon nanotube-palladium-nickel layer, which is electroless plated with nickel, using a nano-size horizontal growth technique (nano ELOG) to provide a way to do it.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned technical problem, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시 예는 전력반도체용 기판 제조방법을 제공한다.In order to achieve the above technical problem, an embodiment of the present invention provides a method for manufacturing a substrate for a power semiconductor.
본 발명의 실시예에 있어서, 상기 전력반도체용 기판 제조방법은 기판을 준비하는 단계; 상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계; 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브와 팔라듐이온이 결합된 단일벽탄소나노튜브-팔라듐층을 형성하는 단계; 상기 단일벽탄소나노튜브-팔라듐층에 니켈 도금하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 단계;및 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계;를 포함할 수 있다. In an embodiment of the present invention, the method for manufacturing a substrate for a power semiconductor includes preparing a substrate; forming a Ga 2 O 3 buffer layer on the substrate; forming a single-walled carbon nanotube-palladium layer in which single-walled carbon nanotubes and palladium ions are combined on the Ga 2 O 3 buffer layer; plating the single-walled carbon nanotube-palladium layer with nickel to form a single-walled carbon nanotube-palladium-nickel layer; and forming a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer. The step of doing; may include.
본 발명의 실시예에 있어서, 상기 기판은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함할 수 있다. In an embodiment of the present invention, the substrate may include sapphire, silicon carbide or gallium nitride.
본 발명의 실시예에 있어서, 상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계에서, 450℃ 내지 520℃의 온도에서 HVPE 방식으로 수행될 수 있다. In an embodiment of the present invention, in the step of forming the Ga 2 O 3 buffer layer on the substrate, it may be performed by HVPE method at a temperature of 450 °C to 520 °C.
본 발명의 실시예에 있어서, 상기 단일벽탄소나노튜브-팔라듐층을 형성하는 단계에서, 상기 팔라듐이온의 입자 크기가 20nm 이하일 수 있다.In an embodiment of the present invention, in the step of forming the single-walled carbon nanotube-palladium layer, the particle size of the palladium ion may be 20 nm or less.
본 발명의 실시예에 있어서, 상기 단일벽탄소나노튜브-팔라듐층을 형성하는 단계에서, 단일벽탄소나노튜브와 팔라듐을 혼합 후 스프레이 방법을 통해 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브-팔라듐층을 도포할 수 있다. In an embodiment of the present invention, in the step of forming the single-walled carbon nanotube-palladium layer, the single-walled carbon nanotubes and palladium are mixed and then sprayed on the Ga 2 O 3 buffer layer on the single-walled carbon nanotubes. - A palladium layer can be applied.
본 발명의 실시예에 있어서, 무전해 도금 방법을 통해 상기 단일벽탄소나노튜브-팔라듐-니켈층을 형성할 수 있다. In an embodiment of the present invention, the single-walled carbon nanotube-palladium-nickel layer may be formed through an electroless plating method.
본 발명의 실시예에 있어서, 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계에서, 450℃ 내지 520℃ 의 온도에서 HVPE 방식으로 수행될 수 있다. In an embodiment of the present invention, in the step of forming the Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer, it may be performed by HVPE method at a temperature of 450 °C to 520 °C.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 전력반도체용 기판을 제공한다.In order to achieve the above technical problem, another embodiment of the present invention provides a substrate for a power semiconductor.
본 발명의 실시예에 있어서, 상기 전력반도체용 기판은 기판; 상기 기판 상에 위치하는 Ga2O3 버퍼층; 상기 Ga2O3 버퍼층 상에 위치하는 단일벽탄소나노튜브-팔라듐-니켈층; 및 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 위치하는 Ga2O3 결정층;을 포함할 수 있다. In an embodiment of the present invention, the substrate for a power semiconductor includes a substrate; a Ga 2 O 3 buffer layer positioned on the substrate; a single-walled carbon nanotube-palladium-nickel layer positioned on the Ga 2 O 3 buffer layer; and a Ga 2 O 3 crystal layer positioned on the single-walled carbon nanotube-palladium-nickel layer.
본 발명의 실시예에 있어서, 상기 기판은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함할 수 있다. In an embodiment of the present invention, the substrate may include sapphire, silicon carbide or gallium nitride.
본 발명의 실시예에 있어서, 상기 단일벽탄소나노튜브-팔라듐-니켈층은 상기 Ga2O3 버퍼층상에 스프레이 방법으로 단일벽탄소나노튜브-팔라듐을 도포한 후 무전해 도금 방법으로 니켈을 도금하여 형성될 수 있다. In an embodiment of the present invention, the single-walled carbon nanotube-palladium-nickel layer is coated with single-walled carbon nanotube-palladium by a spray method on the Ga 2 O 3 buffer layer and then plated with nickel by an electroless plating method. can be formed by
본 발명의 실시예에 있어서, 상기 Ga2O3 결정층은 단일벽탄소나노튜브-팔라듐-니켈층 상에 HVPE 방법을 이용하여 형성될 수 있다In an embodiment of the present invention, the Ga 2 O 3 crystal layer may be formed using the HVPE method on the single-walled carbon nanotube-palladium-nickel layer.
본 발명의 실시예에 따르면, 전력반도체용 기판 및 이의 제조방법을 제공할 수 있다. According to an embodiment of the present invention, it is possible to provide a substrate for a power semiconductor and a manufacturing method thereof.
상기 전력반도체용 기판 제조방법에 의해 제조된 전력반도체용 기판은 기판과 Ga2O3 결정층 사이의 격자상수 차이로 인해 발생하는 상기 Ga2O3 결정층의 내부적으로 발생하는 관통전위와 스트레인이 감소되어 격자상수 차이에 의한 영향을 받지 않으므로 결함이 없는 Ga2O3 결정층을 성장 시킬 수 있는 효과가 있다. In the substrate for power semiconductors manufactured by the method for manufacturing a substrate for power semiconductors, the threading dislocation and strain generated internally of the Ga 2 O 3 crystal layer caused by the difference in lattice constant between the substrate and the Ga 2 O 3 crystal layer are It is reduced and is not affected by the difference in lattice constant, so there is an effect of growing a defect-free Ga 2 O 3 crystal layer.
또한, Ga2O3 결정층을 성장 시키는 방법으로 나노 사이즈 수평성장기법(nano ELOG)을 이용하므로 대면적 기판의 생산이 가능하며 생산비 절감과 함께 대량 생산에 유리한 효과가 있다. In addition, since the nano-size horizontal growth technique (nano ELOG) is used as a method of growing the Ga 2 O 3 crystal layer, it is possible to produce a large-area substrate, and there is an advantageous effect for mass production with reduction in production cost.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.The effects of the present invention are not limited to the above effects, and should be understood to include all effects that can be inferred from the detailed description of the present invention or the configuration of the invention described in the claims.
도 1은 본 발명의 일 실시예에 따른 전력반도체용 기판의 제조방법을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 전력반도체용 기판을 개략적으로 나타낸 단면 구조도이다.
도 3은 본 발명의 일 실시예에 따른 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금 한 후 측정한 Raman mapping 이미지이다.
도 4는 본 발명의 일 실시예에 따른 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금한 단계별 TEM 이미지이다.
도 5는 본 발명의 일 실시예에 따른 Ga2O3 버퍼층에서 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금한 단계별 AFM 이미지이다.
도 6은 본 발명의 일 실시예에 따른 Ga2O3 버퍼층과 단일벽탄소나노튜브-팔라듐-니켈층이 성장된 후의 Ga2O3 버퍼층을 나타내는 SEM 단면 이미지이다.
도 7은 본 발명의 실시예 1에 의해 제조된 Ga2O3 버퍼층 박막의 (a) 대칭면(0006) 및 (b) 비대칭면 (1014) 반사에 대한 XRD 오메가 록킹 곡선(Omega rocking curves) 그래프이다.
도 8은 본 발명의 실시예 1 및 비교예 1에 의해 제조된 Ga2O3 박막의 대칭면(0006) 및 비대칭면(1014)에 대한 XRD 오메가 록킹 곡선(Omega rocking curves)의 FWHM 값을 나타낸 그래프이다. 1 is a flowchart illustrating a method of manufacturing a substrate for a power semiconductor according to an embodiment of the present invention.
2 is a cross-sectional structural view schematically illustrating a substrate for a power semiconductor according to an embodiment of the present invention.
FIG. 3 is a Raman mapping image measured after coating single-walled carbon nanotubes-palladium on a buffer layer by spraying and electroless plating with nickel (Ni) according to an embodiment of the present invention.
4 is a step-by-step TEM image of nickel (Ni) electroless plating after spray coating of single-walled carbon nanotube-palladium on a buffer layer according to an embodiment of the present invention.
5 is a step-by-step AFM image of nickel (Ni) electroless plating after coating SWNT-palladium on the buffer layer in a spray method in the Ga 2 O 3 buffer layer according to an embodiment of the present invention.
6 is a SEM cross-sectional image showing a Ga 2 O 3 buffer layer after a Ga 2 O 3 buffer layer and a single-walled carbon nanotube-palladium-nickel layer are grown according to an embodiment of the present invention.
7 is a graph of XRD omega rocking curves for (a) symmetry plane (0006) and (b) asymmetric plane (1014) reflection of a Ga 2 O 3 buffer layer thin film prepared by Example 1 of the present invention. .
8 is a graph showing FWHM values of XRD omega rocking curves for symmetrical surfaces (0006) and asymmetrical surfaces (1014) of Ga 2 O 3 thin films prepared by Example 1 and Comparative Example 1 of the present invention. am.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, the present invention will be described with reference to the accompanying drawings. However, the present invention may be embodied in many different forms and, therefore, is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.Throughout the specification, when a part is said to be "connected (connected, contacted, combined)" with another part, this is not only "directly connected", but also "indirectly connected" with another member in between. "Including cases where In addition, when a part "includes" a certain component, it means that it may further include other components without excluding other components unless otherwise stated.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "include" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.
본 발명의 일 실시예에 따른 전력반도체용 기판의 제조방법을 설명한다.A method of manufacturing a substrate for a power semiconductor according to an embodiment of the present invention will be described.
도 1은 본 발명의 일 실시예에 따른 전력반도체용 기판의 제조방법을 나타낸 흐름도이다.1 is a flowchart illustrating a method of manufacturing a substrate for a power semiconductor according to an embodiment of the present invention.
도 1 을 참조하면, 상기 전력반도체용 기판의 제조방법은 기판을 준비하는 단계(S100); 상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계(S200); 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브와 팔라듐이온이 결합된 단일벽탄소나노튜브-팔라듐층을 형성하는 단계(S300); 상기 단일벽탄소나노튜브-팔라듐층에 니켈 도금하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 단계(S400);및 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계(S500) 을 포함한다. Referring to FIG. 1 , the method of manufacturing a substrate for a power semiconductor includes preparing a substrate (S100); Forming a Ga 2 O 3 buffer layer on the substrate (S200); forming a single-walled carbon nanotube-palladium layer in which single-walled carbon nanotubes and palladium ions are combined on the Ga 2 O 3 buffer layer (S300); Forming a single-walled carbon nanotube-palladium-nickel layer by plating nickel on the single-walled carbon nanotube-palladium layer (S400); and Ga 2 O 3 crystals on the single-walled carbon nanotube-palladium-nickel layer. A step of forming a layer (S500) is included.
먼저, 기판을 준비하는 단계(S100)를 포함할 수 있다. First, a step of preparing a substrate (S100) may be included.
상기 기판은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함할 수 있다. The substrate may include sapphire, silicon carbide or gallium nitride.
다음으로, 상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계를 포함할 수 있다. (S200)Next, forming a Ga 2 O 3 buffer layer on the substrate may be included. (S200)
이때, 본 발명은 상기 Ga2O3 버퍼층을 형성하기 위해 HVPE 방법을 이용할 수 있다. 이때, 성장 온도는 450℃ 내지 520℃이고, 압력은 캐리어 가스가 N2인 경우 1000 sccm 이고, 반응 가스가 O2 인 경우 100 sccm 내지 200 sccm 이고 HCl 인 경우 10 sccm 내지 20 sccm 으로 하여 15 분간 상기 사파이어 기판 상에 Ga2O3 를 성장 시킬 수 있다. At this time, the present invention may use the HVPE method to form the Ga 2 O 3 buffer layer. At this time, the growth temperature is 450 ° C to 520 ° C, the pressure is 1000 sccm when the carrier gas is N 2 , 100 sccm to 200 sccm when the reactive gas is O 2 , and 10 sccm to 20 sccm when HCl is used for 15 minutes Ga 2 O 3 may be grown on the sapphire substrate.
상기 HVPE(Hydride Vapor Phase Epitaxy,수소화 기상 성장법) 방법은 Ⅲ 족 원소를 포함하는 경우 금속의 할로겐 화합물을 사용할 수 있다. The HVPE (Hydride Vapor Phase Epitaxy) method may use a metal halide compound when a Group III element is included.
예를 들어, HVPE(Hydride Vapor Phase Epitaxy,수소화 기상 성장법) 방법을 통한 Ga2O3 성장의 경우 Ⅲ 족 원료를 이용하지만 전기로 내의 Ga영역에서 Ga 원료와 HCl 가스를 반응시켜 GaCl를 생성할 수 있다. 이렇게 생성된 GaCl과 O2 가스를 성장영역에서 만나 성장온도 490℃ 내지 550℃ 에서 사파이어 기판 상에 상기 Ga2O3 버퍼층 에피택시(epitaxy) 성장을 시킬 수 있다.For example, in the case of Ga 2 O 3 growth through the HVPE (Hydride Vapor Phase Epitaxy) method, Group Ⅲ raw materials are used, but GaCl can be generated by reacting Ga raw materials with HCl gas in the Ga region in the electric furnace. can The GaCl and O 2 gas thus generated may be met in a growth region to epitaxially grow the Ga 2 O 3 buffer layer on a sapphire substrate at a growth temperature of 490° C. to 550° C.
본 발명에서는 450℃ 내지 550℃ 의 소스영역과 490℃ 내지 550℃ 성장온도에서 HVPE 방식으로 에피택시 성장 시킬 수 있다. In the present invention, the epitaxial growth may be performed by the HVPE method at a source region of 450 °C to 550 °C and a growth temperature of 490 °C to 550 °C.
상기 HVPE 방법은 성장속도가 매우 빠르고 수십 내지 수백 마이크로의 두께를 갖는 박막을 비교적 쉽게 얻을 수 있는 장점이 있다. The HVPE method has an advantage in that the growth rate is very fast and a thin film having a thickness of tens to hundreds of microns can be obtained relatively easily.
본 발명에서는 HVPE 성장 방법 중에 나노 사이즈 에피텍셜 수평 과성장법(nano epitaxial lateral overgrowth)을 이용하여 전력반도체용 기판을 제조할 수 있다. In the present invention, a substrate for a power semiconductor may be manufactured by using a nano epitaxial lateral overgrowth among HVPE growth methods.
이때, 상기 에피택셜 수평 과성장법(ELOG; epitaxial lateral overgrowth)은 기판으로부터 수직 방향으로 산화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로 측면 방향으로 성장될 수 있다. In this case, in the epitaxial lateral overgrowth (ELOG) method, gallium oxide may be grown in a vertical direction from the substrate as well as in a lateral direction on a masking pattern.
본 발명에서는 상기 사파이어 층 상에 상기 에피텍셜 수평 과성장법을 이용하여 나노 크기의 결정을 포함하는 Ga2O3 버퍼층을 형성 할 수 있다. In the present invention, a Ga 2 O 3 buffer layer including nano-sized crystals may be formed on the sapphire layer using the epitaxial horizontal overgrowth method.
다음으로, 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브와 팔라듐이온이 결합된 단일벽탄소나노튜브-팔라듐층을 형성하는 단계를 포함할 수 있다. (S300)Next, a step of forming a single-walled carbon nanotube-palladium layer in which single-walled carbon nanotubes and palladium ions are combined may be formed on the Ga 2 O 3 buffer layer. (S300)
상기 단일벽탄소나노튜브-팔라듐층은 상기 Ga2O3 버퍼층 상에 스프레이 방법으로 단일벽탄소나노튜브-팔라듐을 도포하여 형성될 수 있다. The single-walled carbon nanotube-palladium layer may be formed by coating single-walled carbon nanotube-palladium on the Ga 2 O 3 buffer layer by spraying.
상기 단일벽탄소나노튜브-팔라듐층은 스프레이 방법으로 형성되므로 간편하고 균일하게 도포할 수 있는 효과가 있다. Since the single-walled carbon nanotube-palladium layer is formed by a spray method, there is an effect that it can be applied simply and uniformly.
이때, 상기 팔라듐이온의 입자 크기는 20 nm 내지 40nm 이하 일 수 있고 상기 단일벽 탄소나노튜브와 금속 이온은 3:1 의 부피 비율로 혼합될 수 있다. In this case, the particle size of the palladium ion may be 20 nm to 40 nm or less, and the single-walled carbon nanotube and the metal ion may be mixed in a volume ratio of 3:1.
다음으로, 상기 단일벽탄소나노튜브-팔라듐층에 니켈 도금하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 단계를 포함할 수 있다. (S400)Next, a step of forming a single-walled carbon nanotube-palladium-nickel layer by plating nickel on the single-walled carbon nanotube-palladium layer may be included. (S400)
상기 단일벽탄소나노튜브-팔라듐 층에 니켈 도금을 하기 위하여 무전해 공정법으로 니켈 도금하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성할 수 있다. In order to perform nickel plating on the single-walled carbon nanotube-palladium layer, the single-walled carbon nanotube-palladium-nickel layer may be formed by plating nickel using an electroless process.
이때, 상기 무전해 공정법으로 도금한 것은 전기를 사용하지 않고 화학반응을 통해 도금을 하는 방식을 의미한다. At this time, plating by the electroless process means a method of plating through a chemical reaction without using electricity.
상기 무전해도금 방식으로는 무전해 니켈 도금, 무전해 Ni-P 도금, 무전해 구리 도금, 무전해 금 도금이 있다. 이때, 본 발명의 일 실시예로서 바람직하게는 무전해 니켈 도금을 할 수 있다. The electroless plating method includes electroless nickel plating, electroless Ni-P plating, electroless copper plating, and electroless gold plating. At this time, as an embodiment of the present invention, electroless nickel plating may be preferably performed.
다음으로, 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계를 포함할 수 있다. (S500) Next, a step of forming a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer may be included. (S500)
상기 단일벽탄소나노튜브-팔라듐-니켈층상에 HVPE 방식으로 Ga2O3 결정층을 형성할 수 있고, 450℃ 내지 520℃ 의 온도에서 수행 될 수 있다.A Ga 2 O 3 crystal layer may be formed on the single-walled carbon nanotube-palladium-nickel layer by an HVPE method, and may be performed at a temperature of 450 °C to 520 °C.
이때, 압력은 캐리어 가스가 N2인 경우 1000 sccm, 반응 가스가 O2 인 경우 100 sccm 내지 200 sccm 일 수 있고, 반응 가스가 HCl 인 경우 압력을 10 sccm 내지 20 sccm으로 하여 10 분간 HVPE 방법으로 성장시킬 수 있다.At this time, the pressure may be 1000 sccm when the carrier gas is N 2 , 100 sccm to 200 sccm when the reaction gas is O 2 , and when the reaction gas is HCl, the pressure is 10 sccm to 20 sccm by the HVPE method for 10 minutes. can grow
또한, 본 발명에서는 HVPE 성장 방법 중에 나노 사이즈 에피텍셜 수평 과성장법(nano epitaxial lateral overgrowth)을 이용하여 단일벽탄소나노튜브-팔라듐-니켈층상에 Ga2O3 결정층을 형성할 수 있다. In addition, in the present invention, a Ga 2 O 3 crystal layer may be formed on the single-walled carbon nanotube-palladium-nickel layer using a nano epitaxial lateral overgrowth among HVPE growth methods.
상기 단일벽탄소나노튜브-팔라듐-니켈층상에 Ga2O3 결정층을 형성함으로서 상기 사파이어 기판과 Ga2O3 결정층 사이에 단일벽탄소나노튜브-팔라듐-니켈층이 포함되어 상기 사파이어 기판과 Ga2O3 결정층사이의 격자 상수 차이로 인해 발생하는 관통 전위 및 스트레인을 감소시킬 수 있다. 상기 감소된 관통 전위와 스트레인에 의해 고품질의 에피텍셜 층을 형성할 수 있다. By forming a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer, the single-walled carbon nanotube-palladium-nickel layer is included between the sapphire substrate and the Ga 2 O 3 crystal layer, and thus the sapphire substrate and the Ga 2 O 3 crystal layer are formed. Threading dislocation and strain caused by a difference in lattice constant between Ga 2 O 3 crystal layers can be reduced. A high-quality epitaxial layer may be formed by the reduced threading dislocation and strain.
또한, 상기 탄소나노튜브-팔라듐-니켈층을 통해 전력반도체용 기판의 두께를 나노 크기로 조절할 수 있고 Ga2O3 결정의 에피텍셜 수평 성장 시 결정성 차이를 지닌 고품질 Ga2O3 층을 고속성장 할 수 있는 효과가 있다. In addition, through the carbon nanotube-palladium-nickel layer, the thickness of the substrate for power semiconductors can be adjusted to the nanoscale, and a high-quality Ga 2 O 3 layer having a crystallinity difference can be formed at high speed during epitaxial horizontal growth of Ga 2 O 3 crystals. There is an effect that can grow.
도 2는 본 발명의 일 실시예에 따른 전력반도체용 기판을 개략적으로 나타낸 단면 구조도이다.2 is a cross-sectional structural view schematically illustrating a substrate for a power semiconductor according to an embodiment of the present invention.
상술한 전력반도체용 기판 제조방법을 이용하여 제조된 전력반도체용 기판은 기판(10); 상기 기판 상에 위치하는 Ga2O3 버퍼층(20); 상기 Ga2O3 버퍼층 상에 위치하는 단일벽탄소나노튜브-팔라듐-니켈층(30); 및 상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 위치하는 Ga2O3 결정층(40);을 포함할 수 있다. A substrate for a power semiconductor manufactured using the above-described method for manufacturing a substrate for a power semiconductor includes a
또한, 상기 기판(10)은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함할 수 있다. In addition, the
또한, 상기 단일벽탄소나노튜브-팔라듐-니켈층(30)은 상기 Ga2O3 버퍼층(20)상에 스프레이 방법으로 단일벽탄소나노튜브-팔라듐을 도포한 후 무전해 도금 방법으로 니켈을 도금하여 형성 될 수 있다.In addition, the single-walled carbon nanotube-palladium-
또한, 상기 Ga2O3 결정층(40)은 단일벽탄소나노튜브-팔라듐-니켈층(30) 상에 HVPE 방법을 이용하여 형성될 수 있다. In addition, the Ga 2 O 3 crystal layer 40 may be formed on the single-walled carbon nanotube-palladium-
상기 기판상에 형성된 단일벽탄소나노튜브-팔라듐-니켈층에 의해 웨이퍼내부적으로 발생하는 관통 전위와 스트레인이 감소되어 격자 상수 차이에 영향을 받지 않을 수 있는 결함에 자유로운 Ga2O3 결정층의 에피텍셜 성장 시킬 수 있는 효과가 있다. Threading dislocation and strain generated inside the wafer are reduced by the single-walled carbon nanotube-palladium-nickel layer formed on the substrate, so that the epitome of a defect-free Ga 2 O 3 crystal layer that is not affected by the difference in lattice constant It has the effect of increasing textural growth.
도 3 은 본 발명의 일 실시예에 따른 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈 무전해 도금 한 후 측정한 Raman mapping 이미지이다.FIG. 3 is a Raman mapping image measured after coating single-walled carbon nanotubes-palladium on a buffer layer by a spray method and electroless nickel plating according to an embodiment of the present invention.
이때, 상기 도 3은 본 발명의 일 실시예에 따른 단일벽탄소나노튜브-팔라듐-니켈을 포함하는 박막 층을 스프레이 공정 후 Raman mapping을 통해 관찰한 결과이다. In this case, FIG. 3 is a result of observing a thin film layer including single-walled carbon nanotubes-palladium-nickel according to an embodiment of the present invention through Raman mapping after a spray process.
상기 Raman mapping 을 통해 특성 구성요소의 존재를 확인 할 수 있으며 표면 내에서의 위치와 분포를 확인 할 수 있다. Through the Raman mapping, the presence of characteristic components can be confirmed, and the location and distribution within the surface can be confirmed.
따라서, 도 3을 참조하면, 단일벽탄소나노튜브-팔라듐 박막층(Ni-Pd CNT NP)이 형성됨을 확인할 수 있다.Accordingly, referring to FIG. 3 , it can be confirmed that a single-walled carbon nanotube-palladium thin film layer (Ni-Pd CNT NP) is formed.
도 4는 본 발명의 일 실시예에 따른 탄소나노튜브(CNT)-팔라듐(Pd)을 Ga2O3 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금한 TEM 이미지이다.4 is a TEM image of nickel (Ni) electroless plating after applying carbon nanotube (CNT)-palladium (Pd) on a Ga 2 O 3 buffer layer in a spray method according to an embodiment of the present invention.
본 발명의 일 실시예는 탄소나노튜브(CNT)는 팔라듐(Pd)이 결합된 탄소 복합체를 형성할 수 있다. 또한 상기 탄소나노튜브(CNT)-팔라듐(Pd)이 결합된 복합체를 Ga2O3 버퍼층 상에 스프레이 방법으로 도포할 수 있다. In one embodiment of the present invention, carbon nanotubes (CNTs) may form a carbon composite in which palladium (Pd) is bonded. In addition, the carbon nanotube (CNT)-palladium (Pd) composite may be applied on the Ga 2 O 3 buffer layer by a spray method.
상기 Ga2O3 버퍼층 상에 도포된 탄소나노튜브(CNT)-팔라듐(Pd) 복합체 위에 니켈(Ni) 무전해 도금을 할 수 있다. Electroless plating of nickel (Ni) may be performed on the carbon nanotube (CNT)-palladium (Pd) composite applied on the Ga 2 O 3 buffer layer.
상기 도 4 의 TEM 이미지를 참조하면, 상기 탄소나노튜브(CNT)상에 팔라듐(Pd)과 니켈(Ni) 이 형성된 것을 확인 할 수 있다. Referring to the TEM image of FIG. 4 , it can be confirmed that palladium (Pd) and nickel (Ni) are formed on the carbon nanotube (CNT).
도 5는 본 발명의 일 실시예에 따른 Ga2O3 버퍼층에서 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금한 단계별 AFM 이미지이다.5 is a step-by-step AFM image of nickel (Ni) electroless plating after coating SWNT-palladium on the buffer layer in a spray method in the Ga 2 O 3 buffer layer according to an embodiment of the present invention.
상기 도 5의 AFM 이미지를 참조하면, 상기 Ga2O3 버퍼층 에서 탄소나노튜브(CNT)상에 팔라듐(Pd)과 니켈(Ni)이 형성 될 때의 표면 거칠기가 변화 된 것을 확인 할 수 있다. Referring to the AFM image of FIG. 5, it can be confirmed that the surface roughness is changed when palladium (Pd) and nickel (Ni) are formed on the carbon nanotube (CNT) in the Ga 2 O 3 buffer layer.
이때, 상기 AFM (Atomic force microscope)은 원자힘현미경으로서, 시료 표면의 원자 혹은 분자와 탐침인 캔틸레버 팁(Cantilever tip) 간의 상호작용에 의해 휘어지는 캔틸레버를 레이저가 인식하면서, 시료 표면의 일정 면적에 대한 스캔을 통해 표면의 높낮이 구조를 영상으로 재구성 시키는 현미경이다. At this time, the AFM (Atomic force microscope) is an atomic force microscope, and while the laser recognizes the cantilever bent by the interaction between atoms or molecules on the sample surface and the cantilever tip, which is a probe, the laser recognizes a certain area of the sample surface. It is a microscope that reconstructs the height structure of the surface as an image through scanning.
이러한 원리를 이용하여 진공, 공기, 액체와 같은 다양한 환경에서 시료의 나노미터 크기에 대한 정보를 얻을 수 있기 때문에 원자힘현미경은 생명과학연구, 반도체 제작, 나노입자 개발 등의 다양한 분야에서 널리 활용되고 있다.Because information on the nanometer size of samples can be obtained in various environments such as vacuum, air, and liquid using this principle, atomic force microscopy is widely used in various fields such as life science research, semiconductor manufacturing, and nanoparticle development. there is.
도 5의 AFM 이미지에서 Rms 값이 Ga2O3 버퍼층에서 단일벽탄소나노튜브-팔라듐에서는 균일한 것을 확인할 수 있으며 팔라듐-니켈층의 증착 시간에 따라 표면 거칠기가 변화하는 것을 알 수 있다.In the AFM image of FIG. 5, it can be seen that the Rms value is uniform in the Ga 2 O 3 buffer layer in the single-walled carbon nanotube-palladium, and it can be seen that the surface roughness changes according to the deposition time of the palladium-nickel layer.
이는 기존의 팔라듐에서 Ni 무전해 도금을 실시할 때 무전해 도금에 의한 증착 시간에 따라 팔라듐에 부착되는 니켈의 사이즈가 달라져 Ga2O3 버퍼층에서의 단차 차이에 의해 표면 거칠기가 변화되는 것을 확인 할 수 있다. This confirms that the size of nickel attached to palladium changes according to the deposition time by electroless plating when Ni electroless plating is performed on existing palladium, and the surface roughness changes due to the step difference in the Ga 2 O 3 buffer layer. can
상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브-팔라듐-니켈층이 있는 부분과 없는 부분에 따라 산화갈륨(Ga2O3) 재성장 시 반응 가스가 도달하는 양이 달라지며 성장 속도에 영향을 미치게 되어 nano ELOG 역할을 수행하는 것을 알 수 있다.Depending on the portion where the single-walled carbon nanotube-palladium-nickel layer is present or absent on the Ga 2 O 3 buffer layer, the amount of reaction gas reached during gallium oxide (Ga 2 O 3 ) re-growth varies and affects the growth rate. It can be seen that it goes crazy and plays the role of nano ELOG.
도 6은 본 발명의 일 실시예에 따른 Ga2O3 버퍼층과 단일벽탄소나노튜브-팔라듐-니켈층이 성장된 후의 Ga2O3 버퍼층을 나타내는 SEM 단면 이미지이다.6 is a SEM cross-sectional image showing a Ga 2 O 3 buffer layer after a Ga 2 O 3 buffer layer and a single-walled carbon nanotube-palladium-nickel layer are grown according to an embodiment of the present invention.
상기 도 6를 참조하면, (a) Ga2O3 버퍼층(Buffer layer Ga2O3)에 비해 (b),(c) 의 단일벽탄소나노튜브-팔라듐-니켈층 증착 후 Ga2O3 결정층 성장 시간은 줄었으나 단일벽탄소나노튜브-팔라듐-니켈층의 증착 시간에 따른 단면의 두께 차이가 있음을 확인할 수 있다. Referring to FIG. 6, (a) Ga 2 O 3 buffer layer Ga 2 O 3 crystal after deposition of SWNT-palladium-nickel layer of (b) and (c) compared to (a) Ga 2 O 3 buffer layer. Although the layer growth time decreased, it can be seen that there is a difference in the thickness of the cross section according to the deposition time of the single-walled carbon nanotube-palladium-nickel layer.
이때, 단일벽탄소나노튜브-팔라듐-니켈층의 증착 시간이 증가한 후 재성장한 경우 Ni 무전해 시간에 따라 버퍼층을 제외하고 증착 시간이 20 sec인 경우 5.95 ㎛, 40 sec 인 경우 7.72 ㎛, 60 sec 인 경우 6.84 ㎛인 것을 확인 할 수 있다. At this time, when the deposition time of the single-walled carbon nanotube-palladium-nickel layer is increased and then re-grown, 5.95 ㎛ when the deposition time is 20 sec, 7.72 ㎛ when the deposition time is 40 sec, excluding the buffer layer according to the Ni electroless time, 60 sec In the case of , it can be confirmed that it is 6.84 μm.
도 7은 본 발명의 실시예 1에 의해 제조된 Ga2O3 버퍼층 박막의 (a) 대칭면(0006) 및 (b) 비대칭면 (10-14) 반사에 대한 XRD 오메가 로킹 커브(Omega rocking curves)그래프이다.7 is XRD omega rocking curves for (a) symmetry plane (0006) and (b) asymmetric plane (10-14) reflection of the Ga 2 O 3 buffer layer thin film prepared by Example 1 of the present invention. it's a graph
상기 도 7을 참조하면, 본 발명의 실시예 1인 α-Ga2O3 Buffer layer 박막의(0006)과 (10-14) 반치폭은 43.2 arcsec와 975.6 arcsec 인 것을 확인 할 수 있다.Referring to FIG. 7, it can be seen that the (0006) and (10-14) half widths of the α-Ga 2 O 3 buffer layer thin film of Example 1 of the present invention are 43.2 arcsec and 975.6 arcsec.
상기 (0006) 반치폭은 나선형 관통 전위 밀도와 관련이 있고 (10-14) 반치폭은 나선형과 칼날형 관통전위 밀도와 연관되어 있다. 상기 나선형과 칼날형 관통 전위는 각각 결합된 입자의 기울임(tilt)와 뒤틀림(twist)에 의해 발생된다. The (0006) half-maximum width is related to the helical threading dislocation density, and the (10-14) half-maximum width is related to the helical and blade-like threading dislocation densities. The helical and knife-like threading dislocations are generated by tilt and twist of coupled particles, respectively.
일반 c-plane 사파이어 기판과 Pd-Ni 무전해 도금 상에서 성장된 α-Ga2O3 박막을 비교해 보면, (0006) 반치폭의 경우에 그 값이 크게 증가하였으나 (10-14) 반치폭은 감소하는 경향을 보였다. Comparing the α-Ga 2 O 3 thin film grown on a general c-plane sapphire substrate and Pd-Ni electroless plating, the value at half maximum (0006) increased significantly, but the half width tended to decrease (10-14). showed
이는 Pd-Ni 무전해 도금층에서 성장된 α-Ga2O3 과 무전해 도금 패턴이 안된 부분에서 자란 α-Ga2O3 과 결합할 때 입자의 뒤틀림을 억제하기 때문에 (10-14) 반치폭은 감소되지만 입자의 기울임은 일반 c-plane 사파이어 기판에서 더욱 억제되기 때문에 상대적으로 Pd-Ni 무전해에서 성장된 α-Ga2O3 에서 성장시에 (0006) 반치폭은 증가된 것으로 판단된다. This is because α-Ga 2 O 3 grown on the Pd-Ni electroless plating layer and α-Ga 2 O 3 grown on the non-electroless plating pattern suppress particle distortion when combined, so (10-14) the half height width is However, since the inclination of the particles is further suppressed in the general c-plane sapphire substrate, it is judged that the (0006) half-width is increased when grown in α-Ga 2 O 3 grown in Pd-Ni electroless.
도 8은 본 발명의 실시예 1 및 비교예 1 에 의해 제조된 Ga2O3 박막의 대칭면(0006) 및 비대칭면(1014)에 대한 XRD 오메가 로킹 커브(omega rocking curves)의 FWHM 값을 나타낸 그래프이다. 8 is a graph showing FWHM values of XRD omega rocking curves for symmetrical surfaces (0006) and asymmetrical surfaces (1014) of Ga 2 O 3 thin films prepared by Example 1 and Comparative Example 1 of the present invention. am.
상기 도 8 에서 검정색 그래프는 (0006)면 로킹 커브(rocking curve)를 나타내고 FWHM(full width half maximum) 값은 박막 내의 스크류(screw) 또는 혼합 전위(mixed dislocation)와 관련되어 있다. In FIG. 8, the black graph shows a rocking curve on the (0006) plane, and a full width half maximum (FWHM) value is related to a screw or mixed dislocation in the thin film.
상기 FWHM(full width half maximum, 반치전폭) 은 어떤 함수의 폭을 나타내는 용어로서, 그 함수의 최댓값의 절반이 되는 두 독립변수 값들의 차이로 정의된다. 상기 FWHM은 신호처리에서 펄스의 지속시간, 통신에서 사용되는 신호의 대역폭 등을 나타내는데 쓰인다. The FWHM (full width half maximum) is a term indicating the width of a certain function, and is defined as the difference between the values of two independent variables that are half of the maximum value of the function. The FWHM is used to indicate the duration of a pulse in signal processing and the bandwidth of a signal used in communication.
상기 도 8을 참조하면, (0006)면인 검정색 그래프는 실시예 1 에 의해 제조된 Ga2O3 박막의 FWHM 값이 니켈층 증착 시간이20 sec 인 경우 208 arcsec, 40 sec 인 경우 126 arcsec 그리고 60 sec 인 경우 212 arcsec 임을 확인할 수 있다. 또한, (10-14)면인 빨간색 그래프는 Ga2O3 박막의 FWHM 값이 20 sec 인 경우 367 arcse, 40 sec 인 경우 320 arcsec 그리고 60 sce 인 경우 1018 arcsec 임을 확인 할 수 있다.Referring to FIG. 8, the black graph of the (0006) plane shows that the FWHM values of the Ga 2 O 3 thin film prepared in Example 1 are 208 arcsec when the nickel layer deposition time is 20 sec, 126 arcsec when 40 sec and 60 In case of sec, it can be confirmed that it is 212 arcsec. In addition, the red graph of the (10-14) plane confirms that the FWHM value of the Ga 2 O 3 thin film is 367 arcsec for 20 sec, 320 arcsec for 40 sec, and 1018 arcsec for 60 sec.
상기 도 8에 따르면, 상기 Ga2O3 박막의 FWHM 값은 엣지(edge), 스크류 (screw) 및 혼합 전위(mixed dislocation)와 연관되어 있다. According to FIG. 8, the FWHM value of the Ga 2 O 3 thin film is related to edge, screw, and mixed dislocation.
상기 도 8을 통해서 상기 단일막탄소나노튜브-팔라듐층 상에 Ga2O3 박막을 나노 사이즈 수평성장기법(nano ELOG)으로 증착 하였을 때, 박막 내의 전위(dislocation)가 감소된 것을 확인 할 수 있다. It can be seen from FIG. 8 that when a Ga 2 O 3 thin film is deposited on the single-film carbon nanotube-palladium layer by a nano-size horizontal growth technique (nano ELOG), the dislocation in the thin film is reduced.
본 발명의 일 실시예에 의해서 제조된 전력반도체용 기판은 기판과 Ga2O3 결정성 구조체 사이의 격자상수 차이로 인해 종래기판과 접하는 Ga2O3 에피텍셜(epitaxial) 성장 후 내부적으로 발생하는 관통 전위와 스트레인이 감소되어 격자 상수 차이에 거의 영향을 받지 않으며, 결함에서 자유로운 Ga2O3 에피텍셜 성장을 시킬 수 있다는 유리한 효과가 있다.A substrate for a power semiconductor manufactured according to an embodiment of the present invention is internally generated after Ga 2 O 3 epitaxial growth in contact with a conventional substrate due to a difference in lattice constant between the substrate and the Ga 2 O 3 crystalline structure. Threading dislocation and strain are reduced so that they are hardly affected by the lattice constant difference, and there is an advantageous effect that Ga 2 O 3 epitaxial growth free from defects can be performed.
또한, 본 발명에 따르면 나노 사이즈 수평성장기법(nano ELOG)은 스프레이 방법으로 행해져 대면적으로 적용이 가능하며 생산비 절감과 함께 대량 생산에 유리한 효과가 있다. In addition, according to the present invention, the nano-size horizontal growth technique (nano ELOG) is carried out by a spray method, so it can be applied to a large area, and has an advantageous effect for mass production with reduction in production cost.
실시예 1: 사파이어 c-plane 상에 GaExample 1: Ga on sapphire c-plane 22 OO 33 버퍼층 성장 buffer layer growth
먼저, 사파이어 상에 Ga2O3 버퍼층을 성장 시키기 위해서 HVPE 방법을 이용하여 성장온도는 450℃ 내지 520℃이고, 압력은 캐리어 가스가 N2의 경우 1000 sccm 이고, 반응 가스가 O2 인 경우 100 내지 200 sccm 이고 HCl인 경우 10 내지 20 sccm 으로 하여 15 분간 상기 사파이어 상에 Ga2O3 를 성장 시킨다.First, in order to grow a Ga 2 O 3 buffer layer on sapphire, the growth temperature is 450 ° C to 520 ° C using the HVPE method, and the pressure is 1000 sccm when the carrier gas is N 2 and 100 sccm when the reaction gas is O 2 to 200 sccm, and in the case of HCl, Ga 2 O 3 is grown on the sapphire for 15 minutes at 10 to 20 sccm.
실시예 2: GaExample 2: Ga 22 OO 33 버퍼층 상에 단일벽탄소나노튜브-팔라듐-니켈층 성장 Growth of single-walled carbon nanotube-palladium-nickel layer on the buffer layer
먼저, 단일벽탄소나노튜브(SWCNT) 분산 용액 (0.5wt% 탈 이온수)의 활성제로서 PdCl2/HCl 용액을 3:1의 부피비 (vol(%)) 로 혼합한 후 약 5분 동안 200rpm의 속도로 상온에서 교반하여 단일벽탄소나노튜브의 표면을 활성화한다.First, a PdCl 2 /HCl solution as an activator of a single-walled carbon nanotube (SWCNT) dispersion solution (0.5 wt% deionized water) was mixed at a volume ratio (vol (%)) of 3: 1, and then mixed at a speed of 200 rpm for about 5 minutes The surface of the single-walled carbon nanotubes is activated by stirring at room temperature.
다음으로, 표면이 활성화된 상기 단일벽탄소나노튜브-팔라듐을 사파이어(Al203) 기판 상에 스프레이 공정법을 이용하여 약 30nm 이하의 두께로 박막화하여 단일벽탄소나노튜브-팔라듐층을 형성한다. Next, the surface-activated single-walled carbon nanotube-palladium is thinned to a thickness of about 30 nm or less on a sapphire (Al 2 O 3 ) substrate using a spray process method to form a single-walled carbon nanotube-palladium layer. do.
다음으로, 형성된 상기 단일벽탄소나노튜브-팔라듐 층을 약 80℃ 의 오븐에서 1시간 건조시킨다.Next, the formed single-walled carbon nanotube-palladium layer is dried in an oven at about 80° C. for 1 hour.
다음으로, 상기 건조된 단일벽탄소나노튜브-팔라듐 층을 탈 이온수에 세정하여 단일벽탄소나노튜브-팔라듐 분산액의 첨가제, 분산제, 활성화제 등 불필요한 부산물을 세정한다.Next, the dried single-walled carbon nanotube-palladium layer is washed with deionized water to remove unnecessary by-products such as additives, dispersants, and activators of the single-walled carbon nanotube-palladium dispersion.
다음으로, 상기 단일벽탄소나노튜브-팔라듐층 상에 니켈을 도금하기 위하여 Ni 무전해 도금액으로서 상기 탈 이온수에 분산제, 첨가제, 활성화제(R, M, A)를 각 200μL씩 첨가하여 총 100mL의 Ni 도금액을 제조한 후 0 초 내지 60초 동안 무전해 도금을 진행하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성한다.Next, in order to plate nickel on the single-walled carbon nanotube-palladium layer, 200 μL each of a dispersant, an additive, and an activator (R, M, A) were added to the deionized water as a Ni electroless plating solution, respectively, to obtain a total of 100 mL. After preparing the Ni plating solution, electroless plating is performed for 0 to 60 seconds to form a single-walled carbon nanotube-palladium-nickel layer.
다음으로, 상기 무전해 도금된 박막을 탈 이온수에 세정한다. Next, the electroless plated thin film is washed with deionized water.
실시예 3Example 3
상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하기 위해서 HVPE 방법을 이용하여 성장 온도가 450℃ 내지 520℃ 이고, 압력이 캐리어 가스인 N2의 경우 1000sccm 이고, 압력이 반응 가스인 O2의 경우 100 내지 200sccm 이고, 압력이 반응 가스인 HCl 의 경우 10sccm 내지 20sccm으로 하여 10 분간 Ga2O3을 성장시켜 Ga2O3 결정층을 형성한다.In order to form a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer, the growth temperature is 450 ° C to 520 ° C using the HVPE method, and the pressure is 1000 sccm in the case of N 2 as a carrier gas, A Ga 2 O 3 crystal layer is formed by growing Ga 2 O 3 for 10 minutes at a pressure of 100 to 200 sccm in the case of O 2 as a reaction gas and 10 sccm to 20 sccm in the case of HCl as a reaction gas.
비교예 comparative example
상기 실시예 1에서 상기 사파이어 상에 단일벽탄소나노튜브 박막 형성 공정을 실시하지 않고, 실시예 2의 방법으로 사파이어 기판 상에 Ga2O3 결정층을 직접 형성하였다.In Example 1, the Ga 2 O 3 crystal layer was directly formed on the sapphire substrate by the method of Example 2 without performing the single-walled carbon nanotube thin film formation process on the sapphire.
실험예 1Experimental Example 1
상기 실시예 1 에서 기판에 단일벽탄소나노튜브-팔라듐-니켈 공정 후 Raman mapping을 이용하여 관찰하였다. 도 3은 실시예 1 에 따른 단일벽탄소나노튜브-팔라듐-니켈을 포함하는 박막 층을 스프레이 공정 후 Raman mapping을 통해 관찰한 강도 그래프이다. In Example 1, the substrate was observed using Raman mapping after the single-walled carbon nanotube-palladium-nickel process. FIG. 3 is a graph of intensity observed through Raman mapping after a spray process of a thin film layer including single-walled carbon nanotubes-palladium-nickel according to Example 1. FIG.
상기, 도 3을 참조하면, 약 1600cm-1 에서 피크가 검출되므로 단일벽탄소나노튜브-팔라듐 박막 층이 형성됨을 확인할 수 있다. Referring to FIG. 3 above, since a peak is detected at about 1600 cm −1 , it can be confirmed that a single-walled carbon nanotube-palladium thin film layer is formed.
실험예 2Experimental Example 2
도 5는 본 발명의 일 실시예에 따른 Ga2O3 버퍼층에서 단일벽탄소나노튜브-팔라듐을 버퍼층 위에 스프레이 방식으로 도포 후 니켈(Ni) 무전해 도금한 단계별 AFM 이미지이다.5 is a step-by-step AFM image of nickel (Ni) electroless plating after coating SWNT-palladium on the buffer layer in a spray method in the Ga 2 O 3 buffer layer according to an embodiment of the present invention.
도 5의 AFM 이미지에서 Rms 값이 Ga2O3 버퍼층에서 단일벽탄소나노튜브-팔라듐에서는 균일한 것을 확인할 수 있으며 팔라듐-니켈층의 증착 시간에 따라 표면 거칠기가 변화하는 것을 알 수 있다.In the AFM image of FIG. 5, it can be seen that the Rms value is uniform in the Ga 2 O 3 buffer layer in the single-walled carbon nanotube-palladium, and it can be seen that the surface roughness changes according to the deposition time of the palladium-nickel layer.
이는 기존의 팔라듐에서 Ni 무전해 도금을 실시할 때 무전해 도금에 의한 증착 시간에 따라 팔라듐에 부착되는 니켈의 사이즈가 달라져 Ga2O3 버퍼층에서의 단차 차이에 의해 표면 거칠기가 변화되는 것을 확인 할 수 있다. This confirms that the size of nickel attached to palladium changes according to the deposition time by electroless plating when Ni electroless plating is performed on existing palladium, and the surface roughness changes due to the step difference in the Ga 2 O 3 buffer layer. can
상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브-팔라듐-니켈층이 있는 부분과 없는 부분에 따라 산화갈륨(Ga2O3) 재성장 시 반응 가스가 도달하는 양이 달라지며 성장 속도에 영향을 미치게 되어 nano ELOG 역할을 수행하는 것을 알 수 있다.Depending on the portion where the single-walled carbon nanotube-palladium-nickel layer is present or absent on the Ga 2 O 3 buffer layer, the amount of reaction gas reached during gallium oxide (Ga 2 O 3 ) re-growth varies and affects the growth rate. It can be seen that it goes crazy and plays the role of nano ELOG.
실험예 3Experimental Example 3
도 6은 실시예 1 및 비교예 1을 통해서 제조된 Ga2O3 박막의 SEM 단면 이미지이다. 도 6를 참조하면, Buffer layer 의 Ga2O3 (a)에 비해 Pd-Ni alloy 증착 후 Ga2O3 박막층(b)은 성장 시간은 줄었으나 상기 증착된 Pd-Ni alloy 은 성장 시간에 따른 단면의 두께 차이가 있음을 확인할 수 있다.6 is a SEM cross-sectional image of the Ga 2 O 3 thin film prepared through Example 1 and Comparative Example 1. Referring to FIG. 6, compared to Ga 2 O 3 of the buffer layer (a), the growth time of the Ga 2 O 3 thin film layer (b) after depositing the Pd-Ni alloy was reduced, but the deposited Pd-Ni alloy increased according to the growth time. It can be seen that there is a difference in the thickness of the cross section.
실험예 4Experimental Example 4
도 7 은 상기 실시예 1에 의해 제조된 Ga2O3 버퍼층의 (a) 대칭(0006)면 및 (b) 비대칭(1014)면 반사에 대한 XRD 오메가 록킹 곡선(omega rocking curves)이다. 7 is XRD omega rocking curves for (a) symmetry (0006) plane and (b) asymmetric (1014) plane reflections of the Ga 2 O 3 buffer layer prepared in Example 1.
상기, 도 7 은 상기 실시예 1 및 비교예 1 에서 제조된 Ga2O3 박막의 (a) 대칭(0006)면 및 (b) 비대칭(1014)면 반사에 대한 XRD 오메가 록킹 곡선 (omega rocking curves)이다. 7 shows XRD omega rocking curves for (a) symmetry (0006) plane and (b) asymmetric (1014) plane reflections of the Ga 2 O 3 thin films prepared in Example 1 and Comparative Example 1. )am.
이때, 상기 도 7 에서 검정색 그래프는 (0006)면 인 경우 록킹 곡선 (rocking curve)의 반치전폭(full width half maximum(FWHM)) 값은 박막 내의 스크류(screw) 또는 혼합 전위(mixed dislocation)와 관련되어 있으며, 빨간색 그래프는 (1014)면의 록킹 곡선(rocking curve)의 FWHM 값은 박막내의 엣지(edge), 스크류(screw) 또는 혼합 전위(mixed dislocation)와 연관되어 있다. At this time, when the black graph in FIG. 7 is the (0006) plane, the full width half maximum (FWHM) value of the rocking curve is related to the screw or mixed dislocation in the thin film. In the red graph, the FWHM value of the rocking curve of the (1014) plane is related to the edge, screw, or mixed dislocation in the thin film.
측정 결과, (0006)면의 FWHM 값은 실시예 1에서 성장된 Ga2O3 버퍼층 박막의 경우보다 Pd-Ni 40 sec 후 재성장의 경우 82.8 arcsec 증가하였으나 (10-14)면의 FWHM 값은 655 arcsec 으로 감소됨을 확인할 수 있다. As a result of the measurement, the FWHM value of the (0006) plane increased by 82.8 arcsec in the case of re-growth after 40 sec of Pd-Ni compared to the case of the Ga 2 O 3 buffer layer thin film grown in Example 1, but the FWHM value of the (10-14) plane was 655 It can be confirmed that it is reduced by arcsec.
이는 상기 단일막탄소나노튜브-팔라듐을 나노 크기 수평성장기법(nano ELOG)으로 적용하였을 때 박막 내의 전위(disloation)가 감소된 것을 간접적으로 알 수 있다. 상기 Ga2O3 버퍼층 상의 팔라듐(Pd)-니켈(Ni) 무전해도금의 경우 (0006)면은 증가하고 (10-14)면만 감소하는 것을 확인 할 수 있다.This indirectly indicates that the disloation in the thin film is reduced when the single-film carbon nanotube-palladium is applied by the nano-scale horizontal growth technique (nano ELOG). In the case of palladium (Pd)-nickel (Ni) electroless plating on the Ga 2 O 3 buffer layer, it can be seen that the (0006) plane increases and only the (10-14) plane decreases.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present invention is for illustrative purposes, and those skilled in the art can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be interpreted as being included in the scope of the present invention.
10: 기판
20: Ga2O3 버퍼층
30: 단일벽탄소나노튜브-팔라듐-니켈층
40: Ga2O3 결정층 10: substrate
20: Ga 2 O 3 buffer layer
30: single-walled carbon nanotube-palladium-nickel layer
40: Ga 2 O 3 crystal layer
Claims (11)
상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계;
상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브와 팔라듐이온이 결합된 단일벽탄소나노튜브-팔라듐층을 형성하는 단계;
상기 단일벽탄소나노튜브-팔라듐층에 니켈 도금하여 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 단계;및
상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계;를 포함하는 전력반도체용 기판 제조방법.Preparing a substrate;
forming a Ga 2 O 3 buffer layer on the substrate;
forming a single-walled carbon nanotube-palladium layer in which single-walled carbon nanotubes and palladium ions are combined on the Ga 2 O 3 buffer layer;
forming a single-walled carbon nanotube-palladium-nickel layer by plating nickel on the single-walled carbon nanotube-palladium layer; and
Forming a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer.
상기 기판은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함하는 것을 특징으로 하는 전력반도체용 기판 제조방법.According to claim 1,
The substrate manufacturing method for a power semiconductor, characterized in that the substrate comprises sapphire, silicon carbide or gallium nitride.
상기 기판 상에 Ga2O3 버퍼층을 형성하는 단계에서,
450℃ 내지 520℃의 온도에서 HVPE 방식으로 수행되는 것을 특징으로 하는 전력반도체용 기판 제조방법.According to claim 1,
In the step of forming a Ga 2 O 3 buffer layer on the substrate,
A method for manufacturing a substrate for a power semiconductor, characterized in that it is performed by HVPE method at a temperature of 450 ° C to 520 ° C.
상기 단일벽탄소나노튜브-팔라듐층을 형성하는 단계에서,
상기 팔라듐이온의 입자 크기가 20nm 이하인 것을 특징으로 하는 전력반도체용 기판 제조방법. According to claim 1,
In the step of forming the single-walled carbon nanotube-palladium layer,
A method for manufacturing a substrate for a power semiconductor, characterized in that the palladium ion has a particle size of 20 nm or less.
상기 단일벽탄소나노튜브-팔라듐층을 형성하는 단계에서,
단일벽탄소나노튜브와 팔라듐을 혼합 후 스프레이 방법을 통해 상기 Ga2O3 버퍼층 상에 단일벽탄소나노튜브-팔라듐층을 도포하는 것을 특징으로 하는 전력반도체용 기판 제조방법.According to claim 1,
In the step of forming the single-walled carbon nanotube-palladium layer,
A method for manufacturing a substrate for a power semiconductor, characterized in that, after mixing the single-walled carbon nanotubes and palladium, a single-walled carbon nanotube-palladium layer is coated on the Ga 2 O 3 buffer layer through a spray method.
상기 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 단계에서,
무전해 도금 방법을 통해 상기 단일벽탄소나노튜브-팔라듐-니켈층을 형성하는 것을 특징으로 하는 전력반도체용 기판 제조방법.According to claim 1,
In the step of forming the single-walled carbon nanotube-palladium-nickel layer,
A method for manufacturing a substrate for a power semiconductor, characterized in that the single-walled carbon nanotube-palladium-nickel layer is formed through an electroless plating method.
상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 Ga2O3 결정층을 형성하는 단계에서,
450℃ 내지 520℃ 의 온도에서 HVPE 방식으로 수행되는 것을 특징으로 하는 전력반도체용 기판 제조방법. According to claim 1,
In the step of forming a Ga 2 O 3 crystal layer on the single-walled carbon nanotube-palladium-nickel layer,
A substrate manufacturing method for a power semiconductor, characterized in that carried out by HVPE method at a temperature of 450 ℃ to 520 ℃.
상기 기판 상에 위치하는 Ga2O3 버퍼층;
상기 Ga2O3 버퍼층 상에 위치하는 단일벽탄소나노튜브-팔라듐-니켈층; 및
상기 단일벽탄소나노튜브-팔라듐-니켈층 상에 위치하는 Ga2O3 결정층;을 포함하는 것을 특징으로 하는 전력반도체용 기판.Board;
a Ga 2 O 3 buffer layer positioned on the substrate;
a single-walled carbon nanotube-palladium-nickel layer positioned on the Ga 2 O 3 buffer layer; and
A substrate for a power semiconductor comprising a; Ga 2 O 3 crystal layer positioned on the single-walled carbon nanotube-palladium-nickel layer.
상기 기판은 사파이어, 실리콘카바이드 또는 질화갈륨을 포함하는 것을 특징으로 하는 전력반도체용 기판.According to claim 8,
The substrate for a power semiconductor, characterized in that the substrate comprises sapphire, silicon carbide or gallium nitride.
상기 단일벽탄소나노튜브-팔라듐-니켈층은 상기 Ga2O3 버퍼층상에 스프레이 방법으로 단일벽탄소나노튜브-팔라듐을 도포한 후 무전해 도금 방법으로 니켈을 도금하여 형성된 것을 특징으로 하는 전력반도체용 기판.According to claim 8,
The single-walled carbon nanotube-palladium-nickel layer is a power semiconductor, characterized in that formed by coating the single-walled carbon nanotube-palladium on the Ga 2 O 3 buffer layer by a spray method and then plating nickel by an electroless plating method. substrate for.
상기 Ga2O3 결정층은 단일벽탄소나노튜브-팔라듐-니켈층 상에 HVPE 방법을 이용하여 형성된 것을 특징으로 하는 전력반도체용 기판.According to claim 8,
The Ga 2 O 3 crystal layer is a substrate for a power semiconductor, characterized in that formed on a single-walled carbon nanotube-palladium-nickel layer using an HVPE method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210095699A KR20230014913A (en) | 2021-07-21 | 2021-07-21 | Substrate for power semiconductor and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210095699A KR20230014913A (en) | 2021-07-21 | 2021-07-21 | Substrate for power semiconductor and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230014913A true KR20230014913A (en) | 2023-01-31 |
Family
ID=85109405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210095699A KR20230014913A (en) | 2021-07-21 | 2021-07-21 | Substrate for power semiconductor and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230014913A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180086806A (en) | 2017-01-23 | 2018-08-01 | 경희대학교 산학협력단 | Method for manufacturing a gallium nitride substrate |
-
2021
- 2021-07-21 KR KR1020210095699A patent/KR20230014913A/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180086806A (en) | 2017-01-23 | 2018-08-01 | 경희대학교 산학협력단 | Method for manufacturing a gallium nitride substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109103070B (en) | Method for preparing high-quality thick film AlN based on nano-pattern silicon substrate | |
| TWI459589B (en) | Method for making epitaxial structure | |
| Huang et al. | Growth of high-quality AlN epitaxial film by optimizing the Si substrate surface | |
| Han et al. | Controlled growth of gallium nitride single-crystal nanowires using a chemical vapor deposition method | |
| WO2015031833A2 (en) | Semiconductor device structures comprising polycrystalline cvd diamond with improved near-substrate thermal conductivity | |
| WO2008028522A1 (en) | A method of synthesizing semiconductor nanostructures and nanostructures synthesized by the method | |
| Navamathavan et al. | Different growth behaviors of GaN nanowires grown with Au catalyst and Au+ Ga solid solution nano-droplets on Si (111) substrates by using MOCVD | |
| KR101770235B1 (en) | Preparing method of two-dimensional transition metal dichalcogenide | |
| TW201344951A (en) | Epitaxial structure | |
| JPH11233391A (en) | Crystalline substrate, semiconductor device using the same and manufacture of the semiconductor device | |
| Colli et al. | Selective growth of ZnSe and ZnCdSe nanowires by molecular beam epitaxy | |
| US7745315B1 (en) | Highly aligned vertical GaN nanowires using submonolayer metal catalysts | |
| CN109103314A (en) | graphene ultraviolet LED and preparation method thereof | |
| Ra et al. | Highly uniform characteristics of GaN nanorods grown on Si (111) by metalorganic chemical vapor deposition | |
| CN109119327A (en) | The method of epitaxial growth aluminium nitride on nano-patterned sapphire substrate | |
| Tang et al. | Twinning in TiSi 2-island catalyzed Si nanowires grown by gas-source molecular-beam epitaxy | |
| JP2022093208A (en) | MANUFACTURING METHOD OF Ga2O3 THIN FILM | |
| KR20230014913A (en) | Substrate for power semiconductor and manufacturing method of the same | |
| US8642123B1 (en) | Integration of ZnO nanowires with nanocrystalline diamond fibers | |
| Um et al. | Demonstration of n-GaN: Si NWs having ultrahigh density and aspect ratio via a 3-step growth method using MOCVD | |
| Park et al. | Vertically p–n-junctioned GaN nano-wire array diode fabricated on Si (111) using MOCVD | |
| Lin et al. | Effects of growth temperature and reactor pressure on AlN thin film grown by metal-organic chemical vapor deposition | |
| Xiao et al. | Structure and growth mechanism of quasi-aligned GaN layer-built nanotowers | |
| Song et al. | Selective area growth of GaN nanowires using metalorganic chemical vapor deposition on nano-patterned Si (111) formed by the etching of nano-sized Au droplets | |
| KR102274144B1 (en) | Thin-film for electronic device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |