KR20230014119A - A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof - Google Patents

A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof Download PDF

Info

Publication number
KR20230014119A
KR20230014119A KR1020210094820A KR20210094820A KR20230014119A KR 20230014119 A KR20230014119 A KR 20230014119A KR 1020210094820 A KR1020210094820 A KR 1020210094820A KR 20210094820 A KR20210094820 A KR 20210094820A KR 20230014119 A KR20230014119 A KR 20230014119A
Authority
KR
South Korea
Prior art keywords
chip
lower chip
liquid
permeated
pump
Prior art date
Application number
KR1020210094820A
Other languages
Korean (ko)
Other versions
KR102506168B1 (en
Inventor
하철우
손용
이지선
한지수
최재원
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020210094820A priority Critical patent/KR102506168B1/en
Publication of KR20230014119A publication Critical patent/KR20230014119A/en
Application granted granted Critical
Publication of KR102506168B1 publication Critical patent/KR102506168B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/08Investigating permeability, pore-volume, or surface area of porous materials
    • G01N15/082Investigating permeability by forcing a fluid through a sample
    • G01N15/0826Investigating permeability by forcing a fluid through a sample and measuring fluid flow rate, i.e. permeation rate or pressure change
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/10Processes of additive manufacturing
    • B29C64/106Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material
    • B29C64/124Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material using layers of liquid which are selectively solidified
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B33ADDITIVE MANUFACTURING TECHNOLOGY
    • B33YADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00Processes of additive manufacturing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/08Investigating permeability, pore-volume, or surface area of porous materials
    • G01N15/0806Details, e.g. sample holders, mounting samples for testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/08Investigating permeability, pore-volume, or surface area of porous materials
    • G01N2015/086Investigating permeability, pore-volume, or surface area of porous materials of films, membranes or pellicules

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Fluid Mechanics (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

The present invention provides an assembly type transmission efficiency evaluation chip, an assembly type transmission efficiency evaluation system, and a control method therefor, the assembly type transmission efficiency evaluation chip comprising: a lower chip part having both side portions that upwardly protrude more than the center portion thereof; an upper chip part coupled to the lower chip part so as to surround the central portion of the lower chip part; and a permeable membrane positioned between the lower chip part and the upper chip part. The permeation membrane permeates liquid to be permeated through the lower chip part by using a pressure difference between distilled water flowing into the lower chip part and the liquid to be permeated flowing into the upper chip part.

Description

조립형 투과 효율 평가칩, 조립형 투과 효율 평가시스템 및 이의 제어방법{A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof}Assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof {A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof}

본 발명은 조립형 투과 효율 평가칩, 조립형 투과 효율 평가시스템 및 이의 제어방법에 관한 것으로, 보다 상세하게는 광 조형 3D 프린팅을 이용하여 제조하고 마이크로막 또는 나노막의 투과 성능을 평가하기 위한 조립형 투과 효율 평가칩, 조립형 투과 효율 평가시스템 및 이의 제어방법에 관한 것이다.The present invention relates to an assembly-type transmission efficiency evaluation chip, an assembly-type transmission efficiency evaluation system, and a control method thereof, and more particularly, to an assembly type manufactured using stereolithography 3D printing and to evaluate the transmission performance of a micromembrane or nanomembrane. It relates to a transmission efficiency evaluation chip, an assembled transmission efficiency evaluation system, and a control method thereof.

액체를 대상으로 하는 수처리용 필터는 막의 미세한 기공을 통해 대상을 여과시키는데, 마이크로/나노 막은 화학, 재료, 환경, 에너지, 의료 등에 응용가능하다. 최근에는 산업용뿐만 아니라 바이오 분야에도 적용 가능한 마이크로막, 나노막의 개발이 활발하여 바이오 센서, 약물 전달 등에 활용이 두드러진다.Water treatment filters targeting liquids filter objects through fine pores of the membrane, and micro/nano membranes are applicable to chemistry, materials, environment, energy, and medical care. Recently, the development of micromembranes and nanomembranes that can be applied not only for industrial use but also for the bio field is active, and their use in biosensors and drug delivery is prominent.

그러나, 바이오 분야 목적의 마이크로막, 나노막에 기존의 막 투과 성능을 평가하는 방식을 적용하기에는 한계가 있다.However, there is a limit to applying the existing method of evaluating membrane permeation performance to micromembranes and nanomembranes for biofield purposes.

상기한 이유는 기존의 수처리 및 산업에 쓰이는 막 투과 효율 측정 장치가 고속, 고압의 환경에서 사용되고, 바이오 분야에 사용되는 마이크로/나노 막에 비해 대형 사이즈의 측정을 주로 하기 때문이다.The above reason is that existing membrane permeation efficiency measurement devices used in water treatment and industry are used in high-speed and high-pressure environments and mainly measure large sizes compared to micro/nano membranes used in the bio field.

이에 따라 시간과 비용을 절감을 위해 적은 양의 액체를 사용하여 마이크로막, 나노막의 투과 성능을 평가하기 위한 기술이 필요하다.Accordingly, in order to save time and cost, a technique for evaluating the permeation performance of a micromembrane or nanomembrane using a small amount of liquid is required.

(특허문헌 1) 공개특허공보 제10-2016-0065517호(2016.06.09.)(Patent Document 1) Patent Publication No. 10-2016-0065517 (2016.06.09.)

(특허문헌 2) 등록특허공보 제10-1985311호(2019.05.28.)(Patent Document 2) Patent Registration No. 10-1985311 (2019.05.28.)

상기와 같은 문제를 해결하기 위한 본 발명의 목적은 증류수가 공급되는 하부칩부와 투과대상액체가 공급되는 상부칩부를 3D 프린팅하여 제조하고 투과대상액체와 증류수의 압력차에 따른 투과대상액체의 일부를 투과막에 투과시켜 투과막의 투과율을 도출하는 조립형 투과 효율 평가칩, 조립형 투과 효율 평가시스템 및 이의 제어방법을 제공하는 것이다.An object of the present invention to solve the above problem is to manufacture a lower chip portion supplied with distilled water and an upper chip portion supplied with a liquid to be permeated by 3D printing, and part of the liquid to be permeated according to the pressure difference between the liquid to be permeated and the distilled water. It is to provide an assembly-type transmission efficiency evaluation chip, an assembly-type transmission efficiency evaluation system, and a control method thereof for deriving transmittance of the transmission membrane by permeation through a transmission membrane.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned technical problem, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은 양측부가 중앙부보다 상부로 돌출되는 하부칩부; 상기 하부칩부의 중앙부를 둘러싸도록 상기 하부칩부와 결합되는 상부칩부; 및 상기 하부칩부와 상기 상부칩부 사이에 위치하는 투과막;을 포함하고, 상기 투과막은 상기 하부칩부의 내부로 유입되는 증류수와 상기 상부칩부의 내부로 유입되는 투과대상액체의 압력차를 이용하여 상기 투과대상액체를 상기 하부칩부로 투과시키는 것을 특징으로 하는 조립형 투과 효율 평가칩을 제공한다.The configuration of the present invention for achieving the above object is a lower chip portion in which both side portions protrude upward from the central portion; an upper chip portion coupled to the lower chip portion to surround a central portion of the lower chip portion; and a permeable membrane disposed between the lower chip portion and the upper chip portion, wherein the permeable membrane uses a pressure difference between distilled water flowing into the lower chip portion and liquid to be permeated flowing into the upper chip portion, Provided is an assembly-type penetration efficiency evaluation chip characterized in that the permeation target liquid is transmitted through the lower chip portion.

본 발명의 실시예에 있어서, 상기 하부칩부는, 상기 하부칩부의 중앙부이고 육면체 형상을 가지는 제1 하부칩; 상기 제1 하부칩의 상면 양측으로부터 상부로 돌출되는 한 쌍의 결합부재; 및 상기 한 쌍의 결합부재 사이에 위치하고 상기 제1 하부칩의 상면 중앙부를 관통하는 4개의 하부 투과홀;을 포함하고, 상기 투과막은 상기 4개의 하부 투과홀을 커버하도록 상기 제1 하부칩의 상면 중앙부에 위치하는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the lower chip unit may include a first lower chip that is a central portion of the lower chip unit and has a hexahedral shape; a pair of coupling members protruding upward from both sides of the upper surface of the first lower chip; and four lower penetration holes located between the pair of coupling members and penetrating the central portion of the upper surface of the first lower chip, wherein the transmission membrane covers the upper surface of the first lower chip to cover the four lower transmission holes. It may be characterized by being located in the central part.

본 발명의 실시예에 있어서, 상기 하부칩부는, 상기 제1 하부칩의 일측에 결합되는 육면체 형상의 제2 하부칩; 상기 제2 하부칩과 대향하도록 위치하고 상기 제1 하부칩의 타측에 결합되는 육면체 형상의 제3 하부칩; 및 상기 제2 하부칩과 상기 제3 하부칩의 외부로 노출되고 상기 제1 내지 제3 하부칩의 내부에 연속적으로 형성되는 하부채널;을 더 포함하고, 상기 하부채널에는 외부로부터 유입되는 상기 증류수가 흐르는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the lower chip unit may include a second lower chip coupled to one side of the first lower chip; a third lower chip positioned to face the second lower chip and coupled to the other side of the first lower chip; and a lower channel exposed to the outside of the second lower chip and the third lower chip and continuously formed inside the first to third lower chips, wherein the distilled water introduced from the outside is formed in the lower channel. It can be characterized as flowing.

본 발명의 실시예에 있어서, 상기 상부칩부는, 상기 상부칩부의 중앙부에 위치하여 상기 제1 하부칩과 결합되고 육면체 형상을 가지는 제1 상부칩; 상기 제1 상부칩의 하면 양측으로부터 상부로 함입되어 상기 한 쌍의 결합부재가 삽입되는 한 쌍의 결합홈; 및 상기 한 쌍의 결합홈 사이에 위치하고 상기 제1 상부칩의 상면 중앙부를 관통하는 4개의 상부 투과홀;을 포함하고, 상기 투과막은 상기 4개의 하부 투과홀과 상기 4개의 상부 투과홀 사이에 위치하는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the upper chip unit may include a first upper chip positioned at a central portion of the upper chip unit and coupled to the first lower chip and having a hexahedral shape; a pair of coupling grooves that are recessed from both sides of the lower surface of the first upper chip to the upper side and into which the pair of coupling members are inserted; and four upper penetration holes located between the pair of coupling grooves and penetrating the central portion of the upper surface of the first upper chip, wherein the transmission membrane is located between the four lower transmission holes and the four upper transmission holes. It can be characterized by doing.

본 발명의 실시예에 있어서, 상기 상부칩부는, 상기 제1 상부칩의 일측에 결합되고 상기 제1 하부칩보다 하부로 돌출되며 육면체 형상의 제2 하부칩; 상기 제2 상부칩과 대향하도록 위치하고 상기 제1 하부칩보다 하부로 돌출되며 상기 제1 상부칩의 타측에 결합되는 육면체 형상의 제3 하부칩; 및 상기 제2 상부칩과 상기 제3 상부칩의 외부로 노출되고 상기 제1 내지 제3 상부칩의 내부에 연속적으로 형성되는 상부채널;을 더 포함하고, 상기 상부채널에는 외부로부터 유입되는 상기 투입대상액체가 흐르는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the upper chip unit may include a second lower chip coupled to one side of the first upper chip, protruding downward from the first lower chip, and having a hexahedral shape; a third lower chip positioned to face the second upper chip, protruding downward from the first lower chip, and coupled to the other side of the first upper chip; and an upper channel exposed to the outside of the second upper chip and the third upper chip and continuously formed inside the first to third upper chips, wherein the input of the input from the outside is provided in the upper channel. It may be characterized in that the target liquid flows.

본 발명의 실시예에 있어서, 상기 하부채널은 상기 4개의 하부 투과홀과 연통하고, 상기 상부채널은 상기 4개의 상부 투과홀과 연통하며, 상기 상부채널에 흐르는 상기 투과대상액체의 일부는 상기 투과대상액체와 상기 증류수의 압력차로 인하여 상기 4개의 상부 투과홀, 투과막 및 상기 4개의 하부 투과홀을 통해 상기 하부채널로 투과되는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the lower channel communicates with the four lower penetration holes, the upper channel communicates with the four upper penetration holes, and a part of the liquid to be transmitted through the upper channel communicates with the transmission target liquid. Due to a pressure difference between the target liquid and the distilled water, the liquid may be transmitted into the lower channel through the four upper permeation holes, the permeation membrane, and the four lower permeation holes.

본 발명의 실시예에 있어서, 결합된 상기 상부칩부와 상기 하부칩부는 상기 상부칩부의 상면을 바라보았을 때, 십자가 형상을 가지는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the combined upper and lower chip parts may have a cross shape when looking at the upper surface of the upper chip part.

본 발명의 실시예에 있어서, 상기 상부칩부 및 상기 하부칩부는 광 조형 3D 프린팅을 이용하여 제조되는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the upper chip part and the lower chip part may be manufactured using stereolithography 3D printing.

본 발명의 실시예에 있어서, 상기 광 조형 3D 프린팅은 광원 방식 및 DMD 방식 중 어느 하나의 방식으로 구현되는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the stereolithography 3D printing may be implemented in any one of a light source method and a DMD method.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 구성은 전술한 바에 따른 조립형 투과 효율 평가칩; 외부로부터 공급되는 상기 증류수가 통과하는 입력포트 및 상기 증류수가 외부로 배출되는 출력포트를 포함하는 포트; 상기 입력포트와 상기 하부칩부 사이에 위치하여 상기 입력포트에 있는 증류수를 상기 하부칩부로 공급하는 입력펌프 및 상기 하부칩부와 상기 출력포트 사이에 위치하여 상기 하부칩부로 투과된 상기 투과대상액체를 상기 출력포트로 배출시키는 출력펌프를 포함하는 펌프; 상기 입력포트와 상기 입력펌프를 연통시키는 제1 입력튜브, 상기 입력펌프와 상기 하부칩부를 연통시키는 제2 입력튜브, 상기 하부칩부와 상기 출력펌프를 연통시키는 제1 출력튜브 및 상기 출력펌프와 상기 출력포트를 연통시키는 제2 출력튜브를 포함하는 튜브; 상기 상부칩부로 상기 투과대상액체를 공급하는 주사기; 및 상기 투과막에 남아 있는 잔여물 또는 상기 하부칩부로 투과된 투과대상액체의 농도를 측정하여 상기 투과막의 투과율을 도출하는 측정장치;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템을 제공한다.In addition, the configuration of the present invention for achieving the above object is the assembled transmission efficiency evaluation chip according to the above; a port including an input port through which the distilled water supplied from the outside passes and an output port through which the distilled water is discharged to the outside; An input pump located between the input port and the lower chip unit to supply distilled water from the input port to the lower chip unit, and an input pump located between the lower chip unit and the output port to transmit the liquid to be permeated through the lower chip unit to the lower chip unit. A pump including an output pump for discharging to an output port; A first input tube communicating the input port and the input pump, a second input tube communicating the input pump and the lower chip, a first output tube communicating the lower chip and the output pump, and a communication between the output pump and the output pump. A tube including a second output tube communicating the output port; a syringe for supplying the liquid to be permeated to the upper chip; and a measuring device for deriving the transmittance of the permeable membrane by measuring the concentration of the residue remaining in the permeable membrane or the liquid to be permeated through the lower chip. .

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 구성은 전술한 바에 따른 조립형 투과 효율 평가시스템의 제어방법에 있어서, (a) 상기 입력펌프가 상기 입력포트에 있는 상기 증류수를 상기 하부칩부로 공급하는 단계; (b) 상기 주사기가 상기 상부칩부로 투과대상액체를 공급하는 단계; (c) 상기 투과막이 상기 하부칩부의 내부로 유입되는 상기 증류수와 상기 상부칩부의 내부로 유입되는 상기 투과대상액체의 압력차를 이용하여 상기 투과대상액체를 상기 하부칩부로 투과시키는 단계; (d) 상기 출력펌프가 상기 하부칩부로 투과된 투과대상액체를 상기 출력포트로 배출시키는 단계; 및 (e) 상기 측정장치가 상기 잔여물 또는 상기 하부칩부로 투과된 투과대상액체의 농도를 측정하여 상기 투과막의 투과율을 도출하는 단계;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템의 제어방법을 제공한다.In addition, the configuration of the present invention for achieving the above object is in the control method of the prefabricated transmission efficiency evaluation system according to the above, (a) the input pump to the distilled water in the input port to the lower chip unit supplying; (b) supplying the liquid to be permeated to the upper chip by the syringe; (c) allowing the liquid to be permeated through the lower chip by using a pressure difference between the distilled water flowing into the lower chip and the liquid to be permeated flowing into the upper chip; (d) discharging the liquid to be permeated through the lower chip through the output port by the output pump; and (e) deriving the transmittance of the permeable membrane by measuring the concentration of the liquid to be permeated through the residue or the lower chip by the measuring device. provides a way

본 발명의 실시예에 있어서, 상기 (a) 단계는, (a1) 상기 입력펌프가 동작하는 단계; (a2) 상기 입력포트에 있던 상기 증류수가 상기 입력펌프의 동작에 의해 상기 제1 입력튜브를 통과하여 상기 입력펌프로 유입되는 단계; 및 (a3) 상기 입력펌프로 유입된 증류수가 상기 제2 입력튜브를 통과하여 상기 하부칩부의 내부로 유입되는 단계;를 포함하는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the step (a) may include: (a1) operating the input pump; (a2) introducing the distilled water from the input port into the input pump through the first input tube by the operation of the input pump; and (a3) introducing the distilled water introduced into the input pump into the lower chip through the second input tube.

본 발명의 실시예에 있어서, 상기 (d) 단계는, (d1) 상기 출력펌프가 동작하는 단계; (d2) 상기 하부칩부로 투과된 투과대상액체가 상기 출력펌프의 동작에 의해 상기 제1 출력튜브를 통과하여 상기 출력펌프로 유입되는 단계; 및 (d3) 상기 출력펌프로 유입된 투과대상액체가 상기 제2 출력튜브를 통과하여 상기 출력포트로 배출되는 단계;를 포함하는 것을 특징으로 할 수 있다.In an embodiment of the present invention, the step (d) may include (d1) operating the output pump; (d2) allowing the liquid to be permeated through the lower chip portion to flow into the output pump through the first output tube by the operation of the output pump; and (d3) discharging the liquid to be permeated into the output pump through the second output tube and discharged to the output port.

상기와 같은 구성에 따르는 본 발명의 효과는, 증류수가 공급되는 하부칩부와 투과대상액체가 공급되는 상부칩부를 3D 프린팅하여 제조하고 투과대상액체와 증류수의 압력차에 따른 투과대상액체의 일부를 투과막에 투과시켜 투과막의 투과율을 도출함으로써 적은 양의 시료로 사용이 가능하며 소요되는 시간과 비용을 절약할 수 있다.The effect of the present invention according to the configuration as described above is to manufacture a lower chip portion supplied with distilled water and an upper chip portion supplied with a liquid to be permeated by 3D printing, and transmit a part of the liquid to be permeated according to the pressure difference between the liquid to be permeated and the distilled water. By permeating through the membrane to derive the transmittance of the permeable membrane, it is possible to use it with a small amount of sample, and it is possible to save time and cost.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.The effects of the present invention are not limited to the above effects, and should be understood to include all effects that can be inferred from the detailed description of the present invention or the configuration of the invention described in the claims.

도 1의 (a), (b)는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 3D 프린팅하기 위한 방식을 나타낸 개념도이다.
도 2는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 나타낸 일 방향에서의 사시도이다.
도 3은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 나타낸 일 방향에서의 분해사시도이다.
도 4는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩에 구비된 하부칩부를 나타낸 일 방향에서의 사시도이다.
도 5는 도 4의 A-A'선에 따른 단면도이다.
도 6은 도 4의 B-B'선에 따른 단면도이다.
도 7은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩에 구비된 상부칩부를 나타낸 일 방향에서의 사시도이다.
도 8은 도 7의 C-C'선에 따른 단면도이다.
도 9는 도 7의 D-D'선에 따른 단면도이다.
도 10은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩의 내부에서 유동하는 증류수 및 투과대상액체를 나타낸 흐름도이다.
도 11은 본 발명의 일실시예에 따른 조립형 투과 효율 평가시스템을 나타낸 개념도이다.
도 12의 (a), (b), (c), (d)는 본 발명의 일실시예에 따른 조립형 투과 효율 평가시스템을 실제로 구현한 사진이다.
1 (a) and (b) are conceptual diagrams illustrating a method for 3D printing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.
2 is a perspective view from one direction showing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.
3 is an exploded perspective view in one direction showing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.
4 is a perspective view from one direction showing a lower chip included in an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.
FIG. 5 is a cross-sectional view taken along line A-A′ of FIG. 4 .
6 is a cross-sectional view taken along line BB′ of FIG. 4 .
7 is a perspective view from one direction showing an upper chip included in an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.
8 is a cross-sectional view taken along line C-C′ of FIG. 7 .
9 is a cross-sectional view taken along line D-D′ of FIG. 7 .
10 is a flow chart showing distilled water and a liquid to be permeated flowing inside a prefabricated permeation efficiency evaluation chip according to an embodiment of the present invention.
11 is a conceptual diagram showing a prefabricated transmission efficiency evaluation system according to an embodiment of the present invention.
12 (a), (b), (c), and (d) are photographs of actually implementing an assembly-type transmission efficiency evaluation system according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, the present invention will be described with reference to the accompanying drawings. However, the present invention may be embodied in many different forms and, therefore, is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.Throughout the specification, when a part is said to be "connected (connected, contacted, combined)" with another part, this is not only "directly connected", but also "indirectly connected" with another member in between. "Including cases where In addition, when a part "includes" a certain component, it means that it may further include other components without excluding other components unless otherwise stated.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "include" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

1. 조립형 투과 효율 평가칩(100)1. Prefabricated transmittance efficiency evaluation chip (100)

이하, 도 1 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 조립형 투과 효율 평가칩을 설명하도록 한다.Hereinafter, an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention will be described with reference to FIGS. 1 to 10 .

도 1의 (a), (b)는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 3D 프린팅하기 위한 방식을 나타낸 개념도이다. 도 2는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 나타낸 일 방향에서의 사시도이다. 도 3은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩을 나타낸 일 방향에서의 분해사시도이다.1 (a) and (b) are conceptual diagrams illustrating a method for 3D printing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention. 2 is a perspective view from one direction showing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention. 3 is an exploded perspective view in one direction showing an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 조립형 투과 효율 평가칩(100)은 하부칩부(110), 상부칩부(120) 및 투과막(130)을 포함한다.Referring to FIGS. 1 to 3 , an assembled transmittance efficiency evaluation chip 100 according to an embodiment of the present invention includes a lower chip part 110 , an upper chip part 120 and a transmission membrane 130 .

특히, 상부칩부(120) 및 하부칩부(110)는 도 1의 (a), (b)에 도시된 바와 같이 광 조형 3D 프린팅을 이용하여 제조된다.In particular, the upper chip part 120 and the lower chip part 110 are manufactured using stereolithography 3D printing as shown in (a) and (b) of FIG. 1 .

이때, 사용된 재료는 아크릴 계열의 광경화 레진이며, 100 um의 적층 두께와 0.6초의 광 노출 시간으로 제작되며, 이 경우 10분 이내로 상부칩부(120) 및 하부칩부(110)의 제작이 가능하다.At this time, the material used is an acrylic photocuring resin, and is manufactured with a laminate thickness of 100 um and a light exposure time of 0.6 seconds. In this case, the upper chip portion 120 and the lower chip portion 110 can be manufactured within 10 minutes. .

구체적으로 광 조형 3D 프린팅은 도 1의 (a)에 도시된 빛을 사용하여 액체 수지를 경화시켜 3차원 형상을 제작하는 광원 방식 및 도 1의 (b)에 도시된 DMD(Digital Mirror Device)를 이용한 DMD 방식 중 어느 하나의 방식으로 구현될 수 있다.Specifically, stereolithography 3D printing uses a light source method for producing a three-dimensional shape by curing liquid resin using light shown in FIG. 1 (a) and a digital mirror device (DMD) shown in FIG. 1 (b). It can be implemented in any one of the used DMD methods.

도 1의 (a)에 도시된 광원 방식은 제작에 필요한 시간이 짧은 장점이 있으며, 복잡한 형태의 제작과 다품종 소량생산에 유리하다.The light source method shown in (a) of FIG. 1 has the advantage of requiring a short manufacturing time, and is advantageous for manufacturing complex shapes and small quantity production of various kinds.

한편, 도 1의 (b)에 도시된 디지털 광원 방식은 소형 출력물에 유리하며 단면 단위로 제작하기 때문에 도 1의 (a)에 도시된 방식과 비교해 공정 시간이 짧은 장점이 있다.On the other hand, the digital light source method shown in FIG. 1 (b) is advantageous for small-sized output and has the advantage of shorter processing time compared to the method shown in FIG. 1 (a) because it is manufactured in cross-sectional units.

한편, 도 2를 참조하면, 결합된 상부칩부(120)와 하부칩부(110)는 상부칩부(120)의 상면을 바라보았을 때, 십자가 형상을 가진다.Meanwhile, referring to FIG. 2 , the coupled upper chip portion 120 and lower chip portion 110 have a cross shape when viewed from the upper surface of the upper chip portion 120 .

도 4는 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩에 구비된 하부칩부를 나타낸 일 방향에서의 사시도이다.4 is a perspective view from one direction showing a lower chip included in an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.

도 4를 참조하면, 하부칩부(110)는 양측부가 중앙부보다 상부로 돌출되도록 형성된다.Referring to FIG. 4 , the lower chip portion 110 is formed such that both side portions protrude upward from the central portion.

또한, 하부칩부(110)는 12mm x 6mm x 4mm의 크기로 형성될 수 있다.In addition, the lower chip portion 110 may be formed to have a size of 12 mm x 6 mm x 4 mm.

상기한 하부칩부(110)는 도 4에 도시된 바와 같이 제1 하부칩(111), 제2 하부칩(112), 제3 하부칩(113), 결합부재(114), 하부채널(115) 및 하부 투과홀(116)을 포함한다.As shown in FIG. 4, the lower chip unit 110 includes a first lower chip 111, a second lower chip 112, a third lower chip 113, a coupling member 114, and a lower channel 115. and a lower penetration hole 116.

제1 하부칩(111)은 하부칩부(110)의 중앙부이고 육면체 형상을 가진다.The first lower chip 111 is a central portion of the lower chip portion 110 and has a hexahedral shape.

또한, 제1 하부칩(111)의 상면 중앙부에는 하부 투과홀(116)이 4개가 형성되나, 이에 한정되는 것은 아니다.In addition, four lower penetration holes 116 are formed in the central portion of the upper surface of the first lower chip 111, but are not limited thereto.

또한, 제1 하부칩(111)의 상면 양측부에는 한 쌍의 결합부재(114)가 길게 형성된다.In addition, a pair of coupling members 114 are formed long on both sides of the upper surface of the first lower chip 111 .

아울러, 제1 하부칩(111)의 양측면에는 제2 하부칩(112) 및 제3 하부칩(113)이 형성된다.In addition, the second lower chip 112 and the third lower chip 113 are formed on both sides of the first lower chip 111 .

상기한 제1 하부칩(111)은 후술되는 제1 상부칩(121)과 결합된다.The first lower chip 111 described above is combined with a first upper chip 121 described later.

제2 하부칩(112)은 제1 하부칩(111)의 일측에 형성되는 육면체 형상을 가진다.The second lower chip 112 has a hexahedral shape formed on one side of the first lower chip 111 .

이때, 제2 하부칩(112)의 높이는 제1 하부칩(111)의 높이보다 높다.At this time, the height of the second lower chip 112 is higher than that of the first lower chip 111 .

또한, 제2 하부칩(112)의 내부에는 상부채널(115)이 형성된다.In addition, an upper channel 115 is formed inside the second lower chip 112 .

제3 하부칩(113)은 제2 하부칩(112)과 대향하도록 위치하고 제1 하부칩(111)의 타측에 형성되는 육면체 형상을 가진다.The third lower chip 113 is positioned to face the second lower chip 112 and has a hexahedral shape formed on the other side of the first lower chip 111 .

이때, 제3 하부칩(113)의 높이는 제1 하부칩(111)의 높이보다 높고, 제2 하부칩(112)의 높이와 동일하다.In this case, the height of the third lower chip 113 is higher than the height of the first lower chip 111 and is equal to the height of the second lower chip 112 .

또한, 제3 하부칩(113)의 내부에도 상부채널(115)이 형성된다.In addition, an upper channel 115 is also formed inside the third lower chip 113 .

결합부재(114)는 제1 하부칩(111)의 상면 양측으로부터 상부로 돌출되는 육면체의 바형상을 가지고, 도 4에 도시된 바와 같이 한 쌍으로 형성된다.The coupling members 114 have a hexahedral bar shape protruding upward from both sides of the upper surface of the first lower chip 111, and are formed as a pair as shown in FIG.

구체적으로 결합부재(114)는 제2, 3 하부칩(112, 113)과 평행하도록 길게 형성된다.Specifically, the coupling member 114 is formed long and parallel to the second and third lower chips 112 and 113 .

상기한 결합부재(114)는 후술되는 결합홈(124)에 삽입됨에 따라 상부칩부(120)와 하부칩부(110)의 조립 이후 투과대상액체를 흘렸을 때, 투과대상액체가 상부칩부(120)와 하부칩부(110)의 외부로 누수되는 것을 방지한다.As the coupling member 114 is inserted into the coupling groove 124 to be described later, when the liquid to be permeated flows after assembling the upper chip unit 120 and the lower chip unit 110, the liquid to be permeated is transferred to the upper chip unit 120 and the lower chip unit 120. Water leakage to the outside of the lower chip portion 110 is prevented.

도 5는 도 4의 A-A'선에 따른 단면도이다. 도 6은 도 4의 B-B'선에 따른 단면도이다.FIG. 5 is a cross-sectional view taken along line A-A′ of FIG. 4 . 6 is a cross-sectional view taken along line BB′ of FIG. 4 .

도 5를 참조하면, 하부채널(115)은 제2 하부칩(112)과 제3 하부칩(113)의 외부로 노출되고 제1 내지 제3 하부칩(111, 112, 113)의 내부에 연속적으로 형성되는 홀이다.Referring to FIG. 5 , the lower channel 115 is exposed to the outside of the second lower chip 112 and the third lower chip 113 and is continuously connected to the inside of the first to third lower chips 111, 112, and 113. It is a hole formed by

하부채널(115)는 1mm의 직경을 가지는 원기둥 형상으로 형성되고, 필요에 따라 가로와 세로가 각각 1mm인 직사각형상을 가질 수도 있다.The lower channel 115 is formed in a cylindrical shape with a diameter of 1 mm, and may have a rectangular shape with a width and length of 1 mm, respectively, if necessary.

또한, 하부채널(115)에는 외부로부터 유입되는 증류수가 흐르게 된다.In addition, distilled water introduced from the outside flows in the lower channel 115 .

구체적으로 도 5를 참조하면, 하부채널(115)는 'ㄷ'자 형상을 가질 수 있고, 4개의 하부 투과홀(116)과 연통한다.Specifically, referring to FIG. 5 , the lower channel 115 may have a 'c' shape and communicates with the four lower penetration holes 116 .

상기한 구조에 따라 외부로 노출되는 하부채널(115)의 입구로는 증류수가 유입되고, 외부로 노출되는 하부채널(115)의 출구로는 상부칩부(120)의 내부에서 투과막(130)을 통해 투과되는 투과대상액체의 일부가 배출된다.According to the structure described above, distilled water flows in through the inlet of the lower channel 115 exposed to the outside, and the permeable membrane 130 is formed inside the upper chip portion 120 through the outlet of the lower channel 115 exposed to the outside. A part of the liquid to be permeated through the permeate is discharged.

도 4를 참조하면, 하부 투과홀(116)은 한 쌍의 결합부재(114) 사이에 위치하고 제1 하부칩의 상면 중앙부를 관통하도록 형성된다.Referring to FIG. 4 , the lower penetration hole 116 is positioned between the pair of coupling members 114 and is formed to pass through the central portion of the upper surface of the first lower chip.

구체적으로 도 4에 도시된 바와 같이 하부 투과홀(116)은 정사각형상을 가지고 4개로 형성될 수 있으며, 4개의 하부 투과홀(116)은 가로로 2개, 세로로 2개가 형성될 수 있다.Specifically, as shown in FIG. 4 , the lower penetration holes 116 may have a square shape and be formed of four, and the four lower penetration holes 116 may be formed with two horizontally and two vertically.

상기한 하부 투과홀(116)은 투과대상액체와 증류수의 압력차로 인하여 투과막(130)을 통과하는 투과대상액체의 일부를 통과시키는 통로의 역할을 한다.The lower permeation hole 116 serves as a passage through which a part of the permeation target liquid passing through the permeation membrane 130 is passed due to a pressure difference between the permeation target liquid and the distilled water.

도 7은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩에 구비된 상부칩부를 나타낸 일 방향에서의 사시도이다.7 is a perspective view from one direction showing an upper chip included in an assembled transmittance efficiency evaluation chip according to an embodiment of the present invention.

상부칩부(120)는 하부칩부(110)의 중앙부를 둘러싸도록 하부칩부(110)와 결합된다.The upper chip portion 120 is coupled to the lower chip portion 110 so as to surround the central portion of the lower chip portion 110 .

또한, 상부칩부(120)는 12mm x 6mm x 4mm의 크기로 형성될 수 있다.In addition, the upper chip portion 120 may be formed to have a size of 12 mm x 6 mm x 4 mm.

상기한 상부칩부(120)는 제1 상부칩(121), 제2 상부칩(122), 제3 상부칩(123), 결합홈(124), 상부채널(125) 및 상부 투과홀(126)을 포함한다.The upper chip unit 120 includes a first upper chip 121, a second upper chip 122, a third upper chip 123, a coupling groove 124, an upper channel 125, and an upper penetration hole 126. includes

제1 상부칩(121)은 상부칩부(120)의 중앙부에 위치하여 제1 하부칩(111)과 결합되고 육면체 형상을 가진다.The first upper chip 121 is located at the center of the upper chip portion 120 and is coupled to the first lower chip 111 and has a hexahedral shape.

또한, 제1 상부칩(121)의 양측면에는 제2 상부칩(122) 및 제3 상부칩(123)이 형성된다.In addition, a second upper chip 122 and a third upper chip 123 are formed on both side surfaces of the first upper chip 121 .

이때, 제1 상부칩(121)의 높이는 제2, 3 상부칩(123)의 높이보다 낮다.At this time, the height of the first upper chip 121 is lower than the heights of the second and third upper chips 123 .

또한, 제1 상부칩(121)의 하면 중앙부에는 4개의 상부 투과홀(126)이 형성되고, 제1 상부칩(121)의 하면 양측부에는 한 쌍의 결합부재(114)가 삽입되기 위한 한 쌍의 결합홈(124)이 함입형성된다.In addition, four upper penetration holes 126 are formed in the central portion of the lower surface of the first upper chip 121, and a pair of coupling members 114 are inserted into both sides of the lower surface of the first upper chip 121. A pair of coupling grooves 124 are recessed.

제2 상부칩(122)은 제1 상부칩(111)의 일측에 형성되고 제1 하부칩(111)보다 하부로 돌출되며 육면체 형상을 가진다.The second upper chip 122 is formed on one side of the first upper chip 111, protrudes downward from the first lower chip 111, and has a hexahedral shape.

제3 상부칩(123)은 제2 상부칩(122)과 대향하도록 위치하고 제1 하부칩(111)보다 하부로 돌출되며 제1 상부칩(121)의 타측에 형성되는 육면체 형상을 가진다.The third upper chip 123 is positioned to face the second upper chip 122 , protrudes downward from the first lower chip 111 , and has a hexahedral shape formed on the other side of the first upper chip 121 .

이때, 제3 상부칩(123)은 제2 상부칩(122)과 동일한 높이를 가진다.At this time, the third upper chip 123 has the same height as the second upper chip 122 .

결합홈(124)은 제1 상부칩(121)의 하면 양측으로부터 상부로 함입되어 한 쌍의 결합부재(114)가 삽입된다.The coupling groove 124 is recessed from both sides to the upper surface of the lower surface of the first upper chip 121, into which a pair of coupling members 114 are inserted.

도 7을 참조하면, 결합홈(124)는 한 쌍의 결합부재(114)가 내부로 삽입되도록 한 쌍으로 형성된다.Referring to FIG. 7 , coupling grooves 124 are formed in pairs so that a pair of coupling members 114 are inserted into the inside.

도 8은 도 7의 C-C'선에 따른 단면도이다. 도 9는 도 7의 D-D'선에 따른 단면도이다.8 is a cross-sectional view taken along line C-C′ of FIG. 7 . 9 is a cross-sectional view taken along line D-D′ of FIG. 7 .

도 8을 참조하면, 상부채널(125)은 제2 상부칩(122)과 제3 상부칩(123)의 외부로 노출되고 제1 내지 제3 상부칩(121, 122, 123)의 내부에 연속적으로 형성된다.Referring to FIG. 8 , the upper channel 125 is exposed to the outside of the second upper chip 122 and the third upper chip 123 and is continuously connected to the inside of the first to third upper chips 121, 122 and 123. is formed by

이에 따른 상부채널(125)에는 외부로부터 유입되는 투입대상액체가 흐르게 된다.In the upper channel 125 according to this, the liquid to be injected from the outside flows.

또한, 상부채널(125)은 4개의 상부 투과홀(126)과 연통함에 따라 투과대상액체와 증류수의 압력차로 인한 투과대상액체의 일부가 4개의 상부 투과홀(126)을 통과한다.In addition, as the upper channel 125 communicates with the four upper permeation holes 126, a part of the permeate liquid due to the pressure difference between the liquid to be permeated and the distilled water passes through the four upper permeation holes 126.

즉, 상부채널(125)에 흐르는 투과대상액체의 일부는 투과대상액체와 증류수의 압력차로 인하여 4개의 상부 투과홀(126), 투과막(130) 및 4개의 하부 투과홀(116)을 통해 하부채널(115)로 투과된다.That is, part of the liquid to be permeated flowing through the upper channel 125 passes through the four upper permeation holes 126, the permeable membrane 130 and the four lower permeation holes 116 due to the pressure difference between the liquid to be permeated and the distilled water. It is transmitted through channel 115.

상부 투과홀(126)은 한 쌍의 결합홈(124) 사이에 위치하고 제1 상부칩(111)의 상면 중앙부를 관통하도록 형성되며, 도 7에 도시된 바와 같이 4개가 형성된다.The upper penetration hole 126 is located between the pair of coupling grooves 124 and is formed to pass through the central portion of the upper surface of the first upper chip 111, and as shown in FIG. 7, four are formed.

상기한 상부 투과홀(126)은 하부채널(115)에서 유동하는 증류수와의 압력차로 인한 상부채널(125)의 내부에서 유동하는 투과대상액체의 일부를 하부채널(115)로 통과시키는 통로의 역할을 수행한다.The upper permeation hole 126 serves as a passage through which a part of the liquid to be permeated flowing inside the upper channel 125 passes through the lower channel 115 due to a pressure difference with distilled water flowing in the lower channel 115. Do it.

도 10은 본 발명의 일실시예에 따른 조립형 투과 효율 평가칩의 내부에서 유동하는 증류수 및 투과대상액체를 나타낸 흐름도이다.10 is a flow chart showing distilled water and liquid to be permeated flowing inside an assembled permeation efficiency evaluation chip according to an embodiment of the present invention.

투과막(130)은 하부칩부(110)와 상부칩부(120) 사이에 위치하는 마이크로막 또는 나노막일 수 있다.The transmission membrane 130 may be a micro- or nano-membrane positioned between the lower chip portion 110 and the upper chip portion 120 .

구체적으로 투과막(130)은 4개의 하부 투과홀(116)을 커버하도록 제1 하부칩(110)의 상면 중앙부에 위치한다.In detail, the transmission membrane 130 is located at the center of the upper surface of the first lower chip 110 to cover the four lower transmission holes 116 .

더욱 상세하게 투과막(130)은 4개의 하부 투과홀(116)과 4개의 상부 투과홀(126) 사이에 위치한다.In more detail, the transmission membrane 130 is located between the four lower transmission holes 116 and the four upper transmission holes 126 .

상기한 투과막(130)은 하부칩부(110)의 내부로 유입되는 증류수와 상부칩부(120)의 내부로 유입되는 투과대상액체의 압력차를 이용하여 투과대상액체를 하부칩부(110)로 투과시킨다.The permeable membrane 130 permeates the liquid to be permeated through the lower chip 110 by using the pressure difference between the distilled water flowing into the lower chip 110 and the liquid to be permeated into the upper chip 120. let it

구체적으로 도 10을 참조하면, 상부채널(125)에서 유동하는 투과대상액체의 일부는 투과대상액체와 증류수의 압력차로 인하여 4개의 상부 투과홀(126), 투과막(130) 및 4개의 하부 투과홀(116)을 통과하여 하부채널(115)로 투과된다.Specifically, referring to FIG. 10, a portion of the liquid to be permeated flowing in the upper channel 125 passes through four upper permeation holes 126, a permeation membrane 130, and four lower permeations due to a pressure difference between the liquid to be permeated and distilled water. It passes through the hole 116 and is transmitted into the lower channel 115 .

2. 조립형 투과 효율 평가시스템2. Prefabricated Transmission Efficiency Evaluation System

이하, 도 1 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 조립형 투과 효율 평가시스템을 설명하도록 한다.Hereinafter, a prefabricated transmission efficiency evaluation system according to an embodiment of the present invention will be described with reference to FIGS. 1 to 12 .

도 11은 본 발명의 일실시예에 따른 조립형 투과 효율 평가시스템을 나타낸 개념도이다. 도 12의 (a), (b), (c), (d)는 본 발명의 일실시예에 따른 조립형 투과 효율 평가시스템을 실제로 구현한 사진이다.11 is a conceptual diagram showing a prefabricated transmission efficiency evaluation system according to an embodiment of the present invention. 12 (a), (b), (c), and (d) are photographs of actually implementing the prefabricated transmission efficiency evaluation system according to an embodiment of the present invention.

도 11을 참조하면, 본 발명의 일실시예에 따른 조립형 투과 효율 평가시스템은 전술한 바에 따른 조립형 투과 효율 평가칩(100), 외부로부터 공급되는 증류수가 통과하는 입력포트(11) 및 증류수가 외부로 배출되는 출력포트(12)를 포함하는 포트(10), 입력포트(11)와 하부칩부(110) 사이에 위치하여 입력포트(11)에 있는 증류수를 하부칩부(120)로 공급하는 입력펌프(21) 및 하부칩부(110)와 출력포트(12) 사이에 위치하여 하부칩부(110)로 투과된 투과대상액체를 출력포트(12)로 배출시키는 출력펌프(22)를 포함하는 펌프(20), 입력포트(11)와 입력펌프(21)를 연통시키는 제1 입력튜브(31), 입력펌프(21)와 하부칩부(110)를 연통시키는 제2 입력튜브(32), 하부칩부(110)와 출력펌프(22)를 연통시키는 제1 출력튜브(33) 및 출력펌프(22)와 출력포트(12)를 연통시키는 제2 출력튜브(34)를 포함하는 튜브(30), 상부칩부(120)로 투과대상액체를 공급하는 주사기(40) 및 투과막에 남아 있는 잔여물 또는 하부칩부(110)로 투과된 투과대상액체의 농도를 측정하여 투과막(130)의 투과율을 도출하는 측정장치(미도시)를 포함한다.Referring to FIG. 11, the assembly-type transmission efficiency evaluation system according to an embodiment of the present invention includes the assembly-type transmission efficiency evaluation chip 100 according to the above, the input port 11 through which distilled water supplied from the outside passes, and distilled water Is located between the port 10 including the output port 12 discharged to the outside, the input port 11 and the lower chip unit 110 to supply distilled water in the input port 11 to the lower chip unit 120 A pump including an input pump 21 and an output pump 22 positioned between the lower chip portion 110 and the output port 12 to discharge the liquid to be permeated through the lower chip portion 110 to the output port 12 (20), a first input tube 31 communicating the input port 11 and the input pump 21, a second input tube 32 communicating the input pump 21 and the lower chip 110, and a lower chip Tube 30 including a first output tube 33 communicating the output pump 22 with the 110 and a second output tube 34 communicating the output pump 22 and the output port 12, The syringe 40 for supplying the liquid to be permeated to the chip unit 120 and the concentration remaining in the permeable membrane or the concentration of the liquid to be permeated through the lower chip unit 110 to derive the transmittance of the permeable membrane 130 Includes a measuring device (not shown).

투과대상액체와 증류수의 압력차로 인하여 상부채널(125)에서 유동하던 투과대상액체의 일부는 4개의 상부 투과홀(126), 투과막(130), 4개의 하부 투과홀(116)을 통과한 후 출력펌프(22)에 의해 제3, 4 출력튜브(33, 34)를 통하여 출력포트(12)로 배출된다.Due to the pressure difference between the liquid to be permeated and the distilled water, a part of the liquid to be permeated flowing in the upper channel 125 passes through the four upper permeation holes 126, the permeation membrane 130, and the four lower permeation holes 116, and then It is discharged to the output port 12 through the third and fourth output tubes 33 and 34 by the output pump 22 .

이에 측정장치는 출력포트(12)로 출력된 투과대상액체의 일부에 대한 농도를 측정한 후 투과 전 상부채널(125)에 있던 투과대상액체의 농도를 이용하여 투과막(130)의 투과율을 도출한다.Accordingly, the measuring device measures the concentration of a part of the permeation target liquid output through the output port 12 and derives the transmittance of the permeable membrane 130 using the concentration of the permeation target liquid present in the upper channel 125 before permeation. do.

3. 조립형 투과 효율 평가시스템의 제어방법3. Control method of prefabricated transmission efficiency evaluation system

이하, 도 1 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 조립형 투과 효율 평가시스템의 제어방법을 설명하도록 한다.Hereinafter, a control method of a prefabricated transmission efficiency evaluation system according to an embodiment of the present invention will be described with reference to FIGS. 1 to 12 .

도 11을 참조하면, 전술한 바에 따른 조립형 투과 효율 평가시스템의 제어방법에 있어서, (a) 입력펌프(21)가 입력포트(11)에 있는 증류수를 하부칩부(110)로 공급하는 단계, (b) 주사기(40)가 상부칩부(120)로 투과대상액체를 공급하는 단계, (c) 투과막(130)이 하부칩부(110)의 내부로 유입되는 증류수와 상부칩부(120)의 내부로 유입되는 투과대상액체의 압력차를 이용하여 투과대상액체를 하부칩부(110)로 투과시키는 단계, (d) 출력펌프(22)가 하부칩부(110)로 투과된 투과대상액체를 출력포트(12)로 배출시키는 단계 및 (e) 측정장치가 잔여물 또는 하부칩부(110)로 투과된 투과대상액체의 농도를 측정하여 투과막(130)의 투과율을 도출하는 단계를 포함한다.Referring to FIG. 11, in the control method of the prefabricated transmission efficiency evaluation system according to the above, (a) the input pump 21 supplies distilled water in the input port 11 to the lower chip unit 110; (b) supplying liquid to be permeated to the upper chip part 120 by the syringe 40, (c) distilled water flowing into the lower chip part 110 through the permeable membrane 130 and the inside of the upper chip part 120 Permeating the permeation target liquid into the lower chip 110 by using the pressure difference of the permeation target liquid flowing into the lower chip 110; 12) and (e) measuring the concentration of the liquid to be permeated through the residue or the lower chip 110 by the measuring device to derive the transmittance of the permeable membrane 130.

도 12의 (a)를 참조하면, 상기 (a) 단계는, (a1) 입력펌프가 동작하는 단계, (a2) 입력포트(11)에 있던 증류수가 입력펌프(21)의 동작에 의해 제1 입력튜브(31)를 통과하여 입력펌프(21)로 유입되는 단계 및 (a3) 입력펌프(21)로 유입된 증류수가 제2 입력튜브(32)를 통과하여 하부칩부(110)의 내부로 유입되는 단계를 포함한다.Referring to (a) of FIG. 12, the steps (a) include: (a1) operation of the input pump, (a2) distilled water in the input port 11, the operation of the input pump 21 Passing through the input tube 31 and flowing into the input pump 21, and (a3) the distilled water flowing into the input pump 21 passes through the second input tube 32 and flows into the lower chip unit 110. includes steps to

다음, 도 12의 (b)를 참조하면, 상기 (b) 단계에서는 주사기(40)에 의해 투과대상액체가 상부칩부(120)에 구비된 상부채널(125)로 공급된다.Next, referring to (b) of FIG. 12 , in the step (b), the liquid to be permeated is supplied to the upper channel 125 provided in the upper chip unit 120 by the syringe 40 .

다음, 도 12의 (c)를 참조하면, 상기 (c) 단계에서는 상부채널(125)에서 유동하는 투과대상액체와 하부채널(115)에서 유동하는 증류수 사이에서 압력 차이가 발생하고, 상기한 압력차에 따라 투과대상액체의 일부는 4개의 상부 투과홀(126), 투과막(130) 및 4개의 하부 투과홀(116)을 순차적으로 통과하여 하부채널(115)로 투과된다.Next, referring to (c) of FIG. 12, in step (c), a pressure difference occurs between the liquid to be permeated flowing in the upper channel 125 and the distilled water flowing in the lower channel 115, and the above pressure Depending on the difference, a portion of the liquid to be permeated sequentially passes through the four upper permeation holes 126, the permeable membrane 130, and the four lower permeation holes 116 and is transmitted into the lower channel 115.

다음, 상기 (d) 단계는, (d1) 출력펌프(22)가 동작하는 단계, (d2) 하부칩부(110)로 투과된 투과대상액체가 출력펌프(22)의 동작에 의해 제1 출력튜브(33)를 통과하여 출력펌프(22)로 유입되는 단계 및 (d3) 출력펌프(22)로 유입된 투과대상액체가 제2 출력튜브(34)를 통과하여 출력포트(12)로 배출되는 단계를 포함한다.Next, in the step (d), (d1) the operation of the output pump 22, (d2) the liquid to be permeated through the lower chip part 110 is transmitted through the first output tube by the operation of the output pump 22. (33) to pass through the output pump (22) and (d3) to pass through the output pump (22) and pass through the second output tube (34) to discharge the target liquid to the output port (12). includes

도 12의 (d)는 시험이 끝난 후 투과대상액체와 증류수를 모두 제거한 상태의 조립형 투과 효율 평가칩(100)을 도시한다.12(d) shows the assembled permeation efficiency evaluation chip 100 in a state in which all of the liquid to be permeated and distilled water are removed after the test is finished.

다음, 상기 (e) 단계에서는 측정장치가 출력포트(12)로 출력된 투과대상액체의 일부에 대한 농도를 측정한 후 투과 전 상부채널(125)에 있던 투과대상액체의 농도를 이용하여 투과막(130)의 투과율을 도출한다.Next, in the step (e), the measuring device measures the concentration of a part of the liquid to be permeated through the output port 12, and then uses the concentration of the liquid to be permeated in the upper channel 125 before permeation through the permeable membrane. The transmittance of (130) is derived.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The above description of the present invention is for illustrative purposes, and those skilled in the art can understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present invention. will be. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be interpreted as being included in the scope of the present invention.

100: 조립형 투과 효율 평가칩
110: 하부칩부
111: 제1 하부칩
112: 제2 하부칩
113: 제3 하부칩
114: 결합부재
115: 하부채널
116: 하부 투과홀
120: 상부칩부
121: 제1 상부칩
122: 제2 상부칩
123: 제3 상부칩
124: 결합홈
125: 상부채널
126: 상부 투과홀
130: 투과막
100: assembled transmission efficiency evaluation chip
110: lower chip portion
111: first lower chip
112: second lower chip
113: third lower chip
114: coupling member
115: lower channel
116: lower transmission hole
120: upper chip portion
121: first upper chip
122: second upper chip
123: third upper chip
124: coupling groove
125: upper channel
126: upper transmission hole
130: permeable membrane

Claims (13)

양측부가 중앙부보다 상부로 돌출되는 하부칩부;
상기 하부칩부의 중앙부를 둘러싸도록 상기 하부칩부와 결합되는 상부칩부; 및
상기 하부칩부와 상기 상부칩부 사이에 위치하는 투과막;을 포함하고,
상기 투과막은 상기 하부칩부의 내부로 유입되는 증류수와 상기 상부칩부의 내부로 유입되는 투과대상액체의 압력차를 이용하여 상기 투과대상액체를 상기 하부칩부로 투과시키는 것을 특징으로 하는 조립형 투과 효율 평가칩.
a lower chip portion in which both side portions protrude upward from the central portion;
an upper chip portion coupled to the lower chip portion to surround a central portion of the lower chip portion; and
Including; a transmission membrane positioned between the lower chip portion and the upper chip portion,
The permeation membrane permeates the liquid to be permeated through the lower chip using a pressure difference between distilled water flowing into the lower chip and the liquid to be permeated flowing into the upper chip. chip.
제1 항에 있어서,
상기 하부칩부는,
상기 하부칩부의 중앙부이고 육면체 형상을 가지는 제1 하부칩;
상기 제1 하부칩의 상면 양측으로부터 상부로 돌출되는 한 쌍의 결합부재; 및
상기 한 쌍의 결합부재 사이에 위치하고 상기 제1 하부칩의 상면 중앙부를 관통하는 4개의 하부 투과홀;을 포함하고,
상기 투과막은 상기 4개의 하부 투과홀을 커버하도록 상기 제1 하부칩의 상면 중앙부에 위치하는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 1,
The lower chip portion,
a first lower chip which is a central part of the lower chip and has a hexahedral shape;
a pair of coupling members protruding upward from both sides of the upper surface of the first lower chip; and
Four lower penetration holes located between the pair of coupling members and penetrating the central portion of the upper surface of the first lower chip;
The assembly-type transmission efficiency evaluation chip, characterized in that the transmission membrane is located in the central portion of the upper surface of the first lower chip to cover the four lower transmission holes.
제2 항에 있어서,
상기 하부칩부는,
상기 제1 하부칩의 일측에 결합되는 육면체 형상의 제2 하부칩;
상기 제2 하부칩과 대향하도록 위치하고 상기 제1 하부칩의 타측에 결합되는 육면체 형상의 제3 하부칩; 및
상기 제2 하부칩과 상기 제3 하부칩의 외부로 노출되고 상기 제1 내지 제3 하부칩의 내부에 연속적으로 형성되는 하부채널;을 더 포함하고,
상기 하부채널에는 외부로부터 유입되는 상기 증류수가 흐르는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 2,
The lower chip portion,
a second lower chip having a hexahedral shape coupled to one side of the first lower chip;
a third lower chip positioned to face the second lower chip and coupled to the other side of the first lower chip; and
A lower channel exposed to the outside of the second lower chip and the third lower chip and continuously formed inside the first to third lower chips;
The assembled transmission efficiency evaluation chip, characterized in that the distilled water introduced from the outside flows in the lower channel.
제3 항에 있어서,
상기 상부칩부는,
상기 상부칩부의 중앙부에 위치하여 상기 제1 하부칩과 결합되고 육면체 형상을 가지는 제1 상부칩;
상기 제1 상부칩의 하면 양측으로부터 상부로 함입되어 상기 한 쌍의 결합부재가 삽입되는 한 쌍의 결합홈; 및
상기 한 쌍의 결합홈 사이에 위치하고 상기 제1 상부칩의 상면 중앙부를 관통하는 4개의 상부 투과홀;을 포함하고,
상기 투과막은 상기 4개의 하부 투과홀과 상기 4개의 상부 투과홀 사이에 위치하는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 3,
The upper chip portion,
a first upper chip positioned at a central portion of the upper chip unit, coupled to the first lower chip, and having a hexahedral shape;
a pair of coupling grooves that are recessed from both sides of the lower surface of the first upper chip to the upper side and into which the pair of coupling members are inserted; and
Four upper penetration holes located between the pair of coupling grooves and penetrating the central portion of the upper surface of the first upper chip;
The assembled transmission efficiency evaluation chip, characterized in that the transmission membrane is located between the four lower transmission holes and the four upper transmission holes.
제4 항에 있어서,
상기 상부칩부는,
상기 제1 상부칩의 일측에 결합되고 상기 제1 하부칩보다 하부로 돌출되며 육면체 형상의 제2 하부칩;
상기 제2 상부칩과 대향하도록 위치하고 상기 제1 하부칩보다 하부로 돌출되며 상기 제1 상부칩의 타측에 결합되는 육면체 형상의 제3 하부칩; 및
상기 제2 상부칩과 상기 제3 상부칩의 외부로 노출되고 상기 제1 내지 제3 상부칩의 내부에 연속적으로 형성되는 상부채널;을 더 포함하고,
상기 상부채널에는 외부로부터 유입되는 상기 투입대상액체가 흐르는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 4,
The upper chip portion,
a second lower chip coupled to one side of the first upper chip, protruding downward from the first lower chip, and having a hexahedral shape;
a third lower chip positioned to face the second upper chip, protruding downward from the first lower chip, and coupled to the other side of the first upper chip; and
An upper channel exposed to the outside of the second upper chip and the third upper chip and continuously formed inside the first to third upper chips;
The assembled permeation efficiency evaluation chip, characterized in that the liquid to be injected from the outside flows in the upper channel.
제5 항에 있어서,
상기 하부채널은 상기 4개의 하부 투과홀과 연통하고,
상기 상부채널은 상기 4개의 상부 투과홀과 연통하며,
상기 상부채널에 흐르는 상기 투과대상액체의 일부는 상기 투과대상액체와 상기 증류수의 압력차로 인하여 상기 4개의 상부 투과홀, 투과막 및 상기 4개의 하부 투과홀을 통해 상기 하부채널로 투과되는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 5,
The lower channel communicates with the four lower transmission holes,
The upper channel communicates with the four upper transmission holes,
A part of the liquid to be permeated flowing in the upper channel is transmitted into the lower channel through the four upper permeation holes, the permeation membrane, and the four lower permeation holes due to the pressure difference between the liquid to be permeated and the distilled water. Assembled transmittance efficiency evaluation chip.
제1 항에 있어서,
결합된 상기 상부칩부와 상기 하부칩부는 상기 상부칩부의 상면을 바라보았을 때, 십자가 형상을 가지는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 1,
The combined upper and lower chip parts have a cross shape when looking at the upper surface of the upper chip part.
제1 항에 있어서,
상기 상부칩부 및 상기 하부칩부는 광 조형 3D 프린팅을 이용하여 제조되는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 1,
The upper chip part and the lower chip part are fabricated using stereolithography 3D printing, characterized in that the assembly-type transmission efficiency evaluation chip.
제8 항에 있어서,
상기 광 조형 3D 프린팅은 광원 방식 및 DMD 방식 중 어느 하나의 방식으로 구현되는 것을 특징으로 하는 조립형 투과 효율 평가칩.
According to claim 8,
The stereolithography 3D printing is an assembled transmission efficiency evaluation chip, characterized in that implemented in any one of a light source method and a DMD method.
제1 항에 따른 조립형 투과 효율 평가칩;
외부로부터 공급되는 상기 증류수가 통과하는 입력포트 및 상기 증류수가 외부로 배출되는 출력포트를 포함하는 포트;
상기 입력포트와 상기 하부칩부 사이에 위치하여 상기 입력포트에 있는 증류수를 상기 하부칩부로 공급하는 입력펌프 및 상기 하부칩부와 상기 출력포트 사이에 위치하여 상기 하부칩부로 투과된 상기 투과대상액체를 상기 출력포트로 배출시키는 출력펌프를 포함하는 펌프;
상기 입력포트와 상기 입력펌프를 연통시키는 제1 입력튜브, 상기 입력펌프와 상기 하부칩부를 연통시키는 제2 입력튜브, 상기 하부칩부와 상기 출력펌프를 연통시키는 제1 출력튜브 및 상기 출력펌프와 상기 출력포트를 연통시키는 제2 출력튜브를 포함하는 튜브;
상기 상부칩부로 상기 투과대상액체를 공급하는 주사기; 및
상기 투과막에 남아 있는 잔여물 또는 상기 하부칩부로 투과된 투과대상액체의 농도를 측정하여 상기 투과막의 투과율을 도출하는 측정장치;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템.
The assembled transmission efficiency evaluation chip according to claim 1;
a port including an input port through which the distilled water supplied from the outside passes and an output port through which the distilled water is discharged to the outside;
An input pump located between the input port and the lower chip unit to supply distilled water from the input port to the lower chip unit, and an input pump located between the lower chip unit and the output port to transmit the liquid to be permeated through the lower chip unit to the lower chip unit. A pump including an output pump for discharging to an output port;
A first input tube communicating the input port and the input pump, a second input tube communicating the input pump and the lower chip, a first output tube communicating the lower chip and the output pump, and a communication between the output pump and the output pump. A tube including a second output tube communicating the output port;
a syringe for supplying the liquid to be permeated to the upper chip; and
and a measuring device for deriving the transmittance of the permeable membrane by measuring the concentration of the residue remaining in the permeable membrane or the liquid to be permeated through the lower chip.
제10 항에 따른 조립형 투과 효율 평가시스템의 제어방법에 있어서,
(a) 상기 입력펌프가 상기 입력포트에 있는 상기 증류수를 상기 하부칩부로 공급하는 단계;
(b) 상기 주사기가 상기 상부칩부로 투과대상액체를 공급하는 단계;
(c) 상기 투과막이 상기 하부칩부의 내부로 유입되는 상기 증류수와 상기 상부칩부의 내부로 유입되는 상기 투과대상액체의 압력차를 이용하여 상기 투과대상액체를 상기 하부칩부로 투과시키는 단계;
(d) 상기 출력펌프가 상기 하부칩부로 투과된 투과대상액체를 상기 출력포트로 배출시키는 단계; 및
(e) 상기 측정장치가 상기 잔여물 또는 상기 하부칩부로 투과된 투과대상액체의 농도를 측정하여 상기 투과막의 투과율을 도출하는 단계;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템의 제어방법.
In the control method of the assembled transmittance efficiency evaluation system according to claim 10,
(a) supplying, by the input pump, the distilled water in the input port to the lower chip unit;
(b) supplying the liquid to be permeated to the upper chip by the syringe;
(c) allowing the liquid to be permeated through the lower chip by using a pressure difference between the distilled water flowing into the lower chip and the liquid to be permeated flowing into the upper chip;
(d) discharging the liquid to be permeated through the lower chip through the output port by the output pump; and
(e) deriving the transmittance of the permeable membrane by measuring the concentration of the liquid to be permeated through the residue or the lower chip by the measuring device; .
제11 항에 있어서,
상기 (a) 단계는,
(a1) 상기 입력펌프가 동작하는 단계;
(a2) 상기 입력포트에 있던 상기 증류수가 상기 입력펌프의 동작에 의해 상기 제1 입력튜브를 통과하여 상기 입력펌프로 유입되는 단계; 및
(a3) 상기 입력펌프로 유입된 증류수가 상기 제2 입력튜브를 통과하여 상기 하부칩부의 내부로 유입되는 단계;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템의 제어방법.
According to claim 11,
In step (a),
(a1) operating the input pump;
(a2) introducing the distilled water from the input port into the input pump through the first input tube by the operation of the input pump; and
(a3) introducing distilled water introduced into the input pump into the lower chip through the second input tube;
제11 항에 있어서,
상기 (d) 단계는,
(d1) 상기 출력펌프가 동작하는 단계;
(d2) 상기 하부칩부로 투과된 투과대상액체가 상기 출력펌프의 동작에 의해 상기 제1 출력튜브를 통과하여 상기 출력펌프로 유입되는 단계; 및
(d3) 상기 출력펌프로 유입된 투과대상액체가 상기 제2 출력튜브를 통과하여 상기 출력포트로 배출되는 단계;를 포함하는 것을 특징으로 하는 조립형 투과 효율 평가시스템의 제어방법.
According to claim 11,
In step (d),
(d1) operating the output pump;
(d2) allowing the liquid to be permeated through the lower chip portion to flow into the output pump through the first output tube by the operation of the output pump; and
(d3) the step of discharging the liquid to be permeated into the output pump through the second output tube and discharged to the output port.
KR1020210094820A 2021-07-20 2021-07-20 A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof KR102506168B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210094820A KR102506168B1 (en) 2021-07-20 2021-07-20 A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210094820A KR102506168B1 (en) 2021-07-20 2021-07-20 A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof

Publications (2)

Publication Number Publication Date
KR20230014119A true KR20230014119A (en) 2023-01-30
KR102506168B1 KR102506168B1 (en) 2023-03-08

Family

ID=85106446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210094820A KR102506168B1 (en) 2021-07-20 2021-07-20 A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof

Country Status (1)

Country Link
KR (1) KR102506168B1 (en)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01148941A (en) * 1987-10-27 1989-06-12 Kernforschungsanlage Juelich Gmbh Method and apparatus for selectively measuring content of material dissolved in solution
JPH06273419A (en) * 1993-03-18 1994-09-30 Mochida Pharmaceut Co Ltd Simple measuring device and method
JP2004510170A (en) * 2000-10-06 2004-04-02 グラディポア リミテッド Multi-port type separation apparatus and method
JP3672088B2 (en) * 2001-11-12 2005-07-13 石川島検査計測株式会社 Measuring device for dissolved methane in liquid
JP2010503850A (en) * 2006-09-19 2010-02-04 エクストラソリューション エス.アール.エル. Method and apparatus for measuring permeability of gas passing through film body and container wall
JP4807358B2 (en) * 2005-12-28 2011-11-02 株式会社島津製作所 Pressure differential bubble movement control method, and gas exchange device, conductivity measuring device, total organic carbon measuring device, reaction device, and cell culture device using the method
KR101109644B1 (en) * 2009-08-20 2012-01-31 주식회사 케이엔알 water analysis system
KR101348235B1 (en) * 2012-09-26 2014-01-08 한국화학연구원 The device for measuring osmosis pressure and the method of measuring osmosis pressure thereby
KR101737663B1 (en) * 2010-02-17 2017-05-18 다우 글로벌 테크놀로지스 엘엘씨 Filter and membrane defect detection system
US20180179481A1 (en) * 2016-12-27 2018-06-28 Tokyo Ohka Kogyo Co., Ltd. Method for producing chip for cell culture
KR20200019279A (en) * 2018-08-07 2020-02-24 한국생산기술연구원 3d printing method for easy removal of support
KR20200055185A (en) * 2018-11-12 2020-05-21 삼성디스플레이 주식회사 Moisture permeability measuring device
JP2020534507A (en) * 2018-07-27 2020-11-26 ゼプト ライフ テクノロジー, エルエルシーZepto Life Technology, Llc Systems and methods for detecting test substances in the detection of biomarkers by GMR

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01148941A (en) * 1987-10-27 1989-06-12 Kernforschungsanlage Juelich Gmbh Method and apparatus for selectively measuring content of material dissolved in solution
JPH06273419A (en) * 1993-03-18 1994-09-30 Mochida Pharmaceut Co Ltd Simple measuring device and method
JP2004510170A (en) * 2000-10-06 2004-04-02 グラディポア リミテッド Multi-port type separation apparatus and method
JP3672088B2 (en) * 2001-11-12 2005-07-13 石川島検査計測株式会社 Measuring device for dissolved methane in liquid
JP4807358B2 (en) * 2005-12-28 2011-11-02 株式会社島津製作所 Pressure differential bubble movement control method, and gas exchange device, conductivity measuring device, total organic carbon measuring device, reaction device, and cell culture device using the method
JP2010503850A (en) * 2006-09-19 2010-02-04 エクストラソリューション エス.アール.エル. Method and apparatus for measuring permeability of gas passing through film body and container wall
KR101109644B1 (en) * 2009-08-20 2012-01-31 주식회사 케이엔알 water analysis system
KR101737663B1 (en) * 2010-02-17 2017-05-18 다우 글로벌 테크놀로지스 엘엘씨 Filter and membrane defect detection system
KR101348235B1 (en) * 2012-09-26 2014-01-08 한국화학연구원 The device for measuring osmosis pressure and the method of measuring osmosis pressure thereby
US20180179481A1 (en) * 2016-12-27 2018-06-28 Tokyo Ohka Kogyo Co., Ltd. Method for producing chip for cell culture
JP2020534507A (en) * 2018-07-27 2020-11-26 ゼプト ライフ テクノロジー, エルエルシーZepto Life Technology, Llc Systems and methods for detecting test substances in the detection of biomarkers by GMR
KR20200019279A (en) * 2018-08-07 2020-02-24 한국생산기술연구원 3d printing method for easy removal of support
KR20200055185A (en) * 2018-11-12 2020-05-21 삼성디스플레이 주식회사 Moisture permeability measuring device

Also Published As

Publication number Publication date
KR102506168B1 (en) 2023-03-08

Similar Documents

Publication Publication Date Title
US10464064B1 (en) Multicompartment layered and stackable microfluidic bioreactors and applications of same
US10159979B2 (en) Microfluidic device for high-volume production of monodisperse emulsions
JP6614360B2 (en) Field flow fractionation device
MX2007013729A (en) Dialysis machine.
CN110102189B (en) High-precision detection device for reverse osmosis membrane
EP3572801A1 (en) Process analyser
CN112601613B (en) Particle separation device and particle separation apparatus
US10179896B2 (en) Method and system for a bioartificial organ
US9623165B2 (en) Cassette for pumping a treatment solution through a dialyzer
JP5053810B2 (en) Fine particle counter and fine particle counter chip
KR102506168B1 (en) A assembly type transmission efficiency evaluation chip, assembly type transmission efficiency evaluation system, and control method thereof
KR100695151B1 (en) Fluid mixing device using cross channels
Hesselmann et al. TPMS-based membrane lung with locally-modified permeabilities for optimal flow distribution
US10512717B2 (en) Hemotransfiltration hollow fiber device
JP7455827B2 (en) Microfluidic sample preparation device offering high reproducibility
US10774823B2 (en) Disposable cartridge for a peristaltic micro pump and a peristaltic micro pump
US20210060491A1 (en) Tangential flow filtration (tff) system and disposable tff unit that includes an integrated pump apparatus
JP5074934B2 (en) Fine particle concentration measuring apparatus and fine particle concentration measuring method
JP2008089382A (en) Blood corpuscle counting and examination chip and blood corpuscle counting and examination device using it
CN114096853A (en) Microfluidic device, testing method using microfluidic device, and testing apparatus using microfluidic device
Paul et al. Self-registration methods for increasing membrane utilization within compression-sealed microchannel hemodialysers
WO2019130558A1 (en) Fluid device and flow path supply system
JP2020137475A (en) Liquid supply apparatus, micro device system, and liquid supply method
JP2007024840A (en) Syringe pump and toc measuring device using the same
CN214288009U (en) Fluid distribution device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant