KR20230013103A - 비디오 처리에서의 타일 및 슬라이스 파티셔닝 - Google Patents

Abstract

본 개시는 비디오를 인코딩 또는 디코딩하기 위한 컴퓨터 구현 방법을 제공한다. 방법은, CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함한다. 제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낸다.

Description

비디오 처리에서의 타일 및 슬라이스 파티셔닝

관련 출원에 대한 상호 참조

본 개시는 2020년 5월 21일에 출원된 미국 가출원 제63/028,111호를 우선권으로 주장하고, 상기 출원은 그 전체가 인용에 의해 본원에 통합된다.

본 개시는 일반적으로 비디오 데이터 처리에 관한 것이며, 더 상세하게는 픽처 파티셔닝에 관한 것이다.

비디오는 시각적 정보를 캡처하는 정적 픽처(또는 "프레임")의 세트이다. 저장 메모리 및 송신 대역폭을 감소시키기 위해, 비디오는 저장 또는 송신 이전에 압축되고, 디스플레이 전에 압축 해제될 수 있다. 압축 프로세스는 보통 인코딩으로 지칭되고, 압축 해제 프로세스는 보통 디코딩으로 지칭된다. 가장 일반적으로 예측, 변환, 양자화, 엔트로피 코딩(entropy coding) 및 인-루프 필터링(in-loop filtering)에 기초하는, 표준화된 비디오 코딩 기술을 사용하는 다양한 비디오 코딩 포맷이 있다. 특정 비디오 코딩 포맷을 지정하는 고효율 비디오 코딩(High Efficiency Video Coding, HEVC/H.265) 표준, 다용도 비디오 코딩(Versatile Video Coding, VVC/H.266) 표준, 및 AVS 표준과 같은 비디오 코딩 표준은 표준화 기구에서 개발한다. 점점 더 많은 진보된 비디오 코딩 기술이 비디오 표준에 채택되고 있고, 새로운 비디오 코딩 표준의 코딩 효율성은 점점 더 높아지고 있다.

본 개시의 실시예는 비디오를 인코딩 또는 디코딩하기 위한 방법을 제공한다. 방법은, CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함한다. 제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낸다.

일부 실시예들에서, 비디오를 인코딩 또는 디코딩하는 방법은: 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 결정하는 단계; 및 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용된다는 결정에 응답하여, PPS(picture parameter set)에서, PPS를 참조하는 픽처에 적용되는 슬라이스 모드와 연관된 제1 플래그를 인코딩 또는 디코딩하는 단계; 래스터 스캔 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 단계; 또는 직사각형 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값과 상이한 제2 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 단계를 포함한다.

일부 실시예에서, 비디오를 디코딩하는 방법은: CLVS(coded layer video sequence)의 픽처와 연관된 PPS(picture parameter set)에서, 연관된 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작 ― 제1 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되지 않는다는 것을 나타내거나, 또는 제1 값과 상이한 제2 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되는 것이 허용된다는 것을 나타냄 ― ; 및 제1 PPS 플래그가 제1 값과 동일할 때, PPS에서, 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함하는지를 나타내는 제2 PPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 단계, 및 제2 PPS 플래그의 값을 제3 값과 동일한 것으로 결정하는 단계를 포함하고, 제3 값과 동일한 제2 PPS 플래그는 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타낸다.

본 개시의 실시예는 명령을 저장하도록 구성된 메모리; 및 하나 이상의 프로세서를 포함하는 장치를 제공하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 위의 방법 중 임의의 것을 수행하게 하도록 구성된다.

본 개시의 실시예는 비일시적인 컴퓨터-판독 가능 저장 매체를 제공한다. 비일시적 컴퓨터 판독 가능 저장 매체는, 디바이스로 하여금 위의 방법 중 임의의 것을 위한 동작을 수행하게 하도록 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트를 저장한다.

본 개시의 실시예 및 다양한 양상은 다음의 상세한 설명 및 첨부 도면에 예시된다. 도면에 도시된 다양한 피처(feature)는 축척대로 도시된 것은 아니다.
도 1은 본 개시의 일부 실시예와 일치하는, 예시적인 비디오 시퀀스의 구조를 도시하는 개략도이다.
도 2a는 본 개시의 실시예와 일치하는, 하이브리드 비디오 코딩 시스템의 예시적인 인코딩 프로세스를 도시하는 개략도이다.
도 2b는 본 개시의 실시예와 일치하는, 하이브리드 비디오 코딩 시스템의 다른 예시적인 인코딩 프로세스를 도시하는 개략도이다.
도 3a는 본 개시의 실시예와 일치하는, 하이브리드 비디오 코딩 시스템의 예시적인 디코딩 프로세스를 도시하는 개략도이다.
도 3b는 본 개시의 실시예와 일치하는, 하이브리드 비디오 코딩 시스템의 다른 예시적인 디코딩 프로세스를 도시하는 개략도이다.
도 4는 본 개시의 일부 실시예와 일치하는, 비디오를 인코딩 또는 디코딩하기 위한 예시적인 장치의 블록도이다.
도 5는 본 개시의 일부 실시예와 일치하는, 예시적인 비트스트림의 개략도이다.
도 6은 본 개시의 일부 실시예와 일치하는, 블록으로 파티셔닝된 픽처의 구조를 도시하는 개략도이다.
도 7은 본 개시의 일부 실시예와 일치하는, 래스터-스캔 슬라이스 모드에서 파티셔닝된 픽처의 구조를 도시하는 개략도이다.
도 8은 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처의 구조를 도시하는 개략도이다.
도 9는 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처의 구조를 도시하는 개략도이다.
도 10은 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처의 구조를 도시하는 개략도이다.
도 11은 본 개시의 일부 실시예와 일치하는, SPS 신택스 구조의 일부의 예시적인 코딩 신택스 표를 도시한다.
도 12는 본 개시의 일부 실시예와 일치하는, PPS 신택스 구조의 일부의 예시적인 코딩 신택스 표를 도시한다.
도 13-23은 본 개시의 일부 실시예와 일치하는, 예시적인 의사코드를 도시한다.
도 24는 본 개시의 일부 실시예와 일치하는, SPS 신택스 구조의 일부의 예시적인 코딩 신택스 표를 도시한다.
도 25는 본 개시의 일부 실시예와 일치하는, SPS 신택스 구조의 일부의 다른 예시적인 코딩 신택스 표를 도시한다.
도 26은 본 개시의 일부 실시예와 일치하는, SPS 신택스 구조의 일부의 다른 예시적인 코딩 신택스 표를 도시한다.
도 27a-도 27c는 본 개시의 일부 실시예와 일치하는, 예시적인 비디오 인코딩 또는 디코딩 방법의 흐름도를 도시한다.
도 28은 본 개시의 일부 실시예와 일치하는, PPS 신택스 구조의 일부의 예시적인 수정된 코딩 신택스 표를 도시한다.
도 29는 본 개시의 일부 실시예와 일치하는 예시적인 비디오 인코딩 또는 디코딩 방법의 흐름도를 도시한다.
도 30은 본 개시의 일부 실시예와 일치하는, PPS 신택스 구조의 일부의 예시적인 수정된 코딩 신택스 표를 도시한다.
도 31a 및 도 31b는 본 개시의 일부 실시예와 일치하는, 도 29의 방법의 단계의 예시적인 상세한 동작을 도시한다.
도 32는 본 개시의 일부 실시예와 일치하는 예시적인 비디오 인코딩 또는 디코딩 방법의 흐름도를 도시한다.
도 33 및 도 34는 본 개시의 일부 실시예와 일치하는, 예시적인 의사코드를 도시한다.

이제 예시적인 실시예에 대한 참조가 상세히 이루어질 것이며, 이의 예시는 첨부 도면에 예시된다. 다음 설명은 달리 표시되지 않는 한 상이한 도면에서 동일한 번호가 동일하거나 유사한 요소를 나타내는 첨부 도면을 참조한다. 예시적인 실시예의 다음 설명에서 제시된 구현은 본 개시와 일치하는 모든 구현을 나타내는 것은 아니다. 그 대신에, 이들은 첨부된 청구범위에서 인용된 본 개시에 관련된 양상과 일치하는 장치 및 방법의 예시일 뿐이다. 본 개시의 특정 양상은 아래에서 더 상세히 설명된다. 참조로 통합된 용어 및/또는 정의와 상충하는 경우, 본원에 제공된 용어 및 정의가 우선한다.

ITU-T VCEG(ITU-T Video Coding Expert Group) 및 ISO/IEC MPEG(ISO/IEC Moving Picture Expert Group)의 JVET(Joint Video Experts Team)는 현재 다용도 비디오 코딩(VVC/H.266) 표준을 개발하고 있다. VVC 표준은 그의 이전 버전인 고효율 비디오 코딩(HEVC/H.265) 표준의 압축 효율성을 두 배로 높이는 것을 목표로 한다. 다시 말해, VVC의 목표는 대역폭의 절반을 사용하여 HEVC/H.265와 동일한 주관적 품질을 달성하는 것이다.

대역폭의 절반을 사용하여 HEVC/H.265와 동일한 주관적 품질을 달성하기 위해, JVET는 공동 탐색 모델(joint exploration model; JEM) 참조 소프트웨어를 사용하여 HEVC를 넘는 기술을 개발하고 있다. 코딩 기술이 JEM에 통합됨에 따라, JEM은 HEVC보다 상당히 더 높은 코딩 성능을 달성하였다.

VVC 표준은 최근에 개발되었고, 더 나은 압축 성능을 제공하는 더 많은 코딩 기술을 계속 포함하고 있다. VVC는 HEVC, H.264/AVC, MPEG2, H.263 등과 같은 최신 비디오 압축 표준에서 사용된 것과 동일한 하이브리드 비디오 코딩 시스템에 기초한다.

비디오는 시각적 정보를 저장하기 위해 시간적인 시퀀스로 배열된 정적 픽처(또는 "프레임")의 세트이다. 비디오 캡처 디바이스(예컨대, 카메라)는 이 픽처를 시간적인 시퀀스로 캡처하고 저장하는데 사용될 수 있고, 비디오 재생 디바이스(예컨대, 디스플레이의 기능을 갖는 텔레비전, 컴퓨터, 스마트폰, 태블릿 컴퓨터, 비디오 플레이어 또는 임의의 최종-사용자 단말기)는 이러한 픽처를 시간적인 시퀀스로 디스플레이하기 위해 사용될 수 있다. 또한, 일부 애플리케이션에서, 비디오 캡처링 디바이스는 감시, 회의 또는 실시간 방송과 같이 캡처된 비디오를 비디오 재생 디바이스(예컨대, 모니터를 갖는 컴퓨터)에 실시간으로 송신할 수 있다.

이러한 애플리케이션에 의해 필요한 저장 공간 및 송신 대역폭을 감소시키기 위해, 비디오가 저장 또는 송신 이전에 압축되고, 디스플레이 전에 압축 해제될 수 있다. 압축 및 압축 해제는 하나 이상의 프로세서(예컨대, 일반 컴퓨터의 하나 이상의 프로세서) 또는 특수 하드웨어에 의해 실행되는 소프트웨어에 의해 구현될 수 있다. 압축을 위한 모듈은 일반적으로 "인코더"로 지칭되고, 압축 해제를 위한 모듈은 일반적으로 "디코더"로 지칭된다. 인코더 및 디코더를 집합적으로 "코덱(codec)"으로 지칭될 수 있다. 인코더 및 디코더는 임의의 다양한 적합한 하드웨어, 소프트웨어, 또는 이들의 조합 중 임의의 것으로 구현될 수 있다. 예컨대, 인코더 및 디코더의 하드웨어 구현은 하나 이상의 마이크로프로세서, 디지털 신호 프로세서(DSP), 애플리케이션-특정 집적 회로(application-specific integrated circuits, ASIC), 필드 프로그래밍 가능 게이트 어레이(Field-Programmable Gate Array, FPGA), 이산 로직 또는 이의 임의의 조합과 같은 회로를 포함할 수 있다. 인코더 및 디코더의 소프트웨어 구현은 컴퓨터 판독 가능 매체에 고정된 프로그램 코드, 컴퓨터-실행 가능 명령, 펌웨어 또는 임의의 적합한 컴퓨터 구현 알고리즘 또는 프로세스를 포함할 수 있다. 비디오 압축 및 압축 해제는 MPEG-1, MPEG-2, MPEG-4, H.26x 시리즈 등과 같은 다양한 알고리즘 또는 표준에 의해 구현될 수 있다. 일부 애플리케이션에서, 코덱은 제1 코딩 표준으로부터 비디오를 압축 해제하고 제2 코딩 표준을 사용하여 압축 해제된 비디오를 재압축할 수 있으며, 이 경우 코덱은 "트랜스코더(transcoder)"로 지칭될 수 있다.

비디오 인코딩 프로세스는 픽처를 재구성하는 데 사용될 수 있는 유용한 정보를 식별하고 유지하고, 재구성을 위한 중요하지 않은 정보를 무시할 수 있다. 무시된 중요하지 않은 정보가 완전히 재구성될 수 없는 경우, 이러한 인코딩 프로세스는 "손실이 있는 것(lossy)"으로 지칭될 수 있다. 그렇지 않으면, 이는 "무손실"로 지칭될 수 있다. 대부분의 인코딩 프로세스는 손실이 있고, 이는 필요한 저장 공간 및 송신 대역폭을 감소시키기 위한 트레이드오프이다.

인코딩되는 픽처(현재 픽처로 지칭됨)의 유용한 정보는 참조 픽처(예컨대, 이전에 인코딩 및 재구성된 픽처)에 대한 변경을 포함한다. 이러한 변경은 픽셀의 위치 변경, 광도 변경 또는 색상 변경을 포함할 수 있고, 이들 중에서 위치 변경이 가장 중요하다. 객체를 나타내는 픽셀의 그룹의 위치 변경은 참조 픽처와 현재 픽처 사이의 객체의 움직임을 반영할 수 있다.

다른 픽처를 참조하지 않고 코딩된 픽처(즉, 자신이 그 자신의 참조 픽처인 것)는 "I-픽처"로 지칭된다. 픽처의 일부 또는 모든 블록(예컨대, 일반적으로 비디오 픽처의 일부를 나타내는 블록)이 하나의 참조 픽처를 통해 인트라 예측 또는 인터 예측을 사용하여 예측되면(예컨대, 단방향 예측), 픽처는 "P-픽처"로 지칭된다. 픽처 내의 적어도 하나의 블록이 2개의 참조 픽처를 통해 예측되면(예컨대, 양방향 예측), 픽처는 "B-픽처"로 지칭된다.

본 개시에서, 타일/슬라이스 파티셔닝과 관련된 SPS 및 PPS 신택스 요소가 수정되어 불필요한 제약을 제거하거나 조건부로 시그널링되는 신택스 요소의 값을 결정할 수 있고, 이는 더 높은 코딩 성능을 달성한다. 이러한 수정을 채택함으로써, 비디오 스트림에 대한 인코딩 및 디코딩 프로세스의 일관성 및 효율성이 개선될 수 있다.

도 1은 본 개시의 일부 실시예에 따른 예시적인 비디오 시퀀스의 구조를 도시한다. 비디오 시퀀스(100)는 실시간 비디오 또는 캡처되고 보관되는 비디오일 수 있다. 비디오 시퀀스(100)는 실제 비디오, 컴퓨터-생성된 비디오(예컨대, 컴퓨터 게임 비디오) 또는 이들의 조합(예컨대, 증강-현실 효과를 갖는 실제 비디오)일 수 있다. 비디오 시퀀스(100)는 비디오 캡처 디바이스(예컨대, 카메라), 이전에 캡처된 비디오를 포함하는 비디오 아카이브(예컨대, 저장 디바이스에 저장된 비디오 파일), 또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스(예컨대, 비디오 브로드캐스트 트랜시버)로부터 입력될 수 있다.

도 1에 도시된 바와 같이, 비디오 시퀀스(100)는 픽처(102, 104, 106 및 108)를 포함하는, 시간선을 따라 시간적으로 배열된 일련의 픽처를 포함할 수 있다. 픽처(102 내지 106)는 연속적이고, 픽처(106)와 픽처(108) 사이에 더 많은 픽처가 있다. 도 1에서, 픽처(102)는 I-픽처이고, 이의 참조 픽처는 픽처(102) 그 자체이다. 픽처(104)는 P-픽처이고, 이의 참조 픽처는 화살표로 나타난 바와 같이 픽처(102)이다. 픽처(106)는 B-픽처이고, 이의 참조 픽처는 화살표로 나타난 바와 같이 픽처(104 및 108)이다. 일부 실시예에서, 픽처(예컨대, 픽처(104))의 참조 픽처는 픽처 직전 또는 직후가 아닐 수 있다. 예컨대, 픽처(104)의 참조 픽처는 픽처(102)에 선행하는 픽처일 수 있다. 픽처(102 내지 106)의 참조 픽처는 단지 예시이며, 본 개시는 도 1에 도시된 예시로서 참조 픽처의 실시예를 제한하지 않는다는 것이 유의되어야 한다.

전형적으로, 비디오 코덱은 이러한 태스크(task)의 연산 복잡성에 기인하여 전체의 픽처를 동시에 인코딩하거나 또는 디코딩하지 않는다. 오히려, 이는 픽처를 기본 세그먼트로 분할할 수 있고, 픽처를 세그먼트별로 인코딩하거나 또는 디코딩할 수 있다. 이러한 기본 세그먼트는 본 개시에서 기본 처리 유닛(basic processing units; BPU)으로 지칭된다. 예컨대, 도 1에서의 구조(110)는 비디오 시퀀스(100)의 픽처(예컨대, 픽처(102 내지 108) 중 임의의 것)의 예시적인 구조를 도시한다. 구조(110)에서, 픽처는 4Х4 기본 처리 유닛으로 분할되고, 이의 경계는 점선으로 도시된다. 일부 실시예에서, 기본 처리 유닛은 일부 비디오 코딩 표준(예컨대, MPEG 패밀리, H.261, H.263, 또는 H.264/AVC)에서 "매크로블록"으로 지칭될 수 있거나, 일부 다른 비디오 코딩 표준(예컨대, H.265/HEVC 또는 H.266/VVC)에서 "코딩 트리 유닛"("CTU")으로 지칭될 수 있다. 기본 처리 유닛은 128×128, 64×64, 32×32, 16×16, 4×8, 16×32와 같은 픽처에서의 가변적인 크기, 또는 픽셀의 어느 임의의 형태 및 크기를 가질 수 있다. 기본 처리 유닛의 크기 및 형태는 기본 처리 유닛에서 유지될 세부사항의 레벨 및 코딩 효율의 밸런스에 기초하여 픽처에 대해 선택될 수 있다.

기본 처리 유닛은 컴퓨터 메모리에 (예컨대, 비디오 프레임 버퍼에) 저장된 상이한 타입의 비디오 데이터의 그룹을 포함할 수 있는 논리적 유닛일 수 있다. 예컨대, 색상 픽처의 기본 처리 유닛은 무색의 밝기 정보를 나타내는 루마 성분(Y), 색상 정보를 나타내는 하나 이상의 크로마 성분(예컨대, Cb 및 Cr) 및 연관된 신택스 요소를 포함할 수 있고, 여기서 루마 및 크로마 성분은 동일한 크기의 기본 처리 유닛을 가질 수 있다. 루마 및 크로마 성분은 일부 비디오 코딩 표준(예컨대, H.265/HEVC 또는 H.266/VVC)에서 "코딩 트리 블록"("CTB")으로 지칭될 수 있다. 기본 처리 유닛에 대해 수행된 임의의 동작은 그의 루마 및 크로마 성분의 각각에 대해 반복적으로 수행될 수 있다.

비디오 코딩은 다수의 동작 스테이지를 가지며, 이의 예시는 도 2a-2b 및 3a-3b에 도시된다. 각각의 스테이지에 대해, 기본 처리 유닛의 크기는 처리하기에 여전히 너무 클 수 있으며, 따라서 본 개시에서 "기본 처리 서브-유닛"으로 지칭되는 세그먼트로 더 분할될 수 있다. 일부 실시예에서, 기본 처리 서브-유닛은 일부 비디오 코딩 표준(예컨대, MPEG 패밀리, H.261, H.263, 또는 H.264/AVC)에서 "블록"으로 지칭될 수 있거나, 일부 다른 비디오 코딩 표준(예컨대, H.265/HEVC 또는 H.266/VVC)에서 "코딩 유닛"("CU")으로 지칭될 수 있다. 기본 처리 서브-유닛은 기본 처리 유닛과 동일하거나 더 작은 크기를 가질 수 있다. 기본 처리 유닛과 유사하게, 기본 처리 서브-유닛은 또한, 논리적 유닛이며, 이는 컴퓨터 메모리에 (예컨대, 비디오 프레임 버퍼에) 저장된 상이한 타입의 비디오 데이터(예컨대, Y, Cb, Cr 및 연관된 신택스 요소)의 그룹을 포함할 수 있다. 기본 처리 서브-유닛에 대해 수행된 임의의 동작은 그의 루마 및 크로마 성분의 각각에 대해 반복적으로 수행될 수 있다. 이러한 분할은 처리 요구에 의존하는 추가적인 레벨로 수행될 수 있다는 것이 유의되어야 한다. 또한, 상이한 스테이지가 상이한 체계를 사용하여 기본 처리 유닛을 분할할 수 있다는 것이 유의되어야 한다.

예컨대, 모드 결정 스테이지(그의 예시가 도 2b에 도시됨)에서, 인코더는 기본 처리 유닛에 대해 어떤 예측 모드(예컨대, 인트라-픽처 예측 또는 인터-픽처 예측)를 사용할지를 결정할 수 있으며, 이러한 기본 처리 유닛은는 이러한 결정을 하기엔 너무 클 수 있다. 인코더는 기본 처리 유닛을 다수의 기본 처리 서브-유닛(예컨대, H.265/HEVC 또는 H.266/VVC에서와 같이 CU)으로 분할할 수 있으며, 각각의 개별적인 기본 처리 서브-유닛에 대해 예측 타입을 결정할 수 있다.

다른 예시로서, 예측 스테이지(그의 예시가 도 2a-2b에 도시됨)에서, 인코더는 기본 처리 서브-유닛(예컨대, CU)의 레벨에서 예측 동작을 수행할 수 있다. 하지만, 일부 경우에서, 기본 처리 서브-유닛은 처리하기에 여전히 너무 클 수 있다. 인코더는 기본 처리 서브-유닛을 예측 동작이 수행될 수 있는 레벨의 더 작은 세그먼트(예컨대, H.265/HEVC 또는 H.266/VVC에서 "예측 블록" 또는 "PB"로 지칭됨)로 더 분할할 수 있다.

다른 예시로서, 변환 스테이지(그의 예시가 도 2a-2b에 도시됨)에서, 인코더는 잔차 기본 처리 서브-유닛(예컨대, CU)에 대한 변환 동작을 수행할 수 있다. 하지만, 일부 경우에서, 기본 처리 서브-유닛은 처리하기에 여전히 너무 클 수 있다. 인코더는 기본 처리 서브-유닛을 예측 동작이 수행될 수 있는 레벨의 더 작은 세그먼트(예컨대, H.265/HEVC 또는 H.266/VVC에서 "변환 블록" 또는 "TB"로 지칭됨)로 더 분할할 수 있다. 동일한 기본 처리 서브-유닛의 분할 체계는 예측 스테이지 및 변환 스테이지에서 상이할 수 있다는 것이 유의되어야 한다. 예컨대, H.265/HEVC 또는 H.266/VVC에서, 동일한 CU의 예측 블록 및 변환 블록은 상이한 크기 및 개수를 가질 수 있다.

도 1의 구조(110)에서, 기본 처리 유닛(112)은 그의 경계가 점선으로 도시된, 3Х3 기본 처리 서브-유닛으로 더 분할된다. 동일한 픽처의 상이한 기본 처리 유닛이 상이한 체계의 기본 처리 서브-유닛으로 분할될 수 있다.

일부 구현에서, 비디오 인코딩 및 디코딩에 대한 병렬 처리 및 오류 복원의 능력을 제공하기 위해, 픽처는 픽처의 영역에 대해, 인코딩 또는 디코딩 프로세스가 픽처의 임의의 다른 영역으로부터의 정보에 의존하지 않도록, 처리를 위한 영역으로 분할될 수 있다. 다시 말해, 픽처의 각각의 영역은 독립적으로 처리될 수 있다. 이렇게 함으로써, 코덱은 픽처의 상이한 영역을 병렬로 처리할 수 있으며, 따라서 코딩 효율을 증가시킨다. 또한, 영역의 데이터가 처리에서 훼손되거나 또는 네트워크 송신에서 분실될 때, 코덱은 훼손되거나 또는 분실된 데이터에 대한 의존(reliance) 없이, 동일한 픽처의 다른 영역을 올바르게 인코딩 또는 디코딩할 수 있으며, 따라서 오류 복원의 능력을 제공한다. 일부 비디오 코딩 표준에서, 픽처는 상이한 타입의 영역으로 분할될 수 있다. 예컨대, H.265/HEVC 및 H.266/VVC는 두 개의 타입의 영역: "슬라이스" 및 "타일"을 제공한다. 또한, 비디오 시퀀스(100)의 상이한 픽처가 픽처를 영역으로 분할하기 위한 상이한 파티션 체계를 가질 수 있다는 것이 유의되어야 한다.

예컨대, 도 1에서, 구조(110)는 그의 경계가 구조(110) 내에서 실선으로 도시된 세 개의 영역(114, 116 및 118)으로 분할된다. 영역(114)은 네 개의 기본 처리 유닛을 포함한다. 영역(116 및 118)의 각각은 여섯 개의 기본 처리 유닛을 포함한다. 도 1에서 구조(110)의 기본 처리 유닛, 기본 처리 서브-유닛 및 영역은 단지 예시이며, 본 개시는 이의 실시예를 제한하지 않는다는 것이 유의되어야 한다.

도 2a는 본 개시의 실시예와 일치하는, 예시적인 인코딩 프로세스(200A)의 개략도를 도시한다. 예컨대, 인코딩 프로세스(200A)는 인코더에 의해 수행될 수 있다. 도 2a에 도시된 바와 같이, 인코더는 프로세스(200A)에 따라 비디오 시퀀스(202)를 비디오 비트스트림(228)으로 인코딩할 수 있다. 도 1에서의 비디오 시퀀스(100)와 유사하게, 비디오 시퀀스(202)는 시간적인 순서로 배열된 픽처("원본 픽처"로 지칭됨)의 세트를 포함할 수 있다. 도 1에서의 구조(110)와 유사하게, 비디오 시퀀스(202)의 각각의 원본 픽처는 인코더에 의해 기본 처리 유닛, 기본 처리 서브-유닛 또는 처리를 위한 영역으로 분할될 수 있다. 일부 실시예에서, 인코더는 비디오 시퀀스(202)의 각각의 원본 픽처에 대한 기본 처리 유닛의 레벨에서 프로세스(200A)를 수행할 수 있다. 예컨대, 인코더는 프로세스(200A)를 반복 방식으로 수행할 수 있으며, 여기서 인코더는 프로세스(200A)의 하나의 반복으로 기본 처리 유닛을 인코딩할 수 있다. 일부 실시예에서, 인코더는 비디오 시퀀스(202)의 각각의 원본 픽처의 영역(예컨대, 영역(114-118))에 대해 프로세스(200A)를 병렬로 수행할 수 있다.

도 2a에서, 인코더는 예측 데이터(206) 및 예측된 BPU(208)를 생성하기 위해 비디오 시퀀스(202)의 원본 픽처의 기본 처리 유닛("원본 BPU"로 지칭됨)을 예측 스테이지(204)로 공급할 수 있다. 인코더는 잔차 BPU(210)를 생성하기 위해 원본 BPU로부터 예측된 BPU(208)를 감산할 수 있다. 인코더는 양자화된 변환 계수(216)를 생성하기 위해, 잔차 BPU(210)를 변환 스테이지(212) 및 양자화 스테이지(214)에 공급할 수 있다. 인코더는 비디오 비트스트림(228)을 생성하기 위해, 예측 데이터(206) 및 양자화된 변환 계수(216)를 이진 코딩 스테이지(226)에 공급할 수 있다. 구성요소(202, 204, 206, 208, 210, 212, 214, 216, 226 및 228)는 "순방향 경로(forward path)"로서 지칭될 수 있다. 프로세스(200A) 동안, 양자화 스테이지(214) 이후에, 인코더는 재구성된 잔차 BPU(222)를 생성하기 위해, 양자화된 변환 계수(216)를 역양자화 스테이지(218) 및 역변환 스테이지(220)에 공급할 수 있다. 인코더는 프로세스(200A)의 다음 반복을 위해 예측 스테이지(204)에서 사용되는 예측 참조(224)를 생성하기 위해, 재구성된 잔차 BPU(222)를 예측된 BPU(208)에 더할 수 있다. 프로세스(200A)의 구성요소(218, 220, 222 및 224)는 "재구성 경로"로 지칭될 수 있다. 재구성 경로는 인코더 및 디코더 둘 모두가 예측을 위해 동일한 참조 데이터를 사용하는 것을 보장하도록 사용될 수 있다.

인코더는 (순방향 경로에서) 원본 픽처의 각각의 원본 BPU를 인코딩하고, (재구성 경로에서) 원본 픽처의 다음 원본 BPU를 인코딩하기 위한 예측 참조(224)를 생성하기 위해 프로세스(200A)를 반복적으로 수행할 수 있다. 원본 픽처의 모든 원본 BPU를 인코딩한 이후에, 인코더는 비디오 시퀀스(202)에서 다음 픽처를 인코딩하도록 진행할 수 있다.

프로세스(200A)를 참조하면, 인코더는 비디오 캡처링 디바이스(예컨대, 카메라)에 의해 생성되는 비디오 시퀀스(202)를 수신할 수 있다. 본원에서 사용된 "수신하다"라는 용어는 수신, 입력, 취득, 리트리브(retrieve), 획득, 판독, 액세스 또는 데이터를 입력하기 위한 임의의 방식에서의 임의의 동작을 지칭할 수 있다.

현재 반복에서의 예측 스테이지(204)에서, 인코더는 원본 BPU 및 예측 참조(224)를 수신할 수 있고, 예측 데이터(206) 및 예측된 BPU(208)를 생성하기 위해 예측 동작을 수행할 수 있다. 예측 참조(224)는 프로세스(200A)의 이전의 반복의 재구성 경로로부터 생성될 수 있다. 예측 스테이지(204)의 목적은 예측 데이터(206) 및 예측 참조(224)로부터 원본 BPU를 예측된 BPU(208)로서 재구성하기 위해 사용될 수 있는 예측 데이터(206)를 추출함으로써 정보 중복(information redundancy)를 감소시키는 것이다.

이상적으로, 예측된 BPU(208)는 원본 BPU와 동일할 수 있다. 하지만, 비-이상적 예측 및 재구성 동작에 기인하여, 예측된 BPU(208)는 일반적으로 원본 BPU와는 약간 상이하다. 이러한 차이를 기록하기 위해, 예측된 BPU(208)를 생성한 이후에, 인코더는 잔차 BPU(210)를 생성하기 위해, 원본 BPU로부터 이를 감산할 수 있다. 예컨대, 인코더는 원본 BPU의 대응하는 픽셀의 값으로부터 예측된 BPU(208)의 픽셀의 값(예컨대, 그레이스케일 값 또는 RGB 값)을 감산할 수 있다. 잔차 BPU(210)의 각각의 픽셀은 원본 BPU 및 예측된 BPU(208)의 대응하는 픽셀 사이에서 이러한 감산의 결과로서 잔차 값을 가질 수 있다. 원본 BPU와 비교하여, 예측 데이터(206) 및 잔차 BPU(210)는 더 적은 수의 비트를 가질 수 있지만, 이들은 현저한 품질 저하 없이 원본 BPU를 재구성하는데 사용될 수 있다. 따라서, 원본 BPU가 압축된다.

잔차 BPU(210)를 더 압축하기 위해, 변환 스테이지(212)에서, 인코더는 이를 2차원 "기본 패턴" ― 각각의 기본 패턴은 "변환 계수와 연관됨 ― 으로 분해함으로써 잔차 BPU(210)의 공간 중복을 저감할 수 있다. 기본 패턴은 동일한 크기(예컨대, 잔차 BPU(210)의 크기)를 가질 수 있다. 각각의 기본 패턴은 잔차 BPU(210)의 변동 주파수(variation frequency)(예컨대, 밝기 변동의 주파수) 성분을 나타낼 수 있다. 기본 패턴 중 어느 것도 임의의 다른 기본 패턴의 임의의 조합(예컨대, 선형 조합)으로부터 재생성될 수 없다. 다시 말해, 분해는 잔차 BPU(210)의 변동을 주파수 도메인으로 분해할 수 있다. 이러한 분해는 함수의 이산 푸리에 변환과 유사하며, 여기서 기본 패턴은 이산 푸리에 변환의 기본 함수(예컨대, 삼각 함수)와 유사하고 변환 계수는 기본 함수와 연관된 계수와 유사하다.

상이한 변환 알고리즘이 상이한 기본 패턴을 사용할 수 있다. 다양한 변환 알고리즘은 예컨대, 이산 코사인 변환, 이산 사인 변환 등과 같은 변환 스테이지(212)에서 사용될 수 있다. 변환 스테이지(212)에서의 변환은 역으로 이루어질 수 있다(invertible). 즉, 인코더는 변환의 역동작("역변환"으로 지칭됨)에 의해 잔차 BPU(210)를 복원할 수 있다. 예컨대, 잔차 BPU(210)의 픽셀을 복원하기 위해, 역변환은 기본 패턴의 대응하는 픽셀의 값을 개개의 연관된 계수를 곱하고, 그 결과 값을 더하여 가중합을 생성할 수 있다. 비디오 코딩 표준에 대해, 인코더 및 디코더 둘 모두는 동일한 변환 알고리즘(따라서, 동일한 기본 패턴)을 사용할 수 있다. 따라서, 인코더는 변환 계수만을 기록할 수 있고, 이로부터 디코더는 인코더로부터 기본 패턴을 수신하지 않으면서, 잔차 BPU(210)를 재구성할 수 있다. 잔차 BPU(210)와 비교하여, 변환 계수는 더 적은 수의 비트를 가질 수 있지만, 이들은 현저한 품질 저하 없이 잔차 BPU(210)를 재구성하는데 사용될 수 있다. 따라서, 잔차 BPU(210)가 더 압축된다.

인코더는 양자화 스테이지(214)에서 변환 계수를 더 압축할 수 있다. 변환 프로세스에서, 상이한 기본 패턴이 상이한 변동 주파수(예컨대, 밝기 변동 주파수)를 나타낼 수 있다. 인간의 눈은 일반적으로 낮은-주파수 변동을 더 잘 인식하기 때문에, 인코더는 디코딩에서 현저한 품질 저하를 초래하지 않으면서 높은-주파수 변동의 정보를 무시할 수 있다. 예컨대, 양자화 스테이지(214)에서, 인코더는 각각의 변환 계수를 정수 값("양자화 스케일 팩터"로 지칭됨)으로 나누고, 몫을 그의 가장 가까운 정수로 반올림함으로써, 양자화된 변환 계수(216)를 생성할 수 있다. 이러한 동작 이후에, 고주파수 기본 패턴의 일부 변환 계수는 0으로 변환될 수 있고, 저주파수 기본 패턴의 변환 계수는 더 작은 정수로 변환될 수 있다. 인코더는 0-값 양자화된 변환 계수(216)를 무시할 수 있으며, 이에 의해 변환 계수는 더 압축된다. 또한, 양자화 프로세스는 역으로 이루어질 수 있고, 여기서 양자화된 변환 계수(216)는 양자화의 역동작("역양자화"로 지칭됨)에서 변환 계수로 재구성될 수 있다.

인코더가 반올림 동작에서 이러한 나눗셈의 나머지를 무시하기 때문에, 양자화 스테이지(214)는 손실이 있을 수 있다. 전형적으로, 양자화 스테이지(214)는 프로세스(200A)의 대부분의 정보 손실에 기여할 수 있다. 정보 손실이 크면 클수록, 양자화된 변환 계수(216)가 더 적은 비트를 필요로 할 수 있다. 상이한 레벨의 정보 손실을 획득하기 위해, 인코더는 양자화 파라미터의 상이한 값 또는 양자화 프로세스의 임의의 다른 파라미터를 사용할 수 있다.

이진 코딩 스테이지(226)에서, 인코더는 예컨대, 엔트로피 코딩, 가변 길이 코딩, 산술 코딩, 허프만 코딩(Huffman coding), 컨텍스트-적응적 이진 산술 코딩(context-adaptive binary arithmetic coding) 또는 임의의 다른 무손실 또는 손실 압축 알고리즘과 같은 이진 코딩 기술을 사용하여 예측 데이터(206) 및 양자화된 변환 계수(216)를 인코딩할 수 있다. 일부 실시예에서, 예측 데이터(206) 및 양자화된 변환 계수(216) 이외에, 인코더는 예컨대, 예측 스테이지(204)에서 사용되는 예측 모드, 예측 동작의 파라미터, 변환 스테이지(212)에서의 변환 타입, 양자화 프로세스의 파라미터(예컨대, 양자화 파마미터), 인코더 제어 파라미터(예컨대, 비트레이트 제어 파라미터) 등과 같은 다른 정보를 이진 코딩 스테이지(226)에서 인코딩할 수 있다. 인코더는 비디오 비트스트림(228)을 생성하기 위해 이진 코딩 스테이지(226)의 출력 데이터를 사용할 수 있다. 일부 실시예에서, 비디오 비트스트림(228)은 네트워크 송신을 위해 더 패킷화될 수 있다.

프로세스(200A)의 재구성 경로를 참고하면, 역양자화 스테이지(218)에서, 인코더는 재구성된 변환 계수를 생성하기 위해 양자화된 변환 계수(216)에 역양자화를 수행할 수 있다. 역변환 스테이지(220)에서, 인코더는 재구성된 변환 계수에 기초하여, 재구성된 잔차 BPU(222)를 생성할 수 있다. 인코더는 프로세스(200A)의 다음 반복에서 사용될 예측 참조(224)를 생성하기 위해, 재구성된 잔차 BPU(222)를 예측된 BPU(208)에 더할 수 있다.

프로세스(200A)의 다른 변형은 비디오 시퀀스(202)를 인코딩하기 위해 사용될 수 있다는 것이 유의되어야 한다. 일부 실시예에서, 프로세스(200A)의 스테이지는 인코더에 의해 상이한 순서로 수행될 수 있다. 일부 실시예에서, 프로세스(200A)의 하나 이상의 스테이지는 단일 스테이지로 결합될 수 있다. 일부 실시예에서, 프로세스(200A)의 단일 스테이지는 다수의 스테이지로 분할될 수 있다. 예컨대, 변환 스테이지(212) 및 양자화 스테이지(214)가 단일 스테이지로 결합될 수 있다. 일부 실시예에서, 프로세스(200A)는 추가적인 스테이지를 포함할 수 있다. 일부 실시예에서, 프로세스(200A)는 도 2a에서의 하나 이상의 스테이지를 생략할 수 있다.

도 2b는 본 개시의 실시예와 일치하는 다른 예시적인 인코딩 프로세스(200B)의 개략도를 도시한다. 프로세스(200B)는 프로세스(200A)로부터 수정될 수 있다. 예컨대, 프로세스(200B)는 하이브리드 비디오 인코딩 표준(예컨대, H.26x 시리즈)을 따르는 인코더에 의해 사용될 수 있다. 프로세스(200A)에 비해, 프로세스(200B)의 순방향 경로는 모드 결정 스테이지(230)를 추가적으로 포함하고, 예측 스테이지(204)를 공간 예측 스테이지(2042) 및 시간 예측 스테이지(2044)로 분할한다. 프로세스(200B)의 재구성 경로는 루프 필터 스테이지(232) 및 버퍼(234)를 추가적으로 포함한다.

일반적으로, 예측 기술은 두 개의 타입: 공간 예측 및 시간 예측으로 카테고리화될 수 있다. 공간 예측(예컨대, 인트라-픽처 예측 또는 "인트라 예측")은 현재 BPU를 예측하기 위해, 동일한 픽처에서 하나 이상의 이미 코딩된 이웃하는 BPU로부터의 픽셀을 사용할 수 있다. 즉, 공간 예측에서의 예측 참조(224)는 이웃하는 BPU를 포함할 수 있다. 공간 예측은 픽처의 내재적인 공간 중복을 감소시킬 수 있다. 시간 예측(예컨대, 인터-픽처 예측 또는 "인터 예측")은 현재 BPU를 예측하기 위해 하나 이상의 이미 코딩된 픽처로부터의 영역을 사용할 수 있다. 즉, 시간 예측에서의 예측 참조(224)는 코딩된 픽처를 포함할 수 있다. 시간 예측은 픽처의 내재적인 시간 중복을 감소시킬 수 있다.

프로세스(200B)를 참조하면, 순방향 경로에서, 인코더는 공간 예측 스테이지(2042) 및 시간 예측 스테이지(2044)에서 예측 동작을 수행한다. 예컨대, 공간 예측 스테이지(2042)에서, 인코더는 인트라 예측을 수행할 수 있다. 인코딩되는 픽처의 원본 BPU에 대해, 예측 참조(224)는 동일한 픽처에서 (순방향 경로에서) 인코딩되고 (재구성 경로에서) 재구성되는 하나 이상의 이웃하는 BPU를 포함할 수 있다. 인코더는 이웃하는 BPU를 외삽함으로써 예측된 BPU(208)를 생성할 수 있다. 외삽 기법은 예컨대, 선형 외삽(linear extrapolation) 또는 내삽(interpolation), 다항식 외삽 또는 내삽 등을 포함할 수 있다. 일부 실시예에서, 인코더는 가령, 예측된 BPU(208)의 각각의 픽셀에 대해 대응하는 픽셀의 값을 외삽함으로써, 픽셀 레벨에서 외삽을 수행할 수 있다. 외삽을 위해 사용된 이웃하는 BPU는 (예컨대, 원본 BPU의 상부에서) 수직 방향, (예컨대, 원본 BPU의 좌측에서) 수평 방향, (예컨대, 원본 BPU의 좌측-하단, 우측-하단, 좌측-상단 또는 우측-상단에서) 대각선 방향, 또는 사용된 비디오 코딩 표준에서 정의된 임의의 방향에서와 같은 다양한 방향으로부터 원본 BPU에 대해 위치될 수 있다. 인트라 예측에 대해, 예측 데이터(206)는 예컨대, 원본 BPU에 대한 사용된 이웃하는 BPU의 위치(예컨대, 좌표), 사용된 이웃하는 BPU의 크기, 외삽의 파라미터, 사용된 이웃하는 BPU의 방향 등을 포함할 수 있다.

다른 예에 대해, 시간 예측 스테이지(2044)에서, 인코더는 인터 예측을 수행할 수 있다. 현재 픽처의 원본 BPU에 대해, 예측 참조(224)는 (순방향 경로에서) 인코딩되고 (재구성된 경로에서) 재구성된 하나 이상의 픽처("참조 픽처"로 지칭됨)를 포함할 수 있다. 일부 실시예에서, 참조 픽처는 BPU별로 인코딩되고 재구성될 수 있다. 예컨대, 인코더는 재구성된 BPU를 생성하기 위해, 재구성된 잔차 BPU(222)를 예측된 BPU(208)에 더할 수 있다. 동일한 픽처의 모든 재구성된 BPU가 생성될 때, 인코더는 재구성된 픽처를 참조 픽처로서 생성할 수 있다. 인코더는 참조 픽처의 범주("검색 윈도우"로 지칭됨)에서 매칭 영역을 검색하기 위해, "움직임 추정"의 동작을 수행할 수 있다. 참조 픽처에서 검색 윈도우의 위치는 현재 픽처에서 원본 BPU의 위치에 기초하여 결정될 수 있다. 예컨대, 검색 윈도우는 현재 픽처에서 원본 BPU와 참조 픽처에서 동일한 좌표를 갖는 위치에 중심이 맞춰질 수 있고, 미리 결정된 거리에 대해 확장될 수 있다. 인코더가 검색 윈도우에서 원본 BPU와 유사한 영역을 (예컨대, 픽셀-순환 알고리즘(pel-recursive algorithm), 블록-매칭 알고리즘 등을 사용함으로써) 식별할 때, 인코더는 이러한 영역을 매칭 영역으로서 결정할 수 있다. 매칭 영역은 원본 BPU로부터 상이한 치수(예컨대, 그보다 작거나, 이와 동일하거나, 그보다 크거나 또는 상이한 형태인)를 가질 수 있다. 참조 픽처 및 현재 픽처가 (예컨대, 도 1에 도시된 바와 같이) 시간선에서 시간적으로 분리되기 때문에, 시간이 지남에 따라, 매칭 영역이 원본 BPU의 위치로 "이동하는" 것으로 여겨질 수 있다. 인코더는 "움직임 벡터"로서 이러한 움직임의 방향 및 거리를 기록할 수 있다. (예컨대, 도 1에서의 픽처(106)와 같이) 다수의 참조 픽처가 사용될 때, 인코더는 매칭 영역을 검색하고, 각각의 참조 픽처에 대해 그의 연관된 움직임 벡터를 결정할 수 있다. 일부 실시예에서, 인코더는 개개의 매칭 참조 픽처의 매칭 영역의 픽셀값에 대해 가중치를 할당할 수 있다.

움직임 추정은 예컨대, 병진(translation), 회전, 주밍(zooming) 등과 같은 다양한 타입의 움직임을 식별하기 위해 사용될 수 있다. 인터 예측에 대해, 예측 데이터(206)는 예컨대, 매칭 영역의 위치(예컨대, 좌표), 매칭 영역과 관련된 움직임 벡터, 참조 픽처의 개수, 참조 픽처와 연관된 가중치 등을 포함할 수 있다.

예측된 BPU(208)를 생성하기 위해, 인코더는 "움직임 보상"의 동작을 수행할 수 있다. 움직임 보상은 예측 데이터(206)(예컨대, 움직임 벡터) 및 예측 참조(224)에 기초하여 예측된 BPU(208)를 재구성하는데 사용될 수 있다. 예컨대, 인코더는 움직임 벡터에 따라 참조 픽처의 매칭 영역을 이동시킬 수 있으며, 여기서 인코더는 현재 픽처의 원본 BPU를 예측할 수 있다. 다수의 참조 픽처가 (예컨대, 도 1에서의 픽처로서) 사용될 때, 인코더는 매칭 영역의 각각의 움직임 벡터 및 평균 픽셀 값에 따라 참조 픽처의 매칭 영역을 이동시킬 수 있다. 일부 실시예에서, 인코더가 각각의 매칭 참조 픽처의 매칭 영역의 픽셀값에 가중치를 할당한 경우, 인코더는 이동된 매칭 영역의 픽셀값의 가중치 합을 더할 수 있다.

일부 실시예에서, 인터 예측은 단방향 또는 양방향일 수 있다. 단방향 인터 예측은 현재 픽처에 대해 동일한 시간 방향으로 하나 이상의 참조 픽처를 사용할 수 있다. 예컨대, 도 1에서의 픽처(104)는 참조 픽처(예컨대, 픽처(102))가 픽처(104)에 선행하는 단방향 인터-예측된 픽처이다. 양방향 인터 예측은 현재 픽처에 대해 시간 방향 둘 모두에서 하나 이상의 참조 픽처를 사용할 수 있다. 예컨대, 도 1에서의 픽처(106)는 참조 픽처(예컨대, 픽처(104 및 108))가 픽처(104)에 대해 시간 방향 둘 모두에 있는 양방향 인터-예측된 픽처이다.

프로세스(200B)의 순방향 경로를 계속 참조하면, 공간 예측 스테이지(2042) 및 시간 예측 스테이지(2044) 이후에, 모드 결정 스테이지(230)에서, 인코더는 프로세스(200B)의 현재 반복에 대해 예측 모드(예컨대, 인트라 예측 또는 인터 예측 중 하나)를 선택할 수 있다. 예컨대, 인코더는 레이트-왜곡 최적화 기술(rate-distortion optimization technique)을 수행할 수 있으며, 여기서 인코더는 후보 예측 모드의 비트레이트 및 후보 예측 모드 하에서 재구성된 참조 픽처의 왜곡에 의존하여, 비용 함수의 값을 최소화하기 위해 예측 모드를 선택할 수 있다. 선택된 예측 모드에 의존하여, 인코더는 대응하는 예측된 BPU(208) 및 예측 데이터(206)를 생성할 수 있다.

프로세스(200B)의 재구성 경로에서, 순방향 경로에서 인트라 예측 모드가 선택된 경우, 예측 참조(224)(예컨대, 현재 픽처에서 인코딩되고 재구성된 현재 BPU)를 생성한 이후에, 인코더는 차후 사용을 위해(예컨대, 현재 픽처의 다음 BPU의 외삽을 위해), 예측 참조(224)를 공간 예측 스테이지(2042)로 직접적으로 공급할 수 있다. 인코더는 예측 참조(224)의 코딩 동안 도입된 왜곡(예컨대, 블로킹 아티팩트(blocking artifacts))을 감소시키거나 제거하기 위해 인코더가 예측 참조(224)에 루프 필터를 적용할 수 있는 루프 필터 스테이지(232)에 예측 참조(224)를 공급할 수 있다. 인코더는 예컨대, 디블로킹(deblocking), 샘플 적응적 오프셋(SAO), 적응적 루프 필터(ALF) 등과 같은 다양한 루프 필터 기법을 루프 필터 스테이지(232)에 적용할 수 있다. 루프-필터링된 참조 픽처는 차후 사용을 위해(예컨대, 비디오 시퀀스(202)의 향후 픽처에 대한 인터-예측 참조 픽처로서 사용되기 위해) 버퍼(234)(또는 "디코딩된 픽처 버퍼(DPB)")에 저장될 수 있다. 인코더는 시간 예측 스테이지(2044)에서 사용되도록 버퍼(234)에 하나 이상의 참조 픽처를 저장할 수 있다. 일부 실시예에서, 인코더는 양자화된 변환 계수(216), 예측 데이터(206) 및 다른 정보와 함께, 이진 코딩 스테이지(226)에서 루프 필터의 파라미터(예컨대, 루프 필터 강도)를 인코딩할 수 있다.

도 3a는 본 개시의 실시예와 일치하는 예시적인 디코딩 프로세스(300A)의 개략도를 도시한다. 프로세스(300A)는 도 2a에서의 압축 프로세스(200A)에 대응하는 압축 해제 프로세스일 수 있다. 일부 실시예에서, 프로세스(300A)는 프로세스(200A)의 재구성 경로와 유사할 수 있다. 디코더는 프로세스(300A)에 따라 비디오 비트스트림(228)을 비디오 스트림(304)으로 디코딩할 수 있다. 비디오 스트림(304)은 비디오 시퀀스(202)와 매우 유사할 수 있다. 하지만, 압축 및 압축 해제 프로세스(예컨대, 도 2a-2b에서의 양자화 스테이지(214))에서의 정보 손실에 기인하여, 일반적으로 비디오 스트림(304)은 비디오 시퀀스(202)와 동일하지 않다. 도 2a-2b에서의 프로세스(200A 및 200B)와 유사하게, 디코더는 비디오 비트스트림(228)에서 인코딩된 각각의 픽처에 대해 기본 처리 유닛(BPU)의 레벨에서 프로세스(300A)를 수행할 수 있다. 예컨대, 디코더는 반복적인 방식으로 프로세스(300A)를 수행할 수 있으며, 여기서 디코더는 프로세스(300A)의 한 번의 반복으로 기본 처리 유닛을 디코딩할 수 있다. 일부 실시예에서, 디코더는 비디오 비트스트림(228)에서 인코딩된 각각의 픽처의 영역(예컨대, 영역(114 내지 118))에 대해 병렬로 프로세스(300A)를 수행할 수 있다.

도 3a에서, 디코더는 인코딩된 픽처의 기본 처리 유닛("인코딩된 BPU"로 지칭됨)과 연관된 비디오 비트스트림(228)의 부분을 이진 디코딩 스테이지(302)로 공급할 수 있다. 이진 디코딩 스테이지(302)에서, 디코더는 그 부분을 예측 데이터(206) 및 양자화된 변환 계수(216)로 디코딩할 수 있다. 디코더는 재구성된 잔차 BPU(222)를 생성하기 위해 양자화된 변환 계수(216)를 역양자화 스테이지(218) 및 역변환 스테이지(220)에 공급할 수 있다. 디코더는 예측된 BPU(208)를 생성하기 위해 예측 데이터(206)를 예측 스테이지(204)로 공급할 수 있다. 디코더는 예측 참조(224)를 생성하기 위해 재구성된 잔차 BPU(222)를 예측된 BPU(208)에 더할 수 있다. 일부 실시예에서, 예측 참조(224)는 버퍼(예컨대, 컴퓨터 메모리의 디코딩된 픽처 버퍼)에 저장될 수 있다. 디코더는 프로세스(300A)의 다음 반복에서 예측 동작을 수행하기 위해, 예측 참조(224)를 예측 스테이지(204)에 공급할 수 있다.

디코더는 인코딩된 픽처의 각각의 인코딩된 BPU를 디코딩하고, 인코딩된 픽처의 다음 인코딩된 BPU를 인코딩하기 위해 예측 참조(224)를 생성하도록, 프로세스(300A)를 반복적으로 수행할 수 있다. 인코딩된 픽처의 모든 인코딩된 BPU를 디코딩한 이후에, 디코더는 디스플레이를 위해 픽처를 비디오 스트림(304)에 출력하고, 비디오 비트스트림(228)에서 다음 인코딩된 픽처를 디코딩하도록 진행할 수 있다.

이진 디코딩 스테이지(302)에서, 디코더는 인코더에 의해 사용된 이진 코딩 기법(예컨대, 엔트로피 코딩, 가변 길이 코딩, 산술 코딩, 허프만 코딩, 컨텍스트-적응적 이진 산술 코딩 또는 임의의 다른 무손실 압축 알고리즘)의 역동작을 수행할 수 있다. 일부 실시예에서, 예측 데이터(206) 및 양자화된 변환 계수(216) 이외에, 디코더는 예컨대, 예측 모드, 예측 동작의 파라미터, 변환 타입, 양자화 프로세스의 파라미터(예컨대, 양자화 파라미터), 인코더 제어 파라미터(예컨대, 비트레이트 제어 파라미터) 등과 같은 다른 정보를 이진 디코딩 스테이지(302)에서 디코딩할 수 있다. 일부 실시예에서, 비디오 비트스트림(228)이 네트워크를 통해 패킷으로 송신되는 경우, 디코더는 이를 이진 디코딩 스테이지(302)에 공급하기 전에, 비디오 비트스트림(228)을 디패킷화(depacketize)할 수 있다.

도 3b는 본 개시의 실시예와 일치하는 다른 예시적인 디코딩 프로세스(300B)의 개략도를 도시한다. 프로세스(300B)는 프로세스(300A)로부터 수정될 수 있다. 예컨대, 프로세스(300B)는 하이브리드 비디오 코딩 표준(예컨대, H.26x 시리즈)에 따르는 디코더에 의해 사용될 수 있다. 프로세스(300A)와 비교하면, 프로세스(300B)는 예측 스테이지(204)를 공간 예측 스테이지(2042) 및 시간 예측 스테이지(2044)로 추가적으로 분할하고, 루프 필터 스테이지(232) 및 버퍼(234)를 추가적으로 포함한다.

프로세스(300B)에서, 디코딩되는 인코딩된 픽처("현재 픽처"로 지칭됨)의 인코딩된 기본 처리 유닛("현재 BPU"로 지칭됨)에 대해, 디코더에 의해 이진 디코딩 스테이지(302)로부터 디코딩된 예측 데이터(206)는 인코더에 의해 현재 BPU를 인코딩하는 데 어느 예측 모드가 사용되었는지에 의존하여, 다양한 타입의 데이터를 포함할 수 있다. 예컨대, 현재 BPU를 인코딩하기 위해, 인코더에 의해 인트라 예측이 사용된 경우, 예측 데이터(206)는 인트라 예측을 나타내는 예측 모드 표시자(예컨대, 플래그 값), 인트라 예측 동작의 파라미터 등을 포함할 수 있다. 인트라 예측 동작의 파라미터는 예컨대, 참조로서 사용된 하나 이상의 이웃하는 BPU의 위치(예컨대, 좌표), 이웃하는 BPU의 크기, 외삽의 파라미터, 원본 BPU에 대한 이웃하는 BPU의 방향 등을 포함할 수 있다. 다른 예에 대해, 현재 BPU를 인코딩하기 위해, 인코더에 의해 인터 예측이 사용된 경우, 예측 데이터(206)는 인터 예측을 나타내는 예측 모드 표시자(예컨대, 플래그 값), 인터 예측 동작의 파라미터 등을 포함할 수 있다. 인터 예측 동작의 파라미터는 예컨대, 현재 BPU와 연관된 참조 픽처의 개수, 참조 픽처와 각각 연관된 가중치, 각각의 참조 픽처에서의 하나 이상의 매칭 영역의 위치(예컨대, 좌표), 매칭 영역과 각각 연관된 하나 이상의 움직임 벡터 등을 포함할 수 있다.

예측 모드 표시자에 기초하여, 디코더는 공간 예측 스테이지(2042)에서 공간 예측(예컨대, 인트라 예측)을 수행할지, 또는 시간 예측 스테이지(2044)에서 시간 예측(예컨대, 인터 예측)을 수행할지를 결정할 수 있다. 이러한 공간 예측 또는 시간 예측을 수행하는 것에 대한 세부사항이 도 2b에서 설명되고, 이하에서는 반복되지 않을 것이다. 이러한 공간 예측 또는 시간 예측을 수행한 이후에, 디코더는 예측된 BPU(208)를 생성할 수 있다. 도 3a에서 설명된 바와 같이, 디코더는 예측 참조(224)를 생성하기 위해 예측된 BPU(208) 및 재구성된 잔차 BPU(222)를 더한다.

프로세스(300B)에서, 디코더는 프로세스(300B)의 다음 반복에서 예측 동작을 수행하기 위해, 예측 참조(224)를 공간 예측 스테이지(2042) 또는 시간 예측 스테이지(2044)에 공급할 수 있다. 예컨대, 현재 BPU가 공간 예측 스테이지(2042)에서 인트라 예측을 사용하여 디코딩되는 경우, 예측 참조(224)(예컨대, 디코딩된 현재 BPU)를 생성한 이후에, 디코더는 차후 사용을 위해(예컨대, 현재 픽처의 다음 BPU의 외삽을 위해) 예측 참조(224)를 공간 예측 스테이지(2042)에 직접적으로 공급할 수 있다. 현재 BPU가 시간 예측 스테이지(2044)에서 인터 예측을 사용하여 디코딩되는 경우, 예측 참조(224)(예컨대, 모든 BPU가 디코딩된 참조 픽처)를 생성한 이후에, 디코더는 왜곡(예컨대, 블로킹 아티팩트)을 감소시키거나 제거하기 위해, 예측 참조(224)를 루프 필터 스테이지(232)에 공급할 수 있다. 도 2b에 설명된 방식으로, 디코더는 루프 필터를 예측 참조(224)에 적용할 수 있다. 루프-필터링된 참조 픽처는 차후 사용을 위해(예컨대, 비디오 비트스트림(228)의 향후 인코딩된 픽처에 대한 인터-예측 참조 픽처로서 사용되도록) 버퍼(234)(예컨대, 컴퓨터 메모리에서 디코딩된 픽처 버퍼(DPB))에 저장될 수 있다. 디코더는 시간 예측 스테이지(2044)에서 사용되도록 버퍼(234)에 하나 이상의 참조 픽처를 저장할 수 있다. 일부 실시예에서, 예측 데이터는 루프 필터의 파라미터(예컨대, 루프 필터 강도)를 더 포함할 수 있다. 일부 실시예에서, 예측 데이터는, 예측 데이터(206)의 예측 모드 표시자가 현재 BPU를 인코딩하기 위해 인터 예측이 사용되었음을 나타낼 때, 루프 필터의 파라미터를 포함한다. 버퍼(234)로부터 재구성된 픽처는 또한 디스플레이, 이를테면, 최종 사용자에 의해 시청되는 TV, PC, 스마트폰 또는 태블릿에 전송될 수 있다.

도 4는 본 개시의 실시예와 일치하는, 비디오를 인코딩하거나 또는 디코딩하기 위한 예시적인 장치(400)의 블록도이다. 도 4에 도시된 바와 같이, 장치(400)는 프로세서(402)를 포함할 수 있다. 프로세서(402)가 본원에서 설명된 명령을 실행할 때, 장치(400)는 비디오 인코딩 또는 디코딩을 위한 특별화된 기계가 될 수 있다. 프로세서(402)는 정보를 조작하거나 또는 처리할 수 있는 임의의 타입의 회로일 수 있다. 예컨대, 프로세서(402)는 중앙 처리 유닛(또는 "CPU"), 그래픽 처리 유닛(또는 "GPU"), 신경 처리 유닛(neural processing unit, "NPU"), 마이크로제어기 유닛(microcontroller unit, "MCU"), 광학 프로세서, 프로그래머블 로직 제어기, 마이크로제어기, 마이크로프로세서, 디지털 신호 프로세서, 지적 재산권(intellectual property, IP) 코어, 프로그래머블 로직 어레이(Programmable Logic Array, PLA), 프로그래머블 어레이 로직(Programmable Array Logic, PAL), 일반 어레이 로직(Generic Array Logic, GAL), 복합 프로그래머블 논리 디바이스(Complex Programmable Logic Device, CPLD), 현장 프로그래머블 게이트 어레이(Field-Programmable Gate Array, FPGA), 시스템 온 칩(System On Chip, SoC), 애플리케이션-특정 집적 회로(Application-Specific Integrated Circuit, ASIC) 등의 임의의 개수의 임의의 조합을 포함할 수 있다. 일부 실시예에서, 프로세서(402)는 또한, 단일 로직 구성요소로서 그룹화되는 프로세서의 세트일 수 있다. 예컨대, 도 4에 도시된 바와 같이, 프로세서(402)는 프로세서(402a), 프로세서(402b) 및 프로세서(402n)를 포함하는 다수의 프로세서를 포함할 수 있다.

장치(400)는 또한, 데이터(예컨대, 명령의 세트, 컴퓨터 코드, 중간 데이터 등)를 저장하도록 구성되는 메모리(404)를 포함할 수 있다. 예컨대, 도 4에 도시된 바와 같이, 저장된 데이터는 프로그램 명령(예컨대, 프로세스(200A, 200B, 300A 또는 300B)에서의 스테이지를 구현하기 위한 프로그램 명령) 및 처리를 위한 데이터(예컨대, 비디오 시퀀스(202), 비디오 비트스트림(228) 또는 비디오 스트림(304))를 포함할 수 있다. 프로세서(402)는 프로그램 명령 및 처리를 위한 데이터에 (예컨대, 버스(410)를 통해) 액세스할 수 있고, 처리를 위한 데이터에 대해 동작 또는 조작을 수행하기 위해 프로그램 명령을 실행할 수 있다. 메모리(404)는 고속 랜덤 액세스 저장 디바이스 또는 비-휘발성 저장 디바이스를 포함할 수 있다. 일부 실시예에서, 메모리(404)는 랜덤-액세스 메모리(random-access memory, RAM), 읽기-전용 메모리(ROM), 광학 디스크, 자기 디스크, 하드 드라이브, 솔리드-스테이트 드라이브(solid-state drive), 플래시 드라이브, 보안 디지털(SD) 카드, 메모리 스틱, 콤팩트 플래시(compact flash, CF) 카드 등의 임의의 개수의 임의의 조합을 포함할 수 있다. 메모리(404)는 또한, 단일 로직 구성요소로서 그룹화되는 메모리의 그룹(도 4에 미도시됨)일 수 있다.

버스(410)는 내부 버스(예컨대, CPU-메모리 버스), 외부 버스(예컨대, 통합 직렬 버스 포트(universal serial bus port,), 주변 구성요소 상호연결 고속 포트(peripheral component interconnect express port)) 등과 같은, 장치(400) 내의 구성요소 사이에서 데이터를 전송하는 통신 디바이스일 수 있다.

모호성을 야기하지 않으면서 설명의 용이함을 위해, 프로세서(402) 및 다른 데이터 처리 회로는 본 개시에서, 집합적으로 "데이터 처리 회로"로 지칭된다. 데이터 처리 회로는 전체적으로 하드웨어로 구현되거나, 또는 소프트웨어, 하드웨어 또는 펌웨어의 조합으로 구현될 수 있다. 덧붙여, 데이터 처리 회로는 단일 독립 모듈이거나, 또는 장치(400)의 임의의 다른 구성요소로 전체적으로 또는 부분적으로 결합될 수 있다.

장치(400)는 네트워크(예컨대, 인터넷, 인트라넷, 근거리 통신망, 모바일 통신 네트워크 등)와의 유선 통신 또는 무선 통신을 제공하기 위해 네트워크 인터페이스(406)를 더 포함할 수 있다. 일부 실시예에서, 네트워크 인터페이스(406)는 네트워크 인터페이스 제어기(network interface controller, NIC), 무선 주파수(radio frequency, RF) 모듈, 트랜스폰더(transponder), 트랜시버, 모뎀, 라우터, 게이트웨이, 유선 네트워크 어댑터, 무선 네트워크 어댑터, 블루투스 어댑터, 적외선 어댑터, 근거리 통신("NFC") 어댑터, 셀룰러 네트워크 칩 등의 임의의 개수의 임의의 조합을 포함할 수 있다.

일부 실시예에서, 선택적으로, 장치(400)는 하나 이상의 주변 디바이스에 대한 연결을 제공하기 위한 주변 인터페이스(408)를 더 포함할 수 있다. 도 4에 도시된 바와 같이, 주변 디바이스는 커서 제어 디바이스(예컨대, 마우스, 터치패드 또는 터치스크린), 키보드, 디스플레이(예컨대, 음극선관 디스플레이, 액정 디스플레이 또는 발광 다이오드 디스플레이), 비디오 입력 디바이스(예컨대, 비디오 아카이브(video archive)에 결합된 입력 인터페이스 또는 카메라) 등을 포함할 수 있지만, 이에 제한되지 않는다.

비디오 코덱(예컨대, 프로세스(200A, 200B, 300A 또는 300B)를 수행하는 코덱)이 장치(400)에서 임의의 소프트웨어 또는 하드웨어 모듈의 임의의 조합으로 구현될 수 있다는 것이 유의되어야 한다. 예컨대, 프로세스(200A, 200B, 300A 또는 300B)의 일부 또는 모든 스테이지는 메모리(404)에 로딩될 수 있는 프로그램 명령과 같은 장치(400)의 하나 이상의 소프트웨어 모듈로서 구현될 수 있다. 다른 예에 대해, 프로세스(200A, 200B, 300A 또는 300B)의 일부 또는 모든 스테이지는 특수화된 데이터 처리 회로(예컨대, FPGA, ASIC, NPU 등)와 같은 장치(400)의 하나 이상의 하드웨어 모듈로서 구현될 수 있다.

도 5는 본 개시의 일부 실시예와 일치하는, 인코더에 의해 인코딩된 비트스트림(500)의 예의 개략도이다. 일부 실시예에서, 비트스트림(500)의 구조는 도 2a-2b 및 도 3a-3b에 도시된 비디오 비트스트림(228)에 적용될 수 있다. 도 5에서, 비트스트림(500)은 VPS(Video Parameter Set)(510), SPS(Sequence Parameter Set)(520), PPS(Picture Parameter Set)(530), 픽처 헤더(540), 슬라이스(550-570)를 포함하며, 이들은 동기화 마커(M1-M7)에 의해 분리된다. 슬라이스(550-570) 각각은 대응하는 헤더 블록(예컨대, 헤더(552)) 및 데이터 블록(예컨대, 데이터(554))을 포함하고, 각각의 데이터 블록은 하나 이상의 CTU(예컨대, 데이터(554)의 CTU1-CTUn)를 포함한다.

일부 실시예에 따라, NAL(network abstraction layer) 단위 또는 바이트 스트림 형태의 비트의 시퀀스인 비트스트림(500)은 하나 이상의 CVS(coded video sequence)를 형성한다. CVS는 하나 이상의 CLVS(coded layer video sequence)를 포함한다. 일부 실시예에서, CLVS는 PU(picture unit)의 시퀀스이고, 각각의 PU는 하나의 코딩된 픽처를 포함한다. 특히, PU는 페이로드로서 픽처 헤더 신택스 구조를 포함하는 0 또는 하나의 픽처 헤더 NAL 단위(예컨대, 픽처 헤더(540)), 하나 이상의 VCL(video coding layer) NAL 단위를 포함하는 하나의 코딩된 픽처, 및 선택적으로, 하나 이상의 다른 비 VCL NAL 단위를 포함한다. VCL NAL 단위는 코딩된 슬라이스 NAL 단위(예컨대, 슬라이스(550-570)) 및 일부 실시예에서 VCL NAL 단위로 분류되는 NAL 단위 타입의 예약된 값을 갖는 NAL 단위의 서브세트에 대한 집합적 용어이다. 코딩된 슬라이스 NAL 단위는 슬라이스 헤더 및 슬라이스 데이터 블록(예컨대, 헤더(552) 및 데이터(554))을 포함한다.

다시 말해서, 본 개시의 일부 실시예에서, 계층은 NAL 계층 ID의 특정 값을 갖는 VCL(video coding layer) NAL 단위 및 연관된 비-VCL NAL 단위(들)의 세트일 수 있다. 이들 계층 중에서, 높은 압축 성능을 달성하기 위해 상이한 계층 사이에 계층 간 예측(inter-layer prediction)이 적용될 수 있다.

위에서 설명된 바와 같이, 다용도 비디오 코딩(예컨대, VVC/H.266) 표준에서, 픽처는 CTU의 세트로 파티셔닝될 수 있으며, 다수의 CTU는 타일, 슬라이스 또는 서브픽처를 형성할 수 있다. 픽처가 3개의 컬러 성분(예컨대, 루마 성분 및 2개의 크로마 성분)을 저장하기 위한 3개의 샘플 어레이를 포함할 때, CTU는 루마 샘플의 N×N(N은 정수) 블록을 포함할 수 있고, 루마 샘플의 각각의 블록은 크로마 샘플의 2개의 블록과 연관된다. 일부 실시예에서, OLS(Output Layer Set)는 모든 계층이 아닌 일부 계층의 디코딩을 지원하도록 지정될 수 있다. OLS는 지정된 계층의 세트를 포함하는 계층의 세트이고, 여기서 계층의 세트에서 하나 이상의 계층은 출력 계층인 것으로 지정된다. 따라서, OLS는 하나 이상의 출력 계층 및 계층 간 예측을 위해 출력 계층(들)을 디코딩하는 데 필요한 다른 계층을 포함할 수 있다.

예로서, 도 6은 본 개시의 일부 실시예와 일치하는, 블록으로 파티셔닝된 픽처(600)의 구조를 도시하는 개략도이다. 도 6에서, 각각의 정사각형은 CTU(610)를 나타내고, 픽처(600)는 8×6 CTU(610)로 파티셔닝된다. 일부 실시예에서, CTU에서 루마 블록의 최대 허용 크기는 128×128인 반면에, 루마 변환 블록의 최대 허용 크기는 64×64이다. 일부 실시예에서, CTU에서 루마 블록의 최소 허용 크기는 32×32이다. 루마 블록의 최대 허용 크기, 루마 변환 블록의 최대 허용 크기 및 루마 블록의 최소 허용 크기는 다양한 비디오 코딩 표준에서 상이한 값 및 상이한 형상이 되도록 지정될 수 있고, 본 개시는 그들을 상술된 예로 제한하지 않는다는 것이 유의되어야 한다.

본 개시의 일부 실시예와 일치하여, 픽처는 하나 이상의 타일 행(tile row) 및 하나 이상의 타일 열(tile column)로 파티셔닝될 수 있다. 본 개시에서 "타일"은 픽처의 직사각형 영역을 커버하는 CTU의 시퀀스를 지칭할 수 있다. 본 개시에서 "슬라이스"는 정수개의 완전한 타일을 포함하거나, 픽처의 타일 내에 있는 정수개의 연속적인 완전한 CTU 행을 포함할 수 있다.

일부 실시예에서, 픽처는 2개의 모드, 즉, "래스터-스캔 슬라이스 모드" 및 "직사각형 슬라이스 모드"에서 슬라이스로 파티셔닝될 수 있다. 래스터 스캔 슬라이스 모드에서, 픽처의 슬라이스는 픽처의 래스터 스캔 순서로 전체 타일의 시퀀스를 포함할 수 있다. 직사각형 슬라이스 모드에서, 픽처의 슬라이스는 픽처의 직사각형 영역을 집합적으로 형성하는 다수의 완전한 타일을 포함하거나, 집합적으로 픽처의 직사각형 영역을 형성하는 타일의 다수의 연속적이고 완전한 CTU 행(row)을 포함할 수 있다. 직사각형 슬라이스 내의 타일은 직사각형 슬라이스에 대응하는 형성된 직사각형 영역 내에서 래스터 스캔 순서로 스캔될 수 있다.

예로서, 도 7은 본 개시의 일부 실시예와 일치하는, 래스터 스캔 슬라이스 모드에서 파티셔닝된 픽처(700)의 구조를 도시하는 개략도이다. 도 7에서, 각각의 점선 사각형은 CTU를 나타내고, 픽처(700)는 16×14 CTU로 파티셔닝된다. 픽처(700)의 CTU는 4개의 타일 행 및 3개의 타일 열(column)을 포함하는 12개의 타일(예컨대, 타일(712-716, 722-726, 732-736 및 742-746)을 형성하며, 그의 경계는 점선과 겹치는 더 얇은 실선으로 표시된다. 또한, 픽처(700)는 상이한 음영으로 표시된 3개의 래스터 스캔 슬라이스로 분할되며, 그의 경계는 점선 및 더 얇은 실선과 겹치는 더 두꺼운 실선으로 표시된다. 도 7에 도시된 바와 같이, 제1 슬라이스는 타일(712 및 714)을 포함한다. 제2 슬라이스는 타일(716, 722-726 및 732-734)을 포함한다. 제3 슬라이스는 타일(736 및 742-746)을 포함한다. 픽처(700)의 3개의 슬라이스는 래스터 스캔 순서로 파티셔닝되고, 3개의 슬라이스 각각은 정수개의 완전한 타일을 포함한다.

예로서, 도 8은 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처(800)의 구조를 도시하는 개략도이다. 도 8에서, 각각의 점선 사각형은 CTU를 나타내고, 픽처(800)는 16×14 CTU로 파티셔닝된다. 픽처(800)의 CTU는 4개의 타일 행 및 5개의 타일 열을 포함하는 20개의 타일을 형성하며, 그의 경계는 점선과 겹치는 더 얇은 실선으로 표시된다. 추가로, 픽처(800)는 상이한 음영으로 표시된 9개의 직사각형 슬라이스로 분할되며, 그의 경계는 점선 또는 더 얇은 실선과 겹치는 더 두꺼운 실선으로 표시된다. 도 8에 도시된 바와 같이, 픽처(800)의 9개의 슬라이스는 9개의 직사각형 영역을 형성하는 직사각형 방식으로 파티셔닝되고, 9개의 슬라이스 각각은 정수개의 완전한 타일을 포함한다. 예컨대, 첫 번째 슬라이스는 타일(812 및 814)을 포함한다. 두 번째 슬라이스는 타일(816 및 818)을 포함한다. 세 번째 슬라이스는 타일(819)을 포함된다. 네 번째 슬라이스는 타일(822, 824, 832 및 834)을 포함한다. 다섯 번째 슬라이스는 타일(826, 828, 836 및 838)을 포함한다. 여섯 번째 슬라이스는 타일(829 및 839)을 포함한다. 일곱 번째 슬라이스는 타일(842 및 844)을 포함한다. 여덟 번째 슬라이스는 타일(846 및 848)을 포함한다. 아홉 번째 슬라이스에는 타일(849)을 포함한다.

예로서, 도 9는 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처(900)의 구조를 도시하는 개략도이다. 도 9에서, 각각의 점선 사각형은 CTU를 나타내고, 픽처(900)는 16×14 CTU로 파티셔닝된다. 픽처(900)의 CTU는 2개의 타일 행 및 2개의 타일 열을 포함하는 4개의 타일(910, 920, 930 및 940)을 형성하며, 그의 경계는 파선으로 표시된다. 예컨대, 제1 타일(910)은 7×10 CTU의 크기로 좌측 상단에 있을 수 있다. 제2 타일(920)은 7×4 CTU 크기로 좌측 하단에 있을 수 있다. 제3 타일(930)은 9×10 CTU 크기로 우측 상단에 있을 수 있다. 제4 타일(940)은 9×4 CTU 크기로 우측 하단에 있을 수 있다. 추가로, 픽처(900)는 상이한 음영으로 표시된 4개의 직사각형 슬라이스로 분할되며, 그의 경계는 점선 또는 더 얇은 실선과 겹치는 더 두꺼운 실선으로 표시된다. 도 9에 도시된 바와 같이, 픽처(900)의 4개의 슬라이스는 4개의 직사각형 영역을 형성하는 직사각형 방식으로 파티셔닝되고, 4개의 슬라이스 각각은 픽처(800)의 타일 내에 있는 정수개의 완전한 타일 또는 정수개의 연속적인 완전한 CTU 행 중 어느 하나를 포함한다. 예컨대, 제1 슬라이스(백색으로 표시됨)는 7×14 CTU의 크기를 갖는 2개의 완전한 타일(910 및 920)을 포함할 수 있다. 제2 슬라이스(회색으로 표시됨)는 9×4 CTU의 크기를 갖는 타일(930)의 일부(예컨대, 부분(932))를 포함할 수 있다. 제3 슬라이스(백색으로 표시됨)는 9×6 CTU의 크기를 갖는 타일(930)의 다른 부분(예컨대, 부분(934))을 포함할 수 있다. 제4 슬라이스(회색으로 표시됨)는 9×4 CTU의 크기를 갖는 완전한 타일(940)을 포함할 수 있다.

예로서, 도 10은 본 개시의 일부 실시예와 일치하는, 직사각형 슬라이스 모드에서 파티셔닝된 픽처(1000)의 구조를 도시하는 개략도이다. 도 10에서, 각각의 점선 사각형은 CTU를 나타내고, 픽처(1000)는 16×16 CTU로 파티셔닝된다. 픽처(1000)의 CTU는 4개의 타일 행 및 5개의 타일 열을 포함하는 20개의 타일(1012-1019, 1022-1029, 1032-1039 및 1042-1049)을 형성하고, 그의 경계는 점선과 겹치는 더 두꺼운 실선으로 표시된다. 도 10에 도시된 바와 같이, 좌측 상의 12개의 타일(예컨대, 타일(1012-1016, 1022-1026, 1032-1036 및 1042-1046))은 각각 4 x 4 CTU의 하나의 슬라이스를 커버한다. 우측 상의 8개의 타일(예컨대, 타일(1018, 1019, 1028, 1029, 1038, 1039, 1048 및 1049))은 각각 2 x 2 CTU의 2개의 수직으로 적층된 슬라이스를 커버하여, 상이한 음영으로 표시되는 28개의 슬라이스를 발생시키고, 여기서 각각의 슬라이스는 서브픽처이다. 예컨대, 타일(1018)은 수직으로 적층된 슬라이스(1018a 및 1018b)를 커버하고, 타일(1028)은 수직으로 적층된 슬라이스(1028a 및 1028b)를 커버하고, 이러한 식이다. 슬라이스/서브픽처의 경계는 더 두꺼운 점선으로 표시된다.

일부 실시예에서, 서브픽처 레이아웃 또는 서브픽처 파티셔닝은 SPS(sequence parameter set)에서 시그널링될 수 있다. 도 11은 본 개시의 일부 실시예와 일치하는, 서브픽처 레이아웃을 시그널링하기 위한 SPS 신택스 구조(1100)의 일부의 예시적인 코딩 신택스 표를 도시한다. 도 11에 도시된 의사코드는 VVC 표준의 일부일 수 있다.

도 11에서, SPS 플래그(1110)("sps_subpic_info_present_flag")는, 1과 동일할 때, 서브픽처 정보가 CLVS에 대해 존재하고 CLVS의 각각의 픽처에 하나 이상의 서브픽처가 있을 수 있음을 지정할 수 있다. 위의 개시와 일치하여, CLVS는, 랜덤 액세스 포인트로 시작하여, 서로 의존할 수 있는 픽처 및 랜덤 액세스 포인트 픽처가 뒤따르는 동일한 계층에 속하는 픽처의 그룹이다. SPS 플래그(1110)가 0과 동일할 때, CLVS에 대한 서브픽처 정보가 존재하지 않으며, CLVS의 각각의 픽처에는 하나의 서브픽처만이 있다. 일부 실시예에서, 1과 동일한 SPS 플래그 "sps_res_change_in_clvs_allowed_flag"는 SPS 플래그(1110)의 값이 0과 동일하다는 것을 지정한다. 비트스트림이 서브 비트스트림 추출 프로세스의 결과이고 서브 비트스트림 추출 프로세스에 대한 입력 비트스트림의 서브픽처의 서브세트만을 포함할 때, 이는 "SPS(sequence parameter set)"의 "RBSP(raw byte sequence payload)"에서 SPS 플래그(1110)의 값을 1로 설정하도록 요구될 수 있다.

도 11에서, SPS 신택스 요소 "sps_num_subpics_minus1"(예컨대, 도 11의 신택스 요소(1112))에 1을 더한 것은 CLVS의 각각의 픽처 내의 서브픽처의 수를 지정한다. 신택스 요소(1112)("sps_num_subpics_minus1")의 값은 0 내지 ceil(sps_pic_width_max_in_luma_samples÷CtbSizeY)×ceil(sps_pic_height_max_in_luma_samples÷CtbSizeY)-1의 포함 범위에 있다. 존재하지 않는 경우, 신택스 요소(1112)("sps_num_subpics_minus1")의 값은 0과 동일한 것으로 결정된다.

도 11에서, SPS 플래그(1120)("sps_independent_subpics_flag")는, 1과 동일할 때, CLVS의 모든 서브픽처 경계가 픽처 경계로 취급되고 서브픽처 경계에 걸쳐 어떠한 루프 필터링도 없음을 지정할 수 있다. 0과 동일한 SPS 플래그(1120)는 그러한 제약을 부과하지 않는다. 존재하지 않는 경우, SPS 플래그(1120)의 값은 1과 동일한 것으로 결정된다.

도 11에서, SPS 신택스 요소 "sps_subpic_ctu_top_left_x[i]"(예컨대, 도 11의 신택스 요소(1122))는 i번째 서브픽처의 좌측 상단 CTU의 수평 위치를 CtbSizeY 단위로 지정한다. 이 신택스 요소(1122)의 길이는 ceil(log2((sps_pic_width_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)) 비트이다. 존재하지 않는 경우, SPS 신택스 요소 "sps_subpic_ctu_top_left_x[i]"의 값은 0과 동일한 것으로 결정된다.

유사하게, SPS 신택스 요소 "sps_subpic_ctu_top_left_y[i]"(예컨대, 도 11의 신택스 요소(1124))는 CtbSizeY 단위로 i번째 서브픽처의 좌측 상단 CTU의 수직 위치를 지정한다. 이 신택스 요소(1124)의 길이는 ceil(log2((sps_pic_height_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)) 비트이다. 존재하지 않는 경우, SPS 신택스 요소 "sps_subpic_ctu_top_left_y[i]"의 값은 0과 동일한 것으로 결정된다.

도 11에서, SPS 신택스 요소 "sps_subpic_width_minus1[i]"(예컨대, 도 11의 신택스 요소(1126))에 1을 더한 것은 CtbSizeY의 단위로 i번째 서브픽처의 폭을 지정한다. 이 신택스 요소(1126)의 길이는 ceil(log2((sps_pic_width_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)) 비트이다. 존재하지 않는 경우, SPS 신택스 요소 "sps_subpic_width_minus1[i]"의 값은 ((ps_pic_width_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)-sps_subpic_ctu_top_left_x[i]-1과 동일한 것으로 결정된다.

유사하게, SPS 신택스 요소 "sps_subpic_height_minus1[i]"(예컨대, 도 11의 신택스 요소(1128))에 1을 더한 것은 CtbSizeY의 단위로 i번째 서브픽처의 높이를 지정한다. 이 신택스 요소(1128)의 길이는 ceil(log2((sps_pic_height_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)) 비트이다. 존재하지 않는 경우, SPS 신택스 요소 "sps_subpic_height_minus1[i]"의 값은 ((ps_pic_height_max_in_luma_samples+CtbSizeY-1)≫CtbLog2SizeY)-sps_subpic_ctu_top_left_y[i]-1과 동일한 것으로 결정된다.

일부 실시예에서, 비트스트림 적합성을 충족시키기 위해, 서브픽처의 형상은, 각각의 서브픽처가, 디코딩될 때, 자신의 전체 좌측 경계 및 픽처 경계를 포함하거나 이전에 디코딩된 서브픽처의 경계를 포함하는 전체 상단 경계를 포함하도록 한다.

일부 실시예에서, 0 내지 신택스 요소(1112)의 값의 포함 범위에 있는 서브픽처 인덱스(i)를 갖는 각각의 서브픽처에 대해, 비트스트림 적합성을 충족시키기 위해, 다음 조건은 참이다. 첫째, (sps_subpic_ctu_top_left_x[i]×CtbSizeY)의 값은 (sps_pic_width_max_in_luma_samples-sps_conf_win_right_offset×SubWidthC)보다 작다. 둘째, ((sps_subpic_ctu_top_left_x[i]+sps_subpic_width_minus1[i]+1)×CtbSizeY)의 값은 (sps_conf_win_left_offset×SubWidthC)보다 크다. 셋째, (sps_subpic_ctu_top_left_y[i]×CtbSizeY)의 값은 (sps_pic_height_max_in_luma_samples-sps_conf_win_bottom_offset×SubHeightC)보다 작다. 넷째, ((sps_subpic_ctu_top_left_y[i]+sps_subpic_height_minus1[i]+1)×CtbSizeY)의 값은 (sps_conf_win_top_offset×SubHeightC)보다 크다.

도 11에서, SPS 플래그(1130)("sps_subpic_treat_as_pic_flag[i]")는, 1과 동일할 때, 인-루프 필터링 동작을 배제하는 디코딩 프로세스에서 CLVS의 각각의 코딩된 픽처의 i번째 서브픽처가 픽처로 취급된다는 것을 지정할 수 있다. 0과 동일한 SPS 플래그(1130)는, 인-루프 필터링 동작을 배제하는 디코딩 프로세스에서 CLVS의 각각의 코딩된 픽처의 i번째 서브픽처가 픽처로 취급되지 않는다는 것을 지정한다. 존재하지 않는 경우, SPS 플래그(1130)의 값은 1과 동일한 것으로 결정된다.

SPS 신택스 요소 "sps_num_subpics_minus1"(예컨대, 도 11의 신택스 요소(1112))의 값이 0보다 크고 SPS 플래그(1130)가 1과 동일할 때, SPS를 참조하는 현재 계층의 각각의 CLVS에 대해, AU의 타겟 세트("targetAuSet")는 디코딩 순서에서 CLVS의 첫 번째 픽처를 포함하는 AU(access unit)에서 시작하여 디코딩 순서에서 CLVS의 마지막 픽처를 포함하는 AU(이를 포함)까지의 모든 AU를 나타낸다. 일부 실시예에서, 비트스트림 적합성을 충족시키기 위해, 현재 계층 및 현재 계층을 참조 계층으로서 사용하는 계층을 포함하는 계층의 타겟 세트("targetLayerSet")에 대해, 다음의 조건이 참이다. 첫째, targetAuSet의 각각의 AU에 대해, targetLayerSet의 계층의 모든 픽처는 pps_pic_width_in_luma_samples의 동일한 값 및 pps_pic_height_in_luma_samples의 동일한 값을 갖는다. 둘째, targetLayerSet의 계층이 참조하는 모든 SPS는, 0 내지 신택스 요소(1112)의 포함 범위에 있는 j의 각각의 값에 대해, 신택스 요소(1112)의 동일한 값 및 sps_subpic_ctu_top_left_x[j], sps_subpic_ctu_top_left_y[j], sps_subpic_width_minus1[j], sps_subpic_height_minus1[j] 및 sps_subpic_treated_as_pic_flag[j]의 동일한 값을 각각 갖는다. 셋째, targetAuSet의 각각의 AU에 대해, targetLayerSet의 계층의 모든 픽처는 0 내지 신택스 요소(1112)의 포함 범위에 있는 j의 각각의 값에 대해 SubpicIdVal[j]의 동일한 값을 갖는다.

도 11에서, 1과 동일할 때, 플래그(1140)("sps_loop_filter_across_subpic_enabled_flag[i]")는, 서브픽처 경계에 걸쳐 인-루프 필터링 동작이 인에이블되고 CLVS의 각각의 코딩된 픽처 내의 i번째 서브픽처의 경계에 걸쳐 수행될 수 있음을 지정한다. 0과 동일할 때, 플래그(1140)는, 서브픽처 경계에 걸쳐 인-루프 필터링 동작이 디스에이블되고 CLVS의 각각의 코딩된 픽처 내의 i번째 서브픽처의 경계에 걸쳐 수행되지 않음을 지정한다. 존재하지 않는 경우, 플래그(1140)의 값은 0과 동일한 것으로 결정된다.

SPS 신택스 요소 "sps_subpic_id_len_minus1"(예컨대, 도 11의 신택스 요소(1142))에 1을 더한 것은, SPS 신택스 요소 "sps_subpic_id[i]", 존재하는 경우 PPS 신택스 요소 "pps_subpic_id[i]" 및 존재하는 경우 신택스 요소 "sh_subpic_id"를 나타내는 데 사용되는 비트의 수를 지정한다. 일부 실시예에서, SPS 신택스 요소 "sps_subpic_id_len_minus1"의 값은 0 내지 15의 포함 범위에 있다. 1 <<(sps_subpic_id_len_minus1+1)의 값은 sps_num_subpics_minus1+1보다 크거나 동일하다.

도 11에서, 1과 동일할 때, 플래그(1150)("sps_subpic_id_mapping_explicitly_signalled_flag")는, 서브픽처 ID 매핑이 CLVS의 코딩된 픽처에 의해 참조되는 PPS 또는 SPS 중 어느 하나에서 명시적으로 시그널링됨을 지정한다. 0과 동일할 때, 플래그(1150)는 서브픽처 ID 매핑이 CLVS에 대해 명시적으로 시그널링되지 않음을 지정한다. 존재하지 않는 경우, 플래그(1150)의 값은 0과 동일한 것으로 결정된다.

도 11에서, 1과 동일할 때, 플래그(1160)("sps_subpic_id_mapping_present_flag")는, 플래그(1150)가 1과 동일할 때 서브픽처 ID 매핑이 SPS에서 시그널링됨을 지정한다. 0과 동일할 때, 플래그(1160)는, 플래그(1150)가 1과 동일할 때 CLVS의 코딩된 픽처가 참조하는 PPS에서 서브픽처 ID 매핑이 시그널링됨을 지정한다.

SPS 신택스 요소 "sps_subpic_id[i]"(예컨대, 도 11의 신택스 요소(1162))는 i번째 서브픽처의 서브픽처 ID를 지정한다. 일부 실시예에서, SPS 신택스 요소 "sps_subpic_id[i]"의 길이는 "sps_subpic_id_len_minus1"의 값에 1을 더한 비트이다.

일부 실시예에서, 타일 및 슬라이스 파티셔닝을 위한 타일 매핑 정보는 PPS(picture parameter set)에서 시그널링될 수 있다. 도 12는 본 개시의 일부 실시예와 일치하는, 타일 매핑 및 타일 매핑에서 슬라이스를 시그널링하기 위한 PPS 신택스 구조(1200)의 일부의 예시적인 코딩 신택스 표를 도시한다. 도 12에 도시된 의사코드는 VVC 표준의 일부일 수 있다.

도 12에서, PPS 플래그(1210)("pps_no_pic_partition_flag")는, 자신이 1과 동일할 때, PPS(PPS 플래그(1210)를 포함함)를 참조하는 임의의 픽처에 어떠한 픽처 파티셔닝도 적용되지 않음을 지정할 수 있고, 자신이 0과 동일할 때, PPS를 참조하는 각각의 픽처가 하나 초과의 타일 또는 슬라이스로 파티셔닝될 수 있음을 지정할 수 있다. 일부 실시예에서, PPS 플래그(1210)의 값이 CLVS(coded layer video sequence) 내의 코딩된 픽처에 의해 참조되는 모든 PPS에 대해 동일한 것이 비트스트림 적합성 요건이다. 일부 실시예에서, 신택스 요소(1112)("sps_num_subpics_minus1")의 값이 0보다 클 때 또는 신택스 요소 "pps_mixed_nalu_types_in_pic_flag"의 값이 1과 동일할 때, PPS 플래그(1210)의 값이 0과 동일하다는 것이 또한 비트스트림 적합성 요건이다.

도 12에서, 플래그(1220)("pps_subpic_id_mapping_present_flag")의 값이 1과 동일한 것은 서브픽처 ID 매핑이 PPS에서 시그널링됨을 지정한다. 0과 동일한 플래그(1220)는 서브픽처 ID 매핑이 PPS에서 시그널링되지 않음을 지정한다. 일부 실시예에서, SPS 플래그 "sps_subpic_id_mapping_explicitly_signalled_flag"(예컨대, 플래그(1150))가 0과 동일하거나 SPS 플래그 "sps_subpic_id_mapping_present_flag"(예컨대, 플래그(1160))가 1과 동일하면, 플래그(1220)의 값은 0과 동일하다. SPS 플래그(1150)가 1과 동일하고 SPS 플래그(1160)가 0과 동일하면, 플래그(1220)의 값은 1과 동일하다.

도 12에서, 신택스 요소 "pps_num_subpics_minus1"(예컨대, 도 12의 신택스 요소(1222))의 값은 SPS 신택스 요소 "sps_num_subpics_minus1"(예컨대, 도 11의 신택스 요소(1112))의 값과 동일하다. PPS 플래그(1210)가 1과 동일할 때, 신택스 요소(1222)의 값은 0과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_subpic_id_len_minus1"(예컨대, 도 12의 신택스 요소(1224))의 값은 SPS 신택스 요소 "sps_subpic_id_len_minus1"(예컨대, 도 11의 신택스 요소(1142))의 값과 동일하다.

도 12에서, 신택스 요소 "pps_subpic_id[i]"(예컨대, 도 12의 신택스 요소(1226))의 값은 i번째 서브픽처의 서브픽처 ID를 지정한다. 일부 실시예에서, 신택스 요소(1226)의 길이는 pps_subpic_id_len_minus1+1 비트이다.

도 13은 본 개시내용의 일부 실시예에 따른, 변수 SubpicIdVal에 대한 값을 도출하기 위한 예시적인 의사코드를 도시한다. 도 13에 도시된 바와 같이, 0 내지 신택스 요소(1112)("sps_num_subpics_minus1")의 포함 범위에 있는 인덱스(i)의 각각의 값에 대해, 변수 SubpicIdVal에 대한 값이 도출될 수 있다. 일부 실시예에서, 비트스트림 적합성을 충족시키기 위해, 다음의 제약 둘 모두가 적용된다. 첫째, 0 내지 신택스 요소(1112)("sps_num_subpics_minus1")의 포함 범위에 있는 인덱스(i) 및 인덱스(j)의 임의의 2개의 상이한 값에 대해, SubpicIdVal[i]는 SubpicIdVal[j]와 동일하지 않다. 둘째, 0 내지 신택스 요소(1112)("sps_num_subpics_minus1")의 포함 범위에 있는 인덱스(i)의 각각의 값에 대해, nuh_layer_id가 특정 값 layerId와 동일한 현재 픽처의 SubpicIdVal[i]의 값이 layerId와 동일한 nuh_layer_id를 갖는 참조 픽처의 SubpicIdVal[i] 값과 동일하지 않을 때, 현재 픽처의 i번째 서브픽처에 있는 코딩된 슬라이스의 RPL(reference picture list)의 활성 엔트리는 해당 참조 픽처를 포함하지 않는다.

도 12에서, 신택스 요소 "pps_log2_ctu_size_minus5"(예컨대, 도 12의 신택스 요소(1228))의 값에 5를 더한 것은 각각의 CTU에 대한 루마 코딩 트리 블록 크기를 지정한다. 일부 실시예에서, 신택스 요소(1228)는 SPS에서 시그널링되는 신택스 요소 "sps_log2_ctu_size_minus5"와 동일하다.

도 12에서, 신택스 요소 "pps_num_exp_tile_columns_minus1"(예컨대, 도 12의 신택스 요소(1232))의 값에 1을 더한 것은 명시적으로 제공되는 타일 열 폭의 수를 지정한다. 일부 실시예에서, 신택스 요소(1232)의 값은 0 내지 "PicWidthInCtbsY-1"의 포함 범위에 있다. PPS 플래그(1210)가 1과 동일할 때, 신택스 요소(1232)의 값은 0인 것으로 결정된다.

도 12에서, 신택스 요소 "pps_num_exp_tile_rows_minus1"(예컨대, 도 12의 신택스 요소(1234))의 값에 1을 더한 것은 명시적으로 제공되는 타일 행 높이의 수를 지정한다. 일부 실시예에서, 신택스 요소(1234)의 값은 0 내지 "PicHeightInCtbsY-1"의 포함 범위에 있다. PPS 플래그(1210)가 1과 동일할 때, 신택스 요소(1234)의 값은 0인 것으로 결정된다.

도 12에서 신택스 요소 "pps_tile_column_width_minus1[i]"(예컨대, 도 12의 신택스 요소(1236))의 값에 1을 더한 것은 i번째 타일 열의 폭을 CTB의 단위로 지정하고, 여기서 인덱스(i)는 0 내지 신택스 요소(1232)의 포함 범위에 있다. 일부 실시예에서, 신택스 요소 "pps_tile_column_width_minus1[num_exp_tile_columns_minus1]"은, 본원에 지정된 바와 같이, 신택스 요소(1232)보다 큰 인덱스를 갖는 타일 열의 폭을 도출하는 데 사용될 수 있다. 신택스 요소(1236)의 값은 0 내지 "PicWidthInCtbsY-1"의 포함 범위에 있다. PPS에 존재하지 않는 경우, 신택스 요소 " pps_tile_column_width_minus1[0]"의 값은 "PicWidthInCtbsY-1"과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_tile_row_height_minus1[i]"(예컨대, 도 12의 신택스 요소(1238))의 값에 1을 더한 것은 i번째 타일 행의 높이를 CTB의 단위로 지정하고, 여기서 인덱스(i)는 0 내지 신택스 요소(1234)의 포함 범위에 있다. 일부 실시예에서, 신택스 요소 "pps_tile_row_height_minus1[pps_num_exp_tile_rows_minus1]"은, 본원에 지정된 바와 같이, 신택스 요소(1234)보다 큰 인덱스를 갖는 타일 행의 높이를 도출하는 데 사용된다. 1238의 값은 0 내지 "PicHeightInCtbsY-1"의 포함 범위에 있다. PPS에 존재하지 않는 경우, 신택스 요소 "pps_tile_row_height_minus1[0]"의 값은 "PicHeightInCtbsY-1"과 동일한 것으로 결정된다.

도 12에서, 1과 동일할 때, 플래그(1230)("pps_loop_filter_across_tiles_enabled_flag")는, 타일 경계에 걸친 인-루프 필터링 동작이 인에이블되고 PPS를 참조하는 픽처에서 타일 경계에 걸쳐 수행될 수 있음을 지정한다. 0과 동일할 때, 플래그(1230)는, 타일 경계에 걸쳐 인-루프 필터링 동작이 디스에이블되고 PPS를 참조하는 픽처에서 타일 경계에 걸쳐 수행되지 않음을 지정한다. 인-루프 필터링 동작은 디블로킹 필터, 샘플 적응형 오프셋 필터 및 적응형 루프 필터 동작들을 포함한다. 존재하지 않는 경우, 플래그(1230)의 값은 1과 동일한 것으로 결정된다.

도 12에서, 0과 동일할 때 플래그(1240)("pps_rect_slice_flag")는, 각각의 슬라이스 내의 타일이 래스터 스캔 순서이고 슬라이스 정보가 PPS에서 시그널링되지 않음을 지정한다. 1과 동일할 때, 플래그(1240)는, 각각의 슬라이스 내의 타일이 픽처의 직사각형 영역을 커버하고 슬라이스 정보가 PPS에서 시그널링됨을 지정한다. PPS에 존재하지 않는 경우, 플래그(1240)는 1과 동일한 것으로 결정될 수 있다. 일부 실시예에서, SPS 플래그(1110)("sps_subpic_info_present_flag")가 1과 동일하거나 PPS 플래그 "pps_mixed_nalu_types_in_pic_flag"가 1과 동일할 때, 플래그(1240)의 값은 1과 동일하다.

도 12에서, 0과 동일할 때, 플래그(1250)("pps_single_slice_per_subpic_flag")는, 각각의 서브픽처가 하나 이상의 직사각형 슬라이스를 포함할 수 있음을 지정한다. 1과 동일할 때, 플래그(1250)는, 각각의 서브픽처가 하나의 단일 직사각형 슬라이스를 포함함을 지정한다. 존재하지 않는 경우, 플래그(1250)는 1과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_num_slices_in_pic_minus1"(예컨대, 도 12의 신택스 요소(1252))에 1을 더한 것은 PPS를 참조하는 각각의 픽처에서 직사각형 슬라이스의 수를 지정한다. 일부 실시예에서, 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 값은 0 내지 신택스 요소 "MaxSlicesPerPicture"의 값에서 1을 뺀 것의 포함 범위에 있다. 신택스 요소 "MaxSlicesPerPicture"는 픽처 내의 슬라이스의 최대 허용 수에 대한 레벨 제한을 나타낸다. PPS 플래그(1210)가 1과 동일할 때, 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 값은 0과 동일한 것으로 결정된다. 즉, PPS를 참조하는 임의의 픽처에 어떠한 픽처 파티셔닝도 적용되지 않고, 그래서 픽처는 단일 슬라이스를 포함한다.

PPS 플래그(1250)가 1과 동일할 때, 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 값은 SPS에서 신택스 요소(1112)("sps_num_subpics_minus1")의 값과 동일한 것으로 결정된다. 즉, 각각의 서브픽처는 단일 직사각형 슬라이스를 포함하고, 그래서 각각의 픽처 내의 직사각형 슬라이스의 수는 각각의 픽처 내의 서브픽처의 수와 동일하다.

도 12에서, 0과 동일할 때, 플래그(1260)("pps_tile_idx_delta_present_flag")는, pps_tile_idx_delta_val[i] 신택스 요소가 PPS에 존재하지 않고 PPS를 참조하는 픽처가 래스터 스캔 순서로 직사각형 슬라이스 행 및 직사각형 슬라이스 열로 파티셔닝됨을 지정한다. 1과 동일할 때, 플래그(1260)는, pps_tile_idx_delta_val[i] 신택스 요소가 PPS에 존재할 수 있고, 인덱스(i)의 값이 증가하면서, PPS를 참조하는 픽처의 직사각형 슬라이스가 pps_tile_idx_delta_val[i] 신택스 요소의 값으로 표시된 순서로 지정됨을 지정한다. 존재하지 않는 경우, 플래그(1260)의 값은 0과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_slice_width_in_tiles_minus1[i]"(예컨대, 도 12의 신택스 요소(1262))에 1을 더한 것은 i번째 직사각형 슬라이스의 폭을 타일 열의 단위로 지정한다. 일부 실시예에서, 신택스 요소(1262)("pps_slice_width_in_tiles_minus1[i]")의 값은 0 내지 "NumTileColumns-1"의 포함 범위에 있다. PPS에 존재하지 않는 경우, 신택스 요소(1262)("pps_slice_width_in_tiles_minus1[i]")의 값은 0과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_slice_height_in_tiles_minus1[i]"(예컨대, 도 12의 신택스 요소(1264))에 1을 더한 것은 i번째 직사각형 슬라이스의 높이를 타일 행의 단위로 지정한다. 일부 실시예에서, 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i]")의 값은 0 내지 "NumTileRows-1"의 포함 범위에 있다. 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i]")가 PPS에 존재하지 않을 때, "SliceTopLeftTileIdx[i] / NumTileColumns"의 값이 "NumTileRows-1"의 값과 동일하면, 신택스 요소(1264의 값은 0과 동일한 것으로 결정되고; 그렇지 않으면, 신택스 요소(1264)의 값은 "pps_slice_height_in_tiles_minus1[i-1]"의 값과 동일한 것으로 결정된다.

도 12에서, 신택스 요소 "pps_num_exp_slices_in_tile[i]"(예컨대, 도 12의 신택스 요소(1266))의 값은 현재 타일(예컨대, i번째 슬라이스를 포함하는 타일) 내의 슬라이스에 명시적으로 제공된 슬라이스 높이의 수를 지정한다. 일부 실시예에서, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")의 값은 0 내지 "RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]-1"의 포함 범위에 있다. 존재하지 않는 경우, 신택스 요소(1266)의 값은 0과 동일한 것으로 결정된다. 신택스 요소(1266)가 0과 동일할 때, 변수 "NumSlicesInTile[i]"의 값은 1과 동일한 것으로 도출되며, 이는 i번째 슬라이스를 포함하는 타일이 다수의 슬라이스로 분할되지 않음을 나타낸다. 신택스 요소(1266)가 0보다 클 때, i번째 슬라이스를 포함하는 타일은 다수의 슬라이스로 분할될 수 있다.

도 12에서, 신택스 요소 "pps_exp_slice_height_in_ctus_minus1[i][j]"(예컨대, 도 12의 신택스 요소(1268))의 값에 1을 더한 것은 i번째 슬라이스를 포함하는 타일에서 j번째 직사각형 슬라이스의 높이를 CTU 행의 단위로 지정한다. 인덱스(j)는, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")이 0보다 클 때(즉, 타일이 다수의 슬라이스로 분할될 수 있음), 0 내지 "pps_num_exp_slices_in_tile[i]-1"의 값의 포함 범위에 있다.

신택스 요소 "pps_exp_slice_height_in_ctus_minus1[i][pps_num_exp_slices_in_tile[i]]의 값은 또한, 본원에서 지정된 바와 같이, pps_num_exp_slices_in_tile[i]-1보다 큰 인덱스를 갖는 i번째 슬라이스를 포함하는 타일에서 직사각형 슬라이스의 높이를 도출하는 데 사용된다. 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")의 값은 0 내지 RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]-1의 포함 범위에 있을 것이다. 즉, 타일 내의 임의의 직사각형 슬라이스의 높이의 가능한 최대값은 현재 타일의 높이여야 한다.

도 12에서, 신택스 요소 "pps_tile_idx_delta_val[i]"(예컨대, 도 12의 신택스 요소(1272))는 (i+1)번째 직사각형 슬라이스에서 첫 번째 CTU를 포함하는 타일의 타일 인덱스와 i번째 직사각형 슬라이스의 첫 번째 CTU를 포함하는 타일의 타일 인덱스 사이의 차이를 지정한다. 신택스 요소(1272)("pps_tile_idx_delta_val[i]")의 값은 "-NumTilesInPic+1" 내지 "NumTilesInPic-1"의 포함 범위에 있을 것이다. 존재하지 않는 경우, 신택스 요소(1272)의 값은 0과 동일한 것으로 결정된다. 존재하는 경우, 신택스 요소(1272의 값은 0과 동일하지 않다.

일부 실시예에서, 플래그(1240)가 1과 동일할 때, 동일한 픽처 및 상이한 서브픽처에 속하는 픽처 레벨 슬라이스 인덱스 idxA 및 idxB를 갖는 임의의 2개의 슬라이스에 대해, SubpicIdxForSlice[idxA]가 SubpicIdxForSlice[idxB]보다 작을 때, idxA의 값이 idxB보다 작을 것이라는 것이 비트스트림 적합성 요건이다.

도 12에서, 1과 동일할 때, 플래그(1270)("pps_loop_filter_across_slices_enabled_flag")는, 슬라이스 경계에 걸쳐 인-루프 필터링 동작이 인에이블되고 PPS를 참조하는 픽처에서 슬라이스 경계에 걸쳐 수행될 수 있음을 지정한다. 0과 동일할 때, 플래그(1270)는, 슬라이스 경계에 걸쳐 인-루프 필터링 동작이 디스에이블되고 PPS를 참조하는 픽처에서 슬라이스 경계에 걸쳐 수행되지 않음을 지정한다. 인-루프 필터링 동작은 디블로킹 필터, 샘플 적응형 오프셋 필터 및 적응형 루프 필터 동작들을 포함한다. 존재하지 않는 경우, 플래그(1270)의 값은 0과 동일한 것으로 결정된다.

타일 열의 수를 지정하는 변수 NumTileColumns 및 CTB의 단위로 i번째 타일 열의 폭을 지정하는 0 내지 NumTileColumns-1의 포함 범위에 있는 i에 대한 목록 colWidth[i]가 도출될 수 있다. 도 14는 본 개시의 일부 실시예에 따른, 변수 NumTileColumns의 도출을 포함하는 예시적인 의사코드를 도시한다.

타일 행의 수를 지정하는 변수 NumTileRows 및 CTB의 단위로 j번째 타일 행의 높이를 지정하는 0 내지 NumTileRows-1의 포함 범위에 있는 j에 대한 목록 RowHeight[j]가 도출될 수 있다. 도 15는 본 개시의 일부 실시예에 따른, 변수 NumTileRows의 도출을 포함하는 예시적인 의사코드를 도시한다. 변수 NumTilesInPic은 NumTileColumns×NumTileRows와 동일하게 설정된다.

CTB의 단위로 i번째 타일 열 경계의 위치를 지정하는 0 내지 NumTileColumns의 포함 범위에 있는 i에 대한 목록 tileColBd[i]가 도출될 수 있다. 도 16은 본 개시의 일부 실시예에 따른, 변수 tileColBd[i]의 도출을 포함하는 예시적인 의사코드를 도시한다. 도 16에 도시된 바와 같이, 어레이 tileColBd[ ]의 크기는 실제 타일 열의 수보다 하나 더 크다.

CTB의 단위로 j번째 타일 행 경계의 위치를 지정하는, 0 내지 NumTileRows의 포함 범위에 있는 j에 대한 목록 tileRowBd[j]가 도출될 수 있다. 도 17은 본 개시의 일부 실시예에 따른, 변수 tileRowBd[j]의 도출을 포함하는 예시적인 의사코드를 도시한다. 도 17에 도시된 바와 같이, 어레이 tileRowBd[]의 크기는 실제 타일 행의 수보다 하나 더 크다.

수평 CTB 어드레스에서 CTB의 단위의 좌측 타일 열 경계로의 그리고 타일 열 인덱스로의 변환을 각각 지정하는, 0 내지 PicWidthInCtbsY의 포함 범위에 있는 ctbAddrX에 대한 목록 CtbToTileColBd[ ctbAddrX ] 및 ctbToTileColIdx[ ctbAddrX ]가 도출될 수 있다. 도 18은 본 개시의 일부 실시예에 따른, 변수 CtbToTileColBd 및 ctbToTileColIdx의 도출을 포함하는 예시적인 의사코드를 도시한다. 도 18에 도시된 바와 같이, 어레이 CtbToTileColBd[] 및 ctbToTileColIdx[]의 크기는 CTB의 실제 픽처 폭보다 하나 더 크다.

수직 CTB 어드레스에서 CTB의 단위의 상단 타일 열 경계로의 그리고 타일 행 인덱스로의 변환을 각각 지정하는, 0 내지 PicHeightInCtbsY의 포함 범위에 있는 ctbAddrY에 대한 목록CtbToTileRowBd[ ctbAddrY ] 및 ctbToTileRowIdx[ ctbAddrY ]가 도출될 수 있다. 도 19는 본 개시의 일부 실시예에 따른, 변수 CtbToTileRowBd 및 ctbToTileRowIdx의 도출을 포함하는 예시적인 의사코드를 도시한다. 도 19에 도시된 바와 같이, 어레이 CtbToTileRowBd[] 및 ctbToTileRowIdx[]의 크기는 CTB의 실제 픽처 높이보다 하나 더 크다.

타일 열과 행에서 i번째 서브픽처의 폭 및 높이를 각각 지정하는, 0 내지 신택스 요소(1112)("sps_num_subpics_minus1")의 범위에 있는 i에 대한 목록 SubpicWidthInTiles[i] 및 SubpicHeightInTiles[i], 및 i번째 서브픽처의 높이가 하나의 타일 행보다 작은지를 지정하는, 0 내지 신택스 요소(1112)("sps_num_subpics_minus1")의 포함 범위에 있는 i에 대한 목록 subpicHeightLessThanOneTileFlag[i]가 도출될 수 있다. 도 20은 본 개시의 일부 실시예에 따른, 변수 SubpicWidthInTiles 및 SubpicHeightInTiles의 도출을 포함하는 예시적인 의사코드를 도시한다. 도 20에 도시된 바와 같이, 타일이 다수의 직사각형 슬라이스로 파티셔닝되고 타일의 직사각형 슬라이스의 서브세트만이 i번째 서브픽처에 포함되는 경우, 타일은 SubpicHeightInTiles[i]의 값에서 하나의 타일로 카운트된다.

플래그(1240)("pps_rect_slice_flag")가 1과 동일할 때, i번째 슬라이스의 CTU의 수를 지정하는, 0 내지 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 포함 범위에 있는 i에 대한 목록 NumCtusInSlice[i], 슬라이스의 첫 번째 CTU를 포함하는 타일의 타일 인덱스를 지정하는, 0 내지 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 포함 범위에 있는 i에 대한 목록 SliceTopLeftTileIdx[i], 및 i번째 슬라이스 내 j번째 CTB의 픽처 래스터 스캔 어드레스를 지정하는, 0 내지 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 포함 범위에 있는 i, 및 0 내지 NumCtusInSlice[i]-1의 포함 범위에 있는 j에 대한 행렬 CtbAddrInSlice[i][j], 및 i번째 슬라이스를 포함하는 타일 내의 슬라이스의 수를 지정하는 변수 NumSlicesInTile[i]가 도출될 수 있다. 도 21 및 도 22는 본 개시의 일부 실시예에 따른, 변수 NumCtusInSlice, SliceTopLeftTileIdx, CtbAddrInSlice 및 NumSlicesInTile의 도출을 포함하는 예시적인 의사코드를 도시한다.

비트스트림 적합성을 충족시키기 위해, 0 내지 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 포함 범위에 있는 i에 대한 NumCtusInSlice[i]의 값은 0보다 크다. 추가적으로, 비트스트림 적합성을 충족시키기 위해, 0 내지 신택스 요소(1252)("pps_num_slices_in_pic_minus1")의 포함 범위에 있는 i, 및 0 내지 NumCtusInSlice[i]-1의 포함 범위에 있는 j에 대한 행렬 CtbAddrInSlice[i][j]는 0 내지 PicSizeInCtbsY-1의 포함 범위에 있는 모든 CTB 어드레스 각각을 한번 오직 한 번 포함한다.

i번째 서브픽처 내의 슬라이스의 수, 픽처 레벨 슬라이스 인덱스(j)를 갖는 슬라이스의 서브픽처 레벨 슬라이스 인덱스, 및 픽처 레벨 슬라이스 인덱스(j)를 갖는 슬라이스의 서브픽처 인덱스를 각각 지정하는 목록 NumSlicesInSubpic[i], SubpicLevelSliceIdx[j] 및 SubpicIdxForSlice[j]가 도출될 수 있다. 도 23은 본 개시의 일부 실시예에 따른, 변수 NumSlicesInSubpic, SubpicLevelSliceIdx 및 SubpicIdxForSlice의 도출을 포함하는 예시적인 의사코드를 도시한다.

본 개시의 실시예는, 현재 CLVS의 픽처가 하나 초과의 타일 또는 슬라이스로 파티셔닝되는지를 나타내기 위해 SPS에서 플래그를 시그널링하는 것, 및 SPS에서 시그널링된 플래그와 동일한 값으로 PPS에서 플래그를 시그널링하는 것을 제공한다. 도 24는 본 개시의 일부 실시예와 일치하는, 굵게 강조된 SPS에서 시그널링된 SPS 신택스 구조(2400)의 일부의 예시적인 코딩 신택스 표를 도시한다. 신택스 구조(2400)는 도 11의 신택스 구조(1100)에 기초하여 수정된다. 도 24에 도시된 바와 같이, 도 11에 도시된 이전 신택스로부터의 변화가 강조된 패턴으로 도시된다.

도 11에 도시된 SPS 신택스와 비교하여, 일부 실시예에서, SPS 플래그(2410)("sps_no_pic_partition_flag")는 도 24에 도시된 SPS 신택스에서 SPS 플래그(1110) 이전에 시그널링된다. 1과 동일한 SPS 플래그(2410)("sps_no_pic_partition_flag")는, SPS를 참조하는 각각의 픽처에 어떠한 픽처 파티셔닝도 적용되지 않음을 지정한다. 0과 동일한 SPS 플래그(2410)는, SPS를 참조하는 각각의 픽처가 하나 초과의 타일 또는 슬라이스로 파티셔닝될 수 있음을 지정한다.

일부 실시예에서, 도 24에 도시된 신택스와 연관된 하나 이상의 추가적인 제약이 도입될 수 있다. 예컨대, PPS에서 시그널링된 플래그(1210)("pps_no_pic_partition_flag")의 값이 연관된 SPS에서 SPS 플래그(2410)("sps_no_pic_partitoin_flag")의 값과 동일하다는 추가적인 제약이 있을 수 있다.

또한, SPS 플래그(2410)의 값이 1과 동일할 때, 신택스 요소(1112)("sps_num_subpics_minus1")의 값이 0임을 보장하기 위해 또 다른 제약이 추가될 수 있다. 서브픽처는 슬라이스의 세트이기 때문에, 슬라이스의 파티셔닝이 없을 때(예컨대, SPS 신택스 요소 플래그가 1임), 서브픽처의 파티셔닝이 없을 것이다(예컨대, SPS 신택스 요소(1112)가 0임).

도 25는 본 개시의 일부 실시예와 일치하는, 굵게 강조된 SPS에서 시그널링된 SPS 신택스 구조(2500)의 일부의 다른 예시적인 코딩 신택스 표를 도시한다. 신택스 구조(2500)는 또한 도 11의 신택스 구조(1100)에 기초하여 수정된다. 도 25에 도시된 바와 같이, 도 11에 도시된 이전 신택스로부터의 변화가 강조된 패턴으로 도시된다.

위에서 논의된 바와 같이, 일부 실시예에서, 서브픽처의 수는 SPS 플래그(2410)("sps_no_pic_partitoin_flag")가 1과 동일할 때에만 1일 수 있다. 따라서, SPS 플래그(1110)("sps_subpic_info_present_flag") 또는 SPS 신택스 요소(1112)("sps_num_subpics_minus1")는 SPS 플래그(2410)("sps_no_pic_partitoin_flag")의 값에 기초하여 조건부로 시그널링될 수 있다. 예컨대, 도 25에 도시된 바와 같이, SPS 플래그(1110)("sps_subpic_info_present_flag")는 SPS 플래그(2410)("sps_no_pic_partitoin_flag")가 0과 동일할 때 시그널링되고, SPS 플래그(1110)("sps_subpic_info_present_flag")의 시그널링은 SPS 플래그(2410)("sps_no_pic_partitoin_flag")의 값이 1과 동일할 때 스킵될 수 있다. SPS 플래그(1110)의 시그널링이 스킵되는 경우, SPS 플래그(1110)("sps_subpic_info_present_flag")의 값은 0인 것으로 결정될 수 있다. 다른 말로, SPS가 픽처 파티셔닝을 허용하지 않는 경우, 서브픽처 정보는 존재하지 않는다.

도 25의 신택스에서, 1과 동일한 SPS 플래그(2410)("sps_no_pic_partitoin_flag")는, SPS를 참조하는 각각의 픽처에 어떠한 픽처 파티셔닝도 적용되지 않음을 지정한다. 0과 동일한 SPS 플래그(2410)는, SPS를 참조하는 각각의 픽처가 하나 초과의 타일 또는 슬라이스로 파티셔닝될 수 있음을 지정한다. 도 25의 신택스에서, 1과 동일한 SPS 플래그(1110)("sps_subpic_info_present_flag")는, 서브픽처 정보가 CLVS에 대해 존재하고 CLVS의 각각의 픽처에 하나 또는 하나 초과의 서브픽처가 있을 수 있음을 지정한다. 0과 동일한 SPS 플래그(1110)("sps_subpic_info_present_flag")는, 서브픽처 정보가 CLVS에 대해 존재하지 않고 CLVS의 각각의 픽처에 하나의 서브픽처만이 있음을 지정한다. 존재하지 않는 경우, SPS 플래그(1110)("sps_subpic_info_present_flag")의 값은 0과 동일한 것으로 결정될 수 있다.

도 26은 본 개시의 일부 실시예와 일치하는, 굵게 강조된 SPS에서 시그널링된 SPS 신택스 구조(2600)의 일부의 다른 예시적인 코딩 신택스 표를 도시한다. 신택스 구조(2600)는 또한 도 11의 신택스 구조(1100)에 기초하여 수정된다. 도 26에 도시된 바와 같이, 도 11에 도시된 이전 신택스로부터의 변화가 강조된 패턴으로 도시된다.

도 26에 도시된 바와 같이, 일부 실시예에서, SPS 플래그(1112)("sps_num_subpics_minus1")는, 플래그(1110)가 1과 동일하고 SPS 플래그(2410)가 0과 동일할 때, 시그널링된다. 달리 말하면, SPS 플래그(1112)("sps_num_subpics_minus1")의 시그널링은, SPS 플래그(2410)("sps_no_pic_partitoin_flag")가 1과 동일할 때 스킵된다. 위에서 논의된 바와 같이, SPS 플래그(2410)의 값이 1일 때, SPS 플래그(1112)("sps_num_subpics_minus1")의 값은 이를 나타내는 0인 것으로 결정된다. 다른 말로, SPS가 픽처의 파티셔닝을 허용하지 않는 경우, 서브픽처의 수는 단지 1일 수 있다.

도 26의 신택스에서, 1과 동일한 SPS 플래그(2410)("sps_no_pic_partitoin_flag")는, SPS를 참조하는 각각의 픽처에 어떠한 픽처 파티셔닝도 적용되지 않음을 지정한다. 0과 동일한 SPS 플래그(2410)는, SPS를 참조하는 각각의 픽처가 하나 초과의 타일 또는 슬라이스로 파티셔닝될 수 있음을 지정한다. 도 26의 신택스에서, SPS 플래그(1112)("sps_num_subpics_minus1")에 1을 더한 것은 CLVS의 각각의 픽처 내의 서브픽처의 수를 지정한다. SPS 플래그(1112)("sps_num_subpics_minus1")의 값은 0 내지 Ceil(sps_pic_width_max_in_luma_samples÷CtbSizeY)×Ceil(sps_pic_height_max_in_luma_samples÷CtbSizeY)-1의 포함 범위에 있다. 존재하지 않는 경우, SPS 플래그(1112)("sps_num_subpics_minus1")의 값은 0과 동일한 것으로 결정될 수 있다.

일부 실시예에서, PPS 플래그(1210)("pps_no_pic_partition_flag")의 값이 CLVS 내의 코딩된 픽처에 의해 참조되는 모든 PPS에 대해 동일할 수 있다는 제약이 제거될 수 있다. 다른 말로, 동일한 CLVS 내의 픽처에 대해, 상이한 PPS는 상이한 값을 갖는 PPS 플래그(1210)("pps_no_pic_partition_flag")를 독립적으로 시그널링할 수 있다. 결과적으로, 하나의 CLVS 내에서, PPS 플래그(1210)("pps_no_pic_partition_flag")가 1과 동일한 경우, 다수의 슬라이스 또는 타일로 파티셔닝되지 않은 일부 픽처, 및 PPS 플래그(1210)("pps_no_pic_partition_flag")가 0과 동일한 경우, 하나 초과의 타일 또는 슬라이스로 파티셔닝되는 일부 다른 픽처를 갖는 것이 허용된다. 따라서, PPS 플래그(1210)("pps_no_pic_partition_flag")의 값이 CLVS 내의 코딩된 픽처에 의해 참조되는 모든 PPS에 대해 동일할 것이라는 제약이 제거될 수 있다.

도 27a-도 27c는 본 개시의 일부 실시예와 일치하는, 예시적인 비디오 인코딩 또는 디코딩 방법(2700A, 2700B 및 2700C)의 흐름도를 각각 도시한다. 비디오 인코딩 또는 디코딩 방법(2700A, 2700B 및 2700C) 중 임의의 것을 적용함으로써, 하나 이상의 SPS 신택스 요소 또는 플래그는 다른 SPS 신택스 요소(들) 또는 플래그(들)의 값에 기초하여 조건부로 시그널링될 수 있으며, 이는 출력 비트의 수를 감소시키고, 더 높은 코딩 성능을 달성한다. SPS에서 시그널링되지 않을 때, SPS 신택스 요소(들) 또는 플래그(들)의 값은 그에 따라서 결정되거나 할당될 수 있다. 일부 실시예에서, 방법(2700A-2700C)은, 도 5에 도시된 비트스트림(500)을 생성 또는 디코딩하기 위해 인코더(예컨대, 도 2a의 프로세스(200A) 또는 도 2b의 프로세스(200B)를 수행하는 인코더) 또는 디코더(예컨대, 도 3a의 디코딩 프로세스(300A) 또는 도 3b의 디코딩 프로세스(300B)를 수행하는 디코더)에 의해 수행될 수 있다. 예컨대, 인코더 또는 디코더는, 비디오 시퀀스에 대한 비트스트림(예컨대, 도 2a 또는 도 2b의 비디오 비트스트림(228))을 생성하기 위해 비디오 시퀀스(예컨대, 도 2a 또는 도 2b의 비디오 시퀀스(202))를 인코딩 또는 트랜스코딩하거나, 또는 비트스트림의 비디오 스트림(예컨대, 도 3a 또는 도 3b의 비디오 스트림(304))을 재구성하기 위해 비트스트림(예컨대, 도 3a 또는 도 3b의 비디오 비트스트림(228))을 디코딩하기 위한 장치(예컨대, 도 4의 장치(400))의 하나 이상의 소프트웨어 또는 하드웨어 구성요소로서 구현될 수 있다. 예컨대, 하나 이상의 프로세서(예컨대, 도 4의 프로세서(402))는 방법(2700A-2700C)을 수행할 수 있다.

도 24에 도시된 신택스 구조(2400)는 방법(2700A)에 적용될 수 있다. 단계(2710)에서, 장치는, 비트스트림의 SPS(sequence parameter set)에서, SPS 플래그(2410)("sps_no_pic_partition_flag")를 인코딩 또는 디코딩하도록 구성된다. SPS 플래그(2410)는, SPS를 참조하는 CLVS(coded layer video sequence)의 하나 이상의 픽처가 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타낸다.

단계(2720)에서, 장치는, SPS에서, SPS 플래그(1110)("sps_subpic_info_present_flag")를 인코딩 또는 디코딩하도록 구성된다. SPS 플래그(1110)는, SPS를 참조하여 CLVS에 대한 서브픽처 정보가 존재하는지를 나타낸다.

단계(2730)에서, 장치는 SPS 플래그(1110)가 1과 동일한지를 결정하도록 구성된다. SPS 플래그(1110)가 0인 것에 응답하여(단계(2730) ― 아니오), 장치는 단계(2740)를 우회하고, SPS 신택스 요소(1112)("sps_num_subpics_minus1")를 시그널링하지 않고 인코딩 또는 디코딩 프로세스를 계속한다.

SPS 플래그(1110)가 1과 동일한 것에 응답하여(단계(2730) ― 예), 장치는 단계(2740)를 수행하고, SPS에서, SPS 신택스 요소(1112)("sps_num_subpics_minus1")를 인코딩 또는 디코딩하도록 구성된다. SPS 신택스 요소(1112)("sps_num_subpics_minus1")는 SPS를 참조하는 CLVS의 각각의 픽처 내의 서브픽처의 수와 연관된 시퀀스 파라미터이다. 특히, SPS 신택스 요소(1112)에 1을 더한 것은 CLVS의 각각의 픽처 내의 서브픽처의 수를 지정한다. 이 예시적인 흐름도는 SPS 플래그(1110)가 1과 동일하여 단계(2740)가 수행되게 하는 것을 나타내지만, 0 및 1의 표시는 설계 선택이고, 결과는 SPS 플래그(1110) 및 다른 신택스 요에 대해 역전소(예컨대, 0과 동일한 SPS 플래그(1110)는 단계(2740)가 수행되게 함)될 수 있다는 것이 인지된다.

단계(2750)에서, 장치는, SPS 다음에 오는 PPS(picture parameter set)에서, PPS를 참조하는 픽처가 파티셔닝되는 것이 허용되는지를 나타내는, SPS 플래그(1110)와 동일한 PPS 플래그(1210)("pps_no_pic_partition_flag")를 인코딩 또는 디코딩하도록 구성된다.

도 25에 도시된 신택스 구조(2500)는 방법(2700B)에 적용될 수 있다. 방법(2700A)과 비교하여, 방법(2700B)에서, 단계(2170) 후에, 장치는 단계(2715)를 수행하고, SPS 플래그(2410)가 0과 동일한지(SPS와 연관된 픽처(들)가 파티셔닝되는 것이 허용된다는 것을 나타냄)를 결정하도록 구성된다. SPS 플래그(2410)가 1인 것 ― SPS와 연관된 픽처(들)가 파티셔닝되지 않음을 나타냄 ― 에 응답하여(단계(2715) ― 아니오), 장치는 단계(2720)를 우회하고, SPS 플래그(1110)의 인코딩 또는 디코딩을 스킵한다. 일부 실시예들에서, SPS 플래그(1110)의 값은, SPS 플래그(1110)의 시그널링이 스킵될 때 0인 것으로 결정될 수 있다.

도 26에 도시된 신택스 구조(2600)는 방법(2700C)에 적용될 수 있다. 방법(2700A 및 2700B)과 비교하여, 방법(2700C)에서, SPS 플래그(1110)가 1과 동일한 것에 응답하여(단계(2730) ― 예), 장치는 단계(2715)를 수행하고, SPS 플래그(2410)가 0과 동일한지를 결정하도록 구성된다. SPS 플래그(2410)가 1인 것 ― SPS와 연관된 픽처(들)가 파티셔닝되지 않음을 나타냄 ― 에 응답하여(단계(2715) ― 아니오), 장치는 단계(2740)를 우회하고, SPS를 참조하는 CLVS의 각각의 픽처 내의 서브픽처의 수와 연관된 SPS 신택스 요소(1112)의 인코딩 또는 디코딩을 스킵한다. 일부 실시예들에서, SPS 신택스 요소(1112)의 값은, SPS 신택스 요소(1112)의 시그널링이 스킵될 때, 0인 것으로 결정될 수 있다.

방법(2700B 또는 2700C)에 의해, SPS 플래그(1110)("sps_subpic_info_present_flag") 또는 SPS 신택스 요소(1112)("sps_num_subpics_minus1")는 SPS 플래그(2410)("sps_no_pic_partitoin_flag")의 값에 기초하여 조건부로 시그널링될 수 있다.

본 개시의 실시예는 플래그(1240)("pps_rect_slice_flag")를 시그널링하기 위한 업데이트된 방법을 제공한다. 도 28은 본 개시의 일부 실시예에 따른, 직사각형 슬라이스 모드 또는 래스터 스캔 슬라이스 모드를 나타내는 업데이트된 플래그를 포함하는 PPS 신택스 구조(2800)의 일부의 예시적인 수정된 코딩 신택스 표를 도시한다. 도 28에 도시된 바와 같이, 도 12에 도시된 이전 신택스로부터의 변화가 강조된 패턴으로 도시된다.

VVC(예컨대, VVC 드래프트 9)에서, 플래그(1240)("pps_rect_slice_flag")는, 직사각형 슬라이스 모드가 사용되는지 아니면 래스터 스캔 슬라이스 모드가 사용되는지를 나타내는 플래그이다. 도 12에 도시된 바와 같이, 플래그(1240)("pps_rect_slice_flag")는, 타일의 수가 1보다 클 때 시그널링될 수 있다. 픽처가 하나의 타일만을 포함하는 경우, 하나의 타일만을 포함하는 래스터 스캔 슬라이스는 또한 직사각형 슬라이스 모드로 표시될 수 있다. 따라서, 타일의 수가 1과 동일할 때, 래스터 스캔 슬라이스 모드를 사용하거나 플래그(1240)("pps_rect_slice_flag")을 시그널링할 필요가 없다. 따라서, 플래그(1240)("pps_rect_slice_flag")의 시그널링은 스킵되고, 플래그(1240)의 값은 1인 것으로 결정되어, 직사각형 슬라이스 모드가 적용됨을 나타낸다.

일부 경우에, 플래그(1240)의 시그널링은, 타일의 수가 미리 결정된 값 미만일 때 필요하지 않고 중복된다. 픽처의 타일 수가 4 미만인 경우, 픽처에 기껏해야 하나의 타일 열 또는 타일 행이 존재하고, 따라서 래스터 스캔 슬라이스가 또한 직사각형 슬라이스로 표시될 수 있다. 그래서 일부 실시예에서, 래스터-스캔 슬라이스의 슬라이스 파티셔닝은, 타일의 수가 4 미만인 한, 직사각형 슬라이스 모드로 표시된다. 달리 말하면, 타일의 수가 2개 또는 3개일 때, 파티셔닝은 직사각형 슬라이스 모드로 표시될 수 있다. 이 수정을 채택함으로써, 비디오 스트림에 대한 인코딩 및 디코딩 프로세스의 일관성 및 효율성이 개선될 수 있다.

따라서, 도 28에 도시된 바와 같이, 플래그(1240)("pps_rect_slice_flag")의 시그널링은 스킵될 수 있으며, 타일의 수가 4개 미만인 경우, 플래그(1240)의 값은 1인 것으로 결정된다. 타일의 수가 3보다 큰 경우, 플래그(1240)("pps_rect_slice_flag")가 시그널링된다. 도 28에 도시된 신택스에서, 0과 동일한 플래그(1240)("pps_rect_slice_flag")는, 래스터-스캔 슬라이스 모드가 PPS를 참조하는 각각의 픽처에 대해 사용되고 있고(즉, 각각의 슬라이스 내의 타일은 래스터 스캔 순서를 가짐) 슬라이스 정보가 PPS에서 시그널링되지 않음을 지정한다. 1과 동일한 플래그(1240)("pps_rect_slice_flag")는, 직사각형 슬라이스 모드가 PPS를 참조하는 각각의 픽처에 대해 사용되고 있고(즉, 각각의 슬라이스 내의 타일은 픽처의 직사각형 영역을 커버함) 슬라이스 정보가 PPS에서 시그널링됨을 지정한다. 존재하지 않는 경우, 플래그(1240)("pps_rect_slice_flag")은 1과 동일한 것으로 결정된다. SPS 플래그(1110)("sps_subpic_info_present_flag")가 1과 동일하거나 PPS 플래그("pps_mixed_nalu_types_in_pic_flag")가 1과 동일할 때, 플래그(1240)("pps_rect_slice_flag")의 값은 1과 동일하다.

도 29는 본 개시의 일부 실시예와 일치하는, 예시적인 비디오 인코딩 또는 디코딩 방법(2900)의 흐름도를 도시한다. 방법(2700A-2700C)과 유사하게, 방법(2900)은, 비디오 시퀀스를 인코딩 또는 트랜스코딩하거나, 비디오 스트림을 재구성하기 위해 비트스트림을 디코딩하기 위한 장치(예컨대, 도 4의 장치(400))의 하나 이상의 소프트웨어 또는 하드웨어 구성요소로서 구현될 수 있는 인코더 또는 디코더에 의해 수행될 수 있다. 예컨대, 하나 이상의 프로세서(예컨대, 도 4의 프로세서(402))는 방법(2900)을 수행할 수 있다.

도 28에 도시된 신택스 구조(2800)는 방법(2900)에 적용될 수 있다. 단계(2910)에서, 장치는, SPS 다음에 오는 PPS에서, PPS를 참조하는 픽처가 파티셔닝되는지를 나타내는 PPS 플래그(1210)("pps_no_pic_partition_flag")를 인코딩 또는 디코딩하도록 구성된다. 위에서 설명된 바와 같이, 일부 실시예에서, 동일한 CLVS 내의 픽처에 대해, 상이한 PPS는 상이한 값을 갖는 PPS 플래그(1210)를 독립적으로 시그널링할 수 있다. 예컨대, 단계(2910)에서, 장치는, 제1 PPS에서, 제1 PPS를 참조하는 제1 픽처가 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 플래그를 인코딩 또는 디코딩하고, 제2 PPS에서, 제2 PPS를 참조하는 제2 픽처가 파티셔닝되는지를 나타내는 제2 플래그를 인코딩 또는 디코딩할 수 있고, 제1 플래그 및 제2 플래그는 상이한 값을 갖는다. 예컨대, 제1 값을 갖는 제1 플래그는, CLVS의 제1 픽처가 파티셔닝되지 않음을 나타낼 수 있는 반면, 제1 값과 상이한 제2 값을 갖는 제2 플래그는 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낼 수 있다. 즉, CLVS의 제2 픽처가 파티셔닝되는 것이 가능하지만, 제2 픽처가 또한 파티셔닝되지 않을 수 있다.

단계(2920)에서, 장치는, 픽처의 타일의 수(예컨대, 변수 NumTilesInPic)가 임계값(예컨대, 3)보다 큰지를 결정하도록 구성된다. 일부 실시예에서, 임계값은 1보다 큰 정수이다.

픽처의 타일의 수가 임계값보다 큰 것에 응답하여(단계(2920) ― 예), 장치는, 픽처에 적용되는 슬라이스 모드를 나타내는 플래그(1240)("pps_rect_slice_flag")를 인코딩 또는 디코딩하기 위해 단계(2930)를 수행한다. 예컨대, PPS를 참조하는 픽처에 래스터 스캔 슬라이스 모드가 적용된 경우, 플래그(1240)("pps_rect_slice_flag")은 제1 값(예컨대, 0)으로 인코딩 또는 디코딩되고, 직사각형 슬라이스 모드가 PPS를 참조하는 픽처에 적용된 경우, 플래그(1240)("pps_rect_slice_flag")는 제1 값과 상이한 제2 값(예컨대, 1)으로 인코딩 또는 디코딩된다.

픽처의 타일의 수가 임계값보다 크지 않은 경우(단계(2920) ― 아니오), 단계(2930)가 스킵된다. 일부 실시예에서, 플래그(1240)("pps_rect_slice_flag")의 시그널링이 스킵될 때, 플래그(1240)의 값은, 직사각형 슬라이스 모드가 적용됨을 나타내는 제2 값(예컨대, 1)인 것으로 결정된다.

단계(2940)에서, 장치는, 플래그(1240)의 값에 따라 직사각형 슬라이스 모드가 적용되는지를 결정하도록 구성된다. PPS를 참조하는 픽처에 직사각형 슬라이스 모드가 적용될 때(단계(2940) ― 예), 장치는 단계(2950)를 수행하여 PPS에서 슬라이스 정보를 인코딩 또는 디코딩한다. PPS를 참조하는 픽처에 래스터 스캔 슬라이스 모드가 적용되는 경우(단계(2940) ― 아니오), 단계(2950)는 스킵된다.

방법(2900)에 의해, 제약이 제거되어, 동일한 CLVS 내의 픽처와 연관된 상이한 PPS가 상이한 값을 갖는 PPS 플래그(1210)를 시그널링할 수 있다. 또한, 플래그(1240)의 시그널링은 간소화될 수 있으며, 타일의 수에 따라 조건부로 수행될 수 있다. 또한, 파티셔닝에 사용된 슬라이스 모드에 따라 PPS에서 슬라이스 정보가 또한 조건부로 시그널링될 수 있다.

VVC(예컨대, VVC 드래프트 9)에서, 직사각형 슬라이스 모드의 정의에 따라, VVC에서 지원되는 직사각형 슬라이스의 2개의 경우가 있다. 첫 번째 경우에, 직사각형 슬라이스는 픽처의 직사각형 영역을 집합적으로 형성하는 다수의 개의 완전한 타일을 포함한다. 두 번째 경우에, 직사각형 슬라이스는 픽처의 직사각형 영역을 집합적으로 형성하는 하나의 타일의 다수의 연속적인 완전한 CTU 행을 포함한다. 그러나, pps_slice_flag의 시맨틱은, pps_slice_flag가 1과 동일할 때, 첫 번째 경우만을 지정한다. 결과적으로, VVC의 이전 시맨틱은 부정확할 수 있다.

본 개시의 실시예는 플래그(1240)("pps_rect_slice_flag")에 대한 업데이트된 시맨틱을 제공한다. 일부 실시예에서, 직사각형 슬라이스가 하나 이상의 완전한 타일을 포함하는 경우(예컨대, 도 9에서 첫 번째 슬라이스는 완전한 타일(910 및 920)을 포함함) 및 타일이 하나 이상의 슬라이스를 포함하는 경우(예컨대, 도 9에서 타일(930)은 제2 슬라이스 및 제3 슬라이스에 대응하는 부분(932 및 934)을 포함함) 둘 모두는 1과 동일한 플래그(1240)("pps_rect_slice_flag")의 시맨틱에서 지정된다. 달리 말하면, 플래그(1240)에 대한 시맨틱은, 각각의 슬라이스 내의 타일이 픽처의 직사각형 영역을 커버하거나, 타일 내의 각각의 슬라이스가 픽처의 직사각형 영역을 커버하고 슬라이스 정보가 PPS에서 시그널링된다는 것을 1과 동일한 플래그(1240)("pps_rect_slice_flag")가 지정한다는 것을 반영하도록 수정된다.

대안적으로, 플래그(1240)에 대한 시맨틱은 또한, 각각의 슬라이스 내의 타일이 픽처의 직사각형 영역을 커버하거나, 타일 내의 각각의 슬라이스가 픽처의 하나 이상의 연속적인 완전한 CTU 행을 커버하고 슬라이스 정보가 PPS에서 시그널링된다는 것을 1과 동일한 플래그(1240)("pps_rect_slice_flag")가 지정한다는 것을 반영하도록 수정될 수 있다.

일부 다른 실시예에서, 플래그(1240)("pps_rect_slice_flag")의 시맨틱은 래스터 스캔 슬라이스 모드 및 직사각형 슬라이스 모드를 직접 나타낼 수 있다. 예컨대, 플래그(1240)에 대한 시맨틱은 또한, "PPS를 참조하는 각각의 픽처에 대해 래스터 스캔 슬라이스 모드가 사용되고 있고" 슬라이스 정보가 PPS에서 시그널링되지 않음을 0과 동일한 플래그(1240)("pps_rect_slice_flag")가 지정하고 고, 그리고 "PPS를 참조하는 각각의 픽처에 대해 직사각형 슬라이스 모드가 사용되고 있고" 슬라이스 정보가 PPS에서 시그널링됨을 1과 동일한 플래그(1240)("pps_rect_slice_flag")가 지정한다는 것을 반영하도록 수정될 수 있다.

VVC(예컨대, VVC 드래프트 9)에서, 플래그(1250)("pps_single_slice_per_subpic_flag")는 각각의 서브픽처가 하나 이상의 직사각형 슬라이스를 포함하는지를 지정한다. 결과적으로, 직사각형 슬라이스 모드가 적용될 때, 플래그(1250)가 관련된다. 플래그(1250)가 존재하지 않는 경우, 플래그(1250)의 값은 1과 동일한 것으로 결정될 수 있다. 그러나, 도 12에 도시된 바와 같이, 플래그(1250)("pps_single_slice_per_subpic_flag")의 시그널링은 2개의 다른 시나리오 하에서 스킵될 수 있다. 첫 번째 시나리오에서, PPS 플래그(1210)("pps_no_pic_partition_flag")는 1과 동일하고, 슬라이스 파티셔닝과 연관된 플래그 및 신택스 요소가 스킵된다. 두 번째 시나리오에서, 플래그(1240)("pps_rect_slice_flag")는 0과 동일하며, 이는 래스터 스캔 슬라이스 모드가 적용되고 플래그(1250)("pps_single_slice_per_subpic_flag")가 관련이 없음을 나타낸다. 따라서, 두 번째 시나리오 하에서, 플래그(1250)("pps_single_slice_per_subpic_flag")의 값을 결정하는 것은 합리적이지 않다.

따라서, 일부 실시예에서, 존재하지 않을 때, 직사각형 슬라이스 모드가 적용되는 경우, 플래그(1250)의 값이 결정되고, 래스터 스캔 슬라이스 모드가 적용되는 경우, 결정되지 않는다. 따라서, 플래그(1250)는, PPS에 존재하지 않을 때, 직사각형 슬라이스 모드 하에서 적절하게 결정될 수 있고, 무관한 래스터 스캔 슬라이스 모드 하에서 결정되지 않을 것이다. 따라서, 코딩 성능 및 일관성이 개선될 수 있다. 예컨대, 플래그(1250)에 대한 시맨틱은, 각각의 서브픽처가 오직 하나의 직사각형 슬라이스를 포함함을 1과 동일한 플래그(1250)("pps_single_slice_per_subpic_flag")가 지정한다는 것을 반영하도록 수정될 수 있다. 0과 동일한 플래그(1250)("pps_single_slice_per_subpic_flag")은, 각각의 서브픽처가 하나 이상의 직사각형 슬라이스를 포함할 수 있음을 지정한다. PPS 플래그(1210)("pps_no_pic_partition_flag")가 1과 동일할 때, 플래그(1250)의 값은 1과 동일한 것으로 결정된다.

VVC(예컨대, VVC 드래프트 9)에서, 신택스 요소(1262)("pps_slice_width_in_tiles_minus1[i]") 및 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i]")가 존재하지 않을 때, 신택스 요소(1262, 1264)는 0과 동일한 것으로 결정된다. 그러나, 일부 시맨틱에서, 인덱스(i)의 범위는 명확하게 지정되지 않는다. 더욱이, 일부 실시예에서, 신택스 요소(1262 및 1264)는 i번째 슬라이스의 폭과 높이를 나타내므로, 인덱스(i)의 범위는 0 내지 신택스 요소(1252)의 범위(예컨대, 슬라이스의 수에서 1을 뺀 것)이다. 그러나, 신택스 요소(1252)("pps_num_slices_in_pic_minus1")와 동일한 인덱스(i)에 대해, 신택스 요소(1262)("pps_slice_width_in_tiles_minus1[i]") 및 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i]")의 값은 0과 동일한 것으로 결정되지 않는다. 따라서, 신택스 요소(1262 및 1264)가 0과 동일한 것으로 결정되는 인덱스(i)의 범위를 명확하게 지정하는 것이 바람직할 것이다.

본 개시의 실시예는 신택스 요소(1262 및 1264)에 대한 업데이트된 시맨틱을 제공한다. 일부 실시예에서, 신택스 요소(1262 및 1264)에 대한 시맨틱은, 신택스 요소(1262)에 1을 더한 것이 타일 열의 단위로 i번째 직사각형 슬라이스의 폭을 지정하고 신택스 요소(1262)의 값이 0 내지 NumTileColumns-1의 포함 범위에 있을 것을 반영하도록 수정될 수 있다. 존재하지 않는 경우, 0 내지 신택스 요소(1252)에서 1을 뺀 것의 범위에서 인덱스(i)에 대해 신택스 요소(1262)의 값은 0과 동일한 것으로 결정된다.

유사하게, 신택스 요소(1264)에 1을 더한 것은, 신택스 요소(1266)가 0과 동일할 때, 타일 행 단위로 i번째 직사각형 슬라이스의 높이를 지정한다. 신택스 요소(1264)의 값은 0 내지 NumTileRows-1의 포함 범위에 있을 것이다. 존재하지 않는 경우, 0 내지 신택스 요소(1252)에서 1을 뺀 범위에서 인덱스(i)에 대해 신택스 요소(1264)의 값은, SliceTopLeftTileIdx[i]/NumTileColumns가 NumTileRows-1과 동일할 때, 0과 동일한 것으로 결정될 수 있다. 그렇지 않으면, 인덱스(i)에 대한 신택스 요소(1264)의 값은 인덱스(i-1)에 대한 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i-1]")의 값과 동일한 것으로 결정된다.

도 12에 도시된 바와 같이, 일부 실시예에서, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")는 i번째 슬라이스를 포함하는 타일 내의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 지정한다. 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")가 0과 동일하면, i번째 슬라이스를 포함하는 타일은 다수의 슬라이스로 분할되지 않는다. 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")이 0과 동일하지 않은 경우(예컨대, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")가 0보다 큼), i번째 슬라이스를 포함하는 타일은 다수의 슬라이스로 분할될 수 있거나 분할될 수 없다. 더욱이, 신택스 요소(1266("pps_num_exp_slices_in_tile[i]")가 0보다 클 때, 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")에 1을 더한 것은, 0 내지 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")에서 1을 뺀 것의 포함 범위에 있는 인덱스(j)에 대해 i번째 슬라이스를 포함하는 타일 내의 j번째 직사각형 슬라이스의 높이를 CTU 행의 단위로 지정한다. 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")의 값은 0 내지 RowHeight[ SliceTopLeftTileIdx[i] / NumTileColumns ]-1의 포함 범위에 있다.

타일이 하나의 슬라이스만을 포함하는 시나리오에서는, 2개의 상이한 시그널링 방법이 적용될 수 있다. 첫 번째 방법에서, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")은 0과 동일하고, 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")의 시그널링은 스킵된다. 두 번째 방법에서, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")은 1과 동일하고 pps_exp_slice_height_in_ctus_minus1[i][0]은 RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]-1(예컨대, 타일의 높이에서 1을 뺀 것)과 동일하다. 둘 모두의 시그널링 방법은 타일이 하나의 슬라이스만을 포함함을 나타낸다.

일부 실시예에서, 전술한 시그널링 방법의 중복성은 신택스 요소 및 그들의 시맨틱을 수정함으로써 제거될 수 있다. 본 개시의 실시예는 PPS 신택스에 대한 업데이트된 시맨틱을 제공한다. 도 30은 본 개시의 일부 실시예와 일치하는, PPS 신택스 구조(3000)의 일부의 예시적인 수정된 코딩 신택스 표를 도시한다. 도 30에 도시된 바와 같이, 도 12에 도시된 이전 신택스로부터의 변경은 강조된 패턴으로 도시되며, 제안된 삭제된 신택스는 취소선으로 추가로 도시된다.

도 12에 도시된 SPS 신택스와 비교하여, 일부 실시예에서, 도 30에 도시된 바와 같이, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")는 신택스 요소(3066)("pps_num_exp_slices_in_tile_minus1[i]")(예컨대, pps_num_exp_slices_in_tile[i]에서 1을 뺀 것)로 대체된다. 따라서, 첫 번째 시그널링 방법은 제거된다. 타일이 하나의 슬라이스를 포함할 때, 인코더는 신택스 요소(3066)("pps_num_exp_slices_in_tile_minus1[i]")를 0과 동일한 것으로 시그널링하고, 그런 다음 신택스 요소(1268)(예컨대, "pps_exp_slice_height_in_ctus_minus1[i][0]")를 타일의 높이에서 1을 뺀 것과 동일한 것으로 시그널링한다.

도 30의 신택스에서, 신택스 요소(3066)에 1을 더한 것은, i번째 슬라이스를 포함하는 타일(즉, 타일 인덱스가 SliceTopLeftTileIdx[i]와 동일한 타일) 내의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 지정한다. 신택스 요소(3066)의 값은 0 내지 대응하는 타일의 높이(RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns])에서 2를 뺀 것의 포함 범위에 있을 것이다. 존재하지 않는 경우, 신택스 요소(3066)의 값은 0과 동일한 것으로 결정된다.

도 30의 신택스에서, 신택스 요소(1268)에서 1을 더한 것은, 0 내지 신택스 요소(3066)("pps_num_exp_slices_in_tile_minus1[i]")의 포함 범위에 있는 인덱스(j)에 대해, i번째 슬라이스를 포함하는 타일 내의 j번째 직사각형 슬라이스의 높이를 CTU 행의 단위로 지정한다. 신택스 요소 "pps_exp_slice_height_in_ctus_minus1[i][pps_num_exp_slices_in_tile_minus1[i]]"는 또한, 본원에서 지정된 바와 같이, 신택스 요소(3066)보다 큰 인덱스를 갖는 i번째 슬라이스를 포함하는 타일 내의 직사각형 슬라이스의 높이를 도출하는 데 사용된다.

도 31a 및 도 31b는 본 개시의 일부 실시예와 일치하는, 도 29의 방법(2900)의 단계(2950)에서 PPS에서 슬라이스 정보를 인코딩 또는 디코딩하는 예시적인 상세한 동작을 각각 도시한다. 도 12의 신택스가 적용될 때, 도 31a에 도시된 바와 같이, 단계(2950)는 단계(2952 및 2954)를 포함한다. 단계(2952)에서, 장치는, i번째 슬라이스를 포함하는 타일의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 지정하는 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]")를 인코딩 또는 디코딩한다. 단계(2954)에서, 장치는 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")를 인코딩 또는 디코딩한다. 신택스 요소(1268)에 1을 더한 것은 i번째 슬라이스를 포함하는 타일 내의 j번째 직사각형 슬라이스의 높이를 지정한다.

도 30의 수정된 신택스가 적용될 때, 도 31b에 도시된 바와 같이, 단계(2950)는 단계(2956 및 2954)를 포함한다. 단계(2956)에서, 장치는 신택스 요소(3066)("pps_num_exp_slices_in_tile_minus1[i]")를 인코딩 또는 디코딩한다. 신택스 요소(3066)에 1을 더한 것은 i번째 슬라이스를 포함하는 타일 내의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 지정한다.

도 32는 본 개시의 일부 실시예와 일치하는, 예시적인 비디오 인코딩 또는 디코딩 방법(3200)의 흐름도를 도시한다. 비디오 인코딩 또는 디코딩 방법(3200)을 적용함으로써, 하나 이상의 PPS 신택스 요소 또는 플래그는 다른 신택스 요소(들) 또는 플래그(들)의 값에 기초하여 조건부로 시그널링될 수 있으며, 이는 출력 비트의 수를 감소시키고 더 높은 코딩 성능을 달성한다. PPS에서 시그널링되지 않을 때, PPS 신택스 요소(들) 또는 플래그(들)의 값은 그에 따라서 결정되거나 할당될 수 있다. 방법(2700A-2700C)과 유사하게, 방법(3200)은, 비디오 시퀀스를 인코딩 또는 트랜스코딩하거나, 비디오 스트림을 재구성하기 위해 비트스트림을 디코딩하기 위한 장치(예컨대, 도 4의 장치(400))의 하나 이상의 소프트웨어 또는 하드웨어 구성요소로서 구현될 수 있는 인코더 또는 디코더에 의해 수행될 수 있다. 예컨대, 하나 이상의 프로세서(예컨대, 도 4의 프로세서(402))는 방법(3200)을 수행할 수 있다.

단계(3205)에서, 장치는, PPS를 참조하는 픽처가 파티셔닝되었는지를 나타내는 PPS 플래그(1210)("pps_no_pic_partition_flag")를, PPS에서, 인코딩 또는 디코딩하도록 구성된다. 위에서 설명된 바와 같이, 일부 실시예에서, 동일한 CLVS 내의 픽처에 대해, 상이한 PPS는 상이한 값을 갖는 PPS 플래그(1210)를 독립적으로 시그널링할 수 있다. 예컨대, 장치는, 제1 PPS에서, 제1 PPS를 참조하는 제1 픽처가 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 플래그를 인코딩 또는 디코딩하고, 제2 PPS에서, 제2 PPS를 참조하는 제2 픽처가 파티셔닝되는지를 나타내는 제2 플래그를 인코딩 또는 디코딩할 수 있고, 여기서 제1 플래그 및 제2 플래그는 상이한 값을 갖는다.

단계(3210)에서, 장치는 PPS 플래그(1210)의 값에 기초하여, PPS를 참조하는 픽처가 파티셔닝되지 않는지를 결정한다. PPS 플래그(1210)가 1과 동일할 때(단계(3210) ― 예), PPS를 참조하는 픽처는 파티셔닝되지 않고, 장치는 단계(3220 및 3230)를 수행하여 플래그(1250)를 인코딩 또는 디코딩하는 것을 스킵하고, 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타내는 플래그(1250)의 값을 결정한다. 예컨대, 단계(3230)에서, 플래그(1250)는 1로 결정될 수 있다. PPS 플래그(1210)가 0과 동일할 때(단계(3210) ― 아니오), 장치는 플래그(1250)를 인코딩 또는 디코딩하기 위해 단계(3225)를 수행한다.

플래그(1250)의 값이 단계(3230) 또는 단계(3225)에서 결정되거나 인코딩/디코딩된 후, 단계(3240)에서, 0 내지 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있는 인덱스(i)에 대해, 신택스 요소(1262)("pps_slice_width_in_tiles_minus1[i]")가 PPS에서 누락된 경우, 장치는 신택스 요소(1262)를 0인 것으로 결정한다. 신택스 요소(1262)는 인덱스(i)에 대한 i번째 직사각형 슬라이스의 폭과 연관된 픽처 파라미터이다. 일부 실시예에서, 신택스 요소(1262)의 값은 0 내지 대응하는 타일의 열의 수(NumTileColumns)에서 1을 뺀 것의 포함 범위에 있다.

단계(3250)에서, 0 내지 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있는 인덱스(i)에 대해, 신택스 요소(1264)("pps_slice_height_in_tiles_minus1[i]")가 PPS에서 누락된 경우, 장치는 신택스 요소(1264)의 값을 결정한다. 신택스 요소(1264)는 인덱스(i)에 대한 i번째 직사각형 슬라이스의 높이와 연관된 픽처 파라미터이다. 일부 실시예에서, 신택스 요소(1264)의 값은 0 내지 대응하는 타일의 행 수(예컨대, NumTileRows)에서 1을 뺀 것의 포함 범위에 있다. 위의 실시예에서 논의된 바와 같이, 존재하지 않을 때, i번째 직사각형 슬라이스의 신택스 요소(1264)는 0인 것으로 또는 (i-1)번째 직사각형 슬라이스의 신택스 요소(1264)의 값과 동일한 것으로 결정될 수 있다.

일부 다른 실시예에서, 신택스 요소(1268)에 대한 시맨틱은 또한, 신택스 요소(1268)의 값이 0 내지 RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]에서 2를 뺀 것의 포함 범위에 있음을 반영하도록 수정될 수 있다. 달리 말하면, 신택스 요소(1268)는 대응하는 타일의 높이에서 2를 뺀 상한값으로 인코딩 또는 디코딩되는 픽처 파라미터이다.

신택스 요소(1268)의 최대값이 타일의 높이에서 2를 뺀 것으로 감소함에 따라, 제2 시그널링 방법이 제거된다. 따라서, 대응하는 타일이 단일 슬라이스를 포함하는 경우, 신택스 요소(1266)는 0과 동일하도록 인코딩 또는 디코딩된다. 대응하는 타일이 2개 이상의 슬라이스를 포함할 때, 신택스 요소(1266)는 1보다 크거나 같도록 인코딩 또는 디코딩된다.

위에서 논의된 바와 같이, 일부 실시예에서, 하나의 타일 내의 직사각형 슬라이스에 대해, 신택스 요소(1266)는 i번째 슬라이스를 포함하는 타일 내의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 지정한다. 신택스 요소(1266)가 0보다 큰 경우, 신택스 요소(1268)에 1을 더한 것은, 0 내지 신택스 요소(1266)에서 1을 뺀 것의 포함 범위에 있는 인덱스(j)에 대해, i번째 슬라이스를 포함하는 타일 내의 j번째 직사각형 슬라이스의 높이를 CTU 행의 단위로 지정한다. 신택스 요소(1268)의 값은 0 내지 RowHeight[ SliceTopLeftTileIdx[i] / NumTileColumns]에서 1을 뺀 것의 포함 범위에 있다.

타일 내의 각각의 개별 슬라이스에 대해, 명시적으로 시그널링된 각각의 슬라이스 높이는 0 내지 타일 높이의 범위 내에 있다는 것이 유의된다. 또한, 하나의 타일 내의 모든 슬라이스의 높이의 합이 타일의 높이와 동일해야 한다는 점을 고려하면, 명시적으로 시그널링되는 슬라이스의 높이의 합은 타일의 높이보다 작거나 동일하다. 슬라이스의 최소 높이가 1과 동일하기 때문에, 명시적으로 시그널링된 각각의 슬라이스 높이에서 1을 뺀 것은 타일 높이에서 타일 내의 총 슬라이스 수를 뺀 것보다 작거나 동일해야 한다.

본 개시의 실시예는 신택스 요소(1268)에 대한 업데이트된 시맨틱을 제공한다. 따라서, 명시적으로 시그널링된 각각의 슬라이스 높이의 범위는 보다 정확한 값으로 감소될 수 있다. 특히, 신택스 요소(1268)("pps_exp_slice_height_in_ctus_minus1[i][j]")의 최대값은 RowHeight[ SliceTopLeftTileIdx[i] / NumTileColumns ]에서 현재 타일의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 뺀 것으로 변경될 수 있다.

도 12에 도시된 실시예와 결합될 때, 신택스 요소(1268)에 대한 시맨틱은, 신택스 요소(1268)의 값이 0 내지 RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]에서 신택스 요소(1266)의 값을 뺀 포함 범위에 있을 것이라는 것을 반영하도록 수정될 수 있다. 달리 말하면, 신택스 요소(1268)의 상한값은 대응하는 타일의 높이에서 대응하는 타일 내의 슬라이스에 대해 명시적으로 제공된 슬라이스 높이의 수를 뺀 것이다.

신택스 요소(1266)를 신택스 요소(3066)로 대체하는 도 30에 도시된 실시예와 결합될 때, 신택스 요소(1268)에 대한 시맨틱은, 신택스 요소(1268)의 값이 0 내지 RowHeight[ SliceTopLeftTileIdx[i] / NumTileColumns]에서 신택스 요소(3066)의 값을 빼고 추가로 1을 뺀 것의 포함 범위에 있을 것이라는 것을 반영하도록 수정될 수 있다.

신택스 요소(1268)의 최대값이 타일 높이에서 2를 뺀 것으로 감소되는 실시예와 결합될 때, 신택스 요소(1266)("pps_num_exp_slices_in_tile[i]") 및 2 중 더 큰 것을 선택하는 함수 max(pps_num_exp_slices_in_tile[i], 2)가 사용될 수 있고, 신택스 요소(1268)에 대한 시맨틱은, 신택스 요소(1268)의 값이 0 내지 RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns]에서 max(pps_num_exp_slices_in_tile[i], 2)를 뺀 것의 포함 범위에 있을 것이라는 것을 반영하도록 추가로 수정될 수 있다. 달리 말하면, 신택스 요소(1268)의 상한값은 대응하는 타일의 높이(예컨대, RowHeight[SliceTopLeftTileIdx[i] / NumTileColumns])에서 2를 뺀 것, 또는 대응하는 타일의 높이에서 대응하는 타일에 명시적으로 제공된 슬라이스 높이의 수(pps_num_exp_slices_in_tile[i])를 뺀 것 중 더 작은 것이다.

도 33은 본 개시의 일부 실시예에 따른, 변수 NumCtusInSlice, SliceTopLeftTileIdx, CtbAddrInSlice 및 NumSlicesInTile의 업데이트된 도출을 포함하는 예시적인 의사코드를 도시한다. 도 33에 도시된 바와 같이, 이전 VVC로부터의 변화가 강조 표시된 패턴으로 표시되고, 제안된 삭제된 신택스는 취소선으로 추가로 표시된다.

도 34는 본 개시의 일부 실시예에 따른, 변수 NumCtusInSlice 및 CtbAddrInSlice에 대한 업데이트된 도출을 포함하는 예시적인 의사코드를 도시한다. 도 34에 도시된 바와 같이, 이전 VVC로부터의 변화가 이탤릭체로 표시되고, 제안된 삭제된 신택스는 취소선으로 추가로 표시된다. 도 34에 도시된 의사코드에서, 이전 VVC 의사코드에서 NumCtusInSlice[i] 및 CtbAddrInSlice[i][j]의 도출에서 실수 및 하나의 중복 라인이 수정된다.

위의 것을 고려해볼 때, 본 개시의 다양한 실시예에서 제안된 바와 같이, 타일/슬라이스 파티셔닝과 관련된 SPS 및 PPS 신택스 요소를 수정함으로써, 인코딩/디코딩 방법이 일관성 있고 효율적일 수 있다. 또한, 신택스 요소가 시그널링되지 않을 때, 신택스 요소의 값을 적절히 결정함으로써, 타일/슬라이스 파티셔닝과 관련된 일부 신택스 요소의 시그널링이 일부 경우에 스킵될 수 있고, 이는 출력 비트의 수를 감소시키고, 따라서 코딩 효율을 개선한다.

본 개시의 다양한 실시예가 현재의 VVC 표준과 관련하여 설명되었지만, 다양한 실시예가 다른 비디오 코딩 기술들에 적용 가능하다는 것이 인지된다.

실시예는 다음의 조항을 사용하여 추가로 설명될 수 있다.

1. 비디오를 인코딩 또는 디코딩하는 방법으로서,

CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함하고,

제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낸다.

2. 비디오를 인코딩 또는 디코딩하는 방법으로서,

파티셔닝된 픽처의 타일 수가 임계값보다 더 큰지를 결정하는 단계 ― 임계값은 1보다 더 큼 ― ; 및

파티셔닝된 픽처의 타일 수가 임계값보다 큰 것에 응답하여, 파티셔닝된 픽처에 적용되는 슬라이스 모드와 연관된 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함한다.

3. 조항 1 또는 조항 2의 방법에 있어서, 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계는,

래스터 스캔 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계; 또는 직사각형 슬라이스 모드(rectangular slice mode)가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값과 상이한 제4 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함한다.

4. 조항 3의 방법에 있어서,

직사각형 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, PPS에서 슬라이스 정보를 지정하는 하나 이상의 신택스 요소를 인코딩 또는 디코딩하는 단계를 더 포함한다.

5. 비디오를 인코딩 또는 디코딩하는 방법으로서,

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 결정하는 단계; 및

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용된다는 결정에 응답하여, PPS(picture parameter set)에서, PPS를 참조하는 픽처에 적용되는 슬라이스 모드와 연관된 제1 플래그를 인코딩 또는 디코딩하는 단계,

래스터 스캔 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 단계; 또는 직사각형 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값과 상이한 제2 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 단계를 포함한다.

6. 조항 3-5 중 어느 하나의 조항의 방법에 있어서,

래스터 스캔 슬라이스 모드에서, 픽처는 복수의 래스터 스캔 슬라이스로 파티셔닝되고, 래스터 스캔 슬라이스 중 임의의 것은 픽처의 타일 래스터 스캔에서 하나 이상의 완전한 타일의 시퀀스를 포함하고; 그리고

직사각형 슬라이스 모드에서, 픽처는 복수의 직사각형 슬라이스로 파티셔닝되고, 직사각형 슬라이스 중 하나는 픽처의 직사각형 영역을 커버하는 하나 이상의 타일을 포함하거나, 또는 직사각형 슬라이스 중 하나는 타일의 코딩 트리 단위의 하나 이상의 연속적인 행을 커버한다.

7. 조항 5 또는 조항 6의 방법에 있어서,

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 지정하는 제1 픽처 파라미터를 인코딩 또는 디코딩하는 단계를 더 포함하고, 대응하는 타일이 단일 슬라이스를 포함하는 경우, 제1 픽처 파라미터는 0과 동일하다.

8. 조항 7의 방법에 있어서, 제1 픽처 파라미터의 값은 0 내지 대응하는 타일의 높이에서 2를 뺀 것의 포함 범위에 있다.

9. 조항 5-8 중 어느 하나의 방법에 있어서,

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 지정하는 제3 픽처 파라미터를 인코딩 또는 디코딩하는 단계를 더 포함하고, 대응하는 타일이 단일 슬라이스를 포함하는 경우, 제3 픽처 파라미터는 0과 동일하다.

10. 조항 9의 방법에 있어서,

대응하는 타일 내의 대응하는 직사각형 슬라이스의 높이에서 1을 뺀 것을 지정하는 제2 픽처 파라미터를 인코딩 또는 디코딩하는 단계를 더 포함한다.

11. 조항 10의 방법에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것이다.

12. 조항 10의 방법에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제4 픽처 파라미터를 뺀 것이고, 제4 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 나타낸다.

13. 조항 10의 방법에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제5 픽처 파라미터 및 추가로 1을 뺀 것이고,

제5 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 나타낸다.

14. 조항 10의 방법에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것 또는 대응하는 타일의 높이에서 대응하는 타일의 제공된 슬라이스 높이의 수를 뺀 것 중 더 작은 것이다.

15. 비디오를 인코딩 또는 디코딩하는 방법으로서,

CLVS(coded layer video sequence)의 픽처와 연관된 PPS(picture parameter set)에서, 연관된 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작 ― 제1 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되지 않는다는 것을 나타내거나, 또는 제1 값과 상이한 제2 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되는 것이 허용된다는 것을 나타냄 ― ; 및

제1 PPS 플래그가 제1 값과 동일할 때, PPS에서, 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함하는지를 나타내는 제2 PPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 동작, 및 제2 PPS 플래그의 값이 제3 값과 동일하다고 결정하는 동작을 포함하고, 제3 값과 동일한 제2 PPS 플래그는 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타낸다.

16. 비디오를 인코딩 또는 디코딩하는 방법으로서,

인덱스(i)에 대해, CLVS(coded layer video sequence)의 적어도 하나의 픽처와 연관된 PPS(picture parameter set)에서, i번째 직사각형 슬라이스의 폭과 연관된 제1 픽처 파라미터를 인코딩 또는 디코딩하는 단계; 및

제1 픽처 파라미터가 PPS에 존재하지 않을 때, 제1 픽처 파라미터를 0인 것으로 결정하는 단계를 포함하고,

인덱스(i)는 0 내지 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있다.

17. 조항 16의 방법에 있어서,

인덱스(i)에 대해, i번째 직사각형 슬라이스의 높이와 연관된 제2 픽처 파라미터를 인코딩 또는 디코딩하는 동작; 및

제2 픽처 파라미터가 인덱스(i)에 대해 PPS에 존재하지 않을 때, 제2 픽처 파라미터를 0이거나 또는 (i-1)번째 직사각형의 높이와 연관된 제3 픽처 파라미터의 값과 동일한 것으로 결정하는 동작을 포함한다.

18. 비디오를 인코딩 또는 디코딩하는 방법으로서,

비트스트림의 SPS(sequence parameter set)에서, SPS를 참조하는 CLVS(coded layer video sequence) 내의 하나 이상의 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 SPS 플래그를 인코딩 또는 디코딩하는 단계; 및

SPS와 연관된 PPS(picture parameter set)에서, PPS를 참조하는 픽처가 파티셔닝되는지를 나타내기 위한 제1 SPS 플래그와 동일한 제1 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함한다.

19. 조항 18의 방법에 있어서,

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그를 나타내는 것에 응답하여, SPS에서 제2 SPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 단계를 더 포함하고, 제2 SPS 플래그는 SPS를 참조하는 CLVS에 대해 서브픽처 정보가 존재하는지를 나타낸다.

20. 조항 18 또는 조항 19의 방법에 있어서,

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그가 나타내는 것에 응답하여, SPS를 참조하는 CLVS 내의 각각의 픽처 내의 서브픽처의 수와 연관된 제1 SPS 시퀀스 파라미터를 인코딩 또는 디코딩하는 것을 스킵하는 단계를 더 포함한다.

21. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그를 인코딩 또는 디코딩하게 하도록 구성되고,

제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낸다.

22. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

파티셔닝된 픽처의 타일 수가 임계값보다 더 큰지를 결정하게 하고 ― 임계값은 1보다 더 큼 ― ; 및

파티셔닝된 픽처의 타일 수가 임계값보다 큰 것에 응답하여, 파티셔닝된 픽처에 적용되는 슬라이스 모드와 연관된 제2 PPS 플래그를 인코딩 또는 디코딩하게 하도록 구성된다.

23. 조항 21 또는 조항 22의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여,

래스터 스캔 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩하거나; 또는 직사각형 슬라이스 모드(rectangular slice mode)가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값과 상이한 제4 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩함으로써,

장치로 하여금 제2 PPS 플래그를 인코딩 또는 디코딩하게 하도록 구성된다.

24. 조항 23의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

직사각형 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, PPS에서 슬라이스 정보를 지정하는 하나 이상의 신택스 요소를 인코딩 또는 디코딩하게 하도록 구성된다.

25. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 결정하게 하고; 그리고

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용된다는 결정에 응답하여, PPS(picture parameter set)에서, PPS를 참조하는 픽처에 적용되는 슬라이스 모드와 연관된 제1 플래그를 인코딩 또는 디코딩하게 하고,

래스터 스캔 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값을 갖는 제1 플래그를 인코딩 또는 디코딩하게 하거나; 또는 직사각형 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값과 상이한 제2 값을 갖는 제1 플래그를 인코딩 또는 디코딩하게 하도록 구성된다.

26. 조항 25의 장치에 있어서,

래스터 스캔 슬라이스 모드에서, 픽처는 복수의 래스터 스캔 슬라이스로 파티셔닝되고, 래스터 스캔 슬라이스 중 임의의 것은 픽처의 타일 래스터 스캔에서 하나 이상의 완전한 타일의 시퀀스를 포함하고; 그리고

직사각형 슬라이스 모드에서, 픽처는 복수의 직사각형 슬라이스로 파티셔닝되고, 직사각형 슬라이스 중 하나는 픽처의 직사각형 영역을 커버하는 하나 이상의 타일을 포함하거나, 또는 직사각형 슬라이스 중 하나는 타일의 코딩 트리 단위의 하나 이상의 연속적인 행을 커버한다.

27. 조항 25 또는 조항 26의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 지정하는 제1 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성되고,

대응하는 타일이 단일 슬라이스를 포함하는 경우, 제1 픽처 파라미터는 0과 동일하다.

28. 조항 27의 장치에 있어서, 제1 픽처 파라미터의 값은 0 내지 대응하는 타일의 높이에서 2를 뺀 것의 포함 범위에 있다.

29. 조항 25- 28 중 임의의 것의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 지정하는 제3 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성되고,

대응하는 타일이 단일 슬라이스를 포함하는 경우, 제3 픽처 파라미터는 0과 동일하다.

30. 조항 29의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

대응하는 타일 내의 대응하는 직사각형 슬라이스의 높이에서 1을 뺀 것을 지정하는 제2 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성된다.

31. 조항 30의 장치에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것이다.

32. 조항 30의 장치에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제4 픽처 파라미터를 뺀 것이고, 제4 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 나타낸다.

33. 조항 30의 장치에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제5 픽처 파라미터 및 추가로 1을 뺀 것이고,

제5 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 나타낸다.

34. 조항 30의 장치에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것 또는 대응하는 타일의 높이에서 대응하는 타일의 제공된 슬라이스 높이의 수를 뺀 것 중 더 작은 것이다.

35. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

CLVS(coded layer video sequence)의 픽처와 연관된 PPS(picture parameter set)에서, 연관된 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 제1 PPS 플래그를 인코딩 또는 디코딩하게 하고 ― 제1 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되지 않는다는 것을 나타내거나, 또는 제1 값과 상이한 제2 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되는 것이 허용된다는 것을 나타냄 ― ; 및

제1 PPS 플래그가 제1 값과 동일할 때, PPS에서, 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함하는지를 나타내는 제2 PPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하게 하고, 그리고 제2 PPS 플래그의 값이 제3 값과 동일하다고 결정하게 하도록 구성되고,

제3 값과 동일한 제2 PPS 플래그는 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타낸다.

36. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

인덱스(i)에 대해, CLVS(coded layer video sequence)의 적어도 하나의 픽처와 연관된 PPS(picture parameter set)에서, 제1 픽처 파라미터를 인코딩 또는 디코딩하게 하고 ― 제1 픽처 파라미터는 i번째 직사각형의 폭과 연관됨 ― ; 그리고

제1 픽처 파라미터가 PPS에 존재하지 않을 때, 제1 픽처 파라미터를 0인 것으로 결정하게 하도록 구성되고,

인덱스(i)는 0 내지 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있다.

37. 조항 36의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

인덱스(i)에 대해, i번째 직사각형 슬라이스의 높이와 연관된 제2 픽처 파라미터를 인코딩 또는 디코딩하게 하고; 그리고

제2 픽처 파라미터가 인덱스(i)에 대해 PPS에 존재하지 않을 때, 제2 픽처 파라미터를 0이거나 또는 (i-1)번째 직사각형의 높이와 연관된 제3 픽처 파라미터의 값과 동일한 것으로 결정하게 하도록 구성된다.

38. 장치로서,

명령을 저장하도록 구성된 메모리; 및

하나 이상의 프로세서를 포함하고, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금:

비트스트림의 SPS(sequence parameter set)에서, SPS를 참조하는 CLVS(coded layer video sequence) 내의 하나 이상의 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 SPS 플래그를 인코딩 또는 디코딩하게 하고; 그리고

SPS와 연관된 PPS(picture parameter set)에서, PPS를 참조하는 픽처가 파티셔닝되는지를 나타내기 위한 제1 SPS 플래그와 동일한 제1 PPS 플래그를 인코딩 또는 디코딩하게 하도록 구성된다.

39. 조항 38의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그를 나타내는 것에 응답하여, SPS에서 제2 SPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하게 하도록 구성되고,

제2 SPS 플래그는 SPS를 참조하는 CLVS에 대해 서브픽처 정보가 존재하는지를 나타낸다.

40. 조항 38 또는 조항 39의 장치에 있어서, 하나 이상의 프로세서는 명령을 실행하여 장치로 하여금 추가로:

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그가 나타내는 것에 응답하여, SPS를 참조하는 CLVS 내의 각각의 픽처 내의 서브픽처의 수와 연관된 제1 SPS 시퀀스 파라미터를 인코딩 또는 디코딩하는 것을 스킵하게 하도록 구성된다.

41. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작을 포함하고,

제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타낸다.

42. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

파티셔닝된 픽처의 타일 수가 임계값보다 더 큰지를 결정하는 동작 ― 임계값은 1보다 더 큼 ― ; 및

파티셔닝된 픽처의 타일 수가 임계값보다 큰 것에 응답하여, 파티셔닝된 픽처에 적용되는 슬라이스 모드와 연관된 제2 PPS 플래그를 인코딩 또는 디코딩하는 동작을 포함한다.

43. 조항 41 또는 조항 42의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는,

래스터 스캔 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩하거나; 또는 직사각형 슬라이스 모드(rectangular slice mode)가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, 제3 값과 상이한 제4 값을 갖는 제2 PPS 플래그를 인코딩 또는 디코딩함으로써,

디바이스로 하여금 추가로 제2 PPS 플래그를 인코딩 또는 디코딩하게 한다.

44. 조항 43의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

직사각형 슬라이스 모드가 PPS를 참조하는 파티셔닝된 픽처에 적용될 때, PPS에서 슬라이스 정보를 지정하는 하나 이상의 신택스 요소를 인코딩 또는 디코딩하는 동작을 포함한다.

45. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 결정하는 동작; 및

픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용된다는 결정에 응답하여, PPS(picture parameter set)에서, PPS를 참조하는 픽처에 적용되는 슬라이스 모드와 연관된 제1 플래그를 인코딩 또는 디코딩하는 동작,

래스터 스캔 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 동작; 또는 직사각형 슬라이스 모드가 픽처를 파티셔닝하기 위해 적용될 때, 제1 값과 상이한 제2 값을 갖는 제1 플래그를 인코딩 또는 디코딩하는 동작을 포함한다.

46. 조항 45의 비일시적 컴퓨터 판독 가능 저장 매체에 있어서,

래스터 스캔 슬라이스 모드에서, 픽처는 복수의 래스터 스캔 슬라이스로 파티셔닝되고, 래스터 스캔 슬라이스 중 임의의 것은 픽처의 타일 래스터 스캔에서 하나 이상의 완전한 타일의 시퀀스를 포함하고; 그리고

직사각형 슬라이스 모드에서, 픽처는 복수의 직사각형 슬라이스로 파티셔닝되고, 직사각형 슬라이스 중 하나는 픽처의 직사각형 영역을 커버하는 하나 이상의 타일을 포함하거나, 또는 직사각형 슬라이스 중 하나는 타일의 코딩 트리 단위의 하나 이상의 연속적인 행을 커버한다.

47. 조항 45 또는 조항 46의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 지정하는 제1 픽처 파라미터를 인코딩 또는 디코딩하는 동작을 포함하고,

대응하는 타일이 단일 슬라이스를 포함하는 경우, 제1 픽처 파라미터는 0과 동일하다.

48. 조항 47의 비일시적 컴퓨터 판독 가능 저장 매체에 있어서, 제1 픽처 파라미터의 값은 0 내지 대응하는 타일의 높이에서 2를 뺀 것의 포함 범위에 있다.

49. 조항 45-48 중 임의의 것의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 지정하는 제3 픽처 파라미터를 인코딩 또는 디코딩하는 동작을 포함하고,

대응하는 타일이 단일 슬라이스를 포함하는 경우, 제3 픽처 파라미터는 0과 동일하다.

50. 조항 49의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

대응하는 타일 내의 대응하는 직사각형 슬라이스의 높이에서 1을 뺀 것을 지정하는 제2 픽처 파라미터를 인코딩 또는 디코딩하는 동작을 포함한다.

51. 조항 50의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것이다.

52. 조항 50의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제4 픽처 파라미터를 뺀 것이고, 제4 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 나타낸다.

53. 조항 50의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 제5 픽처 파라미터 및 추가로 1을 뺀 것이고,

제5 픽처 파라미터는 대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 나타낸다.

54. 조항 50의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 제2 픽처 파라미터의 상한값은 대응하는 타일의 높이에서 2를 뺀 것 또는 대응하는 타일의 높이에서 대응하는 타일의 제공된 슬라이스 높이의 수를 뺀 것 중 더 작은 것이다.

55. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

CLVS(coded layer video sequence)의 픽처와 연관된 PPS(picture parameter set)에서, 연관된 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작 ― 제1 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되지 않는다는 것을 나타내거나, 또는 제1 값과 상이한 제2 값과 동일한 제1 PPS 플래그는 연관된 픽처가 파티셔닝되는 것이 허용된다는 것을 나타냄 ― ; 및

제1 PPS 플래그가 제1 값과 동일할 때, PPS에서, 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함하는지를 나타내는 제2 PPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 동작, 및 제2 PPS 플래그의 값이 제3 값과 동일하다고 결정하는 동작을 포함하고,

제3 값과 동일한 제2 PPS 플래그는 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타낸다.

56. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

인덱스(i)에 대해, CLVS(coded layer video sequence)의 적어도 하나의 픽처와 연관된 PPS(picture parameter set)에서, i번째 직사각형 슬라이스의 폭과 연관된 제1 픽처 파라미터를 인코딩 또는 디코딩하는 동작; 및

제1 픽처 파라미터가 PPS에 존재하지 않을 때, 제1 픽처 파라미터를 0인 것으로 결정하는 동작을 포함하고,

인덱스(i)는 0 내지 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있다.

57. 조항 56의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

인덱스(i)에 대해, i번째 직사각형 슬라이스의 높이와 연관된 제2 픽처 파라미터를 인코딩 또는 디코딩하는 동작; 및

제2 픽처 파라미터가 인덱스(i)에 대해 PPS에 존재하지 않을 때, 제2 픽처 파라미터를 0이거나 또는 (i-1)번째 직사각형의 높이와 연관된 제3 픽처 파라미터의 값과 동일한 것으로 결정하는 동작을 포함한다.

58. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서, 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 디바이스로 하여금 동작을 수행하게 하고, 동작은:

비트스트림의 SPS(sequence parameter set)에서, SPS를 참조하는 CLVS(coded layer video sequence) 내의 하나 이상의 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 SPS 플래그를 인코딩 또는 디코딩하는 동작; 및

SPS와 연관된 PPS(picture parameter set)에서, PPS를 참조하는 픽처가 파티셔닝되는지를 나타내기 위한 제1 SPS 플래그와 동일한 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작을 포함한다.

59. 조항 58의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그를 나타내는 것에 응답하여, SPS에서 제2 SPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 동작을 포함하고,

제2 SPS 플래그는 SPS를 참조하는 CLVS에 대해 서브픽처 정보가 존재하는지를 나타낸다.

60. 조항 58 또는 조항 59의 비일시적인 컴퓨터 판독 가능 매체에 있어서, 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 명령의 세트는 디바이스로 하여금 추가로 동작을 수행하게 하고, 동작은:

하나 이상의 픽처가 파티셔닝되지 않는다는 것을 제1 SPS 플래그가 나타내는 것에 응답하여, SPS를 참조하는 CLVS 내의 각각의 픽처 내의 서브픽처의 수와 연관된 제1 SPS 시퀀스 파라미터를 인코딩 또는 디코딩하는 것을 스킵하는 동작을 포함한다.

일부 실시예에서, 명령을 포함하는 비일시적 컴퓨터 판독 가능 저장 매체가 또한 제공되고, 명령은 전술한 방법을 수행하게 하도록 디바이스(이를테면, 개시된 인코더 및 디코더)에 의해 실행될 수 있다. 비일시적 매체의 일반적인 형태는, 예컨대, 플로피 디스크, 플렉서블 디스크, 하드 디스크, 솔리드 스테이트 드라이브, 자기 테이프 또는 임의의 다른 자기 데이터 저장 매체, CD-ROM, 임의의 다른 광학 데이터 저장 매체, 홀의 패턴을 갖는 임의의 물리적 매체, RAM, PROM 및 EPROM, FLASH-EPROM 또는 다른 임의의 플래시 메모리, NVRAM, 캐시, 레지스터, 임의의 다른 메모리 칩 또는 카트리지, 및 이들의 네트워크 버전을 포함한다. 디바이스는 하나 이상의 프로세서(CPU), 입력/출력 인터페이스, 네트워크 인터페이스 및/또는 메모리를 포함할 수 있다.

본원에서 "제1" 및 "제2"와 같은 관계 용어는 엔티티 또는 동작을 다른 엔티티 또는 동작과 구분하기 위해서만 사용되며, 이러한 엔티티 또는 동작 간의 임의의 실제 관계 또는 시퀀스를 요구하거나 암시하지 않는다는 것이 유의되어야 한다. 더욱이, 포함하는(comprising), "갖는(having)", "포함하는(containing)" 및 "포함하는(including)"이라는 단어 및 다른 유사한 형태는 그 의미가 동등하고, 이러한 단어 중 어느 하나를 따르는 항목 또는 항목들이 이러한 항목 또는 항목들의 철저한 열거(exhaustive listing)를 의미하지 않거나 또는 열거된 항목 또는 항목만으로 제한되는 것을 의미하지 않는다는 점에서, 제약을 두지 않는 것으로(open-ended) 의도된다.

본원에서 사용된 바와 같이, 달리 구체적으로 언급되지 않는 한, "또는"이란 용어는 실행 불가능한 경우를 제외하고 모든 가능한 조합을 포함한다. 예컨대, 데이터베이스가 A 또는 B가 포함될 수 있다고 명시되어 있으면, 달리 구체적으로 명시되지 않거나 실행 불가능한 경우를 제외하고, 데이터베이스는 A 또는 B, 또는 A 및 B를 포함할 수 있다. 제2 예시로서, 데이터베이스가 A, B 또는 C를 포함할 수 있다고 명시되어 있으면, 달리 구체적으로 명시되지 않거나 실행 불가능한 경우를 제외하고, 데이터베이스는 A 또는 B 또는 C, 또는 A 및 B, 또는 A 및 C, 또는 B 및 C, 또는 A 및 B 및 C를 포함할 수 있다.

상술한 실시예는 하드웨어 또는 소프트웨어(프로그램 코드), 또는 하드웨어 및 소프트웨어의 조합에 의해 구현될 수 있다는 것이 인식된다. 소프트웨어로 구현되는 경우, 이는 상술한 컴퓨터 판독 가능 매체에 저장될 수 있다. 소프트웨어는 프로세서에 의해 실행될 때 개시된 방법을 수행할 수 있다. 본 개시에서 설명된 컴퓨팅 유닛 및 다른 기능 유닛은 하드웨어 또는 소프트웨어, 또는 하드웨어 및 소프트웨어의 조합에 의해 구현될 수 있다. 통상의 기술자는 또한 위에서 설명된 모듈/유닛 중 다수가 하나의 모듈/유닛으로 결합될 수 있고, 위에서 설명된 모듈/유닛 각각이 복수의 서브-모듈/서브-유닛으로 더 분할될 수 있음을 이해할 것이다.

전술한 명세서에서, 실시예는 구현마다 다를 수 있는 수많은 특정 세부사항을 참조로 설명되었다. 설명된 실시예의 특정 적응 및 수정이 이루어질 수 있다. 다른 실시예는 본원에 개시된 본 개시의 명세서 및 실시를 고려하여 통상의 기술자에게 명백할 수 있다. 명세서 및 예시는 단지 예시적인 것으로 간주되어야 하는 것으로 의도되며, 본 개시의 진정한 범주 및 사상은 다음 청구범위에 의해 나타난다. 또한, 도면에 도시된 단계의 시퀀스는 단지 예시의 목적이며, 단계의 임의의 특정 시퀀스로 제한되도록 의도되지 않는다. 이와 같이, 통상의 기술자는 이러한 단계가 동일한 방법을 구현하면서 상이한 순서로 수행될 수 있음을 인식할 수 있다.

도면 및 명세서에서, 예시적인 실시예가 개시된다. 하지만, 이들 실시예에 대해 다수의 변형 및 수정이 이루어질 수 있다. 따라서, 특정한 용어가 이용되더라도, 제한의 목적이 아닌 일반적이고 설명적인 의미로 사용된다.

Claims (20)

1. 비디오를 인코딩 또는 디코딩하는 방법으로서,
   CLVS(coded layer video sequence)의 픽처와 연관된 복수의 PPS(picture parameter set)에서, 픽처가 복수의 타일(tile) 또는 슬라이스(slice)로 파티셔닝되는 것이 허용되는지를 나타내는 대응하는 제1 PPS 플래그(flag)를 인코딩 또는 디코딩하는 단계를 포함하고,
   제1 PPS에서, 제1 값을 갖는 대응하는 제1 PPS 플래그는 상기 CLVS의 제1 픽처가 파티셔닝되지 않는다는 것을 나타내고, 제2 PPS에서, 상기 제1 값과 상이한 제2 값을 갖는 또 다른 대응하는 제1 PPS 플래그는 상기 CLVS의 제2 픽처가 파티셔닝되는 것이 허용된다는 것을 나타내는,
   비디오를 인코딩 또는 디코딩하는 방법.
2. 제1 항에 있어서,
   파티셔닝된 픽처의 타일 수가 임계값보다 더 큰지를 결정하는 단계 ― 상기 임계값은 1보다 더 큼 ― ; 및
   상기 파티셔닝된 픽처의 타일 수가 상기 임계값보다 큰 것에 응답하여, 상기 파티셔닝된 픽처에 적용되는 슬라이스 모드와 연관된 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계를 더 포함하는,
   비디오를 인코딩 또는 디코딩하는 방법.
3. 제2 항에 있어서,
   상기 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계는,
   래스터 스캔 슬라이스 모드(raster-scan slice mode)가 상기 PPS를 참조하는 상기 파티셔닝된 픽처에 적용될 때, 제3 값을 갖는 상기 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계; 또는 직사각형 슬라이스 모드(rectangular slice mode)가 상기 PPS를 참조하는 상기 파티셔닝된 픽처에 적용될 때, 상기 제3 값과 상이한 제4 값을 갖는 상기 제2 PPS 플래그를 인코딩 또는 디코딩하는 단계를 포함하는,
   비디오를 인코딩 또는 디코딩하는 방법.
4. 제3 항에 있어서,
   상기 직사각형 슬라이스 모드가 상기 PPS를 참조하는 상기 파티셔닝된 픽처에 적용될 때, 상기 PPS에서 슬라이스 정보를 지정하는 하나 이상의 신택스 요소(syntax element)를 인코딩 또는 디코딩하는 단계를 더 포함하는,
   비디오를 인코딩 또는 디코딩하는 방법.
5. 장치로서,
   명령을 저장하도록 구성된 메모리; 및
   하나 이상의 프로세서를 포함하고,
   상기 하나 이상의 프로세서는 상기 명령을 실행하여 상기 장치로 하여금:
   픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는지를 결정하게 하고; 그리고
   상기 픽처가 상기 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용된다는 결정에 응답하여, PPS(picture parameter set)에서, 상기 PPS를 참조하는 상기 픽처에 적용되는 슬라이스 모드와 연관된 제1 플래그를 인코딩 또는 디코딩하게 하고,
   래스터 스캔 슬라이스 모드가 상기 픽처를 파티셔닝하기 위해 적용될 때, 제1 값을 갖는 제1 플래그를 인코딩 또는 디코딩하게 하거나; 또는 직사각형 슬라이스 모드가 상기 픽처를 파티셔닝하기 위해 적용될 때, 상기 제1 값과 상이한 제2 값을 갖는 상기 제1 플래그를 인코딩 또는 디코딩하게 하도록 구성되는,
   장치.
6. 제5 항에 있어서,
   상기 래스터 스캔 슬라이스 모드에서, 상기 픽처는 복수의 래스터 스캔 슬라이스로 파티셔닝되고, 상기 래스터 스캔 슬라이스 중 임의의 것은 상기 픽처의 타일 래스터 스캔에서 하나 이상의 완전한 타일의 시퀀스를 포함하고; 그리고
   상기 직사각형 슬라이스 모드에서, 상기 픽처는 복수의 직사각형 슬라이스로 파티셔닝되고, 상기 직사각형 슬라이스 중 하나는 상기 픽처의 직사각형 영역을 커버하는 하나 이상의 타일을 포함하거나, 또는 상기 직사각형 슬라이스 중 하나는 타일의 코딩 트리 단위의 하나 이상의 연속적인 행을 커버하는,
   장치.
7. 제5 항에 있어서,
   상기 하나 이상의 프로세서는 상기 명령을 실행하여 상기 장치로 하여금 추가로:
   대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수에서 1을 뺀 것을 지정하는 제1 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성되고,
   상기 대응하는 타일이 단일 슬라이스를 포함하는 경우, 상기 제1 픽처 파라미터는 0과 동일한,
   장치.
8. 제7 항에 있어서,
   상기 제1 픽처 파라미터의 값은 0 내지 상기 대응하는 타일의 높이에서 2를 뺀 것의 포함 범위(inclusive range)에 있는,
   장치.
9. 제5 항에 있어서,
   상기 하나 이상의 프로세서는 상기 명령을 실행하여 상기 장치로 하여금 추가로:
   대응하는 타일 내의 슬라이스에 대해 제공된 슬라이스 높이의 수를 지정하는 제3 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성되고,
   상기 대응하는 타일이 단일 슬라이스를 포함하는 경우, 상기 제3 픽처 파라미터는 0과 동일한,
   장치.
10. 제9 항에 있어서,
    상기 하나 이상의 프로세서는 상기 명령을 실행하여 상기 장치로 하여금 추가로:
    상기 대응하는 타일 내의 대응하는 직사각형 슬라이스의 높이에서 1을 뺀 것을 지정하는 제2 픽처 파라미터를 인코딩 또는 디코딩하게 하도록 구성되는,
    장치.
11. 제10 항에 있어서,
    상기 제2 픽처 파라미터의 상한값(upper bound value)은 상기 대응하는 타일의 높이에서 2를 뺀 것인,
    장치.
12. 제10 항에 있어서,
    상기 제2 픽처 파라미터의 상한값은 상기 대응하는 타일의 높이에서 제4 픽처 파라미터를 뺀 것이고, 상기 제4 픽처 파라미터는 상기 대응하는 타일 내의 슬라이스에 대해 상기 제공된 슬라이스 높이의 수를 나타내는,
    장치.
13. 제10 항에 있어서,
    상기 제2 픽처 파라미터의 상한값은 상기 대응하는 타일의 높이에서 제5 픽처 파라미터 및 추가로 1을 뺀 것이고,
    상기 제5 픽처 파라미터는 상기 대응하는 타일 내의 슬라이스에 대해 상기 제공된 슬라이스 높이의 수에서 1을 뺀 것을 나타내는,
    장치.
14. 제10 항에 있어서,
    상기 제2 픽처 파라미터의 상한값은 상기 대응하는 타일의 높이에서 2를 뺀 것 또는 상기 대응하는 타일의 높이에서 상기 대응하는 타일의 상기 제공된 슬라이스 높이의 수를 뺀 것 중 더 작은 것인,
    장치.
15. 명령의 세트를 저장하는 비일시적 컴퓨터 판독 가능 저장 매체로서,
    상기 명령의 세트는 디바이스의 하나 이상의 프로세서에 의해 실행 가능하여 상기 디바이스로 하여금 동작을 수행하게 하고,
    상기 동작은:
    CLVS(coded layer video sequence)의 픽처와 연관된 PPS(picture parameter set)에서, 연관된 픽처가 복수의 타일 또는 슬라이스로 파티셔닝되는 것이 허용되는지를 나타내는 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작 ― 제1 값과 동일한 상기 제1 PPS 플래그는 상기 연관된 픽처가 파티셔닝되지 않는다는 것을 나타내거나, 또는 상기 제1 값과 상이한 제2 값과 동일한 상기 제1 PPS 플래그는 상기 연관된 픽처가 파티셔닝되는 것이 허용된다는 것을 나타냄 ― ; 및
    상기 제1 PPS 플래그가 상기 제1 값과 동일할 때, 상기 PPS에서, 상기 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함하는지를 나타내는 제2 PPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 동작, 및 상기 제2 PPS 플래그의 값이 제3 값과 동일하다고 결정하는 동작을 포함하고,
    상기 제3 값과 동일한 상기 제2 PPS 플래그는 상기 연관된 픽처의 각각의 서브픽처가 단일 직사각형 슬라이스를 포함한다는 것을 나타내는,
    비일시적 컴퓨터 판독 가능 저장 매체.
16. 제15 항에 있어서,
    상기 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 상기 명령의 세트는 상기 디바이스로 하여금 추가로 동작을 수행하게 하고,
    상기 동작은:
    인덱스(i)에 대해, CLVS(coded layer video sequence)의 적어도 하나의 픽처와 연관된 PPS(picture parameter set)에서, i번째 직사각형 슬라이스의 폭과 연관된 제1 픽처 파라미터를 인코딩 또는 디코딩하는 동작; 및
    상기 제1 픽처 파라미터가 상기 PPS에 존재하지 않을 때, 상기 제1 픽처 파라미터를 0인 것으로 결정하는 동작을 포함하고,
    상기 인덱스(i)는 0 내지 상기 픽처 내의 직사각형 슬라이스의 수에서 2를 뺀 것과 동일한 상한값의 범위에 있는,
    비일시적 컴퓨터 판독 가능 저장 매체.
17. 제16 항에 있어서,
    상기 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 상기 명령의 세트는 상기 디바이스로 하여금 추가로 동작을 수행하게 하고,
    상기 동작은:
    상기 인덱스(i)에 대해, 상기 i번째 직사각형 슬라이스의 높이와 연관된 제2 픽처 파라미터를 인코딩 또는 디코딩하는 동작; 및
    상기 제2 픽처 파라미터가 상기 인덱스(i)에 대해 상기 PPS에 존재하지 않을 때, 상기 제2 픽처 파라미터를 0인 것으로 또는 (i-1)번째 직사각형의 높이와 연관된 제3 픽처 파라미터의 값과 동일한 것으로 결정하는 동작을 포함하는,
    비일시적 컴퓨터 판독 가능 저장 매체.
18. 제15 항에 있어서,
    상기 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 상기 명령의 세트는 상기 디바이스로 하여금 추가로 동작을 수행하게 하고,
    상기 동작은:
    비트스트림의 SPS(sequence parameter set)에서, 상기 SPS를 참조하는 상기 CLVS 내의 하나 이상의 픽처가 상기 복수의 타일 또는 슬라이스로 파티셔닝되는지를 나타내는 제1 SPS 플래그를 인코딩 또는 디코딩하는 동작; 및
    상기 SPS와 연관된 상기 PPS에서, 상기 PPS를 참조하는 상기 픽처가 파티셔닝되는지를 나타내는 상기 제1 SPS 플래그와 동일한 상기 제1 PPS 플래그를 인코딩 또는 디코딩하는 동작을 포함하는,
    비일시적 컴퓨터 판독 가능 저장 매체.
19. 제18 항에 있어서,
    상기 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 상기 명령의 세트는 상기 디바이스로 하여금 추가로 동작을 수행하게 하고,
    상기 동작은:
    상기 하나 이상의 픽처가 파티셔닝되지 않는다는 것을 상기 제1 SPS 플래그를 나타내는 것에 응답하여, 상기 SPS에서 제2 SPS 플래그를 인코딩 또는 디코딩하는 것을 스킵하는 동작을 포함하고,
    상기 제2 SPS 플래그는 상기 SPS를 참조하는 상기 CLVS에 대해 서브픽처 정보가 존재하는지를 나타내는,
    비일시적 컴퓨터 판독 가능 저장 매체.
20. 제18 항에 있어서,
    상기 디바이스의 하나 이상의 프로세서에 의해 실행 가능한 상기 명령의 세트는 상기 디바이스로 하여금 추가로 동작을 수행하게 하고,
    상기 동작은:
    상기 하나 이상의 픽처가 파티셔닝되지 않는다는 것을 상기 제1 SPS 플래그가 나타내는 것에 응답하여, 상기 SPS를 참조하는 상기 CLVS 내의 각각의 픽처 내의 서브픽처의 수와 연관된 제1 SPS 시퀀스 파라미터를 인코딩 또는 디코딩하는 것을 스킵하는 동작을 포함하는,
    비일시적 컴퓨터 판독 가능 저장 매체.

Images