KR20230009628A - Evaluation System for Test Equipment and Emulator Therefor - Google Patents

Evaluation System for Test Equipment and Emulator Therefor Download PDF

Info

Publication number
KR20230009628A
KR20230009628A KR1020210090275A KR20210090275A KR20230009628A KR 20230009628 A KR20230009628 A KR 20230009628A KR 1020210090275 A KR1020210090275 A KR 1020210090275A KR 20210090275 A KR20210090275 A KR 20210090275A KR 20230009628 A KR20230009628 A KR 20230009628A
Authority
KR
South Korea
Prior art keywords
test
emulator
test device
connection terminal
board
Prior art date
Application number
KR1020210090275A
Other languages
Korean (ko)
Inventor
고병선
고덕기
김성룡
박형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210090275A priority Critical patent/KR20230009628A/en
Publication of KR20230009628A publication Critical patent/KR20230009628A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages

Abstract

According to an embodiment of the present invention, a test device verification system includes: an emulator configured by modeling current and voltage input/output characteristics of a semiconductor device; and a test head connected to the emulator through an interface board and is configured to measure current and voltage input to the emulator when the emulator operates in response to test pattern data. Therefore, test environment can be evaluated in advance.

Description

테스트 장치 검증 시스템 및 이를 위한 에뮬레이터{Evaluation System for Test Equipment and Emulator Therefor}Test device verification system and emulator for it {Evaluation System for Test Equipment and Emulator Therefor}

본 기술은 반도체 장치 테스트 시스템에 관한 것으로, 보다 구체적으로는 테스트 장치 검증 시스템 및 이를 위한 에뮬레이터에 관한 것이다.The present technology relates to a semiconductor device test system, and more particularly, to a test device verification system and an emulator therefor.

주어진 공정 과정을 통해 제조된 반도체 집적 장치는 정확히 동작하는지 보증하기 위해 웨이퍼 레벨 또는 패키지 레벨에서 테스트된다.A semiconductor integrated device manufactured through a given process is tested at a wafer level or a package level to ensure that it operates correctly.

이러한 테스트는 예를 들어 자동 테스트 장비 (Automatic Test Equipment; ATE)를 통해 수행할 수 있고, 이를 통해 피검사 소자(Device Under Test; DUT)의 전기적 특성과 성능을 자동으로 검사할 수 있다.Such a test can be performed, for example, using Automatic Test Equipment (ATE), through which electrical characteristics and performance of a Device Under Test (DUT) can be automatically inspected.

테스트시에는 피검사 소자에 인가되는 전력 등의 환경 조건을 일정하게 유지하여야 한다. 그러나, 한 번의 테스트 동작을 통해 수백, 수천 개의 피검사 소자가 테스트되므로, 테스트 시스템의 환경 조건이 변동될 수 있다.During the test, environmental conditions such as power applied to the device under test should be kept constant. However, since hundreds or thousands of devices under test are tested through one test operation, environmental conditions of the test system may vary.

본 기술의 실시예는 테스트 환경을 사전에 평가할 수 있는 테스트 장치 검증 시스템 및 이를 위한 에뮬레이터를 제공할 수 있다.Embodiments of the present technology may provide a test device verification system capable of evaluating a test environment in advance and an emulator therefor.

본 기술의 일 실시예에 의한 테스트 장치 검증 시스템은 반도체 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 에뮬레이터; 및 상기 에뮬레이터와 인터페이스 보드를 매개로 접속되며, 테스트 패턴 데이터에 응답하여 상기 에뮬레이터가 동작할 때 상기 에뮬레이터로 입력되는 전류 및 전압을 측정하도록 구성되는 테스트 헤드;를 포함하도록 구성될 수 있다.A test device verification system according to an embodiment of the present technology includes an emulator configured by modeling current and voltage input/output characteristics of a semiconductor device; and a test head connected to the emulator via an interface board and configured to measure current and voltage input to the emulator when the emulator operates in response to test pattern data.

본 기술의 일 실시예에 의한 테스트 장치 검증 시스템은 피시험 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 에뮬레이터; 및 제 1 모드에서 상기 피시험 장치를 테스트하고, 제 2 모드에서 상기 에뮬레이터를 테스트하여 상기 에뮬레이터로 입력되는 전류 및 전압을 측정하도록 구성되는 테스트 장치;를 포함할 수 있다.A test device verification system according to an embodiment of the present technology includes an emulator configured by modeling current and voltage input/output characteristics of a device under test; and a test device configured to measure current and voltage input to the emulator by testing the device under test in a first mode and testing the emulator in a second mode.

본 기술의 일 실시예에 의한 테스트 장치 검증 시스템을 위한 에뮬레이터는 반도체 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 모델링 회로; 상기 모델링 회로와 테스트 장치 간에 접속되어, 상기 테스트 장치로부터 제공되는 동작 제어 신호에 따라 구동되는 스위치; 및 상기 모델링 회로 및 상기 스위치를 상기 테스트 장치와 전기적으로 접속시키는 복수의 접속 단자;를 포함하도록 구성될 수 있다.An emulator for a test device verification system according to an embodiment of the present technology includes a modeling circuit constructed by modeling current and voltage input/output characteristics of a semiconductor device; a switch connected between the modeling circuit and the test device and driven according to an operation control signal provided from the test device; and a plurality of connection terminals electrically connecting the modeling circuit and the switch to the test device.

본 기술에 의하면 에뮬레이터를 통해 실제 테스트 환경을 모사하여 테스트 과정에서 발생할 수 있는 전류, 전압의 변화를 측정할 수 있다.According to this technology, changes in current and voltage that may occur during a test can be measured by simulating an actual test environment through an emulator.

이러한 측정 결과에 따라 실제 테스트 환경에서 테스트 장치의 파워를 변동시키는 원인을 미리 분석하여 대응하거나, 테스트 장비 간의 성능 차이를 파악할 수 있다.According to these measurement results, it is possible to pre-analyze and respond to a cause that changes the power of the test device in an actual test environment, or to identify performance differences between test devices.

도 1은 일 실시예에 의한 테스트 장치의 구성도이다.
도 2는 일 실시예에 의한 테스트 장치 검증 시스템의 구성도이다.
도 3은 일 실시예에 의한 에뮬레이터의 구성도이다.
도 4는 일 실시예에 의한 테스트 장치 검증 시스템의 구성도이다.1 is a configuration diagram of a test device according to an embodiment.
2 is a configuration diagram of a test device verification system according to an embodiment.
3 is a configuration diagram of an emulator according to an embodiment.
4 is a configuration diagram of a test device verification system according to an embodiment.

이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.Hereinafter, embodiments of the present technology will be described in more detail with reference to the accompanying drawings.

도 1은 일 실시예에 의한 테스트 장치의 구성도이다.1 is a configuration diagram of a test device according to an embodiment.

도 1을 참조하면, 테스트 장치(100)는 테스트 코어(Test Core, 110), 인터페이스 보드(Interface Board, 120), 피검사 소자(DUT, 130) 및 테스트 핸들러(Test Handler, 140)를 포함할 수 있다.Referring to FIG. 1 , the test device 100 may include a test core 110, an interface board 120, a device under test 130, and a test handler 140. can

테스트 코어(110)는 DUT(130)를 자동으로 검사하는 장비로 마이크로컴퓨터 또는 마이크로프로세서 기반의 시스템으로 구성된다. 테스트 코어(110)는 테스트 헤드(150)를 통해 인터페이스 보드(120)와 전기적으로 결합된다. 테스트 코어(110)는 인터페이스 보드(120)를 통하여 DUT(130)와 전기적으로 연결되어 테스트 패턴을 DUT(130)에 입력하고 DUT(130)의 출력과 기대값을 비교하여 DUT(130)의 오류를 판정한다. DUT(130)는 인터페이스 보드(120)에 예를 들어 소켓(122)을 통해 장착된다. 테스트 코어(110)는 DUT(130)의 DC 파라미터들이 회로의 디지털적 동작에 적합한지를 테스트하는 DC 테스트와 신호의 전달 지연 시간, 셋업(set-up)/홀드(hold) 시간 등과 관련된 AC 마진(margin) 테스트를 수행할 수 있다.The test core 110 is equipment that automatically tests the DUT 130 and is composed of a microcomputer or microprocessor-based system. The test core 110 is electrically coupled to the interface board 120 through the test head 150 . The test core 110 is electrically connected to the DUT 130 through the interface board 120, inputs a test pattern to the DUT 130, and compares the output of the DUT 130 with an expected value to determine the error of the DUT 130. to judge The DUT 130 is mounted to the interface board 120 via, for example, a socket 122 . The test core 110 is a DC test that tests whether the DC parameters of the DUT 130 are suitable for the digital operation of the circuit, and an AC margin related to signal propagation delay time, set-up / hold time, etc. margin) test.

또한 테스트 코어(110)는 외부의 호스트(160)와 설정된 인터페이스를 통해 접속할 수 있다. 호스트(160)는 사용자 인터페이스를 제공하여 사용자가 테스트될 DUT(130)의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공한다. 또한 호스트(160)는 테스트 코어(110)에 테스트 프로그램을 송신하며 테스트 코어(110)에서 테스트 결과를 송신 받아 분석할 수 있는 사용자 인터페이스를 제공할 수 있다.In addition, the test core 110 can be connected to the external host 160 through a set interface. The host 160 provides a user interface to provide an environment in which a user can create a test program suitable for the characteristics of the DUT 130 to be tested. In addition, the host 160 may transmit a test program to the test core 110 and provide a user interface capable of receiving and analyzing test results from the test core 110 .

호스트(160)는 임의의 타입의 프로세싱 디바이스일 수 있고, 퍼스널 컴퓨터(PC), 데스크 탑 디바이스, 또는 휴대용 디바이스, 마이크로프로세서 컴퓨터, 마이크로프로세서 기반 또는 프로그램가능 소비자 전자 디바이스, 미니-컴퓨터, 메인프레임 컴퓨터, 및/또는 개인용 모바일 컴퓨팅 디바이스를 포함하는 장치 중에서 선택될 수 있으나 이에 한정되지 않는다.Host 160 can be any type of processing device, including a personal computer (PC), desktop device, or portable device, microprocessor computer, microprocessor-based or programmable consumer electronic device, mini-computer, mainframe computer. , and/or devices including, but not limited to, personal mobile computing devices.

DUT(130)는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리 소자 또는 ROM, PROM, EPROM, EEPROM, Flash memory, PRAM, MRAM, RRAM, FRAM 등과 같은 비휘발성 메모리 소자 및 이들을 포함하는 메모리 컴포넌트(memory component)일 수 있다. DUT(130)는 메모리 소자 또는 메모리 패키지에 한정되지 않으며, 메모리 컴포넌트들이 조합되어 이루어진 메모리 모듈(memory module), 메모리 카드(memory card) 또는 메모리 스틱 (memory stick)일 수 있다. 나아가 DUT(130)는 메모리 소자를 포함하거나 포함하지 않는 ISP(image signal processor), DSP(digital signal processor)와 같은 반도체 칩들을 포함할 수 있다.The DUT 130 is a volatile memory device such as SRAM, DRAM, or SDRAM, or a non-volatile memory device such as ROM, PROM, EPROM, EEPROM, Flash memory, PRAM, MRAM, RRAM, or FRAM, and a memory component including them. can be The DUT 130 is not limited to a memory device or a memory package, and may be a memory module, a memory card, or a memory stick formed by combining memory components. Furthermore, the DUT 130 may include semiconductor chips such as an image signal processor (ISP) and a digital signal processor (DSP) that may or may not include a memory device.

테스트 핸들러(140)는 DUT(130)를 테스트 코어(110)에 자동으로 공급하고 테스트 공정이 끝나면 테스트 코어(110)의 검사 결과에 따라 적절한 위치로 DUT(130)을 이송 시킨다.The test handler 140 automatically supplies the DUT 130 to the test core 110 and transfers the DUT 130 to an appropriate location according to the test result of the test core 110 when the test process is finished.

인터페이스 보드(120)는 프린트 인쇄기판으로 테스트 코어(110)와 DUT(130)를 전기적으로 연결하기 위해 형성된 다수의 도전패턴들을 포함할 수 있다. 다수의 도전패턴들은 입출력 테스트 신호라인들, 클록신호라인들, 전원라인들을 포함할 수 있다. 인터페이스 보드(120)는 DSA(Device Specific Adapter) 보드, 테스트 보드, 소켓 보드, 로드 보드 등에서 선택될 수 있고, DUT(130)가 장착되어 테스트 장치(100)에 전기적으로 연결되는 보드로 이해할 수 있다.The interface board 120 is a printed circuit board and may include a plurality of conductive patterns formed to electrically connect the test core 110 and the DUT 130 to each other. The plurality of conductive patterns may include input/output test signal lines, clock signal lines, and power supply lines. The interface board 120 may be selected from a device specific adapter (DSA) board, a test board, a socket board, a load board, etc., and may be understood as a board on which the DUT 130 is mounted and electrically connected to the test device 100. .

도 2는 일 실시예에 의한 테스트 장치 검증 시스템의 구성도이다.2 is a configuration diagram of a test device verification system according to an embodiment.

도 2를 참조하면, 테스트 장치 검증 시스템(200)은 테스트 코어(Test Core; 210), 테스트 헤드(Test Head; 250), 인터페이스 보드(Interface Board; 220) 및 에뮬레이터(Emulator; 300)를 포함할 수 있다.Referring to FIG. 2 , the test device verification system 200 may include a test core 210, a test head 250, an interface board 220, and an emulator 300. can

테스트 코어(210)는 예를 들어 도 1에 도시한 테스트 장치(100)를 검증하기 위한 장비로 마이크로컴퓨터 또는 마이크로프로세서 기반의 시스템으로 구성될 수 있다. 테스트 코어(210)는 테스트 헤드(250)를 통해 인터페이스 보드(220)와 전기적으로 결합된다. 에뮬레이터(300)는 접속 단자(300)를 통해 인터페이스 보드(220)에 전기적으로 연결되어 테스트 코어(110)와 전기적으로 접속될 수 있다.The test core 210 is equipment for verifying the test device 100 shown in FIG. 1 and may be configured as a microcomputer or microprocessor-based system. The test core 210 is electrically coupled to the interface board 220 through the test head 250 . The emulator 300 may be electrically connected to the interface board 220 through the connection terminal 300 and electrically connected to the test core 110 .

일 실시예에서, 테스트 헤드(250)는 그 자체로서 테스트 코어(210)를 구성할 수 있다. 다른 실시예에서, 테스트 헤드(250)는 테스트 코어(210)와 일체로 구성하거나 테스트 코어(210)에 교체 가능하게 결합될 수 있다.In one embodiment, test head 250 may itself constitute test core 210 . In other embodiments, the test head 250 may be integrally formed with the test core 210 or may be interchangeably coupled to the test core 210 .

테스트 코어(210)의 제어에 따라 테스트 헤드(250)는 테스트 패턴을 에뮬레이터(300)에 입력할 수 있다. 테스트 헤드(250)는 테스트 패턴에 따라 에뮬레이터(300)가 동작함에 따른 전류 및 전압 값을 실시간으로 측정할 수 있다. 테스트 헤드(250)에서 측정한 전류 및 전압값은 테스트 코어(210) 또는, 테스트 코어(210)와 연결된 호스트로 전송되어 해당 에뮬레이터(300)의 동작에 따른 파워 변동이 측정될 수 있다.Under the control of the test core 210 , the test head 250 may input a test pattern to the emulator 300 . The test head 250 may measure current and voltage values in real time as the emulator 300 operates according to the test pattern. The current and voltage values measured by the test head 250 are transmitted to the test core 210 or a host connected to the test core 210, and power fluctuations according to the operation of the corresponding emulator 300 may be measured.

에뮬레이터(300)는 DUT의 동작을 모사하도록 구성될 수 있다.Emulator 300 may be configured to simulate the operation of the DUT.

DUT는 휘발성 메모리 소자, 비휘발성 메모리 소자, 메모리 모듈, 메모리 카드, 메모리 스틱, 또는 메모리 소자를 포함하거나 포함하지 않는 ISP(image signal processor), DSP(digital signal processor)와 같은 반도체 칩들일 수 있고, 에뮬레이터(300)는 각 DUT의 동작을 모사하도록 각각의 DUT에 대응하여 구성될 수 있다.The DUT may be a volatile memory device, a non-volatile memory device, a memory module, a memory card, a memory stick, or semiconductor chips such as an image signal processor (ISP) or digital signal processor (DSP) that may or may not include a memory device, The emulator 300 may be configured to correspond to each DUT to simulate the operation of each DUT.

예를 들어, DRAM과 같은 메모리 소자는 데이터를 송수신하는 데이터 입출력 핀(DQ Pin)과 데이터 스트로브 핀(DQS Pin)들의 출력 전류값 등이 규정되어 있으며, 이를 만족하도록 설계하여야 한다. 입출력 버퍼 정보 규격(I/O Buffer Information Specification; IBIS)은 반도체 소자에 구비된 입출력 핀의 전압-전류(VI), 전압-시간(VT) 정보, 패키징 기생성분 등의 특성을 기술하고 있다.For example, in a memory device such as a DRAM, output current values of data input/output pins (DQ Pins) and data strobe pins (DQS Pins) for transmitting and receiving data are prescribed, and must be designed to satisfy these requirements. The I/O Buffer Information Specification (IBIS) describes characteristics such as voltage-current (VI), voltage-time (VT) information, and packaging parasitics of input/output pins provided in semiconductor devices.

본 기술의 일 실시예에 의한 에뮬레이터(300)는 반도체 장치의 입출력 특성을 모델링한 장치일 수 있으며, 예를 들어 IBIS를 기준으로 반도체 장치를 모델링한 장치일 수 있다.The emulator 300 according to an embodiment of the present technology may be a device modeling input/output characteristics of a semiconductor device, and may be, for example, a device modeling a semiconductor device based on IBIS.

계속해서 도 2를 참조하면, 테스트 헤드(250)는 전원 공급부(Power Supplier; 251), 패턴 생성부(Pattern Generator; 253), 입출력 드라이버(IO Driver; 255) 및 파라미터 측정부(Parameter Measurement Unit; PMUM, 257)를 포함할 수 있다.Continuing to refer to FIG. 2 , the test head 250 includes a power supplier 251, a pattern generator 253, an IO driver 255, and a parameter measurement unit; PMUM, 257).

전원 공급부(251)는, 검증 시스템(200)에 전력을 공급하는 것으로, 다양한 종류의 DUT을 모사한 에뮬레이터(300)의 동작에 모두 적합성을 갖도록 구성될 수 있다. 일 실시예에서, 전원 공급부(251)는 전압 및 전류 출력 레벨을 광범위하게 조절 가능하도록 구성된 프로그래머블 전원 공급 장치(Programmable Power Supplier; PPS), 또는 디지털 전원 공급 장치(Digital Power Supplier; DPS)일 수 있다. PPS 또는 DPS는 출력 범위가 상이한 복수의 출력단을 통해 서로 다른 전압 및 전류를 출력할 수 있다.The power supply unit 251 supplies power to the verification system 200, and may be configured to be suitable for all operations of the emulator 300 that simulates various types of DUTs. In one embodiment, the power supply unit 251 may be a Programmable Power Supplier (PPS) or a Digital Power Supplier (DPS) configured to be able to adjust voltage and current output levels in a wide range. . The PPS or DPS may output different voltages and currents through a plurality of output terminals having different output ranges.

패턴 생성부(253)는 테스트 장치를 검증하기 위하여 정해진 테스트 패턴 데이터를 발생시킬 수 있다. 패턴 생성부(253)는 에뮬레이터(300)가 모사하는 DUT의 특성 및 종류에 기초하여 테스트 패턴 데이터를 발생할 수 있다.The pattern generation unit 253 may generate predetermined test pattern data to verify the test device. The pattern generator 253 may generate test pattern data based on the characteristics and types of the DUT that the emulator 300 simulates.

IO 드라이버(255)는 에뮬레이터(300)로 커맨드, 어드레스 및 테스트 패턴 데이터를 전송할 수 있다.The IO driver 255 may transmit commands, addresses, and test pattern data to the emulator 300 .

에뮬레이터(300)가 전원 공급부(251)로부터 전원을 공급받고, IO 드라이버(255)로부터 커맨드, 어드레스 및 테스트 패턴 데이터를 제공받아 동작함에 따라, 파라미터 측정부(257)는 에뮬레이터(300)에 인가되는 전압 및 전류를 포함하는 파라미터를 측정할 수 있다.As the emulator 300 receives power from the power supply unit 251 and receives commands, addresses, and test pattern data from the IO driver 255 and operates, the parameter measurement unit 257 measures the parameters applied to the emulator 300. Parameters including voltage and current can be measured.

인터페이스 보드(220)는 DSA(Device Specific Adapter) 보드, 테스트 보드, 소켓 보드, 로드 보드, 프로브 카드 등과 같이 DUT를 테스트 장치에 전기적으로 연결하는 테스트 인터페이스 장치 중에서 선택될 수 있다.The interface board 220 may be selected from test interface devices electrically connecting the DUT to the test device, such as a device specific adapter (DSA) board, a test board, a socket board, a load board, a probe card, and the like.

인터페이스 보드(220)에 에뮬레이터(300)를 장착하기 위하여, 에뮬레이터(300)는 접속단자(330)를 포함할 수 있다.In order to mount the emulator 300 on the interface board 220, the emulator 300 may include a connection terminal 330.

DUT가 접속되는 인터페이스 보드(220)를 비롯한 테스트 장치의 구성을 변형하지 않고 검증 시스템(200)을 구현하기 위하여 접속 단자(300)는 에뮬레이터의 외측으로 돌출된 형태(Convex form)로 구성할 수 있다.In order to implement the verification system 200 without changing the configuration of the test device including the interface board 220 to which the DUT is connected, the connection terminal 300 may be configured in a convex form to the outside of the emulator. .

실제 DUT를 테스트하는 테스트 장치에 DUT 대신 에뮬레이터(300)를 장착하여 테스트 장치의 동작 특성을 검증함에 따라, 실제 테스트시의 온도, 습도 등을 포함하는 주변 환경을 반영하여 DUT 테스트 환경을 재현할 수 있다.As the operating characteristics of the test device are verified by mounting the emulator 300 instead of the DUT on the test device that tests the actual DUT, the DUT test environment can be reproduced by reflecting the surrounding environment including temperature and humidity during the actual test. there is.

본 기술에 의하면, 실제 테스트 환경에서의 전류, 전압 변동을 측정하고 파워 성능을 검증할 수 있으며, 이를 기초로 테스트 장치의 성능을 평가하고 유지/보수에 반영할 수 있다. 나아가, 특정 DUT를 테스트하는 동일한 모델의 테스트 장치 간의 성능 비교는 물론 이종 테스트 장치 간의 성능을 비교할 수 있어, 테스트 오류로 인한 수율 저하를 방지할 수 있다.According to the present technology, it is possible to measure current and voltage fluctuations in an actual test environment and verify power performance, and based on this, the performance of the test device can be evaluated and reflected in maintenance/repair. Furthermore, it is possible to compare performance between different types of test devices as well as between test devices of the same model for testing a specific DUT, thereby preventing yield degradation due to test errors.

일 실시예에서, 에뮬레이터(300)는 인터페이스 보드(220)와 일체로 통합된 형태로 구현될 수 있다. 즉, 에뮬레이터(300)와 인터페이스 보드(220)가 단일의 보드로 제작되어 테스트 장치에 DUT를 연결하기 어려운 테스트 환경을 모사하여 테스트 장치를 검증할 수 있다.In one embodiment, the emulator 300 may be implemented in an integrally integrated form with the interface board 220 . That is, since the emulator 300 and the interface board 220 are manufactured as a single board, the test device can be verified by simulating a test environment in which it is difficult to connect the DUT to the test device.

도 3은 일 실시예에 의한 에뮬레이터의 구성도이다.3 is a configuration diagram of an emulator according to an embodiment.

도 3을 참조하면, 일 실시예에 의한 에뮬레이터(300)는 모델링 회로(310), 구동 스위치(320) 및 복수의 접속 단자(331, 333, 335, 337)를 포함할 수 있다.Referring to FIG. 3 , an emulator 300 according to an embodiment may include a modeling circuit 310 , a driving switch 320 , and a plurality of connection terminals 331 , 333 , 335 , and 337 .

모델링 회로(310)는 에뮬레이터(300)가 모사할 DUT에 구비된 입출력 핀의 전압-전류(VI), 전압-시간(VT) 정보 등을 포함하는 입출력 특성을 모델링한 회로일 수 있다.The modeling circuit 310 may be a circuit that models input/output characteristics including voltage-current (VI) and voltage-time (VT) information of input/output pins provided in the DUT to be copied by the emulator 300.

테스트 장치 검증을 위해 에뮬레이터(300)는 검증 시스템(200)의 인터페이스 보드(220) 상에 장착된다. 이를 통해 제 1 접속 단자(331)와 제 2 접속 단자(333)는 테스트 헤드(250)의 IO 드라이버(255)에, 제 3 접속 단자(335)는 테스트 헤드(250)의 전원 공급부(251)에, 제 4 접속 단자(337)는 테스트 헤드(250)의 파라미터 측정부(257)와 인터페이스 보드(220)를 매개로 하여 전기적으로 접속될 수 있다.To verify the test device, the emulator 300 is mounted on the interface board 220 of the verification system 200. Through this, the first connection terminal 331 and the second connection terminal 333 are connected to the IO driver 255 of the test head 250, and the third connection terminal 335 is connected to the power supply unit 251 of the test head 250. For example, the fourth connection terminal 337 may be electrically connected to the parameter measurement unit 257 of the test head 250 and the interface board 220 .

테스트 헤드(250)는 IO 드라이버(255)를 통해 제 1 접속 단자(331)로 패턴 데이터를 입력하는 한편, 제 2 접속 단자(333)로 구동 스위치(320) 동작 제어 신호를 전송할 수 있다. 구동 스위치(320)는 모델링 회로(310)와 전원 공급부(251) 간에 접속되어 액티브 로드로 작용할 수 있다. 일 실시예에서, 구동 스위치 제어 신호는 DUT의 테스트 동작시 사용하는 어드레스 신호 또는 커맨드 신호일 수 있다.The test head 250 may input pattern data to the first connection terminal 331 through the IO driver 255 and transmit an operation control signal of the driving switch 320 to the second connection terminal 333 . The driving switch 320 may be connected between the modeling circuit 310 and the power supply 251 to act as an active load. In one embodiment, the driving switch control signal may be an address signal or a command signal used during a test operation of the DUT.

에뮬레이터(310)가 동작함에 따라, 모델링 회로(310)의 입력단과 접속된 제 4 접속 단자(357)와 접속된 파라미터 측정부(257)는 에뮬레이터(300)에 인가되는 전압 및 전류를 포함하는 파라미터를 측정할 수 있다. 파라미터 측정부(257)에서 측정한 전류 및 전압값은 테스트 코어(210) 또는, 테스트 코어(210)와 연결된 호스트로 전송되어 해당 에뮬레이터(300)의 동작에 따른 파워 변동이 측정될 수 있다.As the emulator 310 operates, the parameter measurement unit 257 connected to the fourth connection terminal 357 connected to the input terminal of the modeling circuit 310 provides parameters including voltage and current applied to the emulator 300. can measure Current and voltage values measured by the parameter measurer 257 are transmitted to the test core 210 or a host connected to the test core 210, and power fluctuations according to the operation of the corresponding emulator 300 may be measured.

제 1 내지 제 4 접속 단자(331, 333, 335, 337)가 돌출형으로 구성됨에 따라, 패키지 레벨 테스트 장치의 경우 인터페이스 보드에 구비된 패키지 볼 또는 핀과 에뮬레이터(300)를 연결하고, 웨이퍼 레벨 테스트의 경우 프로브 카드에 구비된 테스트 패드와 에뮬레이터(300)를 연결할 수 있어, 다양한 테스트 장치에 대한 검증이 가능하다.As the first to fourth connection terminals 331, 333, 335, and 337 are formed in a protruding shape, in the case of a package level test device, a package ball or pin provided on an interface board is connected to the emulator 300, and the wafer level In the case of a test, a test pad provided on a probe card and the emulator 300 can be connected, so that various test devices can be verified.

도 4는 일 실시예에 의한 테스트 장치 검증 시스템의 구성도이다.4 is a configuration diagram of a test device verification system according to an embodiment.

도 4를 참조하면, 일 실시예에 의한 테스트 장치 검증 시스템(400)는 테스트 장치(40) 및 테스트 장치(40)에 전기적으로 접속되는 복수의 에뮬레이터(300-1~300-N)를 포함할 수 있다.Referring to FIG. 4 , a test device verification system 400 according to an embodiment may include a test device 40 and a plurality of emulators 300-1 to 300-N electrically connected to the test device 40. can

테스트 장치(40)는 테스트 코어(410), 테스트 헤드(450) 및 인터페이스 보드(420)를 포함하여 다양한 DUT의 전기적 특성을 테스트하도록 구성될 수 있다.The test device 40 may be configured to test electrical characteristics of various DUTs including the test core 410 , the test head 450 and the interface board 420 .

복수의 에뮬레이터(300-1~300-N) 각각은 도 3과 같이 구성될 수 있으며, 테스트 장치(40) 검증시 DUT 대신 테스트 장치(40)에 탑재될 수 있다. 실제 테스트 환경과 유사하게 수백, 수천의 에뮬레이터(300-1~300-N)를 테스트 환경 하에서 동시에 동작시키면서 전류 및 전압값을 측정하고 이를 기초로 파워 성능을 검증할 수 있다.Each of the plurality of emulators 300-1 to 300-N may be configured as shown in FIG. 3, and may be mounted on the test device 40 instead of the DUT when verifying the test device 40. Similar to an actual test environment, while hundreds or thousands of emulators (300-1 to 300-N) are simultaneously operated under a test environment, current and voltage values are measured, and power performance can be verified based on this.

따라서, 테스트 장치 검증 시스템(400)은 제 1 모드에서 DUT를 테스트하고, 제 2 모드에서 에뮬레이터(300)를 테스트하여 에뮬레이터(300)로 입력되는 전류 및 전압을 측정하여 테스트 장치(40)의 파워 성능을 평가할 수 있다.Therefore, the test device verification system 400 tests the DUT in the first mode, tests the emulator 300 in the second mode, measures the current and voltage input to the emulator 300, and measures the power of the test device 40. performance can be evaluated.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art to which the present invention pertains will be able to understand that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. The scope of the present invention is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100 : 테스트 장치
200, 400 : 테스트 장치 검증 시스템
300 : 에뮬레이터100: test device
200, 400: test device verification system
300: emulator

Claims (16)

반도체 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 에뮬레이터; 및
상기 에뮬레이터와 인터페이스 보드를 매개로 접속되며, 테스트 패턴 데이터에 응답하여 상기 에뮬레이터가 동작할 때 상기 에뮬레이터로 입력되는 전류 및 전압을 측정하도록 구성되는 테스트 헤드;
를 포함하도록 구성된 테스트 장치 검증 시스템.An emulator configured by modeling current and voltage input/output characteristics of a semiconductor device; and
a test head connected to the emulator via an interface board and configured to measure current and voltage input to the emulator when the emulator operates in response to test pattern data;
A test device verification system configured to include. 제 1 항에 있어서,
상기 에뮬레이터는 상기 인터페이스 보드와 접속되는 복수의 접속 단자를 구비하는 테스트 장치 검증 시스템.According to claim 1,
The emulator includes a plurality of connection terminals connected to the interface board. 제 2 항에 있어서,
상기 접속 단자는 상기 에뮬레이터의 외측으로 돌출 형성되는 테스트 장치 검증 시스템.According to claim 2,
The test device verification system wherein the connection terminal protrudes outward from the emulator. 제 2 항에 있어서,
상기 에뮬레이터는 상기 테스트 헤드로부터 상기 테스트 패턴 데이터를 수신하는 제 1 접속 단자;
상기 테스트 헤드로부터 동작 제어 신호를 수신하는 제 2 접속 단자;
상기 테스트 헤드로부터 공급되는 전원이 인가되는 제 3 접속 단자; 및
상기 테스트 헤드로부터 상기 에뮬레이터로 제공되는 전류 및 전압 인가단자와 접속되는 제 4 접속 단자;
를 포함하도록 구성되는 테스트 장치 검증 시스템.According to claim 2,
The emulator includes a first connection terminal receiving the test pattern data from the test head;
a second connection terminal receiving an operation control signal from the test head;
a third connection terminal to which power supplied from the test head is applied; and
a fourth connection terminal connected to a current and voltage application terminal provided from the test head to the emulator;
A test device verification system configured to include a. 제 1 항에 있어서,
상기 인터페이스 보드는, DSA(Device Specific Adapter) 보드, 테스트 보드, 소켓 보드, 로드 보드, 프로브 카드 중에서 선택되는 테스트 장치 검증 시스템.According to claim 1,
The interface board is a test device verification system selected from a device specific adapter (DSA) board, a test board, a socket board, a load board, and a probe card. 제 1 항에 있어서,
상기 에뮬레이터는 상기 인터페이스 보드와 통합되어 단일의 보드를 구성하는 테스트 장치 검증 시스템.According to claim 1,
The emulator is integrated with the interface board to configure a single board. 피시험 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 에뮬레이터; 및
제 1 모드에서 상기 피시험 장치를 테스트하고, 제 2 모드에서 상기 에뮬레이터를 테스트하여 상기 에뮬레이터로 입력되는 전류 및 전압을 측정하도록 구성되는 테스트 장치;
를 포함하도록 구성되는 테스트 장치 검증 시스템.An emulator constructed by modeling the current and voltage input/output characteristics of the device under test; and
a test device configured to measure current and voltage input to the emulator by testing the device under test in a first mode and testing the emulator in a second mode;
A test device verification system configured to include a. 제 7 항에 있어서,
상기 테스트 장치는 상기 제 2 모드에서 복수의 에뮬레이터를 동시에 테스트하도로 구성되는 테스트 장치 검증 시스템.According to claim 7,
The test device verification system is configured to simultaneously test a plurality of emulators in the second mode. 제 7 항에 있어서,
상기 에뮬레이터는 상기 테스트 장치와 접속되는 복수의 접속 단자를 구비하는 테스트 장치 검증 시스템.According to claim 7,
The emulator includes a plurality of connection terminals connected to the test device. 제 9 항에 있어서,
상기 접속 단자는 상기 에뮬레이터의 외측으로 돌출 형성되는 테스트 장치 검증 시스템.According to claim 9,
The test device verification system wherein the connection terminal protrudes outward from the emulator. 제 9 항에 있어서,
상기 에뮬레이터는 상기 테스트 장치로부터 상기 테스트 패턴 데이터를 수신하는 제 1 접속 단자;
상기 테스트 장치로부터 동작 제어 신호를 수신하는 제 2 접속 단자;
상기 테스트 장치로부터 공급되는 전원이 인가되는 제 3 접속 단자; 및
상기 테스트 장치로부터 상기 에뮬레이터로 제공되는 전류 및 전압 인가단자와 접속되는 제 4 접속 단자;
를 포함하도록 구성되는 테스트 장치 검증 시스템.According to claim 9,
The emulator includes a first connection terminal receiving the test pattern data from the test device;
a second connection terminal receiving an operation control signal from the test device;
a third connection terminal to which power supplied from the test device is applied; and
a fourth connection terminal connected to a current and voltage application terminal provided from the test device to the emulator;
A test device verification system configured to include a. 제 7 항에 있어서,
상기 테스트 장치는 상기 피시험 장치 또는 상기 에뮬레이터가 선택적으로 장착되는 인터페이스 보드를 포함하는 테스트 장치 검증 시스템.According to claim 7,
The test device verification system includes an interface board on which the device under test or the emulator is selectively mounted. 제 12 항에 있어서,
상기 인터페이스 보드는, DSA(Device Specific Adapter) 보드, 테스트 보드, 소켓 보드, 로드 보드, 프로브 카드 중에서 선택되는 테스트 장치 검증 시스템.According to claim 12,
The interface board is a test device verification system selected from a device specific adapter (DSA) board, a test board, a socket board, a load board, and a probe card. 반도체 장치의 전류 및 전압 입출력 특성을 모델링하여 구성한 모델링 회로;
상기 모델링 회로와 테스트 장치 간에 접속되어, 상기 테스트 장치로부터 제공되는 동작 제어 신호에 따라 구동되는 스위치; 및
상기 모델링 회로 및 상기 스위치를 상기 테스트 장치와 전기적으로 접속시키는 복수의 접속 단자;
를 포함하도록 구성되는 에뮬레이터.a modeling circuit configured by modeling current and voltage input/output characteristics of a semiconductor device;
a switch connected between the modeling circuit and the test device and driven according to an operation control signal provided from the test device; and
a plurality of connection terminals electrically connecting the modeling circuit and the switch to the test device;
Emulator configured to include. 제 14 항에 있어서,
상기 복수의 접속 단자는 각각 상기 에뮬레이터의 외측으로 돌출 형성되는 에뮬레이터.15. The method of claim 14,
The plurality of connection terminals are formed to protrude outward of the emulator, respectively. 제 14 항에 있어서,
상기 에뮬레이터는 상기 테스트 장치로부터 상기 테스트 패턴 데이터를 수신하는 제 1 접속 단자;
상기 테스트 장치로부터 상기 동작 제어 신호를 수신하는 제 2 접속 단자;
상기 테스트 장치로부터 공급되는 전원이 인가되는 제 3 접속 단자; 및
상기 테스트 장치로부터 상기 에뮬레이터로 제공되는 전류 및 전압 인가단자와 접속되는 제 4 접속 단자;
를 포함하도록 구성되는 에뮬레이터.15. The method of claim 14,
The emulator includes a first connection terminal receiving the test pattern data from the test device;
a second connection terminal receiving the operation control signal from the test device;
a third connection terminal to which power supplied from the test device is applied; and
a fourth connection terminal connected to a current and voltage application terminal provided from the test device to the emulator;
Emulator configured to include.
KR1020210090275A 2021-07-09 2021-07-09 Evaluation System for Test Equipment and Emulator Therefor KR20230009628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210090275A KR20230009628A (en) 2021-07-09 2021-07-09 Evaluation System for Test Equipment and Emulator Therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210090275A KR20230009628A (en) 2021-07-09 2021-07-09 Evaluation System for Test Equipment and Emulator Therefor

Publications (1)

Publication Number Publication Date
KR20230009628A true KR20230009628A (en) 2023-01-17

Family

ID=85111585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210090275A KR20230009628A (en) 2021-07-09 2021-07-09 Evaluation System for Test Equipment and Emulator Therefor

Country Status (1)

Country Link
KR (1) KR20230009628A (en)

Similar Documents

Publication Publication Date Title
KR100366963B1 (en) Semiconductor device simulating apparatus and semiconductor test program dubugging apparatus using it
US6801869B2 (en) Method and system for wafer and device-level testing of an integrated circuit
US20090119542A1 (en) System, method, and program product for simulating test equipment
US6651204B1 (en) Modular architecture for memory testing on event based test system
US20090119084A1 (en) System, method, and program product for simulating test equipment
KR20140112135A (en) Semiconductor Device on DIB and Test System
CN113157501B (en) ATE (automatic test equipment) tester-based AC (alternating current) parameter testing method for microsystem module
US20090105983A1 (en) Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
US5621312A (en) Method and apparatus for checking the integrity of a device tester-handler setup
JP4334463B2 (en) Semiconductor integrated circuit test apparatus and method
JP2001311765A (en) Semiconductor test system
WO2003003033A2 (en) Semiconductor programming and testing method and apparatus
KR20180137945A (en) Processor-based measurement method for testing device under test and measurement apparatus using the same
CN112241346B (en) Method, device and system for testing BIOS memory fault detection capability
CN115291085A (en) System and method for testing radio frequency packaged chip
JP2002340987A (en) System and method for facilitating inspection of pad receiver of integrated circuit
CN116153384B (en) Chip testing device
KR20230009628A (en) Evaluation System for Test Equipment and Emulator Therefor
TWI539175B (en) Testing apparatus and testing system
KR101963811B1 (en) Instruction-based Built Off Self-Test Circuit Apparatus
US9263151B2 (en) Memory interface with selectable evaluation modes
KR20090125615A (en) Mount-type test equipment and method thereof
JP2001051025A (en) Program debugging apparatus for semiconductor test
CN115219940A (en) Power supply noise test method and device of memory chip, storage medium and equipment
TW201738578A (en) Substrate inspection apparatus and substrate inspection method