KR20230003544A - 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들 - Google Patents

고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들 Download PDF

Info

Publication number
KR20230003544A
KR20230003544A KR1020227040459A KR20227040459A KR20230003544A KR 20230003544 A KR20230003544 A KR 20230003544A KR 1020227040459 A KR1020227040459 A KR 1020227040459A KR 20227040459 A KR20227040459 A KR 20227040459A KR 20230003544 A KR20230003544 A KR 20230003544A
Authority
KR
South Korea
Prior art keywords
baw
resonator
high impedance
shunt
electrode
Prior art date
Application number
KR1020227040459A
Other languages
English (en)
Inventor
사우라브 굽타
즈창 비
대 호 김
피날 파텔
케서린 더블유. 데이비스
이마드 마흐디즈데
Original Assignee
어쿠스티스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어쿠스티스, 인크. filed Critical 어쿠스티스, 인크.
Publication of KR20230003544A publication Critical patent/KR20230003544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/566—Electric coupling means therefor
    • H03H9/568—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

BAW 공진기 래더 토폴로지 통과대역 필터는 각각 BAW 직렬 공진기들을 포함하는 복수의 직렬 분기를 포함할 수 있다. 복수의 션트 분기는 각각 BAW 션트 공진기들을 포함할 수 있고, 복수의 직렬 분기는 BAW 공진기 래더 토폴로지 통과대역 필터를 제공하기 위해 복수의 션트 분기에 결합된다. 고 임피던스 션트 분기는 BAW 공진기 래더 토폴로지 통과대역 필터 내의 다른 션트 분기들보다 큰 고 임피던스 션트 분기에 대한 임피던스를 제공하기 위해 직렬로 함께 결합된 복수의 고 임피던스 BAW 션트 공진기를 포함할 수 있다.

Description

고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들
관련 출원들에 대한 우선권 주장 및 상호 참조
본 출원은 2020년 5월 18일자로 U.S.P.T.O.에 출원되고 발명의 명칭이 "래더 구조물 내의 고 임피던스 공진기들을 이용한 근대역 저지 개선(Near-band Rejection Improvement with High Impedance Resonators in Ladder Structure)"인 미국 가출원 일련번호 제63/026,270호(대리인 문서 번호 181246-31)에 대한 우선권을 주장하며, 그것의 전체 내용은 참조로 본 명세서에 포함된다.
본 출원은 모든 목적을 위해, 모두 공동 소유인 이하의 동시 출원된 특허 출원들을 참조로 포함한다: 2014년 6월 6일자로 출원되고 발명의 명칭이 "단결정 커패시터 유전체 재료를 갖는 공진 회로(RESONANCE CIRCUIT WITH A SINGLE CRYSTAL CAPACITOR DIELECTRIC MATERIAL)"인 미국 특허 출원 일련번호 제14/298,057호(대리인 문서 번호 A969RO-000100US)(현재, 2017년 6월 6일자로 발행된 미국 특허 제9,673,384호); 2014년 6월 6일자로 출원되고 발명의 명칭이 "공진 회로를 위한 단결정 커패시터 유전체를 위한 제조 방법(METHOD OF MANUFACTURE FOR SINGLE CRYSTAL CAPACITOR DIELECTRIC FOR A RESONANCE CIRCUIT)"인 미국 특허 출원 일련번호 제14/298,076호(대리인 문서 번호 A969RO-000200US)(현재, 2017년 1월 3일자로 발행된 미국 특허 제9,537,465호); 2014년 6월 6일자로 출원되고 발명의 명칭이 "둘 이상의 단결정 탄성 공진기 디바이스로 구성된 집적 회로(INTEGRATED CIRCUIT CONFIGURED WITH TWO OR MORE SINGLE CRYSTAL ACOUSTIC RESONATOR DEVICES)"인 미국 특허 출원 일련번호 제14/298,100호(대리인 문서 번호 A969RO-000300US)(현재, 2017년 2월 14일자로 발행된 미국 특허 제9,571,061호); 2014년 7월 25일자로 출원되고 발명의 명칭이 "웨이퍼 스케일 패키징(WAFER SCALE PACKAGING)"인 미국 특허 출원 일련번호 제14/341,314호(대리인 문서 번호 A969RO-000400US)(현재, 2017년 10월 31일자로 발행된 미국 특허 제9,805,966호); 2014년 7월 31일자로 출원되고 발명의 명칭이 "단결정 압전 공진기 구조물로 구성된 이동 통신 디바이스(MOBILE COMMUNICATION DEVICE CONFIGURED WITH A SINGLE CRYSTAL PIEZO RESONATOR STRUCTURE)"인 미국 특허 출원 일련번호 제14/449,001호(대리인 문서 번호 A969RO-000500US)(현재, 2017년 7월 25일자로 발행된 미국 특허 제9,716,581호); 2014년 8월 26일자로 출원되고 발명의 명칭이 "단결정 탄성 공진기 디바이스를 위한 멤브레인 기판 구조물(MEMBRANE SUBSTRATE STRUCTURE FOR SINGLE CRYSTAL ACOUSTIC RESONATOR DEVICE)"인 미국 특허 출원 일련번호 제14/469,503호(대리인 문서 번호 A969RO-000600US)(현재, 2018년 3월 13일자로 발행된 미국 특허 제9,917,568호). 위의 모든 출원 및 특허의 개시내용은 여기에 참조로 포함된다.
기술분야
본 발명은 일반적으로 전자 디바이스들에 관한 것이다. 보다 구체적으로, 본 발명은 벌크 탄성파 공진기 디바이스들(bulk acoustic wave resonator devices), 단결정 벌크 탄성파 공진기 디바이스들, 단결정 필터 및 공진기 디바이스들, 및 그와 유사한 것을 위한 제조 방법 및 구조물에 관한 기술들을 제공한다. 단지 예로서, 본 발명은 무엇보다도 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스를 위한 단결정 공진기 디바이스에 적용되었다.
이동 통신 디바이스들은 세계적으로 성공적으로 배치되었다. 셀 폰들 및 스마트폰들을 포함하여, 10억 개 초과의 모바일 디바이스가 한 해에 제조되었으며 단위 수량은 매년 계속 증가하고 있다. 2012년 경에 4G/LTE가 증가하고 모바일 데이터 트래픽이 폭발적으로 증가하면서, 데이터 풍부 콘텐츠가 스마트폰 부문의 성장을 주도하고 있으며, 이는 향후 몇 년 내에 연간 2B에 도달할 것으로 예상된다. 새로운 표준과 기존 표준의 공존, 및 더 높은 데이터 레이트 요건들 대한 갈증은 스마트폰들에서의 RF 복잡성을 주도하고 있다. 불행히도, 문제가 있는 종래의 RF 기술에는 한계가 있고, 이는 장래에 결점으로 이어질 수 있다.
5G가 날로 대중화됨에 따라, 무선 데이터 통신은 약 5GHz 이상의 주파수를 갖는 고성능 RF 필터들을 요구한다. 결정질 압전 박막들을 사용하는 벌크 탄성파 공진기들(bulk acoustic wave resonators)(BAWR)은 이러한 요구들을 충족하기 위한 선두 후보들이다. 다결정질 압전 박막들을 사용하는 현재의 BAWR들은 1 내지 3GHz 범위의 주파수들에서 동작하는 벌크 탄성파(bulk acoustic wave)(BAW) 필터들에 적합하지만; 다결정질 압전 막들의 품질은 약 5GHz 이상의 주파수들에서 동작하는 공진기들 및 필터들에 대해 요구되는 약 0.5um 미만으로 두께가 감소함에 따라 급속하게 저하된다. 호환가능한 결정질 기판들에서 성장된 단결정질 또는 에피택셜 압전 박막들은 매우 얇은 두께들, 예를 들어, 0.4um까지도 우수한 결정 품질과 높은 압전 성능을 나타낸다. 그럼에도 불구하고, BAWR 및 BAW 필터들의 제조에 단결정 압전 박막들을 사용하고 전사하는 데에 어려움이 있다.
본 발명에 따른 실시예들은 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들을 제공할 수 있다. 이러한 실시예들에 따르면, BAW 공진기 래더 토폴로지 통과대역 필터(BAW resonator ladder topology pass-band filter)는 각각 BAW 직렬 공진기들을 포함하는 복수의 직렬 분기를 포함할 수 있다. 복수의 션트 분기는 각각 BAW 션트 공진기들을 포함할 수 있고, 여기서 복수의 직렬 분기는 BAW 공진기 래더 토폴로지 통과대역 필터를 제공하기 위해 복수의 션트 분기에 결합된다. 고 임피던스 션트 분기는 BAW 공진기 래더 토폴로지 통과대역 필터에서 고 임피던스 션트 분기에 대해 다른 션트 분기들보다 큰 임피던스를 제공하기 위해 직렬로 함께 결합된 복수의 고 임피던스 BAW 션트 공진기를 포함할 수 있다.
본 발명을 보다 완전하게 이해하기 위해, 첨부 도면들이 참조된다. 이러한 도면들은 본 발명의 범위에서 제한으로 간주되어서는 안 된다는 것을 이해하고서, 현재 설명된 실시예들 및 본 발명의 현재 이해되는 최상의 모드는 첨부 도면들의 사용을 통해 추가로 상세하게 설명된다.
도 1a는 본 발명의 예에 따른 상부측 상호연결부들을 갖는 탄성 공진기 디바이스를 도시하는 단순화된 도면이다.
도 1b는 본 발명의 예에 따른 하부측 상호연결부를 갖는 탄성 공진기 디바이스를 도시한 단순화된 도면이다.
도 1c는 본 발명의 예에 따른 인터포저/캡이 없는 구조물 상호연결부들을 갖는 탄성 공진기 디바이스를 도시하는 단순화된 도면이다.
도 1d는 본 발명의 예에 따른 공유된 후면측 트렌치를 갖는 인터포저/캡이 없는 구조물 상호연결부들을 갖는 탄성 공진기 디바이스를 도시하는 단순화된 도면이다.
도 2 및 도 3은 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법에 대한 단계들을 도시하는 단순화된 도면들이다.
도 4a는 본 발명의 예에 따른 상부측 마이크로-트렌치를 생성하는 방법을 위한 단계를 도시하는 단순화된 도면이다.
도 4b 및 도 4c는 도 4a에 설명된 바와 같은 상부측 마이크로-트렌치를 형성하는 방법 단계를 수행하기 위한 대안적인 방법들을 도시하는 단순화된 도면들이다.
도 4d 및 도 4e는 도 4a에 설명된 바와 같이 상부측 마이크로-트렌치를 형성하는 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다.
도 5 내지 도 8은 본 발명의 예에 따른 탄성 공진기 디바이스의 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다.
도 9a는 본 발명의 예에 따른 후면측 트렌치들을 형성하기 위한 방법 단계를 도시하는 단순화된 도면이다.
도 9b 및 도 9c는 본 발명의 실시예에 따라 도 9a에 설명된 바와 같이 후면측 트렌치들을 형성하고 시드 기판을 동시에 싱귤레이션하는 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다.
도 10은 본 발명의 예에 따른 공진기의 상부측과 하부측 사이에 후면측 금속화 및 전기적 상호연결부들을 형성하는 방법 단계를 도시하는 단순화된 도면이다.
도 11a 및 도 11b는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 대안적인 단계들을 도시하는 단순화된 도면들이다.
도 12a 내지 도 12e는 본 발명의 예에 따른 블라인드 비아 인터포저를 사용하는 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다.
도 13은 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다.
도 14a 내지 도 14g는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 캡 웨이퍼 프로세스를 위한 방법 단계들을 도시하는 단순화된 도면들이다.
도 15a 내지 도 15e는 본 발명의 예들에 따른, 인터포저/캡 버전 및 인터포저가 없는 버전 둘 다에서 구현될 수 있는 공유 후면측 트렌치를 갖는 탄성 공진기 디바이스를 제조하기 위한 방법 단계들을 도시하는 단순화된 도면들이다.
도 16a 내지 도 16c, 내지 도 31a 내지 도 31c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 32a 내지 도 32c, 내지 도 46a 내지 도 46c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 캐비티 본드 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 47a 내지 도 47c, 내지 도 59a 내지 도 59c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 견고하게 장착된 전사 프로세스를 위한 방법 단계들의 다양한 단면도를 도시하는 단순화된 도면들이다.
도 60은 본 발명의 예에 따른 무선 주파수 스펙트럼에서의 필터 통과대역 요건들을 도시하는 단순화된 도면이다.
도 61은 본 발명의 예에 따른 탄성파 RF 필터들에 대한 응용들인 시장들의 개요를 도시하는 단순화된 도면이다.
도 62는 본 발명의 예들에 따른 3-대역 와이파이 라디오들 내의 5.2GHz RF 필터들에 대한 응용 영역들을 도시하는 단순화된 도면이다.
도 63a 내지 도 63c는 본 발명의 다양한 예들에 따른 공진기 디바이스들의 단면도들을 도시하는 단순화된 도면들이다.
도 64a 내지 도 64b는 본 발명의 다양한 예들에 따른 패킹 접근법을 도시하는 단순화된 도면들이다.
도 65는 본 발명의 예에 따른 패킹 접근법을 도시하는 단순화된 도면이다.
도 66은 본 발명에 따른 일부 실시예들에서 필터의 출력에 위치된 직렬 결합 고 임피던스 션트 공진기들을 포함하는 고 임피던스 션트 분기를 포함하는 (벌크 탄성파) BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다.
도 67은 본 발명에 따른 일부 실시예들에서 필터의 출력과 입력 사이에 위치된 직렬 결합 고 임피던스 션트 공진기들을 포함하는 고 임피던스 션트 분기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다.
도 68은 본 발명에 따른 일부 실시예들에서 필터의 입력에 위치된 직렬 결합 고 임피던스 션트 공진기들을 포함하는 고 임피던스 션트 분기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다.
도 69는 본 발명에 따른 일부 실시예들에서 직렬 분기들 각각에 포함된 복수의 BAW 공진기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터, 및 필터의 출력에 위치된 직렬 결합된 4개의 고 임피던스 션트 공진기를 포함하는 고 임피던스 션트 분기를 도시하는 개략도이다.
도 70은 본 발명에 따른 일부 실시예들에서 고 임피던스 션트 분기의 공진 주파수 fs를 보여주는 곡선과 중첩된 도 69의 BAW 공진기 래더 토폴로지 통과대역 필터의 응답을 도시하는 그래프이다.
본 발명에 따르면, 일반적으로 전자 디바이스들에 관련된 기술들이 제공된다. 보다 구체적으로, 본 발명은 벌크 탄성파 공진기 디바이스들, 단결정 공진기 디바이스들, 단결정 필터 및 공진기 디바이스들, 및 그와 유사한 것을 위한 제조 방법 및 구조물에 관한 기술들을 제공한다. 단지 예로서, 본 발명은 무엇보다도 통신 디바이스, 모바일 디바이스, 컴퓨팅 디바이스를 위한 단결정 공진기 디바이스에 적용되었다.
본 발명자들에 의해 인식된 바와 같이, 통과대역 필터는 특정 근대역 저지 성능 사양을 충족하도록 요구될 수 있고, 그에 의해 필터는 주파수들의 통과대역의 에지에서, 예컨대 통과대역의 하부 에지에서, 가파른 롤오프(steep roll-off)를 제공할 필요가 있을 수 있다. 높은 Q를 갖는 벌크 탄성파(BAW) 공진기들은 비교적 가파른 롤오프를 제공할 수 있으므로, 래더 토폴로지 통과대역 필터는 BAW 공진기들을 사용하여 근대역 저지 성능 사양들을 충족할 수 있다. 그러나, Q가 빠른 롤오프 전환에 대해 충분히 높지 않은 경우, 지정된 근거리 대역 저지 성능이 있을 수는 있지만 삽입 손실(insertion loss)(IL) 성능을 희생시킬 수 있다.
본 발명자들에 의해 인식된 바와 같이, 래더 토폴로지 통과대역 필터는 래더 토폴로지 통과대역 필터의 고 임피던스 션트 분기에 복수의 직렬 결합 고 임피던스 BAW 공진기를 제공함으로써 높은 Qs(Q 직렬) 션트 공진기 분기를 제공하도록 구현될 수 있다. 고 임피던스 션트 공진기 분기는 높은 Qs를 제공할 수 있고, 이는 필터 의 하부 에지에서 가파른 정도(steepness)를 향상시킬 수 있다. 본 발명자들에 의해 추가로 인식된 바와 같이, (단일 고 임피던스 공진기가 아니라) 고 임피던스 BAW 공진기들의 직렬 구성으로 고 임피던스 션트 공진기 분기를 구현하면 높은 Qs 및 적절한 결합을 제공할 수 있다. 일부 실시예들에서, 이것은 각각 직렬인 5/4/2 공진기와 같은 여러 조합의 고 임피던스 공진기들(예를 들어, 80/100/200Ω)를 사용하여 실현될 수 있다.
본 발명자들에 의해 추가로 인식된 바와 같이, 래더 토폴로지 통과대역 필터의 고 임피던스 션트 분기 내의 고 임피던스 BAW 공진기의 비교적 작은 크기는 전사 프로세스를 사용하여 형성될 수 있다. 예를 들어, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기 내의 고 임피던스 BAW 공진기들은 고 임피던스 션트 분기 내의 공진기들의 개별 압전 층들과 상부/하부 전극들을 형성함으로써 비교적 작은 크기로 형성될 수 있는 반면, 직렬 분기들 및 다른 션트 분기들 내의 BAW 공진기들은 동일한 프로세스 동안 (래더 토폴로지 통과대역 필터의 레이아웃에 따라) 더 큰 크기로 형성될 수 있다(따라서 고 임피던스 션트 분기의 공진기보다 더 낮은 임피던스를 갖는다). 본 발명에 따른 일부 실시예들에서, 래더 토폴로지 통과대역 필터 내의 공진기들 각각은 도 1 내지 도 65를 참조하여 본 명세서에 설명된 프로세스들을 사용하여 지정된 임피던스에 대응하는 지정된 크기로 형성될 수 있다. 따라서, 비록 도 1 내지 도 65는 단일 BAW 공진기의 형성을 도시하고 있지만, 도 66 내지 도 69에 보여진 BAW 공진기들 각각은 이러한 프로세스들을 사용하여 형성될 수 있고, 여기서 래더 토폴로지 통과대역 필터의 BAW 공진기들 각각은 지정된 크기로 형성된다는 것을 이해할 것이다. 본 발명에 따른 일부 실시예들에서, 공진기의 크기는 예를 들어 도 1 내지 도 65의 프로세스들을 사용하여 형성된 래더 토폴로지 통과대역 필터의 레이아웃의 평면도에서 보여진 공진기 전극의 표면적에 대응할 수 있음을 추가로 이해할 것이다.
도 66은 본 발명에 따른 일부 실시예들에서 필터의 출력에 위치된 직렬 결합 고 임피던스 션트 공진기들을 갖는 고 임피던스 션트 분기를 포함하는 (벌크 탄성파) BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다. 도 66에 따르면, 고 임피던스 션트 분기는 일부 실시예들에서 서로 직렬로 결합된 복수의 BAW 고 임피던스 공진기를 포함한다. 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기는 래더 내의 다른 션트 분기들보다 큰 결합 임피던스를 갖는다. 예를 들어, 본 발명에 따른 일부 실시예들에서, BAW 고 임피던스 공진기들의 직렬 배열의 결합 임피던스는 약 400옴일 수 있다. 본 발명에 따른 일부 실시예들에서 다른 임피던스 값들이 또한 제공될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기의 직렬 배열에 포함된 BAW 고 임피던스 션트 공진기들 각각은 다른 BAW 공진기들(즉, 직렬 분기들 내에 포함된 BAW 공진기들, 및 래더의 다른 션트 분기들에 포함된 BAW 공진기들)의 임피던스의 적어도 약 2배이다. 본 발명에 따른 일부 실시예들에서 향상된 2차 고조파 저지를 제공하기 위해 고 임피던스 션트 분기가 래더 출력에 위치될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기에 의해 생성된 공진 주파수 피크는 BAW 공진기 래더 토폴로지 통과대역 필터에서 다른 션트 분기에 의해 생성된 각각의 공진 주파수 피크보다 클 수 있다. 예를 들어, 도 70은 직렬 결합된 고 임피던스 BAW 션트 공진기를 갖는 고 임피던스 션트 분기를 갖는 BAW 공진기 래더 토폴로지 통과대역 필터의 응답을 나타내는 그래프이다. 도 70에 따르면, 본 발명에 따른 일부 실시예들에서, BAW 공진기 래더 토폴로지 통과대역 필터의 응답은 래더 내의 다른 BAW 션트 공진기 분기들에 의해 생성된 개별 공진 주파수(fs) 피크들보다 큰 고 임피던스 션트 분기의 공진 주파수(fs) 피크를 보여주는 곡선과 중첩된다. 또한, 도 70에 도시된 바와 같이, 고 임피던스 션트 분기의 공진 주파수(fs) 피크의 주파수는 주파수들의 통과대역의 하부 에지와 정렬되고, 주파수들의 통과대역의 하부 에지에 인접하고 그 아래에 있는 필터 응답에서 널(null)을 생성한다.
도 67은 본 발명에 따른 일부 실시예들에서 필터의 출력과 입력 사이에 위치된 직렬 결합 고 임피던스 션트 공진기들을 포함하는 고 임피던스 션트 분기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다. 도 67에 따르면, 고 임피던스 션트 분기는 일부 실시예들에서 서로 직렬로 결합된 복수의 BAW 고 임피던스 공진기를 포함한다. 본 발명에 따른 일부 실시예들에서, 도 67의 고 임피던스 션트 분기는 래더 내의 다른 션트 분기들보다 큰 결합 임피던스를 갖는다. 예를 들어, 본 발명에 따른 일부 실시예들에서, BAW 고 임피던스 공진기들의 직렬 배열의 결합 임피던스는 약 400옴일 수 있다. 본 발명에 따른 일부 실시예들에서 다른 임피던스 값들이 또한 제공될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기의 직렬 배열에 포함된 BAW 고 임피던스 션트 공진기들 각각은 다른 BAW 공진기들(즉, 직렬 분기들 내에 포함된 BAW 공진기들, 및 래더의 다른 션트 분기들에 포함된 BAW 공진기들)의 임피던스의 적어도 약 2배일 수 있다. 본 발명에 따른 일부 실시예들에서, BAW 공진기 래더 토폴로지 통과대역 필터에 대한 레이아웃의 더 큰 유연성을 제공하기 위해, 고 임피던스 션트 분기가 필터의 출력과 입력 사이에 위치될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 도 67의 고 임피던스 션트 분기에 의해 생성되는 공진 주파수 피크는 도 70에 도시된 것과 같이 BAW 공진기 래더 토폴로지 통과대역 필터 내의 다른 션트 분기들에 의해 생성된 개별 공진 주파수 피크들보다 클 수 있다.
도 68은 본 발명에 따른 일부 실시예들에서 필터의 입력에 위치된 직렬 결합 고 임피던스 션트 공진기들을 포함하는 고 임피던스 션트 분기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터를 도시하는 개략도이다. 도 68에 따르면, 고 임피던스 션트 분기는 일부 실시예들에서 서로 직렬로 결합된 복수의 BAW 고 임피던스 공진기를 포함한다. 본 발명에 따른 일부 실시예들에서, 도 68의 고 임피던스 션트 분기는 래더 내의 다른 션트 분기들보다 큰 결합 임피던스를 갖는다. 예를 들어, 본 발명에 따른 일부 실시예들에서, BAW 고 임피던스 공진기들의 직렬 배열의 결합 임피던스는 약 400옴일 수 있다. 본 발명에 따른 일부 실시예들에서 다른 임피던스 값들이 또한 제공될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기의 직렬 배열에 포함된 BAW 고 임피던스 션트 공진기들 각각은 다른 BAW 공진기들(즉, 직렬 분기들 내에 포함된 BAW 공진기들, 및 래더의 다른 션트 분기들에 포함된 BAW 공진기들)의 임피던스의 적어도 약 2배일 수 있다. 본 발명에 따른 일부 실시예들에서, 증가된 전력 처리를 제공하기 위해, 고 임피던스 션트 분기가 필터의 입력에 위치될 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 도 68의 고 임피던스 션트 분기에 의해 생성되는 공진 주파수 피크는 도 70에 도시된 것과 같이 BAW 공진기 래더 토폴로지 통과대역 필터 내의 다른 션트 분기들에 의해 생성된 개별 공진 주파수 피크들보다 클 수 있다.
도 69는 본 발명에 따른 일부 실시예들에서 직렬 분기들 각각에 포함된 복수의 BAW 공진기를 포함하는 BAW 공진기 래더 토폴로지 통과대역 필터, 및 필터의 출력에 위치된 직렬 결합된 4개의 고 임피던스 션트 공진기를 포함하는 고 임피던스 션트 분기를 도시하는 개략도이다. 도 69에 따르면, 서로 직렬 결합된 4개의 BAW 고 임피던스 공진기는 약 400옴의 결합 임피던스를 제공할 수 있으며, 여기서 4개의 BAW 고 임피던스 공진기 각각은 일부 실시예들에서 약 100옴의 임피던스를 갖는다. 본 발명에 따른 일부 실시예들에서, 다른 임피던스 값들이 또한 제공될 수 있다. 본 발명에 따른 일부 실시예들에서, 도 69의 고 임피던스 션트 분기는 래더 내의 다른 션트 분기들보다 큰 결합 임피던스를 갖는다. 따라서, 고 임피던스 션트 분기 내의 BAW 공진기들의 크기(즉, 표면적)는 래더 내의 다른 BAW 공진기들의 크기보다 작을 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기의 직렬 배열에 포함된 BAW 고 임피던스 션트 공진기들 각각은 다른 BAW 공진기들(즉, 직렬 분기들 내에 포함된 BAW 공진기들, 및 래더의 다른 션트 분기들에 포함된 BAW 공진기들)의 임피던스의 적어도 약 2배일 수 있다.
또한, 본 발명에 따른 일부 실시예들에서, 도 69의 고 임피던스 션트 분기에 의해 생성되는 공진 주파수 피크는 도 70에 도시된 것과 같이 BAW 공진기 래더 토폴로지 통과대역 필터 내의 다른 션트 분기들에 의해 생성된 개별 공진 주파수 피크들보다 클 수 있다.
도 1 내지 도 65는 예를 들어 압전 막이 성장 기판 상에 형성될 수 있고, 이어서 희생 층 및 하부 전도성 전극이 형성될 수 있는 전사 공정을 사용하여 BAW 공진기들을 형성하는 방법들을 도시한다. 성장 기판, 희생 층 및 하부 전도성 전극 위에는 지지 층이 형성될 수 있다. 전사 기판은 지지 층의 상부 표면에 결합될 수 있고, 그 위에서 (반대편의 면의) 성장 기판이 제거되어, (희생 층과 하부 전도성 전극이 형성된 면의 반대편의) 압전 막의 하부 표면을 노출시킬 수 있다. BAW 공진기의 나머지 부분은 압전 막의 노출된 하부 표면을 처리함으로써 형성될 수 있다. 위의 설명은 특정 실시예들의 예이지만, BAW 공진기들을 형성하는 데 사용되는 일부 실시예들에서는 희생 층이 형성되지 않을 수 있음을 이해해야 한다. 각각의 BAW 공진기는 특정 BAW 공진기의 임피던스에 대응할 수 있는 대응하는 표면적을 제공하기 위해 특정 패턴에 따라 형성될 수 있다는 것이 더 이해될 것이다. 따라서, BAW 공진기들 중의 특정한 것들은 구체적인 필터 사양에 따라 서로 상이하게 또는 동일하게 형성될 수 있다. 예를 들어, BAW 공진기 래더 토폴로지 통과대역 필터가 형성되는 본 발명에 따른 일부 실시예들에서, 고 임피던스 션트 분기에 포함된 고 임피던스 BAW 션트 공진기들은 예를 들어 필터 내의 다른 BAW 공진기들(예를 들어, 다른 션트 분기들 내의 BAW 션트 공진기들 및 BAW 직렬 공진기들)보다 작은 표면적을 갖도록 형성될 수 있다.
도 1a는 본 발명의 예에 따른 상부측 상호연결부들을 갖는 탄성 공진기 디바이스(101)를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(101)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(101)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(101)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 가로놓여 형성된다. 상부 캡 구조물은 압전 층(120)에 본딩된다. 이러한 상부 캡 구조물은 하나 이상의 상부 본드 패드(143), 하나 이상의 본드 패드(144), 및 상부측 금속 플러그(146)를 갖는 상부측 금속(145)에 연결된 하나 이상의 관통 비아(151)를 갖는 인터포저 기판(119)을 포함한다. 솔더 볼들(170)은 하나 이상의 상부 본드 패드(143)에 전기적으로 결합된다.
박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 후면측 캡 구조물(161)은 제1 및 제2 후면측 트렌치들(113, 114) 아래에서, 박형화된 시드 기판(112)에 본딩된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 1b는 본 발명의 예에 따른 후면측 상호연결부들을 갖는 탄성 공진기 디바이스(102)를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(101)는 마이크로-비아(129)를 갖는 위에 가로놓인 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(102)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(102)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 가로놓여 형성된다. 상부 캡 구조물은 압전 층(120)에 본딩된다. 이러한 상부 캡 구조물(119)은 압전 층(120) 상의 하나 이상의 본드 패드(144) 및 상부측 금속(145)에 연결되는 본드 패드들을 포함한다. 상부측 금속(145)은 상부측 금속 플러그(146)를 포함한다.
박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속 플러그(146)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146)에 전기적으로 결합된다. 후면측 캡 구조물(162)은 제1 및 제2 후면측 트렌치들 아래에서, 박형화된 시드 기판(112)에 본딩된다. 하나 이상의 후면측 본드 패드들(171, 172, 173)은 후면측 캡 구조물(162)의 하나 이상의 부분 내에 형성된다. 솔더 볼들(170)은 하나 이상의 후면측 본드 패드(171-173)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 14a로부터 시작하여 논의될 것이다.
도 1c는 본 발명의 예에 따른 인터포저/캡이 없는 구조물 상호연결부들(interposer/cap-free structure interconnections)을 갖는 탄성 공진기 디바이스를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(103)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 후면측 트렌치(114), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(103)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(103)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 가로놓여 형성된다. 박형화된 기판(112)은 제1 및 제2 후면측 트렌치들(113, 114)을 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속 플러그(147)는 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 1d는 본 발명의 예에 따른 공유 후면측 트렌치(shared backside trench)를 갖는 인터포저/캡이 없는 구조물 상호연결부들을 갖는 탄성 공진기 디바이스를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(104)는 마이크로-비아(129)를 갖는 위에 가로놓인 단결정 압전 층(120)을 갖는 박형화된 시드 기판(112)을 포함한다. 마이크로-비아(129)는 상부측 마이크로-트렌치(121), 상부측 금속 플러그(146), 및 후면측 금속 플러그(147)를 포함할 수 있다. 디바이스(104)가 단일 마이크로-비아(129)로 도시되어 있지만, 디바이스(104)는 복수의 마이크로-비아를 가질 수 있다. 상부측 금속 전극(130)은 압전 층(120) 위에 가로놓여 형성된다. 박형화된 기판(112)은 제1 후면측 트렌치(113)를 갖는다. 후면측 금속 전극(131)은 박형화된 시드 기판(112), 제1 후면측 트렌치(113), 및 상부측 금속 전극(130)의 일부 아래에 형성된다. 후면측 금속(147)은 박형화된 시드 기판(112), 제2 후면측 트렌치(114) 및 상부측 금속(145)의 일부 아래에 형성된다. 이러한 후면측 금속(147)은 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합된다. 이러한 디바이스의 제조 방법에 관한 추가 상세들은 도 2로부터 시작하여 논의될 것이다.
도 2 및 도 3은 본 발명의 예에 따른 탄성 공진기 디바이스의 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1a에 도시된 것과 유사한 탄성 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 도 2는 부분적으로 처리된 압전 기판을 제공하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 디바이스(102)는 위에 가로놓여 형성된 압전 층(120)을 갖는 시드 기판(110)을 포함한다. 특정 예에서, 시드 기판은 실리콘, 실리콘 탄화물, 알루미늄 산화물, 또는 단결정 알루미늄 갈륨 질화물 재료, 또는 그와 유사한 것을 포함할 수 있다. 압전 층(120)은 압전 단결정 층 또는 박막 압전 단결정 층을 포함할 수 있다.
도 3은 상부측 금속화 또는 상부 공진기 금속 전극(130)을 형성하는 방법 단계를 나타낼 수 있다. 특정 예에서, 상부측 금속 전극(130)은 몰리브덴, 알루미늄, 루테늄 또는 티타늄 재료, 또는 그와 유사한 것, 및 이들의 조합을 포함할 수 있다. 이 층은 리프트-오프 프로세스, 습식 에칭 프로세스, 건식 에칭 프로세스, 금속 인쇄 프로세스, 금속 라미네이팅 프로세스, 또는 그와 유사한 것에 의해 압전 층의 상부에 퇴적되고 패터닝될 수 있다. 리프트-오프 프로세스는 상부측 금속 층을 생성하기 위해 리소그래피 패터닝, 금속 퇴적, 및 리프트-오프 단계의 순차적 프로세스를 포함할 수 있다. 습식/건식 에칭 프로세스들은 상부측 금속 층을 생성하기 위해 금속 퇴적, 리소그래피 패터닝, 금속 퇴적, 및 금속 에칭 단계의 순차적인 프로세스들을 포함할 수 있다. 본 기술분야의 통상의 기술자들은 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 4a는 본 발명의 예에 따른 탄성 공진기 디바이스(401)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 이 도면은 압전 층(120)의 일부 내에 하나 이상의 상부측 마이크로-트렌치(121)를 형성하는 방법 단계를 나타낼 수 있다. 이러한 상부측 마이크로-트렌치(121)는 이후의 방법 단계들에서 전개될 탄성 멤브레인(acoustic membrane)의 상부측과 하부측 사이의 주요 상호연결 접합부의 역할을 수 있다. 예에서, 상부측 마이크로-트렌치(121)는 압전 층(120) 전체를 통해 연장되고 시드 기판(110)에서 멈춘다. 이러한 상부측 마이크로-트렌치(121)는 건식 에칭 프로세스, 레이저 드릴 프로세스 또는 그와 유사한 것을 통해 형성될 수 있다. 도 4b 및 4c는 이러한 옵션을 더 상세하게 설명한다.
도 4b 및 도 4c는 도 4a에 설명된 바와 같은 방법 단계를 수행하기 위한 대안적인 방법들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 도 4b는 압전 층(120)에 상부측 마이크로-트렌치(121)를 빠르고 정확하게 형성할 수 있는 레이저 드릴을 사용하는 방법 단계를 나타낸다. 예에서, 압전 층(120)을 통해 공칭 50um 홀, 또는 10um 내지 500um 직경의 홀들을 형성하고 층들(120 및 110) 사이의 계면 아래의 시드 기판(110)에서 정지하도록 레이저 드릴이 사용될 수 있다. 보호 층(122)은 압전 층(120)과 상부측 금속 전극(130) 위에 가로놓여 형성될 수 있다. 이 보호 층(122)은 레이저 파편으로부터 디바이스를 보호하고 상부측 마이크로-비아(121)의 에칭을 위한 마스크를 제공하는 역할을 할 수 있다. 특정 예에서, 레이저 드릴은 11W 고출력 다이오드 펌프식 UV 레이저 또는 그와 유사한 것일 수 있다. 이 마스크(122)는 다른 단계들로 진행하기 전에 후속하여 제거될 수 있다. 마스크는 또한 레이저 드릴 프로세스에서 생략될 수 있으며, 레이저 파편을 제거하기 위해 공기 흐름이 사용될 수 있다.
도 4c는 압전 층(120) 내에 상부측 마이크로-트렌치(121)를 형성하기 위해 건식 에칭 프로세스를 사용하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 리소그래피 마스킹 층(123)은 압전 층(120) 및 상부측 금속 전극(130) 위에 가로놓여 형성될 수 있다. 상부측 마이크로-트렌치(121)는 플라즈마에의 노출, 또는 그와 유사한 것에 의해 형성될 수 있다.
도 4d 및 도 4e는 도 4a에 설명된 바와 같은 방법 단계들을 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다. 이러한 도면들은 복수의 탄성 공진기 디바이스를 동시에 제조하는 방법 단계를 나타낼 수 있다. 도 4d에서, 다이 #1 및 다이 #2 상에 각각 2개의 디바이스가 도시되어 있다. 도 4e는 스크라이브 라인(124) 또는 다이싱 라인을 또한 에칭하면서 이들 각각의 다이 상에 마이크로-비아(121)를 형성하는 프로세스를 도시한다. 예에서, 스크라이브 라인(124)의 에칭은 압전 단결정 층(120)을 싱귤레이션하고 그것의 응력을 완화한다.
도 5 내지 도 8은 본 발명의 예에 따른 탄성 공진기 디바이스에 대한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 도 5는 하나 이상의 본드 패드(140)를 형성하고 본드 패드들(140) 중 적어도 하나에 전기적으로 결합된 상부측 금속(141)을 형성하는 방법 단계를 나타낼 수 있다. 상부측 금속(141)은 상부측 마이크로-트렌치(121) 내에 형성된 상부측 금속 플러그(146)를 포함할 수 있다. 특정 예에서, 상부측 금속 플러그(146)는 마이크로-비아의 상부측 부분을 형성하기 위해 상부측 마이크로-트렌치(121)를 채운다.
예에서, 본드 패드들(140) 및 상부측 금속(141)은 디바이스의 응용에 따라 금 재료 또는 다른 상호연결부 금속 재료를 포함할 수 있다. 이러한 금속 재료들은 리프트-오프 프로세스, 습식 에칭 프로세스, 건식 에칭 프로세스, 스크린 인쇄 프로세스, 전기 도금 프로세스, 금속 인쇄 프로세스, 또는 그와 유사한 것에 의해 형성될 수 있다. 특정 예에서, 퇴적된 금속 재료들은 또한 아래에 설명될 캡 구조물을 위한 본드 패드들의 역할을 할 수 있다.
도 6은 기밀 본딩(hermetic bonding)일 수 있는 본딩을 위해 탄성 공진기 디바이스를 준비하기 위한 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 상부 캡 구조물은 앞의 도면들에서 설명된 바와 같이 부분적으로 처리된 탄성 공진기 디바이스 위에 위치된다. 상부 캡 구조물은 두 가지 구성, 즉 완전히 처리된 인터포저 버전(601)(글래스 비아를 통함) 및 부분적으로 처리된 인터포저 버전(602)(블라인드 비아 버전)으로 인터포저 기판(119)을 사용하여 형성될 수 있다. 601 버전에서, 인터포저 기판(119)은 인터포저 기판(119)을 통해 연장되고 하부 본드 패드들(142) 및 상부 본드 패드들(143)에 전기적으로 결합되는 관통 비아 구조물들(151)을 포함한다. 602 버전에서, 인터포저 기판(119)은 하부측으로부터 인터포저 기판(119)의 일부를 통해서만 연장되는 블라인드 비아 구조물들(152)을 포함한다. 이러한 블라인드 비아 구조물들(152)은 또한 하부 본드 패드들(142)에 전기적으로 결합된다. 특정 예에서, 인터포저 기판은 실리콘, 글래스, 스마트 글래스, 또는 다른 유사한 재료를 포함할 수 있다.
도 7은 상부 캡 구조물을 부분적으로 처리된 탄성 공진기 디바이스에 본딩하는 방법 단계를 나타낼 수 있다. 도시된 바와 같이, 인터포저 기판(119)은 본드 패드들(140, 142) 및 상부측 금속(141)에 의해 압전 층에 본딩되며, 이들은 이제 본드 패드(144) 및 상부측 금속(145)으로 표시된다. 이러한 본딩 프로세스는 압축 본드 방법 또는 그와 유사한 것을 사용하여 수행될 수 있다. 도 8은 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있으며, 그것은 이제 박형화된 시드 기판(111)으로 지칭된다. 이러한 기판 박형화 프로세스는 그라인딩 및 에칭 프로세스들 또는 그와 유사한 것을 포함할 수 있다. 특정 예에서, 이러한 프로세스는 건식 에칭, CMP 연마 또는 어닐링 프로세스들을 수반할 수 있는, 응력 제거가 뒤따르는 웨이퍼 백 그라인딩 프로세스를 포함할 수 있다.
도 9a는 본 발명의 예에 따른 탄성 공진기 디바이스(901)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 도 9a는 박형화된 시드 기판(111)의 후면측으로부터의 압전 층에 대한 접근을 허용하도록 후면측 트렌치들(113 및 114)을 형성하기 위한 방법 단계를 나타낼 수 있다. 예에서, 제1 후면측 트렌치(113)는 박형화된 시드 기판(111) 내에, 그리고 상부측 금속 전극(130) 아래에 형성될 수 있다. 제2 후면측 트렌치(114)는 박형화된 시드 기판(111) 내에, 그리고 상부측 마이크로-트렌치(121) 및 상부측 금속 플러그(146) 아래에 형성될 수 있다. 이 기판은 이제 박형화된 기판(112)으로 표시된다. 특정 예에서, 이러한 트렌치들(113 및 114)은 심층 반응성 이온 에칭(deep reactive ion etching)(DRIE) 프로세스, Bosch 프로세스, 또는 그와 유사한 것을 사용하여 형성될 수 있다. 트렌치들의 크기, 형상 및 수는 탄성 공진기 디바이스의 설계에 따라 다를 수 있다. 다양한 예들에서, 제1 후면측 트렌치는 상부측 금속 전극의 형상 또는 후면측 금속 전극의 형상과 유사한 트렌치 형상으로 형성될 수 있다. 제1 후면측 트렌치는 또한 상부측 금속 전극 및 후면측 금속 전극의 형상 둘 다와 상이한 트렌치 형상으로 형성될 수 있다.
도 9b 및 도 9c는 도 9a에 설명된 바와 같은 방법 단계를 수행하기 위한 대안적인 방법을 도시하는 단순화된 도면들이다. 도 4d 및 도 4e와 같이, 이러한 도면들은 복수의 탄성 공진기 디바이스를 동시에 제조하는 방법 단계를 나타낼 수 있다. 도 9b에서, 캡 구조물들을 갖는 2개의 디바이스가 각각 다이 #1 및 다이 #2에 도시되어 있다. 도 9c는 스크라이브 라인(115) 또는 다이싱 라인을 또한 에칭하면서 이들 각각의 다이 상에 후면측 트렌치들(113 및 114)을 형성하는 프로세스를 도시한다. 예에서, 스크라이브 라인(115)의 에칭은 후면측 웨이퍼(112)를 싱귤레이션하는 임의적인 방식을 제공한다.
도 10은 본 발명의 예에 따른 탄성 공진기 디바이스(1000)를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 이 도면은 박형화된 시드 기판(112)의 후면측 트렌치들 내에 후면측 금속 전극(131) 및 후면측 금속 플러그(147)를 형성하는 방법 단계를 나타낼 수 있다. 예에서, 후면측 금속 전극(131)은 박형화된 기판(112)의 하나 이상의 부분 아래에, 제1 후면측 트렌치(113) 내에, 및 상부측 금속 전극(130) 아래에 형성될 수 있다. 이러한 프로세스는 탄성 공진기 디바이스 내의 공진기 구조물을 완성한다. 후면측 금속 플러그(147)는 박형화된 기판(112)의 하나 이상의 부분 아래에, 제2 후면측 트렌치(114) 내에, 및 상부측 마이크로-트렌치(121) 아래에 형성될 수 있다. 후면측 금속 플러그(147)는 상부측 금속 플러그(146) 및 후면측 금속 전극(131)에 전기적으로 결합될 수 있다. 특정 예에서, 후면측 금속 전극(130)은 몰리브덴, 알루미늄, 루테늄 또는 티타늄 재료 또는 그와 유사한 것, 및 이들의 조합을 포함할 수 있다. 후면측 금속 플러그는 금 재료, 저-비저항 상호연결부 금속들, 전극 금속들 또는 그와 유사한 것을 포함할 수 있다. 이러한 층들은 앞에서 설명된 퇴적 방법들을 사용하여 퇴적될 수 있다.
도 11a 및 도 11b는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 대안적인 단계들을 도시하는 단순화된 도면들이다. 이러한 도면들은 박형화된 시드 기판(112) 아래에 후면측 캡 구조물을 본딩하는 방법들을 도시한다. 도 11a에서, 후면측 캡 구조물은 솔더 마스크, 폴리이미드 또는 그와 유사한 것과 같은 영구 광-이미지화 건식 막(permanent photo-imageable dry film)을 포함할 수 있는 건식 막 캡(161)이다. 이러한 캡 구조물의 본딩은 비용 효율적이고 신뢰가능할 수 있지만, 기밀 밀봉을 생성하지는 않을 수 있다. 도 11b에서, 후면측 캡 구조물은 실리콘, 글래스, 또는 다른 유사한 재료를 포함할 수 있는 기판(162)이다. 이러한 기판의 본딩은 기밀 밀봉을 제공할 수 있지만, 비용이 더 많이 들고 추가 프로세스들을 필요로 할 수 있다. 응용에 따라, 이러한 후면측 캡 구조물들 중 어느 것이 제1 및 제2 후면측 비아들 아래에 본딩될 수 있다.
도 12a 내지 도 12e는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 보다 구체적으로, 이러한 도면들은 상부 캡 구조물의 블라인드 비아 인터포저("602") 버전을 처리하기 위한 추가 단계들을 설명한다. 도 12a는 상부 캡 구조물 내의 블라인드 비아들(152)을 갖는 탄성 공진기 디바이스(1201)를 도시한다. 도 12b에서, 인터포저 기판(119)은 박형화되고, 이는 박형화된 인터포저 기판(118)을 형성하여 블라인드 비아들(152)을 노출시킨다. 이러한 박형화 프로세스는 시드 기판의 박형화에 대해 설명된 것과 같은 그라인딩 프로세스 및 에칭 프로세스의 조합일 수 있다. 도 12c에서, 블라인드 비아들(152) 위에 가로놓여 형성되고 블라인드 비아들(152)에 전기적으로 결합되는 상부 캡 본드 패드들(160)을 생성하기 위해 재배선 층(RDL) 프로세스 및 금속화 프로세스가 적용될 수 있다. 도 12d에 도시된 바와 같이, 볼 그리드 어레이(BGA) 프로세스는 상부 캡 본드 패드들(160) 위에 가로놓이고 그에 전기적으로 결합되는 솔더 볼들(170)을 형성하기 위해 적용될 수 있다. 이러한 프로세스는 도 12e에 도시된 바와 같이, 와이어 본딩(171)을 위해 준비된 탄성 공진기 디바이스를 남긴다.
도 13은 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계를 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(1300)는 개별 디바이스들을 생성하기 위해 싱귤레이션할 준비가 된 2개의 완전히 처리된 탄성 공진기 디바이스를 포함한다. 예에서, 다이 싱귤레이션 프로세스는 웨이퍼 다이싱 쏘 프로세스(wafer dicing saw process), 레이저 절단 싱귤레이션 프로세스, 또는 다른 프로세스들 및 이들의 조합을 사용하여 행해질 수 있다.
도 14a 내지 도 14g는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1b에 도시된 것과 유사한 탄성 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 탄성 공진기의 이 예에 대한 방법은 도 1 내지 도 5에 설명된 것과 유사한 단계들을 거칠 수 있다. 도 14a는 이 방법이 이전에 설명된 방법과 다른 부분들을 보여준다. 여기서, 상부 캡 구조물 기판(119)은 하나 이상의 하부 본드 패드(142)를 갖는 하나의 금속화 층만을 포함한다. 도 6과 비교할 때, 상호연결부들은 탄성 공진기 디바이스의 하부측에 형성될 것이기 때문에, 상부 캡 구조물에는 비아 구조물이 없다.
도 14b 내지 도 14f는 제1 프로세스 흐름에서 설명된 것들과 유사한 방법 단계들을 도시한다. 도 14b는 본드 패드들(140, 142) 및 상부측 금속(141)을 통해 압전 층(120)에 상부 캡 구조물을 본딩하는 방법 단계를 나타낼 수 있고, 이들은 이제 상부측 금속 플러그(146)를 갖는 상부측 금속(145) 및 본드 패드들(144)로 표시된다. 도 14c는 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있고, 이는 도 8에 설명된 것과 유사한 박형화된 시드 기판(111)을 형성한다. 도 14d는 도 9a에 설명된 것과 유사한 제1 및 제2 후면측 트렌치들을 형성하는 방법 단계를 나타낼 수 있다. 도 14e는 도 10에 설명된 것과 유사한 후면측 금속 전극(131) 및 후면측 금속 플러그(147)를 형성하는 방법 단계를 나타낼 수 있다. 도 14f는 도 11a 및 도 11b에 설명된 것과 유사한 후면측 캡 구조물(162)을 본딩하는 방법 단계를 나타낼 수 있다.
도 14g는 앞에서 설명된 프로세스 흐름과 상이한, 또 다른 단계를 보여준다. 여기서, 후면측 본드 패드들(171, 172 및 173)은 후면측 캡 구조물(162) 내에 형성된다. 예에서, 이러한 후면측 본드 패드들(171-173)은 다른 금속 재료들을 형성하기 위해 사용되는 것들과 유사한 마스킹, 에칭 및 금속 퇴적 프로세스들을 통해 형성될 수 있다. BGA 프로세스는 이러한 후면측 본드 패드들(171-173)과 접촉하는 솔더 볼들(170)을 형성하기 위해 적용될 수 있고, 이는 와이어 본딩을 위해 탄성 공진기 디바이스(1407)를 준비한다.
도 15a 내지 도 15e는 본 발명의 예에 따른 탄성 공진기 디바이스를 위한 제조 방법을 위한 단계들을 도시하는 단순화된 도면들이다. 이 방법은 도 1b에 도시된 것과 유사한 탄성 공진기 디바이스를 제조하기 위한 프로세스를 도시한다. 이 예를 위한 방법은 도 1 내지 도 5에 설명된 것과 유사한 단계들을 거칠 수 있다. 도 15a는 이 방법이 앞에서 설명된 것과 다른 부분을 보여준다. 임시 접착제(217)의 층을 갖는 임시 캐리어(218)가 기판에 부착된다. 특정 예에서, 임시 캐리어(218)는 글래스 웨이퍼, 실리콘 웨이퍼, 또는 다른 웨이퍼 및 그와 유사한 것을 포함할 수 있다.
도 15b 내지 도 15f는 제1 프로세스 흐름에서 설명된 것들과 유사한 방법 단계들을 도시한다. 도 15b는 시드 기판(110)을 박형화하는 방법 단계를 나타낼 수 있고, 이는 도 8에 설명된 것과 유사한 박형화된 기판(111)을 형성한다. 특정 예에서, 시드 기판(110)의 박형화는 응력 제거 프로세스가 뒤따르는 후면측 그라인딩 프로세스를 포함할 수 있다. 응력 제거 프로세스는 건식 에칭, 화학적 기계적 평탄화(Chemical Mechanical Planarization)(CMP) 및 어닐링 프로세스들을 포함할 수 있다.
도 15c는 도 9a에 설명된 기술들과 유사한 공유 후면측 트렌치(113)를 형성하는 방법 단계를 나타낼 수 있다. 주요 차이점은 공유 후면측 트렌치가 상부측 금속 전극(130), 상부측 마이크로-트렌치(121) 및 상부측 금속 플러그(146) 모두의 아래에 구성된다는 것이다. 예에서, 공유 후면측 트렌치(113)는 크기, 형상(모든 가능한 기하학적 형상들) 및 측벽 프로파일(테이퍼 볼록, 테이퍼 오목, 또는 직각)이 변할 수 있는 후면측 공진기 캐비티이다. 특정 예에서, 공유 후면측 트렌치(113)의 형성은 후면측 기판(111)의 후면-전면 정렬 및 건식 에칭을 포함할 수 있는 리소-에칭 프로세스를 포함할 수 있다. 압전 층(120)은 공유 후면측 트렌치(113)의 형성을 위한 에칭 정지 층의 역할을 할 수 있다.
도 15d는 도 10에 설명된 것과 유사한 후면측 금속 전극(131) 및 후면측 금속(147)을 형성하는 방법 단계를 나타낼 수 있다. 예에서, 후면측 금속 전극(131)의 형성은 공유 후면측 트렌치(113) 내의 금속 재료들의 퇴적 및 패터닝을 포함할 수 있다. 여기서, 후면측 금속(131)은 마이크로-비아(121) 내의 전극 및 후면측 플러그/연결 금속(147)의 역할을 한다. 금속의 두께, 형상, 및 유형은 공진기/필터 설계의 기능에 따라 달라질 수 있다. 예로서, 후면측 전극(131) 및 비아 플러그 금속(147)은 상이한 금속들일 수 있다. 특정 예에서, 이러한 후면측 금속들(131, 147)은 압전 층(120)의 표면 상에 퇴적 및 패터닝될 수 있거나, 기판(112)의 후면측으로 재라우팅될 수 있다. 예에서, 후면측 금속 전극은, 후면측 금속 전극이 공유 후면측 트렌치의 형성 동안 생성된 시드 기판의 하나 이상의 측벽과 접촉하지 않게끔 공유 후면측 트렌치의 경계들 내에 구성되도록 패터닝될 수 있다.
도 15e는 임시 캐리어(218)의 본딩 해제, 및 임시 접착제(217)를 제거하기 위한 디바이스의 상부측의 세척 이후의, 도 11a 및 도 11b에 설명된 것과 유사한 후면측 캡 구조물(162)을 본딩하는 방법 단계를 나타낼 수 있다. 본 기술분야의 통상의 기술자는 앞에서 설명된 방법 단계들의 다른 변형들, 수정들 및 대안들을 인식할 것이다.
본 명세서에 사용될 때, 용어 "기판"은 벌크 기판을 의미할 수 있거나, 알루미늄, 갈륨, 또는 알루미늄 및 갈륨 및 질소의 삼원 화합물을 함유하는 에피택셜 영역, 또는 기능 영역, 조합들, 및 유사한 것과 같은 위에 가로놓인 성장 구조물들을 포함할 수 있다.
본 발명을 사용하여, 기존 기술들에 비해 하나 이상의 이점이 달성된다. 특히, 본 디바이스는 본 기술분야의 통상의 기술자에 따라 통상적인 재료들 및/또는 방법들을 사용하면서 비교적 간단하고 비용 효율적인 방식으로 제조될 수 있다. 본 방법을 사용하면, 웨이퍼 레벨 프로세스를 통해 3차원 적층의 복수의 방식을 사용하여 신뢰가능한 단결정 기반 탄성 공진기를 생성할 수 있다. 이러한 필터들 또는 공진기들은 RF 필터 디바이스, RF 필터 시스템, 또는 그와 유사한 것으로 구현될 수 있다. 실시예에 따라, 이러한 이점들 중 하나 이상이 달성될 수 있다. 물론, 다른 변형들, 수정들 및 대안들이 존재할 수 있다.
4G LTE 및 5G가 날로 대중화됨에 따라, 무선 데이터 통신은 약 5GHz 이상의 주파수들을 갖는 고성능 RF 필터들을 요구한다. 약 3GHz 이하의 주파수들에서 동작하는 이러한 필터들에 널리 사용되는 벌크 탄성파 공진기들(BAWR)은 이러한 요구들을 충족시키기 위한 주요 후보이다. 현재 벌크 탄성파 공진기들은 다결정질 압전 AlN 박막들을 사용하고, 여기서 각각의 입자의 c축은 막의 표면에 수직으로 정렬되어 높은 압전 성능을 허용하는 반면, 입자의 a 또는 b축은 무작위로 분포된다. 이러한 독특한 입자 분포는 압전 막의 두께가 1 내지 3GHz 범위의 주파수들에서 동작하는 벌크 탄성파(BAW) 필터들을 위한 완벽한 두께인 약 1um 이상일 때 잘 작동한다. 그러나, 다결정질 압전 막들의 품질은 두께들이 약 5GHz 이상의 주파수에서 동작하는 공진기들 및 필터들에 요구되는 약 0.5um 미만으로 감소함에 따라 빠르게 저하된다.
호환가능한 결정질 기판 상에서 성장된 단결정질 또는 에피택셜 압전 박막들은 매우 얇은 두께, 예를 들어 0.4 um까지 우수한 결정 품질 및 높은 압전 성능을 나타낸다. 본 발명은 고주파 BAW 필터 적용을 위한 단결정질 또는 에피택셜 압전 박막들을 갖는 고품질 벌크 탄성파 공진기들의 제조 프로세스들 및 구조들을 제공한다.
BAWR들은 결정 형태, 즉 다결정질 또는 단결정질의 압전 재료, 예를 들어 AlN을 사용할 수 있다. 막의 품질은 막이 성장되는 층의 화학적, 결정학적 또는 지형적 품질에 크게 의존한다. 종래의 BAWR 프로세스들(FBAR(film bulk acoustic resonator) 또는 SMR(solidly mounted resonator) 기하형상을 포함함)에서, 압전 막은 통상적으로 몰리브덴(Mo), 텅스텐(W) 또는 루테늄(Ru)으로 이루어진 패터닝된 하부 전극 상에 성장된다. 패터닝된 하부 전극의 표면 기하형상은 압전 막의 결정질 배향 및 결정 품질에 상당한 영향을 미쳐서, 구조물의 복잡한 수정을 요구한다.
따라서, 본 발명은 RF 필터들에 대한 향상된 궁극적 품질 인자 및 전기-기계적 결합을 갖는 BAWR을 생성하기 위해 단결정 압전 막들 및 박막 전사 프로세스들을 사용한다. 이러한 방법들 및 구조물들은 현대 데이터 통신의 증가하는 요구를 충족시키기 위해 단결정질 또는 에피택셜 압전 막들을 사용하는 RF 필터들의 제조 방법들 및 구조물들을 용이하게 한다.
예에서, 본 발명은 고주파수에서 우수한 탄성파 제어 및 높은 Q를 위한, 평탄하고 고품질인 단결정 압전 막을 제공하는 탄성 공진기 디바이스들을 위한 전사 구조물들 및 프로세스들을 제공한다. 위에서 설명된 바와 같이, 다결정질 압전 층들은 고주파수에서 Q를 제한한다. 또한, 패터닝된 전극들 상에 에피택셜 압전 층들을 성장시키면, 압전 층의 결정질 배향에 영향을 미치고, 이는 결과적인 공진기들의 엄격한 경계 제어를 갖는 능력을 제한한다. 이하에 더 설명되는 바와 같이, 본 발명의 실시예들은 이러한 한계들을 극복할 수 있고, 개선된 성능 및 비용 효율성을 나타낼 수 있다.
도 16a 내지 도 16c, 내지 도 31a 내지 도 31c는 희생 층을 갖는 전사 구조물을 사용하는 탄성 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "a" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "b" 도면들은 "a" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "c" 도면들은 "a" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 16a 내지 도 16c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(1610) 위에 가로놓이는 압전 막(1620)을 형성하는 방법 단계들을 도시한다. 예에서, 성장 기판(1610)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(1620)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), ScAlN 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍(thickness trim)에 종속될 수 있다.
도 17a 내지 도 17c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(1620)의 표면 영역 위에 가로놓이는 제1 전극(1710)을 형성하는 방법 단계들을 도시한다. 예에서, 제1 전극(1710)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(1710)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예로서, 기울기는 약 60도일 수 있다.
도 18a 내지 도 18c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710) 및 압전 막(1620) 위에 가로놓이는 제1 패시베이션 층(1810)을 형성하는 방법 단계를 도시한다. 예에서, 제1 패시베이션 층(1810)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 패시베이션 층(1810)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 19a 내지 도 19c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1810)의 일부 및 압전 막(1620)의 일부 위에 가로놓이는 희생 층(1910)을 형성하는 방법 단계를 도시한다. 예에서, 희생 층(1910)은 다결정질 실리콘(폴리-Si), 비정질 실리콘(a-Si), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이 희생 층(1910)은 기울기를 갖는 건식 에칭에 종속될 수 있고, 약 1 um의 두께로 퇴적될 수 있다. 또한, 인 도핑된 SiO2(PSG)는 지지 층(예를 들어, SiNx)의 상이한 조합들을 갖는 희생 층으로서 사용될 수 있다.
도 20a 내지 도 20c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스를 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 희생 층(1910), 제1 전극(1710), 및 압전 막(1620) 위에 가로놓이는 지지 층(2010)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(2010)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(2010)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, PSG 희생 층의 경우, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 21a 내지 도 21c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 연마된 지지 층(2011)을 형성하기 위해 지지 층(2010)을 연마하는 방법 단계를 도시한다. 예에서, 연마 프로세스는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것을 포함할 수 있다.
도 22a 내지 도 22c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(2210) 위에, 위에 가로놓이는 지지 층(2011)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(2210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(2220)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(2210)의 본딩 지지 층(2220)은 연마된 지지 층(2011)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 23a 내지 도 23c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(1610)의 제거, 또는 그렇지 않으면 압전 막(1620)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 24a 내지 도 24c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710) 위에 가로놓이는 압전 막(1620)(압전 막(1621)이 됨) 내에 전극 접촉 비아(2410)를 형성하고, 압전 막(1620), 및 희생 층(1910) 위에 가로놓이는 제1 패시베이션 층(1810) 내에 하나 이상의 릴리스 홀(2420)을 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형의 에칭 프로세스들을 포함할 수 있다.
도 25a 내지 도 25c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(1621) 위에 가로놓이는 제2 전극(2510)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(2510)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(2510)을 에칭하여 전극 캐비티(2511)를 형성하고 제2 전극으로부터 부분(2511)을 제거하여 상부 금속(2520)을 형성하는 것을 포함한다. 또한, 상부 금속(2520)은 전극 접촉 비아(2410)를 통해 제1 전극(1720)에 물리적으로 결합된다.
도 26a 내지 도 26c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510)의 일부 및 압전 막(1621)의 일부 위에 가로놓이는 제1 접촉 금속(2610)을 형성하고, 상부 금속(2520)의 일부 및 압전 막(1621)의 일부 위에 놓이는 제2 접촉 금속(2611)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 이러한 재료들의 관련 합금들 또는 다른 유사한 재료들을 포함할 수 있다.
도 27a 내지 도 27c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510), 상부 금속(2520), 및 압전 막(1621) 위에 가로놓이는 제2 패시베이션 층(2710)을 형성하는 방법 단계를 도시한다. 예에서, 제2 패시베이션 층(2710)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(2710)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 28a 내지 도 28c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 희생 층(1910)을 제거하여 에어 캐비티(2810)를 형성하는 방법 단계를 도시한다. 예에서, 제거 프로세스는 폴리-Si 에칭 또는 a-Si 에칭, 또는 그와 유사한 것을 포함할 수 있다.
도 29a 내지 도 29c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(2510) 및 상부 금속(2520)을 처리하여, 처리된 제2 전극(2910) 및 처리된 상부 금속(2920)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(2510) 및 상부 금속(2520)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(2912) 및 처리된 상부 금속(2920)을 갖는 처리된 제2 전극(2910)을 형성하는 것을 포함한다. 처리된 상부 금속(2920)은 부분(2911)의 제거에 의해, 처리된 제2 전극(2910)으로부터 분리된 채로 남아있는다. 특정 예에서, 처리된 제2 전극(2910)은 Q를 증가시키기 위해, 처리된 제2 전극(2910) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 30a 내지 도 30c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710)을 처리하여, 처리된 제1 전극(2310)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(1710)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(2910)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(3010)을 형성하는 것을 포함한다. 에어 캐비티(2811)는 처리된 제1 전극(3010)으로 인한 캐비티 형상의 변화를 보여준다. 특정 예에서, 처리된 제1 전극(3010)은 Q를 증가시키기 위해, 처리된 제2 전극(3010) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 31a 내지 도 31c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(1710)을 처리하여, 처리된 제1 전극(2310)을 형성하고, 제2 전극(2510)/상부 금속(2520)을 처리하여, 처리된 제2 전극(2910)/처리된 상부 금속(2920)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 29a 내지 도 29c, 및 도 30a 내지 도 30c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 32a 내지 도 32c, 내지 도 46a 내지 도 46c는 희생 층이 없는 전사 구조물을 사용하는 탄성 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "a" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "b" 도면들은 "a" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "c" 도면들은 "a" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 32a 내지 도 32c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(3210) 위에 가로놓이는 압전 막(3220)을 형성하는 방법 단계들을 도시한다. 예에서, 성장 기판(3210)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(3220)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍에 종속될 수 있다.
도 33a 내지 도 33c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(3220)의 표면 영역 위에 가로놓이는 제1 전극(3310)을 형성하는 방법 단계를 도시한다. 예에서, 제1 전극(3310)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(3310)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예로서, 기울기는 약 60도일 수 있다.
도 34a 내지 도 34c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 및 압전 막(3220) 위에 가로놓이는 제1 패시베이션 층(3410)을 형성하는 방법 단계를 도시한다. 예에서, 제1 패시베이션 층(3410)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 패시베이션 층(3410)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 35a 내지 도 35c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 및 압전 막(3220) 위에 가로놓이는 지지 층(3510)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(3510)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(3510)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, PSG 희생 층의 경우, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 36a 내지 도 36c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 영역(3610) 내에 (지지 층(3511)을 형성하기 위해) 지지 층(3510)을 처리하는 임의적 방법 단계를 도시한다. 예에서, 처리는 평평한 본드 표면을 생성하기 위한 지지 층(3510)의 부분적 에칭을 포함할 수 있다. 특정 예에서, 처리는 캐비티 영역을 포함할 수 있다. 다른 예들에서, 이러한 단계는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것과 같은 연마 프로세스로 대체될 수 있다.
도 37a 내지 도 37c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 (지지 층(3512)을 형성하기 위해) 지지 층(3511)의 일부 내에 에어 캐비티(3710)를 형성하는 방법 단계를 도시한다. 예에서, 캐비티 형성은 제1 패시베이션 층(3410)에서 정지하는 에칭 프로세스를 포함할 수 있다.
도 38a 내지 도 38c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 패시베이션 층(3410)을 통해 압전 막(3220)의 일부 내에 하나 이상의 캐비티 통기구(cavity vent hole)(3810)를 형성하는 방법 단계를 도시한다. 예에서, 캐비티 통기구(3810)는 에어 캐비티(3710)에 연결된다.
도 39a 내지 도 39c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(3910) 위에, 위에 가로놓이는 지지 층(3512)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(3910)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(3920)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(3910)의 본딩 지지 층(3920)은 연마된 지지 층(3512)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 40a 내지 도 40c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(3210)의 제거, 또는 그렇지 않으면 압전 막(3220)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 41a 내지 도 41c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310) 위에 가로놓이는 압전 막(3220) 내에 전극 접촉 비아(4110)를 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형들의 에칭 프로세스들을 포함할 수 있다.
도 42a 내지 도 42c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(3220) 위에 가로놓이는 제2 전극(4210)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(4210)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(4210)을 에칭하여 전극 캐비티(4211)를 형성하고 제2 전극으로부터 부분(4211)을 제거하여 상부 금속(4220)을 형성하는 것을 포함한다. 또한, 상부 금속(4220)은 전극 접촉 비아(4110)를 통해 제1 전극(3310)에 물리적으로 결합된다.
도 43a 내지 도 43c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(4210)의 일부 및 압전 막(3220)의 일부 위에 가로놓이는 제1 접촉 금속(4310)을 형성하고, 상부 금속(4220)의 일부 및 압전 막(3220)의 일부 위에 놓이는 제2 접촉 금속(4311)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 다른 유사한 재료들을 포함할 수 있다. 이러한 도면은 또한 제2 전극(4210), 상부 금속(4220), 및 압전 막(3220) 위에 가로놓이는 제2 패시베이션 층(4320)을 형성하는 방법 단계를 도시한다. 예에서, 제2 패시베이션 층(4320)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(4320)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 44a 내지 도 44c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(4210) 및 상부 금속(4220)을 처리하여, 처리된 제2 전극(4410) 및 처리된 상부 금속(4420)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(4210) 및 상부 금속(4220)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(4412) 및 처리된 상부 금속(4420)을 갖는 처리된 제2 전극(4410)을 형성하는 것을 포함한다. 처리된 상부 금속(4420)은 부분(4411)의 제거에 의해, 처리된 제2 전극(4410)으로부터 분리된 채로 남아있는다. 특정 예에서, 처리된 제2 전극(4410)은 Q를 증가시키기 위해, 처리된 제2 전극(4410) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 45a 내지 도 45c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310)을 처리하여, 처리된 제1 전극(4510)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(3310)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(4410)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(4510)을 형성하는 것을 포함한다. 에어 캐비티(3711)는 처리된 제1 전극(4510)으로 인한 캐비티 형상의 변화를 보여준다. 특정 예에서, 처리된 제1 전극(4510)은 Q를 증가시키기 위해, 처리된 제2 전극(4510) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 46a 내지 도 46c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 희생 층을 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(3310)을 처리하여, 처리된 제1 전극(4510)을 형성하고, 제2 전극(4210)/상부 금속(4220)을 처리하여, 처리된 제2 전극(4410)/처리된 상부 금속(4420)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 44a 내지 도 44c, 및 도 45a 내지 도 45c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
도 47a 내지 도 47c, 내지 도 59a 내지 도 59c는 다층 미러 구조물을 갖는 전사 구조물을 사용하는 탄성 공진기 디바이스를 위한 제조 방법을 도시한다. 아래에 설명되는 이러한 일련의 도면들에서, "a" 도면들은 본 발명의 다양한 실시예들에 따른 단결정 공진기 디바이스들의 상부 단면도들을 도시하는 단순화된 도면들을 보여준다. "b" 도면들은 "a" 도면들에서와 동일한 디바이스들의 길이 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 마찬가지로, "c" 도면들은 "a" 도면들에서와 동일한 디바이스들의 폭 방향 단면도들을 도시하는 단순화된 도면들을 보여준다. 일부 경우들에서, 다른 특징들, 및 그러한 특징들 간의 관계들을 강조하기 위해 특정 특징들이 생략된다. 본 기술분야의 통상의 기술자는 이러한 일련의 도면들에 도시된 예들에 대한 변형들, 수정들 및 대안들을 인식할 것이다.
도 47a 내지 도 47c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(4710) 위에 가로놓이는 압전 막(4720)을 형성하는 방법 단계를 도시한다. 예에서, 성장 기판(4710)은 실리콘(S), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 포함할 수 있다. 압전 막(4720)은 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 또는 다른 유사한 재료들을 포함하는 에피택셜 막일 수 있다. 추가적으로, 이러한 압전 기판은 두께 트리밍에 종속될 수 있다.
도 48a 내지 도 48c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(4720)의 표면 영역 위에 가로놓이는 제1 전극(4810)을 형성하는 방법 단계를 도시한다. 예에서, 제1 전극(4810)은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제1 전극(4810)은 기울기를 갖는 건식 에칭에 종속될 수 있다. 예로서, 기울기는 약 60도일 수 있다.
도 49a 내지 도 49c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 다층 미러 또는 반사기 구조물을 형성하는 방법 단계를 도시한다. 예에서, 다층 미러는 저 임피던스 층(4910) 및 고 임피던스 층(4920)을 갖는 적어도 한 쌍의 층들을 포함한다. 도 49a 내지 도 49c에서, 두 쌍의 저/고 임피던스 층들이 도시된다(저 임피던스(4910 및 4911); 고 임피던스(4920 및 4921)). 예에서, 미러/반사기 영역은 공진기 영역보다 클 수 있으며, 공진기 영역을 포함할 수 있다. 특정 실시예에서, 각각의 층 두께는 목표 주파수에서 탄성파 파장의 약 1/4이다. 층들은 순서대로 퇴적될 수 있고 그 후에 에칭될 수 있거나, 각각의 층은 개별적으로 퇴적되고 에칭될 수 있다. 다른 예에서, 제1 전극(4810)은 미러 구조물이 패터닝된 후에 패터닝될 수 있다.
도 50a 내지 도 50c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 미러 구조물(층들(4910, 4911, 4920, 및 4921)), 제1 전극(4810), 및 압전 막(4720) 위에 가로놓이는 지지 층(5010)을 형성하는 방법 단계를 도시한다. 예에서, 지지 층(5010)은 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 이러한 지지 층(5010)은 약 2-3 um의 두께로 퇴적될 수 있다. 위에서 설명된 바와 같이, 다른 지지 층들(예를 들어, SiNx)이 사용될 수 있다.
도 51a 내지 도 51c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스를 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 연마된 지지 층(5011)을 형성하기 위해 지지 층(5010)을 연마하는 방법 단계를 도시한다. 예에서, 연마 프로세스는 화학적-기계적 평탄화 프로세스 또는 그와 유사한 것을 포함할 수 있다.
도 52a 내지 도 52c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 디바이스를 뒤집고, 본드 기판(5210) 위에 가로놓인, 위에 가로놓이는 지지 층(5011)을 물리적으로 결합하는 것을 도시한다. 예에서, 본드 기판(5210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 이산화물(SiO2), 실리콘 탄화물(SiC), 또는 다른 유사한 재료들을 갖는 기판 위에 가로놓이는 본딩 지지 층(5220)(SiO2 또는 유사한 재료)을 포함할 수 있다. 특정 실시예에서, 본드 기판(5210)의 본딩 지지 층(5220)은 연마된 지지 층(5011)에 물리적으로 결합된다. 또한, 물리적 결합 프로세스는 300℃ 어닐링 프로세스가 뒤따르는 실온 본딩 프로세스를 포함할 수 있다.
도 53a 내지 도 53c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 성장 기판(4710)의 제거, 또는 그렇지 않으면 압전 막(4720)의 전사의 방법 단계를 도시한다. 예에서, 제거 프로세스는 그라인딩 프로세스, 블랭킷 에칭 프로세스, 막 전사 프로세스, 이온 주입 전사 프로세스, 레이저 크랙 전사 프로세스, 또는 그와 유사한 것, 및 이들의 조합들을 포함할 수 있다.
도 54a 내지 도 54c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810) 위에 가로놓이는 압전 막(4720) 내에 전극 접촉 비아(5410)를 형성하는 방법 단계를 도시한다. 비아 형성 프로세스들은 다양한 유형들의 에칭 프로세스들을 포함할 수 있다.
도 55a 내지 도 55c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 압전 막(4720) 위에 가로놓이는 제2 전극(5510)을 형성하는 방법 단계를 도시한다. 예에서, 제2 전극(5510)의 형성은 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W), 또는 다른 유사한 재료들을 퇴적하고; 다음으로, 제2 전극(5510)을 에칭하여 전극 캐비티(5511)를 형성하고 제2 전극으로부터 부분(5511)을 제거하여 상부 금속(5520)을 형성하는 것을 포함한다. 또한, 상부 금속(5520)은 전극 접촉 비아(5410)를 통해 제1 전극(5520)에 물리적으로 결합된다.
도 56a 내지 도 56c는 본 발명의 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(5510)의 일부 및 압전 막(4720)의 일부 위에 가로놓이는 제1 접촉 금속(5610)을 형성하고, 상부 금속(5520)의 일부 및 압전 막(4720)의 일부 위에 가로놓이는 제2 접촉 금속(5611)을 형성하는 방법 단계를 도시한다. 예에서, 제1 및 제2 접촉 금속들은 금(Au), 알루미늄(Al), 구리(Cu), 니켈(Ni), 알루미늄 청동(AlCu), 또는 다른 유사한 재료들을 포함할 수 있다. 이러한 도면은 또한 제2 전극(5510), 상부 금속(5520) 및 압전 막(4720) 위에 가로놓이는 제2 패시베이션 층(5620)을 형성하는 방법 단계를 보여준다. 예에서, 제2 패시베이션 층(5620)은 실리콘 질화물(SiN), 실리콘 산화물(SiOx) 또는 다른 유사한 재료들을 포함할 수 있다. 특정 예에서, 제2 패시베이션 층(5620)은 약 50 nm 내지 약 100 nm 범위의 두께를 가질 수 있다.
도 57a 내지 도 57c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제2 전극(5510) 및 상부 금속(5520)을 처리하여, 처리된 제2 전극(5710) 및 처리된 상부 금속(5720)을 형성하는 방법 단계를 도시한다. 이 단계는 제2 전극(5710) 및 상부 금속(5720)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여 전극 캐비티(5712) 및 처리된 상부 금속(5720)을 갖는 처리된 제2 전극(5410)을 형성하는 것을 포함한다. 처리된 상부 금속(5720)은 부분(5711)의 제거에 의해, 처리된 제2 전극(5710)으로부터 분리된 채로 남아있는다. 특정 예에서, 이러한 처리는 전극 캐비티(5712)를 생성하는 동안, 제2 전극 및 상부 금속에 더 큰 두께를 제공한다. 특정 예에서, 처리된 제2 전극(5710)은 Q를 증가시키기 위해, 처리된 제2 전극(5710) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 58a 내지 도 58c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810)을 처리하여, 처리된 제1 전극(5810)을 형성하는 방법 단계를 도시한다. 이 단계는 제1 전극(4810)의 형성에 후속할 수 있다. 예에서, 이러한 두 개의 컴포넌트의 처리는 몰리브덴(Mo), 루테늄(Ru), 텅스텐(W) 또는 다른 유사한 재료들을 퇴적하고; 다음으로 이 재료를 에칭(예를 들어, 건식 에칭 또는 그와 유사한 것)하여, 처리된 제2 전극(5710)과 유사하게, 전극 캐비티를 갖는 처리된 제1 전극(5810)을 형성하는 것을 포함한다. 앞의 두 개의 예와 비교하여, 에어 캐비티는 존재하지 않는다. 특정 예에서, 처리된 제1 전극(5810)은 Q를 증가시키기 위해, 처리된 제2 전극(5810) 상에 구성된 에너지 제한 구조물을 추가하는 것을 특징으로 한다.
도 59a 내지 도 59c는 본 발명의 다른 예에 따른 단결정 탄성 공진기 디바이스, 및 단결정 탄성 공진기 디바이스들을 위한 다층 미러를 사용하는 전사 프로세스를 위한 방법 단계들의 다양한 단면도들을 도시하는 단순화된 도면들이다. 도시된 바와 같이, 이러한 도면들은 제1 전극(4810)을 처리하여, 처리된 제1 전극(5810)을 형성하고, 제2 전극(5510)/상부 금속(5520)을 처리하여, 처리된 제2 전극(5710)/처리된 상부 금속(5720)을 형성하는 방법 단계를 도시한다. 이러한 단계들은 도 57a 내지 도 57c, 및 도 58a 내지 도 58c에 대해 설명된 바와 같이, 각각의 개별 전극의 형성에 후속할 수 있다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
전사 프로세스들에 관한 이전의 예들 각각에서, 에너지 제한 구조물들은 제1 전극, 제2 전극, 또는 둘 다에 형성될 수 있다. 예에서, 이러한 에너지 제한 구조물은 공진기 영역을 둘러싸는 질량 부하 영역들(mass loaded areas)이다. 공진기 영역은 제1 전극, 압전 층 및 제2 전극이 중첩되는 영역이다. 에너지 제한 구조물 내의 더 큰 질량 부하는 공진기의 차단 주파수를 낮춘다. 차단 주파수는 압전 막의 표면에 평행한 방향으로 탄성파가 전파될 수 있는 주파수의 하한 또는 상한이다. 따라서, 차단 주파수는 파동이 두께 방향을 따라 진행하는 공진 주파수이므로 수직 방향을 따른 공진기의 전체 적층 구조물에 의해 결정된다. 압전 막들(예를 들어, AlN)에서, 차단 주파수보다 낮은 주파수의 탄성파는 막의 표면을 따라 평행한 방향으로 전파될 수 있는데, 즉 탄성파는 고대역 차단형 분산 특성을 나타낸다. 이 경우, 공진기를 둘러싼 질량 부하 영역은 탄성파가 공진기 외부로 전파되는 것을 방지하는 장벽을 제공한다. 이렇게 함으로써, 이러한 특성은 공진기의 품질 인자를 증가시키고, 공진기의 성능을 향상시키며, 결과적으로 필터의 성능을 향상시킨다.
추가로, 상부 단결정 압전 층은 다결정질 압전 막으로 대체될 수 있다. 이러한 막들에서, 기판과의 계면에 가까운 하측 부분은 표면에 가까운 막의 상측 부분보다 더 작은 입자 크기들 및 더 넓은 압전 분극 배향 분포와 함께, 불량한 결정 품질을 갖는다. 이것은 압전 막의 다결정질 성장에 기인하는 것인데, 즉 핵 생성 및 초기 막은 무작위의 결정 배향을 갖기 때문이다. AlN을 압전 재료로서 고려할 때 c축 또는 분극 배향을 따른 성장 속도는 다른 결정 배향들보다 높고, 이는 막이 두껍게 성장함에 따라 성장 표면에 수직인 c축의 입자들의 비율을 증가시킨다. 약 1um 두께의 전형적인 다결정질 AlN 막에서, 표면에 가까운 막의 상측 부분은 압전 분극 측면에서 더 나은 결정 품질과 더 나은 정렬을 갖는다. 본 발명에서 고려되는 박막 전사 프로세스를 사용함으로써, 매우 얇은 압전 막들을 갖는 고주파 BAW 공진기들에서 다결정질 막의 상측 부분을 사용하는 것이 가능하다. 이것은 성장 기판 제거 프로세스 동안 압전 층의 일부를 제거함으로써 수행될 수 있다. 물론, 다른 변형들, 수정들 및 대안들이 존재할 수 있다.
예에서, 본 발명은 U-NII-1 플러스 U-NII-2A 대역을 커버하는 5.2 GHz 와이파이 응용들에서 사용하기 위한 고성능 초소형 통과대역 벌크 탄성파(BAW) 무선 주파수(RF) 필터를 제공한다.
도 60은 본 발명의 예에 따른 무선 주파수 스펙트럼에서 필터 통과대역 요건들을 도시하는 단순화된 도면이다. 도시된 바와 같이, 주파수 스펙트럼(6000)은 3.0GHz 내지 6.0GHz의 범위를 나타낸다. 여기서, 제1 적용 대역(6010)(3.3GHz-4.2GHz)은 5G 응용들을 위해 구성된다. 이러한 대역은 5G 하위-대역(6011)(3.3GHz-3.8GHz)을 포함하며, 이는 추가 LTE 하위-대역(6012)(3.4GHz-3.6GHz), 하위-대역(6013)(3.6GHz-3.8GHz) 및 하위-대역(6014)(3.55GHz-3.7GHz)을 포함한다. 제2 적용 대역(6020)(4.4GHz-5.0GHz)은 중국 특정 응용들을 위한 하위-대역(6021)을 포함한다. 제3 적용 대역(6030)은 UNII-1 대역(6031)(5.15GHz-5.25GHz) 및 UNII-2A 대역(6032)(5.25GHz 5.33GHz)을 포함한다. LTE 대역(6033)은 UNII-1 대역(6031)과 동일한 주파수 범위와 중첩된다. 마지막으로, 제4 적용 대역(6040)은 UNII-2C 대역(6041)(5.490GHz-5.735GHz), UNII-3 대역(6042)(5.735GHz-5.85GHz) 및 UNII-4 대역(6043)(5.85GHz-5.925GHz)을 포함한다. LTE 대역(6044)은 UNII-2C 대역(6041)과 동일한 주파수 범위를 공유하는 반면, 하위-대역(6045)은 UNII-4 대역(6043)과 동일한 주파수 범위와 중첩되고, LTE 대역(6046)은 동일한 주파수 범위의 더 작은 하위섹션(5.855GHz-5.925GHz)과 중첩된다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
실시예에서, 본 필터는 앞의 도면들에서 설명된 바와 같이 단결정 BAW 기술을 이용한다. 이러한 필터는 낮은 삽입 손실을 제공하고 엄격한 저지 요건들을 충족하여, U-NII-2C 및 U-NII-3 대역과의 공존을 가능하게 한다. 높은 정격 전력(high-power rating)은 최신 와이파이 표준들의 까다로운 전력 요건들을 충족한다.
도 61은 본 발명의 예에 따른 탄성파 RF 필터들에 대한 응용들인 주요 시장들의 개요를 도시하는 단순화된 도면이다. 5.2GHz BAW RF 필터들에 대한 응용 차트(6100)는 모바일 디바이스, 스마트폰, 자동차, 와이파이 3-대역 라우터, 3-대역 모바일 디바이스, 3-대역 스마트폰, 통합 케이블 모뎀, 와이파이 3-대역 액세스 포인트, LTE/LAA 소형 셀, 및 그와 유사한 것을 보여준다. 3-대역 와이파이 시스템에서 사용되는 주파수 스펙트럼의 개략도가 도 62에 제공된다.
도 62는 본 발명의 예들에 따른 3-대역 와이파이 라디오들에서 5.2GHz RF 필터들에 대한 응용 영역들을 도시하는 단순화된 도면이다. 도시된 바와 같이, 통신 디바이스들(6210)에 의해 사용되는 RF 필터들은 3개의 개별 동작 대역에서 특정 응용들을 위해 구성될 수 있다. 특정 예에서, 응용 영역(6220)은 2.4GHz에서 동작하고 컴퓨팅 및 모바일 디바이스를 포함하고, 응용 영역(6230)은 5.2GHz에서 동작하고 텔레비전 및 디스플레이 디바이스를 포함하고, 응용 영역(6240)은 5.6GHz에서 동작하고 비디오 게임 콘솔 및 핸드헬드 디바이스를 포함한다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
본 발명은 텍스쳐화된 다결정질 압전 재료들(PVD 방법들을 사용하여 퇴적됨) 및 단결정 압전 재료들(시드 기판 상에 CVD 기술을 사용하여 성장됨) 둘 다를 사용하는 공진기 및 RF 필터 디바이스들을 포함한다. 다양한 결정학적 배향들의 실리콘 기판들 및 그와 유사한 것과 같은 다양한 기판들이 탄성 디바이스들을 제조하기 위해 사용될 수 있다. 추가적으로, 본 방법은 사파이어 기판들, 실리콘 탄화물 기판들, 갈륨 질화물(GaN) 벌크 기판들, 또는 알루미늄 질화물(AlN) 벌크 기판들을 사용할 수 있다. 본 방법은 또한 GaN 템플릿, AlN 템플릿 및 AlxGa1-xN 템플릿(여기서 x는 0.0과 1.0 사이에서 다양함)을 사용할 수 있다. 이러한 기판들 및 템플릿들은 극성, 비-극성 또는 반-극성 결정학적 배향들을 가질 수 있다. 또한, 기판 상에 퇴적된 압전 재료들은 AlN, AlN, GaN, InN, InGaN, AlInN, AlInGaN, ScAlN, ScAlGaN, ScGaN, ScN, BAlN, BAlScN 및 BN 중 적어도 하나로부터 선택된 허용을 포함할 수 있다.
공진기 및 필터 디바이스들은 SMR(Solidly-Mounted Resonator), FBAR(Film Bulk Acoustic Resonator) 또는 XBAW(Single Crystal Bulk Acoustic Resonator)를 포함하지만 이에 제한되지 않는 프로세스 기술들을 사용할 수 있다. 대표적인 단면들이 아래에서 도 63a 내지 도 63c에 도시되어 있다. 명확성을 위해, 본 명세서에서 사용된 용어 "상부" 및 "하부"는 일반적으로 중력 방향을 지칭하는 용어가 아니다. 오히려, "상부" 및 "하부"라는 용어는 본 디바이스 및 관련 회로들의 맥락에서 서로 참조하여 사용된다. 본 기술분야의 통상의 기술자는 다른 변형들, 수정들 및 대안들을 인식할 것이다.
예에서, 압전 층은 0.1 내지 2.0um 범위이고, 저항 및 탄성 손실의 최적 조합을 생성하도록 최적화된다. 상부 및 하부 전극의 두께는 250.ANG. 내지 2500.ANG. 범위이고, 금속은 높은 탄성 속도 및 낮은 비저항을 갖는 내화 금속으로 구성된다. 공진기들은 질화물 및/또는 산화물로 구성되고, 범위가 100.ANG. 내지 2000.ANG.인 유전체(도 63a 내지 도 63c에는 도시되지 않음)로 "패시베이션"된다. 유전체 층은 공진기 공진 주파수를 조절하기 위해 사용된다. 상호연결 금속이라고 지칭되는 금속 층에서 인접한 공진기들 사이의 금속 비저항을 줄이기 위해 각별한 주의가 취해진다. 상호연결 금속의 두께는 500.ANG. 내지 5um 범위이다. 공진기들은 SMR들의 경우에서 적어도 하나의 에어 캐비티 인터페이스를 포함하고, FBAR들 및 XBAW들의 경우에서 두 개의 에어 캐비티 인터페이스를 포함한다. 선택된 공진기들의 형상은 타원, 직사각형 및 다각형을 포함한 비대칭 형상에서 나온다. 또한, 공진기들은 공진기의 일 측 및 양 측 상의 공진기 에지 근처에 반사 특징부들을 포함한다.
도 63a 내지 도 63c는 본 발명의 다양한 예들에 따른 공진기 디바이스들의 단면도들을 도시하는 단순화된 도면들이다. 보다 구체적으로, 도 63a의 디바이스(6301)는 SMR을 포함하는 BAW 공진기 디바이스를 보여주고, 도 63b는 FBAR을 포함하는 BAW 공진기 디바이스를 보여주고, 도 63c는 단결정 XBAW를 가진 BAW 공진기 디바이스를 보여준다. SMR 디바이스(6301)에 도시된 바와 같이, 반사기 디바이스(6320)는 기판 부재(6310) 위에 가로놓이도록 구성된다. 반사기 디바이스(6320)는 브래그 반사기 또는 그와 유사한 것일 수 있다. 하부 전극(6330)은 반사기 디바이스(6320) 위에 가로놓이도록 구성된다. 다결정질 압전 층(6340)은 하부 전극(6330) 위에 가로놓이도록 구성된다. 또한, 상부 전극(6350)은 다결정질 층(6340) 위에 가로놓이도록 구성된다. FBAR 디바이스(6302)에 도시된 바와 같이, 하부 전극(6330), 다결정질 층(6340) 및 상부 전극(6350)을 포함하는 층 구조물이 동일하게 유지된다. 기판 부재(6311)는 에어 캐비티(6312)를 포함하고, 유전체 층은 기판 부재(6311) 위에 가로놓이며 에어 캐비티(6312)를 커버하도록 형성된다. XBAW 디바이스(6303)에 도시된 바와 같이, 기판 부재(6311)는 또한 에어 캐비티(6312)를 포함하지만, 하부 전극(6330)이 에어 캐비티(6312)의 영역 내에 형성된다. 단결정 압전 층은 기판 부재(6311), 에어 캐비티(6312) 및 하부 전극(6341) 위에 가로놓여 형성된다. 또한, 상부 전극(6350)은 단결정 층(6341)의 일부 위에 가로놓여 형성된다.
패키징 접근법은 도 64a 및 도 64b, 및 도 65에 도시된 바와 같이 웨이퍼 레벨 패키징(WLP), WLP-플러스-캡 웨이퍼 접근법, 플립-칩, 칩 및 본드 와이어를 포함하지만 이에 제한되지는 않는다. 하나 이상의 RF 필터 칩과 하나 이상의 필터 대역이 동일한 하우징 구성 내에 패키징될 수 있다. 패키지 내의 각각의 RF 필터 대역은 하나 이상의 공진기 필터 칩을 포함할 수 있으며, 수동 요소들(커패시터들, 인덕터들)은 대역폭 및 주파수 스펙트럼 특성을 조정하기 위해 사용될 수 있다. 3-대역 와이파이 시스템 응용에 대해, BAW RF 필터 기술을 사용하여, 2.4GHz, 5.2GHz 및 5.6GHz 대역 통과 솔루션을 포함한 세 개의 RF 필터 대역을 포함하는 패키지 구성이 가능하다. 2.4GHz 필터 솔루션은 표면 탄성파(SAW) 또는 BAW 중 어느 하나일 수 있는 반면, 5.2GHz 및 5.6GHz 대역은 BAW의 고주파수 능력을 고려할 때 BAW일 가능성이 높다.
도 64a는 본 발명의 예에 따른 패킹 접근법을 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(6501)는 패키지의 베이스(6520)에 대한 RF 필터 다이(6510)의 통상적인 다이 본드, 및 회로 인터페이스(6540)로부터 RF 필터 칩으로의 금속 본드 와이어들(6530)을 사용하여 패키징된다.
도 64b는 본 발명의 예에 따른 패킹 접근법을 도시하는 단순화된 도면이다. 도시된 바와 같이, 디바이스(6602)는 구리 기둥들(6531) 또는 다른 고전도성 상호연결부들을 사용하여 회로 인터페이스(6540)에 장착된 RF 필터 실리콘 다이(6510)를 보여주는 플립-마운트 웨이퍼 레벨 패키지(WLP)를 사용하여 패키징된다.
도 65는 본 발명의 예에 따른 패킹 접근법을 도시하는 단순화된 도면이다. 디바이스(6600)는 캡 웨이퍼(6640)에 대해 BAW RF 필터 회로 MEMS 디바이스(6630) 및 기판(6610)을 사용하는 WLP의 다른 버전을 보여준다. 예에서, 캡 웨이퍼(6640)는 RF 필터 MEMS 디바이스(6630)를 캡 웨이퍼(도면에 도시되지 않음)의 상부측에 전기적으로 연결하기 위해 TSV들(thru-silicon-vias)을 포함할 수 있다. 캡 웨이퍼(6640)는 기판(6610) 위에 가로놓이는 유전체 층(6620)에 결합될 수 있고 밀봉 재료(6650)에 의해 밀봉될 수 있다.
다양한 예들에서, 본 필터는 특정 특징부들을 가질 수 있다. 다이 구성은 2mm×2mm×0.5mm 미만일 수 있고; 특정 예에서, 다이 구성은 전형적으로 1mm×1mm×0.2mm 미만이다. 패키징된 디바이스는 도 64a 및 도 64b에 도시된, 종래의 칩 및 본드 와이어 접근법을 사용하여 2mm×2.5mm×0.9mm와 같은 초소형 폼 팩터를 갖는다. WLP 패키지 접근법들은 더 작은 폼 팩터들을 제공할 수 있다. 특정 예에서, 디바이스는 단일 종단형 50옴 안테나 및 송신기/수신기(Tx/Rx) 포트들로 구성된다. 디바이스의 높은 저지는 인접한 와이파이 UNIT 대역들과의 공존을 가능하게 한다. 디바이스는 또한 높은 정격 전력(최대 +30dBm), 2.5dB 미만의 전송 손실을 갖는 낮은 삽입 손실 통과대역 필터, 섭씨 -40도 내지 섭씨 +85도의 온도 범위에 걸친 성능을 특징으로 한다. 또한, 특정 예에서, 디바이스는 RoHS(유해 물질 제한)를 준수하고 무-Pb(무연) 패키징을 사용한다.
상기는 특정 실시예들의 완전한 설명이지만, 다양한 수정들, 대안적 구성들 및 균등물들이 사용될 수 있다. 예로서, 패키징된 디바이스는 본 명세서의 외부뿐만 아니라 위에서 설명된 요소들의 임의의 조합을 포함할 수 있다. 따라서, 상기 설명 및 도시들은 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다.

Claims (19)

  1. BAW 공진기 래더 토폴로지 통과대역 필터(BAW resonator ladder topology pass-band filter)로서,
    각각 BAW 직렬 공진기들을 포함하는 복수의 직렬 분기;
    각각 BAW 션트 공진기들을 포함하는 복수의 션트 분기 - 상기 복수의 직렬 분기는 상기 BAW 공진기 래더 토폴로지 통과대역 필터를 제공하기 위해 상기 복수의 션트 분기에 결합됨 -; 및
    고 임피던스 션트 분기 - 상기 고 임피던스 션트 분기는 상기 고 임피던스 션트 분기에 대해 상기 BAW 공진기 래더 토폴로지 통과대역 필터 내의 다른 션트 분기들보다 큰 임피던스를 제공하기 위해 직렬로 함께 결합된 복수의 고 임피던스 BAW 션트 공진기를 포함함 -
    를 포함하는, BAW 공진기 래더 토폴로지 통과대역 필터.
  2. 제1항에 있어서, 상기 고 임피던스 션트 분기는 상기 다른 션트 분기들에 의해 생성된 개별 공진 주파수 fs 피크들보다 큰 공진 주파수 fs 피크를 갖는, BAW 공진기 래더 토폴로지 통과대역 필터.
  3. 제1항에 있어서, 상기 고 임피던스 션트 분기에 포함된 복수의 고 임피던스 BAW 션트 공진기 각각은 상기 다른 션트 분기들 내의 BAW 션트 공진기들 각각, 및 상기 BAW 직렬 공진기들 각각의 임피던스의 적어도 약 2배인 임피던스를 제공하는, BAW 공진기 래더 토폴로지 통과대역 필터.
  4. 제1항에 있어서, 상기 복수의 고 임피던스 BAW 션트 공진기는 상기 고 임피던스 션트 분기에 대해 적어도 약 400옴의 결합 임피던스를 제공하는, BAW 공진기 래더 토폴로지 통과대역 필터.
  5. 제1항에 있어서, 상기 고 임피던스 션트 분기는 상기 BAW 공진기 래더 토폴로지 통과대역 필터의 출력에 위치되는, BAW 공진기 래더 토폴로지 통과대역 필터.
  6. 제1항에 있어서, 상기 고 임피던스 션트 분기는 상기 BAW 공진기 래더 토폴로지 통과대역 필터의 입력에 위치되는, BAW 공진기 래더 토폴로지 통과대역 필터.
  7. 제1항에 있어서, 상기 고 임피던스 션트 분기는 상기 BAW 공진기 래더 토폴로지 통과대역 필터의 입력과 상기 BAW 공진기 래더 토폴로지 통과대역 필터의 출력 사이에 위치되는, BAW 공진기 래더 토폴로지 통과대역 필터.
  8. 제1항에 있어서, 상기 고 임피던스 션트 분기는 주파수들의 통과대역의 하부 에지와 정렬되는 공진 주파수 피크를 제공하는, BAW 공진기 래더 토폴로지 통과대역 필터.
  9. 제8항에 있어서, 상기 고 임피던스 션트 분기는 상기 주파수들의 통과대역의 하부 에지에 인접하고 그 아래에 있는 주파수들의 근대역 저지 대역(near-band rejection band)에서 널(null)을 생성하는, BAW 공진기 필터.
  10. 제1항에 있어서, 상기 복수의 고 임피던스 BAW 션트 공진기 각각에 포함된 전극의 표면적은 상기 다른 션트 분기들 내의 BAW 션트 공진기들에 포함된 임의의 전극, 또는 상기 BAW 직렬 공진기들에 포함된 임의의 전극의 표면적보다 작은, BAW 공진기 래더 토폴로지 통과대역 필터.
  11. BAW 공진기 래더 토폴로지 통과대역 필터를 형성하는 방법으로서,
    상기 BAW 공진기 래더 토폴로지 통과대역 필터의 복수의 직렬 분기에서 성장 기판 상의 압전 공진기 막의 상부 표면에 제1 상부 전극을 형성하는 단계;
    상기 BAW 공진기 래더 토폴로지 통과대역 필터의 복수의 션트 분기에서 상기 성장 기판 상의 상기 압전 공진기 막의 상부 표면에 제2 상부 전극을 형성하는 단계;
    상기 BAW 공진기 래더 토폴로지 통과대역 필터의 고 임피던스 션트 분기에서 상기 성장 기판 상의 상기 압전 공진기 막의 상부 표면에 제3 상부 전극을 형성하는 단계 - 상기 제3 상부 전극의 표면적은 상기 제1 상부 전극 및 상기 제2 상부 전극의 표면적보다 작음 -;
    상기 제1 상부 전극, 상기 제2 상부 전극 및 상기 제3 상부 전극 상에 희생 층을 형성하는 단계;
    상기 희생 층, 상기 제1 상부 전극, 상기 제2 상부 전극 및 상기 제3 상부 전극에, 그리고 상기 압전 공진기 막의 상부 표면에 지지 층을 형성하는 단계; 및
    상기 지지 층의 상기 상부 표면을 전사 기판에 결합하는 단계
    를 포함하는, 방법.
  12. 제11항에 있어서,
    상기 압전 공진기 막의 하부 표면을 노출시키도록 상기 성장 기판을 제거하는 단계;
    상기 제1 상부 전극 반대편의 상기 압전 공진기 막의 하부 표면에 제1 하부 전극을 형성하는 단계;
    상기 제2 상부 전극 반대편의 상기 압전 공진기 막의 하부 표면에 제2 하부 전극을 형성하는 단계;
    상기 제3 상부 전극 반대편의 상기 압전 공진기 막의 하부 표면에 제3 하부 전극을 형성하는 단계; 및
    상기 희생 층을 제거하는 단계
    를 더 포함하는, 방법.
  13. 제11항에 있어서, 제3 상부 전극의 표면적은 상기 제1 상부 전극의 표면적 및 상기 제2 상부 전극의 표면적의 약 50%인, 방법.
  14. 벌크 탄성파(BAW) 공진기 필터로서,
    BAW 공진기 통과대역 필터 - 상기 BAW 공진기 통과대역 필터는 상기 BAW 공진기 통과대역 필터의 입력 노드에서 수신된 주파수의 통과대역에서의 입력 신호를 상기 BAW 공진기 통과대역 필터 회로의 출력 노드로 전달하도록 구성됨 -; 및
    상기 BAW 공진기 통과대역 필터 회로 내의 고 임피던스 BAW 공진기 션트 분기 - 상기 고 임피던스 BAW 공진기 션트 분기는 상기 고 임피던스 BAW 공진기 션트 분기 내의 복수의 직렬 결합된 BAW 공진기를 포함함 -
    를 포함하는, BAW 공진기 필터.
  15. 제14항에 있어서, 상기 고 임피던스 BAW 공진기 션트 분기는 주파수들의 통과대역의 더 낮은 에지와 정렬된 공진 주파수 피크를 갖는, BAW 공진기 필터.
  16. 제15항에 있어서, 상기 공진 주파수 피크는 상기 주파수들의 통과대역의 하부 에지에 인접하고 그 아래에 있는 주파수들의 근대역 저지 대역에서 널을 생성하는, BAW 공진기 필터.
  17. 제14항에 있어서, 상기 고 임피던스 BAW 공진기 션트 분기의 결합 임피던스는 약 400 옴인, BAW 공진기 필터.
  18. 제17항에 있어서, 상기 고 임피던스 BAW 공진기 션트 분기 내의 직렬 결합된 BAW 공진기들 각각의 임피던스는 래더 토폴로지 BAW 공진기 통과대역 필터 회로 내의 다른 모든 션트 공진기들의 임피던스의 약 2배인, BAW 공진기 필터.
  19. 제15항에 있어서, 상기 고 임피던스 공진기의 상기 공진 주파수 피크는 래더 토폴로지 BAW 공진기 통과대역 필터 회로에 포함된 다른 모든 션트 공진기들의 개별 공진 주파수 피크들보다 큰, BAW 공진기 필터.

KR1020227040459A 2020-05-18 2021-05-18 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들 KR20230003544A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063026270P 2020-05-18 2020-05-18
US63/026,270 2020-05-18
PCT/US2021/032929 WO2021236613A1 (en) 2020-05-18 2021-05-18 Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same

Publications (1)

Publication Number Publication Date
KR20230003544A true KR20230003544A (ko) 2023-01-06

Family

ID=78707517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227040459A KR20230003544A (ko) 2020-05-18 2021-05-18 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들

Country Status (5)

Country Link
US (1) US20240154602A9 (ko)
KR (1) KR20230003544A (ko)
CN (1) CN115362628A (ko)
DE (1) DE112021002822T5 (ko)
WO (1) WO2021236613A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273630A1 (en) * 2020-05-18 2021-09-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326270A (ja) 1986-07-17 1988-02-03 Kawasaki Steel Corp ガスメタルア−ク溶接用ワイヤの溶接作業性の評価方法
US5561305A (en) * 1994-02-16 1996-10-01 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
KR20050035905A (ko) * 2003-10-07 2005-04-20 삼성전기주식회사 단일 칩 ｆｂａｒ 듀플렉서
US9209776B2 (en) * 2009-06-30 2015-12-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of manufacturing an electrical resonator
US9537465B1 (en) 2014-06-06 2017-01-03 Akoustis, Inc. Acoustic resonator device with single crystal piezo material and capacitor on a bulk substrate
US9673384B2 (en) 2014-06-06 2017-06-06 Akoustis, Inc. Resonance circuit with a single crystal capacitor dielectric material
US9571061B2 (en) * 2014-06-06 2017-02-14 Akoustis, Inc. Integrated circuit configured with two or more single crystal acoustic resonator devices
US9805966B2 (en) 2014-07-25 2017-10-31 Akoustis, Inc. Wafer scale packaging
US9716581B2 (en) 2014-07-31 2017-07-25 Akoustis, Inc. Mobile communication device configured with a single crystal piezo resonator structure
US9917568B2 (en) 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
US10263599B2 (en) * 2015-12-21 2019-04-16 Qorvo Us, Inc. Bulk acoustic wave (BAW) filter with coupled inductors
US11394451B2 (en) * 2016-03-11 2022-07-19 Akoustis, Inc. Front end module for 6.1 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10110190B2 (en) * 2016-11-02 2018-10-23 Akoustis, Inc. Structure and method of manufacture for acoustic resonator or filter devices using improved fabrication conditions and perimeter structure modifications
US11677372B2 (en) * 2016-03-11 2023-06-13 Akoustis, Inc. Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US10979026B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5.5 GHz Wi-fi 5G coexistence acoustic wave resonator RF filter circuit
US10873317B2 (en) * 2016-03-11 2020-12-22 Akoustis, Inc. Bulk acoustic wave resonator filters including rejection-band resonators
US10979025B2 (en) * 2016-03-11 2021-04-13 Akoustis, Inc. 5G band n79 acoustic wave resonator RF filter circuit
US11895920B2 (en) * 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10141331B1 (en) * 2017-05-29 2018-11-27 Sandisk Technologies Llc Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US11517238B2 (en) * 2017-10-17 2022-12-06 Northwestern University Encapsulated flexible electronics for long-term implantation
DE102017130924B3 (de) * 2017-12-21 2019-05-16 RF360 Europe GmbH Hybridfilter
US10727248B2 (en) * 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10115681B1 (en) * 2018-03-22 2018-10-30 Sandisk Technologies Llc Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
US10615172B2 (en) * 2018-05-11 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same
US10559582B2 (en) * 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
US20220029608A1 (en) * 2018-06-15 2022-01-27 Resonant Inc. Transversely-excited film bulk acoustic resonator package
US10475879B1 (en) * 2018-06-28 2019-11-12 Sandisk Technologies Llc Support pillar structures for leakage reduction in a three-dimensional memory device and methods of making the same
DE112019004304T5 (de) * 2018-08-27 2021-05-27 Akoustis, Inc. Akustische volumenwellen-resonator filter-vorrichtungen hoher leistung
JP2022523081A (ja) * 2019-01-29 2022-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング μ－ＬＥＤ、μ－ＬＥＤ配置構造、ディスプレイおよびそれらに関する方法
KR20220025720A (ko) * 2019-07-16 2022-03-03 어쿠스티스, 인크. Mocvd를 통해 도핑된 결정질 압전 박막들을 형성하는 방법들, 및 관련된 도핑된 결정질 압전 박막들
KR20220034037A (ko) * 2019-08-09 2022-03-17 어쿠스티스, 인크. 저지 대역 공진기들을 포함하는 벌크 음향파 공진기 필터들
US11127759B2 (en) * 2020-02-25 2021-09-21 Sandisk Technologies Llc Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same
KR20230003544A (ko) * 2020-05-18 2023-01-06 어쿠스티스, 인크. 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들
WO2022031599A1 (en) * 2020-08-07 2022-02-10 Akoustis, Inc. Methods of forming single crystal piezoelectric layers using low temperature epitaxy and related single crystalline piezoelectric resonator films
US11496108B2 (en) * 2020-08-17 2022-11-08 Akoustis, Inc. RF BAW resonator filter architecture for 6.5GHz Wi-Fi 6E coexistence and other ultra-wideband applications
US11870422B2 (en) * 2020-12-03 2024-01-09 Akoustis, Inc. Bulk acoustic wave resonator filters with integrated capacitors
US20220182034A1 (en) * 2020-12-04 2022-06-09 Akoustis, Inc. Doped crystalline piezoelectric resonator films and methods of forming doped single crystalline piezoelectric resonator layers on substrates via epitaxy
US11626418B2 (en) * 2020-12-11 2023-04-11 Sandisk Technologies Llc Three-dimensional memory device with plural channels per memory opening and methods of making the same
US11901880B2 (en) * 2021-01-18 2024-02-13 Akoustis, Inc. 5 and 6 GHz Wi-Fi coexistence acoustic wave resonator RF diplexer circuit
US20220352455A1 (en) * 2021-04-30 2022-11-03 Akoustis, Inc. METHODS OF FORMING EPITAXIAL Al1-xScxN FILMS WITH DOPING TO ADDRESS SEGREGATION OF SCANDIUM AND FILM STRESS LEVELS AND RELATED RESONATOR DEVICES
US20220416756A1 (en) * 2021-06-29 2022-12-29 Akoustis,Inc. METHODS OF FORMING EPITAXIAL AlScN RESONATORS WITH SUPERLATTICE STRUCTURES INCLUDING AlGaN INTERLAYERS AND VARIED SCANDIUM CONCENTRATIONS FOR STRESS CONTROL AND RELATED STRUCTURES
US20230105119A1 (en) * 2021-10-04 2023-04-06 Skyworks Solutions, Inc. Multi band filter package with a common ground connection
US20230223963A1 (en) * 2022-01-11 2023-07-13 Skyworks Solutions, Inc. Radio frequency system with parallel acoustic wave filters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273630A1 (en) * 2020-05-18 2021-09-02 Akoustis, Inc. Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same

Also Published As

Publication number Publication date
CN115362628A (zh) 2022-11-18
US20240154602A9 (en) 2024-05-09
DE112021002822T5 (de) 2023-02-23
WO2021236613A1 (en) 2021-11-25
US20210273630A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10979025B2 (en) 5G band n79 acoustic wave resonator RF filter circuit
US10979026B2 (en) 5.5 GHz Wi-fi 5G coexistence acoustic wave resonator RF filter circuit
US10985732B2 (en) 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11418169B2 (en) 5G n41 2.6 GHz band acoustic wave resonator RF filter circuit
US10979022B2 (en) 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11476825B2 (en) 5.5 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US11031989B2 (en) Front end module for 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10979024B2 (en) 5.2 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US20220209742A1 (en) Method and structure for high performance resonance circuit with single crystal piezoelectric capacitor dielectric material
US20190326885A1 (en) 5g 3.5-3.6ghz band acoustic wave resonator rf filter circuit
US11451213B2 (en) 5G n79 Wi-Fi acoustic triplexer circuit
US11349453B2 (en) Bulk acoustic wave resonator filters including rejection-band resonators
US20220103239A1 (en) FRONT END MODULES FOR 5.6 GHz & 6.6 GHz Wi-Fi ACOUSTIC WAVE RESONATOR RF FILTER CIRCUITS
US11177868B2 (en) Front end module for 6.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11184079B2 (en) Front end module for 5.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US20220311502A1 (en) FRONT END MODULE FOR 6.1 GHz Wi-Fi ACOUSTIC WAVE RESONATOR RF FILTER CIRCUIT
US20220345110A1 (en) 5.5 GHz Wi-Fi 5G COEXISTENCE ACOUSTIC WAVE RESONATOR RF FILTER CIRCUIT
WO2020227729A1 (en) Bulk acoustic wave resonator filters including rejection-band resonators
US20220352866A1 (en) Rf baw resonator filter architecture for 6.5ghz wi-fi 6e coexistence and other ultra-wideband applications
KR20230003544A (ko) 고 임피던스 션트 분기를 포함하는 벌크 탄성파 공진기 필터들 및 그 형성 방법들
US20220231665A1 (en) 5 & 6 GHz Wi-Fi COEXISTENCE ACOUSTIC WAVE RESONATOR RF DIPLEXER CIRCUIT
KR20220034037A (ko) 저지 대역 공진기들을 포함하는 벌크 음향파 공진기 필터들
WO2020006578A1 (en) 5G 3.5-3.6 GHz BAND ACOUSTIC WAVE RESONATOR RF FILTER CIRCUIT
CN112585871A (zh) 5G 3.5-3.6GHz频带声波谐振器射频滤波器电路