KR20230002944A - 에지 유동 제어를 갖는 면판 - Google Patents
에지 유동 제어를 갖는 면판 Download PDFInfo
- Publication number
- KR20230002944A KR20230002944A KR1020227040726A KR20227040726A KR20230002944A KR 20230002944 A KR20230002944 A KR 20230002944A KR 1020227040726 A KR1020227040726 A KR 1020227040726A KR 20227040726 A KR20227040726 A KR 20227040726A KR 20230002944 A KR20230002944 A KR 20230002944A
- Authority
- KR
- South Korea
- Prior art keywords
- face plate
- apertures
- faceplate
- recesses
- profile
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 34
- 239000002243 precursor Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 8
- 239000012530 fluid Substances 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 43
- 238000000034 method Methods 0.000 description 34
- 230000008021 deposition Effects 0.000 description 31
- 239000007789 gas Substances 0.000 description 22
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 15
- 238000009826 distribution Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000005137 deposition process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32899—Multiple chambers, e.g. cluster tools
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45565—Shower nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
- H01J2237/3322—Problems associated with coating
- H01J2237/3323—Problems associated with coating uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Paper (AREA)
Abstract
예시적인 반도체 프로세싱 챔버들은 가스박스를 포함할 수 있다. 챔버들은 기판 지지부를 포함할 수 있다. 챔버들은 가스박스와 기판 지지부 사이에 포지셔닝된 차단 판을 포함할 수 있다. 차단 판은 판을 통하는 복수의 어퍼처들을 정의할 수 있다. 챔버들은 차단 판과 기판 지지부 사이에 포지셔닝된 면판을 포함할 수 있다. 면판은 차단 판을 향하는 제1 표면 및 제1 표면 반대편의 제2 표면을 특징으로 할 수 있다. 면판의 제2 표면 및 기판 지지부는 반도체 프로세싱 챔버 내의 프로세싱 구역을 적어도 부분적으로 정의할 수 있다. 면판은 중심 축을 특징으로 할 수 있고, 면판은 면판을 통하는 복수의 어퍼처들을 정의할 수 있다. 면판은 복수의 어퍼처들 주위에서 그리고 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의할 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께 미만의 깊이로 연장될 수 있다.
Description
[0001]
본 출원은 2020년 4월 23일에 출원되고 발명의 명칭이 "FACEPLATE WITH EDGE FLOW CONTROL"인 미국 특허 출원 번호 제16/856,878호의 이익 및 우선권을 주장하며, 이는 이로써 그 전체가 인용에 의해 포함된다.
[0002]
본 기술은 반도체 제조를 위한 컴포넌트들 및 장치들에 관한 것이다. 보다 구체적으로, 본 기술은 프로세싱 챔버 분배 컴포넌트들 및 다른 반도체 프로세싱 장비에 관한 것이다.
[0003]
집적 회로들은 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 가능하게 된다. 기판 상에 패터닝된 재료를 생성하는 것은 재료를 형성 및 제거하기 위한 제어되는 방법들을 요구한다. 챔버 컴포넌트들은 종종 필름들을 증착하거나 재료들을 제거하기 위해 기판에 프로세싱 가스들을 전달한다. 대칭 및 균일성을 촉진하기 위해, 다수의 챔버 컴포넌트들은 균일성을 증가시킬 수 있는 방식으로 재료들을 제공하기 위해 어퍼처들과 같은 피처들의 규칙적 패턴들을 포함할 수 있다. 그러나 이는 웨이퍼 상의 조정(on-wafer adjustment)들을 위해 레시피(recipe)들을 튜닝하는 능력을 제한할 수 있다.
[0004]
따라서, 고품질 디바이스들 및 구조들을 생성하기 위해 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이들 및 다른 필요성들이 본 기술에 의해 해소된다.
[0005]
예시적인 반도체 프로세싱 챔버들은 가스박스를 포함할 수 있다. 챔버들은 기판 지지부를 포함할 수 있다. 챔버들은 가스박스와 기판 지지부 사이에 포지셔닝된 차단 판(blocker plate)을 포함할 수 있다. 차단 판은 판을 통하는 복수의 어퍼처들을 정의할 수 있다. 챔버들은 차단 판과 기판 지지부 사이에 포지셔닝된 면판을 포함할 수 있다. 면판은 차단 판을 향하는 제1 표면 및 제1 표면 반대편의 제2 표면을 특징으로 할 수 있다. 면판의 제2 표면 및 기판 지지부는 반도체 프로세싱 챔버 내의 프로세싱 구역을 적어도 부분적으로 정의할 수 있다. 면판은 중심 축을 특징으로 할 수 있고, 면판은 면판을 통하는 복수의 어퍼처들을 정의할 수 있다. 면판은 복수의 어퍼처들 주위에서 그리고 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의할 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께 미만의 깊이로 연장될 수 있다.
[0006]
일부 실시예들에서, 면판은 복수의 어퍼처들의 방사상 외향으로 연장되는 환형 구역에서 면판의 제1 표면에 걸쳐 실질적으로 평면일 수 있다. 챔버들은 반도체 프로세싱 챔버의 프로세싱 구역 내에서 플라즈마를 타격(strike)하도록 구성된 전기 소스를 포함할 수 있다. 복수의 어퍼처들의 각각의 어퍼처는 부분적으로 면판을 통해 면판의 제1 표면으로부터 연장되는 제1 섹션을 특징으로 하는 어퍼처 프로파일을 포함할 수 있다. 어퍼처들은 부분적으로 면판을 통하는 포지션으로부터 면판의 제2 표면으로 연장되는 제2 섹션을 추가로 특징으로 할 수 있다. 제1 섹션은 실질적으로 원통형 프로파일을 특징으로 할 수 있다. 제2 섹션은 원추형 또는 접시형 프로파일을 포함할 수 있다. 복수의 리세스들의 각각의 리세스는 복수의 어퍼처들의 각각의 어퍼처의 어퍼처 프로파일의 제2 섹션과 유사한 프로파일을 특징으로 할 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께를 통해 절반 미만으로 연장될 수 있다.
[0007]
본 기술의 일부 실시예들은 반도체 프로세싱 챔버 면판들을 포함할 수 있다. 면판들은 제1 표면 및 제1 표면 반대편의 제2 표면을 포함할 수 있다. 면판은 제1 표면 및 제2 표면을 통해 연장되는 중심 축을 특징으로 할 수 있다. 면판은 면판을 통하는 복수의 어퍼처들을 정의할 수 있다. 면판은 복수의 어퍼처들 주위에서 그리고 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의할 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께 미만의 깊이로 연장될 수 있다.
[0008]
일부 실시예들에서, 복수의 리세스들은 중심 축으로부터 외향으로 연장되는 링들의 세트로서 분배될 수 있다. 링들의 세트의 제1 서브세트는 방정식 XR에 따른 각각의 대응하는 링 내의 어퍼처들의 수를 특징으로 할 수 있으며, 여기서 X는 어퍼처들의 기본 수(base number)이고 R은 대응하는 링 수이다. 링들의 세트의 제1 서브세트의 방사상 내향의 링들의 세트의 제2 서브세트는 방정식 (XR)+N에 따른 링 내의 어퍼처들의 수를 특징으로 할 수 있으며, 여기서 N은 부가적인 어퍼처들의 수이다. 링들의 세트의 제1 서브세트의 방사상 외향의 링들의 세트의 제3 서브세트는 방정식 (XR)-N에 따른 링 내의 어퍼처들의 수를 특징으로 할 수 있으며, 여기서 N은 부가적인 어퍼처들의 수이다. 복수의 어퍼처들의 각각의 어퍼처는 면판의 제1 표면으로부터 면판의 제2 표면으로 연장될 수 있다. 각각의 어퍼처의 프로파일은 면판의 제2 표면으로부터 연장되는 테이퍼(taper)를 포함할 수 있다. 테이퍼는 면판의 깊이를 통해 일부 깊이로 연장될 수 있다. 각각의 어퍼처의 프로파일은 테이퍼로부터 초크(choke)로 트랜지션(transition)될 수 있다. 각각의 어퍼처의 프로파일은 초크로부터, 면판의 제1 표면으로 연장되는 실질적으로 원통형 프로파일로 트랜지션될 수 있다. 복수의 리세스들의 각각의 리세스는 복수의 어퍼처들의 각각의 어퍼처의 프로파일의 테이퍼와 동일한 프로파일을 특징으로 할 수 있다. 복수의 리세스들의 각각의 리세스에 대한 프로파일은 면판의 두께 미만의 위치로 연장되는 실질적으로 원통형 프로파일로 트랜지션될 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제1 표면에서 면판을 통한 유체 액세스를 제공하는 것이 차단될 수 있다. 복수의 리세스들의 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께를 통해 절반 미만으로 연장될 수 있다.
[0009]
본 기술의 일부 실시예들은 반도체 프로세싱의 방법들을 포함할 수 있다. 방법들은 전구체를 프로세싱 챔버 내로 유동시키는 단계를 포함할 수 있다. 프로세싱 챔버는 면판, 및 기판이 배치되는 기판 지지부를 포함할 수 있다. 프로세싱 챔버의 프로세싱 구역은 면판과 기판 지지부 사이에 적어도 부분적으로 정의될 수 있다. 면판은 전구체가 유동되게 하는 복수의 어퍼처들을 정의할 수 있다. 면판은 복수의 어퍼처들 주위에서 그리고 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의할 수 있다. 복수의 리세스들의 각각의 리세스는 기판 지지부를 향하는 면판의 표면으로부터 면판의 두께 미만의 깊이로 연장될 수 있다. 방법들은 프로세싱 챔버의 프로세싱 구역 내에서 전구체의 플라즈마를 생성하는 단계를 포함할 수 있다. 방법들은 기판 상에 재료를 증착하는 단계를 포함할 수 있다. 일부 실시예들에서, 증착된 재료는 기판의 중심에 근접한 두께보다 5% 미만으로 더 큰 기판의 에지에 근접한 두께를 특징으로 할 수 있다. 복수의 리세스들의 각각의 리세스는 원추형 또는 접시형 프로파일을 특징으로 할 수 있다.
[0010]
그러한 기술은 종래의 시스템들 및 기법들에 비해 다수의 이익들을 제공할 수 있다. 예컨대, 본 기술의 실시예들은 기판의 에지 구역에서 제어된 증착을 허용할 수 있다. 부가적으로, 컴포넌트들은 플라즈마 밀도 및 분배에 대한 영향을 감소시키기 위해 에지 구역 플라즈마 생성을 유지할 수 있다. 이들 및 다른 실시예들은, 이들의 이점들 및 특징들 중 다수와 함께, 아래의 설명 및 첨부 도면들과 함께 더 상세히 설명된다.
[0011]
개시되는 기술의 성질 및 이점들의 추가적인 이해는 본 명세서의 나머지 부분들 및 도면들을 참조함으로써 실현될 수 있다.
[0012] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 시스템의 상부 평면도를 도시한다.
[0013] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0014] 도 3은 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 부분 단면도를 도시한다.
[0015] 도 4a는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 바닥 평면도를 도시한다.
[0016] 도 4b는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 상부 평면도를 도시한다.
[0017] 도 5는 본 기술의 일부 실시예들에 따라, 면판들에 대한 어퍼처 분배를 예시하는 차트를 도시한다.
[0018] 도 6은 본 기술의 일부 실시예들에 따라 반도체 프로세싱의 예시적인 방법의 동작들을 도시한다.
[0019] 도면들 중 몇몇 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척인 것으로 구체적으로 명시되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있고, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0020] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 유형의 다양한 컴포넌트들은, 유사한 컴포넌트들을 구별하는 문자를 참조 라벨에 뒤따르게 함으로써 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용된 경우, 설명은, 문자와 무관하게, 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 하나에 적용 가능하다.
[0012] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 시스템의 상부 평면도를 도시한다.
[0013] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0014] 도 3은 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 부분 단면도를 도시한다.
[0015] 도 4a는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 바닥 평면도를 도시한다.
[0016] 도 4b는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 상부 평면도를 도시한다.
[0017] 도 5는 본 기술의 일부 실시예들에 따라, 면판들에 대한 어퍼처 분배를 예시하는 차트를 도시한다.
[0018] 도 6은 본 기술의 일부 실시예들에 따라 반도체 프로세싱의 예시적인 방법의 동작들을 도시한다.
[0019] 도면들 중 몇몇 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척인 것으로 구체적으로 명시되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있고, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0020] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 유형의 다양한 컴포넌트들은, 유사한 컴포넌트들을 구별하는 문자를 참조 라벨에 뒤따르게 함으로써 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용된 경우, 설명은, 문자와 무관하게, 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 하나에 적용 가능하다.
[0021]
플라즈마 강화 증착 프로세스들은 하나 이상의 구성 전구체들을 에너자이징(energize)하여 기판 상의 필름 형성을 용이하게 할 수 있다. 전도성 및 유전체 필름들뿐만 아니라 재료들의 이송 및 제거를 용이하게 하기 위한 필름들을 포함하는 반도체 구조들을 개발하기 위해 임의의 수의 재료 필름들이 생성될 수 있다. 예컨대, 하드마스크 필름들은 기판의 패터닝을 용이하게 하면서, 그렇지 않으면 유지될 하부 재료들을 보호하도록 형성될 수 있다. 다수의 프로세싱 챔버들에서, 다수의 전구체들이 가스 패널에서 혼합되고 기판이 배치될 수 있는 챔버의 프로세싱 구역으로 전달될 수 있다. 전구체들은 챔버 내의 하나 이상의 컴포넌트들을 통해 분배될 수 있으며, 이 컴포넌트들은 기판 표면에서 증가된 형성 또는 제거를 제공하기 위해 전달의 방사상 또는 측방향 분배를 생성할 수 있다.
[0022]
디바이스 피처들이 크기가 감소함에 따라, 기판 표면에 걸친 공차가 감소될 수 있고 필름에 걸친 재료 성질 차이들이 디바이스 실현 및 균일성에 영향을 미칠 수 있다. 다수의 챔버들은 기판에 걸쳐 불균일성을 생성할 수 있는 특성 프로세스 시그니처를 포함한다. 온도 차이들, 유동 패턴 균일성 및 다른 프로세싱 양상들은 기판 상의 필름들에 영향을 주어, 생산되거나 제거된 재료들에 대해 기판에 걸친 필름 균일성 차이를 생성할 수 있다. 예컨대, 하나 이상의 디바이스들은 프로세싱 챔버 내에서 전구체들을 전달 및 분배하기 위해 프로세싱 챔버 내에 포함될 수 있다. 차단 판은 전구체 유동의 초크를 제공하기 위해 챔버에 포함될 수 있으며, 이는 차단 판에서의 체류 시간(residence time) 및 전구체들의 측방향 또는 방사상 분배를 증가시킬 수 있다. 면판은 프로세싱 구역으로의 전달의 균일성을 추가로 개선할 수 있으며, 이는 증착 또는 에칭을 개선할 수 있다.
[0023]
증착 프로세스들의 일부 비-제한적인 예들에서, 전구체 유량은 형성되는 필름에 기초하여 동작에 영향을 미칠 수 있다. 예컨대, 일부 프로세스들은 일부 전구체 유동들을 증가시킴으로써 증착 레이트들을 실제로 더 낮출 수 있지만, 다른 프로세스들은 넓은 범위에 걸쳐 전구체 유량들의 증가에 따라 증착 레이트가 비례적으로 증가할 수 있다. 결과적으로, 처리량을 증가시키기 위해, 일부 증착 프로세스들은 약 5 L/min 이상, 약 7 L/min 이상, 약 10 L/min 이상 또는 그 초과의 전구체 전달 레이트들을 특징으로 할 수 있다. 이러한 증가된 레이트들을 수용하기 위해, 일부 차단 판 설계들은 어퍼처들의 수 또는 크기를 증가시키는 것과 같은 증가된 컨덕턴스(conductance)를 특징으로 할 수 있으며, 이는 세정 동작들을 용이하게 하고 증가된 전구체 전달 레이트들을 허용할 수 있다. 그러나 이것은 판의 차단 기능에 영향을 미칠 수 있으며 전구체 전달은 챔버 유입구에 의존하여, 이를테면, 증가된 중앙 전달과 함께 증가될 수 있다. 이 유동 프로파일은 면판을 통해 그리고 프로세싱 구역으로 계속될 수 있으며, 이는 중심 피크 증착 프로파일을 발현시킬 수 있는, 기판의 중심 영역에서 증가된 증착을 초래할 수 있다. 일부 다른 프로세스들에서, 에지 증착 구역이 더 두꺼울 수 있고, 중앙 유동을 개선하기 위해 차단 판 컨덕턴스를 조정하는 것은 중앙 증착을 증가시킴으로써 이러한 증착 패턴의 개선들을 촉진시킬 수 있다.
[0024]
본 기술은 이러한 더 높은 전달 레이트 프로세스들 동안뿐만 아니라 에지 피크 형성을 생성할 수 있는 임의의 다른 프로세스에 대해서도 이러한 난제들을 극복한다. 프로세싱 챔버를 통한 유동 경로를 변경할 수 있는 하나 이상의 챔버 컴포넌트들을 활용함으로써, 필름 형성의 증가된 제어가 제공될 수 있다. 따라서, 본 기술은 기판의 표면에 걸쳐 개선된 균일성을 특징으로 하는 개선된 필름 증착을 생성할 수 있다.
[0025]
나머지 개시내용은 개시되는 기술을 활용하는 특정 증착 프로세스들을 관례대로 식별할 것이지만, 다른 증착 및 세정 챔버들뿐만 아니라, 설명되는 챔버들에서 발생할 수 있는 바와 같은 프로세스들에 시스템들 및 방법들이 동일하게 적용 가능하다는 것이 쉽게 이해될 것이다. 따라서, 이 기술은 이러한 특정 증착 프로세스들 또는 챔버들에 대해서만 사용되는 것으로 제한되는 것으로 간주되지 않아야 한다. 본 개시내용은 본 기술의 실시예들에 따라 이 시스템에 대한 부가적인 변동들 및 조정들이 설명되기 이전에 본 기술의 실시예들에 따른 리드 스택 컴포넌트들을 포함할 수 있는 하나의 가능한 시스템 및 챔버를 논의할 것이다.
[0026]
도 1은 본 기술의 실시예들에 따른, 증착, 에칭, 베이킹, 및 경화 챔버들의 프로세싱 시스템(100)의 일 실시예의 상부 평면도를 도시한다. 도면에서, 한 쌍의 전방 개방 통합 포드들(102)은 다양한 크기들의 기판들을 공급하며, 그 기판들은 로봇 암들(104)에 의해 수용되고, 그리고 탠덤 섹션들(109a-c)에 포지셔닝된 기판 프로세싱 챔버들(108a-f) 중 하나 내에 배치되기 전에, 저압 홀딩 영역(106) 내에 배치된다. 제2 로봇 암(110)은 기판 웨이퍼들을 홀딩 영역(106)으로부터 기판 프로세싱 챔버들(108a-f)로 그리고 그 반대로 운송하기 위해 사용될 수 있다. 각각의 기판 프로세싱 챔버(108a-f)는 플라즈마 강화 화학 기상 증착, 원자층 증착, 물리 기상 증착, 에칭, 사전-세정, 디개싱(degas), 배향, 및 다른 기판 프로세스들(어닐링, 애싱 등을 포함함) 외에도, 본원에서 설명된 반도체 재료들의 스택들의 형성을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 장비될 수 있다.
[0027]
기판 프로세싱 챔버들(108a-f)은 기판 상에서 유전체 또는 다른 필름을 증착, 어닐링, 경화, 및/또는 에칭하기 위한 하나 이상의 시스템 컴포넌트들을 포함할 수 있다. 일 구성에서, 2개의 쌍들의 프로세싱 챔버들(예컨대, 108c-d 및 108e-f)은 기판 상에 유전체 재료를 증착하는 데 사용될 수 있으며, 제3 쌍의 프로세싱 챔버들(예컨대, 108a-b)은 증착된 유전체를 에칭하는 데 사용될 수 있다. 다른 구성에서, 3개의 모든 챔버 쌍들 예컨대, 108a-f는 기판 상에 교호하는 유전체 필름들의 스택들을 증착하도록 구성될 수 있다. 설명되는 프로세스들 중 임의의 하나 이상은 상이한 실시예들에서 나타낸 제조 시스템으로부터 분리된 챔버에서 수행될 수 있다. 유전체 필름들을 위한 증착, 에칭, 어닐링, 및 경화 챔버들의 부가적인 구성들이 시스템(100)에 의해 고려된다는 것이 인식될 것이다.
[0028]
도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템(200)의 개략적인 단면도를 도시한다. 플라즈마 시스템(200)은, 위에서 설명된 텐덤 섹션들(109) 중 하나 이상에 피팅될 수 있고 아래에서 추가로 설명되는 바와 같이 본 기술의 실시예들에 따른 면판들 또는 다른 컴포넌트들 또는 조립체들을 포함할 수 있는 한 쌍의 프로세싱 챔버들(108)을 예시할 수 있다. 플라즈마 시스템(200)은 일반적으로, 한 쌍의 프로세싱 구역들(220A 및 220B)을 정의하는, 측벽들(212), 바닥 벽(216) 및 내부 측벽(201)을 갖는 챔버 바디(202)를 포함할 수 있다. 프로세싱 구역들(220A-220B) 각각은 유사하게 구성될 수 있고, 동일한 컴포넌트들을 포함할 수 있다.
[0029]
예컨대, 프로세싱 구역(220B)(프로세싱 구역(220B)의 컴포넌트들은 또한 프로세싱 구역(220A)에 포함될 수 있음)은 플라즈마 시스템(200) 내 바닥 벽(216)에 형성된 통로(222)를 통해 프로세싱 구역에 배치된 페데스탈(228)을 포함할 수 있다. 페데스탈(228)은 바디 부분과 같은, 페데스탈의 노출된 표면 상에서 기판(229)을 지지하도록 적응된 히터를 제공할 수 있다. 페데스탈(228)은 원하는 프로세스 온도로 기판 온도를 가열 및 제어할 수 있는 가열 엘리먼트들(232) 예컨대, 저항성 가열 엘리먼트들을 포함할 수 있다. 페데스탈(228)은 또한 원격 가열 엘리먼트, 이를테면 램프 조립체 또는 임의의 다른 가열 디바이스에 의해 가열될 수 있다.
[0030]
페데스탈(228)의 바디는 플랜지(233)에 의해 스템(226)에 커플링될 수 있다. 스템(226)은 페데스탈(228)을 전력 콘센트(power outlet) 또는 전력 박스(203)에 전기적으로 커플링할 수 있다. 전력 박스(203)는 프로세싱 구역(220B) 내에서의 페데스탈(228)의 고도(elevation) 및 움직임을 제어하는 구동 시스템을 포함할 수 있다. 스템(226)은 또한, 페데스탈(228)에 전력을 제공하기 위한 전력 인터페이스들을 포함할 수 있다. 전력 박스(203)는 또한, 전력 및 온도 표시기들을 위한 인터페이스들, 이를테면 열전대 인터페이스를 포함할 수 있다. 스템(226)은 전력 박스(203)에 분리 가능하게 커플링되도록 적응된 베이스 조립체(238)를 포함할 수 있다. 원주 링(circumferential ring)(235)이 전력 박스(203) 위에 도시된다. 일부 실시예들에서, 원주 링(235)은 전력 박스(203)의 상부 표면과 베이스 조립체(238) 사이에 기계적 인터페이스를 제공하도록 구성된 기계적 스톱(stop) 또는 랜드(land)로서 적응된 숄더(shoulder)일 수 있다.
[0031]
로드(230)는 프로세싱 구역(220B)의 바닥 벽(216)에 형성된 통로(224)를 통해 포함될 수 있고 페데스탈(228)의 바디를 통해 배치된 기판 리프트 핀들(261)을 포지셔닝하는 데 활용될 수 있다. 기판 리프트 핀들(261)은 기판 이송 포트(260)를 통해 프로세싱 구역(220B) 안팎으로 기판(229)을 이송하는 데 활용되는 로봇과의 기판(229)의 교환을 용이하게 하기 위해 페데스탈로부터 기판(229)을 선택적으로 이격시킬 수 있다.
[0032]
챔버 리드(204)가 챔버 바디(202)의 최상부 부분에 커플링된다. 리드(204)는 자신에 커플링된 하나 이상의 전구체 분배 시스템들(208)을 수용할 수 있다. 전구체 분배 시스템(208)은 반응물 및 세정 전구체들을 가스 전달 조립체(218)를 통해 프로세싱 구역(220B) 내로 전달할 수 있는 전구체 유입구 통로(240)를 포함할 수 있다. 가스 전달 조립체(218)는 면판(246) 중간에 배치된 차단 판(244)을 갖는 가스박스(248)를 포함할 수 있다. "RF"(radio frequency) 소스(265)는 가스 전달 조립체(218)에 커플링될 수 있으며, 이는 가스 전달 조립체(218)의 면판(246)과 페데스탈(228) 사이에 플라즈마 구역 ― 이는 챔버의 프로세싱 구역일 수 있음 ― 의 생성을 용이하게 하기 위해 가스 전달 조립체(218)에 전력을 공급할 수 있다. 일부 실시예들에서, RF 소스는 플라즈마 생성을 가능하게 하기 위해, 프로세싱 챔버 바디(202)의 다른 부분들, 이를테면 페데스탈(228)에 커플링될 수 있다. 리드(204)로의 RF 전력의 전도를 방지하기 위해, 유전체 격리자(258)가 리드(204)와 가스 전달 조립체(218) 사이에 배치될 수 있다. 페데스탈(228)과 맞물리는 섀도우 링(206)이 페데스탈(228)의 주변부 상에 배치될 수 있다.
[0033]
선택적인 냉각 채널(247)은 동작 동안 가스박스(248)를 냉각하기 위해 가스 분배 시스템(208)의 가스박스(248)에 형성될 수 있다. 가스박스(248)가 미리 정의된 온도로 유지되도록, 열 전달 유체, 이를테면 물, 에틸렌 글리콜, 가스 등이 냉각 채널(247)을 통해 순환될 수 있다. 라이너 조립체(227)가 프로세싱 구역(220B) 내의 프로세싱 환경에 대한 측벽들(201, 212)의 노출을 방지하기 위해, 프로세싱 구역(220B) 내에서 챔버 바디(202)의 측벽들(201, 212)에 근접하게 배치된다. 라이너 조립체(227)는 프로세싱 구역(220B)으로부터 가스들 및 부산물들을 배기하고 프로세싱 구역(220B) 내의 압력을 제어하도록 구성되는, 펌핑 시스템(264)에 커플링될 수 있는 원주 펌핑 공동(225)을 포함할 수 있다. 복수의 배기 포트들(231)이 라이너 조립체(227) 상에 형성될 수 있다. 배기 포트들(231)은 시스템(200) 내의 프로세싱을 촉진하는 방식으로, 프로세싱 구역(220B)으로부터 원주 펌핑 공동(225)으로의 가스들의 유동을 가능하게 하도록 구성될 수 있다.
[0034]
도 3은 본 기술의 일부 실시예들에 따른 예시적인 면판(300)의 개략적인 부분 단면도를 도시한다. 도 3은 면판(246)과 같은 시스템(200) 내 컴포넌트들에 관한 추가 세부사항들을 예시할 수 있다. 면판(300)은 일부 실시예들에서 이전에 논의된 시스템(200)의 임의의 피처 또는 양상을 포함하는 것으로 이해된다. 면판(300)은 이전에 설명된 바와 같은 하드마스크 재료들의 증착 뿐만 아니라 다른 증착, 제거 및 세정 동작들을 포함하는 반도체 프로세싱 동작들을 수행하는 데 사용될 수 있다. 면판(300)은 반도체 프로세싱 시스템에 통합될 수 있는 면판의 부분도를 도시할 수 있고, 면판의 중심을 가로지르는 뷰를 예시할 수 있으며, 이는 달리 임의의 크기로 이루어질 수 있고 임의의 수의 어퍼처들을 포함할 수 있다. 외향 측방향으로 또는 방사상으로 연장되는 다수의 어퍼처들과 함께 도시되지만, 도(figure)는 실시예들의 예시를 위해서만 포함되고 실척인 것으로 간주되지 않는다는 것이 이해될 것이다. 예컨대, 예시적인 면판들은 아래에서 추가로 설명될 바와 같이 약 20개 이상의 어퍼처들 및/또는 리세스들의 중심 직경을 따른 다수의 어퍼처들을 특징으로 할 수 있으며, 약 25개 이상의 어퍼처들, 약 30개 이상의 어퍼처들, 약 35개 이상의 어퍼처들, 약 40개 이상의 어퍼처들, 약 45개 이상의 어퍼처들, 약 50개 이상의 어퍼처들, 또는 그 초과를 특징으로 할 수 있다.
[0035]
언급된 바와 같이, 면판(300)은 위에서 설명된 시스템(200)을 포함하는 임의의 수의 프로세싱 챔버들에 포함될 수 있다. 면판(300)은 가스박스 및 차단 판과 같이 가스 유입구 조립체의 일부로서 포함될 수 있다. 예컨대, 가스박스는 프로세싱 챔버로의 액세스를 정의하거나 제공할 수 있다. 기판 지지부가 챔버 내에 포함될 수 있고, 프로세싱을 위해 기판을 지지하도록 구성될 수 있다. 가스박스와 기판 지지부 사이에서 챔버에 차단 판이 포함될 수 있다. 차단 판은 판을 통하는 다수의 어퍼처들을 포함하거나 정의할 수 있다. 일부 실시예들에서, 차단 판은 증가된 중심 컨덕턴스를 특징으로 할 수 있다. 예컨대, 일부 실시예들에서 차단 판의 중심 구역에 근접하거나 그 주위로 연장되는 어퍼처들의 서브세트는 중심 구역의 방사상 외향에서 어퍼처들보다 더 큰 어퍼처 직경을 특징으로 할 수 있다. 이는 일부 실시예들에서 중심 유동 컨덕턴스를 증가시킬 수 있다. 컴포넌트들은 유사한 컴포넌트들에 대해 이전에 설명된 피처들 중 임의의 것뿐만 아니라 본 기술에 의해 유사하게 포함되는 다양한 다른 수정들을 포함할 수 있다.
[0036]
면판(300)은 이전에 예시된 바와 같이 차단 판과 기판 지지부 사이에서 챔버 내에 포지셔닝될 수 있다. 면판(300)은 제1 표면(305) 및 제1 표면 반대편의 제2 표면(310)을 특징으로 할 수 있다. 일부 실시예들에서, 제1 표면(305)은 차단 판, 가스박스, 또는 프로세싱 챔버 내로의 가스 유입구를 향할 수 있다. 제2 표면(310)은 프로세싱 챔버의 프로세싱 구역 내에서 기판 지지부 또는 기판을 향하도록 포지셔닝될 수 있다. 예컨대, 일부 실시예들에서, 면판의 제2 표면(310) 및 기판 지지부는 챔버 내의 프로세싱 구역을 적어도 부분적으로 정의할 수 있다. 면판(300)은 면판의 중간점을 통해 수직으로 연장될 수 있고 프로세싱 챔버를 통한 중심 축과 동축일 수 있는 중심 축(315)을 특징으로 할 수 있다.
[0037]
면판(300)은 면판을 통해 정의되고 제1 표면으로부터 제2 표면을 통해 연장되는 복수의 어퍼처들(320)을 정의할 수 있다. 각각의 어퍼처(320)는 면판을 통한 유체 경로를 제공할 수 있고, 어퍼처들은 챔버의 프로세싱 구역에 대한 유체 액세스를 제공할 수 있다. 면판의 크기 및 어퍼처들의 크기에 의존하여, 면판(300)은 판을 통하는 임의의 수의 어퍼처들, 이를테면, 약 1,000개 이상의 어퍼처들, 약 2,000개 이상의 어퍼처들, 약 3,000개 이상의 어퍼처들, 약 4,000개 이상의 어퍼처들, 약 5,000개 이상의 어퍼처들, 약 6,000개 이상의 어퍼처들, 또는 그 초과를 정의할 수 있다. 위에서 언급된 바와 같이, 어퍼처들은 중심 축으로부터 외향으로 연장되는 링들의 세트에 포함될 수 있고, 이전에 설명된 바와 같이 임의의 수의 링들을 포함할 수 있다. 링들은 원형 또는 타원형을 포함하는 임의의 수의 형상들뿐만 아니라 임의의 다른 기하학적 패턴들 이를테면, 직사각형, 육각형, 또는 다수의 방사상 외향 링들에 분배된 어퍼처들을 포함할 수 있는 임의의 다른 기하학적 패턴을 특징으로 할 수 있다. 어퍼처들은 균일하거나 스태거링된(staggered) 간격을 가질 수 있고 중심으로부터 중심까지 약 10mm 미만으로 이격될 수 있다. 어퍼처들은 또한 약 9mm 이하, 약 8mm 이하, 약 7mm 이하, 약 6mm 이하, 약 5mm 이하, 약 4mm 이하, 약 3mm 이하 또는 그 미만으로 이격될 수 있다.
[0038]
링들은 위에서 언급된 바와 같은 임의의 기하학적 형상을 특징으로 할 수 있으며, 일부 실시예들에서 어퍼처들은 링당 어퍼처들의 스케일링 기능(scaling function)을 특징으로 할 수 있다. 예컨대, 일부 실시예들에서, 제1 어퍼처는 면판의 중심을 통해 이를테면, 예시된 바와 같이 중심 축을 따라 연장될 수 있다. 어퍼처들의 제1 링은 중심 어퍼처 주위로 연장될 수 있고, 임의의 수의 어퍼처들 이를테면, 약 4개 내지 약 10개의 어퍼처들을 포함할 수 있으며, 이는 각각의 어퍼처의 중심을 통해 연장되는 기하학적 형상에 대해 동일하게 이격될 수 있다. 어퍼처들의 임의의 수의 부가적인 링들은 제1 링으로부터 방사상 외향으로 연장될 수 있고, 제1 링 내 어퍼처들의 수의 함수일 수 있는 다수의 어퍼처들을 포함할 수 있다. 예컨대, 각각의 연속적인 링 내 어퍼처들의 수는 방정식 XR에 따른 각각의 대응하는 링 내의 어퍼처들의 수를 특징으로 할 수 있으며, 여기서 X는 어퍼처들의 기본 수이고, R은 대응하는 링 수이다. 어퍼처들의 기본 수는 제1 링 내의 어퍼처들의 수일 수 있고, 일부 실시예들에서, 제1 링이 증가된 수의 어퍼처들을 갖는 경우 아래에서 추가로 설명될 바와 같이 일부 다른 수일 수 있다. 예컨대, 제1 링 주위에 분배된 5개의 어퍼처들을 갖는 예시적인 면판에 대해, 그리고 5가 어퍼처들의 기본 수일 수 있는 경우, 제2 링은 10개의 어퍼처들((5)x(2))을 특징으로 할 수 있고 제3 링은 15개의 어퍼처들((5)x(3))을 특징으로 할 수 있고, 제20 링은 100개의 어퍼처들((5)x(20))을 특징으로 할 수 있다. 이는 이전에 언급된 바와 같이 어퍼처들의 임의의 수의 링들 이를테면, 최대 약 50개 이상의 링들에 대해 계속될 수 있다. 일부 실시예들에서, 면판에 걸친 복수의 어퍼처들의 각각의 어퍼처는 본 기술의 실시예들에서 동일하거나 상이할 수 있는 어퍼처 프로파일을 특징으로 할 수 있다.
[0039]
어퍼처들은 예시된 바와 같이 상이한 프로파일들을 갖는 임의의 프로파일의 또는 수의 섹션들을 포함할 수 있다. 일부 실시예들에서, 면판들은 어퍼처를 통해 상이한 프로파일을 정의하는 적어도 2개의 섹션들, 적어도 3개의 섹션들, 적어도 4개의 섹션들, 적어도 5개의 섹션들, 또는 그 초과를 가질 수 있다. 예시된 바와 같은 하나의 비-제한적인 예에서, 복수의 어퍼처들의 각각의 어퍼처는 적어도 3개의 섹션들을 포함하는 어퍼처 프로파일을 포함할 수 있다. 예컨대, 제1 섹션(322)은 면판의 제1 표면(305)으로부터 연장될 수 있고, 면판을 통해 부분적으로 연장될 수 있다. 일부 실시예들에서, 제1 섹션(322)은 제1 표면(305)과 제2 표면(310) 사이의 면판의 두께를 통해 적어도 약 절반 이상으로 연장될 수 있다. 제1 섹션(322)은 예시된 바와 같이 실질적으로 원통형 프로파일을 특징으로 할 수 있다. 실질적으로라 함은, 프로파일이 원통형 프로파일을 특징으로 할 수 있지만 기계가공 공차 및 부품 변동들뿐만 아니라 특정 오차 마진을 고려할 수 있음을 의미한다.
[0040]
제1 섹션(322)은 면판에서 초크로 동작할 수 있는 선택적인 제2 섹션(324)으로 트랜지션할 수 있고 유동의 분배 또는 균일성을 증가시킬 수 있다. 예시된 바와 같이, 섹션은 제1 섹션(322)으로부터 더 좁은 직경으로의 테이퍼를 포함할 수 있다. 그 후, 섹션은 제3 섹션(326)으로 플레어(flare)할 수 있다. 제3 섹션(326)은 부분적으로 면판을 통하는 포지션으로부터 제2 표면(310)으로 연장될 수 있다. 제3 섹션(326)은 예컨대, 면판의 두께를 통해 절반 미만으로 연장될 수 있거나 면판을 통해 최대 또는 대략 절반으로 연장될 수 있다. 제3 섹션(326)은 일부 실시예들에서 제2 표면으로부터 테이퍼링된 프로파일을 특징으로 할 수 있고, 포함될 때 제2 섹션(324)으로부터의 플레어와 교차하는 원통형 부분을 포함하도록 연장될 수 있다. 제3 섹션(326)은 일부 실시예들에서 원추형 프로파일을 특징으로 할 수 있거나, 다른 테이퍼링된 프로파일 중에서도 접시형 프로파일을 특징으로 할 수 있다.
[0041]
예컨대, 중심 축을 따라, 이를테면, 중심 축과 동심으로, 어퍼처들의 다수의 링들이 이전에 설명된 바와 같이 주위로 연장될 수 있는 중심 어퍼처(330)가 정의될 수 있다. 부가적으로, 복수의 어퍼처들 주위로 연장되고 그의 방사상 외향으로, 복수의 리세스들(335)이 있을 수 있다. 복수의 리세스들(335)의 각각의 리세스는 일부 실시예들에서 차단되거나 막힌(blind) 구멍일 수 있으며, 이는 면판을 통한 유체 액세스를 제공하지 않을 수 있다. 리세스들(335)은 면판의 제2 표면으로부터 면판의 두께 미만의 깊이로 연장될 수 있다. 예컨대, 복수의 리세스들의 각각의 리세스는 복수의 어퍼처들의 각각의 어퍼처의 제3 부분과 유사하거나 동일한 프로파일을 특징으로 할 수 있다. 각각의 리세스는 면판의 제2 표면으로부터 면판의 두께를 통해 절반 미만으로 연장될 수 있다. 각각의 리세스는 제2 표면으로부터, 차단된 부분으로 연장되거나 면판을 통해 부분적으로 끝나는 원통형 부분으로의 테이퍼를 특징으로 할 수 있다. 면판의 제1 표면(305)은 복수의 어퍼처들의 방사상 외향으로 연장되는 환형 구역에서 제1 표면에 걸쳐 이를테면, 리세스가 달리 제1 표면까지 연장되었을 영역에 걸쳐 실질적으로 평면일 수 있다. 예컨대, 면판의 제1 표면으로부터 방사상 최외곽 환형 섹션 주위의 임의의 어퍼처에 대해 원통형 부분이 포함되지 않을 수 있다.
[0042]
도 4a는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 바닥 평면도를 도시하고, 예컨대, 이를테면, 제2 표면(310)을 따른 면판(300)의 개략적인 도면을 예시할 수 있다. 예시된 바와 같이, 면판(300)은 면판을 따라 방사상 외향으로 연장되는 링들의 세트에 분배될 수 있는 복수의 어퍼처들(320)을 포함할 수 있다. 예컨대, 중심 어퍼처(330)로부터, 8개의 어퍼처들을 포함하는 어퍼처들의 제1 링이 중심 어퍼처 주위로 연장된다. 바깥쪽 다음 링 이를테면, 제2 링은 첫 번째 링 주위로 연장되는 16개의 어퍼처들을 포함할 수 있다. 이는 이전에 언급된 바와 같이 임의의 수의 링들에 대해 이전에 설명된 바와 같은 패턴을 따를 수 있다. 도는 단순히 예시 목적들을 위한 것이며, 포함된 면판들은 이전에 언급된 바와 같은 그리고 예컨대, 임의의 기본 수의 어퍼처들로 구성될 수 있는 수백 또는 수천 개의 어퍼처들을 특징으로 할 수 있다는 것이 이해될 것이다. 제2 표면(310)을 따라, 어퍼처들(320)은 예컨대, 제3 섹션(326)을 도시할 수 있다. 어퍼처들은 리세스들(335)이 위치될 수 있는 면판의 외부 섹션을 제외하고 면판을 통해 연장되는 채널을 모두 예시할 수 있다. 리세스들(335)이 면판을 통한 유체 통과를 허용하지 않을 수 있기 때문에, 리세스는 차단되거나 막힌 구멍으로서 나타날 수 있다. 단일 세트의 리세스들(335)만이 예시되지만, 리세스들(335)은 외향으로 연장되는 어퍼처들의 링들과 유사한 패턴을 포함할 수 있다. 예컨대, 리세스들(335)은 프로세싱 챔버 내에 포지셔닝될 수 있는 기판의 외부 반경을 넘어 위치되는 어퍼처들의 링들로서 위치될 수 있다.
[0043]
예컨대, 기판은 임의의 치수들 이를테면, 직사각형 또는 타원형을 특징으로 할 수 있다. 300mm 직경을 특징으로 하는 원형 기판의 경우, 기판의 반경은 150mm일 수 있다. 면판 상에서, 중심 축으로부터 150mm를 넘어 포함되는 어퍼처들은 본 기술의 일부 실시예들에서 리세스들로 스위칭될 수 있다. 150mm, 450mm, 600mm 또는 다른 치수들의 기판들과 같은 임의의 다른 치수들의 기판들에 대해서도 유사한 수정들이 이루어질 수 있다는 것이 이해될 것이다. 일부 실시예들에서, 최외곽 링 또는 링들은 어퍼처들 대신 리세스들일 수 있다. 일부 실시예들에서, 어퍼처들은 완전히 제거될 수 있고, 기판의 외부 에지의 위치로부터 연장되는 평평한 표면이 제공될 수 있다. 증착 프로세스 전구체들이 계속해서 더욱 비싸짐에 따라, 낭비되는 전구체들의 볼륨을 감소시키는 것이 제조 비용들을 감소시키는 데 더욱 중요해질 수 있다.
[0044]
적절한 플라즈마 프로파일 및 증착 균일성을 유지하는 것은 프로세싱되고 있는 기판의 방사상 또는 측방향 치수들을 넘어 증착 및 유동 패턴을 연장함으로써 용이해질 수 있지만, 이 재료는 시스템으로부터 폐기물로서 펌핑될 수 있다. 본 기술은 이 낭비되는 재료를 조절(accommodate)하거나 감소시키도록 면판을 수정할 수 있다. 기판의 치수들에 의해 적어도 부분적으로 제한되는 볼륨을 향해 전구체들을 채널링함으로써, 더 적은 폐기물이 생성될 수 있다.
[0045]
도 4b는 본 기술의 일부 실시예들에 따른 예시적인 면판의 개략적인 상부 평면도를 도시하고, 예컨대, 이를테면, 제1 표면(305)을 따른 면판(300)의 개략적인 도면을 예시할 수 있다. 예시된 바와 같이, 면판(300)은 복수의 어퍼처들(320)을 포함할 수 있고, 재차 본 기술에 의해 포함되는 면판들에 대한 수천 개의 어퍼처들을 포함할 수 있다. 제1 표면(305)을 따라, 어퍼처들(320)은 예컨대, 제1 섹션(322)을 도시할 수 있다. 어퍼처들은 면판의 에지 구역 ― 여기에 리세스들(335)이 면판의 반대편 측 상에 위치될 수 있음 ― 을 제외하고 면판을 통해 연장되는 채널을 모두 예시할 수 있다. 도시된 바와 같이, 일부 실시예들에서 제1 표면(305) 상의 면판의 바깥쪽(exterior) 구역 또는 환형 구역은 블랭크(blank)일 수 있고, 영역에 걸쳐 평면이거나 또는 실질적으로 평면일 수 있다. 이 구역 주위에 블랭크 공간을 포함함으로써, 면판의 외부 에지 구역을 통한 유동은 더 내향에 위치된 어퍼처들로 방사상으로 더 잘 분산될 수 있다.
[0046]
이전에 논의된 바와 같이, 일부 실시예들에서, 면판(300)은 증착, 에칭, 또는 에지 프로파일이 균일하지 않을 수 있는 다른 프로세스들의 방법들을 수행하도록 구성된 프로세싱 챔버에 포함될 수 있다. 예컨대, 예시적인 증착 프로세스에서, 기판은, 기판 상의 외부 또는 에지 위치에 부가적인 재료가 증착될 수 있는 에지 피크 증착을 특징으로 할 수 있다. 위에서 논의된 바와 같이, 다수의 조건들 및 구성들이 이 효과에 기여할 수 있다. 하나의 비-제한적인 예에서, 플라즈마 프로파일은 방사상 외향 위치에서 부가적인 재료를 생성할 수 있다. 결과적으로, 면판의 어퍼처들이 이 효과를 적어도 부분적으로 완화할 수 있지만, 증가된 유동이 면판을 통해 전달되어, 플라즈마가 생성될 때 증착을 위해 더 많은 재료를 에지 구역에 제공할 수 있다.
[0047]
에지 구멍들을 제거함으로써, 인접한 구멍들이 약 10mm 이하, 약 8mm 이하, 약 6mm 이하, 약 4mm 이하 또는 그 미만 내에 있는 경우에도, 에지 구역에서의 증착은 감소될 수 있는 반면, 중심 구역에서의 증착은 증가될 수 있다. 그러나 면판의 플라즈마-대면 측으로부터 구멍들이 제거될 때, 블랭크 표면이, 형성되는 플라즈마에 영향을 줄 수 있다. 예컨대, 각각의 어퍼처의 제3 섹션은 중공 캐소드 효과를 제공할 수 있으며, 이는 영역 내의 전류 밀도를 증가시켜, 프로세싱 구역의 인접 부분 내의 이온화 및 플라즈마 밀도를 개선할 수 있다. 블랭크가 제2 표면에 포함될 때, 구역은 감소된 표면 영역뿐만 아니라 감소된 표면 프로파일을 포함한다. 이는 다른 영역들에 비해 이온화를 낮출 수 있다. 결과적으로, 영역 내 플라즈마 생성이 영향을 받을 수 있으며, 이는 기판 표면에서 재료 증착을 추가로 감소시킬 수 있다.
[0048]
플라즈마 생성 측 상의 면판의 외부 구역에서 어퍼처들을 제거하고 그리고/또는 리세스들을 통합함으로써, 면판을 통해 연장되는 전구체 유동이 내향으로 초킹될 수 있으며, 이는 면판을 통한 컨덕턴스에 영향을 미칠 수 있다. 이는 전구체 낭비를 감소시킬 수 있지만, 일부 실시예들에서, 에지 두께는 차단 판 및 면판을 통한 챔버 유입구로부터의 유동 프로파일에 기초하여 증가할 수 있다. 차단 판은 이전에 설명된 바와 같이 중심 유동 컨덕턴스를 증가시키도록 조정될 수 있지만, 본 기술의 일부 실시예들에서 추가 조정들이 수행될 수 있다. 예컨대, 일부 실시예들에서, 어퍼처들은 이전에 설명된 바와 같은 어퍼처 링 패턴으로부터 벗어나, 면판을 통해 형성될 수 있다. 도 5는 본 기술의 일부 실시예들에 따라, 면판들에 대한 어퍼처 분배를 예시하는 차트(500)를 도시한다. 예시된 수직 축은 이전에 설명된 XR과 같은 어퍼처들의 각각의 링에 대한 어퍼처 패턴을 정의하는 일반 공식으로부터의 편차일 수 있으며, 여기서 X는 어퍼처들의 기본 수이고 R은 대응하는 링 수이다. 수평 축은 면판을 통해 중심 축으로부터 연장되는 방사상 치수일 수 있으며, 여기서 추가로 축을 따른 위치는 반경을 따라 외향으로 더 먼 거리에 대응할 수 있다.
[0049]
면판을 통한 유동 컨덕턴스에 추가로 영향을 미치기 위해, 일부 실시예들에서 어퍼처 패턴은 공통 방정식으로부터 벗어날 수 있다. 이전에 설명된 바와 같이, 링당 어퍼처들의 수는 일부 실시예들에서 4개 내지 10개의 어퍼처들과 같은 어퍼처들의 기본 수에 기초하여 일부 실시예들에서 비례적으로 스케일링될 수 있다. 어퍼처들의 각각의 연속적인 링은, 중심 축 또는 중심 어퍼처로부터 외향으로 연장되는 링 수에, 면판에 대한 어퍼처들의 기본 수를 곱하여 링 주위에 분배될 수 있다. 도 5는 본 기술의 실시예들에 따른 일부 면판들에 대한 편차 프로파일을 도시할 수 있다. 예시된 바와 같이, 수평 축을 따라 연장되는 어퍼처들은 일반 설계로부터 유지될 수 있다. 본 기술에 의해 포함되는 하나의 특정 예에서, 이는 단일 중앙 어퍼처만을 참작할 수 있지만 ― 여기서 단일 중앙 어퍼처는 유지될 수 있음 ― , 일부 실시예들에서 이는 어퍼처들의 임의의 수의 링들에 대해 확장될 수 있다.
[0050]
일부 실시예들에서, 링당 어퍼처들의 수는 그 후 면판의 중심 구역에 근접하여, 이를테면, 면판을 따라 방사상 외향으로 연장되는, 링의 제1 서브세트를 포함할 수 있는 제1 구역 또는 제1 환형 구역 내에서 링당 어퍼처들의 수를 증가시키기 위해 표준 방정식을 넘어 증가할 수 있다. 예컨대, 각각의 링은 어퍼처들의 표준 수일 수 있는 것으로부터 하나 이상의 부가적인 어퍼처들을 포함할 수 있다. 하나의 비-제한적인 예에서, 이들 링들은 방정식 (XR)+N에 따른 어퍼처들의 수를 특징으로 할 수 있으며, 여기서 N은 약 1개의 부가적인 어퍼처 내지 약 X의 부가적인 어퍼처들 또는 그 초과 이를테면, 어퍼처들의 기본 수와 같은 부가적인 어퍼처들의 수이다. 이는 어퍼처들의 하나 이상의 링들에 대해 계속될 수 있다. 도면에 예시된 바와 같이, 이는 면판을 따라 방사상 외향으로 연장되는, 어퍼처들의 링들의 제2 서브세트를 포함할 수 있는 제2 구역 이를테면, 제2 환형 구역에 대해 방정식 XR에 대응하는 어퍼처들의 수를 향해 뒤로 기울어질 수 있다(slope back). 그러나 기울기가 감소함에 따라, 이는 상이한 수 N에 대응하지 않을 수 있는데, 그 이유는 도면이 어퍼처들의 퍼센티지로서 편차를 도시하기 때문이다. 예컨대, 각각의 연속적 외향 링이 더 많은 어퍼처들을 포함함에 따라, 동일한 N개의 부가적인 어퍼처들은 더 작은 퍼센티지 편차일 수 있다. 결과적으로, 일부 실시예들에서, N은 어퍼처들의 임의의 인접 링 사이에서 동일하거나 상이한 어퍼처들의 수일 수 있다.
[0051]
이어서, XR개의 어퍼처들을 특징으로 할 수 있는 어퍼처들의 제2 구역으로부터, 어퍼처들의 링들의 제3 서브세트를 포함할 수 있는 제3 구역 이를테면, 제3 환형 구역에 대해, 링당 어퍼처들의 수는 방정식 (XR)-N, 일부 실시예들에서 최대 (XR)-2N에 따라 또는 그 초과로 감소될 수 있으며, 재차 여기서 N은 약 1개 더 적은 어퍼처 내지 약 X개 더 적은 어퍼처 또는 그 초과와 같은 어퍼처들의 수일 수 있다. 이 제3 구역에서 어퍼처들의 수를 감소시킴으로써, 보다 일반적인 감소가 증착 두께에서 생성될 수 있다. 따라서, 증착 프로세스의 불균일성을 낮추면서도, 증착에서 단차-함수 차이(step-function difference)가 발생하지 않을 수 있다. 결과적으로, 면판의 중간 구역은 방정식 XR에 따른 어퍼처들의 수를 유지할 수 있고, 이 중간 구역으로부터 방사상 내부 구역은 방정식 (XR)+N에 따른 어퍼처들의 수를 증가시킬 수 있으며, 이 중간 구역의 방사상 바깥쪽 또는 외부 구역은 방정식 (XR)-N 또는 (XR)-2N에 따른 어퍼처들의 수를 감소시킬 수 있으며, 이 방정식 각각은 방사상 외부 구역 내 어퍼처들의 상이한 링들을 참작할 수 있다.
[0052]
위치(505)에 예시된 바와 같이, 어퍼처 프로파일 내 트랜지션이 발생할 수 있으며, 이는 일부 실시예들에서, 프로세싱되는 기판의 방사상 에지에 상응하는 위치에 대응할 수 있다. 예컨대, 어퍼처들의 링들이 약 300mm 기판에 대해 약 150mm와 같이 기판의 방사상 에지를 넘어 연장될 때, 어퍼처들은 표준 방정식 XR로 되돌아갈 수 있지만, 어퍼처들은 이전에 설명된 바와 같이 리세스들로 스위칭될 수 있다. 예컨대, 어퍼처들의 링들의 마지막 세트는 위에서 언급된 방정식들 중 임의의 것에 대응하는 리세스들일 수 있다. 이러한 어퍼처들을 통해 어떠한 유동도 발생하지 않을 수 있지만, 리세스들은 생성된 플라즈마 분배에 여전히 영향을 미칠 수 있다. 따라서, 리세스들의 분배는 기판의 중앙 구역으로부터 외향으로 연장되는 패턴의 리세스들의 분배를 유지하도록 생성될 수 있다.
[0053]
면판에 걸친 어퍼처들의 방사상 바깥쪽 위치들에서 면판의 제2 표면 상의 리세스를 유지하면서, 면판에 걸친 모든 다른 어퍼처 위치들을 포함하는 인접 및 안쪽 위치들에서 어퍼처들을 유지함으로써, 증착 프로파일들이 개선될 수 있다. 증착의 불균일성은 증착의 가장 높은 위치와 가장 낮은 위치 사이의 차이일 수 있다. 본 기술의 실시예들에 따른 면판들을 활용함으로써, 불균일성은 면판의 양 측에 리세스들이 없거나 어퍼처 조정들이 없는 면판과 비교하여 약 0.5% 이상 감소될 수 있으며, 불균일성은 증착의 두께 또는 다른 증착 조건들에 의존하여 약 1.0% 이상, 약 2.5% 이상, 약 5.0% 이상, 약 7.5% 이상, 약 10.0% 이상, 약 15% 이상 또는 그 초과로 감소될 수 있다. 예컨대, 모두가 공식 XR에 대응하는 어퍼처들을 포함하는 링들에서, 면판에 걸쳐 유사한 어퍼처들을 특징으로 하는 표준 면판 ― 여기서 불균일성이 17%보다 컸었음 ― 과 비교하여, 본 기술의 실시예들에 따른 면판들은 불균일성을 약 5% 이하로 감소시킬 수 있고, 불균일성을 약 3% 이하, 약 2% 이하, 약 1% 이하, 또는 그 미만으로 감소시킬 수 있다.
[0054]
도 6은 본 기술의 일부 실시예들에 따라 반도체 프로세싱의 예시적인 방법(600)의 동작들을 도시한다. 방법은 면판(300)과 같은, 본 기술의 실시예들에 따른 면판들을 포함할 수 있는 위에서 설명된 프로세싱 시스템(200)을 포함하는 다양한 프로세싱 챔버들에서 수행될 수 있다. 방법(600)은 다수의 선택적인 동작들을 포함할 수 있으며, 그 다수의 선택적인 동작들은 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있거나 또는 구체적으로 연관되지 않을 수 있다.
[0055]
방법(600)은 하드마스크 필름을 형성하기 위한 동작들 또는 다른 증착 동작들을 포함할 수 있는 프로세싱 방법을 포함할 수 있다. 방법은 방법(600)의 개시 이전에 선택적 동작들을 포함할 수 있거나, 방법은 부가적인 동작들을 포함할 수 있다. 예컨대, 방법(600)은 예시된 것과 상이한 순서들로 수행되는 동작들을 포함할 수 있다. 일부 실시예들에서, 방법(600)은 동작(605)에서 하나 이상의 전구체들을 프로세싱 챔버 내로 유동시키는 단계를 포함할 수 있다. 예컨대, 전구체는 챔버 내로 유동될 수 있는데 이를테면, 시스템(200)에 포함될 수 있고, 전구체를 챔버의 프로세싱 구역 내로 전달하기 전에 가스박스, 차단 판 또는 면판 중 하나 이상을 통해 전구체를 유동시킬 수 있다.
[0056]
일부 실시예들에서, 면판은 제1 표면을 따라 어퍼처들의 세트를 둘러싸는 면판의 바깥쪽 구역에서 차단된 액세스를 가질 수 있고, 프로세싱 구역을 향할 수 있고 제1 표면 반대편의 제2 표면에서 막힌 리세스의 세트를 가질 수 있다. 이전에 설명된 복수의 리세스가 원추형 또는 접시형 프로파일을 특징으로 할 수 있는 것과 같은 면판(300)의 임의의 양상을 포함하여, 이전에 설명된 면판들의 다른 특성들 중 임의의 것이 또한 포함될 수 있다. 동작(610)에서, 이를테면, 플라즈마를 생성하기 위해 면판에 RF 전력을 제공함으로써, 프로세싱 구역 내에서 전구체들의 플라즈마가 생성될 수 있다. 플라즈마에 형성된 재료는 동작(615)에서 기판 상에 증착될 수 있다. 일부 실시예들에서, 증착된 재료의 두께에 의존하여, 증착된 재료는 기판의 반경을 따라 중간 또는 중심 구역에 근접한 두께보다 약 10% 이하로 더 큰 기판의 에지에서의 두께를 특징으로 할 수 있다.
[0057]
부가적으로, 기판의 에지에서의 두께는 기판의 반경을 따라 중간 또는 중심 구역에 근접한 두께보다 약 9% 이하로 더 클 수 있고, 약 8% 이하, 약 7% 이하, 약 6% 이하, 약 5% 이하, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하로 더 클 수 있거나, 또는 기판을 따른 포지션들에 걸쳐 실질적으로 유사하거나 균일할 수 있다. 에지 구역을 따라 면판을 통해 연장되는 어퍼처를 통한 유체 액세스를 제공하지 않으면서 면판의 에지 구역에 막힌 구멍들의 세트를 포함하는 샤워헤드를 활용함으로써, 개선된 균일성이 제공될 수 있다.
[0058]
이전의 설명에서, 설명의 목적들로, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 제시되었다. 그러나, 이들 세부사항 중 일부가 없이, 또는 부가적인 세부사항들과 함께, 특정 실시예들이 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0059]
여러 실시예들에 개시되었지만, 실시예들의 사상으로부터 벗어나지 않으면서, 다양한 변형들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자에 의해 인식될 것이다. 부가적으로, 본 기술을 불필요하게 모호하게 하는 것을 방지하기 위해, 다수의 잘-알려진 프로세스들 및 엘리먼트들이 설명되지 않았다. 따라서, 위의 설명은 본 기술의 범위를 제한하는 것으로 이해되지 않아야 한다.
[0060]
값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 명시되지 않은 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 임의의 더 좁은 범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계 값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계 값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0061]
본원 및 첨부 청구항들에서 사용되는 바와 같이, 단수 형태들("a", "an", 및 "the")은 문맥상 명확히 다르게 지시되지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "히터"에 대한 지칭은 복수의 그러한 히터들을 포함하고, "돌출부"에 대한 지칭은 하나 이상의 돌출부들, 및 당업자에게 알려져 있는 그 돌출부들의 등가물들에 대한 지칭을 포함하는 등이다.
[0062]
또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.
Claims (20)
- 반도체 프로세싱 챔버로서,
가스박스;
기판 지지부;
상기 가스박스와 상기 기판 지지부 사이에 포지셔닝된 차단 판(blocker plate) ― 상기 차단 판은 상기 차단 판을 통하는 복수의 어퍼처들을 정의함 ―; 및
상기 차단 판과 상기 기판 지지부 사이에 포지셔닝된 면판(faceplate)을 포함하고,
상기 면판은 상기 차단 판을 향하는 제1 표면 및 상기 제1 표면 반대편의 제2 표면을 특징으로 하고, 상기 면판의 제2 표면 및 상기 기판 지지부는 상기 반도체 프로세싱 챔버 내의 프로세싱 구역을 적어도 부분적으로 정의하고, 상기 면판은 중심 축을 특징으로 하고, 상기 면판은 상기 면판을 통하는 복수의 어퍼처들을 정의하고, 상기 면판은 상기 복수의 어퍼처들 주위에서 그리고 상기 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의하고, 상기 복수의 리세스들의 각각의 리세스는 상기 면판의 제2 표면으로부터 상기 면판의 두께 미만의 깊이로 연장되는, 반도체 프로세싱 챔버. - 제1항에 있어서,
상기 면판은 상기 복수의 어퍼처들의 방사상 외향으로 연장되는 환형 구역에서 상기 면판의 제1 표면에 걸쳐 실질적으로 평면인, 반도체 프로세싱 챔버. - 제1항에 있어서,
상기 반도체 프로세싱 챔버의 프로세싱 구역 내에서 플라즈마를 타격(strike)하도록 구성된 전기 소스를 더 포함하는, 반도체 프로세싱 챔버. - 제1항에 있어서,
상기 복수의 어퍼처들의 각각의 어퍼처는 부분적으로 상기 면판을 통해 상기 면판의 제1 표면으로부터 연장되는 제1 섹션을 특징으로 하고, 부분적으로 상기 면판을 통하는 포지션으로부터 상기 면판의 제2 표면으로 연장되는 제2 섹션을 추가로 특징으로 하는 어퍼처 프로파일을 포함하는, 반도체 프로세싱 챔버. - 제4항에 있어서,
상기 제1 섹션은 실질적으로 원통형 프로파일을 특징으로 하는, 반도체 프로세싱 챔버. - 제4항에 있어서,
상기 제2 섹션은 원추형 또는 접시형(countersunk) 프로파일을 포함하는, 반도체 프로세싱 챔버. - 제6항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 상기 복수의 어퍼처들의 각각의 어퍼처의 어퍼처 프로파일의 제2 섹션과 유사한 프로파일을 특징으로 하는, 반도체 프로세싱 챔버. - 제1항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 상기 면판의 제2 표면으로부터 상기 면판의 두께를 통해 절반 미만으로 연장되는, 반도체 프로세싱 챔버. - 반도체 프로세싱 챔버 면판으로서,
제1 표면 및 상기 제1 표면 반대편의 제2 표면을 포함하고,
상기 면판은 상기 제1 표면 및 상기 제2 표면을 통해 연장되는 중심 축을 특징으로 하고,
상기 면판은 상기 면판을 통하는 복수의 어퍼처들을 정의하고,
상기 면판은 상기 복수의 어퍼처들 주위에서 그리고 상기 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의하고,
상기 복수의 리세스들의 각각의 리세스는 상기 면판의 제2 표면으로부터 상기 면판의 두께 미만의 깊이로 연장되는, 반도체 프로세싱 챔버 면판. - 제9항에 있어서,
상기 복수의 리세스들은 중심 축으로부터 외향으로 연장되는 링들의 세트로서 분배되고, 상기 링들의 세트의 제1 서브세트는 방정식 XR에 따른 각각의 대응하는 링 내의 어퍼처들의 수를 특징으로 하고, X는 어퍼처들의 기본 수이고, R은 대응하는 링 수이고, 상기 링들의 세트의 제1 서브세트의 방사상 내향의 상기 링들의 세트의 제2 서브세트는 방정식 (XR)+N에 따른 상기 링 내의 어퍼처들의 수를 특징으로 하고, N은 부가적인 어퍼처들의 수이고, 상기 링들의 세트의 제1 서브세트의 방사상 외향의 상기 링들의 세트의 제3 서브세트는 방정식 (XR)-N에 따른 상기 링 내의 어퍼처들의 수를 특징으로 하고, N은 부가적인 어퍼처들의 수인, 반도체 프로세싱 챔버 면판. - 제9항에 있어서,
상기 복수의 어퍼처들의 각각의 어퍼처는 상기 면판의 제1 표면으로부터 상기 면판의 제2 표면으로 연장되고, 각각의 어퍼처의 프로파일은 상기 면판의 제2 표면으로부터 연장되는 테이퍼(taper)를 포함하는, 반도체 프로세싱 챔버 면판. - 제11항에 있어서,
상기 테이퍼는 상기 면판의 깊이를 통해 일부 깊이로 연장되고, 각각의 어퍼처의 프로파일은 상기 테이퍼로부터 초크(choke)로 트랜지션되는, 반도체 프로세싱 챔버 면판. - 제12항에 있어서,
각각의 어퍼처의 프로파일은 상기 초크로부터, 상기 면판의 제1 표면으로 연장되는 실질적으로 원통형 프로파일로 트랜지션되는, 반도체 프로세싱 챔버 면판. - 제12항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 상기 복수의 어퍼처들의 각각의 어퍼처의 프로파일의 테이퍼와 동일한 프로파일을 특징으로 하는, 반도체 프로세싱 챔버 면판. - 제14항에 있어서,
상기 복수의 리세스들의 각각의 리세스에 대한 프로파일은 상기 면판의 두께 미만의 위치로 연장되는 실질적으로 원통형 프로파일로 트랜지션되는, 반도체 프로세싱 챔버 면판. - 제15항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 상기 면판의 제1 표면에서 상기 면판을 통한 유체 액세스를 제공하는 것이 차단되는, 반도체 프로세싱 챔버 면판. - 제9항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 상기 면판의 제2 표면으로부터 상기 면판의 두께를 통해 절반 미만으로 연장되는, 반도체 프로세싱 챔버 면판. - 반도체 프로세싱 방법으로서,
전구체를 프로세싱 챔버 내로 유동시키는 단계 ― 상기 프로세싱 챔버는 면판, 및 기판이 배치되는 기판 지지부를 포함하고, 상기 프로세싱 챔버의 프로세싱 구역은 상기 면판과 상기 기판 지지부 사이에 적어도 부분적으로 정의되고, 상기 면판은 상기 전구체가 유동되게 하는 복수의 어퍼처들을 정의하고, 상기 면판은 상기 복수의 어퍼처들 주위에서 그리고 상기 복수의 어퍼처들의 방사상 외향으로 연장되는 복수의 리세스들을 정의하고, 상기 복수의 리세스들의 각각의 리세스는 상기 기판 지지부를 향하는 상기 면판의 표면으로부터 상기 면판의 두께 미만의 깊이로 연장됨 ―;
상기 프로세싱 챔버의 프로세싱 구역 내에서 상기 전구체의 플라즈마를 생성하는 단계; 및
상기 기판 상에 재료를 증착하는 단계를 포함하는, 반도체 프로세싱 방법. - 제18항에 있어서,
상기 증착된 재료는 상기 기판의 중심에 근접한 두께보다 5% 미만으로 더 큰 상기 기판의 에지에 근접한 두께를 특징으로 하는, 반도체 프로세싱 방법. - 제18항에 있어서,
상기 복수의 리세스들의 각각의 리세스는 원추형 또는 접시형 프로파일을 특징으로 하는, 반도체 프로세싱 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/856,878 | 2020-04-23 | ||
| US16/856,878 US11810764B2 (en) | 2020-04-23 | 2020-04-23 | Faceplate with edge flow control |
| PCT/US2021/027967 WO2021216449A1 (en) | 2020-04-23 | 2021-04-19 | Faceplate with edge flow control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230002944A true KR20230002944A (ko) | 2023-01-05 |
Family
ID=78222714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227040726A KR20230002944A (ko) | 2020-04-23 | 2021-04-19 | 에지 유동 제어를 갖는 면판 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11810764B2 (ko) |
| JP (1) | JP2023522706A (ko) |
| KR (1) | KR20230002944A (ko) |
| CN (1) | CN116057663A (ko) |
| TW (1) | TWI810553B (ko) |
| WO (1) | WO2021216449A1 (ko) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882411A (en) | 1996-10-21 | 1999-03-16 | Applied Materials, Inc. | Faceplate thermal choke in a CVD plasma reactor |
| US6793733B2 (en) * | 2002-01-25 | 2004-09-21 | Applied Materials Inc. | Gas distribution showerhead |
| US8298336B2 (en) | 2005-04-01 | 2012-10-30 | Lam Research Corporation | High strip rate downstream chamber |
| TWI385272B (zh) | 2009-09-25 | 2013-02-11 | Ind Tech Res Inst | 氣體分佈板及其裝置 |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US9677176B2 (en) | 2013-07-03 | 2017-06-13 | Novellus Systems, Inc. | Multi-plenum, dual-temperature showerhead |
| TWI733712B (zh) | 2015-12-18 | 2021-07-21 | 美商應用材料股份有限公司 | 用於沉積腔室的擴散器及用於沉積腔室的電極 |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| KR20180062101A (ko) | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 샤워헤드 및 이를 포함하는 롤투롤 플라즈마 처리장치 |
| US11276559B2 (en) * | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10497579B2 (en) * | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10297458B2 (en) * | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
-
2020
- 2020-04-23 US US16/856,878 patent/US11810764B2/en active Active
-
2021
- 2021-04-19 CN CN202180044400.0A patent/CN116057663A/zh active Pending
- 2021-04-19 KR KR1020227040726A patent/KR20230002944A/ko active Search and Examination
- 2021-04-19 JP JP2022563913A patent/JP2023522706A/ja active Pending
- 2021-04-19 WO PCT/US2021/027967 patent/WO2021216449A1/en active Application Filing
- 2021-04-23 TW TW110114697A patent/TWI810553B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023522706A (ja) | 2023-05-31 |
| WO2021216449A1 (en) | 2021-10-28 |
| US11810764B2 (en) | 2023-11-07 |
| CN116057663A (zh) | 2023-05-02 |
| TWI810553B (zh) | 2023-08-01 |
| US20210335574A1 (en) | 2021-10-28 |
| TW202213615A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI757487B (zh) | 多區半導體基板材支撐件 | |
| US11814716B2 (en) | Faceplate having blocked center hole | |
| EP3580777A1 (en) | Moveable edge ring designs | |
| KR20220122700A (ko) | 타깃팅된 열 제어 시스템들 | |
| TWI774308B (zh) | 用於高頻處理的蓋堆疊 | |
| TWI790507B (zh) | 用於處理腔室的多區域流動氣箱 | |
| WO2021257318A1 (en) | Asymmetric exhaust pumping plate design for a semiconductor processing chamber | |
| TWI817102B (zh) | 具有局部化的流動控制的面板 | |
| US11810764B2 (en) | Faceplate with edge flow control | |
| US20220018024A1 (en) | Multi-stage pumping liner | |
| US20220093368A1 (en) | Wafer non-uniformity tweaking through localized ion enhanced plasma (iep) | |
| US20230307228A1 (en) | Pixelated showerhead for rf sensitive processes | |
| US20220093371A1 (en) | Radiation shield for removing backside deposition at lift pin locations | |
| US20230120710A1 (en) | Downstream residue management hardware | |
| US11929278B2 (en) | Low impedance current path for edge non-uniformity tuning | |
| US20220122819A1 (en) | Semiconductor chamber components for back diffusion control | |
| KR20240052093A (ko) | 확산기의 일 면 양극산화처리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |