KR20230002144A - Apparatus for time de-interleaving and method using the same - Google Patents

Apparatus for time de-interleaving and method using the same Download PDF

Info

Publication number
KR20230002144A
KR20230002144A KR1020220167986A KR20220167986A KR20230002144A KR 20230002144 A KR20230002144 A KR 20230002144A KR 1020220167986 A KR1020220167986 A KR 1020220167986A KR 20220167986 A KR20220167986 A KR 20220167986A KR 20230002144 A KR20230002144 A KR 20230002144A
Authority
KR
South Korea
Prior art keywords
layer
plp
time
case
core layer
Prior art date
Application number
KR1020220167986A
Other languages
Korean (ko)
Other versions
KR102566649B1 (en
Inventor
임보미
권선형
박성익
이재영
김흥묵
허남호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220007317A external-priority patent/KR102475877B1/en
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20230002144A publication Critical patent/KR20230002144A/en
Application granted granted Critical
Publication of KR102566649B1 publication Critical patent/KR102566649B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0085Formatting with cells

Abstract

Disclosed are a time interleaving device corresponding to a hybrid time interleaving mode and a time interleaving method thereof. According to an embodiment of the present invention, the time interleaving device comprises: a twisted block interleaver that performs intra-subframe interleaving corresponding to a time interleaving block; and a convolutional delay line for performing inter-subframe interleaving by using an output of the twisted block interleaver.

Description

타임 디인터리빙 장치 및 이를 이용한 타임 디인터리빙 방법 {APPARATUS FOR TIME DE-INTERLEAVING AND METHOD USING THE SAME}Time deinterleaving device and time deinterleaving method using the same

본 발명은 방송 시스템에서 사용되는 방송 신호 송/수신 기술에 관한 것으로, 특히 타임 인터리빙을 사용하는 방송 신호 송/수신 시스템에 관한 것이다.The present invention relates to broadcast signal transmission/reception technology used in a broadcasting system, and more particularly to a broadcast signal transmission/reception system using time interleaving.

BICM(Bit-Interleaved Coded Modulation)은 대역-효율적인(bandwidth-efficient) 전송기술로 오류정정 부호화기(error-correction coder), 비트단위 인터리버(bit-by-bit interleaver) 및 높은 차수의 변조기(modulator)가 결합된 형태이다.BICM (Bit-Interleaved Coded Modulation) is a bandwidth-efficient transmission technology that includes an error-correction coder, a bit-by-bit interleaver, and a high-order modulator. It is a combined form.

BICM은 오류정정 부호화기로 LDPC(Low-Density Parity Check) 부호기 또는 터보 부호기를 이용함으로써, 간단한 구조로 뛰어난 성능을 제공할 수 있다. 또한, BICM은 변조 차수(modulation order)와 오류정정 부호의 길이 및 부호율 등을 다양하게 선택할 수 있기 때문에, 높은 수준의 플렉서빌러티(flexibility)를 제공한다. 이와 같은 장점 때문에, BICM은 DVB-T2나 DVB-NGH 와 같은 방송표준에서 사용되고 있을 뿐만 아니라 다른 차세대 방송시스템에서도 사용될 가능성이 높다.BICM can provide excellent performance with a simple structure by using a low-density parity check (LDPC) coder or a turbo coder as an error correction coder. In addition, BICM provides a high level of flexibility because it can select a modulation order, error correction code length and code rate in various ways. Because of these advantages, BICM is not only used in broadcasting standards such as DVB-T2 or DVB-NGH, but is highly likely to be used in other next-generation broadcasting systems as well.

하나의 서비스를 여러 개의 피지컬 레이어 파이프들을 이용하여 전송하는 경우, 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드에 따라 디코딩 과정이 크게 달라질 수 있다.When one service is transmitted using multiple physical layer pipes, a decoding process may vary greatly depending on the time interleaving mode corresponding to the physical layer pipe.

따라서, 디코딩 복잡도 등을 고려하여 피지컬 레이어 파이프의 타임 인터리빙 모드 및 타임 인터리빙과 관련된 파라미터를 결정하는 것은 매우 중요한 문제이다.Therefore, it is very important to determine the time interleaving mode of the physical layer pipe and parameters related to time interleaving in consideration of decoding complexity and the like.

인터-서브프레임 인터리빙을 수행하는 경우, 디코딩 복잡도가 크게 증가한다. 즉, 인터-서브프레임 인터리빙이 수행되는 경우에는 디코딩 복잡도 증가를 낮추는 것이 매우 중요한 문제이다.When inter-subframe interleaving is performed, decoding complexity greatly increases. That is, when inter-subframe interleaving is performed, it is very important to reduce the increase in decoding complexity.

본 발명의 목적은 인터-서브프레임 인터리빙이 수행되는 경우, 가상 셀의 위치를 적절히 설정하여 방송 시스템의 디코딩 복잡도를 낮추는 것이다.An object of the present invention is to reduce the decoding complexity of a broadcast system by appropriately setting the position of a virtual cell when inter-subframe interleaving is performed.

또한, 본 발명의 목적은 하이브리드-타임 인터리빙을 위한 컨벌루셔널 딜레이 라인이 트위스티드 블록 인터리버에 포함된 가상 셀과 무관하게 새로운 가상 셀을 이용하여 동작하여, 방송 시스템이 효율적으로 동작하도록 하는 것이다.Also, an object of the present invention is to operate a convolutional delay line for hybrid-time interleaving using a new virtual cell regardless of a virtual cell included in a twisted block interleaver, so that a broadcast system can operate efficiently.

또한, 본 발명의 목적은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레지스터의 초기값을 적절히 활용하여 동작함으로써, 디코딩 복잡도를 증가시키지 않으면서 방송 시스템이 효율적으로 동작하도록 하는 것이다.In addition, an object of the present invention is to allow a broadcasting system to operate efficiently without increasing decoding complexity by operating by appropriately utilizing an initial value of a FIFO register included in a convolutional delay line.

상기한 목적을 달성하기 위한 본 발명에 따른 타임 인터리빙 장치는, 타임 인터리빙 블록들에 상응하는 인트라-서브프레임 인터리빙을 수행하는 트위스티드 블록 인터리버; 및 상기 트위스티드 블록 인터리버의 출력을 이용하여 인터-서브프레임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인을 포함한다.To achieve the above object, a time interleaving apparatus according to the present invention includes a twisted block interleaver performing intra-subframe interleaving corresponding to time interleaving blocks; and a convolutional delay line for performing inter-subframe interleaving using an output of the twisted block interleaver.

이 때, 트위스티드 블록 인터리버는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 수행하여 상기 인트라-서브프레임 인트리빙을 수행할 수 있다.In this case, the twisted block interleaver may perform the intra-subframe inleaving by performing a column-wise write operation and a diagonal-wise read operation.

이 때, 컨벌루셔널 딜레이 라인은 상기 트위스티드 블록 인터리버로부터 가상 셀들(virtual cells)을 제외한 데이터 셀들(data cells)만을 읽어올 수 있다.At this time, the convolutional delay line can read only data cells excluding virtual cells from the twisted block interleaver.

이 때, 컨벌루셔널 딜레이 라인은 상기 데이터 셀들의 각 행이 트위스티드 블록 인터리버로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.In this case, the convolutional delay line may store new virtual cells after each row of the data cells is written from the twisted block interleaver and before the switches move to the next branch.

이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응할 수 있다.At this time, the new virtual cells are calculated by subtracting the number of FEC blocks (N FEC_TI ) in the TI block of the interleaving frame from the maximum value (N FEC_TI_MAX ) of the number of FEC blocks in the TI block of the interleaving frame in each branch. can match

이 때, 새로운 가상 셀들은 상기 타임 인터리빙 장치의 출력으로 출력되지 않을 수 있다.In this case, new virtual cells may not be output as an output of the time interleaving apparatus.

이 때, 컨벌루셔널 딜레이 라인은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.In this case, the convolutional delay line may include branches corresponding to the time interleaving unit (N IU ), and the remaining branches excluding the first branch among the branches may include one or more FIFO registers.

이 때, 컨벌루셔널 딜레이 라인은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line may output only some of the initial values stored in the FIFO register.

이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응할 수 있다.In this case, some of the initial values may correspond to one initialization cell for each of the remaining branches.

이 때, 타임 인터리빙 장치는 상기 타임 인터리빙 블록 내의 셀들을 인터리빙하는 셀 인터리버를 더 포함할 수 있다.In this case, the TI apparatus may further include a cell interleaver interleaving cells within the TI block.

또한, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 인트라-서브프레임 인터리빙에 상응하는 트위스티드 블록 인터리빙을 수행하는 단계; 및 상기 트위스티드 블록 인터리빙의 출력을 이용하여 인터-서브프레임 인터리빙을 수행하는 단계를 포함한다.Also, a time interleaving method according to an embodiment of the present invention includes performing twisted block interleaving corresponding to intra-subframe interleaving; and performing inter-subframe interleaving using an output of the twisted block interleaving.

이 때, 트위스티드 블록 인터리빙은 컬럼 방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 이용하여 수행될 수 있다.In this case, the twisted block interleaving may be performed using a column-wise write operation and a diagonal-wise read operation.

이 때, 인터-서브프레임 인터리빙을 수행하는 단계는 컨벌루셔널 딜레이 라인을 이용하여 수행될 수 있고, 상기 컨벌루셔널 딜레이 라인은 상기 트위스티드 블록 인터리빙에 상응하는 가상 셀들을 제외한 데이터 셀들만을 읽어올 수 있다.In this case, the step of performing inter-subframe interleaving may be performed using a convolutional delay line, and the convolutional delay line reads only data cells excluding virtual cells corresponding to the twisted block interleaving. can

이 때, 컨벌루셔널 딜레이 라인은 상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리빙의 출력으로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.In this case, the convolutional delay line may store new virtual cells after each row of the data cells is written from the output of the twisted block interleaving and before the switches move to the next branch.

이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응할 수 있다.At this time, the new virtual cells are calculated by subtracting the number of FEC blocks (N FEC_TI ) in the TI block of the interleaving frame from the maximum value (N FEC_TI_MAX ) of the number of FEC blocks in the TI block of the interleaving frame in each branch. can match

이 때, 새로운 가상 셀들은 상기 인터-서브프레임 인터리빙의 출력으로 출력되지 않을 수 있다.In this case, new virtual cells may not be output as an output of the inter-subframe interleaving.

이 때, 컨벌루셔널 딜레이 라인은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.In this case, the convolutional delay line may include branches corresponding to the time interleaving unit (N IU ), and the remaining branches excluding the first branch among the branches may include one or more FIFO registers.

이 때, 컨벌루셔널 딜레이 라인은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line may output only some of the initial values stored in the FIFO register.

이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응할 수 있다.In this case, some of the initial values may correspond to one initialization cell for each of the remaining branches.

이 때, 타임 인터리빙 방법은 타임 인터리빙 블록 내의 셀들에 상응하는 셀 인터리빙을 수행하는 단계를 더 포함할 수 있다.In this case, the TI method may further include performing cell interleaving corresponding to cells within the TI block.

본 발명에 따르면, 인터-서브프레임 인터리빙이 수행되는 경우, 가상 셀의 위치를 적절히 설정하여 방송 시스템의 디코딩 복잡도를 낮출 수 있다.According to the present invention, when inter-subframe interleaving is performed, decoding complexity of a broadcast system can be reduced by appropriately setting the position of a virtual cell.

또한, 본 발명은 하이브리드-타임 인터리빙을 위한 컨벌루셔널 딜레이 라인이 트위스티드 블록 인터리버에 포함된 가상 셀과 무관하게 새로운 가상 셀을 이용하여 동작하므로, 방송 시스템이 보다 효율적으로 동작하도록 할 수 있다.In addition, since the convolutional delay line for hybrid-time interleaving operates using a new virtual cell regardless of the virtual cell included in the twisted block interleaver, the broadcasting system can operate more efficiently.

또한, 본 발명은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레비스터의 초기값을 적절히 활용하여 동작함으로써, 디코딩 복잡도를 증가시키지 않으면서도 방송 시스템이 효율적으로 동작하도록 할 수 있다.In addition, the present invention operates by appropriately utilizing the initial value of the FIFO levisor included in the convolutional delay line, so that the broadcasting system can operate efficiently without increasing decoding complexity.

도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.
도 3은 도 1에 도시된 방송 신호 프레임 생성 장치의 일 예를 나타낸 블록도이다.
도 4는 방송 신호 프레임 구조의 일 예를 나타낸 도면이다.
도 5는 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 일 예를 나타낸 도면이다.
도 6은 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 다른 예를 나타낸 도면이다.
도 7는 도 1에 도시된 방송 신호 프레임 생성 장치의 다른 예를 나타낸 블록도이다.
도 8는 도 1에 도시된 신호 디멀티플렉싱 장치의 일 예를 나타낸 블록도이다.
도 9은 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 일 예를 나타낸 블록도이다.
도 10은 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 다른 예를 나타낸 블록도이다.
도 11는 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 또 다른 예를 나타낸 블록도이다.
도 12은 도 1에 도시된 신호 디멀티플렉싱 장치의 다른 예를 나타낸 블록도이다.
도 13은 코어 레이어 신호 및 인핸스드 레이어 신호의 결합으로 인한 파워 상승을 나타낸 도면이다.
도 14는 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법을 나타낸 동작 흐름도이다.
도 15는 본 발명의 일실시예에 따른 방송 신호 프레임을 포함하는 수퍼프레임 구조를 나타낸 도면이다.
도 16은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 일 예를 나타낸 도면이다.
도 17은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 예를 나타낸 도면이다.
도 18은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 활용 예를 나타낸 도면이다.
도 19는 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 활용 예를 나타낸 도면이다.
도 20은 컨벌루셔널 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.
도 21은 컨벌루셔널 타임 인터리버가 사용되는 경우의 다른 예를 나타낸 도면이다.
도 22는 하이브리드 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.
도 23은 도 22에 도시된 예에서 타임 인터리버 그룹을 나타낸 도면이다.
도 24 내지 도 26은 도 23에 도시된 예에서 불완전한 FEC 블록의 사이즈를 계산하는 과정을 도시한 도면이다.
도 27은 L1D_plp_TI_mode="00"인 경우에 L1D_plp_fec_block_start에 필요한 비트수를 설명하기 위한 도면이다.
도 28 및 29는 L1D_plp_TI_mode="01"인 경우에 L1D_plp_CTI_fec_block_start에 필요한 비트수를 설명하기 위한 도면들이다.
도 30은 레이어드 디비전 멀티플렉싱과 함께 HTI 모드가 사용되는 경우 인핸스드 레이어 더미 값들의 삽입을 나타낸 도면이다.
도 31은 본 발명의 일실시예에 따른 더미 값들의 생성에 사용되는 쉬프트 레지스터의 일 예를 나타낸 도면이다.
도 32는 타임 인터리빙 모드의 유형을 나타낸 도면이다.
도 33은 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우를 나타낸 도면이다.
도 34는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.
도 35는 서로 다른 타임 인터리빙 유닛들이 동시에 사용되는 경우를 나타낸 도면이다.
도 36은 동일한 타임 인터리빙 유닛이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.
도 37은 하나의 완전한 전송 프로덕트가 복수개의 피지컬 레이어 피지컬 레이어 파이프들로 이루어진 경우를 나타낸 도면이다.
도 38은 도 3 또는 도 7에 도시된 타임 인터리버의 일 예를 나타낸 블록도이다.
도 39는 도 38에 도시된 트위스티드 블록 인터리버의 쓰기 동작을 나타낸 도면이다.
도 40은 도 38에 도시된 트위스티드 블록 인터리버의 읽기 동작을 나타낸 도면이다.
도 41은 도 38에 도시된 컨벌루셔널 딜레이 라인의 일 예를 나타낸 블록도이다.
도 42는 도 38에 도시된 트위스티드 블록 인터리버의 동작의 일 예를 나타낸 도면이다.
도 43은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 일 예를 나타낸 도면이다.
도 44는 도 43에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.
도 45는 도 42에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.
도 46은 도 38에 도시된 트위스티드 블록 인터리버의 동작의 다른 예를 나타낸 도면이다.
도 47은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 다른 예를 나타낸 도면이다.
도 48은 도 47에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.
도 49는 도 46에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.
도 50은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레지스터 초기값들을 나타낸 도면이다.
도 51은 도 8 또는 도 12에 도시된 타임 디인터리버의 일 예를 나타낸 블록도이다.
도 52는 본 발명의 일실시예에 따른 타임 인터리빙 방법을 나타낸 동작 흐름도이다.
1 is a block diagram showing a system for transmitting/receiving broadcast signals according to an embodiment of the present invention.
FIG. 2 is an operational flowchart illustrating a method for transmitting/receiving broadcast signals according to an embodiment of the present invention. FIG. 1 is a block diagram illustrating a system for transmitting/receiving broadcast signals according to an embodiment of the present invention.
2 is an operational flowchart illustrating a broadcast signal transmission/reception method according to an embodiment of the present invention.
FIG. 3 is a block diagram illustrating an example of an apparatus for generating a broadcast signal frame shown in FIG. 1 .
4 is a diagram illustrating an example of a broadcast signal frame structure.
FIG. 5 is a diagram illustrating an example of a process in which the broadcast signal frame shown in FIG. 4 is received.
FIG. 6 is a diagram illustrating another example of a process in which the broadcast signal frame shown in FIG. 4 is received.
FIG. 7 is a block diagram illustrating another example of the apparatus for generating a broadcast signal frame shown in FIG. 1 .
FIG. 8 is a block diagram illustrating an example of the signal demultiplexing device shown in FIG. 1 .
FIG. 9 is a block diagram illustrating an example of a core layer BICM decoder and an enhanced layer symbol extractor shown in FIG. 8 .
FIG. 10 is a block diagram illustrating another example of a core layer BICM decoder and an enhanced layer symbol extractor shown in FIG. 8 .
FIG. 11 is a block diagram illustrating another example of a core layer BICM decoder and an enhanced layer symbol extractor shown in FIG. 8 .
FIG. 12 is a block diagram illustrating another example of the signal demultiplexing device shown in FIG. 1 .
13 is a diagram illustrating power increase due to a combination of a core layer signal and an enhanced layer signal.
14 is an operational flowchart illustrating a method for generating a broadcast signal frame according to an embodiment of the present invention.
15 is a diagram showing a superframe structure including a broadcast signal frame according to an embodiment of the present invention.
16 is a diagram illustrating an example of an LDM frame to which LDM using two layers and a multiple-physical layer pipe are applied.
17 is a diagram illustrating another example of an LDM frame to which an LDM using two layers and a multiple-physical layer pipe are applied.
18 is a diagram showing an example of utilization of an LDM frame to which LDM using two layers and a multiple-physical layer pipe are applied.
19 is a diagram illustrating another utilization example of an LDM frame to which LDM using two layers and a multiple-physical layer pipe are applied.
20 is a diagram illustrating an example of a case in which a convolutional time interleaver is used.
21 is a diagram illustrating another example of a case in which a convolutional time interleaver is used.
22 is a diagram illustrating an example of a case where a hybrid time interleaver is used.
FIG. 23 is a diagram illustrating a time interleaver group in the example shown in FIG. 22 .
24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG. 23 .
27 is a diagram for explaining the number of bits required for L1D_plp_fec_block_start when L1D_plp_TI_mode = “00”.
28 and 29 are diagrams for explaining the number of bits required for L1D_plp_CTI_fec_block_start when L1D_plp_TI_mode = “01”.
30 is a diagram illustrating insertion of enhanced layer dummy values when an HTI mode is used together with layered division multiplexing.
31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.
32 is a diagram illustrating types of time interleaving modes.
33 is a diagram illustrating a case in which intra-subframe interleaving and inter-subframe interleaving are simultaneously used.
34 is a diagram illustrating subframes when intra-subframe interleaving and inter-subframe interleaving are simultaneously used.
35 is a diagram illustrating a case in which different TI units are simultaneously used.
36 is a diagram illustrating subframes when the same TI unit is simultaneously used.
37 is a diagram illustrating a case where one complete transport product is composed of a plurality of physical layer pipes.
FIG. 38 is a block diagram illustrating an example of the time interleaver shown in FIG. 3 or FIG. 7 .
FIG. 39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG. 38;
40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG. 38;
FIG. 41 is a block diagram illustrating an example of the convolutional delay line shown in FIG. 38 .
42 is a diagram illustrating an example of an operation of the twisted block interleaver shown in FIG. 38;
43 is a diagram illustrating an example of an operation of the convolutional delay line shown in FIG. 38;
FIG. 44 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 43 .
FIG. 45 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 42 .
46 is a diagram illustrating another example of an operation of the twisted block interleaver shown in FIG. 38;
47 is a diagram illustrating another example of an operation of the convolutional delay line shown in FIG. 38;
FIG. 48 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 47 .
FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 46 .
50 is a diagram showing initial values of FIFO registers included in a convolutional delay line.
51 is a block diagram illustrating an example of the time deinterleaver shown in FIG. 8 or 12;
52 is an operational flowchart illustrating a time interleaving method according to an embodiment of the present invention.

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The present invention will be described in detail with reference to the accompanying drawings. Here, repeated descriptions, well-known functions that may unnecessarily obscure the subject matter of the present invention, and detailed descriptions of configurations are omitted. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clarity.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.1 is a block diagram showing a system for transmitting/receiving broadcast signals according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템은 방송 신호 송신 장치(110), 무선 채널(120) 및 방송 신호 수신 장치(130)를 포함한다.Referring to FIG. 1 , a broadcast signal transmission/reception system according to an embodiment of the present invention includes a broadcast signal transmission device 110, a radio channel 120, and a broadcast signal reception device 130.

방송 신호 송신 장치(110)는 코어 레이어 데이터 및 인핸스드 레이어 데이터를 멀티플렉싱하여 방송 신호 프레임을 생성하는 방송 신호 프레임 생성 장치(111) 및 OFDM 송신기(113)를 포함한다.The broadcast signal transmission apparatus 110 includes a broadcast signal frame generator 111 and an OFDM transmitter 113 generating broadcast signal frames by multiplexing core layer data and enhanced layer data.

방송 신호 프레임 생성 장치(111)는 코어 레이어 데이터에 상응하는 코어 레이어 신호 및 인핸스드 레이어 데이터에 상응하는 인핸스드 레이어 신호를 결합(combine)하고, 결합된 신호의 파워를 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하고, 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성한다. 이 때, 코어 레이어 신호 및 인핸스드 레이어 신호는 서로 다른 파워 레벨로 결합될 수 있다. 이 때, 타임 인터리빙은 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 것일 수 있다. 이 때, 방송 신호 프레임 생성 장치(111)는 타임 인터리빙된 신호를 이용하여 부트스트랩 및 프리앰블이 포함된 방송 신호 프레임을 생성할 수 있다. 이 때, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.The apparatus 111 for generating a broadcast signal frame combines a core layer signal corresponding to core layer data and an enhanced layer signal corresponding to enhanced layer data, and converts power of the combined signal to power corresponding to the core layer signal. After power normalization is performed, time interleaving is performed to generate a time interleaved signal. In this case, the core layer signal and the enhanced layer signal may be combined at different power levels. In this case, time interleaving may be applied to both the core layer signal and the enhanced layer signal. In this case, the broadcasting signal frame generating device 111 may generate a broadcasting signal frame including a bootstrap and a preamble using the time-interleaved signal. In this case, the broadcast signal frame may be an ATSC 3.0 frame.

실시예에 따라, 방송 신호 프레임 생성 장치(111)는 두 개의 레이어 신호들을 결합하지 않고, 하나의 레이어 신호(BICM 출력 신호)를 타임 인터리빙하고, 방송 신호 프레임을 생성할 수도 있다.According to an embodiment, the broadcast signal frame generating apparatus 111 may time-interleave one layer signal (BICM output signal) and generate a broadcast signal frame without combining two layer signals.

이 때, 프리앰블은 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링할 수 있다.In this case, the preamble may signal a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes.

이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.In this case, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed to the one enhanced layer physical layer pipe.

이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.In this case, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.In this case, time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed may all be no time interleaving modes or all hybrid time interleaving modes.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are all hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode. can be used

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are no time interleaving modes, each of the core layer physical layer pipes is in each subframe. It may consist of an integer number of FEC blocks.

이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be created by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.In this case, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.

이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, each of the core layer and physical layer pipes may use either a time interleaving mode of a no time interleaving mode or a hybrid time interleaving mode, and may not use a convolutional time interleaving mode.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, all of the core layer physical layer pipes use intra-subframe interleaving mode or all use inter-subframe interleaving mode. can

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, the core layer physical layer pipes may all have the same L1D_plp_HTI_inter_subframe value.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes and all of the core layer physical layer pipes use the inter-subframe interleaving mode, the core layer physical layer pipes have the same time interleaving mode. An interleaving unit (N IU ) may be used.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when at least one of the time interleaving modes corresponding to the core layer physical layer pipes is the no time interleaving mode, all core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are in the intra-subframe interleaving mode. can be used.

이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, in which all available data cells of the subframe are first filled with dummy modulation values, and then the real physical layer pipe data is overwritten. can be created

이 때, 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다. 즉, 코어 레이어의 피지컬 레이어 파이프들 사이의 경계들 중 하나가 타임 인터리버 그룹들 사이의 경계일 수 있다.In this case, time interleaving uses one of time interleaver groups, and a boundary between the time interleaver groups is between physical layer pipes (PLPs) of the core layer corresponding to the core layer signal. may be the boundary of That is, one of the boundaries between physical layer pipes of the core layer may be a boundary between time interleaver groups.

이 때, 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들(dummy values)이 포함될 수 있다.In this case, enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, dummy values are applied after the actual data cells of the last enhanced PLP in the PLP group so that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells in the PLP group. of the last Enhanced PLP) can be inserted.

이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.In this case, dummy values may not be inserted into core layer data.

이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.In this case, dummy values may be inserted after completing the core layer BICM and the enhanced layer BICM and before combining the core layer signal and the enhanced layer signal.

이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.In this case, the dummy values may correspond to a preset scrambling sequence.

이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.

이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.In this case, dummy values may have the same power as the last enhanced PLP.

이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.

이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .

이 때, 스크램블링 시퀀스는 0xF180(1111 0001 1000 0000) 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), and the sixth bit of the shift register initialized to 0xF180 (1111 0001 1000 0000). Using 8 bits generated using output (x 11 ), 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x) can be created by

OFDM 송신기(113)는 생성된 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나(117)를 통해 송신하여 송신된 OFDM 신호가 무선 채널(120)을 통해 방송 신호 수신 장치(130)의 안테나(137)를 통해 수신되도록 한다.The OFDM transmitter 113 transmits the generated broadcast signal frame through the antenna 117 using the OFDM communication method, and the transmitted OFDM signal is sent to the antenna 137 of the broadcast signal receiving device 130 through the radio channel 120. to be received through

방송 신호 수신 장치(130)는 OFDM 수신기(133) 및 신호 디멀티플렉싱 장치(131)를 포함한다. 무선 채널(120)을 통해 전송된 신호가 안테나(137)를 통해 수신되면, OFDM 수신기(133)는 동기(synchronization), 채널 추정(channel estimation) 및 등화(equalization) 과정 등을 통해 OFDM 신호를 수신한다.The broadcast signal receiving device 130 includes an OFDM receiver 133 and a signal demultiplexing device 131. When a signal transmitted through the radio channel 120 is received through the antenna 137, the OFDM receiver 133 receives the OFDM signal through synchronization, channel estimation, and equalization processes. do.

이 때, OFDM 수신기(133)는 상기 OFDM 신호로부터 부트스트랩을 검출하여 복조하고, 부트스트랩에 포함된 정보를 이용하여 프리앰블을 복조하고, 프리앰블에 포함된 정보를 이용하여 수퍼 임포우즈드 페이로드를 복조할 수도 있다.At this time, the OFDM receiver 133 detects and demodulates a bootstrap from the OFDM signal, demodulates a preamble using information included in the bootstrap, and generates a super-imposed payload using information included in the preamble. You can also demodulate.

신호 디멀티플렉싱 장치(131)는 OFDM 수신기(133)를 통해 수신된 신호(수퍼 임포우즈드 페이로드)로부터 먼저 코어 레이어 데이터를 복원하고, 복원된 코어 레이어 데이터에 상응하는 캔슬레이션(cancellation)을 통해 인핸스드 레이어 데이터를 복원한다. 이 때, 신호 디멀티플렉싱 장치(131)는 먼저 방송 신호 프레임을 생성하고, 방송 신호 프레임으로부터 부트스트랩을 복원하고, 부트스트랩에 포함된 정보를 이용하여 프리앰블을 복원한 후 프리앰블에 포함된 시그널링 정보 데이터 신호의 복원에 활용할 수 있다. 이 때, 시그널링 정보는 L1 시그널링 정보일 수 있고, 인젝션 레벨 정보, 노멀라이징 팩터 정보 등을 포함할 수 있다.The signal demultiplexing device 131 first restores core layer data from the signal (super-imposed payload) received through the OFDM receiver 133, and performs cancellation corresponding to the restored core layer data. Restore enhanced layer data. At this time, the signal demultiplexing device 131 first generates a broadcast signal frame, restores a bootstrap from the broadcast signal frame, restores a preamble using information included in the bootstrap, and then signaling information data included in the preamble. It can be used for signal recovery. In this case, the signaling information may be L1 signaling information and may include injection level information, normalizing factor information, and the like.

이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리버에 상응하는 타임 인터리빙 모드를 포함할 수 있다.In this case, the preamble may include a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes.

이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); and layer identification information for identifying layers corresponding to the hierarchical division.

이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.In this case, PLP identification information and layer identification information may be included in the preamble as separate fields.

이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.In this case, time interleaver information may be included in the preamble based on the core layer.

이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.In this case, the preamble may selectively include injection level information corresponding to the injection level controller according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.In this case, the preamble may include type information, start position information, and size information of physical layer pipes.

이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.In this case, the type information may be for identifying one of a first type corresponding to a non-dispersed physical layer pipe and a second type corresponding to a dispersed physical layer pipe.

이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.In this case, non-distributed physical layer pipes are allocated for contiguous data cell indices, and the distributed physical layer pipes may include two or more subslices.

이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.In this case, type information may be selectively signaled according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.In this case, type information may be signaled only for the core layer.

이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.In this case, the start position information may be set equal to an index corresponding to the first data cell of the physical layer pipe.

이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.In this case, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.

이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, start position information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.In this case, size information may be set based on the number of data cells allocated to the physical layer pipe.

이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, size information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.In this case, time interleaver information may be signaled based on the core layer.

이 때, 타임 인터리버는 하이브리드 타임 인터리버(hybrid time interleaver)에 상응하는 것일 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.In this case, the time interleaver may correspond to a hybrid time interleaver. In this case, physical layer pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.

이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, the preamble is information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups when the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer. can be signaled.

이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.In this case, the information for identifying a part of the FEC block includes start position information of the physical layer pipe of the core layer, start position information of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, and the enhancement It may include any one or more of FEC type information corresponding to the hard layer.

이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.In this case, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.

이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링되는 것일 수 있다.In this case, the modulation information may be signaled only when the FEC type information satisfies a preset condition.

이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.In this case, the enhanced layer signal may correspond to enhanced layer data that is restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal.

이 때, 타임 인터리버는 컨벌루셔널 타임 인터리버(convolutional time interleaver)에 상응하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링하는 것일 수 있다.In this case, the time interleaver corresponds to a convolutional time interleaver, and the time interleaver groups include a physical layer pipe (PLP) including an incomplete FEC block. and the preamble may signal start position information of a first complete FEC block in the physical layer pipe.

이 때, 타임 인터리버는 복수의 동작 모드들 중 하나로 상기 인터리빙을 수행할 수 있다.In this case, the time interleaver may perform the interleaving in one of a plurality of operation modes.

이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.In this case, the operating modes may include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed. can

이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다. 이 때, 시작 위치를 나타내는 필드는 현재 서브프레임 동안 현재 피지컬 레이어 파이프 내에서 시작되는 첫 번째 FEC 블록의 시작 위치를 나타내는 것일 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, and For mode 3, the field indicating the start position of the first FEC block may not be included. In this case, the field indicating the start position may indicate the start position of the first FEC block starting within the current physical layer pipe during the current subframe.

이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, the field indicating the start position of the first FEC block is either a first field used in the first mode or a second field used in the second mode, and the first field and the second field are lengths. may be different.

이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.In this case, the length of the second field may be longer than that of the first field.

이 때, 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length and modulation order of the LDPC codeword, and the length of the second field is determined based on the length and modulation order of the LDPC codeword as well as the depth of the convolutional time interleaver ) can be determined by further considering.

이 때, 제1 필드의 길이는 15비트이고, 상기 제2 비트의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.

이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.In this case, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal.

후술하겠지만, 도 1에 도시된 방송 신호 프레임 생성 장치(111)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 파워 노멀라이저; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및 상기 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함할 수 있다. 이 때, 상기 타임 인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다. 이 때, 도 1에 도시된 방송 신호 송신 장치(110)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 파워 노멀라이저; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 상기 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 OFDM 송신기를 포함하는 것으로 볼 수 있다. 이 때, 상기 타임 인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.As will be described later, the apparatus 111 for generating a broadcast signal frame shown in FIG. 1 includes a combiner generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; a power normalizer performing power normalization to lower the power of the multiplexed signal to a power corresponding to the core layer signal; a time interleaver to generate a time interleaved signal by performing time interleaving after the power normalization has been performed; and a frame builder generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes. In this case, the time interleaver uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values. At this time, the broadcast signal transmission apparatus 110 shown in FIG. 1 includes a combiner generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; a power normalizer performing power normalization to lower the power of the multiplexed signal to a power corresponding to the core layer signal; a time interleaver to generate a time interleaved signal by performing time interleaving after the power normalization has been performed; a frame builder generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes; and an OFDM transmitter for transmitting the broadcast signal frame through an antenna using an OFDM communication scheme. In this case, the time interleaver uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

실시예에 따라, 도 1에 도시된 방송 신호 프레임 생성 장치(111)는 싱글 레이어의 경우에 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및 상기 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함할 수도 있다. 이 때, BICM 출력 신호는 후술할 BICM 장치의 출력 신호일 수 있다. 이 때, 도 1에 도시된 방송 신호 송신 장치(110)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 상기 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 OFDM 송신기를 포함하는 것으로 볼 수 있다.According to an embodiment, the apparatus 111 for generating a broadcast signal frame shown in FIG. 1 includes a time interleaver for generating a time interleaved signal by performing time interleaving on a BICM output signal in the case of a single layer; and a frame builder generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes. In this case, the BICM output signal may be an output signal of a BICM device to be described later. At this time, the broadcast signal transmission apparatus 110 shown in FIG. 1 includes a time interleaver that performs time interleaving on a BICM output signal to generate a time interleaved signal; a frame builder generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes; and an OFDM transmitter for transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.

후술하겠지만, 도 1에 도시된 신호 디멀티플렉싱 장치는 방송 신호 프레임에 상응하는 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저; 상기 디-노멀라이저에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더; 상기 코어 레이어 BICM 디코더의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러; 및 상기 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더를 포함할 수 있다. 이 때, 도 1에 도시된 방송 신호 수신 장치(130)는 방송 신호 프레임에 상응하는 전송된 신호에 대한 동기, 채널추정 및 등화 중 어느 하나 이상을 수행하여 수신 신호를 생성하는 OFDM 수신기; 상기 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저; 상기 디-노멀라이저에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더; 상기 코어 레이어 BICM 디코더의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러; 및 상기 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더를 포함하는 것으로 볼 수 있다.As will be described later, the signal demultiplexing apparatus shown in FIG. 1 includes a time deinterleaver for generating a time deinterleaving signal by applying time deinterleaving to a received signal corresponding to a broadcast signal frame; a de-normalizer that increases the power of the received signal or the time deinterleaved signal by the power reduction by the power normalizer of the transmitter; a core layer BICM decoder restoring core layer data from the signal power-adjusted by the de-normalizer; Enhancement for extracting an enhanced layer signal by performing cancellation corresponding to the core layer data on the signal power-adjusted by the de-normalizer using an output signal of the core layer FEC decoder of the core layer BICM decoder de-layer symbol extractor; a de-injection level controller that increases the power of the enhanced layer signal by the power reduction of the injection level controller of the transmitter; and an enhanced layer BICM decoder for restoring enhanced layer data using an output signal of the de-injection level controller. At this time, the broadcast signal receiving apparatus 130 shown in FIG. 1 includes an OFDM receiver generating a received signal by performing one or more of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame; a time deinterleaver generating a time deinterleaving signal by applying time deinterleaving to the received signal; a de-normalizer that increases the power of the received signal or the time deinterleaved signal by the power reduction by the power normalizer of the transmitter; a core layer BICM decoder restoring core layer data from the signal power-adjusted by the de-normalizer; Enhancement for extracting an enhanced layer signal by performing cancellation corresponding to the core layer data on the signal power-adjusted by the de-normalizer using an output signal of the core layer FEC decoder of the core layer BICM decoder de-layer symbol extractor; a de-injection level controller that increases the power of the enhanced layer signal by the power reduction of the injection level controller of the transmitter; and an enhanced layer BICM decoder for restoring enhanced layer data using an output signal of the de-injection level controller.

이 때, 타임 디인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함되어 있을 수 있다.In this case, the time deinterleaver uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

이 때, 타임 디인터리버는 타임 인터리빙 모드에 상응할 수 있다.In this case, the time deinterleaver may correspond to the time interleaving mode.

이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리버에 상응하는 타임 인터리빙 모드를 포함할 수 있다.In this case, the preamble may include a time interleaving mode corresponding to the time interleaver for each of all physical layer pipes.

도 1에는 명시적으로 도시되지 아니하였으나, 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템은 코어 레이어 데이터 및 인핸스드 레이어 데이터 이외에도 하나 이상의 확장 레이어 데이터를 멀티플렉싱/디멀티플렉싱할 수 있다. 이 때, 확장 레이어 데이터는 코어 레이어 데이터 및 인핸스드 레이어 데이터보다 낮은 파워 레벨로 멀티플렉싱될 수 있다. 나아가, 둘 이상의 확장 레이어들이 포함되는 경우, 첫 번째 확장 레이어의 인젝션 파워 레벨보다 두 번째 확장 레이어의 인젝션 파워 레벨이 낮고, 두 번째 확장 레이어의 인젝션 파워 레벨보다 세 번째 확장 레이어의 인젝션 파워 레벨이 낮을 수 있다.Although not explicitly shown in FIG. 1, the broadcast signal transmission/reception system according to an embodiment of the present invention may multiplex/demultiplex one or more enhancement layer data in addition to core layer data and enhanced layer data. In this case, the enhancement layer data may be multiplexed at a lower power level than the core layer data and the enhanced layer data. Furthermore, when two or more extension layers are included, the injection power level of the second extension layer is lower than the injection power level of the first extension layer, and the injection power level of the third extension layer is lower than the injection power level of the second extension layer. can

도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.2 is an operational flowchart illustrating a broadcast signal transmission/reception method according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱하여 방송 신호 프레임을 생성한다(S210). 이 때, 코어 레이어 신호 및 인핸스드 레이어 신호는 서로 다른 파워 레벨로 결합될 수 있다. 이 때, 방송 신호 프레임은 타임 인터리빙을 수행하여 생성될 수 있고, 상기 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리빙에 상응하는 타임 인터리빙 모드를 포함할 수 있다.Referring to FIG. 2 , in the broadcast signal transmission/reception method according to an embodiment of the present invention, a broadcast signal frame is generated by combining and multiplexing a core layer signal and an enhanced layer signal (S210). In this case, the core layer signal and the enhanced layer signal may be combined at different power levels. In this case, the broadcast signal frame may be generated by performing time interleaving, and the preamble may include a time interleaving mode corresponding to time interleaving for each of all physical layer pipes.

실시예에 따라, 단계(S210)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하고, 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수도 있다.According to an embodiment, in step S210, a time interleaved signal is generated by performing time interleaving on the BICM output signal, and a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes is provided. It is also possible to generate a broadcast signal frame including

이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.In this case, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.

이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, each of the core layer and physical layer pipes may use either a time interleaving mode of a no time interleaving mode or a hybrid time interleaving mode, and may not use a convolutional time interleaving mode.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, all of the core layer physical layer pipes use intra-subframe interleaving mode or all use inter-subframe interleaving mode. can

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, the core layer physical layer pipes may all have the same L1D_plp_HTI_inter_subframe value.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes and all of the core layer physical layer pipes use the inter-subframe interleaving mode, the core layer physical layer pipes have the same time interleaving mode. An interleaving unit (N IU ) may be used.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when at least one of the time interleaving modes corresponding to the core layer physical layer pipes is the no time interleaving mode, all core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are in the intra-subframe interleaving mode. can be used.

이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, in which all available data cells of the subframe are first filled with dummy modulation values, and then the real physical layer pipe data is overwritten. can be created

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.In this case, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed to the one enhanced layer physical layer pipe.

이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.In this case, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.In this case, time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed may all be no time interleaving modes or all hybrid time interleaving modes.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are all hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode. can be used

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브플레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are no time interleaving modes, each of the core layer physical layer pipes is in each subframe. It may consist of an integer number of FEC blocks.

이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be created by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

이 때, 단계(S210)에 의하여 생성되는 방송 신호 프레임은 부트스트랩, 프리앰블 및 수퍼-임포우즈드 페이로드를 포함할 수 있다. 이 때, 부트스트랩 및 프리앰블 중 어느 하나 이상은 L1 시그널링 정보를 포함할 수 있다. 이 때, L1 시그널링 정보는 인젝션 레벨 정보 및 노멀라이징 팩터 정보를 포함할 수 있다.At this time, the broadcast signal frame generated in step S210 may include a bootstrap, a preamble, and a super-imposed payload. At this time, any one or more of the bootstrap and preamble may include L1 signaling information. In this case, the L1 signaling information may include injection level information and normalizing factor information.

이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); and layer identification information for identifying layers corresponding to the hierarchical division.

이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.In this case, PLP identification information and layer identification information may be included in the preamble as separate fields.

이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.In this case, time interleaver information may be included in the preamble based on the core layer.

이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.In this case, the preamble may selectively include injection level information corresponding to the injection level controller according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.In this case, the preamble may include type information, start position information, and size information of physical layer pipes.

이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.In this case, the type information may be for identifying one of a first type corresponding to a non-dispersed physical layer pipe and a second type corresponding to a dispersed physical layer pipe.

이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.In this case, non-distributed physical layer pipes are allocated for contiguous data cell indices, and the distributed physical layer pipes may include two or more subslices.

이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.In this case, type information may be selectively signaled according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.In this case, type information may be signaled only for the core layer.

이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.In this case, the start position information may be set equal to an index corresponding to the first data cell of the physical layer pipe.

이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.In this case, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.

이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, start position information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.In this case, size information may be set based on the number of data cells allocated to the physical layer pipe.

이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, size information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.In this case, time interleaver information may be signaled based on the core layer.

이 때, 타임 인터리빙된 신호를 생성하는 단계는 하이브리드 타임 인터리버(hybrid time interleaver)를 이용하여 상기 인터리빙을 수행할 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.In this case, the step of generating the time-interleaved signal may perform the interleaving using a hybrid time interleaver. In this case, physical layer pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.

이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, the preamble is information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups when the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer. can be signaled.

이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.In this case, the information for identifying a part of the FEC block includes start position information of the physical layer pipe of the core layer, start position information of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, and the enhancement It may include any one or more of FEC type information corresponding to the hard layer.

이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.In this case, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.

이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.In this case, the modulation information may be signaled only when the FEC type information satisfies a preset condition.

이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.In this case, the enhanced layer signal may correspond to enhanced layer data that is restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal.

이 때, 타임 인터리빙된 신호를 생성하는 단계는 컨벌루셔널 타임 인터리버(convolutional time interleaver)를 이용하여 상기 인터리빙을 수행하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.In this case, in the step of generating the time interleaved signal, the interleaving is performed using a convolutional time interleaver, and the time interleaver groups are physical including incomplete FEC blocks. A layer pipe (Physical Layer Pipe; PLP) is included, and the preamble may signal start position information of a first complete FEC block in the physical layer pipe.

이 때, 상기 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.In this case, the interleaving uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, dummy values are applied after the actual data cells of the last enhanced PLP in the PLP group so that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells in the PLP group. of the last Enhanced PLP) can be inserted.

이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.In this case, dummy values may not be inserted into core layer data.

이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.In this case, dummy values may be inserted after completing the core layer BICM and the enhanced layer BICM and before combining the core layer signal and the enhanced layer signal.

이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.In this case, the dummy values may correspond to a preset scrambling sequence.

이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.

이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.In this case, dummy values may have the same power as the last enhanced PLP.

이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.

이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

이 때, 상기 인터리빙은 복수의 동작 모드들 중 하나를 이용하여 수행될 수 있다.In this case, the interleaving may be performed using one of a plurality of operation modes.

이 때, 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.In this case, the operating modes may include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed. there is.

이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, and For mode 3, the field indicating the start position of the first FEC block may not be included.

이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, the field indicating the start position of the first FEC block is either a first field used in the first mode or a second field used in the second mode, and the first field and the second field are lengths. may be different.

이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.In this case, the length of the second field may be longer than that of the first field.

이 때, 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length and modulation order of the LDPC codeword, and the length of the second field is determined based on the length and modulation order of the LDPC codeword as well as the depth of the convolutional time interleaver ) can be determined by further considering.

이 때, 제1 필드의 길이는 15비트이고, 상기 제2 비트의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.

이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.In this case, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal.

또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 방송 신호 프레임을 OFDM 전송한다(S220).In addition, in the method for transmitting/receiving broadcast signals according to an embodiment of the present invention, OFDM transmission of broadcast signal frames is performed (S220).

또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 전송된 신호를 OFDM 수신한다(S230).In addition, in the broadcast signal transmission/reception method according to an embodiment of the present invention, the transmitted signal is OFDM received (S230).

이 때, 단계(S230)는 동기(synchronization), 채널 추정(channel estimation) 및 등화(equalization) 과정 등을 수행할 수 있다.At this time, in step S230, synchronization, channel estimation, and equalization may be performed.

이 때, 단계(S230)는 부트스트랩을 복원하고, 복원된 부트스트랩에 포함된 신호를 이용하여 프리앰블을 복원하고, 프리앰블에 포함된 시그널링 정보를 이용하여 데이터 신호를 복원할 수 있다.At this time, in step S230, the bootstrap may be restored, the preamble may be restored using a signal included in the restored bootstrap, and a data signal may be restored using signaling information included in the preamble.

또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 수신된 신호에서 코어 레이어 데이터를 복원한다(S240).In addition, in the broadcast signal transmission/reception method according to an embodiment of the present invention, core layer data is restored from the received signal (S240).

또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 코어 레이어 신호 캔슬레이션을 통해 인핸스드 레이어 데이터를 복원한다(S250).In addition, in the broadcast signal transmission/reception method according to an embodiment of the present invention, enhanced layer data is restored through core layer signal cancellation (S250).

특히, 도 2에 도시된 단계(S240) 및 단계(S250)는 단계(S210)에 상응하는 디멀티플렉싱 동작에 해당하는 것일 수 있다.In particular, steps S240 and S250 shown in FIG. 2 may correspond to demultiplexing operations corresponding to step S210.

후술하겠지만, 도 2에 도시된 단계(S210)는 싱글 레이어의 경우 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함하는 것으로 볼 수 있다. 이 때, 단계(S210) 및 단계(S220)의 방송 신호 송신 방법은, 싱글 레이어의 경우 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 단계를 포함하는 것으로 볼 수 있다.As will be described later, step S210 shown in FIG. 2 includes generating a time interleaved signal by performing time interleaving on a BICM output signal in the case of a single layer; and generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes. In this case, the broadcast signal transmission method of steps S210 and S220 includes performing time interleaving on a BICM output signal in the case of a single layer to generate a time interleaved signal; generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes; and transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.

후술하겠지만, 도 2에 도시된 단계(S210)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 단계; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 단계; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함할 수 있다. 이 때, 상기 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다. 이 때, 단계(S210) 및 단계(S220)의 방송 신호 송신 방법은, 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 단계; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 단계; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 단계를 포함하는 것으로 볼 수 있다. 이 때, 상기 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.As will be described later, step S210 shown in FIG. 2 includes generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; performing power normalization to lower the power of the multiplexed signal to a power corresponding to the core layer signal; generating a time interleaved signal by performing time interleaving after the power normalization is performed; and generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes. In this case, the time interleaving uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values. At this time, the broadcast signal transmission method of steps S210 and S220 includes generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; performing power normalization to lower the power of the multiplexed signal to a power corresponding to the core layer signal; generating a time interleaved signal by performing time interleaving after the power normalization is performed; generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes; and transmitting the broadcast signal frame through an antenna using an OFDM communication scheme. In this case, the time interleaving uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

후술하겠지만, 도 2에 도시된 단계들(S240, S250)은 방송 신호 프레임에 상응하는 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함할 수 있다. 이 때, 본 발명의 일실시예에 따른 방송 신호 수신 방법은, 방송 신호 프레임에 상응하는 전송된 신호에 대한 동기, 채널추정 및 등화 중 어느 하나 이상을 수행하여 수신 신호를 생성하는 단계; 상기 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함하는 것으로 볼 수 있다.As will be described later, steps S240 and S250 shown in FIG. 2 include generating a time deinterleaving signal by applying time deinterleaving to a received signal corresponding to a broadcast signal frame; increasing the power of the received signal or the time deinterleaving signal by a power reduction by a power normalizer of a transmitter; restoring core layer data from the power-adjusted signal; extracting an enhanced layer signal by performing cancellation corresponding to the core layer data on the power-adjusted signal; increasing the power of the enhanced layer signal by a power reduction of an injection level controller of a transmitter; and restoring enhanced layer data using the power-adjusted enhanced layer signal. At this time, a broadcast signal reception method according to an embodiment of the present invention includes generating a received signal by performing at least one of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame; generating a time deinterleaving signal by applying time deinterleaving to the received signal; increasing the power of the received signal or the time deinterleaving signal by a power reduction by a power normalizer of a transmitter; restoring core layer data from the power-adjusted signal; extracting an enhanced layer signal by performing cancellation corresponding to the core layer data on the power-adjusted signal; increasing the power of the enhanced layer signal by a power reduction of an injection level controller of a transmitter; and restoring enhanced layer data using the power-adjusted enhanced layer signal.

이 때, 타임 디인터리빙은 타임 인터리빙 모드에 상응할 수 있다.In this case, time deinterleaving may correspond to a time interleaving mode.

이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리빙에 상응하는 타임 인터리빙 모드를 포함할 수 있다.In this case, the preamble may include a time interleaving mode corresponding to time interleaving for each of all physical layer pipes.

이 때, 타임 디인터리빙은 복수의 동작 모드들 중 하나로 상기 디인터리빙을 수행할 수 있다.In this case, time deinterleaving may be performed in one of a plurality of operation modes.

이 때, 타임 디인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함되어 있을 수 있다.In this case, time deinterleaving uses one of the time interleaver groups, and enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

도 3은 도 1에 도시된 방송 신호 프레임 생성 장치의 일 예를 나타낸 블록도이다.FIG. 3 is a block diagram illustrating an example of an apparatus for generating a broadcast signal frame shown in FIG. 1 .

도 3을 참조하면, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 장치는 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370)를 포함할 수 있다.Referring to FIG. 3, an apparatus for generating broadcast signal frames according to an embodiment of the present invention includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, a power A normalizer 345, a time interleaver 350, a signaling generator 360, and a frame builder 370 may be included.

일반적으로, BICM(Bit-Interleaved Coded Modulation) 장치는 오류정정 부호화기, 비트 인터리버 및 심볼 맵퍼로 구성되며, 도 3에 도시된 코어 레이어 BICM부(310) 및 인핸스드 레이어 BICM부(320)도 각각 오류정정 부호화기, 비트 인터리버 및 심볼 맵퍼를 포함할 수 있다. 특히, 도 3에 도시된 오류정정 부호화기(CORE LAYER FEC ENCODER, ENHANCED LAYER FEC ENCODER)는 각각 BCH 인코더 및 LDPC 인코더가 직렬로 결합된 것일 수 있다. 이 때, 오류정정 부호화기의 입력은 BCH 인코더로 입력되고, BCH 인코더의 출력은 LDPC 인코더로 입력되며, LDPC 인코더의 출력은 오류정정 부호화기의 출력이 될 수 있다.In general, a BICM (Bit-Interleaved Coded Modulation) device is composed of an error correction encoder, a bit interleaver, and a symbol mapper, and the core layer BICM unit 310 and the enhanced layer BICM unit 320 shown in FIG. 3 also have errors, respectively. It may include a correction coder, a bit interleaver and a symbol mapper. In particular, the error correction encoders (CORE LAYER FEC ENCODER and ENHANCED LAYER FEC ENCODER) shown in FIG. 3 may be serially coupled of a BCH encoder and an LDPC encoder, respectively. At this time, the input of the error correction encoder may be input to the BCH encoder, the output of the BCH encoder may be input to the LDPC encoder, and the output of the LDPC encoder may be the output of the error correction encoder.

도 3에 도시된 바와 같이, 코어 레이어 데이터(Core Layer data) 및 인핸스드 레이어 데이터(Enhanced Layer data)는 각각 서로 다른 BICM부를 통과한 후 결합기(340)를 통해 합쳐진다. 즉, 본 발명에서 레이어드 디비전 멀티플렉싱(Layered Division Multiplexing; LDM)이라 함은 다수 개의 계층을 파워 차이를 이용하여 하나로 결합하여 전송하는 것을 의미할 수 있다. As shown in FIG. 3 , core layer data and enhanced layer data are combined through a combiner 340 after passing through different BICM units. That is, in the present invention, Layered Division Multiplexing (LDM) may mean combining and transmitting multiple layers into one using a power difference.

즉, 코어 레이어 데이터는 코어 레이어 BICM부(310)를 통과하고, 인핸스드 레이어 데이터는 인핸스드 레이어 BICM부(320)를 통과한 후 인젝션 레벨 컨트롤러(330)를 거쳐서 결합기(340)에서 결합된다. 이 때, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)와는 상이한 BICM 인코딩을 수행할 수 있다. 즉, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)보다 높은 비트율에 상응하는 오류정정 부호화나 심볼 맵핑을 수행할 수 있다. 또한, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)보다 덜 강인한(less robust) 오류정정 부호화나 심볼 맵핑을 수행할 수 있다.That is, core layer data passes through the core layer BICM unit 310, and enhanced layer data passes through the enhanced layer BICM unit 320, passes through the injection level controller 330, and is combined in the combiner 340. At this time, the enhanced layer BICM unit 320 may perform BICM encoding different from that of the core layer BICM unit 310 . That is, the enhanced layer BICM unit 320 may perform error correction encoding or symbol mapping corresponding to a higher bit rate than the core layer BICM unit 310 . In addition, the enhanced layer BICM unit 320 may perform error correction encoding or symbol mapping that is less robust than the core layer BICM unit 310 .

예를 들어, 코어 레이어 오류정정 부호화기가 인핸스드 레이어 오류정정 부호화기보다 비트율이 낮을 수 있다. 이 때, 인핸스드 레이어 심볼 맵퍼는 코어 레이어 심볼 맵퍼보다 덜 강인(less robust)할 수 있다.For example, the core layer error correction coder may have a lower bit rate than the enhanced layer error correction coder. In this case, the enhanced layer symbol mapper may be less robust than the core layer symbol mapper.

결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하는 것으로 볼 수 있다. 이 때, 결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호를 서로 다른 파워 레벨로 결합할 수 있다. 실시예에 따라, 파워 레벨 조절은 인핸스드 레이어 신호가 아닌 코어 레이어 신호에 대하여 수행될 수도 있다. 이 때, 코어 레이어 신호에 대한 파워는 인핸스드 레이어 신호의 파워보다 커지도록 조절될 수 있다.The combiner 340 may be viewed as combining a core layer signal and an enhanced layer signal. In this case, the combiner 340 may combine the core layer signal and the enhanced layer signal at different power levels. Depending on embodiments, power level control may be performed on a core layer signal rather than an enhanced layer signal. In this case, the power of the core layer signal may be adjusted to be greater than the power of the enhanced layer signal.

코어 레이어 데이터는 강인한(robust) 수신을 위해 낮은 부호율(low code rate)의 FEC(Forward error correction) 코드를 사용하는 반면, 인핸스드 레이어 데이터는 높은 데이터 전송률을 위해 높은 부호율의 FEC 코드를 사용할 수 있다.Core layer data uses low code rate forward error correction (FEC) codes for robust reception, whereas enhanced layer data uses high code rate FEC codes for high data rates. can

즉, 코어 레이어 데이터는 인핸스드 레이어 데이터와 비교하여 동일한 수신환경에서 더 넓은 방송구역(coverage)을 가질 수 있다.That is, compared to enhanced layer data, core layer data may have a wider coverage in the same reception environment.

인핸스드 레이어 BICM부(320)를 통과한 인핸스드 레이어 데이터는 인젝션 레벨 컨트롤러(330)를 통해 그 게인(또는 파워)가 조절되어 결합기(340)에 의해 코어 레이어 데이터와 결합된다.The gain (or power) of the enhanced layer data passing through the enhanced layer BICM unit 320 is adjusted through the injection level controller 330 and combined with the core layer data by the combiner 340 .

즉, 인젝션 레벨 컨트롤러(330)는 인핸스드 레이어 신호의 파워를 줄여서 파워 리듀스드 인핸스드 레이어 신호를 생성한다. 이 때, 인젝션 레벨 컨트롤러(330)에서 조절되는 신호의 크기는 인젝션 레벨(injection level)에 따라 결정될 수 있다. 이 때, 신호 A에 신호 B를 삽입하는 경우의 인젝션 레벨은 하기 수학식 1과 같이 정의될 수 있다.That is, the injection level controller 330 generates a power reduced enhanced layer signal by reducing the power of the enhanced layer signal. At this time, the level of the signal controlled by the injection level controller 330 may be determined according to the injection level. At this time, the injection level when signal B is inserted into signal A may be defined as in Equation 1 below.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

예를 들어, 코어 레이어 신호에 인핸스드 레이어 신호를 삽입할 때 인젝션 레벨을 3dB라고 가정하면, 인핸스드 레이어 신호는 코어 레이어 신호의 절반에 해당하는 파워 크기를 가지는 것을 의미한다.For example, assuming that the injection level is 3 dB when inserting the enhanced layer signal into the core layer signal, the enhanced layer signal has a power corresponding to half that of the core layer signal.

이 때, 인젝션 레벨 컨트롤러(330)는 인핸스드 레이어 신호의 파워 레벨을 0dB에서 25.0dB까지 0.5dB 또는 1dB 간격으로 조절할 수 있다. In this case, the injection level controller 330 may adjust the power level of the enhanced layer signal from 0 dB to 25.0 dB at 0.5 dB or 1 dB intervals.

일반적으로, 코어 레이어에 할당되는 전송 파워가 인핸스드 레이어에 할당되는 전송 파워에 비해 크게 할당되며, 이를 통해 수신기에서 코어 레이어에 대한 우선적인 복호가 가능하다.In general, transmit power allocated to the core layer is allocated higher than transmit power allocated to the enhanced layer, and through this, a receiver can preferentially decode the core layer.

이 때, 결합기(340)는 코어 레이어 신호 및 파워 리듀스드 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 것으로 볼 수 있다.In this case, the combiner 340 may be regarded as generating a multiplexed signal by combining the core layer signal and the power reduced enhanced layer signal.

결합기(340)에 의해 결합된 신호는 코어 레이어 신호와 인핸스드 레이어 신호의 결합에 의하여 발생한 파워 상승만큼 파워를 낮추기 위해 파워 노멀라이저(345)로 제공되어 파워 조절이 수행된다. 즉, 파워 노멀라이저(345)는 결합기(340)에 의해 멀티플렉싱된 신호의 파워를, 코어 레이어 신호에 상응하는 파워 레벨로 낮춘다. 결합된 신호의 레벨이 한 레이어 신호의 레벨보다 높기 때문에 방송 신호 송/수신 시스템의 나머지 부분에서 진폭 클리핑(amplitude clipping) 등을 방지하기 위해서 파워 노멀라이저(345)의 파워 노멀라이징이 필요하다.The signal combined by the combiner 340 is provided to the power normalizer 345 to lower the power by the power increase caused by the combination of the core layer signal and the enhanced layer signal, and power control is performed. That is, the power normalizer 345 lowers the power of the signal multiplexed by the combiner 340 to a power level corresponding to the core layer signal. Since the level of the combined signal is higher than that of one layer signal, power normalization of the power normalizer 345 is required to prevent amplitude clipping in the rest of the broadcast signal transmission/reception system.

이 때, 파워 노멀라이저(345)는 하기 수학식 2의 노멀라이징 팩터(normalizing factor)를 결합된 신호의 크기에 곱하여 알맞은 신호의 크기로 조절할 수 있다. 하기 수학식 2를 계산하기 위한 인젝션 레벨 정보는 시그널링 플로우(signaling flow)를 통해 파워 노멀라이저(345)로 전달될 수 있다.At this time, the power normalizer 345 may multiply the magnitude of the combined signal by the normalizing factor of Equation 2 below to adjust the magnitude of the appropriate signal. Injection level information for calculating Equation 2 below may be delivered to the power normalizer 345 through a signaling flow.

[수학식 2][Equation 2]

Figure pat00002
Figure pat00002

인핸스드 레이어 신호 SE가 코어 레이어 신호 SC에 기설정된 인젝션 레벨에 의해 인젝션될 때 코어 레이어 신호 및 인핸스드 레이어 신호의 파워 레벨이 1로 노멀라이즈된다고 가정하면, 결합 신호는

Figure pat00003
와 같이 표현될 수 있다.Assuming that the power levels of the core layer signal and the enhanced layer signal are normalized to 1 when the enhanced layer signal S E is injected into the core layer signal S C by a predetermined injection level, the combined signal is
Figure pat00003
can be expressed as

이 때, α는 다양한 인젝션 레벨들에 상응하는 스케일링 팩터(scaling factor)를 나타낸다. 즉, 인젝션 레벨 컨트롤러(330)는 스케일링 팩터에 상응하는 것일 수 있다.At this time, α represents a scaling factor corresponding to various injection levels. That is, the injection level controller 330 may correspond to the scaling factor.

예를 들어, 인핸스드 레이어의 인젝션 레벨이 3dB이면, 결합된 신호는

Figure pat00004
와 같이 표현될 수 있다.For example, if the injection level of the enhanced layer is 3 dB, the combined signal is
Figure pat00004
can be expressed as

결합된(combined) 신호(멀티플렉싱된 신호)의 파워가 코어 레이어 신호와 비교하여 증가하였기 때문에, 파워 노멀라이저(345)는 이와 같은 파워 증가를 완화(mitigate)시켜야 한다.Since the power of the combined signal (multiplexed signal) is increased compared to the core layer signal, the power normalizer 345 must mitigate this power increase.

파워 노멀라이저(345)의 출력은

Figure pat00005
와 같이 표현될 수 있다.The output of the power normalizer 345 is
Figure pat00005
can be expressed as

이 때, β는 인핸스드 레이어의 다양한 인젝션 레벨에 따른 노멀라이징 팩터(normalizing factor)를 나타낸다.In this case, β represents a normalizing factor according to various injection levels of the enhanced layer.

인핸스드 레이어의 인젝션 레벨이 3dB인 경우, 코어 레이어 신호 대비 결합 신호의 파워 증가는 50%이다. 따라서, 파워 노멀라이저(345)의 출력은

Figure pat00006
와 같이 표현될 수 있다.When the injection level of the enhanced layer is 3dB, the power increase of the combined signal compared to the core layer signal is 50%. Thus, the output of power normalizer 345 is
Figure pat00006
can be expressed as

하기 표 1은 다양한 인젝션 레벨에 따른 스케일링 팩터 α와 노멀라이징 팩터 β를 나타낸다(CL: Core Layer, EL: Enhanced Layer). 인젝션 레벨과 스케일링 팩터 α및 노멀라이징 팩터 β와의 관계는 아래와 같이 정의될 수 있다.Table 1 below shows scaling factors α and normalizing factors β according to various injection levels (CL: Core Layer, EL: Enhanced Layer). The relationship between the injection level, the scaling factor α, and the normalization factor β can be defined as follows.

[수학식 3][Equation 3]

Figure pat00007
Figure pat00007

EL Injection level relative to CLEL Injection level relative to CL Scaling factor

Figure pat00008
Scaling factor
Figure pat00008
Normalizing factor
Figure pat00009
Normalizing factor
Figure pat00009
3.0 dB3.0 dB 0.70794580.7079458 0.81617360.8161736 3.5 dB3.5 dB 0.66834390.6683439 0.83140610.8314061 4.0 dB4.0 dB 0.63095730.6309573 0.84572620.8457262 4.5 dB4.5 dB 0.59566210.5956621 0.85913270.8591327 5.0 dB5.0 dB 0.56234130.5623413 0.87163460.8716346 5.5 dB5.5 dB 0.53088440.5308844 0.88324950.8832495 6.0 dB6.0 dB 0.50118720.5011872 0.89400220.8940022 6.5 dB6.5 dB 0.47315130.4731513 0.90392410.9039241 7.0 dB7.0 dB 0.44668360.4466836 0.91305120.9130512 7.5 dB7.5 dB 0.42169650.4216965 0.92142310.9214231 8.0 dB8.0 dB 0.39810720.3981072 0.92908190.9290819 8.5 dB8.5 dB 0.37583740.3758374 0.93607120.9360712 9.0 dB9.0 dB 0.35481340.3548134 0.94243530.9424353 9.5 dB9.5 dB 0.33496540.3349654 0.94821800.9482180 10.0 dB10.0 dB 0.31622780.3162278 0.95346260.9534626

실시예에 따라, 인젝션 레벨은 0dB에서 25dB까지의 값일 수 있다. 인젝션 레벨이 0dB인 경우, 코어 레이어 신호와 인핸스드 레이어 신호는 동일한 파워로 결합될 수 있다. 이 때, 스케일링 팩터는 1이고, 노멀라이징 팩터는 0.7071068일 수 있다.즉, 파워 노멀라이저(345)는 노멀라이징 팩터(normalizing factor)에 상응하고, 멀티플렉싱된 신호의 파워를 결합기(340)에 의하여 상승된 만큼 낮추는 것으로 볼 수 있다.이 때, 노멀라이징 팩터 및 스케일링 팩터는 각각 0보다 크고 1보다 작은 유리수일 수 있다.Depending on the embodiment, the injection level may be a value ranging from 0 dB to 25 dB. When the injection level is 0 dB, the core layer signal and the enhanced layer signal may be combined with the same power. In this case, the scaling factor may be 1 and the normalizing factor may be 0.7071068. That is, the power normalizer 345 corresponds to the normalizing factor, and the power of the multiplexed signal is increased by the combiner 340. In this case, the normalizing factor and the scaling factor may be rational numbers greater than 0 and less than 1, respectively.

이 때, 스케일링 팩터는 인젝션 레벨 컨트롤러(330)에 상응하는 파워 감소가 클수록 감소하고, 노멀라이징 팩터는 인젝션 레벨 컨트롤러(330)에 상응하는 파워 감소가 클수록 증가할 수 있다.In this case, the scaling factor may decrease as the power reduction corresponding to the injection level controller 330 increases, and the normalizing factor may increase as the power reduction corresponding to the injection level controller 330 increases.

파워 노멀라이징된 신호는 채널에서 발생하는 군집오류(burst error)를 분산시키기 위한 타임 인터리버(time interleaver)(350)를 통과한다.The power-normalized signal passes through a time interleaver 350 for distributing burst errors generated in the channel.

이 때, 타임 인터리버(350)는 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 인터리빙을 수행하는 것으로 볼 수 있다. 즉, 코어 레이어와 인핸스드 레이어가 타임 인터리버를 공유함으로써 불필요한 메모리 사용을 방지하고, 수신기에서의 레이턴시를 줄일 수 있다.In this case, the time interleaver 350 can be regarded as performing interleaving applied to both the core layer signal and the enhanced layer signal. That is, since the core layer and the enhanced layer share a time interleaver, unnecessary memory usage can be prevented and latency in the receiver can be reduced.

후술하겠지만, 인핸스드 레이어 신호는 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있고, 결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호보다 낮은 파워 레벨의 하나 이상의 확장 레이어(extension layer) 신호를 상기 코어 레이어 신호 및 인핸스드 레이어 신호와 함께 결합할 수 있다.As will be described later, the enhanced layer signal may correspond to enhanced layer data that is reconstructed based on cancellation corresponding to restoration of the core layer data corresponding to the core layer signal, and the combiner 340 may correspond to the core layer data. One or more extension layer signals having a power level lower than that of the signal and the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.

한편, 인젝션 레벨 정보를 포함하는 L1 시그널링 정보는 시그널링 전용의 BICM을 포함하는 시그널링 생성부(360)에서 부호화된다. 이 때, 시그널링 생성부(360)는 인젝션 레벨 컨트롤러(330)로부터 인젝션 레벨 정보(IL INFO)를 제공 받아서 L1 시그널링 신호를 생성할 수 있다. Meanwhile, the L1 signaling information including the injection level information is encoded in the signaling generator 360 including BICM dedicated to signaling. At this time, the signaling generating unit 360 may receive injection level information IL INFO from the injection level controller 330 and generate an L1 signaling signal.

L1 시그널링에서 L1은 ISO 7 레이어 모델의 최하위 레이어(lowest layer)인 레이어 1(Layer-1)을 나타낸다. 이 때, L1 시그널링은 프리앰블(preamble)에 포함될 수도 있다.In L1 signaling, L1 represents Layer-1, which is the lowest layer of the ISO 7 layer model. At this time, L1 signaling may be included in the preamble.

일반적으로, L1 시그널링은 OFDM 송신기의 주요 파라미터인 FFT 사이즈, 가드 인터벌 사이즈(guard interval size) 등과 BICM 주요 파라미터인 채널 코드 레이트(channel code rate), 모듈레이션 정보 등을 포함할 수 있다. 이러한 L1 시그널링 신호는 데이터 신호와 결합하여 방송 신호 프레임을 구성한다.In general, L1 signaling may include FFT size, guard interval size, etc., which are main parameters of an OFDM transmitter, and channel code rate, modulation information, etc., which are main BICM parameters. The L1 signaling signal is combined with the data signal to form a broadcast signal frame.

프레임 빌더(370)는 L1 시그널링 신호와 데이터 신호를 결합하여 방송 신호 프레임을 생성한다. 이 때, 프레임 빌더(370)는 타임 인터리빙된 신호를 이용하여 상기 코어 레이어 신호와 상기 인핸스드 레이어 신호에 공유되는 타임 인터리버 정보 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)의 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다. 이 때, 방송 신호 프레임은 부트스트랩을 더 포함할 수 있다.The frame builder 370 combines the L1 signaling signal and the data signal to generate a broadcast signal frame. At this time, the frame builder 370 uses the time-interleaved signal to signal time interleaver information shared by the core layer signal and the enhanced layer signal and size information of Physical Layer Pipes (PLPs). It is possible to generate a broadcast signal frame including a preamble for In this case, the broadcast signal frame may further include a bootstrap.

이 때, 프레임 빌더(370)는 타임 인터리버(350)에 상응하는 타임 인터리빙 모드를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 것으로 볼 수 있다.At this time, the frame builder 370 can be regarded as generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver 350.

이 때, 타임 인터리빙 모드는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있다.In this case, the time interleaving mode may be signaled for each of all physical layer pipes.

이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프들에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.In this case, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed to the one enhanced layer physical layer pipe.

이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.In this case, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.In this case, time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed may all be no time interleaving modes or all hybrid time interleaving modes.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are all hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode. can be used

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are no time interleaving modes, each of the core layer physical layer pipes is in each subframe. It may consist of an integer number of FEC blocks.

이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be created by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

싱글 레이어의 경우, 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340) 및 파워 노멀라이저(345)는 생략될 수 있다. 이 때, 타임 인터리버(350)는 코어 레이어 BICM부(310)의 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성할 수 있다. 또한, 프레임 빌더(370)는 타임 인터리버(350)에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다.In the case of a single layer, the enhanced layer BICM unit 320, injection level controller 330, combiner 340, and power normalizer 345 may be omitted. In this case, the time interleaver 350 may perform time interleaving on the BICM output signal of the core layer BICM unit 310 to generate a time interleaved signal. Also, the frame builder 370 may generate a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver 350 for each of all physical layer pipes.

이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.In this case, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.

이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, each of the core layer and physical layer pipes may use either a time interleaving mode of a no time interleaving mode or a hybrid time interleaving mode, and may not use a convolutional time interleaving mode.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, all of the core layer physical layer pipes use intra-subframe interleaving mode or all use inter-subframe interleaving mode. can

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, the core layer physical layer pipes may all have the same L1D_plp_HTI_inter_subframe value.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes and all of the core layer physical layer pipes use the inter-subframe interleaving mode, the core layer physical layer pipes have the same time interleaving mode. An interleaving unit (N IU ) may be used.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when at least one of the time interleaving modes corresponding to the core layer physical layer pipes is the no time interleaving mode, all core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are in the intra-subframe interleaving mode. can be used.

이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, in which all available data cells of the subframe are first filled with dummy modulation values, and then the real physical layer pipe data is overwritten. can be created

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 타임 인터리버(350)는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다. 즉, 코어 레이어의 피지컬 레이어 파이프들 사이의 경계들 중 하나가 타임 인터리버 그룹들 사이의 경계가 될 수 있다.In this case, the time interleaver 350 uses one of the time interleaver groups, and a boundary between the time interleaver groups includes physical layer pipes of a core layer corresponding to the core layer signal; It may be a boundary between PLPs). That is, one of the boundaries between physical layer pipes of the core layer may become a boundary between time interleaver groups.

이 때, 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.In this case, enhanced layer data corresponding to one of the time interleaver groups may include dummy values.

이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, dummy values are applied after the actual data cells of the last enhanced PLP in the PLP group so that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells in the PLP group. of the last Enhanced PLP) can be inserted.

이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.In this case, dummy values may not be inserted into core layer data.

이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.In this case, dummy values may be inserted after completing the core layer BICM and the enhanced layer BICM and before combining the core layer signal and the enhanced layer signal.

이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.In this case, the dummy values may correspond to a preset scrambling sequence.

이 때, 상기 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.

이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.In this case, dummy values may have the same power as the last enhanced PLP.

이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.

이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.In this case, time interleaver information may be signaled based on the core layer.

실시예에 따라 타임 인터리버 정보 중 일부는 코어 레이어를 기준으로 시그널링되고, 타임 인터리버 정보 중 다른 일부는 레이어와 무관하게 시그널링될 수 있다.According to embodiments, some of the time interleaver information may be signaled based on a core layer, and other parts of the time interleaver information may be signaled regardless of the layer.

즉, 타임 인터리버 정보는 코어 레이어에 상응하는 레이어 식별 정보에 기반하여 시그널링될 수 있다.That is, time interleaver information may be signaled based on layer identification information corresponding to the core layer.

이 때, 타임 인터리버(350)는 하이브리드 타임 인터리버(hybrid time interleaver)에 상응하는 것일 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.In this case, the time interleaver 350 may correspond to a hybrid time interleaver. In this case, the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.

이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, the preamble is information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups when the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer. can be signaled.

이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.In this case, the information for identifying a part of the FEC block includes start position information of the physical layer pipe of the core layer, start position information of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, and the enhancement It may include any one or more of FEC type information corresponding to the hard layer.

이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.In this case, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.

이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.In this case, the modulation information may be signaled only when the FEC type information satisfies a preset condition.

이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.In this case, the enhanced layer signal may correspond to enhanced layer data that is restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal.

이 때, 타임 인터리버(350)는 컨벌루셔널 타임 인터리버(convolutional time interleaver)에 상응하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.In this case, the time interleaver 350 corresponds to a convolutional time interleaver, and the time interleaver groups include physical layer pipes (PLPs) including incomplete FEC blocks. ), and the preamble may signal start position information of a first complete FEC block in the physical layer pipe.

이 때, 타임 인터리버(350)는 복수의 동작 모드들 중 하나로 상기 인터리빙을 수행할 수 있다.In this case, the time interleaver 350 may perform the interleaving in one of a plurality of operation modes.

이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드(L1D_plp_TI_mode=00), 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드(L1D_plp_TI_mode=01) 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드(L1D_plp_TI_mode=10)를 포함할 수 있다.At this time, the operation modes include a first mode (L1D_plp_TI_mode = 00) that omits time interleaving, a second mode (L1D_plp_TI_mode = 01) that performs convolutional time interleaving, and hybrid time interleaving (Hybrid time interleaving). ) may include a third mode (L1D_plp_TI_mode=10) for performing.

이 때, 상기 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, For the third mode, the field indicating the start position of the first FEC block may not be included.

이 때, 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드(L1D_plp_TI_mode=00)에서 사용되는 제1 필드(L1D_plp_fec_block_start) 및 상기 제2 모드(L1D_plp_TI_mode=01)에서 사용되는 제2 필드(L1D_plp_CTI_fec_block_start) 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다. 이 때, 제1 필드(L1D_plp_fec_block_start)는 현재 서브프레임 동안 현재 피지컬 레이어 파이프 내에서 시작되는 첫 번째 FEC 블록의 시작 위치를 나타내고, 제2 필드(L1D_plp_CTI_fec_block_start)는 현재 또는 후속하는(current or subsequent) 서브프레임들에서 컨벌루셔널 타임 인터리버를 떠나는 현재 피지컬 레이어 파이프의 첫 번째 온전한 FEC 블록의 시작 위치를 나타낼 수 있다. 이 때, 제1 필드(L1D_plp_fec_block_start) 및 제2 필드(L1D_plp_CTI_fec_block_start)는 모두 인터리빙 이후를 기준으로 시그널링될 수 있다. 특히, 제2 필드(L1D_plp_CTI_fec_block_start)의 경우 인터리빙 이후를 기준으로 시그널링하면 시그널링에 필요한 비트수가 증가할 수 있다.In this case, the field indicating the start position of the first FEC block is a first field (L1D_plp_fec_block_start) used in the first mode (L1D_plp_TI_mode = 00) and a second field (L1D_plp_TI_mode = 01) used in the second mode ( L1D_plp_CTI_fec_block_start), and the first field and the second field may have different lengths. At this time, the first field (L1D_plp_fec_block_start) indicates the start position of the first FEC block starting within the current physical layer pipe during the current subframe, and the second field (L1D_plp_CTI_fec_block_start) indicates the current or subsequent subframe. may indicate the start position of the first complete FEC block of the current physical layer pipe leaving the convolutional time interleaver in . In this case, both the first field (L1D_plp_fec_block_start) and the second field (L1D_plp_CTI_fec_block_start) may be signaled after interleaving. In particular, in the case of the second field (L1D_plp_CTI_fec_block_start), the number of bits required for signaling can be increased if signaling is performed based on the period after interleaving.

이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.In this case, the length of the second field may be longer than that of the first field.

이 때, 1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.At this time, the length of the first field is determined based on the length of the LDPC codeword and the modulation order, and the length of the second field is the depth of the convolutional time interleaver as well as the length and modulation order of the LDPC codeword It can be determined by further considering.

이 때, 제1 필드의 길이는 15비트이고, 제2 필드의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second field may be 22 bits.

이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.In this case, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal.

이 때, 프레임 빌더(370)는 상기 부트스트랩을 생성하는 부트스트랩 생성부; 상기 프리앰블을 생성하는 프리앰블 생성부; 및 상기 타임 인터리빙된 신호에 상응하는 수퍼 임포우즈드 페이로드를 생성하는 수퍼 임포우즈드 페이로드 생성부를 포함할 수 있다.At this time, the frame builder 370 includes a bootstrap generating unit generating the bootstrap; a preamble generating unit generating the preamble; and a super-imposed payload generating unit generating a super-imposed payload corresponding to the time-interleaved signal.

이 때, 부트스트랩은 상기 프리앰블보다 짧고, 고정된 길이를 가질 수 있다.In this case, the bootstrap may be shorter than the preamble and may have a fixed length.

이 때, 부트스트랩은 상기 프리앰블의 구조를 나타내는 심볼을 포함하고,At this time, the bootstrap includes a symbol representing the structure of the preamble,

상기 심볼은 상기 프리앰블의 변조방법/부호율, FFT 사이즈, 가드 인터벌 길이 및 파일럿 패턴의 조합을 나타내는 고정(fixed-length) 비트열(bit string)에 상응하는 것일 수 있다.The symbol may correspond to a fixed-length bit string representing a combination of a modulation method/code rate, an FFT size, a guard interval length, and a pilot pattern of the preamble.

이 때, 심볼은 상기 변조방법/부호율이 동일한 경우, 제1 FFT 사이즈에 상응하는 프리앰블 구조보다, 상기 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 우선적으로 할당되고, 상기 변조방법/부호율 및 상기 FFT 사이즈가 동일한 경우, 제1 가드 인터벌 길이에 상응하는 프리앰블 구조보다, 상기 제1 가드 인터벌 길이보다 큰 제2 가드 인터벌 길이에 상응하는 프리앰블 구조가 우선적으로 할당되는 룩업 테이블에 상응하는 것일 수 있다.At this time, when the modulation method/code rate is the same, the preamble structure corresponding to the second FFT size smaller than the first FFT size is preferentially allocated to the symbol over the preamble structure corresponding to the first FFT size, and the modulation When the method/code rate and the FFT size are the same, a preamble structure corresponding to a second guard interval length greater than the first guard interval length is preferentially assigned to a lookup table over a preamble structure corresponding to the first guard interval length may be commensurate.

방송 신호 프레임은 멀티패스(multi-path) 및 도플러(Doppler)에 강인한 OFDM 송신기를 거쳐서 전송된다. 이 때, OFDM 송신기는 차세대 방송시스템의 전송신호 생성을 담당하는 것으로 볼 수 있다.A broadcast signal frame is transmitted through an OFDM transmitter that is robust to multi-path and Doppler. At this time, the OFDM transmitter can be regarded as being in charge of generating a transmission signal for a next-generation broadcasting system.

이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); and layer identification information for identifying layers corresponding to the hierarchical division.

이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.In this case, PLP identification information and layer identification information may be included in the preamble as separate fields.

이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.In this case, time interleaver information may be included in the preamble based on the core layer.

이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.At this time, the preamble may selectively include injection level information corresponding to the injection level controller according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes (IF(j>0)). can

이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.In this case, the preamble may include type information, start position information, and size information of physical layer pipes.

이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.In this case, the type information may be for identifying one of a first type corresponding to a non-dispersed physical layer pipe and a second type corresponding to a dispersed physical layer pipe.

이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.In this case, non-distributed physical layer pipes are allocated for contiguous data cell indices, and the distributed physical layer pipes may include two or more subslices.

이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.In this case, type information may be selectively signaled according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.In this case, type information may be signaled only for the core layer.

이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.In this case, the start position information may be set equal to an index corresponding to the first data cell of the physical layer pipe.

이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.In this case, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.

이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, start position information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.In this case, size information may be set based on the number of data cells allocated to the physical layer pipe.

이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, size information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

도 4는 방송 신호 프레임 구조의 일 예를 나타낸 도면이다.4 is a diagram illustrating an example of a broadcast signal frame structure.

도 4를 참조하면, 방송 신호 프레임은 부트스트랩(410), 프리앰블(420) 및 수퍼-임포우스드 페이로드(super-imposed payload)(430)를 포함한다.Referring to FIG. 4 , a broadcast signal frame includes a bootstrap 410 , a preamble 420 and a super-imposed payload 430 .

도 4에 도시된 프레임은 수퍼프레임(super-frame)에 포함될 수 있다.The frame shown in FIG. 4 may be included in a super-frame.

이 때, 방송 신호 프레임은 하나 이상의 OFDM 심볼들로 구성될 수 있다. 방송 신호 프레임은 레퍼런스 심볼 또는 파일럿 심볼을 포함할 수도 있다.In this case, the broadcast signal frame may be composed of one or more OFDM symbols. A broadcast signal frame may include a reference symbol or a pilot symbol.

LDM(Layered Division Multiplexing)이 적용된 프레임 구조는 도 4에 도시된 바와 같이 부트스트랩(410) 및 프리앰블(420) 및 수퍼-임포우스드 페이로드(430)를 포함한다.A frame structure to which Layered Division Multiplexing (LDM) is applied includes a bootstrap 410, a preamble 420, and a super-imposed payload 430 as shown in FIG.

이 때, 부트스트랩(410) 및 프리앰블(420)은 두 개의 프리앰블들이 계층화된(hierarchical) 것으로 볼 수 있다.At this time, the bootstrap 410 and the preamble 420 can be regarded as two preambles hierarchical.

이 때, 부트스트랩(410)은 빠른(fast) 획득(acquisition) 및 검출(detection)을 위해 프리앰블(420)보다 짧은 길이를 가질 수 있다. 이 때, 부트스트랩(410)은 고정된 길이를 가질 수 있다. 이 때, 부트스트랩(410)은 고정된 길이의 심볼을 포함할 수 있다. 예를 들어, 부트스트랩(410)은 각각 0.5ms 길이의 OFDM 심볼들 4개로 구성되어 총 2ms의 고정된 시간길이를 가질 수 있다.In this case, the bootstrap 410 may have a shorter length than the preamble 420 for fast acquisition and detection. At this time, the bootstrap 410 may have a fixed length. At this time, the bootstrap 410 may include symbols of a fixed length. For example, the bootstrap 410 may consist of 4 OFDM symbols each 0.5 ms long and have a total fixed time length of 2 ms.

이 때, 부트스트랩(410)은 고정된 대역폭(bandwidth)을 가지고, 프리앰블(420) 및 수퍼-임포우스드 페이로드(430)는 부트스트랩(410)보다 넓고 가변적인 대역폭을 가질 수 있다.In this case, the bootstrap 410 has a fixed bandwidth, and the preamble 420 and the super-imposed payload 430 may have a wider and more variable bandwidth than the bootstrap 410 .

프리앰블(420)은 강인(robust)한 LDPC 코드를 사용하여 상세한 시그널링 정보를 전송할 수 있다. 이 때, 프리앰블(420)은 시그널링 정보에 따라 길이가 가변될 수 있다.The preamble 420 may transmit detailed signaling information using a robust LDPC code. In this case, the length of the preamble 420 may vary according to signaling information.

이 때, 부트스트랩(410) 및 페이로드(430)는 모두 여러 레이어들이 공유하는 공통 신호에 상응하는 것으로 볼 수 있다.At this time, both the bootstrap 410 and the payload 430 can be regarded as corresponding to common signals shared by several layers.

수퍼-임포우스드 페이로드(430)는 두 개 이상의 계층(layer) 신호들이 멀티플렉싱된 신호에 상응하는 것일 수 있다. 이 때, 수퍼-임포우스드 페이로드(430)는 코어 레이어 페이로드 및 인핸스드 레이어 페이로드가 서로 다른 파워 레벨로 결합된 것일 수 있다. 이 때, 코어 레이어 페이로드에는 인-밴드 시그널링부(in-band signaling section)가 포함될 수 있다. 이 때, 인-밴드 시그널링부는 인핸스드 레이어 서비스를 위한 시그널링 정보를 포함할 수 있다.The super-imposed payload 430 may correspond to a signal obtained by multiplexing two or more layer signals. In this case, the super-imposed payload 430 may be a combination of a core layer payload and an enhanced layer payload at different power levels. In this case, the core layer payload may include an in-band signaling section. In this case, the in-band signaling unit may include signaling information for enhanced layer service.

이 때, 부트스트랩(410)은 프리앰블의 구조(preamble structure)를 나타내는 심볼을 포함할 수 있다.At this time, the bootstrap 410 may include a symbol representing a preamble structure.

이 때, 프리앰블의 구조를 나타내기 위해 부트스트랩에 포함되는 심볼은 하기 표 2와 같이 설정될 수 있다.At this time, symbols included in the bootstrap to indicate the structure of the preamble may be set as shown in Table 2 below.

preamble_structurepreamble_structure L1-Basic ModeL1-Basic Mode FFT SizeFFT Size GI Length (samples)GI Length (samples) Pilot Pattern (DPilot Pattern (D XX )) 00 L1-Basic Mode 1L1-Basic Mode 1 81928192 20482048 33 1One L1-Basic Mode 1L1-Basic Mode 1 81928192 15361536 44 22 L1-Basic Mode 1L1-Basic Mode 1 81928192 10241024 33 33 L1-Basic Mode 1L1-Basic Mode 1 81928192 768768 44 44 L1-Basic Mode 1L1-Basic Mode 1 1638416384 40964096 33 55 L1-Basic Mode 1L1-Basic Mode 1 1638416384 36483648 44 66 L1-Basic Mode 1L1-Basic Mode 1 1638416384 24322432 33 77 L1-Basic Mode 1L1-Basic Mode 1 1638416384 15361536 44 88 L1-Basic Mode 1L1-Basic Mode 1 1638416384 10241024 66 99 L1-Basic Mode 1L1-Basic Mode 1 1638416384 768768 88 1010 L1-Basic Mode 1L1-Basic Mode 1 3276832768 48644864 33 1111 L1-Basic Mode 1L1-Basic Mode 1 3276832768 36483648 33 1212 L1-Basic Mode 1L1-Basic Mode 1 3276832768 36483648 88 1313 L1-Basic Mode 1L1-Basic Mode 1 3276832768 24322432 66 1414 L1-Basic Mode 1L1-Basic Mode 1 3276832768 15361536 88 1515 L1-Basic Mode 1L1-Basic Mode 1 3276832768 10241024 1212 1616 L1-Basic Mode 1L1-Basic Mode 1 3276832768 768768 1616 1717 L1-Basic Mode 2L1-Basic Mode 2 81928192 20482048 33 1818 L1-Basic Mode 2L1-Basic Mode 2 81928192 15361536 44 1919 L1-Basic Mode 2L1-Basic Mode 2 81928192 10241024 33 2020 L1-Basic Mode 2L1-Basic Mode 2 81928192 768768 44 2121 L1-Basic Mode 2L1-Basic Mode 2 1638416384 40964096 33 2222 L1-Basic Mode 2L1-Basic Mode 2 1638416384 36483648 44 2323 L1-Basic Mode 2L1-Basic Mode 2 1638416384 24322432 33 2424 L1-Basic Mode 2L1-Basic Mode 2 1638416384 15361536 44 2525 L1-Basic Mode 2L1-Basic Mode 2 1638416384 10241024 66 2626 L1-Basic Mode 2L1-Basic Mode 2 1638416384 768768 88 2727 L1-Basic Mode 2L1-Basic Mode 2 3276832768 48644864 33 2828 L1-Basic Mode 2L1-Basic Mode 2 3276832768 36483648 33 2929 L1-Basic Mode 2L1-Basic Mode 2 3276832768 36483648 88 3030 L1-Basic Mode 2L1-Basic Mode 2 3276832768 24322432 66 3131 L1-Basic Mode 2L1-Basic Mode 2 3276832768 15361536 88 3232 L1-Basic Mode 2L1-Basic Mode 2 3276832768 10241024 1212 3333 L1-Basic Mode 2L1-Basic Mode 2 3276832768 768768 1616 3434 L1-Basic Mode 3L1-Basic Mode 3 81928192 20482048 33 3535 L1-Basic Mode 3L1-Basic Mode 3 81928192 15361536 44 3636 L1-Basic Mode 3L1-Basic Mode 3 81928192 10241024 33 3737 L1-Basic Mode 3L1-Basic Mode 3 81928192 768768 44 3838 L1-Basic Mode 3L1-Basic Mode 3 1638416384 40964096 33 3939 L1-Basic Mode 3L1-Basic Mode 3 1638416384 36483648 44 4040 L1-Basic Mode 3L1-Basic Mode 3 1638416384 24322432 33 4141 L1-Basic Mode 3L1-Basic Mode 3 1638416384 15361536 44 4242 L1-Basic Mode 3L1-Basic Mode 3 1638416384 10241024 66 4343 L1-Basic Mode 3L1-Basic Mode 3 1638416384 768768 88 4444 L1-Basic Mode 3L1-Basic Mode 3 3276832768 48644864 33 4545 L1-Basic Mode 3L1-Basic Mode 3 3276832768 36483648 33 4646 L1-Basic Mode 3L1-Basic Mode 3 3276832768 36483648 88 4747 L1-Basic Mode 3L1-Basic Mode 3 3276832768 24322432 66 4848 L1-Basic Mode 3L1-Basic Mode 3 3276832768 15361536 88 4949 L1-Basic Mode 3L1-Basic Mode 3 3276832768 10241024 1212 5050 L1-Basic Mode 3L1-Basic Mode 3 3276832768 768768 1616 5151 L1-Basic Mode 4L1-Basic Mode 4 81928192 20482048 33 5252 L1-Basic Mode 4L1-Basic Mode 4 81928192 15361536 44 5353 L1-Basic Mode 4L1-Basic Mode 4 81928192 10241024 33 5454 L1-Basic Mode 4L1-Basic Mode 4 81928192 768768 44 5555 L1-Basic Mode 4L1-Basic Mode 4 1638416384 40964096 33 5656 L1-Basic Mode 4L1-Basic Mode 4 1638416384 36483648 44 5757 L1-Basic Mode 4L1-Basic Mode 4 1638416384 24322432 33 5858 L1-Basic Mode 4L1-Basic Mode 4 1638416384 15361536 44 5959 L1-Basic Mode 4L1-Basic Mode 4 1638416384 10241024 66 6060 L1-Basic Mode 4L1-Basic Mode 4 1638416384 768768 88 6161 L1-Basic Mode 4L1-Basic Mode 4 3276832768 48644864 33 6262 L1-Basic Mode 4L1-Basic Mode 4 3276832768 36483648 33 6363 L1-Basic Mode 4L1-Basic Mode 4 3276832768 36483648 88 6464 L1-Basic Mode 4L1-Basic Mode 4 3276832768 24322432 66 6565 L1-Basic Mode 4L1-Basic Mode 4 3276832768 15361536 88 6666 L1-Basic Mode 4L1-Basic Mode 4 3276832768 10241024 1212 6767 L1-Basic Mode 4L1-Basic Mode 4 3276832768 768768 1616 6868 L1-Basic Mode 5L1-Basic Mode 5 81928192 20482048 33 6969 L1-Basic Mode 5L1-Basic Mode 5 81928192 15361536 44 7070 L1-Basic Mode 5L1-Basic Mode 5 81928192 10241024 33 7171 L1-Basic Mode 5L1-Basic Mode 5 81928192 768768 44 7272 L1-Basic Mode 5L1-Basic Mode 5 1638416384 40964096 33 7373 L1-Basic Mode 5L1-Basic Mode 5 1638416384 36483648 44 7474 L1-Basic Mode 5L1-Basic Mode 5 1638416384 24322432 33 7575 L1-Basic Mode 5L1-Basic Mode 5 1638416384 15361536 44 7676 L1-Basic Mode 5L1-Basic Mode 5 1638416384 10241024 66 7777 L1-Basic Mode 5L1-Basic Mode 5 1638416384 768768 88 7878 L1-Basic Mode 5L1-Basic Mode 5 3276832768 48644864 33 7979 L1-Basic Mode 5L1-Basic Mode 5 3276832768 36483648 33 8080 L1-Basic Mode 5L1-Basic Mode 5 3276832768 36483648 88 8181 L1-Basic Mode 5L1-Basic Mode 5 3276832768 24322432 66 8282 L1-Basic Mode 5L1-Basic Mode 5 3276832768 15361536 88 8383 L1-Basic Mode 5L1-Basic Mode 5 3276832768 10241024 1212 8484 L1-Basic Mode 5L1-Basic Mode 5 3276832768 768768 1616 8585 L1-Basic Mode 6L1-Basic Mode 6 81928192 20482048 33 8686 L1-Basic Mode 6L1-Basic Mode 6 81928192 15361536 44 8787 L1-Basic Mode 6L1-Basic Mode 6 81928192 10241024 33 8888 L1-Basic Mode 6L1-Basic Mode 6 81928192 768768 44 8989 L1-Basic Mode 6L1-Basic Mode 6 1638416384 40964096 33 9090 L1-Basic Mode 6L1-Basic Mode 6 1638416384 36483648 44 9191 L1-Basic Mode 6L1-Basic Mode 6 1638416384 24322432 33 9292 L1-Basic Mode 6L1-Basic Mode 6 1638416384 15361536 44 9393 L1-Basic Mode 6L1-Basic Mode 6 1638416384 10241024 66 9494 L1-Basic Mode 6L1-Basic Mode 6 1638416384 768768 88 9595 L1-Basic Mode 6L1-Basic Mode 6 3276832768 48644864 33 9696 L1-Basic Mode 6L1-Basic Mode 6 3276832768 36483648 33 9797 L1-Basic Mode 6L1-Basic Mode 6 3276832768 36483648 88 9898 L1-Basic Mode 6L1-Basic Mode 6 3276832768 24322432 66 9999 L1-Basic Mode 6L1-Basic Mode 6 3276832768 15361536 88 100100 L1-Basic Mode 6L1-Basic Mode 6 3276832768 10241024 1212 101101 L1-Basic Mode 6L1-Basic Mode 6 3276832768 768768 1616 102102 L1-Basic Mode 7L1-Basic Mode 7 81928192 20482048 33 103103 L1-Basic Mode 7L1-Basic Mode 7 81928192 15361536 44 104104 L1-Basic Mode 7L1-Basic Mode 7 81928192 10241024 33 105105 L1-Basic Mode 7L1-Basic Mode 7 81928192 768768 44 106106 L1-Basic Mode 7L1-Basic Mode 7 1638416384 40964096 33 107107 L1-Basic Mode 7L1-Basic Mode 7 1638416384 36483648 44 108108 L1-Basic Mode 7L1-Basic Mode 7 1638416384 24322432 33 109109 L1-Basic Mode 7L1-Basic Mode 7 1638416384 15361536 44 110110 L1-Basic Mode 7L1-Basic Mode 7 1638416384 10241024 66 111111 L1-Basic Mode 7L1-Basic Mode 7 1638416384 768768 88 112112 L1-Basic Mode 7L1-Basic Mode 7 3276832768 48644864 33 113113 L1-Basic Mode 7L1-Basic Mode 7 3276832768 36483648 33 114114 L1-Basic Mode 7L1-Basic Mode 7 3276832768 36483648 88 115115 L1-Basic Mode 7L1-Basic Mode 7 3276832768 24322432 66 116116 L1-Basic Mode 7L1-Basic Mode 7 3276832768 15361536 88 117117 L1-Basic Mode 7L1-Basic Mode 7 3276832768 10241024 1212 118118 L1-Basic Mode 7L1-Basic Mode 7 3276832768 768768 1616 119119 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 120120 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 121121 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 122122 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 123123 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 124124 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 125125 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 126126 ReservedReserved ReservedReserved ReservedReserved ReservedReserved 127127 ReservedReserved ReservedReserved ReservedReserved ReservedReserved

예를 들어, 상기 표 2에 표시된 프리앰블 구조를 나타내기 위해, 7비트의 고정된 심볼이 할당될 수 있다.상기 표 2에 기재된 L1-Basic Mode 1, L1-Basic Mode 2 및 L1-Basic Mode 3은 QPSK 및 3/15 LDPC에 상응하는 것일 수 있다.상기 표 2에 기재된 L1-Basic Mode 4는 16-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다.For example, to represent the preamble structure shown in Table 2, a fixed symbol of 7 bits may be allocated. L1-Basic Mode 1, L1-Basic Mode 2 and L1-Basic Mode 3 described in Table 2 above may correspond to QPSK and 3/15 LDPC. The L1-Basic Mode 4 described in Table 2 may correspond to 16-NUC (Non Uniform Constellation) and 3/15 LDPC.

상기 표 2에 기재된 L1-Basic Mode 5는 64-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다.L1-Basic Mode 5 described in Table 2 may correspond to 64-NUC (Non Uniform Constellation) and 3/15 LDPC.

상기 표 2에 기재된 L1-Basic Mode 6 및 L1-Basic Mode 7은 256-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다. 이하에서 설명하는 변조방법/부호율은 QPSK 및 3/15 LDPC와 같이 변조방법과 부호율의 조합을 나타낸다.L1-Basic Mode 6 and L1-Basic Mode 7 described in Table 2 may correspond to 256-NUC (Non Uniform Constellation) and 3/15 LDPC. The modulation method/code rate described below represents a combination of modulation method and code rate, such as QPSK and 3/15 LDPC.

상기 표 2에 기재된 FFT size는 Fast Fourier Transform 크기를 나타내는 것일 수 있다.The FFT size described in Table 2 may indicate a Fast Fourier Transform size.

상기 표 2에 기재된 GI length는 가드 인터벌 길이(Guard Interval Length)를 나타내는 것으로, 시간 영역에서 데이터가 아닌 가드 인터벌의 길이를 나타내는 것일 수 있다. 이 때, 가드 인터벌 길이가 길수록 시스템은 강인(robust)해진다.The GI length described in Table 2 indicates a guard interval length, and may indicate the length of a guard interval rather than data in the time domain. At this time, the longer the guard interval length, the more robust the system.

상기 표 2에 기재된 Pilot Pattern은 파일럿 패턴의 Dx를 나타내는 것일 수 있다. 표 2에는 명시적으로 기재하지 않았으나 표 2에 기재된 예에서 Dy는 모두 1일 수 있다. 예를 들어, Dx = 3은 채널 추정을 위한 파일럿이 x축 방향으로 3개 중 하나 포함됨을 의미할 수 있다. 예를 들어, Dy = 1은 y축 방향으로 매 번 파일럿이 포함됨을 의미할 수 있다.The Pilot Pattern described in Table 2 above may indicate Dx of the pilot pattern. Although not explicitly described in Table 2, Dy may all be 1 in the examples described in Table 2. For example, Dx = 3 may mean that one of three pilots for channel estimation is included in the x-axis direction. For example, Dy = 1 may mean that a pilot is included every time in the y-axis direction.

표 2의 예에서 알 수 있는 바와 같이, 제1 변조방법/부호율보다 강인한 제2 변조방법/부호율에 상응하는 프리앰블 구조가 상기 제1 변조방법/부호율에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.As can be seen from the example of Table 2, the preamble structure corresponding to the second modulation method / code rate, which is more robust than the first modulation method / code rate, is looked up with priority over the preamble structure corresponding to the first modulation method / code rate can be assigned to a table.

이 때, 우선적으로 할당된다 함은 룩업테이블에 보다 작은 수의 인덱스에 상응하여 저장되는 것일 수 있다.In this case, being preferentially assigned may mean being stored corresponding to a smaller number of indexes in the lookup table.

또한, 같은 변조방법/부호율의 경우 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 상기 제1 FFT 사이즈에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.Also, in the case of the same modulation method/code rate, a preamble structure corresponding to a second FFT size smaller than the first FFT size may be preferentially allocated to the lookup table than a preamble structure corresponding to the first FFT size.

또한, 같은 변조방법/부호율 및 FFT 사이즈의 경우 제1 가드 인터벌보다 큰 제2 가드 인터벌에 상응하는 프리앰블 구조가 상기 제1 가드 인터벌에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.Also, in the case of the same modulation method/code rate and FFT size, a preamble structure corresponding to a second guard interval larger than the first guard interval may be assigned to the lookup table with priority over a preamble structure corresponding to the first guard interval.

표 2에 기재된 바와 같이 룩업테이블에 프리앰블 구조가 할당되는 순서를 설정함으로써 부트스트랩을 이용한 프리앰블 구조 식별이 보다 효율적으로 수행될 수 있다.As described in Table 2, by setting the order in which the preamble structures are allocated in the lookup table, identification of the preamble structure using bootstrap can be performed more efficiently.

도 5는 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 일 예를 나타낸 도면이다.FIG. 5 is a diagram illustrating an example of a process in which the broadcast signal frame shown in FIG. 4 is received.

도 5를 참조하면, 부트스트랩(510)이 검출되어 복조되고, 복조된 정보를 이용하여 프리앰블(520)이 복조되어 시그널링 정보가 복원된다.Referring to FIG. 5, a bootstrap 510 is detected and demodulated, and a preamble 520 is demodulated using the demodulated information to restore signaling information.

시그널링 정보를 이용하여 코어 레이어 데이터(530)가 복조되고, 코어 레이어 데이터에 상응하는 캔슬레이션 과정을 거쳐서 인핸스드 레이어 신호가 복조된다. 이 때, 코어 레이어 데이터에 상응하는 캔슬레이션에 대해서는 이후 보다 상세히 설명한다.The core layer data 530 is demodulated using the signaling information, and the enhanced layer signal is demodulated through a cancellation process corresponding to the core layer data. In this case, cancellation corresponding to the core layer data will be described in more detail later.

도 6은 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 다른 예를 나타낸 도면이다.FIG. 6 is a diagram illustrating another example of a process in which the broadcast signal frame shown in FIG. 4 is received.

도 6을 참조하면, 부트스트랩(610)이 검출되어 복조되고, 복조된 정보를 이용하여 프리앰블(620)이 복조되어 시그널링 정보가 복원된다.Referring to FIG. 6, a bootstrap 610 is detected and demodulated, and a preamble 620 is demodulated using the demodulated information to restore signaling information.

시그널링 정보를 이용하여 코어 레이어 데이터(630)가 복조된다. 이 때, 코어 레이어 데이터(630)에는 인-밴드 시그널링부(650)가 포함된다. 인-밴드 시그널링부(650)는 인핸스드 레이어 서비스를 위한 시그널링 정보를 포함한다. 인-밴드 시그널링부(650)를 통해, 보다 효율적인 대역폭(bandwidth) 활용이 가능하다. 이 때, 인-밴드 시그널링부(650)는 인핸스드 레이어보다 강인한 코어 레이어에 포함되는 것이 바람직하다.Core layer data 630 is demodulated using signaling information. In this case, the in-band signaling unit 650 is included in the core layer data 630. The in-band signaling unit 650 includes signaling information for enhanced layer service. Through the in-band signaling unit 650, more efficient bandwidth utilization is possible. In this case, the in-band signaling unit 650 is preferably included in a core layer that is stronger than the enhanced layer.

도 6에 도시된 예에서, 프리앰블(620)을 통해 기본적인 시그널링 정보 및 코어 레이어 서비스를 위한 정보가 전달되고, 인-밴드 시그널링부(650)를 통해 인핸스드 레이어 서비스를 위한 시그널링 정보가 전달될 수 있다.In the example shown in FIG. 6, basic signaling information and information for a core layer service may be delivered through the preamble 620, and signaling information for an enhanced layer service may be delivered through the in-band signaling unit 650. there is.

코어 레이어 데이터에 상응하는 캔슬레이션 과정을 거쳐서 인핸스드 레이어 신호가 복조된다.The enhanced layer signal is demodulated through a cancellation process corresponding to core layer data.

이 때, 시그널링 정보는 L1(Layer-1) 시그널링 정보일 수 있다. L1 시그널링 정보는 물리 계층 파라미터들을 구성하기 위해 필요한 정보를 포함할 수 있다.In this case, the signaling information may be L1 (Layer-1) signaling information. The L1 signaling information may include information necessary for configuring physical layer parameters.

도 4를 참조하면, 방송 신호 프레임은 L1 시그널링 신호 및 데이터 신호를 포함한다. 예를 들어, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.Referring to FIG. 4, a broadcast signal frame includes an L1 signaling signal and a data signal. For example, the broadcast signal frame may be an ATSC 3.0 frame.

도 7는 도 1에 도시된 방송 신호 프레임 생성 장치의 다른 예를 나타낸 블록도이다.FIG. 7 is a block diagram illustrating another example of the apparatus for generating a broadcast signal frame shown in FIG. 1 .

도 7를 참조하면, 방송 신호 프레임 생성 장치가 코어 레이어 데이터 및 인핸스드 레이어 데이터 이외에도 N개(N은 1이상의 자연수)의 확장 레이어들(Extension Layers)에 상응하는 데이터를 함께 멀티플렉싱하는 것을 알 수 있다.Referring to FIG. 7, it can be seen that the apparatus for generating broadcast signal frames multiplexes data corresponding to N (N is a natural number of 1 or more) extension layers in addition to core layer data and enhanced layer data together. .

즉, 도 7에 도시된 방송 신호 프레임 생성 장치는 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370) 이외에도 N개의 확장 레이어 BICM부들(410, ..., 430) 및 인젝션 레벨 컨트롤러들(440, ..., 460)을 포함한다.That is, the apparatus for generating broadcast signal frames shown in FIG. 7 includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, a power normalizer 345, a time In addition to the interleaver 350, the signaling generator 360, and the frame builder 370, N enhancement layer BICM units 410, ..., 430 and injection level controllers 440, ..., 460 are included. .

도 7에 도시된 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370)에 대해서는 도 3을 통하여 이미 상세히 설명한 바 있다.The core layer BICM unit 310, the enhanced layer BICM unit 320, the injection level controller 330, the combiner 340, the power normalizer 345, the time interleaver 350, and the signaling generator shown in FIG. 7 360 and the frame builder 370 have already been described in detail with reference to FIG. 3 .

N개의 확장 레이어 BICM부들(410, ..., 430)은 각각 독립적으로 BICM 인코딩을 수행하고, 인젝션 레벨 컨트롤러들(440, ..., 460)은 각각의 확장 레이어에 상응하는 파워 리듀싱을 수행하여 파워 리듀싱된 확장 레이어 신호가 결합기(340)를 통해 다른 레이어 신호들과 결합되도록 한다.The N enhancement layer BICM units 410, ..., 430 independently perform BICM encoding, and the injection level controllers 440, ..., 460 perform power reduction corresponding to each enhancement layer. The power-reduced enhancement layer signal is combined with other layer signals through the combiner 340.

이 때, 확장 레이어 BICM부들(410, ..., 430) 각각의 오류정정 부호화기는 BCH 인코더와 LDPC 인코더가 직렬연결된 것일 수 있다.At this time, the error correction encoder of each of the enhancement layer BICM units 410, ..., 430 may be a serial connection of a BCH encoder and an LDPC encoder.

특히, 인젝션 레벨 컨트롤러들(440, ..., 460) 각각에 상응하는 파워 감소는 인젝션 레벨 컨트롤러(330)의 파워 감소보다 큰 것이 바람직하다. 즉, 도 7에 도시된 인젝션 레벨 컨트롤러들(330, 440, ..., 460)은 아래로 내려올수록 큰 파워 감소에 상응할 수 있다.In particular, the power reduction corresponding to each of the injection level controllers 440, ..., 460 is preferably greater than the power reduction of the injection level controller 330. That is, the injection level controllers 330, 440, ..., 460 shown in FIG. 7 may correspond to a large power reduction as they go down.

도 7에 도시된 인젝션 레벨 컨트롤러들(330, 440, 460)로부터 제공된 인젝션 레벨 정보는 시그널링 생성부(360)를 거쳐서 프레임 빌더(370)의 방송 신호 프레임에 포함되어 수신기로 전송된다. 즉, 각 계층의 인젝션 레벨은 L1 시그널링 정보에 담겨, 수신기로 전달된다.The injection level information provided from the injection level controllers 330, 440, and 460 shown in FIG. 7 is included in a broadcast signal frame of the frame builder 370 via the signaling generator 360 and transmitted to the receiver. That is, the injection level of each layer is contained in L1 signaling information and delivered to the receiver.

본 발명에서 파워 조절은 입력 신호의 파워를 증가 또는 감소시키는 것일 수도 있고, 입력 신호의 게인을 증가 또는 감소시키는 것일 수도 있다.In the present invention, power control may increase or decrease the power of an input signal or increase or decrease the gain of an input signal.

파워 노멀라이저(345)는 결합기(340)에 의하여 복수의 레이어 신호들이 결합됨으로써 야기되는 파워 증가를 완화(mitigate)시킨다.The power normalizer 345 mitigates a power increase caused by combining the plurality of layer signals by the combiner 340 .

도 7에 도시된 예에서, 파워 노멀라이저(345)는 하기 수학식 4를 이용하여 노멀라이징 팩터를 각 계층(layer)들의 신호가 결합된 신호의 크기에 곱하여 알맞은 신호 크기로 신호 파워를 조절할 수 있다.In the example shown in FIG. 7 , the power normalizer 345 multiplies the normalizing factor by the magnitude of the signal combined with the signals of each layer using Equation 4 below to adjust the signal power to an appropriate signal magnitude. .

[수학식 4][Equation 4]

Normalizing Factor =Normalizing Factor =

Figure pat00010
Figure pat00010

타임 인터리버(350)는 결합기(340)에 의하여 결합된 신호에 대한 인터리빙을 수행함으로써, 레이어들의 신호들에 함께 적용되는 인터리빙을 수행한다.The time interleaver 350 interleaves the signals combined by the combiner 340, thereby interleaving the signals of the layers.

도 8은 도 1에 도시된 신호 디멀티플렉싱 장치의 일 예를 나타낸 블록도이다.FIG. 8 is a block diagram illustrating an example of the signal demultiplexing device shown in FIG. 1 .

도 8를 참조하면, 본 발명의 일실시예에 따른 신호 디멀티플렉싱 장치는 타임 디인터리버(510), 디-노멀라이저(1010), 코어 레이어 BICM 디코더(520), 인핸스드 레이어 심볼 추출기(530), 디-인젝션 레벨 컨트롤러(1020) 및 인핸스드 레이어 BICM 디코더(540)를 포함한다.Referring to FIG. 8, a signal demultiplexing apparatus according to an embodiment of the present invention includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, and an enhanced layer symbol extractor 530. , a de-injection level controller 1020 and an enhanced layer BICM decoder 540.

이 때, 도 8에 도시된 신호 디멀티플렉싱 장치는 도 3에 도시된 방송 신호 프레임 생성 장치에 상응하는 것일 수 있다.In this case, the signal demultiplexing device shown in FIG. 8 may correspond to the broadcasting signal frame generating device shown in FIG. 3 .

타임 디인터리버(510)는 시간/주파수 동기(synchronization), 채널추정(channel estimation) 및 등화(equalization) 등의 동작을 수행하는 OFDM 수신기로부터 수신 신호를 제공 받고, 채널에서 발생한 군집오류(burst error) 분산에 관한 동작을 수행한다. 이 때, L1 시그널링 정보는 OFDM 수신기에서 우선적으로 복호되어, 데이터 복호에 활용될 수 있다. 특히, L1 시그널링 정보 중 인젝션 레벨 정보는 디-노멀라이저(1010)와 디-인젝션 레벨 컨트롤러(1020)에 전달될 수 있다. 이 때, OFDM 수신기는 수신 신호를 방송 신호 프레임(예를 들어, ATSC 3.0 프레임)의 형태로 복호화한 후, 프레임의 데이터 심볼 부분을 추출하여 타임 디인터리버(510)로 제공할 수 있다. 즉, 타임 디인터리버(510)는 데이터 심볼을 통과시키면서 역인터리빙 과정을 수행하여 채널에서 발생한 군집오류를 분산시킨다.The time deinterleaver 510 receives a received signal from an OFDM receiver that performs operations such as time/frequency synchronization, channel estimation, and equalization, and detects burst errors generated in the channel. Perform operations related to dispersion. At this time, the L1 signaling information may be decoded first in the OFDM receiver and used for data decoding. In particular, among the L1 signaling information, injection level information may be delivered to the de-normalizer 1010 and the de-injection level controller 1020. At this time, the OFDM receiver may decode the received signal in the form of a broadcast signal frame (eg, ATSC 3.0 frame), extract a data symbol portion of the frame, and provide the extracted data symbol portion to the time deinterleaver 510. That is, the time deinterleaver 510 disperses clustering errors generated in the channel by performing an inverse interleaving process while passing data symbols.

이 때, 타임 디인터리버(510)는 타임 인터리버에 대응되는 동작을 수행할 수 있다. 이 때, 타임 디인터리버(510)는 복수의 동작 모드들 중 하나로 디인터리빙을 수행할 수 있고, 타임 인터리버의 동작과 관련하여 시그널링되는 타임 인터리버 정보를 이용하여 디인터리빙을 수행할 수 있다.At this time, the time deinterleaver 510 may perform an operation corresponding to the time interleaver. In this case, the time deinterleaver 510 may perform deinterleaving in one of a plurality of operation modes, and may perform deinterleaving using time interleaver information signaled in relation to the operation of the time interleaver.

디-노멀라이저(1010)는 송신기의 파워 노멀라이저에 상응하는 것으로, 파워 노멀라이저에서 감소시킨 만큼 파워를 높인다. 즉, 디-노멀라이저(1010)는 수신 신호를 상기 수학식 2의 노멀라이징 팩터로 나눈다.The de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power by the amount reduced by the power normalizer. That is, the de-normalizer 1010 divides the received signal by the normalizing factor of Equation 2 above.

도 8에 도시된 예에서, 디-노멀라이저(1010)는 타임 인터리버(510)의 출력 신호의 파워를 조절하는 것으로 도시되었으나, 실시예에 따라 디-노멀라이저(1010)는 타임 인터리버(510)의 앞에 위치하여 인터리빙 되기 전에 파워 조절이 수행되도록 할 수도 있다.In the example shown in FIG. 8 , the de-normalizer 1010 is shown as adjusting the power of the output signal of the time interleaver 510, but according to the embodiment, the de-normalizer 1010 is the time interleaver 510 It may be located in front of , so that power control is performed before interleaving.

즉, 디-노멀라이저(1010)는 타임 인터리버(510)의 앞 또는 뒤에 위치하여 코어 레이어 심볼 디맵퍼의 LLR 계산 등을 위해 신호의 크기를 증폭하는 것으로 볼 수 있다.That is, the de-normalizer 1010 may be positioned before or after the time interleaver 510 to amplify the signal amplitude for LLR calculation of the core layer symbol demapper.

타임 디인터리버(510)의 출력(또는 디-노멀라이저(1010)의 출력)은 코어 레이어 BICM 디코더(520)로 제공되고, 코어 레이어 BICM 디코더(520)는 코어 레이어 데이터를 복원한다.An output of the time deinterleaver 510 (or an output of the denormalizer 1010) is provided to the core layer BICM decoder 520, and the core layer BICM decoder 520 restores core layer data.

이 때, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버 및 코어 레이어 오류정정 복호화기를 포함한다. 코어 레이어 심볼 디맵퍼는 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 코어 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 코어 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다. In this case, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder. The core layer symbol demapper calculates LLR (Log-Likelihood Ratio) values related to symbols, the core layer bit deinterleaver strongly mixes the calculated LLR values with clustering errors, and the core layer error correction decoder calculates errors generated in the channel. Correct.

이 때, 코어 레이어 심볼 디맵퍼는 미리 결정된 성상도를 이용하여 비트별로 LLR 값을 계산할 수 있다. 이 때 코어 레이어 심볼 맵퍼에서 이용하는 성상도는 송신기에서 사용되는 코드 레이트와 모듈레이션 차수(modulation order)의 조합에 따라 상이할 수 있다.In this case, the core layer symbol demapper may calculate an LLR value for each bit using a predetermined constellation. In this case, constellations used in the core layer symbol mapper may be different according to a combination of a code rate and a modulation order used in the transmitter.

이 때, 코어 레이어 비트 디인터리버는 계산된 LLR 값들에 대하여 LDPC 코드워드 단위로 역인터리빙을 수행할 수 있다.In this case, the core layer bit deinterleaver may perform inverse interleaving on the calculated LLR values in units of LDPC codewords.

특히, 코어 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 코어 레이어 오류정정 복호화기는 정보 비트들만을 코어 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 인핸스드 레이어 심볼 추출기(530)로 출력할 수 있다.In particular, the core layer error correction decoder may output only information bits or may output all bits in which information bits and parity bits are combined. In this case, the core layer error correction decoder may output only information bits as core layer data, and output all bits obtained by combining the information bits with parity bits to the enhanced layer symbol extractor 530.

코어 레이어 오류 정정 복호화기는 코어 레이어 LDPC 복호화기와 코어 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 코어 레이어 오류 정정 복호화기의 입력이 코어 레이어 LDPC 복호화기로 입력되고, 코어 레이어 LDPC 복호화기의 출력이 코어 레이어 BCH 복호화기로 입력되고, 코어 레이어 BCH 복호화기의 출력이 코어 레이어 오류 정정 복호화기의 출력이 될 수 있다. 이 때, LDPC 복호화기는 LDPC 복호룰 수행하고, BCH 복호화기는 BCH 복호를 수행한다.The core layer error correction decoder may have a form in which a core layer LDPC decoder and a core layer BCH decoder are serially connected. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, and the output of the core layer BCH decoder is input to the core layer error correction decoder. output can be At this time, the LDPC decoder performs LDPC decoding, and the BCH decoder performs BCH decoding.

나아가, 인핸스드 레이어 오류 정정 복호화기도 인핸스드 레이어 LDPC 복호화기와 인핸스드 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 인핸스드 레이어 오류 정정 복호화기의 입력이 인핸스드 레이어 LDPC 복호화기로 입력되고, 인핸스드 레이어 LDPC 복호화기의 출력이 인핸스드 레이어 BCH 복호화기로 입력되고, 인핸스드 레이어 BCH 복호화기의 출력이 인핸스드 레이어 오류정정 복호화기의 출력이 될 수 있다.Furthermore, the enhanced layer error correction decoder may also have an enhanced layer LDPC decoder and an enhanced layer BCH decoder connected in series. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is input to the enhanced layer BCH decoder. It can be the output of the layer error correction decoder.

인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 코어 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호로부터 인핸스드 레이어 심볼들을 추출할 수 있다. 실시예에 따라 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 오류정정 복호화기로부터 전체 비트들을 제공 받지 않고, LDPC의 정보비트들(information bits)을 제공 받거나, BCH 정보 비트들을 제공 받을 수 있다. The enhanced layer symbol extractor 530 receives all bits from the core layer error correction decoder of the core layer BICM decoder 520 and uses the output signal of the time deinterleaver 510 or the de-normalizer 1010 to enhance the layer. symbols can be extracted. According to an embodiment, the enhanced layer symbol extractor 530 does not receive all bits from the error correction decoder of the core layer BICM decoder 520, but receives information bits of LDPC or BCH information bits. can be provided.

이 때, 인핸스드 레이어 심볼 추출기(530)는 버퍼, 감산기(subtracter), 코어 레이어 심볼 맵퍼 및 코어 레이어 비트 인터리버를 포함한다. 버퍼는 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호를 저장한다. 코어 레이어 비트 인터리버는 코어 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 코어 레이어 비트 인터리빙을 수행한다. 코어 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 코어 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 코어 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 인핸스드 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1020)에 전달한다. 특히, LDPC 정보비트들을 제공 받는 경우 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더를 더 포함할 수 있다. 또한, BCH 정보 비트들을 제공 받는 경우 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더뿐만 아니라 코어 레이어 BCH 인코더를 더 포함할 수 있다.In this case, the enhanced layer symbol extractor 530 includes a buffer, a subtracter, a core layer symbol mapper, and a core layer bit interleaver. The buffer stores an output signal of the time deinterleaver 510 or the de-normalizer 1010. The core layer bit interleaver receives all bits (information bits + parity bits) of the core layer BICM decoder and performs the same core layer bit interleaving as the transmitter. The core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal. The subtractor obtains an enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and transfers it to the de-injection level controller 1020 . In particular, when receiving LDPC information bits, the enhanced layer symbol extractor 530 may further include a core layer LDPC encoder. In addition, when receiving BCH information bits, the enhanced layer symbol extractor 530 may further include a core layer BCH encoder as well as a core layer LDPC encoder.

이 때, 인핸스드 레이어 심볼 추출기(530)에 포함되는 코어 레이어 LDPC 인코더, 코어 레이어 BCH 인코더, 코어 레이어 비트 인터리버 및 코어 레이어 심볼 맵퍼는 도 3을 통하여 설명한 코어 레이어의 LDPC 인코더, BCH 인코더, 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.At this time, the core layer LDPC encoder, core layer BCH encoder, core layer bit interleaver, and core layer symbol mapper included in the enhanced layer symbol extractor 530 are the LDPC encoder, BCH encoder, and bit interleaver of the core layer described with reference to FIG. 3 and symbol mapper.

디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼을 입력 받아서 송신기의 인젝션 레벨 컨트롤러에 의하여 떨어진 파워만큼 파워를 증가시킨다. 즉, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호를 증폭하여 인핸스드 레이어 BICM 디코더(540)로 제공한다. 예를 들어, 송신기에서 인핸스드 레이어 신호의 파워를 코어 레이어 신호의 파워보다 3dB 작게 결합하였다면, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호의 파워를 3dB 증가시키는 역할을 한다.The de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the amount of power dropped by the injection level controller of the transmitter. That is, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540 . For example, if the transmitter combines the power of the enhanced layer signal to be 3 dB smaller than the power of the core layer signal, the de-injection level controller 1020 serves to increase the power of the input signal by 3 dB.

이 때, 디-인젝션 레벨 컨트롤러(1020)는 OFDM 수신기로부터 인젝션 레벨 정보를 받아서 추출된 인핸스드 레이어 신호에 하기 수학식 5의 인핸스드 레이어 게인을 곱하는 것으로 볼 수 있다.In this case, the de-injection level controller 1020 may receive the injection level information from the OFDM receiver and multiply the extracted enhanced layer signal by the enhanced layer gain of Equation 5 below.

[수학식 5][Equation 5]

Enhanced Layer Gain =

Figure pat00011
Enhanced Layer Gain =
Figure pat00011

인핸스드 레이어 BICM 디코더(540)는 디-인젝션 레벨 컨트롤러(1020)에 의하여 파워가 상승된 인핸스드 레이어 심볼을 입력 받아서 인핸스드 레이어 데이터를 복원한다.The enhanced layer BICM decoder 540 receives the enhanced layer symbol whose power is increased by the de-injection level controller 1020 and restores enhanced layer data.

이 때, 인핸스드 레이어 BICM 디코더(540)는 인핸스드 레이어 심볼 디맵퍼, 인핸스드 레이어 비트 디인터리버 및 인핸스드 레이어 오류정정 복호화기를 포함할 수 있다. 인핸스드 레이어 심볼 디맵퍼는 인핸스드 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 인핸스드 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 인핸스드 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder. The enhanced layer symbol demapper calculates LLR (Log-Likelihood Ratio) values related to the enhanced layer symbol, and the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with clustering errors and performs enhanced layer error correction decoding. The machine corrects errors that have occurred in the channel.

인핸스드 레이어 BICM 디코더(540)는 코어 레이어 BICM 디코더(520)와 유사한 작업을 수행하지만, 일반적으로 인핸스드 레이어 LDPC 디코더는 6/15 이상인 코드레이트에 대한 LDPC 복호를 수행한다. The enhanced layer BICM decoder 540 performs tasks similar to those of the core layer BICM decoder 520, but generally, the enhanced layer LDPC decoder performs LDPC decoding for a code rate of 6/15 or higher.

예를 들어, 코어 레이어는 5/15 이하의 코드 레이트를 가지는 LDPC 코드를 사용하고, 인핸스드 레이어는 6/15 이상의 코드 레이트를 가지는 LDPC 코드를 사용할 수 있다. 이 때, 인핸스드 레이어 데이터의 복호가 가능한 수신 환경에서는 코어 레이어 데이터는 적은 수의 LDPC 디코딩 이터레이션(iteration)만으로도 복호가 가능하다. 이러한 성질을 이용하면 수신기 하드웨어는 하나의 LDPC 디코더를 코어 레이어와 인핸스드 레이어가 공유하여 하드웨어 구현시 발생하는 비용을 줄일 수 있다. 이 때, 코어 레이어 LDPC 디코더는 약간의 시간자원(LDPC 디코딩 이터레이션)만을 사용하고 대부분의 시간자원을 인핸스드 레이어 LDPC 디코더가 사용할 수 있다.For example, the core layer may use an LDPC code having a code rate of 5/15 or less, and the enhanced layer may use an LDPC code having a code rate of 6/15 or more. At this time, in a receiving environment in which decoding of enhanced layer data is possible, core layer data can be decoded with only a small number of LDPC decoding iterations. By using this property, the receiver hardware can share one LDPC decoder with the core layer and the enhanced layer, thereby reducing hardware implementation costs. At this time, the core layer LDPC decoder uses only some time resources (LDPC decoding iterations), and the enhanced layer LDPC decoder can use most of the time resources.

도 8에 도시된 신호 디멀티플렉싱 장치는 먼저 코어 레이어 데이터를 복원하고, 수신 신호 심볼에서 코어 레이어 심볼들을 캔슬레이션(cancellation)하여 인핸스드 레이어 심볼들만 남긴 후, 인핸스드 레이어 심볼의 파워를 증가시켜서 인핸스드 레이어 데이터를 복원한다. 도 3 및 5를 통해 이미 설명한 바와 같이, 각각의 레이어에 상응하는 신호들이 서로 다른 파워레벨로 결합되므로 가장 강한 파워로 결합된 신호부터 복원되어야 가장 오류가 적은 데이터 복원이 가능하다.The signal demultiplexing apparatus shown in FIG. 8 first restores core layer data, cancels core layer symbols from received signal symbols to leave only enhanced layer symbols, and then increases power of enhanced layer symbols to perform enhancement. Restore layer data. As already described with reference to FIGS. 3 and 5 , since the signals corresponding to each layer are combined at different power levels, data restoration with the least error is possible only when the signal combined with the strongest power is restored.

결국 도 8에 도시된 예에서 신호 디멀티플렉싱 장치는, 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버(510); 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저(1010); 상기 디-노멀라이저(1010)에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더(520); 상기 코어 레이어 BICM 디코더(520)의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저(1010)에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기(530); 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러(1020); 및 상기 디-인젝션 레벨 컨트롤러(1020)의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더(540)를 포함할 수 있다.Eventually, in the example shown in FIG. 8, the signal demultiplexing apparatus includes a time deinterleaver 510 for generating a time deinterleaving signal by applying time deinterleaving to a received signal; a de-normalizer (1010) which increases the power of the received signal or the time deinterleaved signal by the power reduction by the power normalizer of the transmitter; a core layer BICM decoder 520 for restoring core layer data from the signal power-adjusted by the de-normalizer 1010; By using the output signal of the core layer FEC decoder of the core layer BICM decoder 520, cancellation corresponding to the core layer data for the signal power-adjusted by the de-normalizer 1010 is performed, thereby enhancing an enhanced layer symbol extractor 530 for extracting layer signals; a de-injection level controller (1020) that increases the power of the enhanced layer signal by the power reduction of the injection level controller of the transmitter; and an enhanced layer BICM decoder 540 for restoring enhanced layer data using an output signal of the de-injection level controller 1020 .

이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 전체 코드워드를 입력 받고, 상기 전체 코드워드를 바로 비트 인터리빙할 수 있다.In this case, the enhanced layer symbol extractor may receive all codewords from the core layer LDPC decoder of the core layer BICM decoder and directly perform bit interleaving of the entire codewords.

이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.In this case, the enhanced layer symbol extractor may receive information bits from the core layer LDPC decoder of the core layer BICM decoder, perform bit interleaving after performing core layer LDPC encoding on the information bits.

이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 BCH 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 BCH 인코딩 및 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.In this case, the enhanced layer symbol extractor may receive information bits from the core layer BCH decoder of the core layer BICM decoder, perform bit interleaving after core layer BCH encoding and core layer LDPC encoding of the information bits.

이 때, 상기 디-노멀라이저 및 상기 디-인젝션 레벨 컨트롤러는 L1 시그널링에 기반하여 제공된 인젝션 레벨 정보(IL INFO)를 제공 받고, 상기 인젝션 레벨 정보에 기반하여 파워 컨트롤을 수행할 수 있다.At this time, the de-normalizer and the de-injection level controller may receive injection level information (IL INFO) provided based on L1 signaling and perform power control based on the injection level information.

이 때, 상기 코어 레이어 BICM 디코더는 상기 인핸스드 레이어 BICM 디코더보다 낮은 비트율을 가지고, 상기 인핸스드 레이어 BICM 디코더보다 강인할(robust) 수 있다.In this case, the core layer BICM decoder may have a lower bit rate than the enhanced layer BICM decoder and be more robust than the enhanced layer BICM decoder.

이 때, 상기 디-노멀라이저는 노멀라이징 팩터의 역수에 상응할 수 있다.In this case, the de-normalizer may correspond to the reciprocal of the normalizing factor.

이 때, 상기 디-인젝션 레벨 컨트롤러는 스케일링 팩터의 역수에 상응할 수 있다.In this case, the de-injection level controller may correspond to the reciprocal of the scaling factor.

이 때, 인핸스드 레이어 데이터는 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션에 기반하여 복원될 수 있다.In this case, the enhanced layer data may be restored based on cancellation corresponding to restoration of the core layer data corresponding to the core layer signal.

이 때, 신호 디멀티플렉싱 장치는 이전 레이어 데이터에 상응하는 캔슬레이션을 수행하여 확장 레이어 신호를 추출하는 하나 이상의 확장 레이어 심볼 추출기; 상기 확장 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 하나 이상의 디-인젝션 레벨 컨트롤러 및 상기 하나 이상의 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 하나 이상의 확장 레이어 데이터를 복원하는 하나 이상의 확장 레이어 BICM 디코더를 더 포함할 수 있다.At this time, the signal demultiplexing apparatus includes at least one enhancement layer symbol extractor extracting an enhancement layer signal by performing cancellation corresponding to previous layer data; One or more de-injection level controllers that increase the power of the enhancement layer signal by a power reduction of the injection level controller of the transmitter, and one or more extensions that restore one or more enhancement layer data using output signals of the one or more de-injection level controllers. A layer BICM decoder may be further included.

도 8에 도시된 구성을 통해 본 발명의 일실시예에 따른 신호 디멀티플렉싱 방법은, 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함함을 알 수 있다.A signal demultiplexing method according to an embodiment of the present invention through the configuration shown in FIG. 8 includes generating a time deinterleaving signal by applying time deinterleaving to a received signal; increasing the power of the received signal or the time deinterleaving signal by a power reduction by a power normalizer of a transmitter; restoring core layer data from the power-adjusted signal; extracting an enhanced layer signal by performing cancellation corresponding to the core layer data on the power-adjusted signal; increasing the power of the enhanced layer signal by a power reduction of an injection level controller of a transmitter; and restoring enhanced layer data using the power-adjusted enhanced layer signal.

이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 전체 코드워드를 입력 받고, 상기 전체 코드워드를 바로 비트 인터리빙할 수 있다.In this case, in the step of extracting the enhanced layer signal, entire codewords may be received from the core layer LDPC decoder of the core layer BICM decoder, and the entire codeword may be directly bit-interleaved.

이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.In this case, the step of extracting the enhanced layer signal may receive information bits from the core layer LDPC decoder of the core layer BICM decoder, perform core layer LDPC encoding on the information bits, and then perform bit interleaving.

이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 BCH 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 BCH 인코딩 및 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.At this time, the step of extracting the enhanced layer signal receives information bits from the core layer BCH decoder of the core layer BICM decoder, performs core layer BCH encoding and core layer LDPC encoding on the information bits, and then performs bit interleaving. .

도 9는 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 일 예를 나타낸 블록도이다.FIG. 9 is a block diagram illustrating an example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG. 8 .

도 9을 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 9 , the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.

즉, 도 9에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 9, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.

또한, 도 9에 도시된 예에서 코어 레이어 LDPC 디코더는 패러티 비트들이 포함된 전체 코드워드(whole codeword)를 인핸스드 레이어 심볼 추출기(530)로 제공한다. 즉, 일반적으로 LDPC 디코더는 전체 LDPC 코드워드 중에서 정보 비트들(information bits)만을 출력하나, 전체 코드워드를 출력하는 것도 가능하다.In addition, in the example shown in FIG. 9 , the core layer LDPC decoder provides a whole codeword including parity bits to the enhanced layer symbol extractor 530 . That is, generally, an LDPC decoder outputs only information bits among all LDPC codewords, but it is also possible to output all codewords.

이 경우, 인핸스드 레이어 심볼 추출기(530)는 별도로 코어 레이어 LDPC 인코더나 코어 레이어 BCH 인코더를 구비할 필요가 없어서 구현이 간단하나, LDPC 코드 패러티 부분에 잔여 오류가 남아 있을 가능성이 존재한다.In this case, the enhanced layer symbol extractor 530 does not need to separately have a core layer LDPC encoder or a core layer BCH encoder, so implementation is simple, but there is a possibility that residual errors remain in the LDPC code parity part.

도 10은 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 다른 예를 나타낸 블록도이다.FIG. 10 is a block diagram illustrating another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG. 8 .

도 10을 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 10 , the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.

즉, 도 10에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 10, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.

또한, 도 10에 도시된 예에서 코어 레이어 LDPC 디코더는 패러티 비트들이 포함되지 않은 정보 비트들(information bits)을 인핸스드 레이어 심볼 추출기(530)로 제공한다.In addition, in the example shown in FIG. 10, the core layer LDPC decoder provides information bits that do not include parity bits to the enhanced layer symbol extractor 530.

이 경우, 인핸스드 레이어 심볼 추출기(530)는 별도로 코어 레이어 BCH 인코더를 구비할 필요가 없으나, 코어 레이어 LDPC 인코더를 포함하여야 한다.In this case, the enhanced layer symbol extractor 530 does not need to include a core layer BCH encoder, but must include a core layer LDPC encoder.

도 10에 도시된 예는 도 9에 도시된 예에 비하여 LDPC 코드 패러티 부분에 남아 있을 수 있는 잔여 오류를 제거할 수 있다.The example shown in FIG. 10 can remove residual errors that may remain in the LDPC code parity part compared to the example shown in FIG. 9 .

도 11는 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 또 다른 예를 나타낸 블록도이다.FIG. 11 is a block diagram showing another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG. 8 .

도 11를 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 11 , the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.

즉, 도 11에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 11, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.

도 11에 도시된 예에서는 코어 레이어 데이터에 해당하는 코어 레이어 BCH 디코더의 출력을 인핸스드 레이어 심볼 추출기(530)로 제공한다.In the example shown in FIG. 11, the output of the core layer BCH decoder corresponding to core layer data is provided to the enhanced layer symbol extractor 530.

이 경우, 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더 및 코어 레이어 BCH 인코더를 모두 포함하여야 하므로 복잡도가 높지만, 도 9 및 도 10의 예와 비교하여 가장 높은 성능을 보장한다.In this case, the enhanced layer symbol extractor 530 has high complexity because it must include both the core layer LDPC encoder and the core layer BCH encoder, but guarantees the highest performance compared to the examples of FIGS. 9 and 10 .

도 12은 도 1에 도시된 신호 디멀티플렉싱 장치의 다른 예를 나타낸 블록도이다.FIG. 12 is a block diagram illustrating another example of the signal demultiplexing device shown in FIG. 1 .

도 12을 참조하면, 본 발명의 일실시예에 따른 신호 디멀티플렉싱 장치는 타임 디인터리버(510), 디-노멀라이저(1010), 코어 레이어 BICM 디코더(520), 인핸스드 레이어 심볼 추출기(530), 인핸스드 레이어 BICM 디코더(540), 하나 이상의 확장 레이어 심볼 추출기들(650, 670), 하나 이상의 확장 레이어 BICM 디코더들(660, 680) 및 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)을 포함한다.Referring to FIG. 12, a signal demultiplexing apparatus according to an embodiment of the present invention includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, and an enhanced layer symbol extractor 530. , an enhanced layer BICM decoder 540, one or more enhancement layer symbol extractors 650, 670, one or more enhancement layer BICM decoders 660, 680 and de-injection level controllers 1020, 1150, 1170. include

이 때, 도 12에 도시된 신호 디멀티플렉싱 장치는 도 7에 도시된 방송 신호 프레임 생성 장치에 상응하는 것일 수 있다.In this case, the signal demultiplexing device shown in FIG. 12 may correspond to the broadcasting signal frame generating device shown in FIG. 7 .

타임 디인터리버(510)는 동기(synchronization), 채널추정(channel estimation) 및 등화(equalization) 등의 동작을 수행하는 OFDM 수신기로부터 수신 신호를 제공 받고, 채널에서 발생한 군집오류(burst error) 분산에 관한 동작을 수행한다. 이 때, L1 시그널링 정보는 OFDM 수신기에서 우선적으로 복호되어, 데이터 복호에 활용될 수 있다. 특히, L1 시그널링 정보 중 인젝션 레벨 정보는 디-노멀라이저(1010)와 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)에 전달될 수 있다.The time deinterleaver 510 receives a received signal from an OFDM receiver that performs operations such as synchronization, channel estimation, and equalization, and relates to dispersion of burst errors generated in the channel. perform the action At this time, the L1 signaling information may be decoded first in the OFDM receiver and used for data decoding. In particular, among the L1 signaling information, injection level information may be transmitted to the de-normalizer 1010 and the de-injection level controllers 1020, 1150, and 1170.

이 때, 디-노멀라이저(1010)는 모든 레이어의 인젝션 레벨 정보를 취득하여 하기 수학식 6을 이용하여 디-노멀라이징 팩터를 구한 후, 입력신호에 곱할 수 있다.At this time, the de-normalizer 1010 obtains injection level information of all layers, obtains a de-normalizing factor using Equation 6 below, and then multiplies the input signal.

[수학식 6][Equation 6]

De-Normalizing factor = (Normalizing factor)-1 = De-Normalizing factor = (Normalizing factor) -1 =

Figure pat00012
Figure pat00012

즉, 디-노멀라이징 팩터는 상기 수학식 4에 의하여 표현된 노멀라이징 팩터의 역수이다.That is, the de-normalizing factor is the reciprocal of the normalizing factor expressed by Equation 4 above.

실시예에 따라, N1 시그널링에 인젝션 레벨 정보뿐만 아니라 노멀라이징 팩터 정보가 포함된 경우 디-노멀라이저(1010)는 인젝션 레벨을 이용하여 디-노멀라이징 팩터를 계산할 필요 없이 노멀라이징 팩터의 역수를 취하여 간단히 디-노멀라이징 팩터를 구할 수 있다.According to an embodiment, when N1 signaling includes injection level information as well as normalizing factor information, the de-normalizer 1010 simply takes the reciprocal of the normalizing factor and simply de-normalizes it without the need to calculate the de-normalizing factor using the injection level. A normalizing factor can be obtained.

디-노멀라이저(1010)는 송신기의 파워 노멀라이저에 상응하는 것으로, 파워 노멀라이저에서 감소시킨 만큼 파워를 높인다.The de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power by the amount reduced by the power normalizer.

도 12에 도시된 예에서, 디-노멀라이저(1010)는 타임 인터리버(510)의 출력 신호의 파워를 조절하는 것으로 도시되었으나, 실시예에 따라 디-노멀라이저(1010)는 타임 인터리버(510)의 앞에 위치하여 인터리빙 되기 전에 파워 조절이 수행되도록 할 수도 있다.In the example shown in FIG. 12, the de-normalizer 1010 is shown as adjusting the power of the output signal of the time interleaver 510, but according to the embodiment, the de-normalizer 1010 is the time interleaver 510 It may be located in front of , so that power control is performed before interleaving.

즉, 디-노멀라이저(1010)는 타임 인터리버(510)의 앞 또는 뒤에 위치하여 코어 레이어 심볼 디맵퍼의 LLR 계산 등을 위해 신호의 크기를 증폭하는 것으로 볼 수 있다.That is, the de-normalizer 1010 may be positioned before or after the time interleaver 510 to amplify the signal amplitude for LLR calculation of the core layer symbol demapper.

타임 디인터리버(510)의 출력(또는 디-노멀라이저(1010)의 출력)은 코어 레이어 BICM 디코더(520)로 제공되고, 코어 레이어 BICM 디코더(520)는 코어 레이어 데이터를 복원한다.An output of the time deinterleaver 510 (or an output of the denormalizer 1010) is provided to the core layer BICM decoder 520, and the core layer BICM decoder 520 restores core layer data.

이 때, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버 및 코어 레이어 오류정정 복호화기를 포함한다. 코어 레이어 심볼 디맵퍼는 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 코어 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 코어 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder. The core layer symbol demapper calculates LLR (Log-Likelihood Ratio) values related to symbols, the core layer bit deinterleaver strongly mixes the calculated LLR values with clustering errors, and the core layer error correction decoder calculates errors generated in the channel. Correct.

특히, 코어 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 코어 레이어 오류정정 복호화기는 정보 비트들만을 코어 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 인핸스드 레이어 심볼 추출기(530)로 출력할 수 있다.In particular, the core layer error correction decoder may output only information bits or may output all bits in which information bits and parity bits are combined. In this case, the core layer error correction decoder may output only information bits as core layer data, and output all bits obtained by combining the information bits with parity bits to the enhanced layer symbol extractor 530.

코어 레이어 오류 정정 복호화기는 코어 레이어 LDPC 복호화기와 코어 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 코어 레이어 오류 정정 복호화기의 입력이 코어 레이어 LDPC 복호화기로 입력되고, 코어 레이어 LDPC 복호화기의 출력이 코어 레이어 BCH 복호화기로 입력되고, 코어 레이어 BCH 복호화기의 출력이 코어 레이어 오류 정정 복호화기의 출력이 될 수 있다. 이 때, LDPC 복호화기는 LDPC 복호룰 수행하고, BCH 복호화기는 BCH 복호를 수행한다.The core layer error correction decoder may have a form in which a core layer LDPC decoder and a core layer BCH decoder are serially connected. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, and the output of the core layer BCH decoder is input to the core layer error correction decoder. output can be At this time, the LDPC decoder performs LDPC decoding, and the BCH decoder performs BCH decoding.

인핸스드 레이어 오류 정정 복호화기도 인핸스드 레이어 LDPC 복호화기와 인핸스드 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 인핸스드 레이어 오류 정정 복호화기의 입력이 인핸스드 레이어 LDPC 복호화기로 입력되고, 인핸스드 레이어 LDPC 복호화기의 출력이 인핸스드 레이어 BCH 복호화기로 입력되고, 인핸스드 레이어 BCH 복호화기의 출력이 인핸스드 레이어 오류정정 복호화기의 출력이 될 수 있다.An enhanced layer error correction decoder may also have a form in which an enhanced layer LDPC decoder and an enhanced layer BCH decoder are serially connected. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is input to the enhanced layer BCH decoder. It can be the output of the layer error correction decoder.

나아가, 확장 레이어 오류 정정 복호화기도 확장 레이어 LDPC 복호화기와 확장 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 확장 레이어 오류 정정 복호화기의 입력이 확장 레이어 LDPC 복호화기로 입력되고, 확장 레이어 LDPC 복호화기의 출력이 확장 레이어 BCH 복호화기로 입력되고, 확장 레이어 BCH 복호화기의 출력이 확장 레이어 오류정정 복호화기의 출력이 될 수 있다.Furthermore, the enhancement layer error correction decoder may also have an enhancement layer LDPC decoder and an enhancement layer BCH decoder connected in series. That is, the input of the enhancement layer error correction decoder is input to the enhancement layer LDPC decoder, the output of the enhancement layer LDPC decoder is input to the enhancement layer BCH decoder, and the output of the enhancement layer BCH decoder is input to the enhancement layer error correction decoder. output can be

특히, 도 9, 도 10 및 도 11를 통하려 설명한 오류정정 복호화기의 출력 중 어느 것을 사용할지에 따른 구현의 복잡성과 성능 사이의 트레이드 오프(trade off)는 도 12의 코어 레이어 BICM 디코더(520)와 인핸스드 레이어 심볼 추출기(530)뿐만 아니라, 확장 레이어 심볼 추출기들(650, 670), 확장 레이어 BICM 디코더들(660, 680)에도 적용된다.In particular, the trade-off between implementation complexity and performance according to which of the outputs of the error correction decoder described with reference to FIGS. 9, 10, and 11 is to be used is the core layer BICM decoder 520 of FIG. and the enhanced layer symbol extractor 530, as well as the enhancement layer symbol extractors 650 and 670 and the enhancement layer BICM decoders 660 and 680.

인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 코어 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호로부터 인핸스드 레이어 심볼들을 추출할 수 있다. 실시예에 따라 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 오류정정 복호화기로부터 전체 비트들을 제공 받지 않고, LDPC의 정보비트들(information bits)을 제공 받거나, BCH 정보 비트들을 제공 받을 수 있다.The enhanced layer symbol extractor 530 receives all bits from the core layer error correction decoder of the core layer BICM decoder 520 and uses the output signal of the time deinterleaver 510 or the de-normalizer 1010 to enhance the layer. symbols can be extracted. According to an embodiment, the enhanced layer symbol extractor 530 does not receive all bits from the error correction decoder of the core layer BICM decoder 520, but receives information bits of LDPC or BCH information bits. can be provided.

이 때, 인핸스드 레이어 심볼 추출기(530)는 버퍼, 감산기(subtracter), 코어 레이어 심볼 맵퍼 및 코어 레이어 비트 인터리버를 포함한다. 버퍼는 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호를 저장한다. 코어 레이어 비트 인터리버는 코어 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 코어 레이어 비트 인터리빙을 수행한다. 코어 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 코어 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 코어 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 인핸스드 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1020)에 전달한다.In this case, the enhanced layer symbol extractor 530 includes a buffer, a subtracter, a core layer symbol mapper, and a core layer bit interleaver. The buffer stores an output signal of the time deinterleaver 510 or the de-normalizer 1010. The core layer bit interleaver receives all bits (information bits + parity bits) of the core layer BICM decoder and performs the same core layer bit interleaving as the transmitter. The core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal. The subtractor obtains an enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and transfers it to the de-injection level controller 1020 .

이 때, 인핸스드 레이어 심볼 추출기(530)에 포함되는 코어 레이어 비트 인터리버 및 코어 레이어 심볼 맵퍼는 도 7에 도시된 코어 레이어의 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.In this case, the core layer bit interleaver and the core layer symbol mapper included in the enhanced layer symbol extractor 530 may be the same as the core layer bit interleaver and symbol mapper shown in FIG. 7 .

디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼을 입력 받아서 송신기의 인젝션 레벨 컨트롤러에 의하여 떨어진 파워만큼 파워를 증가시킨다. 즉, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호를 증폭하여 인핸스드 레이어 BICM 디코더(540)로 제공한다.The de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the amount of power dropped by the injection level controller of the transmitter. That is, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540 .

인핸스드 레이어 BICM 디코더(540)는 디-인젝션 레벨 컨트롤러(1020)에 의하여 파워가 상승된 인핸스드 레이어 심볼을 입력 받아서 인핸스드 레이어 데이터를 복원한다.The enhanced layer BICM decoder 540 receives the enhanced layer symbol whose power is increased by the de-injection level controller 1020 and restores enhanced layer data.

이 때, 인핸스드 레이어 BICM 디코더(540)는 인핸스드 레이어 심볼 디맵퍼, 인핸스드 레이어 비트 디인터리버 및 인핸스드 레이어 오류정정 복호화기를 포함할 수 있다. 인핸스드 레이어 심볼 디맵퍼는 인핸스드 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 인핸스드 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 인핸스드 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder. The enhanced layer symbol demapper calculates LLR (Log-Likelihood Ratio) values related to the enhanced layer symbol, and the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with clustering errors and performs enhanced layer error correction decoding. The machine corrects errors that have occurred in the channel.

특히, 인핸스드 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 인핸스드 레이어 오류정정 복호화기는 정보 비트들만을 인핸스드 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 확장 레이어 심볼 추출기(650)로 출력할 수 있다.In particular, the enhanced layer error correction decoder may output only information bits or may output all bits in which information bits and parity bits are combined. In this case, the enhanced layer error correction decoder may output only information bits as enhanced layer data and output all bits obtained by combining parity bits with information bits to the enhancement layer symbol extractor 650.

확장 레이어 심볼 추출기(650)는 인핸스드 레이어 BICM 디코더(540)의 인핸스드 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 디-인젝션 레벨 컨트롤러(1020)의 출력 신호로부터 확장(extension) 레이어 심볼들을 추출한다.The extension layer symbol extractor 650 receives all bits from the enhanced layer error correction decoder of the enhanced layer BICM decoder 540 and extracts extension layer symbols from the output signal of the de-injection level controller 1020. do.

이 때, 디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼 추출기(530)의 감산기의 출력 신호의 파워를 증폭시킬 수 있다.In this case, the de-injection level controller 1020 may amplify the power of the output signal of the subtractor of the enhanced layer symbol extractor 530.

이 때, 확장 레이어 심볼 추출기(650)는 버퍼, 감산기(subtracter), 인핸스드 레이어 심볼 맵퍼 및 인핸스드 레이어 비트 인터리버를 포함한다. 버퍼는 디-인젝션 레벨 컨트롤러(1020)의 출력 신호를 저장한다. 인핸스드 레이어 비트 인터리버는 인핸스드 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 인핸스드 레이어 비트 인터리빙을 수행한다. 인핸스드 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 인핸스드 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 인핸스드 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 확장 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1150)에 전달한다.At this time, the enhancement layer symbol extractor 650 includes a buffer, a subtracter, an enhanced layer symbol mapper, and an enhanced layer bit interleaver. The buffer stores the output signal of the de-injection level controller 1020. The enhanced layer bit interleaver receives all bits (information bits + parity bits) of the enhanced layer BICM decoder and performs the same enhanced layer bit interleaving as the transmitter. The enhanced layer symbol mapper generates the same enhanced layer symbol as the transmitter from the interleaved signal. The subtractor obtains an enhancement layer symbol by subtracting the output signal of the enhanced layer symbol mapper from the signal stored in the buffer and transfers it to the de-injection level controller 1150.

이 때, 확장 레이어 심볼 추출기(650)에 포함되는 인핸스드 레이어 비트 인터리버 및 인핸스드 레이어 심볼 맵퍼는 도 7에 도시된 인핸스드 레이어의 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.In this case, the enhanced layer bit interleaver and the enhanced layer symbol mapper included in the enhancement layer symbol extractor 650 may be the same as the enhanced layer bit interleaver and symbol mapper shown in FIG. 7 .

디-인젝션 레벨 컨트롤러(1150)는 송신기에서 해당 레이어의 인젝션 레벨 컨트롤러에 의하여 감소된 만큼 파워를 증가시킨다.The de-injection level controller 1150 increases power by the amount reduced by the injection level controller of the corresponding layer in the transmitter.

이 때, 디-인젝션 레벨 컨트롤러는 하기 수학식 7의 확장 레이어 게인을 곱하는 동작을 수행하는 것으로 볼 수 있다. 이 때, 0번째 인젝션 레벨은 0dB로 간주할 수 있다.At this time, the de-injection level controller can be regarded as performing an operation of multiplying the enhancement layer gain of Equation 7 below. At this time, the 0th injection level may be regarded as 0dB.

[수학식 7][Equation 7]

n-th Extension Layer Gain =

Figure pat00013
n-th Extension Layer Gain =
Figure pat00013

확장 레이어 BICM 디코더(660)는 디-인젝션 레벨 컨트롤러(1150)에 의하여 파워가 증가된 확장 레이어 심볼을 입력 받아서 확장 레이어 데이터를 복원한다.The enhancement layer BICM decoder 660 receives the enhancement layer symbol whose power is increased by the de-injection level controller 1150 and restores enhancement layer data.

이 때, 확장 레이어 BICM 디코더(660)는 확장 레이어 심볼 디맵퍼, 확장 레이어 비트 디인터리버 및 확장 레이어 오류정정 복호화기를 포함할 수 있다. 확장 레이어 심볼 디맵퍼는 확장 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 확장 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 확장 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the enhancement layer BICM decoder 660 may include an enhancement layer symbol demapper, an enhancement layer bit deinterleaver, and an enhancement layer error correction decoder. The extension layer symbol demapper calculates log-likelihood ratio (LLR) values related to the extension layer symbols, the extension layer bit deinterleaver strongly mixes the calculated LLR values with clustering errors, and the extension layer error correction decoder Correct errors.

특히, 확장 레이어 심볼 추출기 및 확장 레이어 BICM 디코더는 확장 레이어가 둘 이상인 경우 각각 둘 이상 구비될 수 있다.In particular, two or more enhancement layer symbol extractors and two or more enhancement layer BICM decoders may be provided when there are two or more enhancement layers.

즉, 도 12에 도시된 예에서, 확장 레이어 BICM 디코더(660)의 확장 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 확장 레이어 오류정정 복호화기는 정보 비트들만을 확장 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 다음 확장 레이어 심볼 추출기(670)로 출력할 수 있다.That is, in the example shown in FIG. 12, the enhancement layer error correction decoder of the enhancement layer BICM decoder 660 may output only information bits or output all bits in which information bits and parity bits are combined. may be At this time, the enhancement layer error correction decoder may output only information bits as enhancement layer data, and output all bits obtained by combining information bits with parity bits to the next enhancement layer symbol extractor 670.

확장 레이어 심볼 추출기(670), 확장 레이어 BICM 디코더(680) 및 디-인젝션 레벨 컨트롤러(1170)의 구조 및 동작은 전술한 확장 레이어 심볼 추출기(650), 확장 레이어 BICM 디코더(660) 및 디-인젝션 레벨 컨트롤러(1150)의 구조 및 동작으로부터 쉽게 알 수 있다.The structure and operation of the enhancement layer symbol extractor 670, the enhancement layer BICM decoder 680, and the de-injection level controller 1170 are the same as the enhancement layer symbol extractor 650, the enhancement layer BICM decoder 660, and the de-injection level controller 1170. It can be readily seen from the structure and operation of the level controller 1150.

도 12에 도시된 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)은 아래로 내려갈수록 더 큰 파워 상승에 상응하는 것일 수 있다. 즉, 디-인젝션 레벨 컨트롤러(1020)보다 디-인젝션 레벨 컨트롤러(1150)가 파워를 더 크게 증가시키고, 디-인젝션 레벨 컨트롤러(1150)보다 디-인젝션 레벨 컨트롤러(1170)가 더 파워를 크게 증가시킬 수 있다.The de-injection level controllers 1020, 1150, and 1170 shown in FIG. 12 may correspond to a greater power increase as they go down. That is, the de-injection level controller 1150 increases the power more than the de-injection level controller 1020, and the de-injection level controller 1170 increases the power more than the de-injection level controller 1150. can make it

도 12에 도시된 신호 디멀티플렉싱 장치는 가장 먼저 코어 레이어 데이터를 복원하고, 코어 레이어 심볼의 캔슬레이션을 이용하여 인핸스드 레이어 데이터를 복원하고, 인핸스드 레이어 심볼의 캔슬레이션을 이용하여 확장 레이어 데이터를 복원하는 것을 알 수 있다. 확장 레이어는 둘 이상 구비될 수 있고, 이 경우 더 높은 파워 레벨로 결합된 확장 레이어부터 복원된다.The signal demultiplexing apparatus shown in FIG. 12 first restores core layer data, restores enhanced layer data using cancellation of core layer symbols, and restores enhancement layer data using cancellation of enhanced layer symbols. know to restore. Two or more enhancement layers may be provided, and in this case, an enhancement layer combined with a higher power level is restored.

도 13은 코어 레이어 신호 및 인핸스드 레이어 신호의 결합으로 인한 파워 상승을 나타낸 도면이다.13 is a diagram illustrating power increase due to a combination of a core layer signal and an enhanced layer signal.

도 13을 참조하면, 코어 레이어 신호에 인젝션 레벨(injection level)만큼 파워 감소된 인핸스드 레이어 신호가 결합되어 멀티플렉싱된 신호가 생성된 경우 멀티플렉싱된 신호의 파워 레벨이 코어 레이어 신호나 인핸스드 레이어 신호의 파워 레벨보다 높은 것을 알 수 있다.Referring to FIG. 13 , when a multiplexed signal is generated by combining an enhanced layer signal whose power is reduced by an injection level with a core layer signal, the power level of the multiplexed signal is different from that of the core layer signal or the enhanced layer signal. It can be seen that it is higher than the power level.

이 때, 도 3 및 도 7에 도시된 인젝션 레벨 컨트롤러(injection level controller)에 의해 조절되는 인젝션 레벨은 0dB부터 25.0dB까지 0.5dB 또는 1dB 간격으로 조절될 수 있다. 인젝션 레벨이 3.0dB인 경우 인핸스드 레이어 신호의 파워가 코어 레이어 신호의 파워보다 3dB 만큼 낮다. 인젝션 레벨이 10.0dB인 경우 인핸스드 레이어 신호의 파워가 코어 레이어 신호의 파워보다 10dB 만큼 낮다. 이와 같은 관계는 코어 레이어 신호와 인핸스드 레이어 신호 사이에만 적용되는 것이 아니라, 인핸스드 레이어 신호와 확장 레이어 신호 또는 확장 레이어 신호들 사이에도 적용될 수 있다.At this time, the injection level controlled by the injection level controller shown in FIGS. 3 and 7 may be adjusted from 0 dB to 25.0 dB at 0.5 dB or 1 dB intervals. When the injection level is 3.0 dB, the power of the enhanced layer signal is lower than the power of the core layer signal by 3 dB. When the injection level is 10.0 dB, the power of the enhanced layer signal is lower than the power of the core layer signal by 10 dB. This relationship may be applied not only between the core layer signal and the enhanced layer signal, but also between the enhanced layer signal and the enhancement layer signal or enhancement layer signals.

도 3 및 도 7에 도시된 파워 노멀라이저는 결합 후의 파워 레벨을 조절하여 결합으로 인한 파워 증가로 야기될 수 있는 신호의 왜곡 등의 문제를 해결할 수 있다.The power normalizer shown in FIGS. 3 and 7 can solve problems such as signal distortion that may be caused by an increase in power due to coupling by adjusting the power level after coupling.

도 14는 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법을 나타낸 동작 흐름도이다.14 is an operational flowchart illustrating a method for generating a broadcast signal frame according to an embodiment of the present invention.

도 14를 참조하면, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 코어 레이어 데이터에 BICM을 적용한다(S1210).Referring to FIG. 14, in the broadcast signal frame generation method according to an embodiment of the present invention, BICM is applied to core layer data (S1210).

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 인핸스드 레이어 데이터에 BICM을 적용한다(S1220).Also, in the broadcast signal frame generating method according to an embodiment of the present invention, BICM is applied to enhanced layer data (S1220).

단계(S1220)에서 적용되는 BICM과 단계(S1210)에서 적용되는 BICM은 상이한 것일 수 있다. 이 때, 단계(S1220)에서 적용되는 BICM이 단계(S1210)에서 적용되는 BICM보다 덜 강인한 것일 수 있다. 이 때, 단계(S1220)에서 적용되는 BICM의 비트율이 단계(S1210)에서 적용되는 비트율보다 클 수 있다.The BICM applied in step S1220 and the BICM applied in step S1210 may be different. At this time, the BICM applied in step S1220 may be less robust than the BICM applied in step S1210. At this time, the bit rate of BICM applied in step S1220 may be greater than the bit rate applied in step S1210.

이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.In this case, the enhanced layer signal may correspond to enhanced layer data that is restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal.

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 인핸스드 레이어 신호의 파워를 줄여서 파워 리듀스드 인핸스드 레이어 신호를 생성한다(S1230).Also, in the broadcast signal frame generating method according to an embodiment of the present invention, a power reduced enhanced layer signal is generated by reducing the power of the enhanced layer signal (S1230).

이 때, 단계(S1230)는 인젝션 레벨을 0dB에서 25.0dB 사이에서 0.5dB 또는 1dB 간격으로 변화시킬 수 있다.At this time, step S1230 may change the injection level between 0dB and 25.0dB at 0.5dB or 1dB intervals.

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 코어 레이어 신호 및 파워 리듀스드 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성한다(S1240).In addition, in the broadcast signal frame generation method according to an embodiment of the present invention, a multiplexed signal is generated by combining a core layer signal and a power reduced enhanced layer signal (S1240).

이 때, 단계(S1240)는 코어 레이어 신호 및 인핸스드 레이어 신호를 서로 다른 파워 레벨로 결합하되, 인핸스드 레이어 신호의 파워 레벨이 코어 레이어 신호의 파워 레벨보다 낮도록 하여 결합할 수 있다.In this case, in step S1240, the core layer signal and the enhanced layer signal may be combined at different power levels, but the power level of the enhanced layer signal may be lower than the power level of the core layer signal.

이 때, 단계(S1240)는 상기 코어 레이어 신호 및 상기 인핸스드 레이어 신호보다 낮은 파워 레벨의 하나 이상의 확장 레이어(extension layer) 신호를 상기 코어 레이어 신호 및 상기 인핸스드 레이어 신호와 함께 결합할 수 있다.In this case, in step S1240, one or more extension layer signals having a lower power level than the core layer signal and the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 단계(S1250)에 의하여 멀티플렉싱된 신호의 파워를 낮추기 위한 파워 노멀라이징을 수행한다(S1250).In addition, in the method for generating broadcast signal frames according to an embodiment of the present invention, power normalization is performed to lower the power of the multiplexed signal in step S1250 (S1250).

이 때, 단계(S1250)는 멀티플렉싱된 신호의 파워를 상기 코어 레이어 신호의 파워만큼 낮출 수 있다. 이 때, 단계(S1250)는 상기 멀티플렉싱된 신호의 파워를 상기 단계(S1240)에 의하여 상승된 만큼 낮출 수 있다.At this time, in step S1250, the power of the multiplexed signal may be lowered by the power of the core layer signal. At this time, in step S1250, the power of the multiplexed signal may be lowered by the amount increased by step S1240.

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성한다(S1260).Also, in the broadcast signal frame generation method according to an embodiment of the present invention, time interleaving is performed to generate a time interleaved signal (S1260).

실시예에 따라, 싱글 레이어의 경우에 단계(S1260)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성할 수 있다.Depending on the embodiment, in the case of a single layer, in step S1260, a time interleaved signal may be generated by performing time interleaving on the BICM output signal.

이 때, 단계(S1260)는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다.At this time, step S1260 uses one of the time interleaver groups, and the boundary between the time interleaver groups is Physical Layer Pipes (PLPs) of the core layer corresponding to the core layer signal. ) may be the boundary between

이 때, 단계(S1260)는 하이브리드 타임 인터리버(hybrid time interleaver)를 이용하여 상기 인터리빙을 수행할 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.At this time, in step S1260, the interleaving may be performed using a hybrid time interleaver. In this case, the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.

이 때, 단계(S1260)는 컨벌루셔널 타임 인터리버(convolutional time interleaver)를 이용하여 상기 인터리빙을 수행하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.At this time, in step S1260, the interleaving is performed using a convolutional time interleaver, and the time interleaver groups include physical layer pipes including incomplete FEC blocks. Layer Pipe (PLP), and the preamble may signal start position information of a first complete FEC block in the physical layer pipe.

이 때, 단계(S1260)는 복수의 동작 모드들 중 하나를 이용하여 수행될 수 있다.At this time, step S1260 may be performed using one of a plurality of operation modes.

이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.In this case, the operating modes may include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed. can

이 때, 동작 모드는 타임 인터리빙 모드에 상응하는 것일 수 있다. 이 때, 타임 인터리빙에 상응하는 타임 인터리빙 모드는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있다. 이 때, 타임 인터리빙 모드는 프리앰블에 포함될 수 있다.In this case, the operation mode may correspond to a time interleaving mode. In this case, a time interleaving mode corresponding to time interleaving may be signaled for each of all physical layer pipes. In this case, the time interleaving mode may be included in the preamble.

또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성한다(S1270).In addition, the method for generating a broadcast signal frame according to an embodiment of the present invention generates a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all physical layer pipes (S1270). .

이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.In this case, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.

이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, each of the core layer and physical layer pipes may use either a time interleaving mode of a no time interleaving mode or a hybrid time interleaving mode, and may not use a convolutional time interleaving mode.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, all of the core layer physical layer pipes use intra-subframe interleaving mode or all use inter-subframe interleaving mode. can

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes, the core layer physical layer pipes may all have the same L1D_plp_HTI_inter_subframe value.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes are hybrid time interleaving modes and all of the core layer physical layer pipes use the inter-subframe interleaving mode, the core layer physical layer pipes have the same time interleaving mode. An interleaving unit (N IU ) may be used.

이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when at least one of the time interleaving modes corresponding to the core layer physical layer pipes is the no time interleaving mode, all core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are in the intra-subframe interleaving mode. can be used.

이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, in which all available data cells of the subframe are first filled with dummy modulation values, and then the real physical layer pipe data is overwritten. can be created

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.In this case, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed to the one enhanced layer physical layer pipe.

이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.In this case, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.In this case, time interleaving modes corresponding to core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed may all be no time interleaving modes or all hybrid time interleaving modes.

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are all hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode. can be used

이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브플레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.In this case, when all of the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipes are layered division multiplexed are no time interleaving modes, each of the core layer physical layer pipes is in each subframe. It may consist of an integer number of FEC blocks.

이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be created by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.

이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.In this case, the dummy modulation values are generated using a scrambling sequence generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can

이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.In this case, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a 180 degree phase difference.

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.In this case, time interleaver information may be signaled based on the core layer.

이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, the preamble is information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups when the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer. can be signaled.

이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.In this case, the information for identifying a part of the FEC block includes start position information of the physical layer pipe of the core layer, start position information of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, and the enhancement It may include any one or more of FEC type information corresponding to the hard layer.

이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.In this case, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.

이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.In this case, the modulation information may be signaled only when the FEC type information satisfies a preset condition.

이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.In this case, the enhanced layer signal may correspond to enhanced layer data that is restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal.

이 때, 단계(S1270)는 상기 부트스트랩을 생성하는 단계; 상기 프리앰블을 생성하는 단계; 및 상기 타임 인터리빙된 신호에 상응하는 수퍼 임포우즈드 페이로드를 생성하는 단계를 포함할 수 있다.At this time, step (S1270) is the step of generating the bootstrap; generating the preamble; and generating a super-imposed payload corresponding to the time-interleaved signal.

이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); and layer identification information for identifying layers corresponding to the hierarchical division.

이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.In this case, PLP identification information and layer identification information may be included in the preamble as separate fields.

이 때, 타임 인터리버 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 프리앰블에 포함될 수 있다.In this case, time interleaver information may be selectively included in the preamble according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes (IF(j>0)).

이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.At this time, the preamble may selectively include injection level information corresponding to the injection level controller according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes (IF(j>0)). can

이 때, 부트스트랩은 상기 프리앰블보다 짧고, 고정된 길이를 가지는 것일 수 있다.In this case, the bootstrap may be shorter than the preamble and have a fixed length.

이 때, 부트스트랩은 상기 프리앰블의 구조를 나타내는 심볼을 포함하고, 상기 심볼은 상기 프리앰블의 변조방법/부호율, FFT 사이즈, 가드 인터벌 길이 및 파일럿 패턴의 조합을 나타내는 고정 비트열에 상응하는 것일 수 있다.In this case, the bootstrap includes a symbol representing the structure of the preamble, and the symbol may correspond to a fixed bit stream representing a combination of a modulation method/code rate, an FFT size, a guard interval length, and a pilot pattern of the preamble. .

이 때, 심볼은 상기 변조방법/부호율이 동일한 경우, 제1 FFT 사이즈에 상응하는 프리앰블 구조보다, 상기 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 우선적으로 할당되고, 상기 변조방법/부호율 및 상기 FFT 사이즈가 동일한 경우, 제1 가드 인터벌 길이에 상응하는 프리앰블 구조보다 상기 제1 가드 인터벌 길이보다 큰 제2 가드 인터벌 길이에 상응하는 프리앰블 구조가 우선적으로 할당되는 룩업 테이블에 상응하는 것일 수 있다.At this time, when the modulation method/code rate is the same, the preamble structure corresponding to the second FFT size smaller than the first FFT size is preferentially allocated to the symbol over the preamble structure corresponding to the first FFT size, and the modulation When the method/code rate and the FFT size are the same, a preamble structure corresponding to a second guard interval length greater than the first guard interval length corresponds to a lookup table in which a preamble structure corresponding to the first guard interval length is preferentially allocated it may be

이 때, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.In this case, the broadcast signal frame may be an ATSC 3.0 frame.

이 때, L1 시그널링 정보는 인젝션 레벨 정보 및/또는 노멀라이징 팩터 정보를 포함할 수 있다.In this case, the L1 signaling information may include injection level information and/or normalizing factor information.

이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.In this case, the preamble may include type information, start position information, and size information of physical layer pipes.

이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.In this case, the type information may be for identifying one of a first type corresponding to a non-dispersed physical layer pipe and a second type corresponding to a dispersed physical layer pipe.

이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.In this case, non-distributed physical layer pipes are allocated for contiguous data cell indices, and the distributed physical layer pipes may include two or more subslices.

이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.In this case, type information may be selectively signaled according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.

이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.In this case, type information may be signaled only for the core layer.

이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.In this case, the start position information may be set equal to an index corresponding to the first data cell of the physical layer pipe.

이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.In this case, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.

이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, start position information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.In this case, size information may be set based on the number of data cells allocated to the physical layer pipe.

이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, size information may be included in the preamble for each of the physical layer pipes without determining a condition of a conditional statement corresponding to the layer identification information.

이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, and For mode 3, the field indicating the start position of the first FEC block may not be included.

이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, the field indicating the start position of the first FEC block is either a first field used in the first mode or a second field used in the second mode, and the first field and the second field are lengths. may be different.

이 때, 상기 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.In this case, the length of the second field may be longer than that of the first field.

이 때, 상기 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length and modulation order of the LDPC codeword, and the length of the second field is determined based on the length and modulation order of the LDPC codeword as well as the depth of the convolutional time interleaver ( depth) may be further considered.

이 때, 제1 필드의 길이는 15비트이고, 제2 필드의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second field may be 22 bits.

이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.In this case, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal.

도 14에는 명시적으로 도시되지 아니하였지만, 방송 신호 프레임 생성 방법은 단계(S1230)에 상응하는 인젝션 레벨 정보를 포함하는 시그널링 정보를 생성하는 단계를 더 포함할 수 있다. 이 때, 시그널링 정보는 L1 시그널링 정보일 수 있다.Although not explicitly shown in FIG. 14, the method of generating a broadcast signal frame may further include generating signaling information including injection level information corresponding to step S1230. In this case, the signaling information may be L1 signaling information.

도 14에 도시된 방송 신호 프레임 생성 방법은 도 2에 도시된 단계(S210)에 상응하는 것일 수 있다.The broadcast signal frame generating method shown in FIG. 14 may correspond to step S210 shown in FIG. 2 .

도 14에는 명시적으로 도시되지 아니하였지만, 방송 신호 프레임 생성 방법은 단계(S1220) 및 단계(S1230) 사이에 인핸스드 레이어 데이터에 더미 값들을 삽입하는 단계를 더 포함할 수 있다.Although not explicitly shown in FIG. 14 , the broadcast signal frame generating method may further include inserting dummy values into enhanced layer data between steps S1220 and S1230.

이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, dummy values are applied after the actual data cells of the last enhanced PLP in the PLP group so that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells in the PLP group. of the last Enhanced PLP) can be inserted.

이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.In this case, dummy values may not be inserted into core layer data.

이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.In this case, dummy values may be inserted after completing the core layer BICM and the enhanced layer BICM and before combining the core layer signal and the enhanced layer signal.

이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.In this case, the dummy values may correspond to a preset scrambling sequence.

이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.

이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.In this case, dummy values may have the same power as the last enhanced PLP.

이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.

이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.In this case, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .

이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence is the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), the sixth bit output (x 11 ), It can be generated using 8 bits generated using the 10th bit output (x 7 ), 13th bit output (x 4 ), 14th bit output (x 3 ) and 16th bit output (x).

도 15는 본 발명의 일실시예에 따른 방송 신호 프레임을 포함하는 수퍼프레임(super-frame) 구조를 나타낸 도면이다.15 is a diagram showing a super-frame structure including broadcast signal frames according to an embodiment of the present invention.

도 15를 참조하면, 레이어드 디비전 멀티플렉싱(Layered Division Multiplexing; LDM) 기반의 수퍼프레임은 하나 이상의 프레임들로 구성되고, 하나의 프레임은 하나 이상의 OFDM 심볼들로 구성되는 것을 알 수 있다.Referring to FIG. 15 , it can be seen that a superframe based on Layered Division Multiplexing (LDM) is composed of one or more frames, and one frame is composed of one or more OFDM symbols.

이 때, 각각의 OFDM 심볼들은 하나 이상의 프리앰블 심볼로 시작될 수 있다. 또한, 프레임은 레퍼런스 심볼이나 파일럿 심볼을 포함할 수도 있다.At this time, each OFDM symbol may start with one or more preamble symbols. Also, a frame may include a reference symbol or a pilot symbol.

도 15에 도시된 수퍼프레임(1510)은 LDM 프레임(1520), LDM을 하지 않은 싱글-레이어(single-layer) 프레임(1530) 및 퓨처 익스탠서빌러티(future extensibility)를 위한 퓨처 익스탠션 프레임(Future Extension Frame; FEF)(1540) 등을 포함하여, 타임 디비전 멀티플렉싱(Time Division Multiplexing; TDM) 방식으로 구성될 수 있다.The superframe 1510 shown in FIG. 15 includes an LDM frame 1520, a single-layer frame 1530 without LDM, and a future extension frame for future extensibility ( Including a Future Extension Frame (FEF) 1540 and the like, it may be configured in a Time Division Multiplexing (TDM) method.

LDM 프레임(1520)은 2개의 레이어(layer)가 적용되었을 때, 어퍼 레이어(Upper Layer; UL)(1553)와 로어 레이어(Lower Layer; LL)(1555)로 구성될 수 있다.The LDM frame 1520 may include an upper layer (UL) 1553 and a lower layer (LL) 1555 when two layers are applied.

이 때, 어퍼 레이어는(1553) 코어 레이어에 상응하는 것일 수 있고, 로어 레이어(1555)는 인핸스드 레이어에 상응하는 것일 수 있다.In this case, the upper layer 1553 may correspond to the core layer, and the lower layer 1555 may correspond to the enhanced layer.

이 때, 어퍼 레이어(1553) 및 로어 레이어(1555)를 포함하는 LDM 프레임(1520)은 부트스트랩(1552) 및 프리앰블(1551)을 포함할 수 있다.In this case, the LDM frame 1520 including the upper layer 1553 and the lower layer 1555 may include a bootstrap 1552 and a preamble 1551.

이 때, 어퍼 레이어(1553) 데이터 및 로어 레이어(1555) 데이터는 복잡도(complexity) 및 메모리 사이즈를 줄이기 위해, 타임 인터리버를 공유하며 같은 프레임 길이(frame length) 및 FFT 사이즈를 사용할 수 있다.In this case, the data of the upper layer 1553 and the data of the lower layer 1555 may share a time interleaver and use the same frame length and FFT size in order to reduce complexity and memory size.

또한, 싱글-레이어(single-layer) 프레임(1530)도 부트스트랩(1562) 및 프리앰블(1561)을 포함할 수 있다.In addition, the single-layer frame 1530 may also include a bootstrap 1562 and a preamble 1561 .

이 때, 싱글-레이어(single-layer) 프레임(1530)은 LDM 프레임(1520)과는 다른 FFT 사이즈, 타임 인터리버 및 프레임 길이를 사용할 수 있다. 이 때, 싱글-레이어 프레임(1530)는 수퍼프레임(1510) 내에서 LDM 프레임(1520)과 TDM 방식으로 멀티플렉싱되는 것으로 볼 수 있다.In this case, the single-layer frame 1530 may use a different FFT size, time interleaver, and frame length than the LDM frame 1520. In this case, the single-layer frame 1530 can be viewed as being multiplexed with the LDM frame 1520 in the superframe 1510 in a TDM manner.

도 16은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 일 예를 나타낸 도면이다.16 is a diagram illustrating an example of an LDM frame to which LDM using two layers and a multiple-physical layer pipe (PLP) are applied.

도 16을 참조하면, LDM 프레임은 시스템의 버전(version) 정보나 일반적인 시그널링 정보를 포함하는 부트스트랩 신호로 시작되는 것을 알 수 있다. 부트스트랩 이후 코드 레이트(code rate), 모듈레이션 정보, 피지컬 레이어 파이프(Physical Layer Pipe) 개수 정보 등을 포함하는 L1 시그널링 신호가 프리앰블로써 뒤따를 수 있다.Referring to FIG. 16, it can be seen that the LDM frame starts with a bootstrap signal including system version information or general signaling information. After bootstrapping, an L1 signaling signal including code rate, modulation information, and number information of physical layer pipes may follow as a preamble.

프리앰블(L1 SIGNAL)에 이어서 버스트(burst) 형태의 공통 피지컬 레이어 파이프(Physical Layer Pipe; PLP)가 전송될 수 있다. 이 때, 공통 피지컬 레이어 파이프는 프레임 내의 다른 피지컬 레이어 파이프들과 공유될 수 있는 데이터를 전송할 수 있다.Following the preamble (L1 SIGNAL), a common Physical Layer Pipe (PLP) in the form of a burst may be transmitted. In this case, the common physical layer pipe may transmit data that can be shared with other physical layer pipes within the frame.

공통 피지컬 레이어 파이프 이후 서로 다른 방송 신호를 서비스하기 위한 멀티플-피지컬 레이어 파이프(Multiple-Physical Layer Pipe)가 2개 레이어들의 LDM 방식으로 전송된다. 이 때, 인도어/모바일 등 견고(robust)한 수신을 요구하는 서비스(720p나 1080p HD 등)는 코어 레이어 (어퍼 레이어) 데이터 피지컬 레이어 파이프들을 통하여, 높은 전송률을 요구하는 고정 수신 서비스(4K-UHD나 멀티플 HD 등)는 인핸스드 레이어(로어 레이어) 데이터 피지컬 레이어 파이프들을 통하여 전송될 수 있다.After the common physical layer pipe, a multiple-physical layer pipe for servicing different broadcast signals is transmitted in an LDM scheme of two layers. At this time, services (720p or 1080p HD, etc.) requiring robust reception, such as indoor/mobile, pass through core layer (upper layer) data physical layer pipes, and fixed reception services (4K-UHD) requiring high transmission rates or multiple HD) can be transmitted through enhanced layer (lower layer) data physical layer pipes.

멀티플-피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱되면, 결과적으로 멀티플-피지컬 레이어 파이프들의 총 개수(total number)가 증가하는 것으로 볼 수 있다.When multiple-physical layer pipes are layered division multiplexed, it can be seen that the total number of multiple-physical layer pipes increases as a result.

이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 복잡도(complexity) 및 메모리 사이즈를 줄이기 위하여 타임 인터리버를 공유할 수 있다. 이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 같은 피지컬 레이어 파이프 사이즈(PLP size)를 가질 수도 있고, 다른 피지컬 레이어 파이프 사이즈를 가질 수도 있다.In this case, the core layer data physical layer pipe and the enhanced layer data physical layer pipe may share a time interleaver to reduce complexity and memory size. In this case, the core layer data physical layer pipe and the enhanced layer data physical layer pipe may have the same physical layer pipe size (PLP size) or different physical layer pipe sizes.

실시예에 따라, 레이어로 분할된 피지컬 레이어 파이프들은 서로 다른 PLP 사이즈를 가질 수도 있고, 이 경우 PLP의 시작 위치(start position)나 PLP의 사이즈를 식별하기 위한 정보를 시그널링할 수 있다.Depending on the embodiment, physical layer pipes divided into layers may have different PLP sizes, and in this case, information for identifying a PLP start position or PLP size may be signaled.

도 17은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 다른 예를 나타낸 도면이다.17 is a diagram illustrating another example of an LDM frame to which LDM using two layers and a multiple-physical layer pipe (PLP) are applied.

도 17을 참조하면, LDM 프레임은 부트스트랩, 프리앰블(L1 SIGNAL) 이후 공통 피지컬 레이어 파이프를 포함할 수 있는 것을 알 수 있다. 공통 피지컬 레이어 파이프 이후, 코어 레이어 데이터 피지컬 레이어 파이프들과 인핸스드 레이어 데이터 피지컬 레이어 파이프들이 2-레이어 LDM 방식으로 전송될 수 있다.Referring to FIG. 17 , it can be seen that the LDM frame may include a common physical layer pipe after bootstrap and preamble (L1 SIGNAL). After the common physical layer pipe, core layer data physical layer pipes and enhanced layer data physical layer pipes can be transmitted in a 2-layer LDM scheme.

특히, 도 17에 도시된 코어 레이어 데이터 피지컬 레이어 파이프들 및 인핸스드 레이어 데이터 피지컬 레이어 파이프들은 타입1과 타입2 중 어느 하나의 타입을 가질 수 있고, 타입1과 타입2는 다음과 같이 정의될 수 있다.In particular, the core layer data physical layer pipes and enhanced layer data physical layer pipes shown in FIG. 17 may have one of type 1 and type 2, and type 1 and type 2 may be defined as follows. there is.

- 타입1 PLP- Type 1 PLP

공통 PLP가 존재할 경우, 공통 PLP 이후에 전송됨If a common PLP exists, it is transmitted after the common PLP

프레임 안에서 하나의 버스트(burst) 형태 (one slice)로 전송됨Transmitted in one burst form (one slice) within a frame

-타입2 PLP-Type 2 PLP

타입1 PLP가 존재할 경우, 타입1 PLP 이후에 전송됨If Type 1 PLP exists, transmitted after Type 1 PLP

프레임 안에서 두 개 이상의 서브-슬라이스(sub-slice) 형태로 분산되어 전송됨Distributed and transmitted in the form of two or more sub-slices within a frame

서브-슬라이스 개수가 증가함에 따라 타임 다이버서티(time diversity)가 증가하며, 파워 소모(power consumption)의 효과를 가짐As the number of sub-slices increases, time diversity increases, which has the effect of power consumption.

이 때, 타입1 PLP는 분산되지 않은(nun-dispersed) PLP에 상응할 수 있고, 타입2 PLP는 분산된(dispersed) PLP에 상응할 수 있다. 이 때, 분산되지 않은 PLP는 연속적인 데이터 셀 인덱스(contiguous data cell indices)에 할당될 수 있다. 이 때, 분산된 PLP는 둘 이상의 서브슬라이스에 나뉘어 할당될 수 있다.In this case, the type 1 PLP may correspond to a nun-dispersed PLP, and the type 2 PLP may correspond to a dispersed PLP. In this case, the non-distributed PLPs may be allocated to contiguous data cell indices. In this case, the distributed PLPs may be divided and allocated to two or more subslices.

도 18은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 활용 예를 나타낸 도면이다.18 is a diagram showing an example of utilization of an LDM frame to which LDM using two layers and a multiple-physical layer pipe (PLP) are applied.

도 18을 참조하면, LDM 프레임은 부트스트랩, 프리앰블 이후 공통 피지컬 레이어 파이프(PLP(1,1))를 포함할 수 있고, 로버스트한 오디오 서비스를 위한 데이터 피지컬 레이어 파이프(PLP(2,1))를 타임-디비전(time-division) 방식으로 포함할 수 있다.18, the LDM frame may include a common physical layer pipe (PLP(1,1)) after bootstrap and preamble, and a data physical layer pipe (PLP(2,1) for robust audio service) ) may be included in a time-division method.

또한, 모바일/인도어 서비스(720p 또는 1080p HD)를 위한 코어 레이어 데이터 피지컬 레이어 파이프(PLP(3,1))와, 하이 데이터 레이트 서비스(4K-UHD 또는 멀티플 HD)를 위한 인핸스드 레이어 데이터 피지컬 레이어 파이프(PLP(3,2))가 2-레이어 LDM 방식으로 전송될 수 있다.In addition, core layer data physical layer pipe (PLP(3,1)) for mobile/indoor service (720p or 1080p HD) and enhanced layer data physical layer for high data rate service (4K-UHD or multiple HD) A pipe (PLP(3,2)) may be transmitted in a 2-layer LDM scheme.

도 19는 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 활용 예를 나타낸 도면이다.19 is a diagram illustrating another utilization example of an LDM frame to which LDM using two layers and a multiple-physical layer pipe are applied.

도 19를 참조하면, LDM 프레임은 부트스트랩, 프리앰블, 공통 피지컬 레이어 파이프(PLP(1,1))를 포함할 수 있다. 이 때, 로버스트한 오디오 서비스와 모바일/인도어 서비스(720p 또는 1080p HD)는 코어 레이어 데이터 피지컬 레이어 파이프들(PLP(2,1), PLP(3,1))에 나뉘어 전송되고, 하이 데이터 레이트 서비스(4K-UHD 또는 멀티플 HD)는 인핸스드 레이어 데이터 피지컬 레이어 파이프들(PLP(2,2), PLP(3,2))에 의하여 전송될 수 있다.Referring to FIG. 19, an LDM frame may include a bootstrap, a preamble, and a common physical layer pipe (PLP(1,1)). At this time, the robust audio service and mobile/indoor service (720p or 1080p HD) are divided into core layer data and physical layer pipes (PLP(2,1), PLP(3,1)) and transmitted, and high data rate A service (4K-UHD or multiple HD) can be transmitted by enhanced layer data physical layer pipes (PLP(2,2), PLP(3,2)).

이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 동일한 타임 인터리버를 사용할 수 있다.In this case, the core layer data physical layer pipe and the enhanced layer data physical layer pipe may use the same time interleaver.

이 때, 같은 서비스를 제공하는 피지컬 레이어 파이프들(PLP(2,2), PLP(3,2))은 동일한 PLP 그룹을 나타내는 PLP_GROUP_ID를 이용하여 동일한 서비스를 제공하는 것임을 시그널링할 수 있다.In this case, the physical layer pipes (PLP(2,2) and PLP(3,2)) providing the same service may signal that they provide the same service by using PLP_GROUP_ID indicating the same PLP group.

실시예에 따라, LDM 레이어 각각에 대하여 서로 다른 사이즈의 피지컬 레이어 파이프들이 사용되는 경우, PLP_GROUP_ID 없이 피지컬 레이어 파이프들 각각의 시작 위치, 사이즈에 따라 서비스가 식별될 수도 있다.Depending on the embodiment, when physical layer pipes of different sizes are used for each LDM layer, a service may be identified according to the starting position and size of each of the physical layer pipes without PLP_GROUP_ID.

도 18 및 19에서 PLP(i,j)에 의해 멀티플 피지컬 레이어 파이프들 및 레이어드 디비전 멀티플렉싱에 상응하는 레이어들을 식별하는 경우를 예로 들었으나, PLP 식별 정보 및 레이어 식별 정보는 각각 별개의 필드로 시그널링될 수도 있다.18 and 19 exemplify the case of identifying multiple physical layer pipes and layers corresponding to layered division multiplexing by PLP(i,j), but PLP identification information and layer identification information may be signaled as separate fields. may be

실시예에 따라, 레이어마다 서로 다른 크기의 PLP가 사용될 수도 있다. 이 경우, PLP 식별자를 통해 각각의 서비스를 식별할 수 있다.Depending on embodiments, PLPs of different sizes may be used for each layer. In this case, each service may be identified through a PLP identifier.

레이어마다 서로 다른 크기의 PLP가 사용되는 경우, PLP마다 PLP 시작 위치 및 PLP 길이를 시그널링할 수 있다.When PLPs having different sizes are used for each layer, a PLP start position and a PLP length may be signaled for each PLP.

하기 수도코드는 본 발명의 일실시예에 따른 프리앰블에 포함되는 필드들의 일 예를 나타낸 것이다. 이 때, 하기 수도코드는 프리앰블의 L1 시그널링 정보에 포함될 수 있다.The pseudo code below shows an example of fields included in a preamble according to an embodiment of the present invention. In this case, the pseudo code below may be included in the L1 signaling information of the preamble.

[수도코드][water supply code]

SUB_SLICES_PER_FRAME (15 bits)SUB_SLICES_PER_FRAME (15 bits)

NUM_PLP (8 bits)NUM_PLP (8 bits)

NUM_AUX (4 bits)NUM_AUX (4 bits)

AUX_CONFIG_RFU (8 bits)AUX_CONFIG_RFU (8 bits)

for i=0.. NUM_RF-1 {for i=0.. NUM_RF-1 {

RF_IDX (3 bits)RF_IDX (3 bits)

FREQUENCY (32 bits)FREQUENCY (32 bits)

}}

IF S2=='xxx1' {IF S2=='xxx1' {

FEF_TYPE (4 bits)FEF_TYPE (4 bits)

FEF_LENGTH (22 bits)FEF_LENGTH (22 bits)

FEF_INTERVAL (8 bits)FEF_INTERVAL (8 bits)

}}

for i=0 .. NUM_PLP-1 {for i=0 .. NUM_PLP-1 {

NUM_LAYER (2~3 bits)NUM_LAYER (2~3 bits)

for j=0 .. NUM_LAYER-1{ for j=0 .. NUM_LAYER-1{

/ * Signaling for each layer */ /* Signaling for each layer */

PLP_ID (i, j) (8 bits) PLP_ID (i, j) (8 bits)

PLP_GROUP_ID (8 bits) PLP_GROUP_ID (8 bits)

PLP_TYPE (3 bits) PLP_TYPE (3 bits)

PLP_PAYLOAD_TYPE (5 bits) PLP_PAYLOAD_TYPE (5 bits)

PLP_COD (4 bits) PLP_COD (4 bits)

PLP_MOD (3 bits) PLP_MOD (3 bits)

PLP_SSD (1 bit) PLP_SSD (1 bit)

PLP_FEC_TYPE (2 bits) PLP_FEC_TYPE (2 bits)

PLP_NUM_BLOCKS_MAX (10 bits) PLP_NUM_BLOCKS_MAX (10 bits)

IN_BAND_A_FLAG (1 bit) IN_BAND_A_FLAG (1 bit)

IN_BAND_B_FLAG (1 bit) IN_BAND_B_FLAG (1 bit)

PLP_MODE (2 bits) PLP_MODE (2 bits)

STATIC_PADDING_FLAG (1 bit) STATIC_PADDING_FLAG (1 bit)

IF (j > 0) IF (j > 0)

LL_INJECTION_LEVEL (3~8 bits) LL_INJECTION_LEVEL (3~8 bits)

} / * End of NUM_LAYER loop */ } /* End of NUM_LAYER loop */

/ * Common signaling for all layers */ /* Common signaling for all layers */

FF_FLAG (1 bit)FF_FLAG (1 bit)

FIRST_RF_IDX (3 bits)FIRST_RF_IDX (3 bits)

FIRST_FRAME_IDX (8 bits)FIRST_FRAME_IDX (8 bits)

FRAME_INTERVAL (8 bits)FRAME_INTERVAL (8 bits)

TIME_IL_LENGTH (8 bits)TIME_IL_LENGTH (8 bits)

TIME_IL_TYPE (1 bit)TIME_IL_TYPE (1 bit)

RESERVED_1 (11 bits)RESERVED_1 (11 bits)

STATIC_FLAG (1 bit)STATIC_FLAG (1 bit)

PLP_START (24 bits)PLP_START (24 bits)

PLP_SIZE (24 bits)PLP_SIZE (24 bits)

} / * End of NUM_PLP loop */ } /* End of NUM_PLP loop */

FEF_LENGTH_MSB (2 bits)FEF_LENGTH_MSB (2 bits)

RESERVED_2 (30 bits)RESERVED_2 (30 bits)

for i=0 .. NUM_AUX-1 {for i=0 .. NUM_AUX-1 {

AUX_STREAM_TYPE (4 bits)AUX_STREAM_TYPE (4 bits)

AUX_PRIVATE_CONF (28 bits)AUX_PRIVATE_CONF (28 bits)

} }

상기 수도코드에서 NUM_LAYER는 2비트 또는 3비트로 구성될 수 있다. 이 때, NUM_LAYER는 시간적으로 분할된 각각의 PLP 내에서 레이어들의 개수를 나타내기 위해 사용되는 필드일 수 있다. 이 때, NUM_LAYER는 NUM_PLP 루프 내에서 정의되어 시간적으로 분할된 각각의 PLP마다 다른 개수의 레이어들을 가질 수 있다.In the above pseudo code, NUM_LAYER may consist of 2 bits or 3 bits. In this case, NUM_LAYER may be a field used to indicate the number of layers within each temporally divided PLP. In this case, NUM_LAYER may have a different number of layers for each temporally divided PLP defined within the NUM_PLP loop.

상기 수도코드에서 LL_INJECTION_LEVEL은 3~8비트로 구성될 수 있다. 이 때, LL_INJECTION_LEVEL은 로어 레이어(인핸스드 레이어)의 삽입 레벨(injection level)을 정의하기 위한 필드일 수 있다. 이 때, LL_INJECTION_LEVEL은 인젝션 레벨 정보에 상응하는 것일 수 있다.In the pseudo code, LL_INJECTION_LEVEL may consist of 3 to 8 bits. In this case, LL_INJECTION_LEVEL may be a field for defining an injection level of a lower layer (enhanced layer). At this time, LL_INJECTION_LEVEL may correspond to injection level information.

이 때, LL_INJECTION_LEVEL은 레이어가 2개 이상인 경우, 두 번째 레이어부터(j>0) 정의될 수 있다.In this case, LL_INJECTION_LEVEL may be defined from the second layer (j>0) when there are two or more layers.

PLP_ID(i,j), PLP_GROUP_ID, PLP_TYPE, PLP_PAYLOAD_TYPE, PLP_COD, PLP_MOD, PLP_SSD, PLP_FEC_TYPE, PLP_NUM_BLOCKS_MAX, IN_BAND_A_FLAG, IN_BAND_B_FLAG, PLP_MODE, STATIC_PADDING_FLAG 등의 필드들은 각각의 레이어 별로 정의되는 파라미터들로, NUM_LAYER 루프 내에서 정의될 수 있다.Fields such as PLP_ID(i,j), PLP_GROUP_ID, PLP_TYPE, PLP_PAYLOAD_TYPE, PLP_COD, PLP_MOD, PLP_SSD, PLP_FEC_TYPE, PLP_NUM_BLOCKS_MAX, IN_BAND_A_FLAG, IN_BAND_B_FLAG, PLP_MODE, and STATIC_PADDING_FLAG are parameters defined for each layer and are defined within the NUM_LAYER loop. can

이 때, PLP_ID(i,j)는 PLP 식별 정보 및 레이어 식별 정보에 상응하는 것일 수 있다. 예를 들어, PLP_ID(i,j)의 i는 PLP 식별 정보에 상응하고, j는 레이어 식별 정보에 상응하는 것일 수 있다.In this case, PLP_ID (i, j) may correspond to PLP identification information and layer identification information. For example, i of PLP_ID(i,j) may correspond to PLP identification information and j may correspond to layer identification information.

실시예에 따라, PLP 식별 정보와 레이어 식별 정보는 별개의 필드들로 프리앰블에 포함될 수도 있다.Depending on embodiments, PLP identification information and layer identification information may be included in the preamble as separate fields.

또한, TIME_IL_LENGTH나 TIME_IL_TYPE 등의 타임 인터리버 정보나 PLP 사이즈와 관련된 FRAME_INTERVAL이나 FF_FLAG, FIRST_RF_IDX, FIRST_FRAME_IDX, RESERVED_1, STATIC_FLAG 등의 필드들은 NUM_LAYER 루프 밖, NUM_PLP 루프 안에서 정의될 수 있다.In addition, fields such as FRAME_INTERVAL, FF_FLAG, FIRST_RF_IDX, FIRST_FRAME_IDX, RESERVED_1, and STATIC_FLAG related to time interleaver information such as TIME_IL_LENGTH or TIME_IL_TYPE or PLP size may be defined outside the NUM_LAYER loop or inside the NUM_PLP loop.

특히, PLP_TYPE은 전술한 피지컬 레이어 파이프들의 타입 정보를 나타내는 것으로, 제1 타입과 제2 타입 두 가지를 식별하면 되므로 1비트로 구성될 수도 있다. 상기 수도코드에서는 PLP_TYPE이 레이어 식별 정보(j)에 상응하는 조건문의 판단 없이 상기 프리앰블에 포함되는 예를 설명하였으나, PLP_TYPE은 레이어 식별 정보(j)와 기설정된 값(0)을 비교한 결과(if(j=0))에 따라 선택적으로 시그널링(코어 레이어에 대해서만 전송)될 수도 있다.In particular, PLP_TYPE indicates type information of the aforementioned physical layer pipes, and may be composed of 1 bit since it only needs to identify two types, the first type and the second type. In the pseudocode, an example in which PLP_TYPE is included in the preamble without determining a conditional sentence corresponding to layer identification information (j) has been described, but PLP_TYPE is a result of comparing layer identification information (j) with a preset value (0) (if (j = 0)) may be selectively signaled (transmitted only for the core layer).

상기 수도코드에서 PLP_TYPE은 NUM_LAYER 루프 안에서 정의된 경우를 예로 들었으나, 실시예에 따라 PLP_TYPE은 NUM_LAYER 루프 밖, NUM_PLP 루프 안에서 정의될 수도 있다.In the above pseudo code, the case where PLP_TYPE is defined within the NUM_LAYER loop is exemplified, but PLP_TYPE may be defined outside the NUM_LAYER loop or within the NUM_PLP loop, depending on the embodiment.

상기 수도코드에서 PLP_START는 해당 피지컬 레이어 파이프의 시작 위치(start position)를 나타낸다. 이 때, PLP_START는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 시작 위치를 나타낼 수 있다. 이 때, PLP_START는 해당 PLP의 첫 번째 데이터 셀에 상응하는 인덱스일 수 있다.In the pseudo code, PLP_START represents the start position of the corresponding physical layer pipe. At this time, PLP_START may indicate a start position using a cell addressing scheme. In this case, PLP_START may be an index corresponding to the first data cell of the corresponding PLP.

특히, PLP_START는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있고, 실시예에 따라 PLP의 사이즈를 시그널링하는 필드와 함께 멀티플-피지컬 레이어 파이프를 이용한 서비스 식별에 이용될 수도 있다.In particular, PLP_START may be signaled for each of all physical layer pipes, and may be used for service identification using multiple-physical layer pipes along with a field signaling the size of a PLP according to an embodiment.

상기 수도코드에서 PLP_SIZE는 피지컬 레이어 파이프들의 사이즈 정보이다. 이 때, PLP_SIZE는 해당 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수와 동일하게 설정될 수 있다.In the pseudo code, PLP_SIZE is size information of physical layer pipes. In this case, PLP_SIZE may be set equal to the number of data cells allocated to the corresponding physical layer pipe.

즉, 상기 수도코드에서 PLP_TYPE은 레이어 식별 정보를 고려하여 시그널링되고, PLP_SIZE 및 PLP_START는 레이어 식별 정보와 무관하게 모든 피지컬 레이어 파이프들에 대하여 시그널링되는 것으로 볼 수 있다.That is, in the pseudo code, it can be seen that PLP_TYPE is signaled in consideration of layer identification information, and PLP_SIZE and PLP_START are signaled for all physical layer pipes regardless of layer identification information.

도 3 및 도 7에 도시된 결합기(340)는 코어 레이어 신호와 인핸스드 레이어 신호를 결합(combine)하는 기능을 하고, 코어 레이어 신호 및 인핸스드 레이어 신호가 하나의 타임 인터리버를 공유하므로 코어 레이어 신호 및 인핸스드 레이어 신호에 공유되는 타임 인터리버 그룹 단위로 결합을 수행할 수 있다.The combiner 340 shown in FIGS. 3 and 7 serves to combine the core layer signal and the enhanced layer signal, and since the core layer signal and the enhanced layer signal share one time interleaver, the core layer signal And combining may be performed in units of time interleaver groups shared with enhanced layer signals.

이 때, 타임 인터리버 그룹은 코어 레이어를 기준으로 설정되는 것이 메모리 효율성이나 시스템 효율성 측면에서 유리하다.At this time, it is advantageous in terms of memory efficiency or system efficiency that the time interleaver group is set based on the core layer.

다만, 코어 레이어를 기준으로 타임 인터리버 그룹을 설정하는 경우, 인핸스드 레이어에서 타임 인터리버 그룹 경계로 분할되는 FEC 블록이 존재할 수 있는데, 이와 같이 분할되는 FEC 블록이 존재하는 경우에는 타임 인터리버 그룹의 경계에 상응하는 FEC 블록의 일부분을 식별하는데 필요한 필드들의 시그널링이 필요할 수 있다.However, when the time interleaver group is set based on the core layer, there may be FEC blocks divided at the boundary of the time interleaver group in the enhanced layer. Signaling of fields necessary to identify a part of the corresponding FEC block may be required.

레이어 디비전 멀티플렉싱에 사용되는 타임 인터리버는 컨벌루셔널 타임 인터리버(convolutional time interleaver; CTI) 또는 하이브리드 타임 인터리버(hybrid time interleaver; HTI)일 수 있다. 이 때, 컨벌루셔널 타임 인터리버는 코어 레이어의 피지컬 레이어 파이프가 하나인 경우에 사용될 수 있고, 코어 레이어의 피지컬 레이어 파이프가 둘 이상인 경우에는 하이브리드 타임 인터리버가 사용될 수 있다. 하이브리드 타임 인터리버가 사용되는 경우에는 피지컬 레이어 파이프가 완전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.A time interleaver used for layer division multiplexing may be a convolutional time interleaver (CTI) or a hybrid time interleaver (HTI). In this case, the convolutional time interleaver may be used when the core layer has one physical layer pipe, and the hybrid time interleaver may be used when the core layer has two or more physical layer pipes. When a hybrid time interleaver is used, a physical layer pipe may include only complete FEC blocks.

도 20은 컨벌루셔널 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.20 is a diagram illustrating an example of a case in which a convolutional time interleaver is used.

도 20을 참조하면, 서브프레임이 코어 레이어 및 인핸스드 레이어 두 개의 레이어들을 포함하는 것을 알 수 있다.Referring to FIG. 20 , it can be seen that a subframe includes two layers: a core layer and an enhanced layer.

도 20에 도시된 예에서 서브프레임은 코어 레이어에 하나의 피지컬 레이어 파이프(PLP #0)만을 포함하므로 서브프레임에 상응하는 타임 인터리버는 컨벌루셔널 타임 인터리버이다. 컨벌루셔널 타임 인터리버가 사용되는 경우 각각의 레이어의 피지컬 레이어 파이프는 불완전한 FEC 블록(incomplete FEC block)을 포함할 수 있다.In the example shown in FIG. 20, since the subframe includes only one physical layer pipe (PLP #0) in the core layer, the time interleaver corresponding to the subframe is a convolutional time interleaver. When the convolutional time interleaver is used, the physical layer pipe of each layer may include an incomplete FEC block.

이와 같은 불완전한 FEC 블록은 PLP의 경계(edge)에 위치하고, 각각의 PLP에서 첫 번째 완전한 FEC block의 위치를 가리키는 "L1D_plp_CTI_fec_block_start"와 같은 필드를 이용하여 식별될 수 있다.Such an incomplete FEC block may be identified using a field such as "L1D_plp_CTI_fec_block_start" located at the edge of the PLP and indicating the position of the first complete FEC block in each PLP.

도 20에 도시된 예는 코어 레이어의 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어의 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 동일한 경우이다.In the example shown in FIG. 20 , the start position and size of the physical layer pipe (PLP #0) of the core layer and the physical layer pipe (PLP #1 of the enhanced layer) are the same.

도 20에 도시된 예에서 타임 인터리버 그룹(TI Group)은 코어 레이어의 피지컬 레이어 파이프(PLP #0)에 상응하는 것을 알 수 있다. 타임 인터리버 그룹은 코어 레이어 및 인핸스드 레어어에 공통적으로 적용되는 것으로, 코어 레이어에 상응하여 설정되는 것이 메모리나 시스템 효율 측면에서 유리하다.In the example shown in FIG. 20 , it can be seen that the time interleaver group (TI Group) corresponds to the physical layer pipe (PLP #0) of the core layer. The time interleaver group is commonly applied to the core layer and the enhanced layer, and it is advantageous in terms of memory or system efficiency to set the time interleaver group corresponding to the core layer.

도 21은 컨벌루셔널 타임 인터리버가 사용되는 경우의 다른 예를 나타낸 도면이다.21 is a diagram illustrating another example of a case in which a convolutional time interleaver is used.

도 21을 참조하면, 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 상이한 것을 알 수 있다.Referring to FIG. 21 , it can be seen that the start positions and sizes of the core layer physical layer pipe (PLP #0) and the enhanced layer physical layer pipe (PLP #1) are different.

이와 같이 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 상이한 경우, 인핸스드 레이어에 공백 영역(empty area)이 포함될 수 있다.In this way, when the starting positions and sizes of the core layer physical layer pipe (PLP #0) and the enhanced layer physical layer pipe (PLP #1) are different, an empty area may be included in the enhanced layer.

도 21에 도시된 바와 같이, 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 후단에 공백 영역이 포함되는 경우 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)는 완전한 FEC 블록으로 끝난다.As shown in FIG. 21 , when a blank area is included at the rear end of the enhanced layer physical layer pipe (PLP #1), the enhanced layer physical layer pipe (PLP #1) ends with a complete FEC block.

도 22는 하이브리드 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.22 is a diagram illustrating an example of a case where a hybrid time interleaver is used.

도 22를 참조하면, 코어 레이어에 두 개의 피지컬 레이어 파이프들(PLP #0, PLP #1)이 포함된 것을 알 수 있다.Referring to FIG. 22 , it can be seen that the core layer includes two physical layer pipes (PLP #0 and PLP #1).

이와 같이, 코어 레이어가 멀티플 피지컬 레이어 파이프들로 이루어진 경우, 하이브리드 타임 인터리버가 사용된다.As such, when the core layer is composed of multiple physical layer pipes, a hybrid time interleaver is used.

하이브리드 타임 인터리버가 사용되는 경우, 코어 레이어 및 인핸스드 레이어의 모든 피지컬 레이어 파이프들은 완전한 FEC 블록들만(only complete FEC blocks) 포함한다.When the hybrid time interleaver is used, all physical layer pipes of the core layer and the enhanced layer include only complete FEC blocks.

이 때, 인핸스드 레이어의 일부분(some part)은 코어 레이어 경계와의 정렬(align)을 위해 비워질 수 있다.In this case, a part of the enhanced layer may be vacated for alignment with the boundary of the core layer.

도 23은 도 22에 도시된 예에서 타임 인터리버 그룹을 나타낸 도면이다.FIG. 23 is a diagram illustrating a time interleaver group in the example shown in FIG. 22 .

도 23을 참조하면, 코어 레이어의 피지컬 레이어 파이프들의 경계에 상응하여 타임 인터리버 그룹 경계가 설정된 것을 알 수 있다.Referring to FIG. 23 , it can be seen that the time interleaver group boundary is set to correspond to the boundary of the physical layer pipes of the core layer.

도 23에는 타임 인터리버 그룹이 하나의 코어 레이어 피지컬 레이어 파이프만을 포함하는 경우를 예로 들었으나, 실시예에 따라 타임 인터리버 그룹은 둘 이상의 코어 레이어 피지컬 파이프들을 포함할 수 있다.In FIG. 23, a case in which a time interleaver group includes only one core layer physical layer pipe is exemplified, but according to an embodiment, a time interleaver group may include two or more core layer physical pipes.

도 23에 도시된 예에서, 인핸스드 레이어의 경우 타임 인터리버 그룹 경계에 의해 하나의 FEC 블록이 분할될 수 있다.In the example shown in FIG. 23 , in the case of an enhanced layer, one FEC block may be divided by a TI group boundary.

이는, 타임 인터리버 그룹 분할이 코어 레이어 기준으로 수행되기 때문인데, 이러한 경우에 타임 인터리버 그룹 경계에 상응하는 인핸스드 레이어의 불완전한 FEC 블록을 식별할 수 있는 정보를 시그널링할 수 있다.This is because time interleaver group division is performed on a core layer basis. In this case, information capable of identifying an incomplete FEC block of an enhanced layer corresponding to a time interleaver group boundary can be signaled.

도 24 내지 도 26은 도 23에 도시된 예에서 불완전한 FEC 블록의 사이즈를 계산하는 과정을 도시한 도면이다.24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG. 23 .

도 24를 참조하면, 코어 레이어의 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #0)), 코어 레이어의 피지컬 레이어 파이프의 사이즈(L1D_plp_size(PLP #0)) 및 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #2))를 이용하여 인핸스드 레이어 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #2)) 및 타임 인터리버 그룹 경계 사이의 거리(A)를 산출하는 것을 수 있다.Referring to FIG. 24 , the starting position of the physical layer pipe of the core layer (L1D_plp_start (PLP #0)), the size of the physical layer pipe of the core layer (L1D_plp_size (PLP #0)), and the start of the physical layer pipe of the enhanced layer It is possible to calculate the distance (A) between the start position (L1D_plp_start (PLP #2)) of the enhanced layer physical layer pipe and the time interleaver group boundary using the position (L1D_plp_start (PLP #2)).

도 25를 참조하면, 인핸스드 레이어의 FEC 블록 사이즈를 이용하여 분할된 FEC 블록의 시작 위치 및 타임 인터리버 그룹 경계 사이의 거리(B)를 산출하는 것을 알 수 있다.Referring to FIG. 25 , it can be seen that the distance B between the start position of the divided FEC block and the time interleaver group boundary is calculated using the FEC block size of the enhanced layer.

이 때, FEC 블록 사이즈는 상기 인핸스드 레이어에 상응하는 모듈레이션 정보(L1D_plp_mod) 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보(L1D_plp_fec_type)를 이용하여 결정될 수 있다.In this case, the FEC block size may be determined using modulation information (L1D_plp_mod) corresponding to the enhanced layer and FEC type information (L1D_plp_fec_type) corresponding to the enhanced layer.

도 26을 참조하면, 타임 인터리버 그룹들의 경계에 상응하는 인핸스드 레이어의 FEC 블록의 일부분(C)이 식별되는 것을 알 수 있다.Referring to FIG. 26 , it can be seen that a part (C) of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups is identified.

하기 표 3은 본 발명의 일실시예에 따른 프리앰블의 L1-Detail 필드들의 일 예를 나타낸 것이다.Table 3 below shows an example of L1-Detail fields of the preamble according to an embodiment of the present invention.

본 발명의 일실시예에 따른 프리앰블은 L1-Basic 및 L1-Detail을 포함할 수 있다.A preamble according to an embodiment of the present invention may include L1-Basic and L1-Detail.

SyntaxSyntax # of bits# of bits L1_Detail_signaling() {L1_Detail_signaling() { L1D_version L1D_version 44 L1D_num_rf L1D_num_rf 33 for L1D_rf_id=1 .. L1D_num_rf { for L1D_rf_id=1 .. L1D_num_rf { L1D_rf_frequency L1D_rf_frequency 1919 } } if ( L1B_time_info_flag != 00 ) { if ( L1B_time_info_flag != 00 ) { L1D_time_sec L1D_time_sec 3232 L1D_time_msec L1D_time_msec 1010 if ( L1B_time_info_flag != 01 ) { if ( L1B_time_info_flag != 01 ) { L1D_time_usec L1D_time_usec 1010 if ( L1B_time_info_flag != 10 ) { if ( L1B_time_info_flag != 10 ) { L1D_time_nsec L1D_time_nsec 1010 } } } } } } for i=0 .. L1B_num_subframes { for i=0 .. L1B_num_subframes { if (i > 0) { if (i > 0) { L1D_mimo L1D_mimo 1One L1D_miso L1D_miso 22 L1D_fft_size L1D_fft_size 22 L1D_reduced_carriers L1D_reduced_carriers 33 L1D_guard_interval L1D_guard_interval 44 L1D_num_ofdm_symbols L1D_num_ofdm_symbols 1111 L1D_scattered_pilot_pattern L1D_scattered_pilot_pattern 55 L1D_scattered_pilot_boost L1D_scattered_pilot_boost 33 L1D_sbs_first L1D_sbs_first 1One L1D_sbs_last L1D_sbs_last 1One } } if (L1B_num_subframes>0) { if (L1B_num_subframes>0) { L1D_subframe_multiplex L1D_subframe_multiplex 1One } } L1D_frequency_interleaver L1D_frequency_interleaver 1One L1D_num_plp L1D_num_plp 66 for j=0 .. L1D_num_plp { for j=0 .. L1D_num_plp { L1D_plp_id L1D_plp_id 66 L1D_plp_lls_flag L1D_plp_lls_flag 1One L1D_plp_layer L1D_plp_layer 22 L1D_plp_start L1D_plp_start 2424 L1D_plp_size L1D_plp_size 2424 L1D_plp_scrambler_type L1D_plp_scrambler_type 22 L1D_plp_fec_type L1D_plp_fec_type 44 if (L1D_plp_fec_type ∈ {0,1,2,3,4,5}) { if (L1D_plp_fec_type ∈ {0,1,2,3,4,5}) { L1D_plp_mod L1D_plp_mod 44 L1D_plp_cod L1D_plp_cod 44 } } L1D_plp_TI_mode L1D_plp_TI_mode 22 if ( L1D_plp_TI_mode=00) { if ( L1D_plp_TI_mode=00) { L1D_plp_fec_block_start L1D_plp_fec_block_start 1515 } } if ( L1D_plp_TI_mode=01) { if ( L1D_plp_TI_mode=01) { L1D_plp_CTI_fec_block_start L1D_plp_CTI_fec_block_start 2222 } } if (L1D_num_rf>0) { if (L1D_num_rf>0) { L1D_plp_num_channel_bonded L1D_plp_num_channel_bonded 33 if (L1D_plp_num_channel_bonded>0) { if (L1D_plp_num_channel_bonded>0) { L1D_plp_channel_bonding_format L1D_plp_channel_bonding_format 22 for k=0 .. L1D_plp_num_channel_bonded{ for k=0 .. L1D_plp_num_channel_bonded{ L1D_plp_bonded_rf_id L1D_plp_bonded_rf_id 33 } } } } } } if (i=0 && L1B_first_sub_mimo=1) || (i >1 && L1D_mimo=1) { if (i=0 && L1B_first_sub_mimo=1) || (i >1 && L1D_mimo=1) { L1D_plp_stream_combining L1D_plp_stream_combining 1One L1D_plp_IQ_interleaving L1D_plp_IQ_interleaving 1One L1D_plp_PH L1D_plp_PH 1One } } if (L1D_plp_layer=0) { if (L1D_plp_layer=0) { L1D_plp_type L1D_plp_type 1One if L1D_plp_type=1 { if L1D_plp_type=1 { L1D_plp_num_subslices L1D_plp_num_subslices 1414 L1D_plp_subslice_interval L1D_plp_subslice_interval 2424 } } L1D_plp_TI_extended_interleaving L1D_plp_TI_extended_interleaving 1One if (L1D_plp_TI_mode=01) { if (L1D_plp_TI_mode=01) { L1D_plp_CTI_depth L1D_plp_CTI_depth 33 L1D_plp_CTI_start_row L1D_plp_CTI_start_row 1111 } else if (L1D_plp_TI_mode=10) { } else if (L1D_plp_TI_mode=10) { L1D_plp_HTI_inter_subframe L1D_plp_HTI_inter_subframe 1One L1D_plp_HTI_num_ti_blocks L1D_plp_HTI_num_ti_blocks 44 L1D_plp_HTI_num_fec_blocks_max L1D_plp_HTI_num_fec_blocks_max 1212 if (L1D_plp_HTI_inter_subframe=0) { if (L1D_plp_HTI_inter_subframe=0) { L1D_plp_HTI_num_fec_blocks L1D_plp_HTI_num_fec_blocks 1212 } else { } else { for (k=0.. L1D_plp_HTI_num_ti_blocks) { for (k=0.. L1D_plp_HTI_num_ti_blocks) { L1D_plp_HTI_num_fec_blocks L1D_plp_HTI_num_fec_blocks 1212 } } } } L1D_plp_HTI_cell_interleaver L1D_plp_HTI_cell_interleaver 1One } } } else { } else { L1D_plp_ldm_injection_level L1D_plp_ldm_injection_level 55 } } } } } } L1D_reserved L1D_reserved as neededas needed L1D_crc L1D_crc 3232 }}

상기 표 3에서 비트가 할당된 모든 비트들은 Unsigned integer most significant bit first(uimsbf) 포맷에 상응하는 것일 수 있다.상기 표 3에 기재된 필드들 중 L1D_plp_layer는 각각의 피지컬 레이어 파이프에 상응하는 레이어를 나타내는 것일 수 있다. L1D_plp_start는 현재 피지컬 레이어 파이프(current PLP)의 시작 위치 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스를 나타내는 것일 수 있다. L1D_plp_size는 현재 피지컬 레이어 파이프의 사이즈 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수를 나타내는 것일 수 있다.All bits to which bits are allocated in Table 3 may correspond to an unsigned integer most significant bit first (uimsbf) format. Among the fields listed in Table 3, L1D_plp_layer indicates a layer corresponding to each physical layer pipe. can L1D_plp_start corresponds to start position information of the current PLP and may indicate the index of the first data cell of the current physical layer pipe. L1D_plp_size corresponds to size information of the current physical layer pipe, and may indicate the number of data cells allocated to the current physical layer pipe.

L1D_plp_fec_type은 현재 피지컬 레이어 파이프의 FEC 타입 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프를 인코딩하는데 사용된 FEC(Forward Error Correction) 방법을 나타내는 것일 수 있다.L1D_plp_fec_type corresponds to FEC type information of the current physical layer pipe, and may indicate a Forward Error Correction (FEC) method used to encode the current physical layer pipe.

예를 들어, L1D_plp_fec_type="0000"은 BCH 및 16200 LDPC에 상응하고, L1D_plp_fec_type="0001"은 BCH 및 64800 LDPC에 상응하고, L1D_plp_fec_type="0010"은 CRC 및 16200 LDPC에 상응하고, L1D_plp_fec_type="0011"은 CRC 및 64800 LDPC에 상응하고, L1D_plp_fec_type="0100"은 16200 LDPC에 상응하고, L1D_plp_fec_type="0101"은 64800 LDPC에 상응할 수 있다. For example, L1D_plp_fec_type="0000" corresponds to BCH and 16200 LDPC, L1D_plp_fec_type="0001" corresponds to BCH and 64800 LDPC, L1D_plp_fec_type="0010" corresponds to CRC and 16200 LDPC, and L1D_plp_fec_type="0011 " may correspond to CRC and 64800 LDPC, L1D_plp_fec_type="0100" may correspond to 16200 LDPC, and L1D_plp_fec_type="0101" may correspond to 64800 LDPC.

L1D_plp_mod는 현재 피지컬 레이어 파이프의 모듈레이션 정보를 나타내는 것일 수 있다. 이 때, L1D_plp_mod는 상기 표 3과 같이 L1D_plp_fec_type이 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.L1D_plp_mod may indicate modulation information of a current physical layer pipe. At this time, L1D_plp_mod can be signaled only when L1D_plp_fec_type satisfies a preset condition as shown in Table 3 above.

예를 들어, L1D_plp_mod="0000"은 QPSK에 상응하고, L1D_plp_mod="0001"은 16QAM-NUC에 상응하고, L1D_plp_mod="0010"은 64QAM-NUC에 상응하고, L1D_plp_mod="0011"은 256QAM-NUC에 상응하고, L1D_plp_mod="0100"은 1024QAM-NUC에 상응하고, L1D_plp_mod="0101"은 4096QAM-NUM에 상응할 수 있다. 이 때, L1D_plp_mod는 L1D_plp_fec_type이 64800 LDPC에 상응하는 경우에만 "0100"이나 "0101"로 설정될 수 있다.For example, L1D_plp_mod="0000" corresponds to QPSK, L1D_plp_mod="0001" corresponds to 16QAM-NUC, L1D_plp_mod="0010" corresponds to 64QAM-NUC, and L1D_plp_mod="0011" corresponds to 256QAM-NUC , L1D_plp_mod="0100" may correspond to 1024QAM-NUC, and L1D_plp_mod="0101" may correspond to 4096QAM-NUM. At this time, L1D_plp_mod can be set to "0100" or "0101" only when L1D_plp_fec_type corresponds to 64800 LDPC.

L1D_plp_TI_mode는 PLP의 타임 인터리빙 모드를 나타낸다.L1D_plp_TI_mode represents a time interleaving mode of PLP.

예를 들어, L1D_plp_TI_mode="00"은 타임 인터리버를 사용하지 않는 모드를 나타내고, L1D_plp_TI_mode="01"은 컨벌루셔널 타임 인터리빙 모드를 나타내고, L1D_plp_TI_mode="10"은 하이브리드 타임 인터리빙 모드를 나타낼 수 있다.For example, L1D_plp_TI_mode="00" may indicate a mode not using a time interleaver, L1D_plp_TI_mode="01" may indicate a convolutional time interleaving mode, and L1D_plp_TI_mode="10" may indicate a hybrid time interleaving mode.

L1D_plp_fec_block_start는 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보에 상응하는 것일 수 있다. L1D_plp_fec_block_start는 L1D_plp_TI_mode="00"인 경우에만 시그널링될 수 있다.L1D_plp_fec_block_start may correspond to start position information of the first complete FEC block in the physical layer pipe. L1D_plp_fec_block_start can be signaled only when L1D_plp_TI_mode="00".

레이어드 디비전 멀티플렉싱이 사용되는 경우, 각각의 레이어에서 첫 번째 FEC 블록의 시작 위치가 달라질 수 있으므로 L1D_plp_fec_block_start는 각각의 레이어에 대하여 시그널링될 수 있다.When layered division multiplexing is used, L1D_plp_fec_block_start may be signaled for each layer because the start position of the first FEC block in each layer may be different.

L1D_plp_CTI_fec_block_start는 피지컬 레이어 파이프 내의 첫 번째 완전한 블록의 시작 위치 정보에 상응하는 것일 수 있다. L1D_plp_CTI_fec_block_start는 L1D_plp_TI_mode="01"인 경우에만 시그널링될 수 있다.L1D_plp_CTI_fec_block_start may correspond to start position information of the first complete block in the physical layer pipe. L1D_plp_CTI_fec_block_start can be signaled only when L1D_plp_TI_mode=“01”.

이 때, L1D_plp_fec_block_start보다 L1D_plp_CTI_fec_block_start에 많은 비트가 할당될 수 있다.In this case, more bits may be allocated to L1D_plp_CTI_fec_block_start than to L1D_plp_fec_block_start.

전술한 바와 같이, L1D_plp_TI_mode="10"인 경우에는 모든 PLP는 완전한 FEC 블록들만을 포함하므로 첫 번째 FEC 블록의 시작 위치를 별도로 시그널링할 필요가 없다.As described above, in the case of L1D_plp_TI_mode=10, since all PLPs include only complete FEC blocks, there is no need to separately signal the start position of the first FEC block.

L1D_plp_HTI_num_fec_blocks는 코어 레이어의 피지컬 레이어 파이프를 위한 현재 인터리빙 프레임에 포함된 FEC 블록들의 개수에 상응하는 것일 수 있다.L1D_plp_HTI_num_fec_blocks may correspond to the number of FEC blocks included in the current interleaving frame for the physical layer pipe of the core layer.

이 때, 타임 인터리버 정보는 L1D_plp_layer가 0인 경우(코어 레이어)에 L1D_plp_TI_mode가 01인지 10인지에 따라 각각 컨벌루셔널 타임 인터리빙에 해당하는 필드들(L1D_plp_CTI_depth, L1D_plp_CTI_start_row) 및 하이브리드 타임 인터리빙에 해당하는 필드들(L1D_plp_HTI_inter_subframe, L1D_plp_HTI_num_ti_blocks, L1D_plp_HTI_num_fec_blocks_max, L1D_plp_HTI_num_fec_blocks, L1D_plp_HTI_cell_interleaver 등)이 타임 인터리버 정보로써 시그널링되는 것을 알 수 있다.In this case, the time interleaver information includes fields (L1D_plp_CTI_depth, L1D_plp_CTI_start_row) corresponding to convolutional time interleaving and fields corresponding to hybrid time interleaving according to whether L1D_plp_TI_mode is 01 or 10 when L1D_plp_layer is 0 (core layer). It can be seen that (L1D_plp_HTI_inter_subframe, L1D_plp_HTI_num_ti_blocks, L1D_plp_HTI_num_fec_blocks_max, L1D_plp_HTI_num_fec_blocks, L1D_plp_HTI_cell_interleaver, etc.) are signaled as time interleaver information.

이 때, L1D_plp_CTI_depth는 컨벌루셔널 타임 인터리버에서 사용되는 행들의 수를 나타내고, L1D_plp_CTI_start_row는 서브프레임의 시작에서 인터리버 선택기(interleaver selector)의 위치를 나타낼 수 있다.In this case, L1D_plp_CTI_depth may indicate the number of rows used in the convolutional time interleaver, and L1D_plp_CTI_start_row may indicate the position of an interleaver selector at the start of a subframe.

이 때, L1D_plp_HTI_inter_subframe은 하이브리드 타임 인터리빙 모드를 나타내고, L1D_plp_HTI_num_ti_blocks은 인터리빙 프레임당 TI 블록들의 수나 하나의 TI 블록으로부터의 셀들이 전송되는 서브프레임들의 수를 나타내고, L1D_plp_HTI_num_fec_blocks_max는 현재 피지컬 레이어 파이프의 인터리빙 프레임당 FEC 블록들의 최대 개수에서 1을 뺀 것을 나타내고, L1D_plp_HTI_num_fec_blocks는 현재 피지컬 레이어 파이프의 현재 인터리빙 프레임에 포함된 FEC 블록들의 수에서 1을 뺀 것을 나타내고, L1D_plp_HTI_cell_interleaver는 셀 인터리버가 사용되는지 여부를 나타낼 수 있다.At this time, L1D_plp_HTI_inter_subframe represents a hybrid time interleaving mode, L1D_plp_HTI_num_ti_blocks represents the number of TI blocks per interleaving frame or the number of subframes in which cells from one TI block are transmitted, and L1D_plp_HTI_num_fec_blocks_max represents an FEC block per interleaving frame of the current physical layer pipe. , L1D_plp_HTI_num_fec_blocks indicates the number of FEC blocks included in the current interleaving frame of the current physical layer pipe minus 1, and L1D_plp_HTI_cell_interleaver indicates whether the cell interleaver is used.

이 때, L1D_plp_TI_mode와 같은 필드는 코어 레이어를 기준으로 시그널링되는 타임 인터리버 정보와 별개로 시그널링될 수 있다.In this case, a field such as L1D_plp_TI_mode may be signaled separately from time interleaver information signaled based on the core layer.

도 27은 L1D_plp_TI_mode="00"인 경우에 L1D_plp_fec_block_start에 필요한 비트수를 설명하기 위한 도면이다.27 is a diagram for explaining the number of bits required for L1D_plp_fec_block_start when L1D_plp_TI_mode = “00”.

도 27을 참조하면, L1D_plp_TI_mode="00"인 경우(타임 인터리빙이 생략되는 경우)에는 타임 인터리빙 이전의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position before time interleaving)(C_in)과 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position after time interleaving)(C_out)가 동일한 것을 알 수 있다.Referring to FIG. 27, when L1D_plp_TI_mode = “00” (when time interleaving is omitted), a cell address of FEC block start position before time interleaving (C_in) and time interleaving It can be seen that the cell address of the FEC block start position after time interleaving (C_out) after interleaving is the same.

도 27의 경우와 같이 타임 인터리빙이 생략되는 경우는 컨벌루셔널 인터리빙이 뎁스 0으로(with a depth of 0) 수행되는 것으로 볼 수 있다.When time interleaving is omitted as in the case of FIG. 27 , it can be considered that convolutional interleaving is performed with a depth of 0.

이 때, L1D_plp_fec_block_start는 타임 인터리빙 이후에 정의되므로, C_out이 L1D_plp_fec_block_start으로 서브프레임 내의 피지컬 레이어 파이프별로 시그널링될 수 있다.In this case, since L1D_plp_fec_block_start is defined after time interleaving, C_out may be signaled for each physical layer pipe within a subframe as L1D_plp_fec_block_start.

LDPC 코드워드가 16200이나 64800이고, 모듈레이션 오더가 2, 4, 6, 8, 10 및 12인 경우, 가장 긴 FEC 블록은 64800/2= 32400의 길이를 가질 수 있다.When the LDPC codeword is 16200 or 64800 and the modulation order is 2, 4, 6, 8, 10, and 12, the longest FEC block may have a length of 64800/2 = 32400.

32400은 15비트로 표현 가능하므로, L1D_plp_fec_block_start에 15비트가 할당되면 L1D_plp_TI_mode="00"인 경우를 커버할 수 있다.Since 32400 can be expressed with 15 bits, if 15 bits are allocated to L1D_plp_fec_block_start, the case of L1D_plp_TI_mode=“00” can be covered.

도 28 및 29는 L1D_plp_TI_mode="01"인 경우에 L1D_plp_CTI_fec_block_start에 필요한 비트수를 설명하기 위한 도면들이다.28 and 29 are diagrams for explaining the number of bits required for L1D_plp_CTI_fec_block_start when L1D_plp_TI_mode = “01”.

도 28을 참조하면, L1D_plp_TI_mode="01"인 경우(컨벌루셔널 타임 인터리빙)에는 타임 인터리빙 이전의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position before time interleaving)(C_in)과 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position after time interleaving)(C_out)가 인터리빙에 의하여 달라지는 것을 알 수 있다.Referring to FIG. 28, when L1D_plp_TI_mode = 01 (convolutional time interleaving), the cell address of FEC block start position before time interleaving (C_in) and time interleaving It can be seen that the subsequent cell address of FEC block start position after time interleaving (C_out) changes due to interleaving.

이 때, L1D_plp_CTI_fec_block_start는 타임 인터리빙 이후에 정의되므로, C_out이 L1D_plp_CTI_fec_block_start으로 서브프레임 내의 피지컬 레이어 파이프별로 시그널링될 수 있다.In this case, since L1D_plp_CTI_fec_block_start is defined after time interleaving, C_out may be signaled for each physical layer pipe within a subframe as L1D_plp_CTI_fec_block_start.

도 29를 참조하면, 뎁스(depth)가 4인 컨벌루셔널 타임 인터리버가 C_in을 입력으로, C_out을 출력으로 동작하는 것을 알 수 있다.Referring to FIG. 29 , it can be seen that the convolutional time interleaver having a depth of 4 operates with C_in as an input and C_out as an output.

이 때, 입력의 경우 0은 0번째 행에 해당하고, 1은 1번째 행에 해당하고, 2는 2번째 행에 해당하고, 3은 3번째 행에 해당하고, 4는 0번째 행에 해당하고, 5는 1번째 행에 해당하고, 6은 2번째 행에 해당하고, 7은 3번째 행에 해당하고, 8은 0번째 행에 해당하고, 9는 1번째 행에 해당하고, 10은 2번째 행에 해당한다.At this time, in the case of input, 0 corresponds to the 0th row, 1 corresponds to the 1st row, 2 corresponds to the 2nd row, 3 corresponds to the 3rd row, 4 corresponds to the 0th row, , 5 corresponds to row 1, 6 corresponds to row 2, 7 corresponds to row 3, 8 corresponds to row 0, 9 corresponds to row 1, 10 corresponds to row 2 corresponds to the row

먼저, 0번째 행에 해당하는 0, 4, 8 등의 경우 지연 없이 바로 출력된다.First, in the case of 0, 4, 8, etc. corresponding to the 0th row, they are output immediately without delay.

1번째 행에 해당하는 1, 5, 9 등의 경우 4만큼 지연되어 출력된다.In the case of 1, 5, 9, etc. corresponding to the first row, they are delayed by 4 and output.

2번째 행에 해당하는 2, 6, 10 등의 경우 8만큼 지연되어 출력된다.In the case of 2, 6, 10, etc. corresponding to the second row, they are delayed by 8 and output.

3번째 행에 해당하는 3, 7 등의 경우 12만큼 지연되어 출력된다.In the case of 3, 7, etc. corresponding to the 3rd row, they are delayed by 12 and output.

즉, n번째 행에 대하여 (n x 4)의 지연들(delays)이 발생하는 것을 알 수 있다.That is, it can be seen that (n x 4) delays occur for the nth row.

도 29에서는 뎁스(depth)가 4(타임 인터리버의 행이 4)인 경우를 예로 들었으나, 타임 인터리버의 행이 N_row라 하면, n번째 행에 상응하는 입력은 (n x N_row) 만큼 지연된다.In FIG. 29, the case where the depth is 4 (the row of the time interleaver is 4) is exemplified, but if the row of the time interleaver is N_row, the input corresponding to the nth row is delayed by (n x N_row).

이 때, 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(L1D_plp_CTI_fec_block_start)는 (C_in + (n x N_row))으로 계산될 수 있다. 이 때, n은 C_in에 상응하는 행(row)이고, L1-Detail에 의하여 시그널링되는 타임 인터리빙 정보 중 L1D_CTI_start_row에 의하여 결정될 수 있다. 이 때, n은 ((L1D_CTI_start_row + C_in) % N_row)일 수 있다. 이 때, L1D_CTI_start_row는 서브프레임 시작시 인터리버 선택기의 위치를 나타낼(indicate the position of the interleaver selector at the start of the subframe) 수 있다.At this time, the cell address (L1D_plp_CTI_fec_block_start) of the FEC block start position after time interleaving may be calculated as (C_in + (n x N_row)). In this case, n is a row corresponding to C_in, and may be determined by L1D_CTI_start_row among time interleaving information signaled by L1-Detail. In this case, n may be ((L1D_CTI_start_row + C_in) % N_row). In this case, L1D_CTI_start_row may indicate the position of the interleaver selector at the start of the subframe.

즉, L1D_plp_CTI_fec_block_start는 C_in에 타임 인터리빙으로 인한 지연(delay caused by time interleaving)을 더하여 산출할 수 있다.That is, L1D_plp_CTI_fec_block_start may be calculated by adding delay caused by time interleaving to C_in.

L1D_plp_CTI_fec_block_start를 시그널링하는데 필요한 비트수를 산출하려면, L1D_plp_CTI_fec_block_start의 최대값이 필요하다. 이미 살펴본 바와 같이 C_in의 최대값은 32400이고, n의 최대값은 N_row-1이고, N_row는 non-extended interleaving의 경우 최대 1024일 수 있다. 이 때, L1D_plp_CTI_fec_block_start의 최대값은 (32400 + (1024-1)x1024) = 1079952이다. 1079952는 최소 21비트가 있어야 시그널링할 수 있다.To calculate the number of bits required for signaling L1D_plp_CTI_fec_block_start, the maximum value of L1D_plp_CTI_fec_block_start is required. As already seen, the maximum value of C_in is 32400, the maximum value of n is N_row-1, and N_row can be up to 1024 in the case of non-extended interleaving. At this time, the maximum value of L1D_plp_CTI_fec_block_start is (32400 + (1024-1)x1024) = 1079952. 1079952 can be signaled with at least 21 bits.

N_row는 extended interleaving의 경우 최대 1448일 수 있다. 이 때, L1D_plp_CTI_fec_block_start의 최대값은 (32400 + (1448-1)x1448) = 2127656이다. 2127656은 최소 22비트가 있어야 시그널링할 수 있다.N_row can be up to 1448 in case of extended interleaving. At this time, the maximum value of L1D_plp_CTI_fec_block_start is (32400 + (1448-1)x1448) = 2127656. 2127656 requires at least 22 bits to signal.

결국, L1D_plp_TI_mode="00"인 경우 L1D_plp_fec_block_start의 최대값은 C_in의 최대값과 동일하고, L1D_plp_TI_mode="01"인 경우 L1D_plp CTI_fec_block_start의 최대값은 C_in의 최대값에 인터리빙으로 인한 딜레이를 더한 값이 되므로 L1D_plp_fec_block_start을 시그널링하는데 사용되는 비트수보다 L1D_plp CTI_fec_block_start을 시그널링하는데 사용되는 비트수가 커야 효율적인 시그널링이 가능하다.After all, when L1D_plp_TI_mode="00", the maximum value of L1D_plp_fec_block_start is equal to the maximum value of C_in, and when L1D_plp_TI_mode="01", the maximum value of L1D_plp CTI_fec_block_start is the value obtained by adding the delay due to interleaving to the maximum value of C_in, so L1D_plp_fec_block_start Efficient signaling is possible only when the number of bits used for signaling L1D_plp CTI_fec_block_start is greater than the number of bits used for signaling .

L1D_plp_TI_mode="10"인 경우는 코어 레이어와 인핸스드 레이어의 모든 피지컬 레이어 파이프들이 오직 온전한 FEC 블록들만을 포함할 수 있으므로, 모든 피지컬 레이어 파이프의 시작 위치가 최초의 온전한 FEC 블록의 시작 위치가 되므로, L1D_plp_fec_block_start 또는 L1D_plp CTI_fec_block_start와 같은 필드를 시그널링할 필요가 없다.In the case of L1D_plp_TI_mode="10", since all physical layer pipes of the core layer and enhanced layer can contain only complete FEC blocks, the starting position of all physical layer pipes becomes the starting position of the first complete FEC block, There is no need to signal fields such as L1D_plp_fec_block_start or L1D_plp CTI_fec_block_start.

도 30은 레이어드 디비전 멀티플렉싱과 함께 HTI 모드가 사용되는 경우 인핸스드 레이어 더미 값들의 삽입을 나타낸 도면이다.30 is a diagram illustrating insertion of enhanced layer dummy values when an HTI mode is used together with layered division multiplexing.

도 30을 참조하면, 타임 인터리버 그룹(TI_Group_1)의 인핸스드 레이어 데이터(L1D_PLP_layer = 1)에 더미 값들(Dummy)이 삽입된 것을 알 수 있다.Referring to FIG. 30 , it can be seen that dummy values (Dummy) are inserted into the enhanced layer data (L1D_PLP_layer = 1) of the time interleaver group (TI_Group_1).

서브프레임 내에서 수신기로 전달되는 특정 엔드 프로덕트와 관련된 PLP들 전체의 집합을 PLP 그룹이라 하자.A set of all PLPs related to a specific end product transmitted to a receiver within a subframe is referred to as a PLP group.

레이어드 디비전 멀티플렉싱이 사용될 때, PLP 그룹은 적어도 하나(at least one)의 코어 PLP와 하나 이상의(one or more) 인핸스드 PLP들을 포함할 수 있다.When layered division multiplexing is used, a PLP group may include at least one core PLP and one or more enhanced PLPs.

실제 PLP 데이터를 위해 정수개의 FEC 블록들이 사용되는 HTI 모드의 타임 인터리빙이 사용될 때, 특정 PLP 그룹 내에서 각각의 PLP의 ModCod 구성에 따라 코어 PLP(들)의 셀들의 총 수는 인핸스드 PLP(들)의 셀들의 총 수와 상이할 수 있다. 이러한 경우에, PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 코어 레이어 셀들의 총 수와 동일해지도록, 인핸스드 레이어 더미 값들이 PLP 그룹의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에 삽입될 수 있다. 타임 인터리버 그룹이 코어 PLP들 기준으로 설정되므로, 더미 값들은 코어 레이어에는 삽입되지 않을 수 있다.When time interleaving in HTI mode is used, where an integer number of FEC blocks are used for the actual PLP data, the total number of cells in the core PLP(s) depends on the ModCod configuration of each PLP within a particular PLP group. ) may be different from the total number of cells in In this case, enhanced layer dummy values may be inserted next to actual data cells of the last enhanced PLP in the PLP group so that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells. Since the time interleaver group is set based on the core PLPs, dummy values may not be inserted into the core layer.

인핸스드 레이어 더미 값들의 삽입은 BICM 단계들 이후 및 코어 PLP(들)와 인핸스드 PLP(들)가 결합되기 전에 수행될 수 있다. 인핸스드 레이어 더미 값들을 생성하기 위해, 스크램블링 시퀀스가 사용되고, 이 스크램블링 시퀀스는 각각의 적절한 PLP 그룹마다(for each relevant PLP group) 재초기화될 수 있다. 그리고, 이 시퀀스는 현재 PLP 그룹 내의 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑과 동일한 컨스틸레이션 맵핑을 이용하여 모듈레이션될 수 있다.Insertion of enhanced layer dummy values may be performed after BICM steps and before core PLP(s) and enhanced PLP(s) are combined. To generate the enhanced layer dummy values, a scrambling sequence is used and this scrambling sequence can be reinitialized for each relevant PLP group. And, this sequence may be modulated using the same constellation mapping as that used for the last enhanced PLP in the current PLP group.

인핸스드 레이어 더미 값들은, 실제 데이터와 동일한 스케일링 팩터 및 노멀라이징 팩터가 적용되도록, 동일한 PLP 그룹 내의 바로 이전 인핸스드 PLP와 동일한 파워를 가질 수 있다.The enhanced layer dummy values may have the same power as the immediately preceding enhanced PLP in the same PLP group so that the same scaling and normalizing factors as those of real data are applied.

도 31은 본 발명의 일실시예에 따른 더미 값들의 생성에 사용되는 쉬프트 레지스터의 일 예를 나타낸 도면이다.31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.

도 31을 참조하면, 제너레이터 폴리노미얼(generator polynomial) 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 16비트 쉬프트 레지스터를 이용하여 시퀀스가 생성되는 것을 알 수 있다.Referring to FIG. 31, a sequence is generated using a 16-bit shift register corresponding to a generator polynomial 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 can be known to be created.

도 31에 도시된 레지스터는 초기 시퀀스(initial sequence) 0xF180 (1111 0001 1000 0000)으로 초기화될 수 있다. 전술한 바와 같이, 각각의 적절한 PLP 그룹마다(for each relevant PLP group) 재초기화가 수행된다.The register shown in FIG. 31 may be initialized with the initial sequence 0xF180 (1111 0001 1000 0000). As described above, reinitialization is performed for each relevant PLP group.

도 31에 도시된 예에서, 여덟 개의 쉬프트 레지스터 출력들 (D7, D6, ..., D0)이 출력 비트들이 된다. 출력 비트들이 출력되고 나면 쉬프트 레지스터의 비트들은 한 번 쉬프트된다. 한 번 쉬프트 이후, 레지스터 X14에는 1과 1의 익스클루스브 오어 값인 0이 저장되고, 레지스터 X13에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X12에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X11에는 레지스터 X10에 저장되어 있던 0이 저장되고, 레지스터 X7에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X4에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X3에는 레지스터 X2에 저장되어 있던 0이 저장되고, 레지스터 X에는 레지스터 X16에 저장되어 있던 1이 저장된다.In the example shown in FIG. 31 , the eight shift register outputs (D 7 , D 6 , ..., D 0 ) become the output bits. After the output bits are output, the bits of the shift register are shifted once. After one shift, 0, the exclusive or value of 1 and 1, is stored in register X 14 , 1, the exclusive or value of 1 and 0, is stored in register X 13 , and 1 and 0 are stored in register X 12 . 1, the exclusive OR value, is stored in register X 11 , the 0 stored in register X 10 is stored in register X 7 , 1, the exclusive OR value of 1 and 0, is stored in register X 4 , and 1 and 0 are stored in register X 4. 1, the exclusive or value of , is stored in register X 3 , 0 stored in register X 2 is stored, and 1 stored in register X 16 is stored in register X.

따라서, 도 31에 도시된 예에서 출력 시퀀스(스크램블링 시퀀스)는 1100 0000 0110 1101 0011 1111 ... 이 된다(MSB 우선, 또는 D7, D6, ..., D0, D7, D6, ...).Therefore, in the example shown in FIG. 31, the output sequence (scrambling sequence) becomes 1100 0000 0110 1101 0011 1111 ... (MSB first, or D 7 , D 6 , ..., D 0 , D 7 , D 6 , ...).

전술한 바와 같이, 각각의 피지컬 레이어 파이프(Physical Layer Pipe)는 노 타임 인터리빙(no time interleaving) 모드, 컨벌루셔널 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나로 구성될 수 있다.As described above, each physical layer pipe may be configured in any one of a no time interleaving mode, a convolutional time interleaving mode, and a hybrid time interleaving mode.

PLP의 타임 인터리빙 모드는 L1D_plp_TI_mode에 의하여 식별될 수 있고, 인핸스드 PLP의 타임 인터리빙 모드는 상기 인핸스드 레이어가 레이어 디비전 멀티플렉싱되는 코어 PLP를 위하여 식별되는 타임 인터리버 모드와 동일해야 한다.The time interleaving mode of the PLP can be identified by L1D_plp_TI_mode, and the time interleaving mode of the enhanced PLP must be the same as the time interleaver mode identified for the core PLP in which the enhanced layer is layer division multiplexed.

하나의 완전한 전송 프로덕트(a complete delivered product)가 오직 하나의 컨스탄트-셀-레이트(constant-cell-rate) PLP로 구성되어 있거나 하나의 컨스탄트-셀-레이트 코어 PLP 및 상기 하나의 코어 PLP에 멀티플렉싱된 하나 이상의 컨스탄트-셀-레이트 인핸스드 PLP(들)로 구성되어 있는 경우, 상기 완전한 전송 프로덕트를 구성하는 PLP(들)은 노 타임 인터리빙 모드, 컨벌루셔널 타임 인터리빙 모드 및 하이브리드 타임 인터리빙 모드 중 하나의 타임 인터리빙 모드로 구성될 수 있다.A complete delivered product consists of only one constant-cell-rate PLP or one constant-cell-rate core PLP and said one core When it consists of one or more constant-cell-rate enhanced PLP(s) multiplexed to a PLP, the PLP(s) constituting the complete transmission product are no time interleaving mode, convolutional time interleaving mode and hybrid It can be configured as one of the time interleaving modes.

하나의 완전한 전송 프로덕트(a complete delivered product)가 이전 단락에서 기술된 특성과 다른 특성을 갖는 PLP들로 구성되어 있는 경우, 상기 완전한 전송 프로덕트를 구성하는 PLP들은 노 타임 인터리빙 모드 및 하이브리드 타임 인터리빙 모드 중 하나의 타임 인터리빙 모드로 구성될 수 있다.When a complete delivered product is composed of PLPs having characteristics different from those described in the previous paragraph, the PLPs constituting the complete delivered product are selected from among the no time interleaving mode and the hybrid time interleaving mode. It can be configured in one time interleaving mode.

이 때, 완전한 전송 프로덕트는 하나의 서비스에 상응하는 것일 수 있다. 즉, 완전한 전송 프로덕트는 하나의 서비스를 위해 필요한 모든 PLP 데이터를 포함하는 것일 수 있다.At this time, a complete transport product may correspond to one service. That is, a complete transport product may include all PLP data required for one service.

하나의 특정한 완전한 전송 프로덕트(a particular complete delivered product)의 PLP들을 위한 타임 인터리빙 모드(들)은 동일한 RF 채널 내에서 전송되는 다른 전송 프로덕트들(any other delivered products)의 PLP(들)을 위한 타임 인터리빙 모드(들)과 독립적으로 구성될 수 있다. 하나의 특정한 전송 프로덕트가 멀티플 코어 PLP들 및/또는 레이어드 디비전 멀티플렉싱되지 않은 PLP들을 포함할 때, 이 PLP들은 동일하거나 상이한 타임 인터리빙 모드들(예를 들어, 노 타임 인터리빙 모드 및/또는 하이브리드 타임 인터리빙 모드) 및/또는 동일하거나 상이한 타임 인터리버 파라미터들로 구성될 수 있다.The time interleaving mode(s) for PLPs of a particular complete delivered product is the time interleaving mode(s) for PLP(s) of any other delivered products transmitted within the same RF channel. It can be configured independently of the mode(s). When one particular transmit product includes multiple core PLPs and/or PLPs that are not layered division multiplexed, these PLPs may be configured in the same or different time interleaving modes (e.g., no time interleaving mode and/or hybrid time interleaving mode). ) and/or the same or different time interleaver parameters.

도 32는 타임 인터리빙 모드의 유형을 나타낸 도면이다.32 is a diagram illustrating types of time interleaving modes.

도 32를 참조하면, 타임 인터리빙 모드는 크게 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙으로 나뉜다.Referring to FIG. 32, time interleaving modes are largely divided into intra-subframe interleaving and inter-subframe interleaving.

인트라-서브프레임 인터리빙은 인터리빙이 서브프레임 내에서 이루어지는 경우에 해당한다. 이 때, 인터리빙 프레임은 하나의 서브프레임에 맵핑된다. 즉, 인트라-서브프레임 인터리빙이 수행된 경우 디코더는 서브프레임 내에서 해당 피지컬 레이어 파이프를 디코딩할 수 있다.Intra-subframe interleaving corresponds to a case where interleaving is performed within a subframe. In this case, the interleaving frame is mapped to one subframe. That is, when intra-subframe interleaving is performed, the decoder can decode a corresponding physical layer pipe within a subframe.

인터-서브프레임 인터리빙은 인터리빙이 하나의 서브프레임 범위를 벗어난 경우에 해당한다. 이 때, 인터리빙 프레임은 복수의 서브프레임들에 맵핑된다. 즉, 인터-서브프레임 인터리빙이 수행된 경우 디코더는 해당 피지컬 레이어 파이프를 디코딩하기 위해 하나의 서브프레임 이외의 다른 서브프레임의 데이터를 필요로 할 수 있다.Inter-subframe interleaving corresponds to a case where interleaving is out of the range of one subframe. In this case, the interleaving frame is mapped to a plurality of subframes. That is, when inter-subframe interleaving is performed, a decoder may require data of a subframe other than one subframe to decode a corresponding physical layer pipe.

도 32에 도시된 바와 같이, 노 타임 인터리빙 모드(NO TI)의 경우 인트라-서브프레임 인터리빙에 해당하고, 컨벌루셔널 타임 인터리빙 모드(CTI)의 경우 인터-서브프레임 인터리빙에 해당한다. 이 때, 노 타임 인터리빙 모드(NO TI)는 인터리빙 뎁스가 0인 인터리빙 모드로 볼 수 있다.As shown in FIG. 32, the no time interleaving mode (NO TI) corresponds to intra-subframe interleaving, and the convolutional time interleaving mode (CTI) corresponds to inter-subframe interleaving. In this case, the no-time interleaving mode (NO TI) may be regarded as an interleaving mode having an interleaving depth of 0.

하이브리드 타임 인터리빙 모드(HTI)의 경우 인트라-서브프레임 인터리빙에 해당할 수도 있고 인터-서브프레임 인터리빙에 해당할 수도 있는데, CDL(Convolutional Delay Line)이 오프된 경우에는 인트라-서브프레임 인터리빙에 해당하고 CDL이 온 된 경우에는 인터-서브프레임 인터리빙에 해당할 수 있다.Hybrid time interleaving mode (HTI) may correspond to intra-subframe interleaving or inter-subframe interleaving. When CDL (Convolutional Delay Line) is turned off, it corresponds to intra-subframe interleaving and CDL When is on, it may correspond to inter-subframe interleaving.

하이브리드 타임 인터리빙 모드에서 L1D_plp_HTI_inter_subframe 필드에 의해 인트라-서브프레임 인터리빙인지 인터-서브프레임 인터리빙인지가 식별될 수 있다. 예를 들어, L1D_plp_HTI_inter_subframe=0 인 경우 해당 타임 인터리빙 모드는 인트라-서브프레임 인터리빙에 해당하고, L1D_plp_HTI_inter_subframe=1인 경우 해당 타임 인터리빙 모드는 인터-서브프레임 인터리빙에 해당할 수 있다.In the hybrid time interleaving mode, intra-subframe interleaving or inter-subframe interleaving can be identified by the L1D_plp_HTI_inter_subframe field. For example, when L1D_plp_HTI_inter_subframe=0, the corresponding time interleaving mode corresponds to intra-subframe interleaving, and when L1D_plp_HTI_inter_subframe=1, the corresponding time interleaving mode corresponds to inter-subframe interleaving.

타임 인터리빙 모드나 타임 인터리빙과 관련된 파라미터들은 코어 레이어 피지컬 레이어 파이프별로 설정될 수 있으므로, 인코딩 과정에서 타임 인터리빙 모드나 타임 인터리빙과 관련된 파라미터들을 설정할 때 디코딩 과정을 고려하지 않으면, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들 중 일부는 인트라-서브프레임 인터리빙을 사용하고 다른 일부는 인터-서브프레임 인터리빙을 사용하는 경우가 발생할 수 있다.Since the time interleaving mode or parameters related to time interleaving can be set for each core layer physical layer pipe, if the decoding process is not considered when setting the time interleaving mode or parameters related to time interleaving in the encoding process, one enhanced layer physical layer It may occur that some of the plurality of core layer and physical layer pipes layered on pipes use intra-subframe interleaving and others use inter-subframe interleaving.

도 33은 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우를 나타낸 도면이다.33 is a diagram illustrating a case in which intra-subframe interleaving and inter-subframe interleaving are simultaneously used.

도 33을 참조하면, 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.Referring to FIG. 33, three core layer physical layer pipes (CORE PLP #0, CORE PLP #1, and CORE PLP #2) are layered division multiplexed on one enhanced layer physical layer pipe (ENHANCED PLP #3). it can be seen that there is

첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 CDL이 오프된 HTI 모드이므로 인트라-서브프레임 인터리빙에 해당하고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 CDL이 온 된 HTI 모드이므로 인터-서브프레임 인터리빙에 해당하고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)는 NO TI 모드이므로 인트라-서브프레임 인터리빙에 해당한다.The first core layer physical layer pipe (CORE PLP #0) corresponds to intra-subframe interleaving because it is an HTI mode with CDL turned off, and the second core layer physical layer pipe (CORE PLP #1) is HTI mode with CDL turned on. Therefore, it corresponds to inter-subframe interleaving, and since the third core layer physical layer pipe (CORE PLP #2) is a NO TI mode, it corresponds to intra-subframe interleaving.

따라서, 첫 번째 및 세 번째 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #2)는 즉시 디코딩될 수 있으나, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 타임 인터리빙 유닛(NIU)에 상응하는 수(NIU-1)만큼의 서브프레임들이 디코딩될때까지 기다려야 디코딩될 수 있다. 이 때, 타임 인터리빙 유닛(NIU)은 인터-서브프레임 인터리빙시 하나의 타임 인터리빙 블록으로부터의 셀들이 전송되는 서브프레임들의 개수일 수 있다.Therefore, the first and third core layer physical layer pipes (CORE PLP #0 and CORE PLP #2) can be immediately decoded, but the second core layer physical layer pipe (CORE PLP #1) is a time interleaving unit (N It can be decoded by waiting until the number (N IU -1) of subframes corresponding to IU ) is decoded. In this case, the time interleaving unit (N IU ) may be the number of subframes in which cells from one time interleaving block are transmitted during inter-subframe interleaving.

도 33에 도시된 예에서, 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 33 , pieces of an enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffers are required to decode the corresponding enhanced layer physical layer pipe.

도 34는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.34 is a diagram illustrating subframes when intra-subframe interleaving and inter-subframe interleaving are simultaneously used.

도 34를 참조하면, 3개의 서브프레임들에 걸쳐서, 하나의 인핸스드 레이어 피지컬 레이어 파이프(PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)이 레이어 디비전 멀티플렉싱된 것을 알 수 있다.Referring to FIG. 34, three core layer physical layer pipes (PLP #0, PLP #1, and PLP #2) are included in one enhanced layer physical layer pipe (PLP #3) over three subframes. It can be seen that layer division multiplexing is performed.

이 때, 인핸스드 레이어 피지컬 레이어 파이프의 조각들(PLP #3-A, PLP #3-B, PLP #3-C)이 각각 5개, 2개 및 4개의 FEC 블록들을 가지고, 코어 레이어 피지컬 레이어 파이프(PLP #1)의 타임 인터리빙 유닛(NIU)이 3일 수 있다. 이 때, 인핸스드 레이어 피지컬 레이어 파이프(PLP #3)는 타임 인터리빙 유닛(NIU)에 해당하는 서브프레임들이 디코딩되기를 기다려야 한다.At this time, the pieces of the enhanced layer and physical layer pipes (PLP #3-A, PLP #3-B, and PLP #3-C) have 5, 2, and 4 FEC blocks, respectively, and the core layer and physical layer The time interleaving unit (N IU ) of the pipe (PLP #1) may be 3. At this time, the enhanced layer physical layer pipe (PLP #3) must wait for subframes corresponding to the time interleaving unit (N IU ) to be decoded.

도 34에 도시된 예에서, 인핸스드 레이어 셀들의 출력 타이밍은 #0, 1, 2, 3, 4, 7, 8, 9, 10, 11, 12, 13, 14, 15, 18, 19, 20, 21, 22, 23, 24, 25, 26, 5, 6, 29, 39, 31, 32...와 같이 된다. 따라서, 첫 번째 서브프레임(SUBFRAME #0)의 일부분(#5, #6)이 두 서브프레임들(SUBFRAME #1, SUBFRAME #2)을 기다린 후에 출력되고 이는 디코딩 타이밍의 문제가 된다.In the example shown in FIG. 34 , the output timings of enhanced layer cells are #0, 1, 2, 3, 4, 7, 8, 9, 10, 11, 12, 13, 14, 15, 18, 19, 20 , 21, 22, 23, 24, 25, 26, 5, 6, 29, 39, 31, 32... Accordingly, parts #5 and #6 of the first subframe SUBFRAME #0 are output after waiting for two subframes SUBFRAME #1 and SUBFRAME #2, which becomes a problem of decoding timing.

이와 같은 디코딩 타이밍의 문제를 해결하기 위해, 하나의 인핸스드 레이어 파지컬 레이어 파이프에 복수개의 코어 레이어 피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱된 경우, 모든 코어 레이어 피지컬 레이어 파이프들이 인트라-서브프레임 인터리빙을 사용하도록 하거나, 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하도록 하는 것이 디코딩 타이밍 문제 및 이와 관련된 디코딩 복잡도를 낮추는데 효율적일 수 있다.In order to solve such a problem of decoding timing, when a plurality of core layer physical layer pipes are layered division multiplexed in one enhanced layer physical layer pipe, all core layer physical layer pipes use intra-subframe interleaving. Alternatively, it may be effective to reduce the decoding timing problem and related decoding complexity by making all core layer physical layer pipes use inter-subframe interleaving.

하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙을 사용하는 경우에도, 코어 레이어 피지컬 레이어 파이프들의 타임 인터리빙 유닛(NIU)들은 서로 상이할 수 있다.Even when all of the plurality of core layer physical layer pipes layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving, the time interleaving units (N IU ) of the core layer physical layer pipes may be different from each other. can

그러나, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하는 경우에도 디코딩 복잡도가 증가하는 경우가 있다.However, decoding complexity may increase even when all core layer physical layer pipes that are layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving.

도 35는 서로 다른 타임 인터리빙 유닛들이 동시에 사용되는 경우를 나타낸 도면이다.35 is a diagram illustrating a case in which different TI units are simultaneously used.

도 35를 참조하면, 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.Referring to FIG. 35, three core layer physical layer pipes (CORE PLP #0, CORE PLP #1, and CORE PLP #2) are layered division multiplexed on one enhanced layer physical layer pipe (ENHANCED PLP #3). it can be seen that there is

3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2) 모두 CDL이 온 된 HTI 모드이므로 인터-서브프레임 인터리빙에 해당한다. 그러나, 첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)의 타임 인터리빙 유닛(NIU)은 2이고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)의 타임 인터리빙 유닛(NIU)은 4이고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)의 타임 인터리빙 유닛(NIU)은 3이다.Since all three core layer physical layer pipes (CORE PLP #0, CORE PLP #1, and CORE PLP #2) are HTI modes in which CDL is turned on, they correspond to inter-subframe interleaving. However, the time interleaving unit (N IU ) of the first core layer physical layer pipe (CORE PLP #0) is 2, and the time interleaving unit (N IU ) of the second core layer physical layer pipe (CORE PLP #1) is 4 , and the time interleaving unit (N IU ) of the third core layer physical layer pipe (CORE PLP #2) is 3.

따라서, 첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 1 서브프레임을 기다려야 하고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 3 서브프레임들을 기다려야 하고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)는 2 서브프레임들을 기다려야 한다.Therefore, the first core layer physical layer pipe (CORE PLP #0) has to wait for 1 subframe, the second core layer physical layer pipe (CORE PLP #1) has to wait for 3 subframes, and the third core layer physical layer pipe (CORE PLP #1) has to wait for 3 subframes. The pipe (CORE PLP #2) has to wait 2 subframes.

도 35에 도시된 예에서, 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 35 , pieces of an enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffers are required to decode the corresponding enhanced layer physical layer pipe.

이와 같이, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하고 모두 동일한 타임 인터리빙 유닛을 사용하도록 하는 것이 디코딩 타이밍 문제와 이와 관련된 디코딩 복잡도를 낮추는데 효율적일 수 있다.In this way, all core layer physical layer pipes that are layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving and all use the same time interleaving unit to reduce the decoding timing problem and related decoding complexity. lowering can be effective.

그러나, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙을 사용하고 모두 동일한 타임 인터리빙 유닛을 사용하는 경우에도, 서브프레임 구조에 따라 디코딩 문제가 발생할 수 있다.However, even when a plurality of core layer physical layer pipes layered division multiplexed into one enhanced layer physical layer pipe all use inter-subframe interleaving and all use the same time interleaving unit, decoding problems depend on the subframe structure. may occur.

도 36은 동일한 타임 인터리빙 유닛이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.36 is a diagram illustrating subframes when the same TI unit is simultaneously used.

도 36을 참조하면, 첫 번째 서브프레임(SUBFRAME 0)에는 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 두 개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.Referring to FIG. 36, in a first subframe (SUBFRAME 0), two core layer physical layer pipes (CORE PLP #0 and CORE PLP #1) are included in one enhanced layer physical layer pipe (ENHANCED PLP #3). It can be seen that layered division multiplexing is performed.

또한, 두 번째 및 세 번째 서브프레임들(SUBFRAME 1, 2) 각각에는 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 하나의 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)가 레이어드 디비전 멀티플렉싱되어 있다.In addition, in each of the second and third subframes SUBFRAME 1 and 2, one core layer physical layer pipe (CORE PLP #1) is added to one enhanced layer physical layer pipe (ENHANCED PLP #3) for layered division multiplexing. has been

또한, 네 번째 서브프레임(SUBFRAME 3)에는 하나의 인핸스드 피지컬 레이어 파이프(ENHANCED PLP #3)에 하나의 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)이 레이어드 디비전 멀티플렉싱되어 있다.In addition, in the fourth subframe (SUBFRAME 3), one core layer physical layer pipe (CORE PLP #0) is layered division multiplexed on one enhanced physical layer pipe (ENHANCED PLP #3).

이 때, 첫 번째 서브프레임의 두 개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1)은 모두 인터-서브프레임 인터리빙에 해당하고 동일한 타임 인터리빙 유닛(NIU=3)을 사용한다.At this time, the two core layer physical layer pipes (CORE PLP #0 and CORE PLP #1) of the first subframe both correspond to inter-subframe interleaving and use the same time interleaving unit (N IU =3). .

그러나, 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 세 번째 서브프레임(SUBFRAME 2)까지만 기다리면 되지만, 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 네 번째 서브프레임(SUBFRAME 3) 이후까지 기다려야 한다. 이는 첫 번째 서브프레임(SUBFRAME 0) 이후의 서브프레임들의 구조가 상이하기 때문이다.However, the core layer physical layer pipe (CORE PLP #1) only needs to wait until the third subframe (SUBFRAME 2), but the core layer physical layer pipe (CORE PLP #0) has to wait until after the fourth subframe (SUBFRAME 3). . This is because structures of subframes after the first subframe (SUBFRAME 0) are different.

도 36에 도시된 예에서, 동일한 타임 인터리빙 유닛에도 불구하고 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 36, fragments of the enhanced layer physical layer pipe have different decoding timings despite the same time interleaving unit, which means that additional latency and buffers are required to decode the corresponding enhanced layer physical layer pipe. do.

도 33 내지 도 36에서 살펴본 바와 같이, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 복수개의 코어 레이어 피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱되는 경우, 인핸스드 레이어 피지컬 레이어 파이프의 조각들마다 디코딩 타이밍이 달라져서 디코딩 문제가 발생한다.33 to 36, when a plurality of core layer physical layer pipes are layered division multiplexed in one enhanced layer physical layer pipe, the decoding timing of each piece of the enhanced layer physical layer pipe is different, resulting in a decoding problem. Occurs.

하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹들에 퍼져(spread over) 있는 경우, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 모드를 사용할 수 있다. 이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하거나, 노 타임 인터리빙 모드를 사용할 수 있다.When one enhanced layer physical layer pipe is spread over multiple time interleaving groups, all core layer physical layer pipes related to the enhanced layer physical layer pipe may use the same time interleaving mode. In this case, all core layer physical layer pipes related to the enhanced layer physical layer pipe may use a hybrid time interleaving mode or a no time interleaving mode.

즉, 이 경우 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 모드를 사용하되, 컨벌루셔널 타임 인터리빙 모드의 사용은 금지될 수 있다.That is, in this case, all core layer and physical layer pipes use the same time interleaving mode, but use of the convolutional time interleaving mode may be prohibited.

실시예에 따라, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 컨벌루셔널 타임 인터리빙 모드를 사용하는 경우, 모든 코어 레이어들의 인터리빙 뎁스(L1D_plp_CTI_depth)가 동일할 수 있다.According to embodiments, when all core layer physical layer pipes related to the enhanced layer physical layer pipe use the convolutional time interleaving mode, interleaving depths (L1D_plp_CTI_depth) of all core layers may be the same.

이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하는 경우, 각 코어 레이어 피지컬 레이어 파이프는 인트라-서브프레임 인터리빙 모드(L1D_plp_HTI_inter_subframe=0)를 사용할 수 있다. 즉, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하는 경우, 인터 서브프레임 인터리빙은 금지될 수 있다.In this case, when all core layer physical layer pipes related to the enhanced layer physical layer pipe use the hybrid time interleaving mode, each core layer physical layer pipe may use the intra-subframe interleaving mode (L1D_plp_HTI_inter_subframe=0). . That is, when all core layer physical layer pipes related to the enhanced layer physical layer pipe use the hybrid time interleaving mode, inter-subframe interleaving may be prohibited.

실시예에 따라, 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙에 상응하는 하이브리드 타임 인터리빙 모드를 사용하는 경우, 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 유닛을 사용할 수 있다.According to an embodiment, when core layer physical layer pipes corresponding to the enhanced layer physical layer pipes use a hybrid time interleaving mode corresponding to inter-subframe interleaving, all core layer physical layer pipes use the same time interleaving unit. can be used

이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 노 타임 인터리빙 모드를 사용하는 경우, 각 코어 레이어 피지컬 레이어 파이프는 서브프레임 내에서 정수 개수의 FEC 블록들(an integer number of FEC blocks)로 이루어질 수 있다.In this case, when all core layer physical layer pipes related to the enhanced layer physical layer pipe use the no-time interleaving mode, each core layer physical layer pipe includes an integer number of FEC blocks within a subframe. FEC blocks).

이 때, 서브프레임마다 정수개의 FEC 블록들을 달성하기 위해, 더미 모듈레이션 값들이 사용될 수 있다.In this case, dummy modulation values may be used to achieve an integer number of FEC blocks per subframe.

서브프레임 구성(configuration) 및 피지컬 레이어 파이프 멀티플렉싱 파라미터들에 따라, 서브프레임의 가용한 데이터 셀들이 피지컬 레이어 파이프 데이터에 의하여 완전히 또는 부분적으로 점유될 수 있다. 모든 가용한 데이터 셀들이 대응되는 피지컬 레이어 파이프 데이터를 갖지 못하는 경우, 일정한 송신 파워를 보장하기 위해 점유되지 않은 데이터 셀들이 모듈레이션되지 않은 널 셀들(null cells)로 남아있기보다는 모듈레이션되는 것이 중요하다. 이는 수도-랜덤한 더미 모듈레이션 값들을 점유되지 않은 데이터 셀들에 할당함에 의해 달성될 수 있다.Depending on the subframe configuration and the physical layer pipe multiplexing parameters, the available data cells of the subframe may be fully or partially occupied by physical layer pipe data. If all available data cells do not have corresponding physical layer pipe data, it is important that the unoccupied data cells be modulated rather than remaining unmodulated null cells to ensure constant transmit power. This can be achieved by assigning pseudo-random dummy modulation values to unoccupied data cells.

피지컬 레이어 파이프 멀티플렉싱 파라미터에 따라, 점유되지 않은 데이터 셀들은 서브프레임 내의 어디서나 발생할 수 있다. 따라서, 서브프레임의 모든 가용한 데이터 셀들은 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 셀 멀티플렉싱 프로세스가 점유된 데이터 셀들의 더미 모듈레이션 값들을 실제 피지컬 레이어 파이프 데이터로 덮어쓸 수 있다. 이러한 접근은 서브프레임 내의 모든 가용한 데이터 셀들이 피지컬 레이어 파이프 셀 또는 더미 모듈레이션 값에 의하여 모듈레이션되는 것을 보장할 수 있다.Depending on the physical layer pipe multiplexing parameters, unoccupied data cells can occur anywhere within a subframe. Thus, all available data cells of a subframe are first filled with dummy modulation values, and then the cell multiplexing process may overwrite the dummy modulation values of occupied data cells with real physical layer pipe data. This approach can ensure that all available data cells in a subframe are modulated by a physical layer pipe cell or dummy modulation value.

데이터 셀들이 0부터 Ncell-1까지로 인덱싱되도록 서브프레임 내의 가용한 데이터 셀들의 총 수를 Ncell이라 하고, di를 인덱스 i(0≤i<Ncell)를 갖는 데이터 셀을 위한 더미 모듈레이션 값이라고 하고, bi(0≤i<Ncell)이 도 31을 통하여 설명한 스크램블링 시퀀스의 i번째 값을 나타낸다고 할 수 있다.Let N cell be the total number of available data cells in a subframe so that data cells are indexed from 0 to N cell -1, and d i is dummy modulation for a data cell having an index i (0≤i<N cell ) value, and b i (0≤i<N cell ) represents the i-th value of the scrambling sequence described with reference to FIG. 31 .

이 때, i번째 데이터 셀(0≤i<Ncell)을 위한 더미 모듈레이션 값의 실수값은 (1 - 2 * bi)일 수 있고, 허수값은 0일 수 있다. 즉, 더미 모듈레이션 값들은 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들(two phases which are separated by 180 degrees) 중 하나로 맵핑하여 생성될 수 있다.In this case, the real value of the dummy modulation value for the i-th data cell (0≤i<N cell ) may be (1 - 2 * b i ), and the imaginary value may be 0. That is, dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases which are separated by 180 degrees.

서브프레임 내의 각각의 Ncell 가용 데이터 셀들은 피지컬 레이어 파이프 데이터가 서브프레임에 멀티플렉싱되기 전에 상응하는 더미 모듈레이션 값들을 가지고 있을 수 있다. 더미 모듈레이션 값들의 삽입에 이어서, 현재 서브프레임에 속하는 피지컬 레이어 파이프 데이터가 해당 피지컬 레이어 파이프 데이터에 할당된 상응하는 데이터 셀들에 맵핑되고, 그 데이터 셀들에 이전에 할당된 더미 모듈레이션 값들을 오버라이트할 수 있다.Each of the N cell available data cells in the subframe may have corresponding dummy modulation values before the physical layer pipe data is multiplexed into the subframe. Following insertion of dummy modulation values, physical layer pipe data belonging to the current subframe may be mapped to corresponding data cells assigned to the corresponding physical layer pipe data, and dummy modulation values previously assigned to the data cells may be overwritten. there is.

하나의 인핸스드 레이어 피지컬 레이어 파이프에 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들의 경우뿐만 아니라, 레이어드 디비전 멀티플렉싱이 적용되지 않는 경우의 코어 레이어 피지컬 레이어 파이프들에 대해서도 디코딩 타이밍 불일치가 문제될 수 있다.Decoding timing mismatch may be a problem not only in the case of a plurality of core layer physical layer pipes multiplexed to one enhanced layer physical layer pipe but also in the case of core layer physical layer pipes when layered division multiplexing is not applied.

도 37은 하나의 완전한 전송 프로덕트가 복수개의 피지컬 레이어 피지컬 레이어 파이프들로 이루어진 경우를 나타낸 도면이다.37 is a diagram illustrating a case where one complete transport product is composed of a plurality of physical layer pipes.

도 37을 참조하면, 하나의 완전한 전송 프로덕트가 3개의 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)을 포함하는 것을 알 수 있다. 이 때, 하나의 완전한 전송 프로덕트는 하나의 서비스(SERVICE A)에 상응하는 것일 수 있다. 이 때, 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)은 레이어드 디비전 멀티플렉싱되지 않은 것들일 수 있다.Referring to FIG. 37 , it can be seen that one complete transport product includes three core layer physical layer pipes (PLP #0, PLP #1, and PLP #2). In this case, one complete transport product may correspond to one service (SERVICE A). In this case, the core layer and physical layer pipes PLP #0, PLP #1, and PLP #2 may not be layered division multiplexed.

이 때, 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0)는 하나의 서비스(SERVICE A)의 비디오 데이터에 상응하고, 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)는 상기 서비스(SERVICE A)의 첫 번째 오디오 데이터에 상응하고, 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)는 상기 서비스(SERVICE A)의 두 번째 오디오 데이터에 상응할 수 있다.At this time, the first core layer physical layer pipe (PLP #0) corresponds to video data of one service (SERVICE A), and the second core layer physical layer pipe (PLP #1) corresponds to the service (SERVICE A). Corresponds to the first audio data, and the third core layer physical layer pipe (PLP #2) may correspond to the second audio data of the service (SERVICE A).

하나의 완전한 전송 프로덕트를 구성하는 코어 레이어 피지컬 레이어 파이프마다 상응하는 데이터의 특성이 상이하므로, 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0)는 CDL 오프(OFF)인 하이브리드 타임 인터리빙 모드에 상응하고, 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)는 CDL 온(ON)인 하이브리드 타임 인터리빙 모드에 상응하고, 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)는 CDL 온(ON)인 타임 인터리빙 모드에 상응할 수 있다. 이 때, 도 37에 도시된 바와 같이 코어 레이어 피지컬 레이어 파이프(PLP #1)의 타임 인터리빙 유닛(NIU)은 3이고, 코어 레이어 피지컬 레이어 파이프(PLP #2)의 타임 인터리빙 유닛(NIU)은 4일 수 있다.Since the characteristics of the corresponding data are different for each core layer physical layer pipe constituting one complete transmission product, the first core layer physical layer pipe (PLP #0) corresponds to a hybrid time interleaving mode that is CDL OFF, The second core layer physical layer pipe (PLP #1) corresponds to the hybrid time interleaving mode with CDL on, and the third core layer physical layer pipe (PLP #2) corresponds to the time interleaving mode with CDL on. can match At this time, as shown in FIG. 37, the time interleaving unit (N IU ) of the core layer physical layer pipe (PLP #1) is 3, and the time interleaving unit (N IU ) of the core layer physical layer pipe (PLP #2) may be 4.

하나의 완전한 전송 프로덕트를 이루는 코어 레이어 피지컬 레이어 파이프들 중 일부는 인트라-서브프레임 인터리빙에 상응하고 일부는 인터-서브프레임 인터리빙에 상응하는 경우, 인트라-서브프레임 인터리빙에 상응하는 코어 레이어 피지컬 레이어 파이프는 즉시 디코딩되고, 인터-서브프레임 인터리빙에 상응하는 코어 레이어 피지컬 레이어 파이프는 다른 서브프레임을 기다려야 할 수 있다.If some of the core layer physical layer pipes constituting one complete transport product correspond to intra-subframe interleaving and some correspond to inter-subframe interleaving, the core layer physical layer pipes corresponding to intra-subframe interleaving are Core layer physical layer pipe that is immediately decoded and corresponds to inter-subframe interleaving may have to wait for another subframe.

나아가, 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하는 경우에도 이 코어 레이어 피지컬 레이어 파이프들의 타임 인터리빙 유닛(NIU)이 상이하면 디코딩 타이밍이 달라지게 된다.Furthermore, even when the core layer physical layer pipes use inter-subframe interleaving, decoding timing is changed if the time interleaving units (N IU ) of the core layer physical layer pipes are different.

도 37에 도시된 예에서, 첫 번째 피지컬 레이어 파이프(PLP #0)는 인트라 서브프레임 인터리빙에 상응하므로 즉시 디코딩되고, 두 번째 피지컬 레이어 파이프(PLP #1)는 인터-서브프레임 인터리빙에 상응하고 타임 인터리빙 유닛(NIU)이 3이므로 2 서브프레임들을 기다려야 하고, 세 번째 피지컬 레이어 파이프(PLP #2)는 인터-서브프레임 인터리빙에 상응하고 타임 인터리빙 유닛(NIU)이 4이므로 3 서브프레임들을 기다려야 한다.In the example shown in FIG. 37, the first physical layer pipe (PLP #0) corresponds to intra-subframe interleaving and therefore is immediately decoded, and the second physical layer pipe (PLP #1) corresponds to inter-subframe interleaving and is time-decoded. Since the interleaving unit (N IU ) is 3, we have to wait for 2 subframes, and since the third physical layer pipe (PLP #2) corresponds to inter-subframe interleaving and the time interleaving unit (N IU ) is 4, we have to wait for 3 subframes. do.

도 37에 도시된 예에서, 3개의 코어 레이어 피지컬 레이어 파이프들이 다른 디코딩 타이밍을 가진다. 이 때, 서비스(SERVICE A)를 위해 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)가 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)와 동기화되어야 하므로 이들이 3 서브프레임들을 기다려야 하고 이는 불필요한 디코딩 복잡도를 야기한다.In the example shown in FIG. 37, three core layer physical layer pipes have different decoding timing. At this time, the first core layer physical layer pipe (PLP #0) and the second core layer physical layer pipe (PLP #1) are synchronized with the third core layer physical layer pipe (PLP #2) for service (SERVICE A). Since they have to wait for 3 subframes, this causes unnecessary decoding complexity.

디코딩 복잡도를 줄이기 위해, 하나의 특정 완전한 전송 프로덕트(a particular complete delivered product)가 레이어드-디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 전부가 하이브리드 타임 인터리빙 모드를 이용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 전부가 인트라-서브프레임 인터리빙 모드를 사용하거나, 이 코어 레이어 피지컬 레이어 파이프들 전부가 인터-서브프레임 인터리빙 모드를 사용할 수 있다. 즉, 이 코어 레이어 피지컬 레이어 파이프들 전부가 동일한 L1D_plp_HTI_inter_subframe (L1D_plp_HTI_inter_subframe=0은 인트라-서브프레임 인터리빙을 나타내고, L1D_plp_HTI_inter_subframe=1은 인터-서브프레임 인터리빙을 나타냄) 값을 가질 수 있다.To reduce decoding complexity, a particular complete delivered product includes a plurality of core layer physical layer pipes that are not layered-division multiplexed, and all of these core layer physical layer pipes use hybrid time interleaving mode. When used, all of these core layer physical layer pipes may use intra-subframe interleaving mode, or all of these core layer physical layer pipes may use inter-subframe interleaving mode. That is, all of these core layer physical layer pipes may have the same L1D_plp_HTI_inter_subframe value (L1D_plp_HTI_inter_subframe=0 indicates intra-subframe interleaving, and L1D_plp_HTI_inter_subframe=1 indicates inter-subframe interleaving).

이 코어 레이어 피지컬 레이어 파이프들을 위해 인터-서브프레임 인터리빙이 사용되는 경우(L1D_plp_HTI_inter_subframe=1), 이 코어 레이어 피지컬 레이어 파이프들 전부는 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.If inter-subframe interleaving is used for these core layer physical layer pipes (L1D_plp_HTI_inter_subframe=1), all of these core layer physical layer pipes may use the same time interleaving unit (N IU ).

하나의 특정 완전한 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 중 적어도 하나가 노 타임 인터리빙 모드를 사용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 중 하이브리드 타임 인터리빙 모드를 사용하는 것들은 모두 인트라-서브프레임 인터리빙 모드(L1D_plp_HTI_inter_subframe=0)을 사용할 수 있다. 즉, 하나의 특정 완전한 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 중 적어도 하나가 노 타임 인터리빙 모드를 사용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 중 하이브리드 타임 인터리빙 모드에 상응하는 모든 피지컬 레이어 파이프들에 대하여 인터-서브프레임 인터리빙 모드의 사용이 금지될 수 있다.If one specific complete physical layer pipe contains a plurality of core layer physical layer pipes that are not layered division multiplexed and at least one of these core layer physical layer pipes uses no time interleaving mode, then these core layer physical layer pipes Among them, those using the hybrid time interleaving mode may all use the intra-subframe interleaving mode (L1D_plp_HTI_inter_subframe=0). That is, if one specific complete physical layer pipe includes a plurality of core layer physical layer pipes that are not layered division multiplexed, and at least one of the core layer physical layer pipes uses the no-time interleaving mode, the core layer physical layer pipe Use of the inter-subframe interleaving mode may be prohibited for all physical layer pipes corresponding to the hybrid time interleaving mode among pipes.

도 38은 도 3 또는 도 7에 도시된 타임 인터리버의 일 예를 나타낸 블록도이다.FIG. 38 is a block diagram illustrating an example of the time interleaver shown in FIG. 3 or FIG. 7 .

도 38을 참조하면, 본 발명의 일실시예에 따른 타임 인터리버는 셀 인터리버(3810), 트위스티드 블록 인터리버(3820) 및 컨벌루셔널 딜레이 라인(3830)을 포함한다.Referring to FIG. 38, the time interleaver according to an embodiment of the present invention includes a cell interleaver 3810, a twisted block interleaver 3820, and a convolutional delay line 3830.

셀 인터리버(3810)는 타임 인터리빙 블록 내의 셀들을 인터리빙한다.A cell interleaver 3810 interleaves cells within a time interleaving block.

이 때, 셀 인터리버(3810)는 FEC 블록들의 입력 셀들을 타임 인터리빙 블록들로 배열할 수 있다. 이 때, 타임 인터리빙 블록은 하나 이상의 FEC 블록들(one or more FEC blocks)로 이루어질 수 있다.At this time, the cell interleaver 3810 may arrange the input cells of the FEC blocks into time interleaving blocks. In this case, the TI block may include one or more FEC blocks.

이 때, 타임 인터리빙 블록은 셀 인터리버(3810), 트위스티드 블록 인터리버(3820) 및 컨벌루셔널 딜레이 라인(3830)의 동작을 위한 기본 단위일 수 있다.In this case, the time interleaving block may be a basic unit for the operation of the cell interleaver 3810, the twisted block interleaver 3820, and the convolutional delay line 3830.

이 때, 타임 인터리빙 블록들은 서로 다른 개수의 FEC 블록들을 포함할 수 있다.In this case, time interleaving blocks may include different numbers of FEC blocks.

이 때, 셀 인터리버(3810)는 각FEC 블록 내의 셀들을 인터리빙할 수 있다.In this case, the cell interleaver 3810 may interleave cells within each FEC block.

이 때, 셀 인터리버(3810)는 FEC 블록을 메모리에 쓰고, 이를 수도-랜덤하게(pseudo-randomly) 읽어서 셀 인터리빙을 수행할 수 있다.At this time, the cell interleaver 3810 may perform cell interleaving by writing the FEC block to the memory and reading it pseudo-randomly.

실시예에 따라, 셀 인터리버(3810)는 생략될 수도 있다.Depending on embodiments, the cell interleaver 3810 may be omitted.

트위스티드 블록 인터리버(3820)는 타임 인터리빙 블록들에 상응하는 인트라-서브프레임 인터리빙을 수행한다.The twisted block interleaver 3820 performs intra-subframe interleaving corresponding to time interleaving blocks.

컨벌루셔널 딜레이 라인(3830)은 트위스티드 블록 인터리버(3820)의 출력을 이용하여 인터-서브프레임 인터리빙을 수행한다. 즉, 컨벌루셔널 딜레이 라인(3830)은 블록-인터리빙된 타임 인터리빙 블록들을 멀티플 서브프레임들에 걸쳐서 확산(spread)시킨다.The convolutional delay line 3830 performs inter-subframe interleaving using the output of the twisted block interleaver 3820. That is, the convolutional delay line 3830 spreads block-interleaved time interleaving blocks over multiple subframes.

이 때, 트위스티드 블록 인터리버(3820)는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 수행하여 상기 인트라-서브프레임 인터리빙을 수행할 수 있다.In this case, the twisted block interleaver 3820 may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.

이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 트위스티드 블록 인터리버(3820)로부터 가상 셀들(vitual cells)을 제외한 데이터 셀들(data cells)만을 읽어올 수 있다.At this time, the convolutional delay line 3830 can read only data cells excluding virtual cells from the twisted block interleaver 3820.

이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리버(3820)로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.In this case, the convolutional delay line 3830 may store new virtual cells after each row of the data cells is written from the twisted block interleaver 3820 and before the switches move to the next branch. .

이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응하는 것일 수 있다.At this time, the new virtual cells are calculated by subtracting the number of FEC blocks (N FEC_TI ) in the TI block of the interleaving frame from the maximum value (N FEC_TI_MAX ) of the number of FEC blocks in the TI block of the interleaving frame in each branch. may be commensurate.

이 때, 새로운 가상 셀들은 상기 타임 인터리빙 장치의 출력으로 출력되지 않을 수 있다.In this case, new virtual cells may not be output as an output of the time interleaving apparatus.

이 때, 컨벌루셔널 딜레이 라인(3830)은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.In this case, the convolutional delay line 3830 may include branches corresponding to the time interleaving unit (N IU ), and the remaining branches excluding the first branch among the branches may include one or more FIFO registers.

이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line 3830 may output only some of the initial values stored in the FIFO register.

이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.In this case, some of the initial values may correspond to one initialization cell for each of the remaining branches.

도 39는 도 38에 도시된 트위스티드 블록 인터리버의 쓰기 동작을 나타낸 도면이다.FIG. 39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG. 38;

도 39를 참조하면, 타임 인터리빙 블록에 포함된 FEC 블록들의 셀들이 컬럼-방향(column-wise) 쓰기 동작에 의하여 메모리에 쓰여지는 것을 알 수 있다.Referring to FIG. 39 , it can be seen that the cells of the FEC blocks included in the TI block are written to the memory by a column-wise write operation.

도 40은 도 38에 도시된 트위스티드 블록 인터리버의 읽기 동작을 나타낸 도면이다.40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG. 38;

도 40을 참조하면, 타임 인터리빙 블록에 포함된 FEC 블록들의 셀들이 대각 방향(diagonal-wise) 읽기 동작에 의하여 메모리로부터 리드되는 것을 알 수 있다.Referring to FIG. 40 , it can be seen that the cells of the FEC blocks included in the TI block are read from the memory by a diagonal-wise read operation.

도 39 및 도 40에 도시된 예에서, NFEC_TI_MAX는 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값을 나타내고, Nr은 각 FEC 블록에 포함된 셀들의 수를 나타낸다.In the examples shown in FIGS. 39 and 40, N FEC_TI_MAX represents the maximum value of the number of FEC blocks in a time interleaving block of an interleaving frame, and N r represents the number of cells included in each FEC block.

도 39 및 40을 통하여 살펴본 바와 같이, 트위스티드 블록 인터리버는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 수행하여 상기 인트라-서브프레임 인터리빙을 수행할 수 있다.39 and 40, the twisted block interleaver may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.

이 때, 트위스티드 블록 인터리버는 도 40에 도시된 바와 같이 리딩 프로세스 동안 가상 FEC 셀들을 스킵(skip)할 수 있다.In this case, the twisted block interleaver may skip virtual FEC cells during the reading process as shown in FIG. 40 .

도 41은 도 38에 도시된 컨벌루셔널 딜레이 라인의 일 예를 나타낸 블록도이다.FIG. 41 is a block diagram illustrating an example of the convolutional delay line shown in FIG. 38 .

도 41을 참조하면, 본 발명의 일실시예에 따른 컨벌루셔널 딜레이 라인은 NIU개의 브랜치들로 이루어진다. 즉, 컨벌루셔널 딜레이 라인은 타임 인터리빙 블록을 NIU개의 인터리빙 유닛들로 나누고(spit), 이 인터리빙 유닛들을 NIU 서브프레임들에 걸쳐서 분산시킨다.Referring to FIG. 41 , a convolutional delay line according to an embodiment of the present invention includes N IU branches. That is, the convolutional delay line divides (spits) the time interleaving block into N IU interleaving units, and distributes the interleaving units over N IU subframes.

스위치 S0는 트위스티드 블록 인터리버를 컨벌루셔널 딜레이 라인에 연결시킬 수 있다. 스위치 S1은 컨벌루셔널 딜레이 라인을 도 3이나 도 7에 도시된 프레임 빌더와 같은 프레이밍 블록과 연결시킬 수 있다.Switch S 0 can connect the twisted block interleaver to the convolutional delay line. Switch S 1 can connect the convolutional delay line to a framing block such as the frame builder shown in FIG. 3 or FIG. 7 .

이 때, 스위치들(S0 및 S1)의 움직임은 동기될 수 있다. 즉, 스위치들은 항상 컨벌루셔널 딜레이 라인의 동일한 브랜치들을 포인팅할 수 있다.At this time, the movements of the switches S 0 and S 1 may be synchronized. That is, the switches can always point to the same branches of the convolutional delay line.

스위치들은 컨벌루셔널 딜레이 라인의 마지막 브랜치에서 다시 첫 번째 브랜치로 이동할 수 있다.The switches can move from the last branch of the convolutional delay line back to the first branch.

두 스위치들(S0 및 S1)은 NFEC_TI 데이터 셀들과 (NFEC_TI_MAX - NFEC_TI) 가상 셀들로 이루어진 NFEC_TI_MAX 셀들이 컨벌루셔널 딜레이 라인으로 쓰여졌을 때, 컨벌루셔널 딜레이 라인의 브랜치 n (0 <= n < NIU-1인 정수)에서 바로 후속하는 브랜치 n+1으로 움직일 수 있다. 이 때, NFEC_TI_MAX는 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값을 나타내고, NFEC_TI는 인터리빙 프레임의 타임 인터리빙 블록 내의 데이터에 상응하는 FEC 블록들의 개수를 나타내고, NIU는 타임 인터리빙 유닛을 나타낼 수 있다. 이 때, (NFEC_TI_MAX - NFEC_TI) 가상 셀들은 트위스티드 블록 인터리버로부터 읽어진 것이 아니라 컨벌루셔널 딜레이 라인을 위한 새로운 가상 셀들일 수 있다. 즉, 새로운 가상 셀들은 트위스티드 블록 인터리버와는 무관한 것일 수 있고, 컨벌루셔널 딜레이 라인에서 새롭게 생성된 것일 수 있다.When N FEC_TI_MAX cells composed of N FEC_TI data cells and (N FEC_TI_MAX - N FEC_TI ) virtual cells are written as a convolutional delay line, the two switches S 0 and S 1 are branch n 0 <= n < N an integer with IU -1) to the immediately following branch n+1. At this time, N FEC_TI_MAX represents the maximum value of the number of FEC blocks in the time interleaving block of the interleaving frame, N FEC_TI represents the number of FEC blocks corresponding to data in the time interleaving block of the interleaving frame, and N IU represents the time interleaving unit. can represent In this case, (N FEC_TI_MAX - N FEC_TI ) virtual cells may not be read from the twisted block interleaver, but may be new virtual cells for the convolutional delay line. That is, the new virtual cells may be irrelevant to the twisted block interleaver and may be newly generated in the convolutional delay line.

이 때, 두 스위치들(S0 및 S1)은 매 서브프레임의 시작에서 컨벌루셔널 딜레이 라인의 첫 번째 브랜치(브랜치 0)로 리셋될 수 있다.In this case, the two switches S 0 and S 1 may be reset to the first branch (branch 0) of the convolutional delay line at the start of every subframe.

이 때, 가상 셀들은 트위스티드 블록 인터리버로부터 읽히지 않을 수 있고, 컨벌루셔널 딜레이 라인으로 전달되지 않을 수 있다.At this time, the virtual cells may not be read from the twisted block interleaver and may not be transferred to the convolutional delay line.

그러나, NFEC_TI 데이터 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여진 후 스위치들(S0 및 S1)이 컨벌루셔널 딜레이 라인의 다음 브랜치로 이동하기 전에, 컨벌루셔널 딜레이 라인을 위한 (NFEC_TI_MAX - NFEC_TI) 새로운 가상 셀들이 컨벌루셔널 딜레이 라인으로 입력될 수 있다.However, after N FEC_TI data cells are written to the convolutional delay line from the twisted block interleaver, before the switches (S 0 and S 1 ) move to the next branch of the convolutional delay line, ( N FEC_TI_MAX - N FEC_TI ) New virtual cells may be input to the convolutional delay line.

이 때, 가상 셀들은 트위스티드 블록 인터리버로부터도, 컨벌루셔널 딜레이 라인으로부터도 타임 인터리버의 출력으로 쓰여지지 않을 수 있다.At this time, the virtual cells may not be written to the output of the time interleaver from either the twisted block interleaver or the convolutional delay line.

도 42는 도 38에 도시된 트위스티드 블록 인터리버의 동작의 일 예를 나타낸 도면이다.42 is a diagram illustrating an example of an operation of the twisted block interleaver shown in FIG. 38;

도 42를 참조하면, FEC 블록들이 포함하는 셀들의 수(Nr)가 8이고, NFEC_TI_MAX가 5이고, NFEC_TI가 3이고, NIU가 2인 경우의 예가 도시되어 있는 것을 알 수 있다.Referring to FIG. 42 , it can be seen that an example in which the number of cells (N r ) included in FEC blocks is 8, N FEC_TI_MAX is 5, N FEC_TI is 3, and N IU is 2 is shown.

도 42에 도시된 예에서 두 개의 컬럼에 해당하는 가상 셀들이 트위스티드 블록 인터리버에 저장되고, 컬럼 방향 쓰기 및 대각 방향 읽기 동작을 통해 트위스티드 블록 인터리빙이 수행된다.In the example shown in FIG. 42 , virtual cells corresponding to two columns are stored in the twisted block interleaver, and twisted block interleaving is performed through column-direction write and diagonal-direction read operations.

도 42에 도시된 예에서 트위스티드 블록 인터리버의 출력 메모리에는 가상 셀들이 포함된다.In the example shown in FIG. 42, the output memory of the twisted block interleaver includes virtual cells.

도 43은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 일 예를 나타낸 도면이다.43 is a diagram illustrating an example of an operation of the convolutional delay line shown in FIG. 38;

도 43을 참조하면, NIU가 2인 경우이므로 컨벌루셔널 딜레이 라인에 2개의 브랜치들이 존재하고, 두 번째 브랜치에 FIFO 레지스터가 포함된 것을 알 수 있다.Referring to FIG. 43 , since N IU is 2, it can be seen that two branches exist in the convolutional delay line, and the FIFO register is included in the second branch.

도 43에 도시된 예에서는 트위스티드 블록 인터리버로부터 읽혀진 가상 셀들이 컨벌루셔널 딜레이 라인으로 전달된다.In the example shown in FIG. 43, virtual cells read from the twisted block interleaver are transferred to the convolutional delay line.

특히, 도 43은 NIU가 2인 경우의 첫 번째 서브프레임 타이밍을 나타내는데, 이 타이밍에는 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들인 것을 알 수 있다.In particular, FIG. 43 shows the first subframe timing when N IU is 2. At this timing, it can be seen that all data corresponding to the second branch are values stored in the FIFO register.

이미 설명한 바와 같이, 전송 신호에 가상 셀은 포함되지 않을 수 있다.As already described, the virtual cell may not be included in the transmission signal.

따라서, 도 43에 도시된 메모리의 왼쪽부터 쓰여지고 읽혀진다고 하면, 첫 번째 서브프레임(서브프레임 #1)은 "2, 11, 20, 10, 19, 6, 5, 14, 23, 8, 22, 16"을 전송하고, 두 번째 서브프레임(서브프레임 #2)은 "7, 1, 15, 0, 9, 18, 17, 4, 13, 3, 12, 21"을 전송한다고 볼 수 있다.43, the first subframe (subframe #1) is “2, 11, 20, 10, 19, 6, 5, 14, 23, 8, 22, 16" is transmitted, and the second subframe (subframe #2) transmits "7, 1, 15, 0, 9, 18, 17, 4, 13, 3, 12, 21".

도 43에 도시된 예에서는 이전 타이밍(previous timing)에 FIFO 레지스터에 저장되어 있다가 출력되는 I0, I1, ..., I19가 컨벌루셔널 딜레이 라인에 상응하는 메모리의 아래 쪽(5행~8행)에 저장되는 것으로 도시되어 있으나, 실시예에 따라 컨벌루셔널 딜레이 라인에 상응하는 메모리의 2행, 4행, 6행 및 8행에 저장될 수도 있다.In the example shown in FIG. 43, I 0 , I 1 , ..., I 19 stored in the FIFO register at a previous timing and then output are the lower part (5) of the memory corresponding to the convolutional delay line. rows to 8), but may be stored in rows 2, 4, 6, and 8 of the memory corresponding to the convolutional delay line according to embodiments.

도 44는 도 43에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 44 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 43 .

도 44를 참조하면, 디코딩 과정에 해당하는 타임 디인터리버는 FIFO 레지스터를 통하여 두 개의 서브프레임들로부터 도 44에 도시된 메모리 데이터(CDL memory state including virtual cells)를 복원할 수 있다. 나아가, 타임 디인터리버는 메모리 데이터로부터 트위스티드 블록 디인터리버로 입력되는 데이터(writing order to TBDI memory)를 복원할 수 있다.Referring to FIG. 44 , a time deinterleaver corresponding to a decoding process may restore memory data (CDL memory state including virtual cells) shown in FIG. 44 from two subframes through a FIFO register. Furthermore, the time deinterleaver may restore data (writing order to TBDI memory) input to the twisted block deinterleaver from memory data.

도 44에 도시된 바와 같이, 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 가상 셀들이 전달되는 경우에는 수신기에서 가상 셀들이 흩어져 있는 것을 알 수 있다. 이 때, 수신기는 가상 셀들의 쓰기 과정을 알아야 한다.As shown in FIG. 44, when virtual cells are transferred from the twisted block interleaver to the convolutional delay line, it can be seen that the virtual cells are scattered in the receiver. At this time, the receiver needs to know the writing process of virtual cells.

즉, 수신기의 역 컨벌루셔널 딜레이 라인은 가상 셀들의 위치 정보를 필요로 하고 이는 디코딩에서의 복잡도와 메모리를 증가시키는 원인이 된다.That is, an inverse convolutional delay line of the receiver requires location information of virtual cells, which increases decoding complexity and memory.

도 45는 도 42에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 45 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 42 .

도 45를 참조하면, 가상 셀들의 위치를 알아야 정확한 트위스티드 블록 디인터리빙이 가능한 것을 알 수 있다. 즉, 수신기의 타임 디인터리버에서 정확한 트위스티드 블록 디인터리빙을 수행하려면 가상 셀들의 위치를 알거나 적어도 각 행에 포함되어야 할 가상 셀들의 개수를 알고 있어야 한다.Referring to FIG. 45, it can be seen that accurate twisted block deinterleaving is possible only when the positions of virtual cells are known. That is, in order to accurately perform twisted block deinterleaving in the time deinterleaver of the receiver, the location of virtual cells or at least the number of virtual cells to be included in each row must be known.

이와 같이 도 42 내지 도 45를 통하셔 설명한 실시예에서는 타임 디인터리버에서 가상 셀들의 위치를 알고 있어야 하므로 디코딩 복잡도가 증가하는 문제가 있다.As such, in the embodiments described with reference to FIGS. 42 to 45, since the locations of virtual cells must be known in the time deinterleaver, decoding complexity increases.

도 46은 도 38에 도시된 트위스티드 블록 인터리버의 동작의 다른 예를 나타낸 도면이다.46 is a diagram illustrating another example of an operation of the twisted block interleaver shown in FIG. 38;

도 46을 참조하면, 도 42에 도시된 예와 달리, 도 46에 도시된 예에서는 트위스티드 블록 인터리버로부터의 읽기 프로세스 동안 가상 FEC 블록들에 속하는 가상 셀들이 스킵되는 것을 알 수 있다.Referring to FIG. 46 , unlike the example shown in FIG. 42 , in the example shown in FIG. 46 , during a read process from the twisted block interleaver, it can be seen that virtual cells belonging to virtual FEC blocks are skipped.

즉, 도 46에 도시된 예에서 트위스티드 블록 인터리버는 데이터에 상응하는 데이터 셀들만을 출력하고, 가상 셀들은 출력하지 않을 수 있다.That is, in the example shown in FIG. 46, the twisted block interleaver may output only data cells corresponding to data and not output virtual cells.

도 47은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 다른 예를 나타낸 도면이다.47 is a diagram illustrating another example of an operation of the convolutional delay line shown in FIG. 38;

도 47을 참조하면, 도 47에 도시된 예에서는 가상 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여지지 않는 것을 알 수 있다.Referring to FIG. 47 , in the example shown in FIG. 47 , virtual cells are not written to convolutional delay lines from the twisted block interleaver.

즉, 컨벌루셔널 딜레이 라인은 트위스티드 블록 인터리버로부터 가상 셀들을 제외한 데이터 셀들만을 읽어와서 저장하고, 그 후에 새로운 가상 셀을 생성하여 저장함으로써 가상 셀들이 분산되지 않도록 할 수 있다.That is, the convolutional delay line reads and stores only data cells excluding virtual cells from the twisted block interleaver, and then generates and stores new virtual cells so that the virtual cells are not dispersed.

이 때, 메모리가 FIFO(First-In-First-Out) 방식으로 동작할 때, 도 47에 도시된 데이터들은 왼쪽에서부터 먼저 읽히고 쓰여지는 것으로 볼 수 있다. 다만, 도 47에 도시된 예에서 X로 표시된 가상 셀들은 메모리에 가장 나중에 쓰여지는 것일 수 있다. 즉, 도 47에 도시된 예에서 컨벌루셔널 딜레이 라인에 해당하는 메모리에 쓰여지는 순서는 2, 11, 20, X, X, 19, 6, 15, X, X, 5, 14, 23, X, X, ...일 수 있다.At this time, when the memory operates in the FIFO (First-In-First-Out) method, the data shown in FIG. 47 can be seen as being read and written first from the left. However, in the example shown in FIG. 47 , virtual cells marked with X may be written to the memory last. That is, in the example shown in FIG. 47, the order of writing to the memory corresponding to the convolutional delay line is 2, 11, 20, X, X, 19, 6, 15, X, X, 5, 14, 23, X , X, ...

이 때, 데이터 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여질 때, 가상 셀들은 컨벌루셔널 딜레이 라인의 맨 왼쪽의 (NFEC_TI_MAX - NFEC_TI) 컬럼에 상응하여 저장될 수 있다.In this case, when data cells are written from the twisted block interleaver to the convolutional delay line, the virtual cells may be stored corresponding to the leftmost column (N FEC_TI_MAX - N FEC_TI ) of the convolutional delay line.

도 47도 도 43과 마찬가지로 NIU가 2인 경우의 첫 번째 서브프레임 타이밍을 나타내는데, 이 타이밍에는 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들인 것을 알 수 있다.47 also shows the first subframe timing when N IU is 2, as in FIG. 43, it can be seen that at this timing, all data corresponding to the second branch are values stored in the FIFO register.

이 때, 전송 신호에 가상 셀은 포함되지 않을 수 있다.In this case, the virtual cell may not be included in the transmission signal.

따라서, 도 47에 도시된 메모리의 왼쪽부터 쓰여지고 읽혀진다고 하면(가상 셀 제외), 첫 번째 서브프레임(서브프레임 #1)은 "2, 11, 20, 19, 6, 15, 5, 14, 23, 13, 22, 16"을 전송하고, 두 번째 서브프레임(서브프레임 #2)은 "7, 1, 10, 0, 9, 18, 8, 17, 4, 3, 12, 21"을 전송한다고 볼 수 있다.Therefore, assuming that the memory is written and read from the left side of the memory shown in FIG. 47 (excluding virtual cells), the first subframe (subframe #1) is "2, 11, 20, 19, 6, 15, 5, 14, 23 , 13, 22, 16" and the second subframe (subframe #2) transmits "7, 1, 10, 0, 9, 18, 8, 17, 4, 3, 12, 21" can see.

도 47에 도시된 예에서는 이전 타이밍(previous timing)에 FIFO 레지스터에 저장되어 있다가 출력되는 I0, I1, ..., I19가 컨벌루셔널 딜레이 라인에 상응하는 메모리의 아래 쪽(5행~8행)에 저장되는 것으로 도시되어 있으나, 실시예에 따라 컨벌루셔널 딜레이 라인에 상응하는 메모리의 2행, 4행, 6행 및 8행에 저장될 수도 있다.In the example shown in FIG. 47, I 0 , I 1 , ..., I 19 stored in the FIFO register at a previous timing and then output are displayed at the bottom (5) of the memory corresponding to the convolutional delay line. rows to 8), but may be stored in rows 2, 4, 6, and 8 of the memory corresponding to the convolutional delay line according to embodiments.

도 43 및 도 47에 도시된 예에서 컨벌루셔널 딜레이 라인에 상응하는 메모리는 설명의 편의를 위해서 도시한 것으로, 실시예에 따라 컨벌루셔널 딜레이 라인에는 별도의 출력 메모리가 포함되지 않을 수도 있다.In the examples shown in FIGS. 43 and 47 , the memory corresponding to the convolutional delay line is shown for convenience of description, and the convolutional delay line may not include a separate output memory according to embodiments.

도 48은 도 47에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 48 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 47 .

도 48을 참조하면, 디코딩 과정에 해당하는 타임 디인터리버는 FIFO 레지스터를 통하여 두 개의 서브프레임들로부터 도 48에 도시된 메모리 데이터(CDL memory state including virtual cells)를 복원할 수 있다. 나아가, 타임 디인터리버는 메모리 데이터로부터 트위스티드 블록 디인터리버로 입력되는 데이터(writing order to TBDI memory)를 복원할 수 있다. 도 44의 경우와 달리, 도 48에 도시된 예에서는 역 컨벌루셔널 딜레이 라인의 디코딩 과정에서 가상 셀들의 위치가 알려지고, 가상 셀들이 흩어지지 않는 것을 알 수 있다.Referring to FIG. 48, a time deinterleaver corresponding to a decoding process may restore memory data (CDL memory state including virtual cells) shown in FIG. 48 from two subframes through a FIFO register. Furthermore, the time deinterleaver may restore data (writing order to TBDI memory) input to the twisted block deinterleaver from memory data. Unlike the case of FIG. 44, in the example shown in FIG. 48, it can be seen that the positions of virtual cells are known and the virtual cells are not scattered during the decoding process of the inverse convolutional delay line.

따라서, 도 44의 경우보다 도 48의 경우에 디코딩 복잡도가 낮아진다.Accordingly, decoding complexity is lower in the case of FIG. 48 than in the case of FIG. 44 .

도 49는 도 46에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG. 46 .

도 49를 참조하면, 가상 셀들을 제외하고 트위스티드 블록 디인터리빙의 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작의 역과정이 수행되므로 도 45의 경우보다 간단하게 디인터리빙이 가능한 것을 알 수 있다.Referring to FIG. 49, since reverse processes of the column-wise write operation and the diagonal-wise read operation of twisted block deinterleaving are performed except for virtual cells, it is simpler than the case of FIG. 45. It can be seen that deinterleaving is possible.

도 50은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레지스터 초기값들을 나타낸 도면이다.50 is a diagram showing initial values of FIFO registers included in a convolutional delay line.

도 50을 참조하면, NIU가 2인 경우의 첫 번째 서브프레임 타이밍에 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들(5010)인 것을 알 수 있다.Referring to FIG. 50 , it can be seen that data corresponding to the second branch in the first subframe timing when N IU is 2 are all values 5010 stored in the FIFO register.

이 때, 컨벌루셔널 딜레이 라인은 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line may output only some of the initial values stored in the FIFO register.

이 때, 초기값들 중 일부는 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.In this case, some of the initial values may correspond to one initialization cell for each of the branches other than the first branch among the branches corresponding to the time interleaving unit (N IU ).

즉, FIFO 레지스터에 저장되어 있던 값들(5010) 중 행별로 하나씩의 셀들만이 출력되고 나머지 셀들은 출력되지 않을 수 있다.That is, among the values 5010 stored in the FIFO register, only one cell per row may be output and the remaining cells may not be output.

실시예에 따라, 트위스티드 블록 인터리버(TBI) 및 컨벌루셔널 딜레이 라인(CDL)에 상응하는 메모리들이 FIFO 방식으로 동작하고, 이 메모리들에 대한 읽기 및 쓰기가 오른쪽부터 왼쪽으로 수행될 수 있다. 이 경우, 도 50에 도시된 것과 달리 트위스티드 블록 인터리버 메모리의 첫 행은 오른쪽부터 왼쪽으로 2, 11 및 20을 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 7, 1, 10을 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 19, 6, 15를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 0, 9, 18을 저장하고, 다섯 번째 행은 오른쪽부터 왼쪽으로 5, 14, 23을 저장하고, 여섯 번째 행은 오른쪽부터 왼쪽으로 8, 17, 4를 저장하고, 일곱 번째 행은 오른쪽부터 왼쪽으로 13, 22, 16을 저장하고, 여덟 번째 행은 오른쪽부터 왼쪽으로 3, 12, 21을 저장할 수 있다.According to embodiments, memories corresponding to the twisted block interleaver (TBI) and the convolutional delay line (CDL) operate in a FIFO manner, and reading and writing to these memories may be performed from right to left. 50, the first row of the twisted block interleaver memory stores 2, 11, and 20 from right to left, the second row stores 7, 1, and 10 from right to left, and the third row stores 7, 1, and 10 from right to left. row stores 19, 6, 15 from right to left, fourth row stores 0, 9, 18 from right to left, fifth row stores 5, 14, 23 from right to left, and six The seventh row could store 8, 17, 4 from right to left, the seventh row could store 13, 22, 16 from right to left, and the eighth row could store 3, 12, 21 from right to left. .

이 때, 도 50에 도시된 FIFO 레지스터에 대한 읽기 및 쓰기도 오른쪽부터 왼쪽으로 수행될 수 있다. 이 때, FIFO 레지스터의 첫 행이 오른쪽부터 왼쪽으로 I0, X, X, X, X로 초기화되고, 두 번째 행이 오른쪽부터 왼쪽으로 I1, X, X, X, X로 초기화되고, 세 번째 행이 오른쪽부터 왼쪽으로 I2, X, X, X, X로 초기화되고, 네 번째 행이 오른쪽부터 왼쪽으로 I3, X, X, X, X로 초기화될 수 있다.At this time, reading and writing to the FIFO register shown in FIG. 50 may also be performed from right to left. At this time, the first row of the FIFO register is initialized to I 0 , X, X, X, X from right to left, the second row is initialized to I 1 , X, X, X, X from right to left, and The fourth row may be initialized to I 2 , X, X, X, X from right to left, and the fourth row may be initialized to I 3 , X, X, X, X from right to left.

도 50에 도시된 예에서, 컨벌루셔널 딜레이 라인에 상응하는 메모리는 컨벌루셔널 딜레이 라인의 출력을 설명하기 위한 개념적인 것일 수 있고, 실시예에 따라 컨벌루셔널 딜레이 라인에는 별도의 출력 메모리가 포함되지 않을 수도 있다.In the example shown in FIG. 50 , the memory corresponding to the convolutional delay line may be conceptual for explaining the output of the convolutional delay line, and according to the embodiment, the convolutional delay line has a separate output memory. may or may not be included.

첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리(CDL memory)에 트위스티드 블록 인터리버에 상응하는 메모리의 첫 번째 행에 저장되어 있던 데이터(20, 11, 2), 세 번째 행에 저장되어 있던 데이터(15, 6, 19), 다섯 번째 행에 저장되어 있던 데이터(23, 14, 5), 일곱 번째 행에 저장되어 있던 데이터(16, 22, 13) 및 FIFO 레지스터에 초기화되어 있던 값들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리에 FIFO 레지스터에 초기화되어 있던 데이터가 저장될 수 있다. 즉, 첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 첫 번째 행에 오른쪽부터 왼쪽으로 2, 11, 20이 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 세 번째 행에 오른쪽부터 왼쪽으로 19, 6, 15가 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 다섯 번째 행에 오른쪽부터 왼쪽으로 5, 14, 23이 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 일곱 번째 행에 오른쪽부터 왼쪽으로 13, 22, 16, X, X가 저장될 수 있다.At the timing corresponding to the first subframe, the data (20, 11, 2) stored in the first row of the memory corresponding to the twisted block interleaver in the memory (CDL memory) corresponding to the convolutional delay line, and the third The data stored in the row (15, 6, 19), the data stored in the fifth row (23, 14, 5), the data stored in the seventh row (16, 22, 13) and the initialization of the FIFO register values can be stored. At this time, data initialized in the FIFO register may be stored in a memory corresponding to the convolutional delay line. That is, at the timing corresponding to the first subframe, 2, 11, and 20 are stored from right to left in the first row of the memory corresponding to the convolutional delay line, and two new virtual cells X and X can be stored. there is. 19, 6, and 15 may be stored from right to left in the third row of the memory corresponding to the convolutional delay line, and two new virtual cells X and X may be stored. 5, 14, and 23 may be stored from right to left in the fifth row of the memory corresponding to the convolutional delay line, and two new virtual cells X and X may be stored. 13, 22, 16, X, X may be stored from right to left in the seventh row of the memory corresponding to the convolutional delay line.

이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 두 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I0)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 네 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I1)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 여섯 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I2)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 여덟 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I3)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다.In this case, one initialization cell (I 0 ) may be stored in the rightmost row of the memory corresponding to the convolutional delay line, and then four virtual cells may be stored. In this case, one initialization cell (I 1 ) may be stored at the far right in the fourth row of the memory corresponding to the convolutional delay line, and then four virtual cells may be stored. In this case, one initialization cell (I 2 ) may be stored in the rightmost row of the memory corresponding to the convolutional delay line, and then four virtual cells may be stored. In this case, one initialization cell (I 3 ) may be stored at the far right in the eighth row of the memory corresponding to the convolutional delay line, and then four virtual cells may be stored.

즉, 첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 첫 번째 행은 오른쪽부터 왼쪽으로 2, 11, 20, X, X를 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 I0, X, X, X, X를 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 19, 6, 15, X, X를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 I1, X, X, X, X를 저장하고, 다섯 번째 행은 오른쪽부터 왼쪽으로 5, 14, 23, X, X를 저장하고, 여섯 번째 행은 오른쪽부터 왼쪽으로 I2, X, X, X, X를 저장하고, 일곱 번째 행은 오른쪽부터 왼쪽으로 13, 22, 16, X, X를 저장하고, 여덟 번째 행은 오른쪽부터 왼쪽으로 I3, X, X, X, X를 저장할 수 있다. 이 때, X는 가상 셀을 나타낼 수 있다. 이 때, 도 50에 도시된 FIFO 레지스터의 첫 번째 행은 오른쪽부터 왼쪽으로 7, 1, 10, X, X를 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 0, 9, 18, X, X를 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 8, 17, 4, X, X를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 3, 12, 21, X, X를 저장할 수 있다.That is, at the timing corresponding to the first subframe, the first row of the memory corresponding to the convolutional delay line stores 2, 11, 20, X, X from right to left, and the second row from right to left stores I 0 , X, X, X, X, the third row stores 19, 6, 15, X, X from right to left, and the fourth row stores I 1 , X, X from right to left , X, X, the fifth row stores 5, 14, 23, X, X from right to left, the sixth row stores I 2 , X, X, X, X from right to left, , the seventh row can store 13, 22, 16, X, X from right to left, and the eighth row can store I 3 , X, X, X, X from right to left. In this case, X may represent a virtual cell. At this time, the first row of the FIFO register shown in FIG. 50 stores 7, 1, 10, X, X from right to left, and the second row stores 0, 9, 18, X, X from right to left. The third row can store 8, 17, 4, X, X from right to left, and the fourth row can store 3, 12, 21, X, X from right to left.

이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리에 저장된 가상 셀은 타임 인터리버 출력으로 출력되지 않을 수 있다. 즉, 첫 번째 서브프레임은 "2, 11, 20, I0, 19, 6, 15, I1, 5, 14, 23, I2, 13, 22, 16, I3"을 전송하고, 두 번째 서브프레임은 "..., 7, 1, 10, ..., 0, 9, 18, ..., 8, 17, 4, ..., 3, 12, 21"을 전송할 수 있다. 이 때, "I0, I1, I2, I3"이 전술한 초기값들 중 일부에 상응하는 것일 수 있다. 이 때, "..."은 트위스티드 블록 인터리버로부터의 다음 타임 인터리빙 블록 출력에 상응하는 것일 수 있다.In this case, the virtual cell stored in the memory corresponding to the convolutional delay line may not be output as a time interleaver output. That is, the first subframe transmits "2, 11, 20, I 0 , 19, 6, 15, I 1 , 5, 14, 23, I 2 , 13, 22, 16, I 3 ", and the second Subframes may transmit "..., 7, 1, 10, ..., 0, 9, 18, ..., 8, 17, 4, ..., 3, 12, 21". In this case, “I 0 , I 1 , I 2 , I 3 ” may correspond to some of the aforementioned initial values. In this case, "..." may correspond to the output of the next time interleaving block from the twisted block interleaver.

도 51은 도 8 또는 도 12에 도시된 타임 디인터리버의 일 예를 나타낸 블록도이다.51 is a block diagram illustrating an example of the time deinterleaver shown in FIG. 8 or 12;

도 51을 참조하면, 타임 디인터리버는 역 컨벌루셔널 딜레이 라인(5110), 트위스티드 블록 디인터리버(5120) 및 셀 디인터리버(5130)를 포함한다.Referring to FIG. 51 , the time deinterleaver includes an inverse convolutional delay line 5110, a twisted block deinterleaver 5120, and a cell deinterleaver 5130.

역 컨벌루셔널 딜레이 라인(5110)은 도 38에 도시된 컨벌루셔널 딜레이 라인의 역과정을 수행한다.The inverse convolutional delay line 5110 performs the reverse process of the convolutional delay line shown in FIG. 38 .

이 때, 역 컨벌루셔널 딜레이 라인(5110)은 송신 측의 컨벌루셔널 딜레이 라인에서 새롭게 부가된 가상 셀 위치를 예측하고, 예측된 가상 셀 위치에 기반하여 상기 역과정을 수행할 수 있다.In this case, the inverse convolutional delay line 5110 may predict a location of a newly added virtual cell in the convolutional delay line of the transmission side, and perform the reverse process based on the predicted location of the virtual cell.

트위스티드 블록 디인터리버(5120)는 도 38에 도시된 트위스티드 블록 인터리버의 역과정을 수행한다.The twisted block deinterleaver 5120 performs the reverse process of the twisted block interleaver shown in FIG. 38 .

이 때, 트위스티드 블록 디인터리버(5120)는 데이터 셀들을 복원한 후 새롭게 가상 셀들을 생성하여 저장할 수 있다.In this case, the twisted block deinterleaver 5120 may restore data cells and then newly generate and store virtual cells.

이 때, 트위스티드 블록 디인터리버(5120)는 송신 측의 컨벌루셔널 딜레이 라인에서 새롭게 부가된 가상 셀 위치를 예측하고, 예측된 가상 셀 위치를 고려하여 상기 역과정을 수행할 수 있다.At this time, the twisted block deinterleaver 5120 may predict the position of the newly added virtual cell in the convolutional delay line of the transmitter and perform the reverse process in consideration of the predicted virtual cell position.

이 때, 트위스티드 블록 디인터리버(5120)는 가상 셀들을 제외하고 트위스티드 블록 디인터리빙의 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작의 역과정을 수행할 수 있다.In this case, the twisted block deinterleaver 5120 may perform reverse processes of the column-wise write operation and the diagonal-wise read operation of the twisted block deinterleaving, excluding the virtual cells. .

셀 디인터리버(5130)는 도 38에 도시된 셀 인터리버의 역과정을 수행한다.The cell deinterleaver 5130 performs the reverse process of the cell interleaver shown in FIG. 38 .

도 52는 본 발명의 일실시예에 따른 타임 인터리빙 방법을 나타낸 동작 흐름도이다.52 is an operational flowchart illustrating a time interleaving method according to an embodiment of the present invention.

도 52를 참조하면, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 타임 인터리빙 블록 내의 셀들에 상응하는 셀 인터리빙을 수행한다(S5210).Referring to FIG. 52, the TI method according to an embodiment of the present invention performs cell interleaving corresponding to cells within a TI block (S5210).

실시예에 따라, 단계(S5210)는 생략될 수도 있다.Depending on the embodiment, step S5210 may be omitted.

또한, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 인트라-서브프레임 인터리빙에 상응하는 트위스티드 블록 인터리빙을 수행한다(S5220).Also, in the time interleaving method according to an embodiment of the present invention, twisted block interleaving corresponding to intra-subframe interleaving is performed (S5220).

이 때, 단계(S5220)는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 이용하여 트위스티드 블록 인터리빙을 수행할 수 있다.In this case, in step S5220, twisted block interleaving may be performed using a column-wise write operation and a diagonal-wise read operation.

또한, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 상기 트위스티드 블록 인터리빙의 출력을 이용하여 인터-서브프레임 인터리빙을 수행한다(S5230).Also, in the time interleaving method according to an embodiment of the present invention, inter-subframe interleaving is performed using the output of the twisted block interleaving (S5230).

이 때, 단계(S5230)는 컨벌루셔널 딜레이 라인을 이용하여 수행될 수 있다.At this time, step S5230 may be performed using a convolutional delay line.

이 때, 컨벌루셔널 딜레이 라인은 상기 트위스티드 블록 인터리빙에 상응하는 가상 셀들을 제외한 데이터 셀들만을 읽어올 수 있다.At this time, the convolutional delay line can read only data cells excluding virtual cells corresponding to the twisted block interleaving.

이 때, 컨벌루셔널 딜레이 라인은 상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리빙의 출력으로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.In this case, the convolutional delay line may store new virtual cells after each row of the data cells is written from the output of the twisted block interleaving and before the switches move to the next branch.

이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응하는 것일 수 있다.At this time, the new virtual cells are calculated by subtracting the number of FEC blocks (N FEC_TI ) in the TI block of the interleaving frame from the maximum value (N FEC_TI_MAX ) of the number of FEC blocks in the TI block of the interleaving frame in each branch. may be commensurate.

이 때, 새로운 가상 셀들은 상기 인터-서브프레임 인터리빙의 출력으로 출력되지 않을 수 있다.In this case, new virtual cells may not be output as an output of the inter-subframe interleaving.

이 때, 컨벌루셔널 딜레이 라인은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.In this case, the convolutional delay line may include branches corresponding to the time interleaving unit (N IU ), and the remaining branches excluding the first branch among the branches may include one or more FIFO registers.

이 때, 컨벌루셔널 딜레이 라인은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line may output only some of the initial values stored in the FIFO register.

이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.In this case, some of the initial values may correspond to one initialization cell for each of the remaining branches.

도 52에 상응하는 방식으로 본 발명의 일실시예에 따른 타임 디인터리빙 방법이 제공될 수 있다.A time deinterleaving method according to an embodiment of the present invention may be provided in a manner corresponding to FIG. 52 .

예를 들어, 본 발명의 일실시예에 따른 타임 디인터리빙 방법은, 단계(S5230)의 역과정에 상응하는 인터-서브프레임 디인터리빙을 수행하는 단계 및 단계(S5220)의 역과정에 상응하는 트위스티드 블록 디인터리빙을 수행하는 단계를 포함할 수 있다. 이 때, 본 발명의 일실시예에 따른 타임 디인터리빙 방법은 단계(S5210)의 역과정에 상응하는 셀 디인터리빙을 수행하는 단계를 더 포함할 수도 있다.For example, in the time deinterleaving method according to an embodiment of the present invention, inter-subframe deinterleaving corresponding to the reverse process of step S5230 and twisted interleaving corresponding to the reverse process of step S5220 are performed. It may include performing block deinterleaving. At this time, the time deinterleaving method according to an embodiment of the present invention may further include performing cell deinterleaving corresponding to the reverse process of step S5210.

이상에서와 같이 본 발명에 따른 타임 인터리빙 장치 및 방법은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.As described above, in the time interleaving apparatus and method according to the present invention, the configuration and method of the embodiments described above are not limitedly applicable, but the above embodiments are all of the embodiments so that various modifications can be made. Alternatively, some of them may be selectively combined.

3810: 셀 인터리버
3820: 트위스티드 블록 인터리버
3830: 컨벌루셔널 딜레이 라인
3810: cell interleaver
3820: twisted block interleaver
3830: convolutional delay line

Claims (9)

송신기의 컨벌루셔널 딜레이 라인에 의하여 수행되는 인터-서브프레임 인터리빙의 역과정을 수행하는 역 컨벌루셔널 딜레이 라인; 및
상기 송신기의 트위스티드 블록 인터리버에 의하여 수행되는 인트라-서브프레임 인터리빙의 역과정을 수행하는 트위스티드 블록 디인터리버
를 포함하는 것을 특징으로 하는 타임 디인터리빙 장치.
an inverse convolutional delay line that performs a reverse process of inter-subframe interleaving performed by the transmitter's convolutional delay line; and
Twisted block deinterleaver performing the reverse process of intra-subframe interleaving performed by the twisted block interleaver of the transmitter
A time deinterleaving device comprising a.
청구항 1에 있어서,
상기 인트라-서브프레임 인터리빙은
컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 이용하여 수행되는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 1,
The intra-subframe interleaving is
A time deinterleaving device characterized in that it is performed using a column-wise write operation and a diagonal-wise read operation.
청구항 1에 있어서,
상기 컨벌루셔널 딜레이 라인은 상기 트위스티드 블록 인터리버로부터 가상 셀들(virtual cells)을 제외한 데이터 셀들(data cells)만을 읽어오는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 1,
The time deinterleaving apparatus of claim 1 , wherein the convolutional delay line reads only data cells excluding virtual cells from the twisted block interleaver.
청구항 3에 있어서,
상기 컨벌루셔널 딜레이 라인은
상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리버로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장하고,
상기 새로운 가상 셀들은
각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응하는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 3,
The convolutional delay line is
After each row of data cells is written from the twisted block interleaver, storing new virtual cells before moving switches to the next branch;
The new virtual cells are
Characterized in that each branch corresponds to a number obtained by subtracting the number of FEC blocks (N FEC_TI ) in the TI block of the interleaving frame from the maximum value (N FEC_TI_MAX ) of the number of FEC blocks in the TI block of the interleaving frame in each branch. Deinterleaving device.
청구항 4에 있어서,
상기 새로운 가상 셀들은
상기 인터-서브프레임 인터리빙의 출력으로 출력되지 않는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 4,
The new virtual cells are
Time deinterleaving device characterized in that it is not output as an output of the inter-subframe interleaving.
청구항 5에 있어서,
상기 컨벌루셔널 딜레이 라인은
타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함하는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 5,
The convolutional delay line is
A time deinterleaving device comprising branches corresponding to a time interleaving unit (N IU ), and branches other than a first branch among the branches including one or more FIFO registers.
청구항 6에 있어서,
상기 컨벌루셔널 딜레이 라인은
상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력하는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 6,
The convolutional delay line is
and outputting only some of the initial values stored in the FIFO register.
청구항 7에 있어서,
상기 초기값들 중 일부는
상기 나머지 브랜치들 각각에 대하여, 스위칭 단위로 하나의 초기화 셀(initialization cell)에 상응하는 것을 특징으로 하는 타임 디인터리빙 장치.
The method of claim 7,
Some of these initial values are
and each of the remaining branches corresponds to one initialization cell in a switching unit.
송신기의 컨벌루셔널 딜레이 라인에 의하여 수행되는 인터-서브프레임 인터리빙의 역과정을 수행하는 단계; 및
상기 송신기의 트위스티드 블록 인터리버에 의하여 수행되는 인트라-서브프레임 인터리빙의 역과정을 수행하는 단계
를 포함하는 것을 특징으로 하는 타임 디인터리빙 방법.
performing a reverse process of the inter-subframe interleaving performed by the transmitter's convolutional delay line; and
performing a reverse process of intra-subframe interleaving performed by a twisted block interleaver of the transmitter;
A time deinterleaving method comprising:
KR1020220167986A 2016-04-26 2022-12-05 Apparatus for time de-interleaving and method using the same KR102566649B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020160051128 2016-04-26
KR20160051128 2016-04-26
KR1020160052350 2016-04-28
KR20160052350 2016-04-28
KR1020220007317A KR102475877B1 (en) 2016-04-26 2022-01-18 Apparatus for time interleaving and method using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220007317A Division KR102475877B1 (en) 2016-04-26 2022-01-18 Apparatus for time interleaving and method using the same

Publications (2)

Publication Number Publication Date
KR20230002144A true KR20230002144A (en) 2023-01-05
KR102566649B1 KR102566649B1 (en) 2023-08-16

Family

ID=60383819

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170047880A KR102360892B1 (en) 2016-04-26 2017-04-13 Apparatus for time interleaving and method using the same
KR1020220167986A KR102566649B1 (en) 2016-04-26 2022-12-05 Apparatus for time de-interleaving and method using the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170047880A KR102360892B1 (en) 2016-04-26 2017-04-13 Apparatus for time interleaving and method using the same

Country Status (2)

Country Link
KR (2) KR102360892B1 (en)
MX (1) MX2017005468A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102360892B1 (en) * 2016-04-26 2022-02-10 한국전자통신연구원 Apparatus for time interleaving and method using the same
CA2965067C (en) 2016-04-26 2020-08-25 Electronics And Telecommunications Research Institute Apparatus for time interleaving and method using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150288554A1 (en) * 2014-04-08 2015-10-08 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR102360892B1 (en) * 2016-04-26 2022-02-10 한국전자통신연구원 Apparatus for time interleaving and method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150288554A1 (en) * 2014-04-08 2015-10-08 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR102360892B1 (en) * 2016-04-26 2022-02-10 한국전자통신연구원 Apparatus for time interleaving and method using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Peter Klenner, et al., "Physical Layer Time Interleaving for thr ATSC 3.0 System", IEEE Transactions on Broadcasting(Volume: 62, Issue: 1, March 2016), 2016-01-12, pp. 253-262* *

Also Published As

Publication number Publication date
KR20170122117A (en) 2017-11-03
MX2017005468A (en) 2018-08-20
KR102566649B1 (en) 2023-08-16
KR102360892B1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR102475877B1 (en) Apparatus for time interleaving and method using the same
KR102476312B1 (en) Apparatus for generating broadcasting signal frame for signaling time interleaving mode and method using the same
KR102605073B1 (en) Apparatus for receiving broadcasting signal using enhanced layer physical layer pipe and method using the same
KR102524210B1 (en) Apparatus for generating broadcasting signal frame corresponding to time interleaver supporting a plurality of operation modes and method using the same
KR102566649B1 (en) Apparatus for time de-interleaving and method using the same
KR102566642B1 (en) Apparatus for generating broadcasting signal frame for signaling time interleaving mode and method using the same
KR102476084B1 (en) Apparatus for receiving broadcasting signal using enhanced layer dummy values and method using the same
KR102557444B1 (en) Apparatus for generating broadcasting signal frame using enhanced layer physical layer pipe corresponding to injection level information and method using the same
KR102476311B1 (en) Apparatus for generating broadcasting signal frame using enhanced layer physical layer pipe and method using the same
KR102327058B1 (en) Apparatus for generating broadcasting signal frame for signaling time interleaving mode and method using the same
KR102448858B1 (en) Apparatus for transmitting broadcasting signal using broadcasting signal frame signaling baseband sampling rate coefficient and method using the same
KR20230056640A (en) Apparatus for generating broadcasting signal frame corresponding to time interleaver supporting a plurality of operation modes and method using the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant