KR20220159789A - Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency - Google Patents

Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency Download PDF

Info

Publication number
KR20220159789A
KR20220159789A KR1020210067828A KR20210067828A KR20220159789A KR 20220159789 A KR20220159789 A KR 20220159789A KR 1020210067828 A KR1020210067828 A KR 1020210067828A KR 20210067828 A KR20210067828 A KR 20210067828A KR 20220159789 A KR20220159789 A KR 20220159789A
Authority
KR
South Korea
Prior art keywords
diode
switch element
power factor
factor correction
current
Prior art date
Application number
KR1020210067828A
Other languages
Korean (ko)
Inventor
문건우
이영달
김정은
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210067828A priority Critical patent/KR20220159789A/en
Publication of KR20220159789A publication Critical patent/KR20220159789A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/1555—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only for the generation of a regulated current to a load whose impedance is substantially inductive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

A bridgeless power factor correction converter having a simple gate driving circuit and high efficiency is disclosed. It can be easily implemented because it uses a simple bootstrap circuit instead of a floating gate driver like the existing BBPFC. In addition, the converter proposed in positive and negative cycles enables only a build-up operation of a single switch to result in less loss compared to the existing one. Additionally, the proposed converter utilizes relative inverse recovery characteristics, so it has good CM noise characteristics. Therefore, the proposed converter has high efficiency and good CM noise characteristics and simple structure and control ease features.

Description

게이트 구동회로가 간단하고 높은 효율을 가지는 브리지리스 역률보상 컨버터 {Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency } Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency }

본 발명은 컨버터 기술분야에 관한 것으로, 보다 상세하게는 브리지리스 역률보상 컨버터(bridgeless power factor correction converter: BPFC)에 관한 것이다.The present invention relates to the field of converter technology, and more particularly to a bridgeless power factor correction converter (BPFC).

일반적으로, 서버용 전원장치는 부스트 역률보상회로와 주전원을 공급하는 DC/DC 컨버터로 이루어진다. 그 중 부스트 역률보상회로는 IEC61000-3-2의 국제규격인 높은 역률(power factor: PF)과 낮은 총고조파왜곡(total harmonic distortion: THD)을 만족시킨다. 이러한 국제규격의 중요성은 전력손실을 최소화하고 전류의 왜곡을 낮춰 유효전력을 높이는 데 그 목적이 있다. 앞서 언급한 규격을 만족시키기 위해, 고전력 응용분야에서는 연속전도모드(continuous conduction mode: CCM)를 주로 활용한다.In general, a power supply device for a server consists of a DC/DC converter that supplies a boost power factor correction circuit and main power. Among them, the boost power factor correction circuit satisfies the international standard of IEC61000-3-2, high power factor (PF) and low total harmonic distortion (THD). The importance of these international standards is aimed at increasing active power by minimizing power loss and lowering current distortion. To satisfy the aforementioned specifications, continuous conduction mode (CCM) is mainly used in high-power applications.

더욱이, 높은 효율을 만족시키기 위해서, 대부분의 전원장치 제조회사에서는 도통손실을 최소화할 수 있는 다양한 형태의 브리지리스 역률보상 컨버터(BPFC)를 개발하고 있다. 수많은 BPFC 중에서, 도 1에 도시된 양방향스위치를 가지는 브리지리스 역률보상 컨버터(bidirectional-switch bridgeless power factor correction converter: BBPFC)는 단순한 구조와 제어가 쉽기 때문에 플로팅 게이트 드라이버를 사용함에도 불구하고 다양한 BPFC들 중 고전력 응용분야에서 선호되는 매력적인 토폴로지이다. BBPFC는 양방향 스위치를 활용하기 때문에 하프 사이클 검출 회로가 필요 없는 장점이 있다. 또한 BBPFC는 도통경로상 왼쪽 레그와 오른쪽 레그의 정류다이오드의 역회복 특성을 의도적으로 가변함으로써, 추가적인 라인필터 없이도 공통모드(common-mode: CM) 노이즈의 개선이 가능하여 좋은 EMI 특성을 가질 수 있는 장점이 있다. Moreover, in order to satisfy high efficiency, most power supply manufacturers are developing various types of bridgeless power factor correction converters (BPFCs) capable of minimizing conduction loss. Among numerous BPFCs, the bidirectional-switch bridgeless power factor correction converter (BBPFC) having a bidirectional switch shown in FIG. 1 has a simple structure and easy control. It is an attractive topology preferred for high power applications. Since the BBPFC utilizes a bidirectional switch, it has the advantage of not requiring a half-cycle detection circuit. In addition, BBPFC intentionally varies the reverse recovery characteristics of the rectifier diodes of the left leg and right leg on the conduction path, so that common-mode (CM) noise can be improved without an additional line filter, which can have good EMI characteristics. There are advantages.

그러나 BBPFC는 물리적 구조상 플로팅 형태의 게이트 드라이버와 별도의 전원이 필요하다는 단점이 있다. 더욱이, BBPFC는 양과 음의 주기에 두 개의 플로팅 스위치를 항상 구동해야 하므로, 2배의 드라이빙 손실이 발생하는 단점이 있다. 또 다른 문제로, 이미 등록된 특허로 인해 BBPFC의 활용은 매우 제한적인 점이다. 반면에, 토템폴(totem-pole) 형태의 BPFC는 최근 각광을 받고 있긴 하지만 그 구조상 (슛-스루(shoot-through: 트랜지스터의 동시 턴온) 문제에 자유롭지 않아 치명적인 단점이 존재한다. However, the BBPFC has the disadvantage of requiring a floating gate driver and a separate power source due to its physical structure. Moreover, since the BBPFC always needs to drive two floating switches in positive and negative cycles, there is a disadvantage in that a driving loss is doubled. Another problem is that the use of BBPFC is very limited due to already registered patents. On the other hand, totem-pole type BPFCs have recently been in the limelight, but they are not free from the problem of shoot-through (simultaneous turn-on of transistors) due to their structure, so there is a fatal disadvantage.

[1] X. Xin, J. Zeng, J. Ying, and W. Zhao, "Bridgeless PFC converter with low common-mode noise and high power density," U.S. Patent 7 605 570 B2, Oct. 20, 2009.[1] X. Xin, J. Zeng, J. Ying, and W. Zhao, "Bridgeless PFC converter with low common-mode noise and high power density," U.S. Patent 7 605 570 B2, Oct. 20, 2009. [2] H.Gan,H. Jin,W.Zhao and J. Zeng, "BridgelessPFCcircuit system having current sensing circuit and controlling method thereof," U.S. Patent 8773879 B2, Jul. 8, 2014.[2] H. Gan, H. Jin, W. Zhao and J. Zeng, "Bridgeless PFC circuit system having current sensing circuit and controlling method thereof," U.S. Patent 8773879 B2, Jul. 8, 2014.

[1] 80 Plus Incentive Program. [Online]. Available: http://www.80plus.org.[1] 80 Plus Incentive Program. [Online]. Available: http://www.80plus.org. [2] Energy Savers Program. [Online]. Available: http://www.energystar.gov.[2] Energy Savers Program. [Online]. Available: http://www.energystar.gov. [3] H. S. Youn, J. S. Park, K. B. Park, J. I. Baek and G. W. Moon, "A[3] H. S. Youn, J. S. Park, K. B. Park, J. I. Baek and G. W. Moon, "A digital predictive peak current control for power factor correction with low-input current distortion," IEEE Trans. Power Electron., vol. 31, no. 1, pp. 900­912, Jan. 2016.digital predictive peak current control for power factor correction with low-input current distortion," IEEE Trans. Power Electron., vol. 31, no. 1, pp. 900912, Jan. 2016. [4] C. E. Kim, D. k. Yang, J. B. Lee and G. W. Moon, "High-efficiency two inductor PFC boost converter employing SPDT relay," IEEE Trans. Power Electron., vol. 30, no. 6, pp. 2901­2904, Jun. 2015.[4] C. E. Kim, D. k. Yang, J. B. Lee and G. W. Moon, "High-efficiency two inductor PFC boost converter employing SPDT relay," IEEE Trans. Power Electron., vol. 30, no. 6, p. 29012904, Jun. 2015. [5] Z. Liu, F. C. Lee, Q. Li, and Y. Yang, "Design of GaN-based MHz totempole PFC rectifier," IEEE J. Emerg. Sel. Top. Power Electron., vol. 4,[5] Z. Liu, F. C. Lee, Q. Li, and Y. Yang, "Design of GaN-based MHz totempole PFC rectifier," IEEE J. Emerg. Sel. Top. Power Electron., vol. 4, no. 3, pp. 799­807, Sep. 2016.no. 3, p. 799807, Sep. 2016. [6] Q. Huang and A. Q. Huang, "Huang, Huang - 2017 - Review of GaN Totem-Pole Bridgeless PFC," CPSS Trans. Power Electron. Appl. vol. 2, no. 3, pp. 187­196, 2017.[6] Q. Huang and A. Q. Huang, "Huang, Huang - 2017 - Review of GaN Totem-Pole Bridgeless PFCs," CPSS Trans. Power Electrons. Appl. vol. 2, no. 3, p. 187196, 2017. [7] T. T. Vu and E. Mickus, "99% efficiency 3-Level bridgeless totem-pole PFC implementation with low-voltage silicon at low cost," in Proc. EEE Appl. Power Electron. Conf. Expo., 2019, pp. 2077­2083.[7] T. T. Vu and E. Mickus, "99% efficiency 3-Level bridgeless totem-pole PFC implementation with low-voltage silicon at low cost," in Proc. EEE Appl. Power Electrons. Conf. Expo., 2019, p. 20772083. [8] H. Li, Z. Zhang, S. Wang, J. Tang, X. Ren, and Q. Chen, "A 300-kHz 6.6-kW SiC Bidirectional LLC On-board Charger," IEEE Trans. Ind. Electron., vol. 67, no. 2, pp. 1435­1445, Feb. 2020.[8] H. Li, Z. Zhang, S. Wang, J. Tang, X. Ren, and Q. Chen, "A 300-kHz 6.6-kW SiC Bidirectional LLC On-board Charger," IEEE Trans. Ind. Electron., vol. 67, no. 2, p. 14351445, Feb. 2020. [9] Z. Yu, Y. Xia, and R. Ayyanar, "A simple ZVT auxiliary circuit for totempole bridgeless PFC rectifier," IEEE Trans. Ind. Appl., vol. 55, no. 3, pp. 2868­2878, May/Jun. 2019.[9] Z. Yu, Y. Xia, and R. Ayyanar, "A simple ZVT auxiliary circuit for totempole bridgeless PFC rectifier," IEEE Trans. Ind. Appl., vol. 55, no. 3, p. 28682878, May/Jun. 2019. [10] M.-H. Park, J.-I. Baek, Y. Jeong, and G.-W. Moon, "An interleaved totem-pole bridgeless boost PFC converter with soft-switching capability adopting phase-shifting control," IEEE Trans. Power Electron., vol. 34, no. 11, pp. 10610­10618, Nov. 2019.[10] M.-H. Park, J. -I. Baek, Y. Jeong, and G.-W. Moon, "An interleaved totem-pole bridgeless boost PFC converter with soft-switching capability adopting phase-shifting control," IEEE Trans. Power Electron., vol. 34, no. 11, p. 1061010618, Nov. 2019. [11] Q. He, Q. Luo, K. Ma, P. Sun, and L. Zhou, "Analysis and design of a single-stage bridgeless high-frequency resonant AC/AC converter," IEEE Trans. Power Electron., vol. 34, no. 1, pp. 700­711, Jan. 2019.[11] Q. He, Q. Luo, K. Ma, P. Sun, and L. Zhou, "Analysis and design of a single-stage bridgeless high-frequency resonant AC/AC converter," IEEE Trans. Power Electron., vol. 34, no. 1, p. 700711, Jan. 2019. [12] J. W. T. Fan, R. S. C. Yeung, and H. S. H. Chung, "Optimized hybrid PWM scheme for mitigating zero-crossing distortion in totem-pole bridgeless PFC," in Proc IEEE Appl. Power Electron. Conf. Expo., 2018, vol. 2018­March, no. 1, pp. 2048­2053.[12] J. W. T. Fan, R. S. C. Yeung, and H. S. H. Chung, "Optimized hybrid PWM scheme for mitigating zero-crossing distortion in totem-pole bridgeless PFC," in Proc IEEE Appl. Power Electrons. Conf. Expo., 2018, vol. 2018 March, no. 1, p. 20482053. [13] S. Pervaiz, A. Kumar, and K. K. Afridi, "GaN-based high-power-density electrolytic-free universal input LED driver," IEEE Trans. Ind. Appl., vol. 54, no. 4, pp. 3890­3901, Jul. 2018.[13] S. Pervaiz, A. Kumar, and K. K. Afridi, "GaN-based high-power-density electrolytic-free universal input LED driver," IEEE Trans. Ind. Appl., vol. 54, no. 4, p. 38903901, Jul. 2018. [14] M. Alam, W. Eberle, D. S. Gautam, C. Botting, N. Dohmeier, and F. Musavi, "A hybrid resonant pulse-width modulation bridgeless AC-DC power factor correction converter," IEEE Trans. Ind. Appl., vol. 53, no. 2, pp. 1406­1415, Mar./Apr. 2017.[14] M. Alam, W. Eberle, D. S. Gautam, C. Botting, N. Dohmeier, and F. Musavi, "A hybrid resonant pulse-width modulation bridgeless AC-DC power factor correction converter," IEEE Trans. Ind. Appl., vol. 53, no. 2, p. 14061415, Mar./Apr. 2017. [15] H. Ma, J. S. J. Lai, C. Zheng, and P. Sun, "A high-efficiency quasi-single stage bridgeless electrolytic capacitor-free high-power AC-DC driver for supplying multiple LED strings in parallel," IEEE Trans. Power Electron., vol. 31, no. 8, pp. 5825­5836, Aug. 2016.[15] H. Ma, J. S. J. Lai, C. Zheng, and P. Sun, "A high-efficiency quasi-single stage bridgeless electrolytic capacitor-free high-power AC-DC driver for supplying multiple LED strings in parallel," IEEE Trans. Power Electron., vol. 31, no. 8, p. 58255836, Aug. 2016. [16] K. S. BinMuhammad and D. D. C. Lu, "ZCS bridgeless boost PFC rectifier using only two active switches," IEEE Trans. Ind. Electron., vol. 62, no. 5, pp. 2795­2806, ZCS bridgeless boost PFC rectifier using only two active switches, May 2015.[16] K. S. BinMuhammad and D. D. C. Lu, "ZCS bridgeless boost PFC rectifier using only two active switches," IEEE Trans. Ind. Electron., vol. 62, no. 5, p. 27952806, ZCS bridgeless boost PFC rectifier using only two active switches, May 2015.

본 발명의 일 목적은 종래에 비해 더 높은 효율과 단순한 구조를 갖는 개선된 브리지리스 역률보상 컨버터(BPFC)를 제공하는 것이다.One object of the present invention is to provide an improved bridgeless power factor correction converter (BPFC) having a higher efficiency and a simpler structure than the prior art.

본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above problems, and can be expanded in various ways without departing from the spirit and scope of the present invention.

상기 본 발명의 일 목적을 실현하기 위한 실시예들에 따른 브릿지리스 역률보상 컨버터는, 입력전원의 제1단에 일단이 연결된 주 인덕터; 상기 입력전원의 제2단이 연결된 제1 중간노드를 통해 각각의 양극과 음극이 서로 연결되는 제1 다이오드 및 제2 다이오드; 각각의 음극과 드레인단이 서로 연결되고, 각각의 양극과 소스단이 상기 제1노드와 상기 주 인덕터의 타단이 연결된 제2 중간노드에 각각 연결되는 다이오드 및 제1 스위치 소자; 상기 제2 중간노드를 통해 각각의 양극과 드레인단이 서로 연결되는 제3 다이오드 및 제2 스위치 소자; 및 상기 제3 다이오드의 음극과 상기 제2 스위치 소자의 소스단에 양단이 연결되는 출력 캐패시터를 포함하며, 상기 제1 및 제3 다이오드의 음극은 서로 연결되고, 상기 제2 다이오드와 상기 제2 스위치의 소스단이 서로 연결된다.A bridgeless power factor correction converter according to embodiments for realizing one object of the present invention includes a main inductor having one end connected to a first terminal of an input power supply; a first diode and a second diode having respective anodes and cathodes connected to each other through a first intermediate node to which the second terminal of the input power is connected; a diode and a first switch element having respective cathodes and drain terminals connected to each other, and respective anodes and source terminals respectively connected to a second intermediate node to which the first node and the other end of the main inductor are connected; a third diode and a second switch element having respective anodes and drain terminals connected to each other through the second intermediate node; and an output capacitor having both ends connected to a cathode of the third diode and a source terminal of the second switch element, wherein cathodes of the first and third diodes are connected to each other, and the second diode and the second switch The source ends of are connected to each other.

예시적인 실시예에 있어서, 상기 다이오드는 양의 주기에서 블록킹 다이오드로 동작할 수 있고, 상기 다이오드 및 상기 제1 스위치 소자의 조합은 음의 주기에서 도통경로를 형성할 수 있다. In an exemplary embodiment, the diode may operate as a blocking diode in a positive cycle, and a combination of the diode and the first switch element may form a conduction path in a negative cycle.

예시적인 실시예에 있어서, 상기 제1 스위치 소자와 상기 제2 스위치 소자는 전계효과트랜지스터(a field effect transistor)일 수 있다.In an exemplary embodiment, the first switch element and the second switch element may be a field effect transistor.

예시적인 실시예에 있어서, 제1 레그를 형성하는 상기 제1 다이오드 및 상기 제2 다이오드는 제2 레그를 형성하는 상기 제3 다이오드 및 제2 스위치 소자의 역병렬 다이오드(antiparallel diode)에 비해 상대적으로 느린 역회복 특성을 지닐 수 있다.In an exemplary embodiment, the first diode and the second diode forming the first leg are relatively relatively larger than the third diode forming the second leg and an antiparallel diode of the second switch element. It may have slow reverse recovery characteristics.

예시적인 실시예에 있어서, 상기 제1 스위치 소자의 소스단과 상기 제2 스위치 소자의 드레인단이 상기 제2 노드를 통하여 연결된 레그 구조를 형성하여 간단한 구조의 부트스트랩 드라이버회로가 상기 제1 스위치 소자와 상기 제2 스위치 소자에 적용될 수 있다.In an exemplary embodiment, a bootstrap driver circuit having a simple structure is formed by forming a leg structure in which a source terminal of the first switch element and a drain terminal of the second switch element are connected through the second node, and the first switch element and the drain terminal of the second switch element. It may be applied to the second switch element.

예시적인 실시예에 있어서, (i) 양의 주기 동안에는, 상기 다이오드는 양의 주기 동안에는 전류가 흐르지 못하도록 하는 블록킹 다이오드로 기능하고, 상기 제1 스위치 소자를 턴-온시켜 상기 입력전원이 상기 주 인덕터에 제1 방향으로 인가되어 제1 주인덕터 전류를 빌드업한 다음, 상기 제1 스위치 소자를 턴-오프시켜 상기 주 인덕터에 저장된 에너지는 상기 제2 다이오드 및 상기 제3 다이오드를 통하여 상기 출력 캐패시터를 충전시키도록 구성될 수 있고, (ii) 음의 주기 동안에는, 상기 제1 스위치 소자를 턴-온시켜 상기 입력전원이 상기 주 인덕터에 상기 제1방향과 반대방향으로 인가되고 상기 다이오드는 도통되어 상기 제1 주인덕터 전류와 반대방향의 제2 주 인덕터 전류를 빌드업 한 다음, 상기 제1 스위치 소자를 턴-오프시켜 상기 주 인덕터에 저장된 에너지는 상기 제1 다이오드와 상기 제2 스위치 소자의 바디 다이오드를 통하여 상기 출력 캐패시터에 전달되어 상기 출력 캐패시터를 충전시키도록 구성될 수 있다.In an exemplary embodiment, (i) during a positive period, the diode functions as a blocking diode that prevents current from flowing during a positive period, and turns on the first switch element so that the input power is connected to the main inductor is applied in a first direction to build up a first main inductor current, and then turn off the first switch element so that the energy stored in the main inductor passes through the second diode and the third diode to the output capacitor. (ii) during a negative period, the first switch element is turned on so that the input power is applied to the main inductor in a direction opposite to the first direction, and the diode conducts, After building up the second main inductor current in the opposite direction to the first main inductor current, the first switch element is turned off so that the energy stored in the main inductor is transferred between the first diode and the body diode of the second switch element. It may be configured to be transmitted to the output capacitor through and to charge the output capacitor.

예시적인 실시예에 있어서, 상기 브릿지리스 역률보상 컨버터는 상기 제2 중간노드와 상기 제3 다이오드의 양극 사이에 연결된 제1 전류센서; 및 상기 제2 중간노드와 상기 제2 스위치 소자의 드레인단 사이에 연결된 제2 전류센서를 더 포함할 수 있다. 양의 주기 동안에는 상기 제1 전류센서 및 상기 제2 전류센서는 상기 제3 다이오드 및 상기 제2 스위치 소자를 통해 흐르는 전류를 각각 센싱하고, 음의 주기 동안에는 상기 제1 전류센서 및 상기 제2 전류센서는 상기 제1 다이오드 및 상기 제1 스위치 소자를 통해 흐르는 전류를 각각 센싱하도록 구성된 될 수 있다.In an exemplary embodiment, the bridgeless power factor correction converter may include a first current sensor connected between the second intermediate node and the anode of the third diode; and a second current sensor connected between the second intermediate node and a drain terminal of the second switch element. During the positive period, the first current sensor and the second current sensor sense the current flowing through the third diode and the second switch element, respectively, and during the negative period, the first current sensor and the second current sensor sense each other. May be configured to sense the current flowing through the first diode and the first switch element, respectively.

본 발명의 실시예에 따른 BPFC는 기존 BBPFC의 장점과 동일하게 단순한 구조의 장점을 지닌다. 일 실시예에 따른 BPFC는 새로운 구조임에도 왼쪽 레그와 오른쪽 레그의 역회복 특성을 달리하여, 기존의 BBPFC의 장점을 동일하게 가져갈 수 있다.The BPFC according to the embodiment of the present invention has the same advantages of a simple structure as the existing BBPFC. Although the BPFC according to an embodiment has a new structure, reverse recovery characteristics of the left leg and the right leg are different, so that the same advantages of the existing BBPFC can be obtained.

또한, 본 발명의 실시예에 따른 BPFC는 그 구조상 부트스트랩(bootstrap) 회로를 사용함으로써 제어가 용이하여 복잡한 플로팅 게이트 드라이버를 활용하지 않아도 되고 쉽게 구현될 수 있다. In addition, the BPFC according to the embodiment of the present invention is easy to control by using a bootstrap circuit in its structure, so it can be easily implemented without using a complicated floating gate driver.

또한, 종래의 컨버터와 다르게, 본 발명의 실시예에 따른 BPFC는 양과 음의 주기에서 단일 스위치만 구동해도 되므로 스위치에서 발생하는 손실이 기존 구조 대비 작아 높은 효율의 확보가 가능하다. 그러므로 종래의 BBPFC 컨버터에 비해, 일 실시예에 따른 BPFC는 전체적인 스위칭 손실을 줄일 수 있다. In addition, unlike conventional converters, since the BPFC according to the embodiment of the present invention only needs to drive a single switch in positive and negative cycles, it is possible to secure high efficiency because the loss generated by the switch is smaller than that of the conventional structure. Therefore, compared to the conventional BBPFC converter, the BPFC according to an embodiment can reduce overall switching loss.

이처럼, 본 발명의 예시적인 실시예들에 따른 새로운 BPFC는 높은 효율과 단순한 구조를 가지며 특허 이슈가 없다. 더불어, 본 발명의 실시예에 따른 BPFC는 상대적인 역회복 특성을 활용하므로 CM 노이즈가 좋은 특성을 지닌다. 그러므로 일 실시예에 따른 BPFC는 높은 효율, 좋은 CM 노이즈 특성, 단순한 구조와 제어 용이성의 특징을 지닌다. 일 실시예에 따른 BPFC는 유니버설 입력조건과 800W/400V 출력 조건에서 그 효용성을 검증하였다.As such, the new BPFC according to exemplary embodiments of the present invention has high efficiency and a simple structure, and there is no patent issue. In addition, since the BPFC according to the embodiment of the present invention utilizes the relative reverse recovery characteristic, it has good CM noise characteristics. Therefore, the BPFC according to an embodiment has characteristics of high efficiency, good CM noise characteristics, simple structure, and ease of control. The effectiveness of the BPFC according to an embodiment was verified under universal input conditions and 800W/400V output conditions.

도 1은 종래의 양방향스위치를 가지는 브리지리스 역률보상회로 컨버터의 회로도이다.
도 2a 및 2b는 본 발명의 예시적인 일 실시예에 따른 BPFC의 회로도로서, (a)는 일 실시예에 따른 BPFC의 파생(derivation)이고, (b)는 일 실시예에 따른 BPFC의 특성을 보여준다.
도 3은 도 2a 및 2b에 도시된 BPFC의 양과 음 주기에서 주요 파형도를 보여준다.
도 4a 내지 4d는 도 2a 및 2b에 도시된 BPFC의 동작 모드를 보여준다. (a) 양의 주기에서 모드 1 (t0~t1). (b) 음의 주기에서 모드 2 (t1~t2). (c) 음의 주기에서 모드 1 (t0~t1). (b) 양의 주기에서 모드 2 (t1~t2).
도 5a와 5b는 기존 BBPFC와 본 발명의 예시적인 일 실시예에 따른 BPFC에서 변류기(current transformer: CT)를 이용한 인덕터 전류 센싱 방식을 비교한 도면이다.
도 6은 본 발명의 예시적인 일 실시예에 따른 BPFC의 제어 블록도.
도 7은 시뮬레이션 검증에 관한 것으로서, (a)는 시뮬레이션 회로의 도식(schematics)을 예시하고, (b) 정상 상태(steady state)의 시뮬레이션 결과를 예시한다.
도 8은 본 발명의 예시적인 일 실시예에 따른 BPFC의 정상상태에 관한 실험파형도로서, (a)는 230Vrms 10% 부하 조건에서, (b)는 230Vrms 20% 부하 조건에서, (c)는 230Vrms 50% 부하 조건에서, 그리고 (d)는 230Vrms 100% 부하 조건에서의 파형도이다.
도 9는 메인 스위치 QA1 및 QA2의 정류에 대한 실험적 검증을 위한 파형도로서, (a)는 230Vrms 100% 부하 조건에서, 그리고 (b)는 포지티브 사이클의 정상 상태에서의 파형도이다.
도 10은 부하변동에 따른 효율 측정 및 손실분포 계산 결과를 나타내는 그래프로서, (a)는 정격 입력 조건에서 측정된 효율이고, (b)는 115Vrms 입력 및 다양한 부하에서의 손실 분포 차트이며, (c)는 230Vrms 입력 및 다양한 부하에서의 손실 분포 차트이다.
도 11은 정격 부하 조건에서 측정된 고조파 성분의 크기를 보여주는데, (a)는 IEC61000-3-2 표준에 따라 기존 컨버터와 본 발명의 일 실시예에 따라 제안된 컨버터 간의 비교 측정된 전류 크기를 보여주고, (b)는 스위칭 주파수의 배수에서 측정된 비교 전압 크기를 보여주고, (c)는 무작위 주파수에서 비교 측정된 전압 크기를 보여준다.
도 12는 본 발명의 일 실시예에 따른 BPFC의 측정된 전력 품질을 보여주는데. (a)는 하이 라인 230Vrms 조건에서 측정된 역률(PF)이고, (b)는 전체 부하 조건에서 측정된 총 고조파 왜곡이다.1 is a circuit diagram of a conventional bridgeless power factor correction circuit converter having a bi-directional switch.
2A and 2B are circuit diagrams of a BPFC according to an exemplary embodiment of the present invention, (a) is a derivative of the BPFC according to an embodiment, and (b) shows characteristics of the BPFC according to an embodiment. show
Figure 3 shows the main waveform diagrams in the positive and negative cycles of the BPFC shown in Figures 2a and 2b.
Figures 4a to 4d show the operation mode of the BPFC shown in Figures 2a and 2b. (a) Mode 1 in positive period (t 0 ~t 1 ). (b) Mode 2 (t 1 ~t 2 ) at negative period. (c) Mode 1 at negative period (t 0 ~t 1 ). (b) Mode 2 in positive period (t 1 ~t 2 ).
5A and 5B are diagrams comparing an inductor current sensing method using a current transformer (CT) in a conventional BBPFC and a BPFC according to an exemplary embodiment of the present invention.
Fig. 6 is a control block diagram of a BPFC according to an exemplary embodiment of the present invention;
7 relates to simulation verification, wherein (a) illustrates schematics of a simulation circuit, and (b) illustrates a simulation result in a steady state.
8 is an experimental waveform diagram of a steady state of a BPFC according to an exemplary embodiment of the present invention, (a) under a 230V rms 10% load condition, (b) under a 230V rms 20% load condition, (c ) is a waveform diagram under 230V rms 50% load condition, and (d) is a waveform diagram under 230V rms 100% load condition.
9 is a waveform diagram for experimental verification of rectification of the main switches Q A1 and Q A2 , where (a) is a 230V rms 100% load condition and (b) is a waveform diagram in a positive cycle steady state.
10 is a graph showing the efficiency measurement and loss distribution calculation results according to load variation, (a) is the efficiency measured under rated input conditions, (b) is a loss distribution chart at 115V rms input and various loads, ( c) is a loss distribution chart at 230V rms input and various loads.
11 shows the magnitude of harmonic components measured under rated load conditions, (a) shows the magnitude of current measured in comparison between an existing converter according to the IEC61000-3-2 standard and a converter proposed according to an embodiment of the present invention. (b) shows the magnitude of the comparative voltage measured at multiples of the switching frequency, and (c) shows the magnitude of the voltage measured relative to the random frequency.
12 shows the measured power quality of a BPFC according to one embodiment of the present invention. (a) is the power factor (PF) measured under high-line 230V rms condition and (b) is the total harmonic distortion measured under full load condition.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail. The same reference numerals are used for the same components in the drawings, and redundant descriptions of the same components are omitted.

먼저, 본 발명의 예시적인 일 실시예에 따른 BPFC의 구성과 동작원리를 설명한다. First, the configuration and operation principle of a BPFC according to an exemplary embodiment of the present invention will be described.

도 2a 및 2b는 본 발명의 예시적인 일 실시예에 따른 BPFC의 회로와 특성을 보여준다. 2a and 2b show the circuit and characteristics of a BPFC according to an exemplary embodiment of the present invention.

도 2a 및 2b를 참조하면, 일 실시예에 따른 BPFC(20)는 입력전원 VS의 제1단에 일단이 연결된(빌드업전류 i LB가 흐르는) 주 인덕터 LB; 각각의 양극과 음극이 서로 연결되면서 상기 입력전원 VS의 제2단(제1노드)에도 각각 연결되어 제1 레그(왼쪽 레그)를 형성하는 제1 다이오드 D1 및 제2 다이오드 D2; 각각의 양극과 드레인단이 서로 연결되면서 상기 주 인덕터 LB의 타단(제2노드)에도 연결되어 제2 레그(오른쪽 레그)를 형성하는 제3 다이오드 D3 및 제2 스위치 소자 QA2; 각각의 음극과 드레인단이 서로 연결되고, 각각의 양극과 소스단이 상기 제1노드와 상기 제2 노드에 각각 연결되는 다이오드 DA 및 제1 스위치 소자 QA1; 상기 제3 다이오드 D3의 음극과 상기 제2 스위치 소자 QA2의 소스단에 양단이 연결되는 출력 캐패시터 Co를 포함할 수 있다. 부하 Ro는 출력 캐패시터 Co의 양단에 병렬 연결되어 출력전압 Vo을 제공받을 수 있다. 제1 및 제2 스위치 소자 QA1 및 QA2는 전계효과트랜지스터(a field effect transistor (FET) 소자일 수 있다.Referring to FIGS. 2A and 2B, the BPFC 20 according to an embodiment includes a main inductor LB having one end connected to a first terminal of the input power supply VS (where a build-up current i LB flows); a first diode D 1 and a second diode D 2 having respective anodes and cathodes connected to each other and also connected to a second terminal (first node) of the input power V S to form a first leg (left leg); a third diode D 3 and a second switch element Q A2 having respective anodes and drain terminals connected to each other and also connected to the other terminal (second node) of the main inductor LB to form a second leg (right leg); a diode D A and a first switch element Q A1 having respective cathodes and drain terminals connected to each other, and respective anodes and source terminals respectively connected to the first node and the second node; An output capacitor C o having both ends connected to a cathode of the third diode D 3 and a source terminal of the second switch element Q A2 may be included. The load R o can be connected in parallel to both ends of the output capacitor C o to receive the output voltage V o . The first and second switch elements Q A1 and Q A2 may be field effect transistor (FET) elements.

일 실시예에 따른 BPFC 회로(20) 구조는 입력전원(Vs)이 도 2(a)와 같이 일반적인 직류전원이라고 가정할 때, 검은색 선과 같이 일반적인 부스트 컨버터에서 아이디어가 출발하였다. 반면, 음의 주기에서 동작을 만족시키기 위해, 단순한 다이오드 DA와 제1 스위치 소자 QA1의 조합으로 파란색과 같이 추가적인 도통경로를 만들어 줄 수 있다. 여기서, 제1 스위치 소자 QA1은 음의 주기에서 또 다른 도통경로를 만들어준다. 다이오드 DA는 양의 주기에서 전류 흐름을 막아주는 블로킹 다이오드로 동작을 한다. 또한, 일 실시예에 따른 BPFC(20)는 도 2(b)와 같이 제1 및 제2 다이오드 D1, D2가 오른쪽의 제3 다이오드 D3 및 제2 스위치 소자 QA2의 역병렬 다이오드(antiparallel diode)에 비해 상대적으로 느린 역회복 특성을 지니므로 좋은 공통모드(CM) 노이즈 특성을 가질 수 있다. When it is assumed that the structure of the BPFC circuit 20 according to an embodiment is a general DC power as shown in FIG. 2 (a), the idea started from a general boost converter as shown in the black line. On the other hand, in order to satisfy the operation in the negative period, a combination of a simple diode D A and the first switch element Q A1 may create an additional conduction path as shown in blue. Here, the first switch element Q A1 creates another conduction path in a negative cycle. Diode D A acts as a blocking diode that prevents current flow in the positive cycle. In addition, in the BPFC 20 according to an embodiment, as shown in FIG. 2(b), the first and second diodes D 1 and D 2 are the anti-parallel diodes of the third diode D 3 and the second switch element Q A2 on the right ( Since it has a relatively slow reverse recovery characteristic compared to an antiparallel diode, it can have good common mode (CM) noise characteristics.

또한, 일 실시예에 따른 BPFC(20)는 제2 스위치 소자 QA2의 드레인 단과 빌드업 스위치로 동작하는 제1 스위치 소자 QA1의 소스단이 연결된 레그 구조를 띄고 있어 복잡한 형태의 플로팅 게이트 드라이버가 아니라 단순한 부트스트랩(bootstrap) 드라이버 회로를 사용할 수 있다. 따라서 일 실시예에 따른 BPFC(20)는 기존 BBPFC 대비 구현이 쉽고 보다 단순한 구조를 지닌다고 할 수 있다.In addition, the BPFC 20 according to an embodiment has a leg structure in which the drain terminal of the second switch element Q A2 and the source terminal of the first switch element Q A1 operating as a build-up switch are connected. Alternatively, a simple bootstrap driver circuit can be used. Therefore, it can be said that the BPFC 20 according to an embodiment is easy to implement and has a simpler structure compared to the existing BBPFC.

다음으로, 일 실시예에 따른 BPFC(20)의 양과 음의 주기에서 구체적인 동작원리에 대해 설명한다. Next, a detailed operating principle in the positive and negative cycles of the BPFC 20 according to an embodiment will be described.

일 실시예에 따른 BPFC(20)의 동작을 설명하기 위해, 도 3은 일 실시예에 따른 BPFC(20)의 양과 음 주기에서 주요 동작 파형을 보여준다. To describe the operation of the BPFC 20 according to an embodiment, FIG. 3 shows main operating waveforms of the BPFC 20 in positive and negative cycles according to an embodiment.

분석을 단순화하기 위해, 정상상태(steady state)에서 일 실시예에 따른 BPFC(20)의 몇몇 가정은 다음과 같다: (i) 모든 디바이스 요소는 이상적이다. (ii) 출력커패시터 CO는 충분히 그 용량이 크므로 출력전압 VO는 일정하다. (iii) 모든 반도체 소자인 스위치 소자들과 다이오드들은 병렬 바디 다이오드(parallel body diode)를 가지고 있고 이상적이다.To simplify the analysis, some assumptions of the BPFC 20 according to one embodiment at steady state are as follows: (i) All device elements are ideal. (ii) Since the output capacitor C O has a sufficiently large capacity, the output voltage VO is constant. (iii) Switch elements and diodes, which are all semiconductor elements, have a parallel body diode and are ideal.

도 4는 일 실시예에 따른 BPFC(20)의 동작 모드별로 양과 음의 각 주기에서 전류의 도통 경로를 보여준다. 구체적으로, 도 4의 (a)는 양의 주기에서 모드 1 (t0~t1)을 보여주고, (b)는 양의 주기에서 모드 2 (t1~t2)을 보여주고, (c)는 음의 주기에서 모드 1 (t0~t1)을 보여주고, (d)는 음의 주기에서 모드 2 (t1~t2)를 보여준다.4 shows a conduction path of current in each positive and negative cycle for each operation mode of the BPFC 20 according to an embodiment. Specifically, (a) of FIG. 4 shows mode 1 (t 0 ~ t 1 ) in a positive period, (b) shows mode 2 (t 1 ~ t 2 ) in a positive period, (c ) shows mode 1 (t 0 ~ t 1 ) in a negative period, and (d) shows mode 2 (t 1 ~ t 2 ) in a negative period.

도 3과 도 4를 참조하면, 양의 주기에서 일 실시예에 따른 BPFC(20)의 동작은 다음과 같다. 먼저, 좌측 레그(제1 레그)와 우측 레그(제2 레그) 각각의 중간노드를 정의한다. a_node는 좌측 레그(제1 레그)의 중간 노드이고, b_node 는 우측 레그(제2 레그)의 중간 노드라 한다. Referring to FIGS. 3 and 4 , the operation of the BPFC 20 according to an embodiment in a positive period is as follows. First, intermediate nodes of each of the left leg (first leg) and right leg (second leg) are defined. Let a _node be the middle node of the left leg (first leg), and b _node be the middle node of the right leg (second leg).

(i) 모드 1[t0~t1] : 이 모드는 제2 스위치 소자 QA2가 턴온되면서 시작한다. 도 4의 (a)에 도시된 것처럼, 이 구간에서는 제2 스위치 소자 QA2의 드레인단과 소스단 사이에 걸리는 전압 VDS_QA2는 0이 된다. 동시에, 입력전원 VS는 주 인덕터 LB에 인가되어, 주 인덕터 LB에는 빌드업 전류(주 인덕터 전류) i LB가 흐르게 된다. 빌드업 동작의 초기에, a_node는 D2가 도통되어 0 전압이 인가된다. 또한, b_node도 0전압이 인가된다. 그러므로 다이오드 DA에 인가되는 전압은 이를 바탕으로 결국 0이 된다.(i) Mode 1 [t 0 ~ t 1 ]: This mode starts when the second switch element Q A2 is turned on. As shown in (a) of FIG. 4, in this section, the voltage V DS_QA2 applied between the drain terminal and the source terminal of the second switch element Q A2 becomes zero. At the same time, the input power VS is applied to the main inductor LB , and the build-up current (main inductor current ) i LB flows through the main inductor LB. At the beginning of the build-up operation, a _node is applied with 0 voltage due to D 2 being conducted. Also, 0 voltage is applied to b_node . Therefore, the voltage applied to the diode D A eventually becomes zero based on this.

(ii) 모드 2[t1~t2] : 제2 스위치 소자 QA2가 오프 되면 이 모드가 시작된다. 도 4의 (b)에 도시된 것처럼, 주 인덕터 LB에 저장되어 있던 에너지는 다이오드 D2와 D3을 통해 출력으로 전달된다. 인덕터 전류 i LB는 파워링 동작을 수행하여, 정션 커패시터 COSS_QA2를 도 4(b)와 같이 완전히 충전시킨다. a_node는 다이오드 D2가 여전히 도통 상태이므로 0전압이 인가된다. 반면, b_node는 출력전압 VO가 인가된다. 그러므로 다이오드 DA에 인가되는 전압은 이 구간에서 VO가 된다. (ii) Mode 2 [t 1 ~ t 2 ]: This mode starts when the second switch element Q A2 is turned off. As shown in (b) of FIG. 4 , the energy stored in the main inductor LB is transferred to the output through the diodes D 2 and D 3 . The inductor current i LB performs a powering operation to fully charge the junction capacitor C OSS_QA2 as shown in FIG. 4(b). 0 voltage is applied to a _node because diode D 2 is still conducting. On the other hand, the output voltage VO is applied to b _node . Therefore, the voltage applied to the diode D A becomes VO in this section.

다음으로, 음의 주기에서 일 실시예에 따른 BPFC(20)의 동작은 다음과 같다.Next, the operation of the BPFC 20 according to an embodiment in the negative period is as follows.

(iii) 모드 1[t0~t1] : 음의 주기에서, 도 4(c)에서와 같이 이 모드는 제1 스위치 소자 QA1이 도통되면서 시작한다. 제1 스위치 소자 QA1에 인가되는 전압 VDS_QA1은 0이 된다. 입력전원 VS는 주 인덕터 LB에 역으로 걸리므로, 주 인덕터 전류 i LB는 양의 주기에서의 모드 1과는 반대 방향으로 빌드업 된다. 다이오드 DA와 제1 스위치 소자 QA1이 도통 상태이므로, b_node에는 a_node와 동일한 전압이 인가된다. 그러므로 다이오드 DA에는 이 구간에서 0전압이 인가된다.(iii) Mode 1 [t 0 ~t 1 ]: In a negative cycle, as shown in FIG. 4(c), this mode starts when the first switch element Q A1 is conducting. The voltage V DS_QA1 applied to the first switch element Q A1 becomes zero. Since the input power VS is applied inversely to the main inductor LB , the main inductor current i LB builds up in the opposite direction to mode 1 in the positive period. Since the diode D A and the first switch element Q A1 are in a conducting state, the same voltage as that of the a _node is applied to the b_node . Therefore, 0 voltage is applied to diode D A in this section.

(iv) 모드 2[t1~t2] : 제1 스위치 소자 QA1이 턴오프 되면, 이 모드가 시작된다. 주 인덕터 LB에 저장된 에너지는 다이오드 D1과 제2 스위치 소자 QA2의 바디 다이오드를 통해 출력단으로 전달된다. 도 4(d)와 같이, 인덕터 전류 i LB는 다이오드 D2의 정션 커패시터를 완전히 충전시킨다. 그러므로 a_node에는 출력전압이 걸리고, 제2 스위치 소자 QA2의 바디 다이오드는 도통 상태에 있으므로, b_node에는 0 전압이 걸리게 된다. 결국 다이오드 DA는 순방향 바이어스 상태에 있으므로, 다이오드 DA에는 0전압이 걸린다. 이 모드 후, a_node는 출력전압 Vo로 일정하게 유지된다.(iv) Mode 2 [t 1 ~ t 2 ]: When the first switch element Q A1 is turned off, this mode starts. The energy stored in the main inductor LB is delivered to the output terminal through the diode D 1 and the body diode of the second switch element Q A2 . As shown in FIG. 4(d), the inductor current i LB fully charges the junction capacitor of diode D 2 . Therefore, the output voltage is applied to a _node , and since the body diode of the second switch element Q A2 is in a conducting state, 0 voltage is applied to b _node . After all, diode D A is in a forward biased state, so 0 voltage is applied to diode D A. After this mode, a _node remains constant with the output voltage V o .

다음으로, 일 실시예에 따른 BPFC(20)의 제어방법을 설명한다.Next, a control method of the BPFC 20 according to an embodiment will be described.

이하에서는, 인덕터 전류를 센싱하는 방법에 대해 설명한다. 설명의 편이를 위해, 도 5는 기존의 BBPFC와 일 실시예에 따른 BPFC에서 변류기(CT)이용한 인덕터 전류 센싱 방법을 보여준다. Hereinafter, a method of sensing an inductor current will be described. For convenience of description, FIG. 5 shows an inductor current sensing method using a current transformer (CT) in a conventional BBPFC and a BPFC according to an embodiment.

도 5(a)와 같이, 기존의 BBPFC(30)는 변류기 CT1을 통해 스위치 소자 QA1과 QA2에 흐르는 전류를 센싱한다. 또한, 변류기 CT2는 파워링 다이오드를 통해 흐르는 또 다른 전류 정보를 획득할 수 있다. 이 두 센싱 전류 정보를 조합하여, 기존 BBPFC는 제어에 필요한 전체 인덕터 전류를 센싱한다. As shown in FIG. 5(a), the conventional BBPFC 30 senses the current flowing through the switch elements Q A1 and Q A2 through the current transformer CT 1 . In addition, the current transformer CT 2 may obtain information on another current flowing through the powering diode. By combining these two sensing current information, the existing BBPFC senses the total inductor current required for control.

기존 특허의 방법을 회피하기 위해, 일 실시예에 따른 BPFC 구조에 있어서, 인덕터 전류 iLB는 도 5(b)와 같이 그 구조에 의해 센싱하는 방법을 활용한다. In order to avoid the method of the existing patent, in the BPFC structure according to an embodiment, a method of sensing the inductor current i LB by the structure as shown in FIG. 5(b) is utilized.

이를 위해, 본 발명의 일 실시예에 따른 BPFC(40)는 도 2에 도시된 BPFC(20)의 회로 구성에서 제1 전류센서 CT1 및 제2 전류센서 CT2를 더 포함할 수 있다. 구체적으로, 제1 전류센서 CT1는 제2 중간노드 b_node와 제3 다이오드 D3의 양극 사이에 연결될 수 있고, 제2 전류센서 CT2는 제2 중간노드 b_node와 제2 스위치 소자 QA2의 드레인단 사이에 연결될 수 있다. 제1 전류센서 CT1와 제2 전류센서 CT2는 변류기(current transformer)일 수 있다.To this end, the BPFC 40 according to an embodiment of the present invention may further include a first current sensor CT 1 and a second current sensor CT 2 in the circuit configuration of the BPFC 20 shown in FIG. 2 . Specifically, the first current sensor CT 1 may be connected between the second intermediate node b _node and the anode of the third diode D 3 , and the second current sensor CT 2 is connected between the second intermediate node b _node and the second switch element Q A2 It can be connected between the drain ends of. The first current sensor CT 1 and the second current sensor CT 2 may be current transformers.

먼저, 양의 주기에서, 제2 전류센서 CT2는 제2 스위치 소자 QA2의 스위치에 흐르는 전류 정보를 센싱한다. 또한, 변류기 CT1은 제3 (파워링) 다이오드 D3에 흐르는 전류정보를 획득할 수 있다. 음의 주기 동안에는 제1 전류센서 CT1 및 제2 전류센서 CT2는 제1 다이오드 D1 및 제1 스위치 소자 QA1를 통해 흐르는 전류정보를 각각 획득할 수 있다.First, in a positive cycle, the second current sensor CT 2 senses current information flowing through the switch of the second switch element Q A2 . In addition, the current transformer CT 1 can obtain current information flowing through the third (powering) diode D 3 . During the negative period, the first current sensor CT 1 and the second current sensor CT 2 may obtain current information flowing through the first diode D 1 and the first switch element Q A1 , respectively.

도 6은 일 실시예에 따른 브리지리스 PFC 컨버터의 제어 블록도를 예시한다.6 illustrates a control block diagram of a bridgeless PFC converter according to one embodiment.

도 6을 참조하면, 디지털 제어기를 활용한 제어방법이 예시되어 있다. 일 실시예에 따른 BPFC(20)는 주제어블록과 스위치 선정 블록의 두 개의 제어블록을 가진다. 첫째, 주제어블록은 일반적인 BPFC와 동일한 하프 사이클 검출회로를 포함한다. 다음으로, 스위치 선정 블록은 컨버터(20)가 양과 음의 주기에 있는 것을 인식하는 하프-라인 검출기에 따라 적절한 게이트 신호를 결정하도록 되어 있다. 적절한 스위치를 구동하도록 되어 있다.Referring to FIG. 6, a control method using a digital controller is illustrated. The BPFC 20 according to an embodiment has two control blocks, a main control block and a switch selection block. First, the main control block includes the same half-cycle detection circuit as a general BPFC. Next, the switch selection block is configured to determine the appropriate gate signal according to the half-line detector recognizing that the converter 20 is on a positive and negative cycle. It is designed to actuate the appropriate switch.

다음으로, 발명자들은 본 발명의 일 실시예에 따른 BPFC의 성능을 확인하기 위한 실험을 수행하였다. 이하에서는, 실험에서 확인된 그 BPFC의 정상상태 동작과 CM 노이즈 특성을 보여준다. Next, the inventors performed an experiment to confirm the performance of the BPFC according to an embodiment of the present invention. Hereinafter, the steady-state operation and CM noise characteristics of the BPFC confirmed in the experiment are shown.

시뮬레이션 검증결과는 도 7(a)와 같다. 일 실시예에 따른 BPFC 구조의 개념에 기초하여, 왼쪽 레그와 오른쪽 레그의 역회복 특성을 달리하여 진행하였다. 도 7(b)는 정상상태의 시뮬레이션 결과로서, 입력전원 VS, 인덕터 전류 i LB, 입력 전류 i IN, 출력전압 VO의 결과를 보여준다. 도면에 도시된 바와 같이, 일 실시예에 따른 BPFC는 입력전원과 입력전류가 동상을 이루고 있고 안정적인 출력전압의 제어를 보여준다.The simulation verification result is shown in FIG. 7 (a). Based on the concept of the BPFC structure according to an embodiment, the reverse recovery characteristics of the left leg and the right leg were different. FIG. 7(b) shows the simulation results of the steady state, the input power VS , the inductor current i LB , the input current i IN , and the output voltage VO . As shown in the drawing, the BPFC according to one embodiment shows the input power and the input current are in phase and shows stable control of the output voltage.

또한, 제1 중간노드 a_node와 제2 중간노드 b_node에 인가되는 전압의 특징은 다음과 같다. 먼저, a_node에서는 입력교류전류의 라인전압의 주기로 펄세이팅하며, b_node에서는 스위칭 주파수와 동일한 주기로 펄세이팅한다. 여기서, a_node의 펄세이팅하는 전압이 매우 중요한데, 이는 a_node의 접점이 라인필터의 접점에 맞닿아 있기 때문에 CM 노이즈 특성에 기여하게 된다. 따라서 a_node가 입력교류전원의 주파수로 느리게 펄세이팅하므로 좋은 CM 노이즈 특성을 가질 수 있다.In addition, the characteristics of the voltage applied to the first intermediate node a_node and the second intermediate node b_node are as follows. First, a _node pulses with the cycle of the line voltage of the input AC current, and b _node pulses with the same cycle as the switching frequency. Here, the pulsating voltage of a _node is very important, which contributes to the CM noise characteristics because the contact point of a _node is in contact with the contact point of the line filter. Therefore, since a _node pulsates slowly with the frequency of the input AC power, it can have good CM noise characteristics.

앞선 시뮬레이션 분석에 기반하여, 일 실시예에 따른 BPFC 구조의 검증을 진행하였다. *실험조건은 유니버설 입력조건에 출력은 800W/400V이다. 활용한 스위칭 주파수는 PFC에서 주로 활용되고 있는 65kHz이다. 주요 소자의 파라미터는 표 1과 같다. Based on the previous simulation analysis, the verification of the BPFC structure according to an embodiment was performed. *Experiment condition is universal input condition and output is 800W/400V. The switching frequency used is 65 kHz, which is mainly used in PFC. The parameters of the main elements are shown in Table 1.

Figure pat00001
Figure pat00001

도 8은 전부하 조건에서 일 실시예에 따른 BPFC 구조의 정상상태의 파형을 보여준다. 8 shows a steady-state waveform of a BPFC structure according to an embodiment under a full load condition.

도 8을 참조하면, (a), (b), (c), (d) 는 230Vrms 10% 부하 조건, 20% 부하 조건, 50% 부하 조건, 그리고 100% 부하 조건에서의 파형을 각각 예시한다. 파형을 통해 살펴볼 수 있듯이 입력전원 VS와 입력전류 IIN은 동상을 이루고 출력전압 VO는 안정적인 전압을 보여준다.Referring to FIG. 8, (a), (b), (c), and (d) illustrate waveforms under 230V rms 10% load condition, 20% load condition, 50% load condition, and 100% load condition, respectively. do. As can be seen through the waveform, the input power VS and the input current I IN are in phase and the output voltage VO shows a stable voltage.

도 9는 메인 스위치 소자 QA1 및 QA2의 정류 동작에 관한 실험적 검증 결과를 보여준다. (a)는 230Vrms 100% 부하 조건에서의 정류 동작을 보여주고, (b)는 양의 주기에서의 정상 상태 파형을 보여준다.9 shows experimental verification results of the rectification operations of the main switch elements Q A1 and Q A2 . (a) shows the rectification operation under 230V rms 100% load condition, and (b) shows the steady state waveform in the positive period.

도시된 파형에서와 같이, 일 실시예에 따른 BPFC는 양과 음의 주기에서 안정적인 정류 동작을 보여준다.As shown in the waveform, the BPFC according to an embodiment shows a stable rectification operation in positive and negative cycles.

도 10은 부하변동에 따른 효율 측정 및 손실분포 계산 결과를 보여준다. 도 10을 참조하면, (a)는 정격 입력 조건에서 측정된 효율을 보여준다. 일 실시예에 따른 BPFC는 전부하에서 높은 효율을 보여준다. 또한, 10%~100% 부하 조건에서, 일 실시예에 따른 BPFC의 효율을 97.72%~98.62%의 준수한 효율을 보여준다. 50% 부하 조건에서 측정된 효율은 dc/dc 단의 전체 시스템 효율을 고려할 때 고전력 서버 전원 공급 장치(티타늄 수준)를 충족하기에 충분히 높다. 따라서 예시적인 실시예에 따른 BPFC 구조는 일반 제품 요구사항의 고효율 사양을 만족할 수 있다.10 shows the results of measuring efficiency and calculating loss distribution according to load fluctuations. Referring to FIG. 10, (a) shows the efficiency measured under rated input conditions. BPFC according to an embodiment shows high efficiency at full load. In addition, in a 10% to 100% load condition, the efficiency of the BPFC according to one embodiment shows a compliance efficiency of 97.72% to 98.62%. Efficiency measured at 50% load is high enough to meet high-power server power supplies (titanium level) considering the overall system efficiency of the dc/dc stage. Therefore, the BPFC structure according to the exemplary embodiment can satisfy the high-efficiency specification of general product requirements.

도 10의 (b)와 (c)는 일 실시예에 따른 BPFC 구조에서 발생하는 손실을 보여주는데, (b)는 115Vrms 입력 및 다양한 부하에서의 손실 분포 차트이고, (c)는 230Vrms 입력 및 다양한 부하에서의 손실 분포 차트이다. 전체적인 손실들은 아래 수식 (1)~(3)을 이용하여 산출될 수 있다. Figure 10 (b) and (c) show the loss occurring in the BPFC structure according to an embodiment, (b) is a loss distribution chart at 115V rms input and various loads, (c) is a 230V rms input and This is a loss distribution chart at various loads. Overall losses can be calculated using Equations (1) to (3) below.

Figure pat00002
......(1)
Figure pat00002
......(One)

Figure pat00003
......(2)
Figure pat00003
......(2)

Figure pat00004
......(3)
Figure pat00004
......(3)

여기서, Rds(on)은 보조 스위치의 채널 저항, VF_TOTAL은 순방향 전압, 변수 [n]은 하프 라인 주기 동안 각 스위칭 상태 전환의 총 수를 나타낸다. Here, R ds(on) is the channel resistance of the auxiliary switch, V F_TOTAL is the forward voltage, and variable [n] represents the total number of switching states during the half-line period.

일 실시예에 따른 BPFC 구조는 도통 경로상 많은 다이오드를 거치므로 도통손실을 기존 대비 비교적 큰 편이다. 하지만, 기존의 BBPFC의 경우, 양과 음의 주기에서 항상 두 개의 스위치를 거치기 때문에 스위치에서 발생하는 손실이 일 실시예에 따른 BPFC 구조에 비해 많다. 기존 구조의 경우, 두 개의 스위치를 동시에 구동해야 하므로, 높은 드라이빙 손실이 발생한다. 따라서 일 실시예에 따른 BPFC 구조는 기존 구조 대비 발생하는 총 손실이 적게 된다.Since the BPFC structure according to an embodiment passes through many diodes in a conduction path, the conduction loss is relatively large compared to the conventional one. However, since the conventional BBPFC always passes through two switches in the positive and negative cycles, the loss occurring in the switch is greater than that of the BPFC structure according to the exemplary embodiment. In the case of the existing structure, since two switches must be driven simultaneously, high driving loss occurs. Therefore, the BPFC structure according to an embodiment reduces total loss compared to the existing structure.

도 11은 기존 BBPFC와 일 실시예에 따른 BPFC 구조에서 전압과 전류의 n차 고조파의 크기를 FFT기법을 적용하여 EMI 레벨을 비교한 것이다. 11 is a comparison of EMI levels by applying an FFT technique to the magnitudes of nth harmonics of voltage and current in a conventional BBPFC and a BPFC structure according to an embodiment.

첫째, 도 11(a)는 IEC 61000-3-2의 기준 대비 기존 구조와 일 실시예에 따른 BPFC 구조의 레벨을 비교한 것이다. 일 실시예에 따른 BPFC 구조는 국제적인 기준 대비 낮은 수준의 고조파를 지님을 알 수 있다. First, FIG. 11 (a) compares the levels of the existing structure with respect to the standard of IEC 61000-3-2 and the BPFC structure according to an embodiment. It can be seen that the BPFC structure according to an embodiment has a lower level of harmonics compared to international standards.

다음으로, 도 11(b)와 도 11(c)는 스위칭 주파수의 n차 고조파의 크기를 비교한 것이다. 도면을 통해 알 수 있듯이, 일 실시예에 따른 BPFC 구조에서는 기존 구조와 동등한 양호한 EMI 특성을 지님을 알 수 있다. Next, FIG. 11(b) and FIG. 11(c) compare the magnitudes of the nth order harmonics of the switching frequency. As can be seen from the drawing, it can be seen that the BPFC structure according to an embodiment has good EMI characteristics equivalent to those of the existing structure.

도 12는 일 실시예에 따른 BPFC의 측정된 전력 품질을 보여준다. (a)는 하이 라인 230Vrms 조건에서 측정된 역률(PF)이고, (b)는 전체 부하 조건에서 측정된 총 고조파 왜곡이다.12 shows the measured power quality of a BPFC according to one embodiment. (a) is the power factor (PF) measured under high-line 230V rms condition and (b) is the total harmonic distortion measured under full load condition.

도 12(a)와 도 12 (b)를 참조하면, 일 실시예에 따른 BPFC에서는 높은 PF(PF = 0.99 이상)와 낮은 THD(iTHD = 5% 이하)를 만족함을 알 수 있다. 따라서 위의 실험 결과는 제안된 브리지리스 부스트 PFC 컨버터가 서버 전원 공급 장치 응용 프로그램에 대한 높은 역률 및 낮은 총 고조파 왜곡과 같은 일반적인 제품 요구 사항을 충족할 수 있음을 보여준다.Referring to FIGS. 12(a) and 12(b) , it can be seen that the BPFC according to an embodiment satisfies a high PF (PF = 0.99 or more) and a low THD (iTHD = 5% or less). Therefore, the above experimental results show that the proposed bridgeless boost PFC converter can meet general product requirements such as high power factor and low total harmonic distortion for server power supply applications.

Figure pat00005
Figure pat00005

마지막으로, 표 2에서 토템-폴 PFC 정류기, 듀얼-부스트 PFC 정류기와 같은 기존 구조와 일 실시예에 따른 BPFC 구조를 효율, 소자개수, 볼륨, 제어용이성 및 신뢰성 측면으로 종합적으로 비교하였다. Finally, in Table 2, conventional structures such as a totem-pole PFC rectifier and a dual-boost PFC rectifier and a BPFC structure according to an embodiment are comprehensively compared in terms of efficiency, number of devices, volume, controllability, and reliability.

표 2 에서 볼 수 있듯이, 토템폴 구조는 가장 적은 소자 수를 가져 효율과 볼륨 측면에서 가장 유리하다. 그러나 토템폴 구조는 안티 슛-스루(anti shoot-through) 문제의 치명적인 단점을 지녀 신뢰성이 약하다. 특히, 토템폴 구조에서는 바디 다이오드의 도통손실을 최소화하기 위해서 WBG 소자를 활용하게 되는데 고효율을 위해서 스위치의 데드타임이 최대한 작게 되어야 한다. 이러한 데드타임이 작게 가져가면, 앞서 언급한 안티 슛-스루(anti shoot-through)로부터 자유로울 수 없게 된다. 두 번째인 듀얼부스트 구조에서는 구현이 쉽고 높은 신뢰성의 확보가 가능하다. 그러나 구조상 큰 부피를 차지하는 두 개의 인덕터가 활용되므로 높은 전력밀도의 확보가 어렵다. 세 번째 BBPFC 구조는 양과 음의 주기에서 항상 두 개의 스위치를 구동해야 하므로 스위치에서 발생하는 도통손실이 크게 된다. 또한, 기존 구조에서는 복잡한 플로팅 게이트 드라이버를 활용해야 한다는 단점이 있다. As can be seen in Table 2, the totem pole structure has the lowest number of devices and is most advantageous in terms of efficiency and volume. However, the totem pole structure has a fatal disadvantage of anti shoot-through problem, and thus reliability is weak. In particular, in the totem pole structure, the WBG element is used to minimize the conduction loss of the body diode, but the dead time of the switch must be as small as possible for high efficiency. If this dead time is taken small, it cannot be free from the aforementioned anti shoot-through. In the second dual boost structure, implementation is easy and high reliability can be secured. However, it is difficult to secure high power density because two inductors occupying a large volume are used in the structure. In the third BBPFC structure, since two switches must always be driven in positive and negative cycles, the conduction loss generated in the switches increases. In addition, in the existing structure, there is a disadvantage that a complicated floating gate driver must be used.

반편, 표 2에서, 일 실시예에 따른 BPFC 구조는 양과 음의 주기에서 단일 스위치만 구동해도 되므로 높은 효율의 확보가 가능하다. 또한, 일 실시예에 따른 BPFC는 구조상 단순한 부트스트랩 회로를 가지므로 구현이 용이하다. 또한, 일 실시예에 따른 BPFC 구조는 안티 슛-스루 문제로부터 자유로워 높은 신뢰성을 지닌다. On the other hand, in Table 2, since the BPFC structure according to an embodiment only needs to drive a single switch in positive and negative cycles, it is possible to secure high efficiency. In addition, since the BPFC according to an embodiment has a simple bootstrap circuit in structure, it is easy to implement. In addition, the BPFC structure according to an embodiment is free from the anti-shoot-through problem and has high reliability.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 BPFC는 높은 효율과 단순한 구조를 갖는다. 일 실시예에 따른 BPFC 구조를 활용함으로써, 전력시스템은 좋은 CM 노이즈 특성을 가져갈 수 있다. As described above, the BPFC according to the embodiment of the present invention has high efficiency and a simple structure. By utilizing the BPFC structure according to an embodiment, the power system can have good CM noise characteristics.

또한, 일 실시예에 따른 BPFC 구조는 복잡한 플로팅 게이트 드라이버가 아니라 단순한 bootstrap 드라이버의 활용이 가능하므로 구현이 쉽다. 더불어, 양과 음의 주기에서 일 실시예에 따른 BPFC 구조는 단일 스위치만 활용해도 되므로 스위치에서 발생하는 손실이 적어 높은 효율의 확보가 가능하다. 일 실시예에 따른 BPFC 구조의 효용성과 검증은 유니버설 입력조건과 800W/400V의 출력조건하에서 검증되었다. 일 실시예에 따른 BPFC는 98.6% 높은 효율과 0.99이상의 높은 PF, 5%미만의 작은 iTHD 특성을 지닌다. 따라서 일 실시예에 따른 BPFC는 지재권 문제를 피하며 높은 효율과 단순한 구조, 좋은 CM 노이즈 특성을 지녀 다양한 전원장치에 활용이 가능하다. In addition, since the BPFC structure according to an embodiment can utilize a simple bootstrap driver rather than a complicated floating gate driver, it is easy to implement. In addition, since the BPFC structure according to an embodiment can utilize only a single switch in the positive and negative cycles, high efficiency can be secured due to low loss occurring in the switch. The effectiveness and verification of the BPFC structure according to an embodiment was verified under the universal input condition and the output condition of 800W/400V. The BPFC according to an embodiment has a high efficiency of 98.6%, a high PF of 0.99 or more, and a small iTHD of less than 5%. Therefore, the BPFC according to an embodiment avoids the problem of intellectual property rights and can be used in various power supply devices due to its high efficiency, simple structure, and good CM noise characteristics.

본 발명의 실시예에 따른 BPFC는 예컨대 서버 컴퓨터 장치의 전원공급기 등 다양한 컴퓨터, 전기전자장치들의 전원공급장치에 이용될 수 있다.The BPFC according to the embodiment of the present invention can be used in power supply devices for various computers and electrical and electronic devices, such as power supplies for server computer devices.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that you can. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved. Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.

20, 40: 브릿지리스 역률보상 컨버터20, 40: bridgeless power factor correction converter

Claims (7)

입력전원의 제1단에 일단이 연결된 주 인덕터;
상기 입력전원의 제2단이 연결된 제1 중간노드를 통해 각각의 양극과 음극이 서로 연결되는 제1 다이오드 및 제2 다이오드;
각각의 음극과 드레인단이 서로 연결되고, 각각의 양극과 소스단이 상기 제1노드와 상기 주 인덕터의 타단이 연결된 제2 중간노드에 각각 연결되는 다이오드 및 제1 스위치 소자;
상기 제2 중간노드를 통해 각각의 양극과 드레인단이 서로 연결되는 제3 다이오드 및 제2 스위치 소자; 및
상기 제3 다이오드의 음극과 상기 제2 스위치 소자의 소스단에 양단이 연결되는 출력 캐패시터를 포함하며,
상기 제1 및 제3 다이오드의 음극은 서로 연결되고, 상기 제2 다이오드와 상기 제2 스위치의 소스단이 서로 연결되는 것을 특징으로 하는 브릿지리스 역률보상 컨버터.a main inductor having one end connected to a first terminal of the input power;
a first diode and a second diode having respective anodes and cathodes connected to each other through a first intermediate node to which the second terminal of the input power is connected;
a diode and a first switch element having respective cathodes and drain terminals connected to each other, and respective anodes and source terminals respectively connected to a second intermediate node to which the first node and the other end of the main inductor are connected;
a third diode and a second switch element having respective anodes and drain terminals connected to each other through the second intermediate node; and
An output capacitor having both ends connected to a cathode of the third diode and a source terminal of the second switch element,
The bridgeless power factor correction converter, characterized in that cathodes of the first and third diodes are connected to each other, and source terminals of the second diode and the second switch are connected to each other. 제1항에 있어서, 상기 다이오드는 양의 주기에서 블록킹 다이오드로 동작하고, 상기 다이오드 및 상기 제1 스위치 소자의 조합은 음의 주기에서 도통경로를 형성하는 것을 특징으로 하는 브릿지리스 역률보상 컨버터.The bridgeless power factor correction converter of claim 1 , wherein the diode operates as a blocking diode in a positive cycle, and a combination of the diode and the first switch element forms a conduction path in a negative cycle. 제1항에 있어서, 상기 제1 스위치 소자와 상기 제2 스위치 소자는 전계효과트랜지스터(a field effect transistor)인 것을 특징으로 하는 브릿지리스 역률보상 컨버터.2. The bridgeless power factor correction converter of claim 1, wherein the first switch element and the second switch element are field effect transistors. 제1항에 있어서, 제1 레그를 형성하는 상기 제1 다이오드 및 상기 제2 다이오드는 제2 레그를 형성하는 상기 제3 다이오드 및 제2 스위치 소자의 역병렬 다이오드(antiparallel diode)에 비해 상대적으로 느린 역회복 특성을 지니는 것을 특징으로 하는 브릿지리스 역률보상 컨버터.The method of claim 1, wherein the first diode and the second diode forming the first leg are relatively slow compared to the third diode forming the second leg and an antiparallel diode of the second switch element. A bridgeless power factor correction converter characterized in that it has reverse recovery characteristics. 제1항에 있어서, 상기 제1 스위치 소자의 소스단과 상기 제2 스위치 소자의 드레인단이 상기 제2 노드를 통하여 연결된 레그 구조를 형성하여 간단한 구조의 부트스트랩 드라이버회로가 상기 제1 스위치 소자와 상기 제2 스위치 소자에 적용될 수 있는 것을 특징으로 하는 것을 특징으로 하는 브릿지리스 역률보상 컨버터.The method of claim 1 , wherein the source terminal of the first switch element and the drain terminal of the second switch element form a leg structure connected through the second node, so that a bootstrap driver circuit having a simple structure is formed between the first switch element and the drain terminal of the first switch element. A bridgeless power factor correction converter, characterized in that it can be applied to the second switch element. 제1항에 있어서, (i) 양의 주기 동안에는, 상기 다이오드는 양의 주기 동안에는 전류가 흐르지 못하도록 하는 블록킹 다이오드로 기능하고, 상기 제1 스위치 소자를 턴-온시켜 상기 입력전원이 상기 주 인덕터에 제1 방향으로 인가되어 제1 주인덕터 전류를 빌드업한 다음, 상기 제1 스위치 소자를 턴-오프시켜 상기 주 인덕터에 저장된 에너지는 상기 제2 다이오드 및 상기 제3 다이오드를 통하여 상기 출력 캐패시터를 충전시키도록 구성되고,
(ii) 음의 주기 동안에는, 상기 제1 스위치 소자를 턴-온시켜 상기 입력전원이 상기 주 인덕터에 상기 제1방향과 반대방향으로 인가되고 상기 다이오드는 도통되어 상기 제1 주인덕터 전류와 반대방향의 제2 주 인덕터 전류를 빌드업 한 다음, 상기 제1 스위치 소자를 턴-오프시켜 상기 주 인덕터에 저장된 에너지는 상기 제1 다이오드와 상기 제2 스위치 소자의 바디 다이오드를 통하여 상기 출력 캐패시터에 전달되어 상기 출력 캐패시터를 충전시키도록 구성된 것을 특징으로 하는 브릿지리스 역률보상 컨버터.The method of claim 1, wherein (i) during a positive period, the diode functions as a blocking diode that prevents current from flowing during a positive period, and turns on the first switch element so that the input power is supplied to the main inductor. After being applied in a first direction to build up a first main inductor current, the first switch element is turned off so that the energy stored in the main inductor charges the output capacitor through the second diode and the third diode. configured to do
(ii) During a negative period, the first switch element is turned on so that the input power is applied to the main inductor in a direction opposite to the first direction, and the diode conducts in a direction opposite to the first main inductor current. After building up the second main inductor current of , the first switch element is turned off so that the energy stored in the main inductor is transferred to the output capacitor through the first diode and the body diode of the second switch element, Bridgeless power factor correction converter, characterized in that configured to charge the output capacitor. 제1항에 있어서, 상기 제2 중간노드와 상기 제3 다이오드의 양극 사이에 연결된 제1 전류센서; 및 상기 제2 중간노드와 상기 제2 스위치 소자의 드레인단 사이에 연결된 제2 전류센서를 더 포함하며, 양의 주기 동안에는 상기 제1 전류센서 및 상기 제2 전류센서는 상기 제3 다이오드 및 상기 제2 스위치 소자를 통해 흐르는 전류를 각각 센싱하고, 음의 주기 동안에는 상기 제1 전류센서 및 상기 제2 전류센서는 상기 제1 다이오드 및 상기 제1 스위치 소자를 통해 흐르는 전류를 각각 센싱하도록 구성된 것을 특징으로 하는 브릿지리스 역률보상 컨버터.The method of claim 1, further comprising: a first current sensor connected between the second intermediate node and the anode of the third diode; and a second current sensor connected between the second intermediate node and a drain terminal of the second switch element, wherein the first current sensor and the second current sensor are connected to the third diode and the second current sensor during a positive period. 2 respectively sensing the current flowing through the switch element, and during the negative period, the first current sensor and the second current sensor are configured to respectively sense the current flowing through the first diode and the first switch element. A bridgeless power factor correction converter.
KR1020210067828A 2021-05-26 2021-05-26 Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency KR20220159789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210067828A KR20220159789A (en) 2021-05-26 2021-05-26 Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210067828A KR20220159789A (en) 2021-05-26 2021-05-26 Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency

Publications (1)

Publication Number Publication Date
KR20220159789A true KR20220159789A (en) 2022-12-05

Family

ID=84392105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210067828A KR20220159789A (en) 2021-05-26 2021-05-26 Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency

Country Status (1)

Country Link
KR (1) KR20220159789A (en)

Non-Patent Citations (20)

* Cited by examiner, † Cited by third party
Title
[1] 80 Plus Incentive Program. [Online]. Available: http://www.80plus.org.
[1] X. Xin, J. Zeng, J. Ying, and W. Zhao, "Bridgeless PFC converter with low common-mode noise and high power density," U.S. Patent 7 605 570 B2, Oct. 20, 2009.
[10] M.-H. Park, J.-I. Baek, Y. Jeong, and G.-W. Moon, "An interleaved totem-pole bridgeless boost PFC converter with soft-switching capability adopting phase-shifting control," IEEE Trans. Power Electron., vol. 34, no. 11, pp. 10610­10618, Nov. 2019.
[11] Q. He, Q. Luo, K. Ma, P. Sun, and L. Zhou, "Analysis and design of a single-stage bridgeless high-frequency resonant AC/AC converter," IEEE Trans. Power Electron., vol. 34, no. 1, pp. 700­711, Jan. 2019.
[12] J. W. T. Fan, R. S. C. Yeung, and H. S. H. Chung, "Optimized hybrid PWM scheme for mitigating zero-crossing distortion in totem-pole bridgeless PFC," in Proc IEEE Appl. Power Electron. Conf. Expo., 2018, vol. 2018­March, no. 1, pp. 2048­2053.
[13] S. Pervaiz, A. Kumar, and K. K. Afridi, "GaN-based high-power-density electrolytic-free universal input LED driver," IEEE Trans. Ind. Appl., vol. 54, no. 4, pp. 3890­3901, Jul. 2018.
[14] M. Alam, W. Eberle, D. S. Gautam, C. Botting, N. Dohmeier, and F. Musavi, "A hybrid resonant pulse-width modulation bridgeless AC-DC power factor correction converter," IEEE Trans. Ind. Appl., vol. 53, no. 2, pp. 1406­1415, Mar./Apr. 2017.
[15] H. Ma, J. S. J. Lai, C. Zheng, and P. Sun, "A high-efficiency quasi-single stage bridgeless electrolytic capacitor-free high-power AC-DC driver for supplying multiple LED strings in parallel," IEEE Trans. Power Electron., vol. 31, no. 8, pp. 5825­5836, Aug. 2016.
[16] K. S. BinMuhammad and D. D. C. Lu, "ZCS bridgeless boost PFC rectifier using only two active switches," IEEE Trans. Ind. Electron., vol. 62, no. 5, pp. 2795­2806, ZCS bridgeless boost PFC rectifier using only two active switches, May 2015.
[2] Energy Savers Program. [Online]. Available: http://www.energystar.gov.
[2] H.Gan,H. Jin,W.Zhao and J. Zeng, "BridgelessPFCcircuit system having current sensing circuit and controlling method thereof," U.S. Patent 8773879 B2, Jul. 8, 2014.
[3] H. S. Youn, J. S. Park, K. B. Park, J. I. Baek and G. W. Moon, "A
[4] C. E. Kim, D. k. Yang, J. B. Lee and G. W. Moon, "High-efficiency two inductor PFC boost converter employing SPDT relay," IEEE Trans. Power Electron., vol. 30, no. 6, pp. 2901­2904, Jun. 2015.
[5] Z. Liu, F. C. Lee, Q. Li, and Y. Yang, "Design of GaN-based MHz totempole PFC rectifier," IEEE J. Emerg. Sel. Top. Power Electron., vol. 4,
[6] Q. Huang and A. Q. Huang, "Huang, Huang - 2017 - Review of GaN Totem-Pole Bridgeless PFC," CPSS Trans. Power Electron. Appl. vol. 2, no. 3, pp. 187­196, 2017.
[7] T. T. Vu and E. Mickus, "99% efficiency 3-Level bridgeless totem-pole PFC implementation with low-voltage silicon at low cost," in Proc. EEE Appl. Power Electron. Conf. Expo., 2019, pp. 2077­2083.
[8] H. Li, Z. Zhang, S. Wang, J. Tang, X. Ren, and Q. Chen, "A 300-kHz 6.6-kW SiC Bidirectional LLC On-board Charger," IEEE Trans. Ind. Electron., vol. 67, no. 2, pp. 1435­1445, Feb. 2020.
[9] Z. Yu, Y. Xia, and R. Ayyanar, "A simple ZVT auxiliary circuit for totempole bridgeless PFC rectifier," IEEE Trans. Ind. Appl., vol. 55, no. 3, pp. 2868­2878, May/Jun. 2019.
digital predictive peak current control for power factor correction with low-input current distortion," IEEE Trans. Power Electron., vol. 31, no. 1, pp. 900­912, Jan. 2016.
no. 3, pp. 799­807, Sep. 2016.

Similar Documents

Publication Publication Date Title
Al-Saffar et al. A high voltage ratio and low stress DC–DC converter with reduced input current ripple for fuel cell source
Park et al. Nonisolated high step-up boost converter integrated with sepic converter
Wang A novel ZCS-PWM flyback converter with a simple ZCS-PWM commutation cell
de Melo et al. A modified SEPIC converter for high-power-factor rectifier and universal input voltage applications
Hsieh et al. An interleaved boost converter with zero-voltage transition
Cheng et al. A novel single-stage high-power-factor AC/DC converter featuring high circuit efficiency
Moon et al. A new control method of interleaved single-stage flyback AC–DC converter for outdoor LED lighting systems
Suryawanshi et al. Unity-power-factor operation of three-phase AC–DC soft switched converter based on boost active clamp topology in modular approach
Cheng et al. Design and implementation of a high-power-factor LED driver with zero-voltage switching-on characteristics
US10566891B2 (en) Power supply device and control method thereof
Huang et al. Losses analysis and low standby losses quasi-resonant flyback converter design
Jeong et al. A bridgeless dual boost rectifier with soft-switching capability and minimized additional conduction loss
Sasikala et al. Review of AC-DC power electronic converter topologies for power factor correction
TWI320989B (en)
CN116191858A (en) Cuk type power factor correction circuit based on switching inductance
Lee et al. New bridgeless power factor correction converter with simple gate driving circuit and high efficiency for server power applications
CN113541486B (en) Interleaved diode capacitor network high-gain ZVT (zero voltage zero volt) direct current converter and auxiliary circuit
Lin et al. Analysis of LLC converter with series-parallel connection
de Souza Oliveira Jr et al. Analysis, design, and experimentation of a double forward converter with soft switching characteristics for all switches
Lee et al. Design of a GAN totem-pole PFC converter using DC-link voltage control strategy for data center applications
WO2003100952A1 (en) A method for boost with low loss and its device
KR20220159789A (en) Bridgeless Power Factor Correction Converter With Simple Gate Driving Circuit and High Efficiency
Han et al. Asymmetrical half-bridge converter with zero DC-offset current in transformer using new rectifier structure
Seong et al. Novel dual inductor-fed DC-DC converter integrated with parallel boost converter
CN112165266A (en) Switching power supply circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal