KR20220157768A - Low noise amplifier - Google Patents

Low noise amplifier Download PDF

Info

Publication number
KR20220157768A
KR20220157768A KR1020210065716A KR20210065716A KR20220157768A KR 20220157768 A KR20220157768 A KR 20220157768A KR 1020210065716 A KR1020210065716 A KR 1020210065716A KR 20210065716 A KR20210065716 A KR 20210065716A KR 20220157768 A KR20220157768 A KR 20220157768A
Authority
KR
South Korea
Prior art keywords
transistor
transmission line
output
output signal
noise amplifier
Prior art date
Application number
KR1020210065716A
Other languages
Korean (ko)
Other versions
KR102564031B1 (en
Inventor
김기철
박주만
최증원
정재수
정길수
주태환
황찬호
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020210065716A priority Critical patent/KR102564031B1/en
Publication of KR20220157768A publication Critical patent/KR20220157768A/en
Application granted granted Critical
Publication of KR102564031B1 publication Critical patent/KR102564031B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/255Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/423Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a low noise amplifier. The low noise amplifier according to one embodiment of the present invention comprises: a first transistor part comprising a first transistor electrically connected to an input end and an output end and a first transmission line interposed between the first transistor and the output end; and a second transistor part comprising a second transistor electrically connected to the input end and the output end and a second transmission line interposed between the input end and the second transistor, wherein the first transistor part and the second transistor part are connected in parallel. Therefore, the present invention is capable of having a high transmission output power.

Description

저잡음 증폭기{LOW NOISE AMPLIFIER}Low Noise Amplifier {LOW NOISE AMPLIFIER}

본 발명은 저잡음 증폭기에 관한 것으로, 보다 상세하게는, 초고주파 대역에서 최대 입력 파워를 향상하고, 이에 따른 노이즈 특성(Noise figure)의 감소를 최소화한 저잡음 증폭기에 관한 것이다.The present invention relates to a low noise amplifier, and more particularly, to a low noise amplifier that improves maximum input power in an ultra-high frequency band and minimizes a reduction in noise figure accordingly.

통신 및 전장에서 활용 가능할 것으로 예상되는 초고주파 대역에서의 장거리 통신을 위하여, 높은 송신 출력 파워를 가지는 시스템이 요구되고 있다. 송신부의 출력 파워가 높아질 경우, 송수신 시스템의 저잡음 증폭기로 유입되는 파워가 상대적으로 커지게 된다. 불필요한 송신 출력 신호가 저잡음 증폭기로 유입됨에 따라, 저잡음 증폭기의 수신 가능 신호 범위가 감소하고, 최악의 경우, 저잡음 증폭기가 포화되어 수신이 불가능한 상태에 이를 수 있다. 이러한 문제점을 극복하기 위하여, 송신단과 수신단 사이의 듀플렉서(Duplexer), 다이플렉서(Diplexer) 또는 스위치 등을 배치하여 격리도 특성을 향상시키거나, 저잡음 증폭기 자체에서 처리할 수 있는 최대 파워를 증가시키는 방법이 연구되고 있다.For long-distance communication in an ultra-high frequency band expected to be utilized in communication and battlefield, a system having high transmission output power is required. When the output power of the transmitter increases, the power flowing into the low noise amplifier of the transmit/receive system becomes relatively large. As the unnecessary transmit output signal flows into the LNO, the range of the LNO that can receive a signal is reduced, and in the worst case, the LNO is saturated and can reach a state where reception is impossible. In order to overcome this problem, a duplexer, a diplexer, or a switch is placed between the transmitter and the receiver to improve isolation characteristics or to increase the maximum power that can be processed by the low noise amplifier itself. method is being studied.

한국 등록특허공보 특0157206호(1998.07.28.)는 저잡음 증폭기에 관한 것으로, 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로는 입력단의 입력 정합수단 및 출력단의 출력 정합수단, 상기 입력 정합수단과 출력 정합수단 사이에 직렬 연결된 공통 소오스 트랜지스터 및 공통 게이트 트랜지스터, 상기 공통 소오스 트랜지스터의 소오스와 접지사이에 연결된 제1인덕터 및 상기 공통 소오스 트랜지스터 및 공통 게이트 트랜지스터의 공통점과 상기 공통 게이트 트랜지스터의 출력단사이에 연결된 제2인덕터로 구성되어 있다. 따라서, Γopt와 Gmax 포인트를 보다 더 가깝게 만들어, 잡음 및 입력 이득 동시 정합이 이루어지게 할 수 있으므로 성능이 개선될 수 있다.Korean Patent Registration No. 0157206 (July 28, 1998) relates to a low-noise amplifier, and a circuit of a low-noise amplifier according to an embodiment of the present invention includes an input matching unit of an input stage, an output matching unit of an output stage, and the input matching unit A common source transistor and a common gate transistor connected in series between output matching means, a first inductor connected between the source and ground of the common source transistor, and connected between a common point of the common source transistor and the common gate transistor and an output terminal of the common gate transistor. It consists of a second inductor. Therefore, since the Γ opt and G max points can be made closer together, noise and input gain can be simultaneously matched, performance can be improved.

그러나 이와 같이 단일 트랜지스터를 사용하는 경우, 저잡음 증폭기의 최대 입력 파워를 증가시키기 위하여 트랜지스터 폭(Width)을 증가시키는 경우, 저잡음 증폭기의 노이즈 특성(Noise Figure)이 감쇄되는 문제점이 있다.However, in the case of using a single transistor as described above, when the transistor width is increased to increase the maximum input power of the low noise amplifier, there is a problem in that the noise figure of the low noise amplifier is attenuated.

본 발명이 해결하고자 하는 기술적 과제는 초고주파 대역에서 장거리 통신을 위하여, 최대 입력 파워가 향상된 저잡음 증폭기를 제공하는 것이다.A technical problem to be solved by the present invention is to provide a low noise amplifier with improved maximum input power for long-distance communication in an ultra-high frequency band.

상술한 기술적 과제를 해결하기 위하여 본 발명의 일 실시예는, 입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 제1 트랜지스터부, 및 상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 제2 트랜지스터부를 포함하고, 상기 제1 트랜지스터부와 상기 제2 트랜지스터부는 병렬 연결되는, 저잡음 증폭기를 제공한다.In order to solve the above technical problem, an embodiment of the present invention includes a first transistor electrically connected to an input terminal and an output terminal, and a first transmission line interposed between the first transistor and the output terminal. A first transistor unit including, and a second transistor unit including a second transistor electrically connected to the input terminal and the output terminal, and a second transmission line interposed between the input terminal and the second transistor, wherein the first transistor unit and the second transistor unit are parallel to each other. A connected, low-noise amplifier is provided.

일 실시예에서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 NMOS 트랜지스터일 수 있다.In one embodiment, the first transistor and the second transistor may be NMOS transistors.

일 실시예에서, 상기 제1 트랜지스터의 노이즈 특성(Noise figure)은 상기 제2 트랜지스터의 노이즈 특성보다 낮을 수 있다.In one embodiment, a noise figure of the first transistor may be lower than that of the second transistor.

일 실시예에서, 상기 제1 트랜지스터의 폭(width)은 상기 제2 트랜지스터의 폭(width)보다 넓을 수 있다.In one embodiment, the width of the first transistor may be wider than that of the second transistor.

일 실시예에서, 상기 제2 트랜지스터의 폭은 상기 제1 트랜지스터의 폭의 60 % 내지 90 %일 수 있다.In one embodiment, the width of the second transistor may be 60% to 90% of the width of the first transistor.

일 실시예에서, 상기 제1 트랜지스터의 폭은 20±1 μm이고, 상기 제2 트랜지스터의 폭은 15±1 μm일 수 있다.In one embodiment, the width of the first transistor may be 20±1 μm, and the width of the second transistor may be 15±1 μm.

일 실시예에서, 상기 제1 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고, 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호의 위상 차이를 최소화할 수 있다.In one embodiment, the first transmission line has an inductance component in a high frequency band, and minimizes a phase difference between a first output signal output from the first transistor unit and a second output signal output from the second transistor unit. can

일 실시예에서, 상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 길이가 결정될 수 있다.In one embodiment, the length of the first transmission line may be determined to minimize a phase difference between the first output signal and the second output signal.

일 실시예에서, 상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 폭이 결정될 수 있다.In an embodiment, a width of the first transmission line may be determined to minimize a phase difference between the first output signal and the second output signal.

일 실시예에서, 상기 제2 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고, 상기 제2 전송선은 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호가 미리 설정된 신호 비를 갖도록 상기 제2 출력 신호의 크기를 조정할 수 있다.In one embodiment, the second transmission line has an inductance component in a high frequency band, and the second transmission line includes a first output signal output from the first transistor unit and a second output signal output from the second transistor unit. A level of the second output signal may be adjusted to have a preset signal ratio.

일 실시예에서, 상기 미리 설정된 신호 비는 상기 제1 트랜지스터의 노이즈 특성과, 상기 제2 트랜지스터의 노이즈 특성 비에 따라 결정될 수 있다.In one embodiment, the preset signal ratio may be determined according to a ratio of noise characteristics of the first transistor and noise characteristics of the second transistor.

일 실시예에서, 상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 길이가 결정될 수 있다.In one embodiment, the length of the second transmission line may be determined so that the first output signal and the second output signal have the preset signal ratio.

일 실시예에서, 상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 폭이 결정될 수 있다.In one embodiment, the width of the second transmission line may be determined such that the first output signal and the second output signal have the preset signal ratio.

본 발명의 일 실시예에 따른 저잡음 증폭기는, 입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 복수의 제1 트랜지스터부들, 및 상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 복수의 제2 트랜지스터부들을 포함하고, 상기 제1 트랜지스터부들과 상기 제2 트랜지스터부들은 병렬 연결될 수 있다.A low noise amplifier according to an embodiment of the present invention includes a plurality of first transistor units including a first transistor electrically connected to an input terminal and an output terminal, and a first transmission line interposed between the first transistor and the output terminal, and the a plurality of second transistor units including a second transistor electrically connected to an input terminal and an output terminal, and a second transmission line interposed between the input terminal and the second transistor, wherein the first transistor units and the second transistor units can be connected in parallel.

본 발명의 일 실시예에 다른 저잡음 증폭기는 트랜지스터 결합 구조를 이용하여, 높은 최대 입력 파워를 가지면서도, 노이즈 특성이 감쇄되지 않는다. 따라서, 높은 송신 출력 파워를 갖는 초고주파 대역의 장거리 통신 시스템에 활용될 수 있다.A low noise amplifier according to an exemplary embodiment of the present invention uses a transistor combination structure, and has high maximum input power, while noise characteristics are not attenuated. Therefore, it can be utilized in a long-distance communication system in the ultra-high frequency band having high transmission output power.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned will be clearly understood by those skilled in the art from the description below.

도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기를 도시하는 회로도이다.
도 2는 본 발명의 일 실시예에 따른, 복수의 트랜지스터를 포함하는 저잡음 증폭기를 도시하는 도면이다.
도 3은 종래의 기술에 따른 저잡음 증폭기의 트랜지스터 폭과 노이즈 특성의 관계를 도시하는 그래프이다.
도 4는 종래의 기술에 따른 저잡음 증폭기의 트랜지스터 폭과 최대 입력 파워의 관계를 도시하는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기의 최소 노이즈 특성 값과, 입출력 매칭 임피던스 값을 도시하는 도면이다.
도 6a 내지 6c는 종래의 기술에 따라 서로 다른 트랜지스터 폭을 갖는 저잡음 증폭기의 이득(gain) 그래프이다.
도 7은 본 발명의 일 실시예에 따른 저잡음 증폭기의 이득 그래프이다.
1 is a circuit diagram showing a low noise amplifier according to an embodiment of the present invention.
2 is a diagram illustrating a low noise amplifier including a plurality of transistors according to one embodiment of the present invention.
3 is a graph showing the relationship between transistor width and noise characteristics of a low noise amplifier according to the prior art.
4 is a graph showing a relationship between a transistor width and a maximum input power of a low noise amplifier according to the prior art.
5 is a diagram illustrating a minimum noise characteristic value and an input/output matching impedance value of a low noise amplifier according to an embodiment of the present invention.
6a to 6c are gain graphs of low noise amplifiers having different transistor widths according to the prior art.
7 is a gain graph of a low noise amplifier according to an embodiment of the present invention.

본 발명은 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 이는 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the present invention is susceptible to various modifications and variations, specific embodiments thereof are illustrated and shown in the drawings, which will be described in detail below. However, this is not intended to limit the invention to the particular form disclosed, but rather the invention includes all modifications, equivalents and substitutions consistent with the spirit of the invention as defined by the claims.

본 발명은 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 본 발명은 하나 이상의 마이크로프로세서의 제어 또는 다른 제어 장치에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. The invention can be presented as functional block structures and various processing steps. These functional blocks may be implemented with any number of hardware or/and software components that perform specific functions. For example, the present invention relates to integrated circuit components such as memory, processing, logic, look-up tables, etc., which can execute various functions under the control of one or more microprocessors or other control devices. can be hired

또한, 본 발명은 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. "부", "요소", "수단", "구성"과 같은 용어는 넓게 사용될 수 있으며, 본 발명의 구성요소들이 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.In addition, the present invention may employ conventional techniques for electronic environment setting, signal processing, and/or data processing. Terms such as "part", "element", "means", and "component" may be used broadly, and the components of the present invention are not limited to mechanical and physical components. The term may include a meaning of a series of software routines in connection with a processor or the like.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being “on” another element, it may be directly on the other element or intervening elements may exist. .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 블록들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 블록들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and/or blocks, these elements, components, regions, layers and/or blocks It will be understood that one should not be limited by these terms.

이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail. Hereinafter, the same reference numerals are used for the same components in the drawings, and redundant descriptions of the same components are omitted.

도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기(100)를 도시하는 회로도이다.1 is a circuit diagram showing a low noise amplifier 100 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 저잡음 증폭기(100)는 입력단(Vin)과 출력단(Vout)을 전기적으로 연결하고, 병렬로 배치되는 제1 트랜지스터부(110)와 제2 트랜지스터부(120)를 포함한다. Referring to FIG. 1 , the low noise amplifier 100 according to an embodiment of the present invention electrically connects an input terminal Vin and an output terminal Vout, and includes a first transistor unit 110 and a second transistor disposed in parallel. Includes section 120.

제1 지점(P1)은 입력단(Vin)으로부터 연결되는 입력 라인이 제1 트랜지스터부(110)와 제2 트랜지스터부(120)로 각각 분기하는 지점이고, 제2 지점(P2)는 제1 트랜지스터부(110)의 제1 출력 라인과 제2 트랜지스터부(120)의 제2 출력 라인이 합류하는 지점이다. 제2 지점(P2)은 출력단(Vout)과 출력 라인으로 연결된다.The first point P1 is a point where the input line connected from the input terminal Vin branches to the first transistor unit 110 and the second transistor unit 120, respectively, and the second point P2 is the first transistor unit. This is the point where the first output line of 110 and the second output line of the second transistor unit 120 join. The second point P2 is connected to the output terminal Vout through an output line.

제1 트랜지스터부(110)는 입력단(Vin)과 출력단(Vout) 사이에 개재되어, 입력단(Vin)과 출력단(Vout)을 전기적으로 연결한다. 즉, 제1 트랜지스터부(110)는 제1 지점(P1) 및 제2 지점(P2)과 연결되어, 입력단(Vin)으로부터 입력 신호를 수신하여 증폭하고, 증폭된 제1 출력 신호를 출력단(Vout)으로 송신할 수 있다.The first transistor unit 110 is interposed between the input terminal Vin and the output terminal Vout, and electrically connects the input terminal Vin and the output terminal Vout. That is, the first transistor unit 110 is connected to the first point P1 and the second point P2, receives and amplifies the input signal from the input terminal Vin, and outputs the amplified first output signal to the output terminal Vout. ) can be sent.

제1 트랜지스터부(110)는 제1 트랜지스터(111)와, 제1 트랜지스터(111)와 출력단(Vout) 사이에 개재되는 제1 전송선(113)을 포함할 수 있다.The first transistor unit 110 may include a first transistor 111 and a first transmission line 113 interposed between the first transistor 111 and the output terminal Vout.

여기서 제1 트랜지스터(111)는 베이스 단자(B1), 이미터 단자(E1) 및 콜렉터 단자(C1)를 구비할 수 있다. 제1 트랜지스터(111)의 베이스 단자(B1)는 제1 지점(P1)과 전기적으로 연결되어, 입력단(Vin)의 입력 신호를 수신할 수 있다. 제1 트랜지스터(111)의 이미터 단자(E1)은 접지되고, 콜렉터 단자(C1)는 제1 전송선(113)의 일 단과 전기적으로 연결될 수 있다. 제1 전송선(113)의 타 단은 제2 지점(P2)와 전기적으로 연결된다. 따라서, 제1 트랜지스터(111)에 입력된 입력 신호는 증폭되어 제1 전송선(113)을 통하여 출력단(Vout)으로 출력된다.Here, the first transistor 111 may include a base terminal B1, an emitter terminal E1, and a collector terminal C1. The base terminal B1 of the first transistor 111 is electrically connected to the first point P1 to receive an input signal from the input terminal Vin. An emitter terminal E1 of the first transistor 111 may be grounded, and a collector terminal C1 may be electrically connected to one end of the first transmission line 113 . The other end of the first transmission line 113 is electrically connected to the second point P2. Accordingly, the input signal input to the first transistor 111 is amplified and output to the output terminal Vout through the first transmission line 113 .

여기서 제1 전송선(113)은 고주파수 대역에서 인덕턴스 성분을 갖는 물질 또는 구조를 포함할 수 있다.Here, the first transmission line 113 may include a material or structure having an inductance component in a high frequency band.

제2 트랜지스터부(120)는 입력단(Vin)과 출력단(Vout) 사이에 개재되고, 제1 트랜지스터부(110)와 병렬로 배치된다. 즉, 제2 트랜지스터부(120)는 제1 지점(P1) 및 제2 지점(P2)과 연결되어, 입력단(Vin)으로부터 입력 신호를 수신하여 증폭하고, 증폭된 제2 출력 신호를 출력단(Vout)으로 송신할 수 있다. The second transistor unit 120 is interposed between the input terminal Vin and the output terminal Vout and disposed in parallel with the first transistor unit 110 . That is, the second transistor unit 120 is connected to the first point P1 and the second point P2, receives and amplifies the input signal from the input terminal Vin, and outputs the amplified second output signal to the output terminal Vout. ) can be sent.

제2 트랜지스터부(120)는 제2 트랜지스터(121)와, 입력단(Vin)과 제2 트랜지스터(121) 사이에 개재되는 제2 전송선(123)을 포함할 수 있다.The second transistor unit 120 may include a second transistor 121 and a second transmission line 123 interposed between the input terminal Vin and the second transistor 121 .

제2 트랜지스터(121)는 마찬가지로, 베이스 단자(B2), 이미터 단자(E2) 및 콜렉터 단자(C2)를 구비할 수 있다. 제2 트랜지스터(121)의 베이스 단자(B2)는 제2 전송선(123)의 일 단과 전기적으로 연결될 수 있다. 제2 전송선(123)의 다른 타 단은 제1 지점(P1)과 연결될 수 있다. 따라서, 제2 트랜지스터(121)의 베이스 단자(B2)는 입력단(Vin)으로부터 제2 전송선(123)을 통과한 입력 신호를 수신할 수 있다. 제2 트랜지스터(121)의 이미터 단자(E2)는 접지되고, 콜렉터 단자(C2)는 제1 트랜지스터부(110)와 제2 트랜지스터부(120)가 합류하여 출력단(Vout)과 연결되는 제2 지점(P2)과 연결될 수 있다. 따라서, 제2 전송선(123)을 통과한 입력 신호는 제2 트랜지스터(121)를 통과하며 증폭되고, 증폭된 제2 출력 신호를 제2 지점(P2)을 통하여 출력단(Vout)으로 송신할 수 있다.Similarly, the second transistor 121 may include a base terminal B2, an emitter terminal E2, and a collector terminal C2. The base terminal B2 of the second transistor 121 may be electrically connected to one end of the second transmission line 123 . The other end of the second transmission line 123 may be connected to the first point P1. Accordingly, the base terminal B2 of the second transistor 121 may receive an input signal passing through the second transmission line 123 from the input terminal Vin. The emitter terminal E2 of the second transistor 121 is grounded, and the collector terminal C2 is a second terminal connected to the output terminal Vout by joining the first transistor unit 110 and the second transistor unit 120. It may be connected to the point P2. Accordingly, the input signal passing through the second transmission line 123 is amplified while passing through the second transistor 121, and the amplified second output signal can be transmitted to the output terminal Vout through the second point P2. .

제2 전송선(123)은 고주파수 대역에서 인덕턴스 성분을 갖는 물질 또는 구조를 포함할 수 있다.The second transmission line 123 may include a material or structure having an inductance component in a high frequency band.

제1 전송선(113)은 제1 트랜지스터부(110)에서 출력되는 제1 출력 신호와 제2 트랜지스터부(120)에서 출력되는 제2 출력 신호가 제2 지점(P2)에서 합류할 때, 제1 출력 신호와 제2 출력 신호의 위상 차이를 최소화할 수 있다. 따라서, 일 실시예로, 제1 출력 신호와 제2 출력 신호의 위상 차이가 최소화될 수 있도록 제1 전송선(113)의 길이를 조절할 수 있다. 다른 일 실시예로, 제1 출력 신호와 제2 출력 신호의 위상 차이가 최소화될 수 있도록, 제1 전송선(113)의 폭을 조절할 수 있다. 다른 일 실시예로, 제1 출력 신호와 제2 출력 신호의 위상 차이가 최소화될 수 있도록, 제1 전송선(113)의 길이와 폭을 조절할 수 있다.When the first output signal output from the first transistor unit 110 and the second output signal output from the second transistor unit 120 join at the second point P2, the first transmission line 113 connects the first transmission line 113 to the first transmission line 113. A phase difference between the output signal and the second output signal may be minimized. Therefore, in one embodiment, the length of the first transmission line 113 can be adjusted so that the phase difference between the first output signal and the second output signal can be minimized. In another embodiment, the width of the first transmission line 113 may be adjusted to minimize a phase difference between the first output signal and the second output signal. In another embodiment, the length and width of the first transmission line 113 may be adjusted to minimize a phase difference between the first output signal and the second output signal.

제2 전송선(123)은 제1 트랜지스터부(110)에서 출력되는 제1 출력 신호와 제2 트랜지스터부(120)에서 출력되는 제2 출력 신호가 미리 설정된 신호 비를 갖도록 제2 출력 신호의 크기를 조정할 수 있다. 여기서, 미리 설정된 신호 비는 제1 트랜지스터(111)의 노이즈 특성과, 제2 트랜지스터(121)의 노이즈 특성 비에 따라 결정되는 것일 수 있다. 일 실시예로, 제1 출력 신호와 제2 출력 신호가 미리 설정된 신호 비를 갖도록 제2 전송선(123)의 길이를 조절할 수 있다. 다른 일 실시예로, 제1 출력 신호와 제2 출력 신호가 미리 설정된 신호 비를 갖도록 제2 전송선(123)의 폭을 조절할 수 있다. 다른 일 실시예로, 제1 출력 신호와 제2 출력 신호가 미리 설정된 신호 비를 갖도록 제2 전송선의 길이와 폭을 조절할 수 있다.The second transmission line 123 adjusts the magnitude of the second output signal so that the first output signal output from the first transistor unit 110 and the second output signal output from the second transistor unit 120 have a preset signal ratio. can be adjusted Here, the preset signal ratio may be determined according to a ratio between noise characteristics of the first transistor 111 and noise characteristics of the second transistor 121 . As an example, the length of the second transmission line 123 may be adjusted so that the first output signal and the second output signal have a preset signal ratio. In another embodiment, the width of the second transmission line 123 may be adjusted so that the first output signal and the second output signal have a preset signal ratio. In another embodiment, the length and width of the second transmission line may be adjusted so that the first output signal and the second output signal have a preset signal ratio.

일 실시예로, 제1 트랜지스터(111)와 제2 트랜지스터(121)는 N형 금속 산화물 반도체(N-type Metal-Oxide Semiconductor, NMOS)트랜지스터일 수 있다. NMOS 트랜지스터는 CMOS 공정을 이용하여 형성되거나, 화합물 공정을 통하여 형성되는 것일 수 있으며, 이에 한정되지 않는다.As an example, the first transistor 111 and the second transistor 121 may be N-type Metal-Oxide Semiconductor (NMOS) transistors. The NMOS transistor may be formed using a CMOS process or formed through a compound process, but is not limited thereto.

일 실시예로, 제1 트랜지스터(111)와 제2 트랜지스터(121)는 동일한 기판 상에 동일한 공정을 통하여 형성되는 것일 수 있다. 여기서, 동일한 공정을 통하여 형성된다는 것은, 제1 트랜지스터(111)와 제2 트랜지스터(121)의 적어도 일부 구성 요소의 형성을 위한 도핑, 증착, 에칭 등의 형성 공정 중 일부가 중첩되거나 동시에 이루어진다는 의미일 수 있다.In one embodiment, the first transistor 111 and the second transistor 121 may be formed on the same substrate through the same process. Here, being formed through the same process means that some of the formation processes such as doping, deposition, and etching for forming at least some components of the first transistor 111 and the second transistor 121 are overlapped or performed simultaneously. can be

일 실시예로, 제1 트랜지스터(111)의 노이즈 특성은 제2 트랜지스터(121)의 노이즈 특성보다 낮을 수 있다. 여기서, 노이즈는 열 및 기타 소스로 인하여 발생하는 것으로, 초고주파 대역의 장거리 통신 시스템에서는 송신부의 높은 출력 파워가 수신부로 유입되어 발생하는 것일 수 있다. 제2 트랜지스터부(120)는 입력단(Vin)과 연결되는 제1 지점(P1)과 제2 트랜지스터(121)의 사이에 제2 전송선(123)이 배치되어, 제2 전송선(123)에서의 입력 신호 손실로 인하여 제2 트랜지스터(121)의 노이즈 특성이 감쇄될 수 있다. 따라서, 제1 트랜지스터부(110)와 제2 트랜지스터부(120)의 노이즈 특성을 비슷하게 유지하기 위하여, 제1 트랜지스터(111)의 노이즈 특성을 제2 트랜지스터(121)의 노이즈 특성보다 낮게 형성할 수 있다.In one embodiment, noise characteristics of the first transistor 111 may be lower than noise characteristics of the second transistor 121 . Here, the noise is generated due to heat and other sources, and may be generated when high output power of the transmitter flows into the receiver in the long-distance communication system in the ultra-high frequency band. In the second transistor unit 120, the second transmission line 123 is disposed between the first point P1 connected to the input terminal Vin and the second transistor 121, so that the second transmission line 123 is input. Noise characteristics of the second transistor 121 may be attenuated due to signal loss. Therefore, in order to keep the noise characteristics of the first transistor unit 110 and the second transistor unit 120 similar, the noise characteristics of the first transistor 111 may be lower than those of the second transistor 121. have.

일 실시예로, 제2 트랜지스터(121)가 더 높은 노이즈 특성을 가지기 위하여, 제1 트랜지스터(111)의 폭은 제2 트랜지스터(121)의 폭보다 넓게 형성될 수 있다. 제1 트랜지스터(111)와 제2 트랜지스터(121)의 폭의 비는 제2 전송선(123)에서의 입력 신호 손실을 고려하여 결정될 수 있다.In one embodiment, in order for the second transistor 121 to have higher noise characteristics, the width of the first transistor 111 may be wider than that of the second transistor 121 . The width ratio of the first transistor 111 and the second transistor 121 may be determined in consideration of an input signal loss in the second transmission line 123 .

일 실시예로, 제2 트랜지스터(121)의 폭은 제1 트랜지스터(111)의 폭의 60 % 내지 90 %일 수 있으며, 다른 일 실시예로, 제2 트랜지스터(121)의 폭은 제1 트랜지스터(111)의 폭의 75 %일 수 있다. 일 실시예로, 제1 트랜지스터(111)의 폭은 20±1 μm이고, 제2 트랜지스터(121)의 폭은 15±1 μm일 수 있다. In one embodiment, the width of the second transistor 121 may be 60% to 90% of the width of the first transistor 111, and in another embodiment, the width of the second transistor 121 is the first transistor 75% of the width of (111). As an example, the width of the first transistor 111 may be 20±1 μm, and the width of the second transistor 121 may be 15±1 μm.

도 2는 본 발명의 일 실시예에 따른, 복수의 트랜지스터를 포함하는 저잡음 증폭기(200)를 도시하는 도면이다.2 is a diagram illustrating a low noise amplifier 200 including a plurality of transistors, according to one embodiment of the present invention.

도2를 참조하면, 본 발명의 일 실시예에 따른 저잡음 증폭기(200)는 입력단(Vin)및 출력단(Vout)과 전기적으로 연결된 제1 트랜지스터와, 제1 트랜지스터와 출력단(Vout) 사이에 개재되는 제1 전송선을 포함하는 제1 트랜지스터부(210a, b, c??)를 N개 포함하고, 입력단(Vin) 및 출력단(Vout)과 전기적으로 연결된 제2 트랜지스터와, 입력단(Vin)과 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 제2 트랜지스터부(220a, b ??)가 M개 포함할 수 있다. 이 때, M과 N은 1 이상의 자연수로, 서로 같은 수이거나 다른 수 일 수 있다.Referring to FIG. 2, the low noise amplifier 200 according to an embodiment of the present invention includes a first transistor electrically connected to the input terminal Vin and the output terminal Vout, and interposed between the first transistor and the output terminal Vout. A second transistor including N first transistor units 210a, b, c?? including the first transmission line and electrically connected to the input terminal Vin and the output terminal Vout; M second transistor units 220a, b ?? including second transmission lines interposed between transistors may be included. In this case, M and N are natural numbers of 1 or more, and may be the same number or different numbers.

제1 트랜지스터부(210)와 제2 트랜지스터부(220)는 입력단(Vin)과 출력단(Vout)을 전기적으로 연결하도록 병렬로 배치될 수 있다. 제1 트랜지스터부(210)와 제2 트랜지스터부(220)는 교대로 배치될 수 있으나 이에 한정되는 것은 아니며, 제1 트랜지스터, 제1 전송선, 제2 트랜지스터 및 제2 전송선의 전기적 특성에 따라 다르게 배치될 수 있다.The first transistor unit 210 and the second transistor unit 220 may be disposed in parallel to electrically connect the input terminal Vin and the output terminal Vout. The first transistor unit 210 and the second transistor unit 220 may be alternately disposed, but are not limited thereto, and are disposed differently according to electrical characteristics of the first transistor, the first transmission line, the second transistor, and the second transmission line. It can be.

도 3은 종래의 기술에 따른 저잡음 증폭기의 트랜지스터 폭과 노이즈 특성의 관계를 도시하는 그래프이고, 도 4는 종래의 기술에 따른 저잡음 증폭기의 트랜지스터 폭과 최대 입력 파워의 관계를 도시하는 그래프이다.3 is a graph showing a relationship between a transistor width and noise characteristics of a conventional low noise amplifier, and FIG. 4 is a graph showing a relationship between a transistor width and maximum input power of a conventional low noise amplifier.

도 3을 참조하면, 종래의 기술에 따라 하나의 트랜지스터를 포함하는 저잡음 증폭기에 80 GHz의 고주파 신호를 입력하였을 때, 트랜지스터 폭과 노이즈 특성의 관계를 확인할 수 있다. 트랜지스터 폭이 15 μm부터 50 μm까지 변화할 때, 저잡음 증폭기의 노이즈 특성 값은 약 1.72 dB부터 2.32 dB까지 선형적으로 변화하는 것을 확인할 수 있다. 따라서, 트랜지스터의 폭이 작을수록, 노이즈 특성 값은 낮아져, 더 좋은 노이즈 특성을 갖는 것을 확인할 수 있다.Referring to FIG. 3 , when a high-frequency signal of 80 GHz is input to a low-noise amplifier including one transistor according to the prior art, the relationship between transistor width and noise characteristics can be confirmed. When the transistor width changes from 15 μm to 50 μm, it can be seen that the noise characteristic value of the low noise amplifier changes linearly from about 1.72 dB to 2.32 dB. Therefore, it can be confirmed that the smaller the width of the transistor, the lower the noise characteristic value, and the better the noise characteristic.

도 4를 참조하면, 종래의 기술에 따라 하나의 트랜지스터를 포함하는 저잡음 증폭기에서, 트랜지스터의 폭을 달리 형성하였을 때, 입력 파워(dBm) 변화에 따라, 트랜지스터의 이득(gain) 변화를 확인할 수 있다. 저잡음 증폭기를 구성하는 트랜지스터의 폭은 각각 15 μm, 20 μm, 25 μm, 30 μm, 35 μm, 40 μm 및 45 μm로 형성되었다. 트랜지스터의 폭이 감소할 수록, 트랜지스터의 이득이 급격하게 감소하는 최대 입력 파워(P1dB)의 값이 함께 감소하는 것을 확인할 수 있다.Referring to FIG. 4, in a low noise amplifier including one transistor according to the prior art, when the width of the transistor is formed differently, it is possible to check the change in the gain of the transistor according to the change in input power (dBm). . The widths of the transistors constituting the low-noise amplifier were formed to be 15 μm, 20 μm, 25 μm, 30 μm, 35 μm, 40 μm, and 45 μm, respectively. It can be seen that as the width of the transistor decreases, the value of the maximum input power (P1dB), which rapidly decreases the gain of the transistor, also decreases.

따라서, 트랜지스터의 노이즈 특성과 최대 입력 파워의 값은 트레이드-오프(Trade-off)의 관계에 있어, 최대 입력 파워 값을 향상시키기 위하여 단순히 트랜지스터의 폭을 증가하는 경우, 저잡음 증폭기의 중요한 특성 중 하나인 노이즈 특성의 성능 감쇄를 피할 수 없다.Therefore, the noise characteristics of the transistor and the value of the maximum input power are in a trade-off relationship, so when simply increasing the width of the transistor to improve the value of the maximum input power, one of the important characteristics of the low noise amplifier Performance degradation of the in-noise characteristics cannot be avoided.

도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기의 최소 노이즈 특성 값과, 입출력 매칭 임피던스 값을 도시하는 도면이다.5 is a diagram illustrating a minimum noise characteristic value and an input/output matching impedance value of a low noise amplifier according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 저잡음 증폭기가, 제1 트랜지스터의 폭이 20 μm이고, 제2 트랜지스터의 폭이 15 μm로 형성될 때의 노이즈 특성 값을 시뮬레이션을 통하여 확인할 수 있다. 제2 트랜지스터는 입력단과 베이스 단자의 사이에 제2 전송선이 위치하여, 노이즈 특성이 감쇄되므로, 제1 트랜지스터와 제2 트랜지스터의 노이즈 특성을 비슷하게 유지하기 위하여, 제2 트랜지스터의 폭을 제1 트랜지스터보다 좁게 형성하였다. 저잡음 증폭기의 입력 임피던스는 (19.872+j*13.809)이고, 출력 임피던스는 (20.016+j*28.417)일 때, 저잡음 증폭기의 노이즈 특성은 1.895 dB로 최소 값을 가질 수 있다.Referring to FIG. 5, in the low noise amplifier according to an embodiment of the present invention, noise characteristic values when the first transistor has a width of 20 μm and the second transistor has a width of 15 μm can be confirmed through simulation. have. Since the second transmission line of the second transistor is located between the input terminal and the base terminal, and noise characteristics are attenuated, the width of the second transistor is smaller than that of the first transistor in order to keep the noise characteristics of the first transistor and the second transistor similar. narrowly formed. When the input impedance of the low noise amplifier is (19.872 + j * 13.809) and the output impedance is (20.016 + j * 28.417), the noise characteristic of the low noise amplifier may have a minimum value of 1.895 dB.

도 6a 내지 6c는 종래의 기술에 따라 서로 다른 트랜지스터 폭을 갖는 저잡음 증폭기의 이득(gain) 그래프이다.6a to 6c are gain graphs of low noise amplifiers having different transistor widths according to the prior art.

도 6a 내지 6c는 각각 15 μm(비교예 1), 20 μm(비교예 2) 및 35 μm(비교예 3)의 폭을 갖는 트랜지스터를 포함하는 종래의 저잡음 증폭기의 이득 값을 시뮬레이션 한 결과를 그래프로 나타내고 있다. 이 때, 각 트랜지스터의 입출력 임피던스는 노이즈 특성 값이 최소가 되도록 설정되었다.6A to 6C are graphs of simulation results of gain values of conventional low noise amplifiers including transistors having widths of 15 μm (Comparative Example 1), 20 μm (Comparative Example 2), and 35 μm (Comparative Example 3), respectively. is indicated by At this time, the input/output impedance of each transistor was set to minimize the noise characteristic value.

도 6a를 참조하면, 비교예 1에 따른 저잡음 증폭기의 경우, 최대 입력 파워(P1dB)는 2.600 dB이고, 최소 노이즈 특성은 1.725 dB일 수 있다.Referring to FIG. 6A , in the case of the low noise amplifier according to Comparative Example 1, the maximum input power (P1dB) may be 2.600 dB and the minimum noise characteristic may be 1.725 dB.

도 6 b를 참조하면, 비교예 2에 따른 저잡음 증폭기의 경우, 최대 입력 파워(P1dB)는 3.800 dB이고, 최소 노이즈 특성은 1.847 dB일 수 있다.Referring to FIG. 6B , in the case of the low noise amplifier according to Comparative Example 2, the maximum input power (P1dB) may be 3.800 dB and the minimum noise characteristic may be 1.847 dB.

도 6 c를 참조하면, 비교예 3에 따른 저잡음 증폭기의 경우, 최대 입력 파워(P1dB)는 6.6 dB이고, 최소 노이즈 특성은 2.138 dB일 수 있다.Referring to FIG. 6C , in the case of the low noise amplifier according to Comparative Example 3, the maximum input power (P1dB) may be 6.6 dB and the minimum noise characteristic may be 2.138 dB.

상술한 바와 같이, 트랜지스터의 폭이 증가함에 따라, 최대 입력 파워(P1dB)가 증가하나, 최소 노이즈 특성 값 역시 증가하여, 노이즈 특성이 감쇄하는 것을 확인할 수 있었다.As described above, as the width of the transistor increases, the maximum input power (P1dB) increases, but the minimum noise characteristic value also increases, confirming that the noise characteristic is attenuated.

도 7은 본 발명의 일 실시예에 따른 저잡음 증폭기의 이득 그래프이다.7 is a gain graph of a low noise amplifier according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 저잡음 증폭기는 제1 트랜지스터가 20 μm의 폭을 갖고, 제2 트랜지스터가 15 μm의 폭을 갖도록 형성되었다. 도 7을 참조하면, 본 발명의 일 실시예에 따른 저잡음 증폭기의 최대 입력 파워(P1dB)는 도 6c에 도시된 비교예 3에 따른 저잡음 증폭기와 같은 6.600 dB인 것을 확인할 수 있다. 반면, 최소 노이즈 특성 값은 1.895 dB로, 비교예 3의 2.138 dB에 비하여 확연히 감소한 것을 확인할 수 있다.In the low noise amplifier according to an embodiment of the present invention, the first transistor has a width of 20 μm and the second transistor has a width of 15 μm. Referring to FIG. 7 , it can be seen that the maximum input power (P1dB) of the low noise amplifier according to an embodiment of the present invention is 6.600 dB, the same as that of the low noise amplifier according to Comparative Example 3 shown in FIG. 6C. On the other hand, it can be seen that the minimum noise characteristic value is 1.895 dB, which is significantly reduced compared to 2.138 dB of Comparative Example 3.

상술한 바와 같이, 본 발명의 일 실시예에 따른 저잡음 증폭기는 최대 입력 파워를 향상시키면서도, 최소 노이즈 특성 값을 작게 유지할 수 있다. 따라서, 본 발명의 일 실시예에 따른 저잡음 증폭기는 초고주파 대역에서의 장거리 통신 시스템을 위한 저잡음 증폭기로 활용할 수 있다.As described above, the low noise amplifier according to an embodiment of the present invention can maintain a low minimum noise characteristic value while improving maximum input power. Therefore, the low noise amplifier according to an embodiment of the present invention can be used as a low noise amplifier for a long distance communication system in an ultra-high frequency band.

한편, 본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.On the other hand, those skilled in the art related to the present embodiment will be able to understand that it can be implemented in a modified form within a range that does not deviate from the essential characteristics of the above description. Therefore, the disclosed methods are to be considered in an illustrative rather than a limiting sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the equivalent scope will be construed as being included in the present invention.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.

100: 저잡음 증폭기
110: 제1 트랜지스터부
111: 제1 트랜지스터
113: 제1 전송선
120: 제2 트랜지스터부
121: 제2 트랜지스터
123: 제2 전송선
200: 저잡음 증폭기
210: 제1 트랜지스터부
220: 제2 트랜지스터부
100: low noise amplifier
110: first transistor unit
111: first transistor
113: first transmission line
120: second transistor unit
121: second transistor
123: second transmission line
200: low noise amplifier
210: first transistor unit
220: second transistor unit

Claims (14)

입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 제1 트랜지스터부; 및
상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 제2 트랜지스터부;를 포함하고,
상기 제1 트랜지스터부와 상기 제2 트랜지스터부는 병렬 연결되는, 저잡음 증폭기.
a first transistor unit including a first transistor electrically connected to an input terminal and an output terminal, and a first transmission line interposed between the first transistor and the output terminal; and
A second transistor unit including a second transistor electrically connected to the input terminal and the output terminal, and a second transmission line interposed between the input terminal and the second transistor;
The first transistor unit and the second transistor unit are connected in parallel, the low noise amplifier.
제1항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 NMOS 트랜지스터인, 저잡음 증폭기.
According to claim 1,
Wherein the first transistor and the second transistor are NMOS transistors.
제1항에 있어서,
상기 제1 트랜지스터의 노이즈 특성(Noise figure)은 상기 제2 트랜지스터의 노이즈 특성보다 낮은, 저잡음 증폭기.
According to claim 1,
The noise figure of the first transistor is lower than that of the second transistor, the low noise amplifier.
제1항에 있어서,
상기 제1 트랜지스터의 폭(width)은 상기 제2 트랜지스터의 폭(width)보다 넓은, 저잡음 증폭기.
According to claim 1,
The width of the first transistor is wider than the width of the second transistor, the low noise amplifier.
제4항에 있어서,
상기 제2 트랜지스터의 폭은 상기 제1 트랜지스터의 폭의 60 % 내지 90 %인, 저잡음 증폭기.
According to claim 4,
The width of the second transistor is 60% to 90% of the width of the first transistor, the low noise amplifier.
제4항에 있어서,
상기 제1 트랜지스터의 폭은 20±1 μm이고, 상기 제2 트랜지스터의 폭은 15±1 μm인, 저잡음 증폭기.
According to claim 4,
The width of the first transistor is 20 ± 1 μm, the width of the second transistor is 15 ± 1 μm, the low noise amplifier.
제1항에 있어서,
상기 제1 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고, 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호의 위상 차이를 최소화하는, 저잡음 증폭기.
According to claim 1,
The first transmission line has an inductance component in a high frequency band and minimizes a phase difference between a first output signal output from the first transistor unit and a second output signal output from the second transistor unit.
제7항에 있어서,
상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 길이가 결정되는, 저잡음 증폭기.
According to claim 7,
The first transmission line is a low noise amplifier, the length of which is determined to minimize the phase difference between the first output signal and the second output signal.
제7항에 있어서,
상기 제1 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호의 위상 차이를 최소화하도록 폭이 결정되는, 저잡음 증폭기.
According to claim 7,
Wherein the first transmission line has a width determined to minimize a phase difference between the first output signal and the second output signal.
제1항에 있어서,
상기 제2 전송선은 고주파수 대역에서 인덕턴스 성분을 갖고,
상기 제2 전송선은 상기 제1 트랜지스터부에서 출력되는 제1 출력 신호와, 상기 제2 트랜지스터부에서 출력되는 제2 출력 신호가 미리 설정된 신호 비를 갖도록 상기 제2 출력 신호의 크기를 조정하는, 저잡음 증폭기.
According to claim 1,
The second transmission line has an inductance component in a high frequency band,
The second transmission line adjusts the magnitude of the second output signal so that the first output signal output from the first transistor unit and the second output signal output from the second transistor unit have a preset signal ratio. amplifier.
제10항에 있어서,
상기 미리 설정된 신호 비는 상기 제1 트랜지스터의 노이즈 특성과, 상기 제2 트랜지스터의 노이즈 특성 비에 따라 결정되는, 저잡음 증폭기.
According to claim 10,
The preset signal ratio is determined according to a ratio between noise characteristics of the first transistor and noise characteristics of the second transistor.
제10항에 있어서,
상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 길이가 결정되는, 저잡음 증폭기.
According to claim 10,
The second transmission line is of a length determined so that the first output signal and the second output signal have the preset signal ratio.
제10항에 있어서,
상기 제2 전송선은 상기 제1 출력 신호와 상기 제2 출력 신호가 상기 미리 설정된 신호 비를 갖도록 폭이 결정되는, 저잡음 증폭기.
According to claim 10,
wherein the second transmission line has a width determined such that the first output signal and the second output signal have the preset signal ratio.
입력단 및 출력단과 전기적으로 연결된 제1 트랜지스터와, 상기 제1 트랜지스터와 상기 출력단 사이에 개재되는 제1 전송선을 포함하는 복수의 제1 트랜지스터부들; 및
상기 입력단 및 출력단과 전기적으로 연결된 제2 트랜지스터와, 상기 입력단과 상기 제2 트랜지스터 사이에 개재되는 제2 전송선을 포함하는 복수의 제2 트랜지스터부들;을 포함하고,
상기 제1 트랜지스터부들과 상기 제2 트랜지스터부들은 병렬 연결되는, 저잡음 증폭기.
a plurality of first transistor units including a first transistor electrically connected to an input terminal and an output terminal, and a first transmission line interposed between the first transistor and the output terminal; and
A plurality of second transistor units including a second transistor electrically connected to the input terminal and the output terminal, and a second transmission line interposed between the input terminal and the second transistor;
The first transistor parts and the second transistor parts are connected in parallel, the low noise amplifier.
KR1020210065716A 2021-05-21 2021-05-21 Low noise amplifier KR102564031B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210065716A KR102564031B1 (en) 2021-05-21 2021-05-21 Low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210065716A KR102564031B1 (en) 2021-05-21 2021-05-21 Low noise amplifier

Publications (2)

Publication Number Publication Date
KR20220157768A true KR20220157768A (en) 2022-11-29
KR102564031B1 KR102564031B1 (en) 2023-08-04

Family

ID=84235027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065716A KR102564031B1 (en) 2021-05-21 2021-05-21 Low noise amplifier

Country Status (1)

Country Link
KR (1) KR102564031B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045877A1 (en) * 2007-08-16 2009-02-19 Industrial Technology Research Institute Power amplifier circuit for multi-frequencies and multi-modes and method for operating the same
US20100045385A1 (en) * 2008-08-19 2010-02-25 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045877A1 (en) * 2007-08-16 2009-02-19 Industrial Technology Research Institute Power amplifier circuit for multi-frequencies and multi-modes and method for operating the same
US20100045385A1 (en) * 2008-08-19 2010-02-25 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels

Also Published As

Publication number Publication date
KR102564031B1 (en) 2023-08-04

Similar Documents

Publication Publication Date Title
EP3014766B1 (en) Mmic power amplifier
US9083284B2 (en) Wide-band multi stage Doherty power amplifier
US7286013B2 (en) Coupled-inductance differential amplifier
US9413309B1 (en) Apparatus and methods for a cascode amplifier topology for millimeter-wave power application
US20190028062A1 (en) Load modulation amplifier
TWI660577B (en) Radio frequency system having controllable attenuation and voltage variable attenuator for radio frequency signals
KR102631762B1 (en) Load modulation amplifier
US7639079B2 (en) Techniques for designing wide band low noise amplifiers
US20090219092A1 (en) Highly linear differential amplifier with a novel resistive source degeneration network
JP6662072B2 (en) amplifier
KR102564031B1 (en) Low noise amplifier
KR102585866B1 (en) Resonance apparatus and apparatus for transmiting power wirelessly using the same
EP4113831A1 (en) Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies
US7772925B2 (en) Power amplifier with pre-distorter
WO2019215849A1 (en) Distributed amplifier
US9831835B2 (en) Multiple path amplifier with pre-cancellation
JP2006295371A (en) Power amplifier module
JP2008236354A (en) Amplifier
US20070132512A1 (en) Variable gain amplifier
JP2007243830A (en) Variable gain amplifier
US9634630B2 (en) Amplifier
US20090309660A1 (en) Device for amplifying a broadband rf signal
US10917128B2 (en) Signal processing device
CN220190860U (en) Radio frequency amplifying circuit and radio frequency front end module
Chakravarti et al. RF multi-function chip at Ku-band

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant