KR20220153863A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220153863A
KR20220153863A KR1020210061361A KR20210061361A KR20220153863A KR 20220153863 A KR20220153863 A KR 20220153863A KR 1020210061361 A KR1020210061361 A KR 1020210061361A KR 20210061361 A KR20210061361 A KR 20210061361A KR 20220153863 A KR20220153863 A KR 20220153863A
Authority
KR
South Korea
Prior art keywords
block
data
memory
open block
open
Prior art date
Application number
KR1020210061361A
Other languages
English (en)
Inventor
이원형
강지연
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210061361A priority Critical patent/KR20220153863A/ko
Priority to US17/464,468 priority patent/US11675522B2/en
Priority to DE102021210713.3A priority patent/DE102021210713A1/de
Priority to JP2021162686A priority patent/JP2022176035A/ja
Priority to CN202210120466.XA priority patent/CN115344418A/zh
Publication of KR20220153863A publication Critical patent/KR20220153863A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1489—Generic software techniques for error detection or fault masking through recovery blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

복수의 메모리 블록들을 포함하는 메모리 시스템의 동작 방법은, 서든 파워 오프의 복구를 위해, 오픈 블록에 연관된 맵 데이터 및 오픈 블록 식별 정보를 유지한 채로 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중 선택된 블록에 복사하는 제1 단계; 상기 오픈 블록을 이레이즈하는 제2 단계; 및 상기 선택된 블록에 복사된 데이터를 상기 이레이즈된 오픈 블록에 복사하는 제3 단계를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 서든 파워 오프 복구 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면, 복수의 메모리 블록들을 포함하는 메모리 시스템의 동작 방법은, 서든 파워 오프의 복구를 위해, 오픈 블록에 연관된 맵 데이터 및 오픈 블록 식별 정보를 유지한 채로 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중 선택된 블록에 복사하는 제1 단계; 상기 오픈 블록을 이레이즈하는 제2 단계; 및 상기 선택된 블록에 복사된 데이터를 상기 이레이즈된 오픈 블록에 복사하는 제3 단계를 포함한다.
또한, 상기 동작 방법은 상기 제1 단계의 완료에 응답하여 유효한 로그 데이터를 메타 블록에 저장하는 단계; 및 상기 메모리 시스템이 파워 업 되면 상기 메타 블록에 상기 유효한 로그 데이터가 저장되었는지 여부에 따라 상기 제1 단계 또는 제2 단계를 수행하는 단계를 더 포함할 수 있다.
또한, 상기 유효한 로그 데이터는 상기 오픈 블록의 데이터가 상기 선택된 블록으로 복사되었다는 것을 나타낼 수 있다.
또한, 상기 동작 방법은 상기 제3 단계의 완료에 응답하여 상기 메타 블록에 저장된 상기 유효한 로그 데이터를 무효화하는 단계를 더 포함할 수 있다.
또한, 상기 제1 단계 또는 제2 단계를 수행하는 단계는 상기 메타 블록에 상기 유효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 오픈 블록을 식별하는 단계; 상기 유효한 로그 데이터에 기초하여 이전 파워 사이클에서 사용된 선택된 블록을 식별하는 단계; 및 상기 식별된 오픈 블록 및 선택된 블록에 기초하여 상기 제2 단계를 수행하는 단계를 포함할 수 있다.
또한, 상기 제1 단계 또는 제2 단계를 수행하는 단계는 상기 메타 블록에 무효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 오픈 블록을 식별하는 단계; 및 상기 식별된 오픈 블록에 기초하여 상기 제1 단계를 수행하는 단계를 포함할 수 있다.
또한, 상기 동작 방법은 상기 제3 단계의 완료에 응답하여 정상 동작을 수행하는 단계를 더 포함하고, 상기 정상 동작을 수행하는 단계는 상기 오픈 블록의 이레이즈 페이지에 새로운 데이터를 이어서 저장하는 단계를 포함할 수 있다.
또한, 상기 정상 동작을 수행하는 단계는 상기 맵 데이터를 참조하여 오픈 블록에 액세스하는 단계를 더 포함할 수 있다.
또한, 상기 제1 단계는 상기 오픈 블록의 데이터의 에러 정정 디코딩을 수행하여 휘발성 메모리로 로드하는 단계; 및 상기 로드된 데이터의 에러 정정 인코딩을 수행하여 상기 선택된 블록에 저장하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 복수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 서든 파워 오프의 복구를 위해, 오픈 블록에 연관된 맵 데이터 및 오픈 블록 식별 정보를 유지한 채로 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중에서 선택된 블록에 복사하고, 상기 오픈 블록을 이레이즈하고, 상기 선택된 블록에 복사된 데이터를 상기 이레이즈된 오픈 블록에 복사한다.
또한, 상기 컨트롤러는 상기 오픈 블록의 데이터가 상기 선택된 블록에 복사되면 유효한 로그 데이터를 메타 블록에 저장하고, 상기 메모리 시스템이 파워 업 되면 상기 메타 블록에 상기 유효한 로그 데이터가 저장되었는지 여부에 따라 선택적으로 상기 오픈 블록을 이레이즈하는 동작을 수행할 수 있다.
또한, 상기 유효한 로그 데이터는 상기 오픈 블록의 데이터가 상기 선택된 블록으로 복사되었다는 것을 나타낼 수 있다.
또한, 상기 컨트롤러는 상기 선택된 블록에 복사된 데이터가 상기 오픈 블록에 복사되면 상기 메타 블록에 저장된 상기 유효한 로그 데이터를 무효화할 수 있다.
또한, 상기 컨트롤러는 상기 메타 블록에 상기 유효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 식별된 오픈 블록을 이레이즈하는 동작을 수행할 수 있다.
또한, 상기 컨트롤러는 상기 메타 블록에 무효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별정보에 기초하여, 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중에서 선택된 블록에 복사할 수 있다.
또한, 상기 컨트롤러는 상기 선택된 블록에 복사된 데이터를 상기 오픈 블록에 복사한 후 상기 오픈 블록의 이레이즈 페이지에 새로운 데이터를 이어서 저장함으로써 정상 동작을 수행할 수 있다.
또한, 상기 컨트롤러는 상기 선택된 블록에 복사된 데이터를 상기 오픈 블록에 복사한 후 상기 맵 데이터를 참조하여 오픈 블록에 액세스함으로써 정상 동작을 수행할 수 있다.
또한, 상기 컨트롤러는 상기 오픈 블록의 데이터의 에러 정정 디코딩을 수행하여 휘발성 메모리로 로드하고, 상기 로드된 데이터의 에러 정정 인코딩을 수행하여 상기 선택된 블록에 저장함으로써 상기 오픈 블록의 데이터를 상기 선택된 블록에 복사할 수 있다.
본 발명은 서든 파워 오프 복구 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 도시한 도면이다.
도 2는 메모리 장치(150) 내의 메모리 블록의 메모리 셀 어레이의 예시적인 구성을 나타낸 회로도이다.
도 3은 메모리 블록에 포함된 페이지들의 프로그램 상태에 따른 메모리 블록의 유형을 설명하는 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템(110)에 포함된 컨트롤러(130)를 상세히 설명하는 도면이다.
도 5a 내지 도 5e 및 도 6은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 설명하는 도면이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예를 들어 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예를 들어, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예를 들어, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
예를 들어, 컨트롤러(130)는 메모리 장치(150)에 데이터를 프로그램하기 위해서 호스트(102)의 논리 주소(logical address)를 메모리 장치(150)의 물리 주소(physical address)로 매핑(mapping)할 수 있다. 컨트롤러(130)는 에러 정정 인코딩을 수행하여 라이트 데이터에 패리티 비트를 부가하여 메모리 장치(150)에 저장할 수 있다.
컨트롤러(130)는 메모리 장치(150)로부터 데이터를 리드하기 위해서 메모리 시스템(110)의 맵 데이터를 참조하여 호스트(102)로부터의 논리 주소를 물리 주소로 변환하여 메모리 장치(150)에 액세스할 수 있다. 컨트롤러(130)는 상기 패리티 비트를 이용하여 에러 정정 디코딩을 수행하여 리드 데이터의 에러를 검출 및 정정하여 호스트(102)로 제공할 수 있다. 컨트롤러(130)가 호스트(102)로부터의 리드 요청에 응하여 주소 변환 동작, 메모리 장치(150)로부터 데이터를 리드하는 동작, 에러 정정 동작과 같은 복수의 동작을 수행할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예를 들어, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
플래시 메모리 장치는 메모리 셀 트랜지스터들로 구성된 메모리 셀 어레이에 데이터를 저장할 수 있다. 플래시 메모리 장치는 메모리 다이, 플레인, 메모리 블록 및 페이지 계층 구조를 가질 수 있다. 하나의 메모리 다이는 한 번에 하나의 커맨드를 수신할 수 있다. 플래시 메모리는 복수의 메모리 다이를 포함할 수 있다. 하나의 메모리 다이는 복수의 플레인을 포함할 수 있으며, 상기 복수의 플레인은 상기 메모리 다이가 수신한 커맨드를 병렬로 처리할 수 있다. 각 플레인은 복수의 메모리 블록을 포함할 수 있다.
도 2은 메모리 장치(150) 내의 메모리 블록의 메모리 셀 어레이의 예시적인 구성을 나타낸 회로도이다.
도 2를 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들 중 어느 것과도 대응할 수 있는 메모리 블록(330)은 복수의 비트라인들(BL0 내지 BLm-1)과 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은 적어도 하나의 드레인 선택 트랜지스터(DST)와 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 드레인 선택 트랜지스터(DST) 및 소스 선택 트랜지스터(SST) 사이에 복수 개의 메모리 셀들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀들(MC0 to MCn-1)은 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구현될 수 있다. 각각의 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이 제1 셀 스트링은 제1 비트라인(BL0)과 연결되고, 마지막 셀 스트링은 마지막 비트라인(BLm-1)과 연결될 수 있다. 참고로, 도 2에서 ‘DSL’은 드레인 선택 라인, ‘SSL’은 소스 선택 라인, ‘CSL’은 공통 소스 라인을 나타낸다.
도 2는 NAND 플래시 메모리 셀들을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 메모리 셀들은 NOR 플래시 메모리 셀들일 수 있다. 또한, 메모리 장치(150)는 전하 저장층으로서 전도성 플로팅 게이트를 포함하는 플래시 메모리 장치 또는 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(CTF, Charge Trap Flash) 메모리 장치일 수도 있다.
메모리 장치(150)는 동작 모드에 따라 워드라인들로 공급하기 위한 프로그램 전압, 리드 전압, 패스 전압을 포함하는 워드라인 전압들을 제공하는 전압 공급부(310)를 더 포함할 수 있다. 전압 공급부(310)의 전압 생성 동작은 제어회로(미도시)에 의해 제어될 수 있다. 상기 제어회로의 제어 하에, 전압 공급부(310)는 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택할 수 있고, 상기 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 상기 워드라인 전압을 선택 워드라인으로 제공하고, 필요에 따라 비선택 워드라인으로 제공할 수 있다.
메모리 장치(150)는 제어회로에 의해 제어되는 리드/라이트 회로(320)를 포함할 수 있다. 검증/정상 리드 동작 중에, 리드/라이트 회로(320)는 메모리 셀 어레이로부터 데이터를 리드하기 위해 감지 증폭기로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 상기 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 버퍼(미도시)로부터 상기 메모리 셀 어레이에 저장될 데이터를 수신하고, 상기 수신된 데이터에 따라 비트라인들을 구동할 수 있다. 리드/라이트 회로(320)는 각각이 열(column)들(또는 비트라인들) 또는 열쌍(column pair)들(또는 비트라인 쌍들)과 대응하는 복수의 페이지 버퍼들(322 내지 326)을 포함할 수 있으며, 각각의 페이지 버퍼들(322 내지 326)은 복수의 래치들(미도시)을 포함할 수 있다.
즉, 메모리 장치(150)의 각 메모리 블록(330)은, 복수의 비트라인(BL)들, 복수의 드레인 선택라인(DSL)들, 복수의 소스 선택라인(SSL)들, 복수의 워드라인(WL)들, 복수의 더미 워드라인(DWL)들, 그리고 복수의 공통 소스라인(CSL)들에 연결될 수 있으며, 각 메모리 블록(330)은 복수의 낸드 스트링(NS)들을 포함할 수 있다. 또한, 각 메모리 블록(330)에서 하나의 비트라인(BL)이 복수의 낸드 스트링들(NS)과 연결되어 하나의 낸드 스트링(NS) 내에 복수의 트랜지스터를 구현할 수 있다. 또한, 각 낸드 스트링(NS)의 드레인 선택 트랜지스터(DST)는 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 소스 선택 트랜지스터(SST)는 공통 소스라인(CSL)과 연결될 수 있다. 메모리 셀(MC)들은 각 낸드 스트링(NS)의 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 제공될 수 있다. 즉, 메모리 장치(150)의 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
메모리 장치(150)의 이레이즈 동작은 메모리 블록 단위로 수행되고, 프로그램 동작은 페이지 단위로 수행될 수 있다.메모리 장치(150)는 프로그램 동작의 단위와 이레이즈 동작의 단위가 상이하고, 덮어쓰기(overwrite) 연산을 지원하지 않을 수 있다. 따라서, 컨트롤러(130)는 기존 페이지에 저장된 데이터를 업데이트하기 위해서 다른 페이지에 상기 업데이트될 데이터를 유효 데이터로서 저장하고, 기존 페이지의 데이터를 무효화(invalidate)할 수 있다.
도 3은 메모리 블록에 포함된 페이지들의 프로그램 상태에 따른 메모리 블록의 유형을 설명하는 도면이다.
도 3에서 블록별로 도시된 구획(section)은 각 메모리 블록에 속한 페이지를 나타낸다. 음영이 도시된 구획은 유효 페이지, 도트 패턴이 도시된 구획은 무효 페이지, 아무것도 도시되지 않은 구획은 이레이즈 페이지(erased page)를 나타낸다. 유효 페이지는 유효 데이터를 저장하는 페이지를 지칭할 수 있다. 컨트롤러(130)는 맵 데이터를 참조하여 호스트(102)의 논리 주소를 물리 주소로 변환함으로써 상기 유효 페이지에 액세스할 수 있다. 무효 페이지는 무효화된 데이터를 저장하는 페이지를 지칭할 수 있다. 그리고, 이레이즈 페이지는 해당 페이지에 포함된 메모리 셀들이 모두 이레이즈 상태인 페이지를 지칭할 수 있다.
도 3은 메모리 블록의 유형으로서 이레이즈 블록(erased block)을 도시한다. 이레이즈 블록은 해당 메모리 블록에 포함된 메모리 셀들이 모두 이레이즈 상태인 메모리 블록으로서, 이레이즈 페이지들만을 포함할 수 있다.
도 3은 메모리 블록의 유형으로서 오픈 블록(open block)을 도시한다. 오픈 블록은 모든 메모리 셀에 대한 프로그램 동작이 완료되지 않은 메모리 블록으로서, 이레이즈 페이지를 포함할 수 있다. 오픈 블록에서, 프로그램된 페이지는 최근에 프로그램된 데이터를 저장할 수 있다. 그리고, 이후에 프로그램될 데이터는 오픈 블록의 이레이즈 페이지에 저장될 수 있다. 오픈 블록의 모든 메모리 셀에 프로그램 동작이 완료되어서 해당 오픈 블록에 더 이상 이레이즈 페이지가 없는 경우, 컨트롤러(130)는 해당 오픈 블록을 클로즈드 블록(closed block)으로 결정할 수 있다. 상기 클로즈드 블록은 메모리 블록에 대한 이레이즈 동작이 수행되기 전까지는 더 이상 프로그램 동작이 수행되지 않는 메모리 블록을 지칭할 수 있다..
도 3은 메모리 블록의 유형으로서 클로즈드 블록을 도시한다. 구체적으로, 도 3은 클로즈드 블록의 예로서, 무효 페이지를 포함하는 클로즈드 블록을 도시한다.
클로즈드 블록의 모든 페이지들이 무효 페이지가 되면, 컨트롤러(130)는 상기 클로즈드 블록을 프리 블록으로 결정할 수 있다.
도 3은 메모리 블록의 유형으로서 프리 블록(free block)을 도시한다. 프리 블록은 프로그램된 페이지들이 모두 무효 페이지인 메모리 블록을 지칭할 수 있다. 상기 프리 블록은 가비지 콜렉션(garbage collection) 등의 동작을 요하지 않고 바로 이레이즈될 수 있다. 컨트롤러(130)는 데이터를 저장하기 위해 사용되던 오픈 블록이 클로즈드 블록이 되면, 프리 블록을 이레이즈 블록으로 만들고, 상기 이레이즈 블록을 새로운 오픈 블록으로 결정할 수 있다.
메모리 장치(150)에 포함되는 메모리 블록들 각각은 이레이즈 블록, 오픈 블록, 클로즈드 블록 및 프리 블록 중 어느 하나에 해당할 수 있다.
메모리 시스템(110)에 서든 파워 오프가 발생하면, 오픈 블록의 데이터가 손상될 수 있다. 예를 들어, 메모리 시스템(110)에 서든 파워 오프가 발생하면 오픈 블록에 이미 프로그램된 데이터가 손상될 수 있다. 그리고, 상기 오픈 블록의 이레이즈 페이지들의 메모리 셀 분포 또한 손상될 수 있다. 메모리 시스템(110)이 상기 오픈 블록에 대한 복구 조치 없이 상기 이레이즈 페이지에 데이터를 프로그램하면, 상기 이레이즈 페이지에 프로그램된 데이터도 손상될 수 있다.
메모리 시스템(110)은 서든 파워 오프로 인해 오픈 블록에 저장된 데이터의 신뢰성이 저하되는 것을 방지하기 위해 다음 파워 사이클(power cycle)에서 서든 파워 오프 복구 동작을 수행할 수 있다. 파워 사이클은 메모리 시스템(110)이 파워 업 되어 파워 오프되기까지의 1순환을 지칭할 수 있다. 즉, 메모리 시스템(110)은 서든 파워 오프가 발생한 이후에 파워 업 되면 서든 파워 오프 복구 동작을 수행할 수 있다.
서든 파워 오프 복구 동작의 제1 예로, 메모리 시스템(110)은 상기 오픈 블록의 첫 번째 이레이즈 페이지에 더미 데이터를 프로그램할 수 있다. 첫 번째 이레이즈 페이지는 상기 오픈 블록의 이레이즈 페이지들 중 마지막으로 프로그램된 페이지의 다음 순서로 프로그램될 수 있는 페이지를 지칭할 수 있다.
서든 파워 오프 복구 동작의 제2 예로, 메모리 시스템(110)은 프리 블록을 이레이즈하고, 상기 오픈 블록에 저장된 데이터를 상기 이레이즈된 프리 블록에 복사할 수 있다.
한편, 메모리 시스템(110)은 병렬 동작할 수 있는 복수의 메모리 다이들에 걸쳐서 연속하는 데이터를 프로그램할 수 있다. 메모리 시스템(110)은 병렬로 프로그램되는 복수의 페이지들의 데이터에 대한 병렬 패리티 연산, 예를 들어 칩킬(chip-kill) 연산을 수행하여 패리티를 생성할 수 있다. 즉, 메모리 장치(150)의 복수의 메모리 다이들에 걸친 복수의 페이지들의 데이터가 서로 긴밀하게 연관될 수 있다.
메모리 시스템(110)이 제1 예에 따라 서든 파워 오프 복구 동작을 수행하는 경우, 상기 첫 번째 이레이즈 페이지뿐만 아니라 연관된 페이지들에 프로그램될 데이터를 연산하고, 상기 첫 번째 이레이즈 페이지 및 연관된 페이지들에 프로그램 동작을 수행해야 한다. 따라서, 제1 예에 따른 서든 파워 오프 복구 동작은 과도한 연산을 요구할 수 있다. 따라서, 이하에서는 메모리 시스템(110)이 제2 예에 따라 서든 파워 오프 복구 동작을 수행하는 경우에 대해 설명된다.
메모리 시스템(110)이 서든 파워 오프 복구 동작을 수행하는 도중에 다시 서든 파워 오프가 발생하고, 다음 파워 사이클에서 서든 파워 오프 복구 동작을 반복 수행하는 경우가 있다. 만약 메모리 시스템(110)이 서든 파워 오프 복구 동작을 반복 수행할 때마다 프리 블록을 이레이즈하여 새로운 오픈 블록을 생성한다면, 메모리 장치(150)에 포함된 프리 블록들이 조기에 소진될 수 있다. 메모리 장치(150)의 프리 블록들이 조기에 소진되면, 메모리 블록들의 수명이 남아 있더라도 메모리 시스템(110)을 정상적으로 사용할 수 없게 된다. 따라서, 반복되는 서든 파워 복구 동작 시에도 메모리 장치(150)에 포함된 프리 블록들이 소진되지 않도록 하는 메모리 시스템(110)이 요구된다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)은 서든 파워 오프 복구 동작 시에 내부에 저장된 오픈 블록 식별 정보에 기초하여 복구할 오픈 블록을 결정할 수 있다. 메모리 시스템(110)은 오픈 블록에 저장된 데이터를 상기 이레이즈된 프리 블록에 복사할 수 있다. 메모리 시스템(110)은 상기 복사를 완료한 후에도 상기 오픈 블록 식별 정보 및 상기 오픈 블록에 저장된 데이터의 맵 데이터를 업데이트하지 않을 수 있다. 서든 파워 오프 복구 동작이 반복되는 경우에도 상기 오픈 블록 식별 정보는 유지될 수 있다. 따라서, 메모리 시스템(110)은 서든 파워 오프 복구 동작을 반복하는 경우 상기 데이터가 복사된 프리 블록을 오픈 블록으로서 복구하는 것이 아니라 기존의 오픈 블록을 복구할 수 있다.
메모리 시스템(110)은 상기 오픈 블록 식별 정보를 업데이트하지 않는 대신, 상기 데이터가 복사된 프리 블록을 식별하기 위한 로그 데이터를 메모리 장치(150)에 저장할 수 있다. 그리고, 메모리 시스템(110)은 상기 오픈 블록을 이레이즈함으로써 오픈 블록의 손상된 데이터를 제거하고, 상기 프리 블록에 복사된 데이터를 상기 오픈 블록에 다시 복사하고, 상기 로그 데이터를 무효화할 수 있다.
도 4 내지 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템(110)이 더욱 상세히 설명된다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템(110)에 포함된 컨트롤러(130)를 상세히 설명하는 도면이다.
컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), ECC(error correction code, 138), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예를 들어 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)으로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 플래시 변환 계층을 구동하여 호스트로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다. 예를 들어, 프로세서(134)는 호스트로부터의 라이트 요청에 응하여 메모리 장치(150)의 라이트 동작을 제어하고, 리드 요청에 응하여 메모리 장치(150)의 리드 동작을 제어할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예를 들어, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 컨트롤러(130) 외부의 휘발성 메모리 장치로 구현될 수 있다. 메모리(144)가 외부 휘발성 메모리 장치로 구현되는 경우 컨트롤러(130)는 메모리(144)와의 데이터 입출력을 지원하는 인터페이스를 더 포함할 수 있다.
메모리(144)는 호스트(102)와 메모리 장치(150) 간의 라이트, 리드 등의 동작을 수행하기 위한 데이터를 저장하기 위해 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
ECC(138)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 즉, ECC(138)는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC(138)는 예를 들어 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC(138)는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
ECC(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 상기 ECC 인코더는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩하여 패리티 비트가 부가된 데이터를 생성할 수 있다. 상기 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다.
ECC(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhuri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 그러나, ECC(138)는 특정한 구조로 한정되는 것은 아니다. ECC(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
랜더마이저(140)는 메모리 장치(150)에 저장될 데이터를 랜더마이즈(randomize)하고, 메모리 장치(150)로부터 리드된 데이터를 디-랜더마이즈(de-randomize)할 수 있다. 랜더마이저(140)는 시드 값(seed value)을 연산하여 데이터를 랜더마이즈하고, 디-랜더마이즈할 수 있다. 메모리 장치(150)에 저장될 데이터가 랜더마이즈되면, 메모리 장치(150)의 비트 라인에 연결된 메모리 셀들 또는 워드 라인에 연결된 메모리 셀들에 프로그램되는 데이터에서 '0' 값을 갖는 비트와 '1' 값을 갖는 비트가 고르게 분포될 수 있다. 예를 들어, 에러 정정 인코딩된 데이터는 랜더마이저(140)에 의해 랜더마이즈되어 메모리 장치(150)로 제공될 수 있다. 그리고, 메모리 장치(150)로부터 리드되어 디-랜더마이즈된 데이터는 ECC(138)에 의해 에러 정정 디코딩될 수 있다.
이하에서, 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작이 도 5a 내지 도 5e 및 도 6을 참조하여 상세히 설명된다.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 메모리 시스템(110)의 서든 파워 오프 복구 동작을 설명하기 위한 도면이다.
도 5a는 메모리 장치(150)에 포함될 수 있는 복수의 메모리 블록들을 도시한다.
도 5a는 복수의 메모리 블록들 중 오픈 블록(OP_BK)을 도시한다. 도 2를 참조하여 설명된 것과 같이, 오픈 블록(OP_BK)은 데이터 저장이 완료되지 않은 메모리 블록일 수 있다. 프로세서(134)는 오픈 블록 식별 정보에 기초하여 어느 메모리 블록이 오픈 블록(OP_BK)인지 판단할 수 있다. 오픈 블록 식별 정보는 메모리 장치(150)에 포함된 메모리 블록들 중 어느 메모리 블록이 오픈 블록(OP_BK)인지를 나타낼 수 있다.
도 5a는 복수의 메모리 블록들 중 임시 블록(TMP_BK)을 도시한다. 임시 블록(TMP_BK)은 본 발명의 실시 예에 따른 서든 파워 오프 복구 동작 중에 오픈 블록(OP_BK)의 데이터를 임시로 저장하는 메모리 블록일 수 있다. 예를 들어, 임시 블록(TMP_BK)은 메모리 장치(150)의 프리 블록들 중에 선택될 수 있다.
도 5a는 복수의 메모리 블록들 중 메타 블록(MT_BK)을 도시한다. 메타 블록(MT_BK)은 오픈 블록 식별 정보, 맵 데이터, 로그 데이터를 비롯하여 다양한 메타 데이터를 저장할 수 있다. 메모리 장치(150)는 복수의 메타 블록(MT_BK)들을 포함할 수 있다. 도 5a는 복수의 메타 블록(MT_BK)들 중 오픈 블록 상태인 메타 블록(MT_BK)을 예시한다.
도 5a는 메모리 시스템(110)의 서든 파워 오프 복구 동작이 수행되기 전의 오픈 블록(OP_BK), 임시 블록(TMP_BK) 및 메타 블록(MT_BK)의 상태를 나타낸다. 도 5b 내지 도 5e는 도 5a에 도시된 메모리 블록들에 서든 파워 오프 복구 동작이 수행되는 과정에서의 오픈 블록(OP_BK), 임시 블록(TMP_BK) 및 메타 블록(MT_BK)의 상태를 나타낸다. 도 5b 내지 도 5e에 도시된 오픈 블록(OP_BK), 임시 블록(TMP_BK) 및 메타 블록(MT_BK)은 도 5a를 참조하여 설명된 것들과 대응할 수 있다. 이하에서, 도 5b 내지 도 5e를 참조하여 메모리 시스템(110)의 서든 파워 오프 복구 동작이 설명된다.
도 5b를 참조하면, 단계 S101에서 프로세서(134)는 메모리 장치(150)의 프리 블록들 중에서 어느 하나를 임시 블록(TMP_BK)으로 선택하고, 상기 선택된 임시 블록(TMP_BK)을 이레이즈하도록 메모리 장치(150)를 제어할 수 있다. 도 5b는 이레이즈된 임시 블록(TMP_BK)을 예시한다.
도 5c를 참조하면, 단계 S103에서 프로세서(134)는 오픈 블록(OP_BK)에서 임시 블록(TMP_BK)으로 데이터를 복사할 수 있다. 예를 들어, 프로세서(134)는 오픈 블록(OP_BK)의 데이터를 메모리(144)로 로드하고, 메모리(144)로 로드된 데이터를 임시 블록(TMP_BK)에 저장함으로써 데이터를 복사할 수 있다. ECC(138)는 메모리(144)로 로드되는 데이터에 디-랜더마이즈 및 에러 정정 디코딩을 수행하고, 임시 블록(TMP_BK)에 저장되는 데이터에 에러 정정 인코딩 및 랜더마이즈를 수행함으로써 오픈 블록(OP_BK)의 손상된 데이터를 복구하고 임시 블록(TMP_BK)에 복사된 데이터의 신뢰성을 보장할 수 있다.
실시 예에 따라, 메모리 블록들의 각 페이지는 해당 페이지에 저장된 데이터의 논리 주소를 저장하기 위한 스페어 영역을 포함할 수 있다.
임시 블록(TMP_BK)에서 복사된 데이터가 저장된 페이지는 임시 페이지로 지칭될 수 있다. 도 5c에서 임시 페이지는 빗금이 도시된 구획으로 표시된다.
프로세서(134)는 오픈 블록(OP_BK)의 데이터를 임시 블록(TMP_BK)으로 복사한 이후에도 오픈 블록 식별 정보, 오픈 블록(OP_BK)의 데이터 및 오픈 블록(OP_BK)에 연관된 맵 데이터를 제거하지 않을 수 있다. 즉, 상기 오픈 블록 식별 정보 및 상기 맵 데이터는 메타 블록(MT_BK)에 유지되고, 오픈 블록(OP_BK)의 데이터는 오픈 블록(OP_BK)에 유지될 수 있다. 따라서, 프로세서(134)는 서든 파워 오프 복구 동작 중에 다시 서든 파워 오프가 발생하더라도 상기 오픈 블록 식별 정보를 참조하여 임시 블록(TMP_BK)이 아니라 오픈 블록(OP_BK)에 대한 복구 동작을 수행할 수 있다.
단계 S105에서, 프로세서(134)는 오픈 블록(OP_BK)의 데이터가 임시 블록(TMP_BK)에 복사되었다는 것을 나타내는 로그 데이터를 메타 블록(MT_BK)에 저장할 수 있다. 도 5c에서, 'Open block copied'가 기록된 구획은 상기 로그 데이터가 저장된 페이지를 나타낸다.
예를 들어, 로그 데이터는 임시 블록(TMP_BK)의 주소 정보 및 서든 파워 오프 복구 동작의 진행 단계 정보를 포함할 수 있다. 프로세서(134)는 메타 블록(MT_BK)에 유효한 로그 데이터가 저장된 경우, 단계 S101 내지 단계 S105의 동작이 생략된 서든 파워 오프 복구 동작을 수행할 수 있다.
도 5d를 참조하면, 단계 S107에서 프로세서(134)는 오픈 블록(OP_BK)을 이레이즈하도록 메모리 장치(150)를 제어할 수 있다. 따라서, 서든 파워 오프로 인해 손상되었을 수 있는 오픈 블록(OP_BK)의 데이터가 제거될 수 있다.
도 5e를 참조하면, 단계 S109에서, 프로세서(134)는 임시 블록(TMP_BK)에 저장된 임시 데이터를 이레이즈된 오픈 블록(OP_BK)으로 복사할 수 있다.
단계 S111에서, 프로세서(134)는 메타 블록(MT_BK)에 저장된 로그 데이터를 무효화할 수 있다. 임시 데이터가 저장된 위치를 가리키는 로그 데이터가 무효화되면 프로세서(134)가 로그 데이터를 사용하여 상기 위치에 액세스할 수 없으므로 상기 임시 데이터도 무효화될 수 있다. 도 5c 및 도 5d에서 로그 데이터가 저장된 페이지와 임시 데이터가 저장된 페이지는 도 5e에서 각각 무효 페이지로 표시된다.
본 발명의 실시 예에 따른 서든 파워 오프 복구 동작은 단계 S101 내지 단계 S111을 포함할 수 있다. 서든 파워 오프 복구 동작이 완료되면, 오픈 블록(OP_BK)의 손상된 데이터가 신뢰할 수 있는 데이터로 교체될 수 있다.
도 5a와 도 5e를 비교하면, 서든 파워 오프 복구 동작이 수행되기 전에 오픈 블록(OP_BK)에 저장된 데이터는 서든 파워 오프 복구 동작이 수행된 후에 동일한 오픈 블록(OP_BK)에 저장될 수 있다. 그리고, 오픈 블록(OP_BK)에 저장된 데이터의 맵 데이터는 변경되지 않을 수 있다. 따라서, 프로세서(134)는 서든 파워 오프가 발생하기 전과 마찬가지로 오픈 블록(OP_BK)에 저장된 데이터에 액세스할 수 있다. 그리고, 프로세서(134)는 오픈 블록(OP_BK)의 이레이즈 페이지에 새로운 데이터를 이어서 저장할 수 있다.
본 발명의 실시 예에 따르면, 프로세서(134)는 오픈 블록(OP_BK)을 복구하기 위해 오픈 블록(OP_BK)의 데이터를 임시 블록(TMP_BK)으로 복사한 이후에도 오픈 블록 식별 정보를 유지할 수 있다. 따라서, 프로세서(134)는 서든 파워 오프 복구 동작을 반복할 때마다 새로운 오픈 블록에 대한 서든 파워 오프 복구 동작을 수행하는 대신 기존의 오픈 블록(OP_BK)에 대한 복구 동작을 반복 수행할 수 있다. 따라서, 프로세서(134)가 서든 파워 오프 복구 동작을 반복할 때마다 새로운 오픈 블록을 생성하여 메모리 장치(150)의 프리 블록이 소진되는 현상을 방지할 수 있다.
도 6은 본 발명의 실시 예에 따라 메모리 시스템(110)의 파워 사이클을 나타내는 흐름도이다.
도 6의 단계 S101 내지 단계 S111은 도 5b 내지 도 5e를 참조하여 설명된 단계 S101 내지 단계 S111에 대응할 수 있다.
메모리 시스템(110)이 파워 업 되면, 단계 S601에서 프로세서(134)는 서든 파워 오프 발생 여부를 감지할 수 있다.
서든 파워 오프가 발생한 것이 감지되면, 단계 S603에서 프로세서(134)는 메타 블록(MT_BK)을 탐색하여 메타 블록(MT_BK)에 유효한 로그 데이터가 저장되었는지 판단할 수 있다.
메타 블록(MT_BK)에 유효한 로그 데이터가 저장되지 않은 경우(단계 S603에서, "NO"), 프로세서(134)는 서든 파워 오프 복구 동작을 단계 S101부터 수행할 수 있다.
제1 예로, 직전 파워 사이클에 서든 파워 오프 복구 동작이 수행되지 않았으면 프로세서(134)는 단계 S101을 수행할 수 있다. 제2 예로, 직전 파워 사이클에서 단계 S101 내지 단계 S105를 수행하다가 서든 파워 오프가 발생한 경우에도 프로세서(134)는 서든 파워 오프 복구 동작을 단계 S101부터 수행할 수 있다.
S101에서, 프로세서(134)는 프리 블록들 중에 임시 블록(TMP_BK)을 선택하고, 임시 블록(TMP_BK)을 이레이즈하도록 메모리 장치(150)를 제어할 수 있다.
예를 들어, 이전 파워 사이클에서 오픈 블록(OP_BK)의 데이터가 이전의 임시 블록으로 복사되고 메타 블록(MT_BK)에 로그 데이터가 기록되기 전에 서든 파워 오프가 발생할 수 있다. 이전의 임시 블록에 저장된 데이터는 현재 파워 사이클에서 메타 블록(MT_BK)을 참조하여 액세스될 수 없다. 따라서, 이전의 임시 블록은 현재 파워 사이클에서는 무효 데이터만을 저장하는 프리 블록으로 판단될 수 있다. 프로세서(134)는 이전의 임시 블록을 포함한 프리 블록들 중에 현재 임시 블록(TMP_BK)을 선택하고, 임시 블록(TMP_BK)을 이레이즈하도록 메모리 장치(150)를 제어할 수 있다.
S103에서, 프로세서(134)는 오픈 블록(OP_BK)의 데이터를 임시 블록(TMP_BK)으로 복사할 수 있다.
이전 파워 사이클에서 오픈 블록(OP_BK)의 데이터가 이전의 임시 블록으로 복사된 후에도 오픈 블록 식별 정보 및 상기 데이터의 맵 데이터는 유지될 수 있다. 프로세서(134)는 상기 오픈 블록 식별 정보에 기초하여 이전의 오픈 블록을 여전히 오픈 블록(OP_BK)으로 식별할 수 있다. 프로세서(134)는 상기 맵 데이터에 기초하여 오픈 블록(OP_BK)의 데이터에 액세스할 수 있다.
단계 S105에서, 프로세서(134)는 오픈 블록(OP_BK)의 데이터가 임시 블록(TMP_BK)으로 복사되었다는 것을 나타내는 로그 데이터를 메타 블록(MT_BK)에 저장할 수 있다.
단계 S107에서, 프로세서(134)는 오픈 블록(OP_BK)을 이레이즈하도록 메모리 장치(150)를 제어할 수 있다.
단계 S109에서, 프로세서(134)는 임시 블록(TMP_BK)의 데이터를 이레이즈된 오픈 블록(OP_BK)으로 복사할 수 있다.
단계 S111에서, 프로세서(134)는 상기 로그 데이터를 무효화함으로써 임시 블록(TMP_BK)에 저장된 임시 데이터를 무효화할 수 있다.
한편, 메타 블록(MT_BK)에 유효한 로그 데이터가 저장된 경우(단계 S603에서, "YES"), 프로세서(134)는 서든 파워 오프 복구 동작을 단계 S107부터 수행할 수 있다.
예를 들어, 이전 파워 사이클에서 임시 블록(TMP_BK)의 데이터를 이레이즈된 오픈 블록(OP_BK)으로 복사하던 도중 서든 파워 오프가 발생할 수 있다. 프로세서(134)는 현재 파워 사이클에서 메타 블록(MT_BK)에 저장된 오픈 블록 식별 정보 및 로그 데이터를 참조하여 이전의 오픈 블록(OP_BK)과 이전의 임시 블록(TMP_BK)을 식별할 수 있다. 프로세서(134)는 현재 파워 사이클에서 오픈 블록(OP_BK)을 다시 이레이즈하고, 임시 블록(TMP_BK)의 임시 데이터를 오픈 블록(OP_BK)으로 복사하고, 임시 데이터를 무효화할 수 있다.
단계 S111까지의 서든 파워 오프 복구 동작이 완료되면, 단계 S605에서 메모리 시스템(110)은 정상 동작을 수행할 수 있다.
예를 들어, 프로세서(134)는 메타 블록(MT_BK)의 맵 데이터를 참조하여 오픈 블록(OP_BK)에 액세스할 수 있으며, 오픈 블록(OP_BK)의 이레이즈 페이지에 새로운 데이터를 이어서 저장할 수 있다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)이 서든 파워 오프 복구 동작을 반복 수행하더라도 매 파워 사이클마다 새로운 오픈 블록을 생성하는 동작이 방지되므로 프리 블록이 조기에 소진되는 것도 방지할 수 있다. 프리 블록이 조기에 소진되지 않으면 메모리 블록들의 수명이 다할 때까지 메모리 시스템(110)을 정상적으로 사용할 수 있다. 따라서, 메모리 시스템(110)의 수명이 향상될 수 있다.
그리고, 메모리 시스템(110)은 메모리 장치(150)에 유효한 로그 데이터가 저장된 경우 상기 서든 파워 오프 복구 동작을 처음부터 시작하는 대신에 오픈 블록(OP_BK)을 이레이즈하는 동작부터 시작할 수 있다. 따라서, 서든 파워 오프 복구 동작이 반복되는 경우 메모리 시스템(110)의 서든 파워 오프 복구에 소요되는 시간이 단축될 수 있다.
게다가, 메모리 시스템(110)은 서든 파워 오프 복구 동작이 수행되는 동안 오픈 블록(OP_BK)의 맵 데이터를 유지함으로써 맵 데이터의 과도한 수정 및 롤백(rollback) 없이 서든 파워 오프 복구 동작을 완료할 수 있다. 서든 파워 오프 복구 동작이 완료되면 메모리 시스템(110)은 기존의 오픈 블록(OP_BK)에 액세스할 수 있다. 따라서 메모리 시스템(110)의 성능이 향상될 수 있다.
이상 본 발명의 실시예에 따른 메모리 시스템 및 메모리 시스템의 동작 방법을 구체적인 실시 형태로서 설명하였으나, 이는 예시에 불과한 것으로서 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기초 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시 형태들을 조합, 치환하여 적시되지 않은 실시 형태를 실시할 수 있으나, 이 역시 본 발명의 권리범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.

Claims (18)

  1. 복수의 메모리 블록들을 포함하는 메모리 시스템의 동작 방법에 있어서,
    서든 파워 오프의 복구를 위해, 오픈 블록에 연관된 맵 데이터 및 오픈 블록 식별 정보를 유지한 채로 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중 선택된 블록에 복사하는 제1 단계;
    상기 오픈 블록을 이레이즈하는 제2 단계; 및
    상기 선택된 블록에 복사된 데이터를 상기 이레이즈된 오픈 블록에 복사하는 제3 단계를 포함하는
    동작 방법.
  2. 제1항에 있어서,
    상기 제1 단계의 완료에 응답하여 유효한 로그 데이터를 메타 블록에 저장하는 단계; 및
    상기 메모리 시스템이 파워 업 되면 상기 메타 블록에 상기 유효한 로그 데이터가 저장되었는지 여부에 따라 상기 제1 단계 또는 제2 단계를 수행하는 단계를 더 포함하는
    동작 방법.
  3. 제2항에 있어서,
    상기 유효한 로그 데이터는
    상기 오픈 블록의 데이터가 상기 선택된 블록으로 복사되었다는 것을 나타내는
    동작 방법.
  4. 제2항에 있어서,
    상기 제3 단계의 완료에 응답하여 상기 메타 블록에 저장된 상기 유효한 로그 데이터를 무효화하는 단계를 더 포함하는
    동작 방법.
  5. 제2항에 있어서,
    상기 제1 단계 또는 제2 단계를 수행하는 단계는
    상기 메타 블록에 상기 유효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 오픈 블록을 식별하는 단계;
    상기 유효한 로그 데이터에 기초하여 이전 파워 사이클에서 사용된 선택된 블록을 식별하는 단계; 및
    상기 식별된 오픈 블록 및 선택된 블록에 기초하여 상기 제2 단계를 수행하는 단계를 포함하는
    동작 방법.
  6. 제2항에 있어서,
    상기 제1 단계 또는 제2 단계를 수행하는 단계는
    상기 메타 블록에 무효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 오픈 블록을 식별하는 단계; 및
    상기 식별된 오픈 블록에 기초하여 상기 제1 단계를 수행하는 단계를 포함하는
    동작 방법.
  7. 제1항에 있어서,
    상기 제3 단계의 완료에 응답하여 정상 동작을 수행하는 단계를 더 포함하고,
    상기 정상 동작을 수행하는 단계는
    상기 오픈 블록의 이레이즈 페이지에 새로운 데이터를 이어서 저장하는 단계를 포함하는
    동작 방법.
  8. 제7항에 있어서,
    상기 정상 동작을 수행하는 단계는
    상기 맵 데이터를 참조하여 오픈 블록에 액세스하는 단계를 더 포함하는
    동작 방법.
  9. 제1항에 있어서,
    상기 제1 단계는
    상기 오픈 블록의 데이터의 에러 정정 디코딩을 수행하여 휘발성 메모리로 로드하는 단계; 및
    상기 로드된 데이터의 에러 정정 인코딩을 수행하여 상기 선택된 블록에 저장하는 단계를 포함하는
    동작 방법.
  10. 메모리 시스템에 있어서,
    복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는
    서든 파워 오프의 복구를 위해, 오픈 블록에 연관된 맵 데이터 및 오픈 블록 식별 정보를 유지한 채로 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중에서 선택된 블록에 복사하고, 상기 오픈 블록을 이레이즈하고, 상기 선택된 블록에 복사된 데이터를 상기 이레이즈된 오픈 블록에 복사하는
    메모리 시스템.
  11. 제10항에 있어서,
    상기 컨트롤러는
    상기 오픈 블록의 데이터가 상기 선택된 블록에 복사되면 유효한 로그 데이터를 메타 블록에 저장하고, 상기 메모리 시스템이 파워 업 되면 상기 메타 블록에 상기 유효한 로그 데이터가 저장되었는지 여부에 따라 선택적으로 상기 오픈 블록을 이레이즈하는 동작을 수행하는
    메모리 시스템.
  12. 제11항에 있어서,
    상기 유효한 로그 데이터는
    상기 오픈 블록의 데이터가 상기 선택된 블록으로 복사되었다는 것을 나타내는
    메모리 시스템.
  13. 제11항에 있어서,
    상기 컨트롤러는
    상기 선택된 블록에 복사된 데이터가 상기 오픈 블록에 복사되면 상기 메타 블록에 저장된 상기 유효한 로그 데이터를 무효화하는
    메모리 시스템.
  14. 제11항에 있어서,
    상기 컨트롤러는
    상기 메타 블록에 상기 유효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별 정보에 기초하여 식별된 오픈 블록을 이레이즈하는 동작을 수행하는
    메모리 시스템.
  15. 제11항에 있어서,
    상기 컨트롤러는
    상기 메타 블록에 무효한 로그 데이터가 저장된 경우 이전 파워 사이클에서 유지된 오픈 블록 식별정보에 기초하여, 상기 오픈 블록의 데이터를 상기 복수의 메모리 블록들 중에서 선택된 블록에 복사하는
    메모리 시스템.
  16. 제10항에 있어서,
    상기 컨트롤러는
    상기 선택된 블록에 복사된 데이터를 상기 오픈 블록에 복사한 후 상기 오픈 블록의 이레이즈 페이지에 새로운 데이터를 이어서 저장함으로써 정상 동작을 수행하는
    메모리 시스템.
  17. 제10항에 있어서,
    상기 컨트롤러는
    상기 선택된 블록에 복사된 데이터를 상기 오픈 블록에 복사한 후 상기 맵 데이터를 참조하여 오픈 블록에 액세스함으로써 정상 동작을 수행하는
    메모리 시스템.
  18. 제10항에 있어서,
    상기 컨트롤러는
    상기 오픈 블록의 데이터의 에러 정정 디코딩을 수행하여 휘발성 메모리로 로드하고, 상기 로드된 데이터의 에러 정정 인코딩을 수행하여 상기 선택된 블록에 저장함으로써 상기 오픈 블록의 데이터를 상기 선택된 블록에 복사하는
    메모리 시스템.
KR1020210061361A 2021-05-12 2021-05-12 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220153863A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210061361A KR20220153863A (ko) 2021-05-12 2021-05-12 메모리 시스템 및 메모리 시스템의 동작 방법
US17/464,468 US11675522B2 (en) 2021-05-12 2021-09-01 Memory system and operating method thereof
DE102021210713.3A DE102021210713A1 (de) 2021-05-12 2021-09-27 Speichersystem und betriebsverfahren dafür
JP2021162686A JP2022176035A (ja) 2021-05-12 2021-10-01 メモリシステム及びメモリシステムの動作方法
CN202210120466.XA CN115344418A (zh) 2021-05-12 2022-02-08 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210061361A KR20220153863A (ko) 2021-05-12 2021-05-12 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220153863A true KR20220153863A (ko) 2022-11-21

Family

ID=83806555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210061361A KR20220153863A (ko) 2021-05-12 2021-05-12 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (5)

Country Link
US (1) US11675522B2 (ko)
JP (1) JP2022176035A (ko)
KR (1) KR20220153863A (ko)
CN (1) CN115344418A (ko)
DE (1) DE102021210713A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275140B2 (en) 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
KR20150045747A (ko) * 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102259256B1 (ko) 2017-05-16 2021-06-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190040604A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
DE102021210713A1 (de) 2022-11-17
US11675522B2 (en) 2023-06-13
JP2022176035A (ja) 2022-11-25
CN115344418A (zh) 2022-11-15
US20220365682A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US10180805B2 (en) Memory system and operating method thereof
US10102146B2 (en) Memory system and operating method for improving rebuild efficiency
KR102615593B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN107450845B (zh) 存储器系统及其操作方法
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110096385B (zh) 存储器系统及其操作方法
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190017550A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190128794A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11481155B2 (en) Controller and operating method thereof
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110765029B (zh) 控制器及用于操作该控制器的方法
KR20210001508A (ko) 메모리 시스템의 MLC(Multi Level Cell)영역에 데이터를 안전하게 저장하기 위한 장치 및 그 방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102475798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076425A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20210129928A (ko) 메모리 장치 및 메모리 장치의 동작방법
US9946644B2 (en) Memory system and operating method thereof
KR20180027806A (ko) 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR20190102790A (ko) 컨트롤러 및 그 동작 방법과, 이를 포함하는 메모리 시스템
KR20190005307A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102389542B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102234725B1 (ko) 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법