KR20220128399A - 레이어 증착 방법 - Google Patents

레이어 증착 방법 Download PDF

Info

Publication number
KR20220128399A
KR20220128399A KR1020227027908A KR20227027908A KR20220128399A KR 20220128399 A KR20220128399 A KR 20220128399A KR 1020227027908 A KR1020227027908 A KR 1020227027908A KR 20227027908 A KR20227027908 A KR 20227027908A KR 20220128399 A KR20220128399 A KR 20220128399A
Authority
KR
South Korea
Prior art keywords
transfer surface
transfer
coating material
substrate
donor substrate
Prior art date
Application number
KR1020227027908A
Other languages
English (en)
Inventor
지오바니 프란체스코 코텔라
큐안 리유
신타오 루오
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20220128399A publication Critical patent/KR20220128399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/22—Metallic printing; Printing with powdered inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/025—Duplicating or marking methods; Sheet materials for use therein by transferring ink from the master sheet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/025—Duplicating or marking methods; Sheet materials for use therein by transferring ink from the master sheet
    • B41M5/03—Duplicating or marking methods; Sheet materials for use therein by transferring ink from the master sheet by pressure
    • H01L51/0019—
    • H01L51/502—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M2205/00—Printing methods or features related to printing methods; Location or type of the layers
    • B41M2205/10—Post-imaging transfer of imaged layer; transfer of the whole imaged layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0534—Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Methods (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

코팅 재료의 패턴화된 표면 코팅을 타겟 기판 상에 증착함으로써 전자 디바이스를 형성하는 방법으로서, 상기 방법은 전사 도구의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프를 갖는 전사 도구를 사용하며, 상기 방법은: 도너 기판 상에 코팅 재료의 층을 형성하는 단계; 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면을 도너 기판에 제공하는 수집 단계; 전사 표면에 코팅재료가 부착된 상태로 전사 표면과 도너 기판을 서로 멀어지게 이동시키는 분리 단계; 전사 표면 상의 코팅 재료가 타겟 기판에 부착되도록 하기 위해 타겟 기판에 전사 표면을 제공하는 증착 단계; 타겟 기판에 코팅 재료가 부착된 상태로 전사 표면과 상기 타겟 기판을 서로 멀어지게 이동시키는 복귀 단계를 포함하고, 전사 표면을 정의하는 전사 도구의 재료는 도너 기판보다 더 경질이다.

Description

레이어 증착 방법
본 발명은 전자 디바이스 및 코팅 패턴의 형성에 사용하기 위해 기판 상에 층을 증착하는 방법에 관한 것이다. 특히, 이 방법은 전사 인쇄(transfer printing)를 사용하여 코팅 재료의 패턴화된 표면 코팅을 타겟 기판 상에 증착하는 것에 관한 것이다.
전사 인쇄는 적어도 하나의 다른 중간 기판(intermediary substrate)으로부터 해당 기판(substrate)을 전사하여 최종 기판에 물질(substance)을 증착하는 방법이다. 이러한 일반적인 개념의 기본적이고 일반적으로 알려진 예는, 예를 들어 티셔츠와 같은 직물에 전사 인쇄하는 것이다. 디자인을 형성하는 잉크 물질이 먼저 패턴이 있는 스탬프에 증착된다. 스탬프의 패턴 표면은 잉크를 도포하기 쉽고 직물에 직접 디자인을 페인팅하는 것보다 반복이 더 빠르다. 패턴 모양의 직물에 잉크를 도포하는 것은 잉크 스탬프를 직물에 누르기만 하면 쉽게 수행된다. 이 기본 인쇄 개념은 지난 10년 동안 미시적 스케일에서 회로를 인쇄하고 디바이스의 활성 구성요소를 생성하는 고도로 기술적인 방법으로 개발되었다. 한 가지 예는 텔레비전 및 기타 디스플레이 스크린과 같은 다양한 제품의 구성요소를 생산하기 위해 양자점(quantum dot)을 특정 모양으로 전사 인쇄하는 것이다.
전사 인쇄(TP)는 디스플레이 기술 제조에 사용될 수 있는 방법이다. 예를 들어, 양자점(QD)의 패턴을 소스 기판에서 타겟 기판으로 전사한다.
양자점(Quantum Dot)은 나노결정에서 전자의 양자 구속(quantum confinement)으로 인해 특정한 광학적 및 전기적 특성을 갖는 반도체 나노결정이다. 양자점(QD)은 입사광으로 나노입자를 여기시켜 소정 파장의 빛을 방출할 수 있다. 양자점의 방출된 빛의 파장은 QD 화학 조성(결정학적 구성 및 도트 구조, 즉 단일 코어, 코어 쉘 또는 다중 쉘 포함)과 크기 모두에 작용함으로써 조정될 수 있다. 양자점의 크기는 지름이 몇 나노미터(예: 지름 ~2nm)에서 수백 나노미터(예: 지름 ~200nm)에 이르기까지 다양하다. QD에 의해 방출된 빛은 QD의 크기가 클수록 더 긴 파장으로(색상이 더 붉게) 이동(shift)한다.
표준 TP 방법은 3단계로 구성된다. 제1 단계는 도너 기판에 QD를 제작하는 단계를 포함한다. 제2 단계는 급격한 픽업 단계(abrupt pick-up step)를 통해 QD가 있는 미세 패턴화된 엘라스토머 스탬프(micro-patterned elastomeric stamp)를 잉크로 채우는 단계를 포함한다. 제3 단계는 젠틀 릴리스 단계(gentle release step)를 통해 QD를 타겟 기판으로 전사하는 단계를 포함한다. 이 방법은 무용제(solvent-free)일 수 있으며 대량 생산에 적합하다.
음각 TP(intaglio TP, ITP) 방법이라고 하는 표준 TP 방법의 개선이 이루어졌다. 이러한 개선은 ITP 방법에서 QD의 마이크로미터 스케일 패턴이 TP 방법의 저수율 픽업 단계가 아니라, PDMS에서의 음각(intaglio)으로의 고수율 릴리스 단계를 통해 정의되었기 때문에 달성되었다. 예를 들어 중간 스케일(mesoscale)까지의 잘 정의된 모양을 갖는 QD 패턴이 전사될 수 있다.
표준 전사 인쇄 프로세스에는 몇 가지 약점이 있다. 이에는 낮은 수율과 미시적 범위에서의 낮은 균일성이 포함된다. 이는 주로 픽업 단계의 높은 스탬프 박리 속도로 인한 것이다. 실리콘이나 유리 위에 자기조립된 유기 분자 단층의 형성을 필요로 하는 소스 기판(또는 도너 기판)을 제조하는 것은 또한 느리고 다소 신뢰할 수 없는 프로세스일 수 있다.
음각 인쇄 프로세스에도 몇 가지 약점이 있다. 여기에는 코팅 재료의 많은 부분을 낭비하는 것(비용이 많이 들 수 있음), 표준 TP에 비해 프로세스에서의 추가 단계, 표면이 고르지 않은 타겟 기판 또는 동일한 타겟 영역에 대한 다수의 인쇄 단계에 항상 적합하지 않은 플랫 스탬프의 사용 및 패턴화된 실리콘과 같은 값비싼 재료의 사용이 포함된다.
예를 들어 쉽고 빠르게, 준비된 재료를 사용하여 효율적이며 대량 생산에 사용하기에 적합하고 고품질 최종 결과를 제공할 수 있는 전사 인쇄 프로세스를 개발하는 것이 바람직하다.
일 측면에 따르면, 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하는 방법이 제공되며, 이 방법은 전사 도구(transfer tool)의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프를 갖는 전사 도구를 사용하고, 이 방법은: 도너 기판 상에 코팅 재료의 층을 형성하는 단계와; 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 도너 기판에 전사 표면을 제공하는 수집 단계와; 전사 표면과 도너 기판을 전사 표면에 코팅 재료가 부착된 상태로 서로 멀어지게 이동시키는 분리 단계와; 전사 표면 상의 코팅 재료가 타겟 기판에 부착되도록 하기 위해 타겟 기판에 전사 표면을 제공하는 증착 단계와; 타겟 기판에 코팅 재료가 부착된 상태로 전사 표면과 타겟 기판을 서로 멀어지게 이동시키는 복귀 단계를 포함하고; 전사 표면을 정의하는 전사 도구의 재료는 도너 기판보다 더 경질이다. 제안된 방법은 경도 기울기(hardness gradient)가 존재하는 재료를 사용하여 효율성과 신뢰성이 향상된 고수율 및 고품질 전사 인쇄 방법을 제공한다.
복귀 단계는 전사 표면을 타겟 기판으로부터 분리된 상태로 되돌리는 만큼의 복귀 단계이다.
형성 단계 직전의 도너 기판의 표면 에너지가 수집 단계 직전의 전사 표면의 표면 에너지보다 작다. 이 방법은, 표면 에너지의 차를 부과하여 전사 표면으로의 코팅 재료의 릴리스를 용이하게 하는 기울기를 제공할 수 있다.
다른 측면에 따르면, 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하는 방법이 제공되며, 이 방법은, 전사 도구의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프를 갖는 전사 도구를 사용하고, 이 방법은: 도너 기판 상에 코팅 재료의 층을 형성하는 단계와; 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면을 도너 기판에 제공하는 수집 단계와; 전사 표면에 코팅 재료가 부착된 상태로 전사 표면과 도너 기판을 서로 멀어지게 이동시키는 분리 단계와; 전사 표면 상의 코팅 재료가 타겟 기판에 부착되도록 하기 위해 타겟 기판에 전사 표면을 제공하는 증착 단계와; 타겟 기판에 코팅 재료가 부착된 상태로 전사 표면과 타겟 기판을 서로 멀어지게 이동시키는 복귀 단계를 포함하고, 형성 단계 직전의 도너 기판의 표면 에너지는 수집 단계 직전의 전사 표면의 표면 에너지보다 작다. 제안된 방법은 표면 에너지 기울기가 존재하는 재료를 사용하여 효율성과 신뢰성이 향상된 고수율 및 고품질 전사 인쇄 방법을 제공한다.
이 방법은 도너 기판의 표면 에너지를 감소시도록 도너 기판을 처리하는 단계를 포함할 수 있다. 따라서 이 방법은 더 큰 표면 에너지 기울기가 부과되도록 도너 기판의 표면 에너지가 제어되게 할 수 있어, 코팅 재료의 수집이 촉진된다.
이 방법은, 전사 표면 및 타겟 표면 중 하나 또는 둘 모두의 표면 에너지를 증가시키도록 전사 표면 및 타겟 표면 중 하나 또는 둘 모두를 처리하는 단계를 포함한다. 따라서 이 방법은 더 큰 표면 에너지 기울기가 부과될 수 있도록 도너 기판의 표면 에너지가 제어되게 하여 코팅 재료의 수집이 촉진될 수 있다.
분리 단계는 전사 표면의 범위에 걸쳐 도너 기판으로부터 전사 표면을 박리하는 단계를 포함하고, 해당 범위의 적어도 80%에 대해 박리의 선형 속도가 1mm/s 미만일 수 있다. 따라서 이 방법은 도너 기판의 제거 전의 릴리스 프로세스에서 코팅 재료가 도너 기판으로부터 릴리스되게 할 수 있어, 도너 기판으로부터 코팅 재료의 수집이 촉진된다.
코팅 재료는 발광 폴리머, 반도체 폴리머, 전기 전도성 폴리머, 전기 전도성 나노입자, 발광 나노입자, 금속 및 산화물 재료 중 하나를 포함할 수 있다. 따라서 이 방법은 복수의 코팅 재료로 사용될 수 있다.
형성 단계는 층을 도트 세트로서 형성하는 것을 포함한다. 따라서 이 방법은 비 연속적 코팅 재료의 전사 인쇄에 사용될 수 있다.
도트의 평균 지름이 200nm 미만일 수 있다. 따라서 이 방법은 미시적 스케일에서 코팅 재료를 전사 인쇄하는 데 사용될 수 있다.
수집 단계는 도너 기판을 압축 변형시키는 것을 포함한다. 따라서 이 방법은 릴리프 패턴으로 표면에 전사 인쇄하는 것을 고려할 수 있다.
수집 단계 직전의 전사 표면의 표면 에너지가 증착 단계 직전의 타겟 표면의 표면 에너지보다 작을 수 있다. 따라서 이 방법은 표면 에너지의 차이를 부과하여 타겟 표면으로 코팅 재료의 릴리스를 용이하게 하는 기울기를 제공할 수 있다.
타겟 기판은 반투명일 수 있다. 따라서 이 방법은 반투명 재료상의 코팅 재료를 증착하는 데 사용될 수 있다.
타겟 기판은 실리콘, 실리카 유리 또는 인듐 주석 산화물을 포함할 수 있다. 이 방법은 다양한 재료를 포함하는 타겟 기판을 이용하여 사용될 수 있다.
전사 표면은 유기 재료(예, 유기금속 착물 포함)에 의해 정의될 수 있다. 따라서 이 방법은 다양한 유기 재료(예, 소분자, 올리고머 및 폴리머)를 포함하는 전사 표면과 함께 사용될 수 있다.
도너 기판은 전사 표면을 정의하는 것과 동일한 폴리머를 포함한다. 따라서 이 방법은, 이 방법의 다수의 구성요소에 대한 동일한 유형의 재료를 사용할 수 있고, 이 방법의 전체 효율을 증가시킨다.
이 방법은 광전자 디바이스의 광학 활성 양자점을 구성하는 타겟 기판에 코딩 재료가 부착되는 광전자 디바이스를 형성하는 단계를 포함할 수 있다. 따라서 이 방법은 높은 수율과 높은 수준의 정밀도로 광학 활성 양자점을 인쇄하여 고품질 장치를 생산하는 데 사용할 수 있다. 이 방법은 또한 낭비되는 QD의 수를 줄이고 실리콘 기반 기판 준비의 양을 줄인다.
본 발명은 이제 첨부된 도면을 참조하여 예시로서 설명될 것이다. 도면에서,
도 1a는 전사 인쇄의 표준 방법의 3단계의 예를 나타내는 개략도를 도시한다.
도 1b는 전사 인쇄의 ITP 방법의 4단계의 예를 나타내는 개략도를 도시한다.
도 2는 표준 전사 인쇄 방법을 사용하여 타겟 기판에 적용된 6개의 RGB 양자점 픽셀을 포함하는 이미지를 도시한다.
도 3은 제안된 방법의 단계를 설명하는 개략도를 도시한다.
도 4는 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하는, 제안된 방법의 단계의 흐름도이다.
도 5는 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하는, 제안된 방법의 추가적 또는 대안적 수집 단계를 포함하는 흐름도이다.
도 6은 제안된 전사 인쇄 프로세스의 각 단계에서 찍은 거시적 스케일 사진과 함께 도 3의 개략도를 도시한다.
도 7은 미시적 스케일에서의 제안된 전사 인쇄 방법 동안의 기판과 전사 표면의 일련의 3장의 사진을 도시한다.
도 8은 미시적 스케일에서의 제안된 전사 인쇄 방법 동안의 기판과 전사 표면의 6장의 사진을 도시한다.
전술한 바와 같이, 전사 인쇄(TP)는 양자점(QD)의 패턴을 소스 기판에서 타겟 기판으로 전사하는 디스플레이 제조 기술에서 사용될 수 있는 방법이다. 이 방법은 무용제일 수 있으며 대량 생산에 적합하다. 표준 TP 방법은 3단계로 구성된다.
도 1a는 본 명세서에서 양자점을 사용하여 예시된, 표준 전사 인쇄 방법의 3단계의 예를 보여주는 개략도를 도시한다. 왼쪽에서 오른쪽으로, 방법(100)은 QD 도너 기판 제조의 제1 단계를 포함한다. 이것은 도너 기판(104)(예를 들어, 실리콘) 상에 코팅 재료(102)의 층(이 경우에 QD의 층)을 형성하는 것을 포함한다. 제2 단계에서, 미세 패턴의 엘라스토머 스탬프(105)는 급격한 픽업 기법(abrupt pick-up technique)을 통해 QD로 잉크 처리된다. 급격한 픽업은 마이크로 패턴의 엘라스토머 스탬프가 일정 시간 동안 잉크 도너 기판 위에 프레스된 다음 갑자기 들어 올려져 코팅 재료 QD의 서브세트(102a)가 스탬프(105)에 남도록 하는 것을 포함한다. 도너 기판(104)에 가장 근접한 부분으로서 패턴화된 스탬프(105)의 릴리프 부분은 QD를 픽업하는 스탬프의 유일한 부분이고, 따라서 스탬프의 표면 상의 QD의 형상을 정의한다. 제3 단계는 QD를 타겟 기판(106)으로 전사하는 것을 포함한다. 서브세트(102a)를 지지하는 패턴화된 스탬프가 타겟 기판에 제공된 후 제거됨에 따라, QD의 서브세트(102a)는 타겟 기판(106) 상에 증착되어 스탬프(105)의 패턴의 전사 프린트를 생성한다. 픽업 단계가 본 명세서에서 빠르거나 급격한 것으로 설명될 때, 이는 스탬프 박리 속도가 1mm/sec를 초과하는 픽업 단계를 설명하기 위한 것이다.
표준 전사 인쇄 프로세스는 특히 양자점 인쇄와 관련하여 몇 가지 약점을 가지고 있다.
양자점의 표준 전사 인쇄 방법은 인쇄할 패턴이 미시적 범위에 있을 때 낮은 수율과 낮은 균일도를 갖는다. 이것은 픽셀 크기가 < 100마이크로미터(μm)이고 발광층(코팅 재료)인 QD가 가능한 한 균일해야 하는 디스플레이 응용 분야에서 중요한 문제이다.
TP의 낮은 수율은 주로 스탬프에 잉크를 처리하는 데에 사용되는 급격한 픽업 단계의 결과이다. 패턴 에지가 종종 더 낮은 픽업 수율을 갖기 때문에 패턴이 미시적 범위에 있을 때 수율이 현저히 낮다. 이 스케일에서, 픽업되지 않은 에지 영역이 설계된 미세 패턴의 상당 부분을 나타낼 수 있다. 따라서, 경계 영역(border area)의 픽업의 실패는 전사된 패턴의 비례적으로 상당한 변경에 대응한다. 반대로 릴리스 단계는 젠틀하고 수율이 높은 단계이다. 젠틀 릴리스 단계는 코팅 재료(예: QD)가 일반적으로 엘라스토머 전사 표면에서 타겟 기판으로 전사되는 경우이다. 이러한 유형의 릴리스 단계의 수율은 거의 100%에 이를 수 있다.
TP에서 소스 또는 도너 기판을 제조하려면 실리콘 또는 유리 위에 유기 분자의 자가 조립 단층을 형성해야 한다. 이것은 느린 프로세스이며 일반적으로 신뢰성이 높은 프로세스가 아니다.
2015년에는 "음각 전사 인쇄(intaglio transfer printing)" 방법(ITP)이라고 하는 TP 방법의 개발이 설명되었다. 도 1b는 여기에서 코팅 재료로서 양자점을 사용하여 예시된, 전사 인쇄의 ITP 방법(150)의 4단계의 예를 예시하는 개략도를 도시한다.
ITP 방식은 표준 TP 방식과 거의 동일하다. 그러나, QD 픽업을 포함하는 제2 단계에서 TP 방법의 패턴화된 스탬프 대신에 플랫 엘라스토머(152)가 사용된다. QD는 플랫(즉, 패터닝되지 않은) PDMS(Polydimethylsiloxane) 층(152)을 사용하여 픽업된다.
TP 방법에 대한 추가 단계는 단계 3에서 수행된다. 이 단계에는 패턴이 새겨지는 소위 음각(154)이 포함된다. 타겟 기판(106) 상에 원하는 최종 패턴을 형성하는 데 필요하지 않은 QD는, 이러한 추가적인 중간 조각 실리콘(Si) 기판 또는 음각(154) 상으로 릴리스된다. 음각(154) 상의 조각된 패턴은 원하는 최종 패턴에 대해 상보적이다. 따라서, 플랫 엘라스토머(152) 상에 원하는 패턴의 형태로 QD(102a)의 서브세트만이 남게 된다.
제4 단계에서, QD(102a)의 원하는 패턴은 거의 100% 수율로 플랫 엘라스토머(152)로부터 타겟 기판(106)으로 전사된다. 즉, QD는 거의 100%의 전사 효율로 플랫 엘라스토머(152)에서 타겟 기판(106)으로 전사된다. 따라서, 음각(154)을 이용하여, 미세한 범위의 패턴을 타겟 기판에 고효율로 정확하게 전사할 수 있다.
표준 TP 방법에서 음각 TP(ITP) 방법으로의 개선은, ITP 방법에서 QD의 마이크로미터 스케일 패턴이 TP 방법의 저수율 픽업 단계를 통해서가 아니라 플랫 엘라스토머에서 음각으로의 고수율 릴리스 단계에서 정의되기 때문에 달성될 수 있었다.
그러나 ITP도 그 방법과 연관된 단점이 있다. 이러한 단점 중 일부는 아래에 설명되어 있다.
음각에 필요한 재료와 이러한 재료의 재사용 및 세척과 관련된 어려움으로 인해, QD의 많은 부분이 '음각' 기판에서 낭비된다. QD 자체는 음각에서 쉽게 분리될 수 없으므로 음각을 청소하는 동안 손실된다. QD는 고가의 활성 재료이며, 이의 낭비는 고가의 손실을 초래한다.
ITP 방식은 또한 표준 TP 프로세스에 단계를 추가한다. 이러한 추가 단계에 걸리는 시간은 전체 프로세스의 효율성을 떨어뜨리므로 비용이 늘어난다.
ITP 프로세스에는 또한 음각을 형성하기 위해 조각된 적어도 하나의 추가 실리콘 기판이 필요하다. 음각도 전사 사이에 세척되어야 한다. 다수의 조각된 실리콘 기판(현재 음각 및 도너 기판)의 제조 및 세척은 전체 프로세스의 효율성을 감소시키고 전체 비용을 증가시킨다.
타겟 기판으로의 최종 전사 단계를 위해 플랫 스탬프를 사용하는 것이 타겟 기판과 항상 호환되는 것은 아닐 수 있다. 이는 특히 전자 디바이스의 제조를 위해 타겟 기판에 이미 부착된 일부 다른 구성요소가 있을 수 있기 때문이다. 전기 접촉부 및 연결부와 같은 이러한 추가 구성요소는 타겟 기판을 생성하기 위해 플랫 베이스 기판에 적용되는 경우가 많다. 이러한 높이 차이는 타겟 기판상에 릴리프 패턴(relief pattern)을 생성할 수 있으며, 서로 다른 접촉부는 서로 다른 높이를 가질 수도 있다. 따라서 플랫 PDMS 전사 표면을 사용하여 고르지 않은 타겟 기판에 압착하면 패턴의 일부가 타겟 기판과 전혀 접촉하지 않을 수 있다. 이는 플랫 층의 일부가 타겟 기판 상의 구성요소의 릴리프 패턴에 의해 들어 올려져(held up) 플랫 층 상의 패턴화된 코팅의 부분도 들어올려지고 타겟 기판과의 접촉을 막기 때문일 수 있다.
플랫 PDMS 기판층의 코팅된 부분과 코팅되지 않은 부분의 높이 차이가 없다는 것은 코팅된 영역과 타겟 기판 사이의 접촉을 보장하기 위해 추가 압력이 쉽게 가해지지 않는다는 것을 의미한다. 이러한 압력은 이미 충분히 코팅된 타겟 기판 영역의 손상을 방지하기 위해 올바른 위치에 가해져야 하며, 이후에 이러한 압력을 적용하는 것에 의해 PDMS 층 자체를 손상시킬 추가 위험이 있다.
ITP 프로세스는 여전히 실리콘 또는 유리 기반 도너 기판의 제조에 의존한다. 음각 층과 관련하여 위에서 설명된 바와 같이, 이러한 재료의 사용은 고가일 수 있고 시간 소모적일 수 있으며, 따라서 전체 프로세스가 덜 효율적일 뿐만 아니라 더 비싸지는 결과를 낳는다.
도 2는 표준 전사 인쇄 방법을 사용하여 타겟 기판에 적용된 6개의 RGB 양자점 픽셀(202a-f)을 포함하는 이미지를 도시한다. 6개의 픽셀 각각의 크기는 높이 200마이크로미터, 너비 400마이크로미터이다. 각 픽셀은 3개의 직사각형 영역(204a, 204b, 204c)을 포함하며, 각각은 그 위에 적색, 녹색 또는 청색 QD가 증착되어 있다. 직사각형 영역(204)의 QD에 의한 커버리지 레벨이 어떻게 다른지를 알 수 있다. 예를 들어, 상단 왼쪽 픽셀 배열(202a)을 고려한다. 이 픽셀(202a)의 가장 왼쪽 직사각형(204a)은 식별 가능한 QD 커버리지가 거의 존재하지 않는다. 그러나 오른쪽에 있는 직사각형(204b)에는 일부 커버리지에, 커버리지가 깨지거나 누락된 명백한 선이 존재한다. 제3 직사각형(204c)은 중앙에서 더 견고한 커버리지 영역을 갖지만, 상당한 부분이 QD(특히 하부 절반)에 의한 커버리지를 거의 또는 전혀 갖지 않는다는 것을 알 수 있다. 이러한 품질의 전사 인쇄에서 기능적 RGB 픽셀을 얻는 것은 극히 어려울 것이다.
전사 인쇄 방법을 사용하여 많은 코팅 재료가 전사될 수 있다. 잘 정의된 모양을 갖는 QD는 기판에 성공적으로 전사 인쇄될 수 있는 코팅 재료의 한 예일 뿐이다.
TP 및 ITP 방법의 장점 중 일부를 보존하지만 위에서 설명한 일부 이들의 결함도 제거하는 전사 인쇄 방법을 생성하는 것이 바람직하다.
현재 제안된 방법은 개선된 전사 인쇄 프로세스에서 이러한 결함을 제거하는 역할을 한다. 제안된 방법에서, 패턴화된 릴리프를 갖는 전사 도구는 도구의 패턴화된 전사 표면을 정의한다. 전사 도구 재료, 따라서 전사 표면의 재료는 도너 기판을 구성하는 재료보다 더 경질의 재료로 선택된다. 예를 들어, 도너 기판 재료는 전사 도구 및 그 표면을 제조하는 데 사용되는 상이한 제형의 선택된 엘라스토머 재료보다 더 연질의 엘라스토머 슬래브일 수 있다. 대안적으로, 도너 기판은 다르게 제형화된 더 경질의 전사 표면 재료보다 더 연질이 되도록 구체적으로 선택될 수 있다. 중요한 측면은 가장 연질인 재료에서 가장 경질인 재료의 기울기가 도너 기판에서 전사 표면 방향이라는 것이다. 이 기울기는 도너 기판에서 전사 표면으로의 코팅 재료의 원하는 전사를 용이하게 한다.
제안된 방법에서, 전사 도구 재료, 따라서 전사 표면의 재료는 대안적으로 또는 추가적으로 도너 기판을 구성하는 재료보다 더 큰 표면 에너지를 갖는 재료로서 선택될 수 있다. 예를 들어, 도너 재료는 전사 표면을 만들기 위해 사용되는 상이한 제형의 선택된 엘라스토머 재료의 표면 에너지보다 작은 표면 에너지를 갖는 엘라스토머 슬래브일 수 있다. 대안적으로, 도너 기판은 다르게 제형화된 전사 표면 재료의 표면 에너지보다 작은 표면 에너지를 갖도록 구체적으로 선택될 수 있다. 중요한 측면은 재료의 표면 에너지 기울기가 도너 기판에서 전사 표면 방향으로 증가한다는 것이다. 이 기울기는 도너 기판에서 전사 표면으로의 코팅 재료의 원하는 전사를 용이하게 한다. 따라서 실제로 도너 기판 상에 코팅 재료 층을 형성하는 형성 단계 직전의 도너 기판의 표면 에너지는, 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면이 도너 기판에 제공되는 수집 단계 직전의 전사 표면의 표면 에너지보다 작다.
본 문서에서 사용되는 '제공(offer)'이라는 용어는 일반적인 공학적 의미로 사용되는 정의를 갖는다. 즉, 제공은 아이템이나 기계 부품을 다른 것 가까이로 가져 오거나 접촉시키는 행위를 시작하는 것이다. 어떤 상황에서는 아이템이나 부품을 함께 맞추도록 진행할 수 있다. 따라서, 여기에서 코팅 재료가 하나에서 다른 것으로 전사될 수 있도록 도너 기판과 전사 표면이 서로 가까이 위치하도록 의도된다. 그들은 서로 직접 접촉하지 않을 수 있다. 그러나, 도너 기판과 전사 표면 사이의 직접적인 접촉 정도는 반드시 피할 필요는 없으며, 직접 접촉이 발생하더라도 제안된 방법에 반드시 해로운 영향을 미치지는 않을 것이다. 전사 표면 및 타겟 기판과 관련하여서도 제공이라는 용어의 동일한 정의가 추론될 수 있다.
현재 제안된 방법은 설명된 방법을 사용하여 타겟 기판에 인쇄된 전사일 수 있는 임의의 적절한 코팅 재료를 사용하여 수행될 수 있다. 코팅 재료는 발광성 폴리머, 반도체성 폴리머, 전기 전도성 폴리머, 전기 전도성 나노입자, 발광성 나노입자, 금속, 산화물 재료, 및 하나 이상의 광학 활성 양자점 중 어느 하나를 포함할 수 있다. 코팅 재료 층은 도트 세트로 형성될 수 있다. 예를 들어, 형성 단계는 층을 도트 세트로 형성하는 것을 포함할 수 있다. 도트의 평균 지름은 200nm 미만일 수 있다. 이해의 편의를 위해, 광학 활성 양자점을 포함하는 예시적인 코팅 재료를 참조하여 방법을 아래에 설명하였다. 이것이 현재 제안된 전사 인쇄 방법과 함께 사용될 수 있는 유일한 코팅 재료가 아니라는 것을 이해해야 한다.
도너 기판은 또한 평평하도록 선택될 수 있다. 예를 들어, QD는 제1 제형의 평평하고 더 연질인 엘라스토머 슬래브로부터 제2의 상이한 제형을 갖는 패턴화된 더 경질인 엘라스토머 전사 도구 또는 스탬프로 전사될 수 있다. 기술된 실시예에서 엘라스토머 재료는 중량 기준으로 폴리머 대 경화제의 배합비가 25:1 내지 2:1 범위인 폴리디메틸실록산(Polydimethylsiloxane, PDMS)일 수 있다. QD는 용액에 의한 증착 또는 표준 대면적 픽업 단계를 통해 플랫 도너 엘라스토머에 배치될 수 있다. 다른 상황에서, 전사될 재료는 도너 엘라스토머에 진공 증착될 수 있다. QD는 플랫 엘라스토머로부터 높은 수율로 패턴화된 더 경질의 엘라스토머로 릴리스될 수 있다. 도너 기판의 엘라스토머 및 전사 표면은 PDMS일 수 있다. 대면적 픽업 단계를 사용한 도너 기판의 코팅은 코팅 재료가 도너 기판의 중앙 영역에서 패턴화된 전사 기판으로 릴리스될 수 있기 때문에 제안된 전사 인쇄 방법에 해로운 영향을 미치지 않으며, 즉, 낮은 수율 픽업 단계에 의해 더 심각하게 영향을 받을 수 있는 에지 영역을 피할 수 있다.
도너 기판 상에 QD를 배치하는 준비 단계는 도너 기판 상에 QD를 배치하기 전에 특정 필름 코팅이 도너 기판 상에 배치되는 것을 요구할 수 있다. 이러한 코팅은 인쇄될 재료가 용해되는 용매에 대한 엘라스토머 습윤성을 향상시킬 수 있다. 다른 상황에서는, 용매와의 상호 작용 또는 진공 증착의 작동 조건으로 인해 잉크 처리 중에 엘라스토머 재료가 변경되거나 손상되지 않도록 보호할 수 있다. 이러한 코팅 재료의 예는 폴리(p-xylylene), 폴리비닐 알코올(PVA), 폴리-메틸 메타크릴레이트(PMMA), 및 플루오로폴리머 또는 이들의 유도체 중 하나와 같은 폴리머 재료일 수 있다.
도 3은 제안된 방법(300)의 단계들을 예시하는 개략도를 도시한다. 단계 1은 개략도의 제1 부분에 도시되고 도너 기판(302) 상에 코팅 재료 층의 형성을 포함한다. 이러한 형성은 이러한 도너 기판(302)을 다양한 코팅 재료(102)의 필름으로 채우는 데 사용되는 것으로 알려진 복수의 방법을 사용하여 수행될 수 있다. 도 3의 예에서 코팅 재료는 양자점(QD)의 층이다. 위에서 언급한 바와 같이, 제안된 방법은 코팅 재료로 잉크 처리를 하기 전에 도너 기판을 처리하는 단계를 포함할 수 있다. 이러한 처리는 도너 기판의 표면 에너지를 줄이는 데 사용될 수 있다. 예를 들어, 위에서 언급한 바와 같이 특정 필름 코팅은 도너 기판 상에 QD를 배치하기 전에 도너 기판 상에 배치될 수 있다.
위에서 설명된 바와 같이 일반적으로 낮은 수율을 갖는 픽업 단계는 타겟 기판으로 전사될 패턴을 정의하기 위해 제안된 방법에서 사용되지 않는다. 픽업 단계를 정의하는 이러한 패턴의 결여는 패터닝이 없는 플랫 엘라스토머에 의해 실리콘 도너로부터 픽업 단계에서 QD가 획득되는, 음각 ITP 방법과 유사한 것으로 볼 수 있다. 그러나 제안된 프로세스에서, 픽업 단계의 유일한 잠재적인 사용은 도너 기판에 직접 수행되므로 전사 인쇄 방법의 일부를 형성하지 않는다. 제안된 방법의 도너 기판은 예를 들어 경질 실리콘 기반 기판이 아닌 엘라스토머 기판이다.
코팅 재료가 용액과 같은 다른 방법을 사용하여 도너 기판 위에 놓일 수도 있기 때문에 제안된 방법에서는 픽업 단계가 필수적이지 않는다. 따라서 픽업 단계가 도너 기판을 채우는 데 사용될 수 있지만(여전히 상대적으로 낮은 수율 단계임), 전체 전사 인쇄 프로세스의 수율에 거의 영향을 미치지 않으며 패턴 정의 단계중에는 사용되지 않는다. 미세 패턴일 수 있는 패턴은 대신 릴리스 단계에 의해서만 정의된다. 이것은 원하는 패턴이 효율적인 방식으로 타겟 기판에 전사되는 것을 가능하게 한다. 따라서, 갑작스럽고 낮은 수율의 픽업 단계를 사용할 필요가 없는 전사 인쇄 프로세스가 정의된다. 전체 전사 인쇄 프로세스는 고수율 릴리스 단계에만 기반한다. 전체 프로세스는 또한 타겟 기판, 예를 들어 기판에 인쇄하기 전에 예를 들어, 플랫 엘라스토머에서 패턴화된 엘라스토머로 단 하나의 전사 단계를 사용하여 완료될 수 있다.
개략도의 제2 부분은 제안된 방법의 수집 및 분리 단계를 예시하고, 전사 표면(304)에 조각지거나 성형된 원하는 패턴의 형태로 코팅 재료(102a)를 그 위에 릴리스한 패턴화된 전사 표면(304)을 도시한다. 패턴화된 전사 표면(304)은 도너 기판보다 더 경질인 엘라스토머로 만들어질 수 있다. 이 묘사에서 코팅 재료는 QD를 포함한다. 수집 단계에서, 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면이 도너 기판에 제공(offer)된다. 수집 단계는 도너 기판을 압축 변형시키는 것을 포함할 수 있다. 분리 단계에서, 전사 표면과 도너 기판은 코팅 재료(102a)가 전사 표면(304)에 부착된 채로 서로 멀어지게 이동된다. 분리 단계는 또한 전사 표면의 범위에 걸쳐 도너 기판(302)으로부터 전사 표면(304)을 박리하는 것을 포함할 수 있다. 그 범위의 적어도 80%에 대해, 박리의 선형 속도는 1mm/s 미만일 수 있다. 전사 표면은 폴리머에 의해 정의될 수 있다. 도너 기판은 전사 표면을 정의하는 것과 동일한 폴리머를 포함할 수 있다.
제안된 방법은 표면 에너지를 증가시키도록 전사 및 타겟 표면 중 하나 또는 둘 모두를 처리하는 단계를 추가로 포함할 수 있다. 이러한 방식으로, 도너 기판에서 전사 표면으로 또는 전사 표면에서 타겟 기판으로, 또는 둘 모두에서 낮은 곳에서 높은 곳으로 표면 에너지의 기울기를 보장하는 것이 가능하다. 즉, 포집(collecting) 단계 직전의 전사 표면의 표면 에너지는 증착 단계 직전의 타겟 표면의 표면 에너지보다 작을 수 있다.
QD 패턴은 전사 표면(304) 상에 명확하게 묘사된 원하는 패턴을 생성하는 잘 정의된 에지를 가질 수 있다. 이것은 QD가 표준 TP 방법에서 픽업되는 것이 아니라 도너 기판으로부터 전사 표면으로 릴리스되기 때문이다.
위에서 설명된 결과는 예를 들어, 서로 다른 엘라스토머 제형 사이에서 표면의 서로 다른 조성을 기반으로 하는 서로 다른 점탄성(기계적) 특성 및 표면 에너지의 활용을 통해 달성될 수 있다. 다른 표면 에너지는 필요에 따라 도너 기판 및 전사 표면의 표면에 특정 코팅 또는 처리(예: UV-O3, O2 플라즈마 등)를 사용하여 향상될 수 있다. 특정 예시의 경우, 상이한 조성을 갖는 PDMS가 이를 달성하기 위해 사용될 수 있다. 예를 들어, 올바른 조건에서 젠틀 릴리스 단계를 통해 높은 수율로 연질 PDMS에서 경질 PDMS로 QD를 전송할 수 있다.
개략도의 제3 부분은 제안된 방법의 증착 및 복귀 단계를 예시하고, QD(102a)의 서브세트를 타겟 기판(106)으로 릴리스한 패턴화된 엘라스토머 전사 표면(304)을 도시한다. 증착 단계에서 전사 표면(304)이 타겟 기판에 제공되어, 예를 들어, 전사 표면(304) 상의 코팅 재료(예를 들어, QD)가 타겟 기판(106)에 부착되도록 한다. 복귀 단계에서, 전사 표면(304) 및 타겟 기판(106)은 코딩 재료(102a)가 타겟 기판(106)에 부착된 채 서로 멀리 이동된다. 타겟 기판은 반투명일 수 있다. 타겟 기판은 실리콘, 실리카 유리 또는 인듐 주석 산화물을 포함할 수 있다.
제안된 방법은 디바이스의 광학 활성 양자점을 구성하는 타겟 기판에 부착된 코팅 재료로 광전자 디바이스를 형성하는 단계를 포함할 수 있다.
방법의 일련의 릴리스 전용 단계를 사용하여 연질성에서 경질성으로의 또는 낮은 표면 에너지에서 높은 표면 에너지로의 또는 둘 다의 연속적인 기울기를 생성할 수 있다. 예를 들어, 전사 표면을 정의하는 전사 도구의 재료는 도너 기판보다 더 단단하고, 추가적으로 또는 대안적으로 형성 단계 직전의 도너 기판의 표면 에너지는 수집 단계 직전의 전사 표면의 표면 에너지보다 작다.
본 방법은 복수의 방식으로 구현될 수 있다. 실시예의 일부 특정 예가 아래에 설명되어 있다.
예시적인 실시예에서, 패턴화되지 않은 엘라스토머 기판은 도너 기판을 생성하기 위해 양자점 또는 나노입자로 잉크될 수 있다. 패턴화되지 않은 엘라스토머 기판은 다층 구조로 제조될 수 있고, 추가로 또는 대안적으로 원하는 기계적 특성 및 표면 에너지를 달성하기 위한 처리를 받을 수 있다. 사용되는 처리는 예를 들어 UV-O3, O2 플라즈마 및 열처리일 수 있다.
예시적인 실시예에서, 프로세스에 관련된 엘라스토머 재료는 기계적 점탄성 특성을 가질 수 있다. 점탄성은 변형될 때 재료의 점도 및 탄성 특성을 포함하는 일부 재료의 속성이다.
예시적인 실시예에서, 프로세스에 사용된 엘라스토머 재료는 25:1 내지 2:1 범위의 중량 기준의 폴리머 대 경화제 비율을 가질 수 있다.
예시적인 실시예에서, 잉크 처리는 하나 이상의 용액 처리 방법을 통해, 또는 하나 이상의 전사 인쇄 프로세스 방법을 통해, 또는 하나 이상의 다른 호환 가능한 방법을 통해, 또는 임의의 그러한 적합한 방법의 조합을 통해 달성될 수 있다.
제안된 방법의 예시적인 실시예에서, 패턴화된 엘라스토머 기판은 잉크가 묻은 비패턴화된 엘라스토머와 접촉하게 될 수 있다.
예시적인 실시예에서, 등각 접촉을 달성하기 위해 상이한 엘라스토머 사이에 충분한 압력이 가해질 수 있다.
예시적인 실시예에서, 엘라스토머 기판은 초당 1밀리미터(< 1 mm/초) 미만의 박리 속도로 서로로부터 당겨질 수 있다.
예시적인 실시예에서, QD를 포함하는 코스팅 재료는 플랫 엘라스토머 기판으로부터 패턴화된 엘라스토머 기판으로 전사될 수 있다.
예시적인 실시예에서, 잉크 패턴화된 엘라스토머 전사 표면은 타겟 기판과 등각 접촉하게 될 수 있다.
예시적인 실시예에서, 도구 또는 스탬프의 전사 표면은 초당 1mm 미만(< 1mm/sec)의 박리 속도로 타겟 기판으로부터 당겨질 수 있다.
예시적인 실시예에서 QD를 포함하는 코팅 재료는 타겟 기판으로 전사될 수 있다.
도 4는 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하기 위한 제안된 방법(400)의 단계의 흐름도를 도시하며, 이 방법은 전사 도구의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프를 갖는 전사 도구를 사용한다.
단계 402는 도너 기판 상에 코팅 재료의 층을 형성하는 것을 포함한다.
단계 404는 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면을 도너 기판에 제공하는 것을 포함하는 수집 단계이다. 전사 표면을 정의하는 전사 도구의 재료는 도너 기판보다 더 경질일 수 있다.
단계 406은 코팅 재료가 전사 표면에 부착된 상태로 전사 표면과 도너 기판을 서로 멀어지게 이동시키는 것을 포함하는 분리 단계이다.
단계 408은 전사 표면 상의 코팅 재료가 타겟 기판에 부착되도록 하기 위해 타겟 기판에 전사 표면을 제공하는 것을 포함하는 증착 단계이다.
단계 410은 타겟 기판에 코팅 재료가 부착된 상태로 전사 표면과 타겟 기판을 서로 멀어지게 이동시키는 포함하는 복귀 단계이다.
도 5는 제안된 방법(400)의 추가 또는 대안적인 수집 단계(502)를 도시한다. 단계(502)는 도너 기판 상의 코팅 재료가 전사 표면에 부착되도록 하기 위해 전사 표면을 도너 기판에 제공하는 것을 포함하는 수집 단계이다. 형성 단계 직전의 도너 기판의 표면 에너지는 수집 단계 직전의 전사 표면의 표면 에너지보다 작을 수 있다. 단계 502는, 전사 표면을 정의하는 전사 도구의 재료가 도너 기판보다 더 결질일 수 있고 형성 단계 직전의 도너 기판의 표면 에너지가 수집 단계 직전의 전사의 표면 에너지보다 작을 수 있다는 점에서 추가적일 수 있다.
제안된 방법은 원하는 전사 인쇄될 패턴을 정의하는 동안 급격한 픽업 단계를 제거할 뿐만 아니라 ITP 방법과 구체적으로 관련된 위에서 설명한 많은 문제에 대한 솔루션을 제공한다.
현재 제안된 방법에는 음각 기판이 없다. 그 결과, 이러한 단계에서 사용한 후 음각(또는 유사한 재료로 만들어진 다른 중간 기판)을 세척하는 동안 낭비되는 코팅 재료가 상당히 감소한다. 설명된 실시예에서 낭비되는 QD의 수는 따라서 감소된다.
음각을 포함하고, 따라서 음각을 제작하고 세척하는 추가 비용과 시간을 포함하는 추가 단계는 필요하지 않다. 그 결과 제안된 전사 인쇄 방식은 기존의 표준 TP 및 ITP 방식보다 더 효율적이다.
제안된 방법에서 스탬프로 사용되는 최종 전사 표면(304)은 패턴화된 표면이다. 궁극적으로 코팅 재료를 타겟 기판에 전사하는 표면이 조각되거나 몰딩된 표면이기 때문에, 전사 표면은 타겟 기판의 기하학적 구조를 따르도록 더 잘 적응될 수 있다. 예를 들어, 타겟 기판이 디스플레이 백플레인인 경우 그러하다.
코팅 재료가 초기에 더 연질의 도너 기판(예: PDMS와 같은 엘라스토머)에 직접 증착되기 때문에, 일반적으로 유리 또는 실리콘 기반 재료로 형성된 도너 기판을 준비할 필요가 없다. 일반적으로 이러한 기판의 표면에, 공유 결합된 유기 분자의 얇은 층(예: 자가 조립 단층)이 준비되어 기판의 전체 표면 에너지를 감소시킨다. 이러한 일반적인 유리 또는 실리콘 기반 재료와 표면 개질 처리는 종종 시간이 많이 걸리고 신뢰할 수 없으며 제조 비용이 많이 든다. 또한 각 인쇄 사이에 세척하는 데 필요한 시간과 비용이 든다. 따라서 이러한 재료로 만들어진 일반적인 도너 기판이 필요하지 않으므로 전체 전사 인쇄 프로세스가 더 빠르고 안정적이다.
또한, 표준 TP에 비해 인쇄 시 더 낮은 압력이 필요하다. 따라서, 전사 표면을 포함하는 전사 도구 또는 스탬프에 더 적은 응력이 가해진다. 이는 차례로 전사 도구를 더 많은 인쇄 주기에 재사용할 수 있음을 의미한다. 유사하게, 코팅 재료의 층에 더 낮은 압력이 가해질 수 있으며, 이는 코팅을 손상시키고 그 성능을 감소시킬 위험을 낮출 수 있다. 이는 코팅 재료가 양자점을 포함하는 활성 재료인 경우에 특히 중요하다. 과도한 압력은 QD의 성능이 저하되는 정도로 QD를 손상시켜, QD가 타겟 기판에 성공적으로 증착된 경우에도 결과의 품질을 낮출 수 있다.
요약하면, 제안된 방법은 높은 수율의 미세 패턴용 코팅 재료를 전사하기 위한 ITP 방법과 동일하거나 더 나은 성능을 달성하지만, 더 짧고 더 효율적인 프로세스에서 코팅 재료의 낭비(예: 값비싼 QD)와 같은 ITP의 많은 단점을 피할 수 있다.
도 6은 제안된 전사 인쇄 프로세스의 각 단계에서 찍은 거시적 규모의 사진과 함께 도 3의 개략도를 도시한다. 사진은 각 단계 후의 다양한 기판과 각각의 코팅 재료 커버리지를 나타낸다. 이 예에서 QD는 코팅 재료로 사용되며, 두 개의 PDMS 엘라스토머 기판이 연질 도너 기판과 경질 전사 표면을 형성하고 타겟 표면은 유리로 만들어진다.
제1 단계에서 평평하고 연질의 PDMS 도너 기판은 QD 층으로 덮인다. 사진(602)은 기판 중앙에 코팅 재료가 덮인 솔리드 영역이 있는 도너 기판을 나타낸다.
제2 단계에서 경질의 패턴화된 PDMS 전사 표면은 릴리프 패턴에 따라 더 연질인 PDMS 도너 기판에서 QD가 릴리스된다. 사진(604)에서 도너 기판은 QD 패턴이 릴리스된 후를 나타낸다. 이 예의 패턴은 디스플레이에서 픽셀의 일부를 만드는 데 사용될 수 있고 이전에 도 2에 표시된 종류와 같은 단순한 직사각형 모양이다. 사진(604)은 QD 커버리지의 이전 솔리드 영역의 중앙에 명확한 직사각형 갭을 도시한다. 오른쪽으로, 다른 사진(606)은 제2 단계의 상보적인 측면, 즉 그 위에 성형되거나 조각된 패턴(사각형)에서 QD를 릴리스한 패턴화된 경질 PDMS 전사 표면을 나타낸다.
제3 단계에서, 경질 PDMS 전사 표면은 QD를 타겟 기판으로 릴리스한다. 이 예에서 타겟 기판은 유리 타겟이다. 사진(608)에서 경질의 패턴화된 PDMS는 QD 코팅 재료를 유리 타겟 기판에 릴리스한 후 보여진다. 경질 PDMS의 전사 표면에는 QD가 하나도 남아 있지 않음을 알 수 있다. 이것은 고수율 전사 프로세스가 발생했음을 나타낸다. 우측 사진(610)은 유리 타겟 기판을 나타낸다. QD 코팅 재료가 유리 기판으로 성공적으로 전사되었으며, 사진(606)의 전사 표면에 표시된 모양을 유지하고 있는 알 수 있다. 또한 커버리지 품질을 유지하는 것을 일련의 사진으로부터 볼 수 있으며, 여기서 전사 프로세스 자체의 결과로 심각한 구멍이나 톱니 모양 에지가 나타나지 않는다.
도 7은 미시적 스케일에서 전사 인쇄의 일련의 세 장의 사진을 도시한다. 이 예에서 원하는 직사각형 패턴은 가장 짧은 치수에 걸쳐 100마이크로미터(μm)를 측정한다.
제1 사진(702)은 QD를 전사 표면에 릴리스한 후 PDMS로 만들어진 QD 잉크 도너 기판의 일부를 도시한다. 이미지에는 QD가 없는 중앙에 직사각형 보이드가 있다. 이 보이드는 전사 표면에 성형되거나 조각된 직사각형 패턴에 해당한다. 보이드는 QD 패치가 남아 있지 않으며 QD 코팅 재료가 높은 수율로 전사 표면으로 성공적으로 전사되었음을 나타낸다.
제2 사진(704)은 타겟 기판 상의 최종 증착의 일부를 나타낸다. 이 예에서 타겟 기판은 유리로 만들어진다. QD 코팅 재료는 전사 표면의 직사각형 패턴으로 타겟 기판에 증착되었다. 타겟 기판의 코팅은 구멍 및 톱니 모양 에지가 이 거의 없는 고품질이다. 도 7의 사진에서 전사된 직사각형과 비교하여 도 6의 사진의 인쇄된 직사각형 에지의 톱니 모양의 차이는 이미지의 스케일에 기인할 수 있다. 예를 들어, 도 7의 직사각형 패턴은 도 6의 직사각형 패턴 크기의 약 1000분의 1이므로 도 7에서는 직사각형 에지의 직선도(straightness)에서 5-10 마이크로미터의 변화가 더 눈에 띈다.
제3 사진(706)은 QD 코팅 재료가 유리 기판 상에 릴리스된 후의 엘라스토머 전사 표면의 일부를 나타낸다. 전사 표면의 융기된(raised) 직사각형 패턴은 나머지 전사 도구와 구별될 수 있다. 직사각형 패턴의 에지 부분에 약간의 QD 코팅 재료가 아직 붙어 있는 것을 볼 수 있다. 전사 표면에 남아 있는 QD의 톱니 모양 에지는 제2 사진(704)에 도시된 유리 타겟 기판 상에 증착된 코팅 재료의 톱니 모양 에지의 거울 이미지와 일치한다. 따라서 전사 인쇄할 패턴을 정의하는, 도너 기판에서 전사 표면으로의 전사가 매우 높은 수율을 갖는 다는 것은 명확하다. 신속한 픽업이 아닌 이형 메커니즘을 사용하여 이러한 정의 단계를 수행하는 것은 제안된 방법을 위에서 설명한 표준 TP 방법과 구별하고 타겟 기판에 대한 최종 증착에서 전반적인 코팅 재료 수율을 향상시킬 수 있다.
도 8은 총 6개의 사진, 즉 미시적 스케일의 제안된 전사 인쇄 방법에 대한 일련의 4개의 사진(802-808)과 자외선 아래에서 촬영한 도너 기판 및 타겟 기판의 2개의 추가 사진(810 및 812)을 나타낸다. 이 예에서 원하는 패턴은 가장 짧은 치수에 걸쳐 ~ 50마이크로미터(μm)를 측정한다.
제1 사진(802)은 코팅 재료, 이 예에서 QD가 패턴화된 전사 표면으로 전사된 후 PDMS로 만들어진 이 예에서 도너 기판을 도시한다. QD가 없는 도너 기판의 중앙에 명확한 영역이 있다. QD는 전사 표면으로 릴리스되어 도너 기판에 남아 있는 코팅 재료에 보이드를 남긴다.
제1 사진 위의 이미지는 사진(802)에서와 동일한 도너 기판의 동일한 영역의 다른 사진(810)이지만 이번에는 자외선에서 촬영되었다. 도너 기판에 남아있는 QD의 영역은 코팅 재료가 전사 표면으로 릴리스된 후 노출된 PDMS 도너 기판과 명확하게 구별될 수 있다.
제2 사진(804)은 패턴화된 전사 표면 상으로 릴리스된 QD를 도시한다. 이 예에서 도 7의 위의 100마이크로미터(μm) 스케일 패턴과 대조적으로, QD는 에지가 뚜렷하게 정의되어 있다. 이것은 픽업 단계가 아닌 젠틀 릴리스 단계인 단계의 직접적인 결과이다.
제3 사진(806)은 타겟 기판, 이 예에서는 유리 기판 상에 전사된 QD를 나타낸다. 전사된 QD는 잘 정의된 에지와 전사 표면에서 커버리지의 균일성을 유지했다. 다시 한 번, 이것은 이 단계가 갑작스러운 픽업 단계에 반대되는 완만한 릴리스 단계로 정의되기 때문이다.
제3 사진 위의 이미지는 사진(806)과 동일한 타겟 기판의 동일한 영역의 다른 사진(812)이지만 이번에는 자외선에서 촬영되었다. 타겟 기판으로 릴리스된 QD의 영역은 코팅 재료가 남아 있지 않은 유리 타겟 기판의 영역과 명확하게 구별될 수 있다.
제4 사진(808)은 코팅 재료가 타겟 기판으로 릴리스된 후 릴리프 패턴이 있는 전사 표면을 나타낸다. 릴리프 패턴의 에지(814)를 볼 수 있지만 전사 표면의 융기된 중앙 부분에 QD가 거의 남아 있지 않다.
출원인은 본 명세서에 설명된 각각의 개별적인 특징과 2개 이상의 그러한 특징의 임의의 조합을 각각 개시하며, 그러한 특징 또는 조합은 그러한 특징 또는 특징의 조합이 본 명세서에 개시된 임의의 문제를 해결하는지 여부에 관계없이, 그리고 청구범위의 범위에 제한되지 않는 범위에서, 관련 분야의 기술자의 일반적인 지식의 관점에서 전체가 본 명세서에 기초하여 수행될 수 있을 정도로 개시된다. 출원인은 본 발명의 측면이 임의의 이러한 개별 특징 또는 특징의 조합으로 구성될 수 있음을 나타낸다. 전술한 설명에 비추어 볼 때, 본 발명의 범위 내에서 다양한 변형이 이루어질 수 있음이 관련 분야의 기술자에게 명백할 것이다.

Claims (16)

  1. 코팅 재료의 패턴화된 표면 코팅을 타겟 기판 상에 증착함으로써 전자 디바이스를 형성하는 방법으로서,
    상기 방법은 전사 도구(transfer tool)의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프(patterned relief)를 갖는 상기 전사 도구를 사용하며,
    상기 방법은,
    도너 기판 상에 코팅 재료의 층을 형성하는 단계와,
    상기 도너 기판 상의 코팅 재료가 상기 전사 표면에 부착되도록 하기 위해 상기 도너 기판에 상기 전사 표면을 제공(offering)하는 수집 단계와,
    상기 전사 표면에 코팅 재료가 부착된 상태로 상기 전사 표면과 상기 도너 기판을 서로 멀어지게 이동시키는 분리 단계와,
    상기 전사 표면 상의 코팅 재료가 상기 타겟 기판에 부착되도록 하기 위해 상기 타겟 기판에 상기 전사 표면을 제공하는 증착 단계와,
    상기 타겟 기판에 코팅 재료가 부착된 상태로 상기 전사 표면과 상기 타겟 기판을 서로 멀어지게 이동시키는 복귀 단계(return step)를 포함하고,
    상기 전사 표면을 정의하는 상기 전사 도구의 재료는 상기 도너 기판보다 더 경질(harder)인,
    방법.
  2. 제1항에 있어서,
    상기 형성 단계 직전의 상기 도너 기판의 표면 에너지가 상기 수집 단계 직전의 상기 전사 표면의 표면 에너지보다 작은,
    방법.
  3. 타겟 기판 상에 코팅 재료의 패턴화된 표면 코팅을 증착함으로써 전자 디바이스를 형성하는 방법으로서,
    상기 방법은 전사 도구의 패턴화된 전사 표면을 정의하는 패턴화된 릴리프를 갖는 상기 전사 도구를 사용하고,
    상기 방법은,
    도너 기판 상에 상기 코팅 재료의 층을 형성하는 단계와,
    상기 도너 기판 상의 코팅 재료가 상기 전사 표면에 부착되도록 하기 위해 상기 도너 기판에 상기 전사 표면을 제공하는 수집 단계와,
    상기 전사 표면에 코팅 재료가 부착된 상태로 상기 전사 표면과 상기 도너 기판을 서로 멀어지게 이동시키는 분리 단계와,
    상기 전사 표면 상의 코팅 재료가 상기 타겟 기판에 부착되도록 하기 위해 상기 타겟 기판에 상기 전사 표면을 제공하는 증착 단계와,
    상기 타겟 기판에 코팅 재료가 부착된 상태로 상기 전사 표면과 상기 타겟 기판을 서로 멀어지게 이동시키는 복귀 단계를 포함하고,
    상기 형성 단계 직전의 상기 도너 기판의 표면 에너지는 상기 수집 단계 직전의 상기 전사 표면의 표면 에너지보다 작은,
    방법.
  4. 제2항 또는 제3항에 있어서,
    상기 도너 기판의 표면 에너지를 감소시도록 상기 도너 기판을 처리하는 단계를 포함하는,
    방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 전사 표면 및 상기 타겟 표면 중 하나 또는 둘 모두의 표면 에너지를 증가시키도록 상기 전사 표면 및 상기 타겟 표면 중 하나 또는 둘 모두를 처리하는 단계를 포함하는,
    방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 분리 단계는 상기 전사 표면의 범위(span)에 걸쳐 상기 도너 기판으로부터 상기 전사 표면을 박리하는 단계를 포함하고,
    해당 범위의 적어도 80%에 대해 상기 박리의 선형 속도가 1mm/s 미만인,
    방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 코팅 재료는 발광 폴리머, 반도체 폴리머, 전기 전도성 폴리머, 전기 전도성 나노입자, 발광 나노입자, 금속 및 산화물 재료 중 하나를 포함하는,
    방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 형성 단계는 상기 층을 도트 세트로서 형성하는 것을 포함하는,
    방법.
  9. 제8항에 있어서,
    상기 도트의 평균 지름이 200nm 미만인,
    방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 수집 단계는 상기 도너 기판을 압축 변형시키는 것을 포함하는,
    방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 수집 단계 직전의 상기 전사 표면의 표면 에너지가 상기 증착 단계 직전의 상기 타겟 표면의 표면 에너지보다 작은,
    방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 타겟 기판은 반투명인,
    방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 타겟 기판은 실리콘, 실리카 유리 또는 인듐 주석 산화물을 포함하는,
    방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 전사 표면은 폴리머에 의해 정의되는,
    방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 도너 기판은 상기 전사 표면을 정의하는 것과 동일한 폴리머를 포함하는,
    방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    광전자 디바이스의 광학 활성 양자점(optically active quantum dot)을 구성하는 상기 타겟 기판에 코딩 재료가 부착되는 상기 광전자 디바이스를 형성하는 단계를 포함하는,
    방법.
KR1020227027908A 2020-01-15 2020-01-15 레이어 증착 방법 KR20220128399A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/050937 WO2021144021A1 (en) 2020-01-15 2020-01-15 A method of layer deposition

Publications (1)

Publication Number Publication Date
KR20220128399A true KR20220128399A (ko) 2022-09-20

Family

ID=69182491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027908A KR20220128399A (ko) 2020-01-15 2020-01-15 레이어 증착 방법

Country Status (3)

Country Link
KR (1) KR20220128399A (ko)
CN (1) CN114981986A (ko)
WO (1) WO2021144021A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115464996B (zh) * 2022-09-15 2024-05-17 武汉华工图像技术开发有限公司 一种具有表面触感的imr膜片、成型件及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003074601A2 (en) * 2002-03-01 2003-09-12 E.I. Du Pont De Nemours And Company Printing of organic conductive polymers containing additives

Also Published As

Publication number Publication date
WO2021144021A1 (en) 2021-07-22
CN114981986A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
EP1192505B1 (en) Methods for patterning polymer films, and use of the methods
Ji et al. UV enhanced substrate conformal imprint lithography (UV-SCIL) technique for photonic crystals patterning in LED manufacturing
US20070059497A1 (en) Reversal imprint technique
CN107209454B (zh) 压花漆及压花方法以及用所述压花漆涂覆的基底表面
CN101641219B (zh) 使用掩模材料在基底上形成功能性材料的图案的方法
CN101627336B (zh) 使用具有表面改性材料的印模在基底上形成功能性材料的图案的方法
KR100663858B1 (ko) 나노 스티커의 제조방법
EP1594002A2 (en) Method for manufacturing large area stamp for nanoimprint lithography
Lan et al. Nanoimprint lithography
US20100078846A1 (en) Particle Mitigation for Imprint Lithography
US20170203471A1 (en) Imprint template and method for producing the same
KR101107474B1 (ko) 소프트몰드와 이를 이용한 패턴방법
Lan Large-area nanoimprint lithography and applications
KR101512876B1 (ko) 개선된 나노임프린트 방법
Guo et al. Large-scale programmable assembly of functional micro-components for advanced electronics via light-regulated adhesion and polymer growth
KR20220128399A (ko) 레이어 증착 방법
Choi et al. Reverse offset printing of transparent metal mesh electrodes using an imprinted disposable cliché
KR102173550B1 (ko) 직접 전사법을 활용한 양자점 발광소자 제조방법
CN108827932A (zh) 具有纳米级间隙的金属光栅结构表面增强拉曼基底及其制作方法
US9180608B2 (en) Stamp, method of manufacturing the same, and imprinting method using the stamp
KR101049218B1 (ko) 적용 가압력 제거를 이용한 미세 패턴 형성 방법
KR100685900B1 (ko) 반도체 소자의 패턴 형성방법
Schaper Molecular transfer lithography for pseudomaskless, high-throughput, aligned nanolithography
Zhao et al. Fabrication of multi-dimensional colloid crystals on raised surfaces via reversal nanoimprint lithography
TWI230975B (en) Reversal imprint technique

Legal Events

Date Code Title Description
E902 Notification of reason for refusal