KR20220120045A

KR20220120045A - Sampling apparatus for changing time delay adaptively in a radar system

Info

Publication number: KR20220120045A
Application number: KR1020210023687A
Authority: KR
Inventors: 최창호; 김진하; 김은희
Original assignee: 국방과학연구소
Priority date: 2021-02-22
Filing date: 2021-02-22
Publication date: 2022-08-30

Abstract

The present disclosure relates to a sampling apparatus for changing time delay adaptively in a radar system by using a time delaying device. According to the present disclosure, the sampling apparatus used in the radar system comprises: a receiving unit which receives an analog reception signal; a reference signal unit which generates a reference signal corresponding to the reception signal; a conversion unit which performs analog-digital conversion by using the reception signal and the reference signal; a clock signal generation unit which generates a pre-set first clock signal for controlling an operation of the conversion unit; a time delay unit which generates a second clock signal, in which time is delayed more than the first clock signal, based on the first clock signal; a correlation unit which processes correlation for the analog-digital converted signal and generates an analysis signal; and a signal processing unit which identifies a target based on the analysis signal and generates a feedback signal for changing delay information of the second clock signal. The time delay unit may change the delay information of the second clock signal based on the feedback signal. The present invention can reduce phase mismatch with respect to time delay.

Description

A sampling device that adaptively changes time delay in a radar system

본 개시(disclosure)는 일반적으로 레이더 시스템에서 이용되는 샘플링 장치에 관한 것으로, 보다 구체적으로 레이더 시스템에서 시간 지연기를 이용하여 적응적으로 시간 지연을 변경하는 샘플링 장치 및 샘플링 장치의 동작 방법에 관한 것이다.The present disclosure relates generally to a sampling device used in a radar system, and more particularly, to a sampling device for adaptively changing a time delay using a time delay in a radar system, and an operating method of the sampling device.

레이더 시스템은 표적으로 전자파를 발사하고, 표적으로부터 반사된 반사파를 이용하여 레이더 장치와 표적 사이의 거리 또는 표적의 형상을 탐지하는 시스템을 지시한다. 이에 따라, 레이더 장치는 송신부를 이용하여 전파를 송신하고 수신부를 이용하여 반사파를 수신할 수 있다. 레이더 장치는 전파를 송신한 시각부터 반사파를 수신한 시각까지의 시간을 측정할 수 있고, 측정된 시간에 기초하여 송신된 전파를 반사시킨 물체의 방향과 위치를 감지할 수 있다. 레이더 시스템에서 레이더 장치는 표적을 식별하는 과정에서 신호 처리를 수행할 수 있다. 레이더 장치는 신호를 처리하는 과정에서 채널 특성에 따라 적절한 파형의 형태로 변환된 신호로부터 원래의 정보 신호를 추출할 수 있다. The radar system directs a system that emits electromagnetic waves to a target and detects a distance between a radar device and a target or a shape of a target using a reflected wave reflected from the target. Accordingly, the radar device may transmit a radio wave using the transmitter and receive a reflected wave using the receiver. The radar device may measure a time from the time the radio wave is transmitted to the time the reflected wave is received, and may detect the direction and position of the object reflecting the transmitted radio wave based on the measured time. In a radar system, a radar device may perform signal processing in the process of identifying a target. The radar device may extract an original information signal from a signal converted into an appropriate waveform according to channel characteristics in the process of processing the signal.

레이더 시스템에서 레이더 장치가 수신한 신호를 빠르고 정확하게 처리하기 위한 기술이 요구되고 있다. 이러한 요구를 만족시키기 위하여, 디지털 신호 처리기를 이용하여 주파수 변환 및 복조 기능을 수행하도록 하는 기술이 사용되고 있다. 이를 위하여, 샘플링 수신기는 안테나를 통해 아날로그 RF(radio frequency) 신호를 수신하고, 아날로그 대역 통과 필터를 통해 소정 대역의 아날로그 신호를 추출할 수 있다. 추출된 소정 대역의 아날로그 신호는 아날로그-디지털 변환기를 통해 디지털 형태의 기저 대역 신호로 변환된다.A technology for quickly and accurately processing a signal received by a radar device in a radar system is required. In order to satisfy this requirement, a technique for performing frequency conversion and demodulation functions using a digital signal processor is being used. To this end, the sampling receiver may receive an analog radio frequency (RF) signal through an antenna and extract an analog signal of a predetermined band through an analog bandpass filter. The extracted analog signal of a predetermined band is converted into a digital form of a baseband signal through an analog-to-digital converter.

종래에 따르면, 샘플링 수신기는 아날로그-디지털 변환기에 기준 클럭 인가되면 수신 신호와 기준 신호의 위상을 변환하고 신호를 상관시킴으로써 신호를 분석하였다. 여기서 기준 클럭은 수신기 장치 내부에 내장되어 있는 복수의 기준 클럭들을 이용하였기 때문에, 진폭, 위상, DC offset과 같은 I(in phase)/Q(quadrature) 불일치에 능동적으로 대응할 수 없었다. 따라서, 시간 지연에 관한 위상 불일치를 감소시키기 위한 기술이 요구되고 있다.According to the related art, when a reference clock is applied to an analog-to-digital converter, the sampling receiver converts the phases of the received signal and the reference signal and analyzes the signal by correlating the signal. Here, since the reference clock used a plurality of reference clocks built into the receiver device, it was not possible to actively respond to I (in phase)/Q (quadrature) mismatches such as amplitude, phase, and DC offset. Therefore, there is a need for a technique for reducing the phase mismatch with respect to the time delay.

상술한 바와 같은 논의를 바탕으로, 본 개시(disclosure)는 레이더 시스템에서 적응적으로 시간 지연을 변경하는 샘플링 장치 및 샘플링 장치의 동작 방법을 제공한다.Based on the above discussion, the present disclosure provides a sampling apparatus for adaptively changing a time delay in a radar system and an operating method of the sampling apparatus.

또한, 본 개시는 레이더 시스템에서 표적의 위치 판별 여부에 기반하여 생성되는 지연 신호를 이용하여 능동적으로 시간 지연을 조정하는 샘플링 장치 및 샘플링 장치의 동작 방법을 제공한다.In addition, the present disclosure provides a sampling apparatus for actively adjusting a time delay using a delay signal generated based on whether a target position is determined in a radar system, and an operating method of the sampling apparatus.

본 개시의 다양한 실시 예들에 따르면, 레이더 시스템에 이용되는 샘플링 장치는 아날로그 형태의 수신 신호를 수신하는 수신부, 상기 수신 신호에 대응되는 기준 신호를 생성하는 기준 신호부, 상기 수신 신호와 상기 기준 신호를 이용한 아날로그-디지털 변환(converting)을 수행하는 변환부, 상기 변환부의 동작을 제어하기 위하여, 미리 설정된 제1 클럭 신호를 생성하는 클럭 신호 생성부, 상기 제1 클럭 신호에 기반하여, 상기 제1 클럭 신호보다 시간이 지연된 제2 클럭 신호를 생성하는 시간 지연부, 상기 아날로그-디지털 변환된 신호를 상관(correlation) 처리하고 분석 신호를 생성하는 상관부, 및 상기 분석 신호에 기반하여 표적을 식별하고 상기 제2 클럭 신호의 지연 정보를 변경하기 위한 피드백 신호를 생성하는 신호 처리부를 포함하고, 상기 시간 지연부는 상기 피드백 신호에 기반하여 상기 제2 클럭 신호의 지연 정보를 변경한다.According to various embodiments of the present disclosure, a sampling device used in a radar system includes a receiving unit for receiving an analog received signal, a reference signal unit generating a reference signal corresponding to the received signal, and the received signal and the reference signal. A conversion unit that performs analog-to-digital conversion using the analog-to-digital conversion unit, a clock signal generation unit that generates a preset first clock signal to control the operation of the conversion unit, and a first clock signal based on the first clock signal A time delay unit for generating a second clock signal delayed in time from the signal, a correlator for correlating the analog-to-digital converted signal and generating an analysis signal, and identifying a target based on the analysis signal and the and a signal processing unit generating a feedback signal for changing delay information of a second clock signal, wherein the time delay unit changes delay information of the second clock signal based on the feedback signal.

다른 일 실시 예에 따르면, 상기 변환부는 상기 수신 신호의 I(in phase) 채널 신호에 관한 제1 변환부와 상기 수신 신호의 Q(quadrature) 채널 신호에 관한 제2 변환부를 포함하고, 상기 제1 변환부는 상기 제1 클럭 신호에 기반하여 동작하고, 상기 제2 변환부는 상기 제2 클럭 신호에 기반하여 동작할 수 있다.According to another embodiment, the converter includes a first converter for an I (in phase) channel signal of the received signal and a second converter for a Q (quadrature) channel signal of the received signal, and the first The converter may operate based on the first clock signal, and the second converter may operate based on the second clock signal.

다른 일 실시 예에 따르면, 상기 제2 클럭 신호는 상기 I 채널 신호와 상기 Q 채널 신호의 위상 불일치에 관련될 수 있다.According to another embodiment, the second clock signal may be related to a phase mismatch between the I channel signal and the Q channel signal.

다른 일 실시 예에 따르면, 상기 신호 처리부는, 상기 분석 신호에 기반하여 상관 처리 이득을 결정하고, 상기 상관 처리 이득이 미리 설정된 임계 값 이상인 경우 상기 표적이 탐지된 것으로 식별하고, 상기 분석 신호에 기반하여 상기 표적의 위치를 결정할 수 있다.According to another embodiment, the signal processing unit determines a correlation processing gain based on the analysis signal, and identifies that the target is detected when the correlation processing gain is greater than or equal to a preset threshold value, and based on the analysis signal to determine the location of the target.

다른 일 실시 예에 따르면, 상기 신호 처리부는 상기 상관 처리 이득이 상기 미리 설정된 임계 값 보다 작은 경우 상기 피드백 신호를 시간 지연부로 송신할 수 있다.According to another embodiment, the signal processing unit may transmit the feedback signal to the time delay unit when the correlation processing gain is less than the preset threshold value.

다른 일 실시 예에 따르면, 상기 신호 처리부는 상기 수신 신호에 관한 SNR(signal to noise ratio)과 상기 분석 신호에 관한 SNR의 비율에 기반하여 상관 처리 이득을 결정할 수 있다.According to another embodiment, the signal processing unit may determine a correlation processing gain based on a ratio of a signal to noise ratio (SNR) of the received signal and an SNR of the analyzed signal.

다른 일 실시 예에 따르면, 상기 신호 처리부는 상기 상관부에서 결정된 상관 처리 이득에 기반하여 상기 피드백 신호를 시간 지연부로 송신하고, 상기 시간 지연부는, 상기 신호 처리부로부터 상기 피드백 신호를 수신하고, 상기 피드백 신호에 기반하여 상기 제2 클럭 신호의 지연 정보를 변경하고, 상기 변경된 지연 정보에 기반하여 제3 클럭 신호를 생성할 수 있다.According to another embodiment, the signal processing unit transmits the feedback signal to a time delay unit based on the correlation processing gain determined by the correlation unit, and the time delay unit receives the feedback signal from the signal processing unit, and receives the feedback signal. The delay information of the second clock signal may be changed based on the signal, and a third clock signal may be generated based on the changed delay information.

다른 일 실시 예에 따르면, 상기 변환부는 상기 제1 클럭 신호와 상기 제3 클럭 신호에 기반하여 동작하고, 상기 제3 클럭 신호는 상기 상관 처리 이득이 미리 설정된 임계 범위에 포함되도록 결정되는 신호를 포함할 수 있다.According to another embodiment, the converter operates based on the first clock signal and the third clock signal, and the third clock signal includes a signal in which the correlation processing gain is determined to be included in a preset threshold range. can do.

본 개시의 일 실시 예에 따르면, 레이더 시스템에 이용되는 샘플링 장치의 동작 방법은 아날로그 형태의 수신 신호를 수신하는 단계, 상기 수신 신호에 대응되는 기준 신호를 생성하는 단계, 상기 샘플링 장치에 미리 설정된 제1 클럭 신호와, 상기 제1 클럭 신호보다 시간이 지연된 제2 클럭 신호를 생성하는 단계, 상기 제1 클럭 신호와 상기 제2 클럭 신호에 기반하여, 상기 수신 신호와 상기 기준 신호를 이용한 아날로그-디지털 변환(converting)을 수행하는 단계, 상기 아날로그-디지털 변환된 신호를 상관(correlation) 처리하고 분석 신호를 생성하는 단계, 상기 분석 신호에 기반하여 표적을 식별하고 상기 제2 클럭 신호의 지연 정보를 변경시키기 위한 피드백 신호를 생성하는 단계, 및 상기 피드백 신호에 기반하여 상기 제2 클럭 신호의 지연 정보를 변경하는 단계를 포함할 수 있다.According to an embodiment of the present disclosure, a method of operating a sampling device used in a radar system includes receiving an analog received signal, generating a reference signal corresponding to the received signal, and a method preset in the sampling device. generating a first clock signal and a second clock signal delayed in time from the first clock signal, analog-digital using the received signal and the reference signal based on the first and second clock signals performing conversion, correlating the analog-to-digital converted signal and generating an analysis signal, identifying a target based on the analysis signal and changing the delay information of the second clock signal The method may include generating a feedback signal for controlling the clock signal, and changing delay information of the second clock signal based on the feedback signal.

다른 일 실시 예에 따르면, 상기 아날로그-디지털 변환을 수행하는 단계는, 상기 제1 클럭 신호에 기반하여, 상기 수신 신호의 I(in phase) 채널 신호에 관한 아날로그-디지털 변환을 수행하는 단계, 및 상기 제2 클럭 신호에 기반하여, 상기 수신 신호의 Q(quadrature) 채널 신호에 관한 아날로그-디지털 변환을 수행하는 단계를 포함하고, 상기 제2 클럭 신호의 지연 정보는 상기 I 채널 신호와 상기 Q 채널 신호의 위상 불일치에 관련될 수 있다.According to another embodiment, the performing of the analog-to-digital conversion may include performing analog-to-digital conversion on an in-phase (I) channel signal of the received signal based on the first clock signal, and and performing analog-to-digital conversion on a Q (quadrature) channel signal of the received signal based on the second clock signal, wherein the delay information of the second clock signal includes the I channel signal and the Q channel signal. It may be related to the phase mismatch of the signal.

다른 일 실시 예에 따르면, 샘플링 장치의 동작 방법은 상기 변경된 지연 정보에 기반하여 제3 클럭 신호를 생성하는 단계, 및 상기 제1 클럭 신호와 상기 제3 클럭 신호에 기반하여, 상기 수신 신호와 상기 기준 신호를 이용한 아날로그-디지털 변환을 수행하는 단계를 더 포함하고, 상기 제3 클럭 신호는 상기 분석 신호에 기반한 상관 처리 이득이 미리 설정된 임계 범위에 포함되도록 결정되는 신호를 포함할 수 있다.According to another embodiment, the method of operating a sampling device includes generating a third clock signal based on the changed delay information, and based on the first clock signal and the third clock signal, the received signal and the The method may further include performing analog-to-digital conversion using a reference signal, and the third clock signal may include a signal in which a correlation processing gain based on the analysis signal is determined to be included in a preset threshold range.

본 발명의 다양한 각각의 측면들 및 특징들은 첨부된 청구항들에서 정의된다. 종속 청구항들의 특징들의 조합들(combinations)은, 단지 청구항들에서 명시적으로 제시되는 것뿐만 아니라, 적절하게 독립항들의 특징들과 조합될 수 있다.Various respective aspects and features of the invention are defined in the appended claims. Combinations of features of the dependent claims may be combined with features of the independent claims as appropriate, not just expressly set forth in the claims.

또한, 본 개시에 기술된 임의의 하나의 실시 예(any one embodiment) 중 선택된 하나 이상의 특징들은 본 개시에 기술된 임의의 다른 실시 예 중 선택된 하나 이상의 특징들과 조합될 수 있으며, 이러한 특징들의 대안적인 조합이 본 개시에 논의된 하나 이상의 기술적 문제를 적어도 부분적으로 경감시키거나, 본 개시로부터 통상의 기술자에 의해 식별될 수 있는(discernable) 기술적 문제를 적어도 부분적으로 경감시키고, 나아가 실시 예의 특징들(embodiment features)의 이렇게 형성된 특정한 조합(combination) 또는 순열(permutation)이 통상의 기술자에 의해 양립 불가능한(incompatible) 것으로 이해되지만 않는다면, 그 조합은 가능하다.In addition, one or more features selected in any one embodiment described in this disclosure may be combined with one or more features selected in any other embodiment described in this disclosure, and alternatives to these features a combination of at least partially alleviates one or more technical problems discussed in the present disclosure, or at least partially alleviates technical problems that can be discerned by a person skilled in the art from the present disclosure, and furthermore features of embodiments ( The combination is possible, provided that a specific combination or permutation so formed of the embodiment features is not understood by a person skilled in the art as incompatible.

본 개시에 기술된 임의의 예시 구현(any described example implementation)에 있어서 둘 이상의 물리적으로 별개의 구성 요소들은 대안적으로, 그 통합이 가능하다면 단일 구성 요소로 통합될 수도 있으며, 그렇게 형성된 단일한 구성 요소에 의해 동일한 기능이 수행된다면, 그 통합은 가능하다. 반대로, 본 개시에 기술된 임의의 실시 예(any embodiment)의 단일한 구성 요소는 대안적으로, 적절한 경우, 동일한 기능을 달성하는 둘 이상의 별개의 구성 요소들로 구현될 수도 있다.In any described example implementation, two or more physically separate components may alternatively be integrated into a single component if their integration is possible, and the single component so formed If the same function is performed by , the integration is possible. Conversely, a single component of any embodiment described in the present disclosure may alternatively be implemented with two or more separate components that achieve the same function, where appropriate.

본 발명의 특정 실시 예들(certain embodiments)의 목적은 종래 기술과 관련된 문제점 및/또는 단점들 중 적어도 하나를, 적어도 부분적으로, 해결, 완화 또는 제거하는 것에 있다. 특정 실시 예들(certain embodiments)은 후술하는 장점들 중 적어도 하나를 제공하는 것을 목적으로 한다.It is an object of certain embodiments of the present invention to solve, mitigate, or eliminate, at least in part, at least one of the problems and/or disadvantages associated with the prior art. Certain embodiments aim to provide at least one of the advantages described below.

본 개시의 다양한 실시 예들에 따른 샘플링 장치 및 샘플링 장치의 동작 방법은 시간 지연기를 이용하여 적응적으로 시간 지연을 변경함으로써, 시간 지연에 관한 위상 불일치를 감소시킬 수 있게 한다.A sampling apparatus and an operating method of the sampling apparatus according to various embodiments of the present disclosure may reduce a phase mismatch related to a time delay by adaptively changing a time delay using a time delay.

또한 본 개시는 샘플링 수신기가 적응적으로 시간 지연을 변경함으로써, 별도의 감쇄기 또는 위상 천이기 없이 위상 불일치를 감소시킬 수 있게 한다.In addition, the present disclosure enables the sampling receiver to adaptively change the time delay, thereby reducing the phase mismatch without a separate attenuator or phase shifter.

또한 본 개시는 샘플링 수신기가 적응적으로 시간 지연을 변경함으로써, 레이더 장치에서 소프트웨어나 하드웨어 상의 추가적인 회로 없이 위상 불일치를 감소시킬 수 있게 한다.In addition, the present disclosure enables the sampling receiver to adaptively change the time delay, thereby reducing the phase mismatch without additional circuitry in software or hardware in the radar device.

또한 본 개시는 샘플링 수신기가 적응적으로 시간 지연을 변경함으로써, 실시간으로 표적 탐지에 대응할 수 있게 한다.In addition, the present disclosure enables the sampling receiver to respond to target detection in real time by adaptively changing the time delay.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Effects obtainable in the present disclosure are not limited to the above-mentioned effects, and other effects not mentioned may be clearly understood by those of ordinary skill in the art to which the present disclosure belongs from the description below. will be.

도 1은 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치를 도시한다.
도 2는 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치의 블록도를 도시한다.
도 3은 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치가 생성하는 클럭들의 일 예를 도시한다.
도 4는 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치의 동작 방법에 관한 흐름도를 도시한다.1 illustrates a sampling apparatus in a radar system according to various embodiments of the present disclosure.
2 is a block diagram of a sampling apparatus in a radar system according to various embodiments of the present disclosure.
3 illustrates an example of clocks generated by a sampling device in a radar system according to various embodiments of the present disclosure.
4 is a flowchart illustrating a method of operating a sampling apparatus in a radar system according to various embodiments of the present disclosure.

본 개시에서 사용되는 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다.Terms used in the present disclosure are used only to describe specific embodiments, and may not be intended to limit the scope of other embodiments. The singular expression may include the plural expression unless the context clearly dictates otherwise. Terms used herein, including technical or scientific terms, may have the same meanings as commonly understood by one of ordinary skill in the art described in the present disclosure. Among the terms used in the present disclosure, terms defined in a general dictionary may be interpreted with the same or similar meaning as the meaning in the context of the related art, and unless explicitly defined in the present disclosure, ideal or excessively formal meanings is not interpreted as In some cases, even terms defined in the present disclosure cannot be construed to exclude embodiments of the present disclosure.

이하에서 설명되는 본 개시의 다양한 실시 예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시 예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시 예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.In various embodiments of the present disclosure described below, a hardware access method will be described as an example. However, since various embodiments of the present disclosure include technology using both hardware and software, various embodiments of the present disclosure do not exclude a software-based approach.

이하 본 개시는 레이더 시스템에서 적응적으로 시간 지연을 변경하는 샘플링(sampling) 장치 및 샘플링 장치의 동작 방법에 관한 것이다. 구체적으로, 본 개시는 레이더 시스템에서 시간 지연기를 이용하여 능동적으로 시간 지연을 변경하기 위한 기술을 설명한다.Hereinafter, the present disclosure relates to a sampling apparatus for adaptively changing a time delay in a radar system, and an operating method of the sampling apparatus. Specifically, the present disclosure describes a technique for actively changing a time delay using a time delay in a radar system.

아래에서는 첨부한 도면을 참조하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 다양한 실시예들을 상세히 설명한다. 그러나 본 개시의 기술적 사상은 다양한 형태로 변형되어 구현될 수 있으므로 본 명세서에서 설명하는 실시예들로 제한되지 않는다. 본 명세서에 개시된 실시예들을 설명함에 있어서 관련된 공지 기술을 구체적으로 설명하는 것이 본 개시의 기술적 사상의 요지를 흐릴 수 있다고 판단되는 경우 그 공지 기술에 대한 구체적인 설명을 생략한다. 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, various embodiments will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art to which the present disclosure pertains can easily implement it. However, since the technical spirit of the present disclosure may be modified and implemented in various forms, it is not limited to the embodiments described herein. In the description of the embodiments disclosed in the present specification, when it is determined that a detailed description of a related known technology may obscure the gist of the present disclosure, a detailed description of the known technology will be omitted. The same or similar components are given the same reference numerals, and overlapping descriptions thereof will be omitted.

본 명세서에서 어떤 요소가 다른 요소와 "연결"되어 있다고 기술될 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 요소를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 어떤 요소가 다른 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 요소 외에 또 다른 요소를 배제하는 것이 아니라 또 다른 요소를 더 포함할 수 있는 것을 의미한다.In the present specification, when an element is described as being "connected" with another element, it includes not only the case of being "directly connected" but also the case of being "indirectly connected" with another element interposed therebetween. When an element "includes" another element, it means that another element may be further included without excluding another element in addition to other elements unless otherwise stated.

일부 실시예들은 기능적인 블록 구성들 및 다양한 처리 단계들로 설명될 수 있다. 이러한 기능 블록들의 일부 또는 전부는 특정 기능을 실행하는 다양한 개수의 하드웨어 및/또는 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 본 개시의 기능 블록들은 하나 이상의 마이크로프로세서들에 의해 구현되거나, 소정의 기능을 위한 회로 구성들에 의해 구현될 수 있다. 본 개시의 기능 블록들은 다양한 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 본 개시의 기능 블록들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 본 개시의 기능 블록이 수행하는 기능은 복수의 기능 블록에 의해 수행되거나, 본 개시에서 복수의 기능 블록이 수행하는 기능들은 하나의 기능 블록에 의해 수행될 수도 있다. 또한, 본 개시는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다.Some embodiments may be described in terms of functional block configurations and various processing steps. Some or all of these functional blocks may be implemented in various numbers of hardware and/or software configurations that perform specific functions. For example, the functional blocks of the present disclosure may be implemented by one or more microprocessors, or by circuit configurations for a given function. The functional blocks of the present disclosure may be implemented in various programming or scripting languages. The functional blocks of the present disclosure may be implemented as an algorithm running on one or more processors. Functions performed by a functional block of the present disclosure may be performed by a plurality of functional blocks, or functions performed by a plurality of functional blocks in the present disclosure may be performed by one functional block. Also, the present disclosure may employ prior art for electronic configuration, signal processing, and/or data processing, and the like.

또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용되었으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다. In addition, in the present disclosure, in order to determine whether a specific condition is satisfied or fulfilled, an expression of more than or less than is used, but this is only a description to express an example, and more or less description is excluded. not to do Conditions described as 'more than' may be replaced with 'more than', conditions described as 'less than', and conditions described as 'more than and less than' may be replaced with 'more than and less than'.

도 1은 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치(100)를 도시한다. 이하 사용되는 '…부', '…기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 샘플링 장치(100)는 통신부, 저장부, 제어부를 포함할 수 있다. 저장부, 통신부, 제어부는 기능적으로 결합되는 적어도 하나의 프로세서에 기반하여 동작할 수 있다.1 illustrates a sampling apparatus 100 in a radar system according to various embodiments of the present disclosure. Hereinafter used '… wealth', '… The term 'group' means a unit for processing at least one function or operation, which may be implemented as hardware or software, or a combination of hardware and software. The sampling apparatus 100 may include a communication unit, a storage unit, and a control unit. The storage unit, the communication unit, and the control unit may operate based on at least one processor that is functionally coupled.

도 1을 참고하면, 샘플링 장치(100)는 수신부(101), 기준 신호부(103), 변환부(105), 상관부(107), 신호 처리부(109), 클럭 신호 생성부(111), 시간 지연부(113)를 포함한다.Referring to FIG. 1 , the sampling apparatus 100 includes a receiving unit 101 , a reference signal unit 103 , a converting unit 105 , a correlation unit 107 , a signal processing unit 109 , a clock signal generating unit 111 , and a time delay unit 113 .

수신부(101)는 신호를 수신하기 위한 기능들을 수행한다. 본 개시의 일 실시 예에 따르면, 수신부(101)는 레이더 시스템에서 표적으로부터 반사된 신호 또는 표적이 송신하는 신호를 수신할 수 있다. 본 개시의 일 실시 예에 따르면, 수신부는 안테나를 이용하여 아날로그 RF(radio frequency) 신호를 수신할 수 있다. 수신된 아날로그 RF 신호는 RF 필터와 증폭기 통과하여 변환부로 전달될 수 있다. 본 개시의 일 실시 예에 따르면, RF 필터는 대역 통과 필터를 포함하고 증폭기는 저잡음 증폭기를 포함한다. The receiver 101 performs functions for receiving a signal. According to an embodiment of the present disclosure, the receiver 101 may receive a signal reflected from a target in a radar system or a signal transmitted by the target. According to an embodiment of the present disclosure, the receiver may receive an analog radio frequency (RF) signal using an antenna. The received analog RF signal may pass through the RF filter and amplifier and may be transmitted to the converter. According to an embodiment of the present disclosure, the RF filter includes a band-pass filter and the amplifier includes a low-noise amplifier.

기준 신호부(103)는 수신 신호에 대응되는 기준 신호를 생성하는 기능을 수행한다. 기준 신호는 수신된 아날로그 RF 신호를 디지털로 변환하는 과정에서 이용되는 신호를 지시한다. 기준 신호부(103)는 기준 신호를 생성하고, 기준 신호를 변환부로 전달한다.The reference signal unit 103 performs a function of generating a reference signal corresponding to the received signal. The reference signal indicates a signal used in the process of converting the received analog RF signal to digital. The reference signal unit 103 generates a reference signal and transmits the reference signal to the conversion unit.

변환부(105)는 수신 신호와 기준 신호를 디지털 신호로 변경하는 기능을 수행한다. 아날로그 형태를 가지는 수신 신호와 기준 신호는 변환부(105)에서 디지털 신호로 변경될 수 있다. 본 개시의 일 실시 예에 따르면, 변환부(105)는 (analog digital converter, ADC)를 포함한다. 본 개시의 일 실시 예에 따르면, 변환부(105)는 수신 신호를 I(in phase) 채널 신호와 Q(quadrature) 채널 신호로 구분할 수 있다. 그에 따라, 변환부(105)는 I 채널 신호에 관한 제1 변환부와 Q 채널 신호에 관한 제2 변환부를 포함할 수 있다.The conversion unit 105 performs a function of converting a received signal and a reference signal into a digital signal. The analog received signal and the reference signal may be converted into a digital signal by the converter 105 . According to an embodiment of the present disclosure, the converter 105 includes an (analog digital converter, ADC). According to an embodiment of the present disclosure, the converter 105 may divide the received signal into an I (in phase) channel signal and a Q (quadrature) channel signal. Accordingly, the converter 105 may include a first converter for the I-channel signal and a second converter for the Q-channel signal.

상관부(107)는 복수의 신호들을 이용하여 상관(correlation) 처리 기능을 수행한다. 상관부(107)은 디지털 직교 신호에 대한 복수의 상관 값을 결정할 수 있다. 본 개시의 일 실시 예에 따르면, 상관부(107)는 변환부의 출력 신호를 이용하여 상관 처리를 하고 적분하여 분석 신호를 생성한다. 생성된 분석 신호는 신호 처리부(109)로 전달될 수 있다. The correlation unit 107 performs a correlation processing function using a plurality of signals. The correlation unit 107 may determine a plurality of correlation values for the digital orthogonal signal. According to an embodiment of the present disclosure, the correlation unit 107 generates an analysis signal by performing correlation processing and integration using the output signal of the transform unit. The generated analysis signal may be transmitted to the signal processing unit 109 .

신호 처리부(109)는 상관부로부터 수신한 분석 신호에 기반하여 신호 처리를 수행한다. 본 개시의 일 실시 예에 따르면, 신호 처리부(109)는 분석 신호를 이용하여 표적의 탐지 여부를 식별하고, 표적의 위치 식별할 수 있다. 신호 처리부(109)는 상관 처리를 통해 수신한 분석 신호를 이용하여 상관 처리 이득을 결정할 수 있다. 본 개시의 일 실시 예에 따르면, 신호 처리부(109)는 수신 신호에 관한 SNR(signal to noise ratio)과 상기 분석 신호에 관한 SNR의 비율에 기반하여 상관 처리 이득을 결정할 수 있다. 신호 처리부(109)는 상관 처리 이득을 임계 값과 비교하여 표적의 탐지 여부를 식별할 수 있다. 본 개시의 일 실시 예에 따르면, 신호 처리부(109)는 상관 처리 이득이 임계 값 보다 작은 경우 표적이 탐지된 것으로 식별하고 표적의 위치를 결정할 수 있다. 신호 처리부(109)는 상관 처리 이득이 임계 값 보다 작은 경우 클럭 신호를 지연시키기 위한 피드백 신호를 생성할 수 있다. 생성된 피드백 신호를 시간 지연부(113)로 전달될 수 있다.The signal processing unit 109 performs signal processing based on the analysis signal received from the correlation unit. According to an embodiment of the present disclosure, the signal processing unit 109 may use the analysis signal to identify whether a target is detected, and identify the location of the target. The signal processing unit 109 may determine the correlation processing gain by using the analysis signal received through the correlation processing. According to an embodiment of the present disclosure, the signal processing unit 109 may determine a correlation processing gain based on a ratio of a signal to noise ratio (SNR) for a received signal and an SNR for the analyzed signal. The signal processing unit 109 may identify whether a target is detected by comparing the correlation processing gain with a threshold value. According to an embodiment of the present disclosure, when the correlation processing gain is less than a threshold value, the signal processing unit 109 may identify the target as detected and determine the location of the target. The signal processing unit 109 may generate a feedback signal for delaying the clock signal when the correlation processing gain is less than a threshold value. The generated feedback signal may be transmitted to the time delay unit 113 .

클럭 신호 생성부(111)는 변환부(105)의 동작을 제어하기 위한 클럭 신호를 생성하는 기능을 수행한다. 본 개시의 일 실시 예에 따르면, 클럭 신호 생성부(111)는 미리 설정된 복수의 클럭 신호들 중 하나의 클럭 신호를 생성하고, 변환부와 시간 지연부로 생성된 클럭 신호를 전달할 수 있다.The clock signal generator 111 performs a function of generating a clock signal for controlling the operation of the converter 105 . According to an embodiment of the present disclosure, the clock signal generator 111 may generate one of a plurality of preset clock signals and transmit the generated clock signal to the converter and the time delay unit.

시간 지연부(113)는 클럭 신호의 시간을 지연시키는 기능을 수행한다. 본 개시의 일 실시 예에 따르면, 시간 지연부(113)는 클럭 신호 생성부로부터 클럭 신호를 수신하고, 지연 정보에 기반하여 클럭 신호를 지연 시킬 수 있다. 지연 정보는 클럭의 시간 지연의 정도를 지시하는 미리 설정된 지연 값을 포함한다. 본 개시의 일 실시 예에 따르면, 지연 정보는 신호 처리부로부터 수신한 피드백 신호에 기반하여 변경될 수 있다.The time delay unit 113 performs a function of delaying the time of the clock signal. According to an embodiment of the present disclosure, the time delay unit 113 may receive the clock signal from the clock signal generator and delay the clock signal based on the delay information. The delay information includes a preset delay value indicating the degree of time delay of the clock. According to an embodiment of the present disclosure, the delay information may be changed based on a feedback signal received from the signal processing unit.

도 2는 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치의 블록도(200)를 도시한다. 도 2는 도 1의 샘플링 장치(100)의 구성을 예시한다.2 is a block diagram 200 of a sampling apparatus in a radar system according to various embodiments of the present disclosure. FIG. 2 illustrates the configuration of the sampling apparatus 100 of FIG. 1 .

도 2를 참고하면, 샘플링 장치의 블록도(200)는 수신부(201), 기준 신호부(203), 변환부(205), 상관부(207), 신호 처리부(209), 클럭 신호 생성부(211), 시간 지연부(213)를 포함한다. 도 2의 구성들은 도 1에서 대응되는 구성들과 동일한 기능을 수행할 수 있다.Referring to FIG. 2 , a block diagram 200 of a sampling device is a receiving unit 201 , a reference signal unit 203 , a converting unit 205 , a correlating unit 207 , a signal processing unit 209 , and a clock signal generating unit ( 211 ) and a time delay unit 213 . The components of FIG. 2 may perform the same functions as the corresponding components of FIG. 1 .

도 2를 참고하면, 수신부(201)는 수신 신호를 수신하고 변환부로 전달한다. 수신 신호는 아날로그 RF 신호를 포함한다. 도 2에 도시되지 않았으나, 수신부(201)와 변환부(205) 사이에 앨리어싱을 방지하기 위한 적어도 하나의 RF 필터를 더 포함할 수 있다. 아날로그 RF 수신 신호는 튜너블(tunable) RF 필터를 통과함으로써, 미리 설정된 대역의 신호가 변환부로 전달될 수 있다. 본 개시의 일 실시 예에 따르면, 수신부(201)는 입력 받은 수신 신호를 분리할 수 있다. 수신 신호의 수신 채널은 I 채널과 Q 채널로 구분될 수 있고, 그에 따라, 수신 신호는 I 채널 신호와 Q 채널 신호로 구분될 수 있다. 본 개시의 일 실시 예에 따르면, I 채널 신호는 제1 변환부(221-1)로 입력되고, Q 채널 신호는 제2 변환부(221-2)로 입력될 수 있다.Referring to FIG. 2 , the receiver 201 receives a received signal and transmits it to the converter. The received signal includes an analog RF signal. Although not shown in FIG. 2 , at least one RF filter for preventing aliasing between the receiver 201 and the converter 205 may be further included. As the analog RF reception signal passes through a tunable RF filter, a signal of a preset band may be transmitted to the converter. According to an embodiment of the present disclosure, the receiving unit 201 may separate the received received signal. A reception channel of the reception signal may be divided into an I channel and a Q channel, and accordingly, the reception signal may be divided into an I channel signal and a Q channel signal. According to an embodiment of the present disclosure, the I channel signal may be input to the first converter 221-1, and the Q channel signal may be input to the second converter 221-2.

기준 신호부(203)는 수신부(201)의 I 채널 신호와 Q 채널 신호를 디지털로 변환하는 과정에 이용되는 아날로그-디지털 변환 클럭 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 기준 신호부(203)는 클럭 신호 생성부(211)로부터 기준 클럭 신호를 수신하고, 제1 변환부(221-1)와 시간 지연부(213)에 클럭 신호를 전달한다. 그에 따라, 제1 변환부(221-1)에 입력된 I 채널 신호는 기준 신호부로부터 전달 받은 클럭 신호에 기반하여 디지털 신호로 변환된다.The reference signal unit 203 generates an analog-to-digital converted clock signal used in the digital conversion of the I channel signal and the Q channel signal of the receiver 201 . According to an embodiment of the present disclosure, the reference signal unit 203 receives the reference clock signal from the clock signal generation unit 211 , and sends the clock signal to the first conversion unit 221-1 and the time delay unit 213 . to convey Accordingly, the I-channel signal input to the first conversion unit 221-1 is converted into a digital signal based on the clock signal received from the reference signal unit.

변환부(205)는 아날로그 형태의 수신 신호와 기준 신호를 이용하여 아날로그 디지털 변환(converting)을 수행한다. 변환부(205)는 클럭 신호를 수신하고 클럭 신호에 기반하여 동작할 수 있다. 본 개시의 일 실시 예에 따르면, 변환부(205)는 I 채널에 구비되는 제1 변환부(221-1)와, Q 채널에 구비되는 제2 변환부(221-2)를 포함한다. 제1 변환부(221-1)와 제2 변환부(221-2)는 클럭 신호 생성부(211) 또는 시간 지연부(213)로부터 클럭 신호를 수신할 수 있다. 본 개시의 일 실시 예에 따르면 제1 변환부(221-1)는 클럭 신호 생성부(211)로부터 클럭 신호를 수신하여 동작할 수 있고, 제2 변환부(221-2)는 시간 지연부(213)로부터 전달되는 지연된 클럭 신호를 수신하여 동작할 수 있다. 반대로, 본 개시의 다른 일 실시 예에 따르면 제1 변환부(221-1)가 시간 지연부로부터 지연된 클럭 신호를 수신하여 동작하고, 제2 변환부(221-2)가 클럭 신호 생성부(211)로부터 클럭 신호를 수신하여 동작할 수 있다. The conversion unit 205 performs analog-to-digital conversion using the analog received signal and the reference signal. The converter 205 may receive the clock signal and operate based on the clock signal. According to an embodiment of the present disclosure, the conversion unit 205 includes a first conversion unit 221-1 provided in the I channel and a second conversion unit 221-2 provided in the Q channel. The first converter 221-1 and the second converter 221-2 may receive a clock signal from the clock signal generator 211 or the time delay part 213 . According to an embodiment of the present disclosure, the first converter 221-1 may operate by receiving a clock signal from the clock signal generator 211 , and the second converter 221-2 may include a time delay unit ( 213) and may operate by receiving the delayed clock signal. Conversely, according to another embodiment of the present disclosure, the first conversion unit 221-1 receives the delayed clock signal from the time delay unit and operates, and the second conversion unit 221-2 operates the clock signal generation unit 211 . ) can be operated by receiving a clock signal.

상관부(207)는 수신 신호에 관한 상관 처리를 수행한다. 상관부(207)는 변환부의 출력 신호를 상관 처리하고 적분하여 분석 신호를 생성할 수 있다. 본 개시의 일 실시 예에 따르면, 상관부(207)은 디지털 직교 신호에 대한 적어도 하나의 상관 값을 결정할 수 있다. 본 개시의 일 실시 예에 따르면, 상관부(207)는 제1 변환부(221-1)로부터 전달되는 I 채널 신호와 제2 변환부(221-2)로부터 전달되는 Q 채널 신호에 관하여 상관 처리를 수행할 수 있다. 본 개시의 일 실시 예에 따르면, 제2 변환부(221-2)가 지연된 클럭 신호에 기반하여 동작하고 Q 채널 신호를 상관부(207)로 전달한 경우, 상관부(207)는 I 채널 신호와 Q 채널 신호의 사이의 위상 불일치를 해소하기 위하여 상관 처리를 수행할 수 있다. 상관부(207)는 신호의 상관 처리를 수행하고 적분하여 분석 신호를 생성하고, 분석 신호를 신호 처리부(209)로 전달한다.The correlation unit 207 performs correlation processing on the received signal. The correlator 207 may generate an analysis signal by correlating and integrating the output signal of the transform unit. According to an embodiment of the present disclosure, the correlator 207 may determine at least one correlation value for the digital orthogonal signal. According to an embodiment of the present disclosure, the correlation unit 207 performs correlation processing on the I-channel signal transmitted from the first conversion unit 221-1 and the Q-channel signal transmitted from the second conversion unit 221-2. can be performed. According to an embodiment of the present disclosure, when the second converter 221 - 2 operates based on the delayed clock signal and transmits the Q channel signal to the correlator 207 , the correlator 207 performs the I channel signal and Correlation processing may be performed to resolve a phase mismatch between Q channel signals. The correlator 207 generates an analysis signal by performing and integrating the signal correlation processing, and transmits the analysis signal to the signal processing unit 209 .

신호 처리부(209)는 수신한 분석 신호에 기반하여 표적을 식별한다. 신호 처리부(209)는 상관부(207)로부터 수신한 분석 신호에 기반하여 상관 처리 이득을 결정한다. 신호 처리부(209)는 수신 신호에 관한 SNR과 상기 분석 신호에 관한 SNR의 비율에 기반하여 상관 처리 이득을 결정할 수 있다. 신호 처리부(209)는 수신 채널의 입력 신호 대 잡음 비와 상관 처리된 분석 신호 대 잡음 비의 비율을 이용하여 상관 처리 이득을 결정할 수 있다.The signal processing unit 209 identifies a target based on the received analysis signal. The signal processing unit 209 determines a correlation processing gain based on the analysis signal received from the correlation unit 207 . The signal processing unit 209 may determine a correlation processing gain based on a ratio of the SNR of the received signal to the SNR of the analyzed signal. The signal processing unit 209 may determine a correlation processing gain by using a ratio of an input signal-to-noise ratio of a reception channel and a correlation-processed analysis signal-to-noise ratio.

상관 처리 이득은 위상의 불일치가 존재하는 경우 낮은 값으로 결정된다. 그러나, 표적이 탐지된 것으로 식별되는 경우 위상 불일치가 존재하는 경우라도 상관 처리 이득은 높은 값으로 결정될 수 있다. 그에 따라 본 개시의 일 실시 예에 따르면, 신호 처리부(209)는 상관 처리 이득을 결정하고, 상관 처리 이득이 미리 설정된 임계 값보다 높은 경우 표적이 탐지된 것으로 식별할 수 있다. 본 개시의 일 실시 예에 따르면, 신호 처리부(209)는 결정된 상관 처리 이득이 50 dB 이상인 경우, 표적이 탐지된 것으로 식별할 수 있다. 신호 처리부(209)는 상관 처리 이득이 임계 값 이하인 경우 표적이 탐지되지 않은 것으로 식별하고, 시간 지연부(213)로 클럭 신호를 지연시키기 위한 피드백 신호를 송신할 수 있다. 신호 처리부(209)는 표적의 탐지 여부에 기반하여 지연 신호를 생성할 수 있다.The correlation processing gain is determined to be a low value when there is a phase mismatch. However, when a target is identified as being detected, the correlation processing gain may be determined to be a high value even if there is a phase mismatch. Accordingly, according to an embodiment of the present disclosure, the signal processing unit 209 may determine a correlation processing gain and, when the correlation processing gain is higher than a preset threshold value, may identify a target as detected. According to an embodiment of the present disclosure, the signal processing unit 209 may identify that the target is detected when the determined correlation processing gain is 50 dB or more. When the correlation processing gain is equal to or less than a threshold value, the signal processing unit 209 may identify that the target is not detected, and transmit a feedback signal for delaying the clock signal to the time delay unit 213 . The signal processing unit 209 may generate a delay signal based on whether a target is detected.

본 개시의 일 실시 예에 따르면, 신호 처리부(209)는 분석 신호에 기반하여 표적의 위치를 식별할 수 있다. 신호 처리부(209)는 표적이 탐지된 것으로 식별된 경우, 전파를 송신한 시각부터 반사파를 수신한 시각까지의 시간에 기반하여 표적의 위치와 방향을 식별할 수 있다. 신호 처리부(209)는 표적이 송신한 신호에 기반하여 표적의 위치와 방향을 식별할 수 있다.According to an embodiment of the present disclosure, the signal processing unit 209 may identify the location of the target based on the analysis signal. When it is identified that the target is detected, the signal processing unit 209 may identify the position and direction of the target based on the time from the time the radio wave is transmitted to the time the reflected wave is received. The signal processing unit 209 may identify the position and direction of the target based on the signal transmitted by the target.

클럭 신호 생성부(211)는 기준 신호부(203)에서 설정된 기준 클럭 신호에 기반하여 클럭 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 클럭 신호 생성부(211)는 미리 설정된 복수의 기준 클럭 신호들 중 하나의 클럭 신호를 생성하고, 클럭 신호를 기준 신호부(203)로 전달할 수 있다. 기준 신호부로 전달된 신호는 제1 변환부(221-1)로 입력되거나, 시간 지연부(213)를 통하여 제2 변환부(221-2)로 입력될 수 있다.The clock signal generator 211 generates a clock signal based on the reference clock signal set by the reference signal unit 203 . According to an embodiment of the present disclosure, the clock signal generator 211 may generate one of a plurality of preset reference clock signals and transmit the clock signal to the reference signal unit 203 . The signal transferred to the reference signal unit may be input to the first conversion unit 221-1 or may be input to the second conversion unit 221-2 through the time delay unit 213 .

시간 지연부(213)는 클럭 신호 생성부(211)로부터 수신한 클럭 신호를 이용하여 지연된 클럭 신호를 생성한다. 본 개시의 일 실시 예에 따르면, 시간 지연부(213)는 I 채널 신호와 Q 채널 신호에 관한 위상 불일치를 해소하기 위하여 클럭 신호 생성부(211)로부터 수신한 클럭 신호를 지연시킬 수 있다. 이후, 시간 지연부(213)는 지연된 클럭 신호의 지연 정보를 변경할 수 있다. 본 개시의 일 실시 예에 따르면, 시간 지연부(213)는 신호 처리부로부터 피드백 신호를 수신하고, 피드백 정보에 기반하여 지연 정보를 변경할 수 있다. 시간 지연부(213)는 피드백 신호에 기반하여, 지연된 클럭 신호의 지연 정도를 변경함으로써, 변경된 지연 클럭 신호를 생성할 수 있다. 시간 지연부(213)는 변경된 지연 클럭 신호를 제2 변환부로 전달할 수 있다.The time delay unit 213 generates a delayed clock signal using the clock signal received from the clock signal generation unit 211 . According to an embodiment of the present disclosure, the time delay unit 213 may delay the clock signal received from the clock signal generator 211 in order to resolve the phase mismatch between the I channel signal and the Q channel signal. Thereafter, the time delay unit 213 may change delay information of the delayed clock signal. According to an embodiment of the present disclosure, the time delay unit 213 may receive a feedback signal from the signal processing unit and change delay information based on the feedback information. The time delay unit 213 may generate a changed delayed clock signal by changing the degree of delay of the delayed clock signal based on the feedback signal. The time delay unit 213 may transmit the changed delayed clock signal to the second conversion unit.

도 3은 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치가 생성하는 클럭들의 일 예(300)를 도시한다. 도 3은 샘플링 장치(100)의 클럭 신호 생성부(111)와 시간 지연부(113)가 생성한 클럭 신호를 예시한다.3 illustrates an example 300 of clocks generated by a sampling device in a radar system according to various embodiments of the present disclosure. 3 illustrates a clock signal generated by the clock signal generator 111 and the time delay unit 113 of the sampling apparatus 100 .

도 3을 참고하면 세 가지의 클럭들이 예시된다. 본 개시의 일 실시 예에 따르면, 제1 클럭 신호(301)는 클럭 신호 생성부(111)에서 생성하는 기준 클럭 신호를 지시한다. 제2 클럭 신호(303)와 제3 클럭 신호(305)는 시간 지연부(113)가 생성한 클럭 신호를 지시한다.Referring to FIG. 3 , three clocks are exemplified. According to an embodiment of the present disclosure, the first clock signal 301 indicates the reference clock signal generated by the clock signal generator 111 . The second clock signal 303 and the third clock signal 305 indicate the clock signal generated by the time delay unit 113 .

본 개시의 일 실시 예에 따르면, 클럭 신호 생성부(111)는 미리 설정된 기준 클럭 정보를 이용하여 제1 클럭 신호(301)를 생성한다. 이후 클럭 신호 생성부(111)는 제1 클럭 신호(301)를 기준 신호부를 통하여 변환부(105)와 시간 지연부(113)로 전달한다. 시간 지연부(113)는 제1 클럭 신호(303)와 신호 처리부(109)로부터 전달받은 피드백 신호를 이용하여 제2 클럭 신호(303)를 생성하고 제2 클럭 신호를 변환부(105)로 전달한다. 변환부(105)는 제1 클럭 신호(301)와 제2 클럭 신호(303)를 이용하여 I 채널 신호와 Q 채널 신호에 관한 디지털 변환을 수행할 수 있다. 이후, 시간 지연부(113)는 신호 처리부(109)로부터 시간 지연을 지시하는 피드백 신호를 수신하고 지연 정보를 변경한다. 그에 따라, 시간 지연부(113)는 변경된 지연 정보에 기반하여 제3 클럭 신호(305)를 생성하고 변환부(105)로 전달한다. 변환부(105)는 제1 클럭 신호(301)과 제3 클럭 신호(305)를 이용하여 I 채널 신호와 Q 채널 신호에 관한 디지털 변환을 수행할 수 있다.According to an embodiment of the present disclosure, the clock signal generator 111 generates the first clock signal 301 using preset reference clock information. Thereafter, the clock signal generating unit 111 transmits the first clock signal 301 to the converting unit 105 and the time delay unit 113 through the reference signal unit. The time delay unit 113 generates a second clock signal 303 using the first clock signal 303 and the feedback signal received from the signal processing unit 109 , and transmits the second clock signal to the conversion unit 105 . do. The converter 105 may perform digital conversion on the I channel signal and the Q channel signal by using the first clock signal 301 and the second clock signal 303 . Thereafter, the time delay unit 113 receives a feedback signal indicating a time delay from the signal processing unit 109 and changes delay information. Accordingly, the time delay unit 113 generates a third clock signal 305 based on the changed delay information and transmits it to the conversion unit 105 . The converter 105 may perform digital conversion on the I channel signal and the Q channel signal by using the first clock signal 301 and the third clock signal 305 .

도 4는 본 개시의 다양한 실시 예들에 따른 레이더 시스템에서 샘플링 장치의 동작 방법에 관한 흐름도(400)를 도시한다. 도 4는 도 1의 샘플링 장치(100)의 동작 방법을 예시한다.4 is a flowchart 400 of a method of operating a sampling apparatus in a radar system according to various embodiments of the present disclosure. 4 illustrates an operation method of the sampling apparatus 100 of FIG. 1 .

도 4를 참고하면 단계(401)에서, 샘플링 장치(100)는 아날로그 형태의 수신 신호를 수신한다. 샘플링 장치(100)는 아날로그 형태의 RF 신호를 수신할 수 있다. 본 개시의 일 실시 예에 따르면, 수신 신호는 튜너블 RF 필터를 통과하여, 미리 설정된 대역의 신호가 변환부로 전달될 수 있다. 본 개시의 일 실시 예에 따르면, 수신 신호의 수신 채널은 I 채널과 Q 채널로 구분될 수 있다. 그에 따라, 수신 신호는 I 채널 신호와 Q 채널 신호로 구분될 수 있다.Referring to FIG. 4 , in step 401 , the sampling device 100 receives an analog reception signal. The sampling device 100 may receive an analog RF signal. According to an embodiment of the present disclosure, a received signal may pass through a tunable RF filter, and a signal of a preset band may be transmitted to the converter. According to an embodiment of the present disclosure, a reception channel of a reception signal may be divided into an I channel and a Q channel. Accordingly, the received signal may be divided into an I-channel signal and a Q-channel signal.

단계(403)에서, 샘플링 장치(100)는 수신 신호에 대응되는 기준 신호를 생성한다. 샘플링 장치(100)는 아날로그 수신 신호를 디지털로 변환하는 과정에 이용되는 기준 신호를 생성한다.In step 403 , the sampling device 100 generates a reference signal corresponding to the received signal. The sampling apparatus 100 generates a reference signal used in a process of converting an analog received signal into a digital signal.

단계(405)에서, 샘플링 장치(100)는 샘플링 장치에 미리 설정된 제1 클럭 신호와, 제1 클럭 신호보다 시간이 지연된 제2 클럭 신호를 생성한다. 샘플링 장치(100)의 클럭 신호 생성부는 기준 클럭에 대응되는 제1 클럭 신호를 생성하고 변환부와 시간 지연부로 전달한다. 시간 지연부는 수신한 제1 클럭 신호와 지연 정보를 이용하여 제1 클럭 신호보다 시간이 지연된 제2 클럭 신호를 생성할 수 있다. 본 개시의 일 실시 예에 따르면, 샘플링 장치(100)의 I 채널로 인가되는 I 채널 신호와 Q 채널로 인가된 Q 채널 신호를 변환하기 위하여 제1 클럭 신호와 제2 클럭 신호를 이용할 수 있다. 제2 클럭 신호는 I 채널 신호와 Q 채널 신호의 위상 불일치를 해소하기 위하여 시간이 지연된 클럭 신호를 포함한다.In step 405 , the sampling device 100 generates a first clock signal preset in the sampling device and a second clock signal delayed in time from the first clock signal. The clock signal generator of the sampling apparatus 100 generates a first clock signal corresponding to the reference clock and transmits it to the converter and the time delay unit. The time delay unit may generate a second clock signal delayed in time from the first clock signal by using the received first clock signal and delay information. According to an embodiment of the present disclosure, the first clock signal and the second clock signal may be used to convert the I channel signal applied to the I channel and the Q channel signal applied to the Q channel of the sampling apparatus 100 . The second clock signal includes a clock signal delayed in time to resolve a phase mismatch between the I-channel signal and the Q-channel signal.

단계(407)에서, 샘플링 장치(100)는 제1 클럭 신호와 제2 클럭 신호에 기반하여, 수신 신호와 기준 신호를 이용한 아날로그-디지털 변환을 수행한다. 본 개시의 일 실시 예에 따르면, 샘플링 장치(100)는 변환부를 이용하여 아날로그 형태의 수신 신호를 디지털 신호로 변경한다. 이때, 샘플링 장치(100)의 변환부는 제1 클럭 신호와 제2 클럭 신호에 기반하여 동작이 제어될 수 있다. 본 개시의 일 실시 예에 따르면, 샘플링 장치의 변환부는 수신 신호의 I 채널 신호에 관한 제1 변환부와 상기 수신 신호의 Q 채널 신호에 관한 제2 변환부를 포함한다. 제1 변환부는 제1 클럭 신호에 기반하여 동작하고, 제2 변환부는 제2 클럭 신호에 기반하여 동작할 수 있다. 여기서 제2 클럭 신호는 I 채널 신호와 Q 채널 신호의 위상 불일치를 해소하기 위하여 지연된 신호를 포함한다.In step 407 , the sampling apparatus 100 performs analog-to-digital conversion using the received signal and the reference signal based on the first clock signal and the second clock signal. According to an embodiment of the present disclosure, the sampling apparatus 100 converts an analog received signal into a digital signal by using a converter. In this case, the operation of the converter of the sampling apparatus 100 may be controlled based on the first clock signal and the second clock signal. According to an embodiment of the present disclosure, the converter of the sampling apparatus includes a first converter for the I-channel signal of the received signal and a second converter for the Q-channel signal of the received signal. The first converter may operate based on the first clock signal, and the second converter may operate based on the second clock signal. Here, the second clock signal includes a delayed signal in order to resolve a phase mismatch between the I-channel signal and the Q-channel signal.

단계(409)에서, 샘플링 장치(100)는 아날로그-디지털 변환된 신호를 상관 처리하고 분석 신호를 생성한다. 샘플링 장치(100)는 수신 신호에 관한 상관 처리를 수행한다. 샘플링 장치(100)는 변환부의 출력 신호를 수신하여 상관 처리하고 적분하여 분석 신호를 생성할 수 있다. 본 개시의 일 실시 예에 따르면, 샘플링 장치(100)는 변환부로부터 전달되는 I 채널 신호와 Q 채널 신호에 관하여 상관 처리를 수행할 수 있다. 샘플링 장치(100)는 I 채널 신호와 Q 채널 신호의 사이의 위상 불일치를 해소할 수 있도록 상관 처리를 수행할 수 있다. 샘플링 장치(100)는 신호의 상관 처리를 수행하고 적분하여 분석 신호를 생성할 수 있다.In step 409, the sampling device 100 correlates the analog-to-digital converted signal and generates an analysis signal. The sampling apparatus 100 performs correlation processing on the received signal. The sampling apparatus 100 may generate an analysis signal by receiving, correlating, and integrating an output signal of the converter. According to an embodiment of the present disclosure, the sampling apparatus 100 may perform correlation processing on the I-channel signal and the Q-channel signal transmitted from the converter. The sampling apparatus 100 may perform correlation processing to resolve a phase mismatch between the I-channel signal and the Q-channel signal. The sampling apparatus 100 may generate an analysis signal by performing correlation processing on the signals and integrating them.

단계(411)에서, 샘플링 장치(100)는 분석 신호에 기반하여 표적을 식별하고 제2 클럭 신호의 지연 정보를 변경시키기 위한 피드백 신호를 생성한다. 샘플링 장치(100)는 상관부가 출력한 분석 신호에 기반하여 상관 처리 이득을 결정한다. 샘플링 장치(100)는 수신 신호에 관한 SNR(signal to noise ratio)과 상기 분석 신호에 관한 SNR의 비율에 기반하여 상관 처리 이득을 결정할 수 있다. 샘플링 장치(100)는 수신 채널의 입력 신호 대 잡음 비와 상관 처리된 분석 신호 대 잡음 비의 비율을 이용하여 상관 처리 이득을 결정할 수 있다. 샘플링 장치(100)는 상관 처리 이득이 미리 설정된 임계 값 보다 작은 경우, 표적이 탐지된 것으로 식별하고, 분석 신호에 기반하여 표적의 위치를 결정할 수 있다. 본 개시의 일 실시 예에 따르면, 샘플링 장치(100)는 상관 처리 이득이 미리 설정된 임계 값 보다 작은 경우에 클럭의 지연 정보를 변경시키기 위한 피드백 신호가 시간 지연부로 전달되도록 제어할 수 있다.In operation 411 , the sampling device 100 identifies a target based on the analysis signal and generates a feedback signal for changing delay information of the second clock signal. The sampling apparatus 100 determines a correlation processing gain based on the analysis signal output by the correlation unit. The sampling apparatus 100 may determine a correlation processing gain based on a ratio of a signal to noise ratio (SNR) of the received signal to an SNR of the analyzed signal. The sampling apparatus 100 may determine a correlation processing gain by using a ratio of an input signal-to-noise ratio of a reception channel and a correlation-processed analysis signal-to-noise ratio. When the correlation processing gain is less than a preset threshold value, the sampling apparatus 100 may identify the target as being detected and determine the location of the target based on the analysis signal. According to an embodiment of the present disclosure, when the correlation processing gain is less than a preset threshold value, the sampling apparatus 100 may control the feedback signal for changing the delay information of the clock to be transmitted to the time delay unit.

단계(413)에서, 샘플링 장치(100)는 피드백 신호에 기반하여 제2 클럭 신호의 지연 정보를 변경할 수 있다. 샘플링 장치(100)는 상관 처리 이득이 미리 설정된 임계 범위에 포함되도록 제2 클럭 신호의 지연 정보를 변경할 수 있다. 본 개시의 일 실시 예에 따르면, 샘플링 장치는 피드백 신호에 기반하여 제2 클럭 신호의 지연 정보를 변경하고, 변경된 지연 정보에 기반하여 제3 클럭 신호를 생성할 수 있다. 샘플링 장치(100)는 제1 클럭 신호와 제3 클럭 신호가 변환부로 전달되도록 제어할 수 있다. 그에 따라, 샘플링 장치의 제1 변환부는 제1 클럭 신호에 기반하여 동작하고, 제2 변환부는 제3 클럭 신호에 기반하여 동작할 수 있다. 그에 따라, 샘플링 장치(100)는 제1 변환부와 제2 변환부를 이용하여 아날로그 형태의 신호를 디지털 신호로 변경할 수 있다. 본 개시의 일 실시 예에 따르면, 제3 클럭 신호는 상관 처리 이득이 미리 설정된 임계 범위에 포함되도록 결정되는 신호를 포함할 수 있다.In operation 413 , the sampling apparatus 100 may change delay information of the second clock signal based on the feedback signal. The sampling apparatus 100 may change delay information of the second clock signal so that the correlation processing gain is included in a preset threshold range. According to an embodiment of the present disclosure, the sampling apparatus may change the delay information of the second clock signal based on the feedback signal and generate the third clock signal based on the changed delay information. The sampling apparatus 100 may control the first clock signal and the third clock signal to be transmitted to the converter. Accordingly, the first converter of the sampling device may operate based on the first clock signal, and the second converter may operate based on the third clock signal. Accordingly, the sampling apparatus 100 may convert an analog signal into a digital signal by using the first converter and the second converter. According to an embodiment of the present disclosure, the third clock signal may include a signal whose correlation processing gain is determined to be included in a preset threshold range.

I 채널 신호와 Q 채널 신호로 분리하여 수신한 신호를 분석하는 과정에서 발생하는 진폭, 위상, DC offset과 같은 I/Q 불일치가 발생할 수 있고, 기존 시스템에 따르면 감쇄기나 위상 천이기를 별도로 이용하함으로써 하드웨어, 소프트웨어 상에 추가로 복잡한 회로를 구현이 요구되고, 레이더 시스템에서 실시간 대응이 불가 하였다. I/Q mismatches such as amplitude, phase, and DC offset may occur in the process of analyzing the received signal by separating the I-channel signal and Q-channel signal. According to the existing system, hardware However, additional complex circuits were required to be implemented on the software, and real-time response was impossible in the radar system.

그러나, 본 개시의 일 실시 예에 따르면, 피드백 신호를 이용하여 적응적으로 클럭이 조정됨으로써, 설계가 용이하고 실시간 대응이 가능한 레이더 시스템이 운용될 수 있다. 즉, 본 개시에 따른 샘플링 장치는 미리 설정된 클럭 신호들 중에 하나의 클럭 신호를 바꾸어가며 이용하여 신호를 컨버팅 하지 않고, 표적을 탐지하는지 여부에 기반하여 지연의 정도를 결정하고 지연 신호의 지연 정도를 변경하여 클럭을 조정함으로써 실시간으로 표적 탐지에 대응할 수 있다. 또한 본 개시에 따른 샘플링 장치는 상관 처리후 클럭 지연을 지시하는 지연 신호를 클럭 생성부로 피드백 함으로써 적응적으로 클럭을 조정할 수 있다. However, according to an embodiment of the present disclosure, by adaptively adjusting a clock using a feedback signal, a radar system that is easy to design and can respond in real time can be operated. That is, the sampling apparatus according to the present disclosure determines the degree of delay based on whether a target is detected, without converting the signal by using one clock signal among preset clock signals, and determines the delay level of the delay signal. By changing and adjusting the clock, it can respond to target detection in real time. In addition, the sampling apparatus according to the present disclosure may adaptively adjust a clock by feeding back a delay signal indicating a clock delay after correlation processing to the clock generator.

본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다. Methods according to the embodiments described in the claims or specifications of the present disclosure may be implemented in the form of hardware, software, or a combination of hardware and software.

소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다. When implemented in software, a computer-readable storage medium storing one or more programs (software modules) may be provided. One or more programs stored in the computer-readable storage medium are configured to be executable by one or more processors in an electronic device (device). One or more programs include instructions for causing an electronic device to execute methods according to embodiments described in a claim or specification of the present disclosure.

이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다. Such programs (software modules, software) include random access memory, non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.

또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.In addition, the program is transmitted through a communication network consisting of a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed. Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port. In addition, a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.

상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.In the specific embodiments of the present disclosure described above, components included in the disclosure are expressed in the singular or plural according to the specific embodiments presented. However, the singular or plural expression is appropriately selected for the context presented for convenience of description, and the present disclosure is not limited to the singular or plural component, and even if the component is expressed in plural, it is composed of a singular or singular. Even an expressed component may be composed of a plurality of components.

한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, although specific embodiments have been described in the detailed description of the present disclosure, various modifications are possible without departing from the scope of the present disclosure. Therefore, the scope of the present disclosure should not be limited to the described embodiments and should be defined by the claims described below as well as the claims and equivalents.

Claims

A sampling device used in a radar system, comprising:
a receiver configured to receive an analog received signal;
a reference signal unit generating a reference signal corresponding to the received signal;
a converter for performing analog-to-digital conversion using the received signal and the reference signal;
a clock signal generator configured to generate a preset first clock signal to control the operation of the converter;
a time delay unit configured to generate a second clock signal delayed in time from the first clock signal based on the first clock signal;
a correlator for processing the analog-to-digital converted signal and generating an analysis signal; and
A signal processing unit that identifies a target based on the analysis signal and generates a feedback signal for changing the delay information of the second clock signal,
The time delay unit changes delay information of the second clock signal based on the feedback signal.

The method according to claim 1,
The conversion unit includes a first conversion unit for an I (in phase) channel signal of the received signal and a second conversion unit for a Q (quadrature) channel signal of the received signal,
The first converter operates based on the first clock signal,
The second converter operates based on the second clock signal.

3. The method according to claim 2,
and the second clock signal is related to a phase mismatch between the I channel signal and the Q channel signal.

3. The method according to claim 2,
The signal processing unit,
determining a correlation processing gain based on the analysis signal;
Identifies that the target is detected when the correlation processing gain is greater than or equal to a preset threshold,
A sampling device for determining a position of the target based on the analysis signal.

5. The method according to claim 4,
The signal processing unit transmits the feedback signal to the time delay unit when the correlation processing gain is less than the preset threshold value.

5. The method according to claim 4,
The signal processing unit is a sampling device for determining a correlation processing gain based on a ratio of a signal to noise ratio (SNR) of the received signal and an SNR of the analyzed signal.

The method according to claim 1,
The signal processing unit transmits the feedback signal to the time delay unit based on the correlation processing gain determined by the correlation unit,
The time delay unit,
receiving the feedback signal from the signal processing unit,
changing delay information of the second clock signal based on the feedback signal;
A sampling device for generating a third clock signal based on the changed delay information.

8. The method of claim 7,
The converter operates based on the first clock signal and the third clock signal,
The third clock signal is a signal determined so that the correlation processing gain is included in a preset threshold range.

A method of operating a sampling device used in a radar system, the method comprising:
receiving a reception signal in an analog form;
generating a reference signal corresponding to the received signal;
generating a first clock signal preset in the sampling device and a second clock signal delayed in time from the first clock signal;
performing analog-to-digital conversion using the received signal and the reference signal based on the first clock signal and the second clock signal;
Correlation processing the analog-to-digital converted signal and generating an analysis signal;
generating a feedback signal for identifying a target based on the analysis signal and changing delay information of the second clock signal; and
and changing delay information of the second clock signal based on the feedback signal.

10. The method of claim 9,
The step of performing the analog-to-digital conversion comprises:
performing analog-to-digital conversion on an in-phase (I) channel signal of the received signal based on the first clock signal; and
Based on the second clock signal, comprising the step of performing analog-to-digital conversion on the Q (quadrature) channel signal of the received signal,
The delay information of the second clock signal relates to a phase mismatch between the I channel signal and the Q channel signal.

10. The method of claim 9,
generating a third clock signal based on the changed delay information; and
Based on the first clock signal and the third clock signal, further comprising the step of performing analog-to-digital conversion using the received signal and the reference signal,
The third clock signal is a signal determined so that a correlation processing gain based on the analysis signal is included in a preset threshold range.