KR20220115962A

KR20220115962A - 비디오 코딩에서 참조 픽처 리샘플링을 위한 랩어라운드 오프셋

Info

Publication number: KR20220115962A
Application number: KR1020227020803A
Authority: KR
Inventors: 야오-젠 창; 바딤 세레긴; 무하메드 제이드 코반
Original assignee: 퀄컴 인코포레이티드
Priority date: 2019-12-27
Filing date: 2020-12-23
Publication date: 2022-08-19
Also published as: IL293447A; TW202131676A; WO2021133979A1; US20210203988A1; CN114846796A; EP4082203A1; JP2023508368A; US11425420B2

Abstract

비디오 디코더는, 비디오 데이터의 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하고; 비디오 데이터의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하고; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고; 그리고 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하도록 구성될 수 있다.

Description

비디오 코딩에서 참조 픽처 리샘플링을 위한 랩어라운드 오프셋

본 출원은 2019 년 12 월 27 일 출원된 미국 출원 제 62/954,341 호의 이익을 주장하는, 2020 년 12 월 22 일 출원된 미국 출원 제 17/131,192 호에 대한 우선권을 주장하며, 이들 각각의 전체 내용은 본원에 참조로서 통합된다.

기술 분야

본 개시는 비디오 인코딩 및 비디오 디코딩에 관한 것이다.

디지털 비디오 능력들은 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인용 디지털 보조기들 (PDA들), 랩탑 또는 데스크탑 컴퓨터들, 태블릿 컴퓨터들, e-북 리더들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰들", 비디오 텔레컨퍼런싱 디바이스들, 비디오 스트리밍 디바이스들 등을 포함한, 광범위한 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은, MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVC), ITU-T H.265/고 효율 비디오 코딩 (HEVC) 에 의해 정의된 표준들, 및 그러한 표준들의 확장들에서 설명된 것들과 같은 비디오 코딩 기법들을 구현한다. 비디오 디바이스들은 그러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.

비디오 코딩 기법들은 비디오 시퀀스들에 내재하는 리던던시를 감소 또는 제거하기 위해 공간 (픽처내) 예측 및/또는 시간 (픽처간) 예측을 포함한다. 블록 기반 비디오 코딩을 위해, 비디오 슬라이스 (예를 들어, 비디오 픽처 또는 비디오 픽처의 일부) 는 비디오 블록들로 파티셔닝될 수도 있고, 이 비디오 블록들은 코딩 트리 유닛들 (CTU들), 코딩 유닛들 (CU들) 및/또는 코딩 노드들로도 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일 픽처의 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처의 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간 예측을 사용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.

본 개시의 기법은 인터 예측에 관한 것이고, 보다 구체적으로, 수평 랩-어라운드 모션 보상을 활용하는 인터 예측에 관한 것이다. 비디오의 특정 유형, 이를 테면, 360-도 비디오에서, 참조 픽처들은 픽처들의 좌측 및 우측 경계에서 패딩된 영역들을 포함할 수도 있다. 패딩된 영역들은 동일하고, 이에 따라 픽처의 좌측에서 픽처의 우측으로 또는 그 반대로 트랜지션할 때 시각적 아티팩트를 감소시킨다. 일부 코딩 시나리오에서, 예측되고 있는 블록에 대한 모션 벡터는 참조 픽처의 바운더리 외부를 가르킨다. 예를 들어, 모션 벡터는 참조 픽처의 최좌측 바운더리의 좌측으로인 샘플을 가르킬 수 있다. 이러한 사례들에서, 그러나, 비디오 디코더는 모션 벡터가 참조 픽처의 최좌측 바운더리를 가르키면, 참조 픽처의 반대 절반에서, 예를 들어, 참조 픽처의 우측 부분에서, 수평 랩-어라운드 포지션을 연산하는 것에 의해 모션 벡터에 기초하여 예측 블록을 여전히 결정할 수 있다. 아래 보다 자세히 설명된 바와 같이, 랩-어라운드 포지션을 결정하기 위해, 비디오 디코더는 비트스트림에서 랩-어라운드 오프셋에 대한 값을 수신한다. 그러나, 일부 코딩 시나리오에서, 참조 픽처는 참조 픽처 리샘플링 (reference picture resampling; RPR) 에 기인하여 코딩되는 픽처와는 상이한 사이즈 또는 해상도를 가질 수도 있고, 이는 수평 랩-어라운드 모션 보상의 기존의 구현들에서는 비디오 디코더로 하여금 참조 픽처에서의 부정확한 예측 블록을 식별하게 하는 랩-어라운드 오프셋으로 귀결될 수 있다.

본 개시의 기법은 유리하게 비디오 디코더로 하여금 참조 픽처에서의 부정확한 예측 블록을 식별하게 하는 랩-어라운드 오프셋으로 귀결되지 않는 방식으로 비디오 코딩 시스템이 수평 랩-어라운드 모션 보상과 함께 RPR 을 활용하는 것을 가능하게 할 수 있다. 보다 구체적으로, 비디오 데이터의 PPS 데이터 구조로부터, 랩 어라운드 오프셋에 대한 값을 획득하는 것에 의해, 본 개시의 기법에 따라 구성되는 비디오 디코더는 비디오 디코더가 리샘플링된 참조 픽처들에서 부정확한 예측 블록을 로케이팅하는 것에 기인하여 예측 에러를 도입함이 없이 RPR 및 수평 랩-어라운드 모션 보상을 동시에 지원가능할 수도 있다.

하나의 예에서, 비디오 데이터를 디코딩하는 방법은, 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하는 단계; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하는 단계; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하는 단계; 및 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하는 단계를 포함한다.

다른 예에서, 비디오 데이터를 디코딩하는 디바이스는, 비디오 데이터를 저장하도록 구성되는 메모리, 및 회로부로 구현되는 하나 이상의 프로세서들을 포함하고, 하나 이상의 프로세서들은, 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하고; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하는 것으로서, 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 모션 벡터 및 참조 픽처를 결정하고; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고; 그리고 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하도록 구성된다.

다른 예에서, 컴퓨터 판독가능 저장 매체는 명령들을 저장하고, 명령들은 하나 이상의 프로세서들에 의해 실행될 때, 하나 이상의 프로세서들로 하여금, 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하게 하고; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하게 하는 것으로서, 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 모션 벡터 및 참조 픽처를 결정하게 하고; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하게 하고; 그리고 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하게 한다.

다른 예에서, 비디오 데이터를 디코딩하는 디바이스는, 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하기 위한 수단; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하기 위한 수단; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하기 위한 수단; 및 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하기 위한 수단을 포함한다.

다른 예에서, 비디오 데이터를 인코딩하는 방법은, 랩어라운드 오프셋에 대한 값을 결정하는 단계; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하는 단계로서, 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 모션 벡터 및 참조 픽처를 결정하는 단계; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하는 단계; 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하는 단계; 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함하는 단계; 및 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력하는 단계를 포함한다.

다른 예에서, 비디오 데이터를 인코딩하는 디바이스는, 비디오 데이터를 저장하도록 구성되는 메모리, 및 회로부로 구현되는 하나 이상의 프로세서들을 포함하고, 하나 이상의 프로세서들은, 랩어라운드 오프셋에 대한 값을 결정하고; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하고; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고; 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하고; 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함하고; 그리고 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력하도록 구성된다.

다른 예에서, 컴퓨터 판독가능 저장 매체는 명령들을 저장하고, 명령들은 하나 이상의 프로세서들에 의해 실행될 때, 하나 이상의 프로세서들로 하여금, 랩어라운드 오프셋에 대한 값을 결정하게 하고; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하게 하고; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하게 하고; 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하게 하고; 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함하게 하고; 그리고 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력하게 한다.

다른 예에서, 비디오 데이터를 인코딩하는 디바이스는, 랩어라운드 오프셋에 대한 값을 결정하기 위한 수단; 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하기 위한 수단으로서, 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 모션 벡터 및 참조 픽처를 결정하기 위한 수단; 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하기 위한 수단; 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정하기 위한 수단; 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함하기 위한 수단; 및 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력하기 위한 수단을 포함한다.

하나 이상의 예들의 상세들이 첨부 도면들 및 하기의 설명에서 기재된다. 다른 피처들, 목적들, 및 이점들은 설명들, 도면들, 및 청구항들로부터 명백할 것이다.

도 1 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 및 도 2b 는 예시적인 쿼드트리 이진 트리 (QTBT) 구조, 및 대응하는 코딩 트리 유닛 (CTU) 을 예시하는 개념도이다.
도 3 은 참조 픽처에서의 랩어라운드 오프셋의 일 예를 도시한다.
도 4 는 알려지지 않은 포지션으로 부정확하게 시프트된 참조 픽셀의 포지션을 도시한다.
도 5 는 본 개시의 기법들을 수행할 수도 있는 일 예의 비디오 인코더를 예시하는 블록도이다.
도 6 은 본 개시의 기법들을 수행할 수도 있는 일 예의 비디오 디코더를 예시하는 블록도이다.
도 7 은 비디오 데이터를 인코딩하기 위한 프로세스를 예시하는 플로우차트이다.
도 8 은 비디오 데이터를 디코딩하기 위한 프로세스를 예시하는 플로우차트이다.
도 9 는 비디오 데이터를 인코딩하기 위한 프로세스를 예시하는 플로우차트이다.
도 10 은 비디오 데이터를 디코딩하기 위한 프로세스를 예시하는 플로우차트이다.

비디오 코딩 (예를 들어, 비디오 인코딩 및/또는 비디오 디코딩) 은 통상적으로, 동일한 픽처에서의 비디오 데이터의 이미 코딩된 블록 (예를 들어, 인트라 예측) 또는 상이한 픽처에서의 비디오 데이터의 이미 코딩된 블록 (예를 들어, 인터 예측) 중 어느 하나로부터 비디오 데이터의 블록을 예측하는 것을 수반한다. 일부 경우들에서, 비디오 인코더는 또한 예측 블록을 원래 블록과 비교함으로써 잔차 데이터(residual data)를 계산한다. 따라서, 잔차 데이터는 예측 블록과 원래 블록 사이의 차이를 나타낸다. 잔차 데이터를 시그널링하는데 필요한 비트들의 수를 감소시키기 위해, 비디오 인코더는 잔차 데이터를 변환 및 양자화하고 인코딩된 비트스트림에서 변환된 및 양자화된 잔차 데이터를 시그널링한다. 변환 및 양자화 프로세스들에 의해 달성되는 압축은 손실성일 수도 있으며, 이는 변환 및 양자화 프로세스들이 디코딩된 비디오 데이터에 왜곡을 도입할 수도 있음을 의미한다.

비디오 디코더는 잔차 데이터를 디코딩하고 예측 블록에 부가하여, 예측 블록 단독보다 더 가깝게 오리지널 비디오 블록과 매칭하는 복원된 비디오 블록을 생성한다. 잔차 데이터의 변환 및 양자화에 의해 도입된 손실로 인해, 제 1 복원된 블록은 왜곡 또는 아티팩트들을 가질 수도 있다. 아티팩트 또는 왜곡의 하나의 일반적인 유형은 블록키니스 (blockiness) 로서 지칭되며, 여기서, 비디오 데이터를 코딩하는데 사용되는 블록들의 경계들은 가시적이다.

디코딩된 비디오의 품질을 더 개선하기 위해, 비디오 디코더는 복원된 비디오 블록들에 대해 하나 이상의 필터링 동작들을 수행할 수 있다. 이들 필터링 동작들의 예들은 디블록킹 필터링, 샘플 적응적 오프셋 (SAO) 필터링, 및 적응적 루프 필터링 (ALF) 을 포함한다. 이들 필터링 동작들에 대한 파라미터들은 비디오 인코더에 의해 결정되고, 인코딩된 비디오 비트스트림에서 명시적으로 시그널링될 수도 있거나, 또는 파라미터들이 인코딩된 비디오 비트스트림에서 명시적으로 시그널링될 필요없이 비디오 디코더에 의해 암시적으로 결정될 수도 있다.

본 개시의 기법은 인터 예측에 관한 것이고, 보다 구체적으로, 수평 랩-어라운드 모션 보상을 활용하는 인터 예측에 관한 것이다. 비디오의 특정 유형, 이를 테면, 360-도 비디오에서, 참조 픽처들은 픽처들의 좌측 및 우측 경계에서 패딩된 영역들을 포함할 수도 있다. 패딩된 영역들은 동일하고, 이에 따라 픽처의 좌측에서 픽처의 우측으로 또는 그 반대로 트랜지션할 때 시각적 아티팩트를 감소시킨다. 일부 코딩 시나리오에서, 예측되고 있는 블록에 대한 모션 벡터는 참조 픽처의 바운더리 외부의 샘플을 가르킨다. 예를 들어, 모션 벡터는 참조 픽처의 최좌측 바운더리의 좌측으로인 샘플을 가르킬 수 있다. 다른 코딩 시나리오들에서, 모션 벡터는 참조 픽처의 바운더리 내부에 있지만 참조 픽처의 경계 외부의 샘플을 사용하는 보간 동작을 사용하여 결정되는 보간된 샘플을 가리킬 수도 있다. 이러한 사례들에서, 그러나, 비디오 디코더는 모션 벡터가 참조 픽처의 최좌측 바운더리를 가르키면, 참조 픽처의 반대 절반에서, 예를 들어, 참조 픽처의 우측 부분에서, 수평 랩-어라운드 포지션을 연산하는 것에 의해 모션 벡터에 기초하여 예측 블록을 여전히 결정할 수 있다. 아래 보다 자세히 설명된 바와 같이, 랩-어라운드 포지션을 결정하기 위해, 비디오 디코더는 비트스트림에서 랩-어라운드 오프셋에 대한 값을 수신한다. 그러나, 일부 코딩 시나리오에서, 참조 픽처는 RPR 에 기인하여 코딩되는 픽처와는 상이한 사이즈 또는 해상도를 가질 수도 있고, 이는 수평 랩-어라운드 모션 보상의 기존의 구현들에서는 비디오 디코더로 하여금 참조 픽처에서의 부정확한 예측 블록을 식별하게 하는 랩-어라운드 오프셋으로 귀결될 수 있다.

본 개시의 기법은 유리하게 비디오 디코더로 하여금 참조 픽처에서의 부정확한 예측 블록을 식별하게 하는 랩-어라운드 오프셋으로 귀결되지 않는 방식으로 비디오 코딩 시스템이 수평 랩-어라운드 모션 보상과 함께 RPR 을 활용하는 것을 가능하게 할 수 있다. 보다 구체적으로, 비디오 데이터의 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩 어라운드 오프셋에 대한 값을 획득하는 것에 의해, 본 개시의 기법에 따라 구성되는 비디오 디코더는 비디오 디코더가 리샘플링된 참조 픽처들에서 부정확한 예측 블록을 로케이팅하는 것에 기인하여 예측 에러를 도입함이 없이 RPR 및 수평 랩-어라운드 모션 보상을 동시에 지원가능할 수도 있다.

도 1 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템 (100) 을 예시하는 블록도이다. 본 개시의 기법들은 일반적으로 비디오 데이터를 코딩 (인코딩 및/또는 디코딩) 하는 것에 관련된다. 일반적으로, 비디오 데이터는 비디오를 프로세싱하기 위한 임의의 데이터를 포함한다. 따라서, 비디오 데이터는 원시의, 인코딩되지 않은 비디오, 인코딩된 비디오, 디코딩된 (예를 들어, 복원된) 비디오, 및 비디오 메타데이터, 이를 테면 시그널링 데이터를 포함할 수도 있다.

도 1 에 도시된 바와 같이, 시스템 (100) 은, 이 예에서 목적지 디바이스 (116) 에 의해 디코딩 및 디스플레이될 인코딩된 비디오 데이터를 제공하는 소스 디바이스 (102) 를 포함한다. 특히, 소스 디바이스 (102) 는 비디오 데이터를 컴퓨터 판독가능 매체 (110) 를 통해 목적지 디바이스 (116) 에 제공한다. 소스 디바이스 (102) 및 목적지 디바이스 (116) 는 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋탑 박스들, 전화기 핸드셋들, 이를 테면 스마트폰들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위한 디바이스들 중 임의의 것을 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 (102) 및 목적지 디바이스 (116) 는 무선 통신을 위해 장비될 수도 있고, 따라서 무선 통신 디바이스들로서 지칭될 수도 있다.

도 1 의 예에서, 소스 디바이스 (102) 는 비디오 소스 (104), 메모리 (106), 비디오 인코더 (200), 및 출력 인터페이스 (108) 를 포함한다. 목적지 디바이스 (116) 는 입력 인터페이스 (122), 비디오 디코더 (300), 메모리 (120), 및 디스플레이 디바이스 (118) 를 포함한다. 본 개시에 따르면, 소스 디바이스 (102) 의 비디오 인코더 (200) 및 목적지 디바이스 (116) 의 비디오 디코더 (300) 는 랩어라운드 오프셋을 시그널링 및 프로세싱하기 위한 기법들을 적용하도록 구성될 수도 있다. 따라서, 소스 디바이스 (102) 는 비디오 인코딩 디바이스의 일 예를 나타내는 한편, 목적지 디바이스 (116) 는 비디오 디코딩 디바이스의 일 예를 나타낸다. 다른 예들에서, 소스 디바이스 및 목적지 디바이스는 다른 컴포넌트들 또는 배열들을 포함할 수도 있다. 예를 들어, 소스 디바이스 (102) 는 외부 카메라와 같은 외부 비디오 소스로부터 비디오 데이터를 수신할 수도 있다. 마찬가지로, 목적지 디바이스 (116) 는 통합된 디스플레이 디바이스를 포함하기 보다는, 외부 디스플레이 디바이스와 인터페이스할 수도 있다.

도 1 에 도시된 시스템 (100) 은 단지 일 예일 뿐이다. 일반적으로, 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스는 랩어라운드 오프셋들을 시그널링 및 프로세싱하기 위한 기법들을 수행할 수도 있다. 소스 디바이스 (102) 및 목적지 디바이스 (116) 는 소스 디바이스 (102) 가 목적지 디바이스 (116) 로의 송신을 위해 코딩된 비디오 데이터를 생성하는 그러한 코딩 디바이스들의 예들에 불과하다. 본 개시는 데이터의 코딩 (인코딩 및/또는 디코딩) 을 수행하는 디바이스로서 "코딩" 디바이스를 참조한다. 따라서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 코딩 디바이스들, 특히 각각 비디오 인코더 및 비디오 디코더의 예들을 나타낸다. 일부 예들에서, 소스 디바이스 (102) 및 목적지 디바이스 (116) 는, 소스 디바이스 (102) 및 목적지 디바이스 (116) 의 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 이로써, 시스템 (100) 은 예를 들면, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 또는 비디오 텔레포니를 위해, 소스 디바이스 (102) 와 목적지 디바이스 (116) 사이의 일방향 또는 양방향 비디오 송신을 지원할 수도 있다.

일반적으로, 비디오 소스 (104) 는 비디오 데이터 (즉, 원시의, 인코딩되지 않은 비디오 데이터) 의 소스를 나타내며 픽처들에 대한 데이터를 인코딩하는 비디오 인코더 (200) 에 비디오 데이터의 순차적인 일련의 픽처들 (또한 "프레임들" 로서 지칭됨) 을 제공한다. 소스 디바이스 (102) 의 비디오 소스 (104) 는 비디오 카메라와 같은 비디오 캡처 디바이스, 이전에 캡처된 원시 비디오를 포함하는 비디오 아카이브, 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스를 포함할 수도 있다. 추가의 대안으로서, 비디오 소스 (104) 는 컴퓨터 그래픽 기반 데이터를 소스 비디오로서, 또는 라이브 비디오, 아카이브된 비디오, 및 컴퓨터--생성된 비디오의 조합으로서 생성할 수도 있다. 각각의 경우에, 비디오 인코더 (200) 는 캡처된, 미리-캡처된, 또는 컴퓨터-생성된 비디오 데이터를 인코딩한다. 비디오 인코더 (200) 는 픽처들을 수신된 순서 (종종 "디스플레이 순서" 로 지칭됨) 로부터 코딩을 위한 코딩 순서로 재배열할 수도 있다. 비디오 인코더 (200) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 생성할 수도 있다. 그 후, 소스 디바이스 (102) 는 예를 들어, 목적지 디바이스 (116) 의 입력 인터페이스 (122) 에 의한 수신 및/또는 취출을 위해 인코딩된 비디오 데이터를 출력 인터페이스 (108) 를 통해 컴퓨터 판독가능 매체 (110) 상으로 출력할 수도 있다.

소스 디바이스 (102) 의 메모리 (106) 및 목적지 디바이스 (116) 의 메모리 (120) 는 범용 메모리들을 나타낸다. 일부 예들에서, 메모리들 (106, 120) 은 원시 비디오 데이터, 예를 들어, 비디오 소스 (104) 로부터의 원시 비디오 및 비디오 디코더 (300) 로부터의 원시, 디코딩된 비디오 데이터를 저장할 수도 있다. 추가적으로 또는 대안적으로, 메모리들 (106, 120) 은, 예를 들어, 비디오 인코더 (200) 및 비디오 디코더 (300) 에 의해 각각 실행가능한 소프트웨어 명령들을 저장할 수도 있다. 메모리 (106) 및 메모리 (120) 가 이 예에서는 비디오 인코더 (200) 및 비디오 디코더 (300) 와 별도로 도시되지만, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 또한 기능적으로 유사하거나 또는 동등한 목적들을 위한 내부 메모리들을 포함할 수도 있음을 이해해야 한다. 또한, 메모리들 (106, 120) 은, 예를 들어, 비디오 인코더 (200) 로부터 출력되고 비디오 디코더 (300) 에 입력되는 인코딩된 비디오 데이터를 저장할 수도 있다. 일부 예들에서, 메모리들 (106, 120) 의 부분들은 예를 들어, 원시의, 디코딩된, 및/또는 인코딩된 비디오 데이터를 저장하기 위해 하나 이상의 비디오 버퍼들로서 할당될 수도 있다.

컴퓨터 판독가능 매체 (110) 는 인코딩된 비디오 데이터를 소스 디바이스 (102) 로부터 목적지 디바이스 (116) 로 전송할 수 있는 임의의 유형의 매체 또는 디바이스를 나타낼 수도 있다. 일 예에서, 컴퓨터 판독가능 매체 (110) 는, 소스 디바이스 (102) 로 하여금 인코딩된 비디오 데이터를 직접 목적지 디바이스 (116) 에 실시간으로, 예를 들어, 라디오 주파수 네트워크 또는 컴퓨터 기반 네트워크를 통해 송신할 수 있게 하기 위한 통신 매체를 나타낸다. 무선 통신 프로토콜과 같은 통신 표준에 따라, 출력 인터페이스 (108) 는 인코딩된 비디오 데이터를 포함하는 송신 신호를 변조할 수도 있고, 입력 인터페이스 (122) 는 수신된 송신 신호를 복조할 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를 테면 라디오 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷 기반 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (102) 로부터 목적지 디바이스 (116) 로의 통신을 가능하게 하는 데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.

일부 예들에서, 소스 장치 (102) 는 출력 인터페이스 (108) 로부터 저장 디바이스 (112) 로 인코딩된 데이터를 출력할 수도 있다. 유사하게, 목적지 디바이스 (116) 는 입력 인터페이스 (122) 를 통해 저장 디바이스 (112) 로부터의 인코딩된 데이터에 액세스할 수도 있다. 저장 디바이스 (112) 는 하드 드라이브, 블루-레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬로 액세스 데이터 저장 매체들 중 임의의 것을 포함할 수도 있다.

일부 예들에서, 소스 디바이스 (102) 는 소스 디바이스 (102) 에 의해 생성된 인코딩된 비디오를 저장할 수도 있는 파일 서버 (114) 또는 다른 중간 저장 디바이스로 인코딩된 비디오 데이터를 출력할 수도 있다. 목적지 디바이스 (116) 는 스트리밍 또는 다운로드를 통해 파일 서버 (114) 로부터 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버 (114) 는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (116) 에 송신할 수도 있는 임의의 유형의 서버 디바이스일 수도 있다. 파일 서버 (114) 는 (예를 들어, 웹 사이트를 위한) 웹 서버, 파일 전송 프로토콜 (FTP) 서버, 콘텐츠 전달 네트워크 디바이스, 또는 NAS (network attached storage) 디바이스를 나타낼 수도 있다. 목적지 디바이스 (116) 는 인터넷 접속을 포함한, 임의의 표준 데이터 접속을 통해 파일 서버 (114) 로부터의 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 (114) 상에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한, 무선 채널 (예를 들어, Wi-Fi 접속), 유선 접속 (예를 들어, 디지털 가입자 라인 (digital subscriber line; DSL), 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 파일 서버 (114) 및 입력 인터페이스 (122) 는 스트리밍 송신 프로토콜, 다운로드 송신 프로토콜, 또는 이들의 조합에 따라 동작하도록 구성될 수도 있다.

출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 무선 송신기들/수신기들, 모뎀들, 유선 네트워킹 컴포넌트들 (예를 들어, 이더넷 카드들), 다양한 IEEE 802.11 표준들 중 임의의 것에 따라 동작하는 무선 통신 컴포넌트들, 또는 다른 물리적 컴포넌트들을 나타낼 수도 있다. 출력 인터페이스 (108) 및 입력 인터페이스 (122) 가 무선 컴포넌트들을 포함하는 예들에서, 출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 4G, 4G-LTE (롱 텀 에볼루션), LTE 어드밴스드, 5G 등과 같은 셀룰러 통신 표준에 따라, 인코딩된 비디오 데이터와 같은 데이터를 전송하도록 구성될 수도 있다. 출력 인터페이스 (108) 가 무선 송신기를 포함하는 일부 예들에서, 출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 IEEE 802.11 사양, IEEE 802.15 사양 (예를 들어, ZigBee™), Bluetooth™ 표준 등과 같은 다른 무선 표준들에 따라, 인코딩된 비디오 데이터와 같은 데이터를 전송하도록 구성될 수도 있다. 일부 예들에서, 소스 디바이스 (102) 및/또는 목적지 디바이스 (116) 는 개별의 시스템-온-칩 (system-on-a-chip; SoC) 디바이스들을 포함할 수도 있다. 예를 들어, 소스 디바이스 (102) 는 비디오 인코더 (200) 및/또는 출력 인터페이스 (108) 에 기인한 기능을 수행하기 위한 SoC 디바이스를 포함할 수도 있고, 목적지 디바이스 (116) 는 비디오 디코더 (300) 및/또는 입력 인터페이스 (122) 에 기인한 기능을 수행하기 위한 SoC 디바이스를 포함할 수도 있다.

본 개시의 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 인터넷 스트리밍 비디오 송신들, 예를 들어 DASH (dynamic adaptive streaming over HTTP), 데이터 저장 매체 상으로 인코딩되는 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중 임의의 것을 지원하여 비디오 코딩에 적용될 수도 있다.

목적지 디바이스 (116) 의 입력 인터페이스 (122) 는 컴퓨터 판독가능 매체 (110) (예를 들어, 통신 매체, 저장 디바이스 (112), 파일 서버 (114) 등) 로부터 인코딩된 비디오 비트스트림을 수신한다. 인코딩된 비디오 비트스트림은, 비디오 블록들 또는 다른 코딩된 유닛들 (예를 들어, 슬라이스들, 픽처들, 픽처들의 그룹들, 시퀀스들 등) 의 프로세싱 및/또는 특성들을 기술하는 값들을 갖는 신택스 엘리먼트들과 같은, 비디오 디코더 (300) 에 의해 또한 사용되는 비디오 인코더 (200) 에 의해 정의된 시그널링 정보를 포함할 수도 있다. 디스플레이 디바이스 (118) 는 디코딩된 비디오 데이터의 디코딩된 픽처들을 사용자에게 디스플레이한다. 디스플레이 디바이스 (118) 는 음극선관 (CRT), 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다.

도 1 에 도시되지는 않았지만, 일부 예들에서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 각각 오디오 인코더 및/또는 오디오 디코더와 통합될 수도 있고, 공통 데이터 스트림에서 오디오 및 비디오 양자 모두를 포함하는 멀티플렉싱된 스트림들을 핸들링하기 위해, 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및/또는 소프트웨어를 포함할 수도 있다. 적용가능한 경우, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예를 들어 사용자 데이터그램 프로토콜 (UDP) 에 따를 수도 있다.

비디오 인코더 (200) 및 비디오 디코더 (300) 는 각각 다양한 적합한 인코더 및/또는 디코더 회로부, 예를 들어 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적 회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합들 중 임의의 것으로서 구현될 수도 있다. 기법들이 부분적으로 소프트웨어에서 구현되는 경우, 디바이스는 적합한, 비일시적 컴퓨터 판독가능 매체에 소프트웨어에 대한 명령들을 저장하고, 본 개시의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하는 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 의 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있으며, 이들 중 어느 하나는 개별의 디바이스에서 결합된 인코더/디코더 (CODEC) 의 부분으로서 통합될 수도 있다. 비디오 인코더 (200) 및/또는 비디오 디코더 (300) 를 포함하는 디바이스는 집적 회로, 마이크로프로세서, 및/또는 무선 통신 디바이스, 예를 들어 셀룰러 전화기를 포함할 수도 있다.

비디오 인코더 (200) 및 비디오 디코더 (300) 는 고효율 비디오 코딩 (HEVC) 으로서 또한 지칭되는 ITU-T H.265 와 같은 비디오 코딩 표준 또는 그에 대한 확장들, 예를 들어 멀티-뷰 및/또는 스케일러블 비디오 코딩 확장들에 따라 동작할 수도 있다. 대안적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 JEM (Joint Exploration Test Model) 또는 VVC (Versatile Video Coding) 로도 또한 지칭되는 ITU-T H.266 과 같은 다른 독점 또는 산업 표준들에 따라 동작할 수도 있다. VVC 표준의 또 다른 드래프트는 Bross 등의, "Versatile Video Coding (Draft 7)," Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11, 16^th Meeting: Geneva, CH, 1-11 October 2019, JVET-P2001-v14 (이하 "VVC Draft 7") 에 설명되어 있다. 하지만, 본 개시의 기법들은 임의의 특정 코딩 표준에 한정되지 않는다.

일반적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 픽처들의 블록 기반 코딩을 수행할 수도 있다. 용어 "블록" 은 일반적으로 프로세싱될 (예를 들어, 인코딩될, 디코딩될, 또는 다르게는 인코딩 및/또는 디코딩 프로세스에서 사용될) 데이터를 포함하는 구조를 지칭한다. 예를 들어, 블록은 루미넌스 및/또는 크로미넌스 데이터의 샘플들의 2 차원 매트릭스를 포함할 수도 있다. 일반적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 YUV (예를 들어, Y, Cb, Cr) 포맷으로 표현된 비디오 데이터를 코딩할 수도 있다. 즉, 픽처의 샘플들에 대한 적색, 녹색, 및 청색 (RGB) 데이터를 코딩하기 보다는, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 루미넌스 및 크로미넌스 컴포넌트들을 코딩할 수도 있으며, 여기서, 크로미넌스 컴포넌트들은 적색 색조 및 청색 색조 크로미넌스 컴포넌트들 양자 모두를 포함할 수도 있다. 일부 예들에 있어서, 비디오 인코더 (200) 는 인코딩 이전에 수신된 RGB 포맷팅된 데이터를 YUV 표현으로 변환하고, 비디오 디코더 (300) 는 YUV 표현을 RGB 포맷으로 변환한다. 대안적으로, 프리- 및 포스트-프로세싱 유닛들 (도시되지 않음) 이 이들 변환들을 수행할 수도 있다.

본 개시는 일반적으로 픽처의 데이터를 인코딩 또는 디코딩하는 프로세스를 포함하는 픽처들의 코딩 (예를 들어, 인코딩 및 디코딩) 을 참조할 수도 있다. 유사하게, 본 개시는, 예를 들어, 예측 및/또는 잔차 코딩과 같은, 블록들에 대한 데이터를 인코딩 또는 디코딩하는 프로세스를 포함하는 픽처의 블록들의 코딩을 언급할 수도 있다. 인코딩된 비디오 비트스트림은 일반적으로 코딩 결정들 (예를 들어, 코딩 모드들) 및 픽처들의 블록들로의 파티셔닝을 나타내는 신택스 엘리먼트들에 대한 일련의 값들을 포함한다. 따라서, 픽처 또는 블록을 코딩하는 것에 대한 참조들은 일반적으로 픽처 또는 블록을 형성하는 신택스 엘리먼트들에 대한 코딩 값들로서 이해되어야 한다.

HEVC 는 코딩 유닛들 (CU들), 예측 유닛들 (PU들), 및 변환 유닛들 (TU들) 을 포함하는 다양한 블록들을 정의한다. HEVC 에 따르면, 비디오 코더 (예를 들어 비디오 인코더 (200)) 는 쿼드트리 구조에 따라 코딩 트리 유닛 (CTU) 을 CU들로 파티셔닝한다. 즉, 비디오 코더는 CTU들 및 CU들을 4 개의 동일한 비오버랩하는 정사각형들로 파티셔닝하고, 쿼드트리의 각각의 노드는 0 개 또는 4 개의 자식 노드들 중 어느 하나를 갖는다. 자식 노드들이 없는 노드들은 "리프 노드들" 로서 지칭될 수도 있고, 그러한 리프 노드들의 CU들은 하나 이상의 PU들 및/또는 하나 이상의 TU들을 포함할 수도 있다. 비디오 코더는 PU들 및 TU들을 추가로 파티셔닝할 수도 있다. 예를 들어, HEVC 에서, 잔차 쿼드트리 (RQT) 는 TU들의 파티셔닝을 나타낸다. HEVC 에서, PU들은 인터 예측 데이터를 나타내는 한편, TU들은 잔차 데이터(residual data)를 나타낸다. 인트라 예측되는 CU들은 인트라 모드 표시와 같은 인트라 예측 정보를 포함한다.

다른 예로서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 JEM 또는 VVC 에 따라 동작하도록 구성될 수도 있다. JEM 또는 VVC 에 따르면, 비디오 코더 (예를 들어 비디오 인코더 (200)) 는 픽처를 복수의 코딩 트리 유닛들 (CTU들) 로 파티셔닝한다. 비디오 인코더 (200) 는 쿼드트리 이진 트리 (QTBT) 구조 또는 멀티-타입 트리 (MTT) 구조와 같은 트리 구조에 따라 CTU 를 파티셔닝할 수도 있다. QTBT 구조는 HEVC 의 CU들, PU들, 및 TU들 사이의 분리와 같은 다중의 파티션 타입들의 개념들을 제거한다. QTBT 구조는 2 개의 레벨: 쿼드트리 파티셔닝에 따라 파티셔닝된 제 1 레벨, 및 이진 트리 파티셔닝에 따라 파티셔닝된 제 2 레벨을 포함한다. QTBT 구조의 루트 노드는 CTU 에 대응한다. 바이너리 트리들의 리프 노드들은 코딩 유닛들 (CU들) 에 대응한다.

MTT 파티셔닝 구조에서, 블록들은 쿼드트리 (QT) 파티션, 이진 트리 (BT) 파티션, 및 트리플 트리 (TT)(또한 삼진 트리 (TT) 로도 칭함) 파티션들 중 하나 이상의 타입을 사용하여 파티셔닝될 수도 있다. 트리플 또는 터너리 트리 파티션은, 블록이 3 개의 서브-블록들로 스플리팅되는 파티션이다. 일부 예들에 있어서, 트리플 또는 터너리 트리 파티션은 중심을 통해 오리지널 블록을 분할하지 않고 블록을 3개의 서브블록들로 분할한다. MTT 에서의 파티셔닝 타입들 (예를 들어, QT, BT, 및 TT) 은 대칭적이거나 비대칭적일 수도 있다.

일부 예들에 있어서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 루미넌스 및 크로미넌스 컴포넌트들의 각각을 나타내기 위해 단일의 QTBT 또는 MTT 구조를 사용할 수도 있는 한편, 다른 예들에 있어서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 루미넌스 컴포넌트에 대한 하나의 QTBT/MTT 구조 및 양자 모두의 크로미넌스 컴포넌트들에 대한 다른 QTBT/MTT 구조 (또는 개별의 크로미넌스 컴포넌트들에 대한 2 개의 QTBT/MTT 구조들) 와 같은 2 이상의 QTBT 또는 MTT 구조들을 사용할 수도 있다.

비디오 인코더 (200) 및 비디오 디코더 (300) 는 HEVC 마다의 쿼드트리 파티셔닝, QTBT 파티셔닝, MTT 파티셔닝, 또는 다른 파티셔닝 구조들을 사용하도록 구성될 수도 있다. 설명의 목적들을 위해, 본 개시의 기법들의 설명은 QTBT 파티셔닝에 관하여 제시된다. 하지만, 본 개시의 기법들은 또한, 쿼드트리 파티셔닝, 또는 다른 타입들의 파티셔닝도 물론 사용하도록 구성된 비디오 코더들에 적용될 수도 있음을 이해해야 한다.

블록들 (예를 들어, CTU들 또는 CU들) 은 픽처에서 다양한 방식들로 그룹핑될 수도 있다. 일 예로서, 브릭 (brick) 은 픽처에서의 특정 타일 내의 CTU 행들의 직사각형 영역을 지칭할 수도 있다. 타일은 픽처에서의 특정 타일 열 및 특정 타일 행 내의 CTU 들의 직사각형 영역일 수도 있다. 타일 열은, 픽처의 높이와 동일한 높이 및 (예를 들어, 픽처 파라미터 세트에서와 같이) 신택스 엘리먼트들에 의해 명시된 폭을 갖는 CTU들의 직사각형 영역을 지칭한다. 타일 행은, (예를 들어, 픽처 파라미터 세트에서와 같이) 신택스 엘리먼트들에 의해 명시된 높이 및 픽처의 폭과 동일한 폭을 갖는 CTU들의 직사각형 영역을 지칭한다.

일부 예들에서, 타일은 다중의 브릭들로 파티셔닝될 수도 있으며, 그 각각은 타일 내의 하나 이상의 CTU 행들을 포함할 수도 있다. 다중의 브릭들로 파티셔닝되지 않은 타일이 또한, 브릭으로서 지칭될 수도 있다. 하지만, 타일의 진정한 서브세트인 브릭은 타일로서 지칭되지 않을 수도 있다.

픽처에서의 브릭들은 또한 슬라이스로 배열될 수도 있다. 슬라이스는 단일 NAL (network abstraction layer) 유닛에 배타적으로 포함될 수도 있는 픽처의 정수 수의 브릭일 수도 있다. 일부 예들에서, 슬라이스는 다수의 완전한 타일들 또는 하나의 타일의 완전한 브릭들의 연속 시퀀스만을 포함한다.

본 개시는 수직 및 수평 차원들의 관점에서 블록 (예를 들어, CU 또는 다른 비디오 블록) 의 샘플 차원들을 지칭하기 위해 상호교환가능하게 "NxN" 및 "N 바이 N", 예를 들어, 16x16 샘플들 또는 16 바이 16 샘플들을 사용할 수도 있다. 일반적으로, 16x16 CU 는 수직 방향에서 16 샘플들 (y = 16) 그리고 수평 방향에서 16 샘플들 (x = 16) 을 가질 것이다. 마찬가지로, NxN CU 는 일반적으로 수직 방향에서 N 샘플들 및 수평 방향에서 N 샘플들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다. CU 에서의 샘플들은 로우들 및 컬럼들로 배열될 수도 있다. 또한, CU들은 수직 방향에서와 동일한 수의 샘플들을 수평 방향에서 반드시 가질 필요가 있는 것은 아니다. 예를 들면, CU들은 NxM 샘플들을 포함할 수도 있고, 여기서 M 은 N 과 반드시 동일한 것은 아니다.

비디오 인코더 (200) 는 예측 및/또는 잔차 정보를 나타내는 CU들에 대한 비디오 데이터, 및 다른 정보를 인코딩한다. 예측 정보는 CU 에 대한 예측 블록을 형성하기 위하여 CU 가 예측될 방법을 나타낸다. 잔차 정보는 일반적으로 인코딩 이전의 CU 의 샘플들과 예측 블록 사이의 샘플 마다의 차이들을 나타낸다.

CU 를 예측하기 위해, 비디오 인코더 (200) 는 일반적으로 인터 예측 또는 인트라 예측을 통해 CU 에 대한 예측 블록을 형성할 수도 있다. 인터 예측은 일반적으로 이전에 코딩된 픽처의 데이터로부터 CU 를 예측하는 것을 지칭하는 반면, 인트라 예측은 일반적으로 동일한 픽처의 이전에 코딩된 데이터로부터 CU 를 예측하는 것을 지칭한다. 인터-예측을 수행하기 위해, 비디오 인코더 (200) 는 하나 이상의 모션 벡터들을 사용하여 예측 블록을 생성할 수도 있다. 비디오 인코더 (200) 는 일반적으로, 예를 들어 CU 와 참조 블록 사이의 차이들의 관점에서, CU 에 근접하게 매칭하는 참조 블록을 식별하기 위해 모션 탐색을 수행할 수도 있다. 비디오 인코더 (200) 는 참조 블록이 현재 CU 에 근접하게 매칭하는지 여부를 결정하기 위해 절대 차이의 합 (SAD), 제곱 차이들의 합 (SSD), 평균 절대 차이 (MAD), 평균 제곱 차이들 (MSD) 또는 다른 그러한 차이 계산들을 사용하여 차이 메트릭을 계산할 수도 있다. 일부 예들에서, 비디오 인코더 (200) 는 단방향 예측 또는 양방향 예측을 사용하여 현재 CU 를 예측할 수도 있다.

JEM 및 VVC 의 일부 예들은 또한, 인터 예측 모드로 고려될 수도 있는 아핀 모션 보상 모드 (affine motion compensation mode) 를 제공한다. 아핀 모션 보상 모드에서, 비디오 인코더 (200) 는 줌 인 또는 줌 아웃, 회전, 원근 모션 (perspective motion), 또는 다른 불규칙한 모션 타입들과 같은 비-병진 모션을 나타내는 2 개 이상의 모션 벡터들을 결정할 수도 있다.

인트라 예측을 수행하기 위해, 비디오 인코더 (200) 는 예측 블록을 생성하기 위해 인트라 예측 모드를 선택할 수도 있다. JEM 및 VVC 의 일부 예들은 다양한 방향 모드들 뿐만 아니라 평면 모드 및 DC 모드를 포함하여 67 개의 인트라 예측 모드들을 제공한다. 일반적으로, 비디오 인코더 (200) 는 현재 블록의 샘플들을 예측할 현재 블록 (예를 들어, CU 의 블록) 에 대한 이웃하는 샘플들을 기술하는 인트라-예측 모드를 선택한다. 그러한 샘플들은 일반적으로, 비디오 인코더 (200) 가 래스터 스캔 순서로 (왼쪽에서 오른쪽으로, 상단에서 하단으로) CTU들 및 CU들을 코딩하는 것을 가정하여, 현재 블록과 동일한 픽처에서 현재 블록의 상측, 상측 및 좌측에, 또는 좌측에 있을 수도 있다.

비디오 인코더 (200) 는 현재 블록에 대한 예측 모드를 나타내는 데이터를 인코딩한다. 예를 들어, 인터-예측 모드의 경우, 비디오 인코더 (200) 는 다양한 이용가능한 인터-예측 모드들 중 어느 것이 사용되는지를 나타내는 데이터 뿐만 아니라, 대응하는 모드를 위한 모션 정보를 인코딩할 수도 있다. 단방향 또는 양방항 인터-예측을 위해, 예를 들어, 비디오 인코더 (200) 는 어드밴스드 모션 벡터 예측 (AMVP) 또는 병합 모드를 사용하여 모션 벡터들을 인코딩할 수도 있다. 비디오 인코더 (200) 는 유사한 모드들을 사용하여 아핀 모션 보상 모드에 대한 모션 벡터들을 인코딩할 수도 있다.

블록의 인트라-예측 또는 인터-예측과 같은 예측에 후속하여, 비디오 인코더 (200) 는 블록에 대한 잔차 데이터를 계산할 수도 있다. 잔차 블록과 같은 잔차 데이터는 대응하는 예측 모드를 사용하여 형성되는, 블록과 블록에 대한 예측 블록 사이의 샘플 단위 차이들을 나타낸다. 비디오 인코더 (200) 는 샘플 도메인 대신에 변환 도메인에서 변환된 데이터를 생성하기 위해, 잔차 블록에 하나 이상의 변환들을 적용할 수도 있다. 예를 들어, 비디오 인코더 (200) 는 이산 코사인 (DCT), 정수 변환, 웨이브릿 변환, 또는 개념적으로 유사한 변환을 잔차 비디오 데이터에 적용할 수도 있다. 추가적으로, 비디오 인코더 (200) 는 모드 의존적 비-분리가능 2 차 변환 (MDNSST), 신호 의존적 변환, Karhunen-Loeve 변환 (KLT) 등과 같은, 제 1 변환에 후속하는 2 차 변환을 적용할 수도 있다. 비디오 인코더 (200) 는 하나 이상의 변환들의 적용에 후속하여 변환 계수들을 생성한다.

위에 주지된 바와 같이, 변환 계수들을 생성하기 위한 임의의 변환들에 후속하여, 비디오 인코더 (200) 는 변환 계수들의 양자화를 수행할 수도 있다. 일반적으로 양자화는 변환 계수들이 양자화되어 그 변환 계수들을 나타내는데 사용된 데이터의 양을 감소시킬 수 있어서, 추가 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스를 수행함으로써, 비디오 인코더 (200) 는 변환 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, 비디오 인코더 (200) 는 양자화 동안 n-비트 값을 m-비트 값으로 라운딩 다운할 수도 있고, 여기서 n 은 m 보다 크다. 일부 예들에서, 양자화를 수행하기 위해, 비디오 인코더 (200) 는 양자화될 값의 비트단위 우측-시프트를 수행할 수도 있다.

양자화에 이어, 비디오 인코더 (200) 는 변환 계수들을 스캔하여, 양자화된 변환 계수들을 포함한 2 차원 매트릭스로부터 1 차원 벡터를 생성할 수도 있다. 스캔은 더 높은 에너지 (및 따라서 더 낮은 주파수) 변환 계수들을 벡터의 전방에 배치하고 그리고 더 낮은 에너지 (및 따라서 더 높은 주파수) 변환 계수들을 벡터의 후방에 배치하도록 설계될 수도 있다. 일부 예들에서, 비디오 인코더 (200) 는 양자화된 변환 계수들을 스캐닝하기 위해 미리정의된 스캔 순서를 활용하여 직렬화된 벡터를 생성하고, 그 다음, 벡터의 양자화된 변환 계수들을 엔트로피 인코딩할 수도 있다. 다른 예들에서, 비디오 인코더 (200) 는 적응 스캔을 수행할 수도 있다. 1 차원 벡터를 형성하기 위해 양자화된 변환 계수들을 스캔한 후, 비디오 인코더 (200) 는, 예를 들어, 컨텍스트 적응적 바이너리 산술 코딩 (CABAC) 에 따라, 1 차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (200) 는 또한, 비디오 데이터를 디코딩하는데 있어서 비디오 디코더 (300) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 메타데이터를 기술하는 신택스 엘리먼트들에 대한 값들을 엔트로피 인코딩할 수도 있다.

CABAC 을 수행하기 위해, 비디오 인코더 (200) 는 컨텍스트 모델 내의 컨텍스트를, 송신될 심볼에 할당할 수도 있다. 컨텍스트는 예를 들어, 심볼의 이웃하는 값들이 제로 값인지 여부와 관련될 수도 있다. 확률 결정은 심볼에 배정된 컨텍스트에 기초할 수도 있다.

비디오 인코더 (200) 는 신택스 데이터, 예를 들어 블록-기반 신택스 데이터, 픽처-기반 신택스 데이터, 및 시퀀스-기반 신택스 데이터를, 비디오 디코더 (300) 에, 예를 들어, 픽처 헤더, 블록 헤더, 슬라이스 헤더, 또는 다른 신택스 데이터, 예를 들어 적응 파라미터 세트 (APS), 픽처 헤더 (PH), 시퀀스 파라미터 세트 (SPS), PPS, 또는 비디오 파라미터 세트 (VPS) 에서 추가로 생성할 수도 있다. APS 는 일반적으로 슬라이스 헤더들에서 검색된 제로 또는 그보다 많은 신택스 엘리먼트들에 의해 결정되는 바와 같이 제로 또는 그보다 많은 슬라이스들에 적용되는 신택스 엘리먼트들을 포함하는 신택스 구조를 지칭한다. PH 는 코딩된 픽처의 모든 슬라이스들에 적용하는 신택스 엘리먼트들을 포함하는 신택스 구조를 지칭한다. PPS 는 각각의 슬라이스 헤더들에서 검색된 신택스 엘리먼트들에 의해 결정되는 바와 같이 제로 이상의 전체 코딩된 픽처들에 적용하는 신택스 엘리먼트들을 포함하는 신택스 구조를 지칭한다. SPS 는 각각의 슬라이스 헤더들에서 검색된 신택스 엘리먼트들에 의해 참조된 PPS 에서 검색된 신택스 엘리먼트의 컨텐츠에 의해 결정되는 바와 같은 제로 이상의 전체 CVS들에 적용하는 신택스 엘리먼트들을 포함하는 신택스 구조를 지칭한다. 신택스 구조는 일반적으로 특정된 순서로 비트스트림에 함께 존재하는 제로 이상의 신택스 엘리먼트들을 지칭한다.

마찬가지로, 비디오 디코더 (300) 는 대응하는 비디오 데이터를 디코딩하는 방법을 결정하기 위해 그러한 신택스 데이터를 디코딩할 수도 있다. 이러한 방식으로, 비디오 인코더 (200) 는 인코딩된 비디오 데이터, 예를 들어, 픽처의 블록들 (예를 들어, CU들) 로의 파티셔닝을 기술하는 신택스 엘리먼트들 및 블록들에 대한 예측 및/또는 잔차 정보를 포함하는 비트스트림을 생성할 수도 있다. 궁극적으로, 비디오 디코더 (300) 는 비트스트림을 수신하고, 인코딩된 비디오 데이터를 디코딩할 수도 있다.

일반적으로, 비디오 디코더 (300) 는 비트스트림의 인코딩된 비디오 데이터를 디코딩하기 위해 비디오 인코더 (200) 에 의해 수행되는 것과 가역적인 프로세스를 수행한다. 예를 들어, 비디오 디코더 (300) 는 비디오 인코더 (200) 의 CABAC 인코딩 프로세스와 실질적으로 유사하지만 가역적인 방식으로 CABAC 을 사용하여 비트스트림의 신택스 엘리먼트들에 대한 값들을 디코딩할 수도 있다. 신택스 엘리먼트들은 픽처의 CTU들로의 파티셔닝 정보, 및 QTBT 구조와 같은 대응하는 파티션 구조에 따른 각각의 CTU 의 파티셔닝을 정의하여, CTU 의 CU들을 정의할 수도 있다. 신택스 엘리먼트들은 비디오 데이터의 블록들 (예를 들어, CU들) 에 대한 예측 및 잔차 정보를 추가로 정의할 수도 있다.

잔차 정보는 예를 들어 양자화된 변환 계수들에 의해 표현될 수도 있다. 비디오 디코더 (300) 는 블록에 대한 잔차 블록을 재생하기 위해 블록의 양자화된 변환 계수들을 역 양자화 및 역 변환할 수도 있다. 비디오 디코더 (300) 는 시그널링된 예측 모드 (인트라- 또는 인터-예측) 및 관련된 예측 정보 (예를 들어, 인터-예측을 위한 모션 정보) 를 사용하여 블록에 대한 예측 블록을 형성한다. 그 다음, 비디오 디코더 (300) 는 예측 블록과 잔차 블록을 (샘플 별 기반으로) 조합하여 원래 블록을 재생할 수도 있다. 비디오 디코더 (300) 는 블록의 경계들을 따라 시각적 아티팩트들을 감소시키기 위해 디블로킹 프로세스를 수행하는 것과 같은 추가적인 프로세싱을 수행할 수도 있다.

본 개시는 일반적으로 신택스 엘리먼트들과 같은 소정의 정보를 "시그널링" 하는 것을 참조할 수도 있다. 용어 "시그널링" 은 일반적으로, 인코딩된 비디오 데이터를 디코딩하는데 사용되는 신택스 엘리먼트들에 대한 값들 및/또는 다른 데이터의 통신을 지칭할 수도 있다. 즉, 비디오 인코더 (200) 는 비트스트림에서 신택스 엘리먼트들에 대한 값들을 시그널링할 수도 있다. 일반적으로, 시그널링은 비트스트림에서 값을 생성하는 것을 지칭한다. 상기 언급된 바와 같이, 소스 디바이스 (102) 는 목적지 디바이스 (116) 에 의한 추후 취출을 위해 저장 디바이스 (112) 에 신택스 엘리먼트들을 저장할 때 발생할 수도 있는 바와 같이, 비실시간으로 또는 실질적으로 실시간으로 비트스트림을 목적지 디바이스 (116) 로 전송할 수도 있다.

도 2a 및 도 2b 는 예시적인 쿼드트리 이진 트리 (QTBT) 구조 (130), 및 대응하는 코딩 트리 유닛 (CTU)(132) 을 예시하는 개념도이다. 실선들은 쿼드트리 스플리팅을 나타내고, 점선들은 바이너리 트리 스플리팅을 나타낸다. 바이너리 트리의 각각의 스플릿된 (즉, 비-리프) 노드에서, 어떤 스플리팅 타입 (즉, 수평 또는 수직) 이 사용되는지를 표시하기 위해 하나의 플래그가 시그널링되며, 이 예에서, 0 은 수평 스플리팅을 표시하고 1 은 수직 스플리팅을 표시한다. 쿼드트리 분할에 대해, 파티셔닝 타입을 표시할 필요는 없는데, 이는 쿼드트리 노드들이 동일한 사이즈를 가진 4 개의 서브-블록들로 수평으로 및 수직으로 블록을 분할하기 때문이다. 이에 따라, QTBT 구조 (130) 의 영역 트리 레벨 (즉, 실선들) 에 대한 (스플릿팅 정보와 같은) 신택스 엘리먼트들 및 QTBT 구조 (130) 의 예측 트리 레벨 (즉, 점선들) 에 대한 (스플릿팅 정보와 같은) 신택스 엘리먼트들을, 비디오 인코더 (200) 가 인코딩할 수도 있고 비디오 디코더 (300) 가 디코딩할 수도 있다. QTBT 구조 (130) 의 종단 리프 노드들에 의해 표현된 CU들에 대해, 예측 및 변환 데이터와 같은 비디오 데이터를, 비디오 인코더 (200) 가 인코딩할 수도 있고, 비디오 디코더 (300) 가 디코딩할 수도 있다.

일반적으로, 도 2b 의 CTU (132) 는 제 1 및 제 2 레벨들에서 QTBT 구조 (130) 의 노드들에 대응하는 블록들의 사이즈들을 정의하는 파라미터들과 연관될 수도 있다. 이들 파라미터들은 CTU 사이즈 (샘플들에서 CTU (132) 의 사이즈를 나타냄), 최소 쿼드트리 사이즈 (MinQTSize, 최소 허용된 쿼드트리 리프 노드 사이즈를 나타냄), 최대 이진 트리 사이즈 (MaxBTSize, 최대 허용된 이진 트리 루트 노드 사이즈를 나타냄), 최대 이진 트리 심도 (MaxBTDepth, 최대 허용된 이진 트리 심도를 나타냄), 및 최소 이진 트리 사이즈 (MinBTSize, 최소 허용된 이진 트리 리프 노드 사이즈를 나타냄) 를 포함할 수도 있다.

CTU 에 대응하는 QTBT 구조의 루트 노드는 QTBT 구조의 제 1 레벨에서 4 개의 자식 노드들을 가질 수도 있으며, 이들의 각각은 쿼드트리 파티셔닝에 따라 파티셔닝될 수도 있다. 즉, 제 1 레벨의 노드들은 리프 노드들 (자식 노드들을 갖지 않음) 이거나 또는 4 개의 자식 노드들을 갖는다. QTBT 구조 (130) 의 예는 그러한 노드들을, 브랜치들에 대한 실선들을 갖는 자식 노드들 및 부모 노드를 포함하는 것으로서 나타낸다. 제 1 레벨의 노드들이 최대 허용된 바이너리 트리 루트 노드 사이즈 (MaxBTSize) 보다 크지 않으면, 그 노드들은 개별의 바이너리 트리들에 의해 추가로 파티셔닝될 수 있다. 하나의 노드의 이진 트리 스플리팅은 스플릿으로부터 발생하는 노드들이 최소 허용된 이진 트리 리프 노드 사이즈 (MinBTSize) 또는 최대 허용된 이진 트리 깊이 (MaxBTDepth) 에 도달할 때까지 반복될 수 있다. QTBT 구조 (130) 의 예는 그러한 노드들을, 브랜치들에 대한 점선들을 갖는 것으로서 나타낸다. 바이너리 트리 리프 노드는, 어떠한 추가의 파티셔닝도 없이, 예측 (예를 들어, 인트라-픽처 또는 인터-픽처 예측) 및 변환을 위해 사용되는 코딩 유닛 (CU) 으로서 지칭된다. 상기 논의된 바와 같이, CU들은 또한, "비디오 블록들" 또는 "블록들" 로서 지칭될 수도 있다.

QTBT 파티셔닝 구조의 일 예에서, CTU 사이즈는 128x128 (루마 샘플들 및 2 개의 대응하는 64x64 크로마 샘플들) 로서 설정되고, MinQTSize 는 16x16 으로서 설정되고, MaxBTSize 는 64x64 로서 설정되고, (폭 및 높이 양자 모두에 대한) MinBTSize 는 4 로서 설정되고, 그리고 MaxBTDepth 는 4 로서 설정된다. 쿼드트리 파티셔닝은 쿼드-트리 리프 노드들을 생성하기 위해 먼저 CTU 에 적용된다. 쿼드트리 리프 노드들은 16x16 (즉, MinQTSize) 으로부터 128x128 (즉, CTU 사이즈) 까지의 사이즈를 가질 수도 있다. 리프 쿼드트리 노드가 128x128 이면, 사이즈가 MaxBTSize (즉, 이 예에서 64x64) 를 초과하기 때문에, 리프 쿼드트리 노드는 바이너리 트리에 의해 추가로 분할되지 않을 것이다. 그렇지 않으면, 리프 쿼드트리 노드는 이진 트리에 의해 추가로 파티셔닝될 것이다. 따라서, 쿼드트리 리프 노드는 또한 이진 트리에 대한 루트 노드이고 이진 트리 심도를 0 으로서 는다. 이진 트리 심도가 MaxBTDepth (이 예에서는 4) 에 도달할 경우, 추가의 스플리팅이 허용되지 않는다. MinBTSize (이 예에서는 4) 와 동일한 폭을 갖는 이진 트리 노드는 추가의 수평 스플리팅이 허용되지 않음을 암시한다. 유사하게, 높이가 MinBTSize 와 같은 이진 트리 노드는 그 이진 트리 노드에 대해 추가의 수직 스플릿팅이 허용되지 않음을 암시한다. 위에 언급된 바와 같이, 이진 트리의 리프 노드들은 CU들로 지칭되고, 추가 파티셔닝 없이 예측 및 변환에 따라 추가로 프로세싱된다.

본 개시는 RPR 에 의한 수평 랩-어라운드 모션 보상의 사용을 가능하게 할 수도 있는 VVC Draft 7 의 부분들에 대한 가능한 수정들을 설명한다. 개선될 수 있는 VVC draft 7 의 부분들의 일부가 본원에 도입된다. VVC Draft 7 버전 14 에서의 Clause 7.3.2.3 는 다음과 같다:

VVC Draft 7 버전 14 에서의 Clause 7.4.3.3 는 다음과 같다:

1 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 인터 예측에서 적용됨을 특정한다. 0 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 적용되지 않음을 특정한다. (CtbSizeY/MinCbSizeY+1) 의 값이 (pic_width_in_luma_samples / MinCbSizeY-1) 이상일 때, pic_width_in_luma_samples 이 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값인 경우, sps_ref_wraparound_enabled_flag 의 값은 0 과 동일하다.

sps_ref_wraparound_offset_minus1 plus 1 은 MinCbSizeY 루마 샘플들의 유닛들로 수평 랩-어라운드 포지션을 연산하는데 사용되는 오프셋을 특정한다. ref_wraparound_offset_minus1 의 값은 (CtbSizeY　/　MinCbSizeY)+1 내지 (pic_width_in_luma_samples　/　MinCbSizeY)-1 (이들 양쪽 값 포함) 의 범위 내에 있고, 여기서, pic_width_in_luma_samples 은 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값이다.

VVC Draft 7 버전 14 에서의 Clause 7.3.2.4 는 다음과 같다:

VVC Draft 7 버전 14 에서의 Clause 7.4.3.4 는 다음과 같다:

pic_width_in_luma_samples 는 루마 샘플들의 단위로 PPS 를 참조하는 각각의 디코딩된 픽처의 폭을 특정한다. pic_width_in_luma_samples 는 0 과 동일하지 않을 것이고, Max(8, MinCbSizeY) 의 정수배일 것이고, pic_width_max_in_luma_samples 이하일 것이다.

subpics_present_flag 가 1 과 동일하거나 또는 ref_pic_resampling_enabled_flag 가 0 과 동일할 때, pic_width_in_luma_samples 의 값은 pic_width_max_in_luma_samples 와 동일할 것이다.

pic_height_in_luma_samples 는 루마 샘플들의 단위로 PPS 를 참조하는 각각의 디코딩된 픽처의 높이를 특정한다. pic_height_in_luma_samples 는 0 과 동일하지 않을 것이고, Max(8,　MinCbSizeY) 의 정수배일 것이고, pic_height_max_in_luma_samples 이하일 것이다.

subpics_present_flag 가 1 과 동일하거나 또는 ref_pic_resampling_enabled_flag 가 0 과 동일할 때, pic_height_in_luma_samples 의 값은 pic_height_max_in_luma_samples 와 동일할 것이다.

VVC Draft 7 버전 14 의 Clause 8.5.3.2.2 는 다음과 같다:

VVC Draft 7 버전 14 의 Clause 8.5.6.3.2 는 다음을 기술한다:

VVC Draft 7 버전 14 의 Clause 8.5.6.3.3 는 다음을 기술한다:

VVC Draft 7 버전 14 의 Clause 8.5.6.3.4 는 다음을 기술한다:

본 개시는 VVC Draft 7 에서 하나 이상의 문제들을 해결할 수도 있다. 모션 보상에서의 수평 랩어라운드 오프셋은 좌측 픽처 바운더리 및 우측 픽처 바운더리가 동일하도록 패딩되는 경우의 패딩된 등방형 투영 (padded equirectangular projection; PERP) 포맷을 사용하여 360-도 사용 케이스에 대한 주관적 시각적 아티팩트들을 감소시키기 위해 VVC 내에 채택되었다. 즉, PERP 포맷된 픽처에서, 좌측 픽처 바운더리에서의 샘플 값들이 우측 픽처 바운더리에서의 샘플 값들과 동일할 수도 있다.

도 3 은 PERP 포맷을 갖는 참조 픽처에서 랩어라운드 오프셋의 일 예를 도시한다. 도 3 의 예에서, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 예를 들어, 현재 픽처 (138) 의 현재 PU (136) 를 예측할 수도 있다. 현재 PU (136) 를 예측하기 위해, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 모션 벡터 (140) 를 사용하여 코-로케이트된 PU (144) 의 상부-좌측 코너에 대하여 예측 블록 (142) 의 상부-좌측 코너를 로케이팅한다. 예측 블록 (142) 및 코-로케이트된 PU (144) 는 참조 픽처 (146) 에 로케이트된다. 참조 픽처 (146) 의 경계 외부로 연장되는 참조 픽셀들은 도 3 에 도시된 바와 같이 ERP 폭의 거리로 포지션을 이동시키는 것에 의해 랩어라운드된다. 즉, 참조 픽처 (146) 의 좌측 경계의 좌측으로 달리 로케이팅될 참조 샘플들은 우측 포지션에서 검색된다. 참조 픽처 (146) 의 우측 부분에서의 이들 참조 샘플들은 도 3 에서의 랩-어라운드 참조 샘플들 (148) 로서 도시된다. ERP 폭은 랩어라운드된 오프셋이도록 시그널링된다. 랩어라운드 인에이블 플래그 및 랩어라운드 오프셋은 다음과 같이 VVC Draft 7 에서의 SPS 에서 시그널링된다:

1 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 인터 예측에서 적용됨을 특정한다. 0 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 적용되지 않음을 특정한다. (CtbSizeY / MinCbSizeY+1) 의 값이 (pic_width_in_luma_samples / MinCbSizeY-1) 이하일 때, pic_width_in_luma_samples 이 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값인 경우, sps_ref_wraparound_enabled_flag 의 값은 0 과 동일하다.

도 4 는 참조 픽셀의 포지션이 현재 픽처의 랩어라운드 오프셋에 의해, 알려지지 않은 포지션으로, 즉 참조 픽처의 외부로 어떻게 잘못 시프트될 수 있는지를 도시한다. 도 4 에서, wraparound_offset_curr 는 현재 픽처 (150) 의 PPS 로부터 도출되는 랩어라운드 오프셋을 표현한다. 참조 픽처 (152) 가 현재 픽처 (150) 와는 상이한 높이 및 폭을 가질 때, wraparound_offset_curr 는 참조 픽처 (152) 의 외부를 가르킨다.

랩어라운드 오프셋은 픽처 폭 이하일 수도 있다. RPR 설계가 PPS 에서의 픽처 폭 및 높이의 갱신을 초래할 수도 있기 때문에, 랩어라운드 오프셋은 상이한 PPS들에 속하는 상이한 픽처들에 대해 상이할 수도 있다. 즉, 2 개의 상이한 PPS들을 참조하는 현재 픽처 및 참조 픽처는 도 4 에 도시된 바와 같이 상이한 폭 및 높이를 가질 수도 있다. VVC draft 7 은 코딩된 계층 비디오 시퀀스 (CLVS) 에서 랩어라운드 오프셋을 수정한다. 그러나, VVC draft 7 는 비디오 코더로 하여금, 도 4 에 도시된 바와 같이 현재 픽처에 의해 참조된 PPS 로부터 도출된 랩어라운드 오프셋으로 참조 픽처 외부로 픽셀의 위치를 잘못 시프트하게 할 수도 있고, 여기서 참조 픽처 폭 및 현재 픽처 폭은 RPR 이 실행되는 것에 기인하여 상이하다.

본 개시는 VVC Draft 7 의 이 단점을 해결할 수도 있는 기법을 도입한다. 본 개시는 위에 도입된 단점을 해결할 수도 있는 VVC Draft 7 에 대한 수 개의 수정들을 도입한다. 본 개시의 하나의 기법에 따르면, 랩어라운드 오프셋의 시그널링은 PPS 로부터 SPS 로 이동될 수도 있다. 즉, 비디오 인코더 (200) 는 PPS 신택스 구조의 부분으로서 랩어라운드 오프셋을 포함하도록 구성될 수도 있고 비디오 디코더 (300) 는 PPS 신택스 구조의 부분으로서 랩어라운드 오프셋을 수신하도록 구성될 수도 있다.

랩어라운드 오프셋은 픽처 폭 이하일 수도 있다. RPR 설계가 PPS 에서 픽처 폭 및 높이를 갱신할 수 있기 때문에, 본 개시는 랩어라운드 오프셋이 RPR 의 설계를 얼라인하기 위해 SPS 대신에 PPS 에서 시그널링될 수도 있음을 제안한다. 이러한 제약의 제 1 예에서, ref_wraparound_enabled_flag 의 값은 CLVS 에서의 코딩된 픽처들에 의해 참조되는 모든 PPS들에 대해 동일할 수도 있다. 이러한 제약의 제 2 예에서, ref_wraparound_enabled_flag 의 값은 CLVS 에서 변경될 수도 있다. 양쪽 예들은 본 개시에서의 제안된 변경들 중 어느 하나에 적용될 수도 있다.

본 개시의 기법을 구현하는 VVC Draft 7 에 대한 변경의 예들은 다음과 같이 도시된다. 본 개시의 전반에 걸쳐, 태그 "<ADD>" 는 본 개시에 의해 제안된 추가의 시작을 나타내고 태그 "</ADD>" 는 이들 추가의 종료를 나타낸다. 태그 "<DEL>"는 본 개시에 의해 제안된 삭제 (즉, 텍스트 제거) 의 시작을 나타내고, 태그 "</DEL>"는 이들 삭제의 종료를 나타낸다.

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 7.3.2.3 는 다음과 같이 수정될 수도 있다:

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 7.4.3.3 는 다음과 같이 수정될 수도 있다:

<DEL>1 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 인터 예측에서 적용됨을 특정한다. 0 과 동일한 sps_ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 적용되지 않음을 특정한다. (CtbSizeY / MinCbSizeY+1) 의 값이 (pic_width_in_luma_samples / MinCbSizeY-1) 이상일 때, pic_width_in_luma_samples 이 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값인 경우, sps_ref_wraparound_enabled_flag 의 값은 0 과 동일하다.

sps_ref_wraparound_offset_minus1 plus 1 은 MinCbSizeY 루마 샘플들의 유닛들로 수평 랩-어라운드 포지션을 연산하는데 사용되는 오프셋을 특정한다. ref_wraparound_offset_minus1 의 값은 (CtbSizeY　/　MinCbSizeY)+1 내지 (pic_width_in_luma_samples　/　MinCbSizeY)-1 (이들 양쪽 값 포함) 의 범위 내에 있고, 여기서, pic_width_in_luma_samples 은 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값이다.</DEL>

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 7.3.2.4 는 다음과 같이 수정될 수도 있다:

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 7.4.3.4 는 다음과 같이 수정될 수도 있다:

<ADD>일부 예들에서, 1 과 동일한 ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 인터 예측에서 적용됨을 특정한다. 0 과 동일한 ref_wraparound_enabled_flag 는 수평 랩-어라운드 모션 보상이 적용되지 않음을 특정한다. (CtbSizeY / MinCbSizeY+1) 의 값이 (pic_width_in_luma_samples / MinCbSizeY-1) 이상일 때, pic_width_in_luma_samples 이 SPS 를 참조하는 임의의 PPS 에서의 pic_width_in_luma_samples 의 값인 경우, ref_wraparound_enabled_flag 의 값은 0 과 동일하다.

비트스트림 적합성 요건은 ref_wraparound_enabled_flag 의 값은 CLVS 에서의 코딩된 픽처들에 의해 참조되는 모든 PPS들에 대해 동일해야 한다는 것이다.

ref_wraparound_offset_minus1 plus 1 은 MinCbSizeY 루마 샘플들의 유닛들로 수평 랩-어라운드 포지션을 연산하는데 사용되는 오프셋을 특정한다. ref_wraparound_offset_minus1 의 값은 (CtbSizeY　/　MinCbSizeY)+1 내지 (pic_width_in_luma_samples　/　MinCbSizeY)-1 (양쪽 값들을 포함함) 의 범위에 있을 것이다.</ADD>

본 개시의 기법들은 또한 모션 보상에 관한 문제들을 해결할 수도 있다. VVC Draft 7 에서, 참조 픽처 외부에 있는 픽셀의 포지션은 도 4 에 도시된 바와 같이 현재 픽처의 랩어라운드 오프셋에 의해 잘못 시프트될 수도 있고, 참조 픽처 폭 및 현재 픽처 폭은 RPR 가 인에이블되는 것에 기인하여 상이하다. 본 개시는 현재 픽처의 랩어라운드 오프셋을 참조 픽처에 의해 참조되는 PPS에서 도출된 랩어라운드 오프셋으로 대체하는 것에 의해 이러한 문제를 수정하기 위한 기법들을 도입한다.

본 개시의 기법을 구현하는 VVC Draft 7 에 대한 변경의 예들은 다음과 같이 도시된다.

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 8.5.3.2.2 는 다음과 같이 수정될 수도 있다:

<ADD>ref_wraparound_offset_minus1 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_offset_minus1 이다.</ADD>

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 8.5.6.3.2 는 다음과 같이 수정될 수도 있다:

<ADD>

ref_wraparound_offset_minus1 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_offset_minus1 이다.

</ADD>

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 8.5.6.3.3 는 다음과 같이 수정될 수도 있다:

<ADD>

</ADD>

일부 예들에서, VVC Draft 7 버전 14 에서의 조항 8.5.6.3.4 는 다음과 같이 수정될 수도 있다:

<ADD>

ref_wraparound_offset_minus1 는 참조 픽처에서 참조되는 PPS 에서 파싱되는 ref_wraparound_offset_minus1 이다.

</ADD>

변수 xOffset은 하기와 동일하게 설정된다:

일부 예들에서, 본 개시의 기법은 현재 픽처의 랩어라운드 오프셋을 참조 픽처에 의해 참조되는 PPS 에서 도출된 랩어라운드 오프셋으로 대체하는 것 뿐만 아니라 현재 픽처의 랩어라운드 플래그를 참조 픽처에 의해 참조되는 PPS 에서 도출되는 랩어라운드 플래그로 대체하는 것을 포함한다. 본 개시의 기법을 구현하는 VVC Draft 7 에 대한 변경의 예들은 다음과 같이 도시된다.

<ADD>ref_wraparound_enabled_flag 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_enabled_flag 이다.

</ADD>

<ADD>

ref_wraparound_enabled_flag 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_enabled_flag 이다.

</ADD>

<ADD>

</ADD>

ref_wraparound_offset_minus1 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_offset_minus1 이다. </ADD>

변수 xOffset은 하기와 동일하게 설정된다:

일부 예들에서, 본 개시의 기법들은 모션 보상을 위하여, 참조 픽처와 현재 픽처 사이의 스케일링 비들을 사용하여, 현재 픽처에 의해 참조되는 PPS 로부터 도출되는 랩어라운드 오프셋을 스케일링하는 것을 포함한다. ref_wraparound_offset 으로서 정의된 참조 픽처의 랩어라운드 오프셋을 도출하기 위한 식은 하기와 같을 수도 있다:

식에서 curr_wraparound_offset 은 현재 픽처의 랩어라운드 오프셋이고, ref_pic_width 은 참조 픽처의 pic_width_max_in_luma_samples 로서 정의되고, 그리고 curr_pic_width 은 현재 픽처의 pic_width_max_in_luma_samples 로서 정의된다.

고정 소수점 계산의 정확도를 고려하여, 식의 계산이 더 높은 정밀도로 구현될 수도 있다. 하나의 예는 14 를 ref_pic_width 으로 좌측 시프트하는 것에 의해 ref_pic_width ÷ curr_pic_width 의 값을 계산하는 VVC Draft 7 에서 정의된 scalingRatio[　0　] 를 사용하는 것이다. 그 후, 참조 픽처의 랩어라운드 오프셋은 다음과 같이 도출될 수도 있다:

일부 예들에서, 본 개시의 기법은 RPR 기능성 및 랩어라운드 오프셋 기능성이 동시에 인에이블되는 것을 허용하지 않는 것을 포함한다. 예를 들어, 일부 예들에서, 비디오 디코더 (300) 는, sps_ref_wraparound_enabled_flag 가 1 과 동일하면, ref_pic_resampling_enabled_flag 가 0 인 것으로 추론하도록 구성될 수도 있다. 일부 예들에서, 비디오 디코더 (300) 는, ref_pic_resampling_enabled_flag 가 1 과 동일하면, sps_ref_wraparound_enabled_flag 가 0 인 것으로 추론하도록 구성될 수도 있다.

비디오 인코더 (200) 및 비디오 디코더 (300) 는 인에이블된 서브픽처들에 랩어라운드 오프셋을 적용하도록 구성될 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 PPS 에서의 파싱 프로세스 및 모션 보상을 위한 디코딩 프로세스 동안에 랩어라운드 오프셋의 시그널링에 서브픽처 인덱스를 추가하도록 구성될 수도 있다. 본 개시의 기법을 구현하는 VVC Draft 7 에 대한 변경의 예들은 다음과 같이 도시된다.

<ADD>

1 과 동일한 ref_wraparound_enabled_flag[ i ] 는 i 번째 서브픽처에 대한 수평 랩-어라운드 모션 보상이 인터 예측에서 적용됨을 특정한다. 0 과 동일한 ref_wraparound_enabled_flag 는 i 번째 서브픽처에 수평 랩-어라운드 모션 보상이 적용되지 않음을 특정한다. (CtbSizeY / MinCbSizeY+1) 의 값이 (subpic_width_in_luma_samples / MinCbSizeY-1) 이상일 때, subpic_width_in_luma_samples 이 i-번째 서브픽처의 서브픽처 폭의 값인 경우, ref_wraparound_enabled_flag 의 값이 0 과 동일해야 한다.

ref_wraparound_offset_minus1[ i ] plus 1 은 MinCbSizeY 루마 샘플들의 유닛들로 i 번째 서브픽처의 수평 랩-어라운드 포지션을 연산하는데 사용되는 오프셋을 특정한다. ref_wraparound_offset_minus1[ i ] 의 값은 (CtbSizeY　/　MinCbSizeY)+1 내지 (subpic_width_in_luma_samples　/　MinCbSizeY)-1 (양쪽 값들을 포함함) 의 범위에 있을 것이다.

</ADD>

<ADD>

RefSubPicIdx 는 참조 픽처의 SubpicIdList[　RefSubPicIdx　] 가 현재 슬라이스의 slice_subpic_id 와 동일하게 하도록 도출된다.

ref_wraparound_offset_minus1[　RefSubPicIdx　] 는 참조 픽처에 의해 PPS 에서 파싱되는 ref_wraparound_offset_minus1[　RefSubPicIdx　] 이다.

</ADD>

<ADD>RefSubPicIdx 는 참조 픽처의 SubpicIdList[　RefSubPicIdx　] 가 현재 슬라이스의 slice_subpic_id 와 동일하게 하도록 유도된다.

ref_wraparound_offset_minus1[　RefSubPicIdx　] 는 참조 픽처에 의해 참조되는 PPS 에서 파싱되는 ref_wraparound_offset_minus1[　RefSubPicIdx　] 이다. </ADD>

<ADD>RefSubPicIdx는 참조 픽처의 SubpicIdList[　RefSubPicIdx　] 가 현재 슬라이스의 slice_subpic_id 와 동일하게 하도록 도출된다.

<ADD>RefSubPicIdx 는 참조 픽처의 SubpicIdList[　RefSubPicIdx　] 가 현재 슬라이스의 slice_subpic_id와 동일하게 하도록 도출된다.

변수 xOffset 는 하기와 동일하게 설정된다:

도 5 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코더 (200) 를 예시하는 블록도이다. 도 5 은 설명의 목적들로 제공되며, 본 개시에서 대체로 예시화되고 설명된 바와 같은 기법들의 한정으로서 고려되지 않아야 한다. 설명의 목적으로, 본 개시는 JEM, VVC (ITU-T H.266, 개발중), 및 HEVC (ITU-T H.265) 의 기법들에 따른 비디오 인코더 (200) 를 기술한다. 그러나, 본 개시의 기법들은 다른 비디오 코딩 표준들로 구성되는 비디오 인코딩 디바이스들에 의해 수행될 수도 있다.

도 5 의 예에서, 비디오 인코더 (200) 는 비디오 데이터 메모리 (230), 모드 선택 유닛 (202), 잔차 생성 유닛 (204), 변환 프로세싱 유닛 (206), 양자화 유닛 (208), 역 양자화 유닛 (210), 역 변환 프로세싱 유닛 (212), 복원 유닛 (214), 필터 유닛 (216), 디코딩된 픽처 버퍼 (DPB) (218), 및 엔트로피 인코딩 유닛 (220) 을 포함한다. 비디오 데이터 메모리 (230), 모드 선택 유닛 (202), 잔차 생성 유닛 (204), 변환 프로세싱 유닛 (206), 양자화 유닛 (208), 역 양자화 유닛 (210), 역 변환 프로세싱 유닛 (212), 복원 유닛 (214), 필터 유닛 (216), DPB (218), 및 엔트로피 인코딩 유닛 (220) 중 임의의 것 또는 전부는 하나 이상의 프로세서들에서 또는 프로세싱 회로부로 구현될 수도 있다. 예를 들어, 비디오 인코더 (200) 의 유닛들은 하드웨어 회로부의 일부로서 또는 FPGA의 프로세서, ASIC 의 일부로서 하나 이상의 회로들 또는 로직 엘리먼트들로서 구현될 수도 있다. 더욱이, 비디오 인코더 (200) 는 이들 및 다른 기능들을 수행하기 위해 부가 또는 대안의 프로세서들 또는 프로세싱 회로부를 포함할 수도 있다.

비디오 데이터 메모리 (230) 는 비디오 인코더 (200) 의 컴포넌트들에 의해 인코딩될 비디오 데이터를 저장할 수도 있다.　 비디오 인코더 (200) 는 예를 들어, 비디오 소스 (104) (도 1) 로부터 비디오 데이터 메모리 (230) 에 저장된 비디오 데이터를 수신할 수도 있다.　 DPB (218) 는 비디오 인코더 (200) 에 의한 후속 비디오 데이터의 예측에 사용하기 위한 참조 비디오 데이터를 저장하는 참조 픽처 메모리로서 작용할 수도 있다.　 비디오 데이터 메모리 (230) 및 DPB (218) 는 동기식 DRAM (SDRAM) 을 포함한 동적 랜덤 액세스 메모리 (DRAM), 자기저항성 RAM (MRAM), 저항성 RAM (RRAM), 또는 다른 유형들의 메모리 디바이스들과 같은 다양한 메모리 디바이스들 중 임의의 것에 의해 형성될 수도 있다.　 비디오 데이터 메모리 (230) 및 DPB (218) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 　다양한 예들에서, 비디오 데이터 메모리 (230) 는, 예시된 바와 같은 비디오 인코더 (200) 의 다른 컴포넌트들과 온-칩이거나 또는 그들 컴포넌트들에 대해 오프-칩일 수도 있다.

본 개시에서, 비디오 데이터 메모리 (230) 에 대한 참조는, 이와 같이 구체적으로 설명되지 않으면 비디오 인코더 (200) 내부의 메모리, 또는 이와 같이 구체적으로 설명되지 않으면 비디오 인코더 (200) 외부의 메모리로 한정되는 것으로서 해석되지 않아야 한다. 오히려, 비디오 데이터 메모리 (230) 에 대한 참조는, 비디오 인코더 (200) 가 인코딩을 위해 수신하는 비디오 데이터 (예를 들어, 인코딩될 현재 블록에 대한 비디오 데이터) 를 저장하는 참조 메모리로서 이해되어야 한다. 도 1 의 메모리 (106) 는 또한 비디오 인코더 (200) 의 다양한 유닛들로부터의 출력들의 일시적 저장을 제공할 수도 있다.

도 5 의 여러 유닛들은 비디오 인코더 (200) 에 의해 수행되는 동작들의 이해를 보조하기 위해 예시된다. 유닛들은 고정 기능 회로들, 프로그래밍가능 회로들, 또는 이들의 조합으로서 구현될 수도 있다. 고정 기능 회로들은 특정 기능을 제공하는 회로들을 지칭하고, 수행될 수 있는 동작들에 대해 미리설정된다. 프로그래밍가능 회로들은 다양한 태스크들을 수행하도록 프로그래밍될 수 있는 회로들을 지칭하고, 수행될 수 있는 동작들에 유연한 기능을 제공한다. 예를 들어, 프로그래밍가능 회로들은, 프로그래밍가능 회로들로 하여금 소프트웨어 또는 펌웨어의 명령들에 의해 정의된 방식으로 동작하게 하는 소프트웨어 또는 펌웨어를 실행할 수도 있다. 고정 기능 회로들은 (예를 들어, 파라미터들을 수신하거나 또는 파라미터들을 출력하기 위해) 소프트웨어 명령들을 실행할 수도 있지만, 고정 기능 회로들이 수행하는 동작들의 유형들은 일반적으로 불변이다. 일부 예들에 있어서, 유닛들 중 하나 이상은 별개의 회로 블록들 (고정 기능 또는 프로그래밍가능) 일 수도 있고, 일부 예들에 있어서, 유닛들 중 하나 이상은 집적 회로들일 수도 있다.

비디오 인코더 (200) 는 프로그래밍가능 회로들로부터 형성된, 산술 로직 유닛들 (ALU들), 기본 함수 유닛들 (EFU들), 디지털 회로들, 아날로그 회로들, 및/또는 프로그래밍가능 코어들을 포함할 수도 있다. 비디오 인코더 (200) 의 동작들이 프로그래밍가능 회로들에 의해 실행되는 소프트웨어를 사용하여 수행되는 예들에서, 메모리 (106) (도 1) 는 비디오 인코더 (200) 가 수신하고 실행하는 소프트웨어의 명령들 (예를 들어, 오브젝트 코드) 를 저장할 수도 있거나, 또는 (도시되지 않은) 비디오 인코더 (200) 내의 다른 메모리가 그러한 명령들을 저장할 수도 있다.

비디오 데이터 메모리 (230) 는 수신된 비디오 데이터를 저장하도록 구성된다. 비디오 인코더 (200) 는 비디오 데이터 메모리 (230) 로부터 비디오 데이터의 픽처을 취출하고, 비디오 데이터를 잔차 생성 유닛 (204) 및 모드 선택 유닛 (202) 에 제공할 수도 있다. 비디오 데이터 메모리 (230) 에서의 비디오 데이터는 인코딩될 원시 비디오 데이터일 수도 있다.

모드 선택 유닛 (202) 은 모션 추정 유닛 (222), 모션 보상 유닛 (224), 및 인트라-예측 유닛 (226) 을 포함한다. 모드 선택 유닛 (202) 은 다른 예측 모드들에 따라 비디오 예측을 수행하기 위해 추가적인 기능 유닛들을 포함할 수도 있다. 예들로서, 모드 선택 유닛 (202) 은 팔레트 유닛, 인트라 블록 카피 유닛 (모션 추정 유닛 (222) 및/또는 모션 보상 유닛 (224) 의 부분일 수도 있음), 아핀 유닛, 선형 모델 (LM) 유닛 등을 포함할 수도 있다.

모드 선택 유닛 (202) 은 일반적으로 인코딩 파라미터들의 조합들 및 그러한 조합들에 대한 결과적인 레이트-왜곡 값들을 테스트하기 위해 다중 인코딩 패스들을 조정한다. 인코딩 파라미터들은 CTU들의 CU들로의 파티셔닝, CU들에 대한 예측 모드들, CU들의 잔차 데이터에 대한 변환 유형들, CU들의 잔차 데이터에 대한 양자화 파라미터들 등을 포함할 수도 있다. 모드 선택 유닛 (202) 은 궁극적으로 다른 테스트된 조합들보다 더 나은 레이트-왜곡 값들을 갖는 인코딩 파라미터들의 조합을 선택할 수도 있다.

비디오 인코더 (200) 는 비디오 데이터 메모리 (230) 로부터 취출된 픽처을 일련의 CTU들로 파티셔닝하고, 슬라이스 내에 하나 이상의 CTU들을 캡슐화할 수도 있다. 모드 선택 유닛 (202) 은 위에 설명된 HEVC 의 쿼드트리 구조 또는 QTBT 구조와 같은, 트리 구조에 따라 픽처의 CTU 를 파티셔닝할 수도 있다. 위에 설명된 바와 같이, 비디오 인코더 (200) 는 트리 구조에 따라 CTU 를 파티셔닝하는 것으로부터 하나 이상의 CU들을 형성할 수도 있다. 그러한 CU 는 일반적으로 "비디오 블록" 또는 "블록" 으로도 또한 지칭될 수도 있다.

일반적으로, 모드 선택 유닛 (202) 은 또한 그의 컴포넌트들 (예를 들어, 모션 추정 유닛 (222), 모션 보상 유닛 (224), 및 인트라-예측 유닛 (226)) 을 제어하여 현재 블록 (예를 들어, 현재 CU, 또는 HEVC 에서, PU 및 TU 의 중첩 부분) 에 대한 예측 블록을 생성한다. 현재 블록의 인터 예측을 위해, 모션 추정 유닛 (222) 은 하나 이상의 레퍼런스 픽처들 (DPB (218) 에 저장된 하나 이상의 이전에 코딩된 픽처들) 에서 하나 이상의 밀접하게 매칭하는 레퍼런스 블록들을 식별하기 위해 모션 탐색을 수행할 수도 있다. 특히, 모션 추정 유닛 (222) 은, 예를 들어, 절대 차이의 합 (SAD), 제곱 차이들의 합 (SSD), 평균 절대 차이 (MAD), 평균 제곱 차이들 (MSD) 등에 따라, 잠재적 레퍼런스 블록이 현재 블록에 얼마나 유사한지를 나타내는 값을 계산할 수도 있다. 모션 추정 유닛 (222) 은 일반적으로 고려되는 레퍼런스 블록과 현재 블록 사이의 샘플 별 차이들을 사용하여 이들 계산들을 수행할 수도 있다. 모션 추정 유닛 (222) 은, 현재 블록에 가장 근접하게 매칭하는 레퍼런스 블록을 표시하는, 이들 계산들로부터 야기되는 최저 값을 갖는 레퍼런스 블록을 식별할 수도 있다.

모션 추정 유닛 (222) 은, 현재 픽처에서 현재 블록의 위치에 대한 참조 픽처들에서의 참조 블록들의 위치들을 정의하는 하나 이상의 모션 벡터들 (MV들) 을 형성할 수도 있다. 그 다음, 모션 추정 유닛 (222) 은 모션 벡터들을 모션 보상 유닛 (224) 에 제공할 수도 있다. 예를 들어, 단방향 인터-예측에 대해, 모션 추정 유닛 (222) 은 단일 모션 벡터를 제공할 수도 있는 반면, 양방향 인터-예측에 대해, 모션 추정 유닛 (222) 은 2개의 모션 벡터들을 제공할 수도 있다. 그 다음, 모션 보상 유닛 (224) 은 모션 벡터들을 사용하여 예측 블록을 생성할 수도 있다. 예를 들어, 모션 보상 유닛 (224) 은 모션 벡터를 사용하여 레퍼런스 블록의 데이터를 취출할 수도 있다. 다른 예로서, 모션 벡터가 분수 샘플 정밀도를 갖는다면, 모션 보상 유닛 (224) 은 하나 이상의 보간 필터들에 따라 예측 블록에 대한 값들을 보간할 수도 있다. 더욱이, 양방향 인터-예측에 대해, 모션 보상 유닛 (224) 은 개별의 모션 벡터들에 의해 식별된 2 개의 참조 블록들에 대한 데이터를 취출하고, 예를 들어, 샘플 별 평균화 또는 가중 평균화를 통해 취출된 데이터를 조합할 수도 있다.

다른 예로서, 인트라-예측, 또는 인트라-예측 코딩에 대해, 인트라-예측 유닛 (226) 은 현재 블록에 이웃하는 샘플들로부터 예측 블록을 생성할 수도 있다. 예를 들어, 방향성 모드들에 대해, 인트라-예측 유닛 (226) 은 일반적으로, 이웃하는 샘플들의 값들을 수학적으로 결합하고, 현재 블록에 걸쳐 정의된 방향에서 이들 계산된 값들을 파퓰레이팅하여 예측 블록을 생성할 수도 있다. 다른 예로서, DC 모드에 대해, 인트라-예측 유닛 (226) 은 현재 블록에 대한 이웃 샘플들의 평균을 계산하고 예측 블록을 생성하여 예측 블록의 각각의 샘플에 대해 이러한 결과적인 평균을 포함할 수도 있다.

모드 선택 유닛 (202) 은 예측 블록을 잔차 생성 유닛 (204) 에 제공한다. 잔차 생성 유닛 (204) 은 비디오 데이터 메모리 (230) 로부터의 현재 블록의 원시의, 인코딩되지 않은 버전 및 모드 선택 유닛 (202) 으로부터의 예측 블록을 수신한다. 잔차 생성 유닛 (204) 은 현재 블록과 예측 블록 사이의 샘플 별 차이를 계산한다. 결과의 샘플별 차이는 현재 블록에 대한 잔차 블록을 정의한다. 일부 예들에서, 잔차 생성 유닛 (204) 은 또한 RDPCM (residual differential pulse code modulation) 을 사용하여 잔차 블록을 생성하기 위해 잔차 블록에서의 샘플 값들 사이의 차이를 결정할 수도 있다. 일부 예들에서, 잔차 생성 유닛 (204) 은 이진 감산을 수행하는 하나 이상의 감산 회로를 사용하여 형성될 수도 있다.

모드 선택 유닛 (202) 이 CU들을 PU들로 파티셔닝하는 예들에서, 각각의 PU 는 루마 예측 유닛 및 대응하는 크로마 예측 유닛들과 연관될 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 다양한 사이즈를 갖는 PU들을 지원할 수도 있다. 상기 나타낸 바와 같이, CU 의 사이즈는 CU 의 루마 코딩 블록의 사이즈를 지칭할 수도 있고 PU 의 사이즈는 PU 의 루마 예측 블록의 사이즈를 지칭할 수도 있다. 특정 CU 의 사이즈가 2Nx2N 임을 가정하면, 비디오 인코더 (200) 는 인트라-예측을 위해 2Nx2N 또는 NxN 의 PU 사이즈들을 지원하고, 인터-예측을 위해 2Nx2N, 2NxN, Nx2N, NxN, 기타 등등의 대칭적인 PU 사이즈들을 지원할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 또한, 인터 예측을 위해 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 크기들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다.

모드 선택 유닛 (202) 이 CU 를 PU들로 추가로 파티셔닝하지 않는 예들에 있어서, 각각의 CU 는 루마 코딩 블록 및 대응하는 크로마 코딩 블록들과 연관될 수도 있다. 위와 같이, CU 의 사이즈는 CU 의 루마 코딩 블록의 사이즈를 지칭할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 2Nx2N, 2NxN, 또는 Nx2N 의 CU 크기들을 지원할 수도 있다.

몇개의 예로서, 인트라-블록 카피 모드 코딩, 아핀-모드 코딩, 및 선형 모델 (LM) 모드 코딩과 같은 다른 비디오 코딩 기술에 대해, 모드 선택 유닛 (202) 은 코딩 기술과 연관된 각각의 유닛들을 통해, 인코딩되는 현재 블록을 위한 예측 블록을 생성한다. 팔레트 모드 코딩과 같은 일부 예들에 있어서, 모드 선택 유닛 (202) 은 예측 블록을 생성하지 않을 수도 있고, 대신, 선택된 팔레트에 기초하여 블록을 복원하는 방식을 표시하는 신택스 엘리먼트들을 생성할 수도 있다. 그러한 모드들에서, 모드 선택 유닛 (202) 은 이들 구문 요소들을 인코딩될 엔트로피 인코딩 유닛 (220) 에 제공할 수도 있다.

위에 설명된 바와 같이, 잔차 생성 유닛 (204) 은 현재 블록 및 대응하는 예측 블록을 위한 비디오 데이터를 수신한다. 잔차 생성 유닛 (204) 은 그 후 현재 블록을 위한 잔차 블록을 생성한다. 잔차 블록을 생성하기 위해, 잔차 생성 유닛 (204) 은 예측 블록과 현재 블록 사이의 샘플 별 차이들을 계산한다.

변환 프로세싱 유닛 (206) 은 잔차 블록에 하나 이상의 변환들을 적용하여 변환 계수들의 블록 (본원에서는 "변환 계수 블록" 으로 지칭됨) 을 생성한다. 변환 프로세싱 유닛 (206) 은 다양한 변환들을 잔차 블록에 적용하여 변환 계수 블록을 형성할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (206) 은 이산 코사인 변환 (DCT), 방향성 변환, Karhunen-Loeve 변환 (KLT) 또는 개념적으로 유사한 변환을 잔차 블록에 적용할 수도 있다. 일부 예들에 있어서, 변환 프로세싱 유닛 (206) 은 잔차 블록에 대한 다중의 변환들, 예를 들어, 1 차 변환 및 2 차 변환, 예를 들어 회전 변환을 수행할 수도 있다. 일부 예들에서, 변환 프로세싱 유닛 (206) 은 잔차 블록에 변환들을 적용하지 않는다.

양자화 유닛 (208) 은 양자화된 변환 계수 블록을 생성하기 위해 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (208) 은 현재 블록과 연관된 양자화 파라미터 (QP) 값에 따라 변환 계수 블록의 변환 계수들을 양자화할 수도 있다. 비디오 인코더 (200) 는 (예를 들어, 모드 선택 유닛 (202) 을 통해) CU 와 연관된 QP 값을 조정함으로써 현재 블록과 연관된 변환 계수 블록들에 적용되는 양자화도를 조정할 수도 있다. 양자화는 정보의 손실을 도입할 수도 있으며, 따라서, 양자화된 변환 계수들은 변환 프로세싱 유닛 (206) 에 의해 생성된 원래 변환 계수들보다 더 낮은 정밀도를 가질 수도 있다.

역 양자화 유닛 (210) 및 역 변환 프로세싱 유닛 (212) 은 각각 양자화된 변환 계수 블록에 역 양자화 및 역 변환들을 적용하여, 변환 계수 블록으로부터 잔차 블록을 복원할 수도 있다. 복원 유닛 (214) 은 모드 선택 유닛 (202) 에 의해 생성된 예측 블록 및 복원된 잔차 블록에 기초하여 (잠재적으로 어느 정도의 왜곡을 가짐에도 불구하고) 현재 블록에 대응하는 복원된 블록을 생성할 수도 있다. 예를 들어, 복원 유닛 (214) 은 복원된 잔차 블록의 샘플들을, 모드 선택 유닛 (202) 에 의해 생성된 예측 블록으로부터의 대응하는 샘플들에 가산하여 복원된 블록을 생성할 수도 있다.

필터 유닛 (216) 은 복원된 블록들에 대해 하나 이상의 필터 동작을 수행할 수도 있다. 예를 들어, 필터 유닛 (216) 은 CU들의 에지들을 따라 블록크니스 아티팩트 (blockiness artifacts) 를 감소시키기 위해 디블록킹 동작들을 수행할 수도 있다. 필터 유닛 (216) 의 동작들은 일부 예들에서 스킵될 수도 있다.

비디오 인코더 (200) 는 DPB (218) 에 복원된 블록들을 저장한다. 예를 들어, 필터 유닛 (216) 의 동작들이 필요하지 않은 예들에 있어서, 복원 유닛 (214) 은 복원된 블록들을 DPB (218) 에 저장할 수도 있다. 필터 유닛 (216) 의 동작들이 필요한 예들에 있어서, 필터 유닛 (216) 은 필터링된 복원된 블록들을 DPB (218) 에 저장할 수도 있다. 모션 추정 유닛 (222) 및 모션 보상 유닛 (224) 은 복원된 (및 잠재적으로 필터링된) 블록들로부터 형성된 DPB (218) 로부터 참조 픽처를 취출하여, 후속 인코딩된 픽처들의 블록들을 인터-예측할 수도 있다. 또한, 인트라-예측 유닛 (226) 은 현재 픽처에서 다른 블록들을 인트라-예측하기 위해 현재 픽처의 DPB (218) 내의 복원된 블록들을 사용할 수도 있다.

일반적으로, 엔트로피 인코딩 유닛 (220) 은 비디오 인코더 (200) 의 다른 기능 컴포넌트들로부터 수신된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (220) 은 양자화 유닛 (208) 으로부터의 양자화된 변환 계수 블록들을 엔트로피 인코딩할 수도 있다. 다른 예로서, 엔트로피 인코딩 유닛 (220) 은 모드 선택 유닛 (202) 으로부터 예측 신택스 엘리먼트들 (예를 들어, 인트라-예측에 대한 인트라-모드 정보 또는 인터-예측에 대한 모션 정보) 를 엔트로피 인코딩할 수도 있다. 엔트로피 인코딩 유닛 (220) 은 엔트로피-인코딩된 데이터를 생성하기 위해, 비디오 데이터의 다른 예인, 신택스 엘리먼트들에 대해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (220) 은 컨텍스트 적응적 가변 길이 코딩 (CAVLC) 동작, CABAC 동작, V2V (variable-to-variable) 길이 코딩 동작, 신택스 기반 컨텍스트 적응적 이진 산술 코딩 (SBAC) 동작, 확률 인터벌 파티셔닝 엔트로피 (PIPE) 코딩 동작, 지수-골롬 인코딩 동작, 또는 다른 유형의 엔트로피 인코딩 동작을 데이터에 대해 수행할 수도 있다. 일부 예들에서, 엔트로피 인코딩 유닛 (220) 은 신택스 엘리먼트들이 엔트로피 인코딩되지 않는 바이패스 모드에서 동작할 수도 있다.

비디오 인코더 (200) 는 픽처 또는 슬라이스의 블록들을 복원하는데 필요한 엔트로피 인코딩된 신택스 엘리먼트들을 포함하는 비트스트림을 출력할 수도 있다. 특히, 엔트로피 인코딩 유닛 (220) 이 비트스트림을 출력할 수도 있다.

상기 설명된 동작들은 블록에 관하여 설명된다. 그러한 설명은 루마 코딩 블록 및/또는 크로마 코딩 블록들에 대한 동작들인 것으로서 이해되어야 한다. 상술한 바와 같이, 일부 예들에서, 루마 코딩 블록 및 크로마 코딩 블록들은 CU 의 루마 및 크로마 성분들이다. 일부 예들에 있어서, 루마 코딩 블록 및 크로마 코딩 블록들은 PU 의 루마 및 크로마 컴포넌트들이다.

일부 예들에 있어서, 루마 코딩 블록에 대해 수행된 동작들은 크로마 코딩 블록들에 대해 반복될 필요가 없다. 일 예로서, 루마 코딩 블록에 대한 모션 벡터 (MV) 및 레퍼런스 픽처를 식별하기 위한 동작들이, 크로마 블록들에 대한 MV 및 레퍼런스 픽처를 식별하기 위해 반복될 필요는 없다. 오히려, 루마 코딩 블록에 대한 MV 는 크로마 블록들에 대한 MV 를 결정하도록 스케일링될 수도 있으며, 참조 픽처는 동일할 수도 있다. 다른 예로서, 인트라-예측 프로세스는 루마 코딩 블록 및 크로마 코딩 블록들에 대해 동일할 수도 있다.

비디오 인코더 (200) 는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로에서 구현되고 아핀 선형 가중 인트라 예측에서의 업샘플링을 위한 기법들을 포함하는, 본 개시의 기법들을 수행하도록 구성된 하나 이상의 프로세싱 유닛을 포함하는 비디오 데이터를 인코딩하도록 구성된 디바이스의 예를 나타낸다.

도 6 은 이 개시의 기법들을 수행할 수도 있는 이 예의 비디오 디코더 (300) 를 예시하는 블록 다이어그램이다. 도 6 은 설명의 목적들을 위해 제공되고, 본 개시에서 폭넓게 예시 및 설명된 바와 같은 기법들에 대해 한정하는 것은 아니다. 설명의 목적으로, 본 개시는 JEM, VVC (ITU-T H.266, 개발중) 및 HEVC (ITU-T H.265) 의 기법들에 따른 비디오 디코더 (300) 를 기술한다. 그러나, 본 개시의 기법들은 다른 비디오 코딩 표준들에 대해 구성되는 비디오 코딩 디바이스들에 의해 수행될 수도 있다.

도 6 의 예에서, 비디오 디코더 (300) 는, 코딩된 픽처 버퍼 (CPB) 메모리 (320), 엔트로피 디코딩 유닛 (302), 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 복원 유닛 (310), 필터 유닛 (312), 및 디코딩된 픽처 버퍼 (DPB) (314) 를 포함한다. CPB 메모리 (320), 엔트로피 디코딩 유닛 (302), 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 재구성 유닛 (310), 필터 유닛 (312), 및 DPB (314) 의 어느 것 또는 전부는 하나 이상의 프로세서들에서 또는 프로세싱 회로부로 구현될 수도 있다. 예를 들어, 비디오 디코더 (300) 의 유닛들은 하드웨어 회로부의 일부로서 또는 FPGA 의 프로세서, ASIC 의 일부로서 하나 이상의 회로들 또는 로직 엘리먼트들로서 구현될 수도 있다. 더욱이, 비디오 디코더 (300) 는 이들 및 다른 기능들을 수행하기 위해 부가 또는 대안의 프로세서들 또는 프로세싱 회로부를 포함할 수도 있다.

예측 프로세싱 유닛 (304) 은 모션 보상 유닛 (316) 및 인트라-예측 유닛 (318) 을 포함한다. 예측 프로세싱 유닛 (304) 은 다른 예측 모드들에 따라 예측을 수행하기 위해 부가 유닛들을 포함할 수도 있다. 예들로서, 예측 프로세싱 유닛 (304) 은 팔레트 유닛, 인트라-블록 카피 유닛 (모션 보상 유닛 (316) 의 부분을 형성할 수도 있음), 아핀 유닛, 선형 모델 (LM) 유닛 등을 포함할 수도 있다. 다른 예들에서, 비디오 디코더 (300) 는 더 많거나, 더 적거나, 또는 상이한 기능 컴포넌트들을 포함할 수도 있다.

CPB 메모리 (320) 는, 비디오 디코더 (300) 의 컴포넌트들에 의해 디코딩될 인코딩된 비디오 비트스트림과 같은 비디오 데이터를 저장할 수도 있다.　 CPB 메모리 (320) 에 저장된 비디오 데이터는, 예를 들어 컴퓨터 판독가능 매체 (110) (도 1) 로부터 획득될 수도 있다.　 CPB 메모리 (320) 는 인코딩된 비디오 비트스트림으로부터 인코딩된 비디오 데이터 (예를 들어, 신택스 엘리먼트들) 를 저장하는 CPB 를 포함할 수도 있다.　 또한, CPB 메모리 (320) 는 비디오 디코더 (300) 의 다양한 유닛들로부터의 출력들을 나타내는 일시적 데이터와 같은, 코딩된 픽처의 신택스 엘리먼트들 이외의 비디오 데이터를 저장할 수도 있다. DPB (314) 는 일반적으로, 인코딩된 비디오 비트스트림의 후속 데이터 또는 픽처들을 디코딩할 때, 참조 비디오 데이터로서 비디오 디코더 (300) 가 출력 및/또는 사용할 수도 있는 디코딩된 픽처들을 저장한다.　 CPB 메모리 (320) 및 DPB (314) 는 SDRAM 을 포함한 DRAM, MRAM, RRAM, 또는 다른 유형들의 메모리 디바이스들과 같은 다양한 메모리 디바이스들 중 임의의 메모리 디바이스에 의해 형성될 수도 있다.　 CPB 메모리 (320) 및 DPB (314) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 다양한 예들에서, CPB 메모리 (320) 는 비디오 디코더 (300) 의 다른 컴포넌트들과 온-칩이거나 또는 그들 컴포넌트들에 대해 오프-칩일 수도 있다.

추가적으로 또는 대안적으로, 일부 예들에서, 비디오 디코더 (300) 는 메모리 (120) (도 1) 로부터 코딩된 비디오 데이터를 취출할 수도 있다. 즉, 메모리 (120) 는 CPB 메모리 (320) 로 상기 논의된 바와 같이 데이터를 저장할 수도 있다. 마찬가지로, 메모리 (120) 는 비디오 디코더 (300) 의 기능성의 일부 또는 전부가 비디오 디코더 (300) 의 프로세싱 회로에 의해 실행될 소프트웨어에서 구현될 때, 비디오 디코더 (300) 에 의해 실행될 명령들을 저장할 수도 있다.

도 6 에 도시된 여러 유닛들은 비디오 디코더 (300) 에 의해 수행되는 동작들의 이해를 보조하기 위해 예시되어 있다. 유닛들은 고정 기능 회로들, 프로그래밍가능 회로들, 또는 이들의 조합으로서 구현될 수도 있다. 도 5 과 유사하게, 고정 기능 회로들은 특정 기능을 제공하는 회로들을 지칭하며, 수행될 수 있는 동작들에 대해 미리설정된다. 프로그래밍가능 회로들은 다양한 태스크들을 수행하도록 프로그래밍될 수도 있는 회로들을 지칭하고, 수행될 수도 있는 동작들에서 유연한 기능성을 제공한다. 예를 들어, 프로그래밍가능 회로들은, 프로그래밍가능 회로들이 소프트웨어 또는 펌웨어의 명령들에 의해 정의된 방식으로 동작하게 하는 소프트웨어 또는 펌웨어를 실행할 수도 있다. 고정 기능 회로들은 (예를 들어, 파라미터들을 수신하거나 또는 파라미터들을 출력하기 위해) 소프트웨어 명령들을 실행할 수도 있지만, 고정 기능 회로들이 수행하는 동작들의 유형들은 일반적으로 불변이다. 일부 예들에서, 유닛들의 하나 이상은 별개의 회로 블록들 (고정 기능 또는 프로그래밍가능) 일 수도 있고, 일부 예들에서, 유닛들의 하나 이상은 집적 회로들일 수도 있다.

비디오 디코더 (300) 는 프로그래밍가능 회로들로부터 형성된, ALU 들, EFU들, 디지털 회로들, 아날로그 회로들, 및/또는 프로그래밍가능 코어들을 포함할 수도 있다. 비디오 디코더 (300) 의 동작들이 프로그래밍가능 회로들 상에서 실행하는 소프트웨어에 의해 수행되는 예들에서, 온-칩 또는 오프-칩 메모리는 비디오 디코더 (300) 가 수신하고 실행하는 소프트웨어의 명령들 (예를 들어, 물체 코드) 을 저장할 수도 있다.

엔트로피 디코딩 유닛 (302) 은 인코딩된 비디오 데이터를 CPB 로부터 수신하고, 비디오 데이터를 엔트로피 디코딩하여 신택스 엘리먼트들을 재생성할 수도 있다. 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 복원 유닛 (310), 및 필터 유닛 (312) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성할 수도 있다.

일반적으로, 비디오 디코더 (300) 는 블록 별 기반으로 픽처를 복원한다. 비디오 디코더 (300) 는 개별적으로 각각의 블록에 대해 복원 동작을 수행할 수도 있다 (여기서 현재 복원되는, 즉 디코딩되는 블록은 "현재 블록" 으로서 지칭될 수도 있음).

엔트로피 디코딩 유닛 (302) 은, 양자화 파라미터 (QP) 및/또는 변환 모드 표시(들)와 같은 변환 정보 뿐만 아니라, 양자화된 변환 계수 블록의 양자화된 변환 계수들을 정의하는 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 역 양자화 유닛 (306) 은 양자화된 변환 계수 블록과 연관된 QP 를 사용하여, 양자화도 및 마찬가지로, 역 양자화 유닛 (306) 이 적용할 역 양자화도를 결정할 수도 있다. 역 양자화 유닛 (306) 은, 예를 들어, 양자화된 변환 계수들을 역 양자화하기 위해 비트단위 좌측-시프트 동작을 수행할 수도 있다. 이에 의해, 역 양자화 유닛 (306) 은 변환 계수들을 포함하는 변환 계수 블록을 형성할 수도 있다.

역 양자화 유닛 (306) 이 변환 계수 블록을 형성한 후, 역 변환 프로세싱 유닛 (308) 은 현재 블록과 연관된 잔차 블록을 생성하기 위해 변환 계수 블록에 하나 이상의 역 변환들을 적용할 수도 있다. 예를 들어, 역변환 프로세싱 유닛 (308) 은 역 DCT, 역 정수 변환, 역 Karhunen-Loeve 변환 (KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수도 있다.

또한, 예측 프로세싱 유닛 (304) 은 엔트로피 디코딩 유닛 (302) 에 의해 엔트로피 디코딩된 예측 정보 신택스 엘리먼트들에 따라 예측 블록을 생성한다. 예를 들어, 예측 정보 신택스 엘리먼트들이 현재 블록이 인터 예측된 것을 표시하면, 모션 보상 유닛 (316) 은 예측 블록을 생성할 수도 있다. 이 경우에, 예측 정보 신택스 엘리먼트들은 참조 블록을 취출할 DPB (314) 에서의 참조 픽처 뿐만 아니라 현재 픽처에서 현재 블록의 위치에 대한 참조 픽처에서 참조 블록의 위치를 식별하는 모션 벡터를 표시할 수도 있다. 모션 보상 유닛 (316) 은 일반적으로 모션 보상 유닛 (224) (도 5) 에 대하여 설명된 것과 실질적으로 유사한 방식으로 인터-예측 프로세스를 수행할 수도 있다.

다른 예로서, 예측 정보 신택스 엘리먼트가 현재 블록이 인트라-예측되는 것을 표시하면, 인트라-예측 유닛 (318) 은 예측 정보 신택스 엘리먼트들에 의해 표시된 인트라-예측 모드에 따라 예측 블록을 생성할 수도 있다. 다시, 인트라-예측 유닛 (318) 은 일반적으로 인트라-예측 유닛 (226) (도 5) 에 대하여 설명된 것과 실질적으로 유사한 방식으로 인트라-예측 프로세스를 수행할 수도 있다. 인트라-예측 유닛 (318) 은 DPB (314) 로부터 현재 블록에 대한 이웃하는 샘플들의 데이터를 취출할 수도 있다.

복원 유닛 (310) 은 예측 블록 및 잔차 블록을 사용하여 현재 블록을 복원할 수도 있다. 예를 들어, 복원 유닛 (310) 은 잔차 픽셀 블록의 샘플들을 예측 블록의 대응하는 샘플들에 가산하여 현재 블록을 복원할 수도 있다.

필터 유닛 (312) 은 복원 블록들에 대해 하나 이상의 필터 동작들을 수행할 수도 있다. 예를 들어, 필터 유닛 (312) 은 복원된 블록들의 에지들을 따라 블록화 아티팩트를 감소시키기 위해 디블록킹 동작들을 수행할 수도 있다. 필터 유닛 (312) 의 동작들이 모든 예들에서 반드시 수행되는 것은 아니다.

비디오 디코더 (300) 는 복원된 블록들을 DPB (314) 에 저장할 수도 있다. 예를 들어, 필터 유닛 (312) 의 동작들이 수행되는 않은 예들에 있어서, 복원 유닛 (310) 이, 복원된 블록들을 DPB (314) 에 저장할 수도 있다. 필터 유닛 (312) 의 동작들이 수행되는 예들에 있어서, 필터 유닛 (312) 이, 필터링된 복원된 블록들을 DPB (314) 에 저장할 수도 있다. 상기 논의된 바와 같이, DPB (314) 는 예측 프로세싱 유닛 (304) 에, 후속 모션 보상을 위한 이전에 디코딩된 픽처들 및 인트라-예측을 위한 현재 픽처의 샘플들과 같은 레퍼런스 정보를 제공할 수도 있다. 더욱이, 비디오 디코더 (300) 는 도 1 의 디스플레이 디바이스 (118) 와 같은 디스플레이 디바이스 상에의 후속 프리젠테이션을 위해 DPB (314) 로부터 디코딩된 픽처들 (예를 들어, 디코딩된 비디오) 을 출력할 수도 있다.

이러한 방식으로, 비디오 디코더 (300) 는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로부로 구현되고 청구항 섹션의 기법을 포함하는 본 개시의 기법들을 수행하도록 구성된 하나 이상의 프로세싱 유닛들을 포함하는 비디오 디코딩 디바이스의 예를 나타낸다.

도 7 은 현재 블록을 인코딩하기 위한 일 예의 방법을 예시하는 플로우차트이다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 인코더 (200) (도 1 및 도 5) 에 대하여 설명되어 있지만, 다른 디바이스들이 도 7 의 것과 유사한 방법을 수행하도록 구성될 수도 있음을 이해해야 한다.

이 예에서, 비디오 인코더 (200) 는 초기에 현재 블록을 예측한다 (350). 예를 들어, 비디오 인코더 (200) 는 현재 블록에 대한 예측 블록을 형성할 수도 있다. 비디오 인코더 (200) 는 그 후에, 현재 블록에 대한 잔차 블록을 계산할 수도 있다 (352). 잔차 블록을 계산하기 위해, 비디오 인코더 (200) 는 오리지널의 인코딩되지 않은 블록과 현재 블록에 대한 예측 블록 사이의 차이를 계산할 수도 있다. 비디오 인코더 (200) 는 그 후 잔차 블록을 변환하고 잔차 블록의 변환 계수들을 양자화할 수도 있다 (354). 다음으로, 비디오 인코더 (200) 는 잔차 블록의 양자화된 변환 계수들을 스캔할 수도 있다 (356). 스캔 동안, 또는 스캔에 후속하여, 비디오 인코더 (200) 는 변환 계수들을 엔트로피 인코딩할 수도 있다 (358). 예를 들어, 비디오 인코더 (200) 는 CAVLC 또는 CABAC 를 사용하여 변환 계수들을 인코딩할 수도 있다. 그 다음, 비디오 인코더 (200) 는 블록의 엔트로피 인코딩된 데이터를 출력할 수도 있다 (360).

도 8 은 비디오 데이터의 현재 블록을 디코딩하기 위한 일 예의 방법을 예시하는 플로우차트이다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 디코더 (300) (도 1 및 도 6) 에 대하여 설명되어 있지만, 다른 디바이스들이 도 8 의 것과 유사한 방법을 수행하도록 구성될 수도 있음을 이해해야 한다.

비디오 디코더 (300) 는 현재 블록에 대한 엔트로피 코딩된 데이터, 예를 들어 엔트로피 인코딩된 예측 정보 및 현재 블록에 대응하는 잔차 블록의 계수들에 대한 엔트로피 인코딩된 데이터를 수신할 수도 있다 (370). 비디오 디코더 (300) 는 엔트로피 인코딩된 데이터를 엔트로피 디코딩하여 현재 블록에 대한 예측 정보를 결정하고 잔차 블록의 계수들을 재생할 수도 있다 (372). 비디오 디코더 (300) 는 현재 블록에 대한 예측 블록을 계산하기 위해, 예를 들어 현재 블록에 대한 예측 정보에 의해 표시된 바와 같은 인트라- 또는 인터-예측 모드를 사용하여, 현재 블록을 예측할 수도 있다 (374). 그 다음, 비디오 디코더 (300) 는 양자화된 변환 계수들의 블록을 생성하기 위해, 재생된 계수들을 역 스캐닝할 수도 있다 (376). 그 다음, 비디오 디코더 (300) 는 잔차 블록을 생성하기 위해 변환 계수들을 역 양자화 및 역 변환할 수도 있다 (378). 비디오 디코더 (300) 는 궁극적으로 예측 블록과 잔차 블록을 결합함으로써 현재 블록을 디코딩할 수도 있다 (380).

도 9 는 비디오 데이터의 현재 블록을 인코딩하기 위한 예시적인 방법을 예시한 플로우차트이다. 비디오 데이터는 예를 들어, 360-도 비디오 데이터일 수도 있다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 인코더 (200) (도 1 및 도 5) 에 대하여 설명되어 있지만, 다른 디바이스들이 도 9 의 것과 유사한 방법을 수행하도록 구성될 수도 있음을 이해해야 한다.

비디오 인코더 (200) 는 랩어라운드 오프셋에 대한 값을 결정한다 (400). 비디오 데이터의 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 비디오 인코더 (200) 는 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정한다 (402). 참조 픽처는 예를 들어, PERP 포맷된 픽처일 수도 있다. 참조 픽처의 좌측 부분과 참조 픽처의 우측 부분이 동일하게 패딩될 수도 있다.

비디오 인코더 (200) 는 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정한다 (404). 수평 랩 어라운드 위치는, 예를 들어, 예측 블록의 상부-좌측 코너에 대응할 수도 있다.

비디오 인코더 (200) 는 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정한다 (406). 비디오 인코더 (200) 는, 예를 들어, 참조 픽처에 대한 픽처 폭 및 픽처 높이에 추가로 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고, 참조 픽처에 대한 픽처 폭 및 픽처 높이를 식별하는 정보를 PPS 데이터 구조에 포함시킬 수도 있다.

비디오 인코더 (200) 는, 현재 픽처에 대한 PPS 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함한다 (408). 랩어라운드 오프셋은, 예를 들어, 제 1 서브픽처에 대한 제 1 랩어라운드 오프셋일 수도 있고, 비디오 인코더 (200) 는 제 1 서브픽처와 동일한 픽처의 일부인 제 2 서브픽처에 대한 제 2 랩어라운드 오프셋에 대한 값을 PPS 데이터 구조에 포함하도록 구성될 수도 있다. 비디오 인코더 (200) 는 예를 들어, 수평 랩 어라운드 모션 보상이 블록에 대하여 인에이블됨을 결정하고 수평 랩 어라운드 모션 보상이 블록에 대해 인에이블됨을 표시하는 신택스 엘리먼트를 PPS 데이터 구조에 포함할 수도 있고, 그리고 수평 랩 어라운드 모션 보상이 블록에 대하여 인에이블된다고 결정하는 것에 응답하여 PPS 데이터 구조에 랩어라운드 오프셋에 대한 값을 포함할 수도 있다.

비디오 인코더 (200) 는 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력한다 (410). 비디오 인코더 (200) 는 또한 인코딩된 비디오 데이터의 비트스트림에서, SPS ID 값을 갖는 SPS 를 포함할 수 있고 PPS 데이터 구조는 SPS ID 값을 식별하는 신택스 엘리먼트를 포함할 수도 있다. 비디오 인코더 (200) 예를 들어, 디코딩 및 디스플레이를 위한 비트스트림을 출력하는 것에 의해 또는 이후 디코딩을 위하여 비트스트림을 저장하는 것에 의해 인코딩된 비디오 데이터의 비트스트림을 출력할 수도 있다.

도 10 은 비디오 데이터의 현재 블록을 디코딩하기 위한 일 예의 방법을 예시하는 플로우차트이다. 비디오 데이터는 예를 들어, 360-도 비디오 데이터일 수도 있다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 디코더 (300) (도 1 및 도 6) 에 대하여 설명되어 있지만, 다른 디바이스들이 도 10 의 것과 유사한 방법을 수행하도록 구성될 수도 있음을 이해해야 한다.

비디오 디코더 (300) 는 비디오 데이터의 현재 픽처에 대한 PPS 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득할 수도 있다 (420). 비디오 디코더 (300) 는 예를 들어, PPS 데이터 구조에서 신택스 엘리먼트를 수신하고, 수평 랩 어라운드 모션 보상이 신택스 엘리먼트의 값에 기초하여 블록에 대해 인에이블된다고 결정하고, 그리고 수평 랩 어라운드 모션 보상이 블록에 대해 인에이블된다고 결정하는 것에 응답하여 랩어라운드 오프셋에 대한 값을 수신할 수도 있다. 비디오 디코더 (300) 는 또한 SPS ID 값을 갖는 SPS 를 수신할 수도 있고 PPS 데이터 구조는 SPS ID 값을 식별하는 신택스 엘리먼트를 포함할 수도 있다. 랩어라운드 오프셋은, 예를 들어, 제 1 서브픽처에 대한 제 1 랩어라운드 오프셋일 수도 있고, 비디오 디코더 (300) 는 또한, PPS 데이터 구조로부터, 제 2 서브픽처에 대한 제 2 랩어라운드 오프셋에 대한 값을 획득하도록 구성될 수도 있고, 제 1 서브픽처 및 제 2 서브픽처는 동일한 픽처의 서브픽처들이다.

현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 비디오 디코더 (300) 는 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정한다 (422). 참조 픽처는 예를 들어, PERP 포맷된 픽처일 수도 있다. 참조 픽처의 좌측 부분과 참조 픽처의 우측 부분이 동일하게 패딩될 수도 있다. 참조 픽처는 현재 픽처에 대한 PPS 데이터 구조와 별개인 연관된 PPS 데이터 구조를 가질 수도 있다.

비디오 디코더 (300) 는 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정한다 (424). 수평 랩 어라운드 포지션은, 예를 들어, 예측 블록의 상부-좌측 코너에 대응할 수도 있다. 비디오 디코더 (300) 는 또한,참조 픽처에 대한 픽처 폭 및 픽처 높이를 식별하는 정보를 PPS 데이터 구조에서 수신하고, 참조 픽처에 대한 픽처 폭 및 픽처 높이에 추가로 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정할 수도 있다.

비디오 디코더 (300) 는 수평 랩 어라운드 포지션에 기초하여 블록에 대한 예측 블록을 결정한다 (426). 비디오 디코더 (300) 는 또한, 잔차 블록을 결정하고, 비디오 데이터의 복원된 블록을 결정하기 위해 예측 블록에 잔차 블록을 추가하고, 최종 디코딩된 블록을 결정하기 위해 복원된 블록에 하나 이상의 필터들을 적용하고, 그리고 최종 디코딩된 블록을 포함하는 비디오 데이터의 디코딩된 픽처를 출력하도록 구성된다.

다음 조항은 위에 설명된 디바이스들의 피처들 및 기법들을 설명한다.

조항 1: 비디오 데이터를 디코딩하는 방법은 픽처 파라미터 세트 (PPS) 에서, 하나 이상의 랩어라운드 오프셋들을 수신하는 단계; 및 본 개시에 설명된 어느 기법 또는 기법들의 조합에 따라 하나 이상의 랩어라운드 오프셋들을 프로세싱하는 단계를 포함한다.

조항 2: 조항 1 의 방법에서, SPS ID 값을 갖는 시퀀스 파라미터 세트 (SPS) 를 수신하는 단계를 더 포함하고, PPS 는 SPS ID 값을 식별하는 신택스 엘리먼트를 포함한다.

조항 3: 비디오 데이터를 디코딩하기 위한 디바이스로서, 조항 1 또는 2 의 방법을 수행하기 위한 하나 이상의 수단을 포함한다.

조항 4: 조항 3 의 디바이스에서, 하나 이상의 수단은 회로부로 구현되는 하나 이상의 프로세서들을 포함한다.

조항 5: 조항 3 또는 4 의 디바이스는 비디오 데이터를 저장하도록 메모리를 더 포함한다.

조항 6: 조항들 3-5 중 어느 것의 디바이스는, 디코딩된 비디오 데이터를 디스플레이하도록 구성된 디스플레이를 더 포함한다.

조항 7: 조항들 3-6 의 어느 것의 디바이스에서, 디바이스는 카메라, 컴퓨터, 모바일 디바이스, 브로드캐스트 수신기 디바이스 또는 셋-톱 박스 중 하나 이상을 포함한다.

조항 8: 조항들 3-7 중 임의의 것의 디바이스에서, 디바이스는 비디오 디코더를 포함한다.

조항 9: 비디오 데이터를 인코딩하는 방법은 본 개시에 설명된 어느 기법 또는 기법들의 조합에 따라 하나 이상의 랩어라운드 오프셋들을 결정하는 단계; 및 하나 이상의 랩어라운드 오프셋을 포함하는 픽처 파라미터 세트를 생성하는 단계를 포함한다.

조항 10: 조항 1 의 방법은, SPS ID 값을 갖는 시퀀스 파라미터 세트 (SPS) 를 생성하는 단계를 더 포함하고, PPS 는 SPS ID 값을 식별하는 신택스 엘리먼트를 포함한다.

조항 11: 비디오 데이터를 디코딩하기 위한 디바이스로서, 조항 9 또는 10 의 방법을 수행하기 위한 하나 이상의 수단을 포함한다.

조항 12: 조항 11 의 디바이스에서, 하나 이상의 수단은 회로부로 구현된 하나 이상의 프로세서들을 포함한다.

조항 13: 조항 11 또는 12 의 디바이스는 비디오 데이터를 저장하도록 메모리를 더 포함한다.

조항 14: 조항들 11-13 의 어느 것의 디바이스에서, 비디오 데이터를 캡처하도록 구성된 카메라를 더 포함한다.

조항 15: 조항들 11-14 의 어느 것의 디바이스에서, 디바이스는 카메라, 컴퓨터, 또는 모바일 디바이스 중 하나 이상을 포함한다.

조항 16: 조항들 11-15 의 어느 것의 디바이스에서, 디바이스는 비디오 인코더를 포함한다.

조항 17: 명령들이 저장된 컴퓨터 판독가능 저장 매체로서, 명령들은, 실행될 때, 하나 이상의 프로세서들로 하여금 조항들 1, 2, 9, 또는 10 의 어느 것의 방법을 수행하게 한다.

조항 18: 비디오 데이터를 코딩하는 디바이스는 조항들 1, 2, 9, 또는 10 의 어느 것의 방법을 수행하기 위한 수단을 포함한다.

예에 따라, 본원에 기술된 기법들 중 어느 것의 특정 행위들 또는 이벤트들이 상이한 시퀀스에서 수행될 수 있거나, 추가될 수도 있거나, 병합될 수도 있거나, 또는 전부 생략될 수도 있다 (예를 들어, 모든 설명된 행위들 또는 이벤트들이 기법들의 실시를 위해 필요한 것은 아니다) 는 것이 인식되야 한다. 더욱이, 특정 예들에 있어서, 행위들 또는 이벤트들은 순차적인 것보다는, 예를 들어, 다중-스레딩된 프로세싱, 인터럽트 프로세싱, 또는 다중의 프로세서들을 통해 동시에 수행될 수도 있다.

하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다.　 소프트웨어에서 구현되면, 그 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 이를 통해 송신될 수도 있고 하드웨어 기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터 판독가능 매체는 데이터 저장 매체들과 같은 유형의 매체에 대응하는 컴퓨터 판독가능 저장 매체들, 또는 예를 들어, 통신 프로토콜에 따라, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들을 포함할 수도 있다. 이러한 방식으로, 컴퓨터 판독가능 매체들은 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체들 또는 (2) 신호 또는 캐리어파와 같은 통신 매체에 대응할 수도 있다. 　데이터 저장 매체들은 본 개시에서 설명된 기법들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수도 있는 임의의 가용 매체들일 수도 있다.　 컴퓨터 프로그램 제품이 컴퓨터 판독가능 매체를 포함할 수도 있다.

제한이 아닌 예로서, 이러한 컴퓨터 판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지, 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수도 있고 컴퓨터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수 있다.　 또한, 임의의 접속이 컴퓨터 판독가능 매체로 적절히 불린다. 예를 들어, 명령들이 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 그러나, 컴퓨터 판독가능 저장 매체들 및 데이터 저장 매체들은 접속들, 캐리어 파들, 신호들, 또는 다른 일시적 매체들을 포함하지 않고, 대신 비일시적, 유형의 저장 매체들에 관련된다는 것을 이해해야 한다. 디스크 (disk) 및 디스크 (disc) 는, 본원에서 사용된 바와 같이, 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루-레이 디스크를 포함하고, 여기서 디스크 (disk) 들은 보통 데이터를 자기적으로 재생하는 한편, 디스크 (disc) 들은 레이저들로 데이터를 광학적으로 재생한다. 상기의 조합들이 또한, 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.

명령들은 하나 이상의 프로세서들, 이를 테면 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로프로세서들, 주문형 집적 회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 또는 다른 등가의 집적 또는 이산 로직 회로부에 의해 실행될 수도 있다. 이에 따라, 본원에서 사용된 바와 같은 용어들 "프로세서" 및 "프로세싱 회로부" 는 전술한 구조들 또는 본원에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 중 임의의 것을 지칭할 수도 있다. 추가로, 일부 양태들에 있어서, 본원에서 설명된 기능은 인코딩 및 디코딩을 위해 구성되거나 또는 결합된 코덱에 통합된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에 제공될 수도 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있을 것이다.

본 개시의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들면, 칩 세트) 를 포함하는, 매우 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에서 결합되거나 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하는, 상호운용가능한 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.

다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims

비디오 데이터를 디코딩하는 방법으로서,
상기 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하는 단계;
상기 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 상기 블록에 대한 모션 벡터 및 상기 블록에 대한 참조 픽처를 결정하는 단계;
상기 랩어라운드 오프셋에 대한 값에 기초하여 상기 참조 픽처에서 수평 랩 어라운드 포지션을 결정하는 단계; 및
상기 수평 랩 어라운드 포지션에 기초하여 상기 블록에 대한 예측 블록을 결정하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 방법은:
상기 PPS 데이터 구조에서 신택스 엘리먼트를 수신하는 단계;
수평 랩 어라운드 모션 보상이 상기 신택스 엘리먼트의 값에 기초하여 블록에 대해 인에이블된다고 결정하는 단계; 및
상기 수평 랩 어라운드 모션 보상이 상기 블록에 대하여 인에이블된다고 결정하는 것에 응답하여 상기 랩어라운드 오프셋에 대한 값을 수신하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 방법은:
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이를 식별하는 정보를 상기 PPS 데이터 구조에서 수신하는 단계; 및
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이에 추가로 기초하여 상기 참조 픽처에서 수평 랩 어라운드 포지션을 결정하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 비디오 데이터는 360-도 비디오 데이터를 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 참조 픽처는 PERP (padded equirectangular projection) 포맷된 픽처를 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 참조 픽처의 좌측 부분과 상기 참조 픽처의 우측 부분은 동일하게 패딩되는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 방법은:
시퀀스 파라미터 세트 (SPS) ID 값을 갖는 SPS 를 수신하는 단계를 더 포함하고, 상기 PPS 데이터 구조는 상기 SPS ID 값을 식별하는 신택스 엘리먼트를 포함하고, 상기 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 참조 픽처는 상기 현재 픽처에 대한 PPS 데이터 구조와 별개인 연관된 PPS 데이터 구조를 갖는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
수평 랩 어라운드 포지션은 상기 예측 블록의 상부-좌측 코너에 대응하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 랩어라운드 오프셋은 제 1 서브픽처에 대한 제 1 랩어라운드 오프셋을 포함하고, 상기 방법은:
상기 PPS 데이터 구조로부터, 제 2 서브픽처에 대한 제 2 랩어라운드 오프셋에 대한 값을 획득하는 단계를 더 포함하고, 상기 제 1 서브픽처 및 제 2 서브픽처는 동일한 픽처의 서브픽처들인, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 방법은:
잔차 블록을 결정하는 단계;
비디오 데이터의 복원된 블록을 결정하기 위해 상기 예측 블록에 상기 잔차 블록을 추가하는 단계;
최종 디코딩된 블록을 결정하기 위해 상기 복원된 블록에 하나 이상의 필터들을 적용하는 단계; 및
상기 최종 디코딩된 블록을 포함하는 상기 비디오 데이터의 디코딩된 픽처를 출력하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 모션 벡터는 상기 참조 픽처의 경계 외부에 있는 샘플을 가리키는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 모션 벡터는 상기 참조 픽처의 경계 외부에 있는 샘플을 사용하는 보간 동작에 의해 결정되는 보간된 샘플을 가르키는, 비디오 데이터를 디코딩하는 방법.
비디오 데이터를 디코딩하는 디바이스로서,
상기 비디오 데이터를 저장하도록 구성된 메모리; 및
회로부로 구현되는 하나 이상의 프로세서들을 포함하며,
상기 하나 이상의 프로세서들은:
상기 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하고;
상기 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 상기 블록에 대한 모션 벡터 및 상기 블록에 대한 참조 픽처를 결정하는 것으로서, 상기 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 모션 벡터 및 참조 픽처를 결정하고;
랩어라운드 오프셋에 대한 값에 기초하여 상기 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고; 그리고
상기 수평 랩 어라운드 포지션에 기초하여 상기 블록에 대한 예측 블록을 결정하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
상기 PPS 데이터 구조에서 신택스 엘리먼트를 수신하고;
상기 수평 랩 어라운드 모션 보상이 상기 신택스 엘리먼트의 값에 기초하여 블록에 대해 인에이블된다고 결정하고; 그리고
상기 수평 랩 어라운드 모션 보상이 상기 블록에 대하여 인에이블된다고 결정하는 것에 응답하여 상기 랩어라운드 오프셋에 대한 값을 수신하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이를 식별하는 정보를 상기 PPS 데이터 구조에서 수신하고; 그리고
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이에 추가로 기초하여 상기 참조 픽처에서 수평 랩 어라운드 포지션을 결정하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 비디오 데이터는 360-도 비디오 데이터를 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 참조 픽처는 PERP (padded equirectangular projection) 포맷된 픽처를 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 참조 픽처의 좌측 부분과 상기 참조 픽처의 우측 부분은 동일하게 패딩되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
시퀀스 파라미터 세트 (SPS) ID 값을 갖는 SPS 를 수신하도록 구성되고, 상기 PPS 데이터 구조는 상기 SPS ID 값을 식별하는 신택스 엘리먼트를 포함하고, 상기 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 참조 픽처는 상기 현재 픽처에 대한 PPS 데이터 구조와 별개인 연관된 PPS 데이터 구조를 갖는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
수평 랩 어라운드 포지션은 상기 예측 블록의 상부-좌측 코너에 대응하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 랩어라운드 오프셋은 제 1 서브픽처에 대한 제 1 랩어라운드 오프셋을 포함하고, 상기 하나 이상의 프로세서들은 또한:
상기 PPS 데이터 구조로부터, 제 2 서브픽처에 대한 제 2 랩어라운드 오프셋에 대한 값을 획득하도록 구성되고, 상기 제 1 서브픽처 및 제 2 서브픽처는 동일한 픽처의 서브픽처들인, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
잔차 블록을 결정하고;
비디오 데이터의 복원된 블록을 결정하기 위해 상기 예측 블록에 상기 잔차 블록을 추가하고;
최종 디코딩된 블록을 결정하기 위해 상기 복원된 블록에 하나 이상의 필터들을 적용하고; 그리고
상기 최종 디코딩된 블록을 포함하는 상기 비디오 데이터의 디코딩된 픽처를 출력하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 디바이스는 인코딩된 비디오 데이터를 수신하도록 구성되는 수신기를 더 포함하는, 무선 통신 디바이스를 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 25 항에 있어서,
상기 무선 통신 디바이스는 전화기 핸드셋을 포함하고, 상기 수신기는 무선 통신 표준에 따라 상기 인코딩된 비디오 데이터를 포함하는 신호를 복조하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
디코딩된 비디오 데이터를 디스플레이하도록 구성된 디스플레이를 더 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 디바이스는 카메라, 컴퓨터, 모바일 디바이스, 브로드캐스트 수신기 디바이스 또는 셋-톱 박스 중 하나 이상을 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 모션 벡터는 상기 참조 픽처의 경계 외부에 있는 샘플을 가리키는, 비디오 데이터를 디코딩하는 디바이스.
제 14 항에 있어서,
상기 모션 벡터는 상기 참조 픽처의 경계 외부에 있는 샘플을 사용하는 보간 동작에 의해 결정되는 보간된 샘플을 가르키는, 비디오 데이터를 디코딩하는 디바이스.
명령들을 저장한 컴퓨터 판독가능 저장 매체로서,
상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 경우, 상기 하나 이상의 프로세서들로 하여금:
비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조로부터, 랩어라운드 오프셋에 대한 값을 획득하게 하고;
상기 현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 상기 블록에 대한 모션 벡터 및 상기 블록에 대한 참조 픽처를 결정하게 하는 것으로서, 상기 블록은 PPS 데이터 구조를 참조하는 슬라이스에 속하는, 상기 모션 벡터 및 참조 픽처를 결정하게 하고;
상기 랩어라운드 오프셋에 대한 값에 기초하여 상기 참조 픽처에서 수평 랩 어라운드 포지션을 결정하게 하고; 그리고
상기 수평 랩 어라운드 포지션에 기초하여 상기 블록에 대한 예측 블록을 결정하게 하는, 명령들을 저장한 컴퓨터 판독가능 저장 매체.
비디오 데이터를 인코딩하는 디바이스로서,
상기 비디오 데이터를 저장하도록 구성되는 메모리; 및
회로부로 구현되는 하나 이상의 프로세서들을 포함하며,
상기 하나 이상의 프로세서들은:
랩어라운드 오프셋에 대한 값을 결정하고;
현재 픽처의 블록이 인터 예측 모드에서 인코딩된다고 결정하는 것에 응답하여, 상기 블록에 대한 모션 벡터 및 블록에 대한 참조 픽처를 결정하고;
상기 랩어라운드 오프셋에 대한 값에 기초하여 참조 픽처에서 수평 랩 어라운드 포지션을 결정하고;
상기 수평 랩 어라운드 포지션에 기초하여 상기 블록에 대한 예측 블록을 결정하고;
상기 비디오 데이터의 현재 픽처에 대한 픽처 파라미터 세트 (PPS) 데이터 구조에서, 랩어라운드 오프셋에 대한 값을 포함하고; 그리고
상기 PPS 데이터 구조를 포함하는 인코딩된 비디오 데이터의 비트스트림을 출력하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
수평 랩 어라운드 모션 보상이 상기 블록에 대해 인에이블된다고 결정하고;
상기 PPS 데이터 구조에서 신택스 엘리먼트를 포함하는 것으로서, 상기 신택스 엘리먼트는 수평 랩 어라운드 모션 보상이 상기 블록에 대해 인에이블됨을 나타내는 값으로 설정되는, 상기 신택스 엘리먼트를 포함하고; 그리고
상기 수평 랩 어라운드 모션 보상이 상기 블록에 대하여 인에이블된다고 결정하는 것에 응답하여 상기 PPS 데이터 구조에서 상기 랩어라운드 오프셋에 대한 값을 포함하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이에 추가로 기초하여 상기 참조 픽처에서픽처에서라운드 포지션을 결정하고; 그리고
상기 참조 픽처에 대한 픽처 폭 및 픽처 높이를 식별하는 정보를 상기 PPS 데이터 구조에서 포함하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 비디오 데이터는 360-도 비디오 데이터를 포함하는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 참조 픽처는 PERP (padded equirectangular projection) 포맷된 픽처를 포함하는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 참조 픽처의 좌측 부분과 상기 참조 픽처의 우측 부분은 동일하게 패딩되는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 하나 이상의 프로세서들은 또한:
인코딩된 비디오 데이터의 비트스트림에서, 시퀀스 파라미터 세트 (SPS) ID 값을 갖는 SPS 를 포함하도록 구성되고, 상기 PPS 데이터 구조는 상기 SPS ID 값을 식별하는 신택스 엘리먼트를 포함하는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
수평 랩 어라운드 포지션은 상기 예측 블록의 상부-좌측 코너에 대응하는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 랩어라운드 오프셋은 제 1 서브픽처에 대한 제 1 랩어라운드 오프셋을 포함하고, 상기 하나 이상의 프로세서들은 또한:
상기 PPS 데이터 구조에서, 제 2 서브픽처에 대한 제 2 랩어라운드 오프셋에 대한 값을 포함하도록 구성되고, 상기 제 1 서브픽처 및 제 2 서브픽처는 동일한 픽처의 서브픽처들인, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 디바이스는 인코딩된 비디오 데이터의 비트스트림을 송신하도록 구성되는 송신기를 더 포함하는, 무선 통신 디바이스를 포함하는, 비디오 데이터를 인코딩하는 디바이스.
제 41 항에 있어서,
상기 무선 통신 디바이스는 전화기 핸드셋을 포함하고, 상기 송신기는 무선 통신 표준에 따라 상기 인코딩된 비디오 데이터의 비트스트림을 포함하는 신호를 변조하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 32 항에 있어서,
상기 디바이스는 카메라, 컴퓨터, 모바일 디바이스, 브로드캐스트 수신기 디바이스 또는 셋-톱 박스 중 하나 이상을 포함하는, 비디오 데이터를 인코딩하는 디바이스.