KR20220115049A - Quantum system and method for measuring state of qubit of quantum processor - Google Patents

Quantum system and method for measuring state of qubit of quantum processor Download PDF

Info

Publication number
KR20220115049A
KR20220115049A KR1020210186592A KR20210186592A KR20220115049A KR 20220115049 A KR20220115049 A KR 20220115049A KR 1020210186592 A KR1020210186592 A KR 1020210186592A KR 20210186592 A KR20210186592 A KR 20210186592A KR 20220115049 A KR20220115049 A KR 20220115049A
Authority
KR
South Korea
Prior art keywords
qubits
quantum
qubit
bit
state
Prior art date
Application number
KR1020210186592A
Other languages
Korean (ko)
Inventor
김명식
알리스테어 스미스
크리스 셀프
키란 코슬라
Original Assignee
삼성전자주식회사
임페리얼 콜리지 런던
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 임페리얼 콜리지 런던 filed Critical 삼성전자주식회사
Priority to GB2201635.6A priority Critical patent/GB2606809A/en
Priority to US17/667,797 priority patent/US20220269975A1/en
Publication of KR20220115049A publication Critical patent/KR20220115049A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

A method for measuring a state of qubits of a quantum processor and a quantum system provide a control signal for controlling a state of n number of qubits provided in the quantum processor as qubits, perform a bit-flip that inverts the state of at least one among the qubits, enable a read-out of an output qubit value of the bit-flipped qubits, and enable a measurement error for the output qubit value to generate an error model representing a probability of occurrence based on a reading result of the output qubit value.

Description

양자 시스템 및 양자 프로세서의 큐비트들의 상태를 측정하는 방법 {Quantum system and method for measuring state of qubit of quantum processor}Quantum system and method for measuring state of qubit of quantum processor

양자 시스템 및 양자 프로세서의 큐비트들의 상태를 측정하는 방법에 관한다.A quantum system and a method of measuring the state of qubits in a quantum processor.

양자 컴퓨터는 데이터 처리를 수행하기 위해, 양자 중첩(quantum superposition) 또는 양자 얽힘(quantum entanglement)과 같은 양자 역학적 현상을 동작 원리로 사용하는 연산 기계 장치로 정의할 수 있다. 양자 역학적 원리를 이용해서 정보를 저장할 수 있는 단위 소자(혹은, 그 정보 자체)를 양자 비트(quantum bit) 또는 큐비트(qubit)라 하고, 이는 양자 컴퓨터에서 정보의 기본 단위로 사용될 수 있다.A quantum computer can be defined as a computational machine device that uses quantum mechanical phenomena such as quantum superposition or quantum entanglement as a principle of operation to perform data processing. A unit element (or the information itself) that can store information using quantum mechanical principles is called a quantum bit or qubit, which can be used as a basic unit of information in a quantum computer.

고전적인 정보저장 소자에서 사용되는 비트(bit)는 "0" 또는 "1"의 상태를 갖는데 반해, 큐비트(qubit)는 중첩(superposition) 현상에 의해 "0"과 "1" 상태를 동시에 가질 수 있다. 또한, 얽힘(entanglement) 현상에 의해 큐비트들 사이에 상호 작용이 이루어질 수 있다. 이러한 큐비트의 특성에 의해, N개의 큐비트들을 사용하면 2N개의 정보를 만들 수 있다. 따라서, 큐비트들의 개수를 늘림에 따라 정보의 양 및 처리 속도를 지수 함수적으로 증가시킬 수 있다. 다만, 큐비트들의 개수가 증가하면서 수반되는 큐비트들의 상태들의 측정 에러를 경감시킬(mitigate) 수 있는 방안이 요구된다.A bit used in a classical information storage device has a state of “0” or “1”, whereas a qubit has a state of “0” and “1” due to superposition. can In addition, interactions between qubits can be made by entanglement. Due to the characteristics of these qubits, 2 N pieces of information can be created using N qubits. Accordingly, as the number of qubits is increased, the amount of information and processing speed can be exponentially increased. However, as the number of qubits increases, a method capable of mitigating the measurement error of the states of the accompanying qubits is required.

양자 시스템 및 양자 프로세서의 큐비트들의 상태를 측정하는 방법을 제공하며, 아래에서 설명하는 실시예들로부터 다른 기술적 과제들이 유추될 수 있다.A quantum system and a method for measuring the state of qubits of a quantum processor are provided, and other technical problems can be inferred from the embodiments described below.

일 측면에 따르면, 양자 프로세서의 큐비트들(Qubits)의 상태를 측정하는 방법은, 상기 양자 프로세서에 구비된 n개의 큐비트들의 상태를 제어하기 위한 제어 신호를, 상기 큐비트들로 제공하는 단계; 상기 큐비트들 중 적어도 하나의 큐비트의 상태를 반전시키는 비트-플립(bit-flip)을 수행하는 단계; 상기 비트-플립된 큐비트들의 출력 큐비트 값을 독출(read-out)하는 단계; 및 상기 출력 큐비트 값의 독출 결과에 기초하여 상기 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성하는 단계를 포함한다.According to one aspect, a method for measuring the state of qubits of a quantum processor includes providing a control signal for controlling the state of n qubits provided in the quantum processor to the qubits. ; performing a bit-flip that inverts the state of at least one of the qubits; reading out the output qubit values of the bit-flipped qubits; and generating an error model representing a probability of occurrence of a measurement error with respect to the output qubit value based on the reading result of the output qubit value.

또한, 상기 비트-플립을 수행하는 단계는 상기 제어 신호에 의해 설정된 큐비트들 중 랜덤하게 선택된 적어도 하나의 큐비트에 대해 측정된 상태를 반전시킨다.In addition, performing the bit-flip inverts a state measured for at least one randomly selected qubit among the qubits set by the control signal.

또한, 상기 에러 모델은 상기 n개의 큐비트들로 조합 가능한 2n개의 출력 큐비트 값들 각각에 대한 측정 에러의 확률을 나타내는 엘리먼트들을 포함하는 응답 매트릭스(response matrix)일 수 있다.In addition, the error model may be a response matrix including elements representing the probability of a measurement error for each of the 2 n output qubit values combinable into the n qubits.

또한, 상기 2n개 엘리먼트들이 대칭성을 갖도록 배치된 2n x 2n 엘리먼트들을 포함한다.In addition, the 2 n elements include 2 n x 2 n elements arranged to have symmetry.

또한, 상기 비트-플립을 수행하는 단계는 상기 큐비트들 간의 에러 바이어스(bias) 또는 양자 얽힘(entanglement)의 영향을 제거하여 측정 에러의 평균화된 확률을 획득하기 위해 상기 비트-플립을 수행한다.In addition, performing the bit-flip performs the bit-flip to obtain an averaged probability of measurement error by removing the effect of an error bias or quantum entanglement between the qubits.

또한, 상기 에러 모델을 이용하여 상기 출력 큐비트 값을 보정함으로써, 상기 큐비트들의 실제(true) 큐비트 값을 획득하는 단계를 더 포함한다.The method further includes obtaining a true qubit value of the qubits by correcting the output qubit value using the error model.

또한, 상기 독출하는 단계는 상기 큐비트들 각각에 대하여 |0>에 대응하는 상태 또는 |1>에 대응하는 상태를 측정함으로써 상기 출력 큐비트 값을 독출한다.Also, in the reading step, the output qubit value is read by measuring a state corresponding to |0> or a state corresponding to |1> for each of the qubits.

또한, 상기 비트-플립은 파울리 X 게이트(Pauli X gate)를 이용하여 수행된다.In addition, the bit-flip is performed using a Pauli X gate.

다른 측면에 따르면, 양자 시스템은, n개의 큐비트들을 구비한 양자 프로세서; 및 상기 양자 프로세서를 제어하는 양자 컨트롤러를 포함하고, 상기 양자 컨트롤러는, 상기 큐비트들의 상태를 제어하기 위한 제어 신호를 상기 큐비트들로 제공하고, 상기 큐비트들 중 적어도 하나의 큐비트의 상태를 반전시키는 비트-플립(bit-flip)을 수행하고, 상기 비트-플립된 큐비트들의 출력 큐비트 값을 독출(read-out)하고, 상기 출력 큐비트 값의 독출 결과에 기초하여 상기 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성한다.According to another aspect, a quantum system includes a quantum processor having n qubits; and a quantum controller for controlling the quantum processor, wherein the quantum controller provides a control signal for controlling the state of the qubits to the qubits, and the state of at least one of the qubits. performing a bit-flip inverting , read-out the output qubit values of the bit-flipped qubits, and based on the reading result of the output qubit values, the output queue Creates an error model representing the probability that a measurement error will occur for a bit value.

또한, 상기 양자 컨트롤러는 상기 제어 신호에 의해 설정된 큐비트들 중 랜덤하게 선택된 적어도 하나의 큐비트에 대해 측정된 상태를 반전시킨다.In addition, the quantum controller inverts the state measured for at least one randomly selected qubit among the qubits set by the control signal.

또한, 상기 에러 모델은 상기 n개의 큐비트들로 조합 가능한 2n개의 출력 큐비트 값들 각각에 대한 측정 에러의 확률을 나타내는 엘리먼트들을 포함하는 응답 매트릭스(response matrix)일 수 있다.In addition, the error model may be a response matrix including elements representing the probability of a measurement error for each of the 2 n output qubit values combinable into the n qubits.

또한, 상기 2n개 엘리먼트들이 대칭성을 갖도록 배치된 2n x 2n 엘리먼트들을 포함한다.In addition, the 2 n elements include 2 n x 2 n elements arranged to have symmetry.

또한, 상기 양자 컨트롤러는 상기 큐비트들 간의 에러 바이어스(bias) 또는 양자 얽힘(entanglement)의 영향을 제거하여 측정 에러의 평균화된 확률을 획득하기 위해 상기 비트-플립을 수행한다.In addition, the quantum controller performs the bit-flip to obtain an averaged probability of measurement error by removing the effect of an error bias or quantum entanglement between the qubits.

또한, 상기 양자 컨트롤러는 상기 에러 모델을 이용하여 상기 출력 큐비트 값을 보정함으로써, 상기 큐비트들의 실제(true) 큐비트 값을 획득한다.In addition, the quantum controller obtains a true qubit value of the qubits by correcting the output qubit value using the error model.

또한, 상기 양자 컨트롤러는 상기 큐비트들 각각에 대하여 |0>에 대응하는 상태 또는 |1>에 대응하는 상태를 측정함으로써 상기 출력 큐비트 값을 독출한다.Also, the quantum controller reads the output qubit value by measuring a state corresponding to |0> or a state corresponding to |1> for each of the qubits.

또한, 상기 비트-플립은 파울리 X 게이트(Pauli X gate)를 이용하여 수행된다.In addition, the bit-flip is performed using a Pauli X gate.

도 1은 일 실시예에 따른 양자 시스템(quantum system)을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 양자 컨트롤러의 하드웨어 구성을 설명하기 위한 도면이다.
도 3은 일 실시예에 따라 양자 시스템에서 측정 에러 보정의 사이클을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 큐비트의 측정 에러를 설명하기 위한 도면이다.
도 5는 알려진 양자 시스템에서의 측정 에러를 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 양자 프로세서의 큐비트들의 상태를 측정하는 방법의 흐름도이다.
도 7은 일반적인 방식의 에러 모델을 설명하기 위한 도면이다.
도 8a 및 도 8b는 일 실시예에 따른 측정된 큐비트 상태에 대해 비트-플립을 수행하는 것을 설명하기 위한 도면들이다.
도 9는 일 실시예에 따른 에러 모델의 응답 매트릭스를 설명하기 위한 도면이다.
도 10은 비트-플립을 이용한 기법(scheme)과 종래의 기법의 응답 매트릭스 충실도(response matrix fidelity)를 비교한 시뮬레이션 결과를 설명하기 위한 도면이다.
도 11은 비트-플립을 이용한 기법과 종래의 기법의 응답 매트릭스 충실도를 비교한 시뮬레이션 결과를 설명하기 위한 그래프이다.
도 12는 응답 매트릭스 충실도의 이점이 측정되는 큐비트 개수에 따라 어떻게 증가하는지 설명하기 위한 그래프이다.
1 is a diagram for explaining a quantum system according to an embodiment.
2 is a diagram for explaining a hardware configuration of a quantum controller according to an embodiment.
3 is a diagram for explaining a cycle of measurement error correction in a quantum system according to an embodiment.
4 is a diagram for explaining a measurement error of qubits according to an embodiment.
5 is a diagram for explaining a measurement error in a known quantum system.
6 is a flowchart of a method for measuring the state of qubits of a quantum processor according to an embodiment.
7 is a diagram for explaining a general error model.
8A and 8B are diagrams for explaining bit-flip on a measured qubit state according to an embodiment.
9 is a diagram for explaining a response matrix of an error model according to an embodiment.
FIG. 10 is a diagram for explaining a simulation result comparing response matrix fidelity of a scheme using bit-flip and a conventional scheme.
11 is a graph for explaining a simulation result comparing the fidelity of a response matrix between a technique using a bit-flip and a conventional technique.
12 is a graph for explaining how the benefit of response matrix fidelity increases with the number of measured qubits.

이하, 첨부된 도면을 참조하여 다양한 실시예들을 기재한다. 실시예의 설명을 위해 사용하는 용어들은 권리범위를 특정 실시예에 한정하기 위한 것이 아니며, 특정한 실시예 외의 다양한 변경, 균등물, 및/또는 대체물들이 권리범위에 포함될 수 있다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. "A 또는 B" 또는 "A 및/또는 B" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1," "제 2," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Hereinafter, various embodiments will be described with reference to the accompanying drawings. Terms used for the description of the embodiments are not intended to limit the scope of the rights to the specific embodiments, and various changes, equivalents, and/or substitutes other than the specific embodiments may be included in the scope of rights. In connection with the description of the drawings, like reference numerals may be used for like components. The singular expression may include the plural expression unless the context clearly dictates otherwise. Expressions such as “A or B” or “A and/or B” may include all possible combinations of the items listed together. Expressions such as "first," "second," etc. can modify the corresponding elements regardless of order or importance, and are used only to distinguish one element from another element, and do not limit the elements. .

실시예들에 대한 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 어떤 부분이 구성요소를 '포함한다'고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 하지만, '포함한다'의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 한다.In the description of the embodiments, when a certain part is connected to another part, it includes not only a case in which it is directly connected, but also a case in which another component is interposed therebetween. Also, when a part 'includes' a component, this means that other components may be further included, rather than excluding other components, unless otherwise stated. However, the term 'comprising' should not be construed as necessarily including all of the various elements or various steps described in the specification.

도 1은 일 실시예에 따른 양자 시스템(quantum system)을 설명하기 위한 도면이다.1 is a diagram for explaining a quantum system according to an embodiment.

도 1을 참고하면, 양자 시스템(1)은 양자 프로세서(10) 및 양자 컨트롤러(20)를 포함할 수 있다. 양자 프로세서(10)는 제 1 큐비트(110-1), 제 2 큐비트(1102), ..., 제 n 큐비트(110-n)을 포함하는 멀티 큐비트(100)를 구비할 수 있다. (n은 자연수)Referring to FIG. 1 , a quantum system 1 may include a quantum processor 10 and a quantum controller 20 . The quantum processor 10 may include a multi-qubit 100 including a first qubit 110-1, a second qubit 1102, ..., an n-th qubit 110-n. have. (n is a natural number)

양자 시스템(1)은 양자 역학적 원리를 이용해서 정보를 저장할 수 있는 단위 소자(혹은, 그 정보 자체)로서, 멀티 큐비트(100)를 이용하는 컴퓨팅 시스템이다.The quantum system 1 is a computing system using multi-qubits 100 as a unit element (or information itself) capable of storing information using quantum mechanical principles.

구체적으로, 양자 시스템(1)은 멀티 큐비트(100)의 양자 상태를 조작하고 측정(measure)할 수 있는 다양한 기술들을 이용하여 구현될 수 있다. 예를 들어, 양자 시스템(1)은 양자점(quantum dot) 장치(스핀 기반(spin based) 및 공간 기반(spatial based)), 트랩핑 이온(trapped-ion) 장치, 초전도 양자 컴퓨터, 광학 격자(optical lattices), 핵 자기 공명 컴퓨터, 고체 상태 NMR 케인(solid-state NMR Kane) 양자 장치, 전자-온-헬륨(electrons-on-helium) 양자 컴퓨터, 공동 양자 전기 역학(cavity quantum electrodynamics, CQED) 장치, 분자 자석(molecular magnet) 컴퓨터, 풀러렌 기반 ESR(fullerene-based ESR) 양자 컴퓨터 등을 이용하여 구현될 수 있지만, 반드시 이에 제한되는 것은 아니다. Specifically, the quantum system 1 may be implemented using various techniques capable of manipulating and measuring the quantum state of the multi-qubit 100 . For example, the quantum system 1 is a quantum dot device (spin based and spatial based), a trapped-ion device, a superconducting quantum computer, an optical grating. lattices), nuclear magnetic resonance computers, solid-state NMR Kane quantum devices, electrons-on-helium quantum computers, cavity quantum electrodynamics (CQED) devices, It may be implemented using a molecular magnet computer, a fullerene-based ESR (ESR) quantum computer, or the like, but is not necessarily limited thereto.

즉, 본 실시예에서의 양자 시스템(1)의 구동 원리는 앞서 설명된 예시들을 이용하여 구현될 수 있고, 멀티 큐비트(100)에 사용되는 특정 물리적 구현은 양자 시스템(1)에서 채용된 구동 원리에 따라 적합한 방식으로 채용되거나 변경될 수 있다.That is, the driving principle of the quantum system 1 in this embodiment can be implemented using the examples described above, and the specific physical implementation used for the multi-qubit 100 is the driving employed in the quantum system 1 . It may be employed or modified in any suitable manner according to the principle.

양자 시스템(1)은 중첩 및 얽힘과 같은 양자역학 현상을 사용하여 계산을 수행할 수 있다. 두 가지 명확한 상태(0 또는 1) 중 하나로 데이터를 저장하는 고전적인 디지털 컴퓨터와 달리, 양자 계산은 상태들(states)의 중첩이 가능한 큐비트(양자 비트)(110-1, 110-2, ..., 110-n)를 이용하여 처리될 수 있다.The quantum system 1 can perform calculations using quantum mechanical phenomena such as superposition and entanglement. Unlike classical digital computers, which store data in one of two distinct states (0 or 1), quantum computation is qubits (quantum bits) that allow superposition of states (110-1, 110-2, . .., 110-n) can be used.

큐비트(110-1, 110-2, ..., 110-n)는 전자, 광자와 같은 소립자의 물리적으로 구별되는 양자 상태를 이용하여 구현될 수 있다. 예를 들어, 광자의 편광을 이용한 큐비트(110-1, 110-2, ..., 110-n)의 두 가지 상태들은 수직 편광 및 수평 편광으로서 구별될 있고, 유사하게 전자의 스핀을 이용한 큐비트(110-1, 110-2, ..., 110-n)의 두 가지 상태들은 업-스핀 및 다운 스핀으로서 구별될 수 있다.The qubits 110-1, 110-2, ..., 110-n may be implemented using physically distinct quantum states of elementary particles such as electrons and photons. For example, two states of qubits 110-1, 110-2, ..., 110-n using the polarization of a photon can be distinguished as vertical polarization and horizontal polarization, and similarly, using the spin of an electron Two states of the qubits 110-1, 110-2, ..., 110-n can be distinguished as up-spin and down-spin.

이와 같은 큐비트(110-1, 110-2, ..., 110-n)의 두 상태들은 디랙 표기법(Dirac notation)을 사용하여 |0> 또는 |1>와 같은 2진 정보로서 표현될 수 있다. 다만, 양자 시스템(1)의 큐비트(110-1, 110-2, ..., 110-n)는 동시에 두 상태들의 중첩에 있을 수 있고, 이는 양자 컴퓨팅의 고유하고 기본적인 특성일 수 있다. 즉, 두 상태들 |0> 및 |1>는 동시에 존재할 수 있으며, 이때 멀티 큐비트(100)는 두 상태들에서의 연산을 한번에 수행할 수 있다. 따라서, n개의 큐비트들(110-1, 110-2, ..., 110-n)은 2n 개의 2진 표현들이 가능하며, 2n 개의 상태들의 중첩을 통해 2n 개의 연산을 동시에 수행할 수도 있다.These two states of qubits 110-1, 110-2, ..., 110-n can be expressed as binary information such as |0> or |1> using Dirac notation. have. However, the qubits 110-1, 110-2, ..., 110-n of the quantum system 1 may be in the superposition of two states at the same time, which may be a unique and basic characteristic of quantum computing. That is, the two states |0> and |1> may exist at the same time, and in this case, the multi-qubit 100 may perform an operation in the two states at once. Accordingly, 2 n binary representations of n qubits 110-1, 110-2, ..., 110-n are possible, and 2 n operations are simultaneously performed through superposition of 2 n states. You may.

양자 프로세서(10) 내에 구비된 멀티 큐비트(100)는 양자 컨트롤러(20)로부터 전송된 신호에 응답하여 제어될 수 있다. 양자 컨트롤러(20)는 큐비트들(110-1, 110-2, ..., 110-n) 각각에 유도적 또는 용량적으로 결합되는 자기장 소스(magnetic field source) 또는 전기장 소스(electric field source)를 이용하여 큐비트 상태를 제어할 수 있다.The multi-qubit 100 provided in the quantum processor 10 may be controlled in response to a signal transmitted from the quantum controller 20 . The quantum controller 20 is a magnetic field source or electric field source that is inductively or capacitively coupled to each of the qubits 110-1, 110-2, ..., 110-n. ) can be used to control the qubit state.

예를 들어, 양자 컨트롤러(20)는 양자 런타임(quantum runtime)을 지정하는(specify) 컴파일된 양자 프로그램 코드에 포함된 명령을 실행할 수 있다. 양자 프로그램 코드는 양자 컨트롤러(20)의 프로세서에서 실행되는 소프트웨어로 구현될 수 있다. 양자 프로그램 코드의 예는 QASM(Open Quantum Assembly Language)에 따른 동작들을 지정하는 것일 수 있다. 다만, 양자 컨트롤러(20)에서 사용하는 코드는 특정 언어로 제한되지 않는다.For example, quantum controller 20 may execute instructions included in compiled quantum program code that specify a quantum runtime. The quantum program code may be implemented as software running on the processor of the quantum controller 20 . An example of quantum program code may be specifying operations according to Open Quantum Assembly Language (QASM). However, the code used by the quantum controller 20 is not limited to a specific language.

도 2는 일 실시예에 따른 양자 컨트롤러의 하드웨어 구성을 설명하기 위한 도면이다.2 is a diagram for explaining a hardware configuration of a quantum controller according to an embodiment.

도 2를 참고하면, 양자 컨트롤러(20)는 양자 제어 회로(210), 측정 회로(220), 에러 분석기(230) 및 인터페이스(240)를 포함할 수 있다. 도 2에 도시된 양자 컨트롤러(20)에는 설명의 편의를 위하여 실시예와 관련된 하드웨어 구성요소들 위주로 도시되어 있다. 따라서, 비록 도 2에 도시되어 있지 않다 할지라도, 양자 컨트롤러(20)에는 양자 컨트롤러(20)의 구동을 위한 다른 하드웨어 구성요소들(예를 들어, 메모리)이나 또는 그 외의 다른 범용적인 구성요소들이 더 포함될 수 있다.Referring to FIG. 2 , the quantum controller 20 may include a quantum control circuit 210 , a measurement circuit 220 , an error analyzer 230 , and an interface 240 . In the quantum controller 20 illustrated in FIG. 2 , hardware components related to the embodiment are mainly illustrated for convenience of description. Accordingly, although not shown in FIG. 2 , the quantum controller 20 includes other hardware components (eg, memory) or other general-purpose components for driving the quantum controller 20 . more may be included.

양자 제어 회로(210)는 양자 프로그램 코드를 실행하기 위한 범용 또는 특수 목적 프로세서 또는 멀티 큐비트(100)를 제어하기 위한 전용 회로 모두를 포함할 수 있다. 양자 제어 회로(210)는 양자 런타임에 의해 지정된 큐비트(100)에 대한 동작 제어를 수행하기 위한 하나 이상의 물리 계층(PHY) 장치가 결합되거나 통합되어 있을 수 있다. 예를 들어, 물리 계층 장치는 마이크로파 펄스를 생성하기 위한 전자기 송신기를 포함할 수 있다. 또는, 물리 계층 장치는 양자 프로그램 코드에 따라 큐비트(100)를 조작하기 위한 다른 전자기 신호를 생성할 수 있다.The quantum control circuit 210 may include both a general-purpose or special-purpose processor for executing quantum program code or a dedicated circuit for controlling the multi-qubit 100 . The quantum control circuit 210 may be coupled or integrated with one or more physical layer (PHY) devices for performing operation control on the qubits 100 designated by the quantum runtime. For example, the physical layer device may include an electromagnetic transmitter for generating microwave pulses. Alternatively, the physical layer device may generate another electromagnetic signal for manipulating the qubit 100 according to the quantum program code.

양자 제어 회로(210)는 멀티 큐비트(100)의 큐비트 상태를 제어하기 위한 제어 신호를 멀티 큐비트(100)로 제공하고, 이에 응답하여 멀티 큐비트(100)의 각 큐비트는 소정의 상태들을 갖도록 제어될 수 있다.The quantum control circuit 210 provides a control signal for controlling the qubit state of the multi-qubit 100 to the multi-qubit 100, and in response, each qubit of the multi-qubit 100 is set to a predetermined state. can be controlled to have

멀티 큐비트(100)의 각 큐비트 상태는 측정 회로(220)에 의해 측정(measure) 또는 독출(read-out)될 수 있다. 앞서 설명된 바와 같이, 측정시 각 큐비트는 |0>에 대응하는 상태 또는 |1>에 대응하는 상태로 측정될 수 있다.Each qubit state of the multi-qubit 100 may be measured or read-out by the measurement circuit 220 . As described above, during measurement, each qubit may be measured in a state corresponding to |0> or a state corresponding to |1>.

에러 분석기(230)는 큐비트 측정시 발생되는 측정 에러를 고려하여 에러 보정을 위한 에러 모델을 생성한다. 측정 에러와 같은 노이즈는 양자 연산의 정확도를 감소시킬 수 있는 중요한 요인들 중 하나이다. 양자 컴퓨팅의 특성상 짧은 큐비트 결맞음 시간(short qubit decoherence times) 등으로 인하여 측정 에러가 발생될 수 있다. 에러 분석기(230)는 실제(true) 큐비트 상태와 측정된 큐비트 상태 간의 차이에 대한 이와 같은 측정 에러를 보정하기 위하여. 에러들을 확률적으로 분석하여 해당 양자 시스템(1)에 적합한 에러 모델을 생성할 수 있다.The error analyzer 230 generates an error model for error correction in consideration of a measurement error occurring during qubit measurement. Noise, such as measurement error, is one of the important factors that can reduce the accuracy of quantum computation. Due to the nature of quantum computing, a measurement error may occur due to short qubit decoherence times. The error analyzer 230 corrects this measurement error for the difference between the true qubit state and the measured qubit state. An error model suitable for the quantum system 1 may be generated by probabilistically analyzing the errors.

도 3은 일 실시예에 따라 양자 시스템에서 측정 에러 보정의 사이클을 설명하기 위한 도면이다.3 is a diagram for explaining a cycle of measurement error correction in a quantum system according to an embodiment.

310 단계에서, 양자 프로세서(10) 내에 구비된 멀티 큐비트(100)는 양자 컨트롤러(20)의 제어에 의해 큐비트 상태의 초기화가 수행될 수 있다. 예를 들어, 각 큐비트는 특정한 스핀 방향으로 초기화되거나 또는 얽힌(entangled) 상태로 초기화될 수 있다.In operation 310 , the multi-qubit 100 included in the quantum processor 10 may initialize the qubit state under the control of the quantum controller 20 . For example, each qubit may be initialized to a particular spin direction or initialized to an entangled state.

320 단계에서, 양자 컨트롤러(20)는 멀티 큐비트(100)를 소정의 상태로 제어하기 위한 큐비트 제어 신호를 멀티 큐비트(100)로 제공한다.In step 320 , the quantum controller 20 provides the multi-qubit 100 with a qubit control signal for controlling the multi-qubit 100 to a predetermined state.

330 단계에서, 양자 컨트롤러(20)(예를 들어, 측정 회로(220))는 멀티 큐비트(100)의 각 큐비트 상태를 측정한다. 다시 말하면, 양자 컨트롤러(20)는 멀티 큐비트(100)의 출력 큐비트 값을 독출할 수 있다.In step 330 , the quantum controller 20 (eg, the measurement circuit 220 ) measures the state of each qubit of the multi-qubit 100 . In other words, the quantum controller 20 may read the output qubit value of the multi-qubit 100 .

340 단계에서, 양자 컨트롤러(20)(예를 들어, 에러 분석기(230))는 출력 큐비트 값의 독출 결과에 기초하여 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성한다.In operation 340 , the quantum controller 20 (eg, the error analyzer 230 ) generates an error model representing the probability that a measurement error for the output qubit value will occur based on the reading result of the output qubit value. .

이와 같은 310 단계 내지 340 단계의 사이클은 멀티 큐비트(100)에 적합한 에러 모델이 생성되기까지 반복적으로 수행될 수 있다.The cycle of steps 310 to 340 may be repeatedly performed until an error model suitable for the multi-qubit 100 is generated.

도 4는 일 실시예에 따른 큐비트의 측정 에러를 설명하기 위한 도면이다.4 is a diagram for explaining a measurement error of qubits according to an embodiment.

도 4를 참고하면, n개의 큐비트들을 갖는 멀티 큐비트(10)를 소정의 상태(예를 들어, │0 1 … 1 0 〉 상태)로 제어하기 위한 제어 신호가 인가되더라도, 특정 큐비트에서의 측정 에러로 인하여, 입력 큐비트 상태와는 다른 출력 큐비트 상태(예를 들어, │0 1 … 0 0 〉 상태)가 측정될 수 있다. 이와 같은 측정 에러는 각 큐비트 간의 얽힘이나 측정 장비의 에러(즉, 리드아웃 에러) 등으로 인해 발생될 수 있다.Referring to FIG. 4 , even if a control signal for controlling the multi-qubit 10 having n qubits to a predetermined state (eg, |0 1 … 1 0 > state) is applied, in a specific qubit Due to the measurement error of , an output qubit state (eg, |0 1 … 0 0 > state) different from the input qubit state may be measured. Such a measurement error may be caused by entanglement between each qubit or an error of a measurement device (ie, a readout error).

한편, 도 4에서는 하나의 큐비트에서의 측정 에러를 예시적으로 설명하였으나, 측정 에러는 여러 큐비트들에서도 동시에 발생될 수 있다. 양자 프로세서(10) 내에 구비된 큐비트의 개수가 많아질수록 측정 에러가 발생될 확률도 높아지며, 이에 따라 큐비트 연산의 신뢰도가 낮아질 수 있다. 따라서, 큐비트 상태의 측정 에러를 보정하여 에러를 경감시키기 위한 방안이 요구된다.Meanwhile, although the measurement error in one qubit has been exemplarily described in FIG. 4 , the measurement error may occur simultaneously in several qubits. As the number of qubits included in the quantum processor 10 increases, the probability of occurrence of a measurement error also increases, and accordingly, the reliability of qubit operation may be lowered. Therefore, a method for reducing the error by correcting the measurement error of the qubit state is required.

도 5는 알려진 양자 시스템에서의 측정 에러를 설명하기 위한 도면이다. 도 5에는 'ibmq_paris'의 양자 시스템의 평균적인 큐비트 측정 에러 비율을 나타내는 그래프가 도시되어 있고, 이를 참조하면 측정 에러가 발생될 확률은 대부분 큐비트의 개수가 증가할수록 높아진다는 점을 알 수 있다.5 is a diagram for explaining a measurement error in a known quantum system. 5 is a graph showing the average qubit measurement error rate of the quantum system of ' ibmq_paris '. Referring to this, it can be seen that the probability that a measurement error occurs mostly increases as the number of qubits increases. .

도 6은 일 실시예에 따른 양자 프로세서의 큐비트들의 상태를 측정하는 방법의 흐름도이다. 도 6의 방법은 도 1의 양자 시스템(1)에 의해 시계열적으로 처리되는 단계들에 관련되므로, 이하 생략된 내용이라 할지라도 양자 시스템(1)에 대해 설명되는 내용들은 도 6의 방법에도 적용될 수 있다.6 is a flowchart of a method for measuring the state of qubits of a quantum processor according to an embodiment. Since the method of FIG. 6 relates to the steps processed in time series by the quantum system 1 of FIG. 1 , the contents described for the quantum system 1 are also applied to the method of FIG. 6 , even if omitted below. can

601 단계에서, 양자 컨트롤러(20)는 양자 프로세서(10)에 구비된 n개의 큐비트들(110-1, 110-2, ..., 110-n)의 상태를 제어하기 위한 제어 신호를, 큐비트들(110-1, 110-2, ..., 110-n)로 제공한다.In step 601, the quantum controller 20 generates a control signal for controlling the state of the n qubits 110-1, 110-2, ..., 110-n provided in the quantum processor 10, It is provided as qubits 110-1, 110-2, ..., 110-n.

602 단계에서, 양자 컨트롤러(20)는 큐비트들(110-1, 110-2, ..., 110-n) 중 적어도 하나의 큐비트의 상태를 반전시키는 비트-플립(bit-flip)을 수행한다. 여기서, 양자 컨트롤러(20)는 제어 신호에 의해 설정된 큐비트들(110-1, 110-2, ..., 110-n) 중 랜덤하게 선택된 적어도 하나의 큐비트에 대해 측정된 상태를 반전시킬 수 있다. 이와 같이 비트-플립 기법(scheme)을 수행하는 이유는, 큐비트들(110-1, 110-2, ..., 110-n) 간의 에러 바이어스(bias) 또는 양자 얽힘(entanglement)의 영향을 제거하여 측정 에러의 평균화된 확률을 획득하기 위함일 수 있다.In step 602, the quantum controller 20 performs a bit-flip that inverts the state of at least one of the qubits 110-1, 110-2, ..., 110-n. carry out Here, the quantum controller 20 may invert the state measured for at least one randomly selected qubit among the qubits 110-1, 110-2, ..., 110-n set by the control signal. can The reason for performing the bit-flip scheme in this way is to reduce the effect of an error bias or quantum entanglement between the qubits 110-1, 110-2, ..., 110-n. This may be in order to obtain an averaged probability of the measurement error by removing it.

603 단계에서, 양자 컨트롤러(20)는 비트-플립된 큐비트들의 출력 큐비트 값을 독출(read-out)한다. 즉, 양자 컨트롤러(20)는 큐비트들(110-1, 110-2, ..., 110-n) 각각에 대하여 |0>에 대응하는 상태 또는 |1>에 대응하는 상태를 측정함으로써 출력 큐비트 값을 독출할 수 있다.In step 603, the quantum controller 20 reads out the output qubit values of the bit-flipped qubits. That is, the quantum controller 20 outputs a state corresponding to |0> or a state corresponding to |1> for each of the qubits 110-1, 110-2, ..., 110-n. The qubit value can be read.

604 단계에서, 양자 컨트롤러(20)는 출력 큐비트 값의 독출 결과에 기초하여 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성한다. 에러 모델은 n개의 큐비트들로 조합 가능한 2n개의 출력 큐비트 값들 각각에 대한 측정 에러의 확률을 나타내는 엘리먼트들을 포함하는 응답 매트릭스(response matrix)로서, 이하에서 보다 상세하게 설명하도록 한다.In step 604 , the quantum controller 20 generates an error model representing the probability of occurrence of a measurement error for the output qubit value based on the reading result of the output qubit value. The error model is a response matrix including elements representing the probability of a measurement error for each of 2 n output qubit values combinable into n qubits, which will be described in more detail below.

도 7은 일반적인 방식의 에러 모델을 설명하기 위한 도면이다.7 is a diagram for explaining a general error model.

도 7을 참고하면, 2개의 큐비트들을 구비한 양자 시스템을 가정하면, 일반적인 방식의 에러 모델은 아래의 수학식 1과 같은 응답 매트릭스 M으로 표현될 수 있다.Referring to FIG. 7 , assuming a quantum system having two qubits, a general error model can be expressed as a response matrix M as shown in Equation 1 below.

Figure pat00001
Figure pat00001

응답 매트릭스의 각 엘리먼트 Mi,j는 확률 p(i|j)로 표현될 수 있다. p(i|j)는 큐비트의 입력 상태(input state) |j>가 |i>로 독출(read-out)될 확률(가능성)을 의미한다. 예를 들어, p(10|01)은 어느 큐비트의 입력 상태가 |01>이었으나, 측정 결과 |10>으로 독출되었을 확률을 의미한다.Each element M i,j of the response matrix may be expressed as a probability p (i|j) . p (i|j) means the probability (possibility) that the input state |j> of the qubit is read-out as |i>. For example, p (10|01) means the probability that the input state of a certain qubit was |01>, but was read as |10> as a measurement result.

임의의 시스템에서 일반적인 에러 모델의 생성 결과, 표(701)에서와 같은 확률들의 엘리먼트들을 갖는 응답 매트릭스 M이 획득될 수 있다. 표(701)에 따르면, 입력 상태가 |01>이었으나 |10>으로 독출되었을 확률 p(10|01)은 0.0002이다.As a result of generating a general error model in any system, a response matrix M having elements of probabilities as in table 701 can be obtained. According to the table 701, the probability p (10|01) that the input state was |01> but was read as |10> is 0.0002.

하지만, 이와 같은 종래의 방식에 따른 응답 매트릭스 M의 에러 모델은 모든 큐비트들로 조합 가능한 경우의 수에 대하여 확률을 획득하여야만 한다는 문제가 있다. 즉, 2개의 큐비트들이 구비된 경우, 16개(즉, 4(=22) x 4(=22))의 경우의 수에 대하여 확률을 계산하여야만 에러 모델이 생성될 수 있다. 따라서, 큐비트 상태들의 모든 조합에서의 확률을 계산하기까지는 많은 시간이 소요될 수 있으므로, 시간의 경과에 따라 상태가 변화될 수 있는 큐비트 특성상 에러 모델이 부정확해 질 수 있다는 문제점과 큐비트 개수가 많아질수록 에러 모델 생성에 더 많은 시간이 요구된다는 문제점이 있다. 예를 들어, 큐비트 개수가 늘어날수록 계산되어야 하는 확률 p(i|j)의 개수도 기하급수적으로 증가하게 되므로, 일반적 방식에 따른 에러 모델은 효율성이 낮아질 수 있다.However, the error model of the response matrix M according to the conventional method has a problem in that a probability must be obtained for the number of combinations possible with all qubits. That is, when two qubits are provided, an error model can be generated only by calculating the probability for the number of 16 (ie, 4(=2 2 ) x 4(=2 2 )) cases. Therefore, since it may take a lot of time to calculate the probability in all combinations of qubit states, the problem that the error model may be inaccurate and the number of qubits may be inaccurate due to the nature of qubits whose states may change over time As the number increases, there is a problem that more time is required to generate the error model. For example, as the number of qubits increases, the number of probabilities p (i|j) to be calculated also increases exponentially, so the error model according to the general method may be less efficient.

이와 달리, 본 실시예에 따르면, 단일의 입력 상태에 대한 측정만으로도 에러 모델을 생성할 수 있는 방법으로서, 에러 모델 생성의 효율성이 증대될 수 있다.In contrast, according to the present embodiment, as a method for generating an error model only by measuring a single input state, the efficiency of generating the error model can be increased.

도 8a 및 도 8b는 일 실시예에 따른 측정된 큐비트 상태에 대해 비트-플립을 수행하는 것을 설명하기 위한 도면들이다.8A and 8B are diagrams for explaining bit-flip on a measured qubit state according to an embodiment.

도 8a 및 도 8b를 참고하면, 양자 컨트롤러(20)는 전체 n개의 큐비트들 중에서 적어도 하나의 큐비트로부터 측정된 큐비트 상태에 대해 비트-플립을 수행할 수 있다. 여기서, 비트-플립을 수행할 큐비트는 랜덤으로 선택된 것일 수 있다.Referring to FIGS. 8A and 8B , the quantum controller 20 may perform a bit-flip on the qubit state measured from at least one qubit among all n qubits. Here, the qubits to be bit-flip may be randomly selected.

도 8a의 예시는 n개의 큐비트들 중에서 '큐비트 1'과 '큐비트 n'이 비트-플립을 수행하는 것으로 선택된 경우이고, 도 8b의 예시는 n개의 큐비트들 중에서 '큐비트 2'와 '큐비트 n-1'이 비트-플립을 수행하는 것으로 선택된 경우이다.The example of FIG. 8A is a case in which 'qubit 1' and 'qubit n' among n qubits are selected to perform bit-flip, and the example of FIG. 8B is 'qubit 2' among n qubits. and 'qubit n-1' are selected to perform bit-flip.

이와 같이, 측정된 큐비트 상태에 대해 임의적으로 비트-플립을 수행할 경우, 큐비트들 간의 얽힘이나 큐비트 상태들의 에러 바이어스에 의한 상관 관계들이 제거되어 에러가 평균화될 수 있다.As such, when bit-flips are arbitrarily performed on the measured qubit states, correlations due to entanglement between qubits or error bias of qubit states are removed, so that errors can be averaged.

예를 들면, 앞서 도 7에서의 응답 매트릭스 M에서, p(10|01) = 0.0002와 p(10|11) = 0.0286은 서로 다른 확률 값으로 획득되었다. 이는 |01> 상태 및 |11> 상태에서의 큐비트 얽힘 또는 에러 바이어스와 같은 큐비트들 간의 상관 관계로 인한 차이에 의한 것일 수 있다. 따라서, 랜덤한 큐비트 선택에 의한 비트-플립을 수행하여 큐비트들 간의 에러를 평균화함으로써 에러 모델의 생성이 보다 단순화되고 효율화될 수 있다.For example, in the response matrix M in FIG. 7, p (10|01) = 0.0002 and p (10|11) = 0.0286 were obtained with different probability values. This may be due to differences due to correlation between qubits such as qubit entanglement or error bias in the |01> state and the |11> state. Therefore, by performing bit-flip by random qubit selection and averaging the error between qubits, the generation of the error model can be simplified and more efficient.

한편, 본 실시예에서의 비트-플립은 파울리 X 게이트(Pauli X gate)를 이용한 파울리 X 연산(Pauli X operation)으로 수행될 수 있으나, 반드시 이에 제한되는 것은 아니다.Meanwhile, the bit-flip in the present embodiment may be performed as a Pauli X operation using a Pauli X gate, but is not limited thereto.

양자 컨트롤러(20)는 n개의 큐비트들에 대하여 측정시 랜덤하게 선택된 큐비트들의 비트-플립을 반복적으로 수행함으로써, 입력 큐비트 상태와는 다른 출력 큐비트 상태로 독출될 확률을 반복적으로 계산하여, 에러 모델을 생성할 수 있다.The quantum controller 20 repeatedly calculates the probability of being read into an output qubit state different from the input qubit state by repeatedly performing bit-flip of randomly selected qubits when measuring n qubits. , an error model can be created.

도 9는 일 실시예에 따른 에러 모델의 응답 매트릭스를 설명하기 위한 도면이다.9 is a diagram for explaining a response matrix of an error model according to an embodiment.

도 9를 참고하면, 2개의 큐비트들이 구비된 양자 시스템을 가정할 경우, 양자 컨트롤러(20)(즉, 에러 분석기(230))는 비트-플립된 큐비트들의 출력 큐비트 값의 독출 결과에 기초하여, 수학식 2와 같은 응답 매트릭스

Figure pat00002
의 에러 모델을 생성할 수 있다.Referring to FIG. 9 , assuming a quantum system equipped with two qubits, the quantum controller 20 (that is, the error analyzer 230 ) uses the result of reading the output qubit values of the bit-flipped qubits. Based on the response matrix as in Equation 2
Figure pat00002
You can create an error model of

Figure pat00003
Figure pat00003

수학식 2에 따르면,

Figure pat00004
(i)는 미리 설정된 단일 입력 상태가 비트-플립에 의해 |i>로 독출되었을 확률을 의미한다. 예를 들어, 2개의 큐비트들이 미리 설정된 입력 상태로부터 비트-플립에 의해 |00>으로 독출된 경우,
Figure pat00005
(00)은 |00>으로 잘못 측정되었을 확률을 나타낸다. 유사하게,
Figure pat00006
(01),
Figure pat00007
(10) 및
Figure pat00008
(11) 각각은 비트-플립에 의해 |01>, |10>, |11> 으로 각각 잘못 측정되었을 확률을 나타낸다.According to Equation 2,
Figure pat00004
(i) denotes a probability that a preset single input state is read as |i> by bit-flip. For example, when two qubits are read as |00> by bit-flip from a preset input state,
Figure pat00005
(00) indicates the probability of being measured incorrectly as |00>. Similarly,
Figure pat00006
(01),
Figure pat00007
(10) and
Figure pat00008
(11) Each represents the probability of being incorrectly measured as |01>, |10>, and |11> by bit-flip, respectively.

본 실시예에 따른 에러 모델의 응답 매트릭스

Figure pat00009
는 비트-플립에 의한 인위적인 측정 에러를 유발함으로써, 얽힘이나 에러 바이어스와 같은 영향을 제거하여 에러를 평균화할 수 있다. 또한, 입력 큐비트 상태의 모든 조합에 대응하는 출력 큐비트 상태의 모든 조합의 경우의 수를 계산하지 않고, 단순히 출력 큐비트 상태(즉, 출력 큐비트 값)의 측정만으로도 에러 모델의 응답 매트릭스를 획득할 수 있다. 즉, 도 9에 도시된 바와 같이, 본 실시예에 따른 에러 모델은 응답 매트릭스
Figure pat00010
는 2n개 엘리먼트들(즉,
Figure pat00011
(00),
Figure pat00012
(01),
Figure pat00013
(10) 및
Figure pat00014
(11))이 대칭성을 갖도록 배치된 2n x 2n 엘리먼트들을 포함할 수 있으므로, 보다 빠른 시간 내에 효율적으로 에러 모델을 생성하여 에러 보정을 수행할 수 있다.Response matrix of the error model according to the present embodiment
Figure pat00009
By causing an artificial measurement error due to bit-flip, it is possible to average the error by eliminating influences such as entanglement or error bias. In addition, without counting the number of cases of all combinations of output qubit states corresponding to all combinations of input qubit states, simply measuring the output qubit state (i.e., the output qubit value) is enough to calculate the response matrix of the error model. can be obtained That is, as shown in Fig. 9, the error model according to the present embodiment is a response matrix
Figure pat00010
is 2 n elements (i.e.,
Figure pat00011
(00),
Figure pat00012
(01),
Figure pat00013
(10) and
Figure pat00014
Since (11)) may include 2 n x 2 n elements arranged to have symmetry, error correction can be performed by efficiently generating an error model within a shorter time.

한편, 도 9에서는 2개의 큐비트들을 가정하여 에러 모델을 생성하였으나, n개의 큐비트들에 대한 일반화된 에러 모델의 응답 매트릭스

Figure pat00015
는 수학식 3 및 수학식 4를 참고하여 획득될 수 있다.Meanwhile, in FIG. 9, an error model was generated assuming two qubits, but the response matrix of the generalized error model for n qubits
Figure pat00015
can be obtained with reference to Equations 3 and 4.

Figure pat00016
Figure pat00016

Figure pat00017
Figure pat00017

수학식 3 및 수학식 4를 참고하면, s는 측정된 큐비트 상태(즉, 출력 큐비트 상태)의 십진 값을 의미하고, X(s)는 파울리 x 게이트(Pauli X gate)에 의한 파울리 x 연산(즉, 비트-플립)을 의미한다.Referring to Equations 3 and 4, s means a decimal value of the measured qubit state (that is, the output qubit state), and X (s) is Pauli x by Pauli X gate operation (ie bit-flip).

양자 컨트롤러(20)는 큐비트 연산을 수행할 경우, 응답 매트릭스

Figure pat00018
와 같은 에러 모델을 이용하여 출력 큐비트 값(또는 출력 큐비트 상태)을 보정함으로써, 큐비트들의 실제(true) 큐비트 값(또는 실제 큐비트 상태)을 획득할 수 있다. 예를 들어, 측정된 큐비트 값 pobs는 아래와 같은 수학식 5를 이용하여 보정됨으로써 실제 큐비트 값 ptrue가 획득될 수 있다.When the quantum controller 20 performs qubit operation, the response matrix
Figure pat00018
By correcting the output qubit value (or output qubit state) using an error model such as For example, the measured qubit value p obs may be corrected using Equation 5 below to obtain an actual qubit value p true .

Figure pat00019
Figure pat00019

Figure pat00020
Figure pat00020

Figure pat00021
Figure pat00021

이와 같이, 본 실시예에 따른 양자 시스템(1)은 비트-플립된 큐비트 값의 측정을 통해 에러 모델의 응답 매트릭스

Figure pat00022
를 빠른 시간 내에 생성하여 에러 보정을 수행함으로써, 큐비트 개수가 증가하더라도 큐비트 연산의 처리 속도 및 성능을 효율적으로 증대시킬 수 있다.As such, the quantum system 1 according to the present embodiment provides a response matrix of an error model through measurement of bit-flipped qubit values.
Figure pat00022
By quickly generating and performing error correction, it is possible to efficiently increase the processing speed and performance of qubit operation even if the number of qubits increases.

도 10은 비트-플립을 이용한 기법(scheme)과 종래의 기법의 응답 매트릭스 충실도(response matrix fidelity)를 비교한 시뮬레이션 결과를 설명하기 위한 도면이다.FIG. 10 is a diagram for explaining a simulation result comparing response matrix fidelity of a scheme using bit-flip and a conventional scheme.

도 10의 시뮬레이션 데이터는, 종래의 기법(full mitigation, TPN(tensor product noise model) 과 본 실시예에 따른 비트-플립을 이용한 기법(Bit-flip, TPN+Bit-flip)을 이용한 양자 측정 에러 경감에 대한 데이터이다. 데이터의 가로축은 측정 수, 세로축은 측정된 응답 매트릭스의 충실도이다. 행렬의 충실도가 1에 가까울수록 측정 에러가 제거되었다는 것을 의미한다. 도 10의 데이터는 5개의 큐비트들을 구비한 양자 시스템에서 측정된 결과이다. 하나의 calibration shot 마다, Full-mitigation의 경우에는 32(= 25)개 상태들에 대한 측정이 필요하고, Bit-flip 은 |00000> 하나의 큐비트 상태에 대한 측정이 필요하며, TPN은 |00000>, |11111> 두개의 상태들에 대한 측정이 필요하다. Bit-flip, TPN+Bit-flip은 1번의 측정만이 필요하므로, 도 10의 데이터에서 설명된 바와 같이 비트-플립을 이용한 본 실시예의 기법은 종래의 기법들보다 빠르게 행렬의 충실도가 1로 수렴하게 된다는 점을 알 수 있다.The simulation data of FIG. 10 is a quantum measurement error reduction using a conventional technique (full mitigation, tensor product noise model (TPN)) and a technique using a bit-flip according to the present embodiment (Bit-flip, TPN+Bit-flip) The horizontal axis of the data is the number of measurements, and the vertical axis is the fidelity of the measured response matrix. The closer the fidelity of the matrix is to 1, the more it means that the measurement error is removed. The data in Figure 10 has 5 qubits. This is the result measured in a quantum system.For each calibration shot, in the case of full-mitigation, it is necessary to measure 32 (= 2 5 ) states, and for Bit-flip, |00000> one qubit state is required. measurement is required, and TPN requires measurement of two states, |00000> and |11111> Bit-flip and TPN+Bit-flip require only one measurement, so it will be explained in the data of FIG. As described above, it can be seen that the method of this embodiment using the bit-flip converges to 1 in the fidelity of the matrix faster than the conventional methods.

도 11은 비트-플립을 이용한 기법과 종래의 기법의 응답 매트릭스 충실도를 비교한 시뮬레이션 결과를 설명하기 위한 그래프이다.11 is a graph for explaining a simulation result comparing the fidelity of a response matrix between a technique using a bit-flip and a conventional technique.

도 11의 시뮬레이션 데이터는 큐비트들 간의 얽힘에 의해 상관된 에러에 대한 효과를 파악하기 위해 기존의 응답 매트릭스에서 특정 에러를 증가시킨 뒤(ε> 0) 도 10의 시뮬레이션을 실시한 데이터이다. 도 11의 시뮬레이션의 경우에는, 증가된 에러에 의해 기존 응답 매트릭스를 계산하기 위해서는 더 복잡한 모델이 필요하게 된다. 비트-플립을 이용한 본 실시예의 기법(Bit-flip)은 상관된 에러(correlated error)가 증가되어도 행렬의 충실도가 1에 근접하는 반면, 종래의 기법(TPN)은 그렇지 못함을 알 수 있다.The simulation data of FIG. 11 is data obtained by the simulation of FIG. 10 after increasing a specific error in the existing response matrix (ε > 0) in order to understand the effect on the error correlated by entanglement between qubits. In the case of the simulation of FIG. 11, a more complex model is required to calculate the existing response matrix due to the increased error. It can be seen that in the technique (Bit-flip) of this embodiment using bit-flip, the fidelity of a matrix approaches 1 even when a correlated error is increased, whereas the conventional technique (TPN) does not.

도 12는 응답 매트릭스 충실도의 이점이 측정되는 큐비트 개수에 따라 어떻게 증가하는지 설명하기 위한 그래프이다. 도 12는, ibmq_manhattan에서 측정된 응답 매트릭스가 사용되고, 상관 에러를 10으로 증가시킨 조건(ε=10) 하에서 시뮬레이션된 결과이다. 총 측정 수는 2n * 100으로 고정되었다 (n은 큐비트 개수). 종래의 기법(Full Mitigation)은 응답 매트릭스의 각 컬럼의 엘리먼트들을 모두 획득하는 방식으로서, 각 컬럼 당 할당되는 측정 수가 큐비트의 개수에 대해 지수적으로 줄어들기 때문에 충실도가 낮아짐을 알 수 있다.12 is a graph for explaining how the benefit of response matrix fidelity increases with the number of measured qubits. 12 is a simulated result under the condition that the response matrix measured in ibmq_manhattan is used and the correlation error is increased to 10 (ε=10). The total number of measurements was fixed at 2 n * 100 (n is the number of qubits). The conventional technique (Full Mitigation) is a method of acquiring all elements of each column of the response matrix, and it can be seen that the fidelity is lowered because the number of measurements allocated to each column decreases exponentially with respect to the number of qubits.

도 10 내지 도 12에서 설명된 시뮬레이션 결과들을 참고하면, 종래의 기법들(full mitigation, TPN) 대비 본 실시예에 따른 비트-플립을 이용한 기법은 어떠한 조건에서도 응답 매트릭스의 충실도가 빠른 시간 내에 1로 수렴하게 되므로, 보다 효율적인 측정 에러의 보정에 적용될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.Referring to the simulation results described in FIGS. 10 to 12 , compared to the conventional techniques (full mitigation, TPN), in the technique using the bit-flip according to the present embodiment, the fidelity of the response matrix is reduced to 1 in a short time under any conditions. Since convergence, it can be understood by those skilled in the art that it can be applied to more efficient correction of measurement errors.

앞서 설명한 실시예들은 예시들일 뿐이며, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 잘 알려진 전자적인 구성들, 제어 시스템들, 소프트웨어, 및 다른 기능적인 측면들의 기재는 생략되었다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로 구현될 수 있다.The above-described embodiments are merely examples, and do not limit the technical scope in any way. For brevity of the specification, descriptions of well-known electronic components, control systems, software, and other functional aspects have been omitted. In addition, the connections or connecting members of the lines between the components shown in the drawings exemplarily represent functional connections and/or physical or circuit connections, and in an actual device, various functional connections, physical connections that are replaceable or additional It may be implemented as a connection, or circuit connections.

한편, 상술한 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 또한, 상술한 실시예들에서 사용된 데이터의 구조는 컴퓨터로 읽을 수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.Meanwhile, the above-described embodiments can be written as a program that can be executed on a computer, and can be implemented in a general-purpose digital computer that operates the program using a computer-readable recording medium. In addition, the structure of data used in the above-described embodiments may be recorded in a computer-readable recording medium through various means. The computer-readable recording medium includes a storage medium such as a magnetic storage medium (eg, a ROM, a floppy disk, a hard disk, etc.) and an optically readable medium (eg, a CD-ROM, a DVD, etc.).

본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 실시예가 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 권리 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 실시예에 포함된 것으로 해석되어야 할 것이다.Those of ordinary skill in the art related to the present embodiment will understand that the embodiment may be implemented in a modified form without departing from the essential characteristics of the above description. Therefore, the disclosed embodiments are to be considered in an illustrative rather than a restrictive sense. The scope of the rights is indicated in the claims rather than the above description, and all differences within the scope equivalent thereto should be construed as included in the present embodiment.

Claims (16)

양자 프로세서의 큐비트들(Qubits)의 상태를 측정하는 방법에 있어서,
상기 양자 프로세서에 구비된 n개의 큐비트들의 상태를 제어하기 위한 제어 신호를, 상기 큐비트들로 제공하는 단계;
상기 큐비트들 중 적어도 하나의 큐비트의 상태를 반전시키는 비트-플립(bit-flip)을 수행하는 단계;
상기 비트-플립된 큐비트들의 출력 큐비트 값을 독출(read-out)하는 단계; 및
상기 출력 큐비트 값의 독출 결과에 기초하여 상기 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성하는 단계를 포함하는, 방법.
In a method for measuring the state of qubits of a quantum processor,
providing a control signal for controlling the state of n qubits provided in the quantum processor to the qubits;
performing a bit-flip that inverts the state of at least one of the qubits;
reading out the output qubit values of the bit-flipped qubits; and
and generating an error model representing a probability of occurrence of a measurement error for the output qubit value based on a reading result of the output qubit value.
제 1 항에 있어서,
상기 비트-플립을 수행하는 단계는
상기 제어 신호에 의해 설정된 큐비트들 중 랜덤하게 선택된 적어도 하나의 큐비트에 대해 측정된 상태를 반전시키는, 방법.
The method of claim 1,
The step of performing the bit-flip is
Inverting the measured state for at least one randomly selected qubit among the qubits set by the control signal.
제 1 항에 있어서,
상기 에러 모델은
상기 n개의 큐비트들로 조합 가능한 2n개의 출력 큐비트 값들 각각에 대한 측정 에러의 확률을 나타내는 엘리먼트들을 포함하는 응답 매트릭스(response matrix)인, 방법.
The method of claim 1,
The error model is
a response matrix comprising elements representing the probability of a measurement error for each of the 2 n output qubit values combinable into the n qubits.
제 2 항에 있어서,
상기 응답 매트릭스는
상기 2n개 엘리먼트들이 대칭성을 갖도록 배치된 2n x 2n 엘리먼트들을 포함하는, 방법.
3. The method of claim 2,
The response matrix is
and 2 n x 2 n elements arranged such that the 2 n elements are symmetric.
제 1 항에 있어서,
상기 비트-플립을 수행하는 단계는
상기 큐비트들 간의 에러 바이어스(bias) 또는 양자 얽힘(entanglement)의 영향을 제거하여 측정 에러의 평균화된 확률을 획득하기 위해 상기 비트-플립을 수행하는, 방법.
The method of claim 1,
The step of performing the bit-flip is
performing the bit-flip to obtain an averaged probability of measurement error by removing the effect of an error bias or quantum entanglement between the qubits.
제 1 항에 있어서,
상기 에러 모델을 이용하여 상기 출력 큐비트 값을 보정함으로써, 상기 큐비트들의 실제(true) 큐비트 값을 획득하는 단계를 더 포함하는, 방법.
The method of claim 1,
and correcting the output qubit value using the error model to obtain a true qubit value of the qubits.
제 1 항에 있어서,
상기 독출하는 단계는
상기 큐비트들 각각에 대하여 |0>에 대응하는 상태 또는 |1>에 대응하는 상태를 측정함으로써 상기 출력 큐비트 값을 독출하는, 방법.
The method of claim 1,
The reading step is
Reading the output qubit value by measuring a state corresponding to |0> or a state corresponding to |1> for each of the qubits.
제 1 항에 있어서,
상기 비트-플립은
파울리 X 게이트(Pauli X gate)를 이용하여 수행되는, 방법.
The method of claim 1,
The bit-flip is
A method performed using a Pauli X gate.
양자 시스템에 있어서,
n개의 큐비트들을 구비한 양자 프로세서; 및
상기 양자 프로세서를 제어하는 양자 컨트롤러를 포함하고,
상기 양자 컨트롤러는,
상기 큐비트들의 상태를 제어하기 위한 제어 신호를 상기 큐비트들로 제공하고,
상기 큐비트들 중 적어도 하나의 큐비트의 상태를 반전시키는 비트-플립(bit-flip)을 수행하고,
상기 비트-플립된 큐비트들의 출력 큐비트 값을 독출(read-out)하고,
상기 출력 큐비트 값의 독출 결과에 기초하여 상기 출력 큐비트 값에 대한 측정 에러가 발생될 확률을 나타내는 에러 모델을 생성하는,
양자 시스템.
In a quantum system,
a quantum processor with n qubits; and
A quantum controller for controlling the quantum processor,
The quantum controller is
providing a control signal for controlling the state of the qubits to the qubits;
performing a bit-flip that inverts the state of at least one of the qubits;
reading out the output qubit values of the bit-flipped qubits,
generating an error model indicating a probability of occurrence of a measurement error with respect to the output qubit value based on the reading result of the output qubit value,
quantum system.
제 9 항에 있어서,
상기 양자 컨트롤러는
상기 제어 신호에 의해 설정된 큐비트들 중 랜덤하게 선택된 적어도 하나의 큐비트에 대해 측정된 상태를 반전시키는, 양자 시스템.
10. The method of claim 9,
The quantum controller is
Inverting the measured state for at least one randomly selected qubit among the qubits set by the control signal.
제 9 항에 있어서,
상기 에러 모델은
상기 n개의 큐비트들로 조합 가능한 2n개의 출력 큐비트 값들 각각에 대한 측정 에러의 확률을 나타내는 2n개 엘리먼트들을 포함하는 응답 매트릭스(response matrix)인, 양자 시스템.
10. The method of claim 9,
The error model is
A quantum system, which is a response matrix including 2 n elements representing the probability of a measurement error for each of the 2 n output qubit values combinable into the n qubits.
제 11 항에 있어서,
상기 응답 매트릭스는
상기 2n개 엘리먼트들이 대칭성을 갖도록 배치된 2n x 2n 엘리먼트들을 포함하는, 양자 시스템.
12. The method of claim 11,
The response matrix is
and 2 n x 2 n elements arranged such that the 2 n elements are symmetric.
제 9 항에 있어서,
상기 양자 컨트롤러는
상기 큐비트들 간의 에러 바이어스(bias) 또는 양자 얽힘(entanglement)의 영향을 제거하여 측정 에러의 평균화된 확률을 획득하기 위해 상기 비트-플립을 수행하는, 양자 시스템.
10. The method of claim 9,
The quantum controller is
performing the bit-flip to obtain an averaged probability of measurement error by removing the effect of an error bias or quantum entanglement between the qubits.
제 9 항에 있어서,
상기 양자 컨트롤러는
상기 에러 모델을 이용하여 상기 출력 큐비트 값을 보정함으로써, 상기 큐비트들의 실제(true) 큐비트 값을 획득하는, 양자 시스템.
10. The method of claim 9,
The quantum controller is
and correcting the output qubit value using the error model to obtain a true qubit value of the qubits.
제 9 항에 있어서,
상기 양자 컨트롤러는
상기 큐비트들 각각에 대하여 |0>에 대응하는 상태 또는 |1>에 대응하는 상태를 측정함으로써 상기 출력 큐비트 값을 독출하는, 양자 시스템.
10. The method of claim 9,
The quantum controller is
A quantum system for reading the output qubit value by measuring a state corresponding to |0> or a state corresponding to |1> for each of the qubits.
제 9 항에 있어서,
상기 비트-플립은
파울리 X 게이트(Pauli X gate)를 이용하여 수행되는, 양자 시스템.
10. The method of claim 9,
The bit-flip is
A quantum system, performed using a Pauli X gate.
KR1020210186592A 2021-02-09 2021-12-23 Quantum system and method for measuring state of qubit of quantum processor KR20220115049A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
GB2201635.6A GB2606809A (en) 2021-02-09 2022-02-09 Quantum system and method of measuring states of qubits of quantum processor
US17/667,797 US20220269975A1 (en) 2021-02-09 2022-02-09 Quantum system and method of measuring states of qubits of quantum processor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163147388P 2021-02-09 2021-02-09
US63/147,388 2021-02-09

Publications (1)

Publication Number Publication Date
KR20220115049A true KR20220115049A (en) 2022-08-17

Family

ID=83110937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210186592A KR20220115049A (en) 2021-02-09 2021-12-23 Quantum system and method for measuring state of qubit of quantum processor

Country Status (1)

Country Link
KR (1) KR20220115049A (en)

Similar Documents

Publication Publication Date Title
US11288121B2 (en) Simulating errors of a quantum device using variational quantum channels
AU2017442682B2 (en) Qubit calibration
US11488049B2 (en) Hybrid quantum-classical computer system and method for optimization
JP2022532466A (en) Quantum error correction and decoding methods based on neural networks, devices, chips, computer equipment, and computer programs
KR20210024638A (en) Quantum information processing with asymmetric error channels
Zhao et al. Restoration of a quantum state in a dephasing channel via environment-assisted error correction
US20220358393A1 (en) Quantum computer system and method for performing quantum computation with reduced circuit depth
EP4104114A1 (en) Hybrid quantum-classical adversarial generator
WO2022173497A9 (en) Enhancing combinatorial optimization with quantum generative models
EP4028965A1 (en) System and method of partial compilation with variational algorithms for quantum computers
KR20230009385A (en) Magic state distillation using inner and outer error correcting codes
CN114462613B (en) Quantum computer performance characterization method and device, electronic equipment and medium
Mabuchi Continuous quantum error correction as classical hybrid control
WO2022187503A1 (en) Classically-boosted variational quantum eigensolver
KR20220115049A (en) Quantum system and method for measuring state of qubit of quantum processor
AU2019454816B2 (en) Measuring quantum state purity
WO2022271092A2 (en) Benchmarking protocol for quantum gates
JP2021036395A (en) Machine learning device and machine learning method
WO2023172284A2 (en) Generating non-classical measurements on devices with parameterized time evolution
EP4154193A1 (en) Noise mitigation through quantum state purification by classical ansatz training
CN114997407A (en) Noise elimination method and device for quantum measurement equipment, electronic equipment and medium
US20230029092A1 (en) Denoising Qubit Calibration Data with Deep Learning
US20220269975A1 (en) Quantum system and method of measuring states of qubits of quantum processor
US20230385679A1 (en) Polynomial-time linear cross-entropy benchmarking
CN116484960A (en) Method and system for performing benchmark test on quantum gate group