KR20220112157A - 발광 소자 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220112157A
KR20220112157A KR1020210057479A KR20210057479A KR20220112157A KR 20220112157 A KR20220112157 A KR 20220112157A KR 1020210057479 A KR1020210057479 A KR 1020210057479A KR 20210057479 A KR20210057479 A KR 20210057479A KR 20220112157 A KR20220112157 A KR 20220112157A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode
semiconductor layer
layer
Prior art date
Application number
KR1020210057479A
Other languages
English (en)
Inventor
황경욱
홍석우
황준식
김동호
김현준
박준용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to EP22153642.8A priority Critical patent/EP4040495A1/en
Priority to CN202210110536.3A priority patent/CN114864617A/zh
Priority to US17/591,934 priority patent/US20220246675A1/en
Publication of KR20220112157A publication Critical patent/KR20220112157A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 이를 포함한 디스플레이 장치를 제공한다. 본 발광 소자는, 각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀, 복수 개의 발광 셀과 접하는 공통 반도체층, 공통 반도체층과 접하는 제1 전극 및 제1 전극과 이격 배치되며 복수 개의 발광 셀 각각과 접하는 복수 개의 제2 전극을 포함한다.

Description

발광 소자 및 이를 포함하는 디스플레이 장치{LIGHT EMITTING DEVICE AND DISPLAY APPARATUS INCLUDING THE SAME}
개시된 실시예들은 발광 소자 및 이를 포함한 디스플레이 장치, 그 제조 방법에 관한 것이다.
발광 소자(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 사용되고 있다. 특히, 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 인듐 알루미늄 갈륨 질화물(InAlGaN) 등과 같은 3족 질화물 기반의 LED는 광을 출력하는 발광소자로 역할을 하고 있다.
복수 개의 발광 셀을 포함하는 발광 소자 및 그 제조 방법을 제공한다.
복수 개의 발광 셀로 구성된 발광 소자를 포함한 디스플레이 장치 및 그 제조 방법을 제공한다.
일 유형에 따른 발광 소자는, 각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀; 상기 복수 개의 발광 셀과 접하는 공통 반도체층; 상기 공통 반도체층과 접하는 제1 전극; 및 상기 제1 전극과 이격 배치되며, 상기 복수 개의 발광 셀 각각과 접하는 복수 개의 제2 전극;을 포함한다.
그리고, 상기 복수 개의 발광 셀은, 상기 공통 반도체층의 제1 표면상에서 이격 배열될 수 있다.
또한, 상기 복수 개의 발광 셀 각각의 폭은, 상기 공통 반도체층의 폭보다 작을 수 있다.
그리고, 상기 복수 개의 발광 셀 중 적어도 하나는, 순차적으로 배열된 제1 반도체층, 활성층 및 제2 반도체층을 포함할 수 있다.
또한, 상기 제2 전극은, 상기 제2 반도체층과 접할 수 있다.
그리고, 상기 제1 반도체층의 물질은 상기 공통 반도체층의 물질과 동일할 수 있다.
또한, 상기 제1 전극은, 상기 복수 개의 발광 셀이 배열된 상기 공통 반도체층의 제1 표면에 접할 수 있다.
그리고, 상기 제1 전극은, 상기 복수 개의 발광 셀 중 적어도 하나의 측면을 따라 상기 복수 개의 발광 셀 중 적어도 하나의 상부 표면으로 연장될 수 있다.
또한, 상기 제1 전극과 상기 복수개의 발광 셀 사이에 배치되는 제1 절연층;을 더 포함할 수 있다.
그리고, 상기 제1 절연층은, 상기 제2 전극과 접할 수 있다.
또한, 상기 복수 개의 발광 셀은, 상기 발광 소자의 중심 축을 기준으로 대칭일 수 있다.
그리고, 상기 복수 개의 제2 전극은, 상기 발광 소자의 중심 축을 기준으로 대칭일 수 있다.
또한, 상기 제1 전극은, 상기 발광 소자의 중심 축을 기준으로 대칭일 수 있다.
그리고, 상기 제1 전극 및 상기 복수 개의 제2 전극 중 적어도 하나는, 투명할 수 있다.
또한, 상기 복수 개의 발광 셀간의 공간 중 적어도 일부는, 상기 제1 전극에 의해 채워질 수 있다.
그리고, 상기 제1 전극은, 상기 복수 개의 발광 셀이 배열된 상기 공통 반도체층의 제1 표면과 다른 상기 공통 반도체층의 제2 표면과 접할 수 있다.
또한, 상기 복수 개의 발광 셀간의 공간 중 적어도 일부를 채우는 절연 물질;을 더 포함할 수 있다.
그리고, 상기 공통 반도체층의 외주면은 원형, 타원형 및 다각형 중 적어도 하나를 포함할 수 있다.
또한, 상기 복수 개의 발광 셀의 조합에 대한 외주면은, 상기 공통 반도체층의 외주면에 대응할 수 있다.
한편, 일 실시예에 따른 디스플레이 장치는, 복수 개의 발광 소자를 포함하는 표시층; 및 상기 복수 개의 발광 소자와 전기적으로 연결된 복수 개의 트랜지스터를 포함하며, 상기 복수 개의 발광 소자를 구동시키는 구동층;을 포함하고, 상기 복수 개의 발광 소자 중 적어도 하나는, 각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀; 및 상기 복수 개의 발광 셀과 접하는 공통 반도체층;을 포함한다.
그리고, 상기 복수 개의 발광 소자 중 적어도 하나는, 상기 공통 반도체층과 접하면서 상기 구동층과 전기적으로 연결된 제1 전극; 및 상기 제1 전극과 이격 배치되며, 상기 복수 개의 발광 셀 각각과 접하는 복수 개의 제2 전극;을 포함할 수 있다.
또한, 상기 복수 개의 제2 전극은, 상기 구동층과 전기적으로 연결되는 연결 전극(connection electrode)과 상기 구동층과 전기적으로 연결되지 않는 비연결 전극(non-connection electrode)을 포함할 수 있다.
그리고, 상기 비연결 전극과 접하는 발광 셀은,광을 방출하지 않는 불량 셀일 수 있다.
또한, 상기 표시층은, 상기 복수 개의 발광 소자를 덮는 평탄화층;을 더 포함할 수 있다.
도 1a은 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 1b는 도 1a의 발광 소자를 위에서 본 도면이다.
도 2a 내지 도 2d는 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하는 참조도면이다.
도 3은 다른 실시예에 따른 발광 소자를 도시한 도면이다.
도 4는 일 실시예에 따른 절연 물질이 채워진 발광 소자를 도시한 도면이다.
도 5는 또 다른 실시예에 따른 발광 소자를 도시한 도면이다.
도 6은 일 실시예에 따른 복수 개의 서브 전극을 포함하는 발광 소자를 도시한 도면이다.
도 7은 일 실시예에 따른 제1 전극이 가장 자리 영역에 배치된 발광 소자를 도시한 도면이다.
도 8은 일 실시예에 따른 3개의 발광 셀을 포함하는 발광 소자를 도시한 도면이다.
도 9는 일 실싱예에 따른 4 개의 발광 셀을 포함하는 발광 소자를 도시한 도면이다.
도 10은 일 실시예에 따른 단면들이 서로 다른 발광 소자를 도시한 도면이다.
도 11은 또 다른 실시예에 따른 육각형의 발광 소자를 도시한 도면이다.
도 12은 일 실시예에 따른 제2 절연층을 포함하는 발광 소자를 도시한 도면이다.
도 13은 일 실시예에 따른 산란 패턴을 갖는 발광 소자를 도시한 도면이다.
도 14는 일 실시예에 따른 양면에 배치된 전극들을 포함하는 발광 소자를 도시한 도면이다.
도 15는 일 실시예에 따른 발광 소자의 불량율을 설명하는 참조도면이다.
도 16a 내지 도 16e는 일 실시예에 따른 발광 소자를 이용하여 디스플레이 장치를 제조하는 과정을 설명하는 참조 도면이다.
도 17a 내지 도 17e는 다른 실시예에 따른 발광 소자를 이용하여 디스플레이 장치를 제조하는 과정을 설명하는 참조 도면이다.
도 18는 다른 실시예에 따른 발광 소자를 포함하는 디스플레이 장치를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1a은 일 실시예에 따른 발광 소자(100)를 나타내는 단면도이고, 도 1b는 도 1a의 발광 소자(100)를 위에서 바라본 도면이다.
도 1a에 도시된 바와 같이, 발광 소자(100)는 무기물 기반의 발광 다이오드(Light Emitting Diode)을 포함할 수 있으며, 발광 소자(100)는 발광 소자(100)에 포함된 물질에 따라 특정 파장의 광을 방출할 수 있다. 일 실시예에 따른 발광 소자(100)는 마이크로 사이즈일 수 있다. 예를 들어, 발광 소자(100)의 폭은 500㎛ 이하일 수 있고, 또는 100㎛ 이하일 수 있다.
발광 소자(100)는 각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀(120), 복수 개의 발광 셀(120)과 접하는 공통 반도체층(130), 공통 반도체층(130)과 접하는 제1 전극(140) 및 제1 전극(141)과 이격 배치되며 복수 개의 발광 셀(120) 각각과 접하는 복수 개의 제2 전극(150)을 포함할 수 있다.
복수 개의 발광 셀(120)은 공통 반도체층(130)의 제1 표면상에서 이격 배열될 수 있다. 도면에는 두 개의 발광 셀(120)이 도시되어 있으나, 이에 한정되지 않는다. 발광 소자(100)는 2개 이상의 발광 셀(120)을 포함할 수 있다. 복수 개의 발광 셀(120)은 공통 반도체층(130)의 제1 표면상에서 1차원으로 배열될 수도 있고, 2차원으로 배열될 수도 있다.
복수 개의 발광 셀(120)은 동일한 형상일 수 있다. 예를 들어, 발광 셀(120) 각각의 폭 방향 단면, 즉 횡단면은 원, 타원 및/또는 다각형일 수 있다. 발광 셀(120) 각각의 두께 방향의 단면, 즉, 측단면은 사각형일 수 있다. 발광 셀(120) 각각은 발광 셀(120) 각각의 폭은 공통 반도체층(130)의 폭보다 작을 수 있다. 상기한 복수 개의 발광 셀(120)은 발광 소자(100)의 중심축(X)을 기준으로 대칭되게 배열될 수 있다.
발광 셀(120) 각각은 공통 반도체층(130)상에서 제1 반도체층(121), 활성층(122) 및 제2 반도체층(123)을 포함할 수 있다.
제1 반도체층(121)은, 예를 들면, n형 반도체를 포함할 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 제1 반도체층(121)은 p형 반도체를 포함할 수도 있다. 제1 반도체층(121)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 이러한 제1 반도체층(121)은 단층 또는 다층 구조를 가질 수 있다. 예컨대, 제1 반도체층(121)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
활성층(122)은 제1 반도체층(121)의 상부 표면에 배치될 수 있다. 활성층(122)은 전자와 정공이 결합하면서 광을 발생시킬 수 있으며, 다중 양자 우물(MQW; Multi-Quantum Well) 구조 또는 단일 양자 우물(SQW; Single-Quantum Well) 구조를 가질 수 있다. 이러한 활성층(122)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, InGaN, GaN, AlGaN, AlInGaN 등을 포함할 수 있다. 활성층(122)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
제2 반도체층(123)은 활성층(122)의 상부 표면상에 제공되며, 제1 반도체층(121)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(123)은 p형 반도체층을 포함할 수 있다. 제2 반도체층(123)은, 예컨대, InAlGaN, GaN, AlGaN 및/또는 InGaN을 포함하며, Mg 등과 같은 도전성 도펀트가 도핑된 반도체층일 수 있다.
공통 반도체층(130)은 복수 개의 발광 셀(120)과 접할 수 있다. 공통 반도체층(130)의 물질은 제1 반도체층(121)의 물질과 동일할 수 있다. 즉, 공통 반도체층(130)은, n형 반도체를 포함할 수 있다. 예를 들어, 공통 반도체층(130)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 이러한 공통 반도체층(130)은 단층 또는 다층 구조를 가질 수 있다. 예컨대, 공통 반도체층(130)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
공통 반도체층(130)의 폭 방향 단면 즉, 횡단면은 원형, 타원형 및/또는 다각형 등일 수 있다. 공통 반도체층(130)의 두께 방향 단면은 사각형 형상일 수 있다. 예를 들어, 공통 반도체층(130)의 측단면은 직사각형일 수 있다.
제1 전극(140)은 공통 반도체층(130)과 접할 수 있다. 제1 전극(140)은 복수 개의 발광 셀(120)들이 배열된 공통 반도체층(130)의 제1 표면에서 공통 반도체층(130)과 접할 수 있다. 상기한 제1 전극(140)은 복수 개의 발광 셀(120)의 측면을 따라 복수 개의 발광 셀(120)의 상부 표면상으로 연장될 수 있다. 예를 들어, 제1 전극(140)은 공통 반도체층(130)의 가운데 영역에서 공통 반도체층(130)과 접하고, 인접한 발광 셀(120)의 측면을 따라 발광 셀(120)의 상부 표면으로 연장되게 배치될 수 있다.
제1 전극(140)은 발광 소자(100)의 중심축(X)을 기준으로 대칭되게 배치될 수 있다. 도 1b에서 제1 전극(140)은 발광 소자(100)의 중심축(X)을 기준으로 선대칭되게 배치되어 있다.
제1 전극(140)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 전극(140)은 투명한 도전성 물질로 형성되어 투명 전극일 수 있다. 제1 전극(140)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다.
발광 소자(100)는 복수 개의 발광 셀(120) 각각에 접하는 복수 개의 제2 전극(150)을 포함할 수 있다. 제2 전극(150)은 발광 셀(120)의 제2 반도체층(123)과 접할 수 있다. 복수 개의 제2 전극(150)은 발광 소자(100)의 중심축(X)을 기준으로 대칭되게 배열될 수 있다. 도면에는 복수 개의 제2 전극(150)이 발광 소자(100)의 중심축(X)을 기준으로 선대칭되게 배열되어 있다. 제2 전극(150)도 제1 전극(140)과 마찬가지로 투명한 전도성 물질로 형성될 수 있다.
발광 소자(100)는 발광 셀(120)들의 측면을 감싸는 제1 절연층(160)을 더 포함할 수 있다. 상기한 제1 절연층(160)의 일부 영역은 발광 셀(120)들의 상부 표면으로 연장될 수 있다. 그리하여, 제1 절연층(160)은 제1 전극(140)이 발광 셀(120)의 활성층(122) 및 제2 반도체층(123)과 접하는 것을 방지할 수 있다. 도면에는 제1 절연층(160)은 제2 전극(150)과 이격 배치된 것으로 도시되어 있다. 그러나, 이에 한정되지 않는다. 제1 절연층(160)은 제2 전극(150)과 접하여 제2 반도체층(123)이 외부로 노출되는 것을 방지할 수도 있다.
발광 셀(120) 각각은 제1 전극(140) 및 발광 셀(120) 각각에 대응하는 제2 전극(150)에 전기적 신호에 의해 독립적으로 광을 방출할 수 있다. 그리하여, 발광 셀(120) 중 어느 하나가 불량일지라도 정상적인 발광 셀(120)에서 광을 방출할 수 있기 때문에 발광 소자(100)는 전체적으로는 정상적으로 동작할 수 있다. 그리하여, 발광 셀(120)의 개수에 비례하여 발광 소자(100)의 불량률은 감소할 수 있다.
도 2a 내지 도 2d는 일 실시예에 따른 발광 소자(100)를 제조하는 방법을 설명하는 참조도면이다.
도 2a에 도시된 바와 같이, 제1 기판(210)상에 제1 반도체 물질층(121a), 활성 물질층(122a) 및 제2 반도체 물질층(123a)을 순차적으로 형성할 수 있다. 제1 기판(210)은 반도체 물질을 성장시키기 위한 기판이 될 수 있다. 제1 기판(210)은 일반적인 반도체 공정에서 사용되는 다양한 재질을 포함할 수 있다. 예를 들어, 제1 기판(210)으로는 실리콘 기판 또는 사파이어 기판 등이 사용될 수 있다.
제1 반도체 물질층(121a), 활성 물질층(122a) 및 제2 반도체 물질층(123a)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
도 2b에 도시된 바와 같이, 제1 반도체 물질층(121a), 활성 물질층(122a) 및 제2 반도체 물질층(123a)을 패터닝하여, 공통 반도체층(130) 및 복수 개의 발광 셀(120)을 형성할 수 있다. 공통 반도체층(130) 및 복수개의 발광 셀(120)의 몸체라고 칭할 수 있다. 제2 반도체 물질층(123a) 및 활성 물질층(122a)을 관통하면서 제1 반도체 물질층(121a)이 노출되도록 제1 반도체 물질층(121a), 활성 물질층(122a) 및 제2 반도체 물질층(123a)에 트랜치(T)를 형성할 수 있다. 제1 반도체 물질층(121a)의 일부 영역은 공통 반도체층(130)이 되고, 제1 반도체 물질층(121a)의 나머지 영역은 발광 셀(120)의 제1 반도체층(121)이 될 수 있다. 그러나, 이에 한정되지 않는다. 제1 반도체 물질층(121a) 모두가 공통 반도체층(130)이 될 수 있고, 발광 셀(120)은 제1 반도체층(121)을 포함하지 않을 수도 있다. 즉, 발광 셀(120)은 활성층(122) 및 제2 반도체층(123)만 포함할 수 있다.
도 2c에 도시된 바와 같이, 복수 개의 발광 셀(120) 사이의 트랜치(T) 내에 제1 절연층(160)을 형성할 수 있다. 제1 절연층(160)은 발광 셀(120)의 측면을 감싸면서 발광 셀(120)의 상부 표면으로 연장될 수 있다. 뿐만 아니라, 제1 절연층(160)은 공통 반도체층(130)의 일부 영역을 노출시키면서 공통 반도체층(130)상으로 연장될 수도 있다.
도 2d에 도시된 바와 같이, 공통 반도체층(130)과 접하는 제1 전극(140) 및 제2 반도체층(123)과 접하는 제2 전극(150)을 형성할 수 있다. 제1 전극(140)은 트랜치(T)의 바닥면에서 공통 반도체층(130)과 접하고 발광 셀(120)의 측면을 지나 발광 셀(120)의 상부 표면에 있는 제1 절연층(160)상으로 연장될 수 있다. 제1 전극(140)은 제1 절연층(160)에 의해 발광 셀(120)의 활성층(122) 및 제2 반도체층(123)과는 접하지 않을 수 있다. 제2 전극(150)은 제1 전극(140)과 이격 배치되면서 발광 셀(120)의 제2 반도체층(123)의 상부 표면상에 배치될 수 있다.
도 3은 다른 실시예에 따른 발광 소자(100a)를 도시한 도면이다. 도 1과 도 3을 비교하면 도 3의 발광 소자(100a)의 제1 전극(140)은 발광 셀(120)들간의 공간 중 적어도 일부를 채울 수도 있다. 발광 소자(100)의 발광 셀(120)들간의 공간이 비워져 있으면 발광 소자(100)의 기계적 강도가 약해질 수 있다. 발광 셀(120)들간의 공간 중 적어도 일부가 제1 전극(140)에 의해 채워짐으로써 발광 소자(100)의 기계적 강도가 약해지는 것을 방지할 수 있다.
도 4는 일 실시예에 따른 절연 물질이 채워진 발광 소자(100b)를 도시한 도면이다. 도 4의 발광 소자(100b)는 발광 셀(120)들의 공간 중 적어도 일부를 채우는 절연 물질(170)을 더 포함할 수 있다. 발광 셀(120)들의 공간이 제1 전극(140)과 동일한 물질로 채워지면, 제1 전극(140)의 두께가 커짐에 따라 발광 셀(120)들간의 공간에 배치된 제1 전극(140)은 투명한 성질을 상실할 수 있다. 그러면, 활성층(122)에 의해 발생된 광이 제1 전극(140)에 의해 반사되어 발광 효율이 줄어들 수 있다. 따라서, 발광 셀(120)들간의 공간 중 적어도 일부는 투명한 절연 물질(150)이 채워짐으로써 발광 효율이 감소되는 것을 방지할 수 있다.
도 5는 또 다른 실시예에 따른 발광 소자(100c)를 도시한 도면이다. 도 5에 도시된 바와 같이, 제1 전극(140)은 발광 소자(100c)의 가운데 영역에 배치되고, 제2 전극(150)은 발광 소자(100c)의 가장 자리 영역에 배치될 수 있다. 제1 전극(140)은 발광 셀(120)들 사이에 있는 공통 반도체층(130)과 접하면서 발광 셀(120)들의 측면 따라 발광 셀(120)들의 상부 표면으로 연장되게 배치될 수 있다. 제2 전극(150)은 발광 셀(120) 각각의 상부 표면에 배치될 수 있다. 제1 및 제2 전극(140, 150)은 발광 소자(100)의 중심 축을 기준으로 선대칭되게 배열될 수 있다.
도 6은 일 실시예에 따른 복수 개의 서브 전극을 포함하는 발광 소자(100d)를 도시한 도면이다. 도 5과 도 6을 비교하면, 도 6의 발광 소자(100d)에 포함된 제2 전극(150)은 복수 개의 서브 전극(151, 153)으로 구성될 수 있다. 예를 들어, 제2 전극(150) 각각은 제1 및 제2 서브 전극(151, 153)을 포함할 수 있다. 제2 전극(150)을 복수 개의 서브 전극(151, 153)으로 구현됨으로써 제1 전극(140)과 제2 전극(150)간의 거리를 일정 거리 이상 유지할 수 있다. 서브 전극(151, 153)들도 발광 소자(100)의 중심 축에 대해 선대칭 또는 회전 대칭일 수 있다.
도 7은 일 실시예에 따른 제1 전극이 가장 자리 영역에 배치된 발광 소자(100e)를 도시한 도면이다. 도 7에 도시된 바와 같이, 제1 전극(140)은 발광 소자(100e)의 가장 자리 영역에 배치되고, 제2 전극(150)은 발광 소자(100e)의 가운데 영역에 배치될 수 있다. 제1 전극(140)은 발광 셀(120)들의 가장 자리에 있는 공통 반도체층(130)과 접하면서 발광 셀(120)들의 측면 따라 발광 셀(120)들의 상부 표면으로 연장되게 배치될 수 있다. 제2 전극(150)은 발광 셀(120) 각각의 상부 표면 중 발광 소자(100)의 가운데 영역에 배치될 수 있다. 제1 및 제2 전극(140, 150)은 발광 소자(100)의 중심 축을 기준으로 회전 대칭 또는 선 대칭되게 배열될 수 있다.
도 8은 일 실시예에 따른 3개의 발광 셀을 포함하는 발광 소자(100f)를 도시한 도면이다. 도 1과 도 8을 비교하면, 도 8의 발광 소자(100f)는 3개의 발광 셀(120)을 포함할 수 있다. 제1 전극(140)은 공통 반도체층(130)과 접하면서 3개의 발광 셀(120)의 측면을 따라 3 개의 발광 셀(120)의 상부 표면으로 연장될 수 있다. 그리고, 제2 전극(150)은 발광 셀(120) 각각의 상부 표면상에 3개 배치될 수 있다.
도 9는 일 실싱예에 따른 4 개의 발광 셀(120)을 포함하는 발광 소자(100g)를 도시한 도면이다. 도 9의 발광 소자(100g)는 4개의 발광 셀(120)을 포함할 수 있다. 제1 전극(140)은 발광 소자(100g)의 가운데 영역에 배치될 수 있고, 4개의 제2 전극(150)은 발광 소자(100g)의 가장 자리 영역에 배치될 수 있다. 그리고, 제1 및 제2 전극(150)은 발광 소자(100g)의 중심 축을 기준으로 회전 대칭 또는 선 대칭되게 되게 배치될 수 있다.
발광 셀의 개수가 증가할수록, 발광 소자의 불량율은 감소할 수 있다. 지금까지 설명한 발광 소자의 단면과 발광 셀이 단면의 서로 대응된다. 즉, 발광 소자의 단면이 다각형인 경우, 발광 셀의 단면도 다각형이다.. 그러나, 이에 한정되지 않는다. 발광 소자의 단면과 발광 셀의 단면은 서로 다를 수 있다.
도 10은 일 실시예에 따른 단면들이 서로 다른 발광 소자(100h)를 도시한 도면이다. 도 10에 도시된 바와 같이, 발광 소자(100h)의 단면은 원형일 수 있다. 예를 들어, 공통 반도체층(130)의 외주면에 대한 단면은 원형일 수 있고, 발광 셀(120)들의 조합의 외주면에 대한 단면은 원형일 수 있다. 그러나, 발광 셀(120) 각각의 외주면에 대한 단면은 부채꼴 일 수 있다. 제1 전극(140)은 발광 소자(100h)의 가운데 영역에 배치되고, 제2 전극(150)은 발광 소자(100h)의 가장 자리 영역에 배치될 수 있으나, 이에 한정되지 않는다. 제1 및 제2 전극(140, 150) 배치는 그 반대일 수도 있다. 제1 및 제2 전극(140, 150)은 발광 소자(100h)의 중심 축에 대해 대칭일 수 있다. 예를 들어, 제1 및 제2 전극(140, 150)은 발광 소자(100h)의 중심 축에 대해 회전 대칭 또는 선대칭일 수 있다.
도 11은 또 다른 실시예에 따른 육각형의 발광 소자(100i)를 도시한 도면이다. 도 11에 도시된 바와 같이, 발광 소자(100i)의 단면은 육각형일 수 있다. 예를 들어, 공통 반도체층(130)의 외주면에 대한 단면은 육각형일 수 있고, 발광 셀(120)들의 조합의 외주면에 대한 단면은 육각형일 수 있다. 그러나, 발광 셀(120) 각각의 외주면에 대한 단면은 삼각형 일 수 있다. 제1 전극(140)은 발광 소자(100i)의 가운데 영역에 배치되고, 제2 전극(150)은 발광 소자(100i)의 가장 자리 영역에 배치될 수 있으나, 이에 한정되지 않는다. 제1 및 제2 전극(140, 150) 배치는 그 반대일 수도 있다.
도 12은 일 실시예에 따른 제2 절연층(165)을 포함하는 발광 소자(100j)를 도시한 도면이다. 도 12에 도시된 바와 같이, 발광 소자(100j)의 측면에는 제2 절연층(165)이 배치될 수 있다. 제2 절연층(165)은 발광 셀(120) 각각의 상부 표면에서 제2 전극(150)과 접할 수 있다. 그리고, 제2 절연층(165)는 발광 셀(120) 및 공통 반도체층(130) 측면을 따라 공통 반도체층(130)의 하면을 감쌀 수 있다. 제1 절연층(160)은 발광 셀(120)의 측면을 감싸면서 발광 셀(120)의 상부 표면으로 연장되어 제2 전극(150)과 접할 수 있다. 제1 및 제2 절연층(160, 165)은 발광 셀(120)과 제1 및 제2 전극(140, 150)간의 전기적 절연 기능을 수행할 뿐만 아니라, 발광 소자(100j)를 외부로부터 보호하는 보호막 역할을 할 수도 있다.
도 13은 일 실시예에 따른 산란 패턴을 갖는 발광 소자(100k)를 도시한 도면이다. 도 13에 도시된 바와 같이, 발광 소자(100k)의 공통 반도체층(130) 상에는 산란 패턴(180)이 더 배치될 수 있다. 상기한 산란 패턴(180)은 공통 반도체층(130)의 하부 표면상에 외부로 도출되게 배치될 수 있다. 그러나, 이에 한정되지 않는다. 산란 패턴(180)은 공통 반도체층(130)의 내부에 임베디드(embedded)하게 배치될 수도 있다. 산란 패턴(180)은 저유전 물질, 예를 들어, 유전 상수가 4 이하인 물질로 형성될 수 있다.
지금까지 발광 소자의 전극들은 일 방향을 향하게 배치되는 것으로 설명하였다. 전극들이 일 방향을 향하게 배치됨으로써 발광 소자(100)를 다른 기판에 전사하기 용이할 수 있다. 그러나, 이에 한정되지 않는다. 제1 및 제2 전극(140, 150)은 발광 소자의 서로 다른 면에 배치될 수 있으며, 제1 및 제2 전극(140, 150)의 형성 시점이 서로 다를 수 있다. 예를 들어, 공통 반도체층(130) 및 복수 개의 발광 셀(120)로 구성된 몸체상에 제2 전극(150)을 형성한 후, 제2 전극(150)이 형성된 몸체를 다른 기판에 전사할 수 있다. 그리고 나서 제1 전극(140)을 몸체상에 형성할 수도 있다.
도 14는 일 실시예에 따른 양면에 배치된 전극들을 포함하는 발광 소자(100l)를 도시한 도면이다. 도 14에 도시된 바와 같이, 제1 전극(140)은 공통 반도체층(130)의 하부 표면 즉, 발광 소자(100l)의 하부 표면상에 배치되고, 제2 전극(150)은 발광 셀(120)의 상부 표면, 즉, 발광 소자(100l)의 상부 표면상에 배치될 수 있다. 제1 및 제2 전극(140, 150)이 발광 소자(100l)의 서로 다른 면에 배치됨으로써 전극의 크기를 크게 확보할 수 있다.
발광 소자를 마이크로 크기로 제조하는 경우, 반도체 물질의 성장 과정에서 결점이 생기기 마련이다. 결점 등에 의해 광을 방출하지 않는 불량의 발광 소자가 제조될 수도 있다. 불량의 발광 소자(100)를 구분하여 리페어하는 것은 공정성 어려움이 있거나 공정 수율을 저하시키는 문제가 된다.
일 실시예에 따른 발광 소자의 발광 셀 각각은 대응하는 제2 전극을 통해 독립적으로 전기적 신호를 인가받기 때문에 발광 셀 각각은 독립적으로 광을 방출할 수 있다. 따라서, 하나의 발광 셀이 결점 등에 의해 광을 방출하지 못하더라도 나머지 발광 셀이 광을 방출할 수 있는 바, 발광 소자 자체의 불량율은 감소할 수 있다. 예를 들어, 발광 셀이 2개인 발광 소자는 하나의 발광 셀을 포함하는 발광 소자보다 불량율이 1/2로 감소할 수 있으며, 발광 셀이 4개인 발광 소자는 하나의 발광 셀을 포함하는 발광 소자보다 불량율이 1/4로 감소할 수 있다.
도 15는 일 실시예에 따른 발광 소자(100)의 불량율을 설명하는 참조도면이다. 도 15에 도시된 바와 같이, 발광 소자(100)에는 구동층(미도시)와 전기적으로 연결시키기 위한 전극 패턴(190)이 형성될 수 있다. 상기한 전극 패턴(190)은 제1 전극(140)과 연결된 제1 배선(191) 및 복수 개의 제2 전극(150)과 연결되는 복수 개의 제2 배선(192, 193)을 포함할 수 있다. 제1 및 제2 배선(191, 192, 193)을 통해 발광 소자(100)에 전기적 신호를 인가할 수 있으며, 복수 개의 발광 셀(120) 중 제1 발광 셀(120a)이 광을 방출하지 않을 수 있다. 그러나, 제2 발광 셀(120b)은 광을 방출하는 바 발광 소자(100)는 여전히 광을 방출할 수 있다. 제1 발광 셀(120a)과 연결된 제2 배선(192)을 절단함으로써 제2 발광 셀(120b)에 전류 흐름을 집중시킬 수 있는 바, 불량인 제1 발광 셀(120a)에 의해 발광 소자(100)의 휘도가 낮아지는 것을 최소화할 수 있다. 절단된 제2 배선(192)과 연결된 제1 발광 셀(120a)의 제2 전극은 비연결 전극(non-connection electrode)이라고 칭하고, 절단되지 않는 제3 배선(193)과 연결된 제2 발광 셀(120b)의 제2 전극은 연결 전극(connection electrode)이라고 칭할 수 있다.
상술한 발광 소자(100, 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k)는 다양한 장치의 발광원으로 이용될 수 있다. 일 예로 발광 소자(100, 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k)는 조명 장치나 자발광 디스플레이 장치에 적용될 수 있다. 예를 들어, 발광 소자(100, 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k)는 유체 자기 조립(fluidic self-assembly), 픽 픽앤 플레이스(Pick and Place) 방식 등으로 전사되어 디스플레이 장치의 일 구성요소가 될 수 있다.
도 16a 내지 도 16e는 일 실시예에 따른 발광 소자(100)를 이용하여 디스플레이 장치를 제조하는 과정을 설명하는 참조 도면이다.
도 16a를 참조하면, 발광 소자(100)가 전사된 전사 기판(300)상에 타겟 기판(410)을 정렬시킬 수 있다. 발광 소자(100)는 유체 자기 조립 방식, 픽 앤 플레이스 방식 등으로 전사 기판(300)에 전사될 수 있다. 타겟 기판(410)은 기판(412) 및 구동층(414)을 포함할 수 있다. 기판(412)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 기판(412)은 휘거나 접힘이 가능하도록 가연성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다. 구동층(414)는 발광 소자(100)들을 구동시키는 트랜지스터(미도시), 전극 패턴(미도시) 등을 포함할 수 있다. 발광 소자(100)의 전극들이 타겟 기판(410)상에 형성된 전극 패턴(미도시)과 마주보도록 배치될 수 있다.
도 16b에 도시된 바와 같이, 발광 소자(100)를 타겟 기판(410)에 전사시킬 수 있다. 예를 들어 본딩 방식에 의해 발광 소자(100)를 타겟 기판에(410) 전사시킬 수 있다. 전사 기판(300)과 타겟 기판(410)을 정렬시킨 후 열 압착, 초음파, 광(레이저, UV)을 이용하여 발광 소자(100)를 타겟 기판(410)에 본딩시킬 수 있다. 예를 들어 발광 소자(100)의 전극과 타겟 기판(410)의 전극 패턴간에 열 압착을 가할 때 압력 및 온도에 비례하여 압축되면서 발광 소자(100)의 전극과 타겟 기판(410)의 전극 패턴에 본딩될 수 있다.
발광 소자(100)를 타겟 기판(410)에 전사시킨 후, 전사 기판(300)을 제거한다. 그리고, 도 16c에 도시된 바와 같이, 발광 소자(100)가 위로 배치되도록 타겟 기판(410)의 위치를 변경할 수 있다.
한편, 전사 기판(300) 자체가 구동층을 포함하는 타겟 기판인 경우, 발광 소자(100)는 추가적인 전사없이 발광 소자(100)를 전사 기판(300)에 본딩할 수 있다.
도 16d에 도시된 바와 같이, 발광 소자(100)상에 평탄화층(420)을 형성할 수 있다. 평탄화층(420)은 발광 소자(100)를 덮으면서 상부 표면이 평평할 수 있다. 평탄화층(420)은 평탄화층(420) 아래에 배치된 구성 요소들에 의해 발생된 단차를 완화시키고, 발광 소자(100)로 산소 및 수분 등이 침투되는 것을 방지할 수도 있다. 평탄화층(420)은 절연 물질로 형성될 수 있다. 평탄화층(420)은 유기절연막(아크릴 또는 실리콘 기반의 폴리머) 또는 무기절연막(SiO2, SiN, Al2O3 또는 TiO2) 등을 포함할 수 있지만 이에 한정되지는 않는다. 평탄화층(420)은 유전 상수가 다른 복수 개의 절연 물질이 다층 구조로 형성될 수도 있다.
도 16e에 도시된 바와 같이, 평탄화층(420)상에 색 변환층(430)을 형성할 수 있다. 발광 소자(100)가 동일한 파장의 광을 방출하는 경우, 색 변환층(430)은 발광 소자(100)에서 발생된 광을 소정의 파장의 광으로 변환시키는 제1 내지 제3 색 변환 패턴(431, 433, 435)을 포함할 수 있다. 여기서, 제1 내지 제3 색 변환 패턴(431, 433, 435) 각각은 각 서브 화소에 대응될 수 있다. 예를 들어, 제1 색 변환 패턴(431)은 제1 서브 화소(SP1)에 대응되고, 제2 색 변환 패턴(433)은 제2 서브 화소(SP2)에 대응되며, 제3 색 변환 패턴(434)은 제3 서브 화소(SP3)에 대응될 수 있다. 색 변환층(430)은 포토리소그래피 방법으로 형성될 수 있다.
도면에는 하나의 서브 화소에 하나의 발광 소자(100)가 배치되는 것으로 도시되어 있다. 그러나, 이에 한정되지 않는다. 하나의 서브 화소는 두 개 이상의 발광 소자(100)를 포함할 수 있다. 발광 소자(100) 각각은 복수 개의 발광 셀(120)을 포함하는 바, 하나 이상의 발광 셀(120)이 광을 방출하지 않는다 하더라도 나머지 발광 셀(120)이 광을 방출할 수 있는 바, 서브 화소의 불량율을 줄일 수 있고, 서브 화소의 리페어를 수행하지 않아도 무방하다.
도 16e에서는 발광 소자(100)가 동일한 파장의 광을 방출한다고 하였으나 이에 한정되지 않는다. 발광 소자(100) 각각이 서로 다른 광, 예를 들어, 적색, 청색 및 녹색 광을 방출하여 서브 화소 기능을 한다면, 디스플레이 장치는 색 변환층을 포함하지 않아도 무방하다. 도면에는 도 1의 발광 소자(100)을 이용하여 디스플레이 장치를 제조하는 방법을 설명하였으나, 이에 한정되지 않는다. 도 2 내지 도 13에 도시된 발광 소자(100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j)를 이용하여 디스플레이 장치를 제조할 수도 있다.
도 16a 내지 도 16e을 통해 제조된 디스플레이 장치(400)는 발광 소자(100)의 전극이 타겟 기판(410)을 향하게 배치되어 있다. 그러나 이에 한정되지 않는다. 전극이 타겟 기판(410)과 반대 방향으로 향하게 배치된 경우에도, 발광 소자를 이용하여 디스플레이 장치를 제조할 수도 있다.
도 17a 내지 도 17e는 다른 실시예에 따른 발광 소자(100)를 이용하여 디스플레이 장치(500)를 제조하는 과정을 설명하는 참조 도면이다.
도 17a에 도시된 바와 같이, 기판(512)상에 구동층(514)을 형성할 수 있다. 구동층(514)은 TFT, 제1 전극 패턴(EL1) 및 커패시터(미도시) 등을 포함할 수 있다.
도 17b에 도시된 바와 같이, 구동층상에 홀(H)이 있는 유연성 격벽(520)을 형성할 수 있다. 유연성 격벽(520)은 폴리머층(522) 및 금속층(524)을 포함할 수 있다. 금속층(524)은 폴리머층(522)에 형성된 홀(TH)을 통해 구동층(514)의 제1 전극 패턴(EL1)과 전기적으로 연결될 수 있다. 기판(512), 구동층(514) 및 유연성 격벽(520)이 전사 기판이 될 수 있다.
도 17c에 도시된 바와 같이, 홀(H)내에 발광 소자(100)를 전사시킬 수 있다. 발광 소자(100)는 도 1a에 도시된 바와 동일하나, 이에 한정되지 않는다. 도 2 내지 도 13에 도시된 발광 소자(100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j)도 전사될 수 있다. 발광 소자(100)는 유체 자기 조립 방식 또는 픽 앤 플레이스 방식으로 전사될 수 있다.
도 17d에 도시된 바와 같이, 발광 소자(100) 및 유연성 격벽(520)의 적어도 일부를 커버하는 절연층(530)을 형성하고, 발광 소자(100)의 상부 전극과 구동층(514)을 전기적으로 연결시키는 제2 전극 패턴(EL2)을 형성할 수 있다. 제2 전극 패턴(EL2)은 유연성 격벽(520)의 금속층(524)을 통해 구동층(514)의 제1 전극 패턴(EL1)과 전기적으로 연결될 수 있다. 절연층(530)은 발광 소자(100)로 산소 및 수분 등이 침투되는 것을 방지할 수도 있다
그리고, 도 17e에 도시된 바와 같이, 절연층(530) 및 제2 전극 패턴(EL2)상에 평탄화층(540)을 형성할 수 있다. 이후 색변환층(미도시)을 더 형성할 수 있음도 물론이다.
도 18는 다른 실시예에 따른 발광 소자(100k)를 포함하는 디스플레이 장치(600)를 도시한 도면이다. 도 18의 디스플레이 장치는 발광 소자(100k) 하부에 배치되는 제3 전극 패턴(EL3)과 발광 소자(100) 상부에 배치되는 제4 전극 패턴(EL4)을 포함할 수 있다. 제3 전극 패턴(EL3)은 발광 소자(100k)의 제1 및 제2 전극(140, 150) 중 어느 하나와 전기적으로 연결될 수 있고, 제4 전극 패턴(EL4)은 발광 소자(100)의 제1 및 제2 전극(140, 150) 중 나머지와 전기적으로 연결될 수 있다. 제2 전극(150) 패턴(EL4)가 발광 소자(100)의 제2 전극(150)과 전기적으로 연결된다 하더라도, 발광 소자(100)의 발광 셀(120) 중 불량 셀은 제4 전극 패턴(EL4)와 전기적으로 연결되지 않을 수 있다. 즉, 불량 셀의 제2 전극은 디스플레이 장치의 제조 과정에서 제2 전극 패턴(EL4)으로부터 단전될 수 있다.
상술한 발광 소자(100, 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k)를 포함하는 디스플레이 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 디스플레이 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치, 헤드 마운트 디스플레이와 같은 각종 웨어러블 기기 등에 적용될 수 있다.
상술한 발광 소자, 디스플레이 장치, 그 제조 방법은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상술한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 권리 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100, 100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k : 발광 소자
120: 발광 셀
130: 공통 반도체층
140: 제1 전극
150: 제2 전극
160: 제1 절연층
170: 절연 물질
180: 산란 패턴

Claims (24)

  1. 각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀;
    상기 복수 개의 발광 셀과 접하는 공통 반도체층;
    상기 공통 반도체층과 접하는 제1 전극; 및
    상기 제1 전극과 이격 배치되며, 상기 복수 개의 발광 셀 각각과 접하는 복수 개의 제2 전극;을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 복수 개의 발광 셀은,
    상기 공통 반도체층의 제1 표면상에서 이격 배열된 발광 소자.
  3. 제 1항에 있어서,
    상기 복수 개의 발광 셀 각각의 폭은,
    상기 공통 반도체층의 폭보다 작은 발광 소자.
  4. 제 1항에 있어서,
    상기 복수 개의 발광 셀 중 적어도 하나는,
    순차적으로 배열된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 소자.
  5. 제 4항에 있어서,
    상기 제2 전극은,
    상기 제2 반도체층과 접하는 발광 소자.
  6. 제 4항에 있어서,
    상기 제1 반도체층의 물질은 상기 공통 반도체층의 물질과 동일한 발광 소자.
  7. 제 1항에 있어서,
    상기 제1 전극은,
    상기 복수 개의 발광 셀이 배열된 상기 공통 반도체층의 제1 표면에 접하는 발광 소자.
  8. 제 1항에 있어서,
    상기 제1 전극은,
    상기 복수 개의 발광 셀 중 적어도 하나의 측면을 따라 상기 복수 개의 발광 셀 중 적어도 하나의 상부 표면으로 연장된 발광 소자.
  9. 제 1항에 있어서,
    상기 제1 전극과 상기 복수개의 발광 셀 사이에 배치되는 제1 절연층;을 더 포함하는 발광 소자.
  10. 제 9항에 있어서,
    상기 제1 절연층은,
    상기 제2 전극과 접하는 발광 소자.
  11. 제 1항에 있어서,
    상기 복수 개의 발광 셀은,
    상기 발광 소자의 중심 축을 기준으로 대칭인 발광 소자.
  12. 제 1항에 있어서,
    상기 복수 개의 제2 전극은,
    상기 발광 소자의 중심 축을 기준으로 대칭인 발광 소자.
  13. 제 1항에 있어서,
    상기 제1 전극은,
    상기 발광 소자의 중심 축을 기준으로 대칭인 발광 소자.
  14. 제 1항에 있어서,
    상기 제1 전극 및 상기 복수 개의 제2 전극 중 적어도 하나는, 투명한 발광 소자.
  15. 제 1항에 있어서,
    상기 복수 개의 발광 셀간의 공간 중 적어도 일부는,
    상기 제1 전극에 의해 채워진 발광 소자.
  16. 제 1항에 있어서,
    상기 제1 전극은,
    상기 복수 개의 발광 셀이 배열된 상기 공통 반도체층의 제1 표면과 다른 상기 공통 반도체층의 제2 표면과 접하는 발광 소자.
  17. 제 1항에 있어서,
    상기 복수 개의 발광 셀간의 공간 중 적어도 일부를 채우는 절연 물질;을 더 포함하는 발광 소자.
  18. 제 1항에 있어서,
    상기 공통 반도체층의 외주면은
    원형, 타원형 및 다각형 중 적어도 하나를 포함하는 발광 소자.
  19. 제 18항에 있어서,
    상기 복수 개의 발광 셀의 조합에 대한 외주면은,
    상기 공통 반도체층의 외주면에 대응되는 발광 소자.
  20. 복수 개의 발광 소자를 포함하는 표시층; 및
    상기 복수 개의 발광 소자와 전기적으로 연결된 복수 개의 트랜지스터를 포함하며, 상기 복수 개의 발광 소자를 구동시키는 구동층;을 포함하고,
    상기 복수 개의 발광 소자 중 적어도 하나는,
    각각이 독립적으로 광을 방출할 수 있는 복수 개의 발광 셀; 및
    상기 복수 개의 발광 셀과 접하는 공통 반도체층;을 포함하는 디스플레이 장치.
  21. 제 20항에 있어서,
    상기 복수 개의 발광 소자 중 적어도 하나는,
    상기 공통 반도체층과 접하면서 상기 구동층과 전기적으로 연결된 제1 전극; 및
    상기 제1 전극과 이격 배치되며, 상기 복수 개의 발광 셀 각각과 접하는 복수 개의 제2 전극;을 포함하는 디스플레이 장치.
  22. 제 21항에 있어서,
    상기 복수 개의 제2 전극은,
    상기 구동층과 전기적으로 연결되는 연결 전극(connection electrode)과 상기 구동층과 전기적으로 연결되지 않는 비연결 전극(non-connection electrode)을 포함하는 디스플레이 장치.
  23. 제 22항에 있어서,
    상기 비연결 전극과 접하는 발광 셀은,
    광을 방출하지 않는 불량 셀인 디스플레이 장치.
  24. 제 20항에 있어서,
    상기 표시층은,
    상기 복수 개의 발광 소자를 덮는 평탄화층;을 더 포함하는 디스플레이 장치.
KR1020210057479A 2021-02-03 2021-05-03 발광 소자 및 이를 포함하는 디스플레이 장치 KR20220112157A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22153642.8A EP4040495A1 (en) 2021-02-03 2022-01-27 Light-emitting device and display apparatus including the same
CN202210110536.3A CN114864617A (zh) 2021-02-03 2022-01-29 发光器件和包括其的显示装置
US17/591,934 US20220246675A1 (en) 2021-02-03 2022-02-03 Light-emitting device and display apparatus including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163145166P 2021-02-03 2021-02-03
US63/145,166 2021-02-03

Publications (1)

Publication Number Publication Date
KR20220112157A true KR20220112157A (ko) 2022-08-10

Family

ID=82847036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210057479A KR20220112157A (ko) 2021-02-03 2021-05-03 발광 소자 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20220112157A (ko)

Similar Documents

Publication Publication Date Title
US10580934B2 (en) Micro light emitting diode and manufacturing method thereof
CN102194932B (zh) 发光器件及其制造方法
CN103119735B (zh) 晶片级发光二极管封装件及其制造方法
US10862006B2 (en) Light emitting device
US8093611B2 (en) Semiconductor light emitting device and method of manufacturing the same
US10714658B2 (en) Micro LED display panel and method of manufacturing same
KR102075655B1 (ko) 발광 소자 및 발광 소자 패키지
CN111048546B (zh) 具有多个发光单元的发光二极管
CN102130265B (zh) 发光器件、制造发光器件的方法、以及发光器件封装
KR100999800B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20080087251A (ko) 커패시터를 구비하는 발광 다이오드
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
US20210202815A1 (en) Light emitting device and led display apparatus having the same
KR102477250B1 (ko) 발광 소자
KR102566499B1 (ko) 발광 소자
EP4040495A1 (en) Light-emitting device and display apparatus including the same
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
US20050127388A1 (en) Light-emitting device and forming method thereof
KR20220112157A (ko) 발광 소자 및 이를 포함하는 디스플레이 장치
KR20120041717A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101778157B1 (ko) 발광소자
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
KR101582333B1 (ko) 발광다이오드, 플립칩 패키지 및 그의 제조방법
KR102504334B1 (ko) 발광 소자
KR20220112158A (ko) 발광 소자 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination