KR20220106686A - 집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭 - Google Patents

집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭 Download PDF

Info

Publication number
KR20220106686A
KR20220106686A KR1020220004093A KR20220004093A KR20220106686A KR 20220106686 A KR20220106686 A KR 20220106686A KR 1020220004093 A KR1020220004093 A KR 1020220004093A KR 20220004093 A KR20220004093 A KR 20220004093A KR 20220106686 A KR20220106686 A KR 20220106686A
Authority
KR
South Korea
Prior art keywords
wafer
laser beam
laser
semiconductor layer
etching
Prior art date
Application number
KR1020220004093A
Other languages
English (en)
Inventor
이-치아 여
슌-밍 장
šœ-밍 장
웨이-젠 로
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220106686A publication Critical patent/KR20220106686A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

방법은 웨이퍼를 생산 챔버 내에 배치하는 단계와, 웨이퍼를 가열하기 위해 가열원을 제공하는 단계와, 레이저 프로젝터를 사용하여 웨이퍼 상에 레이저빔을 투사하는 단계를 포함한다. 방법은, 가열원과 레이저빔 둘 다에 의해 웨이퍼가 가열될 때에, 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정과, 반도체층을 에칭하는 에칭 공정, 중에 선택된 공정을 수행하는 단계를 더 포함한다.

Description

집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭{LASER-ASSISTED EPITAXY AND ETCHING FOR MANUFACTURING INTEGRATED CIRCUITS}
[우선권 주장 및 교차 참조]
본 출원은 2021년 1월 22일에 출원한 다음의 미국 임시 특허 출원: 출원 일련 번호 63/140,297[발명의 명칭: Laser-assisted epitaxy and etching for manufacturing of semiconductors]에 대해 우선권을 주장하며, 이 우선권 출원은 여기에서의 인용에 의해 참조로 본 명세서에 포함된다.
집적 회로의 제조는 반도체 영역의 에피택시 및 에칭을 포함한 다수의 공정 단계를 포함한다. 에피택시 및 에칭 공정은 일반적으로 웨이퍼 레벨에서 행해지고, 에피택시 및 에칭은 전체 웨이퍼에 대해 수행된다. 웨이퍼는 나중에 소잉되어 분리되는 복수의 칩을 포함할 수 있다. 제조 공정의 수율을 유지하기 위해서는 웨이퍼 전체에 대해 에피택시 및 에칭 공정의 균일성(uniformity)이 유지될 필요가 있다. 에피택시 단계와 에칭 단계는 별개의 공정 챔버 또는 툴에서 각각 수행되지만, 동일한 공정 챔버 또는 툴에서 행해질 수도 있다. 다중 에피택시 및 다중 에칭 단계는 동일한 공정 챔버 또는 툴에서 순차적으로 수행될 수 있다.
본 개시내용의 양태들은 첨부 도면을 참조한 이하의 상세한 설명으로부터 가장 잘 이해된다. 해당 산업계의 표준 관행에 따라, 다양한 피처를 비율에 따라 도시하지는 않는다. 사실상, 다양한 피처의 치수는 설명의 편의상 임의대로 확대 또는 축소될 수 있다.
도 1은 일부 실시형태에 따른 웨이퍼의 단면도를 도시한다.
도 2 및 도 3은 일부 실시형태에 따른 웨이퍼 상에 형성된 에피택시층의 불균일성을 도시한다.
도 4는 일부 실시형태에 따라 레이저 보조 가열을 사용하여 웨이퍼에 대해 수행되는 에피택시/에칭 공정 및 장치를 도시한다.
도 5는 일부 실시형태에 따른 웨이퍼 상에 레이저빔 스폿이 있는 웨이퍼의 상면도를 도시한다.
도 6는 일부 실시형태에 따라 레이저 보조 가열을 사용하여 웨이퍼에 대해 수행되는 에피택시/에칭 공정 및 장치를 도시한다.
도 7는 일부 실시형태에 따른 웨이퍼 상에 레이저빔 스폿이 있는 웨이퍼의 상면도를 도시한다.
도 8은 일부 실시형태에 따라 레이저 보조 가열을 사용하여 웨이퍼에 대해 수행되는 에피택시/에칭 공정 및 장치를 도시한다.
도 9는 일부 실시형태에 따른 웨이퍼 상에 레이저빔 스폿이 있는 웨이퍼의 상면도를 도시한다.
도 10은 일부 실시형태에 따라 레이저 보조 가열을 사용하여 웨이퍼에 대해 수행되는 에피택시/에칭 공정 및 장치를 도시한다.
도 11는 일부 실시형태에 따른 웨이퍼 상에 레이저빔 스폿이 있는 웨이퍼의 상면도를 도시한다.
도 12는 일부 실시형태에 따른 웨이퍼의 상이한 위치에서의 에피택시 반도체 영역의 단면도를 도시한다.
도 13은 일부 실시형태에 따른 웨이퍼의 상이한 위치에서의 에피택시 반도체 영역의 에칭을 도시한다.
도 14는 일부 실시형태에 따른 레이저 보조 가열 공정의 공정 파라미터를 결정하기 위한 흐름도를 도시한다.
도 15는 일부 실시형태에 따른 레이저 보조 에피택시 및 에칭 공정을 수행하기 위한 공정 흐름도를 도시한다.
도 16은 일부 실시형태에 따른 레이저 보조 에칭 공정을 수행하기 위한 공정 흐름도를 도시한다.
이하의 개시내용은 본 발명의 상이한 특징을 구현하기 위해 다수의 상이한 실시형태 또는 실시형태를 제공한다. 본 개시내용을 단순화하기 위해 컴포넌트 및 구성의 특정 실시형태에 대해 후술한다. 물론 이들은 예시일 뿐이며, 한정되는 것을 목적으로 하지 않는다. 예를 들어, 이어지는 설명에 있어서 제2 피처 위(over) 또는 상(on)의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉으로 형성되는 실시형태를 포함할 수도 있고, 제1 및 제2 피처가 직접 접촉하지 않도록 제1 및 제2 피처 사이에 추가 피처가 형성될 수 있는 실시형태도 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순화 및 명확화를 위한 것이며, 그 자체가 설명하는 다양한 실시형태 및/또는 구성 사이의 관계를 지시하지 않는다.
또한, "아래에 있는(underlying)", "밑(below)", "하위(lower)", "위(above)", "상위(upper)" 등의 공간 관련 용어는 도면에 나타내는 바와 같이 한 엘리먼트 또는 피처와 다른 엘리먼트(들) 또는 피처(들)와의 관계를 설명함에 있어서 설명의 용이성을 위해 본 명세서에 이용될 수 있다. 공간 관련 용어는 도면에 나타내는 방향 외에, 사용 또는 동작 시의 디바이스의 상이한 방향도 포함하는 것을 의도한다. 장치는 다른 식으로 지향(90도 또는 다른 방향으로 회전)될 수 있고 본 명세서에 사용한 공간 관련 기술자(descriptor)는 그에 따라 마찬가지로 해석될 수 있다.
레이저 보조 에피택시 또는 에칭 공정 및 이를 수행하기 위한 대응하는 장치가 제공된다. 본 개시내용의 일부 실시형태에 따라, 램프 기반의 가열원을 사용하여 웨이퍼에 대해 에피택시 또는 에칭 공정이 수행된다. 웨이퍼 상의 선택된 영역을 선택적으로 가열하기 위해 레이저빔이 제공된다. 레이저빔은 웨이퍼 상의 특정 점을 가열하도록 고정될 수도, 또는 가열 위치를 조정할 수 있도록 이동 가능할 수도 있다(트랙 상에서 슬라이딩하거나 조정 가능한 투사각을 갖는다). 뿐만 아니라 선택된 위치에서의 필요한 가열에 따라 레이저빔 출력(power)도 조정될 수 있다. 웨이퍼 상의 레이저의 포커스를 변경함으로써 레이저의 스팟 사이즈도 조정될 수 있다. 여기에서 설명하는 실시형태는 본 개시내용의 청구 대상을 구성 또는 사용하는 것을 가능하게 하는 예를 제공하는 것이며, 당업자는 상이한 실시형태의 고려 범위 내에 있으면서 행해질 수 있는 변경을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시형태 전체에 있어서, 같은 참조 번호는 같은 엘리먼트를 지정하는데 이용된다. 방법의 실시형태가 특정 순서로 수행되는 것으로서 설명되지만, 다른 방법의 실시형태는 임의의 논리적 순서로 수행될 수도 있다.
도 1은 웨이퍼(10)의 단면도를 도시하고 있다. 일부 실시형태에 따르면, 웨이퍼(10)는 실리콘 기판, 실리콘 게르마늄 기판, 게르마늄 기판 등을 포함할 수 있는 반도체 기판을 포함한다. 웨이퍼(10)는 상이한 재료로 형성된 복수의 상이한 영역을 포함할 수 있고, 이들 영역은 STI(Shallow Trench Isolation) 영역, 게이트 스택, 게이트 스페이서 등을 포함할 수 있으나 이들에 제한되지는 않는다. 웨이퍼(10)는 또한 실리판 기판 상에 형성된 복수의 실리콘 게르마늄 및 실리콘 영역을 포함할 수 있다. 웨이퍼(10) 내의 상이한 영역들은 개별로 도시되지 않는다. 도 1에 도시하는 웨이퍼(10)에서, 반도체 영역의 표면 및 유전체 영역의 표면이 노출될 수 있다. 유전체 영역의 노출된 표면은 STI 영역, 게이트 스페이서, 하드 마스크, 핀 스페이서, 층간 유전체(ILD, Inter-layer Dielectric) 등을 포함할 수 있지만 이들에 제한되지는 않는다. 유전체의 노출된 유전체 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄질화물(oxy-carbo-nitride), 알루미늄 산화물, 알루미늄 질화물 등을 포함할 수 있으나 이들에 제한되지는 않는다. 에피택시가 일어날 노출된 반도체 재료는 반도체 핀, 반도체 스트립, 반도체 기판 등을 포함할 수 있다. 노출된 반도체 재료는 실리콘, 실리콘 게르마늄, 게르마늄, III-V 반도체 등을 포함할 수 있으나 이들에 제한되지는 않는다.
도 2는 반도체층(12)의 에피택시를 개략적으로 도시한다. 반도체층(12)은 실리콘, 게르마늄, 실리콘 게르마늄, 실리콘 비화물(GaAs), 인듐 갈륨 비화물(In x Ga1- x As), 인듐 알루미늄 비화물(In x Al1- x As), 인듐 인화물(InP), 인듐 안티몬화물(InSb), 인듐 갈륨 안티몬화물(In x Ga1- x Sb), 갈륨 안티몬화물(GaSb) 등, 또는 이들의 조합일 수도 또는 이들을 포함할 수도 있다. 일부 실시형태에 따르면, 반도체층(12)은 예컨대 실리콘 기판 상에 완전 변형된 실리콘 게르마늄층 또는 완전 변형된 게르마늄층을 형성할 때 블랭킷 층으로서 에피택셜 성장한다. 대안의 실시형태에 따르면, 반도체층(12)은 노출된 반도체 핀 또는 반도체 스트립과 같은 선택 영역 상에 에피택셜 성장하지만, STI 영역, 게이트 스페이서, 핀 스페이서, 하드 마스크 등과 같은 노출된 유전체 영역 상에는 성장하지 않는다. 일례로 선택적으로 성장하는 반도체층이 도 12에 도시된다. 도 2와 도 3의 반도체층(12)의 에피택셜 성장은 블랭킷 에피택셜 성장 및 선택적 에피택셜 성장 둘 다를 나타낸다.
일부 실시형태에 따르면, 에피택셜 성장은 화학적 기상 퇴적(CVD, Chemical Vapor Deposition), 원자층 퇴적(ALD, Atomic Layer Deposition), 감압된 화학적 기상 퇴적(RPCVD, Reduced Pressure Chemical Vapor Deposition), 플라즈마 강화 화학적 기상 퇴적(PECVD, Plasma Enhanced Chemical Vapor Deposition) 등을 사용하여 수행된다. 일부 실시형태에 따르면, 집적 회로의 제조는 n채널 및 p채널 전계효과 트랜지스터(FET, Field-Effect Transistor)를 형성하는 것을 포함한다. n채널 FET(n-FET) 또는 p채널 FET(p-FET) 각각은 채널 영역, 소스 영역, 및 드레인 영역을 포함한다. n-FET는 n타입 도펀트, 예컨대 인, 비소, 또는 둘 다로 도핑된 소스 및 드레인(S/D) 영역을 갖는다. p채널 FET(p-FET)은 예컨대 붕소 또는 갈륨 등의 p타입 불술물로 도핑된 S/D 영역을 갖는다. 채널 영역, 소스 영역, 및 드레인 영역은 에피택시를 통해 형성될 수 있고, 도 2, 도 3, 및 도 12에 도시하는 바와 같이 반도체층(12)으로서 표현된다. 또한, 반도체층(12)은 실리콘(Si) 또는 다양한 게르마늄 농도 또는 몰분율(x)을 갖는 실리콘-게르마늄(Si1-xGex)을 포함할 수 있다. 일례로서, n-FET의 S/D 영역은 실리콘 함유 전구체 및 비소 함유 전구체(예컨대, 아르신(arsine), AsH3) 또는 인 함유 전구체(예컨대, 포스핀(phosphine), PH3)을 각각 도입하여 형성되는, 인도핑 실리콘(Si:P)층 하부의 비소 도핑 실리콘(Si:As)층 포함할 수 있다. p-FET의 S/D 영역은 붕소 도핑된 Si1- x Ge x 를 포함할 수 있다. n-FET의 S/D 또는 p-FET의 S/D는 각각 다단계의 에피택시 및 에칭을 사용하여 형성될 수 있다.
도 4를 참조하면, 도 2와 도 3에 도시하는 반도체층(12)의 에피택셜 성장에 사용되는 챔버(30)를 포함하는 생산툴(production tool)(20)이 도시된다. 생산툴(20)은 CVD, RPCVD, ALD, PECVD 등과 같은 퇴적 공정을 수행하는 데 사용될 수 있다. 일부 실시형태에 따라 정전척일 수 있는 서셉터(34) 상에 웨이퍼(10)가 배치된다. 반도체층(12)으로서 실리콘, 실리콘 게르마늄, 또는 게르마늄을 퇴적하는 경우, 에피택시 공정 동안의 압력은 약 1 Torr 내지 약 800 Torr의 범위일 수 있고, 실리콘 함유 전구체(예컨대, 실란(SiH4), 디실란(Si2H6) 등) 및 게르마늄 함유 전구체(예컨대, 저메인(GeH4), 디저메인(Ge2H6) 등)이 사용될 수 있다. 해당 웨이퍼(10)는 에피택시 성장 동안 피제어 웨이퍼 온도로 가열되는데, 이 온도는 약 300℃ 내지 약 900℃의 범위일 수 있다. 웨이퍼(10)를 원하는 온도로 가열하기 위해, 웨이퍼(14)를 가열하는 데에 광/방사선(16)을 제공하도록 램프(14)와 같은 램프 기반의 가열원이 주 가열원으로서 사용될 수 있다. 일부 실시형태에 따르면, 램프(14)는 가시 스펙트럼 또는 적외선(IR) 내지 자외선(UV)에 이르는 넓은 스펙트럼의 광을 투사할 수 있는 할로겐 기반 램프를 포함한다. 램프는 또한 제어가 분리되어 있는 외부 구역 및 내부 구역과 같은 다중 구역을 포함할 수 있다. 대안의 실시형태에 따르면, 웨이퍼(10)는 아래로부터 가열되고, 웨이퍼(10)를 가열하기 위해 서셉터(34)가 가열될 수 있다. 서셉터 가열은 또한 다중 구역을 포함할 수 있는 하부 램프 기반 가열을 사용하여 수행될 수 있다. 대안의 실시형태에서는, 램프(14) 방식과 서셉터(34) 가열 방식 둘 모두가 채택된다. 일부 실시형태에 따르면, 상부 램프 기반 가열 및 하부 램프 기반 가열 양방이 조합되어 사용된다.
다시 도 2를 참조하면, 에피택셜 반도체층(12)은 램프(14) 및/또는 웨이퍼 하부 가열 유닛과 같은 웨이퍼 레벨 가열원이 사용될 때 두께가 불균일할 수 있다. 예를 들어, 웨이퍼(10)의 중심(도 2)에서 반도체층(12)의 두께는 T1인 반면, 웨이퍼(10)의 가장자리에서 반도체층(12)의 두께는 T2인데, 이것은 두께(T1)보다 작을 수 있다. 두께(T2)는 또한 웨이퍼(10) 내에서 가장 작을 수 있다. 이는 대류 또는 복사에 의한 열 손실의 조합으로 인한 것일 수 있는데, 열 손실은 웨이퍼 가장자리에서 가장 높고 웨이퍼(10)의 중간 부분에서는 더 낮다. 웨이퍼(10)의 중심과 가장자리 사이의 영역에서, 반도체층(12)의 두께는 두께(T1)보다 작고 두께(T2)보다 클 수 있다. 재료, 에피택시 공정 등에 따라 다양한 유형의 불균일성이 있을 수 있다. 예를 들어, 도 2는 웨이퍼(10)의 중심부터 가장자리까지 반도체층(12)의 두께가 계속 감소하는 시나리오를 예시하고 있다. 도 3은 웨이퍼 중심과 웨이퍼 가장자리 사이의 영역(18)에서 반도체층(12)의 두께(T3)가 두께(T1 및 T2) 둘 다보다 작은 시나리오를 예시하고 있다.
대안의 실시형태에 따르면, 반도체층(12)을 에피택셜로 성장시키는 대신에, 반도체층(12)에 대해 에칭 공정이 수행된다. 이것은 예를 들면 퇴적된 반도체층(12)의 두께를 조정하기 위해서, 유전체 영역 상에 바람직하지 않게 성장한 반도체 재료를 제거하면서 수행될 수 있다. 에피택시 공정과 마찬가지로, 반도체층(12)의 에칭도, 일부 부분이 바람직하지 않게 다른 부분보다 더 많이(또는 더 적게) 에칭되는 불균일성 문제가 있을 수 있다. 반도체층(12)의 에칭은 또한 도 4와 같이 생산툴(12)에서 행해질 수 있다. 일부 실시형태에 따르면, 반도체층(12)의 에피택시 및 에칭 둘 다는 생산툴(20)을 사용하여 수행될 수 있고, 예컨대 반도체층(12)의 에피택시와 에칭 사이에서 진공 파괴 없이 인시추로 수행될 수 있다.
도 4에 도시한 예시적인 실시형태는 도 2 및 도 3에 나타낸 불균일성 문제를 해결한다. 도 4에서, 생산툴(20)은 반도체층(12)의 에피택시 및 에칭을 수행하기 위해 1 대기압 미만의 압력에서 작동하도록 구성된 공정 챔버 또는 진공 챔버(30)를 포함한다.
웨이퍼(10)는 서셉터(E-척)(34) 상에 배치되고 고정된다. 일부 실시형태에 따르면, 서셉터(34)는 화살표(36)가 표시하는 바와 같이 회전하도록 구성된다. 램프(14)가 제공되며, 램프(14)는 웨이퍼(10)를 가열하기 위해 웨이퍼(10) 상에 광(16)을 투사하도록 구성된다. 일부 실시형태에 따르면, 램프(14)는 가시광 또는 적외선부터 자외선까지 넓은 스펙트럼을 가진 광을 투사한다. 램프(14)는 챔버(30) 내부 또는 외부에 위치할 수 있다. 공정 가스(28)를 진공 챔버(30) 내로 유입하고 전구체(28)를 챔버(30)로부터 배출하기 위해 유입구(24) 및 배출구(26)가 사용된다. 성장할 반도체층(12)의 조성에 따라 공정 가스(28)는 실란(SiH4), 디실란(Si2H6), 저메인(GeH4), 디저메인(Ge2H6) 등을 포함할 수 있다. 공정 가스(28)는 또한 유전체를 제외한 반도체 상에서만 선택적 성장을 달성하기 위해 HCl과 같은 에칭 가스를 포함할 수 있다. 대안의 실시형태에 따르면, 에피택셜 성장을 수행하는 대신에, 에칭 공정이 수행되는데, 이 경우에 공정 가스(28)는 HCl, Cl2, 또는 기타 할로겐 함유 가스를 포함한다.
챔버(30)의 챔버벽의 적어도 상측부(투명창이 있을 수 있는 부분)는 다음 단락에서 상세하게 설명하겠지만 레이저빔에 대해 투명하다. 일부 실시형태에 따르면, 투명한 챔버벽(30)은 석영, 실리콘 산화물, 세라믹, 유리 등으로 형성되거나 이들을 포함할 수 있다.
하나 또는 복수의 레이저 프로젝터(42)(예컨대, 프로젝터(42A 및 42B))가 제공된다. 레이저 프로젝터(42)는 레이저빔(44)을 생성하고 웨이퍼(10) 상에 레이저빔(44)을 투사하도록 구성된다. 레이저빔(44)은 투명한 챔버벽 또는 창을 통과하여 웨이퍼(10)에 닿아 웨이퍼(10)의 피투사 영역의 온도를 상승시킨다. 레이저빔(44)은 에피택셜층의 두께 또는 임계 치수가 다른 영역과는 상이하게 조정되는 영역에 지향된다. 레이저빔(44)은 또한 온도 균일성을 개선하기 위해 다른 영역보다 온도가 더 낮은 웨이퍼 영역에 지향된다. 레이저빔(44)은 웨이퍼(10)의 상면에 평행한 수평면에 대해 경사각(θ1 및 θ2)을 갖는다. 경사각(θ1 및 θ2)은 약 30도와 약 100도 사이의 범위일 수도 약 45도와 약 90도 사이의 범위일 수 있다. 경사각(θ1 및 θ2)은 액추에이터에 의해 제어되고 액추에이터는 컨트롤러(40)에 의해 제어된다. 레이저 프로젝터(42) 각각은 홀더 또는 스테이지 상에 장착되고 홀더 또는 스테이지는 또한 트랙(50) 상에 장착된다. 트랙(50) 상의 스테이지의 위치도 컨트롤러(40)에 의해 제어된다.
레이저빔(44)의 파장은 약 200 nm와 약 1,200 nm 사이의 범위일 수 있고, 약 600 nm와 약 950 nm 사이의 범위일 수 있다. 레이저빔 스폿의 횡방향 치수(W1)는 약 2 mm와 약 20 mm 사이의 범위일 수 있고, 약 5 mm와 약 15 mm 사이의 범위일 수 있다. 레이저빔(44)의 스폿 사이즈는 레이저빔(44)에서 기인하는 원하는 온도 변화, 및 목표로 하는 온도 변화율(단위 시간당 온도 변화, ℃/분)에 관련된다. 치수가 작을수록 보다 국소 영역에서 더욱 정확하고 보다 선택적인 가열이 가능하고 더 빠른 온도 상승이 가능하다. 스폿 사이즈는 레이저 프로젝터(42)와 웨이퍼(10) 사이의 거리를 조정함으로써 그리고 포커스를 조정함으로써 조정될 수 있다.
레이저 프로젝터(42)는 다양한 유형의 것일 수 있고, 생성되는 레이저빔(44)은 복수의 상이한 유형으로부터 선택될 수 있다. 예를 들어, 생성되는 레이저는 가스 레이저(예컨대, 헬륨-네온 레이저), 엑시머 레이저(KrF 레이저(파장 약 248 nm) 등), XeCl 레이저(파장 약 308 nm), 또는 XeF 레이저(파장 약 351 nm), 고체 상태 레이저, 반도체 다이오드 레이저, 또는 기타 레이저일 수 있다. 웨이퍼(10)에 입사되는 레이저 출력은 약 30 와트와 약 200 와트 사이의 범위일 수도 있고, 약 50 와트와 약 150 와트 사이의 범위일 수도 있다. 레이저 출력은 고정될 수도 또는 조정 가능할 수도 있다. 예를 들어, 고체 상태 레이저 또는 반도체 다이오드 레이저의 경우, 레이저 프로젝터(42)의 입력 구동 전류를 조정함으로써 출력을 조정할 수 있다.
레이저는 여러 메커니즘을 통해 에피택셜 성장 공정에 영향을 미친다. 첫번째, 레이저는 웨이퍼(10)의 표면에 흡수되어 캐리어와 포논을 여기시켜 국소 영역의 온도를 높인다. 온도가 상승하면 성장률이 높아진다. 두번째, 레이저는 레이저빔(44)의 경로 상의 영역에서 기체 전구체와 상호작용하여 분자 및 라디칼 종을 변화시킨다. 이에 종 및 이온의 생성 효율을 향상시킬 수 있고, 또한 성장률이 상승할 수 있다.
도 5는 중심(10C) 및 가장자리(10E)가 있고 가장자리(10E)가 원형인 웨이퍼(10)의 상면도의 예를 도시한다. 웨이퍼(10)는 에피택셜 성장 공정 동안 중심(10C)에 대해 회전한다. 레이저빔 스폿(48)(48A로 표시)이 예시되며 웨이퍼(10)의 가장자리에 있다. 웨이퍼(10)는 분당 약 1회 내지 분당 약 60회 범위의 속도로 회전할 수 있다. 웨이퍼(10)가 회전함에 따라, 레이저빔 스폿(48A)은 적어도 웨이퍼(10)의 가장자리(10E)와 원(49A) 사이의 영역 전체에 투사된다.
다시 도 4를 참조하면, 일부 실시형태에 따라 단일 레이저 프로젝터(42)가 있을 수 있다. 대안의 실시형태에에 따르면, 독립적으로 작동하는 복수(2개, 3개 또는 그 이상)의 레이저 프로젝터(42)가 있다. 레이저는 동일하지 않을 수 있고, 상이한 파장, 스폿 사이즈, 출력 등급 등을 가질 수 있다. 예를 들어, 도 4는 마찬가지로 레이저빔(44)을 생성하고 에피택시 공정 동안에 웨이퍼(10) 상에 대응 레이저빔(44)을 투사하는 레이저 프로젝터(42B)를 예시한다.
일부 실시형태에 따르면, 레이저 프로젝터(42) 중 적어도 하나, 그 이상, 또는 모두는 대응하는 트랙(50)에 장착되고, 그래서 대응하는 레이저 프로젝터(42)가 에피택시 공정 동안에 슬라이딩할 수 있다. 도 4에서 화살표(54A)는 레이저 프로젝터(42A)의 수평 이동(back-and-forth movement)을 나타내며, 점선의 레이저 프로젝터(42A)는 레이저 프로젝터(42A)가 슬라이딩할 때에 다른 위치에 있음을 나타낸다. 화살표(54B)는 레이저 프로젝터(42A)의 수평 이동을 나타내며, 점선의 레이저 프로젝터(42B)는 레이저 프로젝터(42B)가 슬라이딩할 때에 다른 위치에 있음을 나타낸다. 트랙(50) 상에서 레이저 프로젝터(42)의 슬라이딩으로, 대응하는 레이저빔 스폿은 웨이퍼(10)의 중심과 가장자리 사이의 임의의 범위 내로 웨이퍼(10) 상에서 이동한다. 예를 들어, 도 5를 참조하면, 레이저빔 스폿(48A)은 웨이퍼(10)가 회전하는 동안에 동시에 (레이저빔 스폿(48A)의 궤적인) 점선(52A)을 따라 수평으로 이동할 수 있다. 레이저빔 스폿(48B)은 웨이퍼(10)가 회전하는 동안에 동시에 (레이저빔 스폿(48B)의 궤적인) 점선(52B)을 따라 수평으로 이동할 수 있다. 따라서, 점선 원(49C)와 점선 원(49D) 사이의 영역 전체는 대응하는 레이저범(44)의 영향을 받는다.
일부 실시형태에 따르면, 레이저 프로젝터(42A)(그리고 가능한 다른 레이저 프로젝터)는 에피택셜 성장 중에 계속해서 이동한다. 레이저빔(44)은 두 위치, 즉 위치 1과 위치 2 사이를 수평으로 스캔하거나 조준할 수 있다. 스캔의 속도 또는 빈도는 분당 약 0.1 사이클 내지 분당 약 60 사이클의 범위일 수 있다. 연속 스캔은 레이저빔의 각도를 변경하거나 대응하는 트랙(50)을 따라 스테이지를 이동시키거나, 또는 둘 다에 의해 달성될 수 있다. 이에 레이저빔(44)의 작용 영역이 상당히 확장될 수 있다.
레이저 프로젝터(42B)(도 4)는 레이저 프로젝터(42A)의 작동과 독립적으로 작동할 수 있다. 예를 들어, 레이저 프로젝터(42B)는 고정될 수 있거나 에피택시 공정 중에 각각의 트랙(50B)을 따라 슬라이딩할 수 있다. 일부 실시형태에 따르면, 레이저 프로젝터(42A)가 투사하는 웨이퍼(10) 상의 영역은 레이저 프로젝터(42B)가 투사하는 웨이퍼(10) 상의 영역과 부분적으로 또는 완전히 중첩된다. 대안의 실시형태에 따르면, 레이저 프로젝터(42A) 및 레이저 프로젝터(42B)의 레이저빔(44)은 상이한 비중첩 웨이퍼 영역에 영향을 미친다. 예를 들어, 레이저 프로젝터(42A)의 레이저빔(44)은 웨이퍼 가장자리(10E)에 더 가까운 웨이퍼 영역에 투사될 수 있고, 레이저 프로젝터(42B)의 레이저빔(44)은 웨이퍼 중심(10C)에 더 가까운 웨이퍼 영역에 투사될 수 있다.
도 5에 도시하는 바와 같이, 레이저빔 스폿(48)의 궤적(이동 트랙)은 웨이퍼(10)의 직경을 따라 정렬될 수도 있거나 웨이퍼(10)의 임의의 직경과 오정렬될 수도 있다. 예를 들어, 레이저빔 스폿(48A)의 궤적은 웨이퍼(10)의 직경과 정렬되는 반면, 레이저빔 스폿(48B)의 궤적은 웨이퍼(10)의 직경과 정렬되지 않고, 레이저빔 스폿(48B)의 궤적의 연장선(51)은 웨이퍼 중심(10C)을 통과하지 않는다. 직경과의 레이저빔 트랙의 정렬/오정렬은 웨이퍼(10)가 받는 에너지와 영향받는 웨이퍼 영역의 웨이퍼 온도에 영향을 미친다. 예를 들어, 레이저빔 스폿(48A, 48B)의 궤적이 동일한 길이를 갖는다고 하면, 직경 상에 있는 레이저빔 스폿(48B)은 임의의 직경과 정렬되지 않은 레이저빔 스폿(48B)보다 더 큰 웨이퍼 영역을 덮을 수 있다.
다시 도 4를 참조하면, 레이저 프로젝터(42) 중 적어도 하나, 그 이상(임의의 조합으로), 또는 모두의 경사각(θ1 및 θ2)이 에피택시 공정 중에 조정될 수 있다. 경사각(θ1 및 θ2)의 조정으로 또한 웨이퍼 영역에서 레이저빔의 위치가 이동하게 된다. 예를 들어, 에피택시 공정 동안 투사 각도(θ1 및 θ2)가 변하는 경우, 레이저빔 스폿(48A 및 48B)(도 5)도 각각 궤적(52A 및 52B)을 따라 수평으로 이동할 수 있다. 또한, 투사 각도(θ1 및 θ2)의 변경 및 트랙(50) 상에서의 레이저 프로젝터(42)의 이동이 동시에 이루어지면 레이저 스폿이 더욱 조정되고 레이저 스폿의 비선형 이동이 발생하여 웨이퍼(10)의 온도가 더욱 미세 조정될 수 있다. 더욱이, 레이저 프로젝터(42)가 각자의 트랙(50) 상에서 슬라이딩할 때, 슬라이딩 속도는 일정하거나, 또는 레이저 빔(44)의 스폿이 웨이퍼(10)의 상이한 영역들에 닿을 때 변할 수 있다. 레이저빔 스폿이 더 많은 두께 보정을 필요로 하는 웨이퍼 영역을 통과할 때 슬라이딩 속도는 감소할 수 있다. 반대로, 레이저빔 스폿이 더 적은 두께 보정을 필요로 하는 웨이퍼 영역을 통과할 때 슬라이딩 속도는 상승할 수 있다. 마찬가지로, 레이저빔(44)의 이동 속도를 비일정하게 변경하는 것은 레이저 프로젝터(42)의 틸팅(tilting)에 의해 달성될 수 있다.
일부 실시형태에 따르면, 웨이퍼(10) 상의 특정 위치에서 온도를 측정하기 위해 하나 이상의 고온계(pyrometer)(43)가 사용된다. 고온계(43)는 챔버(30) 외부에 배치될 수 있다. 고온계(43)는 레이저빔이 지향되는 영역의 온도를 측정하는 데 사용될 수 있으며, 검출된 온도는 그 온도가 사양 내에서 안정적인 방식으로 제어되는 것을 보장하기 위해 레이저빔(44)의 출력, 강도, 이동 속도, 이동 범위 등을 조정하는 컴퓨터 시스템에 피드백될 수 있다.
일부 실시형태에 따르면, 레이저빔 스폿(48)은 이동하지 않고 웨이퍼(10)가 회전한다. 이 경우, 웨이퍼(10) 전체에 관련되는 한, 레이저빔 스폿(48)은 웨이퍼(10)의 원형 링 영역에 영향을 미친다. 예를 들어, 웨이퍼(10)의 회전 속도가 분당 약 60회 또는 초당 약 1회라면, 웨이퍼 상에서 이 원형 링 영역 내의 특정 위치는 매초마다 레이저 펄스를 경험할 것이다. 회전 속도가 상승하면 레이저 펄스의 주파수가 더 높아진다. 레이저빔(44)을 투사하는 동안 웨이퍼(10) 상의 위치에 레이저 방사선이 펄싱될 때에 영향받는 웨이퍼 영역의 온도가 상승하여, 에피택시 공정 동안 국소 온도가 상승하게 되고 국소 성장률이 증가하게 된다. 따라서 고온계(43)는 레이저빔(44)이 투사될 때 해당 링 영역의 온도를 측정한다. 레이저빔(44)이 투사되는 해당 링 영역을 고온계(43)가 측정하는 동안, 고온계(43)는 레이저빔(44)이 투사되는 동일한 스폿을 측정할 수도 측정하지 않을 수도 있다.
레이저빔(44)의 출력 또는 강도는 반도체층의 성장 동안 일정하게 유지될 수 있거나 시간의 경과에 따라 동적으로 변경될 수 있다. 예를 들어, 레이저 출력은 20 초 동안 약 80 와트, 이어서 30 초 동안 약 50 와트일 수 있다. 레이저빔의 출력 조정은 또한 출력의 보다 미세 조정을 달성하기 위해 레이저 프로젝터(42)의 이동 및 투사 각도의 조정과 결합될 수 있다. 예를 들어, 레이저빔 스폿이 더 많은 두께 보정을 필요로 하는 웨이퍼 영역을 통과할 때, 레이저 출력은 상승할 수 있다. 반면, 레이저빔 스폿이 더 적은 두께 보정을 필요로 하는 웨이퍼 영역을 통과할 때, 레이저 출력은 감소할 수 있다. 레이저빔 스폿이 두께 보정을 필요로 하지 않는 웨이퍼 영역을 통과할 때, 레이저 출력은 턴오프될 수 있다. 또한, 레이저 프로젝터(42)가 해당 트랙(50)을 따라 한 방향으로 이동할 때, 웨이퍼(10) 상의 다수의 링 구역에서 상이한 가열을 달성하기 위해, 레이저빔(44)은 여러 사이클 동안 턴온 및 턴오프될 수 있고, 출력은 여러 사이클 동안 조정될 수 있다.
생산툴(20)은 생산툴(20)의 다양한 유닛에 전기적으로 신호로 접속되는 컨트롤러(40)를 포함한다. 예를 들어, 컨트롤러(40)는 램프(14)의 턴온 및 턴오프, 레이저 프로젝터(42)의 턴온 및 톤오프, 레이저 프로젝터(42)의 이동(레이저빔의 이동 속도, 이동 범위, 출력 등을 포함), 레이저 프로젝터(42)의 경사각(θ1, θ2) 등을 제어하고 동기화하도록 구성된다.
도 14는 일부 실시형태에 따른 레이저 보조 에피택시의 공정 파라미터를 결정하기 위한 예시적인 공정 흐름(200)을 도시한다. 먼저, 제1 샘플 반도체층이 제1 샘플 웨이퍼 상에 에피택셜 성장한다. 제1 샘플 웨이퍼 및 제1 샘플 반도체층은 도 2 또는 도 3에서 웨이퍼(10) 및 반도체층(12)으로 대표될 수 있다. 또한, 제1 반도체층은 샘플 웨이퍼 전체에서 성장하는 블랭킷층일 수도 있다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(202)으로서 예시된다. 제1 샘플 반도체층은 레이저 보조 가열 없이 에피택셜 성장한다. 예를 들어, 램프(14)(도 4)가 웨이퍼의 가열에 사용될 수 있다. 웨이퍼의 상이한 부분의 온도는 예컨대 고온계를 사용하여 측정될 수 있다. 웨이퍼 전체에 걸친 온도가 균일하지 않을 수 있다. 제1 반도체층은 제1 샘플 웨이퍼의 상이한 부분들에서 불균일한 두께를 가질 수 있다. 웨이퍼의 상이한 부분들의 두께도 측정된다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(204)으로서 예시된다. 두께차가 결정되고, 레이저 보조 가열을 채택해야 하는 웨이퍼의 위치가 결정된다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(206)으로서 예시된다. 두께 및 온도 보정을 달성하기 위한 레이저빔의 파라미터가 결정된다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(208)으로서 예시된다. 예를 들어, 레이저빔의 파라미터는 레이저빔(및 레이저 프로젝터)의 수, 레이저빔의 출력, 트랙 상에서의 레이저 프로젝터의 이동 범위 및 속도, 경사 각도 및 대응하는 지속시간 등을 포함할 수 있으나 이들에 제한되지는 않는다.
레이저빔의 파라미터가 결정되면, 제2 샘플 반도체층이 제2 샘플 웨이퍼 상에 에피택셜 성장하고, 대응하는 에피택셜 성장은 미리 결정된 레이저빔 파라미터를 사용하여 수행된다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(210)으로서 예시된다. 레이저 보조 가열을 사용하면, 제2 샘플 웨이퍼 전체에 걸친 온도 균일성이 제1 샘플 웨이퍼보다 향상된다. 그런 다음 제2 반도체층의 두께가 측정된다. 대응하는 공정은 도 14에 나타내는 공정 중 공정(212)으로서 예시된다. 제2 반도체층의 두께가 사양 내에 속하기에 충분히 균일하다면(공정(214)에 의해 결정됨), 공정은 종료되고(공정(216)), 레이저빔의 대응하는 파라미터는 반도체 웨이퍼의 생산에 사용된다. 그러나, 제2 반도체층의 두께가 균일하지 않다면, 형성되는 반도체층의 두께가 사양 내에 속할 때까지 공정은 레이저빔의 파라미터를 미세 조정하기 위해 공정(204)으로 루프백한다.
공정 흐름(200)은 다음의 단락에서 논의되겠지만 반도체층의 에칭에도 사용될 수 있음이 이해될 것이다. 레이저 보조 에칭 파라미터를 결정하기 위한 공정은, 반도체층을 에피택셜 성장시키는 대신에 성장한 반도체층이 에칭되는 것을 제외하면 반도체층의 에피택시와 유사하다.
도 15는 레이저 보조 가열을 통해 반도체층을 에피택셜 성장시키기 위한 공정 흐름(300)을 도시한다. 공정 흐름(300)의 공정들은 도 4에 도시한 생산툴(20)에서 수행될 수 있다. 일부 실시형태에 따르면, 레이저빔에 대한 파리미터가 결정되었으며, 이는 도 14에 도시하는 공정 흐름(200)을 통해 이루어질 수 있다. 다음으로, 공정(302)에 나타내는 바와 같이, 산화물 제거 공정을 포함할 수 있는 사전 에피택셜 세정 공정이 수행된다. 사전 에피택시 세정 공정은 NH3 및 HF의 혼합물을 이용한 에칭 공정, HF 증기를 이용한 에칭 공정, 또는 H2를 이용한 열처리 또는 어닐링 공정을 포함할 수 있다. 다음으로, 공정(304)에서, 웨이퍼(10)(도 4)의 온도는 램프 기반 가열을 사용하여 원하는 성장 온도(예를 들어, 약 300℃ 내지 약 900℃)까지 상승한다. 챔버(30) 내의 압력은 또한 에피택셜 성장을 위한 원하는 압력으로 설정된다(예를 들어, 약 1 Torr 내지 약 800 Torr 범위). 이 시점에서 웨이퍼의 표면 온도는 원하는 만큼 균일하지 않을 수 있고(측정될 수 있고), 그래서 다음 공정(306)에서 나타내는 바와 같이, 레이저 보조 가열이 필요한 위치에 추가 가열을 제공하기 위해 레이저가 턴온된다. 레이저 보조 가열을 받는 위치는 웨이퍼 가장자리 근처일 수도 있지만, 웨이퍼 중심, 또는 웨이퍼 중심과 웨이퍼 가장자리 사이의 임의의 다른 영역과 같은 기타 원하는 위치일 수도 있다. 상이한 위치들에서의 온도는 고온계를 사용하여 측정될 수 있다. 온도 프로파일이 원하는 온도로 수정되고, 에피택셜 성장을 시작하기 위해 전구체가 도입된다(공정(308)). H2 또는 N2와 같은 캐리어 가스가 실리콘 함유 가스(예컨대, 실란(SiH4), 디실란(Si2H6) 등) 및/또는 게르마늄 함유 전구체(예컨대, 저메인(GeH4), 디저메인(Ge2H6) 등)와 같은 전구체뿐만 아니라 도펀트 가스(예컨대, B2H6, PH3, AsH3 등)와 함께 도입될 수 있다.
도 15를 더 참조하면, 에피택시 공정은 단일 단계 에피택시 공정 또는 다단계 에피택시 공정일 수 있다. 이 경우, 레이저 스폿 빔은 제1 에피택셜 성장 동안 제1 위치에 배치된다. 일단 제1 에피택시 성장이 종료되면, 레이저 빔 스폿은 웨이퍼(10) 상의 제2 위치로 이동할 수 있고, 여기서 제2 위치는 제1 위치와는 상이하다. 레이저빔 스폿의 이동은 레이저빔(44)(도 4)의 투사 각도를 변경하거나, 트랙(50)을 따라 스테이지를 이동시키거나, 또는 둘 다를 통해 이루어질 수 있다. 그 다음, 제2 위치에 투사되는 레이저빔(44)으로 제2 에피택셜 성장이 수행된다. 제1 에피택셜 성장 및 제2 에피택셜 성장은 동일한 반도체 재료의 성장일 수도 있고, 상이한 반도체 재료들의 성장을 위한 것일 수도 있다.
도 16은 에피택시 공정 후에 수행될 수 있는, 에칭 공정의 예시적인 공정 흐름(400)을 도시한다. 예를 들어, 도 16에서, 에칭 공정 동안 레이저 보조 가열을 위한 공정 파라미터를 결정하기 위해 공정(200)(도 14)이 수행된다. 다음으로, 에피택시 공정이 수행될 수 있다. 공정(300)의 상세는 도 15에 도시된다. 공정(404)은, 온도가 에피택시 공정(300) 동안에 설정된 온도와 상이한 경우, 웨이퍼 온도의 상승 및 안정화, 및 압력 안정화를 예시한다. 그 상세는 도 14의 공정(304)와 유사할 수 있다. 이 시점에서 웨이퍼의 표면 온도는 원하는 만큼 균일하지 않을 수 있고, 그래서 공정(406)에서 나타내는 바와 같이, 레이저 보조 가열이 필요한 위치에 추가 가열을 제공하기 위해 레이저가 턴온된다. 온도 프로파일이 원하는 온도로 수정되면, 에칭 공정을 시작하기 위해 에칭 가스가 도입된다(공정(408)). 공정(410) 및 공정(412)에 나타내는 바와 같이, 필요하다면, 레이저빔은 다른 위치로 이동할 수 있고, 추가 에칭이 수행될 수도 있다.
도 6 내지 도 11은 일부 실시형태에 따른 생산툴(20)과 웨이퍼(10)의 대응하는 상면도를 도시한다. 이들 실시형태는, 도 6 내지 도 11에서, 레이저 보조 가열을 실행하는 데에 더 적은 수의 컴포넌트가 채택되는 점을 제외하면, 도 4와 도 5에 도시한 실시형태와 유사하다. 따라서, 도 6 내지 도 11에 도시하는 실시형태의 설명은 도 4와 도 5에 도시한 실시형태에도 적용되고, 그 반대의 경우도 마찬가지이다.
도 6과 도 7은 생산툴(20)이, 화살표(54A)가 표시하는 수평 이동으로 트랙(50A)을 따라 이동할 수 있는 단일 레이저 프로젝터(42A)를 구비하는 경우를 예시한다. 또한 투사 각도(θ1)가 조정될 수 있다. 더욱이, 트랙(50A) 상에서의 레이저 프로젝터(42A)의 이동 동안, 레이저빔(44)은 웨이퍼(10)의 선택 영역이 레이저빔을 받을 수 있도록 선택 영역에서 턴온 및 턴오프될 수 있다. 도 7은 도 6에서와 같은 웨이퍼(10)의 상면도를 보여준다. 점선 원(49A)과 점선 원(49D) 사이에 있는 영역(60B)이 레이저빔을 받을 수 있는데, 이것은 레이저빔이 이들 영역 안으로 이동할 때에 레이저빔을 턴온함으로써 달성된다. 중심 영역(60A)(내부의 점선 원(49D))은 레이저빔(44)을 받지 않는다. 이것은 레이저빔이 이 영역 안으로 이동할 때에 레이저빔(44)을 턴오프함으로써, 또는 레이저빔이 이 영역 안으로 이동하지 못하게 함으로써, 달성될 수 있다. 레이저 프로젝터(42A)가 다수번 수평으로 슬라이딩할 수 있기 때문에, 대응하는 레이저빔(44)이 선택 영역을 출입할 때에 턴온 및 턴오프(레이저빔(44)이 영역(60B) 밖으로 이동하는 경우)가 다수번 행해질 수 있음이 이해될 것이다.
도 8은 2개의 레이저 프로젝터(42A 및 42B)가 사용되는 실시형태를 도시한다. 두 레이저 프로젝터(42A 및 42B) 각각은 웨이퍼(10) 상의 위치에 고정된 각자의 레이저빔(44)을 가질 수 있거나, 각각의 트랙 상에서 대응하는 프로젝터(42A 및 42B)를 이동시키거나 레이저빔(44)의 투사 각도를 조정하는 것을 통해, 각자의 레이저빔(44)을 이동 가능하게 할 수 있다. 웨이퍼 및 레이저빔 스폿(48A 및 48B)의 각각의 상면도가 도 9의 상면도에 도시된다.
도 10은, 단일 레이저 프로젝터(42)가 사용되고 대응하는 레이저빔 스폿(48)(도 11의 상면도)이 고정되어 있고, 그래서 점선 원(49A)과 웨이퍼 가장자리(10E) 사이의 링형상 영역에 레이저 보조 가열이 제공되는 실시형태를 도시한다.
도 1 내지 도 3의 논의에서 언급한 바와 같이, 퇴적된 반도체층은 웨이퍼 표면 전체를 덮는 연속(블랭킷)막일 수도 있고 연속적이지 않은 개별 영역을 포함할 수도 있다. 예를 들어, 일부 에피택시 공정에서는 성장이 소정의 선택 영역에서 일어난다. 도 12는 반도체 영역(64)의 상부 상에서 성장하는 소스/드레인(S/D) 영역(12)의 에피택셜 성장을 도시한다. 핀 스페이서(68), 게이트 스페이서(도시 생략), STI(Shallow Trench Isolation) 영역(66) 등과 같은 다른 모든 영역에서는 에피택셜 성장이 일어나지 않는다. 소스/드레인 영역(12)은 n-FET을 위한 비소 도핑 실리콘(Si:As) 또는 인 도핑 실리콘(Si:P)일 수 있고, p-FET을 위한 붕소 도핑 실리콘-게르마늄(Si1- x Ge x :B)일 수 있으며, 여기서 Si1- x Ge x :B는 다양한 게르마늄 몰분율(x)을 가질 수 있다.
이 예에서, (수직 방향으로 측정되는 두께보다는) S/D 영역(12)의 임계 치수(C)가 균일하게 제어되어야 한다. 예를 들어, 웨이퍼(10)의 제1 위치(예컨대, 중심)에서의 S/D 영역의 CD 또는 폭은 CD1일 수 있다. 폭(CD1)은 제1 위치에서 또는 근방에서 다이내 복수의 S/D 영역(12)을 측정함으로써 취득된 평균화된 폭일 수 있다. 제1 위치에서 떨어진 제2 위치, 예컨대 제1 위치로부터 폭 거리(S1)를 둔 제2 위치에서, S/D 영역(12)의 평균 CD 또는 폭은 CD2일 수 있다. CD2는 CD1과는 상이할 수 있다. 레이저 보조 가열을 사용하지 않는다면, CD2가 CD1보다 작다. 그런 다음 S/D 영역(12)의 국소 CD를 증가시키기 위해 제2 위치에서 레이저빔(44)을 사용하여 웨이퍼 영역을 커버할 수 있다. 이에, 레이저 보조 가열을 통해 S/D 영역에 대한 보다 균일한 횡방향 치수가 웨이퍼 전역에서 달성된다.
웨이퍼 상의 선택 영역의 횡방향 치수의 증가량은 레이저빔의 출력을 변화시킴으로써 조정될 수 있다. 전술한 바와 같이, 일례로, 웨이퍼(10) 상에 투사되는 레이저 출력은 약 30 와트와 약 200 와트 사이의 범위일 수도 있고, 약 50 와트와 약 150 와트 사이의 범위일 수도 있다. 출력이 높을수록 보다 높은 국소 성장률로 이어지고 그 반대의 경우도 마찬가지이다. 레이저빔(44)의 작동 동안, 출력은 성장 단계 동안 일정하게 고정될 수도 있지만 시간의 경과에 따라 변할 수도 있다.
S/D 에피택셜 성장에서, 염소 함유 전구체(예컨대, Cl2, Hcl)와 같은 에칭 가스가 사용될 수 있다. 유전체 표면(또는 결절) 상에서의 반도체 성장의 원치 않는 핵생성을 제거하기 위해 에피택셜 성장 동안 HCl와 같은 가스가 도입될 수도 있다. 또한, 에피택셜 성장 다음에 에칭 공정이 이어질 수도 있다. 예를 들어, 공정 시퀀스는 에피택시, 에칭, 및 에피택시를 수반할 수 있다. 에칭 공정은 S/D 영역(12)의 형상 또는 CD를 조정하기 위해 또는 결절을 제거하기 위해 사용될 수 있다. 일부 실시형태에 따르면, (웨이퍼(10)의)에칭 온도는 약 300℃와 약 900℃ 사이의 범위일 수 있고, 약 500℃와 약 800℃ 사이, 또는 약 550℃와 약 750℃ 사이의 범위일 수 있다.
도 13은 에칭 공정의 일례로서, 웨이퍼(10)가 역시 챔버(30)(도 4) 내에 있고 에칭 가스도 챔버(30)에 도입되는 경우를 도시한다. 에칭을 통해, 소스/드레인 영역(12)의 표면은 점선(12')이 있는 데까지 줄어든다. 레이저빔(14)은 웨이퍼 중심에 비해 더 많은 에칭이 수행되어야 하는, 웨이퍼 가장자리 근방의 영역(또는 더 높은 에칭률이 바람직한 기타 웨이퍼 영역) 상에 지향될 수 있다. Cl 함유종에 의한 에칭도 열적으로 활성화되고, 웨이퍼(10)의 대응하는 부분의 온도가 더 높은 경우에는 더 높은 에칭률이 관찰된다. 레이저빔 스폿을 국소 영역으로 지향시킴으로써 국소 웨이퍼 온도가 증가하고 에칭률이 증가한다. 예시적인 실시형태에서, 레이저 보조 가열이 제공되지 않는 경우에 웨이퍼 가장자리에서의 에칭률은 웨이퍼 중심에서보다 더 작다. 따라서, 레이저 보조 가열은 웨이퍼 가장자리에는 제공되지만 웨이퍼 중심에는 제공되지 않는다. 반대로, 웨이퍼 가장자리보다 웨이퍼 중심에서 더 많은 에칭이 달성되어야 한다면, 에칭 공정 동안 레이저 빔은 웨이퍼 중심에 지향될 것이다.
본 개시내용의 실시형태는 몇몇 효과적인 특징을 갖는다. 레이저 보조 에피택시 및 에칭 공정을 수행함으로써, 웨이퍼의 온도의 균일성이 향상되고, 에피택시 및 에칭 공정의 웨이퍼 전체 균일성이 달성될 수 있다.
본 개시내용의 일부 실시형태에 따르면, 방법은 웨이퍼를 생산 챔버에 배치하는 단계; 상기 웨이퍼를 가열하기 위해 가열원을 제공하는 단계; 제1 레이저 프로젝터를 사용하여 상기 웨이퍼 상에 제1 레이저빔을 투사하는 단계; 상기 웨이퍼가 상기 가열원 및 상기 제1 레이저빔 둘 다에 의해 가열되는 상태에서, 상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정, 및 상기 반도체층을 에칭하는 에칭 공정, 중 선택된 공정을 수행하는 단계를 포함한다. 일 실시형태에서, 상기 공정 동안, 상기 제1 레이저 프로젝터는, 상기 제1 레이저빔이 상기 웨이퍼 상에서 이동하게 되도록, 트랙 상에서 슬라이딩한다. 일 실시형태에서, 상기 공정 동안, 상기 웨이퍼 상에서의 상기 제1 레이저빔의 투사 각도는 상기 제1 레이저 프로젝터의 경사각을 변화시킴으로써 변한다. 일 실시형태에서, 상기 방법은 상기 공정 동안, 제2 레이저 프로젝터를 사용하여 상기 웨이퍼 상에 제2 레이저빔을 투사하는 단계를 더 포함한다. 일 실시형태형태에서, 상기 방법은 상기 공정 동안, 상기 제1 레이저빔의 출력을 조정하는 단계를 더 포함한다. 일 실시형태에서, 상기 방법은 상기 공정 동안, 상기 제1 레이저빔이 상기 웨이퍼의 제1 영역에 입사할 경우 상기 제1 레이저빔을 턴오프하는 단계; 및 상기 제1 레이저빔이 상기 웨이퍼의 제2 영역에 입사할 경우 상기 제1 레이저빔을 턴온하는 단계를 더 포함한다. 일 실시형태에서, 상기 방법은 상기 제1 레이저빔이 복수회 상기 웨이퍼의 제1 영역 및 제2 영역에 입사하는 것에 대응하여 복수의 사이클로 턴오프 및 턴온을 수행하는 단계를 더 포함한다. 일 실시형태에서, 상기 공정은 상기 웨이퍼 상에 상기 반도체층을 성장시키는 에피택시 공정을 포함한다. 일 실시형태에서, 상기 공정은 상기 반도체층을 에칭하는 에칭 공정을 포함한다.
본 개시내용의 일부 실시형태에 따르면, 방법은, 램프 기반의 가열원을 사용하여 웨이퍼를 가열하는 단계; 상기 웨이퍼를 회전시키는 단계; 상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정을 수행하는 단계; 상기 에피택시 공정 동안, 상기 웨이퍼의 선택 영역에 대해 레이저 보조 가열 공정을 수행하는 단계 - 이 레이저 보조 가열 공정은 상기 웨이퍼의 제1 영역 상에 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제2 영역 외부에서 유지됨 -; 상기 반도체층을 에칭백하는 에칭 공정을 수행하는 단계; 및 상기 에칭 공정 동안, 레이저 보조 가열 공정을 수행하는 단계 - 이 레이저 보조 가열 공정은 상기 웨이퍼의 제3 영역 상에 상기 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제4 영역 외부에서 유지됨 - 를 포함한다. 일 실시형태에서, 상기 방법은 제1 샘플 웨이퍼 상에 제1 샘플 반도체층을 에피택셜 성장시키는 단계; 상기 제1 샘플 반도체층을 에피택셜 성장시키는 동안 상기 제1 샘플 웨이퍼의 상이한 부분들의 온도를 측정하는 단계; 상기 제1 샘플 반도체층의 상이한 부분들의 두께를 측정하는 단계; 및 상기 측정된 온도 및 상기 측정된 두께에 기초하여 레이저 보조 가열 파라미터를 결정하는 단계를 더 포함한다. 일 실시형태에서, 상기 방법은 상기 결정된 레이저 보조 가열 파라미터를 사용하여 제2 샘플 웨이퍼 상에 제2 샘플 반도체층을 에피택셜 성장시키는 단계; 상기 제2 샘플 반도체층을 에피택셜 성장시키는 동안 상기 제2 샘플 웨이퍼의 상이한 부분들의 온도를 측정하는 단계; 상기 제2 샘플 반도체층의 상이한 부분들의 두께를 측정하는 단계; 및 상기 제2 샘플 웨이퍼 및 상기 제2 샘플 반도체로부터의 상기 측정된 온도 및 상기 측정된 두께에 기초하여 상기 레이저 보조 가열 파라미터를 조정하는 단계를 더 포함한다. 일 실시형태에서, 상기 에피택시 공정 동안, 상기 제1 레이저빔은 상기 웨이퍼 상에서 이동한다. 일 실시형태에서, 상기 레이저 보조 가열 공정은 상기 웨이퍼의 일 부분 상에 제2 레이저빔을 투사하는 단계를 더 포함한다. 일 실시형태에서, 상기 에피택시 공정 동안, 상기 제1 레이저빔의 출력은 상이한 값들을 갖도록 변화한다.
본 개시내용의 일부 실시형태에 따르면, 장치는 웨이퍼에 대해 에피택시 공정을 수행하도록 구성되며, 상기 장치는 공정 또는 진공 챔버를 포함하고, 상기 공정 또는 진공 챔버는, 적어도 일 유입구 및 적어도 일 배출구; 웨이퍼를 위에 유지하도록 구성되고, 상기 웨이퍼를 회전시키도록 구성된 서셉터; 상기 웨이퍼를 가열하도록 구성된 램프; 및 상기 웨이퍼 상에 제1 레이저빔을 투사하도록 구성된 제1 레이저 프로젝터를 포함한다. 일 실시형태에서, 상기 제1 레이저 프로젝터는 상기 제1 레이저빔의 레이저빔 스폿을 이동시키기 위해 트랙 상에서 슬라이딩하도록 구성된다. 일 실시형태에서, 상기 장치는 상기 웨이퍼 상에 제2 레이저빔을 투사하도록 구성된 제2 레이저 프로젝터를 더 포함한다. 일 실시형태에서, 상기 장치는 상기 램프 및 상기 제1 레이저 프로젝터를 제어하도록 구성된 컨트롤러를 더 포함한다. 일 실시형태에서, 상기 제1 레이저 프로젝터는 상기 진공 챔버 외부에 위치한다.
이상은 당업자가 본 개시내용의 양태를 더 잘 이해할 수 있도록 여러 실시형태의 특징을 개관한 것이다. 당업자라면 동일한 목적을 달성하기 위한 다른 공정 및 구조를 설계 또는 변형하고/하거나 본 명세서에 소개하는 실시형태들의 동일한 효과를 달성하기 위한 기본으로서 본 개시내용을 용이하게 이용할 수 있다고 생각할 것이다. 또한 당업자라면 그러한 등가의 구조가 본 개시내용의 사상 및 범주에서 벗어나지 않는다는 것과, 본 개시내용의 사상 및 범주에서 일탈하는 일없이 다양한 변화, 대체 및 변형이 이루어질 수 있다는 것을 인식할 것이다.
[부기]
1. 방법에 있어서,
웨이퍼를 공정 챔버에 배치하는 단계;
상기 웨이퍼를 가열하기 위해 가열원을 제공하는 단계;
제1 레이저 프로젝터를 사용하여 상기 웨이퍼 상에 제1 레이저빔을 투사하는 단계;
상기 웨이퍼가 상기 가열원 및 상기 제1 레이저빔 둘 다에 의해 가열되는 상태에서, 상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정, 및 상기 반도체층을 에칭하는 에칭 공정, 중 선택된 공정을 수행하는 단계를 포함하는, 방법.
2. 제1항에 있어서, 상기 공정 동안, 상기 제1 레이저 프로젝터는, 상기 제1 레이저빔이 상기 웨이퍼 상에서 이동하게 되도록, 트랙 상에서 슬라이딩하는, 방법.
3. 제1항에 있어서, 상기 공정 동안, 상기 웨이퍼 상에서의 상기 제1 레이저빔의 투사 각도는 상기 제1 레이저 프로젝터의 경사각을 변화시킴으로써 변화하는, 방법.
4. 제1항에 있어서,
제2 레이저 프로젝터를 사용하여 상기 웨이퍼 상에 제2 레이저빔을 투사하는 단계를 더 포함하는, 방법.
5. 제1항에 있어서, 상기 제1 레이저빔의 출력을 조정하는 단계를 더 포함하는, 방법.
6. 제1항에 있어서,
상기 제1 레이저빔이 상기 웨이퍼의 제1 영역에 입사할 경우 상기 제1 레이저빔을 턴오프하는 단계; 및
상기 제1 레이저빔이 상기 웨이퍼의 제2 영역에 입사할 경우 상기 제1 레이저빔을 턴온하는 단계를 더 포함하는, 방법.
7. 제6항에 있어서, 상기 제1 레이저빔을 턴오프하는 것과 턴온하는 것은 상기 제1 레이저빔이 상기 제1 영역 및 상기 제2 영역에 입사하는 것에 대응하는 것인, 방법.
8. 제1항에 있어서, 상기 공정은 상기 웨이퍼 상에 상기 반도체층을 성장시키는 상기 에피택시 공정을 포함하는, 방법.
9. 제1항에 있어서, 상기 공정은 상기 반도체층을 에칭하는 상기 에칭 공정을 포함하는, 방법.
10. 방법에 있어서,
램프 기반의 가열원을 사용하여 웨이퍼를 가열하는 단계;
상기 웨이퍼를 회전시키는 단계;
상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정을 수행하는 단계;
상기 에피택시 공정 동안, 상기 웨이퍼의 선택 영역에 대해 레이저 보조 가열 공정을 수행하는 단계로서, 상기 레이저 보조 가열 공정은 상기 웨이퍼의 제1 영역 상에 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제2 영역 외부에서 유지되는 것인, 상기 레이저 보조 가열 공정 수행 단계;
상기 반도체층을 에칭백하는 에칭 공정을 수행하는 단계; 및
상기 에칭 공정 동안, 추가 레이저 보조 가열 공정을 수행하는 단계를 포함하고,
상기 추가 레이저 보조 가열 공정은 상기 웨이퍼의 제3 영역 상에 상기 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제4 영역 외부에서 유지되는, 방법.
11. 제10항에 있어서,
제1 샘플 웨이퍼 상에 제1 샘플 반도체층을 에피택셜 성장시키는 단계;
상기 제1 샘플 반도체층을 에피택셜 성장시키는 동안 상기 제1 샘플 웨이퍼의 상이한 부분들의 온도를 측정하는 단계;
상기 제1 샘플 반도체층의 상이한 부분들의 두께를 측정하는 단계; 및
상기 측정된 온도 및 상기 측정된 두께에 기초하여 레이저 보조 가열 파라미터를 결정하는 단계를 더 포함하는, 방법.
12. 제11항에 있어서,
상기 결정된 레이저 보조 가열 파라미터를 사용하여 제2 샘플 웨이퍼 상에 제2 샘플 반도체층을 에피택셜 성장시키는 단계;
상기 제2 샘플 반도체층을 에피택셜 성장시키는 동안 상기 제2 샘플 웨이퍼의 상이한 부분들의 온도를 측정하는 단계;
상기 제2 샘플 반도체층의 상이한 부분들의 두께를 측정하는 단계; 및
상기 제2 샘플 웨이퍼 및 상기 제2 샘플 반도체로부터의 상기 측정된 온도 및 상기 측정된 두께에 기초하여 상기 레이저 보조 가열 파라미터를 조정하는 단계를 더 포함하는, 방법.
13. 제10항에 있어서, 상기 에피택시 공정 동안, 상기 제1 레이저빔은 상기 웨이퍼 상에서 이동하는, 방법.
14. 제10항에 있어서, 상기 레이저 보조 가열 공정은 상기 웨이퍼의 일 부분 상에 제2 레이저빔을 투사하는 단계를 더 포함하는, 방법.
15. 제10항에 있어서, 상기 에피택시 공정 동안, 상기 제1 레이저빔의 출력은 상이한 값들로 변경되는, 방법.
16. 웨이퍼에 대해 에피택시 공정을 수행하는 장치에 있어서,
유입구 및 배출구를 포함하는 진공 챔버;
상기 웨이퍼를 위에 유지하도록 구성되고, 상기 웨이퍼를 회전시키도록 구성된 서셉터;
상기 웨이퍼를 가열하도록 구성된 램프; 및
상기 웨이퍼 상에 제1 레이저빔을 투사하도록 구성된 제1 레이저 프로젝터를 포함하는, 장치.
17. 제16항에 있어서, 상기 제1 레이저 프로젝터는 상기 제1 레이저빔의 레이저빔 스폿을 이동시키기 위해 트랙 상에서 슬라이딩하도록 구성되는, 장치.
18. 제16항에 있어서, 상기 웨이퍼 상에 제2 레이저빔을 투사하도록 구성된 제2 레이저 프로젝터를 더 포함하는, 장치.
19. 제16항에 있어서, 상기 램프 및 상기 제1 레이저 프로젝터를 제어하도록 구성된 컨트롤러를 더 포함하는, 장치.
20. 제16항에 있어서, 상기 제1 레이저 프로젝터는 상기 진공 챔버 외부에 위치하는, 장치.

Claims (10)

  1. 방법에 있어서,
    웨이퍼를 공정 챔버에 배치하는 단계;
    상기 웨이퍼를 가열하기 위해 가열원을 제공하는 단계;
    제1 레이저 프로젝터를 사용하여 상기 웨이퍼 상에 제1 레이저빔을 투사하는 단계;
    상기 웨이퍼가 상기 가열원 및 상기 제1 레이저빔 둘 다에 의해 가열되는 상태에서, 상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정, 및 상기 반도체층을 에칭하는 에칭 공정, 중 선택된 공정을 수행하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제1 레이저빔의 출력을 조정하는 단계를 더 포함하는, 방법.
  3. 제1항에 있어서,
    상기 제1 레이저빔이 상기 웨이퍼의 제1 영역에 입사할 경우 상기 제1 레이저빔을 턴오프하는 단계; 및
    상기 제1 레이저빔이 상기 웨이퍼의 제2 영역에 입사할 경우 상기 제1 레이저빔을 턴온하는 단계를 더 포함하는, 방법.
  4. 방법에 있어서,
    램프 기반의 가열원을 사용하여 웨이퍼를 가열하는 단계;
    상기 웨이퍼를 회전시키는 단계;
    상기 웨이퍼 상에 반도체층을 성장시키는 에피택시 공정을 수행하는 단계;
    상기 에피택시 공정 동안, 상기 웨이퍼의 선택 영역에 대해 레이저 보조 가열 공정을 수행하는 단계로서, 상기 레이저 보조 가열 공정은 상기 웨이퍼의 제1 영역 상에 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제2 영역 외부에서 유지되는 것인, 상기 레이저 보조 가열 공정 수행 단계;
    상기 반도체층을 에칭백하는 에칭 공정을 수행하는 단계; 및
    상기 에칭 공정 동안, 추가 레이저 보조 가열 공정을 수행하는 단계
    를 포함하고, 상기 추가 레이저 보조 가열 공정은 상기 웨이퍼의 제3 영역 상에 상기 제1 레이저빔을 투사하는 단계를 포함하고, 상기 제1 레이저빔은 상기 웨이퍼의 제4 영역 외부에서 유지되는, 방법.
  5. 제4항에 있어서,
    제1 샘플 웨이퍼 상에 제1 샘플 반도체층을 에피택셜 성장시키는 단계;
    상기 제1 샘플 반도체층을 에피택셜 성장시키는 동안 상기 제1 샘플 웨이퍼의 상이한 부분들의 온도를 측정하는 단계;
    상기 제1 샘플 반도체층의 상이한 부분들의 두께를 측정하는 단계; 및
    상기 측정된 온도 및 상기 측정된 두께에 기초하여 레이저 보조 가열 파라미터를 결정하는 단계를 더 포함하는, 방법.
  6. 웨이퍼에 대해 에피택시 공정을 수행하는 장치에 있어서,
    유입구 및 배출구를 포함하는 진공 챔버;
    상기 웨이퍼를 위에 유지하도록 구성되고, 상기 웨이퍼를 회전시키도록 구성된 서셉터;
    상기 웨이퍼를 가열하도록 구성된 램프; 및
    상기 웨이퍼 상에 제1 레이저빔을 투사하도록 구성된 제1 레이저 프로젝터
    를 포함하는, 장치.
  7. 제6항에 있어서, 상기 제1 레이저 프로젝터는 상기 제1 레이저빔의 레이저빔 스폿을 이동시키기 위해 트랙 상에서 슬라이딩하도록 구성되는, 장치.
  8. 제6항에 있어서, 상기 웨이퍼 상에 제2 레이저빔을 투사하도록 구성된 제2 레이저 프로젝터를 더 포함하는, 장치.
  9. 제6항에 있어서, 상기 램프 및 상기 제1 레이저 프로젝터를 제어하도록 구성된 컨트롤러를 더 포함하는, 장치.
  10. 제6항에 있어서, 상기 제1 레이저 프로젝터는 상기 진공 챔버 외부에 위치하는, 장치.
KR1020220004093A 2021-01-22 2022-01-11 집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭 KR20220106686A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163140297P 2021-01-22 2021-01-22
US63/140,297 2021-01-22
US17/457,709 2021-12-06
US17/457,709 US20220238337A1 (en) 2021-01-22 2021-12-06 Laser-Assisted Epitaxy and Etching for Manufacturing Integrated Circuits

Publications (1)

Publication Number Publication Date
KR20220106686A true KR20220106686A (ko) 2022-07-29

Family

ID=81711639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220004093A KR20220106686A (ko) 2021-01-22 2022-01-11 집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭

Country Status (5)

Country Link
US (1) US20220238337A1 (ko)
KR (1) KR20220106686A (ko)
CN (1) CN114566444A (ko)
DE (1) DE102022100451A1 (ko)
TW (1) TWI814218B (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962057A (en) * 1988-10-13 1990-10-09 Xerox Corporation Method of in situ photo induced evaporation enhancement of compound thin films during or after epitaxial growth
US6472237B1 (en) * 2001-10-26 2002-10-29 Motorola, Inc. Method and system for determining a thickness of a layer
US9499909B2 (en) * 2013-03-15 2016-11-22 Applied Materials, Inc. Methods for photo-excitation of precursors in epitaxial processes using a rotary scanning unit
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
US9629271B1 (en) * 2013-09-30 2017-04-18 Apple Inc. Laser texturing of a surface
US9871350B2 (en) * 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
TWI614914B (zh) * 2014-07-11 2018-02-11 晶元光電股份有限公司 發光元件及其製造方法
US10804291B1 (en) * 2019-05-09 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device using epitaxial semiconductor channels and a buried source line and method of making the same

Also Published As

Publication number Publication date
CN114566444A (zh) 2022-05-31
TW202230465A (zh) 2022-08-01
DE102022100451A1 (de) 2022-07-28
TWI814218B (zh) 2023-09-01
US20220238337A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US10615034B2 (en) Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel
US8999798B2 (en) Methods for forming NMOS EPI layers
US9419107B2 (en) Method for fabricating vertically stacked nanowires for semiconductor applications
US20110034015A1 (en) Heat treatment apparatus and method for manufacturing semiconductor device
KR102293601B1 (ko) 통합 반도체 처리
US20150050753A1 (en) Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
US7643736B2 (en) Apparatus and method for manufacturing semiconductor devices
KR20220106686A (ko) 집적 회로를 제조하기 위한 레이저 보조 에피택시 및 에칭
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들
US20230253207A1 (en) Dynamic Laser-Assisted Etching
US11869769B2 (en) Method and system of control of epitaxial growth
US20220392767A1 (en) Deposition Equipment With Adjustable Temperature Source
US20240088222A1 (en) Uniform epitaxial growth over crystalline template
US20170194188A1 (en) Susceptor design for epi uniformity improvement

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal