KR20220099543A - 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 - Google Patents

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20220099543A
KR20220099543A KR1020227014777A KR20227014777A KR20220099543A KR 20220099543 A KR20220099543 A KR 20220099543A KR 1020227014777 A KR1020227014777 A KR 1020227014777A KR 20227014777 A KR20227014777 A KR 20227014777A KR 20220099543 A KR20220099543 A KR 20220099543A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
conductive layer
light emitting
transistor
Prior art date
Application number
KR1020227014777A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
코지 쿠스노키
신고 에구치
타카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220099543A publication Critical patent/KR20220099543A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Led Device Packages (AREA)

Abstract

해상도가 높은 표시 장치를 제공한다. 표시 품위가 높은 표시 장치를 제공한다. 표시 장치는 트랜지스터, 발광 다이오드, 트랜지스터 위에 있고 트랜지스터에 전기적으로 접속되는 제 1 도전층, 제 1 도전층 위에 있고 발광 다이오드에 전기적으로 접속되는 제 2 도전층, 트랜지스터 위의 제 1 절연층, 및 제 1 절연층 위의 제 2 절연층을 포함한다. 제 1 도전층의 상면은 제 1 절연층의 상면과 대략 높이가 같고, 제 2 도전층의 밑면은 제 2 절연층의 밑면과 대략 높이가 같다. 제 1 절연층과 제 2 절연층은 서로 접착되어 있고, 제 1 도전층과 제 2 도전층은 서로 접착되어 있다.

Description

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치, 표시 모듈, 전자 기기, 및 이들의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들 중 어느 것의 구동 방법, 및 이들 중 어느 것의 제작 방법이 포함된다.
근년, 표시 디바이스(표시 소자라고도 함)로서 마이크로 발광 다이오드(마이크로 LED)를 포함한 표시 장치가 제안되고 있다(예를 들어 특허문헌 1). 표시 디바이스로서 마이크로 LED를 포함한 표시 장치는 휘도가 높고, 콘트라스트가 높고, 그리고 수명이 길다는 등의 이점이 있으며, 차세대 표시 디바이스로서 활발히 개발되고 있다.
미국 특허출원공개공보 US2014/0367705호
표시 디바이스로서 마이크로 LED를 포함한 표시 장치는 LED칩을 실장하는 데 시간이 매우 오래 걸리므로, 제작 비용을 절감할 필요가 있다. 예를 들어 픽 앤드 플레이스(pick-and-place) 방식에서는, 적색(R), 녹색(G), 및 청색(B)의 LED를 각각의 웨이퍼에 형성하고, LED를 하나씩 잘라 내고 회로 기판에 실장한다. 따라서 표시 장치의 화소수가 많아질수록, 실장되는 LED의 개수가 많아지기 때문에, 실장에 걸리는 시간이 길어진다. 또한 표시 장치의 해상도가 높아질수록, LED를 실장하기 어려워진다.
본 발명의 일 형태의 과제는 해상도가 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 해상도가 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 표시 품위가 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 소비 전력이 낮은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 신뢰성이 높은 표시 장치를 제공하는 것이다.
본 발명의 일 형태의 과제는 표시 디바이스로서 마이크로 LED를 포함한 표시 장치의 제작 비용을 절감하는 것이다. 본 발명의 일 형태의 과제는 표시 디바이스로서 마이크로 LED를 포함한 표시 장치를 높은 수율로 제작하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태는 이들 과제 모두를 달성할 필요는 없다. 명세서, 도면, 및 청구항의 기재에서 다른 과제를 추출할 수 있다.
본 발명의 일 형태의 표시 장치는 트랜지스터, 발광 다이오드, 제 1 도전층, 제 2 도전층, 제 1 절연층, 및 제 2 절연층을 포함한다. 트랜지스터는 제 1 도전층에 전기적으로 접속된다. 발광 다이오드는 제 2 도전층에 전기적으로 접속된다. 제 1 도전층은 트랜지스터 위에 위치한다. 제 1 절연층은 트랜지스터 위에 위치한다. 제 2 도전층은 제 1 도전층 위에 위치한다. 제 2 절연층은 제 1 절연층 위에 위치한다. 발광 다이오드는 제 2 절연층 위에 위치한다. 제 1 도전층의 제 2 도전층 측의 면은 제 1 절연층의 제 2 절연층 측의 면과 대략 높이가 같다. 제 2 도전층의 제 1 도전층 측의 면은 제 2 절연층의 제 1 절연층 측의 면과 대략 높이가 같다. 제 1 절연층과 제 2 절연층은 서로 직접 접착되어 있다. 제 1 도전층과 제 2 도전층은 서로 직접 접착되어 있다.
본 발명의 일 형태의 표시 장치는 제 3 절연층 및 제 4 절연층을 더 포함하는 것이 바람직하다. 제 3 절연층은 트랜지스터와 제 1 절연층 사이에 위치하는 것이 바람직하다. 제 4 절연층은 발광 다이오드와 제 2 절연층 사이에 위치하는 것이 바람직하다. 제 1 절연층 및 제 2 절연층은 각각 산화 실리콘막을 포함하는 것이 바람직하다. 제 3 절연층 및 제 4 절연층은 각각 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막 중 적어도 하나를 포함하는 것이 바람직하다.
제 1 도전층의 트랜지스터 측의 면과 제 1 도전층의 측면 사이의 각도는 0°보다 크고 90° 이하 또는 0°보다 크고 90° 미만인 것이 바람직하다. 제 2 도전층의 트랜지스터 측의 면과 제 2 도전층의 측면 사이의 각도는 90° 이상 180° 미만 또는 90°보다 크고 180° 미만인 것이 바람직하다. 또한 본 발명의 일 형태의 표시 장치의 단면 관찰에 따르면, 2개의 도전층은 서로 다른 테이퍼 형상을 갖고 있기 때문에, 이 2개의 도전층 사이의 경계를 접착의 경계면으로 추정할 수 있다.
본 발명의 일 형태의 표시 장치는 제 5 절연층을 더 포함하는 것이 바람직하다. 트랜지스터는 금속 산화물층 및 게이트 전극을 포함하는 것이 바람직하다. 금속 산화물층은 채널 형성 영역을 포함하는 것이 바람직하다. 게이트 전극의 상면은 제 5 절연층의 상면과 대략 높이가 같은 것이 바람직하다.
본 발명의 일 형태의 표시 장치가 제 5 절연층을 포함하는 경우, 트랜지스터는 금속 산화물층, 게이트 절연층, 게이트 전극, 제 3 도전층, 및 제 4 도전층을 포함하는 것이 바람직하다. 금속 산화물층은 채널 형성 영역을 포함하는 것이 바람직하다. 금속 산화물층은 제 3 도전층과 중첩되는 제 1 영역, 제 4 도전층과 중첩되는 제 2 영역, 및 제 1 영역과 제 2 영역 사이의 제 3 영역을 포함하는 것이 바람직하다. 제 3 도전층과 제 4 도전층은 금속 산화물층 위에서 서로 떨어져 위치하는 것이 바람직하다. 제 5 절연층은 제 3 도전층 및 제 4 도전층 위에 위치하는 것이 바람직하다. 제 5 절연층은 제 3 영역과 중첩되는 개구를 포함하는 것이 바람직하다. 게이트 절연층은 개구의 내측에 위치하고, 제 5 절연층의 측면 및 제 3 영역의 상면과 중첩되는 것이 바람직하다. 게이트 전극은 개구의 내측에 위치하고, 게이트 절연층을 개재(介在)하여 제 5 절연층의 측면 및 제 3 영역의 상면과 중첩되는 것이 바람직하다.
본 발명의 일 형태의 표시 장치는 구동 회로를 더 포함하는 것이 바람직하다. 구동 회로는 회로 트랜지스터를 포함하는 것이 바람직하다. 회로 트랜지스터는 반도체 기판에 채널 형성 영역을 포함하는 것이 바람직하다. 트랜지스터, 발광 다이오드, 제 1 도전층, 제 2 도전층, 제 1 절연층, 및 제 2 절연층은 반도체 기판 위에 위치하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치는 제 1 트랜지스터, 제 2 트랜지스터, 발광 다이오드, 제 1 도전층, 제 2 도전층, 제 1 절연층, 및 제 2 절연층을 포함한다. 제 1 트랜지스터는 반도체 기판에 채널 형성 영역을 포함한다. 제 2 트랜지스터는 금속 산화물층을 포함한다. 금속 산화물층은 채널 형성 영역을 포함한다. 제 2 트랜지스터는 제 1 도전층에 전기적으로 접속된다. 발광 다이오드는 제 2 도전층에 전기적으로 접속된다. 제 2 트랜지스터는 제 1 트랜지스터 위에 위치한다. 제 1 도전층은 제 2 트랜지스터 위에 위치한다. 제 1 절연층은 제 2 트랜지스터 위에 위치한다. 제 2 도전층은 제 1 도전층 위에 위치한다. 제 2 절연층은 제 1 절연층 위에 위치한다. 발광 다이오드는 제 2 절연층 위에 위치한다. 제 1 도전층의 제 2 도전층 측의 면은 제 1 절연층의 제 2 절연층 측의 면과 대략 높이가 같다. 제 2 도전층의 제 1 도전층 측의 면은 제 2 절연층의 제 1 절연층 측의 면과 대략 높이가 같다. 제 1 절연층과 제 2 절연층은 서로 직접 접착되어 있다. 제 1 도전층과 제 2 도전층은 서로 직접 접착되어 있다.
제 1 도전층 및 제 2 도전층은 같은 금속을 포함하는 것이 바람직하다. 상기 금속은 금, 알루미늄, 텅스텐, 또는 구리인 것이 바람직하다.
발광 다이오드는 마이크로 발광 다이오드인 것이 바람직하다. 또한 발광 다이오드는 13족 원소 및 15족 원소를 포함한 화합물을 포함하는 것이 바람직하다. 또한 발광 다이오드는 질화 갈륨을 포함하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치는 서로 다른 색의 광을 방출하는 제 1 발광 다이오드 및 제 2 발광 다이오드를 포함하여도 좋다. 이 경우, 제 1 발광 다이오드에 전기적으로 접속되는 트랜지스터와 제 2 발광 다이오드에 전기적으로 접속되는 트랜지스터는 채널 길이 및/또는 채널 폭이 서로 달라도 좋다.
또는 본 발명의 일 형태의 표시 장치는 각 색의 화소에 같은 색의 광을 방출하는 복수의 발광 다이오드를 포함하여도 좋다.
본 발명의 일 형태의 표시 장치는 기능층을 더 포함하는 것이 바람직하다. 기능층은 발광 다이오드 위에 위치하는 것이 바람직하다. 발광 다이오드로부터 방출되는 광은 기능층을 통하여 상기 표시 장치의 외부에 추출되는 것이 바람직하다. 기능층은 착색층 및 색 변환층 중 한쪽 또는 양쪽을 포함하는 것이 바람직하다. 색 변환층은 퀀텀닷(quantum dot)을 포함하는 것이 바람직하다.
본 발명의 일 형태는 상기 구조 중 어느 것의 표시 장치를 포함한 표시 모듈이다. 상기 표시 모듈에는 가요성 인쇄 회로 기판(이하, FPC라고 함) 또는 TCP(tape carrier package) 등의 커넥터가 제공되어도 좋다. 또한 상기 표시 모듈에는 COG(chip on glass) 방식 또는 COF(chip on film) 방식 등으로 집적 회로(IC)가 실장되어도 좋다.
본 발명의 일 형태는 상기 표시 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는 전자 기기이다.
본 발명의 일 형태는 상기 표시 장치, 광학 부재, 프레임, 및 하우징을 포함하는 전자 기기이다. 하우징은 터치 센서를 포함한다.
본 발명의 일 형태는 표시 장치의 제작 방법이고, 제 1 기판 위에 복수의 트랜지스터를 매트릭스로 형성하는 단계; 복수의 트랜지스터 위에, 각각 복수의 트랜지스터 중 적어도 하나에 전기적으로 접속되는 복수의 제 1 도전층을 형성하는 단계; 제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하는 단계; 복수의 발광 다이오드 위에, 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 복수의 제 2 도전층을 형성하는 단계; 및 복수의 트랜지스터의 각각이 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 복수의 제 1 도전층의 각각을 복수의 제 2 도전층 중 적어도 하나에 직접 접착함으로써 제 1 기판과 제 2 기판을 접착하는 단계를 포함한다. 복수의 트랜지스터를 형성하는 단계에서는 평탄화 처리를 적어도 한 번 수행하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고, 제 1 기판과 제 2 기판을 서로 접착한 다음, 제 2 기판을 박리하고, 제 2 기판을 박리함으로써 노출된 면에 제 3 기판을 접착하여도 좋다.
또는 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고, 제 1 기판과 제 2 기판을 서로 접착한 후에 제 2 기판을 연마하여 제 2 기판의 두께를 감소시키고, 제 2 기판의 연마된 면에 제 3 기판을 접착하여도 좋다.
본 발명의 일 형태는 표시 장치의 제작 방법이고, 제 1 기판에 채널 형성 영역을 각각 포함하는 복수의 제 1 트랜지스터를 형성하는 단계; 복수의 제 1 트랜지스터 위에 복수의 제 2 트랜지스터를 매트릭스로 형성하는 단계; 복수의 제 2 트랜지스터 위에, 각각 복수의 제 2 트랜지스터 중 적어도 하나에 전기적으로 접속되는 복수의 제 1 도전층을 형성하는 단계; 제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하는 단계; 복수의 발광 다이오드 위에, 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 복수의 제 2 도전층을 형성하는 단계; 복수의 제 2 트랜지스터의 각각이 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 복수의 제 1 도전층의 각각을 복수의 제 2 도전층 중 적어도 하나에 직접 접착함으로써 제 1 기판과 제 2 기판을 접착하는 단계; 그 후에 제 2 기판을 박리하는 단계; 및 제 2 기판을 박리함으로써 노출된 면에 착색층, 색 변환층, 및 차광층 중 적어도 하나를 형성하는 단계를 포함한다. 복수의 제 2 트랜지스터를 형성하는 단계에서는 평탄화 처리를 적어도 한 번 수행하는 것이 바람직하다.
복수의 발광 다이오드 중 적어도 하나는 마이크로 발광 다이오드인 것이 바람직하다. 복수의 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다.
본 발명의 일 형태에 의하여, 해상도가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 해상도가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 표시 품위가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 소비 전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 신뢰성이 높은 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여, 표시 디바이스로서 마이크로 LED를 포함한 표시 장치의 제작 비용을 절감할 수 있다. 본 발명의 일 형태에 의하여, 표시 디바이스로서 마이크로 LED를 포함한 표시 장치를 높은 수율로 제작할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 및 청구항의 기재에서 다른 효과를 추출할 수 있다.
도 1은 표시 장치의 일례를 나타낸 단면도이다.
도 2의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 3은 표시 장치의 일례를 나타낸 단면도이다.
도 4는 표시 장치의 일례를 나타낸 단면도이다.
도 5의 (A) 및 (B)는 표시 장치의 일례를 각각 나타낸 단면도이다.
도 6의 (A) 및 (B)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 7은 표시 장치의 일례를 나타낸 단면도이다.
도 8은 표시 장치의 일례를 나타낸 단면도이다.
도 9는 표시 장치의 일례를 나타낸 단면도이다.
도 10의 (A) 및 (B)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 11은 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 12는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 13은 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 14의 (A) 내지 (D)는 트랜지스터의 일례를 나타낸 상면도 및 단면도이다.
도 15는 화소 회로의 일례를 나타낸 회로도이다.
도 16의 (A) 및 (B)는 전자 기기의 일례를 나타낸 것이다.
도 17의 (A) 및 (B)는 전자 기기의 일례를 나타낸 것이다.
도 18의 (A) 및 (B)는 전자 기기의 일례를 나타낸 것이다.
도 19의 (A) 및 (B)는 전자 기기의 일례를 나타낸 것이다.
도 20의 (A) 내지 (D)는 전자 기기의 일례를 각각 나타낸 것이다.
도 21의 (A) 내지 (F)는 전자 기기의 일례를 각각 나타낸 것이다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 범위에서 벗어나지 않고 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 따라서 본 발명은 이하의 실시형태 및 실시예의 기재에 한정하여 해석되지 말아야 한다.
또한 이하에서 설명하는 본 발명의 구조에서, 같은 부분 또는 비슷한 기능을 갖는 부분은 다른 도면에서 같은 부호로 나타내어지고, 이의 설명은 반복하지 않는다. 비슷한 기능을 갖는 부분에는 같은 해칭 패턴을 사용하고, 그 부분을 특정의 부호로 나타내지 않은 경우가 있다.
도면에 나타낸 각 구성 요소의 위치, 크기, 또는 범위 등은 이해를 쉽게 하기 위하여 실제의 위치, 크기, 또는 범위 등을 나타내지 않는 경우가 있다. 그러므로 개시(開示)된 발명은 도면에 개시된 위치, 크기, 또는 범위 등에 반드시 한정되지는 않는다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 교체될 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어와 치환할 수 있다. 다른 예로서는, "절연막"이라는 용어를 "절연층"이라는 용어와 치환할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 1, 도 2의 (A) 및 (B), 도 3, 도 4, 도 5의 (A) 및 (B), 도 6의 (A) 및 (B), 그리고 도 7을 참조하여 설명한다.
본 실시형태의 표시 장치는 표시 디바이스인 복수의 발광 다이오드와, 표시 디바이스를 구동하는 복수의 트랜지스터를 포함한다. 복수의 발광 다이오드는 가시광에 대한 투과성을 갖는 기판 위에 매트릭스로 배치되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 복수의 발광 다이오드는 복수의 트랜지스터보다 상기 기판 측에 위치한다. 복수의 발광 다이오드는 상기 기판 측에 광을 방출한다.
본 실시형태의 표시 장치는 기판 위에 형성된 복수의 트랜지스터와 다른 기판 위에 형성된 복수의 발광 다이오드를 접착함으로써 형성된다.
본 실시형태의 표시 장치의 제작 방법에서는, 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 서로 접착하기 때문에, 화소수가 많거나 정세도가 높은 표시 장치를 제작하는 경우에도, 발광 다이오드를 회로 기판에 하나씩 실장하는 방법의 경우와 비교하여 표시 장치의 제작 시간을 단축하고, 제작의 난도를 낮출 수 있다.
본 발명의 일 형태의 표시 장치의 제작 방법으로서는, 먼저 제 1 기판 위에 복수의 트랜지스터를 매트릭스로 형성하고, 복수의 트랜지스터 위에 제 1 절연층 및 복수의 제 1 도전층을 형성한다. 복수의 제 1 도전층은 각각 복수의 트랜지스터 중 적어도 하나에 전기적으로 접속된다. 여기서, 제 1 절연층과 제 1 도전층은 제 1 절연층의 상면과 제 1 도전층의 상면이 서로 같은 높이가 되도록 형성된다. 제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하고, 복수의 발광 다이오드 위에 제 2 절연층 및 복수의 제 2 도전층을 형성한다. 복수의 제 2 도전층은 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 여기서, 제 2 절연층 및 제 2 도전층은 제 2 절연층의 상면과 제 2 도전층의 상면이 서로 같은 높이가 되도록 형성된다.
복수의 트랜지스터의 각각이 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 제 1 기판과 제 2 기판을 서로 접착한다. 제 1 기판과 제 2 기판을 접착함으로써, 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 서로 접착할 수 있다. 구체적으로는, 복수의 제 1 도전층의 각각을 복수의 제 2 도전층 중 적어도 하나에 직접 접착한다. 이에 의하여, 제 1 도전층 및 제 2 도전층을 통하여 트랜지스터를 발광 다이오드에 전기적으로 접속할 수 있다. 제 1 도전층 및 제 2 도전층은 이들의 주성분으로서 같은 금속 원소를 포함하는 것이 바람직하고, 제 1 도전층 및 제 2 도전층은 같은 재료를 사용하여 형성되는 것이 더 바람직하다. 이로써, 제 1 도전층과 제 2 도전층 사이의 접착 강도를 높일 수 있다. 제 1 절연층은 제 2 절연층에 직접 접착된다. 제 1 절연층 및 제 2 절연층은 같은 재료를 사용하여 형성되는 것이 바람직하고, 특히 제 1 절연층 및 제 2 절연층의 각각으로서 산화 실리콘막을 사용하는 것이 바람직하다. 수산기(OH기)를 통한 친수성 접착에 의하여 제 1 절연층과 제 2 절연층 사이의 접착 강도를 높일 수 있다.
제작된 표시 장치에서, 제 1 도전층의 제 2 도전층 측의 면은 제 1 절연층의 제 2 절연층 측의 면과 대략 높이가 같다. 제 2 도전층의 제 1 도전층 측의 면은 제 2 절연층의 제 1 절연층 측의 면과 대략 높이가 같다. 또한 본 명세서 등에서, "A는 B와 대략 높이가 같다"에는 A와 B의 높이가 같은 경우, 그리고 A와 B를 서로 같은 높이가 되도록 형성하여도 제작의 오차에 기인하여 A와 B의 높이가 서로 다른 경우가 포함된다.
본 발명의 일 형태의 표시 장치는 제 3 절연층 및 제 4 절연층을 더 포함하는 것이 바람직하다. 제 3 절연층은 트랜지스터와 제 1 절연층 사이에 위치하는 것이 바람직하다. 제 4 절연층은 발광 다이오드와 제 2 절연층 사이에 위치하는 것이 바람직하다. 제 3 절연층 및 제 4 절연층의 각각으로서는, 제 1 절연층 및 제 2 절연층보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용하는 것이 바람직하다. 제 3 절연층 및 제 4 절연층은 각각 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막 중 적어도 하나를 포함하는 것이 바람직하다. 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용함으로써, 제 1 기판 측의 적층 구조 및 제 2 기판 측의 적층 구조 중 한쪽으로부터 이들 중 다른 쪽으로 불순물이 확산되는 것 등을 억제할 수 있다.
제 1 도전층의 측면과 트랜지스터 측의 면 사이의 각도는 0°보다 크고 90° 이하 또는 0°보다 크고 90° 미만인 것이 바람직하다. 제 2 도전층의 측면과 트랜지스터 측의 면 사이의 각도는 90° 이상 180° 미만 또는 90°보다 크고 180° 미만인 것이 바람직하다. 제 1 도전층 및 제 2 도전층의 양쪽이 트랜지스터와 같은 기판 위에 형성되는 경우, 제 1 도전층 및 제 2 도전층은 제 1 도전층 및 제 2 도전층의 각각의 측면과 트랜지스터 측의 면 사이의 각도가 90° 이하가 되도록 형성되는 경우가 많다. 따라서 주사형 전자 현미경(SEM) 또는 주사형 투과 전자 현미경(STEM) 등에 의한 표시 장치의 단면 관찰에 따르면, 2개의 도전층은 서로 다른 테이퍼 형상을 갖고 있기 때문에, 이 2개의 도전층 사이의 경계를 접착의 경계면으로 추정할 수 있다.
본 실시형태의 표시 장치는 발광 다이오드를 사용하여 화상을 표시하는 기능을 갖는다. 자발광 디바이스인 발광 다이오드를 표시 디바이스로서 사용하는 경우, 표시 장치에는 백라이트가 불필요하고, 편광판을 제공하지 않아도 된다. 따라서 표시 장치의 소비 전력을 감소시킬 수 있고, 표시 장치를 얇고 가볍게 할 수 있다. 표시 디바이스로서 발광 다이오드를 사용한 표시 장치는 휘도가 높고(예를 들어 5000cd/m2 이상, 바람직하게는 10000cd/m2 이상), 콘트라스트가 높고, 그리고 시야각이 넓기 때문에, 높은 표시 품위를 가질 수 있다. 또한 발광 재료로서 무기 재료를 사용함으로써, 표시 장치의 수명을 길게 하고, 신뢰성을 높일 수 있다.
본 실시형태에서는, 특히 발광 다이오드로서 마이크로 LED를 사용하는 예에 대하여 설명한다. 본 실시형태에서는 더블 헤테로 접합을 갖는 마이크로 LED에 대하여 설명한다. 또한 발광 다이오드에 특별히 한정은 없고, 예를 들어 양자 우물 접합(quantum well junction)을 갖는 마이크로 LED 또는 나노 기둥(nanocolumn) LED를 사용하여도 좋다.
발광 다이오드의 발광 영역의 면적은 1mm2 이하가 바람직하고, 10000μm2 이하가 더 바람직하고, 3000μm2 이하가 더욱 바람직하고, 700μm2 이하가 더욱더 바람직하다. 또한 상기 영역의 면적은 1μm2 이상이 바람직하고, 10μm2 이상이 더 바람직하고, 100μm2 이상이 더욱 바람직하다. 또한 본 명세서 등에서는, 면적이 10000μm2 이하인 발광 영역을 포함한 발광 다이오드를 마이크로 LED라고 하는 경우가 있다.
표시 장치에 포함되는 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다. 금속 산화물을 포함한 트랜지스터는 전력 소비가 적다. 그러므로 마이크로 LED와 조합함으로써, 소비 전력이 극도로 감소된 표시 장치를 실현할 수 있다.
특히, 본 실시형태의 표시 장치는 게이트 전극의 상면과 절연층의 상면의 높이가 서로 대략 같은 트랜지스터를 포함하는 것이 바람직하다. 예를 들어 CMP(chemical mechanical polishing)법 등을 채용한 평탄화 처리에 의하여 게이트 전극의 상면 및 절연층의 상면을 평탄화함으로써, 이들의 상면이 서로 같은 높이가 된다.
이러한 구조의 트랜지스터는 크기를 쉽게 줄일 수 있다. 트랜지스터의 크기를 줄이면, 화소의 크기를 줄일 수 있기 때문에, 표시 장치의 해상도를 높일 수 있다.
본 실시형태의 표시 장치는 해상도를 높일 수 있기 때문에, 비교적 작은 표시부를 갖는 전자 기기에 적합하게 사용할 수 있다. 이러한 전자 기기의 예에는, 손목시계형 또는 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR(virtual reality) 기기, 안경형 AR(augmented reality) 기기, 및 MR(mixed reality) 기기 등 머리에 장착할 수 있는 웨어러블 기기가 포함된다.
[표시 장치의 구조예 1]
도 1은 표시 장치(100A)의 단면도이다. 도 2의 (A), (B), 및 (C)는 표시 장치(100A)의 제작 방법을 나타낸 단면도이다.
도 1에서의 표시 장치(100A)는 도 2의 (A)에 나타낸 LED 기판(150A)과 도 2의 (B)에 나타낸 회로 기판(150B)을 서로 접착함으로써 형성된다(도 2의 (C) 참조).
도 2의 (A)는 LED 기판(150A)의 단면도이다.
LED 기판(150A)은 기판(101), 발광 다이오드(110a), 발광 다이오드(110b), 절연층(102), 절연층(103), 및 절연층(104)을 포함한다. 절연층(102, 103, 및 104)은 각각 단층 구조이어도 좋고 적층 구조이어도 좋다.
발광 다이오드(110a)는 반도체층(113a), 발광층(114a), 반도체층(115a), 도전층(116a), 도전층(116b), 전극(117a), 및 전극(117b)을 포함한다. 발광 다이오드(110b)는 반도체층(113b), 발광층(114b), 반도체층(115b), 도전층(116c), 도전층(116d), 전극(117c), 및 전극(117d)을 포함한다. 발광 다이오드에 포함되는 각 층은 단층 구조이어도 좋고 적층 구조이어도 좋다.
기판(101) 위에 반도체층(113a)이 제공되고, 반도체층(113a) 위에 발광층(114a)이 제공되고, 발광층(114a) 위에 반도체층(115a)이 제공되어 있다. 전극(117a)은 도전층(116a)을 통하여 반도체층(115a)에 전기적으로 접속되어 있다. 전극(117b)은 도전층(116b)을 통하여 반도체층(113a)에 전기적으로 접속되어 있다.
기판(101) 위에 반도체층(113b)이 제공되고, 반도체층(113b) 위에 발광층(114b)이 제공되고, 발광층(114b) 위에 반도체층(115b)이 제공되어 있다. 전극(117c)은 도전층(116c)을 통하여 반도체층(115b)에 전기적으로 접속되어 있다. 전극(117d)은 도전층(116d)을 통하여 반도체층(113b)에 전기적으로 접속되어 있다.
절연층(102)은 기판(101), 반도체층(113a 및 113b), 발광층(114a 및 114b), 및 반도체층(115a 및 115b)을 덮어 제공된다. 절연층(102)은 평탄화 기능을 갖는 것이 바람직하다. 절연층(102) 위에 절연층(103)이 제공되어 있다. 절연층(102 및 103)에 형성된 개구를 메우도록 도전층(116a, 116b, 116c, 및 116d)이 제공되어 있다. 도전층(116a, 116b, 116c, 및 116d)의 상면은 절연층(103)의 상면과 대략 높이가 같은 것이 바람직하다. 도전층(116a, 116b, 116c, 및 116d) 및 절연층(103) 위에 절연층(104)이 제공되어 있다. 절연층(104)에 형성된 개구를 메우도록 전극(117a, 117b, 117c, 및 117d)이 제공되어 있다. 전극(117a, 117b, 117c, 및 117d)의 상면은 절연층(104)의 상면과 대략 높이가 같은 것이 바람직하다.
본 실시형태의 표시 장치는 절연층의 상면이 도전층의 상면과 대략 높이가 같은 구조를 적어도 하나 포함한다. 상기 구조의 제작 방법의 예로서는, 절연층을 형성하고, 이 절연층에 개구를 제공하고, 이 개구를 메우도록 도전층을 형성한 다음, CMP법 등으로 평탄화 처리를 수행하는 방법이 있다. 이에 의하여, 도전층의 상면과 절연층의 상면의 높이를 같게 할 수 있다.
절연층(102)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 또는 질화 타이타늄 등의 무기 절연 재료를 사용하여 형성되는 것이 바람직하다.
본 명세서 등에서, 산화질화 실리콘은 질소보다 산소를 더 많이 포함한다. 질화산화 실리콘은 산소보다 질소를 더 많이 포함한다.
절연층(103)으로서는, 예를 들어 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용할 수 있다. 이러한 막의 예에는 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막이 포함된다. 절연층(103)은 LED 기판(150A)으로부터 회로 기판(150B)으로 불순물이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다.
절연층(104)으로서는 산화물 절연막을 사용하는 것이 특히 바람직하다. 절연층(104)은 회로 기판(150B)에 포함되는 절연층에 직접 접착되는 층이다. 산화물 절연막들을 서로 직접 접착함으로써, 접착 강도(접합 강도)를 높일 수 있다.
도전층(116a 내지 116d)에 사용할 수 있는 재료의 예에는, 알루미늄(Al), 타이타늄, 크로뮴, 니켈, 구리(Cu), 이트륨, 지르코늄, 주석(Sn), 아연(Zn), 은(Ag), 백금(Pt), 금(Au), 몰리브데넘, 탄탈럼, 및 텅스텐(W) 등의 금속, 그리고 이 금속을 주성분으로서 포함한 합금(예를 들어 은과 팔라듐(Pd)과 구리의 합금(Ag-Pd-Cu(APC))이 포함된다. 또는 산화 주석 또는 산화 아연 등의 산화물을 사용하여도 좋다.
전극(117a 내지 117d)으로서는, 예를 들어 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 전극(117a 내지 117d)은 회로 기판(150B)에 포함되는 도전층에 직접 접착되는 층이다. 쉽게 접착하기 위하여, Cu, Al, W, 또는 Au을 사용하는 것이 바람직하다.
발광층(114a)은 반도체층(113a)과 반도체층(115a) 사이에 위치한다. 발광층(114b)은 반도체층(113b)과 반도체층(115b) 사이에 위치한다. 발광층(114a 및 114b)에서는, 전자와 정공이 결합되어 광을 방출한다. 반도체층(113a 및 113b) 및 반도체층(115a 및 115b) 중 한쪽은 n형 반도체층이고, 다른 쪽은 p형 반도체층이다.
반도체층(113a), 발광층(114a), 및 반도체층(115a)을 포함하는 적층 구조, 그리고 반도체층(113b), 발광층(114b), 및 반도체층(115b)을 포함하는 적층 구조는 각각 적색, 황색, 녹색, 또는 청색 등의 광을 방출하도록 형성된다. 상기 적층 구조 중 임의의 것은 자외광을 방출하도록 형성되어도 좋다. 2개의 적층 구조는 서로 다른 색의 광을 방출하는 것이 바람직하다. 이들 적층 구조에는, 예를 들어 13족 원소 및 15족 원소를 포함한 화합물(III-V족 화합물이라고도 함)을 사용할 수 있다. 13족 원소의 예에는 알루미늄, 갈륨, 및 인듐이 포함된다. 15족 원소의 예에는 질소, 인, 비소, 및 안티모니가 포함된다. 발광 다이오드는 예를 들어 갈륨과 인의 화합물, 갈륨과 비소의 화합물, 갈륨과 알루미늄과 비소의 화합물, 알루미늄과 갈륨과 인듐과 인의 화합물, 질화 갈륨(GaN), 인듐과 질화 갈륨의 화합물, 또는 셀레늄과 아연의 화합물을 사용하여 형성될 수 있다.
발광 다이오드(110a) 및 발광 다이오드(110b)를 서로 다른 색의 광을 방출하도록 형성하는 경우, 색 변환층을 형성하는 단계가 불필요하다. 따라서 표시 장치의 제작 비용을 절감할 수 있다.
또는 2개의 적층 구조가 같은 색의 광을 방출하여도 좋다. 이때, 발광층(114a 및 114b)으로부터 방출된 광은 색 변환층 및/또는 착색층을 통하여 표시 장치의 외부에 추출되어도 좋다. 또한 각 색의 화소가 같은 색의 광을 방출하는 발광 다이오드를 포함하는 구조에 대해서는 추후의 표시 장치의 구조예 2에서 설명한다.
본 실시형태의 표시 장치는 적외광을 방출하는 발광 다이오드를 포함하여도 좋다. 적외광을 방출하는 발광 다이오드는 예를 들어 적외광 센서의 광원으로서 사용할 수 있다.
기판(101)으로서는 화합물 반도체 기판을 사용하여도 좋고, 예를 들어 13족 원소 및 15족 원소를 포함한 화합물 반도체 기판을 사용하여도 좋다. 기판(101)으로서는 예를 들어 사파이어(Al2O3), 탄소화 실리콘(SiC), 실리콘(Si), 또는 질화 갈륨(GaN)으로 이루어진 단결정 기판을 사용할 수 있다.
도 1에 나타낸 바와 같이, 발광 다이오드(110a 및 110b)로부터의 광은 기판(101) 측에 방출된다. 따라서 기판(101)은 가시광에 대한 투과성을 갖는 것이 바람직하다. 예를 들어 연마 등에 의하여 두께를 감소시킴으로써, 기판(101)의 가시광에 대한 투과성을 높여도 좋다.
도 2의 (B)는 회로 기판(150B)의 단면도이다.
회로 기판(150B)은 기판(151), 절연층(152), 트랜지스터(120a), 트랜지스터(120b), 도전층(184a), 도전층(184b), 도전층(189a), 도전층(189b), 절연층(186), 절연층(187), 절연층(188), 도전층(190a), 도전층(190b), 도전층(190c), 및 도전층(190d)을 포함한다. 회로 기판(150B)은 절연층(162, 181, 182, 183, 및 185) 등의 절연층을 더 포함한다. 이들 절연층 중 하나 이상은 트랜지스터의 구성 요소로서 생각되는 경우가 있지만, 본 실시형태의 설명에서는 트랜지스터의 구성 요소로서 포함되지 않는다. 또한 회로 기판(150B)에 포함되는 도전층 및 절연층의 각각은 단층 구조이어도 좋고 적층 구조이어도 좋다.
기판(151)으로서는, 유리 기판, 석영 기판, 사파이어 기판, 또는 세라믹 기판 등의 절연성 기판; 실리콘 또는 탄소화 실리콘 등을 재료로서 포함한 단결정 반도체 기판 또는 다결정 반도체 기판; 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판; 혹은 SOI(silicon on insulator) 기판 등의 반도체 기판을 사용할 수 있다.
기판(151)은 가시광을 차단하는(가시광에 대한 비투과성을 갖는) 것이 바람직하다. 기판(151)이 가시광을 차단하면, 기판(151) 위에 형성된 트랜지스터(120a 및 120b)에 외부로부터 광이 들어가는 것을 억제할 수 있다. 그러나 본 발명의 일 형태는 이에 한정되지 않고, 기판(151)은 가시광에 대한 투과성을 가져도 좋다.
기판(151) 위에는 절연층(152)이 제공되어 있다. 절연층(152)은 물 및 수소 등의 불순물이 기판(151)으로부터 트랜지스터(120a 및 120b)로 확산되는 것, 그리고 금속 산화물층(165)으로부터 절연층(152) 측에 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(152)으로서는, 예를 들어 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용할 수 있다. 이러한 막의 예에는 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막이 포함된다.
트랜지스터(120a 및 120b)는 도전층(161), 절연층(163), 절연층(164), 금속 산화물층(165), 한 쌍의 도전층(166), 절연층(167), 및 도전층(168) 등을 각각 포함한다. 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터의 구체적인 예에 대해서는 실시형태 3에서 자세히 설명한다.
금속 산화물층(165)은 채널 형성 영역을 포함한다. 금속 산화물층(165)은 한 쌍의 도전층(166) 중 한쪽과 중첩되는 제 1 영역, 한 쌍의 도전층(166) 중 다른 쪽과 중첩되는 제 2 영역, 및 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 포함한다.
절연층(152) 위에 도전층(161) 및 절연층(162)이 제공되고, 도전층(161) 및 절연층(162)을 덮어 절연층(163 및 164)이 제공되어 있다. 금속 산화물층(165)은 절연층(164) 위에 제공되어 있다. 도전층(161)은 게이트 전극으로서 기능하고, 절연층(163 및 164)은 게이트 절연층으로서 기능한다. 도전층(161)은 절연층(163 및 164)을 개재하여 금속 산화물층(165)과 중첩된다. 절연층(163)은 절연층(152)과 같이 배리어층으로서 기능하는 것이 바람직하다. 금속 산화물층(165)과 접하는 절연층(164)으로서는, 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다.
여기서, 도전층(161)의 상면은 절연층(162)의 상면과 대략 높이가 같다. 이로써, 트랜지스터(120a 및 120b)의 크기를 줄일 수 있다.
한 쌍의 도전층(166)은 금속 산화물층(165) 위에서 서로 떨어지도록 제공되어 있다. 한 쌍의 도전층(166)은 소스 및 드레인으로서 기능한다. 금속 산화물층(165) 및 한 쌍의 도전층(166)을 덮어 절연층(181)이 제공되고, 절연층(181) 위에 절연층(182)이 제공되어 있다. 절연층(181) 및 절연층(182)에는 금속 산화물층(165)에 도달하는 개구가 제공되고, 이 개구를 메우도록 절연층(167) 및 도전층(168)이 제공되어 있다. 상기 개구는 상기 제 3 영역과 중첩된다. 절연층(167)은 절연층(181 및 182)의 측면과 중첩된다. 도전층(168)은 절연층(167)을 개재하여 절연층(181 및 182)의 측면과 중첩된다. 도전층(168)은 게이트 전극으로서 기능하고, 절연층(167)은 게이트 절연층으로서 기능한다. 도전층(168)은 절연층(167)을 개재하여 금속 산화물층(165)과 중첩된다.
여기서, 도전층(168)의 상면은 절연층(182)의 상면과 대략 높이가 같다. 이로써, 트랜지스터(120a 및 120b)의 크기를 줄일 수 있다.
절연층(182 및 167) 및 도전층(168)의 상면을 덮어 절연층(183 및 185)이 제공되어 있다. 절연층(181 및 183)은 각각 절연층(152)과 같이 배리어층으로서 기능하는 것이 바람직하다. 절연층(181)으로 한 쌍의 도전층(166)을 덮으면, 절연층(182)에 포함되는 산소로 인하여 한 쌍의 도전층(166)이 산화되는 것을 억제할 수 있다.
한 쌍의 도전층(166) 중 한쪽 및 도전층(189a)에 전기적으로 접속되는 플러그가 절연층(181, 182, 183, 및 185)에 제공된 개구를 메우도록 제공되어 있다. 플러그는 상기 개구의 측면 및 한 쌍의 도전층(166) 중 한쪽의 상면과 접하는 도전층(184b), 그리고 도전층(184b)의 내측에 매립된 도전층(184a)을 포함하는 것이 바람직하다. 여기서, 도전층(184b)으로서 수소 및 산소가 확산되기 어려운 도전성 재료를 사용하는 것이 바람직하다.
절연층(185) 위에 도전층(189a) 및 절연층(186)이 제공되고, 도전층(189a) 위에 도전층(189b)이 제공되고, 절연층(186) 위에 절연층(187)이 제공되어 있다. 절연층(186)은 평탄화 기능을 갖는 것이 바람직하다. 여기서, 도전층(189b)의 상면은 절연층(187)의 상면과 대략 높이가 같다. 절연층(187 및 186)에는 도전층(189a)에 도달하는 개구가 제공되어 있고, 이 개구를 메우도록 도전층(189b)이 제공되어 있다. 도전층(189b)은 도전층(189a)과 도전층(190a 또는 190c)을 전기적으로 접속하는 플러그로서 기능한다.
트랜지스터(120a)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a, 184b, 189a, 및 189b)을 통하여 도전층(190a)에 전기적으로 접속되어 있다.
마찬가지로, 트랜지스터(120b)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a, 184b, 189a, 및 189b)을 통하여 도전층(190c)에 전기적으로 접속되어 있다.
절연층(186)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 또는 질화 타이타늄 등의 무기 절연 재료를 사용하여 형성되는 것이 바람직하다.
절연층(187)으로서는, 예를 들어 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용할 수 있다. 이러한 막의 예에는 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막이 포함된다. 절연층(187)은 LED 기판(150A)으로부터 트랜지스터로 불순물(예를 들어 수소 및 물)이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다. 절연층(187)은 회로 기판(150B)으로부터 LED 기판(150A)으로 불순물이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다.
절연층(188)은 LED 기판(150A)에 포함되는 절연층(104)에 직접 접착되는 층이다. 절연층(188)은 절연층(104)과 같은 재료를 사용하여 형성되는 것이 바람직하다. 절연층(188)으로서는 산화물 절연막을 사용하는 것이 바람직하다. 산화물 절연막들을 서로 직접 접착함으로써, 접착 강도(접합 강도)를 높일 수 있다. 또한 절연층(104 및 188) 중 한쪽 또는 양쪽이 적층 구조를 갖는 경우, 서로 접하는 층들(표층 및 접착면을 포함함)은 같은 재료를 사용하여 형성되는 것이 바람직하다.
도전층(190a 내지 190d)은 LED 기판(150A)의 전극(117a 내지 117d)에 직접 접착되는 층이다. 도전층(190a 내지 190d)의 주성분 및 전극(117a 내지 117d)의 주성분은 같은 금속 원소인 것이 바람직하고, 도전층(190a 내지 190d)과 전극(117a 내지 117d)은 같은 재료를 사용하여 형성되는 것이 더 바람직하다. 도전층(190a 내지 190d)에는, 예를 들어 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 쉽게 접착하기 위하여, Cu, Al, W, 또는 Au을 사용하는 것이 바람직하다. 또한 도전층(190)(도전층(190a 내지 190d)) 및 전극(117)(전극(117a 내지 117d)) 중 한쪽 또는 양쪽이 적층 구조를 갖는 경우, 서로 접하는 층들(표층 및 접착면을 포함함)은 같은 재료를 사용하여 형성되는 것이 바람직하다.
또한 회로 기판(150B)은 발광 다이오드의 광을 반사하는 반사층 및 이 광을 차단하는 차광층 중 한쪽 또는 양쪽을 포함하여도 좋다.
도 1에 나타낸 바와 같이, LED 기판(150A)에 제공된 전극(117a, 117b, 117c, 및 117d)은 각각, 회로 기판(150B)에 제공된 도전층(190a, 190b, 190c, 및 190d)에 접착되고, 이들에 전기적으로 접속된다.
예를 들어 전극(117a)과 도전층(190a)이 서로 접속됨으로써, 트랜지스터(120a)와 발광 다이오드(110a)를 서로 전기적으로 접속할 수 있다. 전극(117a)은 발광 다이오드(110a)의 화소 전극으로서 기능한다. 전극(117b)과 도전층(190b)이 서로 접속된다. 전극(117b)은 발광 다이오드(110a)의 공통 전극으로서 기능한다.
마찬가지로, 전극(117c)과 도전층(190c)이 서로 접속됨으로써, 트랜지스터(120b)와 발광 다이오드(110b)를 서로 전기적으로 접속할 수 있다. 전극(117c)은 발광 다이오드(110b)의 화소 전극으로서 기능한다. 전극(117d)과 도전층(190d)이 서로 접속된다. 전극(117d)은 발광 다이오드(110b)의 공통 전극으로서 기능한다.
전극(117a, 117b, 117c, 및 117d)의 주성분과 도전층(190a, 190b, 190c, 및 190d)의 주성분은 같은 금속 원소인 것이 바람직하다.
LED 기판(150A)에 제공된 절연층(104)과 회로 기판(150B)에 제공된 절연층(188)이 서로 직접 접착된다. 절연층(104 및 188)은 같은 주성분으로 또는 같은 재료를 사용하여 형성되는 것이 바람직하다.
LED 기판(150A)과 회로 기판(150B) 사이의 접착면에서 같은 재료를 사용하여 형성된 층들이 서로 접함으로써, 기계적인 강도를 갖는 접속을 얻을 수 있다.
금속층들을 서로 접착하기 위해서는, 표면 활성화 접착 및 확산 접착을 사용할 수 있다. 표면 활성화 접착은 금속층의 표면의 산화막 및 불순물을 흡착하는 층을 스퍼터링 처리 등에 의하여 제거하고, 세정하고 활성화시킨 금속층의 표면들을 서로 접촉시키고 접착하는 방법이다. 확산 접착은 온도와 압력을 함께 조정함으로써 금속층의 표면들을 서로 접착하는 방법이다. 이들 양쪽의 방법은 원자 레벨에서의 결합을 일으킬 수 있기 때문에, 전기적 강도 및 기계적 강도가 우수한 접착을 실현할 수 있다.
절연층들을 서로 접착하기 위해서는, 연마 등에 의하여 높은 평탄성을 얻은 후에 친수성 접착 등을 사용할 수 있다. 친수성 접착은 산소 플라스마 등을 사용하여 친수성 처리를 실시한 절연층의 표면들을 서로 접촉시키고 일시적으로 접착한 다음, 가열 처리에 의한 탈수로 최종적으로 접착하는 방법이다. 친수성 접착도 원자 레벨에서의 결합을 일으킬 수 있기 때문에, 기계적 강도가 우수한 접착을 얻을 수 있다. 산화물 절연막을 사용한 경우, 친수성 처리를 사용하면, 접착 강도를 더 높일 수 있어 바람직하다. 또한 산화물 절연막을 사용한 경우, 친수성 처리는 수행하지 않아도 된다.
LED 기판(150A)과 회로 기판(150B) 사이의 접착면에는 절연층 및 금속층의 양쪽이 존재하기 때문에, 2개 이상의 접착법을 조합하여 접착에 사용하여도 좋다. 예를 들어 표면 활성화 접착 및 친수성 접착을 조합하여 수행할 수 있다.
예를 들어 연마 후에 금속층의 표면을 세정하고, 금속층의 표면에 산화 방지 처리 및 친수성 처리를 실시한 다음, 접착을 수행하는 방법을 사용할 수 있다. 또는 금속층의 표면에 Au 등의 난산화성 금속을 사용하여 친수성 처리를 수행하여도 좋다. 친수성 처리를 수행하지 않는 경우, 산화 방지 처리를 생략할 수 있으며, 재료의 종류에 제한이 없기 때문에, 제작 비용을 절감하고, 제작 단계 수를 삭감할 수 있다. 또한 상기 방법 이외의 접착법을 사용하여도 좋다.
또한 LED 기판(150A)과 회로 기판(150B)은 이들 기판의 표면 전체가 반드시 직접 접착될 필요는 없으며, 이들 기판은 적어도 일부가 은, 탄소, 또는 구리 등의 도전성 페이스트, 혹은 금 또는 땜납 등의 범프에 의하여 서로 접속되어도 좋다.
또한 하나의 트랜지스터에 복수의 발광 다이오드가 전기적으로 접속되어도 좋다.
다음으로, 도 3에 표시 장치(100B)의 단면도를 나타내었다.
표시 장치(100B)의 트랜지스터(120a)와 트랜지스터(120b)가 서로 다른 채널 길이를 갖는 예를 나타내었다. 그 이외의 구성 요소는 표시 장치(100A)와 마찬가지이다.
발광 다이오드(110a)를 구동하는 트랜지스터(120a)와 발광 다이오드(110b)를 구동하는 트랜지스터(120b)는 트랜지스터의 크기, 채널 길이, 채널 폭, 및 구조 등 중 적어도 하나가 서로 달라도 좋다. 예를 들어 발광 다이오드(110a)와 발광 다이오드(110b)가 서로 다른 색의 광을 방출하는 경우에는, 색마다 트랜지스터의 구조를 변경하여도 좋다. 구체적으로는, 원하는 휘도를 갖는 발광에 필요한 전류량에 따라, 색마다 트랜지스터의 채널 길이 및 채널 폭 중 한쪽 또는 양쪽을 변경하여도 좋다.
다음으로, 도 4는 표시 장치(100C)의 단면도이다.
표시 장치(100C)는 기판(131)에 채널 형성 영역을 각각 포함한 트랜지스터(트랜지스터(130a 및 130b))와, 금속 산화물층에 채널 형성 영역을 각각 포함한 트랜지스터(트랜지스터(120a 및 120b))를 포함하는 적층 구조를 갖는다.
기판(131)으로서는, 단결정 실리콘 기판을 사용하는 것이 적합하다. 트랜지스터(130a 및 130b)는 각각 도전층(135), 절연층(134), 절연층(136), 및 한 쌍의 저저항 영역(133)을 포함한다. 도전층(135)은 게이트로서 기능한다. 절연층(134)은 도전층(135)과 기판(131) 사이에 위치하고, 게이트 절연층으로서 기능한다. 절연층(136)은 도전층(135)의 측면을 덮어 제공되고, 사이드월로서 기능한다. 기판(131)에서의 한 쌍의 저저항 영역(133)에는 불순물이 도핑되어 있고, 한 쌍의 저저항 영역(133) 중 한쪽은 트랜지스터의 소스로서 기능하고, 다른 쪽은 트랜지스터의 드레인으로서 기능한다.
기판(131)에 매립되도록, 인접한 2개의 트랜지스터들 사이에 소자 분리층(132)이 제공되어 있다.
트랜지스터(130a 및 130b)를 덮어 절연층(139)이 제공되고, 절연층(139) 위에 도전층(138)이 제공되어 있다. 절연층(139)의 개구를 메우도록 제공된 도전층(137)을 통하여 도전층(138)은 한 쌍의 저저항 영역(133) 중 한쪽에 전기적으로 접속된다. 도전층(138)을 덮어 절연층(141)이 제공되고, 절연층(141) 위에 도전층(142)이 제공되어 있다. 도전층(138) 및 도전층(142)은 각각 배선으로서 기능한다. 도전층(142)을 덮어 절연층(143) 및 절연층(152)이 제공되고, 절연층(152) 위에 트랜지스터(120a 및 120b)가 제공되어 있다. 절연층(152)으로부터 기판(101)까지의 적층 구조는 표시 장치(100A)와 같기 때문에, 이에 대한 자세한 설명은 생략한다.
트랜지스터(120a 및 120b)는 화소 회로에 포함되는 트랜지스터로서 사용할 수 있다. 트랜지스터(130a 및 130b)는 각각 화소 회로에 포함되는 트랜지스터 또는 상기 화소 회로를 구동하기 위한 구동 회로(게이트 드라이버 및 소스 드라이버 중 한쪽 또는 양쪽)에 포함되는 트랜지스터로서 사용할 수 있다. 트랜지스터(120a, 120b, 130a, 및 130b)는 연산 회로 및 기억 회로 등의 각종 회로에 포함되는 트랜지스터로서 사용할 수도 있다.
이러한 구조로 함으로써, 발광 다이오드의 바로 아래에 화소 회로뿐만 아니라 구동 회로 등도 형성할 수 있기 때문에, 표시부의 외측에 구동 회로를 제공하는 경우와 비교하여 표시 장치를 소형화할 수 있다. 또한 프레임이 좁은(비표시 영역이 좁은) 표시 장치로 할 수 있다.
[표시 장치의 구조예 2]
도 5의 (A)는 표시 장치(100D)의 단면도이고, 도 5의 (B)는 표시 장치(100E)의 단면도이다.
표시 장치(100D 및 100E)의 각각에서는, 각 색의 화소가 같은 색의 광을 방출하는 발광 다이오드를 포함한다.
표시 장치(100D 및 100E)는 각각 착색층(CFR) 및 색 변환층(CCMR)이 제공된 기판(191)을 포함한다.
구체적으로는, 기판(191)은 적색의 화소의 발광 다이오드(110a)와 중첩되는 영역에 착색층(CFR) 및 색 변환층(CCMR)을 포함한다. 색 변환층(CCMR)은 청색의 광을 적색의 광으로 변환하는 기능을 갖는다.
도 5의 (A) 및 (B)에서는, 적색의 화소의 발광 다이오드(110a)로부터 방출된 광은 색 변환층(CCMR)에 의하여 청색의 광으로부터 적색의 광으로 변환되고, 착색층(CFR)에 의하여 적색의 광의 순도가 향상되고, 적색의 광이 표시 장치(100D 또는 100E)의 외부에 방출된다.
도면에는 나타내지 않았지만, 마찬가지로 기판(191)은 녹색의 화소의 발광 다이오드와 중첩되는 영역에 녹색의 착색층과, 청색의 광을 녹색의 광으로 변환하는 색 변환층을 포함한다. 따라서 녹색의 화소의 발광 다이오드로부터 방출된 광은 색 변환층에 의하여 청색의 광으로부터 녹색의 광으로 변환되고, 착색층에 의하여 녹색의 광의 순도가 향상되고, 녹색의 광이 표시 장치의 외부에 방출된다.
한편, 기판(191)에서 청색의 화소의 발광 다이오드(110b)와 중첩되는 영역에는 색 변환층이 제공되지 않는다. 기판(191)은 청색의 화소의 발광 다이오드(110b)와 중첩되는 영역에 청색의 착색층을 포함하여도 좋다. 청색의 착색층을 제공하면, 청색의 광의 순도를 향상시킬 수 있다. 청색의 착색층을 제공하지 않는 경우, 제작 공정을 간략화할 수 있다.
발광 다이오드(110b)로부터 방출된 청색의 광은 접착층(192) 및 기판(191)을 통하여 표시 장치(100D 또는 100E)의 외부에 방출된다.
각 색의 화소가 같은 구조를 갖는 발광 다이오드를 포함하는 표시 장치의 제작에서는, 기판 위에 같은 종류의 발광 다이오드만을 형성하기 때문에, 복수 종류의 발광 다이오드를 형성하는 경우와 비교하여 제작 장치 및 제작 공정을 간략화할 수 있다.
기판(191)은 발광 다이오드의 광을 추출하는 측에 위치하기 때문에, 가시광에 대한 투과성이 높은 재료를 기판(191)으로서 사용하는 것이 바람직하다. 기판(191)에 사용할 수 있는 재료의 예에는, 유리, 석영, 사파이어, 및 수지가 포함된다. 기판(191)으로서는 수지 필름 등의 필름을 사용하여도 좋다. 이 경우, 표시 장치의 중량 및 두께를 줄일 수 있다.
색 변환층으로서는, 형광체 또는 퀀텀닷(QD)을 사용하는 것이 바람직하다. 특히, 퀀텀닷은 발광 스펙트럼의 피크가 좁기 때문에, 색 순도가 높은 발광을 얻을 수 있다. 이에 의하여, 표시 장치의 표시 품위를 향상시킬 수 있다.
색 변환층은 액적 토출법(예를 들어 잉크젯법), 도포법, 임프린팅법, 또는 각종 인쇄법(스크린 인쇄 또는 오프셋 인쇄) 등으로 형성할 수 있다. 또한 퀀텀닷 필름 등의 색 변환 필름을 사용하여도 좋다.
색 변환층이 되는 막을 가공하기 위해서는, 포토리소그래피법을 채용하는 것이 바람직하다. 포토리소그래피법의 예에는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 이 박막을 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성 박막을 형성하고, 이 감광성 박막을 노광하고 현상하여 원하는 형상으로 가공하는 방법이 포함된다. 예를 들어 포토레지스트에 퀀텀닷을 혼합시킨 재료를 사용하여 박막을 형성하고, 포토리소그래피법으로 이 박막을 가공함으로써, 섬 형상의 색 변환층을 형성할 수 있다.
퀀텀닷의 재료에 한정은 없고, 그 예에는 14족 원소, 15족 원소, 16족 원소, 복수의 14족 원소의 화합물, 4족 내지 14족 중 어느 것에 속하는 원소와 16족 원소의 화합물, 2족 원소와 16족 원소의 화합물, 13족 원소와 15족 원소의 화합물, 13족 원소와 17족 원소의 화합물, 14족 원소와 15족 원소의 화합물, 11족 원소와 17족 원소의 화합물, 산화 철류, 산화 타이타늄류, 칼코게나이드스피넬류, 및 각종 반도체 클러스터가 포함된다.
구체적인 예에는 셀레늄화 카드뮴; 황화 카드뮴; 텔루륨화 카드뮴; 셀레늄화 아연; 산화 아연; 황화 아연; 텔루륨화 아연; 황화 수은; 셀레늄화 수은; 텔루륨화 수은; 비소화 인듐; 인화 인듐; 비소화 갈륨; 인화 갈륨; 질화 인듐; 질화 갈륨; 안티모니화 인듐; 안티모니화 갈륨; 인화 알루미늄; 비소화 알루미늄; 안티모니화 알루미늄; 셀레늄화 납; 텔루륨화 납; 황화 납; 셀레늄화 인듐; 텔루륨화 인듐; 황화 인듐; 셀레늄화 갈륨; 황화 비소; 셀레늄화 비소; 텔루륨화 비소; 황화 안티모니; 셀레늄화 안티모니; 텔루륨화 안티모니; 황화 비스무트; 셀레늄화 비스무트; 텔루륨화 비스무트; 실리콘; 탄소화 실리콘; 저마늄; 주석; 셀레늄; 텔루륨; 붕소; 탄소; 인; 질화 붕소; 인화 붕소; 비소화 붕소; 질화 알루미늄; 황화 알루미늄; 황화 바륨; 셀레늄화 바륨; 텔루륨화 바륨; 황화 칼슘; 셀레늄화 칼슘; 텔루륨화 칼슘; 황화 베릴륨; 셀레늄화 베릴륨; 텔루륨화 베릴륨; 황화 마그네슘; 셀레늄화 마그네슘; 황화 저마늄; 셀레늄화 저마늄; 텔루륨화 저마늄; 황화 주석; 셀레늄화 주석; 텔루륨화 주석; 산화 납; 플루오린화 구리; 염화 구리; 브로민화 구리; 아이오딘화 구리; 산화 구리; 셀레늄화 구리; 산화 니켈; 산화 코발트; 황화 코발트; 산화 철; 황화 철; 산화 망가니즈; 황화 몰리브데넘; 산화 바나듐; 산화 텅스텐; 산화 탄탈럼; 산화 타이타늄; 산화 지르코늄; 질화 실리콘; 질화 저마늄; 산화 알루미늄; 타이타늄산 바륨; 셀레늄과 아연과 카드뮴의 화합물; 인듐과 비소와 인의 화합물; 카드뮴과 셀레늄과 황의 화합물; 카드뮴과 셀레늄과 텔루륨의 화합물; 인듐과 갈륨과 비소의 화합물; 인듐과 갈륨과 셀레늄의 화합물; 인듐과 셀레늄과 황의 화합물; 구리와 인듐과 황의 화합물; 및 이들의 조합이 포함되지만, 이들에 한정되지 않는다. 조성이 임의의 비율로 나타내어지는, 소위 합금형 퀀텀닷을 사용하여도 좋다.
퀀텀닷의 예에는 코어형 퀀텀닷, 코어 셸 퀀텀닷, 및 코어 멀티셸 퀀텀닷이 포함된다. 퀀텀닷은 표면 원자의 비율이 높기 때문에 반응성이 높고 응집되기 쉽다. 이 이유로, 퀀텀닷의 표면에는 보호제가 부착되거나 보호기가 제공되는 것이 바람직하다. 상기 보호제가 부착되거나 상기 보호기가 제공됨으로써, 응집을 방지하고 용매에서 용해성을 높일 수 있다. 반응성을 저감하고 전기적 안정성을 향상시킬 수도 있다.
퀀텀닷은 크기가 작아질수록 그 밴드 갭이 커지기 때문에 원하는 파장의 광을 얻을 수 있도록 그 크기를 적절히 조정한다. 결정 크기가 작아질수록 퀀텀닷으로부터의 발광은 청색 측, 즉 고에너지 측으로 시프트하기 때문에, 퀀텀닷의 크기를 변경함으로써 자외 영역, 가시광 영역, 및 적외 영역의 스펙트럼의 파장 범위에 걸쳐 퀀텀닷의 발광 파장을 조정할 수 있다. 퀀텀닷의 크기(직경)의 범위는 예를 들어 0.5nm 이상 20nm 이하, 바람직하게는 1nm 이상 10nm 이하이다. 퀀텀닷은 크기 분포가 작아질수록 발광 스펙트럼이 좁아지기 때문에 색 순도가 높은 광을 얻을 수 있다. 퀀텀닷의 형상은 특별히 한정되지 않고, 구상형(spherical shape), 막대형, 또는 원형 등이어도 좋다. 막대형의 퀀텀닷인 퀀텀 로드는 지향성을 갖는 광을 방출하는 기능을 갖는다.
착색층은 특정의 파장 범위의 광을 투과시키는 유색층이다. 예를 들어 적색, 녹색, 청색, 또는 황색의 파장 범위의 광을 투과시키는 컬러 필터를 사용할 수 있다. 착색층에 사용할 수 있는 재료의 예에는 금속 재료, 수지 재료, 및 안료 또는 염료를 포함한 수지 재료가 포함된다.
표시 장치(100D)는, 먼저 표시 장치(100A)의 경우와 같이 회로 기판과 LED 기판을 서로 접착하고, LED 기판의 기판(101)을 박리한 다음, 박리에 의하여 노출된 면에 접착층(192)을 사용하여 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 접착함으로써 제작할 수 있다.
기판(101)의 박리 방법에 한정은 없고, 예를 들어 도 6의 (A)에 나타낸 바와 같이, 레이저 빔(Laser beam)을 기판(101)의 표면 전체에 조사하는 방법을 사용하여도 좋다. 이에 의하여, 기판(101)을 박리하고, 절연층(102) 및 발광 다이오드(110a 및 110b)를 노출시킬 수 있다(도 6의 (B)).
레이저로서는, 엑시머 레이저 또는 고체 레이저 등을 사용할 수 있다. 예를 들어 DPSS(diode-pumped solid-state) 레이저를 사용하여도 좋다.
기판(101)과 발광 다이오드(110a 및 110b) 사이에 박리층을 제공하여도 좋다.
박리층은 유기 재료 또는 무기 재료를 사용하여 형성할 수 있다.
박리층에 사용할 수 있는 유기 재료의 예에는 폴리이미드 수지, 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지가 포함된다.
박리층에 사용할 수 있는 무기 재료의 예에는 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘 중에서 선택된 원소를 포함한 금속, 상기 원소를 포함한 합금, 및 상기 원소를 포함한 화합물이 포함된다. 실리콘을 포함한 층의 결정 구조는 비정질이어도 좋고, 미결정이어도 좋고, 다결정이어도 좋다.
접착층(192)으로서는, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제 중 임의의 것, 및 자외선 경화형 접착제 등의 광 경화형 접착제를 사용할 수 있다. 접착 시트 등을 사용하여도 좋다.
또는 표시 장치(100E)와 같이, 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 접착층(192)을 사용하여 기판(101)에 접착하여도 좋다. 즉 기판(101)은 박리하지 않아도 된다.
이때, 연마 등에 의하여 기판(101)을 얇게 하는 것이 바람직하다. 이에 의하여, 발광 다이오드로부터 방출되는 광의 추출 효율을 높일 수 있다. 또한 표시 장치를 얇고 가볍게 할 수 있다.
표시 장치(100E)는, 먼저 표시 장치(100A)의 경우와 같이 회로 기판과 LED 기판을 서로 접착하고, LED 기판의 기판(101)을 연마하고, 기판(101)의 연마된 면에 접착층(192)을 사용하여 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 접착함으로써 제작할 수 있다.
[표시 장치의 구조예 3]
도 7은 표시 장치(100F)의 단면도이다.
본 발명의 일 형태의 표시 장치는 터치 센서가 탑재된 표시 장치(이러한 표시 장치를 입출력 장치 또는 터치 패널이라고도 함)이어도 좋다. 상술한 표시 장치의 임의의 구조를 터치 패널에 적용할 수 있다. 표시 장치(100F)는 표시 장치(100A)에 터치 센서가 제공된 예이다.
본 발명의 일 형태의 터치 패널에 포함되는 감지 디바이스(센서 디바이스, 감지 소자, 또는 센서 소자라고도 함)에 특별히 한정은 없다. 손가락 또는 스타일러스 등의 피감지체의 근접 또는 접촉을 감지할 수 있는 다양한 센서를 감지 디바이스로서 사용할 수 있다.
센서에는, 예를 들어 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 및 감압 방식 등의 다양한 방식을 사용할 수 있다.
본 실시형태에서는, 정전 용량 방식의 감지 디바이스를 포함한 터치 패널을 예로 들어 설명한다.
정전 용량 방식의 터치 감지 디바이스의 예에는 표면형 정전 용량 방식의 터치 감지 디바이스 및 투영형 정전 용량 방식의 터치 감지 디바이스가 포함된다. 투영형 정전 용량 방식의 터치 감지 디바이스의 예에는 자기 용량 방식의 터치 감지 디바이스 및 상호 용량 방식의 터치 감지 디바이스가 포함된다. 상호 용량 방식의 터치 감지 디바이스를 사용하면, 여러 지점을 동시에 감지할 수 있기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널은, 따로따로 형성된 표시 장치와 감지 디바이스를 서로 접착하는 구조, 및 표시 디바이스를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 감지 디바이스에 포함되는 전극 등을 제공하는 구조를 포함한 다양한 구조 중 임의의 것을 가질 수 있다.
표시 장치(100F)의 기판(151)으로부터 기판(101)까지의 적층 구조는 표시 장치(100A)와 같기 때문에, 이에 대한 자세한 설명은 생략한다.
도전층(189c)은 도전층(189d), 도전층(190e), 및 도전층(195)을 통하여 FPC1에 전기적으로 접속되어 있다. 표시 장치(100F)에는 FPC1을 통하여 신호 및 전력이 공급된다.
도전층(189c)은 도전층(189a)과 같은 재료를 사용하여 같은 단계에서 형성될 수 있다. 도전층(189d)은 도전층(189b)과 같은 재료를 사용하여 같은 단계에서 형성될 수 있다. 도전층(190e)은 도전층(190a 내지 190d)과 같은 재료를 사용하여 같은 단계에서 형성될 수 있다.
도전층(195)으로서는, 예를 들어 ACF(anisotropic conductive film) 또는 ACP(anisotropic conductive paste)를 사용할 수 있다.
기판(171)에는 터치 센서가 제공되어 있다. 기판(171)에서 터치 센서가 제공된 면이 기판(101) 측을 향하도록 기판(171)과 기판(101)이 접착층(179)에 의하여 서로 접착되어 있다.
기판(171)에서 기판(101)을 마주 보는 측에는 전극(177) 및 전극(178)이 제공되어 있다. 전극(177 및 178)은 같은 평면에 형성되어 있다. 전극(177 및 178)에는 가시광을 투과시키는 재료를 사용한다. 절연층(173)은 전극(177 및 178)을 덮어 제공되어 있다. 전극(174)은 절연층(173)에 제공된 개구를 통하여, 전극(177)의 양측에 제공된 2개의 전극(178)에 전기적으로 접속되어 있다.
전극(177 및 178)과 같은 도전층을 가공하여 얻어진 배선(172)이, 전극(174)과 같은 도전층을 가공하여 얻어진 도전층(175)에 접속되어 있다. 도전층(175)은 접속체(176)를 통하여 FPC2에 전기적으로 접속된다.
상술한 바와 같이, 본 실시형태의 표시 장치는 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 접착하여 제작할 수 있기 때문에, 표시 장치의 제작 비용이 절감되고, 수율이 향상된다. 또한 마이크로 LED와 금속 산화물을 포함한 트랜지스터를 조합함으로써, 소비 전력이 감소된 표시 장치를 얻을 수 있다.
본 실시형태의 표시 장치에서, 복수의 트랜지스터 위의 제 1 절연층 및 복수의 발광 다이오드 위의 제 2 절연층은 같은 재료의 막(바람직하게는 산화물 절연막, 더 바람직하게는 산화 실리콘막)을 사용하여 형성된다. 제 1 절연층과 제 2 절연층을 직접 접착함으로써, 접착 강도를 높일 수 있다. 복수의 트랜지스터와 제 1 절연층 사이에 제 3 절연층을 제공하고, 복수의 발광 다이오드와 제 2 절연층 사이에 제 4 절연층을 제공한다. 제 3 절연층 및 제 4 절연층의 각각으로서는, 제 1 절연층 및 제 2 절연층보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막(바람직하게는 산화 알루미늄막, 산화 하프늄막, 및 질화 실리콘막, 더 바람직하게는 질화 실리콘막)을 사용한다. 이에 의하여, 트랜지스터 및 발광 다이오드에 불순물이 들어가는 것을 적합하게 방지할 수 있다.
본 실시형태의 표시 장치에서는 트랜지스터의 크기를 줄일 수 있기 때문에, 표시 장치의 해상도를 높이는 것 및 비교적 작은 표시부를 갖는 전자 기기에 적용하는 것이 용이해진다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다. 본 명세서에서, 하나의 실시형태에 복수의 구조예가 제시되는 경우에는, 구조예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 8, 도 9, 도 10의 (A) 및 (B), 도 11, 도 12, 그리고 도 13을 참조하여 설명한다.
실시형태 1의 표시 장치의 구조예 2에서 설명한 표시 장치(100D 및 100E)(도 5의 (A) 및 (B))는 각각 트랜지스터 및 발광 다이오드가 제공된 기판에 색 변환층이 제공된 기판을 접착하는 예이지만, 본 발명은 이에 한정되지 않는다.
본 실시형태에서는, 발광 다이오드 측의 기판을 박리하고, 이 박리에 의하여 노출된 면에 색 변환층을 형성하는 예를 제시한다.
또한 실시형태 1과 같은 구성 요소에 대한 자세한 설명은 생략하는 경우가 있다.
본 실시형태의 표시 장치는 표시 디바이스인 복수의 발광 다이오드와, 표시 디바이스를 구동하는 복수의 트랜지스터를 포함한다. 복수의 발광 다이오드는 매트릭스로 배치되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다.
본 실시형태의 표시 장치는 기판 위에 형성된 복수의 트랜지스터와 다른 기판 위에 형성된 복수의 발광 다이오드를 접착함으로써 형성된다.
본 실시형태의 표시 장치의 제작 방법에서는, 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 서로 접착하기 때문에, 화소수가 많거나 정세도가 높은 표시 장치를 제작하는 경우에도, 발광 다이오드를 회로 기판에 하나씩 실장하는 방법의 경우와 비교하여 표시 장치의 제작 시간을 단축하고, 제작의 난도를 낮출 수 있다.
본 실시형태의 표시 장치는 반도체 기판에 채널 형성 영역을 각각 포함한 트랜지스터와, 금속 산화물층에 채널 형성 영역을 각각 포함한 트랜지스터를 포함하는 적층 구조를 갖는다. 이 구조에 의하여, 회로의 고속 동작이 가능해지고, 소비 전력을 극도로 감소시킬 수 있다.
본 발명의 일 형태의 표시 장치의 제작 방법으로서는, 먼저 제 1 기판에 채널 형성 영역을 각각 포함한 복수의 제 1 트랜지스터를 형성하고, 복수의 제 1 트랜지스터 위에 복수의 제 2 트랜지스터를 매트릭스로 형성하고, 복수의 제 2 트랜지스터 위에 제 1 절연층 및 복수의 제 1 도전층을 형성한다. 복수의 제 1 도전층은 각각 복수의 제 2 트랜지스터 중 적어도 하나에 전기적으로 접속된다. 여기서, 제 1 절연층 및 제 1 도전층은 제 1 절연층의 상면과 제 1 도전층의 상면이 서로 같은 높이가 되도록 형성된다. 제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하고, 복수의 발광 다이오드 위에 제 2 절연층 및 복수의 제 2 도전층을 형성한다. 복수의 제 2 도전층은 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 여기서, 제 2 절연층 및 제 2 도전층은 제 2 절연층의 상면과 제 2 도전층의 상면이 서로 같은 높이가 되도록 형성된다.
복수의 제 2 트랜지스터의 각각이 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 제 1 기판과 제 2 기판을 서로 접착한다. 제 1 기판과 제 2 기판을 접착함으로써, 복수의 발광 다이오드와 복수의 제 2 트랜지스터를 한번에 서로 접착할 수 있다. 구체적으로는, 복수의 제 1 도전층의 각각을 복수의 제 2 도전층 중 적어도 하나에 직접 접착한다. 이에 의하여, 제 1 도전층 및 제 2 도전층을 통하여 제 2 트랜지스터를 발광 다이오드에 전기적으로 접속할 수 있다. 제 1 도전층 및 제 2 도전층은 이들의 주성분으로서 같은 금속 원소를 포함하는 것이 바람직하고, 제 1 도전층 및 제 2 도전층은 같은 재료를 사용하여 형성되는 것이 더 바람직하다. 상기 금속 원소는 금, 알루미늄, 텅스텐, 또는 구리인 것이 바람직하고, 특히 금이 바람직하다. 이로써, 제 1 도전층과 제 2 도전층 사이의 접착 강도를 높일 수 있다. 제 1 절연층은 제 2 절연층에 직접 접착된다. 제 1 절연층 및 제 2 절연층은 같은 재료를 사용하여 형성되는 것이 바람직하고, 특히 제 1 절연층 및 제 2 절연층의 각각으로서 산화 실리콘막을 사용하는 것이 바람직하다.
그 후, 제 2 기판을 박리하고, 이 박리에 의하여 노출된 면에 착색층, 색 변환층, 및 차광층 중 적어도 하나를 형성한다.
본 발명의 일 형태의 표시 장치에서는, 각 색의 화소가 같은 색의 광을 방출하는 발광 다이오드를 포함하는 것이 바람직하다. 이에 의하여, 표시 장치의 제작이 용이해지므로, 공정이 간략화되고, 수율이 향상된다.
본 실시형태에서는, 각 색의 화소가 청색의 광을 방출하는 발광 다이오드를 포함하는 예를 설명한다. 청색의 화소에서는, 발광 다이오드가 방출하는 청색의 광이 색 변환층을 통과하지 않고, 표시 장치의 외부에 추출된다. 적색의 화소 및 녹색의 화소의 각각에서는, 발광 다이오드가 방출하는 청색의 광이 색 변환층에 의하여 적색의 광 또는 녹색의 광으로 변환되고 표시 장치의 외부에 추출된다.
각 색의 화소에서 발광 다이오드로부터 방출되는 광은 착색층을 통하여 외부에 추출되는 것이 바람직하다. 이에 의하여, 광의 색 순도를 높일 수 있다. 또한 적어도 하나의 색의 화소에 착색층이 제공되지 않아도 된다. 착색층을 제공하지 않는 경우, 발광 다이오드로부터 방출된 광을 표시 장치의 외부에 효율적으로 추출할 수 있다.
각 색의 화소들 사이에는 차광층이 제공되는 것이 바람직하다. 이에 의하여, 발광 다이오드로부터 방출되는 광이 인접한 화소에 들어가는 것(광의 크로스토크라고도 함)을 억제할 수 있다. 따라서 표시 장치의 표시 품위를 향상시킬 수 있다.
제작된 표시 장치에서, 제 1 도전층의 제 2 도전층 측의 면은 제 1 절연층의 제 2 절연층 측의 면과 대략 높이가 같다. 제 2 도전층의 제 1 도전층 측의 면은 제 2 절연층의 제 1 절연층 측의 면과 대략 높이가 같다.
표시 장치는 채널 형성 영역에 실리콘을 각각 포함한 트랜지스터와, 채널 형성 영역에 금속 산화물을 각각 포함한 트랜지스터를 포함하는 것이 바람직하다. 예를 들어 채널 형성 영역에 금속 산화물을 포함한 트랜지스터를 화소 회로 및 게이트 드라이버에 사용하고, 채널 형성 영역에 실리콘을 포함한 트랜지스터를 소스 드라이버에 사용하여도 좋다. 또는 예를 들어 채널 형성 영역에 금속 산화물을 포함한 트랜지스터를 화소 회로에 사용하고, 채널 형성 영역에 실리콘을 포함한 트랜지스터를 소스 드라이버 및 게이트 드라이버에 사용하여도 좋다. 또는 채널 형성 영역에 실리콘을 포함한 트랜지스터 및/또는 채널 형성 영역에 금속 산화물을 포함한 트랜지스터는 연산 회로 및 기억 회로 등의 각종 회로에 포함되는 트랜지스터로서 사용되어도 좋다.
<표시 장치의 구조예 4>
도 8은 표시 장치(100G)의 단면도이다. 도 9는 표시 장치(100H)의 단면도이다. 도 10의 (A) 및 (B), 도 11, 도 12, 및 도 13은 표시 장치(100G)의 제작 방법을 나타낸 단면도이다.
표시 장치(100G) 및 표시 장치(100H)의 각각은 채널 형성 영역에 실리콘을 각각 포함하는 트랜지스터(130a, 130b, 및 130c), 채널 형성 영역에 금속 산화물을 각각 포함하는 트랜지스터(120a, 120b, 및 120c), 및 발광 다이오드(110a, 110b, 및 110c)를 포함한다.
표시 장치(100G 및 100H)에서, 각 색의 화소는 청색의 광을 방출하는 발광 다이오드를 포함한다.
표시 장치(100G 및 100H)에서, 적색의 화소의 발광 다이오드(110a)와 중첩되는 영역에 착색층(CFR) 및 색 변환층(CCMR)이 제공되어 있다. 색 변환층(CCMR)은 청색의 광을 적색의 광으로 변환하는 기능을 갖는다.
발광 다이오드(110a)로부터 방출된 광은 색 변환층(CCMR)에 의하여 청색의 광으로부터 적색의 광으로 변환되고, 착색층(CFR)에 의하여 적색의 광의 순도가 향상되고, 적색의 광이 표시 장치(100G 또는 100H)의 외부에 방출된다.
마찬가지로, 표시 장치(100G 및 100H)에서, 녹색의 화소의 발광 다이오드(110c)와 중첩되는 영역에 녹색의 착색층(CFG), 및 청색의 광을 녹색의 광으로 변환하는 색 변환층(CCMG)이 제공되어 있다. 이에 의하여, 발광 다이오드(110c)로부터 방출된 광은 색 변환층(CCMG)에 의하여 청색의 광으로부터 녹색의 광으로 변환되고, 착색층(CFG)에 의하여 녹색의 광의 순도가 향상되고, 녹색의 광이 표시 장치(100G 또는 100H)의 외부에 방출된다.
한편, 표시 장치(100G 및 100H)에서, 청색의 화소의 발광 다이오드(110b)와 중첩되는 영역에는 색 변환층이 제공되어 있지 않다. 발광 다이오드(110b)로부터 방출된 청색의 광은 색 변환되지 않고 착색층(CFB)을 통하여 표시 장치(100G 또는 100H)의 외부에 방출된다.
표시 장치(100G 또는 100H)에서, 청색의 화소의 발광 다이오드(110b)와 중첩되는 영역에 청색의 착색층(CFB)이 제공되어 있는 것이 바람직하다. 이 경우, 청색의 광의 순도를 높일 수 있다. 청색의 착색층(CFB)을 제공하지 않는 경우에는, 제작 공정을 간략화할 수 있다. 또한 청색의 착색층(CFB)을 제공하지 않는 경우에는, 발광 다이오드(110b)로부터 방출된 광을 표시 장치의 외부에 효율적으로 추출할 수 있다.
각 색의 화소가 같은 구조를 갖는 발광 다이오드를 각각 포함하는 표시 장치(100G 및 100H)의 제작에서는, 기판 위에 같은 종류의 발광 다이오드만을 형성하기 때문에, 복수 종류의 발광 다이오드를 형성하는 경우와 비교하여 제작 장치 및 제작 공정을 간략화할 수 있다.
각 색의 화소들 사이에는 차광층(106)이 제공되어 있다. 차광층(106)은 하지막(109) 위에 제공되어 있다. 차광층(106)에 의하여, 발광 다이오드로부터 방출되는 광이 인접한 다른 색의 화소에 들어가는 것을 방지할 수 있다. 따라서 표시 장치의 표시 품위를 향상시킬 수 있다.
도 9의 표시 장치(100H)는 차광층(105)이 제공된다는 점에서 도 8의 표시 장치(100G)와 다르다. 본 발명의 일 형태의 표시 장치는 차광층(105)을 포함하는 것이 바람직하다. 차광층(105)은 하지막(109), 절연층(102), 절연층(103), 및 절연층(104)에 제공된 개구를 메우도록 제공되어 있다. 차광층(105)에 의하여, 발광 다이오드로부터 방출되는 광이 인접한 다른 색의 화소에 들어가는 것을 방지할 수 있다. 따라서 표시 장치의 표시 품위를 향상시킬 수 있다. 또한 하지막(109) 또는 절연층(104)에는 개구를 제공하지 않아도 된다. 차광층(105)은 하지막(109), 절연층(102), 절연층(103), 및 절연층(104) 중 적어도 하나에 제공된 개구를 메우도록 형성될 수 있다.
차광층(106 및 105)의 재료에 특별히 한정은 없고, 예를 들어 금속 재료 등의 무기 재료, 혹은 안료(예를 들어 카본 블랙) 또는 염료를 포함한 수지 재료 등의 유기 재료를 사용할 수 있다. 또는 모든 색의 착색층에 사용하는 컬러 필터를 적층함으로써 차광층을 형성하여도 좋다. 예를 들어 적색, 녹색, 및 청색의 3개의 컬러 필터를 적층함으로써 차광층을 형성하여도 좋다.
도 8에 나타낸 표시 장치(100G)는, 먼저 도 10의 (A)에 나타낸 LED 기판(150C)과 도 10의 (B)에 나타낸 회로 기판(150D)을 서로 접착하고(도 11 참조), LED 기판(150C)의 기판(101)을 박리하고(도 12 및 도 13 참조), 이 박리에 의하여 노출된 면에 착색층, 색 변환층, 및 차광층(106) 등을 형성함으로써 제작할 수 있다.
도 10의 (A)는 LED 기판(150C)의 단면도이다.
LED 기판(150C)은 기판(101), 하지막(109), 발광 다이오드(110a), 발광 다이오드(110b), 발광 다이오드(110c), 절연층(102), 절연층(103), 및 절연층(104)을 포함한다. 하지막(109), 절연층(102), 절연층(103), 및 절연층(104)은 각각 단층 구조이어도 좋고 적층 구조이어도 좋다. 또한 도 9의 표시 장치(100H)를 제작하는 경우에는, LED 기판(150C)은 차광층(105)을 더 포함한다.
발광 다이오드(110a, 110b, 및 110c)는 같은 색의 광을 방출한다. 각 발광 다이오드는 반도체층(113), 발광층(114), 및 반도체층(115)을 포함한다. 발광 다이오드(110a)는 도전층(116a), 도전층(116b), 전극(117a), 및 전극(117b)을 더 포함한다. 발광 다이오드(110b)는 도전층(116c), 도전층(116d), 전극(117c), 및 전극(117d)을 더 포함한다. 발광 다이오드(110c)는 도전층(116e), 도전층(116f), 전극(117e), 및 전극(117f)을 더 포함한다. 발광 다이오드에 포함되는 층은 각각 단층 구조이어도 좋고 적층 구조이어도 좋다.
기판(101) 위에 하지막(109)이 제공되고, 하지막(109) 위에 반도체층(113)이 제공되고, 반도체층(113) 위에 발광층(114)이 제공되고, 발광층(114) 위에 반도체층(115)이 제공되어 있다.
전극(117a)은 도전층(116a)을 통하여 발광 다이오드(110a)에 포함되는 반도체층(115)에 전기적으로 접속되어 있다. 전극(117b)은 도전층(116b)을 통하여 발광 다이오드(110a)에 포함되는 반도체층(113)에 전기적으로 접속되어 있다.
마찬가지로, 전극(117c)은 도전층(116c)을 통하여 발광 다이오드(110b)에 포함되는 반도체층(115)에 전기적으로 접속되어 있다. 전극(117d)은 도전층(116d)을 통하여 발광 다이오드(110b)에 포함되는 반도체층(113)에 전기적으로 접속되어 있다.
전극(117e)은 도전층(116e)을 통하여 발광 다이오드(110c)에 포함되는 반도체층(115)에 전기적으로 접속되어 있다. 전극(117f)은 도전층(116f)을 통하여 발광 다이오드(110c)에 포함되는 반도체층(113)에 전기적으로 접속되어 있다.
절연층(102)은 기판(101), 반도체층(113), 발광층(114), 및 반도체층(115)을 덮어 제공된다. 절연층(102)은 평탄화 기능을 갖는 것이 바람직하다. 절연층(102) 위에 절연층(103)이 제공되어 있다. 절연층(102) 및 절연층(103)에 제공된 개구를 메우도록 도전층(116a, 116b, 116c, 116d, 116e, 및 116f)이 제공되어 있다. 도전층(116a, 116b, 116c, 116d, 116e, 및 116f)의 상면은 절연층(103)의 상면과 대략 높이가 같은 것이 바람직하다. 도전층(116a, 116b, 116c, 116d, 116e, 및 116f) 및 절연층(103) 위에 절연층(104)이 제공되어 있다. 절연층(104)에 제공된 개구를 메우도록 전극(117a, 117b, 117c, 117d, 117e, 및 117f)이 제공되어 있다. 전극(117a, 117b, 117c, 117d, 117e, 및 117f)의 상면은 절연층(104)의 상면과 대략 높이가 같은 것이 바람직하다.
본 실시형태의 표시 장치는 절연층의 상면이 도전층의 상면과 대략 높이가 같은 구조를 적어도 하나 포함한다. 상기 구조의 제작 방법의 예로서는, 절연층을 형성하고, 이 절연층에 개구를 제공하고, 이 개구를 메우도록 도전층을 형성한 다음, CMP법 등으로 평탄화 처리를 수행하는 방법이 있다. 이에 의하여, 도전층의 상면과 절연층의 상면의 높이를 같게 할 수 있다.
LED 기판(150C)의 구성 요소에 사용할 수 있는 재료에 대해서는 실시형태 1을 참조할 수 있다.
하지막(109)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 또는 질화 타이타늄 등의 무기 절연 재료를 사용하여 형성되는 것이 바람직하다.
절연층(103)으로서는, 예를 들어 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용할 수 있다. 절연층(103)은 LED 기판(150C)으로부터 회로 기판(150D)으로 불순물이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다.
절연층(104)으로서는 산화물 절연막을 사용하는 것이 특히 바람직하다. 절연층(104)은 회로 기판(150D)에 포함되는 절연층에 직접 접착되는 층이다. 산화물 절연막들을 서로 직접 접착함으로써, 접착 강도(접합 강도)를 높일 수 있다.
전극(117a 내지 117d)으로서는, 예를 들어 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 전극(117a 내지 117d)은 회로 기판(150D)에 포함되는 도전층에 직접 접착되는 층이다. 쉽게 접착하기 위하여, Cu, Al, W, 또는 Au을 사용하는 것이 바람직하다.
기판(101)으로서는 예를 들어 사파이어(Al2O3), 탄소화 실리콘(SiC), 실리콘(Si), 또는 질화 갈륨(GaN)으로 이루어진 단결정 기판을 사용할 수 있다. 또한 본 실시형태에서는, 기판(101)을 추후의 단계에서 박리하기 때문에, 기판(101)은 가시광에 대한 투과성을 갖지 않아도 된다.
도 10의 (B)는 회로 기판(150D)의 단면도이다.
회로 기판(150D)은 도 4에 나타낸 표시 장치(100C)의 기판(131)으로부터 절연층(188)까지의 적층 구조와 같은 구조를 갖기 때문에, 이에 대한 자세한 설명은 생략하는 경우가 있다. 회로 기판(150D)의 구성 요소에 사용할 수 있는 재료에 대해서는 실시형태 1을 참조할 수 있다.
회로 기판(150D)은 기판(131)에 채널 형성 영역을 각각 포함한 트랜지스터(트랜지스터(130a, 130b, 및 130c))와, 금속 산화물층에 채널 형성 영역을 각각 포함한 트랜지스터(트랜지스터(120a, 120b, 및 120c))를 포함하는 적층 구조를 갖는다. 또한 회로 기판(150D)에 포함되는 각 층은 단층 구조이어도 좋고 적층 구조이어도 좋다.
기판(131)으로서는 단결정 실리콘 기판을 사용하는 것이 바람직하다. 또는 기판(131)으로서 화합물 반도체 기판을 사용하여도 좋다.
트랜지스터(130a, 130b, 및 130c)는 각각 도전층(135), 절연층(134), 절연층(136), 및 한 쌍의 저저항 영역(133)을 포함한다. 도전층(135)은 게이트로서 기능한다. 절연층(134)은 도전층(135)과 기판(131) 사이에 위치하고, 게이트 절연층으로서 기능한다. 절연층(136)은 도전층(135)의 측면을 덮어 제공되고, 사이드월로서 기능한다. 기판(131)에서의 한 쌍의 저저항 영역(133)에는 불순물이 도핑되어 있고, 한 쌍의 저저항 영역(133) 중 한쪽은 트랜지스터의 소스로서 기능하고, 다른 쪽은 트랜지스터의 드레인으로서 기능한다.
기판(131)에 매립되도록, 인접한 2개의 트랜지스터들 사이에 소자 분리층(132)이 제공되어 있다.
트랜지스터(130a, 130b, 및 130c)를 덮어 절연층(139)이 제공되고, 절연층(139) 위에 도전층(138)이 제공되어 있다. 절연층(139)의 개구를 메우도록 제공된 도전층(137)을 통하여 도전층(138)은 한 쌍의 저저항 영역(133) 중 한쪽에 전기적으로 접속된다. 도전층(138)을 덮어 절연층(141)이 제공되고, 절연층(141) 위에 도전층(142)이 제공되어 있다. 도전층(138) 및 도전층(142)은 각각 배선으로서 기능한다. 도전층(142)을 덮어 절연층(143) 및 절연층(152)이 제공되어 있다.
절연층(152)은 트랜지스터(130a) 측, 트랜지스터(130b) 측, 및 트랜지스터(130c) 측으로부터 트랜지스터(120a), 트랜지스터(120b), 및 트랜지스터(120c)로 물 및 수소 등의 불순물이 확산되는 것을 방지하고, 금속 산화물층(165)으로부터 절연층(152) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(152)으로서는, 산화 실리콘막보다 수소 및 산소가 확산되기 어려운 막을 사용할 수 있다.
트랜지스터(120a, 120b, 및 120c)는 도전층(161), 절연층(163), 절연층(164), 금속 산화물층(165), 한 쌍의 도전층(166), 절연층(167), 및 도전층(168) 등을 각각 포함한다.
금속 산화물층(165)은 채널 형성 영역을 포함한다. 금속 산화물층(165)은 한 쌍의 도전층(166) 중 한쪽과 중첩되는 제 1 영역, 한 쌍의 도전층(166) 중 다른 쪽과 중첩되는 제 2 영역, 및 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 포함한다.
절연층(152) 위에 도전층(161) 및 절연층(162)이 제공되고, 도전층(161) 및 절연층(162)을 덮어 절연층(163 및 164)이 제공되어 있다. 금속 산화물층(165)은 절연층(164) 위에 제공되어 있다. 도전층(161)은 게이트 전극으로서 기능하고, 절연층(163 및 164)은 각각 게이트 절연층으로서 기능한다. 도전층(161)은 절연층(163 및 164)을 개재하여 금속 산화물층(165)과 중첩된다. 절연층(163)은 절연층(152)과 같이 배리어층으로서 기능하는 것이 바람직하다. 금속 산화물층(165)과 접하는 절연층(164)으로서는, 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다.
여기서, 도전층(161)의 상면은 절연층(162)의 상면과 대략 높이가 같다. 이로써, 트랜지스터(120a 및 120b)의 크기를 줄일 수 있다.
한 쌍의 도전층(166)은 금속 산화물층(165) 위에서 서로 떨어지도록 제공되어 있다. 한 쌍의 도전층(166)은 소스 및 드레인으로서 기능한다. 금속 산화물층(165) 및 한 쌍의 도전층(166)을 덮어 절연층(181)이 제공되고, 절연층(181) 위에 절연층(182)이 제공되어 있다. 절연층(181) 및 절연층(182)에는 금속 산화물층(165)에 도달하는 개구가 제공되고, 이 개구를 메우도록 절연층(167) 및 도전층(168)이 제공되어 있다. 상기 개구는 상기 제 3 영역과 중첩된다. 절연층(167)은 절연층(181 및 182)의 측면과 중첩된다. 도전층(168)은 절연층(167)을 개재하여 절연층(181 및 182)의 측면과 중첩된다. 도전층(168)은 게이트 전극으로서 기능하고, 절연층(167)은 게이트 절연층으로서 기능한다. 도전층(168)은 절연층(167)을 개재하여 금속 산화물층(165)과 중첩된다.
여기서, 도전층(168)의 상면은 절연층(182)의 상면과 대략 높이가 같다. 이로써, 트랜지스터(120a 및 120b)의 크기를 줄일 수 있다.
절연층(182 및 167) 및 도전층(168)의 상면을 덮어 절연층(183 및 185)이 제공되어 있다. 절연층(181 및 183)은 각각 절연층(152)과 같이 배리어층으로서 기능하는 것이 바람직하다. 절연층(181)으로 한 쌍의 도전층(166)을 덮으면, 절연층(182)에 포함되는 산소로 인하여 한 쌍의 도전층(166)이 산화되는 것을 억제할 수 있다.
한 쌍의 도전층(166) 중 한쪽 및 도전층(189a)에 전기적으로 접속되는 플러그가 절연층(181, 182, 183, 및 185)에 제공된 개구를 메우도록 제공되어 있다. 플러그는 상기 개구의 측면 및 한 쌍의 도전층(166) 중 한쪽의 상면과 접하는 도전층(184b), 그리고 도전층(184b)의 내측에 매립된 도전층(184a)을 포함하는 것이 바람직하다. 여기서, 도전층(184b)에는 수소 및 산소가 확산되기 어려운 도전성 재료를 사용하는 것이 바람직하다.
절연층(185) 위에 도전층(189a) 및 절연층(186)이 제공되고, 도전층(189a) 위에 도전층(189b)이 제공되고, 절연층(186) 위에 절연층(187)이 제공되어 있다. 절연층(186)은 평탄화 기능을 갖는 것이 바람직하다. 여기서, 도전층(189b)의 상면은 절연층(187)의 상면과 대략 높이가 같다. 절연층(187 및 186)에는 도전층(189a)에 도달하는 개구가 제공되어 있고, 이 개구를 메우도록 도전층(189b)이 제공되어 있다. 도전층(189b)은 도전층(189a)과 도전층(190a 또는 190c)을 전기적으로 접속하는 플러그로서 기능한다.
트랜지스터(120a)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a, 184b, 189a, 및 189b)을 통하여 도전층(190a)에 전기적으로 접속되어 있다.
마찬가지로, 트랜지스터(120b)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a, 184b, 189a, 및 189b)을 통하여 도전층(190c)에 전기적으로 접속되어 있다.
트랜지스터(120c)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a, 184b, 189a, 및 189b)을 통하여 도전층(190e)에 전기적으로 접속되어 있다.
절연층(187)으로서는, 예를 들어 산화 실리콘막보다 수소 및 산소 중 한쪽 또는 양쪽이 확산되기 어려운 막을 사용할 수 있다. 절연층(187)은 LED 기판(150C)으로부터 트랜지스터로 불순물(예를 들어 수소 및 물)이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다. 절연층(187)은 회로 기판(150D)으로부터 LED 기판(150C)으로 불순물이 확산되는 것을 방지하는 배리어층으로서 기능하는 것이 바람직하다.
절연층(188)은 LED 기판(150C)에 포함되는 절연층(104)에 직접 접착되는 층이다. 절연층(188)은 절연층(104)과 같은 재료를 사용하여 형성되는 것이 바람직하다. 절연층(188)으로서는 산화물 절연막을 사용하는 것이 바람직하다. 산화물 절연막들을 서로 직접 접착함으로써, 접착 강도(접합 강도)를 높일 수 있다. 또한 절연층(104 및 188) 중 한쪽 또는 양쪽이 적층 구조를 갖는 경우, 서로 접하는 층들(표층 및 접착면을 포함함)은 같은 재료를 사용하여 형성되는 것이 바람직하다.
도전층(190a 내지 190e) 및 도전층(190f)은 LED 기판(150C)의 전극(117a 내지 117f)에 직접 접착되는 층이다. 도전층(190a 내지 190f)의 주성분 및 전극(117a 내지 117f)의 주성분은 같은 금속 원소인 것이 바람직하고, 도전층(190a 내지 190f)과 전극(117a 내지 117f)은 같은 재료를 사용하여 형성되는 것이 더 바람직하다. 도전층(190a 내지 190f)에는, 예를 들어 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 쉽게 접착하기 위하여, Cu, Al, W, 또는 Au을 사용하는 것이 바람직하다. 또한 도전층(190) 및 전극(117) 중 한쪽 또는 양쪽이 적층 구조를 갖는 경우, 서로 접하는 층들(표층 및 접착면을 포함함)은 같은 재료를 사용하여 형성되는 것이 바람직하다.
또한 회로 기판(150D)은 발광 다이오드의 광을 반사하는 반사층 및 이 광을 차단하는 차광층 중 한쪽 또는 양쪽을 포함하여도 좋다.
도 11에 나타낸 바와 같이, LED 기판(150C)에 제공된 전극(117a, 117b, 117c, 117d, 117e, 및 117f)은 각각, 회로 기판(150D)에 제공된 도전층(190a, 190b, 190c, 190d, 190e, 및 190f)에 접착되고, 이들에 전기적으로 접속된다.
예를 들어 전극(117a)과 도전층(190a)이 서로 접속됨으로써, 트랜지스터(120a)와 발광 다이오드(110a)를 서로 전기적으로 접속할 수 있다. 전극(117a)은 발광 다이오드(110a)의 화소 전극으로서 기능한다. 전극(117b)과 도전층(190b)이 서로 접속된다. 전극(117b)은 발광 다이오드(110a)의 공통 전극으로서 기능한다.
마찬가지로, 전극(117c)과 도전층(190c)이 서로 접속됨으로써, 트랜지스터(120b)와 발광 다이오드(110b)를 서로 전기적으로 접속할 수 있다. 전극(117c)은 발광 다이오드(110b)의 화소 전극으로서 기능한다. 전극(117d)과 도전층(190d)이 서로 접속된다. 전극(117d)은 발광 다이오드(110b)의 공통 전극으로서 기능한다.
전극(117e)과 도전층(190e)이 서로 접속됨으로써, 트랜지스터(120c)와 발광 다이오드(110c)를 서로 전기적으로 접속할 수 있다. 전극(117e)은 발광 다이오드(110c)의 화소 전극으로서 기능한다. 전극(117f)과 도전층(190f)이 서로 접속된다. 전극(117f)은 발광 다이오드(110c)의 공통 전극으로서 기능한다.
전극(117a, 117b, 117c, 117d, 117e, 및 117f)의 주성분과 도전층(190a, 190b, 190c, 190d, 190e, 및 190f)의 주성분은 같은 금속 원소인 것이 바람직하다.
LED 기판(150C)에 제공된 절연층(104)과 회로 기판(150D)에 제공된 절연층(188)이 서로 직접 접착된다. 절연층(104 및 188)은 같은 주성분으로 또는 같은 재료를 사용하여 형성되는 것이 바람직하다.
LED 기판(150C)과 회로 기판(150D) 사이의 접착면에서 같은 재료를 사용하여 형성된 층들이 서로 접함으로써, 기계적인 강도를 갖는 접속을 얻을 수 있다.
LED 기판(150C)과 회로 기판(150D)을 접착한 후, 기판(101)을 박리한다.
기판(101)의 박리 방법에 한정은 없고, 예를 들어 도 12에 나타낸 바와 같이, 레이저 빔(Laser beam)을 기판(101)의 표면 전체에 조사하는 방법을 사용하여도 좋다. 이에 의하여, 기판(101)을 박리하고, 하지막(109)을 노출시킬 수 있다(도 13).
기판(101)과 발광 다이오드(110a 및 110b) 사이에 박리층을 제공하여도 좋다. 박리층에 사용할 수 있는 재료에 대해서는 실시형태 1을 참조할 수 있다.
그리고 하지막(109) 위에 차광층(106), 색 변환층(CCMR), 색 변환층(CCMG), 착색층(CFR), 착색층(CFG), 및 착색층(CFB)을 형성한다.
구체적으로는, 적색의 화소와 청색의 화소의 사이 및 청색의 화소와 녹색의 화소의 사이에 차광층(106)을 형성한다.
적색의 화소의 발광 다이오드(110a)와 중첩되는 영역에 색 변환층(CCMR)을 형성하고, 색 변환층(CCMR) 위에 착색층(CFR)을 형성한다. 마찬가지로, 녹색의 화소의 발광 다이오드(110c)와 중첩되는 영역에 색 변환층(CCMG)을 형성하고, 색 변환층(CCMG) 위에 착색층(CFG)을 형성한다. 청색의 화소의 발광 다이오드(110b)와 중첩되는 영역에는 착색층(CFB)을 형성한다.
색 변환층으로서는, 형광체 또는 퀀텀닷(QD)을 사용하는 것이 바람직하다. 특히, 퀀텀닷은 발광 스펙트럼의 피크가 좁기 때문에, 색 순도가 높은 발광을 얻을 수 있다. 이에 의하여, 표시 장치의 표시 품위를 향상시킬 수 있다.
색 변환층은 액적 토출법(예를 들어 잉크젯법), 도포법, 임프린팅법, 또는 각종 인쇄법(스크린 인쇄 또는 오프셋 인쇄) 등으로 형성할 수 있다. 또한 퀀텀닷 필름 등의 색 변환 필름을 사용하여도 좋다.
퀀텀닷의 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다.
착색층은 특정의 파장 범위의 광을 투과시키는 유색층이다. 예를 들어 적색, 녹색, 청색, 또는 황색의 파장 범위의 광을 투과시키는 컬러 필터를 사용할 수 있다. 착색층에 사용할 수 있는 재료의 예에는 금속 재료, 수지 재료, 및 안료 또는 염료를 포함한 수지 재료가 포함된다.
상술한 바와 같이, 본 실시형태의 표시 장치는 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 접착하여 제작할 수 있기 때문에, 표시 장치의 제작 비용이 절감되고, 수율이 향상된다. 마이크로 LED, 금속 산화물을 사용한 트랜지스터, 및 반도체 기판(특히, 실리콘 기판)을 사용한 트랜지스터를 조합함으로써, 회로의 고속 동작이 가능하고, 소비 전력이 감소된 표시 장치를 얻을 수 있다.
본 실시형태의 표시 장치에서는, 발광 다이오드가 제공된 기판이 박리되고, 이 박리에 의하여 노출된 면에 색 변환층, 착색층, 및 차광층 등이 제공되어 있다. 따라서 표시 장치의 표시 품위를 향상시킬 수 있다.
본 실시형태의 표시 장치에서는 트랜지스터의 크기를 줄일 수 있기 때문에, 표시 장치의 해상도를 높이는 것 및 비교적 작은 표시부를 갖는 전자 기기에 적용하는 것이 용이해진다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
표시 장치의 트랜지스터의 구조에는 특별히 한정은 없다. 예를 들어 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역 스태거형 트랜지스터를 사용하여도 좋다. 톱 게이트 트랜지스터 또는 보텀 게이트 트랜지스터를 사용하여도 좋다. 채널 위아래에 게이트 전극을 제공하여도 좋다.
표시 장치의 트랜지스터로서는, 예를 들어 채널 형성 영역에 금속 산화물을 포함한 트랜지스터를 사용할 수 있다. 이에 의하여, 오프 상태 전류가 매우 낮은 트랜지스터를 얻을 수 있다.
표시 장치의 트랜지스터로서는, 채널 형성 영역에 실리콘을 포함한 트랜지스터를 사용하여도 좋다. 상기 트랜지스터의 예에는 비정질 실리콘을 포함한 트랜지스터, 결정성 실리콘(대표적으로는 저온 폴리실리콘)을 포함한 트랜지스터, 및 단결정 실리콘을 포함한 트랜지스터가 포함된다. 예를 들어 채널 형성 영역에 금속 산화물을 포함한 트랜지스터와, 채널 형성 영역에 실리콘을 포함한 트랜지스터를 조합하여 사용하여도 좋다.
또한 본 명세서 등에서, 트랜지스터는 적어도 3개의 단자(게이트, 드레인, 및 소스)를 갖는 소자이다. 트랜지스터는 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)을 포함하고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류가 흐를 수 있다. 또한 본 명세서 등에서, 채널 형성 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한 소스 및 드레인의 기능은, 예를 들어 반대 극성의 트랜지스터를 채용하는 경우 또는 회로 동작에서 전류가 흐르는 방향이 변화되는 경우에 바뀔 수 있다. 따라서 본 명세서 등에서는, "소스" 및 "드레인"이라는 용어를 서로 교체할 수 있는 경우가 있다.
또한 채널 길이란, 예를 들어 트랜지스터의 상면도에 있어서, 반도체(또는 트랜지스터가 온일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 하나의 트랜지스터에서, 채널 길이는 모든 영역에서 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 길이는 하나의 값으로 고정되지 않는 경우가 있다. 그러므로 본 명세서에서는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값을 채널 길이로 한다.
채널 폭이란, 예를 들어 트랜지스터의 상면도에 있어서, 반도체(또는 트랜지스터가 온일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 채널 길이 방향에 대하여 수직인 채널 형성 영역의 길이를 말한다. 하나의 트랜지스터에서, 채널 폭은 모든 영역에서 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 폭은 하나의 값으로 고정되지 않는 경우가 있다. 그러므로 본 명세서에서는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값을 채널 폭으로 한다.
또한 본 명세서 등에서, 트랜지스터의 구조에 따라서는, 채널이 실제로 형성되는 영역에서의 채널 폭(이하, "실효적인 채널 폭"이라고도 함)과, 트랜지스터의 상면도에서 나타내어지는 채널 폭(이하, "외견상 채널 폭"이라고도 함)이 다른 경우가 있다. 예를 들어 반도체의 측면을 덮는 게이트 전극을 갖는 트랜지스터에서는, 실효적인 채널 폭이 외견상 채널 폭보다 크고, 그 영향을 무시할 수 없는 경우가 있다. 다른 예로서는, 반도체의 측면을 덮는 게이트 전극을 갖는 미세화된 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 높아지는 경우가 있다. 이 경우에는, 외견상 채널 폭보다 실효적인 채널 폭이 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는, 실효적인 채널 폭을 정확하게 측정하는 것은 어렵다.
본 명세서에서, "채널 폭"이라는 단순한 용어는 외견상 채널 폭을 나타내는 경우가 있다. "채널 폭"이라는 단순한 용어는 실효적인 채널 폭을 나타내는 경우도 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 및 외견상 채널 폭 등의 값은 TEM(transmission electron microscope) 등에 의하여 얻어진 단면 이미지를 분석함으로써 결정할 수 있다.
절연체, 도전체, 산화물, 또는 반도체는 스퍼터링법, CVD(chemical vapor deposition)법, MBE(molecular beam epitaxy)법, PLD(pulsed laser deposition)법, 또는 ALD(atomic layer deposition)법 등으로 퇴적할 수 있다. 본 명세서 등에서는, "절연체"라는 용어를 절연막 또는 절연층과 치환할 수 있다. "도전체"라는 용어를 도전막 또는 도전층과 치환할 수 있다. "산화물"이라는 용어를 산화물막 또는 산화물층과 치환할 수 있다. "반도체"라는 용어를 반도체막 또는 반도체층과 치환할 수 있다.
도 14의 (A)는 트랜지스터(200)의 상면도이다. 또한 단순화를 위하여, 도 14의 (A)에는 일부의 구성 요소를 나타내지 않았다. 도 14의 (B)는 도 14의 (A)에서의 일점쇄선 A1-A2를 따라 취한 단면도이다. 도 14의 (B)는 트랜지스터(200)의 채널 길이 방향의 단면도라고도 할 수 있다. 도 14의 (C)는 도 14의 (A)에서의 일점쇄선 A3-A4를 따라 취한 단면도이다. 도 14의 (C)는 트랜지스터(200)의 채널 폭 방향의 단면도라고도 할 수 있다. 도 14의 (D)는 도 14의 (A)에서의 일점쇄선 A5-A6을 따라 취한 단면도이다.
도 14의 (A) 내지 (D)에 나타낸 반도체 장치는 기판(도면에 나타내지 않았음) 위의 절연체(212), 절연체(212) 위의 절연체(214), 절연체(214) 위의 트랜지스터(200), 트랜지스터(200) 위의 절연체(280), 절연체(280) 위의 절연체(282), 절연체(282) 위의 절연체(283), 및 절연체(283) 위의 절연체(285)를 포함한다. 절연체(212, 214, 280, 282, 283, 및 285)는 각각 층간 절연막으로서 기능한다. 반도체 장치는 트랜지스터(200)에 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))도 포함한다. 또한 플러그로서 기능하는 도전체(240)의 측면과 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 절연체(285) 및 도전체(240) 위에는 도전체(240)에 전기적으로 접속되고, 배선으로서 기능하는 도전체(246)(도전체(246a) 및 도전체(246b))가 제공된다.
절연체(280, 282, 283, 및 285)에 형성된 개구의 내벽과 접하여 절연체(241a)가 제공되고, 절연체(241a)의 측면과 접하여 도전체(240a)의 제 1 도전체가 제공되고, 제 1 도전체의 내측에 도전체(240a)의 제 2 도전체가 제공되어 있다. 절연체(280, 282, 283, 및 285)에 형성된 개구의 내벽과 접하여 절연체(241b)가 제공되고, 절연체(241b)의 측면과 접하여 도전체(240b)의 제 1 도전체가 제공되고, 제 1 도전체의 내측에 도전체(240b)의 제 2 도전체가 제공되어 있다. 도전체(246)와 중첩되는 영역에서 도전체(240)의 상면과 절연체(285)의 상면의 높이를 대략 같게 할 수 있다. 트랜지스터(200)에서는 도전체(240)로서 제 1 도전체와 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(240)는 단층 구조이어도 좋고 3층 이상의 적층 구조이어도 좋다. 적층 구조를 채용하는 경우, 형성 순서에 대응하는 번호로 층들을 구별하는 경우가 있다.
[트랜지스터(200)]
도 14의 (A) 내지 (D)에 나타낸 바와 같이, 트랜지스터(200)는 절연체(214) 위의 절연체(216), 절연체(216)에 매립되도록 제공된 도전체(205)(도전체(205a), 도전체(205b), 및 도전체(205c)), 절연체(216) 및 도전체(205) 위의 절연체(222), 절연체(222) 위의 절연체(224), 절연체(224) 위의 산화물(230a), 산화물(230a) 위의 산화물(230b), 산화물(230b) 위의 산화물(243)(산화물(243a) 및 산화물(243b)), 산화물(243a) 위의 도전체(242a), 도전체(242a) 위의 절연체(271a), 산화물(243b) 위의 도전체(242b), 도전체(242b) 위의 절연체(271b), 산화물(230b) 위의 절연체(250)(절연체(250a) 및 절연체(250b)), 절연체(250) 위에 제공되고 산화물(230b)의 일부와 중첩되는 도전체(260)(도전체(260a) 및 도전체(260b)), 및 절연체(222), 절연체(224), 산화물(230a), 산화물(230b), 산화물(243a), 산화물(243b), 도전체(242a), 도전체(242b), 절연체(271a), 및 절연체(271b)를 덮어 제공되는 절연체(275)를 포함한다.
이하에서는, 산화물(230a)과 산화물(230b)을 통틀어 산화물(230)이라고 하는 경우가 있다. 도전체(242a)와 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다. 절연체(271a)와 절연체(271b)를 통틀어 절연체(271)라고 하는 경우가 있다.
절연체(280 및 275)에는 산화물(230b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(250) 및 도전체(260)가 제공되어 있다. 또한 트랜지스터(200)의 채널 길이 방향에서, 절연체(271a), 도전체(242a), 및 산화물(243a)과, 절연체(271b), 도전체(242b), 및 산화물(243b) 사이에 도전체(260) 및 절연체(250)가 제공되어 있다. 절연체(250)는 도전체(260)의 측면과 접하는 영역과, 도전체(260)의 밑면과 접하는 영역을 포함한다.
산화물(230)은 절연체(224) 위에 제공된 산화물(230a)과, 산화물(230a) 위에 제공된 산화물(230b)을 포함하는 것이 바람직하다. 산화물(230b) 아래에 산화물(230a)이 제공되면, 산화물(230a) 아래쪽에 형성된 구성 요소로부터 산화물(230b)로 불순물이 확산되는 것을 억제할 수 있다.
트랜지스터(200)의 산화물(230)은 산화물(230a) 및 산화물(230b)의 2층이 적층된 구조를 갖지만, 본 발명은 이 구조에 한정되지 않는다. 예를 들어 산화물(230)은 산화물(230b)의 단층 구조 또는 3층 이상의 적층 구조이어도 좋고, 산화물(230a) 및 산화물(230b)은 각각 적층 구조이어도 좋다.
도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(205)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 절연체(250)는 제 1 게이트 절연막으로서 기능하고, 절연체(224) 및 절연체(222)는 제 2 게이트 절연막으로서 기능한다. 도전체(242a)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전체(242b)는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 산화물(230)에서 도전체(260)와 중첩되는 영역은 적어도 일부가 채널 형성 영역으로서 기능한다.
산화물(230b)에서 도전체(242a)와 중첩되는 영역은 소스 영역 및 드레인 영역 중 한쪽을 포함하고, 산화물(230b)에서 도전체(242b)와 중첩되는 영역은 소스 영역 및 드레인 영역 중 다른 쪽을 포함한다. 산화물(230b)에서 소스 영역과 드레인 영역 사이에 끼워진 영역은 채널 형성 영역(도 14의 (B)에서 사선 부분으로 나타낸 영역)을 포함한다.
채널 형성 영역은 소스 영역 및 드레인 영역보다 산소 결손량이 적거나 불순물 농도가 낮기 때문에, 캐리어 농도가 낮고 저항이 높다. 여기서, 채널 형성 영역의 캐리어 농도는 1Х1018cm-3 이하가 바람직하고, 1Х1017cm-3 미만이 더 바람직하고, 1Х1016cm-3 미만이 더욱 바람직하고, 1Х1013cm-3 미만이 더욱더 바람직하고, 1Х1012cm-3 미만이 더더욱 바람직하다. 또한 채널 형성 영역의 캐리어 농도의 하한은 특별히 한정되지 않고, 예를 들어 1Х10-9cm-3으로 할 수 있다.
상술한 예에서는, 산화물(230b)에 채널 형성 영역, 소스 영역, 및 드레인 영역이 형성되어 있지만, 본 발명 이에 한정되지 않는다. 예를 들어 산화물(230a)에도 채널 형성 영역, 소스 영역, 및 드레인 영역이 형성되는 경우가 있다.
트랜지스터(200)에서는, 채널 형성 영역을 포함하는 산화물(230)(산화물(230a 및 230b))이 반도체로서 기능하는 금속 산화물(이하에서 산화물 반도체라고 함)을 사용하여 형성되는 것이 바람직하다.
반도체로서 기능하는 금속 산화물은 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것이 바람직하다. 밴드 갭이 넓은 이러한 금속 산화물을 사용함으로써, 트랜지스터의 오프 상태 전류를 저감할 수 있다.
예를 들어 산화물(230)로서는, 인듐, 원소 M, 및 아연을 포함한 In-M-Zn 산화물 등의 금속 산화물을 사용하고, 원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 하나 이상이다. 또는 산화물(230)로서 In-Ga 산화물, In-Zn 산화물, 또는 인듐 산화물을 사용하여도 좋다.
여기서, 산화물(230b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비는, 산화물(230a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
구체적으로는, 산화물(230a)로서, 원자수비가 In:M:Zn=1:3:4 또는 그 근방, 혹은 원자수비가 In:M:Zn=1:1:0.5 또는 그 근방의 금속 산화물을 사용하면 좋다. 산화물(230b)로서는, 원자수비가 In:M:Zn=1:1:1 또는 그 근방, 혹은 원자수비가 In:M:Zn=4:2:3 또는 그 근방의 금속 산화물을 사용하면 좋다. 또한 근방의 원자수비에는 의도하는 원자수비의 ±30%가 포함된다. 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
금속 산화물을 스퍼터링법으로 퇴적하는 경우, 상술한 원자수비는 퇴적한 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 퇴적에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
상술한 식으로 산화물(230b) 아래에 산화물(230a)이 제공되면, 산화물(230a) 아래쪽에 형성된 구성 요소로부터 산화물(230b)로 불순물 및 산소가 확산되는 것을 억제할 수 있다.
또한 산화물(230a) 및 산화물(230b)이 산소 이외에 공통된 원소를 (주성분으로서) 포함함으로써, 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮게 할 수 있다. 산화물(230a)과 산화물(230b)의 계면에서의 결함 준위 밀도를 낮게 할 수 있기 때문에, 캐리어 전도에 대한 계면 산란의 영향을 작게 할 수 있고, 높은 온 상태 전류를 얻을 수 있다.
산화물(230a 및 230b)은 각각 결정성을 갖는 것이 바람직하다. 특히, 산화물(230b)로서, CAAC-OS(c-axis-aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고, 불순물 또는 결함(산소 결손(VO) 등)의 양이 적고, 치밀한 구조를 갖는 금속 산화물이다. 특히, 금속 산화물의 형성 후에, 금속 산화물이 다결정이 되지 않는 온도(예를 들어 400
Figure pct00001
내지 600
Figure pct00002
에서 가열 처리를 수행함으로써, 더 결정성이 높고, 치밀한 구조를 갖는 CAAC-OS를 얻을 수 있다. 이러한 식으로 CAAC-OS의 밀도를 높임으로써, 이 CAAC-OS 내에서의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편, CAAC-OS에서는, 명확한 결정립계를 관찰하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다. 따라서 CAAC-OS를 포함한 금속 산화물은 물리적으로 안정적이다. 그러므로 CAAC-OS를 포함한 금속 산화물은 내열성이 있고 신뢰성이 높다.
절연체(212, 214, 271, 275, 282, 및 283) 중 적어도 하나는 물 및 수소 등의 불순물이 기판 측으로부터 또는 트랜지스터(200) 위쪽으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(212, 214, 271, 275, 282, 및 283) 중 적어도 하나는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 및 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 절연성 재료, 즉 상기 불순물이 투과하기 어려운 절연성 재료를 사용하여 형성되는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 절연성 재료, 즉 상기 산소가 투과하기 어려운 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에서 배리어 절연막이란, 배리어성을 갖는 절연막을 말한다. 본 명세서에서 배리어성이란, 특정의 물질의 확산을 억제하는 기능(이 물질을 쉽게 투과시키지 않는 기능이라고도 함)을 말한다. 또는 본 명세서에서 배리어성이란, 특정 물질을 포획 및 고착(게터링이라고도 함)하는 기능을 말한다.
절연체(212, 214, 271, 275, 282, 및 283)에는, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘을 사용할 수 있다. 예를 들어 절연체(212, 275, 및 283)에는 수소 배리어성이 높은 질화 실리콘을 사용하는 것이 바람직하다. 예를 들어 절연체(214, 271, 및 282)에는 수소를 포획 및 고착하는 기능이 뛰어난 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이에 의하여, 물 및 수소 등의 불순물이 절연체(212 및 214)를 통하여 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또한 물 및 수소 등의 불순물이 절연체(283)의 외측에 배치된 층간 절연막 등으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또한 절연체(224) 등에 포함되는 산소가 절연체(212 및 214)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 절연체(280) 등에 포함되는 산소가 절연체(282) 등을 통하여 트랜지스터(200) 위의 구성 요소로 확산되는 것을 억제할 수 있다. 이러한 식으로, 산소, 그리고 물 및 수소 등의 불순물의 확산을 억제하는 기능을 갖는 절연체(212, 214, 271, 275, 282, 및 283)로 트랜지스터(200)를 둘러싸는 것이 바람직하다.
여기서, 절연체(212, 214, 271, 275, 282, 및 283)로서 비정질 구조를 갖는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlO x (x는 0보다 큰 임의의 수) 또는 MgO y (y는 0보다 큰 임의의 수) 등의 금속 산화물을 사용하는 것이 바람직하다. 비정질 구조를 갖는 이러한 금속 산화물에서는, 산소 원자가 댕글링 결합을 갖고, 금속 산화물이 이 댕글링 결합으로 수소를 포획 또는 고착하는 성질을 갖는 경우가 있다. 비정질 구조를 갖는 이러한 금속 산화물을 트랜지스터(200)의 구성 요소로서 사용하거나 트랜지스터(200)의 근방에 제공함으로써, 트랜지스터(200)에 포함되는 수소 또는 트랜지스터(200)의 근방에 있는 수소를 포획 또는 고착할 수 있다. 특히, 트랜지스터(200)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 갖는 금속 산화물을 트랜지스터(200)의 구성 요소로서 사용하거나 트랜지스터(200)의 근방에 제공함으로써, 양호한 특성을 갖고, 신뢰성이 높은 트랜지스터(200) 및 반도체 장치를 제작할 수 있다.
절연체(212, 214, 271, 275, 282, 및 283)는 비정질 구조를 갖는 것이 바람직하지만, 이들은 다결정 구조를 갖는 영역을 포함하여도 좋다. 또는 절연체(212, 214, 271, 275, 282, 및 283)는 비정질 구조를 갖는 층과 다결정 구조를 갖는 층이 적층된 다층 구조를 가져도 좋다. 예를 들어 비정질 구조를 갖는 층 위에 다결정 구조를 갖는 층이 형성된 적층 구조를 채용하여도 좋다.
절연체(212, 214, 271, 275, 282, 및 283)는 예를 들어 스퍼터링법으로 퇴적할 수 있다. 스퍼터링법은 퇴적 가스로서 수소를 사용할 필요가 없기 때문에, 절연체(212, 214, 271, 275, 282, 및 283)의 수소 농도를 저감할 수 있다. 또한 퇴적 방법은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, 또는 ALD법 등을 적절히 사용할 수 있다.
절연체(216, 280, 및 285)의 유전율은 절연체(214)의 유전율보다 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간 절연막에 사용함으로써, 배선들 사이의 기생 용량을 저감할 수 있다. 예를 들어 절연체(216, 280, 및 285)에 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 다공성 산화 실리콘 등을 적절히 사용한다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 제공된다. 여기서, 도전체(205)는 절연체(216)에 형성된 개구를 메우도록 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a, 205b, 및 205c)를 포함한다. 도전체(205a)는 상기 개구의 밑면 및 측벽과 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서, 도전체(205b)의 상면의 높이는 도전체(205a) 및 절연체(216)의 상면의 높이보다 낮다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면과 접하여 제공된다. 여기서, 도전체(205c)의 상면은 도전체(205a) 및 절연체(216)의 상면과 대략 높이가 같다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 둘러싸인다.
도전체(205a 및 205c)에는 후술하는 도전체(260a)에 사용할 수 있는 도전성 재료를 사용하면 좋다. 도전체(205b)에는 후술하는 도전체(260b)에 사용할 수 있는 도전성 재료를 사용하면 좋다. 트랜지스터(200)의 도전체(205)는 도전체(205a, 205b, 및 205c)가 적층된 구조를 갖지만, 본 발명은 이 구조에 한정되지 않는다. 예를 들어 도전체(205)는 단층 구조이어도 좋고 2층 또는 4층 이상의 적층 구조이어도 좋다.
절연체(222 및 224)는 게이트 절연막으로서 기능한다.
절연체(222)는 수소(예를 들어 수소 원자 및 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 또한 절연체(222)는 산소(예를 들어 산소 원자 및 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)와 비교하여 수소 및/또는 산소의 확산을 더 억제하는 기능을 갖는 것이 바람직하다.
절연체(222)로서는, 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다. 상기 절연체로서는, 산화 알루미늄, 산화 하프늄, 또는 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 절연체(222)로서는, 절연체(214) 등으로서 사용할 수 있는 배리어 절연막을 사용하여도 좋다.
절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용할 수 있다. 산소를 포함한 절연체(224)를 산화물(230)과 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하여, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 절연체(224)는 산화물(230a)과 중첩되도록 섬 형상으로 가공되어 있는 것이 바람직하다. 이 경우, 절연체(275)는 절연체(224)의 측면 및 절연체(222)의 상면과 접한다. 이에 의하여, 절연체(224)와 절연체(280)를 절연체(275)에 의하여 서로 떨어지게 할 수 있기 때문에, 절연체(280)에 포함되는 산소가 절연체(224)로 확산되는 것을 저감할 수 있어, 절연체(224) 내의 산소량이 지나치게 많아지는 것을 방지할 수 있다.
또한 절연체(222 및 224)는 각각 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 적층은 반드시 같은 재료로 형성될 필요는 없고, 다른 재료로 형성되어도 좋다. 또한 도 14의 (B) 등에는, 절연체(224)를 산화물(230a)과 중첩되도록 섬 형상으로 형성한 구조를 나타내었지만, 본 발명은 이 구조에 한정되지 않는다. 절연체(224)에 포함되는 산소량을 적절히 조정할 수 있는 경우, 절연체(222)와 같은 식으로 절연체(224)를 패터닝하지 않는 구조를 채용하여도 좋다.
산화물(243a 및 243b)이 산화물(230b) 위에 제공된다. 산화물(243a 및 243b)은 도전체(260)를 개재하여 서로 떨어지도록 제공된다. 산화물(243)(산화물(243a 및 243b))은 산소의 투과를 억제하는 기능을 갖는 것이 바람직하다. 산화물(230b)과 소스 전극 또는 드레인 전극으로서 기능하는 도전체(242) 사이에 산소의 투과를 억제하는 기능을 갖는 산화물(243)을 제공함으로써, 산화물(230b)과 도전체(242) 사이의 전기 저항이 저감되기 때문에 바람직하다. 산화물(230b)과 도전체(242) 사이의 전기 저항을 충분히 저감할 수 있는 경우, 산화물(243)은 제공하지 않아도 된다.
산화물(243)로서 원소 M을 포함한 금속 산화물을 사용하여도 좋다. 특히, 원소 M으로서는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하는 것이 바람직하다. 산화물(243)에서의 원소 M의 농도는 산화물(230b)에서의 원소 M의 농도보다 높은 것이 바람직하다. 또는 산화물(243)로서 산화 갈륨을 사용하여도 좋다. 산화물(243)로서 In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는, 산화물(243)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비가, 산화물(230b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 산화물(243)의 두께는 0.5nm 이상 5nm 이하가 바람직하고, 1nm 이상 3nm 이하가 더 바람직하고, 1nm 이상 2nm 이하가 더욱 바람직하다.
도전체(242a)는 산화물(243a)의 상면과 접하여 제공되고, 도전체(242b)는 산화물(243b)의 상면과 접하여 제공되는 것이 바람직하다. 도전체(242a) 및 도전체(242b)는 트랜지스터(200)의 소스 전극 및 드레인 전극으로서 기능한다.
도전체(242)(도전체(242a 및 242b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼 및 알루미늄을 포함한 질화물, 또는 타이타늄 및 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는, 탄탈럼을 포함한 질화물이 특히 바람직하다. 다른 예로서는, 산화 루테늄, 질화 루테늄, 스트론튬 및 루테늄을 포함한 산화물, 또는 란타넘 및 니켈을 포함한 산화물을 사용하여도 좋다. 이들 재료는 쉽게 산화되지 않는 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
도전체(242)의 측면과 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 만곡면이 없으면, 도 14의 (D)에 나타낸 바와 같이 채널 폭 방향에서의 도전체(242)의 단면적을 크게 할 수 있다. 이에 의하여, 도전체(242)의 도전율이 높아짐으로, 트랜지스터(200)의 온 상태 전류를 크게 할 수 있다.
절연체(271a)는 도전체(242a)의 상면과 접하여 제공되고, 절연체(271b)는 도전체(242b)의 상면과 접하여 제공되어 있다.
절연체(275)는 절연체(222)의 상면, 절연체(224)의 측면, 산화물(230a)의 측면, 산화물(230b)의 측면, 산화물(243)의 측면, 도전체(242)의 측면, 및 절연체(271)의 상면 및 측면과 접하여 제공된다. 절연체(275)에서 절연체(250) 및 도전체(260)가 제공되는 영역에 개구가 제공되어 있다.
절연체(212)와 절연체(283) 사이에 끼워진 영역에, 수소 등의 불순물을 포획하는 기능을 갖는 절연체(214, 271, 및 275)를 제공함으로써, 절연체(224) 또는 절연체(216) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역에서의 수소량을 일정하게 유지할 수 있다. 이 경우, 절연체(214, 271, 및 275)는 비정질 구조를 갖는 산화 알루미늄을 포함하는 것이 바람직하다.
절연체(250)는 절연체(250a)와, 절연체(250a) 위의 절연체(250b)를 포함하고, 게이트 절연막으로서 기능한다. 절연체(250a)는 산화물(230b)의 상면, 산화물(243)의 측면, 도전체(242)의 측면, 절연체(271)의 측면, 절연체(275)의 측면, 및 절연체(280)의 측면과 접하여 제공되는 것이 바람직하다. 절연체(250)의 두께는 1nm 이상 20nm 이하가 바람직하다.
절연체(250a)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 다공성 산화 실리콘 등을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 절연체(250a)에서는, 절연체(224)와 같이 물 및 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(250a)는 가열에 의하여 산소가 이탈되는 절연체를 사용하여 형성되고, 절연체(250b)는 산소의 확산을 억제하는 기능을 갖는 절연체를 사용하여 형성되는 것이 바람직하다. 이 구조로 함으로써, 절연체(250a)에 포함되는 산소가 도전체(260)로 확산되는 것을 억제할 수 있다. 즉 산화물(230)에 공급되는 산소량의 감소를 억제할 수 있다. 또한 절연체(250a)에 포함되는 산소로 인한 도전체(260)의 산화를 억제할 수 있다. 예를 들어 절연체(250b)는 절연체(222)에 사용하는 재료와 같은 재료를 사용하여 형성될 수 있다.
구체적으로는, 절연체(250b)에는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중 하나 이상을 포함한 금속 산화물 또는 산화물(230)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다. 상기 절연체로서는, 산화 알루미늄, 산화 하프늄, 또는 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 절연체(250b)의 두께는 0.5nm 이상 3.0nm 이하가 바람직하고, 1.0nm 이상 1.5nm 이하가 더 바람직하다.
도 14의 (B) 및 (C)에는 절연체(250)가 2층의 적층 구조를 갖는 것을 나타내었지만, 본 발명은 이에 한정되지 않는다. 절연체(250)는 단층 구조이어도 좋고 3층 이상의 적층 구조이어도 좋다.
도전체(260)는 절연체(250b) 위에 제공되고, 트랜지스터(200)의 제 1 게이트 전극으로서 기능한다. 도전체(260)는 도전체(260a)와, 도전체(260a) 위의 도전체(260b)를 포함하는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 밑면 및 측면을 덮도록 배치되는 것이 바람직하다. 도 14의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250)의 상면과 대략 높이가 같다. 도 14의 (B) 및 (C)에는 도전체(260)가 도전체(260a)와 도전체(260b)의 2층 구조를 갖는 것을 나타내었지만, 도전체(260)는 단층 구조이어도 좋고 3층 이상의 적층 구조이어도 좋다.
도전체(260a)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 및 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하여 형성되는 것이 바람직하다. 또는 도전체(260a)는 산소(예를 들어 산소 원자 및 산소 분자 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하여 형성되는 것이 바람직하다.
도전체(260a)가 산소의 확산을 억제하는 기능을 가지면, 절연체(250)의 산소로 인하여 도전체(260b)가 산화되어 도전체(260b)의 도전율이 저하되는 것을 방지할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄을 사용하는 것이 바람직하다.
도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체인 것이 바람직하다. 예를 들어 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용할 수 있다. 도전체(260b)는 적층 구조이어도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조이어도 좋다.
트랜지스터(200)에서, 도전체(260)는 절연체(280) 등에 형성된 개구를 메우도록 자기 정합(self-aligned)적으로 형성된다. 이러한 식으로, 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 위치 맞춤 없이 확실하게 제공할 수 있다.
도 14의 (C)에 나타낸 바와 같이 트랜지스터(200)의 채널 폭 방향에서는, 절연체(222)의 밑면의 높이를 기준으로 하였을 때, 도전체(260)에서 산화물(230b)과 중첩되지 않는 영역의 밑면의 높이는 산화물(230b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(260)가 절연체(250) 등을 개재하여 산화물(230b)의 채널 형성 영역의 측면 및 상면을 덮으면, 도전체(260)의 전계를 산화물(230b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 그러므로 트랜지스터(200)의 온 상태 전류를 크게 하고, 주파수 특성을 높일 수 있다. 절연체(222)의 밑면의 높이를 기준으로 하였을 때, 도전체(260)가 산화물(230a 및 230b)과 중첩되지 않는 영역에서의 도전체(260)의 밑면과 산화물(230b)의 밑면 사이의 거리는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하로 한다.
절연체(280)는 절연체(275) 위에 제공되고, 절연체(250) 및 도전체(260)가 제공된 영역에 개구가 형성되어 있다. 절연체(280)의 상면은 평탄화되어도 좋다. 이 경우, 절연체(280)의 상면은 절연체(250)의 상면 및 도전체(260)의 상면과 대략 높이가 같은 것이 바람직하다.
절연체(282)는 절연체(280)의 상면, 절연체(250)의 상면, 및 도전체(260)의 상면과 접하여 제공된다. 절연체(282)는 물 및 수소 등의 불순물이 위쪽으로부터 절연체(280)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능도 갖는 것이 바람직하다. 절연체(282)는 산소의 투과를 억제하는 배리어 절연막으로서도 기능하는 것이 바람직하다. 절연체(282)로서는, 예를 들어 산화 알루미늄 등의 절연체를 사용할 수 있다. 절연체(212)와 절연체(283) 사이에 끼워진 영역에 수소 등의 불순물을 포획하는 기능을 갖는 절연체(282)를 절연체(280)와 접하여 제공함으로써, 절연체(280) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역에서의 수소량을 일정하게 유지할 수 있다. 특히, 절연체(282)로서 비정질 구조를 갖는 산화 알루미늄을 사용하면, 수소를 더 효과적으로 포획하거나 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 양호한 특성을 갖고, 신뢰성이 높은 트랜지스터(200) 및 반도체 장치를 제작할 수 있다.
도전체(240a 및 240b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용하여 형성되는 것이 바람직하다. 도전체(240a 및 240b)는 적층 구조를 가져도 좋다. 도전체(240)가 적층 구조를 갖는 경우, 절연체(241)와 접하는 도전체는 물 및 수소 등의 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 사용하여 형성되는 것이 바람직하다. 예를 들어 도전체(260a)에 사용할 수 있는 상기 도전성 재료 중 임의의 것을 사용하면 좋다.
절연체(241a 및 241b)로서는, 예를 들어 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등의 절연체를 사용하면 좋다. 절연체(241a 및 241b)는 절연체(283, 282, 및 271)와 접하여 제공되기 때문에, 절연체(280) 등에 포함되는 물 및 수소 등의 불순물이 도전체(240a 및 240b)를 통하여 산화물(230)에 들어가는 것을 방지할 수 있다.
도전체(240a 및 240b)의 상면과 접하여, 배선으로서 기능하는 도전체(246)(도전체(246a 및 246b))를 제공하여도 좋다. 도전체(246)는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함한 도전성 재료를 사용하여 형성되는 것이 바람직하다. 상기 도전체는 적층 구조이어도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층이어도 좋다. 또한 상기 도전체는 절연체의 개구를 메우도록 형성되어도 좋다.
상술한 식으로, 양호한 전기 특성을 갖는 반도체 장치를 제공할 수 있다. 신뢰성이 높은 반도체 장치를 제공할 수도 있다. 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 소비 전력이 낮은 반도체 장치를 제공할 수 있다.
[금속 산화물]
다음으로, 트랜지스터에 사용할 수 있는 금속 산화물(산화물 반도체라고도 함)에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 또는 주석 등을 포함하는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 및 코발트 등 중에서 선택된 하나 이상의 원소를 포함하여도 좋다.
금속 산화물은 스퍼터링법, MOCVD(metal organic chemical vapor deposition)법 등의 CVD법, 또는 ALD법 등으로 형성할 수 있다.
<결정 구조의 분류>
산화물 반도체의 결정 구조의 예로서는, 비정질(completely amorphous 구조를 포함함), CAAC(c-axis-aligned crystalline), nc(nanocrystalline), CAC(cloud-aligned composite), 단결정(single-crystal), 및 다결정(polycrystalline) 구조를 들 수 있다.
막 또는 기판의 결정 구조는 X선 회절(XRD) 스펙트럼을 사용하여 분석할 수 있다. 예를 들어 GIXD(grazing-incidence XRD) 측정에 의하여 얻어지는 XRD 스펙트럼을 사용하여 평가를 할 수 있다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다.
예를 들어 석영 유리 기판의 XRD 스펙트럼의 피크는 좌우 대칭 형상을 갖는다. 한편, 결정 구조를 갖는 IGZO막의 XRD 스펙트럼의 피크는 좌우 비대칭 형상을 갖는다. 좌우 비대칭의 피크는 막 내 또는 기판 내의 결정의 존재를 나타낸다. 바꿔 말하면, XRD 스펙트럼의 피크가 좌우 대칭이 아니면, 막 또는 기판의 결정 구조를 "비정질"로 간주할 수 없다.
막 또는 기판의 결정 구조는 나노빔 전자 회절(NBED)에 의하여 얻어지는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 분석할 수 있다. 예를 들어 석영 유리 기판의 회절 패턴에서는 헤일로 패턴이 관찰되어, 석영 유리 기판이 비정질 상태인 것이 나타난다. 또한 실온에서 형성된 IGZO막의 회절 패턴에서는 헤일로 패턴이 아니라 스폿 형상의 패턴이 관찰된다. 그러므로 실온에서 형성된 IGZO막은 결정 상태도 비정질 상태도 아닌 중간 상태이고, IGZO막이 비정질 상태에 있다고 결론을 내릴 수는 없는 것으로 추정된다.
<<산화물 반도체의 구조>>
산화물 반도체는 구조의 면에서 분류한 경우, 상술한 것과는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 상술한 CAAC-OS 및 nc-OS가 포함된다. 비단결정 산화물 반도체의 다른 예에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체가 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[[CAAC-OS]]
CAAC-OS는 각각이 특정의 방향으로 c축 배향을 갖는 복수의 결정 영역을 갖는 산화물 반도체이다. 또한 특정의 방향이란, CAAC-OS막의 막 두께 방향, CAAC-OS막이 형성되는 면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 결정 영역이란, 주기적인 원자 배열을 갖는 영역을 말한다. 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 규칙적인 영역을 말하기도 한다. CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 갖고, 상기 영역은 변형을 갖는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 규칙적인 영역과, 격자 배열이 규칙적인 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 말한다. 즉 CAAC-OS는 c축 배향을 갖고, a-b면 방향으로는 명확한 배향을 갖지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은 하나 이상의 미소한 결정(최대 직경이 각각 10nm 미만인 결정)으로 형성된다. 결정 영역이 하나의 미소한 결정으로 형성되는 경우, 이 결정 영역의 최대 직경은 10nm 미만이다. 결정 영역이 다수의 미소한 결정으로 형성되는 경우, 이 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 및 타이타늄 등 중 하나 이상)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우가 있다. 이러한 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상으로서 관찰된다.
CAAC-OS막에 대하여 예를 들어 XRD 장치를 사용한 out-of-plane XRD 측정에 의하여 θ/2θ 스캔을 사용하여 구조 분석을 수행하면, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS에 포함되는 금속 원소의 종류 또는 조성 등에 따라 변동되는 경우가 있다.
예를 들어 CAAC-OS막의 전자 회절 패턴에서, 복수의 밝은 스폿이 관찰된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)에 대하여 대칭이다.
상기 특정의 방향으로부터 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자 배열이지만, 단위 격자는 항상 정육각형인 것은 아니고, 비정육각형인 경우가 있다. 상기 변형에는 오각형의 격자 배열 및 칠각형의 격자 배열 등이 포함되는 경우가 있다. 또한 CAAC-OS에서는 변형 근방에서도 명확한 결정립계를 관찰할 수 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제된다. 이것은 a-b면 방향에서 산소 원자의 배열의 밀도가 낮은 것, 그리고 금속 원자가 치환됨으로써 원자 간의 결합 거리가 변화되는 것 등에 의하여 CAAC-OS가 변형을 허용할 수 있기 때문이라고 생각된다.
명확한 결정립계가 관찰되는 결정 구조는 소위 다결정(polycrystal) 구조이다. 결정립계는 재결합 중심이 되고 캐리어를 포획하기 때문에, 예를 들어 트랜지스터의 온 상태 전류 및 전계 효과 이동도가 저하될 가능성이 높다. 따라서 명확한 결정립계가 관찰되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 갖는 결정성 산화물 중 하나이다. 또한 CAAC-OS를 형성하기 위해서는 Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물과 비교하여 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 관찰되지 않는 산화물 반도체이다. 따라서 CAAC-OS에서는, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다. 산화물 반도체의 결정성은 불순물의 침입 또는 결함의 형성 등에 의하여 저하될 경우가 있다. 이것은 CAAC-OS를 불순물 및 결함(예를 들어 산소 결손)의 양이 적은 산화물 반도체라고 할 수 있다는 것을 의미한다. 따라서 CAAC-OS를 포함한 산화물 반도체는 물리적으로 안정적이다. 그러므로 CAAC-OS를 포함한 산화물 반도체는 내열성이 있고 신뢰성이 높다. 또한 CAAC-OS는 제작 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용함으로써 제작 공정의 자유도를 높일 수 있다.
[[nc-OS]]
nc-OS에서는, 미소한 영역(예를 들어 크기가 1nm 이상 10nm 이하의 영역, 특히 크기가 1nm 이상 3nm 이하의 영역)이 주기적인 원자 배열을 갖는다. 바꿔 말하면, nc-OS는 미소한 결정을 포함한다. 또한 상기 미소한 결정의 크기는 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에, 상기 미소한 결정을 나노 결정이라고도 한다. nc-OS에서 상이한 나노 결정들 사이에 결정 배향의 규칙성은 없다. 그러므로 막 전체에서 배향이 관찰되지 않는다. 따라서 분석 방법에 따라서는 nc-OS를 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. nc-OS막에 대하여 예를 들어 XRD 장치를 사용한 out-of-plane XRD 측정에 의하여 θ/2θ 스캔을 사용하여 구조 분석을 수행하면, 결정성을 나타내는 피크가 관찰되지 않는다. 또한 나노 결정의 직경보다 큰 프로브 직경(예를 들어 50nm 이상)을 갖는 전자선을 사용하여 얻어지는 nc-OS막의 제한 시야 전자선 회절 패턴에서 헤일로 패턴이 나타난다. 한편, 나노 결정의 직경과 가깝거나 이보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)을 갖는 전자선을 사용하여 얻어지는 nc-OS막의 나노빔 전자 회절 패턴에서는, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관찰되는 경우가 있다.
[[a-like OS]]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 산화물 반도체이다. a-like OS는 공동(void) 또는 밀도가 낮은 영역을 갖는다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 수소 농도가 높다.
<<산화물 반도체의 구조>>
다음으로, 상기 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[[CAC-OS]]
CAC-OS는 예를 들어 금속 산화물에 포함되는 원소가 고르지 않게 분포된 구성을 갖는다. 고르지 않게 분포된 원소를 포함한 재료는 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기를 갖는다. 또한 금속 산화물에 대한 이하의 설명에서는, 1종류 이상의 금속 원소가 고르지 않게 분포되고, 이 금속 원소를 포함한 영역이 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고 한다. 상기 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기를 갖는다.
또한 CAC-OS는 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성을 갖는다. 이하에서는 이 구성을 클라우드상의 구성이라고도 한다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 갖는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS에 포함되는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비는 각각, [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 높다. 또한 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 높다. 또는 예를 들어 제 1 영역의 [In]은 제 2 영역의 [In]보다 높고, 제 1 영역의 [Ga]은 제 2 영역의 [Ga]보다 낮다. 또한 제 2 영역은 제 1 영역보다 [Ga]이 높고 [In]이 낮다.
구체적으로는, 상기 제 1 영역은 인듐 산화물 또는 인듐 아연 산화물 등을 주성분으로서 포함한다. 상기 제 2 영역은 갈륨 산화물 또는 갈륨 아연 산화물 등을 주성분으로서 포함한다. 즉 상기 제 1 영역은 In을 주성분으로서 포함한 영역이라고 할 수 있다. 상기 제 2 영역은 Ga을 주성분으로서 포함한 영역이라고 할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에 명확한 경계를 관찰할 수 없는 경우가 있다.
In, Ga, Zn, 및 O를 포함하는 In-Ga-Zn 산화물에서의 CAC-OS의 재료 구성에서는, Ga을 주성분으로서 포함한 영역이 CAC-OS의 일부에서 관찰되고, In을 주성분으로서 포함한 영역이 CAC-OS의 일부에서 관찰된다. 이들 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로 CAC-OS는 금속 원소가 고르지 않게 분포된 구조를 갖는 것으로 시사된다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건하에서 스퍼터링법으로 형성할 수 있다. CAC-OS를 스퍼터링법으로 형성하는 경우, 퇴적 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 하나 이상을 사용하면 좋다. 막 형성 시의 퇴적 가스의 총유량에 대한 산소 가스의 유량비는 가능한 한 낮은 것이 바람직하고, 예를 들어 상기 산소 가스의 유량비는 0% 이상 30% 미만이 바람직하고, 0% 이상 10% 이하가 더 바람직하다.
예를 들어 EDX(energy dispersive X-ray spectroscopy)는 EDX 매핑을 얻는 데 사용되며, 그 EDX 매핑에 따르면 In-Ga-Zn 산화물에서의 CAC-OS는 In을 주성분으로서 포함한 영역(제 1 영역)과 Ga을 주성분으로서 포함한 영역(제 2 영역)이 고르지 않게 분포되고 혼합된 구성을 갖는다.
여기서, 제 1 영역은 제 2 영역보다 도전성이 높다. 바꿔 말하면, 제 1 영역을 캐리어가 흐름으로써, 금속 산화물의 도전성이 발현된다. 따라서 제 1 영역이 금속 산화물에서 클라우드상으로 분포되면, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
제 2 영역은 제 1 영역보다 절연성이 높다. 바꿔 말하면, 제 2 영역이 금속 산화물에 분포되면, 누설 전류를 억제할 수 있다.
따라서 CAC-OS를 트랜지스터에 사용하는 경우, 제 1 영역에 기인하는 도전성의 기능과 제 2 영역에 기인하는 절연성의 기능이 상보적으로 작용함으로써, CAC-OS가 스위칭 기능(On/Off 기능)을 가질 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 다른 일부에서는 절연성의 기능을 갖고, 전체로서는 CAC-OS는 반도체의 기능을 갖는다. 도전성의 기능과 절연성의 기능을 분리함으로써, 각 기능을 극대화할 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 상태 전류(I on), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
CAC-OS를 포함한 트랜지스터는 신뢰성이 높다. 따라서 CAC-OS는 표시 장치로 대표되는 다양한 반도체 장치에 적합하게 사용된다.
산화물 반도체는 다양하고 상이한 특성을 나타내는 여러 가지 구조 중 어느 것을 가질 수 있다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, 및 CAAC-OS 중 2개 이상이 포함되어도 좋다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 15를 참조하여 설명한다.
본 실시형태의 표시 장치는 m행 n열(m 및 n은 각각 1 이상의 정수(整數))의 매트릭스로 배치된 복수의 화소를 포함한다. 도 15에는 화소(PIX(i, j))(i는 1 이상 m 이하의 정수, j는 1 이상 n 이하의 정수)의 회로도의 일례를 나타내었다.
도 15의 화소(PIX(i, j))는 발광 디바이스(110)(발광 소자라고도 함), 스위치(SW21), 트랜지스터(M), 및 용량 소자(C1)를 포함한다. 화소(PIX(i, j))는 스위치(SW22)를 더 포함하여도 좋다. 여기서는, 예를 들어 발광 디바이스(110)로서 발광 다이오드를 사용한다. 특히, 발광 디바이스(110)로서 마이크로 발광 다이오드를 사용하는 것이 바람직하다.
본 실시형태에서는, 스위치(SW21)로서 트랜지스터를 사용한다. 스위치(SW21)의 게이트는 주사선(GL1(i))에 전기적으로 접속된다. 스위치(SW21)의 소스 및 드레인 중 한쪽은 신호선(SL(j))에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 트랜지스터(M)의 게이트에 전기적으로 접속된다.
본 실시형태에서는, 스위치(SW22)로서 트랜지스터를 사용한다. 스위치(SW22)의 게이트는 주사선(GL2(i))에 전기적으로 접속된다. 스위치(SW22)의 소스 및 드레인 중 한쪽은 배선(COM)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 트랜지스터(M)의 게이트에 전기적으로 접속된다.
트랜지스터(M)의 게이트는 용량 소자(C1)의 한쪽 전극, 스위치(SW21)의 소스 및 드레인 중 다른 쪽, 그리고 스위치(SW22)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(M)의 소스 및 드레인 중 한쪽은 배선(CATHODE)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 발광 디바이스(110)의 캐소드에 전기적으로 접속된다.
용량 소자(C1)의 다른 쪽 전극은 배선(CATHODE)에 전기적으로 접속된다.
발광 디바이스(110)의 애노드는 배선(ANODE)에 전기적으로 접속된다.
주사선(GL1(i))은 선택 신호를 공급하는 기능을 갖는다. 주사선(GL2(i))은 제어 신호를 공급하는 기능을 갖는다. 신호선(SL(j))은 화상 신호를 공급하는 기능을 갖는다. 배선(COM), 배선(CATHODE), 및 배선(ANODE)의 각각에는 정전위가 공급된다. 발광 디바이스(110)에서는, 애노드 측을 고전위로 하고, 캐소드 측을 애노드 측보다 낮은 전위로 할 수 있다.
스위치(SW21)는 선택 신호에 의하여 제어되고, 화소(PIX(i, j))의 선택 상태를 제어하기 위한 선택 트랜지스터로서 기능한다.
트랜지스터(M)는 게이트에 공급되는 전위에 따라 발광 디바이스(110)에 흐르는 전류를 제어하는 구동 트랜지스터로서 기능한다. 스위치(SW21)가 온일 때, 신호선(SL(j))에 공급되는 화상 신호가 트랜지스터(M)의 게이트에 공급되고, 화상 신호의 전위에 따라 발광 디바이스(110)의 휘도를 제어할 수 있다.
스위치(SW22)는 제어 신호에 기초하여 트랜지스터(M)의 게이트 전위를 제어하는 기능을 갖는다. 구체적으로는, 스위치(SW22)는 트랜지스터(M)를 오프로 하는 전위를 트랜지스터(M)의 게이트에 공급할 수 있다.
스위치(SW22)는 예를 들어 펄스 폭을 제어하는 데 사용할 수 있다. 제어 신호에 기초한 기간, 트랜지스터(M)로부터 발광 디바이스(110)에 전류를 공급할 수 있다. 발광 디바이스(110)는 화상 신호 및 제어 신호에 기초하여 계조를 표현할 수 있다.
여기서, 화소(PIX(i, j))에 포함되는 트랜지스터의 각각으로서는, 채널이 형성되는 반도체층에 금속 산화물(산화물 반도체)을 포함한 트랜지스터를 사용하는 것이 바람직하다.
실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 금속 산화물을 포함한 트랜지스터는 오프 상태 전류가 매우 낮다. 따라서 오프 상태 전류가 낮기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다. 그러므로 특히 용량 소자(C1)에 직렬로 접속되는 스위치(SW21 및 SW22)의 각각으로서는, 산화물 반도체를 포함한 트랜지스터를 사용하는 것이 바람직하다. 다른 트랜지스터도 각각 산화물 반도체를 포함하는 경우, 제작 비용을 절감할 수 있다.
또는 화소(PIX(i, j))에 포함되는 트랜지스터로서, 채널이 형성되는 반도체로서 실리콘을 포함한 트랜지스터를 사용할 수 있다. 특히 단결정 실리콘 또는 다결정 실리콘 등의 결정성이 높은 실리콘을 사용하면, 높은 전계 효과 이동도를 실현할 수 있고, 더 고속으로 동작을 수행할 수 있기 때문에 바람직하다.
또는 화소(PIX(i, j))에 포함되는 트랜지스터 중 하나 이상으로서 산화물 반도체를 포함한 트랜지스터를 사용하고, 다른 트랜지스터로서 실리콘을 포함한 트랜지스터를 사용하는 구조를 채용하여도 좋다.
또한 도 15에서 트랜지스터는 n채널 트랜지스터이지만, p채널 트랜지스터를 사용할 수도 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 도 16의 (A) 및 (B), 도 17의 (A) 및 (B), 도 18의 (A) 및 (B), 도 19의 (A) 및 (B), 도 20의 (A), (B), (C), 및 (D), 그리고 도 21의 (A), (B), (C), (D), (E), 및 (F)를 참조하여 설명한다.
본 실시형태의 전자 기기에는 각각 표시부에 본 발명의 일 형태의 표시 장치가 제공되어 있다. 본 발명의 일 형태의 표시 장치는 표시 품위가 높고 소비 전력이 낮다. 또한 본 발명의 일 형태의 표시 장치는 해상도 및 정세도를 쉽게 높일 수 있다. 따라서 본 발명의 일 형태의 표시 장치는 다양한 전자 기기의 표시부에 사용할 수 있다.
전자 기기의 예에는 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 및 파칭코기 등의 대형 게임기 등, 비교적 큰 화면을 갖는 전자 기기에 더하여, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치가 포함된다.
특히, 본 발명의 일 형태의 표시 장치는 해상도를 높일 수 있기 때문에, 비교적 작은 표시부를 갖는 전자 기기에 적합하게 사용할 수 있다. 이러한 전자 기기의 예에는, 손목시계형 또는 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR 기기, 안경형 AR 기기, 및 MR 기기 등 머리에 장착하는 웨어러블 기기가 포함된다.
본 발명의 일 형태의 표시 장치의 해상도는 HD(화소수: 1280Х720), FHD(화소수: 1920Х1080), WQHD(화소수: 2560Х1440), WQXGA(화소수: 2560Х1600), 4K(화소수: 3840Х2160), 또는 8K(화소수: 7680Х4320)로 높은 것이 바람직하다. 특히, 4K, 8K, 또는 그 이상의 해상도가 바람직하다. 또한 본 발명의 일 형태의 표시 장치의 화소 밀도(정세도)는 300ppi 이상이 바람직하고, 500ppi 이상이 더 바람직하고, 1000ppi 이상이 더욱 바람직하고, 3000ppi 이상이 더욱더 바람직하고, 5000ppi 이상이 더더욱 바람직하고, 7000ppi 이상이 나아가 더 바람직하다. 이와 같이 해상도가 높고 정세도가 높은 표시 장치를 사용함으로써, 휴대용 및 가정용 등의 개인적 용도에서, 전자 기기의 현실감 및 깊이감 등을 더 높일 수 있다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 센서)를 포함하여도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 본 발명의 일 형태의 전자 기기는 다양한 데이터(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능을 가질 수 있다.
도 16의 (A)는 안경형 전자 기기(700)의 사시도이다. 전자 기기(700)는 한 쌍의 표시 패널(701), 한 쌍의 하우징(702), 한 쌍의 광학 부재(703), 한 쌍의 안경다리(704), 프레임(707), 및 코 받침(708) 등을 포함한다.
전자 기기(700)는 표시 패널(701)에 표시된 화상을 광학 부재(703)의 표시 영역(706)에 투영할 수 있다. 광학 부재(703)는 광 투과성을 갖기 때문에, 사용자는 광학 부재(703)를 통하여 시인되는 투과 이미지에 겹쳐져 있는, 표시 영역(706)에 표시된 화상을 볼 수 있다. 따라서 전자 기기(700)는 AR 표시가 가능한 전자 기기이다.
하우징(702) 중 한쪽 또는 각각에는 이들의 앞쪽에 있는 것을 촬영할 수 있는 카메라가 제공되어도 좋다. 하우징(702)은 무선 통신 장치를 가져도 좋고, 이 무선 통신 장치에 의하여 하우징(702)에 영상 신호 등을 공급할 수 있다. 또한 무선 통신 장치 대신에 또는 무선 통신 장치에 더하여, 예를 들어 영상 신호 또는 전원 전위를 공급하는 케이블이 접속될 수 있는 커넥터가 제공되어도 좋다. 또한 하우징(702)에 자이로스코프 센서 등의 가속도 센서가 제공되면, 사용자의 머리의 방향을 검출하고, 그 방향에 대응하는 화상을 표시 영역(706)에 표시할 수 있다.
하우징(702) 중 한쪽 또는 각각에는 프로세서가 제공되어도 좋다. 프로세서는 카메라, 무선 통신 장치, 및 한 쌍의 표시 패널(701) 등, 전자 기기(700)의 구성 요소를 제어하는 기능, 및 화상을 생성하는 기능 등을 갖는다. 프로세서는 AR 표시를 위한 합성 화상을 생성하는 기능을 가져도 좋다.
무선 통신 장치에 의하여 외부의 기기와의 데이터 통신을 수행할 수 있다. 예를 들어 외부로부터 송신되는 데이터를 프로세서에 출력하고, 프로세서는 이 데이터에 기초하여 AR 표시를 위한 화상 데이터를 생성할 수 있다. 외부로부터 송신되는 데이터의 예에는, 화상 데이터와, 생체 센서 장치 등으로부터 송신되는 생체 정보를 갖는 데이터가 포함된다.
전자 기기(700)의 표시 영역(706)에 화상을 투영하는 방법에 대하여 도 16의 (B)를 참조하여 설명한다. 하우징(702)의 내부에는 표시 패널(701)이 제공되어 있다. 광학 부재(703)에는 반사판(712)이 제공되고, 광학 부재(703)의 표시 영역(706)에 상당하는 부분에는 하프 미러로서 기능하는 반사면(713)이 제공된다.
표시 패널(701)로부터 방출된 광(715)은 반사판(712)에 의하여 광학 부재(703)쪽으로 반사된다. 광학 부재(703)에서, 광(715)은 광학 부재(703)의 단부면에 의하여 전반사를 반복하고, 반사면(713)에 도달함으로써, 반사면(713)에 화상이 투영된다. 이에 의하여, 사용자는 반사면(713)에 의하여 반사된 광(715)과, 광학 부재(703)(반사면(713)을 포함함)를 투과한 투과광(716)의 양쪽을 시인할 수 있다.
도 16의 (A) 및 (B)에는, 반사판(712) 및 반사면(713)이 각각 곡면을 갖는 예를 나타내었다. 이 구조로 함으로써, 반사판(712) 및 반사면(713)이 평평한 경우와 비교하여 광학 설계의 자유도를 높이고, 광학 부재(703)의 두께를 줄일 수 있다. 또한 반사판(712) 및 반사면(713)은 평평하여도 좋다.
반사판(712)은 경면(鏡面)을 갖는 부품으로 할 수 있고, 반사율이 높은 것이 바람직하다. 반사면(713)으로서는, 금속막의 반사를 이용한 하프 미러를 사용하여도 좋지만, 전반사 프리즘 등을 사용하면, 투과광(716)의 투과율을 높일 수 있다.
여기서, 하우징(702)은 표시 패널(701)과 반사판(712) 사이에 렌즈를 포함하여도 좋다. 여기서, 하우징(702)은 렌즈와 표시 패널(701) 사이의 거리 및 각도를 조정하는 기구를 포함하는 것이 바람직하고, 이 경우, 초점을 조정하고, 화상을 확대 및 축소할 수 있다. 예를 들어 렌즈 및 표시 패널(701) 중 적어도 한쪽이 광축 방향으로 이동할 수 있도록 구성되는 것이 바람직하다.
하우징(702)은 반사판(712)의 각도를 조정할 수 있는 기구를 포함하는 것이 바람직하다. 반사판(712)의 각도를 변경함으로써, 화상이 표시되는 표시 영역(706)의 위치를 변경할 수 있다. 이에 의하여, 사용자의 눈의 위치에 따라 최적의 위치에 표시 영역(706)을 배치할 수 있다.
하우징(702)에는 배터리(717) 및 무선 급전 모듈(718)이 제공되어 있는 것이 바람직하다. 배터리(717)를 가짐으로써, 다른 배터리를 접속하지 않고 전자 기기(700)를 사용할 수 있기 때문에, 편의성을 높일 수 있다. 또한 무선 급전 모듈(718)을 가짐으로써, 무선으로 충전을 할 수 있기 때문에, 편의성 및 디자인성을 높일 수 있다. 또한 커넥터 등을 사용하여 유선으로 충전을 하는 경우와 비교하여, 접촉 불량 등의 고장의 리스크를 감소시킬 수 있기 때문에, 전자 기기(700)의 신뢰성을 높일 수 있다. 배터리를 안경다리(704)에 제공하여도 좋다.
하우징(702)에는 터치 센서 모듈(719)이 제공되어 있다. 터치 센서 모듈(719)은 하우징(702)의 외측 면이 터치되는지 여부를 검출하는 기능을 갖는다. 도 16의 (B)에서는, 하우징(702)의 표면이 손가락(720)으로 터치되어 있다. 터치 센서 모듈(719)에 의하여 사용자의 탭 조작 또는 슬라이드 조작 등을 검출함으로써, 다양한 처리를 실행할 수 있다. 예를 들어 탭 조작에 의하여 동영상의 일시 정지 또는 재개 등의 처리를 실행할 수 있고, 슬라이드 조작에 의하여 빨리 감기 또는 되감기 등의 처리를 실행할 수 있다. 2개의 하우징(702)의 각각에 터치 센서 모듈(719)을 제공함으로써, 조작의 폭을 넓힐 수 있다.
터치 센서 모듈(719)에는 다양한 터치 센서를 적용할 수 있다. 정전 용량 방식, 저항막 방식, 적외선 방식, 전자기 유도 방식, 표면 탄성파 방식, 및 광학 방식 등의 다양한 방식의 터치 센서 중 임의의 것을 채용할 수 있다. 특히, 정전 용량 센서 또는 광학 센서를 터치 센서 모듈(719)에 사용하는 것이 바람직하다.
광학 터치 센서를 사용하는 경우에는, 수광 디바이스(수광 소자라고도 함)로서 광전 변환 디바이스(광전 변환 소자라고도 함)를 사용할 수 있다. 광전 변환 디바이스의 예에는, 활성층에 무기 반도체 또는 유기 반도체를 사용한 광전 변환 디바이스가 포함된다.
표시 패널(701)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다. 따라서 해상도가 매우 높은 표시가 가능한 전자 기기(700)를 제공할 수 있다.
도 17의 (A)는 안경형 전자 기기(900)의 사시도이다. 전자 기기(900)는 한 쌍의 표시 패널(901), 한 쌍의 하우징(902), 한 쌍의 광학 부재(903), 및 한 쌍의 안경다리(904) 등을 포함한다.
전자 기기(900)는 표시 패널(901)에 표시된 화상을 광학 부재(903)의 표시 영역(906)에 투영할 수 있다. 광학 부재(903)는 광 투과성을 갖기 때문에, 사용자는 광학 부재(903)를 통하여 시인되는 투과 이미지에 겹쳐져 있는, 표시 영역(906)에 표시된 화상을 볼 수 있다. 따라서 전자 기기(900)는 AR 표시가 가능한 전자 기기이다.
전자 기기(900)에 포함되는 표시 패널(901)은 화상을 표시하는 기능에 더하여 화상을 촬영하는 기능을 갖는 것이 바람직하다. 이 경우, 전자 기기(900)는 광학 부재(903)를 통하여 표시 패널(901)에 입사한 광을 수광하고, 이 광을 전기 신호로 변환하고, 이 전기 신호를 출력할 수 있다. 이에 의하여, 사용자의 눈, 또는 사용자 눈 및 그 주변의 화상을 촬영하고, 이 화상을 화상 정보로서 외부 또는 전자 기기(900)에 포함되는 연산부에 출력할 수 있다.
하우징(902)은 각각 앞쪽에 있는 것을 촬영할 수 있는 카메라(905)를 포함한다. 도면에는 나타내지 않았지만, 하우징(902) 중 한쪽에 무선 수신기 또는 케이블을 접속할 수 있는 커넥터를 제공함으로써, 하우징(902)에 영상 신호 등을 공급할 수 있다. 또한 하우징(902)에 자이로스코프 센서 등의 가속도 센서를 제공함으로써, 사용자의 머리의 방향을 검출하고, 그 방향에 대응하는 화상을 표시 영역(906)에 표시할 수 있다. 또한 하우징(902)에는 무선 또는 유선으로 충전할 수 있는 배터리가 제공되는 것이 바람직하다.
다음으로, 전자 기기(900)의 표시 영역(906)에 화상을 투영하는 방법에 대하여 도 17의 (B)를 참조하여 설명한다. 하우징(902)에는 표시 패널(901), 렌즈(911), 및 반사판(912)이 제공되어 있다. 광학 부재(903)의 표시 영역(906)에 상당하는 부분으로서는, 하프 미러로서 기능하는 반사면(913)이 제공된다.
표시 패널(901)로부터 방출된 광(915)은 렌즈(911)를 통과하고, 반사판(912)에 의하여 광학 부재(903)쪽으로 반사된다. 광학 부재(903)에서, 광(915)은 광학 부재(903)의 단부면에 의하여 전반사를 반복하고, 반사면(913)에 도달함으로써, 반사면(913)에 화상이 투영된다. 이에 의하여, 사용자는 반사면(913)에 의하여 반사된 광(915)과, 광학 부재(903)(반사면(913)을 포함함)를 투과한 투과광(916)의 양쪽을 시인할 수 있다.
도 17의 (A) 및 (B)에는, 반사판(912) 및 반사면(913)이 각각 곡면을 갖는 예를 나타내었다. 이 구조로 함으로써, 반사판(912) 및 반사면(913)이 평평한 경우와 비교하여 광학 설계의 자유도를 높이고, 광학 부재(903)의 두께를 줄일 수 있다. 또한 반사판(912) 및 반사면(913)은 평평하여도 좋다.
반사판(912)은 경면을 갖는 부품으로 할 수 있고, 반사율이 높은 것이 바람직하다. 반사면(913)으로서는, 금속막의 반사를 이용한 하프 미러를 사용하여도 좋지만, 전반사 프리즘 등을 사용하면, 투과광(916)의 투과율을 높일 수 있다.
여기서, 전자 기기(900)는 렌즈(911)와 표시 패널(901) 사이의 거리 및/또는 각도를 조정하는 기구를 포함하는 것이 바람직하고, 이 경우, 예를 들어 초점을 조정하고, 화상을 확대 및 축소할 수 있다. 예를 들어 렌즈(911) 및 표시 패널(901) 중 적어도 한쪽이 광축 방향으로 이동할 수 있도록 구성되는 것이 바람직하다.
전자 기기(900)는 반사판(912)의 각도를 조정할 수 있는 기구를 포함하는 것이 바람직하다. 반사판(912)의 각도를 변경함으로써, 화상이 표시되는 표시 영역(906)의 위치를 변경할 수 있다. 이에 의하여, 사용자의 눈의 위치에 따라 최적의 위치에 표시 영역(906)을 배치할 수 있다.
표시 패널(901)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다. 따라서 해상도가 매우 높은 표시가 가능한 전자 기기(900)를 제공할 수 있다.
도 18의 (A) 및 (B)는 고글형 전자 기기(950)의 사시도이다. 도 18의 (A)는 전자 기기(950)의 정면, 상면, 및 왼쪽 측면을 나타낸 사시도이고, 도 18의 (B)는 전자 기기(950)의 배면, 밑면, 및 오른쪽 측면을 나타낸 사시도이다.
전자 기기(950)는 한 쌍의 표시 패널(951), 하우징(952), 한 쌍의 안경다리(954), 완충 부재(955), 및 한 쌍의 렌즈(956) 등을 포함한다. 한 쌍의 표시 패널(951)은 하우징(952)의 내부의 렌즈(956)를 통하여 시인할 수 있도록 배치되어 있다.
전자 기기(950)는 VR 전자 기기이다. 전자 기기(950)를 장착한 사용자는 렌즈(956)를 통하여 표시 패널(951)에 표시되는 화상을 시인할 수 있다. 또한 한 쌍의 표시 패널(951)에 상이한 화상을 표시함으로써, 시차를 사용한 3차원 표시를 수행할 수 있다.
하우징(952)의 뒤쪽에는 입력 단자(957) 및 출력 단자(958)가 제공되어 있다. 입력 단자(957)에는 영상 출력 장치 등으로부터의 영상 신호, 또는 하우징(952)에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다. 출력 단자(958)는 예를 들어 음성 출력 단자로서 기능할 수 있고, 이어폰 또는 헤드폰 등을 접속할 수 있다. 또한 무선 통신에 의하여 음성 데이터를 출력할 수 있거나 외부의 영상 출력 장치로부터 음성을 출력하는 경우에는, 상기 음성 출력 단자는 제공되지 않아도 된다.
전자 기기(950)는 사용자의 눈의 위치에 따라 렌즈(956) 및 표시 패널(951)의 좌우의 위치를 최적의 위치로 조정할 수 있는 기구를 포함하는 것이 바람직하다. 또한 전자 기기(950)는 렌즈(956)와 표시 패널(951) 사이의 거리를 변경함으로써 초점을 조정하는 기구를 포함하는 것이 바람직하다.
표시 패널(951)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다. 따라서 해상도가 매우 높은 표시가 가능한 전자 기기(950)를 제공할 수 있다. 이 결과, 사용자는 높은 몰입감을 얻을 수 있다.
완충 부재(955)는 사용자의 얼굴(이마 또는 뺨 등)과 접촉한다. 완충 부재(955)가 사용자의 얼굴과 밀착하면, 광 누설을 방지할 수 있기 때문에, 몰입감을 높일 수 있다. 완충 부재(955)에는, 전자 기기(950)를 장착한 사용자의 얼굴과 완충 부재(955)가 밀착하도록 푹신한 소재를 사용하는 것이 바람직하다. 예를 들어 실리콘(silicone) 고무, 우레탄, 또는 스펀지 등의 소재를 사용할 수 있다. 또한 완충 부재(955)로서 표면이 척 또는 피혁(천연 피혁 또는 합성 피혁) 등으로 덮인 스펀지 등을 사용하면, 사용자의 얼굴과 완충 부재(955) 사이에 틈이 생기기 어려우므로, 광 누설을 적합하게 방지할 수 있다. 완충 부재(955) 또는 안경다리(954) 등 사용자의 피부와 접촉하는 부재는 탈착할 수 있으면, 청소 또는 교환을 쉽게 할 수 있기 때문에 바람직하다.
도 19의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 포함한다. 표시부(6502)는 터치 패널 기능을 갖는다.
표시부(6502)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 19의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 광 투과성을 갖는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에는 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 회로 기판(6517), 및 배터리(6518) 등이 제공되어 있다.
보호 부재(6510)에는, 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(도면에 나타내지 않았음)에 의하여 고정되어 있다.
표시부(6502)의 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 회로 기판(6517)에 제공된 단자에 접속되어 있다.
표시 패널(6511)로서는 본 발명의 일 형태의 플렉시블 디스플레이를 사용할 수 있다. 그러므로 매우 가벼운 전자 기기를 제공할 수 있다. 표시 패널(6511)은 매우 얇기 때문에, 전자 기기의 두께를 제어하면서, 대용량의 배터리(6518)를 탑재할 수 있다. 표시 패널(6511)의 일부를 접혀 화소부의 뒤쪽에 FPC(6515)에 접속되는 부분을 배치함으로써, 프레임이 좁은 전자 기기를 얻을 수 있다.
도 20의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함되어 있다. 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구조를 나타내었다.
표시부(7000)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 20의 (A)에 나타낸 텔레비전 장치(7100)의 조작은 하우징(7101)에 제공된 조작 스위치 또는 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7000)는 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)에는 리모트 컨트롤러(7111)로부터 출력되는 데이터를 표시하는 표시부가 제공되어도 좋다. 리모트 컨트롤러(7111)에 제공된 조작 키 또는 터치 패널에 의하여, 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등이 제공된 구조를 갖는다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 텔레비전 장치를 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 단방향(송신자로부터 수신자) 또는 쌍방향(예를 들어 송신자와 수신자 사이 또는 수신자들 사이)의 데이터 통신을 수행할 수 있다.
도 20의 (B)에는 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 및 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에는 표시부(7000)가 포함되어 있다.
표시부(7000)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 20의 (C) 및 (D)에 디지털 사이니지의 예를 나타내었다.
도 20의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한 디지털 사이니지는 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 및 마이크로폰 등을 포함할 수 있다.
도 20의 (D)는 원통형의 기둥(7401)에 장착된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.
도 20의 (C) 및 (D)의 각각에 나타낸 표시부(7000)에는 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
표시부(7000)의 면적이 클수록 한번에 제공할 수 있는 데이터양을 늘릴 수 있다. 표시부(7000)가 클수록 더 눈에 띄기 때문에, 예를 들어 광고의 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 사용함으로써, 표시부(7000)에 대한 정지 화상 또는 동영상의 표시에 더하여, 사용자에 의한 직관적인 조작도 가능하기 때문에 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도의 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
도 20의 (C) 및 (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신으로 연동할 수 있는 것이 바람직하다. 예를 들어 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시할 수 있다. 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7000)의 표시를 전환할 수 있다.
디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행시킬 수 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참여하고 즐길 수 있다.
도 21의 (A) 내지 (F)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 센서), 및 마이크로폰(9008) 등을 포함한다.
도 21의 (A) 내지 (F)에 나타낸 전자 기기는 다양한 기능을 갖는다. 예를 들어 전자 기기는 다양한 데이터(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 사용하여 처리를 제어하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하고 처리하는 기능을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 포함하여도 좋다. 전자 기기는 각각 카메라 등을 포함하고, 정지 화상 또는 동영상을 촬영하고, 촬영한 화상을 기록 매체(외부 기록 매체 또는 카메라에 포함된 기록 매체)에 저장하는 기능, 또는 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 21의 (A) 내지 (F)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 21의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 또는 센서(9007) 등이 제공되어도 좋다. 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 도 21의 (A)에는 3개의 아이콘(9050)이 표시되어 있는 예를 나타내었다. 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 정보(9051)의 예에는 이메일의 수신, SNS 메시지의 수신, 또는 전화의 착신의 알림, 이메일 또는 SNS 메시지 등의 제목 및 송신자명, 일시, 시각, 배터리 잔량, 및 전파 강도가 포함된다. 또는 정보(9051)가 표시되어 있는 위치에는 아이콘(9050) 등이 표시되어도 좋다.
도 21의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3개 이상의 면에 정보를 표시하는 기능을 갖는다. 여기서는, 정보(9052), 정보(9053), 및 정보(9054)가 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 넣은 상태에서 휴대 정보 단말기(9102)의 위쪽으로부터 관찰할 수 있는 위치에 표시된 정보(9053)를 확인할 수 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 보고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 21의 (C)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트워치로서 사용할 수 있다. 표시부(9001)의 표시면은 만곡되고 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 예를 들어 무선 통신이 가능한 헤드셋과 휴대 정보 단말기(9200)가 상호로 통신함으로써, 핸즈 프리로 통화를 할 수 있다. 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와의 상호 데이터 전송(傳送) 및 충전을 수행할 수 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 21의 (D) 내지 (F)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 도 21의 (D)는 펼친 상태의 휴대 정보 단말기(9201)의 사시도이고, 도 21의 (F)는 접은 상태의 휴대 정보 단말기(9201)의 사시도이고, 도 21의 (E)는 도 21의 (D) 및 (F)의 한쪽으로부터 다른 쪽으로 변화하는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 높고, 펼친 상태에서는 이음매가 없는 큰 표시 영역을 갖기 때문에 일람성(一覽性)이 높다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 접을 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
ANODE: 배선, CCMG: 색 변환층, CCMR: 색 변환층, CFB: 착색층, CFG: 착색층, CFR: 착색층, COM: 배선, PIX: 화소, SL: 신호선, SW21: 스위치, SW22: 스위치, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 100G: 표시 장치, 100H: 표시 장치, 101: 기판, 102: 절연층, 103: 절연층, 104: 절연층, 105: 차광층, 106: 차광층, 109: 하지막, 110a: 발광 다이오드, 110b: 발광 다이오드, 110c: 발광 다이오드, 110: 발광 디바이스, 113a: 반도체층, 113b: 반도체층, 113: 반도체층, 114a: 발광층, 114b: 발광층, 114: 발광층, 115a: 반도체층, 115b: 반도체층, 115: 반도체층, 116a: 도전층, 116b: 도전층, 116c: 도전층, 116d: 도전층, 116e: 도전층, 116f: 도전층, 117a: 전극, 117b: 전극, 117c: 전극, 117d: 전극, 117e: 전극, 117f: 전극, 117: 전극, 120a: 트랜지스터, 120b: 트랜지스터, 120c: 트랜지스터, 130a: 트랜지스터, 130b: 트랜지스터, 130c: 트랜지스터, 131: 기판, 132: 소자 분리층, 133: 저저항 영역, 134: 절연층, 135: 도전층, 136: 절연층, 137: 도전층, 138: 도전층, 139: 절연층, 141: 절연층, 142: 도전층, 143: 절연층, 150A: LED 기판, 150B: 회로 기판, 150C: LED 기판, 150D: 회로 기판, 151: 기판, 152: 절연층, 161: 도전층, 162: 절연층, 163: 절연층, 164: 절연층, 165: 금속 산화물층, 166: 도전층, 167: 절연층, 168: 도전층, 171: 기판, 172: 배선, 173: 절연층, 174: 전극, 175: 도전층, 176: 접속체, 177: 전극, 178: 전극, 179: 접착층, 181: 절연층, 182: 절연층, 183: 절연층, 184a: 도전층, 184b: 도전층, 185: 절연층, 186: 절연층, 187: 절연층, 188: 절연층, 189a: 도전층, 189b: 도전층, 189c: 도전층, 189d: 도전층, 190a: 도전층, 190b: 도전층, 190c: 도전층, 190d: 도전층, 190e: 도전층, 190f: 도전층, 190: 도전층, 191: 기판, 192: 접착층, 195: 도전체, 200: 트랜지스터, 205a: 도전체, 205b: 도전체, 205c: 도전체, 205: 도전체, 212: 절연체, 214: 절연체, 216: 절연체, 222: 절연체, 224: 절연체, 230a: 산화물, 230b: 산화물, 230: 산화물, 240a: 도전체, 240b: 도전체, 240: 도전체, 241a: 절연체, 241b: 절연체, 241: 절연체, 242a: 도전체, 242b: 도전체, 242: 도전체, 243a: 산화물, 243b: 산화물, 243: 산화물, 246a: 도전체, 246b: 도전체, 246: 도전체, 250a: 절연체, 250b: 절연체, 250: 절연체, 260a: 도전체, 260b: 도전체, 260: 도전체, 271a: 절연체, 271b: 절연체, 271: 절연체, 275: 절연체, 280: 절연체, 282: 절연체, 283: 절연체, 285: 절연체, 700: 전자 기기, 701: 표시 패널, 702: 하우징, 703: 광학 부재, 704: 안경다리, 706: 표시 영역, 707: 프레임, 708: 코 받침, 712: 반사판, 713: 반사면, 715: 광, 716: 투과광, 717: 배터리, 718: 무선 급전 모듈, 719: 터치 센서 모듈, 720: 손가락, 900: 전자 기기, 901: 표시 패널, 902: 하우징, 903: 광학 부재, 904: 안경다리, 905: 카메라, 906: 표시 영역, 911: 렌즈, 912: 반사판, 913: 반사면, 915: 광, 916: 투과광, 950: 전자 기기, 951: 표시 패널, 952: 하우징, 954: 안경다리, 955: 완충 부재, 956: 렌즈, 957: 입력 단자, 958: 출력 단자, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 회로 기판, 6518: 배터리, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기.
본 출원은 2019년 11월 12일에 일본 특허청에 출원된 일련번호 2019-205030의 일본 특허 출원 및 2019년 12월 5일에 일본 특허청에 출원된 일련번호 2019-220314의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (16)

  1. 표시 장치로서,
    제 1 트랜지스터;
    상기 제 1 트랜지스터 위에 있고, 상기 제 1 트랜지스터에 전기적으로 접속되는 제 1 도전층;
    상기 제 1 트랜지스터 위의 제 1 절연층;
    상기 제 1 도전층 위의 제 2 도전층;
    상기 제 1 절연층 위의 제 2 절연층; 및
    상기 제 2 절연층 위에 있고, 상기 제 2 도전층에 전기적으로 접속되는 발광 다이오드를 포함하고,
    상기 제 1 도전층의 상면은 상기 제 1 절연층의 상면과 대략 높이가 같고,
    상기 제 2 도전층의 밑면은 상기 제 2 절연층의 밑면과 대략 높이가 같고,
    상기 제 1 절연층과 상기 제 2 절연층은 서로 접착되어 있고,
    상기 제 1 도전층과 상기 제 2 도전층은 서로 접착되어 있는, 표시 장치.
  2. 표시 장치로서,
    반도체 기판에 채널 형성 영역을 포함한 제 2 트랜지스터;
    상기 제 2 트랜지스터 위의 제 1 트랜지스터;
    상기 제 1 트랜지스터 위에 있고, 상기 제 1 트랜지스터에 전기적으로 접속되는 제 1 도전층;
    상기 제 1 트랜지스터 위의 제 1 절연층;
    상기 제 1 도전층 위의 제 2 도전층;
    상기 제 1 절연층 위의 제 2 절연층; 및
    상기 제 2 절연층 위에 있고, 상기 제 2 도전층에 전기적으로 접속되는 발광 다이오드를 포함하고,
    상기 제 1 도전층의 상면은 상기 제 1 절연층의 상면과 대략 높이가 같고,
    상기 제 2 도전층의 밑면은 상기 제 2 절연층의 밑면과 대략 높이가 같고,
    상기 제 1 절연층과 상기 제 2 절연층은 서로 접착되어 있고,
    상기 제 1 도전층과 상기 제 2 도전층은 서로 접착되어 있는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 1 절연층 사이의 제 3 절연층; 및
    상기 발광 다이오드와 상기 제 2 절연층 사이의 제 4 절연층을 더 포함하고,
    상기 제 1 절연층 및 상기 제 2 절연층은 각각 산화 실리콘을 포함하고,
    상기 제 3 절연층 및 상기 제 4 절연층은 각각 산화 알루미늄, 산화 하프늄, 및 질화 실리콘 중 적어도 하나를 포함하는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층의 밑면과 상기 제 1 도전층의 측면 사이의 각도는 0°보다 크고 90° 이하이고,
    상기 제 2 도전층의 상기 밑면과 상기 제 2 도전층의 측면 사이의 각도는 90° 이상 180° 미만인, 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    제 5 절연층을 더 포함하고,
    상기 제 1 트랜지스터의 게이트 전극의 상면은 상기 제 5 절연층의 상면과 대략 높이가 같은, 표시 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    제 5 절연층을 더 포함하고,
    상기 제 1 트랜지스터는 금속 산화물층, 게이트 절연층, 게이트 전극, 제 3 도전층, 및 제 4 도전층을 포함하고,
    상기 금속 산화물층은 상기 제 3 도전층과 중첩되는 제 1 영역, 상기 제 4 도전층과 중첩되는 제 2 영역, 및 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영열을 포함하고,
    상기 제 3 도전층 및 상기 제 4 도전층은 상기 금속 산화물층 위에 위치하고,
    상기 제 5 절연층은 상기 제 3 도전층 및 상기 제 4 도전층 위에 위치하고,
    상기 제 5 절연층은 상기 제 3 영역과 중첩되는 개구를 포함하고,
    상기 게이트 절연층은 상기 개구의 내측에 위치하고, 상기 제 5 절연층의 측면 및 상기 제 3 영역의 상면과 중첩되고,
    상기 게이트 전극은 상기 개구의 내측에 위치하고, 상기 게이트 절연층을 개재(介在)하여 상기 제 5 절연층의 상기 측면 및 상기 제 3 영역의 상기 상면과 중첩되는, 표시 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은 각각 금을 포함하는, 표시 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 다이오드 위의 기능층을 더 포함하고,
    상기 발광 다이오드로부터 방출되는 광은 상기 기능층을 통하여 상기 표시 장치의 외부에 추출되고,
    상기 기능층은 착색층 및 색 변환층 중 한쪽 또는 양쪽을 포함하는, 표시 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 다이오드는 마이크로 발광 다이오드인, 표시 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 다이오드는 13족 원소 및 15족 원소를 포함한 화합물을 포함하는, 표시 장치.
  11. 표시 모듈로서,
    제 1 항 또는 제 2 항에 따른 표시 장치; 및
    커넥터 및 집적 회로 중 적어도 하나를 포함하는, 표시 모듈.
  12. 전자 기기로서,
    제 11 항에 따른 표시 모듈; 및
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는, 전자 기기.
  13. 전자 기기로서,
    제 1 항 또는 제 2 항에 따른 표시 장치; 및
    터치 센서를 포함한 하우징을 포함하는, 전자 기기.
  14. 표시 장치의 제작 방법으로서,
    제 1 기판 위에 복수의 제 1 트랜지스터를 매트릭스로 형성하는 단계;
    상기 복수의 제 1 트랜지스터 위에, 각각 상기 복수의 제 1 트랜지스터 중 적어도 하나에 전기적으로 접속되는 복수의 제 1 도전층을 형성하는 단계;
    제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하는 단계;
    상기 복수의 발광 다이오드 위에, 각각 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 복수의 제 2 도전층을 형성하는 단계; 및
    상기 복수의 제 1 트랜지스터의 각각이 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 상기 복수의 제 1 도전층의 각각을 상기 복수의 제 2 도전층 중 적어도 하나에 직접 접착함으로써 상기 제 1 기판과 상기 제 2 기판을 접착하는 단계를 포함하는, 표시 장치의 제작 방법.
  15. 표시 장치의 제작 방법으로서,
    제 1 기판에 채널 형성 영역을 각각 포함하는 복수의 제 2 트랜지스터를 형성하는 단계;
    상기 복수의 제 2 트랜지스터 위에 복수의 제 1 트랜지스터를 매트릭스로 형성하는 단계;
    상기 복수의 제 1 트랜지스터 위에, 각각 상기 복수의 제 1 트랜지스터 중 적어도 하나에 전기적으로 접속되는 복수의 제 1 도전층을 형성하는 단계;
    상기 제 2 기판 위에 복수의 발광 다이오드를 매트릭스로 형성하는 단계;
    상기 복수의 발광 다이오드 위에, 각각 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 복수의 제 2 도전층을 형성하는 단계;
    상기 복수의 제 2 트랜지스터의 각각이 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되도록 상기 복수의 제 1 도전층의 각각을 상기 복수의 제 2 도전층 중 적어도 하나에 직접 접착함으로써 상기 제 1 기판과 상기 제 2 기판을 접착하는 단계;
    상기 제 1 기판과 상기 제 2 기판을 서로 접착한 후에 상기 제 2 기판을 박리하는 단계; 및
    상기 제 2 기판을 박리함으로써 노출된 면에 착색층, 색 변환층, 및 차광층 중 적어도 하나를 형성하는 단계를 포함하는, 표시 장치의 제작 방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 복수의 제 2 트랜지스터를 형성하는 단계에서 평탄화 처리를 적어도 한 번 수행하는, 표시 장치의 제작 방법
KR1020227014777A 2019-11-12 2020-10-29 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 KR20220099543A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019205030 2019-11-12
JPJP-P-2019-205030 2019-11-12
JPJP-P-2019-220314 2019-12-05
JP2019220314 2019-12-05
PCT/IB2020/060127 WO2021094862A1 (en) 2019-11-12 2020-10-29 Display unit, display module, electronic device, and method for manufacturing the display unit

Publications (1)

Publication Number Publication Date
KR20220099543A true KR20220099543A (ko) 2022-07-13

Family

ID=75911814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227014777A KR20220099543A (ko) 2019-11-12 2020-10-29 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법

Country Status (6)

Country Link
US (1) US20220367775A1 (ko)
JP (1) JP2021092764A (ko)
KR (1) KR20220099543A (ko)
CN (1) CN114641815A (ko)
TW (1) TW202137543A (ko)
WO (1) WO2021094862A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145590A (ko) * 2020-05-25 2021-12-02 삼성전자주식회사 발광 소자를 포함하는 광원 모듈
KR20240064665A (ko) * 2021-09-10 2024-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN117999598A (zh) * 2021-09-29 2024-05-07 株式会社半导体能源研究所 显示装置、显示模块及电子设备
TWI783724B (zh) * 2021-10-12 2022-11-11 友達光電股份有限公司 顯示面板
TWI814151B (zh) * 2021-11-25 2023-09-01 友達光電股份有限公司 顯示裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US9998119B2 (en) * 2016-05-20 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Also Published As

Publication number Publication date
CN114641815A (zh) 2022-06-17
WO2021094862A1 (en) 2021-05-20
JP2021092764A (ja) 2021-06-17
TW202137543A (zh) 2021-10-01
US20220367775A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11710760B2 (en) Display device, display module, electronic device, and manufacturing method of display device
JP7292276B2 (ja) 表示装置
CN112673411B (zh) 显示装置、显示模块及电子设备
KR20220099543A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US11908850B2 (en) Display device, display module, electronic device, and method for manufacturing display device
CN112136170B (zh) 显示装置、显示模块、电子设备及显示装置的制造方法
WO2021161126A1 (ja) 表示装置および電子機器
WO2021099880A1 (ja) 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
KR20230128008A (ko) 표시 시스템
WO2022137015A1 (ja) 表示装置、表示モジュール、及び、電子機器
TW202418245A (zh) 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法
KR20240004595A (ko) 전자 기기
KR20230113765A (ko) 표시 시스템의 동작 방법