KR20220096886A - Light emitting display apparatus and multi screen display apparatus using the same - Google Patents
Light emitting display apparatus and multi screen display apparatus using the same Download PDFInfo
- Publication number
- KR20220096886A KR20220096886A KR1020200189727A KR20200189727A KR20220096886A KR 20220096886 A KR20220096886 A KR 20220096886A KR 1020200189727 A KR1020200189727 A KR 1020200189727A KR 20200189727 A KR20200189727 A KR 20200189727A KR 20220096886 A KR20220096886 A KR 20220096886A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- disposed
- substrate
- light emitting
- pixel
- Prior art date
Links
Images
Classifications
-
- H01L51/5221—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3023—Segmented electronic displays
-
- H01L27/326—
-
- H01L27/3276—
-
- H01L27/3293—
-
- H01L51/5012—
-
- H01L51/5253—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
Abstract
Description
본 명세서는 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치에 관한 것이다.The present specification relates to a light emitting display device and a multi-screen light emitting display device using the same.
발광 표시 장치는 자체 발광형 발광 표시 장치로써, 액정 발광 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비도 우수하여, 차세대 발광 표시 장치로 각광 받고 있다.The light emitting display device is a self-emission type light emitting display device, and unlike a liquid crystal light emitting display device, it does not require a separate light source and thus can be manufactured in a lightweight and thin form. In addition, the light emitting display device is not only advantageous in terms of power consumption due to low voltage driving, but also has excellent color realization, response speed, viewing angle, and contrast ratio, and thus is in the spotlight as a next-generation light emitting display device.
발광 표시 장치는 2개의 전극 사이에 개재된 발광 소자를 포함하는 발광 소자층의 발광을 통해서 영상을 표시한다. 이때, 발광 소자의 발광에 따라 발생되는 광은 전극과 기판 등을 통해서 외부로 방출된다.A light emitting display device displays an image through light emission of a light emitting element layer including a light emitting element interposed between two electrodes. At this time, the light generated according to the light emission of the light emitting device is emitted to the outside through the electrode and the substrate.
발광 표시 장치는 영상을 표시하도록 구현된 표시 패널을 포함한다. 표시 패널은 영상을 표시하기 위한 복수의 화소를 갖는 표시 영역, 표시 영역 상에 배치된 유기 봉지층을 포함하는 봉지층, 봉지층의 퍼짐을 방지하는 댐, 및 표시 영역을 둘러싸는 베젤 영역을 포함할 수 있다.A light emitting display device includes a display panel configured to display an image. The display panel includes a display area having a plurality of pixels for displaying an image, an encapsulation layer including an organic encapsulation layer disposed on the display area, a dam preventing the encapsulation layer from spreading, and a bezel area surrounding the display area can do.
종래의 발광 표시 장치는 표시 패널의 테두리(또는 가장자리 부분)에 배치된 베젤 영역을 가리기 위한 베젤(또는 기구물)을 필요로 하고, 베젤의 폭으로 인하여 베젤 폭(bezel width)이 증가할 수 있다. 또한, 발광 표시 장치의 베젤 폭이 극한으로 감소할 경우, 수분의 투습에 따른 발광 소자의 열화로 인하여 표시 패널의 신뢰성이 저하될 수 있으며, 유기 봉지층의 미충진 또는 흘러 넘침으로 인하여 표시 패널의 신뢰성이 저하될 수 있다.A conventional light emitting display device requires a bezel (or a device) to cover the bezel area disposed on the edge (or edge portion) of the display panel, and the bezel width may increase due to the width of the bezel. In addition, when the bezel width of the light emitting display device is extremely reduced, the reliability of the display panel may be deteriorated due to deterioration of the light emitting element due to moisture permeation, and the organic encapsulation layer may not be filled or overflowed. Reliability may be reduced.
최근에는 발광 표시 장치를 격자 형태로 배열하여 대화면을 구현하는 멀티 스크린 발광 표시 장치가 상용화되고 있다.Recently, a multi-screen light emitting display device that realizes a large screen by arranging the light emitting display device in a grid has been commercialized.
그러나, 종래의 멀티 스크린 발광 표시 장치는 복수의 발광 표시 장치 각각의 베젤 영역 또는 베젤로 인하여 인접한 발광 표시 장치들 사이에 심(seam)이라는 경계 부분이 존재하게 된다. 이러한 경계 부분은 멀티 스크린 발광 표시 장치의 전체 화면에 하나의 영상을 표시할 때 영상의 단절감(또는 불연속성)을 줌으로써 영상의 몰입도를 저하시킨다.However, in the conventional multi-screen light emitting display device, a boundary portion called a seam exists between adjacent light emitting display devices due to the bezel area or bezel of each of the plurality of light emitting display devices. This boundary portion reduces the immersion of the image by giving a sense of disconnection (or discontinuity) of the image when one image is displayed on the entire screen of the multi-screen light emitting display device.
본 명세서는 수분의 투습에 따른 발광 표시 패널의 신뢰성 저하가 방지되면서도 제로 베젤 폭을 갖는 발광 표시 장치 및 이를 포함하는 멀티 스크린 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.An object of the present specification is to provide a light emitting display device having a zero bezel width while preventing a decrease in reliability of a light emitting display panel due to moisture permeation, and a multi-screen light emitting display device including the same.
본 명세서는 유기 봉지층의 미충진과 흘러 넘침이 방지되고 수분의 투습에 따른 발광 표시 패널의 신뢰성 저하가 방지되면서도 제로 베젤 폭을 갖는 발광 표시 장치 및 이를 포함하는 멀티 스크린 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.The present specification provides a light emitting display device having a zero bezel width and a multi-screen light emitting display device including the same while preventing the organic encapsulation layer from filling and overflowing and reducing the reliability of the light emitting display panel due to moisture permeation make it a technical task.
본 명세서의 예에 따른 해결하고자 하는 과제들은 위에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재 내용으로부터 본 명세서의 기술 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problems to be solved according to the example of the present specification are not limited to the above-mentioned problems, and other problems not mentioned are from the description below to those of ordinary skill in the art to which the technical idea of the present specification belongs. can be clearly understood.
본 명세서의 몇몇 실시예에 따른 발광 표시 장치는 표시부를 갖는 기판, 기판의 표시부 상에 배치된 회로층, 회로층 상에 배치된 평탄화층, 기판의 가장자리 부분을 따라 배치되고 평탄화층의 측면을 둘러싸는 배리어 구조물, 평탄화층과 배리어 구조물 상에 배치된 자발광 소자와 공통 전극을 포함하는 발광 소자층, 및 발광 소자층 상에 배치된 봉지층을 포함하며, 자발광 소자는 배리어 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 배리어 구조물의 윗면과 측면에 연속적으로 이어져 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.A light emitting display device according to some embodiments of the present specification includes a substrate having a display unit, a circuit layer disposed on the display unit of the substrate, a planarization layer disposed on the circuit layer, and a planarization layer disposed along an edge portion of the substrate and surrounding the side surface of the planarization layer. includes a barrier structure, a planarization layer, a light emitting device layer including a self-luminous device and a common electrode disposed on the barrier structure, and an encapsulation layer disposed on the light emitting device layer, wherein the self-luminous device includes top and side surfaces of the barrier structure It is formed only on the upper middle surface, and the common electrode is continuously formed on the upper surface and the side surface of the barrier structure, and may be in direct contact with a circuit layer disposed under the barrier structure.
본 명세서의 몇몇 실시예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 표시부를 갖는 기판, 기판의 표시부 상에 배치된 회로층, 회로층 상에 배치된 평탄화층, 기판의 가장자리 부분을 따라 배치되고 평탄화층의 측면을 둘러싸는 배리어 구조물, 평탄화층과 배리어 구조물 상에 배치된 자발광 소자와 공통 전극을 포함하는 발광 소자층, 및 발광 소자층 상에 배치된 봉지층을 포함하며, 자발광 소자는 배리어 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 배리어 구조물의 윗면과 측면에 연속적으로 이어져 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.A multi-screen display device according to some embodiments of the present specification includes a plurality of display modules disposed along at least one of a first direction and a second direction crossing the first direction, and each of the plurality of display modules is a light emitting display A light emitting display device comprising: a substrate having a display portion; a circuit layer disposed on the display portion of the substrate; a planarization layer disposed on the circuit layer; and a barrier structure disposed along an edge portion of the substrate and surrounding a side surface of the planarization layer , a planarization layer, a light emitting device layer including a self-luminous device and a common electrode disposed on the barrier structure, and an encapsulation layer disposed on the light emitting device layer, wherein the self-luminous device is disposed only on the upper surface of the upper surface and the side surface of the barrier structure. is formed, and the common electrode is continuously formed on the upper surface and the side surface of the barrier structure, and may be in direct contact with a circuit layer disposed under the barrier structure.
위에서 언급된 과제의 해결 수단 이외의 본 명세서의 다양한 예에 따른 구체적인 사항들은 아래의 기재 내용 및 도면들에 포함되어 있다.Specific details according to various examples of the present specification other than the means for solving the above-mentioned problems are included in the description and drawings below.
본 명세서의 일 실시예는 수분의 투습에 따른 신뢰성 저하가 방지되면서도 얇은 베젤 폭을 갖는 발광 표시 장치 및 이를 포함하는 멀티 스크린 발광 표시 장치를 제공할 수 있다.An exemplary embodiment of the present specification may provide a light emitting display device having a thin bezel width while preventing reliability degradation due to moisture permeation, and a multi-screen light emitting display device including the same.
본 명세서의 일 실시예는 유기 봉지층의 미충진과 흘러 넘침이 방지되고 수분의 투습에 따른 발광 표시 패널의 신뢰성 저하가 방지되면서도 제로 베젤 폭을 갖는 발광 표시 장치 및 이를 포함하는 멀티 스크린 발광 표시 장치를 제공할 수 있다.An exemplary embodiment of the present specification provides a light emitting display device having a zero bezel width while preventing the organic encapsulation layer from filling and overflowing, and preventing a decrease in reliability of a light emitting display panel due to moisture permeation, and a multi-screen light emitting display device including the same can provide
본 명세서의 일 실시예는 영상을 단절감 없이 표시할 수 있는 멀티 스크린 발광 표시 장치를 제공할 수 있다.An embodiment of the present specification may provide a multi-screen light emitting display device capable of displaying an image without a sense of disconnection.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the contents of the problems to be solved, the problem solving means, and the effects mentioned above do not specify the essential characteristics of the claims, the scope of the claims is not limited by the matters described in the content of the invention.
도 1은 본 명세서의 일 실시예에 따른 발광 표시 장치를 나타내는 평면도이다.
도 2a는 도 1에 도시된 일 실시예에 따른 하나의 화소를 나타내는 도면이다.
도 2b는 도 1에 도시된 다른 실시예에 따른 하나의 화소를 나타내는 도면이다.
도 2c는 도 1에 도시된 또 다른 실시예에 따른 하나의 화소를 나타내는 도면이다.
도 3은 도 1에 도시된 'A'부분의 확대도이다.
도 4는 도 1과 도 3에 도시된 하나의 화소에 대한 등가 회로도이다.
도 5는 도 1 및 도 3에 도시된 게이트 구동 회로를 나타내는 도면이다.
도 6은 본 명세서의 일 실시예에 따른 발광 표시 장치를 나타내는 후면 사시도이다.
도 7은 본 명세서의 다른 실시예에 따른 발광 표시 장치를 나타내는 후면 사시도이다.
도 8은 도 7에 도시된 선 I-I'의 단면도이다.
도 9는 도 8에 도시된 'B' 부분의 확대도이다.
도 10은 도 7에 도시된 선 II-II'의 단면도이다.
도 11은 도 8에 도시된 'C' 부분의 확대도이다.
도 12는 도 8, 도 10, 및 도 11에 도시된 배리어 구조물의 구조를 나타내는 도면이다.
도 13은 도 7에 도시된 선 I-I'의 다른 단면도이다.
도 14는 도 7에 도시된 선 II-II'의 다른 단면도이다.
도 15는 도 7에 도시된 선 I-I'의 또 다른 단면도이다.
도 16은 도 7에 도시된 선 II-II'의 또 다른 단면도이다.
도 17은 도 15에 도시된 'D' 부분의 확대도이다.
도 18은 본 명세서의 일 실시예에 따른 멀티 스크린 표시 장치를 나타내는 도면이다.
도 19는 도 18에 도시된 선 III-III'의 단면도이다.1 is a plan view illustrating a light emitting display device according to an exemplary embodiment of the present specification.
FIG. 2A is a diagram illustrating one pixel according to the exemplary embodiment shown in FIG. 1 .
FIG. 2B is a diagram illustrating one pixel according to another exemplary embodiment illustrated in FIG. 1 .
FIG. 2C is a diagram illustrating one pixel according to another exemplary embodiment illustrated in FIG. 1 .
FIG. 3 is an enlarged view of part 'A' shown in FIG. 1 .
4 is an equivalent circuit diagram of one pixel shown in FIGS. 1 and 3 .
5 is a diagram illustrating the gate driving circuit shown in FIGS. 1 and 3 .
6 is a rear perspective view illustrating a light emitting display device according to an exemplary embodiment of the present specification.
7 is a rear perspective view illustrating a light emitting display device according to another exemplary embodiment of the present specification.
Fig. 8 is a cross-sectional view taken along the line II' shown in Fig. 7;
9 is an enlarged view of part 'B' shown in FIG. 8 .
FIG. 10 is a cross-sectional view taken along line II-II' shown in FIG. 7 .
11 is an enlarged view of part 'C' shown in FIG. 8 .
12 is a view showing the structure of the barrier structure shown in FIGS. 8, 10, and 11 .
Fig. 13 is another cross-sectional view taken along the line II' shown in Fig. 7;
14 is another cross-sectional view taken along the line II-II' shown in FIG. 7 .
Fig. 15 is another cross-sectional view taken along the line II' shown in Fig. 7;
Fig. 16 is another cross-sectional view taken along the line II-II' shown in Fig. 7;
17 is an enlarged view of part 'D' shown in FIG. 15 .
18 is a diagram illustrating a multi-screen display device according to an exemplary embodiment of the present specification.
19 is a cross-sectional view taken along line III-III' shown in FIG. 18;
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present specification, and a method for achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the present embodiments allow the disclosure of the present specification to be complete, and common knowledge in the technical field to which this specification belongs It is provided to fully inform those who have the scope of the invention, and the present specification is only defined by the scope of the claims.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다," "갖는다," "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are exemplary, and thus the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in the description of the present specification, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present specification, the detailed description thereof will be omitted. When "includes," "has," "consisting of," etc. mentioned in this specification are used, other parts may be added unless "only" is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no explicit description of the error range, it is interpreted as including the error range.
위치 관계에 대한 설명일 경우, 예를 들면, "상에," "상부에," "하부에," "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들면, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of the two parts is described as "on," "upper," "lower," "nextly", for example, "just" Alternatively, one or more other parts may be placed between two parts unless "directly" is used.
시간 관계에 대한 설명일 경우, "후에," 에 "이어서," "다음에," "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, when the temporal precedence is described as “after,” to “following,” “after,” “before”, etc., it is not continuous unless “immediately” or “directly” is used. cases may be included.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present specification.
본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present specification, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected,” “coupled,” or “connected” to another component, the component may be directly connected or connected to the other component, but indirectly without specifically expressly stated. It should be understood that other components may be “interposed” between each component that is connected or can be connected.
"적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들면, "제 1, 제 2, 및 제 3 구성요소의 적어도 하나"의 의미는 제 1, 제 2, 또는 제 3 구성요소뿐만 아니라, 제 1, 제 2, 및 제 3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다. “At least one” should be understood to include all combinations of one or more of the associated elements. For example, the meaning of "at least one of the first, second, and third components" means not only the first, second, or third components, but also two of the first, second, and third components. It can be said to include a combination of all or more components.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present specification may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be
이하, 첨부된 도면 및 실시예를 통해 본 명세서의 실시예를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.Hereinafter, referring to the embodiments of the present specification through the accompanying drawings and embodiments, as follows. The scales of the components shown in the drawings have different scales from the actual ones for convenience of description, and thus are not limited to the scales shown in the drawings.
도 1은 본 명세서의 일 실시예에 따른 발광 표시 장치를 나타내는 평면도이다.1 is a plan view illustrating a light emitting display device according to an exemplary embodiment of the present specification.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 발광 표시 장치(또는 표시 패널)(10)는 표시부(AA)를 갖는 기판(100), 기판(100)의 표시부(AA) 상에 복수의 화소(P), 및 배리어 구조물(104)을 포함할 수 있다.Referring to FIG. 1 , a light emitting display device (or display panel) 10 according to an exemplary embodiment of the present specification includes a
기판(100)은 제 1 기판, 베이스 기판, 또는 화소 어레이 기판으로 표현될 수 있다. 예를 들어, 기판(100)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다.The
표시부(AA)는 영상이 표시되는 영역으로써, 활성부, 활성 영역, 또는 표시 영역으로 표현될 수도 있다. 표시부(AA)의 크기는 기판(또는 발광 표시 장치)(10)의 크기와 동일할 수 있다. 예를 들어, 표시부(AA)의 크기는 기판(100)의 제 1 면의 전체 크기와 동일할 수 있다. 이에 따라, 표시부(AA)는 기판(100)의 전면 전체에 구현(또는 배치)됨으로써 기판(100)은 표시부(AA) 전체를 둘러싸도록 제 1 면의 가장자리 부분을 따라 마련되는 불투명한 비표시 영역을 포함하지 않는다. 따라서, 발광 표시 장치의 전면 전체는 표시부(AA)를 구현할 수 있다.The display area AA is an area on which an image is displayed and may be expressed as an active area, an active area, or a display area. The size of the display unit AA may be the same as the size of the substrate (or the light emitting display device) 10 . For example, the size of the display unit AA may be the same as the overall size of the first surface of the
표시부(AA)의 끝단(또는 최외곽)은 기판(100)의 외측면(OS)과 중첩하거나 기판(100)의 외측면(OS)에 정렬(align)될 수 있다. 예를 들어, 발광 표시 장치의 두께 방향(Z)을 기준으로, 표시부(AA)의 측면은 기판(100)의 외측면(OS)으로부터 수직하게 연장된 수직 연장선에 정렬될 수 있다. 표시부(AA)의 측면은 별도의 기구물에 의해 둘러싸이지 않고 오직 공기(air)에 의해서만 둘러싸일 수 있다. 즉, 표시부(AA)의 모든 측면은 별도의 기구물에 의해 둘러싸이지 않고 공기(air)와 직접 접촉하는 구조가 될 수 있다. 따라서, 표시부(AA)의 끝단과 대응되는 기판(100)의 외측면(OS)이 공기에 의해서만 둘러싸임으로써 본 명세서에 따른 발광 표시 장치는 표시부(AA)의 끝단(또는 측면)이 불투명한 비표시 영역 아닌 공기(air)에 의해 둘러싸이는 에어-베젤(air-bezel) 구조 또는 베젤이 없는(또는 제로화된 베젤) 구조를 가질 수 있다.The end (or outermost) of the display unit AA may overlap the outer surface OS of the
복수의 화소(P)는 기판(100)의 표시부(AA) 상에 제 1 방향(X)과 제 2 방향(Y) 각각을 따라 제 1 간격(D1)을 가지도록 배열(또는 배치)될 수 있다. 제 1 방향(X)은 가로 방향 또는 수평 방향이거나 기판(100) 또는 발광 표시 장치의 제 1 길이 방향(예를 들면, 가로 길이 방향)일 수 있다. 제 2 방향(Y)은 세로 방향 또는 수직 방향이거나 기판(100) 또는 발광 표시 장치의 제 2 길이 방향(예를 들면, 세로 길이 방향)일 수 있다.The plurality of pixels P may be arranged (or arranged) on the display unit AA of the
복수의 화소(P) 각각은 기판(100)의 표시부(AA) 상에 정의된 복수의 화소 영역 상에 구현될 수 있다. 복수의 화소 영역 각각은 제 1 방향(X)과 나란한 제 1 길이(L1), 및 제 2 방향(Y)과 나란한 제 2 길이(L2)를 가질 수 있다. 제 1 길이(L1)는 제 2 길이(L2)와 동일하거나 제 1 간격(D1)과 동일할 수 있다. 제 1 길이(L1)와 제 2 길이(L2)는 제 1 간격(D1)과 동일할 수 있다. 이에 따라, 복수의 화소(또는 화소 영역)(P)는 모두 동일한 크기를 가질 수 있다.Each of the plurality of pixels P may be implemented on a plurality of pixel areas defined on the display unit AA of the
제 1 방향(X)과 제 2 방향(Y) 각각을 따라 인접한 2개의 화소(P)는 제조 공정 상의 오차 범위 내에서 동일한 제 1 간격(D1)을 가질 수 있다. 제 1 간격(D1)은 인접한 2개의 화소(P) 사이의 피치(pitch)(또는 화소 피치)일 수 있다. 예를 들어, 제 1 간격(또는 화소 피치)(D1)은 인접한 2개의 화소(P) 각각의 중심부 사이의 최단 거리(또는 최단 길이)일 수 있다.Two pixels P adjacent in each of the first direction X and the second direction Y may have the same first interval D1 within an error range in the manufacturing process. The first interval D1 may be a pitch (or pixel pitch) between two adjacent pixels P. For example, the first interval (or pixel pitch) D1 may be the shortest distance (or the shortest length) between the centers of each of the two adjacent pixels P.
일 실시예에 따른 복수의 화소(P) 각각은 기판(100) 상의 화소 영역에 구현된 화소 회로를 포함하는 회로층, 및 회로층 상에 배치되어 화소 회로에 연결된 발광 소자층을 포함할 수 있다. 화소 회로는 화소 영역에 배치된 화소 구동 라인들로부터 공급되는 데이터 신호와 스캔 신호에 응답하여 데이터 신호에 대응되는 데이터 전류를 출력한다. 발광 소자층은 화소 회로로부터 공급되는 데이터 전류에 의해 발광하는 자발광 소자를 포함할 수 있다. 이러한 화소 구동 라인들, 화소 회로, 및 발광 소자층에 대해서는 후술한다.Each of the plurality of pixels P according to an embodiment may include a circuit layer including a pixel circuit implemented in a pixel area on the
복수의 화소(P)는 최외곽 화소들(Po) 및 내부 화소들(Pi)로 구분될 수 있다.The plurality of pixels P may be divided into outermost pixels Po and internal pixels Pi.
최외곽 화소들(Po)은 복수의 화소(P) 중에서 기판(100)의 외측면(OS)에 가장 인접하게 배치된 화소들일 수 있다.The outermost pixels Po may be pixels disposed closest to the outer surface OS of the
최외곽 화소들(Po)의 중심부와 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 간격(D1)의 절반이거나 절반 이하일 수 있다. 예를 들어, 제 2 간격(D2)은 최외곽 화소들(Po)의 중심부와 기판(100)의 외측면(OS) 사이의 최단 거리(또는 최단 길이)일 수 있다.The second interval D2 between the center of the outermost pixels Po and the outer surface OS of the
제 2 간격(D2)이 제 1 간격(D1)의 절반을 초과할 때, 기판(100)은 제 1 간격(D1)의 절반과 제 2 간격(D2)의 차이만큼 표시부(AA)보다 더 큰 크기를 가져야만 하고, 이로 인해, 최외곽 화소(Po)의 끝단과 기판(100)의 외측면(OS) 사이의 영역은 표시부(AA) 전체를 둘러싸는 비표시 영역으로 구성될 수 있다. 예를 들어, 제 2 간격(D2)이 제 1 간격(D1)의 절반을 초과할 때, 기판(100)은 표시부(AA) 전체를 둘러싸는 비표시 영역에 따른 베젤 영역을 필연적으로 포함하게 된다. 이와 달리, 제 2 간격(D2)이 제 1 간격(D1)의 절반이거나 절반 이하일 때, 최외곽 화소(Po)의 끝단이 기판(100)의 외측면(OS)에 정렬되거나 표시부(AA)의 끝단(AAa)이 기판(100)의 외측면(OS)에 정렬될 수 있으며, 이로 인하여, 표시부(AA)는 기판(100)의 전면 전체에 구현(또는 배치)될 수 있다.When the second interval D2 exceeds half of the first interval D1 , the
내부 화소들(Pi)은 복수의 화소(P) 중에서 최외곽 화소들(Po)을 제외한 나머지 화소들 또는 복수의 화소(P) 중에서 최외곽 화소들(Po)에 의해 둘러싸이는 화소들일 수 있다. 이러한 내부 화소들(Pi)은 최외곽 화소(Po)와 다른 구성 또는 구조로 구현될 수 있다.The internal pixels Pi may be pixels other than the outermost pixels Po among the plurality of pixels P or pixels surrounded by the outermost pixels Po among the plurality of pixels P. These internal pixels Pi may be implemented in a configuration or structure different from that of the outermost pixel Po.
배리어 구조물(104)은 기판(100)의 가장자리 부분에 구현되거나 표시부(AA)에 배치된 최외곽 화소들(Po)의 가장자리 부분에 구현될 수 있다. 예를 들어, 배리어 구조물(104)은 최외곽 화소들(Po) 각각의 중심부와 기판(100)의 외측면(OS) 사이에 폐루프 라인 형태(또는 폐루프 형태)를 가지도록 배치될 수 있다. 이에 의해, 최외곽 화소(Po)는 배리어 구조물(104)을 포함함으로써 배리어 구조물(104)을 포함하지 않는 내부 화소(Pi)와 다른 구성 또는 구조로 구현될 수 있다.The
일 실시예에 따른 배리어 구조물(104)은 최외곽 화소들(Po)의 가장자리 부분에서 발광 소자층의 자발광 소자만을 분리(또는 단절)시킴으로써 측면 투습 경로를 차단하고, 이를 통해 측면 투습에 의한 발광 소자층의 신뢰성 저하를 방지하거나 최소화할 수 있다. 이 경우, 배리어 구조물(104)은 기판(100) 또는 최외곽 화소들(Po)의 가장자리 부분에서 자발광 소자만을 물리적으로 분리하는 기능, 및 기판(100)의 측면 방향에서의 수분 침투를 방지하는 기능을 포함할 수 있다.The
다른 실시예에 따른 배리어 구조물(104)은 최외곽 화소들(Po)의 가장자리 부분에서 발광 소자층 상에 배치된 봉지층(encapsulation layer) 중 유기 봉지층의 퍼짐 또는 흘러 넘침(overflow)을 차단하는 역할을 할 수 있다. 이 경우, 배리어 구조물(104)은 기판(100) 또는 최외곽 화소들(Po)의 가장자리 부분에서 자발광 소자만을 물리적으로 분리하는 기능, 유기 봉지층의 퍼짐 또는 흘러 넘침(over flow)을 차단하는 기능, 및 기판(100)의 측면 방향에서의 수분 침투를 방지하는 기능을 포함할 수 있다.The
본 명세서의 일 실시예에 따른 발광 표시 장치(또는 표시 패널)(10)는 그루브 라인(105)을 더 포함할 수 있다.The light emitting display device (or display panel) 10 according to the exemplary embodiment of the present specification may further include a
그루브 라인(105)은 배리어 구조물(104)의 내측 영역에 정의된 그루브 영역(또는 도랑 영역)에 배치될 수 있다. 일 실시예에 따르면, 그루브 라인(105)은 평탄화층(102)의 측면과 배리어 구조물(104) 사이에 폐루프 라인 형태를 가지도록 배치될 수 있다. 예를 들어, 그루브 라인(105)은 배리어 구조물(104)의 내측 영역의 그루브 영역에 배치되어 있던 구조물 및/또는 단차부 등이 모두 제거되어 형성되거나 구현될 수 있다. 예를 들어, 그루브 라인(105)은 평탄화층(102)의 측면과 배리어 구조물(104) 사이에 배치된 회로층이 노출되도록 구현될 수 있다.The
본 명세서의 일 실시예에 따른 발광 표시 장치(또는 표시 패널)(10)는 패드부(110)를 더 포함할 수 있다.The light emitting display device (or display panel) 10 according to the exemplary embodiment of the present specification may further include a
패드부(110)는 제 1 패드부 또는 전면 패드부일 수 있다. 패드부(110)는 구동 회로부로부터 데이터 신호, 게이트 제어 신호, 화소 구동 전원, 레퍼런스 전압, 및 화소 공통 전압 등을 수신하기 위한 복수의 패드를 포함할 수 있다.The
패드부(110)는 제 1 방향(X)과 나란한 기판(100)의 제 1 면 중 제 1 가장자리 부분에 배치되어 있는 최외곽 화소들(Po)에 포함될 수 있다. 즉, 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소들(Po)은 복수의 패드 중 적어도 하나를 포함할 수 있다. 이에 따라, 복수의 패드는 표시부(AA) 내부에 배치되거나 포함됨으로써 기판(100) 상에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다. 따라서, 최외곽 화소(Po)는 패드부(110)를 포함함으로써 패드부(110)를 포함하지 않는 내부 화소(Pi)와 다른 구성 또는 구조로 구현될 수 있다.The
예를 들어, 패드부(110)가 최외곽 화소들(Po) 내부에 형성되지 않고, 최외곽 화소들(Po)과 기판(100)의 외측면(OS) 사이에 배치될 때, 기판(100)은 패드부(110)가 형성되는 영역에 대응되는 비표시 영역을 가지게 되며, 이러한 비표시 영역으로 인하여 최외곽 화소들(Po)과 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)은 제 1 간격(D1)의 절반을 초과하게 될 뿐만 아니라 기판(100) 전체가 표시부(AA)으로 구현될 수 없게 되며, 비표시 영역을 가리기 위한 별도의 베젤이 필요하게 된다. 이와 달리, 본 명세서에 따른 패드부(110)는 기판(100)의 외측면(OS)과 최외곽 화소들(Po) 사이에 배치되어 최외곽 화소들(Po) 내에 포함되며, 이로 인하여 기판(100)의 외측면(OS)과 최외곽 화소들(Po) 사이에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다.For example, when the
일 실시예에 따른 패드부(110)는 제 1 화소 구동 전원 패드들, 제 1 데이터 패드들, 제 1 레퍼런스 전압 패드들, 제 1 게이트 패드들, 및 제 1 화소 공통 전압 패드들을 포함할 수 있으나, 이에 한정되는 것은 아니다.The
본 명세서의 일 실시예에 따른 발광 표시 장치(또는 표시 패널)(10)는 게이트 구동 회로(150)를 더 포함할 수 있다.The light emitting display device (or display panel) 10 according to the exemplary embodiment of the present specification may further include a
게이트 구동 회로(150)는 기판(100) 상에 배치된 화소들(P)에 스캔 신호(또는 게이트 신호)를 공급할 수 있도록 표시부(AA) 내에 배치된다. 게이트 구동 회로(150)는 제 1 방향(X)과 나란한 수평 라인에 배치된 화소들(P)에 스캔 신호를 동시에 공급할 수 있다. 예를 들어, 게이트 구동 회로(150)는 하나의 수평 라인에 배치된 화소들(P)에 적어도 하나의 스캔 신호를 공급할 수 있다.The
일 실시예에 따른 게이트 구동 회로(150)는 복수의 스테이지 회로부를 포함하는 쉬프트 레지스터로 구현될 수 있다. 즉, 본 예에 따른 발광 표시 장치는 기판(100) 상의 표시부(AA)에 배치되고 화소들(P)에 스캔 신호를 공급하는 쉬프트 레지스터를 포함할 수 있다.The
복수의 스테이지 회로부 각각은 제 1 방향(X)을 따라 기판(100)의 각 수평 라인에 이격 배치된 복수의 브랜치 회로(branch circuit)를 포함할 수 있다. 복수의 브랜치 회로 각각은 적어도 하나의 박막 트랜지스터(또는 브랜치 박막 트랜지스터)를 포함하고, 제 1 방향(X)을 따라 한 수평 라인 내에서 적어도 하나의 화소(P)(또는 화소 영역) 사이마다 하나씩 배치될 수 있다. 이러한 복수의 스테이지 회로부 각각은 표시부(AA) 내에서 복수의 화소(P) 사이에 흩어져 배치된 게이트 제어 라인들을 통해서 공급되는 게이트 제어 신호에 따른 복수의 브랜치 회로의 구동에 따라 스캔 신호를 생성하여 해당하는 수평 라인에 배치되어 있는 화소들(P)에 스캔 신호를 공급할 수 있다.Each of the plurality of stage circuit units may include a plurality of branch circuits spaced apart from each other on each horizontal line of the
도 2a는 도 1에 도시된 일 실시예에 따른 하나의 화소를 나타내는 도면이고, 도 2b는 도 1에 도시된 다른 실시예에 따른 하나의 화소를 나타내는 도면이며, 도 2c는 도 1에 도시된 또 다른 실시예에 따른 하나의 화소를 나타내는 도면이다.FIG. 2A is a diagram illustrating one pixel according to the exemplary embodiment illustrated in FIG. 1 , FIG. 2B is a diagram illustrating one pixel according to another exemplary embodiment illustrated in FIG. 1 , and FIG. 2C is the diagram illustrated in FIG. 1 . It is a diagram illustrating one pixel according to another embodiment.
도 1 및 도 2a를 참조하면, 본 명세서의 일 실시예에 따른 하나의 화소(또는 단위 화소)(P)는 화소 영역(PA)에 배치된 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4)를 포함할 수 있다.1 and 2A , one pixel (or unit pixel) P according to an exemplary embodiment of the present specification includes first to fourth sub-pixels SP1, SP2, and SP3 disposed in the pixel area PA. , SP4).
제 1 부화소(SP1)는 화소 영역(PA)의 제 1 부화소 영역에 배치되고, 제 2 부화소(SP2)는 화소 영역(PA)의 제 2 부화소 영역에 배치되고, 제 3 부화소(SP3)는 화소 영역(PA)의 제 3 부화소 영역에 배치되고, 제 4 부화소(SP4)는 화소 영역(PA)의 제 4 부화소 영역에 배치될 수 있다.The first subpixel SP1 is disposed in the first subpixel area of the pixel area PA, the second subpixel SP2 is disposed in the second subpixel area of the pixel area PA, and the third subpixel SP3 may be disposed in the third subpixel area of the pixel area PA, and the fourth subpixel SP4 may be disposed in the fourth subpixel area of the pixel area PA.
일 실시예에 따른 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각은 2Х2 형태 또는 쿼드(quad) 구조로 배치될 수 있다. 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각은 발광 영역(EA1, EA2, EA3, EA4) 및 회로 영역(CA1, CA2, CA3, CA4)을 포함할 수 있다. 예를 들어, 발광 영역(EA1, EA2, EA3, EA4)은 개구 영역, 개구부, 또는 발광부로 표현할 수 있다.Each of the first to fourth sub-pixels SP1 , SP2 , SP3 , and SP4 according to an embodiment may be disposed in a 2Х2 shape or a quad structure. Each of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 may include an emission area EA1 , EA2 , EA3 , EA4 and a circuit area CA1 , CA2 , CA3 , and CA4 . For example, the light emitting areas EA1 , EA2 , EA3 , and EA4 may be expressed as an opening area, an opening, or a light emitting part.
제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 서로 동일한 크기를 갖는 정사각 형태를 갖는 균등 쿼드 구조를 가질 수 있다. 일 실시예에 따르면, 균등 쿼드 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기보다 작은 크기를 가지면서 부화소 영역 내에서 화소(P)의 중심부(CP) 쪽으로 치우져 배치되거나 화소(P)의 중심부(CP)에 집중되어 배치될 수 있다. 다른 실시예에 따르면, 균등 쿼드 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기보다 작은 크기를 가지면서 해당하는 부화소 영역의 중심부에 배치될 수 있다.Each of the light emitting areas EA1 , EA2 , EA3 , and EA4 of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 may have an equivalent quad structure having a square shape having the same size as each other. According to an embodiment, the light emitting areas EA1 , EA2 , EA3 , and EA4 having an even quad structure have a size smaller than a quarter size of the pixel P and the central portion CP of the pixel P in the subpixel area. ), or may be arranged to be concentrated in the center CP of the pixel P. According to another exemplary embodiment, the light emitting areas EA1 , EA2 , EA3 , and EA4 having a uniform quad structure may have a size smaller than a quarter size of the pixel P and be disposed in the center of the corresponding subpixel area.
도 1 및 도 2b를 참조하면, 다른 실시예에 따른 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각은 각기 다른 크기를 갖는 비균등 쿼드 구조로 배치될 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 각기 다른 크기를 갖는 비균등 쿼드 구조로 배치될 수 있다.1 and 2B , each of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 according to another exemplary embodiment may be arranged in a non-uniform quad structure having different sizes. For example, the emission areas EA1 , EA2 , EA3 , and EA4 of each of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 may be arranged in a non-uniform quad structure having different sizes.
비균등 쿼드 구조를 갖는 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 크기는 해상도, 발광 효율, 또는 화질 등에 따라 설정될 수 있다. 일 실시예에 따르면, 발광 영역(EA1, EA2, EA3, EA4)이 비균등 쿼드 구조를 가질 때, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4) 중 제 4 부화소(SP4)의 발광 영역(EA4)이 가장 작은 크기를 가질 수 있고, 제 3 부화소(SP3)의 발광 영역(EA3)이 가장 큰 크기를 가질 수 있다. 예를 들어, 비균등 쿼드 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 중심부(CP) 주변에 집중되어 배치될 수 있다.The size of each of the first to fourth sub-pixels SP1 , SP2 , SP3 , and SP4 having a non-uniform quad structure may be set according to resolution, luminous efficiency, or image quality. According to an embodiment, when the emission areas EA1 , EA2 , EA3 , and EA4 have a non-uniform quad structure, each of the emission areas EA1 and EA2 of the first to fourth sub-pixels SP1 , SP2 , SP3 and SP4 , EA3 and EA4 , the emission area EA4 of the fourth subpixel SP4 may have the smallest size, and the emission area EA3 of the third subpixel SP3 may have the largest size. For example, the emission areas EA1 , EA2 , EA3 , and EA4 having a non-uniform quad structure may be concentrated around the central portion CP of the pixel P.
도 1 및 도 2c를 참조하면, 또 다른 실시예에 따른 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각은 1Х4 형태 또는 균등 스트라이프(stripe) 구조를 가질 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 1Х4 형태 또는 균등 스트라이프(stripe) 구조를 가질 수 있다.1 and 2C , each of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 according to another exemplary embodiment may have a 1Х4 shape or a uniform stripe structure. For example, each of the light emitting areas EA1 , EA2 , EA3 , and EA4 of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 may have a 1Х4 shape or a uniform stripe structure.
균등 스트라이프 구조를 갖는 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 제 1 방향(X)과 나란한 단변과 제 2 방향(Y)과 나란한 장변을 갖는 직사각 형태를 가질 수 있다.The light emitting areas EA1, EA2, EA3, and EA4 of each of the first to fourth subpixels SP1, SP2, SP3, and SP4 having a uniform stripe structure have a short side parallel to the first direction (X) and a second direction (Y). ) and may have a rectangular shape with a long side parallel to it.
일 실시예에 따른 균등 스트라이프 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기보다 작은 크기를 가지면서 부화소 영역 내에서 화소(P)의 중심부(CP) 쪽으로 치우져 배치되거나 화소(P)의 중심부(CP)에 집중되어 배치될 수 있다.The light emitting areas EA1 , EA2 , EA3 , and EA4 having a uniform stripe structure according to an exemplary embodiment have a size smaller than a quarter size of the pixel P and the central portion CP of the pixel P in the sub-pixel area It may be disposed to be shifted toward the side or may be disposed to be concentrated in the central portion CP of the pixel P.
다른 실시예에 따른 균등 스트라이프 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기보다 작은 크기를 가지면서 해당하는 부화소 영역의 중심부에 배치될 수 있다.The light emitting areas EA1 , EA2 , EA3 , and EA4 having a uniform stripe structure according to another exemplary embodiment may have a size smaller than a quarter size of the pixel P and may be disposed in the center of the corresponding subpixel area.
또 다른 실시예에 따른 균등 스트라이프 구조를 갖는 발광 영역(EA1, EA2, EA3, EA4)은 화소(P)의 4등분 크기와 동일한 크기를 가지면서 해당하는 부화소 영역 전체에 배치될 수 있다.According to another exemplary embodiment, the light emitting areas EA1 , EA2 , EA3 , and EA4 having a uniform stripe structure may have the same size as the quarter size of the pixel P and may be disposed in the entire corresponding sub-pixel area.
대안적으로, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 각기 다른 크기를 갖는 비균등 스트라이프 구조를 가질 수 있다. 일 실시예에 따르면, 발광 영역(EA1, EA2, EA3, EA4)이 비균등 스트라이프 구조를 가질 때, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4) 중 제 4 부화소(SP4)의 발광 영역(EA4)이 가장 작은 크기를 가질 수 있고, 제 3 부화소(SP3)의 발광 영역(EA3)이 가장 큰 크기를 가질 수 있으나, 이에 한정되는 것은 아니다.Alternatively, the emission areas EA1 , EA2 , EA3 , and EA4 of each of the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 may have a non-uniform stripe structure having different sizes. According to an exemplary embodiment, when the emission areas EA1, EA2, EA3, and EA4 have a non-uniform stripe structure, each of the emission areas EA1 and EA2 of the first to fourth sub-pixels SP1, SP2, SP3, and SP4 , EA3 and EA4, the emission area EA4 of the fourth sub-pixel SP4 may have the smallest size, and the emission area EA3 of the third sub-pixel SP3 may have the largest size, The present invention is not limited thereto.
도 2a 내지 도 2c를 참조하면, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 회로 영역(CA1, CA2, CA3, CA4)은 해당하는 발광 영역(EA1, EA2, EA3, EA4)의 주변에 배치될 수 있다. 회로 영역(CA1, CA2, CA3, CA4)은 해당하는 부화소를 발광시키기 위한 회로 회로와 화소 구동 라인들을 포함할 수 있다. 예를 들어, 회로 영역(CA1, CA2, CA3, CA4)은 비발광 영역, 비개구 영역, 비발광부, 비개구부, 또는 주변부로 표현될 수 있다.2A to 2C , the circuit areas CA1 , CA2 , CA3 , CA4 of each of the first to fourth subpixels SP1 , SP2 , SP3 and SP4 correspond to the corresponding emission areas EA1 , EA2 , EA3 , EA4). The circuit areas CA1 , CA2 , CA3 , and CA4 may include a circuit circuit for emitting a corresponding sub-pixel and pixel driving lines. For example, the circuit areas CA1 , CA2 , CA3 , and CA4 may be expressed as a non-light-emitting area, a non-opening area, a non-light-emitting area, a non-opening area, or a peripheral area.
부가적으로, 발광 영역(EA1, EA2, EA3, EA4)의 크기에 대응되는 부화소(SP1, SP2, SP3, SP4)의 개구율을 증가시키거나 화소(P)의 고해상도화에 따라 화소 피치(D1)를 감소시키기 위하여, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 회로 영역(CA1, CA2, CA3, CA4)의 일부 또는 전체와 중첩되도록 회로 영역(CA1, CA2, CA3, CA4) 상으로 확장될 수 있다. 예를 들어, 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 각각의 발광 영역(EA1, EA2, EA3, EA4)은 상부 발광 구조를 가지므로, 해당하는 회로 영역(CA1, CA2, CA3, CA4)과 중첩되도록 배치될 수 있다. 이 경우, 발광 영역(EA1, EA2, EA3, EA4)은 회로 영역(CA1, CA2, CA3, CA4)과 같거나 넓은 크기를 가질 수 있다.Additionally, the pixel pitch D1 according to the increase in the aperture ratio of the sub-pixels SP1, SP2, SP3, and SP4 corresponding to the size of the emission areas EA1, EA2, EA3, and EA4 or the high resolution of the pixel P ), the light emitting areas EA1, EA2, EA3, and EA4 of each of the first to fourth subpixels SP1, SP2, SP3, and SP4 are part of the circuit areas CA1, CA2, CA3, CA4 or It may be extended onto the circuit areas CA1 , CA2 , CA3 , CA4 so as to overlap the entirety. For example, since each of the light emitting areas EA1 , EA2 , EA3 , and EA4 of the first to fourth subpixels SP1 , SP2 , SP3 and SP4 has a top light emitting structure, the corresponding circuit areas CA1 , CA2 , CA3, CA4) may be disposed to overlap. In this case, the emission areas EA1 , EA2 , EA3 , and EA4 may have the same size as the circuit areas CA1 , CA2 , CA3 , or CA4 .
도 2a 내지 도 2c에서, 제 1 부화소(SP1)는 제 1 색의 광, 제 2 부화소(SP2)는 제 2 색의 광, 제 3 부화소(SP3)는 제 3 색의 광, 및 제 4 부화소(SP4)는 제 4 색의 광을 각각 방출하도록 구현될 수 있다. 제 1 내지 제 4 색 각각은 각기 다를 수 있다. 일 실시예로써, 제 1 색은 적색, 제 2 색은 청색, 제 3 색은 백색, 및 제 4 색은 녹색일 수 있다. 다른 실시예로써, 제 1 내지 제 4 색 중 일부는 동일할 수 있다. 예를 들어, 제 1 색은 적색, 제 2 색은 제 1 녹색, 제 3 색은 제 2 녹색, 및 제 4 색은 청색일 수 있다.2A to 2C , the first subpixel SP1 is light of a first color, the second subpixel SP2 is light of a second color, the third subpixel SP3 is light of a third color, and The fourth sub-pixel SP4 may be implemented to emit light of the fourth color, respectively. Each of the first to fourth colors may be different. As an embodiment, the first color may be red, the second color may be blue, the third color may be white, and the fourth color may be green. As another embodiment, some of the first to fourth colors may be the same. For example, the first color may be red, the second color may be first green, the third color may be second green, and the fourth color may be blue.
선택적으로, 균등 스트라이프 구조 또는 비균등 스트라이프 구조를 갖는 제 1 내지 제 4 부화소(SP1, SP2, SP3, SP4) 중 백색 광을 방출하는 백색 부화소는 생략 가능할 수 있다.Optionally, a white subpixel emitting white light among the first to fourth subpixels SP1 , SP2 , SP3 , and SP4 having a uniform stripe structure or a non-uniform stripe structure may be omitted.
도 3은 도 1에 도시된 'A'부분의 확대도이며, 도 4는 도 1과 도 3에 도시된 하나의 화소에 대한 등가 회로도이다.3 is an enlarged view of part 'A' shown in FIG. 1 , and FIG. 4 is an equivalent circuit diagram of one pixel shown in FIGS. 1 and 3 .
도 1, 도 3, 및 도 4를 참조하면, 본 명세서의 일 실시예에 따른 기판(100)은 화소 구동 라인들(DL, GL, PL, CVL, RL, GCL), 복수의 화소(P), 공통 전극(CE), 복수의 공통 전극 연결부(CECP), 배리어 구조물(104), 그루브 라인(105), 및 패드부(110)를 포함할 수 있다.1, 3, and 4 , the
화소 구동 라인들(DL, GL, PL, CVL, RL, GCL)은 복수의 데이터 라인(DL), 복수의 게이트 라인(GL), 복수의 화소 구동 전원 라인(PL), 복수의 화소 공통 전압 라인(CVL), 복수의 레퍼런스 전압 라인(RL), 및 게이트 제어 라인들(GCL)을 포함할 수 있다.The pixel driving lines DL, GL, PL, CVL, RL, and GCL include a plurality of data lines DL, a plurality of gate lines GL, a plurality of pixel driving power lines PL, and a plurality of pixel common voltage lines. (CVL), a plurality of reference voltage lines RL, and gate control lines GCL may be included.
복수의 데이터 라인(DL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 복수의 데이터 라인(DL) 중에서, 홀수번째 데이터 라인(DLo)은 제 2 방향(Y)을 따라 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 1 가장자리 부분에 배치될 수 있으며, 짝수번째 데이터 라인(DLe)은 제 2 방향(Y)을 따라 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 2 가장자리 부분에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of data lines DL may extend along the second direction Y and may be disposed on the display unit AA of the
복수의 게이트 라인(GL) 각각은 제 1 방향(X)을 따라 길게 연장되고, 제 2 방향(Y)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 복수의 게이트 라인(GL) 중에서, 홀수번째 게이트 라인(GLo)은 제 1 방향(X)을 따라 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 3 가장자리 부분에 배치될 수 있으며, 짝수번째 게이트 라인(GLe)은 제 1 방향(X)을 따라 기판(100) 상에 배열된 복수의 화소 영역(PA) 각각의 제 4 가장자리 부분에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of gate lines GL may extend long in the first direction X and may be disposed on the display unit AA of the
복수의 화소 구동 전원 라인(PL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 복수의 화소 구동 전원 라인(PL) 중에서, 홀수번째 화소 구동 전원 라인(PL)은 제 1 방향(X)을 기준으로 홀수번째 화소 영역(PA)의 제 1 가장자리 부분에 배치될 수 있으며, 짝수번째 화소 구동 전원 라인(PL)은 제 1 방향(X)을 기준으로, 짝수번째 화소 영역(PA)의 제 2 가장자리 부분에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of pixel driving power lines PL extends along the second direction Y and is disposed on the display unit AA of the
복수의 화소 구동 전원 라인(PL) 중 인접한 2개의 화소 구동 전원 라인(PL)은 제 2 방향(Y)을 따라 배열된 각 화소 영역(PA)에 배치된 복수의 전원 공유 라인(PSL)을 통해서 서로 연결될 수 있다. 예를 들어, 복수의 화소 구동 전원 라인(PL)은 복수의 전원 공유 라인(PSL)에 의해 서로 전기적으로 연결됨으로써 사다리 구조를 가지거나 메쉬 구조를 가질 수 있다. 복수의 화소 구동 전원 라인(PL)이 사다리 구조를 가지거나 메쉬 구조를 가짐으로써 화소 구동 전원 라인(PL)의 라인 저항에 따른 화소 구동 전원의 전압 강하(IR drop)가 방지되거나 최소화될 수 있으며, 이로 인하여 본 예에 따른 발광 표시 장치는 표시부(AA)에 배열된 각 화소들(P)에 공급되는 화소 구동 전원의 편차로 인한 화질 불량이 방지되거나 최소화될 수 있다.Two adjacent pixel driving power lines PL among the plurality of pixel driving power lines PL are connected through a plurality of power sharing lines PSL disposed in each pixel area PA arranged in the second direction Y. can be connected to each other. For example, the plurality of pixel driving power lines PL may have a ladder structure or a mesh structure by being electrically connected to each other by a plurality of power sharing lines PSL. Since the plurality of pixel driving power lines PL have a ladder structure or a mesh structure, a voltage drop (IR drop) of the pixel driving power supply according to the line resistance of the pixel driving power line PL can be prevented or minimized, Accordingly, in the light emitting display device according to the present example, image quality deterioration due to a deviation in pixel driving power supplied to each of the pixels P arranged in the display unit AA may be prevented or minimized.
복수의 전원 공유 라인(PSL) 각각은 제 1 방향(X)과 나란하도록 인접한 화소 구동 전원 라인(PL)으로부터 분기되어 각 화소 영역(PA)의 중간 영역에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of power sharing lines PSL may branch from an adjacent pixel driving power line PL so as to be parallel to the first direction X and be disposed in the middle area of each pixel area PA, but is not limited thereto. .
복수의 화소 공통 전압 라인(CVL) 각각은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 복수의 화소 공통 전압 라인(CVL) 각각은 제 1 방향(X)을 기준으로, 짝수번째 화소 영역(PA)의 제 1 가장자리 부분에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of pixel common voltage lines CVL extends along the second direction Y and is disposed on the display unit AA of the
복수의 레퍼런스 전압 라인(RL) 각각은 제 2 방향(Y)을 따라 길게 연장되고 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 복수의 레퍼런스 전압 라인(RL) 각각은 제 2 방향(Y)을 따라 배열되어 있는 각 화소 영역(PA)의 중심 영역에 배치될 수 있으나, 이에 한정되는 것은 아니다.Each of the plurality of reference voltage lines RL may be disposed on the display unit AA of the
복수의 레퍼런스 전압 라인(RL) 각각은 각 화소 영역(PA)에서 제 1 방향(X)을 따라 인접한 2개의 부화소((SP1, SP2)(SP3, SP4))에 공유될 수 있다. 이를 위해, 복수의 레퍼런스 전압 라인(RL) 각각은 레퍼런스 분기 라인(RDL)을 포함할 수 있다. 레퍼런스 분기 라인(RDL)은 각 화소 영역(PA)에서 제 1 방향(X)을 따라 인접한 2개의 부화소((SP1, SP2)(SP3, SP4)) 쪽으로 분기(또는 돌출)되어 인접한 2개의 부화소((SP1, SP2)(SP3, SP4))에 전기적으로 연결될 수 있다.Each of the plurality of reference voltage lines RL may be shared by two sub-pixels (SP1, SP2) (SP3, SP4) adjacent in the first direction X in each pixel area PA. To this end, each of the plurality of reference voltage lines RL may include a reference branch line RDL. The reference branch line RDL branches (or protrudes) toward two adjacent sub-pixels (SP1, SP2) (SP3, SP4) in the first direction X in each pixel area PA, so that the two adjacent sub-pixels It may be electrically connected to the pixels (SP1, SP2) (SP3, SP4).
복수의 게이트 제어 라인(GCL) 각각은 제 2 방향(Y)을 따라 길게 연장되고 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 복수의 게이트 제어 라인(GCL) 각각은 제 1 방향(X)을 기준으로, 복수의 화소 영역(PA) 사이 또는 인접한 2개의 화소 영역들(PA) 사이의 경계부에 배치될 수 있다.Each of the plurality of gate control lines GCL may be disposed on the display portion AA of the
복수의 화소(P) 각각은 적어도 3개의 부화소를 포함할 수 있다. 예를 들어, 복수의 화소(P) 각각은 제 1 내지 제 4 부화소(SP1 내지 SP4)를 포함할 수 있다.Each of the plurality of pixels P may include at least three sub-pixels. For example, each of the plurality of pixels P may include first to fourth sub-pixels SP1 to SP4.
제 1 내지 제 4 부화소(SP1 내지 SP4) 각각은 기판(100) 상에 배치된 화소 회로(PC), 및 화소 회로(PC)와 전기적으로 연결된 발광 소자층을 포함할 수 있다.Each of the first to fourth subpixels SP1 to SP4 may include a pixel circuit PC disposed on the
일 실시예에 따른 화소 회로(PC)는 화소 영역(PA)의 회로 영역에 배치되고 인접한 게이트 라인(GLo, GLe)과 데이터 라인(DLo, DLe), 및 화소 구동 전원 라인(PL)에 연결될 수 있다. 예를 들어, 제 1 부화소(SP1)에 배치된 화소 회로(PC)는 홀수번째 데이터 라인(DLo)과 홀수번째 게이트 라인(GLo)에 연결될 수 있고, 제 2 부화소(SP2)에 배치된 화소 회로(PC)는 짝수번째 데이터 라인(DLe)과 홀수번째 게이트 라인(GLo)에 연결될 수 있고, 제 3 부화소(SP3)에 배치된 화소 회로(PC)는 홀수번째 데이터 라인(DLo)과 짝수번째 게이트 라인(GLe)에 연결될 수 있으며, 제 4 부화소(SP4)에 배치된 화소 회로(PC)는 짝수번째 데이터 라인(DLe)과 짝수번째 게이트 라인(GLe)에 연결될 수 있다.The pixel circuit PC according to an embodiment may be disposed in the circuit area of the pixel area PA and may be connected to adjacent gate lines GLo and GLe, the data lines DLo and DLe, and the pixel driving power line PL. have. For example, the pixel circuit PC disposed in the first subpixel SP1 may be connected to the odd-numbered data line DLo and the odd-numbered gate line GLo, and disposed in the second subpixel SP2 The pixel circuit PC may be connected to the even-numbered data line DLe and the odd-numbered gate line GLo, and the pixel circuit PC disposed in the third subpixel SP3 is connected to the odd-numbered data line DLo The pixel circuit PC disposed in the fourth subpixel SP4 may be connected to the even-numbered gate line GLe, and may be connected to the even-numbered data line DLe and the even-numbered gate line GLe.
제 1 내지 제 4 부화소(SP1 내지 SP4) 각각의 화소 회로(PC)는 해당하는 게이트 라인(GLo, GLe)으로부터 공급되는 스캔 신호에 응답하여 해당하는 데이터 라인(DLo, DLe)으로부터 공급되는 데이터 신호를 샘플링하고 샘플링된 데이터 신호를 기반으로 화소 구동 전원 라인(PL)으로부터 발광 소자층에 흐르는 전류를 제어할 수 있다.The pixel circuit PC of each of the first to fourth subpixels SP1 to SP4 receives data supplied from the corresponding data lines DLo and DLe in response to the scan signal supplied from the corresponding gate lines GLo and GLe. A signal may be sampled and a current flowing from the pixel driving power line PL to the light emitting device layer may be controlled based on the sampled data signal.
일 실시예에 따른 화소 회로(PC)는 제 1 스위칭 박막 트랜지스터(Tsw1), 제 2 스위칭 박막 트랜지스터(Tsw2), 구동 박막 트랜지스터(Tdr), 및 스토리지 커패시터(Cst)를 포함할 수 있으며, 이에 한정되는 것은 아니다. 이하의 설명에서, 박막 트랜지스터(Thin Film Transistor)를 "TFT"라 칭하기로 한다.The pixel circuit PC according to an embodiment may include a first switching thin film transistor Tsw1, a second switching thin film transistor Tsw2, a driving thin film transistor Tdr, and a storage capacitor Cst, but limited thereto. it is not going to be In the following description, a thin film transistor will be referred to as a “TFT”.
제 1 스위칭 TFT(Tsw1)는 게이트 라인(GLo, GLe)에 접속된 게이트 전극, 데이터 라인(DL)에 접속된 제 1 소스/드레인 전극, 및 구동 TFT(Tdr)의 게이트 노드(n1)에 접속된 제 2 소스/드레인 전극을 포함 할 수 있다. 이러한 제 1 스위칭 TFT(Tsw1)는 해당하는 게이트 라인(GLo, GLe)에 공급되는 스캔 신호에 따라 데이터 라인(DL)으로부터 공급되는 데이터 전압을 구동 TFT(Tdr)의 게이트 노드(n1)에 공급할 수 있다.The first switching TFT Tsw1 has a gate electrode connected to the gate lines GLo and GLe, a first source/drain electrode connected to the data line DL, and a gate node n1 connected to the driving TFT Tdr. and a second source/drain electrode. The first switching TFT Tsw1 may supply the data voltage supplied from the data line DL to the gate node n1 of the driving TFT Tdr according to the scan signal supplied to the corresponding gate lines GLo and GLe. have.
제 2 스위칭 TFT(Tsw2)는 게이트 라인(GLo, GLe)에 접속된 게이트 노드, 구동 TFT(Tdr)의 소스 노드(n2)에 접속된 제 1 소스/드레인 전극, 및 레퍼런스 전압 라인(RL)에 접속된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 제 2 스위칭 TFT(Tsw2)는 해당하는 게이트 라인(GLo, GLe)에 공급되는 스캔 신호에 따라 레퍼런스 전압 라인(RL)에 공급되는 레퍼런스 전압을 구동 TFT(Tdr)의 소스 노드(n2)에 공급할 수 있다.The second switching TFT Tsw2 has a gate node connected to the gate lines GLo and GLe, a first source/drain electrode connected to the source node n2 of the driving TFT Tdr, and a reference voltage line RL. and connected second source/drain electrodes. The second switching TFT Tsw2 supplies the reference voltage supplied to the reference voltage line RL to the source node n2 of the driving TFT Tdr according to the scan signal supplied to the corresponding gate lines GLo and GLe. can
스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)와 소스 노드(n2) 사이에 형성될 수 있다. 일 실시예에 따른 스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)에 연결된 제 1 커패시터 전극, 구동 TFT(Tdr)의 소스 노드(n2)에 연결된 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극의 중첩 영역에 형성된 유전체층을 포함할 수 있다. 이러한 스토리지 커패시터(Cst)는 구동 TFT(Tdr)의 게이트 노드(n1)와 소스 노드(n2) 사이의 차 전압을 충전한 후, 충전된 전압에 따라 구동 TFT(Tdr)를 스위칭시킨다.The storage capacitor Cst may be formed between the gate node n1 and the source node n2 of the driving TFT Tdr. The storage capacitor Cst according to an embodiment includes a first capacitor electrode connected to the gate node n1 of the driving TFT Tdr, a second capacitor electrode connected to the source node n2 of the driving TFT Tdr, and the first and a dielectric layer formed in an overlapping region of the capacitor electrode and the second capacitor electrode. The storage capacitor Cst charges the difference voltage between the gate node n1 and the source node n2 of the driving TFT Tdr, and then switches the driving TFT Tdr according to the charged voltage.
구동 박막 트랜지스터(Tdr)는 제 1 스위칭 TFT(Tsw1)의 제 2 소드/드레인 전극과 스토리지 커패시터(Cst)의 제 1 커패시터 전극에 공통적으로 접속된 게이트 전극(또는 게이트 노드(n1)), 제 2 스위칭 TFT(Tsw2)의 제 1 소드/드레인 전극과 스토리지 커패시터(Cst)의 제 2 커패시터 전극 및 발광 소자층의 화소 전극(PE)에 공통적으로 연결된 제 1 소스/드레인 전극(또는 소스 노드(n2)), 및 화소 구동 전원 라인(PL)에 연결된 제 2 소스/드레인 전극(또는 드레인 노드)을 포함할 수 있다. 이러한 구동 TFT(Tdr)는 스토리지 커패시터(Cst)의 전압에 의해 턴-온됨으로써 화소 구동 전원 라인(PL)으로부터 발광 소자층으로 흐르는 전류 량을 제어할 수 있다.The driving thin film transistor Tdr includes a gate electrode (or gate node n1) commonly connected to the second source/drain electrode of the first switching TFT Tsw1 and the first capacitor electrode of the storage capacitor Cst, the second A first source/drain electrode (or a source node n2) commonly connected to the first source/drain electrode of the switching TFT Tsw2, the second capacitor electrode of the storage capacitor Cst, and the pixel electrode PE of the light emitting element layer ), and a second source/drain electrode (or drain node) connected to the pixel driving power line PL. The driving TFT Tdr is turned on by the voltage of the storage capacitor Cst to control the amount of current flowing from the pixel driving power line PL to the light emitting device layer.
발광 소자층은 화소 영역(PA)의 발광 영역(EA)에 배치되어 화소 회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에 따른 발광 소자층은 화소 회로(PC)와 전기적으로 연결된 화소 전극(PE), 화소 공통 전압 라인(CVL)에 전기적으로 연결된 공통 전극(CE), 및 화소 전극(PE)과 공통 전극(CE) 사이에 개재된 자발광 소자(ED)를 포함할 수 있다. 예를 들어, 자발광 소자(ED)는 배리어 구조물(104)에 의해 분리될 수 있다. 그리고, 공통 전극(CE)은 자발광 소자(ED)과 배리어 구조물(104)에 의해 분리된 자발광 소자(ED)의 분리 패턴 및 배리어 구조물(104) 각각을 전체적으로 둘러싸도록 기판(100) 상에 배치될 수 있다. 예를 들어, 공통 전극(CE)은 자발광 소자(ED) 및 자발광 소자(ED)의 분리 패턴 각각의 끝단 주변에 배치된 절연층과 직접적으로 접촉함으로써 절연층과 자발광 소자(ED) 사이의 경계부를 통한 수분 침투를 차단하거나 방지할 수 있다.The light emitting device layer may be disposed in the light emitting area EA of the pixel area PA to be electrically connected to the pixel circuit PC. The light emitting device layer according to an embodiment includes a pixel electrode PE electrically connected to the pixel circuit PC, a common electrode CE electrically connected to the pixel common voltage line CVL, and the pixel electrode PE and the common electrode It may include a self-light emitting device ED interposed between (CE). For example, the self-emission device ED may be separated by the
복수의 공통 전극 연결부(CECP) 각각은 복수의 화소 공통 전압 라인(CVL) 각각과 중첩되는 복수의 화소(P) 사이에서 공통 전극(CE)을 복수의 화소 공통 전압 라인(CVL) 각각에 전기적으로 연결시킨다. 일 실시예에 따른 복수의 공통 전극 연결부(CECP) 각각은 제 2 방향(Y)을 기준으로, 복수의 화소(P) 사이 또는 복수의 화소 사이의 경계부에서 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결되고, 공통 전극(CE)의 일부와 전기적으로 연결됨으로써 공통 전극(CE)을 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결시킬 수 있다.Each of the plurality of common electrode connection parts CECP electrically connects the common electrode CE between the plurality of pixels P overlapping each of the plurality of pixel common voltage lines CVL to each of the plurality of pixel common voltage lines CVL. connect Each of the plurality of common electrode connection parts CECP according to an exemplary embodiment includes each of the plurality of pixel common voltage lines CVL at a boundary between the plurality of pixels P or between the plurality of pixels in the second direction Y. The common electrode CE may be electrically connected to each of the plurality of pixel common voltage lines CVL by being electrically connected to and electrically connected to a portion of the common electrode CE.
복수의 공통 전극 연결부(CECP) 각각은 복수의 화소(P) 사이마다 배치되어 복수의 화소 공통 전압 라인(CVL) 각각과 공통 전극(CE)을 전기적으로 연결함으로써 공통 전극(CE)의 면저항에 따른 화소 공통 전압의 전압 강하(IR drop)를 방지하거나 최소화할 수 있으며, 이로 인하여 본 예에 따른 발광 표시 장치는 표시부(AA)에 배열된 각 화소들(P)에 공급되는 화소 공통 전압의 편차로 인한 화질 불량이 방지되거나 최소화될 수 있다.Each of the plurality of common electrode connection parts CECP is disposed between the plurality of pixels P to electrically connect each of the plurality of pixel common voltage lines CVL and the common electrode CE according to the sheet resistance of the common electrode CE. It is possible to prevent or minimize the voltage drop (IR drop) of the pixel common voltage, and thus, the light emitting display device according to the present example may be configured to compensate for the deviation of the pixel common voltage supplied to each pixel P arranged in the display unit AA. The resulting image quality can be prevented or minimized.
일 실시예에 따르면, 복수의 공통 전극 연결부(CECP) 각각은 복수의 화소 공통 전압 라인(CVL) 각각과 전기적으로 연결되도록 적어도 2층 구조로 이루어진 화소 전극(PE)과 함께 형성될 수 있다. 복수의 공통 전극 연결부(CECP) 각각은 "(" 또는 "<" 형태의 단면 구조를 갖는 사이드 컨택 구조를 통해 공통 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 복수의 공통 전극 연결부(CECP) 각각이 제 1 및 제 2 금속층으로 이루어질 때, 복수의 공통 전극 연결부(CECP) 각각은 제 1 및 제 2 금속층 간의 에칭 속도에 의해 제 1 금속층의 측면에 형성되는 언더컷 구조 또는 테이퍼 구조에 대응되는 사이드 컨택 구조를 가질 수 있다. 예를 들어, 복수의 공통 전극 연결부(CECP) 각각이 제 1 내지 제 3 금속층으로 이루어질 때, 복수의 공통 전극 연결부(CECP) 각각은 제 1 및 제 2 금속층 간의 에칭 속도에 의해 제 1 금속층의 측면에 형성되는 언더컷 구조 또는 테이퍼 구조에 대응되는 사이드 컨택 구조를 가질 수 있다.According to an embodiment, each of the plurality of common electrode connection parts CECP may be formed together with the pixel electrode PE having at least a two-layer structure to be electrically connected to each of the plurality of pixel common voltage lines CVL. Each of the plurality of common electrode connection parts CECP may be electrically connected to the common electrode CE through a side contact structure having a cross-sectional structure in the form of " ( " or "<". For example, the plurality of common electrode connection parts ( CECP) each of the first and second metal layers, each of the plurality of common electrode connection portions CECP corresponds to an undercut structure or a tapered structure formed on a side surface of the first metal layer by an etching rate between the first and second metal layers For example, when each of the plurality of common electrode connection parts CECP is formed of the first to third metal layers, each of the plurality of common electrode connection parts CECP is formed between the first and second metal layers. It may have a side contact structure corresponding to the undercut structure or the tapered structure formed on the side surface of the first metal layer by the etching rate.
배리어 구조물(104)과 그루브 라인(105) 각각은 폐루프 라인 형태(또는 폐루프 형태)를 가지도록 기판(100) 또는 최외곽 화소(Po)의 가장자리 부분에 배치되거나 구현되는 것으로, 이는 도 1에서 설명한 바와 동일하므로, 이에 대한 중복 설명은 생략한다.Each of the
패드부(110)는 제 1 방향(X)과 나란한 기판(100)의 제 1 면 중 제 1 가장자리 부분에 배치될 수 있다. 패드부(110)는 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소 영역들(PAo)의 제 3 가장자리 부분에 배치될 수 있다. 제 2 방향(Y)을 기준으로, 패드부(110)의 끝단은 최외곽 화소 영역들(PAo)의 끝단과 중첩되거나 정렬될 수 있다. 이에 따라, 패드부(110)는 기판(100)의 제 1 가장자리 부분에 배치되어 있는 최외곽 화소 영역들(PAo) 내에 포함(또는 배치)됨으로써 기판(100) 상에는 패드부(110)에 따른 비표시 영역(또는 베젤 영역)이 형성되지 않거나 존재하지 않는다.The
패드부(110)는 기판(100)의 제 1 가장자리 부분 상에 제 1 방향(X)을 따라 서로 나란하게 배치된 복수의 제 1 패드를 포함할 수 있다. 복수의 제 1 패드는 제 1 데이터 패드들(DP), 제 1 게이트 패드들(GP), 제 1 화소 구동 전원 패드들(PPP), 제 1 레퍼런스 전압 패드들(RVP), 및 제 1 화소 공통 전압 패드들(CVP)로 구분(또는 분류)될 수 있다.The
제 1 데이터 패드들(DP) 각각은 기판(100) 상에 배치된 복수의 데이터 라인(DLo, DLe) 각각의 일측 끝단과 개별적(또는 일대일)으로 연결될 수 있다.Each of the first data pads DP may be individually (or one-to-one) connected to one end of each of the plurality of data lines DLo and DLe disposed on the
제 1 게이트 패드들(GP) 각각은 기판(100) 상에 배치되어 있는 게이트 제어 라인들 각각의 일측 끝단과 개별적(또는 일대일)으로 연결될 수 있다. 일 실시예에 따른 복수의 제 1 게이트 패드들(GP)은 제 1 스타트 신호 패드, 복수의 제 1 쉬프트 클럭 패드, 복수의 제 1 캐리 클럭 패드, 적어도 하나의 제 1 게이트 구동 전원 패드, 및 적어도 하나의 제 1 게이트 공통 전원 패드로 구분(또는 분류)될 수 있다.Each of the first gate pads GP may be individually (or one-to-one) connected to one end of each of the gate control lines disposed on the
제 1 화소 구동 전원 패드들(PPP) 각각은 기판(100) 상에 배치된 복수의 화소 구동 전원 라인(PL) 각각의 일측 끝단과 개별적(또는 일대일)으로 연결될 수 있다. 제 1 레퍼런스 전압 패드들(RVP) 각각은 기판(100) 상에 배치된 복수의 레퍼런스 전압 라인(RL) 각각의 일측 끝단과 개별적(또는 일대일)으로 연결될 수 있다. 제 1 화소 공통 전압 패드들(CVP) 각각은 기판(100) 상에 배치된 복수의 화소 공통 전압 라인(CVL) 각각의 일측 끝단과 개별적(또는 일대일)으로 연결될 수 있다.Each of the first pixel driving power pads PPP may be individually (or one-to-one) connected to one end of each of the plurality of pixel driving power lines PL disposed on the
일 실시예에 따른 패드부(110)는 제 1 방향(X)을 따라 제 1 화소 구동 전원 패드(PPP), 제 1 데이터 패드(DP), 제 1 레퍼런스 전원 패드(RVP), 제 1 데이터 패드(DP), 제 1 게이트 패드(GP), 제 1 화소 공통 전압 패드(CVP), 제 1 데이터 패드(DP), 제 1 레퍼런스 전원 패드(RVP), 제 1 데이터 패드(DP), 및 제 1 화소 구동 전원 패드(PPP)의 순서로 배치된 복수의 패드 그룹(PG)을 포함할 수 있다. 복수의 패드 그룹(PG) 각각은 제 1 방향(X)을 따라 배치된 인접한 2개의 화소(P)에 연결될 수 있다. 예를 들어, 복수의 패드 그룹(PG) 각각은 제 1 방향(X)을 따라 홀수번째 화소 영역(PA) 내에 연속적으로 배치된 제 1 화소 구동 전원 패드(PPP), 제 1 데이터 패드(DP), 제 1 레퍼런스 전원 패드(RVP), 제 1 데이터 패드(DP), 및 제 1 게이트 패드(GP)를 포함하는 제 1 패드 그룹(PG1), 및 제 1 방향(X)을 따라 짝수번째 화소 영역(PA) 내에 연속적으로 배치된 제 1 화소 공통 전압 패드(CVP), 제 1 데이터 패드(DP), 제 1 레퍼런스 전원 패드(RVP), 제 1 데이터 패드(DP), 및 제 1 화소 구동 전원 패드(PPP)를 포함하는 제 2 패드 그룹(PG2)을 포함할 수 있다.The
일 실시예에 따른 기판(100)은 복수의 보조 전압 라인(SVL) 및 복수의 보조 라인 연결부(SLCP)를 더 포함할 수 있다.The
복수의 보조 전압 라인(SVL) 각각은 제 2 방향(Y)을 따라 길게 연장되고 복수의 화소 공통 전압 라인(CVL) 각각에 인접하게 배치될 수 있다. 복수의 보조 전압 라인(SVL) 각각은 제 1 화소 공통 전압 패드(CVP)와 전기적으로 연결되지 않고, 인접한 화소 공통 전압 라인(CVL)에 전기적으로 연결됨으로써 인접한 화소 공통 전압 라인(CVL)으로부터 화소 공통 전압을 공급받을 수 있다. 이를 위해, 본 명세서에 따른 기판(100)은 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SVL)을 전기적으로 연결하는 복수의 라인 연결 패턴(LCP)을 더 포함할 수 있다.Each of the plurality of auxiliary voltage lines SVL may extend along the second direction Y and be disposed adjacent to each of the plurality of pixel common voltage lines CVL. Each of the plurality of auxiliary voltage lines SVL is not electrically connected to the first pixel common voltage pad CVP, but is electrically connected to the adjacent pixel common voltage line CVL, so that the plurality of auxiliary voltage lines SVL are electrically connected to the adjacent pixel common voltage line CVL. voltage can be supplied. To this end, the
복수의 라인 연결 패턴(LCP) 각각은 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SVL)을 교차하도록 기판(100) 상에 배치되고, 라인 점핑 구조를 통해 서로 인접한 화소 공통 전압 라인(CVL)과 보조 전압 라인(SVL)을 전기적으로 연결할 수 있다. 예를 들어, 복수의 라인 연결 패턴(LCP) 각각의 일측은 보조 전압 라인(SVL) 상의 절연층에 형성된 제 1 라인 컨택홀을 통해서 보조 전압 라인(SVL)의 일부와 전기적으로 연결되고, 복수의 라인 연결 패턴(LCP) 각각의 타측은 화소 공통 전압 라인(CVL) 상의 절연층에 형성된 제 2 라인 컨택홀을 통해서 화소 공통 전압 라인(CVL)의 일부와 전기적으로 연결될 수 있다.Each of the plurality of line connection patterns LCP is disposed on the
복수의 보조 라인 연결부(SLCP) 각각은 복수의 보조 전압 라인(SVL) 각각과 중첩되는 복수의 화소(P) 사이에서 공통 전극(CE)을 복수의 보조 전압 라인(SVL) 각각에 전기적으로 연결시킨다. 일 실시예에 따른 복수의 보조 라인 연결부(SLCP) 각각은 제 2 방향(Y)을 기준으로, 복수의 화소(P) 사이 또는 복수의 화소 사이의 경계부에서 복수의 보조 전압 라인(SVL) 각각과 전기적으로 연결되고, 공통 전극(CE)의 일부와 전기적으로 연결됨으로써 공통 전극(CE)을 복수의 보조 전압 라인(SVL) 각각과 전기적으로 연결시킬 수 있다. 이에 따라, 공통 전극(CE)은 복수의 보조 라인 연결부(SLCP)를 통해서 복수의 보조 전압 라인(SVL) 각각과 추가로 연결될 수 있다. 이로 인하여 본 예에 따른 발광 표시 장치는 표시부(AA)에 배열된 각 화소들(P)에 공급되는 화소 공통 전압의 편차로 인한 화질 불량이 더욱 방지되거나 더욱 최소화될 수 있다. 그리고, 본 예에 따른 발광 표시 장치는 복수의 보조 전압 라인(SVL) 각각에 연결되는 제 1 화소 공통 전압 패드(CVP)를 추가로 배치(또는 형성)하지 않고도, 화소 공통 전압 라인(CVL)과 복수의 라인 연결 패턴(LCP) 각각을 통해서 복수의 보조 전압 라인(SVL) 각각에 화소 공통 전압을 공급할 수 있다.Each of the plurality of auxiliary line connection parts SLCP electrically connects the common electrode CE to each of the plurality of auxiliary voltage lines SVL between the plurality of pixels P overlapping each of the plurality of auxiliary voltage lines SVL. . Each of the plurality of auxiliary line connection parts SLCP according to an embodiment is connected to each of the plurality of auxiliary voltage lines SVL at a boundary between the plurality of pixels P or between the plurality of pixels in the second direction Y. The common electrode CE may be electrically connected to each of the plurality of auxiliary voltage lines SVL by being electrically connected and electrically connected to a portion of the common electrode CE. Accordingly, the common electrode CE may be additionally connected to each of the plurality of auxiliary voltage lines SVL through the plurality of auxiliary line connection units SLCP. Accordingly, in the light emitting display device according to the present example, image quality deterioration due to a deviation of the pixel common voltage supplied to each of the pixels P arranged in the display unit AA may be further prevented or further minimized. Further, in the light emitting display device according to the present example, the pixel common voltage line CVL and the first pixel common voltage pad CVP connected to each of the plurality of auxiliary voltage lines SVL are not additionally disposed (or formed). A pixel common voltage may be supplied to each of the plurality of auxiliary voltage lines SVL through each of the plurality of line connection patterns LCP.
본 명세서의 일 실시예에 따른 기판(100)은 봉지층을 더 포함할 수 있다.The
일 실시예에 따른 봉지층은 발광 소자층과 배리어 구조물(104)을 전체적으로 둘러싸도록 기판(100) 상에 배치된 무기 봉지층을 포함할 수 있다. 예를 들어, 무기 봉지층은 발광 소자층의 공통 전극(CE)을 전체적으로 둘러싸고, 공통 전극(CE)의 끝단 주변에 배치되어 있는 절연층과 직접적으로 접촉함으로써 절연층과 공통 전극(CE)의 경계부를 통해 수분 침투를 차단하거나 방지할 수 있다.The encapsulation layer according to an embodiment may include an inorganic encapsulation layer disposed on the
다른 실시예에 따른 봉지층은 발광 소자층과 배리어 구조물(104)을 전체적으로 둘러싸는 제 1 무기 봉지층(또는 제 1 봉지층), 제 1 무기 봉지층 상에 배치된 제 2 무기 봉지층(또는 제 3 봉지층), 및 배리어 구조물(104)에 의해 정의되는 봉지 영역 상에 배치된 제 1 봉지층과 제 2 봉지층 사이에 개재된 유기 봉지층(또는 제 2 봉지층)을 포함할 수 있다.The encapsulation layer according to another embodiment may include a first inorganic encapsulation layer (or first encapsulation layer) completely surrounding the light emitting device layer and the
유기 봉지층은 발광 소자층의 전면(또는 상면)을 덮고 기판(100)의 끝단 쪽으로 흐를 수 있으며, 이러한 유기 봉지층의 퍼짐(또는 흐름)은 배리어 구조물(104)에 의해 차단될 수 있다. 예를 들어, 유기 봉지층의 퍼짐(또는 흐름)은 그루브 라인(105)에 의해 배리어 구조물(104)까지 원활히 진행할 수 있으며, 이에 의해 배리어 구조물(104)의 내측 영역에서 발생되는 유기 봉지층의 미충전 현상이 방지될 수 있다. 배리어 구조물(104)은 유기 봉지층의 배치 영역(또는 봉지 영역)을 정의하거나 한정할 수 있으며, 나아가 유기 봉지층의 퍼짐 또는 흘러 넘침(over flow)을 차단하거나 방지할 수 있다.The organic encapsulation layer may cover the entire surface (or upper surface) of the light emitting device layer and may flow toward the end of the
도 5는 도 1 및 도 3에 도시된 게이트 구동 회로를 나타내는 도면이다.5 is a diagram illustrating the gate driving circuit shown in FIGS. 1 and 3 .
도 1, 도 3, 및 도 5를 참조하면, 본 명세서의 일 실시예에 따른 게이트 구동 회로(150)는 기판(100)의 표시부(AA) 내에 구현(또는 내장)될 수 있다. 게이트 구동 회로(150)는 패드부(110)와 게이트 제어 라인들(GCL)을 통해서 공급되는 게이트 제어 신호에 기초하여 스캔 신호를 생성해 복수의 게이트 라인(GL)에 순차적으로 공급할 수 있다.1, 3, and 5 , the
게이트 제어 라인들(GCL)은 스타트 신호 라인, 복수의 쉬프트 클럭 라인, 적어도 하나의 게이트 구동 전압 라인, 및 적어도 하나의 게이트 공통 전압 라인을 포함할 수 있다. 게이트 제어 라인들(GCL)은 제 2 방향(Y)을 따라 길게 연장되고, 제 1 방향(X)을 따라 미리 정해진 간격을 가지도록 기판(100)의 표시부(AA) 상에 배치될 수 있다. 예를 들어, 게이트 제어 라인들(GCL)은 제 1 방향(X)을 따라 적어도 하나의 화소(P) 사이에 배치될 수 있다.The gate control lines GCL may include a start signal line, a plurality of shift clock lines, at least one gate driving voltage line, and at least one gate common voltage line. The gate control lines GCL may extend long in the second direction Y and may be disposed on the display portion AA of the
일 실시예에 따른 게이트 구동 회로(150)는 복수의 스테이지 회로부(1501 내지 150m)를 포함하는 쉬프트 레지스터로 구현될 수 있다.The
복수의 스테이지 회로부(1501 내지 150m) 각각은 제 1 방향(X)을 따라 기판(100)의 제 1 면 상의 각 수평 라인에 개별적으로 배치되고, 제 2 방향(Y)을 따라 서로 종속적으로 연결될 수 있다. 복수의 스테이지 회로부(1501 내지 150m) 각각은 패드부(110)와 게이트 제어 라인들(GCL)을 통해서 공급되는 게이트 제어 신호에 응답하여 정해진 순서에 따라 스캔 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.Each of the plurality of
일 실시예에 따른 복수의 스테이지 회로부(1501 내지 150m) 각각은 복수의 브랜치 회로(1511 내지 151n) 및 브랜치 네트워크(153)를 포함할 수 있다.Each of the plurality of
복수의 브랜치 회로(1511 내지 151n) 각각은 브랜치 네트워크(153)를 통해서 게이트 제어 라인들(GCL)에 선택적으로 연결되고, 브랜치 네트워크(153)를 통해서 서로 전기적으로 연결될 수 있다. 이러한 복수의 브랜치 회로(1511 내지 151n) 각각은 게이트 제어 라인들(GCL)을 통해서 공급되는 게이트 제어 신호와 브랜치 네트워크(153)의 전압에 따라 스캔 신호를 생성하여 해당하는 게이트 라인(GL)에 공급할 수 있다.Each of the plurality of
복수의 브랜치 회로(1511 내지 151n) 각각은 하나의 스테이지 회로부(1501 내지 150m)를 구성하는 복수의 TFT 중 적어도 하나의 TFT(또는 브랜치 TFT)를 포함할 수 있다. 복수의 브랜치 회로(1511 내지 151n) 중 어느 하나는 게이트 라인(GL)에 연결된 풀-업 TFT를 포함할 수 있다. 복수의 브랜치 회로(1511 내지 151n) 중 다른 하나는 게이트 라인(GL)에 연결된 풀-다운 TFT를 포함할 수 있다.Each of the plurality of
일 실시예에 따른 복수의 브랜치 회로(1511 내지 151n) 각각은 기판(100)의 각 수평 라인에서, 인접한 2개의 화소(P) 사이의 회로 영역에 배치되거나 인접한 적어도 2개의 화소(P) 사이의 회로 영역에 배치될 수 있으나, 이에 한정되지 않는다. 예를 들어, 복수의 브랜치 회로(1511 내지 151n) 각각은 하나의 스테이지 회로부(1501 내지 150m)를 구성하는 TFT의 개수와 하나의 수평 라인에 배치된 화소(P)의 개수에 따라서 인접한 적어도 하나의 화소(P) 사이의 회로 영역(또는 경계부)에 배치될 수 있다.Each of the plurality of
브랜치 네트워크(153)는 기판(100)의 각 수평 라인에 배치되고 복수의 브랜치 회로(1511 내지 151n)를 서로 전기적으로 연결할 수 있다. 일 실시예에 따른 브랜치 네트워크(153)는 복수의 제어 노드 라인과 복수의 네트워크 라인을 포함할 수 있다.The
복수의 제어 노드 라인은 기판(100)의 각 수평 라인에 배치되고, 하나의 수평 라인 상에서 복수의 브랜치 회로(1511 내지 151n)와 선택적으로 연결될 수 있다. 예를 들어, 복수의 제어 노드 라인은 기판(100)의 각 수평 라인에 배열되어 있는 화소 영역들 중 상측 가장자리 영역(또는 하측 가장자리 영역)에 배치될 수 있다.The plurality of control node lines may be disposed on each horizontal line of the
복수의 네트워크 라인은 기판(100)에 배치된 게이트 제어 라인들(GCL)과 선택적으로 연결되고 복수의 브랜치 회로(1511 내지 151n)와 선택적으로 연결될 수 있다. 예를 들어, 복수의 네트워크 라인은 게이트 제어 라인들(GCL)로부터 공급되는 게이트 제어 신호를 해당하는 브랜치 회로(1511 내지 151n)에 공급하고, 복수의 브랜치 회로(1511 내지 151n) 간의 신호를 전달할 수 있다.The plurality of network lines may be selectively connected to the gate control lines GCL disposed on the
이와 같은, 본 예에 따르면, 게이트 구동 회로(150)가 기판(100)의 표시부(AA) 내에 배치되기 때문에 최외곽 화소 영역(PAo)의 중심부와 기판(100)의 외측면들(OS) 사이의 제 2 간격(D2)은 인접한 화소 영역(PA) 사이의 제 1 간격(또는 화소 피치)(D1)의 절반 이하를 가질 수 있다. 예를 들어, 게이트 구동 회로(150)가 기판(100)의 표시부(AA) 내에 배치되지 않고, 기판(100)의 가장자리 부분에 배치될 때, 제 2 간격(D2)은 제 1 간격(D1)의 절반 이하를 가질 수 없다. 따라서, 본 명세서의 다른 실시예예 따른 발광 표시 장치는 게이트 구동 회로(150)가 기판(100)의 표시부(AA) 내에 배치됨으로써 제 2 간격(D2)이 제 1 간격(D1)의 절반 이하로 구현될 수 있으며, 나아가 베젤 영역이 없거나 제로화된 베젤을 갖는 에어 베젤 구조를 가질 수 있다.As described above, according to this example, since the
도 6은 본 명세서의 일 실시예에 따른 발광 표시 장치를 나타내는 후면 사시도이다.6 is a rear perspective view illustrating a light emitting display device according to an exemplary embodiment of the present specification.
도 1, 도 3, 및 도 6을 참조하면, 본 명세서의 일 실시예에 따른 발광 표시 장치는 기판(100)의 후면(또는 배면)(100b)에 배치된 제 2 패드부(210)를 더 포함할 수 있다.1, 3, and 6 , in the light emitting display device according to an embodiment of the present specification, the
제 2 패드부(210)는 기판(100)의 전면에 배치된 패드부(110)와 중첩되는 기판(100)의 후면(100b) 중 일측 가장자리 부분(또는 제 1 후면 가장자리 부분)에 배치될 수 있다. 이하의 도 6에 대한 설명에서, 기판(100)의 전면에 배치된 패드부(110)를 "제 1 패드부(110)"라 칭하기로 한다.The
제 2 패드부(210)는 제 1 방향(X)을 따라 일정한 간격으로 배치되고 패드부(110)의 패드들 각각과 중첩된 복수의 제 2 패드를 포함할 수 있다. 이하의 도 6에 대한 설명에서, 제 1 패드부(110)의 패드를 "제 1 패드"라 칭하기로 한다.The
복수의 제 2 패드는 제 1 패드부(110)에 배치되어 있는 제 1 패드들 중 제 1 화소 구동 전원 패드들(PPP) 각각과 중첩되는 제 2 화소 구동 전원 패드들, 제 1 데이터 패드들(DP) 각각과 중첩되는 제 2 데이터 패드들, 제 1 레퍼런스 전압 패드들(RVP) 각각과 중첩되는 제 2 레퍼런스 전압 패드들, 제 1 게이트 패드들(GP) 각각과 중첩되는 제 2 게이트 패드들, 및 제 1 화소 공통 전압 패드들(CVP) 각각과 중첩되는 제 2 화소 공통 전압 패드들로 구분(또는 분류)될 수 있다.The plurality of second pads includes second pixel driving power pads and first data pads overlapping each of the first pixel driving power pads PPP among the first pads disposed on the
본 명세서의 일 실시예에 따른 발광 표시 장치는 기판(100)의 후면(100b) 상에 배치된 적어도 하나의 제 3 패드부(230) 및 링크 라인부(250)를 더 포함할 수 있다.The light emitting display device according to an exemplary embodiment of the present specification may further include at least one
적어도 하나의 제 3 패드부(또는 입력 패드부)(230)는 기판(100)의 후면(100b)에 배치될 수 있다. 예를 들어, 적어도 하나의 제 3 패드부(230)는 기판(100)의 후면(100b) 중 일측 가장자리 부분에 인접한 중간 부분에 배치될 수 있다. 일 실시예에 따른 적어도 하나의 제 3 패드부(230)는 일정한 간격을 가지도록 서로 이격된 복수의 제 3 패드(또는 입력 패드)를 포함할 수 있다. 예를 들어, 복수의 제 3 패드는 제 3 화소 구동 전원 패드들, 제 3 데이터 패드들, 제 3 레퍼런스 전압 패드들, 제 3 게이트 패드들, 및 제 3 화소 공통 전압 패드들을 포함할 수 있다.At least one third pad unit (or input pad unit) 230 may be disposed on the
링크 라인부(250)는 제 2 패드부(210)와 적어도 하나의 제 3 패드부(230) 사이에 배치된 복수의 링크 라인을 포함할 수 있다.The
일 실시예에 따른 링크 라인부(250)는 제 2 화소 구동 전원 패드들과 제 3 화소 구동 전원 패드들을 개별적(또는 일대일)으로 연결하는 화소 구동 전원 링크 라인들, 제 2 데이터 패드들과 제 3 데이터 패드들을 개별적(또는 일대일)으로 연결하는 데이터 링크 라인들, 제 2 레퍼런스 전압 패드들과 제 3 레퍼런스 전압 패드들을 개별적(또는 일대일)으로 연결하는 레퍼런스 전압 링크 라인들, 제 2 게이트 패드들과 제 3 게이트 패드들을 개별적(또는 일대일)으로 연결하는 게이트 링크 라인들, 및 제 2 화소 공통 전압 패드들과 제 3 화소 공통 전압 패드들을 연결하는 화소 공통 전압 링크 라인을 포함할 수 있다.The
화소 공통 전압 링크 라인은 제 2 패드부(210)와 적어도 하나의 제 3 패드부(230) 사이에 배치되고 제 2 화소 공통 전압 패드들에 공통적으로 연결된 제 1 공통 링크 라인(251), 및 제 3 화소 공통 전압 패드들에 공통적으로 연결되고 제 1 공통 링크 라인(251)에 전기적으로 연결된 제 2 공통 링크 라인(253)을 포함할 수 있다. 제 2 공통 링크 라인(253)은 제 1 공통 링크 라인(251)과 다른 층에 배치되고 비아홀을 통해서 제 1 공통 링크 라인(251)과 전기적으로 연결될 수 있다. 제 2 공통 링크 라인(253)의 크기는 화소 공통 전압의 전압 강하를 최소화하기 위하여, 적어도 하나의 제 3 패드부(230)로부터 기판(100)의 가장자리 부분 쪽으로 갈수록 점점 증가할 수 있다.The pixel common voltage link line includes a first
본 명세서의 일 실시예에 따른 발광 표시 장치는 기판(100)의 일측면(OS)에 배치된 라우팅부(400)를 더 포함할 수 있다.The light emitting display device according to the exemplary embodiment of the present specification may further include a
라우팅부(400)는 기판(100)의 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 배치될 수 있다.The
일 실시예에 따른 라우팅부(400)는 복수의 라우팅 라인(410)을 포함할 수 있다. 복수의 라우팅 라인(410) 각각은 제 1 방향(X)을 따라 일정한 간격으로 배치되고 기판(100)의 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 패드들과 제 2 패드부(210)의 제 2 패드들에 전기적으로 일대일 연결될 수 있다. 일 실시예에 따르면, 복수의 라우팅 라인(410) 각각은 전도성 페이스트를 이용한 프린팅 공정에 의해 형성될 수 있다. 다른 실시예에 따르면, 복수의 라우팅 라인(410) 각각은 연성 재질의 전사 패드에 전도성 페이스트 패턴을 전사하여 전도성 페이스트 패턴을 전사하는 전사 공정에 의해 형성될 수 있다. 예를 들어, 전도성 페이스트는 은(Ag) 페이스트를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 따른 복수의 라우팅 라인(410)은 화소 전원 라우팅 라인들(411), 데이터 라우팅 라인들(413), 레퍼런스 전압 라우팅 라인들(415), 게이트 라우팅 라인들(417), 및 화소 공통 전압 라우팅 라인들(419)로 분류(또는 구분)될 수 있다.A plurality of
화소 전원 라우팅 라인들(411) 각각은 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 화소 구동 전원 패드들(PPP)과 제 2 패드부(210)의 제 2 화소 구동 전원 패드들에 전기적으로 일대일 연결될 수 있다.Each of the pixel
데이터 라우팅 라인들(413) 각각은 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 데이터 패드들(DP)과 제 2 패드부(210)의 제 2 데이터 패드들에 전기적으로 일대일 연결될 수 있다.Each of the
레퍼런스 전압 라우팅 라인들(415) 각각은 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 레퍼런스 전압 패드들(RVP)과 제 2 패드부(210)의 제 2 레퍼런스 전압 패드들에 전기적으로 일대일 연결될 수 있다.Each of the reference
게이트 라우팅 라인들(417) 각각은 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 게이트 패드들(GP)과 제 2 패드부(210)의 제 2 게이트 패드들에 전기적으로 일대일 연결될 수 있다.Each of the
화소 공통 전압 라우팅 라인들(419) 각각은 제 1 패드부(110)와 외측면(OS) 및 제 2 패드부(210)를 감싸도록 형성되고, 제 1 패드부(110)의 제 1 화소 공통 전압 패드들(CVP)과 제 2 패드부(210)의 제 2 화소 공통 전압 패드들에 전기적으로 일대일 연결될 수 있다.Each of the pixel common
일 실시예에 따른 라우팅부(400)는 에지 코팅층을 더 포함할 수 있다.
에지 코팅층은 복수의 라우팅 라인(410) 각각을 덮도록 구현될 수 있다. 일 실시예에 따른 에지 코팅층은 복수의 라우팅 라인(410)뿐만 아니라 기판(100)의 제 1 가장자리 부분과 외측면(OS) 전체를 덮도록 구현될 수 있다. 이러한 에지 코팅층은 금속 재질로 이루어진 복수의 라우팅 라인(410) 각각의 부식이나 복수의 라우팅 라인(410) 간의 전기적인 쇼트를 방지할 수 있다. 또한, 에지 코팅층은 복수의 라우팅 라인(410)과 제 1 패드부(110)의 제 1 패드들에 의해 외부 광의 반사를 방지하거나 최소화할 수 있다. 일 실시예에 따른 에지 코팅층은 블랙 잉크를 포함하는 광차단 물질로 이루어질 수 있다. 예를 들어, 에지 코팅층은 기판(100)의 모든 외측면(OS)을 둘러싸도록 형성될 수 있다. 예를 들어, 에지 코팅층은 에지 보호층 또는 에지 절연층일 수 있다.The edge coating layer may be implemented to cover each of the plurality of routing lines 410 . The edge coating layer according to an embodiment may be implemented to cover the entirety of the first edge portion and the outer surface (OS) of the
본 명세서의 일 실시예에 따른 발광 표시 장치는 구동 회로부(500)를 더 포함할 수 있다.The light emitting display device according to the exemplary embodiment of the present specification may further include a
구동 회로부(500)는 디스플레이 구동 시스템으로부터 공급되는 디지털 영상 데이터와 동기 신호를 기반으로 기판(100) 상에 배치된 화소들(P)을 구동(또는 발광)시킴으로써 영상 데이터에 대응되는 영상을 표시부(AA)에 표시할 수 있다. 구동 회로부(500)는 기판(100)의 후면(100b)에 배치된 적어도 하나의 제 3 패드부(230)에 연결되고, 기판(100) 상에 배치된 화소들(P)을 구동(또는 발광)시키기 위한 데이터 신호와 게이트 제어 신호 및 구동 전원을 적어도 하나의 제 3 패드부(230)로 출력할 수 있다.The driving
일 실시예에 따른 구동 회로부(500)는 플렉서블 회로 필름(510), 구동 집적 회로(530), 인쇄 회로 기판(550), 타이밍 컨트롤러(570), 및 전원 회로부(590)를 포함할 수 있다.The driving
플렉서블 회로 필름(510)은 기판(100)의 후면(100b)에 배치된 적어도 하나의 제 3 패드부(230)와 연결될 수 있다.The
구동 집적 회로(530)는 플렉서블 회로 필름(510)에 실장된다. 구동 집적 회로(530)는 타이밍 컨트롤러(570)로부터 제공되는 부화소 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 부화소 데이터를 아날로그 형태의 데이터 신호로 변환하여 출력할 수 있다. 데이터 신호는 플렉서블 회로 필름(510)을 통해 적어도 하나의 제 3 패드부(230)에 배치된 제 3 데이터 패드들에 공급될 수 있다.The driving
구동 집적 회로(530)는 기판(100) 상에 배치된 복수의 레퍼런스 전압 라인(또는 화소 센싱 라인) 각각을 통해서 각 부화소(SP)에 배치된 구동 TFT의 특성값을 센싱하고, 부화소별 센싱값에 대응되는 부화소별 센싱 로우 데이터(sensing raw data)를 생성해 타이밍 컨트롤러(570)에 제공할 수 있다.The driving
인쇄 회로 기판(550)은 플렉서블 회로 필름(510)의 타측 가장자리 부분에 연결될 수 있다. 인쇄 회로 기판(550)은 구동 회로부(500)의 구성들 사이의 신호 및 전원을 전달하는 역할을 한다.The printed
타이밍 컨트롤러(570)는 인쇄 회로 기판(550)에 실장되고, 인쇄 회로 기판(550)에 배치된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 디지털 영상 데이터와 타이밍 동기 신호를 수신한다. 대안적으로, 타이밍 컨트롤러(570)는 인쇄 회로 기판(550)에 실장되지 않고 디스플레이 구동 시스템에 구현되거나 인쇄 회로 기판(550)과 디스플레이 구동 시스템 사이에 연결된 별도의 컨트롤 보드에 실장될 수도 있다.The
타이밍 컨트롤러(570)는 타이밍 동기 신호에 기초해 디지털 영상 데이터를 표시부(AA)에 배치된 화소 배열 구조에 알맞도록 정렬하여 화소 데이터를 생성하고, 생성된 화소 데이터를 구동 집적 회로(530)에 제공한다.The
타이밍 컨트롤러(570)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 게이트 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 구동 집적 회로(530)의 구동 타이밍을 제어하며 게이트 제어 신호를 통해 게이트 구동 회로(150)의 구동 타이밍을 제어할 수 있다. 예를 들어, 타이밍 동기 신호는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 및 메인 클럭(또는 도트 클럭)을 포함할 수 있다.The
일 실시예에 따른 데이터 제어 신호는 소스 스타트 펄스, 소스 쉬프트 클럭, 및 소스 출력 신호 등을 포함할 수 있다. 이러한 데이터 제어 신호는 플렉서블 회로 필름(510)을 경유하여 구동 집적 회로(530)에 공급될 수 있다.The data control signal according to an embodiment may include a source start pulse, a source shift clock, and a source output signal. The data control signal may be supplied to the driving
일 실시예에 따른 게이트 제어 신호는 스타트 신호(또는 게이트 스타트 펄스), 복수의 쉬프트 클럭, 정방향 구동 신호, 및 역방향 구동 신호를 포함할 수 있다. 이 경우, 복수의 쉬프트 클럭은 위상이 순차적으로 쉬프트되는 복수의 스캔 클럭, 및 위상이 순차적으로 쉬프트되는 복수의 캐리 클럭을 포함할 수 있다. 추가적으로, 일 실시예에 따른 게이트 제어 신호는 부화소(SP)에 배치된 구동 TFT의 특성값을 센싱하기 위한 외부 센싱 라인 선택 신호, 외부 센싱 리셋 신호, 및 외부 센싱 제어 신호를 더 포함할 수 있다. 이러한 게이트 제어 신호는 플렉서블 회로 필름(510), 적어도 하나의 제 3 패드부(230), 링크 라인부(250), 제 2 패드부(210), 라우팅부(400), 제 1 패드부(110), 및 게이트 제어 라인들(GCL)을 경유하여 게이트 구동 회로(150)에 공급될 수 있다.The gate control signal according to an embodiment may include a start signal (or gate start pulse), a plurality of shift clocks, a forward driving signal, and a reverse driving signal. In this case, the plurality of shift clocks may include a plurality of scan clocks whose phases are sequentially shifted, and a plurality of carry clocks whose phases are sequentially shifted. Additionally, the gate control signal according to an embodiment may further include an external sensing line selection signal, an external sensing reset signal, and an external sensing control signal for sensing the characteristic value of the driving TFT disposed in the sub-pixel SP. . These gate control signals are the
타이밍 컨트롤러(570)는 미리 설정된 외부 센싱 구간 동안 구동 집적 회로(530)와 게이트 구동 회로(150) 각각을 외부 센싱 모드로 구동시키고, 구동 집적 회로(530)로부터 제공되는 부화소별 센싱 로우 데이터에 기초하여 부화소별 구동 TFT 의 특성 변화를 보상하기 위한 부화소별 보상 데이터를 생성하고, 부화소별 보상 데이터에 기초하여 부화소별 화소 데이터를 변조할 수 있다. 예를 들어, 타이밍 컨트롤러(570)는 수직 동기 신호의 블랭킹 구간(또는 수직 블랭킹 구간)에 대응되는 외부 센싱 구간마다 구동 집적 회로(530)와 게이트 구동 회로(150) 각각을 외부 센싱 모드로 구동시킬 수 있다. 예를 들어, 외부 센싱 모드는 발광 표시 장치의 제품 출하 전의 검사 공정시, 발광 표시 장치의 최초 초기 구동시, 발광 표시 장치의 전원 온(power on)시, 발광 표시 장치의 전원 오프(power off)시, 발광 표시 장치의 장시간 구동 후 전원 오프(power off)시, 실시간 또는 주기적으로 설정된 프레임의 블랭크 기간에 수행될 수 있다.The
일 실시예에 따른 타이밍 컨트롤러(570)는 외부 센싱 모드에 따라 구동 집적 회로(530)로부터 제공되는 부화소별 센싱 로우 데이터를 저장 회로에 저장한다. 그리고, 타이밍 컨트롤러(570)는 표시 모드시, 저장 회로에 저장된 부화소별 센싱 로우 데이터에 기초하여 각 부화소(SP)에 공급될 화소 데이터를 보정하여 구동 집적 회로(530)에 제공할 수 있다. 여기서, 부화소별 센싱 로우 데이터는 부화소에 배치된 구동 TFT와 자발광 소자 각각의 경시적 변화 정보를 포함할 수 있다. 이에 따라, 타이밍 컨트롤러(570)는 외부 센싱 모드에서, 각 부화소에 배치된 구동 TFT의 특성 값(예를 들어, 문턱 전압 또는 이동도)을 센싱하고, 이를 기반으로 각 부화소에 공급될 화소 데이터를 보정함으로써 부화소들에 배치된 구동 TFT의 특성 값 편차에 따른 화질 저하를 최소화하거나 방지할 수 있다. 이와 같은, 발광 표시 장치의 외부 센싱 모드는 본 명세서의 출원인에 의해 이미 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 대한민국 공개특허공보 제 10-2016-0093179호, 제10-2017-0054654호, 또는 제10-2018-0002099호에 개시된 센싱 모드를 통해서 각 부화소에 배치된 구동 TFT의 특성 값을 센싱할 수 있다.The
전원 회로부(590)는 인쇄 회로 기판(550)에 실장되고, 외부로부터 공급되는 입력 전원을 이용하여 화소들(P)에 영상을 표시하기 위해 필요한 각종 전원 전압을 생성하고, 해당하는 회로에 제공한다. 예를 들어, 전원 회로부(590)는 타이밍 컨트롤러(570)와 구동 집적 회로(530) 각각의 구동에 필요한 로직 전원 전압, 구동 집적 회로(530)에 제공되는 복수의 기준 감마 전압, 게이트 구동 회로(150)의 구동에 필요한 적어도 하나의 게이트 구동 전원 및 적어도 하나의 게이트 공통 전원을 생성하여 출력할 수 있다. 또한, 전원 회로부(590)는 화소 구동 전원과 화소 공통 전압을 생성하여 출력할 수 있으나, 이에 한정되지 않는다. 예를 들어, 구동 집적 회로(530)는 복수의 기준 감마 전압을 기반으로 화소 구동 전원과 화소 공통 전압 각각을 생성하여 출력할 수 있다.The
도 7은 본 명세서의 다른 실시예에 따른 발광 표시 장치를 나타내는 후면 사시도로써, 이는 도 1 내지 도 6에 도시된 발광 표시 장치에 배선 기판을 추가로 구성한 것이다.FIG. 7 is a rear perspective view illustrating a light emitting display device according to another exemplary embodiment of the present specification, in which a wiring board is additionally configured in the light emitting display device shown in FIGS. 1 to 6 .
도 7을 참조하면, 본 명세서의 다른 실시예에 따른 발광 표시 장치는 기판(100), 제 2 기판(200), 결합 부재(300), 및 라우팅부(400)를 포함할 수 있다.Referring to FIG. 7 , a light emitting display device according to another exemplary embodiment of the present specification may include a
기판(100)은 표시 기판, 화소 어레이 기판, 상부 기판, 전면 기판, 또는 베이스 기판으로 표현될 수도 있다. 기판(100)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다. 이하의 도 7에 대한 설명에서, 기판(100)을 "제 1 기판(100)"이라 칭하기로 한다.The
제 1 기판(100)은 도 1 내지 도 6에 도시된 발광 표시 장치의 기판(100)과 실질적으로 동일하므로, 이에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.Since the
제 2 기판(200)은 배선 기판, 링크 기판, 하부 기판, 후면 기판, 또는 링크 글라스로 표현될 수도 있다. 제 2 기판(200)은 유리 기판, 구부리거나 휠 수 있는 박형 유리 기판 또는 플라스틱 기판일 수 있다. 예를 들어, 제 2 기판(200)은 제 1 기판(100)과 동일한 물질로 이루어질 수 있다. 제 2 기판(200)은 제 1 기판(100)과 동일한 크기를 가질 수 있으나, 이에 한정되지 않고, 제 1 기판(100)보다 작은 크기를 가질 수 있다. 예를 들어, 제 2 기판(200)은, 제 1 기판(100)의 강성 유지 또는 강성 확보를 위하여, 제 1 기판(100)과 동일한 크기를 가지는 것이 바람직할 수 있다.The
제 2 기판(200)은 제 2 패드부(210)와 적어도 하나의 제 3 패드부(230) 및 링크 라인부(250)를 포함할 수 있다. 제 2 패드부(210)와 적어도 하나의 제 3 패드부(230) 및 링크 라인부(250) 각각은 제 2 기판(200)의 후면(또는 배면)(200b)에 배치되는 것을 제외하고는 도 6에서 설명한 제 2 패드부(210)와 적어도 하나의 제 3 패드부(230) 및 링크 라인부(250) 각각과 실질적으로 동일하므로, 이에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.The
제 2 기판(200)은 결합 부재(300)를 매개로 제 1 기판(100)의 제 2 면(또는 후면)과 결합(또는 연결)될 수 있다. 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 개재된다. 이에 따라, 제 1 기판(100)과 제 2 기판(200)은 결합 부재(300)를 매개로 서로 대향 합착될 수 있다.The
라우팅부(400)는 사이드 라우팅부 또는 프린팅 라인부로 표현될 수 있다. 라우팅부(400)는 제 1 기판(100)의 외측면(OS1a)과 제 2 기판(200)의 외측면(OS1b)을 감싸도록 배치된다. 일 실시예에 따른 라우팅부(400)는 제 1 기판(100)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1a)과 제 2 기판(200)의 외측면(OS) 중 제 1 외측면(또는 일측면)(OS1b) 각각에 배치된 복수의 라우팅 라인(410)을 포함할 수 있다. 이러한 라우팅부(400)는 복수의 라우팅 라인(410) 각각이 제 1 기판(100)의 제 1 패드부(110)와 제 1 외측면(OS1a), 및 제 2 기판(200)의 제 2 패드부(210)와 제 1 외측면(OS1b)을 감싸도록 배치되는 것을 제외하고는 도 6에서 설명한 라우팅부(400)와 실질적으로 동일하므로, 이에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.The
본 명세서의 다른 실시예에 따른 발광 표시 장치는 구동 회로부(500)를 더 포함할 수 있다.The light emitting display device according to another exemplary embodiment of the present specification may further include a
구동 회로부(500)는 플렉서블 회로 필름(510), 구동 집적 회로(530), 인쇄 회로 기판(550), 타이밍 컨트롤러(570), 및 전원 회로부(590)를 포함할 수 있다. 이러한 구동 회로부(500)는 플렉서블 회로 필름(510)이 제 2 기판(200)의 후면(200b)에 배치된 적어도 하나의 제 3 패드부(230)에 연결되는 것을 제외하고는 도 6에서 설명한 구동 회로부(500)와 실질적으로 동일하므로, 이에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략한다.The driving
도 8은 도 7에 도시된 선 I-I'의 단면도이고, 도 9는 도 8에 도시된 'B' 부분의 확대도이며, 도 10은 도 7에 도시된 선 II-II'의 단면도이다.8 is a cross-sectional view taken along line II-I' shown in FIG. 7 , FIG. 9 is an enlarged view of part 'B' shown in FIG. 8 , and FIG. 10 is a cross-sectional view taken along line II-II' shown in FIG. 7 . .
도 7 내지 도 10을 참조하면, 본 명세서의 일 실시예에 따른 발광 표시 장치는 제 1 기판(100), 제 2 기판(200), 결합 부재(300), 및 라우팅부(400)를 더 포함할 수 있다.7 to 10 , the light emitting display device according to an exemplary embodiment of the present specification further includes a
일 실시예에 따른 제 1 기판(100)은 회로층(101), 패시베이션층(PAS), 평탄화층(102), 발광 소자층(EDL), 뱅크(103), 배리어 구조물(104), 그루브 라인(105), 및 봉지층(106)을 포함할 수 있다.The
회로층(101)은 제 1 기판(100) 상에 배치될 수 있다. 회로층(101)은 화소 어레이층 또는 TFT 어레이층으로 표현될 수 있다.The
일 실시예에 따른 회로층(101)은 버퍼층(101a) 및 회로 어레이층(101b)을 포함할 수 있다.The
버퍼층(101a)은 TFT의 제조 공정 중 고온 공정시 제 1 기판(100)에 함유된 수소 등의 물질이 회로 어레이층(101b)으로 확산되는 것을 차단하는 역할을 한다. 또한, 버퍼층(101a)은 외부의 수분이나 습기가 발광 소자층(EDL) 쪽으로 침투하는 것을 방지하는 역할도 할 수 있다. 일 실시예에 따른 버퍼층(101a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.The
회로 어레이층(101b)은 버퍼층(101a) 상의 각 화소 영역(PA)에 배치된 구동 TFT(Tdr)를 갖는 화소 회로(PC)를 포함할 수 있다.The
각 화소 영역(PA)의 회로 영역(CA)에 배치된 구동 TFT(Tdr)는 활성층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연층(101c), 제 1 소스/드레인 전극(SD1), 및 제 2 소스/드레인 전극(SD2)을 포함할 수 있다.The driving TFT Tdr disposed in the circuit area CA of each pixel area PA includes an active layer ACT, a gate insulating film GI, a gate electrode GE, an
활성층(ACT)은 각 화소 영역(PA) 상의 버퍼층(101a) 상에 배치될 수 있다. 활성층(ACT)은 게이트 전극(GE)과 중첩되는 채널 영역, 및 채널 영역을 사이에 두고 서로 나란한 제 1 소스/드레인 영역과 제 2 소스/드레인 영역을 포함할 수 있다. 활성층(ACT)은 도체화 공정에 의해서 도체화됨으로써 표시 영역(AA) 내에서 라인들 사이를 직접적으로 연결하거나 서로 다른 층에 배치된 라인들을 전기적으로 연결하는 점핑 구조물의 브리지 라인으로 사용될 수 있다.The active layer ACT may be disposed on the
게이트 절연막(GI)은 활성층(ACT)의 채널 영역 상에 배치될 수 있다. 게이트 절연막(GI)은 활성층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다.The gate insulating layer GI may be disposed on the channel region of the active layer ACT. The gate insulating layer GI may insulate the active layer ACT from the gate electrode GE.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치되고, 게이트 라인(GL)과 연결될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 활성층(ACT)의 채널 영역과 중첩될 수 있다.The gate electrode GE may be disposed on the gate insulating layer GI and may be connected to the gate line GL. The gate electrode GE may overlap the channel region of the active layer ACT with the gate insulating layer GI interposed therebetween.
층간 절연층(101c)은 게이트 전극(GE)과 활성층(ACT)을 덮도록 제 1 기판(100) 상에 배치될 수 있다. 층간 절연층(101c)은 게이트 전극(GE)과 소스/드레인 전극(SD1, SD2)을 전기적으로 절연(또는 분리)시킬 수 있다.The interlayer insulating
일 실시예에 따른 층간 절연층(101c)은 무기 절연 물질로 이루어질 수 있다. 예를 들어, 층간 절연층(101c)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있다. 예를 들어, 층간 절연층(101c)은 절연층, 중간 절연층, 무기 절연층, 제 1 무기 절연층, 또는 제 1 절연층 등의 용어로 표현될 수 있다.The interlayer insulating
제 1 소스/드레인 전극(SD1)은 활성층(ACL)의 제 1 소스/드레인 영역과 중첩되는 층간 절연층(101c) 상에 배치되고, 층간 절연층(101c)에 배치된 제 1 소스/드레인 컨택홀을 통해 활성층(ACL)의 제 1 소스/드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 제 1 소스/드레인 전극(SD1)은 구동 TFT(Tdr)의 소스 전극이고, 활성층(ACL)의 제 1 소스/드레인 영역은 소스 영역일 수 있다.The first source/drain electrode SD1 is disposed on the
제 2 소스/드레인 전극(SD2)은 활성층(ACL)의 제 2 소스/드레인 영역과 중첩되는 층간 절연층(101c) 상에 배치되고, 층간 절연층(101c)에 배치된 제 2 소스/드레인 컨택홀을 통해 활성층(ACL)의 제 2 소스/드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 제 2 소스/드레인 전극(SD2)은 구동 TFT(Tdr)의 드레인 전극이고, 활성층(ACL)의 제 2 소스/드레인 영역은 드레인 영역일 수 있다.The second source/drain electrode SD2 is disposed on the
화소 회로(PC)를 구성하는 제 1 및 제 2 스위칭 TFT(Tsw1, Tsw2) 각각은 구동 TFT(Tdr)와 함께 형성되므로, 이에 대한 설명은 생략한다.Since each of the first and second switching TFTs Tsw1 and Tsw2 constituting the pixel circuit PC is formed together with the driving TFT Tdr, a description thereof will be omitted.
일 실시예에 따른 회로층(101)은 제 1 기판(100)과 버퍼층(101a) 사이에 배치된 하부 금속층(BML)을 더 포함할 수 있다.The
하부 금속층(BML)은 화소 회로(PC)를 구성하는 TFT들(Tdr, Tsw1, Tsw2)의 활성층(ACT)의 아래에 배치된 차광 패턴(LSP)을 포함할 수 있다.The lower metal layer BML may include a light blocking pattern LSP disposed under the active layer ACT of the TFTs Tdr, Tsw1, and Tsw2 constituting the pixel circuit PC.
차광 패턴(LSP)은 제 1 기판(100)과 활성층(ACT) 사이에 섬 형태로 배치될 수 있다. 차광 패턴(LSP)은 제 1 기판(100)을 통해서 활성층(ACT) 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 TFT의 문턱 전압 변화를 최소화 내지 방지한다. 선택적으로, 차광 패턴(LSP)은 TFT의 제 1 소스/드레인 전극(SD1)에 전기적으로 연결됨으로써 해당하는 TFT의 하부 게이트 전극의 역할을 할 수도 있으며, 이 경우 광에 의한 특성 변화뿐만 아니라 바이어스 전압에 따른 TFT의 문턱 전압 변화를 최소화 내지 방지할 수 있다.The light blocking pattern LSP may be disposed in an island shape between the
하부 금속층(BML)은 게이트 라인(GL), 데이터 라인(DL), 화소 구동 전원 라인(PL), 화소 공통 전압 라인, 및 레퍼런스 전압 라인(RL) 중 서로 나란하게 배치되는 라인으로 사용될 수 있다. 예를 들어, 하부 금속층(BML)은 제 1 기판(100) 상에 배치되는 화소 구동 라인들(DL, GL, PL, CVL, RL, GCL) 중 제 2 방향(Y)과 나란한 방향으로 배치되는 라인들로 사용될 수 있다.The lower metal layer BML may be used as a line arranged in parallel with each other among the gate line GL, the data line DL, the pixel driving power line PL, the pixel common voltage line, and the reference voltage line RL. For example, the lower metal layer BML is disposed in a direction parallel to the second direction Y among the pixel driving lines DL, GL, PL, CVL, RL, and GCL disposed on the
패시베이션층(PAS)은 구동 TFT(Tdr)를 포함하는 화소 회로(PC)를 덮도록 제 1 기판(100) 상에 배치될 수 있다. 패시베이션층(PAS)은 각 화소 영역(PA)에 배치된 구동 TFT(Tdr)를 포함하는 회로층(101)을 덮을 수 있다. 예를 들어, 패시베이션층(PAS)은 회로층(101)과 평탄화층(102) 사이에 배치될 수 있다.The passivation layer PAS may be disposed on the
일 실시예에 따른 패시베이션층(PAS)은 무기 절연 물질로 이루어질 수 있다. 예를 들어, 패시베이션층(PAS)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있다. 예를 들어, 패시베이션층(PAS)은 보호층, 회로 보호층, 회로 절연층, 무기 보호층, 제 2 무기 절연층, 또는 제 2 절연층 등의 용어로 표현될 수 있다.The passivation layer PAS according to an embodiment may be formed of an inorganic insulating material. For example, the passivation layer (PAS) may have a single layer structure of any one of a silicon oxide film (SiOx), a silicon nitride film (SiNx), a silicon oxynitride film (SiONx), a titanium oxide film (TiOx), and an aluminum oxide film (AlOx), or these may include a stacked structure of For example, the passivation layer PAS may be expressed in terms of a protective layer, a circuit protective layer, a circuit insulating layer, an inorganic protective layer, a second inorganic insulating layer, or a second insulating layer.
평탄화층(102)은 패시베이션층(PAS)이 배치되어 있는 제 1 기판(100) 상에 배치되고 패시베이션층(PAS) 상에 평탄면을 제공할 수 있다. 예를 들어, 패시베이션층(PAS)은 층간 절연층(101c)과 평탄화층(102) 사이에 배치될 수 있다.The
일 실시예에 따른 평탄화층(102)은 제 1 기판(100)의 가장자리 부분에 배치된 패시베이션층(PAS)을 제외한 나머지 회로층(101)을 덮도록 형성될 수 있다. 예를 들어, 평탄화층(102)은 제 1 기판(100)과 발광 소자층(EDL) 사이에 배치되거나 패시베이션층(PAS)과 발광 소자층(EDL) 사이에 배치될 수 있다. 일 실시예에 따른 평탄화층(102)은 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 평탄화층(102)은 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 또는 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질로 이루어질 수 있으나, 이에 한정되지 않는다.The
발광 소자층(EDL)은 평탄화층(102) 상에 배치될 수 있다. 일 실시예에 따른 발광 소자층(EDL)은 화소 전극(PE), 자발광 소자(ED), 및 공통 전극(CE)을 포함할 수 있다.The light emitting device layer EDL may be disposed on the
화소 전극(PE)은 자발광 소자(ED)의 애노드 전극, 반사 전극, 하부 전극, 또는 제 1 전극으로 표현될 수도 있다.The pixel electrode PE may be expressed as an anode electrode, a reflective electrode, a lower electrode, or a first electrode of the self-emission device ED.
화소 전극(PE)은 제 1 기판(100) 상의 각 부화소(SP)의 발광 영역(EA)과 중첩되는 평탄화층(103) 상에 배치될 수 있다. 화소 전극(PE)은 섬 형태로 패터닝되어 각 부화소(SP) 내에 배치되며, 해당하는 화소 회로(PC)의 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다. 예를 들어, 화소 전극(PE)의 일측은 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1) 상으로 연장되고, 평탄화층(103)에 마련된 전극 컨택홀(ECH)을 통해서 구동 TFT(Tdr)의 제 1 소스/드레인 전극(SD1)과 전기적으로 연결될 수 있다.The pixel electrode PE may be disposed on the
화소 전극(PE)은 일함수가 낮고 반사 효율이 우수한 금속 재질을 포함할 수 있으나, 이에 한정되는 것은 아니다.The pixel electrode PE may include, but is not limited to, a metal material having a low work function and excellent reflection efficiency.
일 실시예에 따른 화소 전극(PE)은 제 1 화소 전극층(또는 제 1 금속층) 및 제 2 화소 전극층(또는 제 2 금속층)을 포함하는 2층 구조를 가질 수 있다. 제 1 및 2 화소 전극층은 평탄화층(102) 상에 순차적으로 증착된 후, 동시에 패터닝될 수 있다.The pixel electrode PE according to an embodiment may have a two-layer structure including a first pixel electrode layer (or a first metal layer) and a second pixel electrode layer (or a second metal layer). The first and second pixel electrode layers may be sequentially deposited on the
제 1 화소 전극층은 평탄화층(102) 상에 배치될 수 있다. 제 2 화소 전극층은 제 1 화소 전극층 상에 배치(또는 적층)될 수 있다. 예를 들어, 제 1 화소 전극층은 평탄화층(102)과의 접착층 역할과 자발광 소자(ED)의 보조 전극의 역할을 할 수 있으며, ITO 재질 또는 IZO 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제 2 화소 전극층은 반사판의 역할과 화소 전극(PE)의 저항을 감소시키는 역할을 할 수 있으며, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 및 몰리브덴 티타늄 합금(MoTi) 중 하나의 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 화소 전극(PE)은 ITO/MoTi의 2층 구조로 이루어지거나 MoTi/ITO의 2층 구조로 이루어질 수 있다.The first pixel electrode layer may be disposed on the
다른 실시예에 따른 화소 전극(PE)은 IZO/MoTi/ITO 또는 ITO/MoTi/ITO의 3층 구조, ITO/Cu/MoTi/ITO의 4층 구조, ITO/MoTi/ITO/Ag/ITO의 5층 구조로 이루어질 수 있으나, 이에 한정되는 것은 아니다.The pixel electrode PE according to another embodiment has a three-layer structure of IZO/MoTi/ITO or ITO/MoTi/ITO, a four-layer structure of ITO/Cu/MoTi/ITO, and a five-layer structure of ITO/MoTi/ITO/Ag/ITO. It may have a layer structure, but is not limited thereto.
자발광 소자(ED)는 제 1 기판(100) 상에 배치될 수 있다. 자발광 소자(ED)는 화소 전극(PE) 상에 형성되어 화소 전극(PE)과 직접적으로 접촉될 수 있다. 화소 전극(PE)은 자발광 소자(ED)와 평탄화층(102) 사이에 배치될 수 있다.The self-emission device ED may be disposed on the
일 실시예에 따른 자발광 소자(ED)는 부화소(SP)별로 구분되지 않도록 복수의 부화소(SP) 각각에 공통적으로 형성되는 공통층일 수 있다. 자발광 소자(ED)는 화소 전극(PE)과 공통 전극(CE)) 사이에 흐르는 전류에 반응하여 백색 광(또는 청색 광)을 방출할 수 있다. 일 실시예에 따른 자발광 소자(ED)는 유기 발광 소자를 포함하거나, 유기 발광 소자와 양자점 발광 소자의 적층 또는 혼합 구조를 포함할 수 있다.The self-emission device ED according to an exemplary embodiment may be a common layer commonly formed in each of the plurality of sub-pixels SP so as not to be divided into sub-pixels SP. The self-emission device ED may emit white light (or blue light) in response to a current flowing between the pixel electrode PE and the common electrode CE. The self-light emitting device ED according to an embodiment may include an organic light emitting device or a stacked or mixed structure of an organic light emitting device and a quantum dot light emitting device.
일 실시예에 따른 유기 발광 소자는 백색 광(또는 청색 광)을 방출하기 위한 2 이상의 유기 발광부를 포함할 수 있다. 예를 들어, 유기 발광 소자는 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 유기 발광부와 제 2 유기 발광부를 포함할 수 있다. 여기서, 제 1 유기 발광부는 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 적어도 하나를 포함할 수 있다. 제 2 유기 발광부는 청색 발광층, 녹색 발광층, 적색 발광층, 황색 발광층, 및 황록색 발광층 중 제 1 유기 발광부로부터 방출되는 제 1 광과 혼합되어 백색 광을 만들 수 있는 제 2 광을 방출하기 위한 적어도 하나의 발광층을 포함할 수 있다.The organic light emitting device according to an embodiment may include two or more organic light emitting units for emitting white light (or blue light). For example, the organic light emitting device may include a first organic light emitting unit and a second organic light emitting unit for emitting white light by mixing the first light and the second light. Here, the first organic light-emitting unit may include at least one of a blue light-emitting layer, a green light-emitting layer, a red light-emitting layer, a yellow light-emitting layer, and a yellow-green light-emitting layer. The second organic light emitting unit is at least one for emitting a second light capable of producing white light by mixing with the first light emitted from the first organic light emitting unit among the blue light emitting layer, the green light emitting layer, the red light emitting layer, the yellow light emitting layer, and the yellow green light emitting layer may include a light emitting layer of
일 실시예에 따른 유기 발광 소자는 발광 효율 및/또는 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층을 더 포함할 수 있다. 예를 들어, 기능층은 발광층의 상부 및/또는 하부 각각에 배치될 수 있다.The organic light emitting diode according to an embodiment may further include at least one functional layer for improving luminous efficiency and/or lifespan. For example, the functional layer may be disposed above and/or below the light emitting layer, respectively.
공통 전극(CE)은 제 1 기판(100)의 표시부(AA) 상에 배치되고 복수의 화소(P) 각각의 자발광 소자(ED)와 전기적으로 연결된다. 예를 들어, 공통 전극(CE)은 제 1 기판(100)의 가장자리 부분을 제외한 나머지 표시부(AA) 상에 배치될 수 있다.The common electrode CE is disposed on the display unit AA of the
공통 전극(CE)은 캐소드 전극, 투명 전극, 상부 전극, 음극, 또는 제 2 전극으로 표현될 수 있다. 공통 전극(CE)은 자발광 소자(ED) 상에 형성되어 자발광 소자(ED)와 직접적으로 접촉되거나 전기적으로 직접 접촉될 수 있다. 공통 전극(CE)은 자발광 소자(ED)에서 방출되는 광이 투과될 수 있도록 투명 전도성 재질을 포함할 수 있다.The common electrode CE may be expressed as a cathode electrode, a transparent electrode, an upper electrode, a cathode, or a second electrode. The common electrode CE may be formed on the self-emission device ED and may be in direct contact with the self-emission device ED or may be in direct electrical contact with the self-emitting device ED. The common electrode CE may include a transparent conductive material so that light emitted from the self-emission device ED may be transmitted.
일 실시예에 따른 공통 전극(CE)은 일함수가 비교적 높은 투명 전도성 재질 또는 그래핀(graphene) 중 적어도 하나의 단층 구조 또는 복층 구조로 이루어질 수 있다. 예를 들어, 공통 전극(CE))은 ITO 또는 IZO와 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb 등과 같은 금속과 산화물의 혼합물로 이루어질 수 있다.The common electrode CE according to an embodiment may be formed of a single-layer structure or a multi-layer structure of at least one of a transparent conductive material having a relatively high work function or graphene. For example, the common electrode CE may be formed of a metal oxide such as ITO or IZO, or a mixture of a metal and oxide such as ZnO:Al or SnO 2 :Sb.
추가적으로, 발광 소자층(EDL)은 공통 전극(CE) 상에 배치된 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 공통 전극(CE) 상에 배치되어 발광 소자층(EDL)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시킬 수 있다.Additionally, the light emitting device layer EDL may further include a capping layer disposed on the common electrode CE. The capping layer may be disposed on the common electrode CE to adjust a refractive index of light emitted from the light emitting device layer EDL to improve light output efficiency.
뱅크(103)는 평탄화층(102) 상에 배치되고 제 1 기판(100) 상에 화소 영역을 정의할 수 있다. 뱅크(103)는 화소 전극(PE)의 가장자리 부분을 덮도록 평탄화층(102) 상에 배치될 수 있다. 뱅크(103)는 복수의 부화소(SP) 각각의 발광 영역(또는 개구부)(EA)을 정의하며, 인접한 부화소(SP)에 배치된 화소 전극(PE)을 전기적으로 분리할 수 있다. 뱅크(103)는 각 화소 영역(PA)에 배치된 전극 컨택홀(ECH)을 덮도록 형성될 수 있다. 뱅크(103)는 발광 소자층(EDL)의 자발광 소자(ED)에 의해 덮일 수 있다. 예를 들어, 자발광 소자(ED)는 복수의 부화소(SP) 각각의 화소 전극(PE)뿐만 아니라 뱅크(103) 상에 배치될 수 있다.The
일 실시예에 따른 뱅크(103)는 투명 재질의 투명 뱅크이거나 블랙 안료를 포함하는 블랙 뱅크일 수 있다.The
배리어 구조물(104)은 제 1 기판(100)의 가장자리 부분 또는 최외곽 화소(Po)의 가장자리 부분에 배치될 수 있다. 예를 들어, 배리어 구조물(104)은 제 1 기판(100)의 가장자리 부분에 배치되어 있는 최외곽 화소들(Po)의 구성 요소로 포함되며, 이에 의해 최외곽 화소들(Po)은 내부 화소들과 다른 구조를 가질 수 있다.The
배리어 구조물(104)은 폐루프 라인 형태를 가지도록 제 1 기판(100) 또는 최외곽 화소(Po)의 가장자리 부분의 회로층(101) 상에 배치될 수 있다. 예를 들어, 배리어 구조물(104)은 표시부(AA)를 둘러싸는 폐루프 라인 형태를 가지도록 회로층(101) 상에 배치되고, 회로층(101)의 층간 절연층(101c)에 의해 지지될 수 있다. 예를 들어, 배리어 구조물(104)은 제 1 기판(100) 또는 최외곽 화소들(Po)의 가장자리 부분에 배치된 자발광 소자(ED)를 분리시키도록 구현될 수 있다. 이러한 배리어 구조물(104)은 기판(100) 또는 최외곽 화소들(Po)의 가장자리 부분에서 발광 소자층(EDL)의 자발광 소자(ED)만을 물리적으로 분리하는 기능, 유기 봉지층의 퍼짐 또는 흘러 넘침(over flow)을 차단하는 기능, 및 기판(100)의 측면 방향에서의 수분 침투를 방지하는 기능을 포함할 수 있다. 이러한 배리어 구조물(104)에 대해서는 후술하기로 한다.The
그루브 라인(105)은 배리어 구조물(104)의 내측 영역에 정의된 그루브 영역(또는 도랑 영역)에 배치될 수 있다. 일 실시예에 따르면, 그루브 라인(105)은 평탄화층(102)의 끝단과 배리어 구조물(104) 사이에 폐루프 라인 형태를 가지도록 회로층(101) 상에 배치될 수 있다. 예를 들어, 그루브 라인(105)은 배리어 구조물(104)의 내측 영역의 그루브 영역에 배치되어 있던 평탄화층(102)과 패시베이션층(PAS)이 모두 제거되어 형성되거나 구현될 수 있다. 예를 들어, 그루브 라인(105)은 평탄화층(102)의 끝단과 배리어 구조물(104) 사이에 배치된 층간 절연층(101c)의 일부 영역이 노출되도록 구현될 수 있다. 또한, 그루브 라인(105)은 제 1 기판(100) 또는 최외곽 화소들(Po)의 가장자리 부분에 배치된 자발광 소자(ED)를 분리시키도록 구현될 수 있다.The
봉지층(106)은 제 1 기판(100)의 최외곽 가장자리 부분을 제외한 나머지 부분 상에 배치되어 발광 소자층(EDL)을 덮도록 구현될 수 있다. 봉지층(106)은 발광 소자층(EDL)의 전면(front surface)과 측면들(lateral surface) 모두를 둘러싸도록 제 1 기판(100) 상에 구현될 수 있다. 예를 들어, 봉지층(106)은 발광 소자층(EDL)의 전면(front surface)과 측면들(lateral surface) 모두를 둘러싸도록 구현됨으로써 산소 또는 수분이 발광 소자층(EDL)으로 침투하는 것을 차단하고, 이를 통해 산소 또는 수분 등에 의한 발광 소자층(EDL)의 신뢰성을 향상시킬 수 있다.The
일 실시예에 따른 봉지층(106)은 제 1 내지 제 3 봉지층(106a, 106b, 106c)을 포함할 수 있다.The
제 1 봉지층(106a)은 산소 또는 수분이 발광 소자층(EDL)으로 침투하는 것을 차단하도록 구현될 수 있다. 제 1 봉지층(106a)은 공통 전극(CE) 상에 배치되고 발광 소자층(EDL)을 둘러쌀 수 있다. 이에 따라, 발광 소자층(EDL)의 전면(front surface)과 측면들(lateral surface) 모두는 제 1 봉지층(106a)에 의해 둘러싸일 수 있다.The
제 1 봉지층(106a)은 평탄화층(102) 상에 배치된 자발광 소자(ED) 및 배리어 구조물(104)에 의해 분리된 자발광 소자(ED)의 분리 패턴을 포함하는 발광 소자층(EDL)을 전체적으로 둘러쌀 수 있다. 일 실시예에 따른 제 1 봉지층(106a)은 배리어 구조물(104)에 의해 분리된 자발광 소자(ED)의 끝단과 자발광 소자(ED)의 분리 패턴 각각의 분리면(또는 단절면)을 완전히 둘러싸거나 밀봉하고, 이를 통해 측면 투습을 원천적으로(또는 완벽하게) 방지할 수 있다. 예를 들어, 제 1 봉지층(106a)은 배리어 구조물(104)에 의해 분리된 자발광 소자(ED)의 끝단과 자발광 소자(ED)의 분리 패턴 각각의 주변에 배치된 회로층(101)의 최상면(또는 표면)과 직접적으로 접촉됨으로써 자발광 소자(ED)의 분리면(또는 단절면)과 회로층(101) 사이의 경계부(또는 계면)을 밀봉하거나 실링함으로써 자발광 소자(ED)의 분리면(또는 단절면)과 회로층(101) 사이의 경계부(또는 계면)를 통한 측면 투습을 차단하거나 방지할 수 있다.The
일 실시예에 따른 제 1 봉지층(106a)은 무기 절연 물질을 포함하는 제 1 무기 봉지층일 수 있다. 예를 들어, 제 1 봉지층(106a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있다.The
제 2 봉지층(106b)은 제 1 봉지층(106a)보다 상대적으로 두꺼운 두께를 가지도록 배리어 구조물(104)에 의해 정의되는 봉지 영역의 제 1 봉지층(106a) 상에 구현될 수 있다. 제 2 봉지층(106b)은 제 1 봉지층(106a) 상에 존재하거나 존재할 수 있는 이물질(또는 불필요한 재질 또는 불필요한 구조체)을 충분히 덮을 수 있는 두께를 가질 수 있다. 이러한 제 2 봉지층(106b)은 상대적으로 두꺼운 두께로 인하여 기판(100)의 가장자리 부분으로 퍼질 수 있지만, 제 2 봉지층(106b)의 퍼짐은 배리어 구조물(104)에 의해 차단될 수 있다.The
일 실시예에 따른 제 2 봉지층(106b)은 유기 물질 또는 액상 유기 물질을 포함할 수 있다. 예를 들어, 제 2 봉지층(106b)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 예를 들어, 제 2 봉지층(106b)은 이물 커버층 또는 유기 봉지층 등으로 표현될 수 있다.The
일 실시예에 따르면, 제 2 봉지층(106b)은 그루브 라인(105)을 통해 배리어 구조물(104)까지 원활히 퍼질 수 있으며, 이에 의해 배리어 구조물(104)의 내측에 인접한 영역에 발생되는 제 2 봉지층(106b)의 미충진 현상이 방지될 수 있다. 예를 들어, 제 2 봉지층(106b)의 퍼짐은 다른 구조물들에 의해 방해 받지 않고 그루브 라인(105)을 통해 배리어 구조물(104)까지 원활히 진행됨으로써 제 2 봉지층(106b)은 배리어 구조물(104)의 내측에 인접한 영역까지 완벽하게 충진될 수 있다.According to an embodiment, the
일 실시예에 따르면, 그루브 라인(105) 대신에, 발광 소자층(EDL)을 분리시키기 위한 내측 트렌치 구조물 등이 배리어 구조물(104)의 내측 영역에 배치될 때, 제 2 봉지층(106b)의 퍼짐은 내측 트렌치 구조물의 높이와 단차 등에 의해 방해받거나 차단되어 배리어 구조물(104)까지 진행되지 않으며, 이로 인하여 배리어 구조물(104)의 내측에 인접한 영역에서 제 2 봉지층(106b)의 미충진 현상이 발생될 수 있다.According to an embodiment, instead of the
제 3 봉지층(106c)은 산소 또는 수분이 발광 소자층(EDL)으로 침투하는 것을 1차적으로 차단하도록 구현될 수 있다. 제 3 봉지층(106c)은 배리어 구조물(104)의 내측에 배치된 제 2 봉지층(106b)과 배리어 구조물(104)의 외측에 배치된 제 1 봉지층(106a) 모두를 둘러싸도록 구현될 수 있다. 일 실시예에 따른 제 3 봉지층(106c)은 제 1 봉지층(106a)과 동일하거나 다른 무기 물질을 포함할 수 있다. 일 실시예에 따르면, 제 3 봉지층(106c)은 제 1 봉지층(106a)의 끝단 주변의 회로층(101)의 최상면(또는 표면)과 직접적으로 접촉함으로써 제 1 봉지층(106a)과 회로층(101)의 사이의 경계부(또는 계면)를 통한 측면 투습을 추가로 차단하거나 추가로 방지할 수 있다.The
본 명세서의 일 실시예에 따른 발광 표시 장치 또는 제 1 기판(100)은 제 1 마진 영역(MA1), 제 2 마진 영역(MA2), 및 제 3 마진 영역(MA3)을 포함할 수 있다.The light emitting display device or the
제 1 마진 영역(MA1)은 최외곽 화소(P)의 발광 영역(EA)과 배리어 구조물(104) 사이에 배치될 수 있다. 제 1 마진 영역(MA1)은 수분의 측면 투습에 의한 발광 소자층(EDL)의 신뢰성 마진을 기반으로, 최외곽 화소(Po)의 발광 영역(EA)(또는 뱅크(103))의 끝단과 배리어 구조물(104) 사이에 제 1 폭을 가질 수 있다. 이에 따라, 배리어 구조물(104)은 제 1 방향(X)을 기준으로, 발광 영역(EA)의 끝단으로부터 제 1 폭의 제 1 마진 영역(MA1)만큼 이격되도록 구현될 수 있다. 예를 들어, 제 1 폭은 50 내지 120 마이크로미터로 설정될 수 있다.The first margin area MA1 may be disposed between the light emitting area EA of the outermost pixel P and the
제 2 마진 영역(MA2)은 제 1 기판(100)의 외측면(OS)과 배리어 구조물(104) 사이에 배치될 수 있다. 제 2 마진 영역(MA2)은 수분의 측면 투습에 의한 발광 소자층(EDL)의 신뢰성 마진을 기반으로, 제 1 기판(100)의 외측면(OS)과 배리어 구조물(104) 사이에 제 2 폭을 가질 수 있다. 이에 따라, 배리어 구조물(104)은 제 1 방향(X)을 기준으로, 제 1 기판(100)의 외측면(OS)으로부터 제 2 폭의 제 2 마진 영역(MA2)만큼 이격되도록 구현될 수 있다. 예를 들어, 제 2 마진 영역(MA2)은 제 1 기판(100)의 최외곽 가장자리 부분 또는 최외곽 화소(Po)의 최외곽 가장자리 부분일 수 있으며, 제 1 패드부(110)를 포함하는 영역일 수 있다. 예를 들어, 제 2 폭은 100 내지 140 마이크로미터로 설정될 수 있다.The second margin area MA2 may be disposed between the outer surface OS of the
제 3 마진 영역(MA3)은 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 사이에 배치될 수 있다. 제 3 마진 영역(MA3)은 배리어 구조물(104)의 최하위 바닥면(또는 하면)의 폭과 대응되는 제 3 폭을 가질 수 있다. 예를 들어, 제 3 마진 영역(MA3)은 배리어 구조물(104)을 포함하는 영역일 수 있다. 예를 들어, 제 3 폭은 30 내지 60 마이크로미터로 설정될 수 있다.The third margin area MA3 may be disposed between the first margin area MA1 and the second margin area MA2 . The third margin area MA3 may have a third width corresponding to a width of the lowermost bottom surface (or lower surface) of the
제 1 방향(X)을 기준으로, 제 1 마진 영역(MA1)과 제 2 마진 영역(MA2) 및 제 3 마진 영역(MA3) 각각의 폭은 최외곽 화소(Po)의 중앙부와 제 1 기판(100)의 외측면(OS) 사이의 제 2 간격(D2)이 화소 피치의 절반 이하가 되도록 구현될 수 있다.The width of each of the first margin area MA1, the second margin area MA2, and the third margin area MA3 in the first direction X is the central portion of the outermost pixel Po and the first substrate ( The second distance D2 between the outer surfaces OS of 100 may be implemented to be less than or equal to half the pixel pitch.
도 3, 도 7, 및 도 8을 참조하면, 일 실시예에 따른 제 1 기판(100)은 제 1 패드부(110)를 더 포함할 수 있다.3, 7, and 8 , the
제 1 패드부(110)는 제 1 기판(100)의 일측 가장자리 부분에 배치되고, 화소 구동 라인들(DL, GL, PL, CVL, RL, GCL)과 전기적으로 일대일 연결될 수 있다.The
일 실시예에 따른 제 1 패드부(110)는 회로층(101) 내부에 배치된 복수의 제 1 패드(111)를 포함할 수 있다.The
복수의 제 1 패드(111)는 제 1 데이터 패드들(DP), 제 1 게이트 패드들(GP), 제 1 화소 구동 전원 패드들(PPP), 제 1 레퍼런스 전압 패드들(RVP), 및 제 1 화소 공통 전압 패드들(CVP)로 구분(또는 분류)될 수 있다.The plurality of
복수의 제 1 패드(111) 각각은 층간 절연층(101c) 상에 배치되고 층간 절연층(101c)과 버퍼층(101a)을 관통하는 패드 컨택홀(PCH)을 통해서 화소 구동 라인들(DL, GL, PL, CVL, RL, GCL) 중 해당하는 라인과 전기적으로 연결될 수 있다. 일 실시예에 따른 복수의 제 1 패드(111) 각각은 화소 전극(PE)과 동일한 물질로 이루어지고, 화소 전극(PE)과 함께 형성될 수 있다. 다른 실시예에 따른 복수의 제 1 패드(111) 각각은 TFT의 소스/드레인 전극과 동일한 물질로 이루어지고, TFT의 소스/드레인 전극과 함께 형성될 수 있다.Each of the plurality of
복수의 제 1 패드(111) 각각의 일부는 패시베이션층(PAS)에 형성된 패드 오픈홀(POH)를 통해 제 1 기판(100) 상에 노출될 수 있다. 예를 들어, 패드 오픈홀(POH)은 복수의 제 1 패드(111) 각각의 일부와 중첩되는 패시베이션층(PAS)의 일부를 제거하거나 오픈하는 패드 오픈 공정에 의해 구현될 수 있다.A portion of each of the plurality of
도 8 및 도 10을 참조하면, 본 명세서의 일 실시예에 따른 발광 표시 장치 또는 제 1 기판(100)은 봉지층(106) 상에 배치된 파장 변환층(107)을 더 포함할 수 있다.8 and 10 , the light emitting display device or the
파장 변환층(107)은 각 화소 영역(PA)의 발광 영역(EA)으로부터 입사되는 광의 파장을 변환시킨다. 예를 들어, 파장 변환층(107)은 발광 영역(EA)으로부터 입사되는 백색 광(또는 청색 광)을 부화소(SP)에 해당하는 컬러 광으로 변환시키거나 부화소(SP)에 해당하는 컬러 광만을 통과시킬 수 있다. 예를 들어, 파장 변환층(107)은 파장 변환 부재와 컬러 필터층 중 적어도 하나를 포함할 수 있다.The
일 실시예에 따른 파장 변환층(107)은 복수의 파장 변환 부재(107a) 및 보호층(107b)을 포함할 수 있다.The
일 실시예에 따른 복수의 파장 변환 부재(107a)는 각 부화소(SP)의 발광 영역(EA) 상의 봉지층(106) 상에 배치될 수 있다. 예를 들어, 복수의 파장 변환 부재(107a)는 각 부화소(SP)의 발광 영역(EA)과 동일하거나 넓은 크기를 가질 수 있다.The plurality of
일 실시예에 따른 복수의 파장 변환 부재(107a)는 백색 광을 적색 광으로 변환하는 적색 컬러 필터, 백색 광을 녹색 광으로 변환하는 녹색 컬러 필터, 및 백색 광을 청색 광으로 변환하는 청색 컬러 필터로 구분(또는 분류)될 수 있다. 예를 들어, 적색 컬러 필터는 적색 부화소(SP)의 발광 영역(EA) 상의 봉지층(106) 상에 배치될 수 있고, 녹색 컬러 필터는 녹색 부화소(SP)의 발광 영역(EA) 상의 봉지층(106) 상에 배치될 수 있으며, 청색 컬러 필터는 청색 부화소(SP)의 발광 영역(EA) 상의 봉지층(106) 상에 배치될 수 있다.The plurality of
다른 예에 따른 복수의 파장 변환 부재(107a)는 각 부화소(SP) 상의 봉지층(106) 상에 배치될 수 있다. 예를 들어, 복수의 파장 변환 부재(107a) 각각은 해당하는 부화소(SP)의 영역 전체와 중첩되도록 봉지층(106) 상에 배치될 수 있다.According to another example, the plurality of
다른 예에 따른 복수의 파장 변환 부재(107a)는 각 부화소(SP)의 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(106) 상에서 서로 중첩될 수 있다. 예를 들어, 각 부화소(SP)의 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(106) 상에는 서로 다른 색상을 갖는 2 이상의 파장 변환 부재(107a)가 배치될 수 있다. 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(106) 상에 배치된 2 이상의 파장 변환 부재(107a)는 인접한 부화소(SP) 또는 인접한 화소(P) 간의 혼색을 방지하는 차광 패턴의 역할을 할 수 있다.According to another example, the plurality of
보호층(107b)은 파장 변환 부재들(107a)을 덮으면서 파장 변환 부재들(107a) 상에 평탄면을 제공하도록 구현될 수 있다. 예를 들어, 보호층(107b)은 파장 변환 부재들(107a), 및 파장 변환 부재들(107a)이 배치되지 않은 봉지층(106)을 덮도록 배치될 수 있다. 일 실시예에 따른 보호층(107b)은 유기 물질을 포함할 수 있다. 선택적으로, 보호층(107b)은 수분 및/또는 산소를 흡착할 수 있는 게터(getter) 재질을 더 포함할 수 있다.The
선택적으로, 일 실시예에 따른 파장 변환층(107)은 각 부화소(SP)에서, 발광 영역(EA)을 제외한 회로 영역(CA)(또는 비발광 영역)과 중첩되는 봉지층(106) 상에 배치되어 차광 패턴의 역할을 하는 2층 이상의 파장 변환 부재들(107a)을 포함할 수 있다.Optionally, the
대안적으로, 파장 변환층(107)은 시트 형태를 갖는 파장 변환 시트로 변경되어 봉지층(106) 상에 배치될 수도 있다. 이 경우, 파장 변환 시트(또는 양자점 시트)는 한 쌍의 필름 사이에 개재된 파장 변환 부재들(107a)을 포함할 수 있다. 예를 들어, 파장 변환층(107)이 부화소에 설정된 컬러 광을 재방출하는 양자점을 포함할 때, 부화소(SP)의 발광 소자층(EDL)은 백색 광 또는 청색 광을 방출하도록 구현될 수 있다.Alternatively, the
본 명세서의 일 실시예에 따른 발광 표시 장치 또는 제 1 기판(100)은 기능성 필름(108)을 더 포함할 수 있다.The light emitting display device or the
기능성 필름(108)은 파장 변환층(107) 상에 배치될 수 있다. 예를 들어, 기능성 필름(108)은 투명 접착 부재를 매개로 파장 변환층(107) 상에 결합될 수 있다. 일 실시예에 따른 기능성 필름(108)은 반사 방지층(또는 반사 방지 필름), 배리어층(또는 배리어 필름), 터치 센싱층, 및 광 경로 제어층(또는 광 경로 제어 필름) 중 적어도 하나를 포함할 수 있다.The
반사 방지층은 제 1 기판(100) 상에 배치된 TFT 및/또는 화소 구동 라인들에 의해 반사되어 다시 외부로 진행하는 반사 광을 차단하는 원편광층(또는 원평광 필름)을 포함할 수 있다.The anti-reflection layer may include a circularly polarizing layer (or circularly polarizing film) that blocks reflected light that is reflected by the TFT and/or pixel driving lines disposed on the
배리어층은 수분 투습도가 낮은 재질, 예를 들어 폴리머 물질로 이루어짐으로써 수분 또는 산소 침투를 1차적으로 방지할 수 있다.The barrier layer may be made of a material having a low water vapor permeability, for example, a polymer material to primarily prevent penetration of moisture or oxygen.
터치 센싱층은 상호 정전 용량 방식 또는 자기 정전 용량 방식을 기반으로 하는 터치 전극층을 포함함으로써 터치 전극층을 통해 사용자 터치에 대응되는 터치 데이터를 출력할 수 있다.Since the touch sensing layer includes a touch electrode layer based on a mutual capacitance method or a self-capacitance method, touch data corresponding to a user's touch may be output through the touch electrode layer.
광 경로 제어층은 고굴절층과 저굴절층이 교번적으로 적층된 구조를 포함함으로써 각 화소(P)로부터 입사되는 광의 경로를 변경하여 시야각에 따른 컬러 시프트 현상을 최소화할 수 있다.Since the light path control layer includes a structure in which high refractive index layers and low refractive index layers are alternately stacked, a color shift phenomenon according to a viewing angle may be minimized by changing a path of light incident from each pixel P.
본 명세서의 일 실시예에 따른 발광 표시 장치 또는 제 1 기판(100)은 측면 실링 부재(109)를 더 포함할 수 있다.The light emitting display device or the
측면 실링 부재(109)는 제 1 기판(100)과 기능성 필름(108) 사이에 형성되고, 회로층(101)과 파장 변환층(107) 각각의 측면들 모두를 덮을 수 있다. 예를 들어, 측면 실링 부재(109)는 기능성 필름(108)과 제 1 기판(100) 사이에서 표시 장치의 외부에 노출된 회로층(101)과 파장 변환층(107) 각각의 측면들 모두를 덮을 수 있다. 또한, 측면 실링 부재(109)는 제 1 기판(100)의 제 1 패드부(110)에 연결된 라우팅부(400)의 일부를 덮을 수 있다. 이러한 측면 실링 부재(109)는 각 부화소(SP)의 자발광 소자(ED)에서 방출되는 광 중에서 파장 변환층(107) 내에서 외측면 쪽으로 진행하는 광에 의해 측면 빛샘을 방지하는 역할을 할 수 있다. 특히, 제 1 기판(100)의 제 1 패드부(110)와 중첩되는 측면 실링 부재(109)는 제 1 패드부(110)에 배치된 제 1 패드(111)에 의한 외부 광의 반사를 방지하거나 최소화하는 역할을 할 수 있다.The
선택적으로, 측면 실링 부재(109)는 수분 및/또는 산소를 흡착할 수 있는 게터(getter) 재질을 더 포함할 수 있다.Optionally, the
본 명세서의 일 실시예에 따른 발광 표시 장치에서, 제 1 기판(100)은 제 1 면(100a)과 외측면(OS) 사이의 모서리 부분에 형성된 제 1 챔퍼(champer)(100c)를 더 포함할 수 있다. 제 1 챔퍼(100c)는 외부로부터의 물리적인 충격에 따른 제 1 기판(100)의 모서리 부분의 파손을 최소화하면서 제 1 기판(100)의 모서리 부분에 따른 라우팅부(400)의 단선을 방지하는 역할을 겸할 수 있다. 예를 들어, 제 1 챔퍼는 45도 각도를 가질 수 있지만, 반드시 이에 한정되는 것은 아니다. 이러한 제 1 챔퍼(100c)는 컷팅 휠, 연마 휠, 또는 레이저를 이용한 모따기 공정에 의해 구현될 수 있다. 이에 따라, 제 1 챔퍼(100c)에 접하도록 배치된 제 1 패드부(110)의 패드 전극들(111)의 외측면은 모따기 공정에 의해 제 1 기판(100)의 모서리 부분과 함께 제거되거나 연마됨으로써 제 1 챔퍼(100c)의 각도와 대응되는 각도로 경사진 경사면을 포함할 수 있다. 예를 들어, 제 1 챔퍼(100c)는 제 1 기판(100)의 제 1 면(100a)과 외측면(OS) 사이에 45도 각도로 형성될 때, 제 1 패드부(110)의 패드 전극들(111)의 외측면(또는 일단) 역시 45도 각도로 형성될 수 있다.In the light emitting display device according to the exemplary embodiment of the present specification, the
도 7, 도 8, 및 도 10을 참조하면, 본 명세서의 일 실시예에 따른 제 2 기판(200)은 도 7에서 설명한 바와 같이, 제 2 패드부(210), 적어도 하나의 제 3 패드부(230), 및 링크 라인부(250)를 포함할 수 있으므로, 이에 대한 중복 설명은 생략하거나 간략히 한다.7, 8, and 10 , the
일 실시예에 따른 제 2 기판(200)은 금속 패턴층, 및 금속 패턴층을 절연하는 절연층을 포함할 수 있다.The
금속 패턴층(또는 전도성 패턴층)은 복수의 금속층을 포함할 수 있다. 일 실시예에 따른 금속 패턴층은 제 1 금속층(201), 제 2 금속층(203), 및 제 3 금속층(205)을 포함할 수 있다. 절연층은 복수의 절연층을 포함할 수 있다. 예를 들어, 후면 절연층은 제 1 절연층(202), 제 2 절연층(204), 및 제 3 절연층(206)을 포함할 수 있다. 절연층은 후면 절연층 또는 패턴 절연층으로 표현될 수도 있다.The metal pattern layer (or conductive pattern layer) may include a plurality of metal layers. The metal pattern layer according to an embodiment may include a
제 1 금속층(201)은 제 2 기판(200)의 후면(200b) 상에 구현될 수 있다. 일 실시예에 따른 제 1 금속층(201)은 제 1 금속 패턴을 포함할 수 있다. 예를 들어, 제 1 금속층(201)은 제 1 링크층 또는 링크 라인층으로 표현될 수도 있다.The
일 실시예에 따른 제 1 금속 패턴은 구리(Cu)와 몰리브덴 티타늄 합금(MoTi)의 2층 구조(Cu/MoTi)로 이루어질 수 있다. 이러한 제 1 금속 패턴은 링크 라인부(250)의 링크 라인들로 사용될 수 있으므로, 이에 대한 중복 설명은 생략한다.The first metal pattern according to an embodiment may have a two-layer structure (Cu/MoTi) of copper (Cu) and a molybdenum titanium alloy (MoTi). Since this first metal pattern may be used as the link lines of the
제 1 절연층(202)은 제 1 금속층(201)을 덮도록 제 2 기판(200)의 후면(200b) 상에 구현될 수 있다. 일 실시예에 따른 제 1 절연층(202)은 무기 절연 물질로 이루어질 수 있다.The first insulating
제 2 금속층(203)은 제 1 절연층(202) 상에 구현될 수 있다. 일 실시예에 따른 제 2 금속층(203)은 제 2 금속 패턴을 포함할 수 있다. 예를 들어, 제 2 금속층(203)은 제 2 링크층, 점핑 라인층 또는 브리지 라인층으로 표현될 수도 있다.The
일 실시예에 따른 제 2 금속 패턴은 구리(Cu)와 몰리브덴 티타늄 합금(MoTi)의 2층 구조(Cu/MoTi)로 이루어질 수 있다. 이러한 제 2 금속 패턴은 링크 라인부(250)의 링크 라인들 중 게이트 링크 라인들로 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 제 2 금속층(203)은 링크 라인부(250)에서, 서로 다른 층 또는 서로 다른 금속 재질로 이루어진 링크 라인들을 전기적으로 연결하기 위한 점핑 라인(또는 브리지 라인)으로 사용될 수 있다.The second metal pattern according to an embodiment may have a two-layer structure (Cu/MoTi) of copper (Cu) and a molybdenum titanium alloy (MoTi). The second metal pattern may be used as gate link lines among the link lines of the
선택적으로, 제 2 금속층(203)에 배치되는 링크 라인(예를 들어, 복수의 제 1 링크 라인)은 제 1 금속층(201)에 배치되고, 제 1 금속층(201)에 배치되는 링크 라인(예를 들어, 복수의 제 2 링크 라인)은 제 2 금속층(203)에 배치되도록 변경될 수 있다.Optionally, a link line (eg, a plurality of first link lines) disposed on the
제 2 절연층(204)은 제 2 금속층(203)을 덮도록 제 2 기판(200)의 후면(200b) 상에 구현될 수 있다. 일 실시예에 따른 제 2 절연층(204)은 무기 절연 물질로 이루어질 수 있다.The second
제 3 금속층(205)은 제 2 절연층(204) 상에 구현될 수 있다. 일 실시예에 따른 제 3 금속층(205)은 제 3 금속 패턴을 포함할 수 있다. 예를 들어, 제 3 금속층(205)은 제 3 링크층 또는 패드 전극층으로 표현될 수도 있다.The
일 실시예에 따른 제 3 금속 패턴은 ITO(또는 IZO), 몰리브덴(Mo), 티타늄(Ti), 및 몰리브덴 티타늄 합금(MoTi) 중 적어도 2개의 적층 구조로 이루어질 수 있다. 예를 들어, 제 3 금속 패턴은 ITO/Mo/ITO, ITO/MoTi/ITO, IZO/Mo/ITO, 및 IZO/MoTi/ITO 중 어느 하나의 3층 구조로 이루어질 수 있다. 이러한 제 3 금속 패턴은 제 2 패드부(210)의 패드들로 사용될 수 있다. 예를 들어, 제 3 금속층(205)으로 이루어진 제 2 패드부(210)의 패드들은 제 1 및 제 2 절연층(202, 204)에 형성된 패드 컨택홀을 통해서 제 1 금속층(201)과 전기적으로 연결될 수 있다.The third metal pattern according to an embodiment may have a stacked structure of at least two of ITO (or IZO), molybdenum (Mo), titanium (Ti), and molybdenum titanium alloy (MoTi). For example, the third metal pattern may have a three-layer structure of any one of ITO/Mo/ITO, ITO/MoTi/ITO, IZO/Mo/ITO, and IZO/MoTi/ITO. This third metal pattern may be used as pads of the
제 3 절연층(206)은 제 3 금속층(205)을 덮도록 제 2 기판(200)의 후면(200b) 상에 구현될 수 있다. 일 실시예에 따른 제 3 절연층(206)은 유기물로 이루어질 수 있다. 예를 들어, 제 3 절연층(206)은 포토아크릴(photo acryl) 등과 같은 절연 재질로 이루어질 수 있다. 이러한 제 3 절연층(206)은 제 3 금속층(205)을 덮음으로써 제 3 금속층(205)의 외부 노출을 방지할 수 있다. 제 3 절연층(206)은 유기 절연층, 보호층, 후면 보호층, 유기 보호층, 후면 코팅층, 또는 후면 커버층으로도 표현될 수도 있다.The third
제 2 패드부(210)에 배치된 복수의 제 2 패드 각각은 제 1 및 제 2 절연층(202, 204)에 배치된 제 2 패드 컨택홀을 통해서 2 기판(200)의 후면(200b)에 배치된 제 1 금속층(201) 또는 제 2 금속층(203)으로 이루어진 링크 라인부(250)의 링크 라인과 전기적으로 연결될 수 있다. 예를 들어, 제 2 데이터 패드는 제 1 및 제 2 절연층(202, 204)에 배치된 제 2 패드 컨택홀을 데이터 링크 라인의 일단과 전기적으로 연결될 수 있다.Each of the plurality of second pads disposed on the
본 명세서의 일 실시예에 따른 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 개재된다. 제 1 기판(100)과 제 2 기판(200)은 결합 부재(300)를 매개로 서로 대향 합착될 수 있다. 일 실시예에 따른 결합 부재(300)는 OCA(optically clear adhesive) 또는 OCR(optically clear resin)을 포함하는 투명 접착 부재이거나 양면 테이프일 수 있다. 다른 예에 따른 결합 부재(300)는 유리 섬유를 포함할 수 있다.The
일 실시예에 따른 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이의 공간 전체에 배치될 수 있다. 예를 들어, 제 1 기판(100)의 제 2 면(100b) 전체는 결합 부재(300)의 일면 전체와 결합될 수 있고, 제 2 기판(200)의 전면(200a) 전체는 결합 부재(300)의 타면 전체와 결합될 수 있다.The
다른 예에 따른 결합 부재(300)는 제 1 기판(100)과 제 2 기판(200) 사이에 패턴 구조로 배치될 수 있다. 예를 들어, 결합 부재(300)는 라인 패턴 구조 또는 메쉬 패턴 구조를 가질 수 있다. 메쉬 패턴 구조는 제 1 기판(100)과 제 2 기판(200)의 합착시 제 1 기판(100)과 제 2 기판(200) 사이에 발생되는 기포가 외부로 배출될 수 있는 벤트부를 더 포함할 수 있다.The
본 명세서의 일 실시예에 따른 라우팅부(400)는 제 1 패드부(110)의 제 1 패드들(111)과 제 2 패드부(210)의 제 2 패드들을 전기적으로 일대일 연결하는 복수의 라우팅 라인(410)을 포함하는 것으로, 이는, 도 7에서 설명한 복수의 라우팅 라인(410)과 동일하므로, 이에 대한 중복 설명은 생략한다.
본 명세서의 일 실시예에 따른 발광 표시 장치 또는 라우팅부(400)는 에지 코팅층(430)을 더 포함할 수 있다.The light emitting display device or
에지 코팅층(430)은 라우팅부(400)를 덮도록 구현될 수 있다. 에지 코팅층(430)은 복수의 라우팅 라인(410)을 덮도록 구현될 수 있다. 예를 들어, 에지 코팅층은 에지 보호층 또는 에지 절연층일 수 있다.The
일 실시예에 따른 에지 코팅층(430)은 복수의 라우팅 라인(410)뿐만 아니라 제 1 기판(100)의 제 1 가장자리 부분과 제 1 외측면(OS1a), 및 제 2 기판(200)의 제 1 가장자리 부분과 제 1 외측면(OS1b) 전체를 덮도록 구현될 수 있다. 에지 코팅층(430)은 금속 재질로 이루어진 복수의 라우팅 라인(410) 각각의 부식이나 복수의 라우팅 라인(410) 간의 전기적인 쇼트를 방지할 수 있다. 또한, 에지 코팅층(430)은 복수의 라우팅 라인(410)과 제 1 패드부(110)의 제 1 패드들(111)에 의해 외부 광의 반사를 방지하거나 최소화할 수 있다. 일 실시예로서, 에지 코팅층(430)은 블랙 잉크를 포함하는 광차단 물질로 이루어질 수 있다. 다른 예로서, 에지 코팅층(430)은 표시 장치(또는 표시 패널)의 최외곽 측면(또는 측벽)을 구현(또는 구성)하므로, 외부 충격에 의한 제 1 및 제 2 기판(100, 200)의 외측면(OS)의 손상을 방지하기 위하여, 충격 흡수 물질(또는 재질) 또는 연성 물질을 포함할 수 있다. 또 다른 예로서, 에지 코팅층(430)은 광차단 물질과 충격 흡수 물질의 혼합 물질을 포함할 수 있다.The
일 실시예에 따르면, 에지 코팅층(430)은 라우팅부(400)가 배치된 제 1 및 제 2 기판(100, 200) 각각의 일측 외측면(OS)을 둘러싸도록 형성될 수 있다.According to an embodiment, the
다른 실시예에 따르면, 에지 코팅층(430)은, 도 7, 도 8, 및 도 10에 도시된 바와 같이, 라우팅부(400)가 배치된 제 1 및 제 2 기판(100, 200) 각각의 일측 외측면(OS)뿐만 아니라 나머지 다른 외측면(OS) 모두를 둘러싸도록 형성될 수 있다. 예를 들어, 제 1 및 제 2 기판(100, 200) 각각의 모든 외측면(OS)을 둘러싸도록 형성될 수 있다. 이 경우, 제 1 및 제 2 기판(100, 200) 각각의 일측 외측면(OS)(또는 제 1 외측면)은 복수의 라우팅 라인(410)과 에지 코팅층(430)에 의해 둘러싸일 수 있다. 제 1 및 제 2 기판(100, 200) 각각의 일측 외측면(OS)을 제외한 나머지 외측면들(OS)(또는 제 2 내지 제 4 외측면)은 에지 코팅층(430)에 의해서만 둘러싸일 수 있다. 예를 들어, 제 1 및 제 2 기판(100, 200) 각각의 제 1 외측면은 복수의 라우팅 라인(410)과 에지 코팅층(430)을 포함하며, 제 1 및 제 2 기판(100, 200) 각각의 제 1 외측면을 제외한 나머지 제 2 내지 제 4 외측면은 에지 코팅층(430)만을 포함할 수 있다.According to another embodiment, the
일 실시 예에 따르면, 제 1 외측면에 배치된 복수의 라우팅 라인(410)과 에지 코팅층(430)을 제 1 측벽 구조물라 하고, 제 2 내지 제 4 외측면에 배치된 에지 코팅층(430)을 제 2 측벽 구조물이라 할 때, 제 1 측벽 구조물과 제 2 측벽 구조물은 서로 다른 두께(또는 폭)을 가질 수 있다. 예를 들어, 제 2 측벽 구조물의 두께(또는 폭)은 복수의 라우팅 라인(410)의 두께만큼 제 1 측벽 구조물의 두께(또는 폭)보다 더 얇거나 좁을 수 있다.According to an embodiment, the plurality of
도 11은 도 8에 도시된 'C' 부분의 확대도로서, 이는 도 8 및 도 9에 도시된 배리어 구조물과 그루브 라인을 설명하기 위한 도면이다.11 is an enlarged view of part 'C' shown in FIG. 8 , which is a view for explaining the barrier structure and groove line shown in FIGS. 8 and 9 .
도 8, 도 10, 도 11, 및 도 12를 참조하면, 본 명세서의 일 실시예에 따른 배리어 구조물(104)은 제 1 기판(100) 또는 최외곽 화소(Po)의 제 3 마진 영역(MA3)의 회로층(101) 상에 배치될 수 있다. 이러한 배리어 구조물(104)은 발광 소자층(EDL)의 자발광 소자(ED)만을 분리(또는 단절)시키는 역할을 할 수 있으며, 나아가 봉지층(106)의 제 2 봉지층(106b)(또는 유기 봉지층)의 퍼짐 또는 넘침을 차단하는 역할을 겸할 수 있다.8 , 10 , 11 , and 12 , the
본 명세서의 일 실시예에 따른 배리어 구조물(104)은 베이스 구조물(104a), 중간 구조물(104b), 및 클리프 구조물(104c)을 포함할 수 있다.The
베이스 구조물(104a)은 제 1 기판(100) 또는 최외곽 화소(Po)의 제 3 마진 영역(MA3)의 회로층(101) 상에 배치될 수 있다. 예를 들어, 베이스 구조물(104a)은 제 1 배리어 구조물, 제 1 배리어 패턴, 또는 하부 배리어 패턴 등으로 표현될 수 있다.The
일 실시예에 따른 베이스 구조물(104a)은 무기 절연 물질로 이루어질 수 있다. 예를 들어, 베이스 구조물(104a)은 패시베이션층(PAS)과 동일한 물질로 이루어질 수 있다. 베이스 구조물(104a)은 패시베이션층(PAS)의 단일층 구조로 구현될 수 있다. 이 경우, 베이스 구조물(104a)은 제 3 마진 영역(MA3)의 층간 절연층(101c) 상에 배치된 패시베이션층(PAS)의 패터닝 공정에 의해 패터닝(또는 제거)되지 않고, 제 3 마진 영역(MA3)에 그대로 남아 있는 패시베이션층(PAS)의 일부(또는 비패터닝 영역)에 의해 형성되거나 구현될 수 있다.The
일 실시예에 따른 베이스 구조물(104a)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 베이스 구조물(104a)의 아랫면은 층간 절연층(101c)의 상면(또는 표면)과 직접 접촉할 수 있고, 베이스 구조물(104a)의 윗면은 베이스 구조물(104a)의 아랫면 상에 배치되고, 아랫면보다 좁은 폭을 가질 수 있다. 베이스 구조물(104a)의 측면은 윗면과 아랫면 사이에 경사지게 형성될 수 있다. 베이스 구조물(104a)에서, 아랫면과 측면 사이의 사잇각은 예각일 수 있으며, 윗면과 측면 사이의 사잇각은 둔각일 수 있다. 예를 들어, 폭 방향을 따라 자른 베이스 구조물(104a)의 단면은 윗변이 아랫변보다 좁은 사다리꼴 형태의 단면 구조를 가질 수 있다.The side surface of the
중간 구조물(104b)은 베이스 구조물(104a) 상에 배치될 수 있다. 예를 들어, 중간 구조물(104b)은 제 2 배리어 구조물, 제 2 배리어 패턴, 또는 중간 배리어 패턴 등으로 표현될 수 있다.The
일 실시예에 따른 중간 구조물(104b)은 유기 절연 물질로 이루어질 수 있다. 예를 들어, 중간 구조물(104b)은 평탄화층(102)과 동일한 물질로 이루어질 수 있다. 예를 들어, 중간 구조물(104b)은 평탄화층(102)과 동일한 높이(또는 두께)를 가지거나 평탄화층(102)보다 낮은 높이를 가질 수 있다. 이러한 중간 구조물(104b)은 평탄화층(102)의 패터닝 공정에 의해 패터닝(또는 제거)되지 않고, 베이스 구조물(104a) 상에 그대로 남아 있는 평탄화층(102)의 일부(또는 비패터닝 영역)에 의해 형성되거나 구현될 수 있다.The
일 실시예에 따르면, 중간 구조물(104b)의 아랫면은 베이스 구조물(104a)의 윗면과 직접 접촉하고, 베이스 구조물(104a)의 윗면보다 좁은 폭을 가질 수 있다. 중간 구조물(104b)의 윗면은 아랫면보다 좁은 폭을 가질 수 있다. 중간 구조물(104b)의 측면은 윗면과 아랫면 사이에 경사지게 형성될 수 있다. 중간 구조물(104b)에서, 아랫면과 측면 사이의 사잇각은 예각일 수 있으며, 윗면과 측면 사이의 사잇각은 둔각일 수 있다. 이에 의해, 중간 구조물(104b)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 예를 들어, 폭 방향을 따라 자른 베이스 구조물(104a)의 단면은 윗변이 아랫변보다 좁은 사다리꼴 형태의 단면 구조를 가질 수 있다.According to an embodiment, the lower surface of the
클리프 구조물(104c)은 중간 구조물(104b) 상에 배치될 수 있다. 예를 들어, 클리프 구조물(104c)은 제 3 배리어 구조물, 제 3 배리어 패턴, 또는 상부 배리어 패턴 등으로 표현될 수 있다.The
일 실시예에 따른 클리프 구조물(104c)은 폴리머(polymer) 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 클리프 구조물(104c)은 폴리이미드(polyimide) 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 이러한 클리프 구조물(104c)은 뱅크(103) 상에 배치된 폴리머 물질의 패터닝 공정에 의해 패터닝(또는 제거)되지 않고, 중간 구조물(104b) 상에 그대로 남아 있는 폴리머 물질의 일부(또는 비패터닝 영역)에 의해 형성되거나 구현될 수 있다.The
클리프 구조물(104c)은 중간 구조물(104b)보다 넓은 폭을 가질 수 있다. 이에 의해, 클리프 구조물(104c)은 중간 구조물(104b)에 대해 처마 구조를 가질 수 있다.The
일 실시예에 따르면, 클리프 구조물(104c)의 윗면(또는 상면)은 베이스 구조물(104a)과 중간 구조물(104b) 각각의 폭보다 넓을 폭을 가질 수 이다.According to one embodiment, the upper surface (or the upper surface) of the
클리프 구조물(104c)의 측면은 클리프 구조물(104c)의 윗면(또는 상면)으로부터 중간 구조물(104b)의 측면 쪽으로 경사질 수 있다. 예를 들어, 클리프 구조물(104c)의 측면은 클리프 구조물(104c)의 윗면(또는 상면)에 대해 클리프(clif) 구조를 가질 수 있다. 클리프 구조물(104c)의 윗면과 클리프 구조물(104c)의 측면 사이의 사잇각은 배리어 구조물(104) 상에 배치되는 발광 소자층(EDL) 중 자발광 소자(ED)만을 분리(또는 단절)시키고, 공통 전극(CE)을 분리시키지 않는 범위 내에서 설정될 수 있다. 예를 들어, 배리어 구조물(104) 상에 배치되는 자발광 소자(ED)는 클리프 구조물(104c)에 의해 분리될 수 있다. 반면에, 배리어 구조물(104) 상에 배치되는 공통 전극(CE)은 클리프 구조물(104c)에 의해 분리되지 않고 클리프 구조물(104c)의 형상을 그대로 따르는 형상을 가지도록 연속적으로 이어지는 형태로 형성될 수 있다.The side surface of the
일 실시예에 따르면, 중간 구조물(104b)의 측면은 클리프 구조물(104c)에 대하여 언더 컷(under cut) 구조를 가질 수 있다. 예를 들어, 배리어 구조물(104)은 중간 구조물(104b)의 측면에 배치된 언더컷 영역을 포함할 수 있다. 이러한 상기의 언더컷 영역은 클리프 구조물(104c)의 윗면 아래에 배치되므로, 평면적으로 클리프 구조물(104c)의 윗면에 의해 가려질 수 있다. 예를 들어, 평면적으로 클리프 구조물(104c)의 윗면은 베이스 구조물(104a)과 중간 구조물(104b) 및 클리프 구조물(104c) 각각의 측면 모두를 위에서 가릴 수 있다. 따라서, 클리프 구조물(104c)의 측면과 중간 구조물(104b)의 측면은 배리어 구조물(104) 상에 배치되는 발광 소자층(EDL)의 자발광 소자(ED)만을 분리(또는 단절)시키기 위한 분리 구조물(또는 단절 구조물)일 수 있다.According to an embodiment, a side surface of the
본 명세서의 일 실시예에 따른 그루브 라인(105)은 제 1 기판(100) 또는 최외곽 화소(Po)의 제 1 마진 영역(MA1)에 폐루프 라인 형태를 가지도록 배치되거나 형성될 수 있다.The
일 실시예에 따른 그루브 라인(105)은 배리어 구조물(104)과 평탄화층(102)의 측면 사이의 층간 절연층(101c) 상에 배치된 패시베이션층(PAS), 평탄화층(102), 화소 전극 물질층, 및 뱅크(103) 중 적어도 하나를 포함하는 단일 구조물 또는 복층 구조물 등이 모두 제거된 영역일 수 있다. 예를 들어, 그루브 라인(105)은 제 1 기판(100) 또는 최외곽 화소(Po)의 제 1 마진 영역(MA1)에 배치되어 있는 평탄화층(102)과 패시베이션층(PAS)의 패터닝(또는 제거)에 의해 형성되거나 구현될 수 있다. 이에 의해, 그루브 라인(105)은 평탄화층(102)의 끝단을 정의하고, 평탄화층(102)의 끝단을 둘러싸는 폐루프 라인 형태를 가질 수 있다.The
일 실시예에 따르면, 그루브 라인(105)은 층간 절연층(101c) 상의 패시베이션층(PAS)과 평탄화층(102)이 패터닝(또는 제거)되어 형성됨에 따라 층간 절연층(101c)의 최상면(또는 표면)을 노출시킬 수 있다. 예를 들어, 그루브 라인(105)은 TFT의 전극 컨택홀(ECH)을 형성하기 위한 평탄화층(102)의 패터닝 공정에 의해 패시베이션층(PAS) 상에 형성되는 1차 그루브 라인, 및 1차 그루브 라인에 배치된 패시베이션층(PAS)의 패터닝 공정에 의해 층간 절연층(101c) 상에 형성되는 2차 그루브 라인을 포함할 수 있다. 층간 절연층(101c)은 그루브 라인(105)에 의해 평탄화층(102)의 끝단(102e)과 배리어 구조물(104) 사이에서 노출됨으로써 그루브 라인(105)의 바닥면을 구현할 수 있다. 예를 들어, 그루브 라인(105)은 배리어 구조물(104)의 폭보다 상대적으로 넓은 폭을 가질 수 있다.According to an embodiment, the
본 명세서의 일 실시예에 따른 배리어 구조물(104)과 그루브 라인(105) 각각은 자발광 소자(ED)의 형성 공정 이전에 형성되거나 구현될 수 있다.Each of the
일 실시예에 따르면, 배리어 구조물(104)과 그루브 라인(105) 상에 배치되는 자발광 소자(ED)의 물질층은 배리어 구조물(104)의 클리프 구조물(104c)의 측면 구조(또는 클리프 구조)에 의해서 증착 공정 중에 자동적으로 분리(또는 단절)될 수 있다. 예를 들어, 자발광 소자(ED)의 증착 물질은 직진성을 가지므로, 클리프 구조물(104c)의 윗면에 의해 가려지는 베이스 구조물(104a)과 중간 구조물(104b) 및 클리프 구조물(104c) 각각의 측면에 증착되지 못하고, 배리어 구조물(104)의 외측 주변과 내측 주변의 층간 절연층(101c) 상에 증착됨으로써 베이스 구조물(104a)과 중간 구조물(104b) 및 클리프 구조물(104c) 각각의 측면에서 분리(또는 단절)될 수 있다. 따라서, 자발광 소자(ED)은 증착 공정시 배리어 구조물(104)에서 자동적으로 분리(또는 단절)될 수 있다.According to an embodiment, the material layer of the self-luminous device ED disposed on the
일 실시예에 따르면, 자발광 소자층(EDL)의 공통 전극(CE)은 제 1 기판(100) 상에 배치된 자발광 소자(ED)를 둘러싸도록 형성될 수 있다. 예를 들어, 공통 전극(CE)은 제 1 기판(100) 상에 배치된 자발광 소자(ED)의 표면 형상과 배리어 구조물(104)의 측면 형상을 그대로 따르는 형상을 가지도록 형성될 수 있다. 예를 들어, 공통 전극(CE)은 평탄화층(102)과 그루브 라인(105) 상에 배치되어 있는 자발광 소자(ED), 배리어 구조물(104) 상에 섬 형태로 배치되어 있는 자발광 소자(ED)의 분리 패턴(EDa), 및 배리어 구조물(104)의 외측 주변에 섬 형태로 배치된 자발광 소자(ED)의 분리 패턴(EDb) 각각을 둘러싸도록 형성될 수 있다.According to an embodiment, the common electrode CE of the self-luminous device layer EDL may be formed to surround the self-luminous device ED disposed on the
일 실시예에 따르면, 공통 전극(CE)은 자발광 소자(ED)의 분리 영역에서 층간 절연층(101c)의 상면(또는 표면)과 직접적으로 접촉됨으로써 자발광 소자(ED)와 자발광 소자 패턴(EDa, EDb) 각각과 층간 절연층(101c) 사이의 경계부를 밀봉할 수 있고, 이를 통해 자발광 소자(ED)와 자발광 소자 패턴(EDa, EDb) 각각과 층간 절연층(101c)의 경계부를 통해 진행하거나 전파되는 측면 투습(WP)은 자발광 소자(ED)의 분리 영역에서 층간 절연층(101c)과 공통 전극(CE) 간의 직접적인 접촉 영역(CEc)에 의해 방지되거나 차단될 수 있다. 예를 들어, 배리어 구조물(104) 상에 배치되는 공통 전극(CE)은 배리어 구조물(104) 상에 섬 형태로 배치되어 있는 자발광 소자(ED)의 분리 패턴(EDa)과 베이스 구조물(104a)과 중간 구조물(104b) 및 클리프 구조물(104c) 각각의 측면을 완전히 덮도록 형성될 수 있다. 또한, 공통 전극(CE)은 제 1 배리어 구조물(104a)과 자발광 소자(ED)의 끝단 사이의 층간 절연층(101c)과 직접적으로 접촉하며, 제 1 배리어 구조물(104a)과 자발광 소자(ED)의 분리 패턴(EDb) 사이의 층간 절연층(101c)과 직접적으로 접촉하도록 형성될 수 있다. 이에 따라, 제 1 기판(100)(또는 최외곽 화소(Po))의 가장자리 부분 또는 제 1 기판(100)의 제 1 내지 제 3 마진 영역(MA1, MA2, MA3)에 배치된 자발광 소자(ED, EDa, EDb)는 층간 절연층(101c)과 직접적으로 접촉하는 공통 전극(CE)에 의해 완전히 둘러싸이거나 완전히 밀봉될 수 있다.According to an exemplary embodiment, the common electrode CE is in direct contact with the upper surface (or surface) of the interlayer insulating
따라서, 배리어 구조물(104) 상에 배치되는 공통 전극(CE)은 배리어 구조물(104) 아래에 노출된 층간 절연층(101c)의 최상면(또는 표면)과 직접적으로 접촉함으로써 배리어 구조물(104) 아래의 자발광 소자(ED, EDa, EDb)와 층간 절연층(101c) 사이의 경계부(또는 계면)을 통해 측면 투습(WP)을 방지하거나 차단할 수 있다.Accordingly, the common electrode CE disposed on the
일 실시예에 따르면, 자발광 소자층(EDL) 상에 배치되는 봉지층(106)의 제 1 봉지층(106a)은 자발광 소자층(EDL)을 전체적으로(또는 완전히) 둘러싸도록 제 1 기판(100) 상에 배치될 수 있다. 제 1 봉지층(106a)의 끝단은 공통 전극(CE)의 끝단을 감싸도록 패시베이션층(PAS)의 최상면(또는 표면)과 직접적으로 접촉함으로써 공통 전극(CE)과 패시베이션층(PAS) 사이의 경계부(또는 계면)을 통해 측면 투습(WP)을 방지하거나 차단할 수 있다.According to an embodiment, the
일 실시예에 따르면, 배리어 구조물(104)에 의해 자발광 소자층(EDL) 상의 제 1 봉지층(106a) 상에 정의된 봉지 영역에 배치되는 제 2 봉지층(106b)(또는 유기 봉지층)은 평탄화층(102)의 측면을 둘러싸는 그루브 라인(105) 쪽으로 퍼지면서 평탄화층(102)의 상면과 측면에 배치된 발광 소자층(EDL)을 전체적으로 둘러쌀 수 있다. 제 2 봉지층(106b)의 퍼짐은 그루브 라인(105)을 통하여 배리어 구조물(104)까지 원활히 진행할 수 있고, 이에 의해 제 2 봉지층(106b)은 배리어 구조물(104)의 내측에 인접한 영역까지 완벽하게 충진될 수 있다. 또한, 제 2 봉지층(106b)의 퍼짐은 배리어 구조물(104)의 중간 구조물(104b)과 클리프 구조물(104c)에 의해서 최종적으로 차단될 수 있고, 이에 의해 배리어 구조물(104)은 제 2 봉지층(106b)의 흘러 넘침을 차단하거나 방지할 수 있다. 따라서, 본 명세서의 일 실시예에 따른 배리어 구조물(104)은 자발광 소자층(EDL)의 자발광 소자(ED)만을 물리적으로 분리하는 기능, 유기 봉지층(106b)의 퍼짐 또는 흘러 넘침(over flow)을 차단하는 기능, 및 제 1 기판(100)의 측면 방향에서의 수분 침투를 방지하는 기능을 포함할 수 있다.According to an embodiment, the
도 12는 도 8, 도 10, 및 도 11에 도시된 배리어 구조물의 구조를 나타내는 도면이다.12 is a view showing the structure of the barrier structure shown in FIGS. 8, 10, and 11 .
도 11 및 도 12를 참조하면, 본 명세서의 일 실시예에 따른 배리어 구조물(104)은 발광 소자층(EDL)의 자발광 소자(ED)만을 물리적으로 분리하고 발광 소자층(EDL)의 공통 전극(CE)을 분리하지 않는 구조를 포함할 수 있다.11 and 12 , the
일 실시예에 따른 배리어 구조물(104)은 베이스 구조물(104a), 중간 구조물(104b), 및 클리프 구조물(104c)을 포함할 수 있다.The
베이스 구조물(104a)은 층간 절연층(101c) 상에 윗변이 아랫변보다 좁은 사다리꼴 형태의 단면 구조를 가질 수 있다.The
중간 구조물(104b)은 베이스 구조물(104a) 상에 배치될 수 있다.The
일 실시예에 따르면, 중간 구조물(104b)의 아랫면(104b1)은 제 1 폭(Wa)을 가질 수 있다. 예를 들어, 중간 구조물(104b)의 아랫면(104b1)은 30μm 내지 60μm 범위의 제 1 폭(Wa)을 가질 수 있다.According to an embodiment, the lower surface 104b1 of the
일 실시예에 따르면, 중간 구조물(104b)의 윗면(104b2)은 아랫면(104b1) 상에 배치되고, 아랫면(104b1)보다 좁은 폭을 가질 수 있다. 중간 구조물(104b)에서, 아랫면(104b1)의 끝단(104b1e)과 윗면(104b2)의 끝단(104b2e) 사이는 제 2 폭(Wb)을 가질 수 있다. 예를 들어, 제 2 폭(Wb)은 4μm 내지 8μm 범위를 가질 수 있다. 예를 들어, 중간 구조물(104b)에서, 제 1 폭(Wa)과 제 2 폭(Wb)의 비율은 8:1일 수 있다.According to an embodiment, the upper surface 104b2 of the
클리프 구조물(104c)은 중간 구조물(104b) 상에 배치될 수 있다. 클리프 구조물(104c)은 중간 구조물(104b)의 윗면(104b2)과 상측면을 둘러싸도록 형성될 수 있다.The
일 실시예에 따른 클리프 구조물(104c)은 윗면(104c1), 제 1 측면(104cs1), 및 제 2 측면(104cs2)을 포함할 수 있다.The
클리프 구조물(104c)의 윗면(104c1)(또는 최상면)은 베이스 구조물(104a)과 중간 구조물(104b) 각각보다 넓은 폭을 가질 수 있다.The top surface 104c1 (or top surface) of the
클리프 구조물(104c)의 제 1 측면(104cs1)은 윗면(104c1)으로부터 중간 구조물(104b)의 측면(104b2) 쪽으로 경사질 수 있다. 일 실시예에 따르면, 클리프 구조물(104c)의 제 1 측면(104cs1)은 윗면(104c1)으로부터 30°이상 90° 미만으로 경사질 수 있다. 예를 들어, 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)은 30°보다 크고 90°보다 작을 수 있다(30°< θ < 90°).The first side 104cs1 of the
일 실시예에 따른 배리어 구조물(104)에서, 클리프 구조물(104c)의 윗면(104c1) 끝단(104ce)과 중간 구조물(104b)의 윗면(104b2) 끝단(104b2e) 사이는 제 3 폭(Wc)을 가질 수 있다. 예를 들어, 제 3 폭(Wc)은 8μm 내지 16μm 범위를 가질 수 있다. 예를 들어, 배리어 구조물(104)에서, 제 1 폭(Wa)과 제 2 폭(Wb) 및 제 3 폭(Wc)의 비율은 8:1:2일 수 있다.In the
클리프 구조물(104c)의 제 2 측면(104cs2)은 제 1 측면(104cs1)의 끝단으로부터 중간 구조물(104b)의 측면(104b2) 쪽으로 경사질 수 있다.The second side surface 104cs2 of the
이와 같은, 일 실시예에 따른 배리어 구조물(104) 상에 형성되는 자발광 소자(ED)는 클리프 구조물(104c)의 윗면(104c1) 상에 형성될 수 있지만, 클리프 구조물(104c)의 제 1 측면(104cs1)에 증착되지 못한다.As such, the self-luminous device ED formed on the
자발광 소자(ED)의 증착 실험예에 따르면, 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)이 90°이상일 때, 클리프 구조물(104c)의 제 1 측면(104cs1)에 자발광 소자(ED)가 증착됨을 확인할 수 있었다. 또한, 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)이 30°이하일 때, 클리프 구조물(104c)의 제 1 측면(104cs1)에서 자발광 소자(ED)뿐만 아니라 공통 전극(CE)이 모두 분리됨을 확인할 수 있었다. 반면에, 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)이 30°보다 크고 90°보다 작을 때, 클리프 구조물(104c)의 제 1 측면(104cs1)에서 자발광 소자(ED)만이 분리되고 공통 전극(CE)이 분리되지 않는 것을 확인할 수 있었다. 따라서, 발광 소자층(EDL)의 공통 전극(CE)을 분리하지 않고 자발광 소자(ED)만을 물리적으로 분리하기 위하여, 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)은 30°보다 크고 90°보다 작도록 설정되는 것이 바람직하다.According to the deposition experimental example of the self-luminous device ED, when the angle θ between the upper surface 104c1 of the
본 명세서의 일 실시예에 따른 배리어 구조물(104)은 봉지층(106)의 유기 봉지층(106b)의 흘러 넘침을 방지할 수 있는 구조를 포함할 수 있다.The
일 실시예에 따르면, 배리어 구조물(104)과 평탄화층(103) 사이의 최단 거리를 제 1 거리(La)라 하고, 배리어 구조물(104)의 중간 구조물(104b)과 클리프 구조물(104c)의 전체 높이를 제 2 거리(Lb)라 할 때, 제 1 거리(La)와 제 2 거리(Lb)의 비는 5:1 내지 67:1의 범위로 설정될 수 있다.According to an embodiment, the shortest distance between the
일 실시예에 따르면, 제 1 거리(La)는 중간 구조물(104b)의 끝단(104b1e)과 평탄화층(103)의 끝단(103e) 사이의 최단 거리일 수 있으며, 30μm 내지 200μm 범위를 가질 수 있다. 제 2 거리(Lb)는 중간 구조물(104b)의 아랫면(104b1)(또는 베이스 구조물(104a)의 윗면)과 클리프 구조물(104c)의 윗면(104c1) 사이의 최장 거리일 수 있으며, 3μm 내지 6μm 범위를 가질 수 있다.According to an embodiment, the first distance La may be the shortest distance between the end 104b1e of the
유기 봉지층(106b)의 도포 실험예에 따르면, 제 1 거리(La)와 제 2 거리(Lb)의 비가 5:1 미만일 때, 유기 봉지층(106b)의 퍼짐이 배리어 구조물(104)을 넘치는 오버플로워(overflow) 현상이 발생됨을 확인할 수 있었다. 또한, 제 1 거리(La)와 제 2 거리(Lb)의 비가 67:1 보다 클 때, 유기 봉지층(106b)의 퍼짐이 배리어 구조물(104)의 내측까지 도달하지 못하는 미충진(underflow) 현상이 발생됨을 확인할 수 있었다. 반면에, 제 1 거리(La)와 제 2 거리(Lb)의 비가 5:1 이상 67:1 이하일 때, 유기 봉지층(106b)의 퍼짐이 배리어 구조물(104)의 내측까지 완전히 도달하고 배리어 구조물(104)에 의해 방지됨에 따라 유기 봉지층(106b)의 오버플로워(overflow) 현상과 미충진(underflow) 현상이 발생되지 않음을 확인할 수 있었다. 따라서, 제 1 거리(La)와 제 2 거리(Lb)의 비는 유기 봉지층(106b)의 오버플로워(overflow) 현상과 미충진(underflow) 현상을 방지하기 위하여, 5:1 내지 67:1의 범위로 설정되는 것이 바람직하다.According to the application example of the
이와 같은, 본 명세서의 일 실시예에 따른 발광 표시 장치는 제 1 기판(100)(또는 최외곽 화소)의 가장자리 부분에 배치된 배리어 구조물(104)이 자발광 소자(ED)의 분리 기능, 유기 봉지층의 퍼짐 또는 흘러 넘침 차단 기능, 및 수분의 침투 방지 기능을 포함으로써 측면 투습에 따른 자발광 소자(ED)의 신뢰성 저하가 방지될 수 있고, 배리어 구조물(104)이 최외곽 화소들의 가장자리 부분에 배치됨에 따라 측면 투습에 따른 자발광 소자(ED)의 신뢰성 저하가 방지되면서 베젤 영역이 없거나 제로화된 베젤을 갖는 에어 베젤 구조를 가질 수 있다.As described above, in the light emitting display device according to the exemplary embodiment of the present specification, the
도 13은 도 7에 도시된 선 I-I'의 다른 단면도이고, 도 14는 도 7에 도시된 선 II-II'의 다른 단면도로서, 이는 도 1 내지 도 12에 도시된 배리어 구조물의 구조를 변경한 것이다. 이에 따라, 이하의 설명에서는 배리어 구조물 및 이와 관련된 구성들을 제외한 나머지 구성들에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.13 is another cross-sectional view taken along the line II-I' shown in FIG. 7, and FIG. 14 is another cross-sectional view taken along the line II-II' shown in FIG. 7, which shows the structure of the barrier structure shown in FIGS. 1 to 12. it has been changed Accordingly, in the following description, the same reference numerals are given to components other than the barrier structure and related components, and redundant descriptions thereof are omitted or simplified.
도 7, 도 13, 및 도 14를 참조하면, 본 명세서의 다른 실시예에 따른 배리어 구조물(104)은 베이스 구조물(104a), 중간 구조물(104b), 보조 구조물(104m), 및 클리프 구조물(104c)을 포함할 수 있다.7, 13, and 14 , the
베이스 구조물(104a)과 중간 구조물(104b) 각각은 도 11 및 도 12에서 설명한 베이스 구조물(104a)과 중간 구조물(104b) 각각과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.Since each of the
보조 구조물(104m)은 중간 구조물(104b) 상에 배치될 수 있다. 예를 들어, 보조 구조물(104m)은 보조 배리어 구조물 또는 보조 배리어 패턴 등으로 표현될 수 있다.The
일 실시예에 따른 보조 구조물(104m)은 중간 구조물(104b)의 윗면과 동일하거나 작은 폭을 가질 수 있다. 보조 구조물(104m)의 측면은 경사진 구조 또는 정테이퍼 구조로 구현될 수 있다. 예를 들어, 폭 방향을 따라 자른 보조 구조물(104m)은 중간 구조물(104b)과 동일한 사다리꼴 형태의 단면 구조를 가질 수 있다.The
일 실시예에 따른 보조 구조물(104m)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 예를 들어, 보조 구조물(104m)은 뱅크(103)와 동일한 물질로 중간 구조물(104b) 상에 적층될 수 있다. 이러한 보조 구조물(104m)은 뱅크(103)의 패터닝 공정에 의해 패터닝(또는 제거)되지 않고, 중간 구조물(104b) 상에 그대로 남아 있는 뱅크(103)의 일부(또는 비패터닝 영역)에 의해 형성되거나 구현될 수 있다. 이러한 보조 구조물(104m)은 배리어 구조물(104)의 높이를 증가시키는 역할을 할 수 있다.The
클리프 구조물(104c)은 보조 구조물(104m) 상에 배치될 수 있다. 이러한 클리프 구조물(104c)은 보조 구조물(104m) 상에 배치되는 것을 제외하고는 도 11 및 도 12에서 설명한 클리프 구조물(104c)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.The
이와 같은, 본 명세서의 다른 실시예에 따른 배리어 구조물(104)을 포함하는 발광 표시 장치는 도 1 내지 도 12에 도시된 발광 표시 장치와 동일한 효과를 가질 수 있으며, 나아가 배리어 구조물(104)에 보조 구조물(104m)이 추가됨에 따라 유기 봉지층의 흘러 넘침을 보다 확실히 방지할 수 있다.As described above, the light emitting display device including the
도 15는 도 7에 도시된 선 I-I'의 또 다른 단면도이고, 도 16은 도 7에 도시된 선 II-II'의 또 다른 단면도이며, 도 17은 도 15에 도시된 'D'부분의 확대도로서, 이는 도 1 내지 도 13에 도시된 배리어 구조물의 구조를 변경한 것이다. 이에 따라, 이하의 설명에서는 배리어 구조물과 봉지층 및 이와 관련된 구성들을 제외한 나머지 구성들에 대해서는 동일한 도면 부호를 부여하고, 그에 대한 중복 설명은 생략하거나 간략히 한다.15 is another cross-sectional view taken along line II-I' shown in FIG. 7 , FIG. 16 is another cross-sectional view taken along line II-II' shown in FIG. 7 , and FIG. 17 is part 'D' shown in FIG. 15 . is an enlarged view of a modified structure of the barrier structure shown in FIGS. 1 to 13 . Accordingly, in the following description, the same reference numerals are given to the remaining components except for the barrier structure, the encapsulation layer, and related components, and overlapping descriptions thereof will be omitted or simplified.
도 7, 도 15, 및 도 16을 참조하면, 본 명세서의 또 다른 실시예에 따른 배리어 구조물(104)은 베이스 구조물(104d) 및 클리프 구조물(104u)을 포함할 수 있다.7, 15, and 16 , the
베이스 구조물(104d)은 도 11 및 도 12에서 설명한 베이스 구조물(104a)과 실질적으로 동일하므로, 이에 대한 중복 설명은 생략한다.Since the
클리프 구조물(104u)은 베이스 구조물(104d) 상에 배치될 수 있다. 클리프 구조물(104u)은 베이스 구조물(104d)보다 넓은 폭을 가질 수 있다. 클리프 구조물(104u)의 아랫면은 베이스 구조물(104d)의 상면과 직접적으로 접촉할 수 있다.The
일 실시예에 따른 클리프 구조물(104u)은 윗면(104u1), 제 1 측면(104us1), 및 제 2 측면(104us2)을 포함할 수 있다.The
클리프 구조물(104u)의 윗면(104u1)(또는 최상면)은 베이스 구조물(104d) 보다 넓은 폭을 가질 수 있다.The top surface 104u1 (or top surface) of the
클리프 구조물(104u)의 제 1 측면(104us1)은 윗면(104u1)으로부터 베이스 구조물(104d)의 윗면 쪽으로 경사질 수 있다. 일 실시예에 따르면, 클리프 구조물(104u)의 제 1 측면(104us1)은 윗면(104u1)으로부터 30°이상 90° 미만으로 경사질 수 있다. 예를 들어, 클리프 구조물(104u)의 윗면(104u1)과 클리프 구조물(104u)의 제 1 측면(104us1) 사이의 사잇각(θ)은 30°보다 크고 90°보다 작을 수 있다(30°< θ < 90°). 이러한 클리프 구조물(104u)의 윗면(104u1)과 클리프 구조물(104u)의 제 1 측면(104us1) 사이의 사잇각(θ)은 발광 소자층(EDL)의 공통 전극(CE)이 분리되지 않고 자발광 소자(ED)만이 물리적으로 분리되도록 30°보다 크고 90°보다 작도록 설정되는 것이 바람직하다. 이는 클리프 구조물(104c)의 윗면(104c1)과 클리프 구조물(104c)의 제 1 측면(104cs1) 사이의 사잇각(θ)과 동일하므로, 이에 대한 설명은 생략한다.The first side 104us1 of the
클리프 구조물(104u)의 제 2 측면(104us2)은 베이스 구조물(104d)의 윗면 쪽으로 경사질 수 있다.The second side surface 104us2 of the
일 실시예에 따르면, 배리어 구조물(104) 상에 배치되는 자발광 소자(ED)의 물질층은 배리어 구조물(104)의 클리프 구조물(104u)의 측면 구조(또는 클리프 구조)에 의해서 증착 공정 중에 자동적으로 분리(또는 단절)될 수 있다. 예를 들어, 자발광 소자(ED)의 증착 물질은 직진성을 가지므로, 클리프 구조물(104u)의 윗면(104u1)에 증착되지만, 클리프 구조물(104u)의 윗면(104u1)에 의해 가려지는 베이스 구조물(104d)의 측면에 증착되지 못하고, 배리어 구조물(104)의 외측 주변과 내측 주변의 층간 절연층(101c) 상에 증착됨으로써 클리프 구조물(104u)과 베이스 구조물(104d) 각각의 측면에서 분리(또는 단절)될 수 있다. 따라서, 자발광 소자(ED)은 증착 공정시 배리어 구조물(104)에서 자동적으로 분리(또는 단절)될 수 있다.According to an embodiment, the material layer of the self-luminous device ED disposed on the
일 실시예에 따르면, 자발광 소자층(EDL)의 공통 전극(CE)은 제 1 기판(100) 상에 배치된 자발광 소자(ED)를 둘러싸도록 형성될 수 있다. 예를 들어, 공통 전극(CE)은 제 1 기판(100) 상에 배치된 자발광 소자(ED)의 표면 형상과 배리어 구조물(104)의 측면 형상을 그대로 따르는 형상을 가지도록 형성될 수 있다. 예를 들어, 공통 전극(CE)은 평탄화층(102)과 그루브 라인(105) 상에 배치되어 있는 자발광 소자(ED), 배리어 구조물(104) 상에 섬 형태로 배치되어 있는 자발광 소자(ED)의 분리 패턴(EDa), 및 배리어 구조물(104)의 외측 주변에 섬 형태로 배치된 자발광 소자(ED)의 분리 패턴(EDb) 각각을 둘러싸도록 형성될 수 있다.According to an embodiment, the common electrode CE of the self-luminous device layer EDL may be formed to surround the self-luminous device ED disposed on the
일 실시예에 따르면, 공통 전극(CE)은 자발광 소자(ED)의 분리 영역에서 층간 절연층(101c)의 상면(또는 표면)과 직접적으로 접촉됨으로써 자발광 소자(ED)와 자발광 소자 패턴(EDa, EDb) 각각과 층간 절연층(101c) 사이의 경계부를 밀봉할 수 있고, 이를 통해 자발광 소자(ED)와 자발광 소자 패턴(EDa, EDb) 각각과 층간 절연층(101c)의 경계부를 통해 진행하거나 전파되는 측면 투습(WP)은 자발광 소자(ED)의 분리 영역에서 층간 절연층(101c)과 공통 전극(CE) 간의 직접적인 접촉 영역(CEc)에 의해 방지되거나 차단될 수 있다. 예를 들어, 배리어 구조물(104) 상에 배치되는 공통 전극(CE)은 배리어 구조물(104) 상에 섬 형태로 배치되어 있는 자발광 소자(ED)의 분리 패턴(EDa)과 클리프 구조물(104u)과 베이스 구조물(104d) 각각의 측면을 완전히 덮도록 형성될 수 있다. 또한, 공통 전극(CE)은 베이스 구조물(104d)과 자발광 소자(ED)의 끝단 사이의 층간 절연층(101c)과 직접적으로 접촉하며, 베이스 구조물(104d)과 자발광 소자(ED)의 분리 패턴(EDb) 사이의 층간 절연층(101c)과 직접적으로 접촉하도록 형성될 수 있다. 이에 따라, 제 1 기판(100)(또는 최외곽 화소(Po))의 가장자리 부분 또는 제 1 기판(100)의 제 1 내지 제 3 마진 영역(MA1, MA2, MA3)에 배치된 자발광 소자(ED, EDa, EDb)는 층간 절연층(101c)과 직접적으로 접촉하는 공통 전극(CE)에 의해 완전히 둘러싸이거나 완전히 밀봉될 수 있다.According to an exemplary embodiment, the common electrode CE is in direct contact with the upper surface (or surface) of the interlayer insulating
따라서, 배리어 구조물(104) 상에 배치되는 공통 전극(CE)은 배리어 구조물(104) 아래에 노출된 층간 절연층(101c)의 최상면(또는 표면)과 직접적으로 접촉함으로써 배리어 구조물(104) 아래의 자발광 소자(ED, EDa, EDb)와 층간 절연층(101c) 사이의 경계부(또는 계면)을 통해 측면 투습(WP)을 방지하거나 차단할 수 있다.Accordingly, the common electrode CE disposed on the
일 실시예에 따르면, 자발광 소자층(EDL) 상에 배치되는 봉지층(106)은 자발광 소자층(EDL)을 전체적으로(또는 완전히) 둘러싸도록 제 1 기판(100) 상에 배치될 수 있다.According to an embodiment, the
본 실시예에 따른 봉지층(106)은 무기 절연 물질만으로 이루어진 단일층으로 형성되거나 구현될 수 있다. 예를 들어, 봉지층(106)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있다.The
일 실시예에 따르면, 봉지층(106)의 끝단은 공통 전극(CE)의 끝단을 감싸도록 패시베이션층(PAS)의 최상면(또는 표면)과 직접적으로 접촉함으로써 공통 전극(CE)과 패시베이션층(PAS) 사이의 경계부(또는 계면)을 통해 측면 투습(WP)을 방지하거나 차단할 수 있다.According to an embodiment, the end of the
본 실시예에 따른 봉지층(106)이 무기 절연 물질의 단일층으로 이루어짐으로써 도 8 내지 도 14에 도시된 제 2 봉지층(106b)과 제 3 봉지층(106c)은 생략될 수 있다. 예를 들어, 본 실시예에 따르면, 자발광 소자(ED)는 공통 전극(CE)에 의해 1차적으로 밀봉되고 봉지층(106)에 의해 2차적으로 밀봉되고, 이에 의해 제 2 봉지층(106b)과 제 3 봉지층(106c) 각각은 생략될 수 있다.Since the
이와 같은, 본 명세서의 또 다른 실시예에 따른 배리어 구조물(104)을 포함하는 발광 표시 장치는 도 1 내지 도 14에 도시된 발광 표시 장치와 동일하게, 제 1 기판(100)(또는 최외곽 화소)의 가장자리 부분에 배치된 배리어 구조물(104)이 자발광 소자(ED)의 분리 기능과 수분의 침투 방지 기능을 포함으로써 측면 투습에 따른 자발광 소자(ED)의 신뢰성 저하가 방지될 수 있고, 배리어 구조물(104)이 최외곽 화소들의 가장자리 부분에 배치됨에 따라 측면 투습에 따른 자발광 소자(ED)의 신뢰성 저하가 방지되면서 베젤 영역이 없거나 제로화된 베젤을 갖는 에어 베젤 구조를 가질 수 있다.As described above, the light emitting display device including the
도 18은 본 명세서의 일 실시예에 따른 멀티 스크린 표시 장치를 나타내는 도면이며, 도 19는 도 18에 도시된 선 III-III'의 단면도로써, 이는 도 1 내지 도 17에 도시된 본 명세서의 실시예에 따른 발광 표시 장치를 타일링하여 구현한 멀티 스크린 표시 장치를 나타낸 것이다.18 is a view showing a multi-screen display device according to an embodiment of the present specification, and FIG. 19 is a cross-sectional view taken along line III-III' shown in FIG. 18 , which is the embodiment of the present specification shown in FIGS. 1 to 17 . A multi-screen display device implemented by tiling a light emitting display device according to an example is shown.
도 18 및 도 19를 참조하면, 본 명세서의 일 실시예에 따른 멀티 스크린 표시 장치(또는 타일링 발광 표시 장치)는 복수의 표시 모듈(DM1, DM2, DM3, DM4)을 포함할 수 있다.18 and 19 , a multi-screen display device (or a tiling light emitting display device) according to an embodiment of the present specification may include a plurality of display modules DM1 , DM2 , DM3 , and DM4 .
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 개별 영상을 표시하거나 하나의 영상을 분할하여 표시할 수 있다. 이러한 복수의 표시 모듈((DM1, DM2, DM3, DM4) 각각은 도 1 내지 도 16에 도시된 본 명세서의 실시예에 따른 발광 표시 장치를 포함하는 것으로, 이에 대한 중복 설명은 생략하기로 할 수 있다.Each of the plurality of display modules DM1, DM2, DM3, and DM4 may display an individual image or divide and display one image. Each of the plurality of display modules (DM1, DM2, DM3, DM4) includes the light emitting display device according to the embodiment of the present specification shown in FIGS. 1 to 16 , and a redundant description thereof may be omitted. have.
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 측면끼리 서로 접촉되도록 별도의 타일링 프레임에 타일링될 수 있다. 예를 들어, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 N×M 형태를 가지도록 타일링됨으로써 대화면의 멀티 스크린 표시 장치를 구현할 수 있다. 예를 들어, N은 1 이상의 양의 정수이며, M은 2 이상의 양의 정수일 수 있다. 예를 들어, N은 2 이상의 양의 정수이며, M은 1 이상의 양의 정수일 수 있다.Each of the plurality of display modules DM1 , DM2 , DM3 , and DM4 may be tiled in a separate tiling frame so that side surfaces thereof are in contact with each other. For example, each of the plurality of display modules DM1 , DM2 , DM3 , and DM4 may be tiled to have an N×M shape to implement a multi-screen display device having a large screen. For example, N may be a positive integer of 1 or more, and M may be a positive integer of 2 or more. For example, N may be a positive integer of 2 or more, and M may be a positive integer of 1 or more.
복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 영상이 표시되는 표시부(AA) 전체를 둘러싸는 베젤 영역(또는 비표시 영역)을 포함하지 않고, 표시부(AA)가 공기에 의해 둘러싸이는 에어-베젤 구조를 갖는다. 즉, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각은 제 1 기판(100)의 제 1 면 전체가 표시부(AA)로 구현될 수 있다.Each of the plurality of display modules DM1, DM2, DM3, and DM4 does not include a bezel area (or non-display area) surrounding the entire display unit AA on which an image is displayed, and the display unit AA is surrounded by air. It has an air-bezel structure. That is, in each of the plurality of display modules DM1 , DM2 , DM3 , and DM4 , the entire first surface of the
본 예에 따르면, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각에서, 최외곽 화소(Po)의 중심부(CP)와 제 1 기판(100)의 최외곽 외측면(VL) 사이의 제 2 간격(D2)은 인접한 화소 사이의 제 1 간격(D1)(또는 화소 피치)의 절반 이하로 구현된다. 이에 따라, 측면 결합 방식에 따라 제 1 방향(X)과 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4)에서, 인접한 최외곽 화소(Po) 간의 간격(D2+D2)은 인접한 2개의 화소 사이의 제 1 간격(D1)과 동일하거나 작게 된다. 도 19를 예로 들면, 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 제 1 표시 모듈(DM1)과 제 3 표시 모듈(DM3)에서, 제 1 표시 모듈(DM1)의 최외곽 화소(Po)의 중심부(CP)와 제 3 표시 모듈(DM3)의 최외곽 화소(Po)의 중심부(CP) 사이의 간격(D2+D2)은 제 1 표시 모듈(DM1)과 제 3 표시 모듈(DM3) 각각에 배치된 인접한 2개의 화소 사이의 제 1 간격(D1)(또는 화소 피치)과 동일하거나 작을 수 있다.According to the present example, in each of the plurality of display modules DM1 , DM2 , DM3 , and DM4 , the second space between the center CP of the outermost pixel Po and the outermost outer surface VL of the
따라서, 제 1 방향(X)과 제 2 방향(Y)을 따라 측면끼리 연결(또는 접촉)된 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4) 각각의 최외곽 화소(Po)의 중심부(CP) 사이의 간격(D2+D2)이 각 표시 모듈(DM1, DM2, DM3, DM4)에 배치된 인접한 2개의 화소 사이의 제 1 간격(D1)과 동일하거나 작기 때문에 인접한 2개의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분 또는 심(seam)이 존재하지 않으며, 이로 인하여 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이에 마련되는 경계 부분에 의한 암부 영역이 존재하지 않는다. 결과적으로, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각이 N×M 형태로 타일링된 멀티 스크린 표시 장치에 표시되는 영상은 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분에서 단절감(또는 불연속성) 없이 연속적으로 표시될 수 있다.Accordingly, the central portion of each of the outermost pixels Po of the two adjacent display modules DM1, DM2, DM3, and DM4 connected (or contacted) with each other in the first direction (X) and in the second direction (Y). CP) is equal to or smaller than the first distance D1 between two adjacent pixels disposed in each display module DM1, DM2, DM3, DM4, so that the two adjacent display modules DM1 , DM2, DM3, and DM4), there is no boundary or seam, and as a result, there is no dark area due to the boundary provided between the plurality of display modules DM1, DM2, DM3, and DM4. . As a result, the image displayed on the multi-screen display device in which each of the plurality of display modules DM1, DM2, DM3, and DM4 is tiled in an N×M shape is a boundary between the plurality of display modules DM1, DM2, DM3, and DM4. A part can be displayed continuously without a sense of disconnection (or discontinuity).
도 18 및 도 19에서는 복수의 표시 모듈(DM1, DM2, DM3, DM4)이 2×2 형태로 타일링된 것을 나타내었지만, 이에 한정되지 않고, 복수의 표시 모듈(DM1, DM2, DM3, DM4)은 x×1 형태, 1×y 형태, 또는 x×y 형태로 타일링될 수 있다. 여기서, x와 y는 서로 같거나 다른 2 이상의 자연수일 수 있다.18 and 19 show that the plurality of display modules DM1, DM2, DM3, and DM4 are tiled in a 2×2 form, but the present invention is not limited thereto, and the plurality of display modules DM1, DM2, DM3, and DM4 are It may be tiled in an x×1 shape, a 1×y shape, or an x×y shape. Here, x and y may be two or more natural numbers equal to or different from each other.
이와 같은, 본 명세서에 따른 멀티 스크린 표시 장치는 복수의 표시 모듈(DM1, DM2, DM3, DM4) 각각의 표시부(AA)를 하나의 화면으로 한 장의 영상을 표시할 때, 복수의 표시 모듈(DM1, DM2, DM3, DM4) 사이의 경계 부분에서 단절되지 않고 연속적으로 이어지는 영상을 표시할 수 있으며, 이로 인하여 멀티 스크린 표시 장치에 표시되는 영상을 시청하는 시청자의 영상 몰입도를 향상시킬 수 있다.As such, in the multi-screen display device according to the present specification, when a single image is displayed on the display unit AA of each of the plurality of display modules DM1, DM2, DM3, and DM4 on one screen, the plurality of display modules DM1 , DM2, DM3, DM4) can display continuous images without being cut off at the boundary, thereby improving the image immersion of viewers watching the images displayed on the multi-screen display device.
본 명세서에 따른 발광 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치는 아래와 같이 설명될 수 있다.The light emitting display device and the multi-screen display device including the same according to the present specification may be described as follows.
본 명세서의 몇몇 실시예에 따른 발광 표시 장치는 표시부를 갖는 기판, 기판의 표시부 상에 배치된 회로층, 회로층 상에 배치된 평탄화층, 기판의 가장자리 부분을 따라 배치되고 평탄화층의 측면을 둘러싸는 배리어 구조물, 평탄화층과 배리어 구조물 상에 배치된 자발광 소자와 공통 전극을 포함하는 발광 소자층, 및 발광 소자층 상에 배치된 봉지층을 포함하며, 자발광 소자는 배리어 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 배리어 구조물의 윗면과 측면에 연속적으로 이어지고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.A light emitting display device according to some embodiments of the present specification includes a substrate having a display unit, a circuit layer disposed on the display unit of the substrate, a planarization layer disposed on the circuit layer, and a planarization layer disposed along an edge portion of the substrate and surrounding the side surface of the planarization layer. includes a barrier structure, a planarization layer, a light emitting device layer including a self-luminous device and a common electrode disposed on the barrier structure, and an encapsulation layer disposed on the light emitting device layer, wherein the self-luminous device includes top and side surfaces of the barrier structure It is formed only on the upper middle surface, and the common electrode is continuously connected to the upper surface and the side surface of the barrier structure and may be in direct contact with a circuit layer disposed under the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 배리어 구조물은 회로층 상에 배치된 베이스 구조물, 베이스 구조물 보다 작은 폭을 가지도록 베이스 구조물 상에 배치된 중간 구조물, 및 중간 구조물보다 넓은 폭을 가지도록 중간 구조물 상에 배치된 클리프 구조물을 포함하며, 자발광 소자는 클리프 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 클리프 구조물의 윗면과 측면, 중간 구조물의 측면, 및 베이스 구조물에 연속적으로 이어지도록 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.According to some embodiments of the present specification, a barrier structure is formed on the base structure disposed on the circuit layer, the intermediate structure disposed on the base structure to have a width smaller than the base structure, and the intermediate structure to have a wider width than the intermediate structure. including a cliff structure disposed on the , wherein the self-luminous device is formed only on the upper surface of the upper surface and the side surface of the cliff structure, and the common electrode is formed to be continuously connected to the upper surface and the side surface of the cliff structure, the side surface of the intermediate structure, and the base structure, It may be in direct contact with a circuit layer disposed below the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 봉지층은 발광 소자층과 배리어 구조물을 둘러싸는 제 1 봉지층, 배리어 구조물에 의해 발광 소자층 상의 제 1 봉지층 상에 정의된 봉지 영역에 배치된 제 2 봉지층, 및 제 2 봉지층과 배리어 구조물의 외측 영역에 배치된 제 1 봉지층 상에 배치된 제 2 봉지층을 포함하며, 제 1 봉지층의 끝단은 공통 전극의 끝단을 감싸면서 회로층과 직접적으로 접촉되며, 제 2 봉지층의 퍼짐은 배리어 구조물에 의해 차단될 수 있다.According to some embodiments of the present specification, the encapsulation layer includes a first encapsulation layer surrounding the light emitting device layer and the barrier structure, and a second encapsulation disposed in an encapsulation region defined on the first encapsulation layer on the light emitting device layer by the barrier structure. layer, and a second encapsulation layer disposed on the second encapsulation layer and the first encapsulation layer disposed in an outer region of the barrier structure, wherein an end of the first encapsulation layer surrounds an end of the common electrode and is directly connected to the circuit layer and the spread of the second encapsulation layer may be blocked by the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 배리어 구조물은 회로층 상에 배치된 베이스 구조물, 베이스 구조물 보다 작은 폭을 가지도록 베이스 구조물 상에 배치된 중간 구조물, 및 중간 구조물 보다 작은 폭을 가지도록 중간 구조물 상에 배치된 보조 구조물, 및 보조 구조물보다 넓은 폭을 가지도록 보조 구조물 상에 배치된 클리프 구조물을 포함하며, 자발광 소자는 클리프 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 클리프 구조물의 윗면과 측면, 보조 구조물의 측면, 중간 구조물의 측면, 및 베이스 구조물에 연속적으로 이어지도록 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.According to some embodiments of the present specification, a barrier structure is formed on the base structure disposed on the circuit layer, the intermediate structure disposed on the base structure to have a width smaller than the base structure, and the intermediate structure to have a width smaller than the intermediate structure. and a cliff structure disposed on the auxiliary structure to have a wider width than the auxiliary structure, wherein the self-luminous device is formed only on the upper surface of the upper surface and side surfaces of the cliff structure, and the common electrode is formed on the upper surface of the cliff structure The side surface, the side surface of the auxiliary structure, the side surface of the intermediate structure, and the base structure are continuously formed and may be in direct contact with the circuit layer disposed under the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 봉지층은 발광 소자층과 배리어 구조물을 둘러싸는 제 1 봉지층, 배리어 구조물에 의해 발광 소자층 상의 제 1 봉지층 상에 정의된 봉지 영역에 배치된 제 2 봉지층, 및 제 2 봉지층과 배리어 구조물의 외측 영역에 배치된 제 1 봉지층 상에 배치된 제 2 봉지층을 포함하며, 제 1 봉지층의 끝단은 공통 전극의 끝단을 감싸면서 회로층과 직접적으로 접촉되며, 제 2 봉지층의 퍼짐은 배리어 구조물에 의해 차단될 수 있다.According to some embodiments of the present specification, the encapsulation layer includes a first encapsulation layer surrounding the light emitting device layer and the barrier structure, and a second encapsulation disposed in an encapsulation region defined on the first encapsulation layer on the light emitting device layer by the barrier structure. layer, and a second encapsulation layer disposed on the second encapsulation layer and the first encapsulation layer disposed in an outer region of the barrier structure, wherein an end of the first encapsulation layer surrounds an end of the common electrode and is directly connected to the circuit layer and the spread of the second encapsulation layer may be blocked by the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 배리어 구조물은 회로층 상에 배치된 베이스 구조물, 및 베이스 구조물보다 넓은 폭을 가지도록 베이스 구조물 상에 배치된 클리프 구조물을 포함하며, 자발광 소자는 클리프 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 클리프 구조물의 윗면과 측면에 연속적으로 이어지도록 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.According to some embodiments of the present specification, the barrier structure includes a base structure disposed on the circuit layer, and a cliff structure disposed on the base structure to have a wider width than the base structure, wherein the self-luminous device is an upper surface of the cliff structure. It is formed only on the upper surface among the side surfaces and the common electrode is formed to be continuously connected to the upper surface and the side surface of the cliff structure, and may be in direct contact with the circuit layer disposed under the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 봉지층은 발광 소자층과 배리어 구조물을 둘러싸는 단일층의 무기 절연 물질로 이루어지며, 봉지층의 끝단은 공통 전극의 끝단을 감싸면서 회로층과 직접적으로 접촉될 수 있다.According to some embodiments of the present specification, the encapsulation layer is made of a single layer of inorganic insulating material surrounding the light emitting device layer and the barrier structure, and the end of the encapsulation layer is to be in direct contact with the circuit layer while surrounding the end of the common electrode. can
본 명세서의 몇몇 실시예에 따르면, 클리프 구조물의 윗면과 측면 사이의 사잇각은 30°보다 크고 90°보다 작을 수 있다. 본 명세서의 몇몇 실시예에 따르면, 중간 구조물의 아랫면은 제 1 폭을 갖고, 중간 구조물에서, 아랫면 끝단과 윗면의 끝단 사이는 제 2 폭을 갖고, 클리프 구조물의 윗면 끝단과 중간 구조물의 윗면 끝단 사이는 제 3 폭을 가지며, 제 1 폭과 제 2 폭 및 제 3 폭의 비율은 8:1:2일 수 있다. 본 명세서의 몇몇 실시예에 따르면, 중간 구조물의 측면과 평탄화층 사이의 최단 거리는 제 1 거리이고, 중간 구조물의 아랫면 끝단과 클리프 구조물의 최상면 사이의 최장 거리는 제 2 거리이며, 제 1 거리와 제 2 거리의 비율은 5:1 내지 67:1일 수 있다.According to some embodiments of the present specification, the angle between the top surface and the side surface of the cliff structure may be greater than 30° and less than 90°. According to some embodiments of the present specification, the underside of the intermediate structure has a first width, and in the intermediate structure, between the lower end and the upper end of the structure has a second width, and between the upper end of the cliff structure and the upper end of the intermediate structure. may have a third width, and a ratio of the first width, the second width, and the third width may be 8:1:2. According to some embodiments of the present specification, the shortest distance between the side surface of the intermediate structure and the planarization layer is a first distance, the longest distance between the bottom end of the intermediate structure and the top surface of the cliff structure is a second distance, the first distance and the second distance The ratio of the distance may be 5:1 to 67:1.
본 명세서의 몇몇 실시예에 따른 발광 표시 장치는 기판의 일측 가장자리 부분에 배치된 복수의 제 1 패드를 갖는 제 1 패드부, 복수의 제 1 패드 각각과 중첩되는 복수의 제 2 패드를 갖는 제 2 패드부를 포함하는 배선 기판, 기판과 배선 기판 사이에 개재된 결합 부재, 및 기판과 배선 기판 각각의 일측면에 배치되고 복수의 제 1 패드와 복수의 제 2 패드를 일대일로 연결하는 복수의 라우팅 라인을 갖는 라우팅부를 더 포함할 수 있다.In a light emitting display device according to some embodiments of the present specification, a first pad part having a plurality of first pads disposed on one edge of a substrate and a second pad part having a plurality of second pads overlapping each of the plurality of first pads may be provided. A wiring board including a pad part, a coupling member interposed between the board and the wiring board, and a plurality of routing lines disposed on one side of each of the board and the wiring board and connecting the plurality of first pads and the plurality of second pads one-to-one It may further include a routing unit having a.
본 명세서의 몇몇 실시예에 따르면, 표시부는 기판 상에 제 1 방향과 제 1 방향을 가로지르는 제 2 방향을 따라 배열된 복수의 화소를 포함하며, 복수의 화소 중 최외곽 화소들의 중심부와 기판의 외측면 사이의 간격은 화소 피치의 절반 이하이며, 화소 피치는 인접한 2개의 화소들의 중심부 사이의 거리일 수 있다.According to some embodiments of the present specification, the display unit includes a plurality of pixels arranged in a first direction and a second direction crossing the first direction on a substrate, and the center of the outermost pixels among the plurality of pixels and the substrate A distance between the outer surfaces may be less than or equal to half of a pixel pitch, and the pixel pitch may be a distance between centers of two adjacent pixels.
본 명세서의 몇몇 실시예에 따른 멀티 스크린 표시 장치는 제 1 방향 및 제 1 방향을 가로지르는 제 2 방향 중 적어도 한 방향을 따라 배치된 복수의 표시 모듈을 포함하며, 복수의 표시 모듈 각각은 발광 표시 장치를 포함하며, 발광 표시 장치는 표시부를 갖는 기판, 기판의 표시부 상에 배치된 회로층, 회로층 상에 배치된 평탄화층, 기판의 가장자리 부분을 따라 배치되고 평탄화층의 측면을 둘러싸는 배리어 구조물, 평탄화층과 배리어 구조물 상에 배치된 자발광 소자와 공통 전극을 포함하는 발광 소자층, 및 발광 소자층 상에 배치된 봉지층을 포함하며, 자발광 소자는 배리어 구조물의 윗면과 측면 중 윗면에만 형성되며, 공통 전극은 배리어 구조물의 윗면과 측면에 연속적으로 이어져 형성되고 배리어 구조물 아래에 배치된 회로층과 직접적으로 접촉될 수 있다.A multi-screen display device according to some embodiments of the present specification includes a plurality of display modules disposed along at least one of a first direction and a second direction crossing the first direction, and each of the plurality of display modules is a light emitting display A light emitting display device comprising: a substrate having a display portion; a circuit layer disposed on the display portion of the substrate; a planarization layer disposed on the circuit layer; and a barrier structure disposed along an edge portion of the substrate and surrounding a side surface of the planarization layer , a planarization layer, a light emitting device layer including a self-luminous device and a common electrode disposed on the barrier structure, and an encapsulation layer disposed on the light emitting device layer, wherein the self-luminous device is disposed only on the upper surface of the upper surface and the side surface of the barrier structure. The common electrode may be continuously formed on the upper surface and the side surface of the barrier structure, and may be in direct contact with a circuit layer disposed under the barrier structure.
본 명세서의 몇몇 실시예에 따르면, 복수의 표시 모듈 각각의 발광 표시 장치에서, 표시부는 기판 상에 제 1 방향과 제 1 방향을 가로지르는 제 2 방향을 따라 배열된 복수의 화소를 포함하며, 제 1 방향 및 제 2 방향을 따라 인접한 제 1 표시 모듈과 제 2 표시 모듈에서, 제 1 표시 모듈의 최외곽 화소의 중심부와 제 2 표시 모듈의 최외곽 화소의 중심부 사이의 거리는 화소 피치와 같거나 작으며, 화소 피치는 인접한 2개의 화소들의 중심부 사이의 거리일 수 있다.According to some embodiments of the present specification, in the light emitting display device of each of the plurality of display modules, the display unit includes a plurality of pixels arranged in a first direction and a second direction crossing the first direction on a substrate, In the first display module and the second display module adjacent in the first direction and the second direction, the distance between the center of the outermost pixel of the first display module and the center of the outermost pixel of the second display module is equal to or less than the pixel pitch , and the pixel pitch may be a distance between centers of two adjacent pixels.
본 명세서의 예에 따른 발광 표시 장치는 표시 패널을 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 모바일 디바이스, 영상 전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.The light emitting display device according to the example of the present specification may be applied to all electronic devices including a display panel. For example, the light emitting display device according to the present specification may include a mobile device, a video phone, a smart watch, a watch phone, a wearable device, a foldable device, and a rollable device. (rollable device), bendable device (bendable device), flexible device (flexible device), curved device (curved device), electronic notebook, e-book, PMP (portable multimedia player), PDA (personal digital assistant), MP3 player , mobile medical device, desktop PC, laptop PC, netbook computer, workstation, navigation, vehicle navigation, vehicle display, television, wallpaper display , Shinage (signage) devices, game devices, laptops, monitors, cameras, camcorders, and home appliances may be applied.
상술한 본 명세서의 다양한 예에 설명된 특징, 구조, 효과 등은 본 명세서의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 명세서의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 명세서의 기술 사상이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 명세서의 기술 범위 또는 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in various examples of the present specification are included in at least one example of the present specification, and are not necessarily limited to only one example. Furthermore, features, structures, effects, etc. illustrated in at least one example of the present specification can be combined or modified for other embodiments by those of ordinary skill in the art to which the technical spirit of the present specification pertains. Therefore, the contents related to such combinations and modifications should be interpreted as being included in the technical scope or scope of the present specification.
이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.The present specification described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which this specification belongs that various substitutions, modifications, and changes are possible without departing from the technical spirit of the present specification. It will be clear to those who have the knowledge of Therefore, the scope of the present specification is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present specification.
10: 발광 표시 장치 100: 제 1 기판
101: 회로층 102: 평탄화층
104: 배리어 구조물 104a, 104d: 베이스 구조물
104b: 중간 구조물 104c, 104u: 클리프 구조물
104m: 보조 구조물 105: 그루브 라인
106: 봉지층 106a: 제 1 봉지층
106b: 제 2 봉지층 150: 게이트 구동 회로
200: 제 2 기판 300: 결합 부재
400: 라우팅부 500: 구동 회로부10: light emitting display device 100: first substrate
101: circuit layer 102: planarization layer
104:
104b:
104m: auxiliary structure 105: groove line
106:
106b: second encapsulation layer 150: gate driving circuit
200: second substrate 300: coupling member
400: routing unit 500: driving circuit unit
Claims (20)
상기 기판의 표시부 상에 배치된 회로층;
상기 회로층 상에 배치된 평탄화층;
상기 기판의 가장자리 부분을 따라 배치되고 상기 평탄화층의 측면을 둘러싸는 배리어 구조물;
상기 평탄화층과 상기 배리어 구조물 상에 배치된 자발광 소자와 공통 전극을 포함하는 발광 소자층; 및
상기 발광 소자층 상에 배치된 봉지층을 포함하며,
상기 자발광 소자는 상기 배리어 구조물의 윗면과 측면 중 상기 윗면에만 형성되며,
상기 공통 전극은 상기 배리어 구조물의 윗면과 측면에 연속적으로 이어져 형성되고 상기 배리어 구조물 아래에 배치된 상기 회로층과 직접적으로 접촉된, 발광 표시 장치.a substrate having a display unit;
a circuit layer disposed on the display unit of the substrate;
a planarization layer disposed on the circuit layer;
a barrier structure disposed along an edge of the substrate and surrounding a side surface of the planarization layer;
a light emitting device layer including a self-emitting device and a common electrode disposed on the planarization layer and the barrier structure; and
It includes an encapsulation layer disposed on the light emitting device layer,
The self-luminous element is formed only on the upper surface of the upper surface and the side surfaces of the barrier structure,
and the common electrode is continuously formed on top and side surfaces of the barrier structure and is in direct contact with the circuit layer disposed under the barrier structure.
상기 배리어 구조물은,
상기 회로층 상에 배치된 베이스 구조물;
상기 베이스 구조물 보다 작은 폭을 가지도록 상기 베이스 구조물 상에 배치된 중간 구조물; 및
상기 중간 구조물보다 넓은 폭을 가지도록 상기 중간 구조물 상에 배치된 클리프 구조물을 포함하며,
상기 자발광 소자는 상기 클리프 구조물의 윗면과 측면 중 상기 윗면에만 형성되며,
상기 공통 전극은 상기 클리프 구조물의 윗면과 측면, 상기 중간 구조물의 측면, 및 상기 베이스 구조물에 연속적으로 이어지도록 형성되고 상기 배리어 구조물 아래에 배치된 상기 회로층과 직접적으로 접촉된, 발광 표시 장치.The method of claim 1,
The barrier structure is
a base structure disposed on the circuit layer;
an intermediate structure disposed on the base structure to have a smaller width than the base structure; and
and a cliff structure disposed on the intermediate structure to have a wider width than the intermediate structure,
The self-luminous element is formed only on the upper surface of the upper surface and the side surfaces of the cliff structure,
The common electrode is formed to be continuously connected to an upper surface and a side surface of the cliff structure, a side surface of the intermediate structure, and the base structure, and is in direct contact with the circuit layer disposed under the barrier structure.
상기 클리프 구조물의 윗면과 측면 사이의 사잇각은 30°보다 크고 90°보다 작은, 발광 표시 장치.3. The method of claim 2,
and an angle between the top surface and the side surface of the cliff structure is greater than 30° and less than 90°.
상기 중간 구조물의 아랫면은 제 1 폭을 갖고,
상기 중간 구조물에서, 아랫면 끝단과 윗면의 끝단 사이는 제 2 폭을 갖고,
상기 클리프 구조물의 윗면 끝단과 상기 중간 구조물의 윗면 끝단 사이는 제 3 폭을 가지며,
상기 제 1 폭과 상기 제 2 폭 및 상기 제 3 폭의 비율은 8:1:2인, 발광 표시 장치.4. The method of claim 3,
The lower surface of the intermediate structure has a first width,
In the intermediate structure, between the end of the lower surface and the end of the upper surface has a second width,
Between the upper end of the cliff structure and the upper end of the intermediate structure has a third width,
and a ratio of the first width, the second width, and the third width is 8:1:2.
상기 중간 구조물의 측면과 상기 평탄화층 사이의 최단 거리는 제 1 거리이고,
상기 중간 구조물의 아랫면 끝단과 상기 클리프 구조물의 최상면 사이의 최장 거리는 제 2 거리이며,
상기 제 1 거리와 상기 제 2 거리의 비율은 5:1 내지 67:1인, 발광 표시 장치.5. The method of claim 4,
The shortest distance between the side surface of the intermediate structure and the planarization layer is a first distance,
The longest distance between the lower end of the intermediate structure and the uppermost surface of the cliff structure is a second distance,
A ratio of the first distance to the second distance is 5:1 to 67:1.
상기 봉지층은,
상기 발광 소자층과 상기 배리어 구조물을 둘러싸는 제 1 봉지층;
상기 배리어 구조물에 의해 상기 발광 소자층 상의 제 1 봉지층 상에 정의된 봉지 영역에 배치된 제 2 봉지층; 및
상기 제 2 봉지층과 상기 배리어 구조물의 외측 영역에 배치된 제 1 봉지층 상에 배치된 제 2 봉지층을 포함하며,
상기 제 1 봉지층의 끝단은 상기 공통 전극의 끝단을 감싸면서 상기 회로층과 직접적으로 접촉되며,
상기 제 2 봉지층의 퍼짐은 상기 배리어 구조물에 의해 차단되는, 발광 표시 장치.3. The method of claim 2,
The encapsulation layer is
a first encapsulation layer surrounding the light emitting device layer and the barrier structure;
a second encapsulation layer disposed in an encapsulation region defined on the first encapsulation layer on the light emitting device layer by the barrier structure; and
a second encapsulation layer disposed on the second encapsulation layer and the first encapsulation layer disposed in an outer region of the barrier structure;
The end of the first encapsulation layer is in direct contact with the circuit layer while surrounding the end of the common electrode,
and spreading of the second encapsulation layer is blocked by the barrier structure.
상기 배리어 구조물은,
상기 회로층 상에 배치된 베이스 구조물;
상기 베이스 구조물 보다 작은 폭을 가지도록 상기 베이스 구조물 상에 배치된 중간 구조물; 및
상기 중간 구조물 보다 작은 폭을 가지도록 상기 중간 구조물 상에 배치된 보조 구조물; 및
상기 보조 구조물보다 넓은 폭을 가지도록 상기 보조 구조물 상에 배치된 클리프 구조물을 포함하며,
상기 자발광 소자는 상기 클리프 구조물의 윗면과 측면 중 상기 윗면에만 형성되며,
상기 공통 전극은 상기 클리프 구조물의 윗면과 측면, 상기 보조 구조물의 측면, 상기 중간 구조물의 측면, 및 상기 베이스 구조물에 연속적으로 이어지도록 형성되고 상기 배리어 구조물 아래에 배치된 상기 회로층과 직접적으로 접촉된, 발광 표시 장치.The method of claim 1,
The barrier structure is
a base structure disposed on the circuit layer;
an intermediate structure disposed on the base structure to have a smaller width than the base structure; and
an auxiliary structure disposed on the intermediate structure to have a width smaller than that of the intermediate structure; and
and a cliff structure disposed on the auxiliary structure to have a wider width than the auxiliary structure,
The self-luminous element is formed only on the upper surface of the upper surface and the side surfaces of the cliff structure,
The common electrode is formed to be continuously connected to an upper surface and a side surface of the cliff structure, a side surface of the auxiliary structure, a side surface of the intermediate structure, and the base structure, and is in direct contact with the circuit layer disposed under the barrier structure. , a light emitting display device.
상기 봉지층은,
상기 발광 소자층과 상기 배리어 구조물을 둘러싸는 제 1 봉지층;
상기 배리어 구조물에 의해 상기 발광 소자층 상의 제 1 봉지층 상에 정의된 봉지 영역에 배치된 제 2 봉지층; 및
상기 제 2 봉지층과 상기 배리어 구조물의 외측 영역에 배치된 제 1 봉지층 상에 배치된 제 2 봉지층을 포함하며,
상기 제 1 봉지층의 끝단은 상기 공통 전극의 끝단을 감싸면서 상기 회로층과 직접적으로 접촉되며,
상기 제 2 봉지층의 퍼짐은 상기 배리어 구조물에 의해 차단되는, 발광 표시 장치.8. The method of claim 7,
The encapsulation layer is
a first encapsulation layer surrounding the light emitting device layer and the barrier structure;
a second encapsulation layer disposed in an encapsulation region defined on the first encapsulation layer on the light emitting device layer by the barrier structure; and
a second encapsulation layer disposed on the second encapsulation layer and the first encapsulation layer disposed in an outer region of the barrier structure;
The end of the first encapsulation layer is in direct contact with the circuit layer while surrounding the end of the common electrode,
and the spread of the second encapsulation layer is blocked by the barrier structure.
상기 클리프 구조물의 윗면과 측면 사이의 사잇각은 30°보다 크고 90°보다 작은, 발광 표시 장치.8. The method of claim 7,
and an angle between the top surface and the side surface of the cliff structure is greater than 30° and less than 90°.
상기 중간 구조물의 아랫면은 제 1 폭을 갖고,
상기 중간 구조물에서, 아랫면 끝단과 윗면의 끝단 사이는 제 2 폭을 갖고,
상기 클리프 구조물의 윗면 끝단과 상기 중간 구조물의 윗면 끝단 사이는 제 3 폭을 가지며,
상기 제 1 폭과 상기 제 2 폭 및 상기 제 3 폭의 비율은 8:1:2인, 발광 표시 장치.10. The method of claim 9,
The lower surface of the intermediate structure has a first width,
In the intermediate structure, between the end of the lower surface and the end of the upper surface has a second width,
Between the upper end of the cliff structure and the upper end of the intermediate structure has a third width,
and a ratio of the first width, the second width, and the third width is 8:1:2.
상기 중간 구조물의 측면과 상기 평탄화층 사이의 최단 거리는 제 1 거리이고,
상기 중간 구조물의 아랫면 끝단과 상기 클리프 구조물의 최상면 사이의 최장 거리는 제 2 거리이며,
상기 제 1 거리와 상기 제 2 거리의 비율은 5:1 내지 67:1인, 발광 표시 장치.11. The method of claim 10,
The shortest distance between the side surface of the intermediate structure and the planarization layer is a first distance,
The longest distance between the lower end of the intermediate structure and the uppermost surface of the cliff structure is a second distance,
A ratio of the first distance to the second distance is 5:1 to 67:1.
상기 배리어 구조물은,
상기 회로층 상에 배치된 베이스 구조물; 및
상기 베이스 구조물보다 넓은 폭을 가지도록 상기 베이스 구조물 상에 배치된 클리프 구조물을 포함하며,
상기 자발광 소자는 상기 클리프 구조물의 윗면과 측면 중 상기 윗면에만 형성되며,
상기 공통 전극은 상기 클리프 구조물의 윗면과 측면에 연속적으로 이어지도록 형성되고 상기 배리어 구조물 아래에 배치된 상기 회로층과 직접적으로 접촉된, 발광 표시 장치.The method of claim 1,
The barrier structure is
a base structure disposed on the circuit layer; and
and a cliff structure disposed on the base structure to have a wider width than the base structure,
The self-luminous element is formed only on the upper surface of the upper surface and the side surfaces of the cliff structure,
The common electrode is formed to be continuously connected to an upper surface and a side surface of the cliff structure and is in direct contact with the circuit layer disposed under the barrier structure.
상기 봉지층은 상기 발광 소자층과 상기 배리어 구조물을 둘러싸는 단일층의 무기 절연 물질로 이루어지며,
상기 봉지층의 끝단은 상기 공통 전극의 끝단을 감싸면서 상기 회로층과 직접적으로 접촉된, 발광 표시 장치.13. The method of claim 12,
The encapsulation layer is made of a single layer of inorganic insulating material surrounding the light emitting device layer and the barrier structure,
and an end of the encapsulation layer is in direct contact with the circuit layer while surrounding an end of the common electrode.
상기 클리프 구조물의 윗면과 측면 사이의 사잇각은 30°보다 크고 90°보다 작은, 발광 표시 장치.13. The method of claim 12,
and an angle between the top surface and the side surface of the cliff structure is greater than 30° and less than 90°.
상기 중간 구조물의 아랫면은 제 1 폭을 갖고,
상기 중간 구조물에서, 아랫면 끝단과 윗면의 끝단 사이는 제 2 폭을 갖고,
상기 클리프 구조물의 윗면 끝단과 상기 중간 구조물의 윗면 끝단 사이는 제 3 폭을 가지며,
상기 제 1 폭과 상기 제 2 폭 및 상기 제 3 폭의 비율은 8:1:2인, 발광 표시 장치.15. The method of claim 14,
The lower surface of the intermediate structure has a first width,
In the intermediate structure, between the end of the lower surface and the end of the upper surface has a second width,
Between the upper end of the cliff structure and the upper end of the intermediate structure has a third width,
and a ratio of the first width, the second width, and the third width is 8:1:2.
상기 중간 구조물의 측면과 상기 평탄화층 사이의 최단 거리는 제 1 거리이고,
상기 중간 구조물의 아랫면 끝단과 상기 클리프 구조물의 최상면 사이의 최장 거리는 제 2 거리이며,
상기 제 1 거리와 상기 제 2 거리의 비율은 5:1 내지 67:1인, 발광 표시 장치.16. The method of claim 15,
The shortest distance between the side surface of the intermediate structure and the planarization layer is a first distance,
The longest distance between the lower end of the intermediate structure and the uppermost surface of the cliff structure is a second distance,
The ratio of the first distance to the second distance is 5:1 to 67:1.
상기 기판의 일측 가장자리 부분에 배치된 복수의 제 1 패드를 갖는 제 1 패드부;
상기 복수의 제 1 패드 각각과 중첩되는 복수의 제 2 패드를 갖는 제 2 패드부를 포함하는 배선 기판;
상기 기판과 상기 배선 기판 사이에 개재된 결합 부재; 및
상기 기판과 상기 배선 기판 각각의 일측면에 배치되고 상기 복수의 제 1 패드와 상기 복수의 제 2 패드를 일대일로 연결하는 복수의 라우팅 라인을 갖는 라우팅부를 더 포함하는, 발광 표시 장치.The method of claim 1,
a first pad unit having a plurality of first pads disposed on one edge of the substrate;
a wiring board including a second pad unit having a plurality of second pads overlapping each of the plurality of first pads;
a coupling member interposed between the substrate and the wiring board; and
and a routing part disposed on one side of each of the substrate and the wiring board and having a plurality of routing lines connecting the plurality of first pads and the plurality of second pads one-to-one.
상기 표시부는 상기 기판 상에 제 1 방향과 상기 제 1 방향을 가로지르는 제 2 방향을 따라 배열된 복수의 화소를 포함하며,
상기 복수의 화소 중 최외곽 화소들의 중심부와 상기 기판의 외측면 사이의 간격은 화소 피치의 절반 이하이며, 상기 화소 피치는 인접한 2개의 화소들의 중심부 사이의 거리인, 발광 표시 장치.18. The method according to any one of claims 1 to 17,
The display unit includes a plurality of pixels arranged in a first direction and a second direction crossing the first direction on the substrate;
A distance between a center of the outermost pixels among the plurality of pixels and an outer surface of the substrate is less than or equal to half a pixel pitch, and the pixel pitch is a distance between centers of two adjacent pixels.
상기 복수의 표시 모듈 각각은 제 1 항 내지 제 17 항 중 어느 한 항에 따른 발광 표시 장치를 포함하는, 멀티 스크린 표시 장치.a plurality of display modules disposed along at least one of a first direction and a second direction crossing the first direction;
A multi-screen display device, wherein each of the plurality of display modules includes the light emitting display device according to any one of claims 1 to 17.
상기 복수의 표시 모듈 각각의 발광 표시 장치에서, 상기 표시부는 상기 기판 상에 제 1 방향과 상기 제 1 방향을 가로지르는 제 2 방향을 따라 배열된 복수의 화소를 포함하며,
상기 제 1 방향 및 상기 제 2 방향을 따라 인접한 제 1 표시 모듈과 제 2 표시 모듈에서, 상기 제 1 표시 모듈의 최외곽 화소의 중심부와 상기 제 2 표시 모듈의 최외곽 화소의 중심부 사이의 거리는 화소 피치와 같거나 작으며,
상기 화소 피치는 인접한 2개의 화소들의 중심부 사이의 거리인, 멀티 스크린 표시 장치.20. The method of claim 19,
In the light emitting display device of each of the plurality of display modules, the display unit includes a plurality of pixels arranged on the substrate in a first direction and a second direction crossing the first direction,
In the first display module and the second display module adjacent in the first direction and the second direction, the distance between the center of the outermost pixel of the first display module and the center of the outermost pixel of the second display module is a pixel less than or equal to the pitch,
The pixel pitch is a distance between centers of two adjacent pixels.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200189727A KR20220096886A (en) | 2020-12-31 | 2020-12-31 | Light emitting display apparatus and multi screen display apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200189727A KR20220096886A (en) | 2020-12-31 | 2020-12-31 | Light emitting display apparatus and multi screen display apparatus using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220096886A true KR20220096886A (en) | 2022-07-07 |
Family
ID=82397812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200189727A KR20220096886A (en) | 2020-12-31 | 2020-12-31 | Light emitting display apparatus and multi screen display apparatus using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220096886A (en) |
-
2020
- 2020-12-31 KR KR1020200189727A patent/KR20220096886A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7133655B2 (en) | Light-emitting display device and multi-screen display device using the same | |
JP7258998B2 (en) | Light-emitting display device and multi-screen display device using the same | |
EP4016635A1 (en) | Light emitting display apparatus and multi-screen display apparatus using the same | |
US20220209186A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
JP7446391B2 (en) | Luminescent display device and multi-screen display device using the same | |
US20220208909A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
US20220208945A1 (en) | Display apparatus and multi-screen display apparatus including the same | |
US20220209184A1 (en) | Light emitting display apparatus and multi-screen light emitting display apparatus including the same | |
KR20220096924A (en) | Light emitting display apparatus and multi screen display apparatus using the same | |
US20220158139A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
US20220158130A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
KR20220096888A (en) | Display apparatus and multi screen display apparatus using the same | |
KR20220096920A (en) | Light emitting display apparatus and multi screen display apparatus using the same | |
KR20220096886A (en) | Light emitting display apparatus and multi screen display apparatus using the same | |
KR20230103333A (en) | Light emitting display apparatus and multi screen display apparatus using the same | |
KR20230096540A (en) | Light emitting display apparatus and multi screen display apparatus using the same |